DE3639443A1 - Leiterplatte und verfahren zu deren herstellung - Google Patents

Leiterplatte und verfahren zu deren herstellung

Info

Publication number
DE3639443A1
DE3639443A1 DE19863639443 DE3639443A DE3639443A1 DE 3639443 A1 DE3639443 A1 DE 3639443A1 DE 19863639443 DE19863639443 DE 19863639443 DE 3639443 A DE3639443 A DE 3639443A DE 3639443 A1 DE3639443 A1 DE 3639443A1
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
board according
producing
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863639443
Other languages
English (en)
Other versions
DE3639443C2 (de
Inventor
Klaus Dipl Ing Seeger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bosch Telecom GmbH
Original Assignee
ANT Nachrichtentechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANT Nachrichtentechnik GmbH filed Critical ANT Nachrichtentechnik GmbH
Priority to DE19863639443 priority Critical patent/DE3639443A1/de
Publication of DE3639443A1 publication Critical patent/DE3639443A1/de
Application granted granted Critical
Publication of DE3639443C2 publication Critical patent/DE3639443C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09436Pads or lands on permanent coating which covers the other conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Die Erfindung befaßt sich mit einer mehrschichtigen Leiterplatte, die mit oberflächenmontierten Bauelementen bestückbar ist und einem Verfahren zu deren Herstellung.
Bei der Bestückung von Leiterplatten mit oberflächenmontierten Bauelementen steht hauptsächlich der Flächengewinn durch die wesentlich kleineren Bau­ elemente und die dadurch erreichbare höhere Packungsdichte im Vordergrund der Überlegungen.
Eine Erhöhung der Packungsdichte ist jedoch nur soweit möglich, bis beide Seiten der Leiterplatte mit oberflächenmontierbaren Bauteilen belegt sind. Eine weitere Komprimierung erreicht man durch Einsatz von Mehrschicht­ leiterplatten, bei denen die Verdrahtung weitgehend auf den Innenlagen realisiert wird. Auf der Oberfläche verbleibt dann nur noch die Verdrahtung zwischen Durchsteigebohrungen und Bauelementlandefläche. Das Einbringen von Durchkontaktierungen in die Landeflächen ist nicht möglich, da diese zu einem unkontrollierten Abfließen des für die Reflowlötung benötigten, und in Form eines Lotdepots auf der Leiterplatte aufgebrachten, Lotes führt.
Aufgabe der Erfindung ist es, diese Nachteile zu beseitigen.
Die Erfindung löst diese Aufgabe durch die im Anspruch 1 angegebenen kennzeichnenden Merkmale.
Zweckmäßige Ausgestaltungen der Erfindung können entsprechend den in den Unteransprüchen angegebenen Merkmalen realisiert werden.
Die erfindungsgemäß ausgebildete Leiterplatte geht von einer in an sich bekannter Weise hergestellten mehrschichtigen Leiterplatte aus. Damit man möglichst viele Bauelemente auf der Oberfläche dieser mehrschichtigen Leiterplatte montieren kann (maximale Packungsdichte), wird diese Oberfläche geeignet modifiziert.
Um die gesamte Oberfläche der Leiterplatte für die Plazierung von Bau­ elementen nutzen zu können, erfolgt einmal die gesamte erforderliche Ver­ drahtung auf den Innenlagen der mehrschichtigen Leiterplatte, wobei die Durchkontaktierungen auf die Außenlagen in der Oberfläche der sogenannten Landefläche für die Bauelemente enden.
Das Problem des unkontrollierten Abfließens des Lotdepots und daraus folgen­ de undefinierte Lötverhältnisse wird zum anderen dadurch gelöst, daß die Durchsteigebohrungen nach dem Durchkontaktieren mit Kunststoff gefüllt und in einem weiteren Schritt metallisiert werden. Danach kann auf die nun ebene Oberfläche, die sogenannte Landefläche, mit herkömmlichen Leiter­ platten-Verfahren für die Bauelemente hergestellt werden.
Für die Ausnützung sämtlicher Verdrahtungsmöglichkeiten sind vier verschie­ dene Arten von Durchkontaktierungen möglich:
  • 1. Durchkontaktierung durch eine metallisierte Bohrung von einer Außen­ lage auf die erste Innenlage. Diese Durchkontaktierung wird bereits im nicht verpreßten Zustand realisiert. Das Füllen dieser Durchkontaktie­ rung erfolgt während des Preßvorganges mit Hilfe der eingesetzten Klebefolien.
  • 2. Durchkontaktierung benachbarter Innenlagen.
    Diese Durchkontaktierung wird ebenfalls wie bei 1. vor dem Verpressen realisiert. Auch hier erfolgt die Füllung mit Kunststoff während des Preßvorganges.
  • 3. Durchkontaktierung nicht benachbarter Lagen.
    Müssen nicht benachbarte Lagen miteinander verbunden werden, so ist dies durch eine Teilverpressung der betreffenden Lagen und anschließen­ der Herstellung der Durchkontaktierung und Füllung wie bei 1. möglich. Außerdem besteht die Möglichkeit, die Kontaktierung wie nachfolgend unter 4. beschrieben vorzunehmen.
  • 4. Durchkontaktierung aller oder sehr weit entfernter Lagen.
    Für diese Anforderung wird eine herkömmliche, nach dem Verpressen hergestellte Durchkontaktierung eingesetzt. Diese Durchkontaktierung kann anschließend mit Kunststoff, z. B. durch einen Thermoplast, gefüllt und die Oberflächen stromlos metallisiert werden. Dadurch entsteht auch hier die sogenannte Landefläche mit einer planen Oberfläche.
Um eine blasenfreie Füllung der Durchkontaktierung zu erreichen, erfolgt der oder die Preßvorgänge vorzugsweise unter Vakuum. Um ein unkontrollier­ tes Ausfließen des Kunststoffes durch die Durchkontaktierungen auf die Leiterplattenoberfläche zu verhindern, werden die Bohrungseingänge durch einen geeigneten Schichtaufbau, z. B. ein mit einem geeigneten Druckaus­ gleichspolster auf die Oberfläche gepreßtes Aluminiumblech, abgedichtet.
Anhand eines Ausführungsbeispieles mit einer sechslagigen Mehrschicht-Leiter­ platte soll im folgenden anhand der Figuren der erfindungsgemäße Aufbau und das anzuwendende Verfahren näher beschrieben werden.
Ausgangsmaterial sind drei beidseitig mit Kupfer kaschierte Trägerfolien 1, 2 und 3, wie dies in der Fig. 1 schematisch dargestellt ist. Mit Null ist dabei bei der einen Trägerfolie 1 auf einer Seite die Kupferkaschierung angedeutet. In der
Fig. 2 ist gezeigt, wie die benachbarten Lagen mittels innen metalli­ sierten Bohrungen 4, 5 und 6 durchkontaktiert werden. Die
Fig. 3 zeigt eine Teilverpressung der Trägerfolien 1 und 2 nach Zwi­ schenlage einer geeigneten Klebefolie 7 mit Füllung der durchkontaktierten Bohrungen 4 und 5.
Die Durchkontaktierung von nicht benachbarten Lagen wird in der Fig. 4 aufgezeigt mittels der Bohrung 8.
Die Endverpressung durch die Klebefolie 10 und die Durchkontaktierung 9 aller bzw. sehr weit entfernter Lagen ist in der Fig. 5 gezeigt. Die an­ schließende Führung der Durchkontaktierung 9 ist dabei mit 11 bezeichnet. Nachdem alle Füllungen durch einen chemischen Metallisierungsprozeß mit einer elektrisch leitenden Schicht versehen wurden, werden die Anschluß­ flächen mit herkömmlicher Leiterplattentechnologie hergestellt. Diese An­ schlußflächen können dabei das für die Reflowlötung notwendige Lotdepot z. B. durch galvanische Abscheidung einer Lotschicht oder durch Siebdrucken von Lotpaste erhalten.
In Fig. 6 ist eine der Erfindung entsprechende Leiterplatte dargestellt, die beidseitig mit oberflächenmontierten Bauelementen bestückt ist.
In einer Weiterführung der Erfindung können auf der so modifizierten Ober­ fläche zusätzlich Durchkontaktierungen für den Anschluß von Versorgungs­ spannungen oder für erforderliche Meßpunkte vorgesehen werden.
Das erfindungsgemäße Verfahren eignet sich in gleicher Weise für Leiter­ platten mit Metallkernen. Dadurch wird die Anpassung des Ausdehnungs­ koeffizienten an den Oberflächen der oberflächenmontierten Bauelemente ermöglicht, die Wärmeableitung bzw. die Energiezuführung erleichtert und die mechanische Stabilität verbessert.
Kommen herkömmliche, mit Anschlußdrähten versehene Bauelemente zur Durchsteckmontage ebenfalls zum Einsatz, können für diese Bauelemente herkömmliche Durchkontaktierungen hergestellt werden.

Claims (8)

1. Leiterplatte, die mit oberflächenmontierbaren Bauelementen bestückbar ist, dadurch gekennzeichnet, daß die gesamte Verdrahtung auf den Innen­ lagen realisiert wird und außerdem die Durchsteigerbohrungen, die auf der zu bestückenden Oberfläche enden, nach dem Durchkontaktieren mit Kunststoff gefüllt werden und danach die Oberfläche metallisiert wird.
2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß beide Ober­ flächen der Leiterplatte mit oberflächenmontierbaren Bauelementen bestückbar sind.
3. Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß die Bestückung teilweise mit bedrahteten Bauelementen erfolgt.
4. Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß ein Metallkern zur Anpassung des Ausdehnungskoef­ fizienten, und/oder zur Energiezuführung, und/oder zur mechanischen Versteifung, und/oder zur Wärmeableitung, eingebaut wird.
5. Verfahren zur Herstellung der Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Oberfläche der Landeflächen mit einem Lotdepot für die Reflowlötung versehen ist.
6. Verfahren zur Herstellung der Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die partiellen Durchkontaktie­ rungen auf die Außenlagen während des Preßprozesses mit Kunststoff gefüllt werden.
7. Verfahren zur Herstellung der Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Verpressen vorzugsweise unter Vakuum durchgeführt wird.
8. Verfahren zur Herstellung der Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die durch die gesamte Mehrlagen­ leiterplatte reichenden Bohrungen in einem separaten Arbeitsschritt, z. B. mit einem thermoplastischen Kunststoff, gefüllt werden.
DE19863639443 1986-11-18 1986-11-18 Leiterplatte und verfahren zu deren herstellung Granted DE3639443A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863639443 DE3639443A1 (de) 1986-11-18 1986-11-18 Leiterplatte und verfahren zu deren herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863639443 DE3639443A1 (de) 1986-11-18 1986-11-18 Leiterplatte und verfahren zu deren herstellung

Publications (2)

Publication Number Publication Date
DE3639443A1 true DE3639443A1 (de) 1988-05-26
DE3639443C2 DE3639443C2 (de) 1989-02-02

Family

ID=6314239

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863639443 Granted DE3639443A1 (de) 1986-11-18 1986-11-18 Leiterplatte und verfahren zu deren herstellung

Country Status (1)

Country Link
DE (1) DE3639443A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0446656A1 (de) * 1990-03-15 1991-09-18 Rogers Corporation Verfahren zur Herstellung von Mehrschichtplatinen
DE4125879A1 (de) * 1990-08-03 1992-02-13 Hitachi Aic Inc Gedruckte leiterplatten und verfahren zu ihrer herstellung
EP1209957A2 (de) * 2000-11-27 2002-05-29 Fujitsu Ten Limited Substratstruktur

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139881A (en) * 1976-12-17 1979-02-13 Matsushita Electric Industrial Co., Ltd. Circuit board assembly and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139881A (en) * 1976-12-17 1979-02-13 Matsushita Electric Industrial Co., Ltd. Circuit board assembly and method of manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Digital System Design with Integrated Circuits, Computer Design, February 1965, S. 34,35,38 *
Mehrlagenschaltungen für die SMD-Technik, Elektronik, Produktion & Prüftechnik, Juli/Aug. 1986, S. 82/83 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0446656A1 (de) * 1990-03-15 1991-09-18 Rogers Corporation Verfahren zur Herstellung von Mehrschichtplatinen
DE4125879A1 (de) * 1990-08-03 1992-02-13 Hitachi Aic Inc Gedruckte leiterplatten und verfahren zu ihrer herstellung
US5243142A (en) * 1990-08-03 1993-09-07 Hitachi Aic Inc. Printed wiring board and process for producing the same
DE4125879C2 (de) * 1990-08-03 2000-07-27 Hitachi Aic Inc Leiterplatten und Verfahren zu ihrer Herstellung
EP1209957A2 (de) * 2000-11-27 2002-05-29 Fujitsu Ten Limited Substratstruktur
EP1209957A3 (de) * 2000-11-27 2003-07-23 Fujitsu Ten Limited Substratstruktur
US6750537B2 (en) 2000-11-27 2004-06-15 Fujitsu Ten Limited Substrate structure

Also Published As

Publication number Publication date
DE3639443C2 (de) 1989-02-02

Similar Documents

Publication Publication Date Title
DE69331511T2 (de) Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung
DE68928150T2 (de) Herstellungsverfahren von einer mehrschichtigen Leiterplatte
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE2911620C2 (de) Verfahren zum Herstellen von leitenden durchgehenden Bohrungen in Schaltungsplatten
DE4422216A1 (de) Mehrlagige metallische Leiterplatte und gegossener Baustein
DE4100233A1 (de) Verfahren zum herstellen gedruckter schaltungen
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE3639402A1 (de) Verfahren zur herstellung einer mehrschichtigen leiterplatte sowie danach hergestellte leiterplatte
DE69923205T2 (de) Leiterplattenanordnung und verfahren zu ihrer herstellung
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE102004047045A1 (de) Verfahren zur Herstellung einer gedruckten Leiterplatte in paralleler Weise
DE2059425A1 (de) Partieller Aufbau von gedruckten Mehrlagenschaltungen
DE69800219T2 (de) Verfahren zur Herstellung einer Mehrlagenleiterplatte
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE102012105488A1 (de) Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute
CH628195A5 (en) Printed-circuit board having at least two wiring layers
DE3639443A1 (de) Leiterplatte und verfahren zu deren herstellung
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
EP0183936A1 (de) Multisubstrat-Schaltungsanordnung und Verfahren zur Herstellung der elektrischer Verbindungen
DE3040460C2 (de) Elektronische Schaltung und Verfahren zu ihrer Herstellung
DE9102817U1 (de) Innenliegende Verbindung zum Aufbau von Multilayerschaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8120 Willingness to grant licenses paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee