WO2018070260A1 - 半導体装置および半導体装置の製造方法、並びにｐｉｄ保護装置 - Google Patents

半導体装置および半導体装置の製造方法、並びにｐｉｄ保護装置 Download PDF

Info

Publication number
WO2018070260A1
WO2018070260A1 PCT/JP2017/035191 JP2017035191W WO2018070260A1 WO 2018070260 A1 WO2018070260 A1 WO 2018070260A1 JP 2017035191 W JP2017035191 W JP 2017035191W WO 2018070260 A1 WO2018070260 A1 WO 2018070260A1
Authority
WO
WIPO (PCT)
Prior art keywords
mosfet
pid
protected
gate electrode
protection
Prior art date
Application number
PCT/JP2017/035191
Other languages
English (en)
French (fr)
Inventor
洋平 樋浦
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US16/330,937 priority Critical patent/US11145643B2/en
Publication of WO2018070260A1 publication Critical patent/WO2018070260A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Definitions

  • the present disclosure relates to a semiconductor device, a method for manufacturing a semiconductor device, and a PID protection device.
  • a large PID (Plasma Induced Damage) charge can be released with high efficiency and a protected element can be protected from PID without increasing the chip area.
  • the present invention relates to a semiconductor device, a semiconductor device manufacturing method, and a PID protection device.
  • Threshold voltage Vth of MOSFET Metal-Oxide-Semiconductor-Field-Effect-Transistor fluctuates due to damage (PID (Plasma-Induced-Damage)) caused by the plasma process used to form semiconductor devices and vias. It leads to malfunction.
  • ⁇ PID is generated mainly by the wiring and Via connected to the gate of the MOSFET acting as an antenna, collecting charges during the plasma process, and flowing into the gate insulating film.
  • nMOSFET n-channel MOSFET
  • a protection element there is also proposed a method in which an antenna is added to the gate instead of a diode, a MOSFET is provided, the MOSFET as the protection element is turned on by charging with PID, and the protected element is protected by the ON current. (See Patent Document 1).
  • the present disclosure has been made in view of such a situation.
  • a large PID (Plasma Induced Damage) charge is released with high efficiency, and the protected element is higher than the PID. It can be protected with accuracy.
  • a semiconductor device includes a drain connected to a gate electrode of a protected MOSFET (Metal Oxide Semiconductor Semiconductor Field Field Effect Transistor) and a grounded source, and the protected MOSFET is connected to a PID (Plasma Induced). And a dummy antenna connected to the gate electrode of the protection MOSFET, and a dummy antenna for turning on the protection MOSFET before the charge is accumulated in the gate electrode of the protected MOSFET by PID charge.
  • the Via constituting the dummy antenna can be a Via having a smaller diameter than the Via connected to the protected MOSFET.
  • the wiring constituting the dummy antenna can be a wiring having a smaller pitch than the wiring connected to the protected MOSFET.
  • a potential switching unit in which the potential of the gate electrode of the protection MOSFET becomes the ground potential can be further included.
  • the potential switching unit may be a diode whose forward direction is the direction of the substrate provided between the gate electrode and the substrate.
  • the potential switching unit may be a resistor provided between the gate electrode and the substrate.
  • the potential switching unit may be a MOSFET provided between the gate electrode and the substrate.
  • a manufacturing method of a semiconductor device includes a drain connected to a gate electrode of a protected MOSFET (Metal Oxide Semiconductor Field Field Effect Transistor) and a grounded source. (Plasma Induced Damage) Protective MOSFET and dummy connected to the protective MOSFET gate electrode to turn on the protective MOSFET before the charge is accumulated in the gate electrode of the protected MOSFET by PID charge
  • a method of manufacturing a semiconductor device including an antenna, the step of forming the protected MOSFET, the step of forming the protective MOSFET, and forming a wiring between the gate electrode of the protected MOSFET and the drain of the protective MOSFET
  • a step of forming a gate protection diode can be further included.
  • a PID protection device includes a drain connected to a gate electrode of a protected MOSFET (MetalOxide Semiconductor Field Effect Transistor) and a grounded source, and the protected MOSFET is a PID (Plasma Induced (Damage) protection MOSFET and dummy antenna that is connected to the gate electrode of the protection MOSFET and turns on the protection MOSFET before the charge is accumulated in the gate electrode of the protection MOSFET by PID charge And a PID protection device.
  • PID Pulsma Induced
  • the potential switching unit may be a diode whose forward direction is the direction of the substrate provided between the gate electrode and the substrate.
  • the potential switching unit may be a resistor provided between the gate electrode and the substrate.
  • the potential switching unit may be a MOSFET provided between the gate electrode and the substrate.
  • a protected MOSFET having a drain connected to a gate electrode of a protected MOSFET (Metal Oxide Semiconductor Semiconductor Field Field Effect Transistor) and a grounded source is connected to the PID (The dummy MOSFET connected to the gate electrode of the protection MOSFET is protected by Plasma (Induced Damage), and the protection MOSFET is turned on by the PID charge before the charge is accumulated in the gate electrode of the protected MOSFET. .
  • a PID protection device includes a collector connected to a gate electrode of a protected MOSFET (MetalOxide Semiconductor Field Effect Transistor), and a grounded emitter.
  • the PID Pulsma Inducted (Damage), a bipolar transistor to be protected, and a dummy antenna connected to the base electrode of the bipolar transistor to turn on the bipolar transistor before PID charge accumulates charge on the gate electrode of the protected MOSFET And a PID protection device.
  • the potential switching unit may be a diode whose forward direction is the direction of the emitter provided between the base electrode and the emitter.
  • the potential switching unit may be a resistor provided between the base electrode and the emitter.
  • the potential switching unit may be a MOSFET provided between the base electrode and the emitter.
  • a bipolar transistor having a collector connected to a gate electrode of a protected MOSFET (Metal Oxide Semiconductor Semiconductor Field Field Effect Transistor) and a grounded emitter makes the protected MOSFET PID (Plasma Induced).
  • MOSFET Metal Oxide Semiconductor Semiconductor Field Field Effect Transistor
  • PID Pulsma Induced
  • the dummy antenna protected from damage) and connected to the base electrode of the bipolar transistor turns on the transistor by PID charge before the charge is accumulated in the gate electrode of the protected MOSFET.
  • large PID Pulsma Induced Damage
  • the protected element can be protected from PID with higher accuracy. Is possible.
  • FIG. 5 is a diagram illustrating a configuration example for protecting from PID by the semiconductor device of FIG. 4. It is a figure explaining the structural example when a dummy antenna is shared by several PAD. 5 is a flowchart for explaining a protection operation of the semiconductor device of FIG. FIG. 5 illustrates a method for manufacturing the semiconductor device of FIG. 4.
  • a semiconductor device to which the technology of the present disclosure is applied is a device that efficiently releases a large PID (Plasma Induced Damage) charge without increasing the chip area and protects a protected element from PID.
  • PID Pullasma Induced Damage
  • a conventional semiconductor device that protects protected elements from PID will be described.
  • PID Plasma process damage
  • nMOSFET n-channel MOSFET
  • the semiconductor device 11 of FIG. 1 has a structure in which a diode 33 is added to the gate electrode of the nMOSFET 32 to which the wiring acting as an antenna 31 and Via are connected.
  • the reverse leakage current of the diode to which the PID charge flowing from the antenna 31 is added or the forward current is released to the substrate as a result of the PID to the nMOSFET 32.
  • the characteristic fluctuation is prevented.
  • the diode 33 is biased in the forward direction, and when the PID charge is positive charge, it is biased in the reverse direction.
  • the positive / negative of the PID charge that affects the characteristics of the MOSFET 32 varies depending on the wiring and via formation process conditions. For example, the influence of positive charge injection due to electron shading, which becomes noticeable due to pattern miniaturization and an increase in aspect ratio, is prevented. In order to prevent this, in this example, it is necessary to use the protection diode 33 through which a certain amount of reverse current flows.
  • the required reverse current depends on the wiring and via formation process, but in the formation process of vias on Si substrates used in devices with multiple stacked semiconductor chips and chip size packages (CSP) in recent years.
  • CSP semiconductor chips and chip size packages
  • the influence of PID tends to become stronger. Therefore, in order to prevent the influence of PID in recent years with the protection diode 33 as shown in FIG. 1, it is necessary to increase the area to increase the current to be released, but the device configuration is increased by increasing the chip area. There was a possibility.
  • Patent Document 1 a protection MOSFET having an antenna added to the gate is provided instead of the protection diode 32, the protection MOSFET is turned on by charging by PID, and the protected element is turned on by the ON current of the protection MOSFET.
  • a protection method has also been proposed.
  • the semiconductor device 11 described in Patent Document 1 includes an antenna 51 and a MOSFET 52 instead of the diode 32 in the semiconductor device 11 of FIG.
  • the charge by the PID flows into the gate of the protection MOSFET 52 via the antenna 51, so that the protection MOSFET 52 is turned on.
  • the protection MOSFET 52 releases the charge in the plasma process flowing from the antenna 31 to the substrate by the ON current, and protects the protected MOSFET 32 as the protected element.
  • the ON resistance of the MOSFET 52 is significantly smaller than that of the reverse diode 33 as shown in FIG.
  • the gate electrode of the protection MOSFET 52 is in a floating state. Therefore, the protection MOSFET is not necessarily turned off due to residual charge or the like, and the gate leakage of the protected element is increased. It may cause chip malfunction and increase power consumption.
  • PID is damage caused by the injection of charge from the plasma into the gate oxide film of the MOSFET during the plasma process, causing fluctuations in the characteristics of the MOSFET, leading to lower yield and malfunction of semiconductor products.
  • this charge increases (decreases) the potential of the gate electrode of the MOSFET 71 via the wiring 73 under the TSV 72, and as a result, a large electric field is generated in the gate insulating film.
  • a trapping order is formed in the gate oxide film or at the oxide film Si interface by this FN tunnel current.
  • the threshold value Vth of the MOSFET 71 varies due to the formation of this capture order.
  • the protective element area is 10,000 to 100,000 times that of a single-layer normal package product, which increases the chip area and enlarges the device configuration. End up.
  • the semiconductor device according to the present disclosure protects a protected element from PID by releasing a large PID charge with high efficiency without increasing the chip area.
  • a drain terminal of a MOSFET (protective MOSFET) 104 that functions as a protective element is connected to a terminal that receives a PID such as a gate of the MOSFET 102 that is a protected element.
  • the PID charge flows into the gate electrode of the protection MOSFET 104 via the dummy antenna 103, and the protection MOSFET 104 is turned on. Further, at least one or more stages of forward gate bias setting diodes 105-1 and 105-2 are added to the dummy antenna 103. With such a structure, the PID charge flows from the dummy antenna 103 through the forward gate bias setting diodes 105-1 and 105-2 to the substrate as a current. A voltage drop occurs and a bias is applied, and the protection MOSFET 104 is turned on.
  • the PID charge current that flows in through the dummy antenna 103 flows to the gate of the protection MOSFET 104, so that the protection MOSFET 104 is turned on and flows in through the antenna 101 by the ON current. Since the PID charge is released, the resistance is significantly lower than when the protection diode 33 shown in FIG. 1 is used.
  • the MOSFET is used as a protection element in common with the technique described in Patent Document 1 described above.
  • the gate electrode of the protection MOSFET 104 does not float, residual charge is generated. It is possible to prevent the resulting leak from increasing.
  • an appropriate bias can be applied to the gate of the protection MOSFET 104, so that it can cope with various levels of PID charge. Is possible.
  • the drain terminal of the nMOSFET used as the protection MOSFET 104 is connected to the gate electrode of the nMOSFET of the protected MOSFET 102.
  • a gate terminal of the protection MOSFET 104 is connected to a dummy antenna 103 and gate bias setting diodes 105-1 and 105-2 each composed of a two-stage forward diode.
  • a positive plasma charge When a positive plasma charge enters the gate of the protective MOSFET 104 during the plasma process, a positive plasma charge also enters the dummy antenna 103 at the same time.
  • the current due to this charge flows to the low potential substrate through the forward diode, and the gate of the protection MOSFET 104 is turned on by the forward voltage drop of the gate bias setting diodes 105-1 and 105-2 due to the current.
  • the plasma charge that has entered the gate of the protected MOSFET 102 passes through the channel of the protection MOSFET 104 in the ON state to the low potential source grounded to the ground.
  • the escape path of charge that damages the protected MOSFET 102 is the MOSFET channel in the ON state of the protective MOSFET 104, the resistance is significantly lower than that of the conventional reverse diode 33 (FIG. 1), and the protection function is high. Further, since the gate potential of the protective MOSFET 104 is fixed low after the process is completed, there are no side effects such as increased leakage.
  • the protection MOSFET 102 has a threshold value of 0.4 V
  • the gate current value at which the threshold fluctuation that causes a problem occurs is 3E-13A based on an electrical stress application experiment to the gate.
  • the forward voltage drop per stage of the protective diode is about 0.3 V when a current causing a threshold fluctuation flows. .
  • the protective MOSFET 104 is turned on while the problematic PID stress is applied, and the protected MOSFET 102 can be reliably protected.
  • the gate bias setting diode 105 has been described as an example having a forward characteristic. However, the gate bias setting diode 105 functions as a resistor when a current flows and functions as a ground potential when the current does not flow ( As long as it has a potential switching function, it is not limited to a diode having forward characteristics, and may be, for example, a resistor or a diode-connected MOSFET.
  • the layout of the dummy antenna 103 is required.
  • the dummy antenna 103 can be shared by a plurality of protection MOSFETs 104 so that the total area can be made smaller than when the conventional diode 33 is used. .
  • the area of the dummy antenna increases as a whole layout, but the protection circuit area per TSV is the conventional protection diode Compared to when using. Therefore, in this case, for example, by sharing one dummy antenna 103 with the six protection MOSFETs 104, the entire area can be reduced.
  • the semiconductor device 11 includes conventional pads PAD1 to PAD6 having a horizontal width D1, pads PAD1 to PAD6 having a horizontal width D2 of the semiconductor device 100 of the present disclosure, and A dummy antenna 103 is shown.
  • the pads PAD1 to PAD6 of the conventional semiconductor device 11 are composed of a region Z1 where TSV is provided from the left, another region Z2, and a region Z3 necessary for PID protection, which are within the width D1. Is provided.
  • the other part area Z2 surrounded by a dotted line and the part Z3 necessary for PID protection constitute an IO (Input / Output) cell provided with an input / output circuit.
  • the semiconductor device 100 includes the region Z11 provided with the TSV, the region Z12 of the other portion, and the region Z13 of the portion necessary for PID protection, which are based on the width D1. Is also provided within a small width D2.
  • the other part of the area Z12 surrounded by a dotted line and the area Z13 of the necessary part for PID protection constitute an IO (Input ⁇ ⁇ Output) cell provided with an input / output circuit.
  • IO Input ⁇ ⁇ Output
  • the width D2 becomes smaller than the width D1, and can be reduced as a whole.
  • the dummy antenna 103 is further provided in the semiconductor device 100 of the present disclosure.
  • the area of the IO cell necessary for PID is 900 um 2 for the cell of width D1 on the left side in the figure, the cell width D2, and 1um 2, for other areas, assumed to be 1000Um 2, the dummy antenna assumed to be 5000um 2.
  • the required areas of both PADs having the widths D2 and D1 are substantially the same. That is, in the right part of FIG. 6, the area of the conventional semiconductor device 11 is 41400 um 2 , while the semiconductor device 100 of the present disclosure is 41006 um 2 .
  • the pitch of the wiring serving as the dummy antenna 103 is made smaller than the pitch of the wiring connected to the protected MOSFET 102, or the Via diameter Is made smaller than that of Via connected to the protected MOSFET 102, the electronic shading effect can be strengthened, positive charges can be easily collected at the gate of the protective MOSFET 104, and the protection function can be further enhanced.
  • step S31 when the plasma process is started, a plasma charge is generated.
  • step S33 the protection MOSFET 104 is turned on.
  • step S34 electric charges are released to the ground as the ON current of the protective MOSFET 104 by the wiring at the gate of the protected MOSFET 102 and the plasma charge of the antenna 101 made of Via. That is, since the protection MOSFET 104 is in the ON state, the drain-source of the protection MOSFET 104 becomes conductive, and the charge of the gate of the protected MOSFET 102 connected to the drain is released to the ground.
  • step S35 when the plasma process ends, the plasma charge in the dummy antenna 103 disappears.
  • step S36 the charge of the gate of the protection MOSFET 104 is released to the ground via the gate bias setting diode 105, and the gate voltage of the protection MOSFET 104 is set to zero.
  • the gate bias setting diode 105 is connected to the gate of the protection MOSFET 104, the charge of the gate of the protection MOSFET 104 is released to the ground via the gate bias setting diode 105.
  • the gate voltage of the protection MOSFET 104 can be surely set to zero.
  • step S37 the protection MOSFET 104 is turned off.
  • This process makes it possible to reliably operate the protected MOSFET 102 thereafter.
  • the pitch of the wiring serving as the dummy antenna 103 is made smaller than the pitch of the wiring connected to the protected MOSFET 102, or the Via diameter is made smaller than that of Via connected to the protected MOSFET 102. Therefore, it is assumed that the configuration is such that the electron shading effect is strengthened and positive charges are easily collected at the gate of the protection MOSFET 104.
  • the gate voltage of the protection MOSFET 104 is increased by the dummy antenna 103, and the threshold Vth of the protected MOSFET 102 is increased by the antenna 101.
  • the protection MOSFET 104 is surely turned on at a timing earlier than that.
  • a diffusion layer 122 to be a part of the gate bias setting diode 105 is formed on the Si substrate 121.
  • the MOSFET 123 serving as a protected element is formed.
  • a gate electrode and an ion implantation method are used to form a source / drain diffusion layer, and a protected MOSFET 123 is formed.
  • This protected MOSFET 123 corresponds to the protected MOSFET 102 of FIG.
  • the gate electrode and the source drain of the protection MOSFET 124 are formed by the same method.
  • This protection MOSFET 124 corresponds to the protection MOSFET 104 of FIG.
  • the diffusion layer 125 and the diffusion layer 126 are formed on the diffusion layer 122 by a technique such as ion implantation, whereby the gate bias setting diode 105-1 is formed.
  • a contact diffusion layer 127 to the substrate 121 is formed.
  • the protection target terminal (the gate is shown in the figure) of the MOSFET 123 corresponding to the protected MOSFET 102 and the drain terminal of the MOSFET 124 corresponding to the protection MOSFET 104 Contact holes (Via) 128 and 129 are opened above, and a wiring layer 134 is formed thereon to be connected.
  • contact holes (Via) 130 and 131 are formed, a wiring layer 135 is formed, and connected to the target terminal of the protection MOSFET 102 and the diffusion layer 125 of the gate bias setting diode 105-1.
  • the diffusion layer 126 serving as the terminal of the gate bias setting diode 105-2 is connected to the substrate by forming the contact hole 132, the wiring layer 136, and the contact hole 133.
  • the wiring layer 134 connected to the gate electrode of the MOSFET 123 of the protected MOSFET 102 receives the plasma charge.
  • a large PID charge can be released with high efficiency without increasing the chip area, and the protected MOSFET can be protected from the PID.
  • the protected MOSFET can be reliably protected from a wide range of PIDs without causing side effects such as increased leakage.
  • it can handle large PIDs that have already occurred, such as multilayer chip structures and CSP structures, and it is possible to improve the performance and manufacturing yield of these semiconductor devices and reduce costs by reducing the chip area. .
  • the semiconductor device in which both the protected MOSFET and the protective MOSFET are included in the configuration has been described as an example, but the protective MOSFET does not need to be mounted in the final product.
  • the protective MOSFET may be deleted from the semiconductor device itself when all the manufacturing steps are completed or in the manufacturing step where there is no subsequent plasma process. That is, in this case, the protection MOSFET functions only as a PID protection device for the protected MOSFET.
  • the protection element is configured as a MOSFET type element and used as the protection MOSFET has been described.
  • the protection element has a similar function, it is not necessarily a MOSFET type element.
  • the protection element may be composed of a bipolar transistor.
  • the protective element is formed of a bipolar transistor, the gate corresponds to the base, the source corresponds to the emitter, and the drain corresponds to the collector.
  • this indication can also take the following structures.
  • a protection MOSFET having a drain connected to a gate electrode of a MOSFET to be protected (Metal Oxide Semiconductor Field Effect Transistor) and a grounded source, and protecting the MOSFET to be protected from PID (Plasma Induced Damage); And a dummy antenna connected to the gate electrode of the protection MOSFET and configured to turn on the protection MOSFET before the charge is accumulated in the gate electrode of the protected MOSFET by PID charge.
  • the Via configuring the dummy antenna is a Via having a smaller diameter than the Via connected to the protected MOSFET.
  • ⁇ 3> The semiconductor device according to ⁇ 1> or ⁇ 2>, wherein the wiring configuring the dummy antenna is a wiring having a smaller pitch than the wiring connected to the protected MOSFET.
  • ⁇ 4> The semiconductor device according to any one of ⁇ 1> to ⁇ 3>, further including a potential switching unit in which a potential of a gate electrode of the protection MOSFET becomes a ground potential when the PID charge is not generated.
  • the potential switching unit is a diode having a forward direction that is a direction of the substrate provided between the gate electrode and the substrate.
  • the potential switching unit is a resistor provided between the gate electrode and a substrate.
  • the potential switching unit is a MOSFET provided between the gate electrode and a substrate.
  • a protection MOSFET having a drain connected to a gate electrode of a MOSFET to be protected (Metal Oxide Semiconductor Field Effect Transistor) and a grounded source, and protecting the MOSFET to be protected from PID (Plasma Induced Damage);
  • a dummy antenna connected to the gate electrode of the protection MOSFET and configured to turn on the protection MOSFET before the charge is accumulated in the gate electrode of the protected MOSFET by PID charge.
  • a protection MOSFET having a drain connected to a gate electrode of a protected MOSFET (Metal Oxide Semiconductor Field Effect Transistor) and a grounded source, and protecting the protected MOSFET from PID (Plasma Induced Damage);
  • a PID protection device including a dummy antenna connected to the gate electrode of the protection MOSFET and configured to turn on the protection MOSFET before the charge is accumulated in the gate electrode of the protected MOSFET by PID charge.
  • It further functions as a resistor when a current flows from the gate electrode of the protected MOSFET to the substrate through the channel of the protective MOSFET, and further includes a potential switching unit that becomes a ground potential when the current does not flow. > PID protection device.
  • ⁇ 12> The PID protection device according to ⁇ 11>, wherein the potential switching unit is a diode whose forward direction is the direction of the substrate provided between the gate electrode and the substrate.
  • the potential switching unit is a resistor provided between the gate electrode and a substrate.
  • the potential switching unit is a MOSFET provided between the gate electrode and a substrate.
  • a bipolar transistor having a collector connected to a gate electrode of a MOSFET to be protected (Metal Oxide Semiconductor Field Effect Transistor), and a grounded emitter, and protecting the protected MOSFET from PID (Plasma Induced Damage);
  • a PID protection device including a dummy antenna connected to a base electrode of the bipolar transistor to turn on the transistor before the charge is accumulated in the gate electrode of the protected MOSFET by PID charge.
  • the PID protection device ⁇ 17> The PID protection device according to ⁇ 16>, wherein the potential switching unit is a diode having a forward direction as a direction of the emitter provided between the base electrode and the emitter. ⁇ 18> The PID protection device according to ⁇ 16>, wherein the potential switching unit is a resistor provided between the base electrode and an emitter. ⁇ 19> The PID protection device according to ⁇ 16>, wherein the potential switching unit is a MOSFET provided between the base electrode and an emitter.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本開示は、チップ面積を増大させることなく、大きなPID（Plasma Induced Damage）チャージを高効率で逃がし、被保護素子をPIDから、より高い精度で保護することができるようにする半導体装置および半導体装置の製造方法、並びにＰＩＤ保護装置に関する。 被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と、ドレインを接続し、ソースを接地し、被保護MOSFETをPID（Plasma Induced Damage）より保護する保護MOSFETと、保護MOSFETのゲート電極に接続された、PIDチャージにより、被保護MOSFETよりも先に保護MOSFETをオンにさせるダミーアンテナとを設ける。本開示は、半導体装置に適用することができる。

Description

半導体装置および半導体装置の製造方法、並びにＰＩＤ保護装置
　本開示は、半導体装置および半導体装置の製造方法、並びにPID保護装置に関し、特に、チップ面積を増大させることなく、大きなPID（Plasma Induced Damage）チャージを高効率で逃がし被保護素子をPIDから保護できるようにした半導体装置および半導体装置の製造方法、並びにPID保護装置に関する。
　半導体装置の配線や、Viaの形成に使用されるプラズマプロセスに起因するダメージ（PID（Plasma Induced Damage））によりMOSFET（Metal Oxide Semiconductor Field Effect Transistor）の閾値Vthが変動し、半導体製品の歩留り低下や動作不良につながる。
　PIDはMOSFETの主にゲートに接続された配線やViaがアンテナとして作用し、プラズマプロセス中のチャージを集め、それがゲート絶縁膜に流入する事により発生する。
　PIDの影響を回避するためには、そのチャージがMOSFETに流入する前に基板などに逃がす役割を持つ保護素子を適用する事が必要である。
　そこで、アンテナとして作用する配線やViaが接続された、被保護素子となるnMOSFET（nチャンネルMOSFET）のゲート電極に、保護素子としてダイオードを付加した構造をとることで、アンテナから流入したPIDチャージを、付加されたダイオードの順方向電流、または逆方向リーク電流として基板に逃がし、nMOSFETへのPIDによる特性変動を防止するものが提案されている。
　また、保護素子として、ダイオードの代わりに、ゲートにアンテナを付加してMOSFETを設け、PIDによるチャージにより保護素子としてのMOSFETをON状態とし、そのON電流によって被保護素子を保護する方法も提案されている（特許文献１参照）。
　特許文献１の例では、保護素子としてのMOSFETのON抵抗が、上述した保護素子としての逆方向ダイオードの抵抗よりも大幅に小さくなるため、より高い保護能力を実現できる。
特開２００１－０５７３８９号公報
　しかしながら、特許文献１に記載の構造では、製造工程を経た後、保護素子としてのMOSFETのゲート電極がフローティングとなるため、電荷の残留などにより保護MOSFETが確実にOFF状態になるとは限らず、被保護素子のゲートリークを増大をさせ、チップの動作不良や消費電力を増大させてしまう可能性があった。
　本開示は、このような状況に鑑みてなされたものであり、特に、チップ面積を増大させることなく、大きなPID（Plasma Induced Damage）チャージを高効率で逃がし、被保護素子をPIDから、より高い精度で保護できるようにするものである。
　本開示の第１の側面の半導体装置は、被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたドレイン、および接地されたソースを有し、前記被保護MOSFETをPID（Plasma Induced Damage）より保護する保護MOSFETと、前記保護MOSFETのゲート電極に接続された、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記保護MOSFETをオンにさせるダミーアンテナとを含む半導体装置である。
　前記ダミーアンテナを構成するViaは、前記被保護MOSFETに接続されたViaよりも小口径のViaとすることができる。
　前記ダミーアンテナを構成する配線は、前記被保護MOSFETに接続された配線よりも小ピッチの配線とすることができる。
　前記PIDチャージが発生していない場合、前記保護MOSFETのゲート電極の電位が接地電位となる電位切替部をさらに含ませるようにすることができる。
　前記電位切替部は、前記ゲート電極と、基板との間に設けられる前記基板の方向を順方向とするダイオードとすることができる。
　前記電位切替部は、前記ゲート電極と、基板との間に設けられる抵抗とすることができる。
　前記電位切替部は、前記ゲート電極と、基板との間に設けられるMOSFETとすることができる。
　本開示の第１の側面の半導体装置の製造方法は、被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたドレイン、および接地されたソースを有し、前記被保護MOSFETをPID（Plasma Induced Damage）より保護する保護MOSFETと、前記保護MOSFETのゲート電極に接続された、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記保護MOSFETをオンさせるダミーアンテナとを含む半導体装置の製造方法であって、前記被保護MOSFETを形成する工程と、前記保護MOSFETを形成する工程と、前記被保護MOSFETのゲート電極と前記保護MOSFETのドレイン間の配線を形成する工程と、前記被保護MOSFETに配線、Viaを形成する工程と、前記保護MOSFETに前記ダミーアンテナを形成する工程とを含む半導体装置の製造方法である。
　ゲート保護ダイオードを形成する工程をさらに含ませるようにすることができる。
　本開示の第１の側面のPID保護装置は、被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたドレイン、および接地されたソースを有し、前記被保護MOSFETをPID（Plasma Induced Damage）より保護する保護MOSFETと、前記保護MOSFETのゲート電極に接続された、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記保護MOSFETをオンにさせるダミーアンテナとを含むPID保護装置である。
　前記被保護MOSFETのゲート電極から、前記保護MOSFETのチャネルを通じて基板に電流が流れるときは抵抗として機能し、前記電流が流れないときは、接地電位となる電位切替部をさらに含ませるようにすることができる。
　前記電位切替部は、前記ゲート電極と、基板との間に設けられる前記基板の方向を順方向とするダイオードとすることができる。
　前記電位切替部は、前記ゲート電極と、基板との間に設けられる抵抗とすることができる。
　前記電位切替部は、前記ゲート電極と、基板との間に設けられるMOSFETとすることができる。
　本開示の第１の側面においては、被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたドレインが接続、および接地されたソースを有する保護MOSFETにより、前記被保護MOSFETがPID（Plasma Induced Damage）より保護され、前記保護MOSFETのゲート電極に接続されたダミーアンテナにより、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記保護MOSFETがオンにされる。
　本開示の第２の側面のPID保護装置は、被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたコレクタ、および接地されたエミッタを有し、前記被保護MOSFETをPID（Plasma Induced Damage）より保護するバイポーラトランジスタと、前記バイポーラトランジスタのベース電極に接続された、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記バイポーラトランジスタをオンにさせるダミーアンテナとを含むPID保護装置である。
　前記被保護MOSFETのゲート電極から、前記保護MOSFETのチャネルを通じて基板に電流が流れるときは抵抗として機能し、前記電流が流れないときは、接地電位となる電位切替部をさらに含ませるようにすることができる。
　前記電位切替部は、前記ベース電極と、エミッタとの間に設けられる前記エミッタの方向を順方向とするダイオードとすることができる。
　前記電位切替部は、前記ベース電極と、エミッタとの間に設けられる抵抗とすることができる。
　前記電位切替部は、前記ベース電極と、エミッタとの間に設けられるMOSFETとすることができる。
　本開示の第２の側面においては、被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたコレクタ、および接地されたエミッタを有するバイポーラトランジスタにより、前記被保護MOSFETがPID（Plasma Induced Damage）より保護され、前記バイポーラトランジスタのベース電極に接続されたダミーアンテナにより、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記トランジスタがオンにされる。
　本開示の第１および第２の側面によれば、チップ面積を増大させることなく、大きなPID（Plasma Induced Damage）チャージを高効率で逃がし、被保護素子をPIDから、より高い精度で保護することが可能となる。
PIDから保護するようにした従来の半導体装置の構成例を説明する図である。 PIDから保護するようにした従来の半導体装置の構成例のその他の例を説明する図である。 PIDのメカニズムの概要を説明する図である。 本開示の半導体装置の構成例を説明する図である。 図４の半導体装置によるPIDから保護するための構成例を説明する図である。 ダミーアンテナを複数のPADで共有するときの構成例を説明する図である。 図４の半導体装置の保護動作を説明するフローチャートである。 図４の半導体装置の製造方法を説明する図である。
　以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
　＜従来の半導体装置の構成例＞
　本開示の技術を適用した半導体装置は、チップ面積を増大させることなく大きなPID（Plasma Induced Damage）チャージを高効率で逃がし、被保護素子をPIDから保護するものであるが、その説明にあたって、まず、従来の被保護素子をPIDから保護する半導体装置について説明する。
　半導体装置の配線や、Via（貫通孔）の形成に使用されるプラズマプロセス起因のダメージ（PID（Plasma Induced Damage））によりMOSFET（Metal Oxide Semiconductor Field Effect Transistor）の閾値Vthが変動する事で歩留り率が低下する。PIDはMOSFETの主にゲートに接続された配線やViaが、アンテナとして作用し、プラズマプロセス中のチャージを集め、それがゲート絶縁膜に流入する事により発生する。PIDの影響を回避するためには、そのチャージがMOSFETに流入する前に、基板等に逃がす役割を持つ保護素子を設けるようにする必要がある。
　そこで、図１で示されるように、nMOSFET（nチャンネルMOSFET）の被保護素子に保護素子としてダイオードを用いたものが提案されている。
　すなわち、図１の半導体装置１１は、アンテナ３１として作用する配線やViaが接続されたnMOSFET３２のゲート電極に、ダイオード３３が付加された構造とされている。
　図１の構造では、点線の矢印で示されるように、アンテナ３１から流入したPIDチャージを付加されたダイオードの逆方向リーク電流、または、順方向電流として基板に逃がすことで、nMOSFET３２へのPIDによる特性変動を防止している。PIDチャージが負電荷の場合、ダイオード３３は順方向にバイアスされ、PIDチャージが正電荷の場合は逆方向にバイアスされる。
　MOSFET３２の特性に影響を及ぼすPIDチャージの正負は、配線やViaの形成プロセス条件などによって変わるが、例えば、パターンの微細化やアスペクト比の増大により顕著となる電子シェーディングによる正電荷注入の影響を防ぐためには、この例では、ある程度の逆方向電流が流れる保護ダイオード３３とするが必要である。
　ところで、必要な逆方向電流は、配線やViaの形成プロセスに依存するが、近年の複数の半導体チップを積層したデバイスや、チップサイズパッケージ（CSP）で使用されるSi基板貫通Viaの形成プロセスではPIDの影響が強くなる傾向ある。このため、図１のような保護ダイオード３３で、近年のPIDの影響を防ぐには、面積を大きくして逃がすべき電流を増大させる必要があるが、チップ面積の増大により装置構成を増大させてしまう可能性があった。
　そこで、上述した特許文献１においては、保護ダイオード３２の代わりにゲートにアンテナを付加した保護MOSFETを設ける構成とし、PIDによるチャージにより保護MOSFETをON状態とし、保護MOSFETのON電流によって被保護素子を保護する方法も提案されている。
　すなわち、図２で示されるように、特許文献１に記載の半導体装置１１は、図１の半導体装置１１におけるダイオード３２に代えて、アンテナ５１とMOSFET５２が設けられている。
　このような構成により、PIDによるチャージがアンテナ５１を介して、保護MOSFET５２のゲートに流れ込むことで、保護MOSFET５２がON状態とされる。これにより、図２の点線の矢印で示されるように、保護MOSFET５２が、アンテナ３１より流入するプラズマプロセス中のチャージをON電流によって基板に逃がし、被保護素子である被保護MOSFET３２を保護する。
　この例では、MOSFET５２のON抵抗が、図１のような逆方向ダイオード３３の場合よりも大幅に小さくなるため、ダイオード３３の場合よりも高い保護能力を実現できる。
　しかしながら、この構造では製造工程を経た後、保護MOSFET５２のゲート電極がフローティングとなるため、電荷の残留などにより保護MOSFETが確実にOFF状態になるとは限らず、被保護素子のゲートリーク増大をさせ、チップの動作不良や消費電力増大を引き起こす可能性がある。
　PIDは、プラズマプロセス中に、MOSFETのゲート酸化膜にプラズマからチャージが注入される事に起因するダメージであり、MOSFETの特性変動を引き起こし、半導体製品の歩留り低下や動作不良を誘発させるものである。
　＜PIDによる特性変動のメカニズム＞
　次に、図３を参照して、PIDのCSP（Chip Size Package）構造でのTSV（Through Silicon Via）プロセスを例に、そのメカニズムの概要について説明する。
　プラズマプロセスでTSV７２を開口する場合、図３の左部で示されるように、第１の段階（Ｓ１）において、TSV７２のアスペクト比が大きいと電子シェーディング効果によりイオンが入射する。
　そして、第２の段階（Ｓ２）において、TSVの底に到達するチャージは正の電荷をもつイオンが蓄積されていく。
　第３の段階（Ｓ３）において、このチャージはTSV７２下にある配線７３を経由して、MOSFET７１のゲート電極のポテンシャルを増大（低下）させ、結果として、ゲート絶縁膜に大きな電界を発生させる。
　第４の段階（Ｓ４）において、ゲート電極へのチャージの蓄積が所定のレベル以上になるとゲート酸化膜にFN（Fowler Nordheim）トンネル電流が流れるようになる。
　第５の段階（Ｓ５）において、このFNトンネル電流により、ゲート酸化膜中や酸化膜Si界面に捕獲順位が形成される。
　第６の段階（Ｓ６）において、この捕獲順位が形成されることにより、MOSFET７１の閾値Vthが変動する。
　CSP構造におけるTSVプロセスにおいては、nMOSFETの保護素子として、ダイオード（図１のダイオード３３に相当するもの）を使用する場合、上記の正電荷をもつPIDチャージを逃がすためには大きな電流を流すためにダイオードの面積を大きくする必要があり、場合によっては単層通常パッケージ品の場合と比較して１万乃至１０万倍の保護素子面積が必要となり、チップ面積を増大させ、装置構成を大型化してしまう。
　また、特許文献１に記載のMOSFET型の保護素子（図２のMOSFET５２に相当するもの）では、面積増大は回避できる可能性があるが、残留電荷の影響により、被保護素子のゲートリーク電流が増大し、歩留り低下や消費電力増大を引き起こす可能性がある。
　＜本開示の半導体装置の構成例＞
　次に、図４を参照して、本開示の半導体装置の構成例について説明する。本開示の半導体装置は、チップ面積を増大させることなく、大きなPIDチャージを高効率で逃がし、被保護素子をPIDから保護するものである。
　本開示の半導体装置１００においては、被保護素子であるMOSFET１０２のゲートなどPIDを受ける端子に、保護素子として機能させるMOSFET（保護MOSFET）１０４のドレイン端子が接続されている。
　保護MOSFET１０４のゲート電極には、ダミーアンテナ１０３を介してPIDチャージが流入し、保護MOSFET１０４がONされる。また、ダミーアンテナ１０３には、順方向ゲートバイアス設定ダイオード１０５－１，１０５－２が、少なくとも１段以上付加されている。このような構造により、PIDチャージが、ダミーアンテナ１０３から順方向ゲートバイアス設定ダイオード１０５－１，１０５－２を経由して、電流として基板に流れることになるので、保護MOSFET１０４のゲートに、順方向電圧降下が生じて、バイアスが加わることとなり、保護MOSFET１０４がオンにされる。
　すなわち、図４においては、保護MOSFET１０４のゲートに、ダミーアンテナ１０３を介して流入するPIDチャージの電流が流れることで、保護MOSFET１０４がオンにされて、そのON電流により、アンテナ１０１を介して流入するPIDチャージを逃がしているため、図１で示される保護ダイオード３３を使用する場合と比較して、大幅に抵抗が低くなる。
　また、図４の半導体装置１００の構造では、MOSFETを保護素子として使用する点では、上述した特許文献１に記載の技術と共通であるが、保護MOSFET１０４のゲート電極がフローティングとならないため残留チャージに起因するリークが増大するといったことを防止することができる。さらに、PIDのチャージ量に応じて順方向ゲートバイアス設定ダイオード１０５の段数を調整する事で、適切なバイアスを保護MOSFET１０４のゲートに印加する事ができるため、様々なレベルのPIDチャージに対応する事が可能である。
　より詳細には、被保護MOSFET１０２のnMOSFETのゲート電極に、保護MOSFET１０４として使用するnMOSFETのドレイン端子を接続している。保護MOSFET１０４のゲート端子にはダミーアンテナ１０３と、２段の順方向ダイオードからなるゲートバイアス設定ダイオード１０５－１，１０５－２を接続している。
　プラズマプロセス中に保護MOSFET１０４のゲートにプラスのプラズマチャージが入ってくる場合、ダミーアンテナ１０３にも同時にプラスのプラズマチャージが入る。このチャージによる電流は順方向ダイオードを通じて低電位の基板へと抜け、その電流によるゲートバイアス設定ダイオード１０５－１，１０５－２の順方向電圧降下により、保護MOSFET１０４のゲートがON状態となる。この状態では被保護MOSFET１０２のゲートに入ったプラズマチャージはON状態の保護MOSFET１０４のチャネルを経由して、グランドに接地された低電位のソースへと抜ける。
　被保護MOSFET１０２にダメージを与えるチャージの逃げ道が、保護MOSFET１０４のON状態のMOSFETチャネルとなるため、従来の逆方向ダイオード３３（図１）と比較し大幅に抵抗が低く、保護機能が高い。またプロセス終了後は保護MOSFET１０４のゲート電位が低く固定されるため、リーク増大などの副作用が無い。
　例えば、閾値0.4Vの保護MOSFET１０２とするとき、ゲートへの電気的ストレス印加実験から、問題となる閾値変動が発生するゲート電流値が3E-13Aとなる場合を考える。
　図５で示されるように、順方向特性を持つダイオードをゲートバイアス設定ダイオード１０５として使用する場合、閾値変動を起こす電流が流れる時、保護ダイオード１段あたりの順方向電圧降下は0.3V程度となる。
　従って、この場合、２段の順方向ダイオードからなるゲートバイアス設定ダイオード１０５－１，１０５－２を付加すれば、0.6Vと閾値Vth（＝0.4V）以上の電圧が保護MOSFET１０４のゲートに印加され、問題となるPIDストレスが掛かる間、保護MOSFET１０４がONし、確実に被保護MOSFET１０２を保護することができる。
　尚、ゲートバイアス設定ダイオード１０５は、順方向特性を持つダイオードである例について説明してきたが、電流が流れているときは抵抗として機能し、前記電流が流れないときは、接地電位となる機能（電位切替機能）を備えたものであれば、順方向特性を持つダイオードに限られるものではなく、例えば、抵抗、ダイオード接続されたMOSFETなどであってもよいものである。
　本開示においては、ダミーアンテナ１０３のレイアウトが必要となるが、ダミーアンテナ１０３は複数の保護MOSFET１０４で共有することでトータルの面積は従来のダイオード３３を用いた場合よりも小さくする事が可能である。
　例えば、図６で示されるように、TSV（Through Silicon Via）に対してPIDを設定するとき、レイアウト全体として、ダミーアンテナ分は面積が増えるが、TSV一個当たりの保護回路面積は従来の保護ダイオードを使用した場合と比較し小さくなる。そのため、この場合、例えば、６個の保護MOSFET１０４で１個のダミーアンテナ１０３を共有する事で全体の面積は縮小する事が可能である。
　図６中左部には、従来の半導体装置１１と本開示の半導体装置１００のレイアウトにおける構成物の例が示されており、それぞれ上からパッドＰＡＤ１乃至ＰＡＤ６が示されており、半導体装置１００については、さらに、ダミーアンテナ１０３が示されている。また、図６中の右部には、従来の半導体装置１１と本開示の半導体装置１００のそれぞれの構成物の面積の内訳が示されている。
　図６の左部で示されるように、半導体装置１１は水平方向の幅Ｄ１からなる従来のパッドＰＡＤ１乃至ＰＡＤ６と、本開示の半導体装置１００の水平方向の幅Ｄ２からなるパッドＰＡＤ１乃至ＰＡＤ６、およびダミーアンテナ１０３とが示されている。
　従来の半導体装置１１のパッドＰＡＤ１乃至ＰＡＤ６は、左からTSVが設けられた領域Ｚ１、その他の部分の領域Ｚ２、およびPID保護のための必要な部分の領域Ｚ３からなり、これらが幅Ｄ１内に設けられている。ここで、点線で囲まれた、その他の部分の領域Ｚ２、およびPID保護のための必要な部分の領域Ｚ３が、入出力回路が設けられたIO（Input Output）セルを構成する。
　これに対して、本開示の半導体装置１００においては、TSVが設けられた領域Ｚ１１、その他の部分の領域Ｚ１２、およびPID保護のための必要な部分の領域Ｚ１３からなり、これらが、幅Ｄ１よりも小さな幅Ｄ２内に設けられている。ここで、点線で囲まれた、その他の部分の領域Ｚ１２、およびPID保護のための必要な部分の領域Ｚ１３が、入出力回路が設けられたIO（Input Output）セルを構成する点については、従来の半導体装置１１と同様である。また、各パッドＰＡＤ１乃至６の図中の高さ方向の大きさは、半導体装置１１，１００のいずれも同一である。
　すなわち、本開示の半導体装置１００においては、PID保護にダイオードが用いられていないので、PID保護のための必要な部分の領域Ｚ１３は、PID保護のための必要な部分の領域Ｚ３よりも小さくなるので、幅Ｄ２が幅Ｄ１よりも小さくなり、全体として小さくすることができる。
　ただし、本開示の半導体装置１００には、さらに、ダミーアンテナ１０３が設けられることになる。
　しかしながら、図６の右部で示されるように、各パッド面積をPAD面積＝5000um2とし、PIDに必要なIOセルの面積を、図中の左側の幅Ｄ１のセルについては、900um2とし、幅Ｄ２のセルについては、1um2とし、その他の面積については、1000um2であるものとし、ダミーアンテナを5000um2であるものとする。
　このような場合、ダミーアンテナをＰＡＤ１乃至ＰＡＤ６の６個で共有することにすると、幅Ｄ２，Ｄ１のいずれのＰＡＤにおいても、必要とされる面積は、いずれも略一致する。すなわち、図６の右部においては、従来の半導体装置１１の面積は、41400um2であるのに対して、本開示の半導体装置１００は、41006um2となる。
　被保護MOSFET１０２に接続されたPID要因となるアンテナ１０１を構成する配線またはViaに対して、ダミーアンテナ１０３となる配線のピッチを被保護MOSFET１０２に接続された配線のピッチよりも小さくする、またはVia径を被保護MOSFET１０２に接続されたViaのものよりも小さくする事で、電子シェーディング効果を強め、保護MOSFET１０４のゲートにプラスの電荷を集め易くすることができ、より保護機能を高める事ができる。
　＜本開示の半導体装置のPID保護動作＞
　次に、図７のフローチャートを参照して、本開示の半導体装置のPID保護動作について説明する。
　ステップＳ３１において、プラズマプロセスが開始されると、プラズマチャージが発生する。
　ステップＳ３２において、ダミーアンテナ１０３がプラズマチャージにより、保護MOSFET１０４のゲート電圧が、ゲートバイアス設定ダイオード１０５（図４においては、１０５－１，１０５－２）の段数に応じた電圧（＝Vf×n（Vf：ゲートバイアス設定ダイオード１０５の１段あたりの電圧、n：段数））だけ上昇する。
　ステップＳ３３において、保護MOSFET１０４は、ONの状態になる。
　ステップＳ３４において、被保護MOSFET１０２のゲートにおける配線やViaからなるアンテナ１０１のプラズマチャージにより電荷が、保護MOSFET１０４のON電流としてグランドに逃がされる。すなわち、保護MOSFET１０４がON状態となっているので、保護MOSFET１０４のドレイン-ソース間が導通状態となり、そのドレインに接続された、被保護MOSFET１０２のゲートの電荷がグランドに逃がされる。
　このように、プラズマプロセスが開始されると、ステップＳ３１乃至Ｓ３４の動作がなされて、被保護MOSFET１０２がPIDから保護される状態が継続される。
　ステップＳ３５において、プラズマプロセスが終了すると、ダミーアンテナ１０３におけるプラズマチャージが消失する。
　ステップＳ３６において、保護MOSFET１０４のゲートの電荷が、ゲートバイアス設定ダイオード１０５を介して、グランドに逃がされて、保護MOSFET１０４のゲート電圧が０とされる。
　すなわち、プラズマプロセスが終了したときに、保護MOSFET１０４のゲートには、ゲートバイアス設定ダイオード１０５が接続されているため、保護MOSFET１０４のゲートの電荷は、ゲートバイアス設定ダイオード１０５を介してグランドに逃がされる。このとき、ゲートバイアス設定ダイオード１０５の設定電位が、保護MOSFET１０４の閾値Vth以上に設定されることにより、確実に保護MOSFET１０４のゲート電圧を０にすることが可能となる。
　ステップＳ３７において、保護MOSFET１０４がOFF状態とされる。
　この処理により、以降においては、被保護MOSFET１０２を確実に動作させることが可能となる。
　以上の動作により、チップ面積を増大させることなく、大きなPIDチャージを高効率で逃がし、被保護素子をPIDから、より高い精度で保護することが可能となる。
　尚、上述した処理は、ダミーアンテナ１０３となる配線のピッチを被保護MOSFET１０２に接続された配線のピッチよりも小さくする、またはVia径を被保護MOSFET１０２に接続されたViaのものよりも小さくする事で、電子シェーディング効果を強め、保護MOSFET１０４のゲートにプラスの電荷を集め易くする構成であることを前提とする。
　すなわち、このような構成により、図７のフローチャートで示されるように、プラズマチャージが発生した場合、ダミーアンテナ１０３により保護MOSFET１０４のゲート電圧を上昇させて、アンテナ１０１により、被保護MOSFET１０２の閾値Vthを超えるよりも早いタイミングで、確実に保護MOSFET１０４をON状態にする。
　結果として、プラズマチャージにより、被保護MOSFET１０２がONの状態になるよりも先に、保護MOSFET１０４をONの状態にすることが可能となるので、被保護MOSFET１０２を確実にPIDから保護することが可能となる。
　＜製造方法＞
　次に、図８を参照して、本開示の半導体装置の製造方法について説明する。
　第１の工程において、図８の最上段で示されるように、Si基板１２１上に、ゲートバイアス設定ダイオード１０５の一部となる拡散層１２２が形成される。
　第２の工程において、図８の上から２段目で示されるように、ゲート電極材料の堆積と、その後のフォトリソグラフィー、およびエッチングによるパターニングなどの手法を用いる事により被保護素子となるMOSFET１２３がゲート電極、イオン注入などの手法により形成され、ソースドレインの拡散層が形成され、被保護MOSFET１２３が形成される。この被保護MOSFET１２３が、図４の被保護MOSFET１０２に対応するものである。
　第３の工程において、同様の手法で、保護MOSFET１２４のゲート電極及びソースドレインが形成される。この保護MOSFET１２４が、図４の保護MOSFET１０４に対応するものである。
　第４の工程において、拡散層１２２上に拡散層１２５及び拡散層１２６が、イオン注入などの手法により形成され、これによりゲートバイアス設定ダイオード１０５－１が形成される。
　第５の工程において、基板１２１へのコンタクト拡散層１２７が形成される。
　第６の工程において、図８の上から３段目で示されるように、被保護MOSFET１０２に対応するMOSFET１２３の保護対象端子（図ではゲートを示している）、保護MOSFET１０４に対応するMOSFET１２４のドレイン端子上にコンタクトホール（Via）１２８，１２９が開口され、その上に配線層１３４が形成されて接続される。
　第７の工程において、コンタクトホール（Via）１３０，１３１が形成され、配線層１３５が形成され、保護MOSFET１０２の対象端子とゲートバイアス設定ダイオード１０５－１の拡散層１２５とにそれぞれ接続される。
　第８の工程において、ゲートバイアス設定ダイオード１０５－２の端子となる拡散層１２６は、コンタクトホール１３２、配線層１３６、コンタクトホール１３３が形成される事で基板に接続される。
　第９の工程において、被保護MOSFET１０２のMOSFET１２３のゲート電極に接続された配線層１３４がプラズマチャージを受信する、被保護MOSFET１０２のMOSFETの保護対象端子に接続された配線またはViaからなるアンテナ（現実にアンテナが設けられるわけではないが、アンテナとして機能するもの）１３７が形成され、保護MOSFET１０４のMOSFET１２４のゲート電極に接続された配線層１３５上にダミーアンテナ１３８が形成される。すなわち、ダミーアンテナ１３８は、被保護MOSFET１０２のMOSFETの保護対象端子に接続された配線またはViaからなるアンテナ１３７と同時に形成される。
　以上の如く、本開示の半導体装置によれば、チップ面積を増大させること無く、大きなPIDチャージを高効率で逃がし、被保護MOSFETをPIDから保護することが可能となる。また、リーク増大などの副作用を生じさせることなく、幅広いレベルのPIDから確実に被保護MOSFETを保護することが可能となる。さらに、積層チップ構造やCSP構造など、既に発生している大きなPIDにも対応可能であり、こうした半導体装置の性能や製造歩留りを向上させ、チップ面積削減による低コスト化を図ることが可能となる。
　尚、以上においては、被保護MOSFETと保護MOSFETとがいずれも構成に含まれる半導体装置を例にして説明してきたが、保護MOSFETについては、最終的な製品に搭載する必要がないので、例えば、製造工程が全て完了したところで、または、製造工程における、以降にプラズマプロセスがない工程において、保護MOSFETについては、半導体装置そのものからは削除するようにしてもよい。すなわち、この場合、保護MOSFETは、被保護MOSFETのPID保護装置としてのみ機能することになる。
　また、以上においては、保護素子をMOSFET型の素子により構成し、保護MOSFETとして使用する例について説明してきたが、保護素子として同様の機能を備えたものであれば、必ずしもMOSFET型の素子である必要はなく、例えば、保護素子をバイポーラトランジスタから構成するようにしてもよい。保護素子をバイポーラトランジスタにより構成する場合、ゲートは、ベースに、ソースは、エミッタに、ドレインは、コレクタに、それぞれ対応させる。
　尚、本開示は、以下のような構成も取ることができる。
＜１＞　被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたドレイン、および接地されたソースを有し、前記被保護MOSFETをPID（Plasma Induced Damage）より保護する保護MOSFETと、
　前記保護MOSFETのゲート電極に接続された、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記保護MOSFETをオンにさせるダミーアンテナとを含む
　半導体装置。
＜２＞　前記ダミーアンテナを構成するViaは、前記被保護MOSFETに接続されたViaよりも小口径のViaである
　＜１＞に記載の半導体装置。
＜３＞　前記ダミーアンテナを構成する配線は、前記被保護MOSFETに接続された配線よりも小ピッチの配線である
　＜１＞または＜２＞に記載の半導体装置。
＜４＞　前記PIDチャージが発生していない場合、前記保護MOSFETのゲート電極の電位が接地電位となる電位切替部をさらに含む
　＜１＞乃至＜３＞のいずれかに記載の半導体装置。
＜５＞　前記電位切替部は、前記ゲート電極と、基板との間に設けられる前記基板の方向を順方向とするダイオードである
　＜４＞に記載の半導体装置。
＜６＞　前記電位切替部は、前記ゲート電極と、基板との間に設けられる抵抗である
　＜４＞に記載の半導体装置。
＜７＞　前記電位切替部は、前記ゲート電極と、基板との間に設けられるMOSFETである
　＜４＞に記載の半導体装置。
＜８＞　被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたドレイン、および接地されたソースを有し、前記被保護MOSFETをPID（Plasma Induced Damage）より保護する保護MOSFETと、
　前記保護MOSFETのゲート電極に接続された、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記保護MOSFETをオンさせるダミーアンテナとを含む
　半導体装置の製造方法であって、
　前記被保護MOSFETを形成する工程と、
　前記保護MOSFETを形成する工程と、
　前記被保護MOSFETのゲート電極と前記保護MOSFETのドレイン間の配線を形成する工程と、
　前記被保護MOSFETに配線、Viaを形成する工程と、
　前記保護MOSFETに前記ダミーアンテナを形成する工程と
　を含む半導体装置の製造方法。
＜９＞　ゲート保護ダイオードを形成する工程をさらに含む
　＜８＞に記載の半導体装置の製造方法。
＜１０＞　被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたドレイン、および接地されたソースを有し、前記被保護MOSFETをPID（Plasma Induced Damage）より保護する保護MOSFETと、
　前記保護MOSFETのゲート電極に接続された、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記保護MOSFETをオンにさせるダミーアンテナとを含む
　PID保護装置。
＜１１＞　前記被保護MOSFETのゲート電極から、前記保護MOSFETのチャネルを通じて基板に電流が流れるときは抵抗として機能し、前記電流が流れないときは、接地電位となる電位切替部をさらに含む
　＜１０＞に記載のPID保護装置。
＜１２＞　前記電位切替部は、前記ゲート電極と、基板との間に設けられる前記基板の方向を順方向とするダイオードである
　＜１１＞に記載のPID保護装置。
＜１３＞　前記電位切替部は、前記ゲート電極と、基板との間に設けられる抵抗である
　＜１１＞に記載のPID保護装置。
＜１４＞　前記電位切替部は、前記ゲート電極と、基板との間に設けられるMOSFETである
　＜１１＞に記載のPID保護装置。
＜１５＞　被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたコレクタ、および接地されたエミッタを有し、前記被保護MOSFETをPID（Plasma Induced Damage）より保護するバイポーラトランジスタと、
　前記バイポーラトランジスタのベース電極に接続された、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記トランジスタをオンにさせるダミーアンテナとを含む
　PID保護装置。
＜１６＞　前記ベース電極と、エミッタとの間に、電流が流れているときは抵抗として機能し、前記電流が流れないときは、接地電位となる電位切替部をさらに含む
　＜１５＞に記載のPID保護装置。
＜１７＞　前記電位切替部は、前記ベース電極と、エミッタとの間に設けられる前記エミッタの方向を順方向とするダイオードである
　＜１６＞に記載のPID保護装置。
＜１８＞　前記電位切替部は、前記ベース電極と、エミッタとの間に設けられる抵抗である
　＜１６＞に記載のPID保護装置。
＜１９＞　前記電位切替部は、前記ベース電極と、エミッタとの間に設けられるMOSFETである
　＜１６＞に記載のPID保護装置。
　１００　半導体装置，　１０１　アンテナ，　１０２　被保護MOSFET，　１０３　アンテナ，　１０４　保護MOSFET，　１０５，１０５－１，１０５－２　ゲートバイアス設定ダイオード

Claims (19)

  1. 　被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたドレイン、および接地されたソースを有し、前記被保護MOSFETをPID（Plasma Induced Damage）より保護する保護MOSFETと、
    　前記保護MOSFETのゲート電極に接続された、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記保護MOSFETをオンにさせるダミーアンテナとを含む
    　半導体装置。
  2. 　前記ダミーアンテナを構成するViaは、前記被保護MOSFETに接続されたViaよりも小口径のViaである
    　請求項１に記載の半導体装置。
  3. 　前記ダミーアンテナを構成する配線は、前記被保護MOSFETに接続された配線よりも小ピッチの配線である
    　請求項１に記載の半導体装置。
  4. 　前記PIDチャージが発生していない場合、前記保護MOSFETのゲート電極の電位が接地電位となる電位切替部をさらに含む
    　請求項１に記載の半導体装置。
  5. 　前記電位切替部は、前記ゲート電極と、基板との間に設けられる前記基板の方向を順方向とするダイオードである
    　請求項４に記載の半導体装置。
  6. 　前記電位切替部は、前記ゲート電極と、基板との間に設けられる抵抗である
    　請求項４に記載の半導体装置。
  7. 　前記電位切替部は、前記ゲート電極と、基板との間に設けられるMOSFETである
    　請求項４に記載の半導体装置。
  8. 　被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたドレイン、および接地されたソースを有し、前記被保護MOSFETをPID（Plasma Induced Damage）より保護する保護MOSFETと、
    　前記保護MOSFETのゲート電極に接続された、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記保護MOSFETをオンさせるダミーアンテナとを含む
    　半導体装置の製造方法であって、
    　前記被保護MOSFETを形成する工程と、
    　前記保護MOSFETを形成する工程と、
    　前記被保護MOSFETのゲート電極と前記保護MOSFETのドレイン間の配線を形成する工程と、
    　前記被保護MOSFETに配線、Viaを形成する工程と、
    　前記保護MOSFETに前記ダミーアンテナを形成する工程と
    　を含む半導体装置の製造方法。
  9. 　ゲート保護ダイオードを形成する工程をさらに含む
    　請求項８に記載の半導体装置の製造方法。
  10. 　被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたドレイン、および接地されたソースを有し、前記被保護MOSFETをPID（Plasma Induced Damage）より保護する保護MOSFETと、
    　前記保護MOSFETのゲート電極に接続された、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記保護MOSFETをオンにさせるダミーアンテナとを含む
    　PID保護装置。
  11. 　前記被保護MOSFETのゲート電極から、前記保護MOSFETのチャネルを通じて基板に電流が流れるときは抵抗として機能し、前記電流が流れないときは、接地電位となる電位切替部をさらに含む
    　請求項１０に記載のPID保護装置。
  12. 　前記電位切替部は、前記ゲート電極と、基板との間に設けられる前記基板の方向を順方向とするダイオードである
    　請求項１１に記載のPID保護装置。
  13. 　前記電位切替部は、前記ゲート電極と、基板との間に設けられる抵抗である
    　請求項１１に記載のPID保護装置。
  14. 　前記電位切替部は、前記ゲート電極と、基板との間に設けられるMOSFETである
    　請求項１１に記載のPID保護装置。
  15. 　被保護MOSFET（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極と接続されたコレクタ、および接地されたエミッタを有し、前記被保護MOSFETをPID（Plasma Induced Damage）より保護するバイポーラトランジスタと、
    　前記バイポーラトランジスタのベース電極に接続された、PIDチャージにより、前記被保護MOSFETのゲート電極にチャージが蓄積するよりも先に前記トランジスタをオンにさせるダミーアンテナとを含む
    　PID保護装置。
  16. 　前記被保護MOSFETのゲート電極から、前記保護MOSFETのチャネルを通じて基板に電流が流れるときは抵抗として機能し、前記電流が流れないときは、接地電位となる電位切替部をさらに含む
    　請求項１５に記載のPID保護装置。
  17. 　前記電位切替部は、前記ベース電極と、エミッタとの間に設けられる前記エミッタの方向を順方向とするダイオードである
    　請求項１６に記載のPID保護装置。
  18. 　前記電位切替部は、前記ベース電極と、エミッタとの間に設けられる抵抗である
    　請求項１６に記載のPID保護装置。
  19. 　前記電位切替部は、前記ベース電極と、エミッタとの間に設けられるMOSFETである
    　請求項１６に記載のPID保護装置。
PCT/JP2017/035191 2016-10-12 2017-09-28 半導体装置および半導体装置の製造方法、並びにｐｉｄ保護装置 WO2018070260A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/330,937 US11145643B2 (en) 2016-10-12 2017-09-28 Semiconductor device, method for manufacturing semiconductor device, and PID protection device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016200643A JP2018064008A (ja) 2016-10-12 2016-10-12 半導体装置および半導体装置の製造方法、並びにｐｉｄ保護装置
JP2016-200643 2016-10-12

Publications (1)

Publication Number Publication Date
WO2018070260A1 true WO2018070260A1 (ja) 2018-04-19

Family

ID=61905427

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/035191 WO2018070260A1 (ja) 2016-10-12 2017-09-28 半導体装置および半導体装置の製造方法、並びにｐｉｄ保護装置

Country Status (3)

Country Link
US (1) US11145643B2 (ja)
JP (1) JP2018064008A (ja)
WO (1) WO2018070260A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020080429A1 (ja) * 2018-10-17 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置、検出方法、電子機器及び電子機器の制御方法
CN111354723A (zh) * 2018-12-24 2020-06-30 爱思开海力士有限公司 半导体器件
WO2020262199A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置および撮像装置
US11754615B2 (en) 2021-09-21 2023-09-12 International Business Machines Corporation Processor frequency improvement based on antenna optimization

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3496145B1 (en) * 2017-12-11 2020-09-23 IMEC vzw Semiconductor integrated circuit manufactured using a plasma-processing step
WO2019189079A1 (ja) 2018-03-29 2019-10-03 テルモ株式会社 医療デバイス
KR102496371B1 (ko) 2018-10-30 2023-02-07 삼성전자주식회사 반도체 장치
JP7303215B2 (ja) * 2018-10-31 2023-07-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置、通信モジュール及び半導体装置の製造方法
WO2021092764A1 (zh) * 2019-11-12 2021-05-20 华为技术有限公司 一种半导体器件
FR3123501A1 (fr) * 2021-05-25 2022-12-02 Stmicroelectronics Sa Capteur passif de décharges éléctrostatiques et procédé de détection de décharges électrostatiques.

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335098A (ja) * 1997-06-02 1998-12-18 Fujitsu Ltd プラズマ処理装置
JPH11345885A (ja) * 1998-06-02 1999-12-14 Nec Corp 半導体装置
JP2001057389A (ja) * 1999-06-18 2001-02-27 Saifun Semiconductors Ltd 半導体装置の製造中に荷電効果を最小限にするための方法および回路
JP2002141421A (ja) * 2000-10-31 2002-05-17 Toshiba Corp 半導体集積回路装置
JP2006294719A (ja) * 2005-04-07 2006-10-26 Oki Electric Ind Co Ltd 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966024A (en) * 1997-01-16 1999-10-12 Advanced Micro Devices, Inc. Sensitive method of evaluating process induced damage in MOSFETs using a differential amplifier operational principle
US5959309A (en) * 1997-04-07 1999-09-28 Industrial Technology Research Institute Sensor to monitor plasma induced charging damage
JP2001358297A (ja) * 2000-06-14 2001-12-26 Nec Corp 静電保護回路
US6448599B1 (en) * 2000-11-29 2002-09-10 United Microelectronics Corp. Semiconductor device for preventing process-induced charging damages
US6624480B2 (en) * 2001-09-28 2003-09-23 Intel Corporation Arrangements to reduce charging damage in structures of integrated circuits
US6414358B1 (en) * 2001-09-28 2002-07-02 Intel Corporation Arrangements to reduce charging damage in structures of integrated circuits
US6566716B2 (en) * 2001-09-28 2003-05-20 Intel Corporation Arrangements to reduce charging damage in structures of integrated circuits using polysilicon or metal plate(s)
JP3901671B2 (ja) * 2003-08-19 2007-04-04 松下電器産業株式会社 半導体集積回路装置
US7317633B2 (en) * 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7755140B2 (en) * 2006-11-03 2010-07-13 Intel Corporation Process charging and electrostatic damage protection in silicon-on-insulator technology
US8445966B2 (en) * 2006-12-20 2013-05-21 Spansion Llc Method and apparatus for protection against process-induced charging
JP5422854B2 (ja) * 2007-08-31 2014-02-19 国立大学法人東北大学 半導体装置の製造方法
US7846800B2 (en) * 2008-03-06 2010-12-07 Chartered Semiconductor Manufacturing, Ltd. Avoiding plasma charging in integrated circuits
US8194371B2 (en) * 2009-04-07 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit protection device
US8890164B1 (en) * 2012-03-09 2014-11-18 Xilinx, Inc. Apparatus and method for reducing plasma-induced damage in pMOSFETS
US20170336467A1 (en) * 2016-05-17 2017-11-23 Globalfoundries Inc. Gate protection for hv-stress application
US10269789B2 (en) * 2016-09-30 2019-04-23 Synopsys, Inc. Protection circuit for integrated circuit die-let after scribe cut
US10741543B2 (en) * 2017-11-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Device including integrated electrostatic discharge protection component
KR20200078968A (ko) * 2018-12-24 2020-07-02 에스케이하이닉스 주식회사 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335098A (ja) * 1997-06-02 1998-12-18 Fujitsu Ltd プラズマ処理装置
JPH11345885A (ja) * 1998-06-02 1999-12-14 Nec Corp 半導体装置
JP2001057389A (ja) * 1999-06-18 2001-02-27 Saifun Semiconductors Ltd 半導体装置の製造中に荷電効果を最小限にするための方法および回路
JP2002141421A (ja) * 2000-10-31 2002-05-17 Toshiba Corp 半導体集積回路装置
JP2006294719A (ja) * 2005-04-07 2006-10-26 Oki Electric Ind Co Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020080429A1 (ja) * 2018-10-17 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置、検出方法、電子機器及び電子機器の制御方法
CN111354723A (zh) * 2018-12-24 2020-06-30 爱思开海力士有限公司 半导体器件
US11335676B2 (en) * 2018-12-24 2022-05-17 SK Hynix Inc. Semiconductor device
CN111354723B (zh) * 2018-12-24 2024-02-27 爱思开海力士有限公司 半导体器件
WO2020262199A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置および撮像装置
US11754615B2 (en) 2021-09-21 2023-09-12 International Business Machines Corporation Processor frequency improvement based on antenna optimization
US11906570B2 (en) 2021-09-21 2024-02-20 International Business Machines Corporation Processor frequency improvement based on antenna optimization

Also Published As

Publication number Publication date
US20190237459A1 (en) 2019-08-01
JP2018064008A (ja) 2018-04-19
US11145643B2 (en) 2021-10-12

Similar Documents

Publication Publication Date Title
WO2018070260A1 (ja) 半導体装置および半導体装置の製造方法、並びにｐｉｄ保護装置
TWI376078B (en) Circuit configurations to reduce snapback of a transient voltage suppressor
CN109872991B (zh) 静电放电保护电路和包括其的集成电路
US7985644B1 (en) Methods for forming fully segmented salicide ballasting (FSSB) in the source and/or drain region
US20090032838A1 (en) Symmetric bidirectional silicon-controlled rectifier
US9202696B2 (en) Method for designing antenna cell that prevents plasma induced gate dielectric damage in semiconductor integrated circuits
US20090261883A1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US7323752B2 (en) ESD protection circuit with floating diffusion regions
US20100044748A1 (en) Electrostatic discharge protection device
US20080198519A1 (en) Electrostatic discharge protection element having an improved area efficiency
US7068482B2 (en) BiCMOS electrostatic discharge power clamp
KR101018709B1 (ko) 반도체 소자의 핀 저항 조절용 다이오드
JP2000277700A (ja) 静電放電保護回路
JP2006019671A (ja) 静電放電防護装置
CN107293537B (zh) 静电放电保护装置、存储器元件及静电放电保护方法
US7439590B2 (en) Semiconductor device
US7843009B2 (en) Electrostatic discharge protection device for an integrated circuit
JP5085045B2 (ja) 半導体装置
US7186610B1 (en) ESD protection device for high performance IC
US7606012B2 (en) Semiconductor device and designing method for the same
TWI785980B (zh) 電漿破壞保護裝置及保護方法
US20080173945A1 (en) ESD protection scheme for semiconductor devices having dummy pads
US20100052056A1 (en) Electrostatic discharge protection device
CN108735729B (zh) 电子设备及具备esd防护功能的芯片内部电路
US6452252B1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17859799

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17859799

Country of ref document: EP

Kind code of ref document: A1