WO2018034531A1 - 투과도가 다른 복수 개의 층을 갖는 sic 반도체 제조용 부품 및 그 제조방법 - Google Patents

투과도가 다른 복수 개의 층을 갖는 sic 반도체 제조용 부품 및 그 제조방법 Download PDF

Info

Publication number
WO2018034531A1
WO2018034531A1 PCT/KR2017/009001 KR2017009001W WO2018034531A1 WO 2018034531 A1 WO2018034531 A1 WO 2018034531A1 KR 2017009001 W KR2017009001 W KR 2017009001W WO 2018034531 A1 WO2018034531 A1 WO 2018034531A1
Authority
WO
WIPO (PCT)
Prior art keywords
layers
component
layer
sic semiconductor
sic
Prior art date
Application number
PCT/KR2017/009001
Other languages
English (en)
French (fr)
Inventor
김정일
Original Assignee
주식회사 티씨케이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170104300A external-priority patent/KR101914289B1/ko
Application filed by 주식회사 티씨케이 filed Critical 주식회사 티씨케이
Priority to US16/325,877 priority Critical patent/US20190206686A1/en
Priority to JP2019511556A priority patent/JP6756907B2/ja
Priority to SG11201901227PA priority patent/SG11201901227PA/en
Priority to CN201780049906.4A priority patent/CN109564933B/zh
Publication of WO2018034531A1 publication Critical patent/WO2018034531A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Definitions

  • the present invention relates to a SiC semiconductor manufacturing part for manufacturing a semiconductor device using a substrate such as a wafer in a dry etching process, and a manufacturing method thereof, and more particularly, to a SiC semiconductor manufacturing part having a plurality of layers having different transmittances, and a It relates to a manufacturing method.
  • a plasma treatment technique used in a semiconductor manufacturing process is a method of etching an object using a gas as one of dry etching processes. This is followed by a process of injecting an etching gas into the reaction vessel, ionizing and then accelerating to the wafer surface to physically and chemically remove the wafer surface.
  • This method is widely used because it is easy to control the etching, high productivity, and fine pattern formation of several tens of nm.
  • Parameters to be considered for uniform etching in plasma etching include the thickness and density of the layer to be etched, the energy and temperature of the etching gas, the adhesion of the photoresist and the state of the wafer surface, and the uniformity of the etching gas. Can be.
  • the control of radio frequency (RF) which is the driving force for ionizing the etching gas and accelerating the ionized etching gas to the wafer surface, can be an important variable, and also directly and in the actual etching process. It is considered an easily adjustable variable.
  • the application of an even high frequency to have a uniform energy distribution over the entire surface of the wafer is essential, and the application of a uniform energy distribution in the application of such a high frequency is essential.
  • semiconductor manufacturing including a focus ring functioning to substantially fix the wafer and the shape of the stage and the anode as a high frequency electrode used to apply the high frequency to the wafer. It depends greatly on the parts.
  • the prior art uses a method of constructing a plurality of injection inlets in a chamber for process efficiency and even deposition, and using the inlets at the same time to manufacture a component for manufacturing a SiC semiconductor.
  • FIG. 1 is a cross-sectional view of one of SiC semiconductor manufacturing parts manufactured by using a plurality of source gas injection inlets at the same time.
  • the raw material gas is deposited on the base material to finally form the SiC semiconductor manufacturing part 200 as shown in FIG. 1.
  • SiC semiconductor manufacturing part manufactured by a conventional method is a scanning electron microscope (SEM) analysis photograph of a SiC semiconductor manufacturing part manufactured by a conventional method.
  • the lighter color corresponds to the crystal structure of the SiC anomaly. It can be seen that the above structure grew conical in the SiC deposition process. SiC semiconductor manufacturing parts manufactured by conventional methods may degrade the product quality due to the growth of such tissue.
  • the present invention is to solve all of the problems described above, the present invention, to suppress the growth of abnormal crystals of the SiC semiconductor manufacturing parts and to induce uniform deposition from the source gas injection inlet for the production of SiC semiconductors of excellent quality It can provide parts.
  • the present invention contributes to environmental preservation by reducing industrial waste caused by the disposal of parts for manufacturing consumable SiC semiconductors such as replaced focus rings, thereby reducing the production cost of the final semiconductor product.
  • a plurality of layers having different transmittances wherein the layers include two or more stacked layers, each layer of the stacked layers comprises SiC, and having different transmittance values from other adjacent layers.
  • a component for producing a SiC semiconductor is provided.
  • the color may be gradually changed at the boundary of each layer of the laminated layer.
  • the composition of each layer of the laminated layer may be the same.
  • the laminated layer may be laminated on a graphite base material.
  • each layer of the laminated layer may include the interruption of the growth of one or more abnormal crystals.
  • the semiconductor manufacturing part may include at least one selected from the group consisting of a ring, an electrode part, and a conductor, as a plasma processing device part.
  • the present invention may further include a regeneration unit including SiC formed on at least a portion of the stacked layer.
  • the color may be different between the regenerator including the SiC and the stacked layers adjacent to the regenerator.
  • SiC is included using a first inlet group including some of the plurality of source gas injection inlets. Stacking a first layer to be formed; And stacking a second layer including SiC by using a second inlet group including another part of the plurality of source gas injection inlets; and including a plurality of layers having different transmittances.
  • a method for preparing is provided.
  • the SiC semiconductor manufacturing part may be maintained in a chemical vapor deposition chamber between the steps of laminating each layer.
  • the position of each inlet group in the chemical vapor deposition chamber may be different.
  • the time for performing the step of laminating each layer may be different.
  • the step of treating the plasma in the dry etching apparatus for the SiC semiconductor manufacturing component And forming a regeneration unit including SiC on at least a portion of the stacked layer of the SiC semiconductor manufacturing component.
  • the average thickness of the regeneration unit may be 0.1 mm to 3 mm.
  • the step of processing the plasma and forming the regeneration unit may further include the step of processing the SiC semiconductor manufacturing component, pre-cleaning or both.
  • the post-processing of the formed regeneration unit may further include a post-cleaning step or both.
  • a component for manufacturing a SiC semiconductor having a plurality of layers having different transmittances has an effect of suppressing excessive growth of abnormal crystals, thereby preventing a phenomenon in which material properties, including plasma resistance, are degraded.
  • an SiC semiconductor manufacturing part having a plurality of layers having different transmittances according to an embodiment of the present invention has an effect of replacing a new product only by forming a new regeneration unit on the surface of the semiconductor manufacturing part etched by plasma. Therefore, it is possible to reduce the cost of replacing the conventional consumable parts.
  • 1 is a cross-sectional view of one of SiC semiconductor manufacturing parts manufactured by using a plurality of source gas injection inlets at the same time.
  • SEM scanning electron microscope
  • FIG 3 is a cross-sectional view of a component for manufacturing a SiC semiconductor having a plurality of layers having different transmittances according to an embodiment of the present invention.
  • FIG. 4 is a cross-sectional photograph of a SiC semiconductor manufacturing part having a plurality of layers having different transmittances according to an embodiment of the present invention.
  • FIG. 5A is a cross-sectional view of a SiC semiconductor manufacturing part having a plurality of layers having different transmittances according to an embodiment of the present invention and being etched in a plasma exposure environment.
  • 5B is a cross-sectional view of a state in which a regeneration unit is formed after an SiC semiconductor manufacturing part having a plurality of layers having different transmittances is etched in a plasma exposure environment according to an embodiment of the present invention.
  • FIG. 6 is a flowchart illustrating a process of manufacturing a SiC semiconductor manufacturing part having a plurality of layers having different transmittances according to an embodiment of the present invention.
  • FIG. 7 is a flowchart illustrating a process of manufacturing a SiC semiconductor manufacturing part having a plurality of layers having different transmittances according to another embodiment of the present invention.
  • a plurality of layers having different transmittances wherein the layers include two or more stacked layers, each layer of the stacked layers comprises SiC, and having different transmittance values from other adjacent layers. It provides a component for producing a SiC semiconductor having a.
  • the SiC semiconductor manufacturing component according to the present invention may include two or more layers containing SiC, and the two or more layers may have different transmittances.
  • SiC component is a strong covalent bond material and has excellent plasma resistance including thermal conductivity, hardness, oxidation resistance, abrasion resistance and corrosion resistance compared to other ceramic materials. It is an excellent material for semiconductor manufacturing that requires precise processing under severe conditions. It is the material that holds it.
  • Transmittance in the present invention means the degree of light passing through the material layer, and corresponds to a value obtained by dividing the intensity of light emitted through the material layer by the intensity of incident light to the material layer.
  • the transmittance may be measured by various methods.
  • the specimen may be manufactured to a thickness of mm, and the distance between the specimen and the light source may be measured within 7 cm using a light source having a brightness of 150 Lux or more. Since the transmittance varies depending on the thickness or the light source, and the distance between the specimen and the light source, it may be considered as a relative value in the case of the same thickness.
  • the transmittance corresponds to the inherent characteristics of the material, and even materials having the same composition and composition may have different transmittances depending on their crystal structure or phase.
  • An SiC semiconductor manufacturing part having a plurality of layers having different transmittances according to the present invention may include a plurality of layers having different transmittances.
  • the color may be gradually changed at the boundary of each layer of the laminated layer.
  • Each layer laminated may have a different color besides transmittance.
  • the color at the boundary of each layer laminated may not change so that the different colors are distinctly and distinctly separated boundaries, and may gradually change.
  • the color may gradually change at the boundary of each layer of the laminated layers.
  • the composition of each layer of the laminated layer may be the same.
  • Each laminated layer containing SiC is not particularly limited as long as the transmittance is different in the present invention, and may be the same component and composition, or different components and compositions.
  • a component for producing a SiC semiconductor having a plurality of layers having different transmittances may be provided even if each layer is laminated with the same component and composition.
  • the transmittance may be measured by various methods, but the specimen may be manufactured to a thickness of 3 mm, and the distance between the specimen and the light source may be measured within 7 cm using a light source having a luminance of 150 Lux or more. Since the transmittance varies depending on the thickness or the light source, and the distance between the specimen and the light source, it may be considered as a relative value in the case of the same thickness.
  • the laminated layer may be laminated on a graphite base material.
  • a component for manufacturing a SiC semiconductor may be provided by a method of depositing a component including SiC by a chemical vapor deposition method
  • a base material may be used as a target to be deposited at this time.
  • the base material is not particularly limited in the present invention, as long as it can form a deposition surface, it may be a graphite material.
  • FIG. 3 is a cross-sectional view of a SiC semiconductor manufacturing part 300 having a plurality of layers having different transmittances according to an embodiment of the present invention.
  • layers 320, 330, and 340 comprising stacked SiC are shown stacked on a graphite substrate 310.
  • the layers 320, 330, and 340 including each SiC may have different transmittances.
  • a color boundary may be distinctly formed between the graphite base material 310 and the layer 320 including SiC adjacent thereto.
  • the boundary 320 and 330, 330 and 340 and 340 and 320
  • the color may change gradually.
  • FIG. 4 is a cross-sectional photograph of a SiC semiconductor manufacturing part having a plurality of layers having different transmittances according to an embodiment of the present invention.
  • a first layer containing SiC having distinct boundaries is laminated on the graphite base material. It can be seen that a plurality of layers comprising another SiC with a gradually changing color over it are stacked.
  • each layer of the laminated layer may include the interruption of the growth of one or more abnormal crystals.
  • an abnormal crystal structure may occur due to an impurity or a nucleus formed through a homogeneous reaction. This crystal structure grows gradually as components containing SiC are continuously deposited. The abnormal crystal structure thus grown is a major cause of lowering the intrinsic properties of the material including SiC. Therefore, controlling the growth of this abnormal crystal structure is an important problem in the manufacture of products containing SiC by chemical vapor deposition.
  • the continuous growth of the abnormal crystal structure can be controlled by disconnecting the conventional continuous deposition process to form each layer step by step.
  • the abnormal crystal structure may not continuously grow due to the interruption of the continuous deposition process, and a structure in which the abnormal crystal growth is interrupted at the boundary of each layer may be formed.
  • the semiconductor manufacturing component may include at least one selected from the group consisting of a ring, an electrode unit, and a conductor as a plasma processing apparatus component.
  • the focus ring, the upper electrode part, the ground electrode part, the shower head, the outer ring, and the like may be specifically. Any of the various components exposed to the plasma in the plasma processing apparatus may be included in the SiC semiconductor manufacturing component of the present invention.
  • the focus ring, the upper electrode part, the ground electrode part, and the outer ring are parts that are highly likely to be damaged by the plasma, in particular, by the plasma, and may correspond to the SiC semiconductor manufacturing part intended in the present invention. Can be.
  • a regeneration unit including SiC formed on at least a portion of the stacked layer may be further included.
  • a component for manufacturing a SiC semiconductor may be used in an environment where it is exposed to plasma and etched. In this case, instead of immediately disposing and replacing, it is possible to regenerate with a new product by newly forming a regeneration unit containing SiC on the damaged portion.
  • the SiC semiconductor manufacturing part including the regenerator according to an aspect of the present invention may be recycled, unlike conventional semiconductor manufacturing parts, which are treated only as consumable parts, and thus may play a large role in lowering the production cost of the product.
  • the color may be different at the boundary between the regeneration unit including the SiC and the stacked layer adjacent to the regeneration unit.
  • the color may not be gradually changed at the boundary between the reproducing unit and the stacked layer adjacent to the reproducing unit, and may be changed discretely and separately. Therefore, the boundary line between the regeneration unit and the stacked layer adjacent to the regeneration unit can be confirmed relatively clearly. According to one aspect of the present invention to be described later in the manufacturing process for forming each layer containing SiC, even in the process of changing the layer can be maintained high temperature without lowering the temperature in the chemical vapor deposition chamber.
  • each layer is laminated and the finished product is taken out of the chemical vapor deposition chamber and cooled, and then used in a plasma exposure environment, and then the regeneration part containing SiC is formed again.
  • colors may be cut off and separated at a boundary between a regeneration part including SiC and a stacked layer adjacent to the regeneration part.
  • FIG. 5A is a cross-sectional view of a SiC semiconductor manufacturing part having a plurality of layers having different transmittances according to an embodiment of the present invention and being etched in a plasma exposure environment.
  • the top layer 320 of the SiC-containing layer is etched by the plasma to show a damaged structure.
  • 5B is a cross-sectional view of a state in which a regeneration unit 350 is formed after an SiC semiconductor manufacturing part having a plurality of layers having different transmittances is etched in a plasma exposure environment according to an embodiment of the present invention.
  • a regeneration unit 350 By forming the regeneration unit 350 on the damaged top layer 320, the same effect as producing a new product can be achieved.
  • a distinct color boundary may occur between the regeneration unit 350 and the damaged top layer 320 as compared with the boundary between the other stacked layers 320 and 330, 330 and 340, and 340 and 320.
  • the damaged top layer 320 may be preliminarily processed to form a regeneration unit 350 thereon. Further, according to another aspect of the present invention, pre-cleaning may be included to remove impurities generated on the surface before, after, or both of the pre-processing before forming the regeneration unit.
  • the SiC semiconductor manufacturing part having a plurality of layers having different transmittances may further include a plasma resistant material in addition to SiC.
  • SiC semiconductor manufacturing components can be used in environments that can be etched and damaged by exposure to plasma. Therefore, if damaged, replacement must be accompanied by an essential part.
  • the non-regeneration unit, the regeneration unit, or both may further include an additional plasma resistant material. have.
  • FIG. 6 is a flowchart illustrating a process of manufacturing a SiC semiconductor manufacturing part having a plurality of layers having different transmittances according to an embodiment of the present invention.
  • a method of manufacturing a component for manufacturing a SiC semiconductor having a plurality of layers having different transmittances according to an embodiment of the present invention will be described using the process diagram of FIG. 6.
  • SiC is included using a first inlet group including some of the plurality of source gas injection inlets.
  • S100 the first layer
  • S200 the second layer including SiC using a second inlet group including another part of the plurality of source gas injection inlets
  • the parts for producing SiC semiconductors according to the present invention can be manufactured by chemical vapor deposition in a chemical vapor deposition chamber.
  • the source gas forming each layer may be supplied through a plurality of source gas injection inlet.
  • the plurality of source gas injection inlets is not particularly limited in position and number in the chemical vapor deposition chamber in the present invention, as long as each layer can be stacked evenly.
  • a part of the plurality of inlet ports may be configured as the first inlet group and the other part as the second inlet group.
  • some of the other inlets other than the first inlet group and the second inlet group may be configured as the third inlet group or the fourth inlet group.
  • each of the inlet groups may be configured to include some of the inlet to include.
  • the different inlet groups thus formed can be used separately to stack each layer.
  • the first layer and the second layer generated by using the inlet group sprayed at different positions may be formed to have different transmittances.
  • the step of laminating a third layer including SiC using a third inlet group may further include.
  • the third inlet group may include an introduction port that is completely different from the first inlet group and the second inlet group.
  • the third inlet group may be configured to include the first inlet group, the second inlet group, and some introduction ports in duplicate.
  • the third layer may be formed to have different transmittances from the second layer, which is an adjacent layer.
  • the step of laminating the second layer further comprising the step of laminating a third layer containing SiC using the first inlet group;
  • the first layer, the second layer and the third layer may form a sandwich structure.
  • the step of laminating the third layer; Later, the method may further include laminating a fourth layer, a fifth layer, and a sixth layer.
  • a structure manufactured by using the first inlet group used when the first layer 320 is stacked is used again when using the fourth layer 320.
  • the first layer and the fourth layer thus formed may have the same transmittance, color, or both.
  • the SiC semiconductor manufacturing part may be maintained in a chemical vapor deposition chamber between the steps of laminating each layer.
  • the stacking of each adjacent layer is formed by using different inlet groups, and in the process of changing the inlet groups used, the SiC semiconductor manufacturing component is held in a chemical vapor deposition chamber.
  • the surface temperature of the SiC semiconductor manufacturing part may not be lowered in the process of changing the introduction group used.
  • the efficiency of the SiC semiconductor manufacturing part production process can be maintained without raising the temperature again.
  • This process also allows the stacked layers to be gradually cooled at the boundary with adjacent layers by depositing a component comprising SiC from another adjacent layer, without being completely cooled.
  • the position of each inlet group in the chemical vapor deposition chamber may be different.
  • the plurality of source gas injection inlets is not particularly limited in position and number in the chemical vapor deposition chamber in the present invention, as long as each layer can be stacked evenly.
  • the positions of the respective inlet groups may be different. have.
  • each layer generated by using the inlet group injected at different positions may be formed to have different transmittances from each other adjacent layers.
  • the time for performing the step of laminating each layer may be different.
  • the step of stacking each layer of the present invention can be controlled through the operating time of the injection inlet as needed. At this time, by controlling the operation time of the injection inlet, it is possible to set the time for each inlet to be replaced and another layer to be laminated.
  • the step of laminating each layer may be controlled through the flow rate of the injection inlet. When the time and flow rate at which each inlet group is sprayed are the same, the thickness of each layer may be the same.
  • the time for performing the step of laminating each layer may be configured differently. In this case, the thickness of each layer may be different from each other.
  • FIG. 7 is a flowchart illustrating a process of manufacturing a SiC semiconductor manufacturing part having a plurality of layers having different transmittances according to another embodiment of the present invention.
  • the parts exposed to the plasma may be etched in the SiC semiconductor manufacturing part.
  • Such etching is a major cause of the deterioration of the quality of the semiconductor product to be manufactured, so it must be accompanied by a replacement at the appropriate time.
  • the plasma may further comprise the step of forming a regeneration unit comprising a SiC on at least a portion of the stacked layer, including a portion exposed and exposed to the plasma. have. This makes it possible to produce remanufactured SiC semiconductor products instead of replacing them with new products at appropriate replacement cycles.
  • the average thickness of the regeneration unit may be 0.1 mm to 3 mm.
  • the replacement cycle of the semiconductor manufacturing part used in the reaction vessel exposed to the plasma can be determined by confirming the etched degree.
  • replacement may be considered when the degree of etching corresponds to an average of about 1 mm.
  • the average thickness of the regeneration unit may be 0.1 mm to 3 mm.
  • the method may further include pre-processing, pre-cleaning, or both of the components for manufacturing the SiC semiconductor between the processing of the plasma and the forming of the regeneration unit.
  • the process of the pre-processing step is not particularly limited, and any process may be included as long as the regeneration unit may deposit and process the portion to be formed evenly.
  • surface impurities may be removed in a pre-cleaning step.
  • the process of the pre-cleaning step is not particularly limited, but surface impurities may be removed using an acid, a base solution, or ultrasonic waves.
  • the post-processing of the formed regeneration unit may be further comprising a post-cleaning step or both.
  • the regenerator in the post-processing step, may be deposited to standardize a SiC semiconductor manufacturing component having a thick thickness.
  • the regeneration unit since the regeneration unit may be deposited a material such as SiC difficult to process, minimizing the direct processing area in the standardization process through the post-processing step may be very important to secure the productivity of the product.
  • Another aspect of the present invention may include a configuration for masking a part of the semiconductor manufacturing part damaged in the step of forming the regeneration unit to ensure the convenience in the post-processing step.
  • the process of the post-processing step is not particularly limited, and any regeneration unit may include any process that can standardize the deposited portion.
  • surface impurities may be removed in a post-cleaning step.
  • the process of the post-cleaning step is not particularly limited, but surface impurities may be removed using an acid, a base solution, or ultrasonic waves.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 일 실시예에 따르면, 둘 이상의 적층된 층을 포함하고, 상기 적층된 층의 각 층은 SiC를 포함하고, 인접한 다른 층과 서로 다른 투과도 값을 갖는 것인, 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품이 제공된다.

Description

투과도가 다른 복수 개의 층을 갖는 SIC 반도체 제조용 부품 및 그 제조방법
본 발명은 건식 식각 공정에서 웨이퍼 등의 기판을 이용하여 반도체 소자를 제조하기 위한 SiC 반도체 제조용 부품 및 그 제조방법에 관한 것으로서, 보다 상세하게는 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 제조공정에서 사용되는 플라즈마 처리 기법은, 건식 식각 공정 중 하나로서, 가스를 사용하여 대상을 식각하는 방법이다. 이는, 식각 가스를 반응용기 내로 주입시키고, 이온화시킨 후, 웨이퍼 표면으로 가속시켜, 웨이퍼 표면을 물리적, 화학적으로 제거하는 공정을 따른다. 이 방법은 식각의 조절이 용이하고, 생산성이 높으며, 수십 nm 수준의 미세 패턴형성이 가능하여 널리 사용되고 있다.
플라즈마 식각에서의 균일한 식각을 위하여 고려되어야 할 변수(parameter)들로는 식각할 층의 두께와 밀도, 식각 가스의 에너지 및 온도, 포토레지스트의 접착성과 웨이퍼 표면의 상태 및 식각 가스의 균일성 등을 들 수 있다. 특히, 식각 가스를 이온화시키고, 이온화된 식각 가스를 웨이퍼 표면으로 가속시켜 식각을 수행하는 원동력이 되는 고주파(RF: Radio frequency)의 조절은 중요한 변수가 될 수 있으며, 또한 실제 식각 과정에서 직접적으로 그리고 용이하게 조절할 수 있는 변수로 고려된다.
그러나, 실제로 건식 식각 장치 내에서 식각이 이루어지는 웨이퍼를 기준으로 볼 때, 웨이퍼 표면 전체에 대한 균일한 에너지 분포를 갖도록 하는 고른 고주파의 적용은 필수적이며, 이러한 고주파의 적용시의 균일한 에너지 분포의 적용은 고주파의 출력의 조절만으로는 달성될 수 없으며, 이를 해결하기 위하여는 고주파를 웨이퍼에 인가하는데 사용되는 고주파 전극으로서의 스테이지와 애노우드의 형태 및 실질적으로 웨이퍼를 고정시키는 기능을 하는 포커스링을 비롯한 반도체 제조용 부품들에 의하여 크게 좌우된다.
건식 식각 장치 내의 포커스링을 비롯한 다양한 반도체 제조용 부품들은 플라즈마가 존재하는 가혹한 조건의 반응용기 내에서 식각 처리가 이루어지는 웨이퍼 주변에 플라즈마가 집중되도록 하는 역할들을 수행하며 부품 스스로도 플라즈마에 노출되어 손상되게 된다. 따라서, 반도체 제조용 부품의 내플라즈마 특성을 증가시키기 위한 연구는 지속적으로 수행되어 왔다. 그 중 하나로서, Si 재질 대신 SiC 재질의 포커스링이나 전극 등의 부품을 제조하는 방법에 대한 연구가 있다.
종래의 기술은 공정 효율 및 고른 증착을 위해 복수 개의 분사 도입구를 챔버에 구성하고, 상기 도입구들을 동시에 사용하여 SiC 반도체 제조용 부품을 제조하는 방식을 사용하였다.
도 1은, 복수 개의 원료가스 분사 도입구를 동시에 사용하여 제조한 SiC 반도체 제조용 부품 중 하나의 단면도이다. 챔버 내에서 원료가스는 모재 상에 증착되어 최종적으로는 도 1과 같은 SiC 반도체 제조용 부품(200)을 형성하게 된다.
도 2는, 종래의 방식으로 제조한 SiC 반도체 제조용 부품에 대한 주사 전자 현미경(SEM) 분석 사진이다. 밝은 색으로 표시된 것이 SiC 이상 조직의 결정 구조에 해당한다. 이상 조직이 SiC 증착 과정에서 원추형으로 성장하였음을 확인할 수 있다. 종래의 방식에 의해 제조된 SiC 반도체 제조용 부품은 이러한 조직의 성장으로 인해 제품의 품질이 저하될 수 있다.
또한, Si를 SiC 재질로 대체하였음에도 불구하고, 일정기간이 지나면 플라즈마에 노출되어 마모되어 주기적인 교체가 여전히 수반되어야 하는 문제가 있었다. 또한, 이 교체된 부품들도 교체 후 그대로 전량 폐기 처분되고 있었다. 이는 반도체 제품의 생산 비용을 증가시키는 주요 원인 중 하나로 남아있었다.
본 발명은 전술한 바와 같은 문제점을 모두 해결하기 위한 것으로, 본 발명은, SiC 반도체 제조용 부품의 비정상 결정의 성장을 억제하고 원료가스 분사 도입구로부터의 균일한 증착을 유도하여 우수한 품질의 SiC 반도체 제조용 부품을 제공할 수 있는 것이다. 또한, 본 발명은 일 예로서, 교체된 포커스링과 같은 소모성 SiC 반도체 제조용 부품의 폐기로 발생하는 산업폐기물을 줄임으로써 환경보전에 기여하며, 최종적인 반도체 제품의 생산 비용을 줄일 수 있는 것이다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따르면, 둘 이상의 적층된 층을 포함하고, 상기 적층된 층의 각 층은 SiC를 포함하고, 인접한 다른 층과 서로 다른 투과도 값을 갖는 것인, 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품이 제공된다.
본 발명의 일 실시예에 따르면, 상기 적층된 층의 각 층의 경계에서 색이 점진적으로 변하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 적층된 층의 각 층의 조성은 서로 동일한 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 적층된 층은 그라파이트 모재 상에 적층된 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 적층된 층의 각 층의 경계에서, 하나 이상의 비정상 결정의 성장의 단절을 포함하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 반도체 제조용 부품은, 플라즈마 처리장치 부품으로서, 링, 전극부 및 컨덕터로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 적층된 층의 적어도 일 부분상에 형성된 SiC를 포함하는 재생부를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC를 포함하는 재생부 및 상기 재생부와 인접하는 적층된 층 간의 색이 상이한 것일 수 있다.
본 발명의 다른 일 실시예에 따르면, 복수 개의 원료가스 분사 도입구를 구비하는 화학적 기상 증착 챔버 내에서, 상기 복수 개의 원료가스 분사 도입구 중 일부를 포함하는 제1도입구군을 사용해서 SiC를 포함하는 제1층을 적층하는 단계; 및 상기 복수 개의 원료가스 분사 도입구 중 다른 일부를 포함하는 제2도입구군을 사용해서 SiC를 포함하는 제2층을 적층하는 단계;를 포함하는, 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 제조방법이 제공된다.
본 발명의 일 실시예에 따르면, 상기 제2층을 적층하는 단계 후에, 제3도입구군을 사용해서 SiC를 포함하는 제3층을 적층하는 단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 각 층을 적층하는 단계 사이에 화학적 기상 증착 챔버 내에서 상기 SiC 반도체 제조용 부품을 유지하는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 화학적 기상 증착 챔버 내에서 각각의 도입구군의 위치가 서로 다른 것일 수 있다.
본 발명의 일 실시예에 따르면, 각 층을 적층하는 단계를 수행하는 시간은 상이한 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 SiC 반도체 제조용 부품을 건식 식각 장치에서 플라즈마를 처리하는 단계; 및 상기 SiC 반도체 제조용 부품의 적층된 층의 적어도 일 부분 상에, SiC를 포함하는 재생부를 형성하는 단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 재생부 평균 두께는, 0.1 mm 내지 3 mm 인 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 플라즈마를 처리하는 단계 및 재생부를 형성하는 단계 사이에, 상기 SiC 반도체 제조용 부품을 가공하는 단계, 사전 세정하는 단계 또는 이 둘을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 재생부를 형성하는 단계 후에, 상기 형성된 재생부를 사후 가공하는 단계, 사후 세정하는 단계 또는 이 둘을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품은, 비정상 결정의 과도한 성장을 억제하여 내플라즈마 특성을 비롯한 소재 고유의 물성이 저하되는 현상을 방지하는 효과가 있다. 또한, SiC 반도체 제조용 부품의 제조과정에서 도입구 안쪽에 원료가스가 증착되어 제품의 품질이 저하되는 현상을 방지하는 효과가 있다. 또한 본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품은, 플라즈마에 의해 식각된 반도체 제조용 부품의 표면에 새로이 재생부를 형성하는 것만으로 새로운 제품을 대체할 수 있는 효과가 있어 종래의 소모성 부품의 교체에 따른 비용을 절감할 수 있다.
도 1은, 복수 개의 원료가스 분사 도입구를 동시에 사용하여 제조한 SiC 반도체 제조용 부품 중 하나의 단면도이다.
도 2는, 종래의 방식으로 제조한 SiC 반도체 제조용 부품에 대한 주사 전자 현미경(SEM) 분석 사진이다.
도 3은, 본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 단면도이다.
도 4는, 본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 단면 사진이다.
도 5a는, 본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품이 플라즈마 노출 환경에서 사용되어 식각된 상태의 단면도이다.
도 5b는, 본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품이 플라즈마 노출 환경에서 식각된 후 재생부가 형성된 상태의 단면도이다.
도 6은, 본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품이 제조되는 과정의 공정도이다.
도 7은, 본 발명의 다른 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품이 제조되는 과정의 공정도이다.
이하 첨부된 도면을 참조하여 본 발명의 SiC 반도체 제조용 부품 및 제조방법의 실시예들을 상세하게 설명한다. 아래 설명하는 실시예 및 도면들에는 다양한 변경이 가해질 수 있다. 또한, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 아래 설명하는 실시예들은 실시 형태에 대해 한정하려는 것이 아니며, 이들에 대한 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
또한, 본 명세서에서 사용되는 용어들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이 는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 설명이 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본 발명의 일 실시예에 따르면, 둘 이상의 적층된 층을 포함하고, 상기 적층된 층의 각 층은 SiC를 포함하고, 인접한 다른 층과 서로 다른 투과도 값을 갖는 것인, 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품을 제공한다.
본 발명에 따르는 SiC 반도체 제조용 부품은, SiC를 포함하는 층이 둘 이상 포함될 수 있고, 상기 둘 이상의 층은 서로 다른 투과도를 가질 수 있다.
SiC 성분은 강한 공유결합 물질로 다른 세라믹 재료에 비해 열전도율, 경도, 내산화성, 내마모성, 내부식성을 비롯하여 뛰어난 내플라즈마성을 보유한 소재로서, 가혹한 조건에서 정밀한 공정을 필요로 하는 반도체 제조용 소재로 우수한 특성을 보유하는 재료이다.
본 발명에서 의미하는 투과도는 물질층을 빛이 통과하는 정도로서, 물질층을 통과하여 나온 빛의 세기를 물질층에 대한 입사광의 세기로 나눈 값에 해당한다 투과도는 다양한 방법으로 측정될 수 있으나, 3 mm 두께로 시편을 제작하고 광도 150 Lux 이상의 광원을 이용하여 시편과 광원과의 거리가 7 cm 이내에서 측정한 것일 수 있다. 두께나 광원, 시편과 광원과의 거리에 따라 투과도는 달라지게 되므로, 동일한 두께인 경우의 상대값으로 고려될 수 있다.
투과도는 물질의 고유한 특징에 해당하며, 동일한 성분 및 조성을 가진 소재라도 그 결정 구조나 상에 따라 서로 다른 투과도를 가질 수 있다. 본 발명에 따르는 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품은 서로 다른 투과도를 갖는 복수의 층을 포함할 수 있다.
본 발명의 일 예에 따르면, 상기 적층된 층의 각 층의 경계에서 색이 점진적으로 변하는 것일 수 있다. 적층된 각 층은 투과도 외에, 색이 상이할 수 있다. 이 때, 적층된 각 층의 경계에서 색은 상이한 색이 단절적, 구분적으로 경계가 확연히 구분되도록 변화하지 않고, 점진적으로 변화할 수 있다. 후술할 본 발명의 다른 일 실시예에 따른 제조방법에 따라 SiC 반도체 제조용 부품을 제조할 경우에, 상기 적층된 층들의 각 층의 경계에서 색은 점진적으로 변할 수 있다.
본 발명의 일 예에 따르면, 상기 적층된 층의 각 층의 조성은 서로 동일한 것일 수 있다. SiC를 포함하는 적층된 각 층은, 본 발명에서는 투과도가 다른 것이라면 특별히 한정하지 아니하며, 서로 같은 성분 및 조성일 수도 있고, 다른 성분 및 조성일 수도 있다. 본 발명의 일 측면에서는, 같은 성분 및 조성으로 각 층을 적층하더라도 서로 다른 투과도를 갖는 복수개의 층을 갖는 SiC 반도체 제조용 부품을 제공할 수 있다. 투과도는 다양한 방법으로 측정될 수 있으나, 3 mm 두께로 시편을 제작하고 광도 150 Lux 이상의 광원을 이용하여 시편과 광원과의 거리가 7 cm 이내에서 측정한 것일 수 있다. 두께나 광원, 시편과 광원과의 거리에 따라 투과도는 달라지게 되므로, 동일한 두께인 경우의 상대값으로 고려될 수 있다.
본 발명의 일 예에 따르면, 상기 적층된 층은 그라파이트 모재 상에 적층된 것일 수 있다. 본 발명의 일 측면에서는 화학적 기상 증착법에 의해 SiC를 포함하는 성분을 증착시키는 방법으로 SiC 반도체 제조용 부품을 제공할 수 있으므로, 이 때 증착이 될 수 있는 대상으로 모재를 사용할 수 있다. 이 때, 상기 모재는 증착면을 형성할 수 있는 것이라면 본 발명에서는 특별히 한정하지 아니하나, 그라파이트 소재인 것일 수 있다.
도 3은, 본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품(300)의 단면도이다. 도 3에 따르면, 적층된 SiC를 포함하는 층들(320, 330 및 340)이 그라파이트 모재(310) 상에 적층된 것이 도시되어 있다. 여기서 각 SiC를 포함하는 층들(320, 330 및 340)은 모두 다른 투과도를 가질 수 있다. 또한, 그라파이트 모재(310) 및 그와 인접한 SiC를 포함하는 층(320) 간에는 색의 경계가 뚜렷하게 형성될 수 있다. 반면, 적층된 각 SiC를 포함하는 층들의 경계(320과 330, 330과 340 및 340과 320)에서는 색이 점진적으로 중첩되면서 변할 수 있다.
도 4는, 본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 단면 사진이다. 그라파이트 모재 위에 경계가 뚜렷이 구분되는 SiC를 포함하는 제1층이 적층되어 있다. 그 위로 색이 점진적으로 변하는 경계를 갖는 또 다른 SiC를 포함하는 복수 개의 층들이 적층되어 있음을 볼 수 있다.
본 발명의 일 예에 따르면, 상기 적층된 층의 각 층의 경계에서, 하나 이상의 비정상 결정의 성장의 단절을 포함하는 것일 수 있다. 적층된 각 층 내부에서는 불순물 또는 동종반응을 통해 형성된 핵에 의해 비정상 결정 구조가 발생할 수 있다. 이 결정 구조는 SiC를 포함하는 성분이 계속적으로 증착됨에 따라 점차 성장하게 된다. 이렇게 성장한 비정상 결정 구조는 SiC를 포함하는 소재 고유의 물성을 저하시키는 주요한 원인이 된다. 따라서, 이 비정상적인 결정 구조의 성장을 제어하는 것은 화학적 기상 증착 방식으로 SiC를 포함하는 제품을 제조하는 과정에서 중요한 문제가 된다.
본 발명의 일 측면에서는, 종래의 연속적인 증착 과정을 단절시켜 단계적으로각 층을 형성함으로써 비정상 결정 구조의 계속적인 성장을 제어할 수 있다. 이 때 비정상 결정 구조는 연속적인 증착 과정이 단절됨으로써 계속적으로 성장하지 못하고, 각 층의 경계에서 비정상 결정의 성장이 단절된 구조가 형성될 수 있다.
본 발명의 일 예에 따르면, 상기 반도체 제조용 부품은, 플라즈마 처리장치 부품으로서, 링, 전극부 및 컨덕터로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것일 수 있다. 일 예로서, 구체적으로는, 포커스링, 상부전극부, 접지전극부, 샤워헤드, 아우터링 등 일 수 있다. 상기 플라즈마 처리 장치 내에서 플라즈마에 노출되는 어떠한 다양한 부품도 본 발명의 SiC 반도체 제조용 부품에 포함될 수 있다. 그 중, 상기 포커스링, 상부전극부, 접지전극부 및 아우터링 등은 상기 플라즈마 처리장치 내에서, 특히 플라즈마에 의해 손상될 확률이 높은 부품으로서, 본 발명에서 의도하는 SiC 반도체 제조용 부품에 해당할 수 있다.
본 발명의 일 예에 따르면, 상기 적층된 층의 적어도 일 부분상에 형성된 SiC를 포함하는 재생부를 더 포함할 수 있다. 본 발명의 일 측면에 따르는, SiC 반도체 제조용 부품은 플라즈마에 노출되어 식각되는 환경에서 사용될 수 있다. 이 경우 곧바로 폐기처분 및 교체하는 대신, 손상된 부분 상에 SiC를 포함하는 재생부를 새롭게 형성함으로써 새로운 제품으로 재생시킬 수 있다. 이와 같이 본 발명의 일 측면에 따른 재생부를 포함하는 SiC 반도체 제조용 부품은, 소모성 부품으로만 취급되던 종래의 반도체 제조용 부품들과는 달리, 재활용 될 수도 있어 제품의 생산 단가를 낮추는데 큰 역할을 할 수 있다.
본 발명의 일 예에 따르면, 상기 SiC를 포함하는 재생부 및 상기 재생부와 인접하는 적층된 층의 경계에서 색이 상이한 것일 수 있다. 또한, 재생부 및 재생부와 인접하는 적층된 층의 경계에서 색이 점진적으로 변하지 않고 단절적, 구분적으로 변할 수 있다. 때문에, 재생부 및 재생부와 인접하는 적층된 층의 경계선을 비교적 명확히 확인할 수 있다. 후술할 본 발명의 일 측면에 따를 때 SiC를 포함하는 각 층을 형성하는 제조공정에서는, 층이 바뀌는 과정에서도 화학적 기상 증착 챔버 내의 온도가 저하되지 않고 고온이 유지될 수 있다. 반면에, SiC를 포함하는 재생부를 형성하는 과정에서는, 각 층이 적층되어 완성된 제품을 화학적 기상 증착 챔버 외부로 꺼내어 냉각시킨 후, 플라즈마 노출 환경에서 사용하고 그 후에 다시 SiC를 포함하는 재생부를 형성하는 단계를 거치게 된다. 이 과정에서는 SiC를 포함하는 재생부와 상기 재생부와 인접하는 적층된 층의 경계에서 색이 단절적, 구분적으로 변할 수 있다.
도 5a는, 본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품이 플라즈마 노출 환경에서 사용되어 식각된 상태의 단면도이다. SiC를 포함하는 층 중 최상층(320)이 플라즈마에 의해 식각되어 손상된 구조가 나타나고 있다.
도 5b는, 본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품이 플라즈마 노출 환경에서 식각된 후 재생부(350)가 형성된 상태의 단면도이다. 손상된 최상층(320) 상으로 재생부(350)를 형성함으로써, 새로운 제품을 생산한 것과 동일한 효과를 거둘 수 있다. 이 때, 상기 재생부(350)와 손상된 최상층(320) 사이에는, 다른 적층된 층 간의 경계(320과 330, 330과 340, 340과 320)에 비해 뚜렷한 색의 경계가 발생할 수 있다. 이는 층과 층이 적층되는 과정에서 챔버 내에서 고온이 유지된 상태에서 다음 층이 적층된 것과, 챔버 밖으로 나온 후 냉각되고 다시 다음 층이 적층된 차이에서 발생하는 현상일 수 있다. 본 발명의 일 측면에 따르면, 상기 손상된 최상층(320)을 평탄하게 사전 가공 후 그 위로 재생부(350)를 형성할 수도 있다. 또한, 본 발명의 다른 일 측면에 따르면, 재생부를 형성하기 전에 상기 사전 가공 전, 후 또는 둘다에 표면에 발생한 불순물을 제거할 수 있도록 사전 세정을 포함할 수도 있다.
한편, 본 발명의 일 측면에 따르는 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품은, SiC외에 내플라즈마성 소재를 추가적으로 포함할 수 있다. SiC 반도체 제조용 부품은 플라즈마에 노출되어 식각되고 손상될 수 있는 환경에서 사용될 수 있다. 따라서, 손상될 경우 교체가 필수적으로 수반되어야 하는데, 잦은 교체로 인한 반도체 제품의 생산 비용을 절감하기 위해, 상기 비재생부, 상기 재생부 또는 이 둘은 추가적인 내플라즈마성 소재를 더 포함할 수 도 있다.
도 6은, 본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품이 제조되는 과정의 공정도이다. 하기에서는 도 6의 공정도를 이용하여 본 발명의 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 제조방법을 설명한다.
본 발명의 다른 일 실시예에 따르면, 복수 개의 원료가스 분사 도입구를 구비하는 화학적 기상 증착 챔버 내에서, 상기 복수 개의 원료가스 분사 도입구 중 일부를 포함하는 제1도입구군을 사용해서 SiC를 포함하는 제1층을 적층하는 단계(S100); 및 상기 복수 개의 원료가스 분사 도입구 중 다른 일부를 포함하는 제2도입구군을 사용해서 SiC를 포함하는 제2층을 적층하는 단계(S200);를 포함하는, 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 제조방법이 제공된다.
본 발명에 따르는 SiC 반도체 제조용 부품은 화학적 기상 증착 챔버 내에서, 화학적 기상 증착 방식에 의해 제조될 수 있다. 이 때, 각 층을 형성하는 원료가스는 복수 개의 원료가스 분사 도입구를 통해 공급될 수 있다. 복수 개의 원료가스 분사 도입구는 고르게 각 층을 적층할 수 있는 것이라면 본 발명에서 화학적 기상 증착 챔버 내의 위치나 개수를 특별히 한정하지는 아니한다. 다만, 본 발명의 일 측면에서는, 복수 개의 도입구 중, 일부를 제1도입구군, 다른 일부를 제2도입구군으로 구성할 수 있다. 또한 본 발명의 다른 일 측면에서는 제1도입구군 및 제2도입구군 외의 또 다른 도입구들 일부를 제3도입구군 또는 제4도입구군 등으로 구성할 수도 있다. 또한, 각각의 도입구군들은 포함하는 도입구 중 일부를 중복하여 포함하도록 구성할 수도 있다.
이렇게 형성된 서로 다른 도입구군들은 각 층을 적층하는데 각기 사용될 수 있다. 본 발명의 일 측면에 따르면, 제1도입구군을 사용해서 SiC를 포함하는 제1층을 적층하는 단계; 및 제2도입구군을 사용해서 SiC를 포함하는 제2층을 적층하는 단계;를 포함할 수 있다. 이로써 서로 다른 위치에서 분사되는 도입구군을 이용하여 생성된 제1층과 제2층은 서로 상이한 투과도를 갖도록 형성될 수 있다.
본 발명의 일 예에 따르면, 상기 제2층을 적층하는 단계 후에, 제3도입구군을 사용해서 SiC를 포함하는 제3층을 적층하는 단계(S300);를 더 포함할 수 있다. 이 때, 제3도입구군은 제1도입구군 및 제2도입구군과 전혀 다른 도입구들을 포함할 수 있다. 또한, 제3도입구군은 제1도입구군 및 제2도입구군과 일부의 도입구를 중복하여 포함하도록 구성할 수도 있다. 이 경우에도 동일하게, 제3층은 인접해있는 층인 제2층과 서로 상이한 투과도를 갖도록 형성될 수 있다.
한편, 본 발명의 일 측면에 따르면, 상기 제2층을 적층하는 단계 후에, 다시 제1도입구군을 사용해서 SiC를 포함하는 제3층을 적층하는 단계;를 더 포함할 수도 있다. 이 경우, 제1층, 제2층 및 제3층은 샌드위치 구조를 형성하게 될 수도 있다. 또한, 본 발명의 일 측면에 따르면, 상기 제3층을 적층하는 단계; 후에, 제4층, 제5층 및 제6층을 더 적층하는 단계를 포함할 수도 있다.
앞서 설명한 도 5에는, 제1층(320)을 적층할 때 사용한 제1도입구군을 제4층(320)을 사용할 때 다시 사용하여 제조한 구조가 도시되어 있다. 이렇게 형성된 제1층 및 제4층은 투과도, 색 또는 둘 다가 서로 같을 수 있다.
본 발명의 일 예에 따르면, 각 층을 적층하는 단계 사이에 화학적 기상 증착 챔버 내에서 상기 SiC 반도체 제조용 부품을 유지하는 것일 수 있다. 인접해 있는 각 층을 적층하는 단계는 다른 도입구군을 사용함으로써 형성되며, 사용되는 도입구군을 바꾸는 과정에서 상기 SiC 반도체 제조용 부품은 화학적 기상 증착 챔버 내에서 유지된다. 이로써 사용되는 도입구군을 바꾸는 과정에서 SiC 반도체 제조용 부품의 표면 온도는 낮아지지 않을 수 있다. 이로써 도입구를 바꾸어 각 층을 적층하는 과정을 포함하더라도 온도를 다시 올릴 필요 없이 SiC 반도체 제조용 부품 생산 공정의 효율은 유지될 수 있다. 또한 이 과정으로 인해, 적층된 각 층은 완전히 냉각되지 않은 상태에서, 인접한 다른 층의 SiC를 포함하는 성분이 증착됨으로써 인접한 층과의 경계에서 색이 점진적으로 변하게 될 수 있다.
본 발명의 일 예에 따르면, 상기 화학적 기상 증착 챔버 내에서 각각의 도입구군의 위치가 서로 다른 것일 수 있다. 복수 개의 원료가스 분사 도입구는 고르게 각 층을 적층할 수 있는 것이라면 본 발명에서 화학적 기상 증착 챔버 내의 위치나 개수를 특별히 한정하지는 아니한다. 다만, 상술한 바와 같이 제1도입구군 및 제2도입구군, 또는 그 이상의 각 도입구군과의 포함하는 도입구의 구성을 완전히 동일하게 구성하지 않음으로 인해서, 각각의 도입구군의 위치는 서로 다른 것일 수 있다. 이로써 서로 다른 위치에서 분사되는 도입구군을 이용하여 생성된 각 층들은 각각의 인접한 층들과 서로 상이한 투과도를 갖도록 형성될 수 있다.
본 발명의 일 예에 따르면, 각 층을 적층하는 단계를 수행하는 시간은 상이한 것일 수 있다. 본 발명의 각 층을 적층하는 단계는 필요에 따라 분사 도입구의 가동 시간을 통해서 제어할 수 있다. 이 때, 분사 도입구의 가동 시간을 제어함으로써, 각 도입구가 교체되고 다른 층이 적층되는 시간을 설정할 수 있다. 또한, 본 발명의 일 측면에 따르면 각 층을 적층하는 단계는 분사 도입구의 유량을 통해서 제어할 수도 있다. 각 도입구군이 분사되는 시간 및 유량을 동일하게 할 경우, 각 층의 두께는 동일하게 형성될 수 있다. 한편, 본 발명의 일 측면에서는 필요에 따라, 각 층을 적층하는 단계를 수행하는 시간을 상이하게 구성할 수도 있다. 이 경우, 각 층의 두께는 서로 상이한 것일 수 있다.
도 7은, 본 발명의 다른 일 실시예에 따른 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품이 제조되는 과정의 공정도이다.
본 발명의 일 예에 따르면, 상기 SiC 반도체 제조용 부품을 건식 식각 장치에서 플라즈마를 처리하는 단계(S400); 및 상기 SiC 반도체 제조용 부품의 적층된 층의 적어도 일 부분 상에, SiC를 포함하는 재생부를 형성하는 단계(S500);를 더 포함할 수 있다. 건식 식각 장치에서 플라즈마를 처리하는 단계에 의해, SiC 반도체 제조용 부품은 플라즈마에 노출된 부분이 식각될 수 있다. 이러한 식각은 제조될 반도체 제품의 품질을 저하시키는 주요한 원인이 되므로, 적절한 시기에 교체가 수반되어야 한다. 본 발명의 일 측면에서는, 상기 플라즈마를 처리하는 단계 이후에 플라즈마에 노출되어 식각된 부분을 포함하는, 적층된 층의 적어도 일 부분 상에, SiC를 포함하는 재생부를 형성하는 단계를 더 포함할 수 있다. 이로써, 적절한 교체 주기에 따라 새로운 제품으로 교체하는 것을 대신하는 재생된 SiC 반도체 제조용 제품을 제조할 수 있다.
본 발명의 일 예에 따르면, 상기 재생부 평균 두께는, 0.1 ㎜ 내지 3 ㎜ 인 것일 수 있다. 플라즈마에 노출되는 반응용기 내에서 사용되는 반도체 제조용 부품의 교체 주기는, 그 식각된 정도를 확인하여 결정할 수 있다. 이 때 제조할 반도체 제품의 품질을 고려할 때 식각의 정도가 평균 1 ㎜ 정도에 해당될 경우 교체를 고려할 수 있다. 이 때, 새로운 제품으로 교체하는 것을 대신할 용도의 재생부 형성하기 위해서는 식각된 두께 이상의 재생부가 형성될 필요가 있다. 따라서, 본 발명의 일 측면에서 재생부 평균 두께는 0.1 ㎜ 내지 3 ㎜ 인 것일 수 있다
본 발명의 일 예에 따르면, 상기 플라즈마를 처리하는 단계 및 재생부를 형성하는 단계 사이에, 상기 SiC 반도체 제조용 부품을 사전 가공하는 단계, 사전 세정하는 단계 또는 이 둘을 더 포함할 수 있다.
본 발명의 일 측면에 따르면, 불균일하게 식각되어 손상된 부분을 평평하게 하는 사전 가공하는 단계를 통해, 이 후의 재생부를 형성하는 단계에서 고른 증착을 유도할 수 있다. 본 발명에서는 사전 가공하는 단계의 공정을 특별히 한정하지 아니하며, 재생부가 증착되어 형성될 부분을 고르게 가공할 수 있는 공정이면 모두 포함될 수 있다. 본 발명의 다른 일 측면에 따르면, 사전 세정단계에서 표면 불순물을 제거할 수 있다. 본 발명에서는 사전 세정하는 단계의 공정을 특별히 한정하지 아니하나, 산, 염기 용액 또는 초음파를 사용하여 표면 불순물을 제거할 수 있다.
본 발명의 일 예에 따르면, 상기 재생부를 형성하는 단계 후에, 상기 형성된 재생부를 사후 가공하는 단계, 사후 세정하는 단계 또는 이 둘을 더 포함할 수 있다.
본 발명의 일 측면에 따르면, 사후 가공하는 단계에서 재생부가 증착되어 두께가 두꺼워진 SiC 반도체 제조용 부품을 규격화할 수 있다. 이 때, 상기 재생부는 가공이 어려운 SiC와 같은 물질이 증착될 수 있기 때문에, 사후 가공하는 단계를 통한 규격화 과정에서 직접적인 가공면적을 최소화하는 것이 제품의 생산성을 확보하는데 대단히 중요할 수 있다. 본 발명의 다른 일 측면에서는, 사후 가공하는 단계에서의 편의성 확보를 위해 재생부를 형성하는 단계에서 손상된 반도체 제조용 부품의 일부에 마스킹하는 구성을 포함할 수 있다. 본 발명에서는 사후 가공하는 단계의 공정을 특별히 한정하지 아니하며, 재생부가 증착된 부분을 규격화할 수 있는 공정이면 모두 포함될 수 있다.
본 발명의 다른 일 측면에 따르면, 사후 세정하는 단계에서 표면 불순물을 제거할 수 있다. 본 발명에서는 사후 세정 단계의 공정을 특별히 한정하지 아니하나, 산, 염기 용액 또는 초음파를 사용하여 표면 불순물을 제거할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (17)

  1. 둘 이상의 적층된 층을 포함하고,
    상기 적층된 층의 각 층은 SiC를 포함하고, 인접한 다른 층과 서로 다른 투과도 값을 갖는 것인,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품.
  2. 제1항에 있어서,
    상기 적층된 층의 각 층의 경계에서 색이 점진적으로 변하는 것인,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품.
  3. 제1항에 있어서,
    상기 적층된 층의 각 층의 조성은 서로 동일한 것인,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품.
  4. 제1항에 있어서,
    상기 적층된 층은 그라파이트 모재 상에 적층된 것인,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품.
  5. 제1항에 있어서,
    상기 적층된 층의 각 층의 경계에서, 하나 이상의 비정상 결정의 성장의 단절을 포함하는 것인,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품.
  6. 제1항에 있어서,
    상기 반도체 제조용 부품은, 플라즈마 처리장치 부품으로서, 링, 전극부 및 컨덕터로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것인,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 적층된 층의 적어도 일 부분상에 형성된 SiC를 포함하는 재생부를 더 포함하는,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품.
  8. 제7항에 있어서,
    상기 SiC를 포함하는 재생부 및 상기 재생부와 인접하는 적층된 층 간의 색이 상이한 것인,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품.
  9. 복수 개의 원료가스 분사 도입구를 구비하는 화학적 기상 증착 챔버 내에서,
    상기 복수 개의 원료가스 분사 도입구 중 일부를 포함하는 제1도입구군을 사용해서 SiC를 포함하는 제1층을 적층하는 단계; 및
    상기 복수 개의 원료가스 분사 도입구 중 다른 일부를 포함하는 제2도입구군을 사용해서 SiC를 포함하는 제2층을 적층하는 단계;를 포함하는,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 제조방법.
  10. 제9항에 있어서,
    상기 제2층을 적층하는 단계 후에, 제3도입구군을 사용해서 SiC를 포함하는 제3층을 적층하는 단계;를 더 포함하는,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 제조방법.
  11. 제9항에 있어서,
    각 층을 적층하는 단계 사이에 화학적 기상 증착 챔버 내에서 상기 SiC 반도체 제조용 부품을 유지하는 것인,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 제조방법.
  12. 제9항에 있어서,
    상기 화학적 기상 증착 챔버 내에서 각각의 도입구군의 위치가 서로 다른 것인,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 제조방법.
  13. 제9항에 있어서,
    각 층을 적층하는 단계를 수행하는 시간은 상이한 것인,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 제조방법.
  14. 제9항에 있어서,
    상기 SiC 반도체 제조용 부품을 건식 식각 장치에서 플라즈마를 처리하는 단계; 및
    상기 SiC 반도체 제조용 부품의 적층된 층의 적어도 일 부분 상에, SiC를 포함하는 재생부를 형성하는 단계;를 더 포함하는,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 제조방법.
  15. 제14항에 있어서,
    상기 재생부 평균 두께는, 0.1 mm 내지 3 mm 인 것인,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 제조방법.
  16. 제14항에 있어서,
    상기 플라즈마를 처리하는 단계 및 재생부를 형성하는 단계 사이에, 상기 SiC 반도체 제조용 부품을 가공하는 단계, 사전 세정하는 단계 또는 이 둘을 더 포함하는,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 제조방법.
  17. 제14항에 있어서,
    상기 재생부를 형성하는 단계 후에, 상기 형성된 재생부를 사후 가공하는 단계, 사후 세정하는 단계 또는 이 둘을 더 포함하는,
    투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품의 제조방법.
PCT/KR2017/009001 2016-08-18 2017-08-18 투과도가 다른 복수 개의 층을 갖는 sic 반도체 제조용 부품 및 그 제조방법 WO2018034531A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/325,877 US20190206686A1 (en) 2016-08-18 2017-08-18 Component for fabricating sic semiconductor, having plurality of layers having different transmittances, and method for manufacturing same
JP2019511556A JP6756907B2 (ja) 2016-08-18 2017-08-18 透過度が異なる複数の層を有するＳｉＣ半導体製造用部品及びその製造方法
SG11201901227PA SG11201901227PA (en) 2016-08-18 2017-08-18 Component for fabricating sic semiconductor, having plurality of layers having different transmittances, and method for manufacturing the same
CN201780049906.4A CN109564933B (zh) 2016-08-18 2017-08-18 具有透射率不同的多个层的SiC半导体制造用部件及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0104727 2016-08-18
KR20160104727 2016-08-18
KR1020170104300A KR101914289B1 (ko) 2016-08-18 2017-08-17 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
KR10-2017-0104300 2017-08-17

Publications (1)

Publication Number Publication Date
WO2018034531A1 true WO2018034531A1 (ko) 2018-02-22

Family

ID=61197379

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/009001 WO2018034531A1 (ko) 2016-08-18 2017-08-18 투과도가 다른 복수 개의 층을 갖는 sic 반도체 제조용 부품 및 그 제조방법

Country Status (1)

Country Link
WO (1) WO2018034531A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100133910A (ko) * 2009-06-12 2010-12-22 도쿄엘렉트론가부시키가이샤 플라즈마 처리장치용의 소모품의 재이용 방법
KR20130094802A (ko) * 2010-08-25 2013-08-26 미쯔이 죠센 가부시키가이샤 내플라스마 부재 및 그 재생 방법
KR20150123078A (ko) * 2014-04-24 2015-11-03 (주) 휘강지에이치티 포커스 링 제조 방법
KR101631797B1 (ko) * 2015-04-13 2016-06-20 주식회사 티씨케이 건식식각장치의 SiC 구조물 및 그 제조방법
KR20160071580A (ko) * 2014-12-11 2016-06-22 삼성디스플레이 주식회사 기상 증착 장치 및 이를 이용한 기상 증착 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100133910A (ko) * 2009-06-12 2010-12-22 도쿄엘렉트론가부시키가이샤 플라즈마 처리장치용의 소모품의 재이용 방법
KR20130094802A (ko) * 2010-08-25 2013-08-26 미쯔이 죠센 가부시키가이샤 내플라스마 부재 및 그 재생 방법
KR20150123078A (ko) * 2014-04-24 2015-11-03 (주) 휘강지에이치티 포커스 링 제조 방법
KR20160071580A (ko) * 2014-12-11 2016-06-22 삼성디스플레이 주식회사 기상 증착 장치 및 이를 이용한 기상 증착 방법
KR101631797B1 (ko) * 2015-04-13 2016-06-20 주식회사 티씨케이 건식식각장치의 SiC 구조물 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR102208252B1 (ko) 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
WO2018117556A1 (ko) 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
WO2012064102A2 (ko) 그래핀 피복 강판 및 이의 제조 방법
KR102262330B1 (ko) 반도체 제조용 부품의 재생 방법 및 재생된 반도체 제조용 부품
WO2018117557A1 (ko) 반도체 제조용 부품, 복합체 코팅층을 포함하는 반도체 제조용 부품 및 그 제조방법
WO2017018789A1 (ko) 에피택셜 웨이퍼를 제조하기 위한 리액터의 재가동 준비 방법
WO2018097559A1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
WO2020017763A1 (ko) 포커스 링, 그 제조 방법, 및 기판 처리 장치
WO2018034531A1 (ko) 투과도가 다른 복수 개의 층을 갖는 sic 반도체 제조용 부품 및 그 제조방법
WO2018084448A2 (ko) 모판, 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법
TWI739392B (zh) 碳化矽邊緣環
KR20190022808A (ko) 코팅된 반도체 웨이퍼를 제조하기 위한 방법 및 디바이스
WO2009120034A2 (en) Substrate processing apparatus and method
KR102181728B1 (ko) 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
WO2014051355A1 (ko) 미세패턴 형성 방법 및 상기 방법으로 형성된 미세패턴
WO2018034532A1 (ko) Sic 소재 및 sic 복합 소재
WO2024010101A1 (ko) 반도체 제조장치용 부품 및 그의 제조방법
WO2018117559A1 (ko) Sic 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
WO2020111790A1 (ko) 다이아몬드 기판 제조 방법
WO2018117558A1 (ko) 지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치
WO2023101127A1 (ko) 반도체 제조용 부품의 재생방법 및 재생부품
WO2011139039A2 (en) Gas discharge unit, manufacturing method for the same, and substrate processing apparatus having the same
WO2017034213A1 (en) Plasma cleaning ring for in-situ cleaning, plasma processing apparatus including a plasma ring, plasma processing system including the plasma cleaning ring and plasma processing method using the plasma cleaning ring

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17841713

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019511556

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17841713

Country of ref document: EP

Kind code of ref document: A1