WO2018001329A1 - 用于可编程器件的业务实现方法、装置和通信终端 - Google Patents

用于可编程器件的业务实现方法、装置和通信终端 Download PDF

Info

Publication number
WO2018001329A1
WO2018001329A1 PCT/CN2017/090881 CN2017090881W WO2018001329A1 WO 2018001329 A1 WO2018001329 A1 WO 2018001329A1 CN 2017090881 W CN2017090881 W CN 2017090881W WO 2018001329 A1 WO2018001329 A1 WO 2018001329A1
Authority
WO
WIPO (PCT)
Prior art keywords
service
reconfiguration
circuit
area
implemented
Prior art date
Application number
PCT/CN2017/090881
Other languages
English (en)
French (fr)
Inventor
孟凡虎
苏慧锐
吴小平
张松
曹艳玲
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Publication of WO2018001329A1 publication Critical patent/WO2018001329A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating

Definitions

  • the processing processes for STM1/4, STM16, OTU0, and OTU1 services are similar, so STM1/4, STM16, OTU0 and The OTU1 service is divided into the same type of reconfigurable service group, and the STM1/4, STM16, OTU0, and OTU1 services are handled by the same FPGA chip.
  • the rate of the service in this embodiment and other embodiments refers to the coding rate of the corresponding service.
  • bit stream file of the reconfiguration circuit is written into the reconfiguration area, and the configuration parameters of the configurable circuit are written into the static area.
  • the target service that is, the service to be implemented
  • the configuration parameters of the static area need to be changed to adapt to different rates.
  • the requirements for example, can be achieved by overwriting the value of the register in the static region to match the rate between the static region and the reconfiguration region.
  • Changing the configuration parameters in the static area does not change the module structure of the static area. It can change the internal configuration of the related module through the dynamic configuration interface of the relevant module in the static area.
  • the services to be accessed are 100GE services and OTU4 services.
  • the service rates of the two services are 103.125 Gbit/s and 111.810 Gbit/s respectively.
  • the implementation circuit of the 100GE service and the OTU4 service is divided into a configurable circuit and a reconfiguration circuit, wherein the configurable circuit is a shared circuit of the 100GE service and the OTU4 service, and the reconfiguration circuit is the remaining circuit.
  • the 100GE service and the OTU4 service are the same type of reconfigurable service group.
  • a Xilinx Ultrascale xcvu095 FPGA chip was chosen for processing.
  • the number of reconfiguration areas selected is 1, which is the reconfiguration area of the Xilinx Ultrascale xcvu095 FPGA chip.
  • the reconfiguration circuit for the 100GE service and the OTU4 service is allocated the reconfiguration area of the FPGA chip, according to the 100GE industry.
  • the configurable circuit of the OTU4 service selects the static area corresponding to the reconfiguration area.
  • RM_100GE is first loaded to implement 100GE service access, and then RM_OTU4 is loaded to implement OTU4 service access; or RM_OTU4 is first loaded to implement OTU4 service access, and then RM_100GE is loaded to implement 100GE service access.
  • the CPU when accessing a 100GE service, the CPU rewrites the register value in the GTY through the dynamic configuration interface, so that the GTY access rate is 103.125 Gbit/s, so that the rate of the static area matches the rate of the reconfiguration area;
  • the CPU In the OTU4 service, the CPU rewrites the register value in the GTY through the dynamic configuration interface, so that the GTY access rate is 111.810 Gbit/s, so that the rate of the static area matches the rate of the reconfiguration area.
  • the solution realizes flexible change of 100GE service and OTU4 service separately when the FPGA is not powered down. The focus is on the dynamic configuration of the static part, making the static area dynamic.
  • the 100G service includes the 100GE service and the OTU4 service.
  • the 100GE service and the OTU4 service are the same type of reconfigurable service group.
  • the low-rate service includes the STM1/4 service and the STM16 service.
  • OTU0 service and OTU1 service, STM1/4 service, STM16 service, OTU0 service and OTU1 service are the same type of reconfigurable service group, 100GE industry
  • the service and OTU4 services are processed by the first FPGA chip, and the STM1/4, STM16, OTU0 and OTU1 services are processed by the second FPGA chip.
  • RM_100GE is first loaded to implement 100GE service access, and then RM_OTU4 is loaded to implement OTU4 service access; or RM_OTU4 is first loaded in the first reconfiguration area to implement OTU4 service access, and then RM_100GE is loaded.
  • Realize 100GE service access For example, RM_OTU1 can be first loaded in the second reconfiguration area to implement OTU1 service access, then RM_OTU0 is loaded to implement OTU0 service access, RM_STM1/4 is loaded to implement STM1/4 service access, and finally RM_STM16 is loaded to implement RM_STM16 service. Access.
  • the GTY access rate varies according to the configured service.
  • the GTY clock is configured according to the configured service.
  • the work is performed by the CPU. This is achieved by dynamically reconfiguring the register values in the GTY.
  • Interlaken's GT rate can also be changed as needed to accommodate the backplane rate. For example, when the 100GE service is connected, the CPU rewrites the register value in the GTY through the dynamic configuration interface, so that the GTY access rate is 103.125 Gbit/s, so that the rate of the first static area matches the rate of the first reconfiguration area.
  • the CPU when accessing the OTU1 service, the CPU rewrites the register value in the GTH through the dynamic configuration interface, so that the GTH access rate matches the rate of the second reconfiguration area, and the ODUa can adapt to the rate, so the second static area and The rate of the second reconfiguration area can be matched;
  • the CPU when accessing the OTU0 service, the CPU rewrites the register value in the GTH through the dynamic configuration interface, so that the GTH access rate matches the rate of the second reconfiguration area, ie, The rate is equal, and the ODUa can adapt to the rate, so the rate of the second static area and the second reconfiguration area can be matched;
  • the STM1/4 service when accessed, the CPU rewrites the register value in the GTH through the dynamic configuration interface to make the GTH
  • the access rate matches the rate of the second reconfiguration area, and the ODUa can adapt to the rate, so the rate of the second static area and the second reconfiguration area can be matched;
  • the CPU dynamically configures
  • the above scheme is adopted to reasonably divide the static area and the reconfiguration area of the programmable device, and the reconfiguration area is used to reduce the size of the bit stream file, thereby saving configuration space; and in order to enable the static area to adapt to services of different rates, the configuration is configurable.
  • the configuration parameters of the circuit are written into the static area to implement the dynamic configuration of the static area by matching the rate of the static area with the rate of the reconfiguration area when the re-allocation area accesses services of different rates. It can solve the problem of dynamic switching of services with inconsistent access rates, and realize the diversity of service access, which greatly improves the flexibility of service configuration, and enables flexible configuration of services while saving configuration space.
  • the service division module 201 is configured to obtain a process flow of the plurality of services to be implemented, and compare the to-be-implemented services with the process similarity greater than the threshold to the same type of processing.
  • the service group is reconfigured, and the plurality of services to be implemented in the reconfigurable service group are called multiple to-be-implemented services, and the shared circuit of the plurality of groups to be implemented is a configurable circuit, and the same group is The remaining circuits except the shared circuit in the implementation circuit of the service to be implemented are divided into reconfiguration circuits.
  • the configurable circuit is a shared circuit of each service to be implemented in the reconfigurable service group, and the shared circuit is used in each service to be implemented, and the connection relationship between the modules in the shared circuit does not change; the reconfiguration circuit implements each When the service is to be implemented, the corresponding reconfiguration circuit of the different services is changed, and the connection relationship between the modules in the reconfiguration circuit changes according to the service.
  • the processing of different services to be implemented may be very different.
  • the services to be implemented with different processing processes they can be allocated to different FPGA chips for processing.
  • the processing flow in the same FPGA chip is similar.
  • 100G services including 100GE
  • the rate of the 100GE service is 103.125 Gbit/s
  • the rate of the OTU4 service is 111.810 Gbit/s.
  • the rate of the 100GE service and the OTU4 service are similar, and all are in the same preset rate range.
  • the processing of the OTU4 service is similar.
  • the OTU0 service and the OTU1 service are the same type of reconfigurable service group.
  • the 100GE service and the OTU4 service are processed by the first FPGA chip, and the STM1/4, STM16, OTU0 and OTU1 services are processed by the second FPGA chip; the first FPGA chip The first static area and the first reconfiguration area are included, and the second FPGA chip includes the second static area and the second reconfiguration area.
  • the service division module is configured because the total number of reconfigurable service groups to which all the services to be implemented belong is 2.
  • the reconfiguration area selected by 201 is 2, that is, the two reconfiguration areas of the first reconfiguration area and the second reconfiguration area are selected; the first reconfiguration area is allocated for the reconfiguration circuit of the 100GE service and the OTU4 service.
  • the service implementation module 202 is configured to write a bitstream file of the reconfiguration circuit to the reconfiguration area and write configuration parameters of the configurable circuit to the static area.
  • the common circuit in the implementation circuit of the plurality of services to be implemented whose processing similarity is greater than the threshold is divided into configurable circuits, and the remaining circuits except the shared circuit in the implementation circuit are divided into reconfiguration circuits;
  • Reconfiguring circuitry assigns a reconfiguration region of the programmable device, assigns a configurable circuit a static region of the programmable device corresponding to the reconfigured region; and writes a bitstream file of the reconfigurable circuit Reconfiguring a region and writing configuration parameters of the configurable circuit to the static region;
  • a computer storage medium is stored, the computer storage medium storing computer executable instructions for performing the service implementation method for the programmable device according to any one of the first embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Stored Programmes (AREA)

Abstract

一种用于可编程器件的业务实现方法，包括：将处理流程的相似度大于阈值的多个待实现业务的实现电路中的共用电路划分为可配置电路，将所述实现电路中除共用电路外的其余电路划分为重配电路；为所述重配电路分配可编程器件的重配区域，为所述可配置电路分配与所述重配区域对应的可编程器件的静态区域；以及将所述重配电路的位流文件写入所述重配区域，将所述可配置电路的配置参数写入所述静态区域。

Description

用于可编程器件的业务实现方法、装置和通信终端 技术领域
本公开涉及通信领域，例如涉及一种用于可编程器件的业务实现方法、装置和通信终端。
背景技术
随着Pre5G及5G(5th-Generation，第五代移动通信技术)技术的发展，大数据及4K视频业务需求也在不断增长，由此便对承载网业务提出了新的要求，要求提高单板接入业务的能力，相关技术中采用FPGA(Field Programmable Gate Array，现场可编程门阵列)来处理单板接入的业务，例如图1，FPGA分为静态区域和重配区域，所述重配区域具体是指局部重配区域，Flash(闪存)存储器中存储有三种业务的配置文件RM_1、RM_2、RM_3。
根据不同配置需求，选择其中一种业务的配置文件对重配区域进行加载，此种方案由于静态区域是不变的，使得静态区域只能适应一种速率，同时也要求在重配区域加载的三种业务的速率应与三种业务在静态区域的速率相同，这就对接入的业务有所限制，灵活性差。
发明内容
本实施例提供一种用于可编程器件的业务实现方法、装置和通信终端，解决相关技术中，由FPGA来处理单板接入的业务时，由于FPGA的静态区域是不变的，使得静态区域只能适应一种速率，同时也要求FPGA的重配区域加载的每种业务的速率也需是相同的，由此造成对接入的业务有所限制，灵活性差的问题。
本实施例提供一种用于可编程器件的业务实现方法，包括：
将处理流程的相似度大于阈值的多个待实现业务的实现电路中的共用电路划分为可配置电路，将所述实现电路中除共用电路外的其余电路划分为重配电路；为所述重配电路分配可编程器件的重配区域，为所述可配置电路分配与所述重配区域对应的可编程器件的静态区域；以及
将所述重配电路的位流文件写入所述重配区域，并将所述可配置电路的配置参数写入所述静态区域。
为解决上述技术问题，本实施例提供一种用于可编程器件的业务实现装置，包括：
业务划分模块及业务实现模块，其中，
所述业务划分模块设置为将处理流程的相似度大于阈值的多个待实现业务的实现电路中的共用电路划分为可配置电路，将所述实现电路中除共用电路外的其余电路划分为重配电路；以及为所述重配电路分配可编程器件的重配区域，为所述可配置电路分配与所述重配区域对应的可编程器件的静态区域；所述业务实现模块设置为将所述重配电路的位流文件写入所述重配区域，并将所述可配置电路的配置参数写入所述静态区域。
为解决上述技术问题，本实施例还提供一种通信终端，包括：
可编程器件、存储器及处理器，其中，
所述存储器与所述处理器通信连接，所述存储器存储有可被所述处理器执行的指令，所述指令被所述处理器执行，执行下述步骤：
将处理流程的相似度大于阈值的多个待实现业务的实现电路中的共用电路划分为可配置电路，将所述实现电路中除共用电路外的其余电路划分为重配电路；
为所述重配电路分配可编程器件的重配区域，为所述可配置电路分配与所述重配区域对应的可编程器件的静态区域；以及
将所述重配电路的位流文件写入所述重配区域，并将所述可配置电路的配置参数写入所述静态区域；
其中，所述可编程器件用于在所述处理器的控制下实现所述通信业务。
本实施例还提供一种计算机存储介质，计算机存储介质中存储有计算机可执行指令，计算机可执行指令用于执行前述的用于可编程器件的业务实现方法。
根据本实施例提供的用于可编程器件的业务实现方法、装置和通信终端，合理划分可编程器件的静态区域及重配区域，采用重配区域来减小位流文件的大小，节约配置空间；同时为了使静态区域能适应不同速率的业务，采用将可 配置电路的配置参数写入静态区域的方式，来实现在重配区域接入不同速率的业务时，使得静态区域的速率与重配区域的速率相等，由此实现对静态区域的动态配置，这样就可以解决对接入速率不一致的业务进行动态的切换，实现业务接入的多样性，大大提高了业务配置的灵活性，使得在节约配置空间的同时，实现业务的灵活配置。
附图概述
图1为相关技术中对业务进行配置的示意图；
图2为本实施例一提供的一种用于可编程器件的业务实现方法的流程图；
图3为本实施例一提供的一种对业务进行配置的示意图；
图4为本实施例一提供的一种对业务进行配置的示意图；
图5为本实施例二提供的一种用于可编程器件的业务实现装置的结构示意图；
图6为本实施例二提供的一种通信终端的结构示意图。
具体实施方式
下面通过具体实施方式结合附图对本实施例作进一步详细说明。在不冲突的情况下，以下实施例和实施例中的特征可以相互组合。
实施例一
由可编程器件来处理单板接入的业务时，为了节约配置空间，同时为了实现业务接入的多样性，下面以可编程器件为FPGA为例，对本实施例做说明，本实施例提供一种用于可编程器件的业务实现方法，请参见图2，包括以下步骤：S110-S130。
在S110中，将处理流程的相似度大于阈值的多个待实现业务的实现电路中的共用电路划分为可配置电路，将所述实现电路中除共用电路外的其余电路划分为重配电路。
具体的，获取多个待实现业务的处理流程；比对多个待实现业务的处理流程，将处理流程相似度大于阈值的待实现业务，划分为同一类型的可重配业务 组；将可重配业务组中多个待实现业务的共用电路划分为可配置电路，其余电路划分为重配电路。其中，可配置电路是可重配业务组中多个待实现业务的共用电路，多个待实现业务都使用该共用电路，共用电路中模块之间的连接关系不会变化；重配电路在实现各待实现业务时，不同业务对应的重配电路是有变化的，重配电路中的模块之间的连接关系会根据业务的不同而发生变化。
其中，不同的待实现业务，其处理流程可能会有很大不同，对于处理流程相差很大的待实现业务，可以将这些待实现业务分配到不同的FPGA芯片中进行处理，同一FPGA芯片中处理流程类似的待实现业务。例如100G业务，包括100GE业务和OTU4业务，100GE业务的速率为103.125Gbit/s，OTU4业务的速率为111.810Gbit/s，100GE业务和OTU4业务的速率相近，且都处于同一预设速率范围，对100GE业务的处理流程和对OTU4业务的处理流程比较类似，所以将100GE业务和OTU4业务划分为同一类型的可重配业务组，100GE业务和OTU4业务交由同一个FPGA芯片进行处理。例如低速OTN业务，包括STM1/4、STM16、OTU0以及OTU1业务等，其中，所述低速OTN业务可以是指速率小于100Gbit/s的OTN业务。STM1/4、STM16、OTU0以及OTU1业务的速率相近，且都处于同一预设速率范围，对STM1/4、STM16、OTU0以及OTU1业务的处理流程比较类似，所以将STM1/4、STM16、OTU0以及OTU1业务划分为同一类型的可重配业务组，STM1/4、STM16、OTU0以及OTU1业务交由同一个FPGA芯片进行处理。其中，本实施例以及其他实施例中所述业务的速率是指对应业务的编码速率。
在S102中，为所述重配电路分配可编程器件的重配区域，为所述可配置电路分配与所述重配区域对应的可编程器件的静态区域。
具体的，根据可重配业务组的总数量，选择对应数量的重配区域；为可重配业务组的重配电路分配重配区域；根据可重配业务组的可配置电路选择对应的静态区域。
例如当待实现业务包括100GE业务、OTU4业务、STM1/4业务、STM16业务、OTU0业务以及OTU1业务时，100GE业务和OTU4业务为同一类型的可重配业务组，STM1/4业务、STM16业务、OTU0业务以及OTU1业务为同一类型的可重配业务组，100GE业务和OTU4业务由第一FPGA芯片进行处理，STM1/4、STM16、OTU0以及OTU1业务由第二FPGA芯片进行处理；第一FPGA 芯片包含第一静态区域及第一重配区域，第二FPGA芯片包含第二静态区域及第二重配区域；由于所有待实现业务归属的可重配业务组的总数量为2，所以选择出的重配区域为2，即选择出第一重配区域和第二重配区域这两个重配区域；为100GE业务以及OTU4业务的重配电路分配的是第一重配区域，为STM1/4、STM16、OTU0以及OTU1业务的重配电路分配的是第二重配区域；根据100GE业务、OTU4业务的可配置电路选择的是与第一重配区域对应的第一静态区域，根据STM1/4、STM16、OTU0以及OTU1业务的可配置电路选择的是与第二重配区域对应的第二静态区域。
在S103中，将重配电路的位流文件写入重配区域，将可配置电路的配置参数写入静态区域。
具体的，从Flash中读取所述待实现业务的位流文件，将位流文件写入待实现业务的重配区域，节约了配置空间；获取待实现业务的运行参数，作为配置参数，写入静态区域。其中，通过静态区域的动态配置接口，将配置参数写入静态区域。
其中，需要实现的目标业务(即待实现业务)在接入上可能与之前加载在该重配区域的业务有所差别，比如在速率上不同，所以需要改变静态区域的配置参数以适应不同速率的要求，例如可以通过改写静态区域中寄存器的值来实现静态区域与重配区域在速率上相匹配。改变静态区域中的配置参数不会改变静态区域的模块结构，可以是通过静态区域的相关模块的动态配置接口，改变该相关模块内部的配置。
为了更好的理解本实施例的方案，下面例举两个具体的例子进行说明。
参见图3，第一个例子具体如下：
以100G业务接入为例，需要接入的业务为100GE业务和OTU4业务，两者业务速率分别为103.125Gbit/s和111.810Gbit/s。将100GE业务和OTU4业务的实现电路划分为可配置电路及重配电路，其中，可配置电路是100GE业务和OTU4业务的共用电路，重配电路为其余的电路。100GE业务和OTU4业务为同一类型的可重配业务组。选用一个Xilinx Ultrascale xcvu095FPGA芯片进行处理。由于所有待实现业务归属的可重配业务组的总数量为1，所以选择出的重配区域的数量为1，即为Xilinx Ultrascale xcvu095FPGA芯片的重配区域。为100GE业务、OTU4业务的重配电路分配的是FPGA芯片的重配区域，根据100GE业 务、OTU4业务的可配置电路选择的是与重配区域对应的静态区域。
图3中所示的GTY(又叫第一动态配置接口，为一种双向串行收发器)和Interlaken(又叫第二动态配置接口，一种串行接口)位于FPGA芯片的静态区域，GTY实现接入功能，Interlaken的功能为将业务打包。由于需接入100GE业务和OTU4业务，所以Flash中会存储有RM_100GE和RM_OTU4两种配置的位流文件，由CPU根据配置场景选择重配区域加载何种位流文件。比如先加载RM_100GE来实现100GE业务接入，再加载RM_OTU4来实现OTU4业务接入；或者先加载RM_OTU4来实现OTU4业务接入，再加载RM_100GE来实现100GE业务接入。
对于静态区域，由于两种业务速率有所差别，所以GTY的接入速率会有所不同，此时就要根据配置的业务进行GTY时钟的配置，该工作由CPU通过动态配置接口改写GTY中的寄存器值来实现。同时，Interlaken的GT速率也同样可以根据需要进行改变，以适应背板速率。比如在接入100GE业务时，由CPU通过动态配置接口改写GTY中的寄存器值，使GTY接入速率为103.125Gbit/s，使得静态区域的速率与重配区域的速率相匹配；当在接入OTU4业务时，由CPU通过动态配置接口改写GTY中的寄存器值，使GTY接入速率为111.810Gbit/s，使得静态区域的速率与重配区域的速率相匹配。该方案实现了在FPGA不掉电的情况下，单独实现100GE业务、OTU4业务的灵活改变。重点是对静态部分的动态配置，使得静态区域具有了动态特性。
为了使静态区域能适应不同业务的速率，采用改写GTY中寄存器值的方式，来实现在重配区域接入不同速率的业务时，使得静态区域的速率与重配区域的速率相匹配，由此实现对静态区域的动态配置，这样就可以解决对接入速率不一致的业务进行动态的切换，实现业务接入的多样性，大大提高了业务配置的灵活性，使得在节约配置空间的同时，实现业务的灵活配置。
参见图4，第二个例子具体如下：
以100G业务接入和低速率业务接入为例，100G业务包括100GE业务和OTU4业务，100GE业务和OTU4业务为同一类型的可重配业务组，低速率业务包括STM1/4业务、STM16业务、OTU0业务和OTU1业务，STM1/4业务、STM16业务、OTU0业务和OTU1业务为同一类型的可重配业务组，100GE业 务和OTU4业务由第一FPGA芯片进行处理，STM1/4、STM16、OTU0和OTU1业务由第二FPGA芯片进行处理。由于所有待实现业务归属的可重配业务组的总数量为2，所以选择出的重配区域为2，即选择出第一FPGA芯片的第一重配区域和第二FPGA芯片的第二重配区域。为100GE业务、OTU4业务的重配电路分配的是第一重配区域，为STM1/4、STM16、OTU0、OTU1业务的重配电路分配的是第二重配区域；根据100GE业务、OTU4业务的可配置电路选择的是与第一重配区域对应的第一FPGA芯片的第一静态区域，根据STM1/4、STM16、OTU0和OTU1业务的可配置电路选择的是与第二重配区域对应的第二FPGA芯片的第二静态区域。
图4中所示的GTY和Interlaken位于第一FPGA芯片的第一静态区域，GTY实现业务的接入功能，Interlaken的功能为将业务打包。图4中所示的GTH(又叫第三动态配置接口)和ODUa(又叫第四动态配置接口)为第二FPGA芯片的第二静态区域，GTH实现接入功能，ODUa的功能为将业务封装成帧格式。
Flash中存储有RM_100GE、RM_OTU4、RM_OTU1、RM_OTU0、RM_STM1/4、RM_STM16六种配置的位流文件。CPU根据配置场景来加载对应的每一路位流文件，在第一重配区域中加载RM_100GE、RM_OTU4中的任意一个，再加载剩下的一个；在第二重配区域中选择加载RM_OTU1、RM_OTU0、RM_STM1/4、RM_STM16中的任意一个，然后再加载剩下三个中的任意一个，再加载剩下两个中的任意一个，最后加载剩下的一个。
比如在第一重配区域中先加载RM_100GE来实现100GE业务接入，再加载RM_OTU4来实现OTU4业务接入；或者在第一重配区域中先加载RM_OTU4来实现OTU4业务接入，再加载RM_100GE来实现100GE业务接入。比如可以在第二重配区域中先加载RM_OTU1来实现OTU1业务接入，然后加载RM_OTU0来实现OTU0业务接入，再加载RM_STM1/4来实现STM1/4业务接入，最后加载RM_STM16来实现RM_STM16业务接入。
对于第一静态区域，由于100GE业务、OTU4业务这两种业务速率有所差别，所以GTY的接入速率会有所不同，此时就要根据配置的业务进行GTY时钟的配置，该工作由CPU通过动态配置接口改写GTY中的寄存器值来实现。同时，Interlaken的GT速率也同样可以根据需要进行改变，以适应背板速率。 比如在接入100GE业务时，由CPU通过动态配置接口改写GTY中的寄存器值，使GTY接入速率为103.125Gbit/s，使得第一静态区域的速率与第一重配区域的速率相匹配；当在接入OTU4业务时，由CPU通过动态配置接口改写GTY中的寄存器值，使GTY接入速率为111.810Gbit/s，使得第一静态区域的速率与第一重配区域的速率相匹配。
对于第二静态区域，由于STM1/4、STM16、OTU0和OTU1业务这四种业务速率有所差别，所以GTH的接入速率会有所不同，此时就要根据配置的业务进行GTH时钟的配置，该工作由CPU通过动态配置接口改写GTH中的寄存器值来实现。ODUa可以自适应速率，不用通过CPU进行改写。比如在接入OTU1业务时，由CPU通过动态配置接口改写GTH中的寄存器值，使GTH接入速率与第二重配区域的速率相匹配，而ODUa可以自适应速率，所以第二静态区域与第二重配区域的速率能匹配；当在接入OTU0业务时，由CPU通过动态配置接口改写GTH中的寄存器值，使GTH接入速率与第二重配区域的速率相匹配，即两者速率相等，而ODUa可以自适应速率，所以第二静态区域与第二重配区域的速率能匹配；当接入STM1/4业务时，由CPU通过动态配置接口改写GTH中的寄存器值，使GTH接入速率与第二重配区域的速率相匹配，而ODUa可以自适应速率，所以第二静态区域与第二重配区域的速率能匹配；当接入STM16业务时，由CPU通过动态配置接口改写GTH中的寄存器值，使GTH接入速率与第二重配区域的速率相匹配，而ODUa可以自适应速率，所以第二静态区域与第二重配区域的速率能匹配。
为了使静态区域能适应不同业务的速率，采用改写GTY、GTH中寄存器值的方式，来实现在重配区域接入不同速率的业务时，使得静态区域的速率与重配区域的速率相匹配，由此实现对静态区域的动态配置，这样就可以解决对接入速率不一致的业务进行动态的切换，实现业务接入的多样性，大大提高了业务配置的灵活性，使得在节约配置空间的同时，实现业务的灵活配置。
根据本实施例提供的用于可编程器件的业务实现方法，通过将处理流程的相似度大于阈值的多个待实现业务的实现电路中的共用电路划分为可配置电路，将所述实现电路中除共用电路外的其余电路划分为重配电路；为所述重配电路分配可编程器件的重配区域，为所述可配置电路分配与所述重配区域对应的可 编程器件的静态区域；以及将所述重配电路的位流文件写入所述重配区域，并将所述可配置电路的配置参数写入所述静态区域。采用上述方案，合理划分可编程器件的静态区域及重配区域，采用重配区域来减小位流文件的大小，节约配置空间；同时为了使静态区域能适应不同速率的业务，采用将可配置电路的配置参数写入静态区域的方式，来实现在重配区域接入不同速率的业务时，使得静态区域的速率与重配区域的速率相匹配，由此实现对静态区域的动态配置，这样就可以解决对接入速率不一致的业务进行动态的切换，实现业务接入的多样性，大大提高了业务配置的灵活性，使得在节约配置空间的同时，实现业务的灵活配置。
实施例二
由可编程器件来处理单板接入的业务时，为了节约配置空间，同时为了实现业务接入的多样性，下面以可编程器件为FPGA为例，对本实施例做说明，本实施例提供一种用于可编程器件的业务实现装置，请参见图5，包括：业务划分模块201及业务实现模块202，其中，
业务划分模块201设置为将处理流程的相似度大于阈值的多个待实现业务的实现电路中的共用电路划分为可配置电路，将所述实现电路中除共用电路外的其余电路划分为重配电路；以及为所述重配电路分配可编程器件的重配区域，为所述可配置电路分配与所述重配区域对应的可编程器件的静态区域。
具体的，业务划分模块201设置为获取多个待实现业务的处理流程，比对所述多个待实现业务的处理流程，将处理流程相似度大于阈值的待实现业务，划分为同一类型的可重配业务组，将可重配业务组中的多个待实现业务称为多个同组待实现业务，所述多个同组待实现业务的共用电路为可配置电路，将所述同组待实现业务的实现电路中除所述共用电路外的其余电路划分为重配电路。其中，可配置电路是可重配业务组中各待实现业务的共用电路，各待实现业务都使用该共用电路，共用电路中模块之间的连接关系不会变化；重配电路在实现各待实现业务时，不同业务其对应的重配电路是有变化的，重配电路中的模块之间的连接关系会根据业务的不同而发生变化。
其中，不同的待实现业务，其处理流程可能会有很大不同，对于处理流程相差很大的待实现业务，可以将其分配到不同的FPGA芯片中进行处理，同一FPGA芯片中处理处理流程类似的待实现业务。例如100G业务，包括100GE 业务和OTU4业务，100GE业务的速率为103.125Gbit/s，OTU4业务的速率为111.810Gbit/s，100GE业务和OTU4业务的速率相近，且都处于同一预设速率范围，对100GE业务的处理流程和对OTU4业务的处理流程比较类似，所以业务划分模块201将100GE业务和OTU4业务划分为同一类型的可重配业务组，100GE业务和OTU4业务交由同一个FPGA芯片进行处理。例如低速OTN业务，包括STM1/4、STM16、OTU0和OTU1业务等，STM1/4、STM16、OTU0和OTU1业务的速率相近，且都处于同一预设速率范围，对STM1/4、STM16、OTU0和OTU1业务的处理流程比较类似，所以业务划分模块201将STM1/4、STM16、OTU0和OTU1业务划分为同一类型的可重配业务组，STM1/4、STM16、OTU0和OTU1业务交由同一个FPGA芯片进行处理。
具体的，业务划分模块201根据所有待实现业务归属的可重配业务组的总数量，选择对应数量的重配区域，为所述重配电路分配可编程器件的重配区域，以及根据所述可配置电路选择可编程器件中与所述重配区域对应的静态区域。例如当待实现业务包括100GE业务、OTU4业务、STM1/4业务、STM16业务、OTU0业务和OTU1业务时，100GE业务、OTU4业务为同一类型的可重配业务组，STM1/4业务、STM16业务、OTU0业务和OTU1业务为同一类型的可重配业务组，100GE业务和OTU4业务由第一FPGA芯片进行处理，STM1/4、STM16、OTU0和OTU1业务由第二FPGA芯片进行处理；第一FPGA芯片包含第一静态区域及第一重配区域，第二FPGA芯片包含第二静态区域及第二重配区域；由于所有待实现业务归属的可重配业务组的总数量为2，所以业务划分模块201选择出的重配区域为2，即选择出第一重配区域和第二重配区域这两个重配区域；为100GE业务、OTU4业务的重配电路分配的是第一重配区域，为STM1/4、STM16、OTU0和OTU1业务的重配电路分配的是第二重配区域；根据100GE业务、OTU4业务的可配置电路选择的是与第一重配区域对应的第一静态区域，根据STM1/4、STM16、OTU0和OTU1业务的可配置电路选择的是与第二重配区域对应的第二静态区域。
业务实现模块202设置为将所述重配电路的位流文件写入所述重配区域，并将所述可配置电路的配置参数写入所述静态区域。
具体的，业务实现模块202从Flash中读取所述待实现业务的位流文件，将位流文件写入所述待实现业务的重配区域，节约了配置空间；获取所述待实现 业务的运行参数，作为配置参数，写入静态区域。其中，通过静态区域的动态配置接口，将配置参数写入静态区域。
其中，需要实现的目标业务(即上述待实现业务)在接入上可能与之前加载在该重配区域的业务有所差别，比如在速率上不同，所以需要改变静态区域的配置参数以适应不同速率的要求，例如可以通过改写静态区域中寄存器的值来实现静态区域与重配区域在速率上相匹配。改变静态区域中的配置参数不会改变静态区域的模块结构，而是通过相关模块的动态配置接口，改变模块内部的配置。
下面例举两个具体的例子进行说明。
第一个例子具体如下：
以100G业务接入为例，需要接入的业务为100GE业务和OTU4业务，两者业务速率分别为103.125Gbit/s和111.810Gbit/s。将100GE业务和OTU4业务的实现电路划分为可配置电路及重配电路，其中，可配置电路是100GE业务和OTU4业务的共用电路，重配电路为其余的电路。100GE业务和OTU4业务为同一类型的可重配业务组。选用一个Xilinx Ultrascale xcvu095FPGA芯片进行处理。由于所有待实现业务归属的可重配业务组的总数量为1，所以业务划分模块201选择出的重配区域为1，即为Xilinx Ultrascale xcvu095FPGA芯片的重配区域。业务划分模块201为100GE业务、OTU4业务的重配电路分配的是FPGA芯片的重配区域，根据100GE业务、OTU4业务的可配置电路选择的是与重配区域对应的静态区域。
其中，FPGA芯片的静态区域为GTY接入和Interlaken，GTY实现接入功能，Interlaken的功能为将业务打包。由于需接入100GE业务和OTU4业务，所以Flash中会存储有RM_100GE和RM_OTU4两种配置的位流文件，由业务实现模块202根据配置场景选择重配区域加载何种位流文件。比如先加载RM_100GE来实现100GE业务接入，再加载RM_OTU4来实现OTU4业务接入；或者先加载RM_OTU4来实现OTU4业务接入，再加载RM_100GE来实现100GE业务接入。
对于静态区域，由于两种业务速率有所差别，所以GTY的接入速率会有所不同，此时就要根据配置的业务进行GTY时钟的配置，该工作由业务实现模块202通过动态配置接口改写GTY中的寄存器值来实现。同时，Interlaken的GT 速率也同样可以根据需要进行改变，以适应背板速率。比如在接入100GE业务时，由业务实现模块202通过动态配置接口改写GTY中的寄存器值，使GTY接入速率为103.125Gbit/s，使得静态区域的速率与重配区域的速率相匹配；当在接入OTU4业务时，由业务实现模块202通过动态配置接口改写GTY中的寄存器值，使GTY接入速率为111.810Gbit/s，使得静态区域的速率与重配区域的速率相匹配。该方案实现了在FPGA不掉电的情况下，单独实现100GE业务、OTU4业务的灵活改变。重点是对静态部分的动态配置，使得静态区域具有了动态特性。
为了使静态区域能适应不同业务的速率，采用改写GTY中寄存器值的方式，来实现在重配区域接入不同速率的业务时，使得静态区域的速率与重配区域的速率相匹配，由此实现对静态区域的动态配置，这样就可以解决对接入速率不一致的业务进行动态的切换，实现业务接入的多样性，大大提高了业务配置的灵活性，使得在节约配置空间的同时，实现业务的灵活配置。
第二个例子具体如下：
以100G业务接入和低速率业务接入为例，100G业务包括100GE业务和OTU4业务，业务划分模块201将100GE业务和OTU4业务划分为同一类型的可重配业务组，低速率业务包括STM1/4业务、STM16业务、OTU0业务和OTU1业务，业务划分模块201将STM1/4业务、STM16业务、OTU0业务和OTU1业务划分为同一类型的可重配业务组，100GE业务和OTU4业务由第一FPGA芯片进行处理，STM1/4、STM16、OTU0和OTU1业务由第二FPGA芯片进行处理。由于所有待实现业务归属的可重配业务组的总数量为2，所以业务划分模块201选择出的重配区域为2，即选择出第一FPGA芯片的第一重配区域和第二FPGA芯片的第二重配区域。业务划分模块201为100GE业务、OTU4业务的重配电路分配的是第一重配区域，为STM1/4、STM16、OTU0和OTU1业务的重配电路分配的是第二重配区域；根据100GE业务、OTU4业务的可配置电路选择的是与第一重配区域对应的第一FPGA芯片的第一静态区域，根据STM1/4、STM16、OTU0和OTU1业务的可配置电路选择的是与第二重配区域对应的第二FPGA芯片的第二静态区域。
其中，第一FPGA芯片的第一静态区域为GTY接入和Interlaken，GTY实 现接入功能，Interlaken的功能为将业务打包。第二FPGA芯片的第二静态区域为GTH接入和ODUa，GTH实现接入功能，ODUa的功能为将业务封装成帧格式。
Flash中存储有RM_100GE、RM_OTU4、RM_OTU1、RM_OTU0、RM_STM1/4和RM_STM16六种配置的位流文件。业务实现模块202根据配置场景来加载对应的每一路位流文件，在第一重配区域中加载RM_100GE、RM_OTU4中的任意一个，再加载剩下的一个；在第二重配区域中选择加载RM_OTU1、RM_OTU0、RM_STM1/4和RM_STM16中的任意一个，然后再加载剩下三个中的任意一个，再加载剩下两个中的任意一个，最后加载剩下的一个。
比如在第一重配区域中先加载RM_100GE来实现100GE业务接入，再加载RM_OTU4来实现OTU4业务接入；或者在第一重配区域中先加载RM_OTU4来实现OTU4业务接入，再加载RM_100GE来实现100GE业务接入。比如可以在第二重配区域中先加载RM_OTU1来实现OTU1业务接入，然后加载RM_OTU0来实现OTU0业务接入，再加载RM_STM1/4来实现STM1/4业务接入，最后加载RM_STM16来实现RM_STM16业务接入。
对于第一静态区域，由于100GE业务、OTU4业务这两种业务速率有所差别，所以GTY的接入速率会有所不同，此时就要根据配置的业务进行GTY时钟的配置，该工作由业务实现模块202通过动态配置接口改写GTY中的寄存器值来实现。同时，Interlaken的GT速率也同样可以根据需要进行改变，以适应背板速率。比如在接入100GE业务时，由业务实现模块202通过动态配置接口改写GTY中的寄存器值，使GTY接入速率为103.125Gbit/s，使得第一静态区域的速率与第一重配区域的速率相匹配；当在接入OTU4业务时，由业务实现模块202通过动态配置接口改写GTY中的寄存器值，使GTY接入速率为111.810Gbit/s，使得第一静态区域的速率与第一重配区域的速率相匹配。
对于第二静态区域，由于STM1/4、STM16、OTU0和OTU1业务这四种业务速率有所差别，所以GTH的接入速率会有所不同，此时就要根据配置的业务进行GTH时钟的配置，该工作由业务实现模块202通过动态配置接口改写GTH中的寄存器值来实现。ODUa可以自适应速率，不用通过业务实现模块202进行 改写。比如在接入OTU1业务时，由业务实现模块202通过动态配置接口改写GTH中的寄存器值，使GTH接入速率与第二重配区域的速率相匹配，而ODUa可以自适应速率，所以第二静态区域与第二重配区域的速率能匹配；当在接入OTU0业务时，由业务实现模块202通过动态配置接口改写GTH中的寄存器值，使GTH接入速率与第二重配区域的速率相匹配，而ODUa可以自适应速率，所以第二静态区域与第二重配区域的速率能匹配；当接入STM1/4业务时，由业务实现模块202通过动态配置接口改写GTH中的寄存器值，使GTH接入速率与第二重配区域的速率相匹配，而ODUa可以自适应速率，所以第二静态区域与第二重配区域的速率能匹配；当接入STM16业务时，由业务实现模块202通过动态配置接口改写GTH中的寄存器值，使GTH接入速率与第二重配区域的速率相匹配，而ODUa可以自适应速率，所以第二静态区域与第二重配区域的速率能匹配。
为了使静态区域能适应不同业务的速率，采用改写GTY、GTH中寄存器值的方式，来实现在重配区域接入不同速率的业务时，使得静态区域的速率与重配区域的速率相匹配，由此实现对静态区域的动态配置，这样就可以解决对接入速率不一致的业务进行动态的切换，实现业务接入的多样性，大大提高了业务配置的灵活性，使得在节约配置空间的同时，实现业务的灵活配置。
根据本实施例提供的用于可编程器件的业务实现装置，通过业务划分模块201将至少一个待实现业务的实现电路划分为可配置电路及重配电路；根据划分结果，选择可编程器件的静态区域及重配区域；业务实现模块202将重配电路的位流文件写入重配区域，将可配置电路的配置参数写入静态区域；采用上述方案，合理划分可编程器件的静态区域及重配区域，采用重配区域来减小位流文件的大小，节约配置空间；同时为了使静态区域能适应不同速率的业务，采用将可配置电路的配置参数写入静态区域的方式，来实现在重配区域接入不同速率的业务时，使得静态区域的速率与重配区域的速率相匹配，由此实现对静态区域的动态配置，这样就可以解决对接入速率不一致的业务进行动态的切换，实现业务接入的多样性，大大提高了业务配置的灵活性，使得在节约配置空间的同时，实现业务的灵活配置。
本实施例还提供一种通信终端，参见图6，该通信终端包括：可编程器件 301、处理器302及存储器303，还可以包括通信接口(Communications Interface)304。其中，处理器302可以调用存储器303中的逻辑指令，以
将处理流程的相似度大于阈值的多个待实现业务的实现电路中的共用电路划分为可配置电路，将所述实现电路中除共用电路外的其余电路划分为重配电路；为所述重配电路分配可编程器件的重配区域，为所述可配置电路分配与所述重配区域对应的可编程器件的静态区域；以及将所述重配电路的位流文件写入所述重配区域，并将所述可配置电路的配置参数写入所述静态区域；
可编程器件301用于在处理器302的控制下实现通信业务。通信接口304可以用于所述通信终端与外部进行信息传输。
此外，上述的存储器303中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本公开的技术方案可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本公开各个实施例所述方法的全部或部分步骤。而前述的存储介质可以是非暂态存储介质，包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质，也可以是暂态存储介质。
在另一实施例中还提供一种计算机存储介质，计算机存储介质中存储有计算机可执行指令，计算机可执行指令用于执行实施例一中任一项的用于可编程器件的业务实现方法。
显然，本领域的技术人员应该明白，上述本实施例的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储介质(ROM/RAM、磁碟、光盘)中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。所以，本公开不限制于任何特定的硬件和软件结合。
工业实用性
本公开合理划分可编程器件的静态区域及重配区域，采用重配区域来减小位流文件的大小，节约配置空间；同时为了使静态区域能适应不同速率的业务，采用将可配置电路的配置参数写入静态区域的方式，来实现在重配区域接入不同速率的业务时，使得静态区域的速率与重配区域的速率相匹配，由此实现对静态区域的动态配置，这样就可以解决对接入速率不一致的业务进行动态的切换，实现业务接入的多样性，大大提高了业务配置的灵活性，使得在节约配置空间的同时，实现业务的灵活配置。

Claims (11)

  1. 一种用于可编程器件的业务实现方法，包括：
    将处理流程的相似度大于阈值的多个待实现业务的实现电路中的共用电路划分为可配置电路，将所述实现电路中除共用电路外的其余电路划分为重配电路；
    为所述重配电路分配可编程器件的重配区域，为所述可配置电路分配与所述重配区域对应的可编程器件的静态区域；以及
    将所述重配电路的位流文件写入所述重配区域，并将所述可配置电路的配置参数写入所述静态区域。
  2. 如权利要求1的业务实现方法，其中，所述将多个待实现业务的实现电路划分为可配置电路及重配电路包括：获取多个待实现业务的处理流程；
    比对所述多个待实现业务的处理流程，将处理流程相似度大于阈值的多个待实现业务，划分为同一类型的可重配业务组；
    属于所述同一类型的可重配业务组中的多个待实现业务称为多个同组待实现业务，所述多个同组待实现业务的共用电路为可配置电路，将所述同组待实现业务的实现电路中除所述共用电路外的其余电路划分为重配电路。
  3. 如权利要求2所述的业务实现方法，其中，为所述重配电路分配可编程器件的重配区域，为所述可配置电路分配与所述重配区域对应的可编程器件的静态区域包括：
    根据所有所述可重配业务组的总数量，选择对应数量的重配区域；
    为所述重配电路分配可编程器件的重配区域；
    根据所述可配置电路选择可编程器件中与所述重配区域对应的静态区域。
  4. 如权利要求1至3任一项所述的业务实现方法，其中，将所述重配电路的位流文件写入所述重配区域，将所述可配置电路的配置参数写入所述静态区域包括：
    读取所述待实现业务的位流文件，将所述位流文件写入所述待实现业务的重配区域；
    获取所述待实现业务的运行参数，作为所述配置参数，写入所述静态区域。
  5. 如权利要求4所述的业务实现方法，其中，所述写入所述静态区域包括：通过所述静态区域的动态配置接口，将所述配置参数写入所述静态区域。
  6. 一种用于可编程器件的业务实现装置，包括：业务划分模块及业务实现模块，其中，
    所述业务划分模块设置为将处理流程的相似度大于阈值的多个待实现业务的实现电路中的共用电路划分为可配置电路，将所述实现电路中除共用电路外的其余电路划分为重配电路；以及为所述重配电路分配可编程器件的重配区域，为所述可配置电路分配与所述重配区域对应的可编程器件的静态区域；
    所述业务实现模块设置为将所述重配电路的位流文件写入所述重配区域，并将所述可配置电路的配置参数写入所述静态区域。
  7. 如权利要求6所述的业务实现装置，其中，所述业务划分模块是设置为获取多个待实现业务的处理流程，比对所述多个待实现业务的处理流程，将处理流程相似度大于阈值的待实现业务，划分为同一类型的可重配业务组，将可重配业务组中的多个待实现业务称为多个同组待实现业务，所述多个同组待实现业务的共用电路为可配置电路，将所述同组待实现业务的实现电路中除所述共用电路外的其余电路划分为重配电路。
  8. 如权利要求7所述的业务实现装置，其中，所述业务划分模块是设置为根据所有待实现业务归属的可重配业务组的总数量，选择对应数量的重配区域，为所述重配电路分配可编程器件的重配区域，以及根据所述可配置电路选择可编程器件中与所述重配区域对应的静态区域。
  9. 如权利要求6至8任一项所述的业务实现装置，其中，所述业务实现模块是设置为读取所述待实现业务的位流文件，将所述位流文件写入所述待实现业务的重配区域，获取所述待实现业务的运行参数，作为所述配置参数，通过所述静态区域的动态配置接口，将所述配置参数写入所述静态区域。
  10. 一种通信终端，包括：可编程器件、存储器及处理器，其中，
    所述存储器与所述处理器通信连接，所述存储器存储有可被所述处理器执行的指令，所述指令被所述处理器执行，执行下述步骤：
    将处理流程的相似度大于阈值的多个待实现业务的实现电路中的共用电路划分为可配置电路，将所述实现电路中除共用电路外的其余电路划分为重配电 路；
    为所述重配电路分配可编程器件的重配区域，为所述可配置电路分配与所述重配区域对应的可编程器件的静态区域；以及
    将所述重配电路的位流文件写入所述重配区域，并将所述可配置电路的配置参数写入所述静态区域；
    其中，所述可编程器件用于在所述处理器的控制下实现所述通信业务。
  11. 一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行权利要求1-5任一项所述的方法。
PCT/CN2017/090881 2016-06-29 2017-06-29 用于可编程器件的业务实现方法、装置和通信终端 WO2018001329A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610493635.9A CN107544819B (zh) 2016-06-29 2016-06-29 一种用于可编程器件的业务实现方法、装置和通信终端
CN201610493635.9 2016-06-29

Publications (1)

Publication Number Publication Date
WO2018001329A1 true WO2018001329A1 (zh) 2018-01-04

Family

ID=60785877

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/090881 WO2018001329A1 (zh) 2016-06-29 2017-06-29 用于可编程器件的业务实现方法、装置和通信终端

Country Status (2)

Country Link
CN (1) CN107544819B (zh)
WO (1) WO2018001329A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110708513B (zh) * 2019-10-18 2021-06-01 中国科学院长春光学精密机械与物理研究所 一种8k视频多核异构处理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600845A (en) * 1994-07-27 1997-02-04 Metalithic Systems Incorporated Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfigurable instruction execution means and method therefor
CN103677916A (zh) * 2013-12-10 2014-03-26 中国航空工业集团公司第六三一研究所 一种基于fpga的在线重配置系统及方法
CN104536755A (zh) * 2014-12-29 2015-04-22 深圳市国微电子有限公司 可编程逻辑器件重构方法及装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461091C (zh) * 2004-08-24 2009-02-11 华盛顿大学 用可重新配置硬件进行内容检测的方法和系统
CN100508502C (zh) * 2006-12-22 2009-07-01 清华大学 基于cam的宽带网络业务流按每流排队的可扩展的装置
CN101741593B (zh) * 2008-11-19 2012-07-04 华为技术有限公司 一种动态加载业务板的方法和动态加载系统
CN101441674B (zh) * 2008-12-15 2010-08-11 浙江大学 基于fpga的动态可重构系统的分片配置方法
CN101788931B (zh) * 2010-01-29 2013-03-27 杭州电子科技大学 一种硬件实时容错的动态局部可重构系统
CN102147735B (zh) * 2010-02-10 2014-06-04 华为技术有限公司 接口单板和业务逻辑加载的方法
US8299833B2 (en) * 2010-06-09 2012-10-30 International Business Machines Corporation Programmable control clock circuit including scan mode
CN102281477B (zh) * 2011-08-18 2018-02-16 中兴通讯股份有限公司 一种实现otn业务映射及解映射的方法和装置
CN103019947B (zh) * 2012-11-28 2016-02-24 复旦大学 一种fpga芯片配置信息模型的层次化构建方法
CN203204615U (zh) * 2013-03-15 2013-09-18 上海安路信息科技有限公司 可适应多种数据流计算模式的动态可重构系统
CN103259733B (zh) * 2013-05-15 2016-12-28 杭州华三通信技术有限公司 一种子卡单元动态适配方法和线卡板
WO2015113211A1 (zh) * 2014-01-28 2015-08-06 华为技术有限公司 一种可重入资源调度方法、设备及系统
US9286952B2 (en) * 2014-06-30 2016-03-15 Lattice Semiconductor Corporation SRAM with two-level voltage regulator
US9299396B1 (en) * 2014-07-15 2016-03-29 Altera Corporation Programmable integrated circuits with in-operation reconfiguration capability
CN105282768A (zh) * 2014-07-25 2016-01-27 中兴通讯股份有限公司 重配置方法及装置
CN104580409B (zh) * 2014-12-24 2017-12-22 广州酷狗计算机科技有限公司 业务请求处理方法、服务器及终端

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600845A (en) * 1994-07-27 1997-02-04 Metalithic Systems Incorporated Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfigurable instruction execution means and method therefor
CN103677916A (zh) * 2013-12-10 2014-03-26 中国航空工业集团公司第六三一研究所 一种基于fpga的在线重配置系统及方法
CN104536755A (zh) * 2014-12-29 2015-04-22 深圳市国微电子有限公司 可编程逻辑器件重构方法及装置

Also Published As

Publication number Publication date
CN107544819A (zh) 2018-01-05
CN107544819B (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
CA2918091C (en) System and method for memory channel interleaving with selective power or performance optimization
US9110795B2 (en) System and method for dynamically allocating memory in a memory subsystem having asymmetric memory components
US10886218B2 (en) Fabric die to fabric die interconnect for modularized integrated circuit devices
US11714941B2 (en) Modular periphery tile for integrated circuit device
JP2000311156A (ja) 再構成可能並列計算機
US11062070B2 (en) Die to die interconnect structure for modularized integrated circuit devices
CN111183419A (zh) 可编程设备和处理系统在集成电路封装中的集成
CN111324461B (zh) 内存分配方法、装置、计算机设备和存储介质
CN108845958B (zh) 一种交织器映射和动态内存管理系统及方法
US9904577B2 (en) Hybrid heterogeneous host system, resource configuration method and task scheduling method
DE102020103570A1 (de) Host-definierte bandbreitenzuweisung für ssd-aufgaben
DE112016006026T5 (de) Methoden zur skalierbaren endpunktadressierung für parallele anwendungen
WO2018001329A1 (zh) 用于可编程器件的业务实现方法、装置和通信终端
US9703516B2 (en) Configurable interface controller
CN114521251A (zh) 多层存储器的灵活配给
CN111581152A (zh) 可重构硬件加速soc芯片系统
US20130103899A1 (en) System on chip with reconfigurable sram
US9503096B1 (en) Multiple-layer configuration storage for runtime reconfigurable systems
CN105760310A (zh) 地址分配方法及ddr控制器
CN110825667B (zh) 一种低速io设备控制器的设计方法和结构
US7292729B2 (en) Device, system, and method for contiguous compressed data
US9853644B2 (en) Multiple-layer configuration storage for runtime reconfigurable systems
KR101610697B1 (ko) 공유 구성 가능 물리적 계층
CN116938849B (zh) 流表规格智能调整方法及相关设备
US11093381B2 (en) Sharing method, apparatus, storage medium, and terminal

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17819326

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17819326

Country of ref document: EP

Kind code of ref document: A1