CN203204615U - 可适应多种数据流计算模式的动态可重构系统 - Google Patents

Abstract

本实用新型涉及可重构电路与系统技术领域，公开了一种可适应多种数据流计算模式的动态可重构系统。本实用新型中，该动态可重构系统包括嵌入式微处理器、配置控制器、多端口内存控制器和多个可重构处理单元，各可重构处理单元采用分离的数据流通信接口和控制接口，从而嵌入式微处理器可对各可重构处理单元的功能和互联结构进行动态配置，以适应多种数据流计算模式；与采用总线以及FSL结构的传统系统相比，本实用新型充分利用FPGA的资源可重构特性，在运行时通过与数据流计算模式相匹配的功能和结构配置，提高了通信带宽和数据流驱动应用的处理性能，并且具有良好的结构适应性和可扩展性，对于面向数据流处理的动态可重构系统具有重要意义。

Description

可适应多种数据流计算模式的动态可重构系统

技术领域

本实用新型涉及可重构电路与系统技术领域，特别涉及可适应多种数据流计算模式的动态可重构系统。

背景技术

以现场可编程门阵列（Field Programmable Gate Array，FPGA）为基础的动态可重构系统从被提出开始，就在数据加密/解密处理、多媒体处理以及数字信号处理等数据流驱动应用中显示出良好的计算性能和可重配置灵活性。上述应用中的数据流处理模块，通常采用分离-聚合（Fork-Join）、流水线（Pipeline）和反馈环（Feedback Loop）三种基本的数据流计算模式或者上述数据流计算模式的组合来实现。

近年来，随着FPGA规模的不断扩大，动态可重构系统内部已经能够容纳多个粗粒度的可重构处理单元，并且各可重构处理单元的功能可动态配置、并行执行，为在单芯片内利用可重构处理单元之间的互联，实现不同的数据流计算模式提供了可能。然而，现有的动态可重构系统大多采用基于总线或者快速单一链路（Fast Simplex Link,FSL）的互联方式，虽然可重构处理单元功能可动态配置，但接口通信带宽有限、系统结构固定不变。正是这种接口设计方式和数据流计算特征的不匹配、固定系统结构和数据流计算模式的不匹配，不能适应多种数据流计算模式的处理需求，使得数据流驱动应用的性能不能得到有效的提升。

实用新型内容

本实用新型的目的在于提供一种可适应多种数据流计算模式的动态可重构系统，该系统支持数据流互联结构的动态配置，提高了数据流驱动应用的处理性能，并且具有良好的结构适应性和可扩展性。

为解决上述技术问题，本实用新型的实施方式公开了一种可适应多种数据流计算模式的动态可重构系统，包括：通过系统总线相互电连接的多个可重构处理单元、嵌入式微处理器、配置控制器和多端口内存控制器，其中，上述可重构处理单元包括数据流通信接口、控制接口、数据流互联控制器和数据流计算功能模块，该数据流互联控制器通过上述数据流通信接口与上述多端口内存控制器和其它可重构处理单元电连接，该数据流互联控制器和上述数据流计算功能模块通过输入、输出通道相互电连接，并通过上述控制接口与系统总线电连接；

上述嵌入式微处理器，用于根据配置信息控制上述配置控制器通过上述控制接口对上述数据流计算功能模块进行功能配置，和通过上述控制接口控制上述数据流互联控制器对上述数据流通信接口互联进行结构配置，以适应预定义的数据流计算模式；

上述多端口内存控制器，用于控制上述嵌入式微处理器与上述可重构处理单元间的信息传递。

本实用新型实施方式与现有技术相比，主要区别及其效果在于：

本实用新型的动态可重构系统包括多个可重构处理单元、嵌入式微处理器、配置控制器和多端口内存控制器，其中各可重构处理单元采用分离的数据流通信接口和控制接口，从而上述嵌入式微处理器可对各可重构处理单元的功能和互联结构进行动态配置，以适应多种数据流计算模式的需要；与采用总线结构以及FSL结构的传统动态可重构系统相比，本实用新型充分利用FPGA的资源可重构特性，在运行时通过与数据流计算模式相匹配的功能和结构配置，提高了通信带宽和数据流驱动应用的处理性能，并且具有良好的结构适应性和可扩展性，对于面向数据流处理的动态可重构系统具有重要意义。

进一步地，通过采用全局数据存储器，可处理数据量较大的任务，适应各种情况下的数据处理，灵活性较大。

进一步地，通过系统控制器访问外部存储器，可较快速地读取文件，以加速动态配置。

附图说明

图1是本实用新型第一实施方式中一种可适应多种数据流计算模式的动态可重构系统的结构示意图；

图2是本实用新型第一实施方式中一种可适应多种数据流计算模式的动态可重构系统中可重构处理单元的结构示意图；

图3是本实用新型第一实施方式中一种数据流计算模式的示意图；

图4是本实用新型第一实施方式中一种数据流计算模式的示意图；

图5是本实用新型第一实施方式中一种数据流计算模式的示意图；

图6是本实用新型第二实施方式中一种可适应多种数据流计算模式的动态可重构系统的结构示意图；

图7是本实用新型第三实施方式中一种可适应多种数据流计算模式的动态可重构系统的运作方法的流程示意图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的实施方式作进一步地详细描述。

本实用新型第一实施方式涉及一种可适应多种数据流计算模式的动态可重构系统。图1是该动态可重构系统的结构示意图，图2是该动态可重构系统中可重构处理单元的结构示意图。

如图1所示，该动态可重构系统包括：通过系统总线相互电连接的多个可重构处理单元、嵌入式微处理器、配置控制器和多端口内存控制器。

嵌入式微处理器(Microprocessor Unit，MPU)由通用计算机中的CPU演变而来。与通用计算机中的CPU不同的是，在嵌入式应用中，将微处理器装配在专门设计的电路板上，只保留和嵌入式应用紧密相关的功能硬件，去除其他的冗余功能部分，这样就以最低的功耗和资源实现嵌入式应用的特殊要求。此外，为了满足嵌入式应用的特殊要求，嵌入式微处理器在工作温度、抗电磁干扰、可靠性等方面相对通用计算机中的CPU都做了各种增强。本实施方式中，上述嵌入式微处理器主要应用于FPGA中，是嵌入FPGA内部与FPGA逻辑紧耦合的硬核处理器或软核处理器。

内存控制器是计算机系统内部控制内存并且通过内存控制器使内存与CPU之间交换数据的重要组成部分。本实施方式中，上述多端口内存控制器用于控制在嵌入式微处理器和多个可重构处理单元间的信息传递。

上述可重构处理单元包括数据流通信接口、控制接口、数据流互联控制器和数据流计算功能模块，如图2所示，该数据流互联控制器通过上述数据流通信接口与上述多端口内存控制器和其它可重构处理单元电连接，该数据流互联控制器和上述数据流计算功能模块通过输入、输出通道相互电连接，并通过上述控制接口与上述系统总线电连接。

可以理解，上述数据流通信接口是可配置的、点对点方式的高速数据流通信接口，其可以是正向的、反向的或是双向的，根据需要分布于各可重构处理单元间。

作为可选实施方式，上述数据流互联控制器是通过分散在各可重构处理单元内部的可配置多路开关（MUX）实现的，这些多路开关的选通与否由可重构处理单元内部的寄存器进行控制，设计特点在于简单实用。然而，如果可重构处理单元个数较多（>3）的话，上述“分散式的数据流互联控制器”在面积上可能就比较浪费了。在本实用新型的其他实施方式中，也可以通过一个集中的数据流互联控制器来实现，这个数据流互联控制器是一个单独设计的IP（知识产权）核，直接由嵌入式微处理器对其进行控制，实现数据流通道的互联。集中式设计方法比分散式设计方法复杂，但在单元个数多的情况下，在面积上有优势。

上述嵌入式微处理器用于读取具有数据依赖关系的硬件任务和软件任务，根据该硬件任务和软件任务建立与预定义的数据流计算模式相适应的功能配置信息和数据流互联结构配置信息。如该嵌入式微处理器对所有读取的硬件任务和软件任务进行遍历，记录各硬件任务和其他软件任务或硬件任务之间的数据依赖关系，建立硬件任务配置队列（功能配置信息）和数据互联结构配置表（数据流互联结构配置信息）。

上述嵌入式微处理器还用于根据该功能配置信息控制上述配置控制器通过上述控制接口对上述数据流计算功能模块进行功能配置。鉴于功能配置是本领域技术人员的公知常识，在此不再赘述。

上述嵌入式微处理器根据该数据流互联结构配置信息通过上述控制接口控制上述数据流互联控制器对上述数据流通信接口互联进行结构配置，以适应预定义的数据流计算模式。

可以理解，根据Xilinx动态可重构系统设计流程，数据流通信接口和控制接口都位于静态区域（Static Region），数据流计算功能模块位于可重构区域（Reconfigurable Region），并且上述计算功能模块的动态配置不影响其它静态部分的正常运行。

一旦功能和数据流互联结构配置结束，各可重构处理单元可按照预定义的数据流计算模式，通过上述多端口内存控制器不断地接收数据，内部的数据流计算功能模块不断地将这些数据读入本地数据输入缓冲区、进行数据处理，再发送本地数据缓冲区中的处理结果。

上述动态可重构系统适应的多种数据流计算模式包括分离-聚合、流水线、反馈环及其组合等。具体介绍如下：

在一个优选的例子中，使用Xilinx Virtex-4XC4VFX60FPGA作为硬件平台，其中包括PowerPC405硬核微处理器、HWICAP（Hardware InternalConfiguration Access Port）配置控制器IP（Intellectual Property，知识产权）核、多端口内存控制器IP核以及三个可重构处理单元。可以理解，在本实用新型的其他实施方式中，可重构处理单元也可以是两个、四个或更多个。

所述微处理器、配置控制器、多端口内存控制器以及三个可重构处理单元分别连接处理器本地总线（Processor Local Bus，PLB）。所以，在本实施例中，所述可重构处理单元采用基于PLB总线的控制接口、Xilinx LocalLink数据流通信接口。可重构处理单元与多端口内存控制器之间、可重构处理单元与可重构处理单元之间均通过LocalLink数据流通信接口进行互联，通过数据流互联结构与计算模式的适配，支持不同种类的并行，进一步提升计算性能和结构适应性。

如图3所示，上述实施例可配置为分离-聚合模式，用于实现基于ECB（Electronic Code Book）方式的AES（Advanced Encryption Standard）加密处理。三个可重构处理单元被配置为AES加密硬件任务，并且各可重构处理单元与多端口内存控制器之间通过LocalLink接口进行互联。运行在可重构处理单元上的AES加密硬件任务、运行在PowerPC405硬核微处理器上的软件任务通过基于LocalLink的数据流通道进行通信，采用单程序多数据（Single Program Multiple Data，SPMD）方式实现数据并行，提升了处理性能。

进一步，如图4所示，上述实施例可配置为流水线模式，用于实现3DES（Triple Data Encryption Standard）加密处理。三个可重构处理单元均被配置为DES加密硬件任务，并且各处理单元之间通过LocalLink接口进行互联。运行在可重构处理单元上的DES加密硬件任务、运行在PowerPC405硬核微处理器上的软件任务通过基于LocalLink接口的数据流通道进行通信，形成宏流水结构，采用流水并行方式提高了处理性能。

上述实施例还可以配置为如图5所示的反馈环模式，用于实现基于CBC（Cipher-Block Chaining）方式的AES加密处理。三个可重构处理单元中的任意两个被配置为AES加密硬件任务，并且输入数据流通道和反馈数据流通道均采用基于LocalLink接口的互联，利用任务并行提升了处理性能，增强了结构适应性。

此外，可以理解，上述动态可重构系统并不限于上述配置，也可采用其他硬件平台进行配置以适应各种数据流计算模式及其组合。

本实用新型的动态可重构系统包括多个可重构处理单元、嵌入式微处理器、配置控制器和多端口内存控制器，其中各可重构处理单元采用分离的数据流通信接口和控制接口，从而上述嵌入式微处理器可对各可重构处理单元的功能和互联结构进行动态配置，以适应多种数据流计算模式的需要。与采用总线结构以及FSL结构的传统动态可重构系统相比，本实用新型充分利用FPGA的资源可重构特性，在运行时通过与数据流计算模式相匹配的功能和结构配置，提高了通信带宽和数据流驱动应用的处理性能，并且具有良好的结构适应性和可扩展性，对于面向数据流处理的动态可重构系统具有重要意义。

本实用新型第二实施方式涉及一种可适应多种数据流计算模式的动态可重构系统。图6是该可适应多种数据流计算模式的动态可重构系统的结构示意图。

第二实施方式在第一实施方式的基础上进行了改进。

如图6所示，上述动态可重构系统还包括全局数据存储器，上述软件任务由指令序列组成，存储于该全局数据存储器中。该全局数据存储器与上述多端口内存控制器电连接，该多端口内存控制器还用于控制上述嵌入式微处理器与上述全局数据存储器间的信息传递。可以理解，上述全局数据存储器可以是同步动态随机存取存储器（Synchronous Dynamic Random AccessMemory,“SDRAM”）、静态随机存储器（Static Random Access Memory，“SRAM”）或其他存储器。

通过采用全局数据存储器，可处理数据量较大的任务，适应各种情况下的数据处理，灵活性较大。

进一步，上述动态可重构系统还包括外部存储器，上述硬件任务是预先综合和映射到上述可重构处理单元中的电路功能模块，其以部分位流文件形式存储于外部存储器中。可以理解，上述外部存储器可以是易失性存储器、也可以是非易失性存储器。优选地，本实施方式中采用FLASH、只读存储器（Read-Only Memory，简称“ROM”）等非易失性存储器，以确保文件的安全性。

此外，上述动态可重构系统还包括系统高级配置系列（AdvancedConfiguration Environment，简称“ACE”）控制器，该ACE控制器分别与上述系统总线、上述外部存储器电连接，用于控制上述嵌入式微处理器与上述外部存储器间的信息传递。

通过该系统ACE控制器访问外部存储器，可较快速地读取文件，以加速动态配置。

可以理解，也可以不使用系统ACE控制器，将这些部分位流文件与上述软件任务一起存储于上述全局数据存储器中。此外，可以理解，也可以不使用系统ACE控制器、外部存储器和全局数据存储器，将所有任务存储于上述嵌入式微处理器的内存中，也能实现本实用新型的技术方案。

此外，上述嵌入式微处理器还用于在上述可重构处理单元处理数据时通过上述控制接口对上述可重构处理单元进行监测，并对异常情况进行处理。

上述嵌入式微处理器用于监测可重构处理单元的运行情况，并对异常情况进行处理可进一步确保各功能配置和结构配置与预定义的数据流模式相适应。

需要说明的是，本实用新型各设备实施方式中提到的各单元都是逻辑单元，在物理上，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现，这些逻辑单元本身的物理实现方式并不是最重要的，这些逻辑单元所实现的功能的组合才是解决本实用新型所提出的技术问题的关键。此外，为了突出本实用新型的创新部分，本实用新型上述各设备实施方式并没有将与解决本实用新型所提出的技术问题关系不太密切的单元引入，这并不表明上述设备实施方式并不存在其它的单元。

本实用新型第三实施方式涉及一种可适应多种数据流计算模式的动态可重构系统的运作方法。图7是该动态可重构系统的运作方法的流程示意图。

该动态可重构系统包括通过系统总线相互电连接的多个可重构处理单元、嵌入式微处理器、配置控制器和多端口内存控制器，上述可重构处理单元包括数据流通信接口、控制接口、数据流互联控制器和数据流计算功能模块，该数据流互联控制器通过上述数据流通信接口与上述多端口内存控制器和其它可重构处理单元电连接，该数据流互联控制器和该数据流计算功能模块通过输入、输出通道相互电连接，并通过上述控制接口与上述系统总线电连接。

可以理解，上述数据流通信接口是可配置的、点对点方式的高速数据流通信接口，其可以是正向的、反向的或是双向的，根据需要分布于各可重构处理单元间。

作为可选实施方式，上述数据流互联控制器由寄存器和至少一个多路开关实现。此外，可以理解，在本实用新型的其他实施方式中，上述数据流互联控制器还可由单独设计的IP核或其他器件来实现。

如图7所示，上述运作方法包括以下步骤：

上述嵌入式微处理器读取具有数据依赖关系的硬件任务和软件任务。

上述嵌入式微处理器根据该硬件任务和软件任务建立与预定义的数据流计算模式相适应的功能配置信息和数据流互联结构配置信息;以及

上述嵌入式微处理器根据该功能配置信息控制上述配置控制器通过上述控制接口对上述数据流计算功能模块进行功能配置，和根据该数据流互联结构配置信息通过上述控制接口控制上述数据流互联控制器对上述数据流通信接口互联进行结构配置，以适应预定义的数据流计算模式。

若配置完成，则启动各可重构处理单元进行数据流处理，否则继续进行配置。

其中，上述多端口内存控制器在上述嵌入式微处理器和多个可重构处理单元间传递数据。

该动态可重构系统适应的多种数据流计算模式包括分离-聚合、流水线、反馈环及其组合等。

本实用新型的动态可重构系统包括多个可重构处理单元、嵌入式微处理器、配置控制器和多端口内存控制器，其中各可重构处理单元采用分离的数据流通信接口和控制接口，从而上述嵌入式微处理器可对各可重构处理单元的功能和互联结构进行动态配置，以实现适应多种数据流计算模式的动态可重构系统。与采用总线结构以及FSL结构的传统动态可重构系统相比，本实用新型充分利用FPGA的资源可重构特性，在运行时通过与数据流计算模式相匹配的功能和结构配置，提高了数据流驱动应用的处理性能，并且具有良好的结构适应性和可扩展性，对于面向数据流处理的动态可重构系统具有重要意义。

本实施方式是与第一实施方式相对应的方法实施方式，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

本实用新型第四实施方式涉及一种可适应多种数据流计算模式的动态可重构系统的运作方法。

第四实施方式在第三实施方式的基础上进行了改进。

如图6所示，上述动态可重构系统还包括系统ACE控制器和外部存储器，上述硬件任务是预先综合和映射到可重构处理单元中的电路功能模块，其以部分位流文件形式存储于外部存储器中。

此外，上述动态可重构系统还包括全局数据存储器，上述软件任务存储于该全局数据存储器中。

在读取该硬件任务和软件任务的步骤中，上述嵌入式微处理器通过上述系统ACE控制器访问上述外部存储器以读取上述部分位流文件，并通过上述多端口内存控制器从上述全局数据存储器中读取上述软件任务。

可以理解，上述外部存储器可以是易失性存储器、也可以是非易失性存储器。优选地，本实施方式中采用FLASH、ROM等非易失性存储器，以确保文件的安全性。

此外，可以理解，上述全局数据存储器可以是SDRAM、SRAM或其他存储器。

通过采用全局数据存储器，可处理数据量较大的任务，适应各种情况下的数据处理，灵活性较大；通过系统ACE控制器访问外部存储器，可较快速地读取文件，以加速动态配置。

可以理解，也可以不使用系统ACE控制器，将这些部分位流文件与上述软件任务一起存储于上述全局数据存储器中。此外，可以理解，也可以不使用系统ACE控制器、外部存储器和全局数据存储器，将所有任务存储于上述嵌入式微处理器的内存中，也能实现本实用新型的技术方案。

此外，上述嵌入式微处理器用于监测上述可重构处理单元的运行情况，并对异常情况进行处理，可进一步确保各功能配置和结构配置与预定义的数据流模式相适应。具体地说：

上述运作方法还包括以下步骤：

在上述可重构处理单元处理数据时，上述嵌入式微处理器通过上述控制接口对上述可重构处理单元进行监测，并对异常情况进行处理。

在一个优选的例子中，基于图5的反馈环模式实现可适应多种数据流计算模式的动态可重构系统的具体方法如下：

数据流处理任务被划分为多个存在数据依赖关系的硬件任务和软件任务，并按照预定义的数据流计算模式进行处理；软件任务由指令序列组成，运行在PowerPC405硬核微处理器（嵌入式微处理器）上；硬件任务是预先综合和映射到可重构处理单元中的电路功能模块，以部分位流文件形式存储在Compact Flash（外部存储器）中；SDRAM存储器（全局数据存储器）作为全局数据缓冲区，用于实现对源数据和结果数据的存储。

上述微处理器对所有任务进行遍历，记录硬件任务与其它软件任务或硬件任务之间的数据依赖关系，建立硬件任务配置队列（功能配置信息）和互联结构配置表（数据流互联结构配置信息）：该微处理器一方面从非易失存储器（外部存储器）中依次读取硬件任务对应的部分位流文件，放入指定的硬件任务预读取缓冲区，建立硬件任务配置队列（功能配置信息）；另一方面，在互联结构配置表（数据流互联结构配置信息）中，描述了与预定义的数据流计算模式相匹配的LocalLink接口互联关系；

该微处理器根据硬件任务配置队列（功能配置信息）和互联结构配置表（数据流互联结构配置信息），对可重构处理单元进行功能和互联结构配置：该微处理器先利用HWICAP配置控制器对可重构处理单元进行功能配置，再通过各可重构处理单元内部控制接口实现对LocalLink数据流互联结构的动态配置；

一旦功能和互联结构配置结束，各可重构处理单元可按照预定义的数据流计算模式不断从LocalLink输入接口接收数据，进行处理，并向LocalLink输出接口发送结果数据；在系统运行时，上述微处理器还可通过可重构处理单元内部控制接口对硬件任务进行状态监测、异常处理。

可以理解，以上各改进组合后形成本实用新型的较佳实施方式，但各改进也可以分别使用。此外，上述动态可重构系统并不限于上述配置，还可采用其他硬件平台进行配置以适应各种数据流计算模式及其组合。

本实施方式是与第二实施方式相对应的方法实施方式，本实施方式可与第二实施方式互相配合实施。第二实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第二实施方式中。

可以理解，本实用新型可用于任何具备动态重构能力的集成电路，如可重构异构多核处理器、面向领域的可重构计算平台。

本实用新型的各方法实施方式均可以以软件、硬件、固件等方式实现。不管本实用新型是以软件、硬件、还是固件方式实现，指令代码都可以存储在任何类型的计算机可访问的存储器中（例如永久的或者可修改的，易失性的或者非易失性的，固态的或者非固态的，固定的或者可更换的介质等等）。同样，存储器可以例如是可编程阵列逻辑（Programmable Array Logic，简称“PAL”）、随机存取存储器（Random Access Memory，简称“RAM”）、可编程只读存储器（Programmable Read Only Memory，简称“PROM”）、只读存储器（Read-Only Memory，简称“ROM”）、电可擦除可编程只读存储器（Electrically Erasable Programmable ROM，简称“EEPROM”）、磁盘、光盘、数字通用光盘（Digital Versatile Disc，简称“DVD”）等等。

虽然通过参照本实用新型的某些优选实施方式，已经对本实用新型进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和范围。

Claims (6)

1.一种可适应多种数据流计算模式的动态可重构系统，其特征在于，包括：通过系统总线相互电连接的多个可重构处理单元、嵌入式微处理器、配置控制器和多端口内存控制器，其中，所述可重构处理单元包括数据流通信接口、控制接口、数据流互联控制器和数据流计算功能模块，所述数据流互联控制器通过所述数据流通信接口与所述多端口内存控制器和其它可重构处理单元电连接，所述数据流互联控制器和所述数据流计算功能模块通过输入、输出通道相互电连接，并通过所述控制接口与所述系统总线电连接；

所述嵌入式微处理器，用于根据配置信息控制所述配置控制器通过所述控制接口对所述数据流计算功能模块进行功能配置，和通过所述控制接口控制所述数据流互联控制器对所述数据流通信接口互联进行结构配置，以适应预定义的数据流计算模式；

所述多端口内存控制器，用于控制所述嵌入式微处理器与所述可重构处理单元间的信息传递。

2.根据权利要求1所述的动态可重构系统，其特征在于，所述数据流互联控制器由寄存器和至少一个多路开关实现。

3.根据权利要求1所述的动态可重构系统，其特征在于，所述系统还包括存储软件任务的全局数据存储器，该全局数据存储器与所述多端口内存控制器电连接；

所述多端口内存控制器，还用于控制所述嵌入式微处理器与所述全局数据存储器间的信息传递。

4.根据权利要求1所述的动态可重构系统，其特征在于，所述系统还包括存储硬件任务的外部存储器和系统高级配置系列ACE控制器，所述ACE控制器分别与所述系统总线、所述外部存储器电连接，用于控制所述嵌入式微处理器与所述外部存储器间的信息传递。

5.根据权利要求1至4中任一项所述的动态可重构系统，其特征在于，所述系统适应的多种数据流计算模式包括分离-聚合、流水线、反馈环及其组合。

6.根据权利要求1至4中任一项所述的动态可重构系统，其特征在于，所述数据流通信接口是可配置的、点对点方式的高速数据流通信接口。

Images