WO2017135734A1 - 차동 및 공통 모드 겸용 필터 - Google Patents

차동 및 공통 모드 겸용 필터 Download PDF

Info

Publication number
WO2017135734A1
WO2017135734A1 PCT/KR2017/001194 KR2017001194W WO2017135734A1 WO 2017135734 A1 WO2017135734 A1 WO 2017135734A1 KR 2017001194 W KR2017001194 W KR 2017001194W WO 2017135734 A1 WO2017135734 A1 WO 2017135734A1
Authority
WO
WIPO (PCT)
Prior art keywords
pair
capacitor
electrodes
disposed
inductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2017/001194
Other languages
English (en)
French (fr)
Inventor
김종수
류재수
황윤호
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amotech Co Ltd
Original Assignee
Amotech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amotech Co Ltd filed Critical Amotech Co Ltd
Priority to CN201780009794.XA priority Critical patent/CN108604889B/zh
Priority to US16/075,406 priority patent/US10566947B2/en
Publication of WO2017135734A1 publication Critical patent/WO2017135734A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0014—Capacitor filters, i.e. capacitors whose parasitic inductance is of relevance to consider it as filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H2007/013—Notch or bandstop filters

Definitions

  • the present invention relates to a differential mode filter, and more particularly, to a differential and common mode combined filter capable of simultaneously removing common mode noise and noise multiplied in a differential line.
  • the noise component is generated by the difference between the signals between the two lines, and this noise component is removed by using a common mode filter.
  • the two lines are arranged along different paths, resulting in different lengths between the two lines. This causes a parallax between the two lines or impedes impedance matching.
  • This common mode filter significantly reduces the impedance difference between the common mode and the differential mode, especially at frequencies around 2 kHz, thereby reducing the common mode noise blocking effect and increasing the insertion loss of the differential mode signal.
  • the present invention has been made in view of the above, and an object thereof is to provide a differential and common mode combined filter which can be used for both modes by simultaneously improving insertion loss for the differential mode together with the common mode.
  • the present invention to solve the above problems is a pair of series inductor consisting of a plurality of coil patterns; Two pairs of parallel capacitors connected across each of said pair of inductors; And a pair of series capacitors connected in parallel with the pair of inductors.
  • the two pairs of parallel capacitors may have a symmetrical structure to have the same value with each other.
  • Cpc is the capacitance of each of the two pairs of parallel capacitors
  • Csc may be a capacitance of each of the pair of series capacitors.
  • the impedance of each of the pair of series inductors may be equal to or greater than the impedance of each of the two pairs of parallel capacitors.
  • the differential and common mode combined filter may further include a pair of input electrodes connected to one end of each of the pair of inductors; A pair of output electrodes connected to the other ends of each of the pair of inductors; And a pair of ground electrodes disposed at right angles to the pair of input electrodes and the pair of output electrodes and connected to the two pairs of parallel capacitors.
  • the present invention is a pair of coil patterns and at least one inductor unit in which a plurality of sheets having through holes are stacked, wherein the pair of coil patterns are connected through the through holes to form a pair of inductors; A pair of input electrodes connected to one end of each of the pair of inductors; A pair of output electrodes connected to the other ends of each of the pair of inductors; A pair of ground electrodes disposed at right angles to the pair of input electrodes and the pair of output electrodes; And at least one capacitor unit stacked on at least one side of the inductor unit and having a plurality of sheets including at least one electrode stacked thereon.
  • the capacitor unit may include at least one first capacitor electrode connected to the pair of ground electrodes; A pair of second capacitor electrodes disposed to face the first capacitor electrode and connected to the pair of input electrodes, respectively; And a pair of third capacitor electrodes disposed to face the first capacitor electrode and connected to the pair of output electrodes, respectively, and include the second capacitor electrode, the third capacitor electrode, and the coil pattern. Two pairs of opposing electrodes form a pair of series capacitors between the pair of input electrodes and the pair of output electrodes.
  • two pairs of parallel capacitors may be formed by the first capacitor electrode, the pair of second capacitor electrodes, and the first capacitor electrode and the pair of third capacitor electrodes.
  • the capacitor unit may be disposed such that at least a portion of the second capacitor electrode and at least one of the third capacitor electrodes face each other.
  • the capacitor unit may include a pair of second capacitor electrodes and a pair of third capacitor electrodes disposed between the two first capacitor electrodes.
  • the capacitor unit may have one first capacitor electrode disposed between the pair of second capacitor electrodes and the pair of third capacitor electrodes.
  • the pair of second capacitor electrodes and the pair of third capacitor electrodes are spaced apart on the same sheet, and the one first capacitor electrode is the pair of second capacitor electrodes and the pair of first capacitors. And a coil pattern of a sheet closest to the capacitor portion of the inductor portion is disposed to face the pair of second capacitor electrodes or the pair of third capacitor electrodes.
  • the series capacitor of can be achieved.
  • the inductor unit may be disposed above or below the capacitor unit.
  • the inductor unit may be disposed between two capacitor units.
  • the capacitor unit may be disposed between two inductor units.
  • the first capacitor electrode may have a larger width than the pair of second capacitor electrodes and the pair of third capacitor electrodes.
  • the present invention is a pair of input electrode; A pair of output electrodes provided on opposite sides of the pair of input electrodes; A pair of ground electrodes disposed at right angles to the pair of input electrodes and the pair of output electrodes; A pair of inductors connected in series between the pair of input electrodes and the pair of output electrodes; Two pairs of parallel capacitors connected in parallel between both ends of each of the pair of inductors and the ground electrode; And a pair of series capacitors connected in parallel with the pair of inductors.
  • the passband for the differential signal is compensated by applying a series capacitor to the common mode filter made of the ⁇ -type filter, it can be used in the differential mode together with the common mode.
  • the present invention can be used in both common and differential modes, eliminating noise without the need for additional filters in applications with relatively high data throughput.
  • FIG. 1 is a perspective view of a differential and common mode combined filter according to an embodiment of the present invention
  • FIG. 2 is an exploded perspective view illustrating a stacking relationship between the differential and common mode filters of FIG. 1;
  • FIG. 3 is a cross-sectional view of the differential and common mode combined filter of FIG.
  • FIG. 4 is a longitudinal cross-sectional view of the differential and common mode combined filter of FIG.
  • FIG. 5 is an equivalent circuit diagram of the differential and common mode combined filter of FIG.
  • FIG. 6 is a frequency characteristic graph showing the insertion loss of the differential and common mode combined filter according to an embodiment of the present invention
  • 10 and 11 are graphs of frequency characteristics showing insertion loss for explaining attenuation characteristics according to the magnitude relationship of capacitances of series capacitors and parallel capacitors in a differential and common mode combined filter according to an embodiment of the present invention
  • 12 and 13 are graphs of frequency characteristics showing insertion loss for explaining flatness characteristics of a passband according to the magnitude relationship of impedances of series inductors and parallel capacitors in a differential and common mode combined filter according to an embodiment of the present invention
  • FIG. 14 and 15 are cross-sectional views illustrating various examples of a capacitor unit in the differential and common mode combined filter of FIG. 1, and
  • 16 to 18 are cross-sectional views illustrating various examples of arrangement of a capacitor unit and an inductor unit in the differential and common mode combined filter of FIG. 1.
  • Differential and common mode combined filter 100 is a plurality of sheet layer 101, ground electrode (103a, 103b), input electrode (104a, 104b), output electrode (105a, 105b), An inductor unit 110 and a capacitor unit 120 are included.
  • the plurality of sheet layers 101 is formed by stacking a plurality of sheets having a pattern, and according to an electrode or a pattern formed on each sheet, the inductor unit 110 and the capacitor unit 120.
  • the inductor 110 and the capacitor 120 is formed in a pair, each of which constitutes a low pass filter (102a, 102b).
  • the ground electrodes 103a and 103b are disposed at right angles to the pair of input electrodes 104a and 104b and the pair of output electrodes 105a and 105b, and the plurality of sheets It consists of a pair on both sides of layer 101.
  • the ground electrodes 103a and 103b are electrically connected to some electrodes of the capacitor unit 120.
  • the input electrodes 104a and 104b are disposed on one side of the plurality of sheet layers 101 and are formed in pairs.
  • the differential signals composed of pairs may be input to the input electrodes 104a and 104b.
  • the output electrodes 105a and 105b are disposed in the sheet layer 101 to face the input electrodes 104a and 104b and are formed in pairs. Filtered signal pairs may be output to the output electrodes 105a and 105b.
  • the input electrodes 104a and 104b and the output electrodes 105a and 105b are electrically connected to both ends of the inductor 110 as shown in FIG. 4. That is, the pair of input electrodes 104a and 104b are connected to one end of the inductor unit 110, and the pair of output electrodes 105a and 105b are connected to the other end of the inductor unit 110.
  • the input electrodes 104a and 104b and the output electrodes 105a and 105b are merely named for convenience of description, and the input electrodes 104a and 104b and the output electrodes 105a and 105b reverse their functions. Can be used as That is, a signal may be input to the output electrodes 105a and 105b and a signal from which noise is removed may be output to the input electrodes 104a and 104b.
  • the inductor unit 110 is formed by stacking a plurality of sheets 101-1 to 101-10, and each sheet has a pair of coil patterns 111 to 114, 111 ′ to 114 ′, drawing patterns 115 and 116, and a penetrating layer. Holes 111a to 114a and 111a 'to 114a' and 116a are provided. Here, the pair of coil patterns 111 to 114, 111 'to 114' are connected through the through holes 111a to 114a and 111a 'to 114a' and 116a of each sheet to form a pair of inductors.
  • the inductor unit 110 may be disposed above the capacitor unit 120.
  • the pair of coil patterns 111 to 114, 111 ′ to 114 ′ may be wound in different directions. That is, the coil patterns 111 to 114, 111 ′ to 114 ′ of the first low pass filter 102a and the coil patterns 111 to 114, 111 ′ to 114 ′ of the second low pass filter 102b are different from each other. Can be wound in a direction.
  • the coil patterns 111 to 114, 111 ′ to 114 ′ of the first low pass filter 102a are wound clockwise, and the coil patterns 111 to 114 and 111 of the second low pass filter 102b. ' ⁇ 114') may be wound counterclockwise.
  • the phase of the current is changed by 180 degrees so that the magnetic fields generated by the coil patterns are opposite to each other. . Therefore, the EMI noise emitted by the coil pattern may be canceled to block radiation to the outside.
  • the lead pattern 115 is used to connect the inductor and the input electrodes 104a and 104b and may be provided on the lowermost sheet 101-10 in the inductor 110.
  • the lead pattern 116 is used to connect the inductor and the output electrodes 105a and 105b and may be provided on the uppermost sheet 101-1 in the inductor 110.
  • the number of sheets forming the inductor unit 110 is not limited to a specific number, and may be determined according to the capacity of the inductor formed by the coil pattern.
  • the coil pattern provided in each sheet is not limited to the shape shown in Figure 2, for example, may be formed in a loop form.
  • the capacitor unit 120 is formed by stacking a plurality of sheets 101-11 to 101-17, and each sheet includes at least one capacitor electrode 121, 121 ′, 122, 124, 124 ′, and 125 ′.
  • the capacitor unit 120 may be stacked below the inductor unit 110.
  • the capacitor unit 120 includes first capacitor electrodes 121, 121 ′ and 122, second capacitor electrodes 124 and 124 ′, and third capacitor electrodes 125 and 125 ′.
  • the first capacitor electrodes 121, 121 ′ and 122 are connected to the pair of ground electrodes 103a and 103b.
  • the first capacitor electrode 121 is provided on the sheet 101-11
  • the first capacitor electrode 122 is provided on the sheet 101-14
  • the first capacitor electrode 121 ' May be provided on the sheets 101-17.
  • the second capacitor electrodes 124 and 124 ′ and the third capacitor electrodes 125 and 125 ′ are provided. It may be provided with a larger width than).
  • Each of the second capacitor electrodes 124 and 124 ' is formed as a pair, and is disposed to face the first capacitor electrodes 121 and 121', and is connected to the pair of input electrodes 104a and 104b, respectively. That is, the second capacitor electrode 124 is provided in pairs on the sheet 101-12 disposed below the sheet 101-11, and the second capacitor electrode 124 'is formed of the sheet ( A pair may be provided on the sheet 101-16 disposed above the 101-17.
  • Each of the third capacitor electrodes 125 and 125 ′ is formed in a pair, is disposed to face the first capacitor electrode 122, and is connected to the pair of output electrodes 105a and 105b, respectively. That is, the third capacitor electrode 125 is provided in pairs on the sheets 101-13 disposed above the sheet 101-14, and the third capacitor electrode 125 ′ is disposed on the sheet ( It may be provided in pairs on the sheet 101-15 disposed below the 101-14.
  • the first capacitor electrodes 121, 121 ′, 123 are provided in three, and the second capacitor electrodes 124, 124 ′ and the third capacitor electrodes 125, 125 ′ are shown as being composed of two pairs, respectively.
  • the present invention is not limited thereto, and the number of the capacitor electrodes may be determined according to the capacitance of the capacitor formed by the capacitor electrode. For example, in FIG. 2, the sheets 101-15 to 101-17 may be omitted, and as a result, the first capacitor electrode 121 ′, the second capacitor electrode 124 ′, and the The third capacitor electrode 125 ′ may be omitted.
  • the capacitor unit 120 has the second capacitor electrode 124 or 124 'and the third capacitor electrode 125 or 125' between two of the first capacitor electrodes 121, 122 or 121 ', 122. Can be deployed.
  • one of the first capacitor electrode 121 and the pair of second capacitor electrodes 124 opposite to each other form a capacitor C P2 connected in parallel to one side of the pair of inductors
  • the other One of the first capacitor electrode 122 and the pair of third capacitor electrodes 125 opposite to each other may form a capacitor C P1 connected in parallel to the other side of the pair of inductors.
  • one of the first capacitor electrode 121 'and the pair of second capacitor electrodes 124' opposite to each other form a capacitor C P1 connected in parallel to one side of the pair of inductors.
  • the other first capacitor electrode 122 and the pair of third capacitor electrodes 125 ′ opposite to each other may form a capacitor C P2 connected in parallel to the other side of the pair of inductors.
  • the pair of second capacitor electrodes 124 or 124 'and the pair of third capacitor electrodes 125 or 125' are disposed to face each other, whereby the pair of input electrodes 104a and 104b.
  • a pair of series capacitors C S can be formed between the pair of output electrodes 105a and 105b.
  • the differential and common mode combined filter 100 includes two low pass filters 102a and 102b, each of which has a series inductor L, two parallel capacitors C P1 , C P2 ), and a series capacitor C S.
  • the inductor L includes a plurality of coil patterns 111 to 114, 111 ′ to 114 ′, and is disposed in series between the input electrodes 104a and 104b and the output electrodes 105a and 105b.
  • the parallel capacitor C P1 is disposed in parallel between the connection point of the inductor L and the input electrodes 104a and 104b and the ground electrodes 103a and 103b, and the parallel capacitor C P2 is connected to the inductor ( L may be disposed in parallel between the connection point of the output electrodes 105a and 105b and the ground electrodes 103a and 103b.
  • the ⁇ -type low pass filter may be configured by the inductor L and two parallel capacitors C P1 and C P2 .
  • the series capacitor C S is disposed in series between the input electrodes 104a and 104b and the output electrodes 105a and 105b and disposed in parallel with the inductor L.
  • the differential and common mode combined filter 100 includes the series capacitor C S in parallel with the inductor L to compensate the impedance of the inductor L, The ripple component can be removed.
  • a sharp slope characteristic may be achieved in frequency characteristics with respect to the differential signal.
  • the ripple component of the filter has a large ripple component.
  • the differential and common mode combined filter 100 not only has almost similar insertion loss for both the differential mode and the common mode, but also the slope characteristic of the cutoff is improved, and the ripple component in the pass band is improved. Flatness was secured with little.
  • the filter's elaborate cutoff characteristics (commonly called the 'kirt characteristic') as the noise frequency region to be removed and the signal region to pass through are close. ) Is required.
  • the ⁇ -type low pass filter as shown in Figure 8, can be provided with excellent blocking characteristics only when the slope of the cutoff is formed rapidly.
  • the capacitance of the series capacitor Cs is too small compared to the capacitance of the parallel capacitors C P1 , C P2 , in particular, the capacitance Cs of the series capacitor Cs is the parallel capacitor C P1 .
  • the slope of the cutoff is formed smoothly so that noise of adjacent frequencies cannot be appropriately attenuated.
  • the ⁇ -type lowpass filter as shown in Figure 10, should have a large attenuation value in the noise attenuation band as a whole can provide excellent attenuation characteristics.
  • the capacitance of the series capacitor Cs is too large compared to the capacitance of the parallel capacitors C P1 , C P2 , in particular, the capacitance Cs of the series capacitor Cs is the parallel capacitor C P1 .
  • the attenuation characteristic is deteriorated due to the overall small attenuation value in the noise attenuation band.
  • Cpc is the capacitance of each of the two pairs of parallel capacitors
  • Csc is the capacitance of each of the pair of series capacitors.
  • the ⁇ -type lowpass filter as shown in Figure 12, can provide the desired flatness characteristics must be removed ripple in the pass band.
  • ripple is generated in the high frequency region of the pass band to provide desired flatness characteristics. Cannot provide, resulting in signal loss.
  • the impedance of the series inductor L is preferably equal to or greater than the impedance of each of the parallel capacitors C P1 and C P2 .
  • each of the two parallel capacitors C P1 and C P2 connected to one inductor L has the same value. It is preferable to have. That is, each of the parallel capacitors C P1 and C P2 may have a symmetrical structure to have the same value.
  • the differential filter and the common mode filter 100 may configure the capacitor unit 120 in various ways.
  • any one of the low pass filters 102a and 120b will be described as a reference, and therefore, the second capacitor electrode and the third capacitor electrode may be paired without being specifically specified.
  • one first capacitor electrode 126 may be disposed between the second capacitor electrode 127 and the third capacitor electrode 128. . That is, since the first capacitor electrode 126 and the second capacitor electrode 124 are disposed to face each other, one parallel capacitor C P1 is formed, and the first capacitor electrode 126 and the third capacitor are disposed. Since the electrodes 128 are disposed to face each other, the other parallel capacitor C P2 is formed.
  • the second capacitor electrode 127 and the third capacitor electrode 128 may be disposed to face each other. That is, between the input electrode 104a and the output electrode 105a, the first capacitor electrode 126 is provided with a shorter length than the second capacitor electrode 127 and the third capacitor electrode 128. And a central portion between the input electrodes 104a and 104b and the output electrodes 105a and 105b.
  • the first capacitor electrode 126 is not interposed between the second capacitor electrode 127 and the third capacitor electrode 128 in both regions of the first capacitor electrode 126. Since the electrode 127 and the third capacitor electrode 128 are disposed to face each other, a series capacitor C S may be implemented.
  • the second capacitor electrode 129 and the third capacitor electrode 129 ′ may be spaced apart on the same sheet.
  • the second capacitor electrode 129 may be connected to the input electrode 104a, and the third capacitor electrode 129 'may be connected to the output electrode 105a.
  • the first capacitor electrode 126 ′ may be disposed to face the second capacitor electrode 129 and the third capacitor electrode 129 ′, respectively. That is, the first capacitor electrode 126 ′ may be disposed so that at least a portion of the first capacitor electrode 126 ′ faces each other below the second capacitor electrode 129 and the third capacitor electrode 129 ′.
  • the coil pattern of the sheet closest to the capacitor unit 120 in the inductor unit 110 may be elongated to face the third capacitor electrode 125.
  • the lead pattern 115 ′ is electrically connected to the second capacitor electrode 129, and thus the lead pattern 115 ′ and the third capacitor electrode 129 ′ are disposed to face each other.
  • C S To form (C S ).
  • the first capacitor electrode 126 ′ may be disposed on the opposite side to the lead pattern 115 ′ based on the second capacitor electrode 129 and the third capacitor electrode 129 ′.
  • the electrode 129 and the third capacitor electrode 129 ′ may be disposed above.
  • the inductor unit 110 and the capacitor unit 120 may be stacked in various ways. have.
  • an inductor unit 110 may be disposed under the capacitor unit 120.
  • the coil patterns 111 to 114, 111 ′ to 114 ′ with the drawing patterns 115 and 116 and the sheets 101-1 to 101-10 having the through holes 111 a to 114 a and 111 a 'to 114 a' are stacked first.
  • the differential and common mode combined filters 100 may be implemented.
  • an inductor unit 110 may be disposed between two capacitor units 120a and 120b. That is, two first capacitor electrodes 121 and 122 connected to the ground electrodes 103a and 103b, and the second capacitor electrode 124 and the third capacitor disposed between the two first capacitor electrodes 121 and 122, respectively.
  • One capacitor unit 120a including the capacitor electrode 125 may be disposed above the inductor unit 110.
  • the second second capacitor electrodes 121 'and 122' connected to the ground electrodes 103a and 103b, and the second capacitors disposed between the two first capacitor electrodes 121 'and 122', respectively.
  • the other capacitor unit 120b including the capacitor electrode 124 'and the third capacitor electrode 125' may be disposed under the inductor unit 110.
  • a capacitor unit 120 may be disposed between two inductor units 110a and 110b. That is, one inductor unit 110a includes an extraction pattern 115 connected to the input electrode 104a, an extraction pattern 116 connected to the output electrode 105a, and coil patterns 111 to 114 disposed therebetween. May be disposed above the capacitor unit 120. In addition, the other of the extraction pattern 115 'connected to the input electrode 104a, the extraction pattern 116' connected to the output electrode 105a, and the coil patterns 111 'to 114' disposed therebetween. The inductor unit 110b may be disposed below the capacitor unit 120.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

차동 및 공통 모드 겸용 필터가 제공된다. 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터는 복수의 코일패턴으로 이루어진 한 쌍의 직렬 인덕터; 상기 한 쌍의 인덕터 각각의 양단에 연결되는 두 쌍의 병렬 커패시터; 및 상기 한 쌍의 인덕터와 병렬 연결되는 한 쌍의 직렬 커패시터;를 포함한다. 이에 의하면, 공통 모드와 함께 차동 모드에서 겸용으로 사용할 수 있으며, 데이터 처리속도가 비교적 고속인 애플리케이션에서 추가적인 필터를 사용하지 않고도 잡음을 제거할 수 있다.

Description

차동 및 공통 모드 겸용 필터
본 발명은 차동 모드 필터에 관한 것으로, 더욱 상세하게는 공통 모드 잡음과 차동 라인에서 체배되는 잡음을 동시에 제거할 수 있는 차동 및 공통 모드 겸용 필터에 관한 것이다.
최근, 전자기기들은 처리 데이터의 증가로 인하여 처리속도가 고속화되고 있다. 이러한 전자기기들은 고속 처리에 대응하기 위하여 USB, MIPI(Mobile Industry Processor Interface), LVDS(Low voltage differential signaling) 등과 같이 차분 신호(differential pair) 방식을 이용하고 있다.
이와 같은 고속 데이터 라인에서 잡음 성분은 두 라인 사이의 신호의 차이로 발생하며, 이때, 공통 모드 필터를 이용하여 이러한 잡음 성분을 제거한다.
그러나, 이러한 고속 데이터 환경에서, 회로기판에서의 배치에 따라 두 라인은 서로 상이한 경로를 따라 배치되고, 결과적으로 두 라인 사이의 길이가 상이하게 된다. 이에 의해 두 라인 사이의 시차 발생하게 되거나 임피던스 매칭이 이루어지지 못하게 된다.
따라서, 두 라인 사이의 신호의 차를 공통 모드 필터로 제거하는 경우에는 실질적으로 잡음이 제거되지 못한다.
이러한 공통 모드 필터는 특히, 2㎓ 부근 주파수에서 공통 모드와 차동 모드의 임피던스 차이가 현저하게 줄게 되므로, 공통모드 잡음 차단 효과가 감소하는 동시에 차동모드 신호의 삽입 손실도 증가한다.
이와 같이, 데이터의 고속화에 따라 공통 모드뿐만 아니라 차동 모드에서도 공통 모드와 유사한 주파수 특성을 가질 수 있는 필터의 개발이 절실한 실정이다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 공통 모드와 함께 차동 모드에 대한 삽입 손실을 동시에 개선하여 두 모드에 겸용으로 사용할 수 있는 차동 및 공통 모드 겸용 필터를 제공하는데 그 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명은 복수의 코일패턴으로 이루어진 한 쌍의 직렬 인덕터; 상기 한 쌍의 인덕터 각각의 양단에 연결되는 두 쌍의 병렬 커패시터; 및 상기 한 쌍의 인덕터와 병렬 연결되는 한 쌍의 직렬 커패시터;를 포함하는 차동 및 공동 모드 겸용 필터를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 두 쌍의 병렬 커패시터는 서로 동일한 값을 갖도록 대칭 구조로 이루어질 수 있다.
또한, 상기 한 쌍의 직렬 커패시터와 상기 두 쌍의 병렬 커패시터는 하기의 식을 만족하며,
1/2 x Cpc < Csc < 2 x Cpc
여기서, Cpc는 상기 두 쌍의 병렬 커패시터 각각의 커패시턴스이고,
Csc는 상기 한 쌍의 직렬 커패시터 각각의 커패시턴스일 수 있다.
또한, 상기 한 쌍의 직렬 인덕터 각각의 임피던스는 상기 두 쌍의 병렬 커패시터 각각의 임피던스보다 같거나 클 수 있다.
또한, 상기 차동 및 공통 모드 겸용 필터는 상기 한 쌍의 인덕터 각각의 일단에 연결되는 한 쌍의 입력전극; 상기 한 쌍의 인덕터 각각의 타단에 연결되는 한 쌍의 출력전극; 및 상기 한 쌍의 입력전극 및 한 쌍의 출력전극과 직각으로 배치되며, 상기 두 쌍의 병렬 커패시터에 연결되는 한 쌍의 접지전극;을 더 포함할 수 있다.
한편, 본 발명은 한 쌍의 코일패턴 및 관통홀이 구비된 복수의 시트가 적층된 적어도 하나의 인덕터부 - 상기 한 쌍의 코일패턴은 상기 관통홀을 통하여 연결되어 한 쌍의 인덕터를 이룸 -; 상기 한 쌍의 인덕터 각각의 일단에 연결되는 한 쌍의 입력전극; 상기 한 쌍의 인덕터 각각의 타단에 연결되는 한 쌍의 출력전극; 상기 한 쌍의 입력전극 및 상기 한 쌍의 출력전극과 직각으로 배치되는 한 쌍의 접지전극; 및 상기 인덕터부의 적어도 일측에 적층 배치되며, 적어도 하나의 전극이 구비된 복수의 시트가 적층된 적어도 하나의 커패시터부;를 포함하는 차동 및 공통 모드 겸용 필터를 제공한다. 여기서, 상기 커패시터부는, 상기 한 쌍의 접지전극에 연결되는 적어도 하나의 제1커패시터 전극; 상기 제1커패시터 전극과 대향하여 배치되며, 상기 한 쌍의 입력전극에 각각 연결되는 한 쌍의 제2커패시터 전극; 및 상기 제1커패시터 전극과 대향하여 배치되며, 상기 한 쌍의 출력전극에 각각 연결되는 한 쌍의 제3커패시터 전극;을 포함하며, 상기 제2커패시터 전극, 상기 제3커패시터 전극, 및 상기 코일패턴 중 서로 대향하는 2개의 전극에 의해 상기 한 쌍의 입력전극과 상기 한 쌍의 출력전극 사이에 한 쌍의 직렬 커패시터를 이룬다.
본 발명의 바람직한 실시예에 의하면, 상기 제1커패시터 전극과 상기 한 쌍의 제2커패시터 전극, 및 상기 제1커패시터 전극과 상기 한 쌍의 제3커패시터 전극에 의해 두 쌍의 병렬 커패시터를 이룰 수 있다.
또한, 상기 커패시터부는 상기 어느 하나의 제2커패시터 전극과 상기 어느 하나의 제3커패시터 전극의 적어도 일부가 서로 대향하여 배치될 수 있다.
또한, 상기 커패시터부는, 상기 두 개의 제1커패시터 전극 사이에 상기 한 쌍의 제2커패시터 전극 및 상기 한 쌍의 제3커패시터 전극이 배치될 수 있다.
또한, 상기 커패시터부는 상기 하나의 제1커패시터 전극이 상기 한 쌍의 제2커패시터 전극과 상기 한 쌍의 제3커패시터 전극 사이에 배치될 수 있다.
또한, 상기 한 쌍의 제2커패시터 전극 및 상기 한 쌍의 제3커패시터 전극은 동일 시트 상에 이격 배치되고, 상기 하나의 제1커패시터 전극은 상기 한 쌍의 제2커패시터 전극 및 상기 한 쌍의 제3커패시터 전극과 대향하여 배치되며, 상기 인덕터부 중 상기 커패시터부에 가장 근접한 시트의 코일패턴은 상기 한 쌍의 제2커패시터 전극 또는 상기 한 쌍의 제3커패시터 전극과 대항하여 배치되어, 상기 한 쌍의 직렬 커패시터를 이룰 수 있다.
또한, 상기 인덕터부는 상기 커패시터부의 상측 또는 하측에 배치될 수 있다.
또한, 상기 인덕터부는 두 개의 커패시터부 사이에 배치될 수 있다.
또한, 상기 커패시터부는 두 개의 인덕터부 사이에 배치될 수 있다.
또한, 제1커패시터 전극은 상기 한 쌍의 제2커패시터 전극 및 상기 한 쌍의 제3커패시터 전극보다 폭이 클 수 있다.
한편, 본 발명은 한 쌍의 입력전극; 상기 한 쌍의 입력전극의 반대측에 구비된 한 쌍의 출력전극; 상기 한 쌍의 입력전극 및 한 쌍의 출력전극과 직각으로 배치되는 한 쌍의 접지전극; 상기 한 쌍의 입력전극과 상기 한 쌍의 출력전극 사이에 각각 직렬 연결되는 한 쌍의 인덕터; 상기 한 쌍의 인덕터 각각의 양단과 상기 접지전극 사이에 병렬 연결되는 두 쌍의 병렬 커패시터; 및 상기 한 쌍의 인덕터와 병렬 연결되는 한 쌍의 직렬 커패시터;를 포함하는 차동 및 공동 모드 겸용 필터를 제공한다.
본 발명에 의하면, π형 필터로 이루어진 공통 모드 필터에 직렬 커패시터를 부과함으로써, 차동 신호에 대한 통과대역을 보상하므로, 공통 모드와 함께 차동 모드에서 겸용으로 사용할 수 있다.
또한, 본 발명은 공통 모드와 차동 모드에서 겸용으로 사용될 수 있으므로, 데이터 처리속도가 비교적 고속인 애플리케이션에서 추가적인 필터를 사용하지 않고도 잡음을 제거할 수 있다.
도 1은 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터의 사시도,
도 2는 도 1의 차동 및 공통 모드 겸용 필터의 적층관계를 나타낸 분리사시도,
도 3은 도 1의 차동 및 공통 모드 겸용 필터의 횡단면도,
도 4는 도 1의 차동 및 공통 모드 겸용 필터의 종단면도,
도 5는 도 1의 차동 및 공통 모드 겸용 필터의 등가 회로도,
도 6은 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터의 삽입손실을 나타낸 주파수 특성 그래프,
도 7은 종래의 공통 모드 필터의 삽입손실을 나타낸 주파수 특성 그래프,
도 8 및 도 9는 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터에서 직렬 커패시터와 병렬 커패시터의 커패시턴스의 크기 관계에 따른 차단특성을 설명하기 위한 삽입 손실을 나타낸 주파수 특성 그래프,
도 10 및 도 11은 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터에서 직렬 커패시터와 병렬 커패시터의 커패시턴스의 크기 관계에 따른 감쇄특성을 설명하기 위한 삽입 손실을 나타낸 주파수 특성 그래프,
도 12 및 도 13은 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터에서 직렬 인덕터와 병렬 커패시터의 임피던스의 크기 관계에 따른 통과대역의 평탄 특성을 설명하기 위한 삽입 손실을 나타낸 주파수 특성 그래프,
도 14 및 도 15는 도 1의 차동 및 공통 모드 겸용 필터에서 커패시터부의 다양한 예를 나타낸 단면도, 그리고,
도 16 내지 도 18은 도 1의 차동 및 공통 모드 겸용 필터에서 커패시터부와 인덕터부의 배치에 대한 다양한 예를 나타낸 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 부가한다.
본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터(100)는 복수의 시트층(101), 접지전극(103a,103b), 입력전극(104a,104b), 출력전극(105a,105b), 인덕터부(110) 및 커패시터부(120)를 포함한다.
상기 복수의 시트층(101)은 도 2에 도시된 바와 같이, 패턴이 형성된 시트가 복수 적층된 것으로서, 각각의 시트 상에 형성되는 전극 또는 패턴에 따라 인덕터부(110) 및 커패시터부(120)를 구성한다. 여기서, 상기 인덕터부(110) 및 상기 커패시터부(120)는 한 쌍으로 이루어지며, 각각은 저역통과 필터(102a,102b)를 구성한다.
상기 접지전극(103a,103b)은 도 1에 도시된 바와 같이, 한 쌍의 상기 입력전극(104a,104b) 및 한 쌍의 상기 출력전극(105a,105b)과 직각으로 배치되며, 상기 복수의 시트층(101)의 양측에서 한 쌍으로 이루어진다.
이러한 접지전극(103a,103b)은 도 3에 도시된 바와 같이, 상기 커패시터부(120)의 일부 전극과 전기적으로 연결된다.
상기 입력전극(104a,104b)은 상기 복수의 시트층(101)의 일측에 배치되며 한 쌍으로 이루어진다. 이러한 입력전극(104a,104b)은 쌍으로 이루어진 차분 신호가 입력될 수 있다.
상기 출력전극(105a,105b)은 상기 복수의 시트층(101)에서 상기 입력전극(104a,104b)과 대향하여 배치되며 한 쌍으로 이루어진다. 이러한 출력전극(105a,105b)은 필터처리된 신호 쌍이 출력될 수 있다.
이와 같이, 상기 입력전극(104a,104b) 및 상기 출력전극(105a,105b)은 도 4에 도시된 바와 같이, 상기 인덕터부(110)의 양단과 전기적으로 연결된다. 즉, 상기 한 쌍의 입력전극(104a,104b)은 상기 인덕터부(110)의 일단에 연결되고, 상기 한 쌍의 출력전극(105a,105b)은 상기 인덕터부(110)의 타단에 연결된다.
여기서, 상기 입력전극(104a,104b)과 상기 출력전극(105a,105b)은 설명의 편의상 명명된 것 일뿐, 상기 입력전극(104a,104b)과 상기 출력전극(105a,105b)은 그 기능을 반대로서 사용할 수 있다. 즉, 상기 출력전극(105a,105b)에 신호가 입력되고 노이즈 제거된 신호가 상기 입력전극(104a,104b)으로 출력될 수 있다.
상기 인덕터부(110)는 복수의 시트(101-1~101-10)가 적층된 것으로서, 각각의 시트는 한 쌍의 코일패턴(111~114,111'~114'), 인출패턴(115,116) 및 관통홀(111a~114a,111a'~114a',116a)이 구비된다. 여기서, 한 쌍의 상기 코일패턴(111~114,111'~114')은 각 시트의 상기 관통홀(111a~114a,111a'~114a',116a)을 통하여 연결되어 한 쌍의 인덕터를 이룬다. 이러한 인덕터부(110)는 상기 커패시터부(120)의 상측에 배치될 수 있다.
이때, 상기 한 쌍의 코일패턴(111~114,111'~114')은 서로 상이한 방향으로 감겨질 수 있다. 즉, 상기 제1저역통과필터(102a)의 상기 코일패턴(111~114,111'~114')과 상기 제2저역통과필터(102b)의 상기 코일패턴(111~114,111'~114')은 서로 상이한 방향으로 감겨질 수 있다. 예를 들면, 상기 제1저역통과필터(102a)의 상기 코일패턴(111~114,111'~114')은 시계방향으로 감겨지고, 상기 제2저역통과필터(102b)의 상기 코일패턴(111~114,111'~114')은 반시계방향으로 감겨질 수 있다.
이와 같이 상기 한 쌍의 상기 코일패턴(111~114,111'~114')이 서로 상이한 방향으로 배치됨으로써, 전류의 위상이 180도 차이가 발생하므로 상기 코일패턴에 의해 생성되는 자기장이 서로 반대방향이 된다. 따라서, 상기 코일패턴에 의해 방사되는 EMI 노이즈를 상쇄시켜 외부로의 방사를 차단할 수 있다.
아울러, 상기 인출패턴(115)은 인덕터와 입력전극(104a,104b)을 연결하기 위한 것으로서, 상기 인덕터부(110)에서 최하층 시트(101-10)에 구비될 수 있다. 또한, 상기 인출패턴(116)은 인덕터와 상기 출력전극(105a,105b)을 연결하기 위한 것으로서, 상기 인덕터부(110)에서 최상층 시트(101-1)에 구비될 수 있다.
여기서, 상기 인덕터부(110)를 이루는 시트의 수는 특정 수에 한정되지 않으며, 상기 코일패턴에 의해 형성되는 인덕터의 용량에 따라 결정될 수 있다. 또한, 각 시트에 구비된 상기 코일패턴은 도 2에 도시된 형상에 한정되지 않으며, 예를 들면, 루프 형태로 이루어질 수 있다.
상기 커패시터부(120)는 복수의 시트(101-11~101-17)가 적층된 것으로서, 각각의 시트는 적어도 하나의 커패시터 전극(121,121',122, 124,124',125')이 구비된다. 이러한 커패시터부(120)는 상기 인덕터부(110)의 하측에 적층 배치될 수 있다.
이러한 커패시터부(120)는 제1커패시터 전극(121,121',122), 제2커패시터 전극(124,124'), 제3커패시터 전극(125,125')을 포함한다.
상기 제1커패시터 전극(121,121',122)은 상기 한 쌍의 접지전극(103a,103b)에 연결된다. 여기서, 상기 제1커패시터 전극(121)은 시트(101-11) 상에 구비되고, 상기 제1커패시터 전극(122)은 시트(101-14) 상에 구비되며, 상기 제1커패시터 전극(121')은 시트(101-17) 상에 구비될 수 있다.
이때, 상기 제1커패시터 전극(121,121',122)은 상기 접지전극(103a,103b)과 연결되어 접지의 역할을 갖기 때문에, 상기 제2커패시터 전극(124,124') 및 상기 제3커패시터 전극(125,125')보다 큰 폭으로 구비될 수 있다.
상기 제2커패시터 전극(124,124')은 각각이 한 쌍으로 이루어지며, 상기 제1커패시터 전극(121,121')과 대향하여 배치되고, 상기 한 쌍의 입력전극(104a,104b)에 각각 연결된다. 즉, 상기 제2커패시터 전극(124)은 상기 시트(101-11)의 하측에 배치되는 시트(101-12) 상에 한 쌍으로 구비고, 상기 제2커패시터 전극(124')은 상기 시트(101-17)의 상측에 배치되는 시트(101-16) 상에 한 쌍으로 구비될 수 있다.
상기 제3커패시터 전극(125,125')은 각각이 한 쌍으로 이루어지며, 상기 제1커패시터 전극(122)과 대향하여 배치되고, 상기 한 쌍의 출력전극(105a,105b)에 각각 연결된다. 즉, 상기 제3커패시터 전극(125)은 상기 시트(101-14)의 상측에 배치되는 시트(101-13) 상에 한 쌍으로 구비되고, 상기 제3커패시터 전극(125')은 상기 시트(101-14)의 하측에 배치되는 시트(101-15) 상에 한 쌍으로 구비될 수 있다.
여기서, 상기 제1커패시터 전극(121,121',123)은 세 개로 구비되고, 상기 제2커패시터 전극(124,124') 및 상기 제3커패시터 전극(125,125')은 각각 2개의 쌍으로 이루어지진 것으로 도시되고 설명하였으나, 이에 한정되지 않고, 상기 커패시터 전극의 수는 그에 의해 형성되는 커패시터의 용량에 따라 결정될 수 있다. 예를 들면, 도 2에서, 상기 시트(101-15~101-17)는 생략될 수 있고, 결과적으로, 상기 제1커패시터 전극(121'), 상기 제2커패시터 전극(124'), 및 상기 제3커패시터 전극(125')은 생략될 수 있다.
이때, 상기 커패시터부(120)는 두 개의 상기 제1커패시터 전극(121,122 또는 121',122) 사이에 상기 제2커패시터 전극(124 또는 124') 및 상기 제3커패시터 전극(125 또는 125')이 배치될 수 있다.
이에 의해, 하나의 상기 제1커패시터 전극(121)과 그에 대향하는 상기 한 쌍의 제2커패시터 전극(124)은 상기 한 쌍의 인덕터의 일측에 병렬 연결되는 커패시터(CP2)를 형성하며, 다른 하나의 상기 제1커패시터 전극(122)과 그에 대향하는 상기 한 쌍의 제3커패시터 전극(125)은 상기 한 쌍의 인덕터의 타측에 병렬 연결되는 커패시터(CP1)를 형성할 수 있다.
이와 유사하게, 하나의 상기 제1커패시터 전극(121')과 그에 대향하는 상기 한 쌍의 제2커패시터 전극(124')은 상기 한 쌍의 인덕터의 일측에 병렬 연결되는 커패시터(CP1)를 형성하며, 다른 하나의 상기 제1커패시터 전극(122)과 그에 대향하는 상기 한 쌍의 제3커패시터 전극(125')은 상기 한 쌍의 인덕터의 타측에 병렬 연결되는 커패시터(CP2)를 형성할 수 있다.
이때, 상기 한 쌍의 제2커패시터 전극(124 또는 124')과 상기 한 쌍의 제3커패시터 전극(125 또는 125')은 서로 대향하여 배치되며, 이에 의해 상기 한 쌍의 입력전극(104a,104b)과 상기 한 쌍의 출력전극(105a,105b) 사이에 한 쌍의 직렬 커패시터(CS)를 이룰 수 있다.
이와 같은 차동 및 공통 모드 겸용 필터(100)는 도 5에 도시된 바와 같이, 2개의 저역통과 필터(102a,102b)로 이루어지며, 각각은 직렬 인덕터(L), 2개의 병렬 커패시터(CP1,CP2), 및 직렬 커패시터(CS)를 포함한다.
상기 인덕터(L)는 복수의 코일패턴(111~114,111'~114')으로 이루어지며, 입력전극(104a,104b)과 출력전극(105a,105b) 사이에 직렬 배치된다.
상기 병렬 커패시터(CP1)는 상기 인덕터(L)와 상기 입력전극(104a,104b)의 연결점과, 접지전극(103a,103b) 사이에 병렬 배치되며, 상기 병렬 커패시터(CP2)는 상기 인덕터(L)와 상기 출력전극(105a,105b)의 연결점과, 상기 접지전극(103a,103b) 사이에 병렬 배치될 수 있다.
이와 같이, 상기 인덕터(L)와 2개의 병렬 커패시터(CP1,CP2)에 의해 π형 저역통과필터가 구성될 수 있다.
상기 직렬 커패시터(CS)는 상기 입력전극(104a,104b)과 상기 출력전극(105a,105b) 사이에 직렬 배치되어 상기 인덕터(L)와 병렬 배치된다.
한편, 상기 π형 저역통과 필터(102a,102b)의 설계시, 상기 인덕터(L)가 어느 하나의 병렬 커패시터(CP1,CP2)보다 낮은 임피던스를 갖는 경우, 통과대역에서 리플 성분이 발생한다는 사실을 모의실험을 통해 지득하였다.
따라서, 본 발명의 실시예에 따른 상기 차동 및 공통 모드 겸용 필터(100)는 상기 인덕터(L)의 임피던스를 보상하기 위해 상기 인덕터(L)와 병렬로 상기 직렬 커패시터(CS)를 구비함으로써, 리플 성분을 제거할 수 있다.
즉, 상기와 같은 직렬 커패시터(CS)에 의해, 차동 신호에 대한 주파수 특성에서 급격한 기울기 특성을 달성할 수 있다. 보다 구체적으로 설명하면, 일반적으로 필터의 컷오프 특성이 급격한 기울기를 가질수록 통과대역에서 많은 리플 성분을 갖게 되지만, 본 발명의 실시예와 같이, 상기 입력전극(104a,104b)과 상기 출력전극(105a,105b) 사이에 상기 직렬 커패시터(CS)를 구비함으로써, 급격한 기울기 특성을 가지면서도, 통과대역에서의 리플 성분을 제거할 수 있다.
도 6 및 도 7에 도시된 바와 같이, 종래의 경우, 차동 모드(Sdd21)와 공통 모드(Scc21)의 삽입 손실이 서로 상이할 뿐만 아니라, 컷오프의 기울기 특성이 완만하며, 통과대역에서 평탄 특성이 확보되지 못했다.
반면, 본 발명의 실시예에 따른 차동 및 공통 모드 겸용 필터(100)는 차동 모드와 공통 모드 모두에 대하여 거의 유사한 삽입 손실을 가질 뿐만 아니라, 컷오프의 기울기 특성이 향상되고, 통과 대역에서 리플성분이 거의 없이 평탄 특성이 확보되었다.
더욱이, 대부분의 고속 디지털 신호가 운용되는 차동 모드에서, 신호가 고속화됨에 따라, 제거해야 할 잡음 주파수 영역과 통과시켜야 할 신호 영역이 근접함에 따라 필터의 정교한 차단 특성(통상적으로 'Skirt 특성' 이라고 함)이 요구되고 있다.
이러한 특성을 만족하기 위해서는 상기 π형 저역통과 필터(102a,102b)를 이루는 직렬 인덕터, 병렬 커패시터, 및 직렬 커패시터의 용량에 따른 관계가 적절하게 형성되어야 한다는 사실을 모의실험을 통해 지득하였다.
여기서, 상기 π형 저역통과 필터는, 도 8에 도시된 바와 같이, 컷오프의 기울기가 급격하게 형성되어야 우수한 차단 특성을 제공할 수 있다.
그러나, 상기 직렬 커패시터(Cs)의 커패시턴스가 상기 병렬 커패시터(CP1,CP2)의 커패시턴스에 비하여 너무 작게 되면, 특히, 상기 직렬 커패시터(Cs)의 커패시턴스(Cs) 가 상기 병렬 커패시터(CP1,CP2)의 커패시턴스(CPC)의 절반보다 작은 경우에는, 도 9에 도시된 바와 같이, 컷오프의 기울기가 완만하게 형성되어 인접 주파수의 잡음을 적절하게 감쇄 할 수 없다.
아울러, 상기 π형 저역통과 필터는, 도 10에 도시된 바와 같이, 잡음 감쇄 대역에서 전체적으로 큰 감쇄값을 가져야 우수한 감쇄 특성을 제공할 수 있다.
그러나, 상기 직렬 커패시터(Cs)의 커패시턴스가 상기 병렬 커패시터(CP1,CP2)의 커패시턴스에 비하여 너무 크게 되면, 특히, 상기 직렬 커패시터(Cs)의 커패시턴스(Cs) 가 상기 병렬 커패시터(CP1,CP2)의 커패시턴스(CPC)의 두배보다 큰 경우에는, 도 11에 도시된 바와 같이, 잡음 감쇄 대역에서 전체적으로 작은 갑쇄값을 가져 감쇄특성이 악화된다.
따라서, 상기 π형 저역통과 필터는 차동 모드에서 차단 특성 및 감쇄 특성을 모두 달성하기 위해서 상기 직렬 커패시터(Cs)와 상기 병렬 커패시터(CP1,CP2)는 하기의 식을 만족하는 것이 바람직하다:
1/2 x Cpc < Csc < 2 x Cpc
여기서, Cpc는 상기 두 쌍의 병렬 커패시터 각각의 커패시턴스이고,
Csc는 상기 한 쌍의 직렬 커패시터 각각의 커패시턴스이다.
또한, 상기 π형 저역통과 필터는, 도 12에 도시된 바와 같이, 통과 대역에서 리플이 제거되어야 원하는 평탄 특성을 제공할 수 있다.
그러나, 상기 직렬 인덕터(L)의 임피던스가 상기 병렬 커패시터(CP1,CP2)의 임피던스에 비하여 작게 되면, 도 13에 도시된 바와 같이, 통과 대역의 고주파 영역에서 리플이 발생되어 원하는 평탄 특성을 제공할 수 없고, 이에 따라 신호의 손실을 야기하게 된다.
따라서, 상기 π형 저역통과 필터는 차동 모드에서 평탄 특성을 달성하기 위해서 상기 직렬 인덕터(L)의 임피던스는 상기 병렬 커패시터(CP1,CP2) 각각의 임피던스보다 같거나 큰 것이 바람직하다.
아울러, 고속의 차동 회로에서, 입출력 신호의 방향이 바뀌어 질 수 있기 때문에 대칭적인 구조의 필터 설계를 위해서는 하나의 인덕터(L)와 연결된 두 개의 병렬 커패시터(CP1,CP2) 각각은 서로 동일한 값을 갖는 것이 바람직하다. 즉, 병렬 커패시터(CP1,CP2) 각각은 서로 동일한 값을 갖도록 대칭 구조로 이루어질 수 있다.
한편, 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터(100)는 도 14 및 도 15에 도시된 바와 같이, 커패시터부(120)를 다양하게 구성할 수 있다. 이하에서는 어느 하나의 저역통과 필터(102a,120b)를 기준으로 설명하며, 따라서 특별히 명시하지 않아도 제2커패시터 전극 및 제3커패시터 전극은 한 쌍으로 이루어짐은 물론이다.
예를 들면, 도 14에 도시된 바와 같이, 상기 커패시터부(120)는 하나의 제1커패시터 전극(126)이 제2커패시터 전극(127)과 제3커패시터 전극(128) 사이에 배치될 수 있다. 즉, 상기 제1커패시터 전극(126)과 상기 제2커패시터 전극(124)이 서로 대향하여 배치되므로 하나의 병렬 커패시터(CP1)를 형성하고, 상기 제1커패시터 전극(126)과 상기 제3커패시터 전극(128)이 서로 대향하여 배치되므로, 다른 하나의 병렬 커패시터(CP2)를 형성한다.
이때, 상기 제2커패시터 전극(127)과 상기 제3커패시터 전극(128)은 적어도 일부가 서로 대향하여 배치될 수 있다. 즉, 상기 입력전극(104a)과 상기 출력전극(105a) 사이에서, 상기 제1커패시터 전극(126)은 상기 제2커패시터 전극(127) 및 상기 제3커패시터 전극(128)보다 짧은 길이로 구비되며, 상기 입력전극(104a,104b)과 상기 출력전극(105a,105b) 사이의 대략 중앙부에 된다.
이에 의해 상기 제1커패시터 전극(126)의 양측 영역에서는 상기 제2커패시터 전극(127)과 상기 제3커패시터 전극(128) 사이에 상기 제1커패시터 전극(126)이 개재되지 않고, 상기 제2커패시터 전극(127)과 상기 제3커패시터 전극(128)이 서로 대향하여 배치되므로, 직렬 커패시터(CS)를 구현할 수 있다.
이와 같은 구성에 의해, 도 2의 커패시터부에 비하여 적은 수의 커패시터 전극만으로도 병렬 커패시터 및 직렬 커패시터 모두를 구현할 수 있다.
다른 예로서, 도 15에 도시된 바와 같이, 커패시터부(120)는 상기 제2커패시터 전극(129) 및 상기 제3커패시터 전극(129')이 동일 시트 상에 이격 배치될 수 있다. 여기서, 상기 제2커패시터 전극(129)은 입력전극(104a)에 연결되고, 상기 제3커패시터 전극(129')은 출력전극(105a)에 연결될 수 있다.
이때, 제1커패시터 전극(126')은 상기 제2커패시터 전극(129) 및 상기 제3커패시터 전극(129')과 각각 대향하여 배치될 수 있다. 즉, 상기 제1커패시터 전극(126')은 상기 제2커패시터 전극(129) 및 상기 제3커패시터 전극(129')의 하측에서 각각에 대하여 적어도 일부가 대향하도록 배치될 수 있다.
이에 의해, 상기 제1커패시터 전극(126')과 상기 제2커패시터 전극(129)이 서로 대향하여 배치되므로, 하나의 병렬 커패시터(CP1)를 형성하고, 상기 제1커패시터 전극(121)과 상기 제3커패시터 전극(125)이 서로 대향하여 배치되므로, 다른 하나의 병렬 커패시터(CP2)를 형성한다.
아울러, 인덕터부(110)에서 상기 커패시터부(120)에 가장 근접한 시트의 코일패턴, 즉 인출패턴(115')은 상기 제3커패시터 전극(125)과 대항하도록 길게 연장형성될 수 있다. 이에 의해, 인출패턴(115')은 상기 제2커패시터 전극(129)과 전기적으로 연결되기 때문에, 인출패턴(115')과 상기 제3커패시터 전극(129')이 서로 대향하여 배치되므로, 직렬 커패시터(CS)를 형성한다.
여기서, 상기 제1커패시터 전극(126')은 상기 제2커패시터 전극(129) 및 상기 제3커패시터 전극(129')을 기준으로 인출패턴(115')에 반대측에 배치되기만 하면, 상기 제1커패시터 전극(129) 및 상기 제3커패시터 전극(129')의 상측에 배치될 수도 있다.
이와 같은 구성에 의해, 도 2 및 도 14의 커패시터부에 비하여 적은 수의 시트 적층만으로도 병렬 커패시터 및 직렬 커패시터 모두를 구현할 수 있다.
또한, 본 발명의 일 실시예 따른 차동 및 공통 모드 겸용 필터(100)는 도 16 내지 도 18에 도시된 바와 같이, 상기 인덕터부(110)와 상기 커패시터부(120)를 다양하게 적층 배치할 수 있다.
예를 들면, 도 16에 도시된 바와 같이, 차동 및 공통 모드 겸용 필터(100)는 인덕터부(110)가 커패시터부(120)의 하측에 배치될 수 있다. 즉, 코일패턴(111~114,111'~114') 인출패턴(115,116) 및 상기 관통홀(111a~114a,111a'~114a')을 구비한 시트(101-1~101-10)를 먼저 적층한 다음, 커패시터 전극(121,121',122,124,124'125')을 구비한 시트(101-11~101-17)를 적층함으로써, 상기 차동 및 공통 모드 겸용 필터(100)를 구현할 수 있다.
다른 예로서, 도 17에 도시된 바와 같이, 차동 및 공통 모드 겸용 필터(100)는 인덕터부(110)가 두 개의 커패시터부(120a,120b) 사이에 배치될 수 있다. 즉, 접지전극(103a,103b)에 각각 연결되는 두 개의 제1커패시터 전극(121,122), 및 두 개의 상기 제1커패시터 전극(121,122) 사이에 배치되는 상기 제2커패시터 전극(124) 및 상기 제3커패시터 전극(125)으로 이루어진 하나의 커패시터부(120a)는 상기 인덕터부(110)의 상측에 배치될 수 있다. 또한, 접지전극(103a,103b)에 각각 연결되는 다른 두 개의 제1커패시터 전극(121',122'), 및 두 개의 상기 제1커패시터 전극(121',122') 사이에 배치되는 상기 제2커패시터 전극(124') 및 상기 제3커패시터 전극(125')으로 이루어진 다른 하나의 커패시터부(120b)는 상기 인덕터부(110)의 하측에 배치될 수 있다.
또 다른 예로서, 도 18에 도시된 바와 같이, 차동 및 공통 모드 겸용 필터(100)는 커패시터부(120)가 두 개의 인덕터부(110a,110b) 사이에 배치될 수 있다. 즉, 입력전극(104a)에 연결된 인출패턴(115), 출력전극(105a)에 연결된 인출패턴(116), 및 그 사이에 배치되는 코일패턴(111~114)으로 이루어진 하나의 인덕터부(110a)는 상기 커패시터부(120)의 상측에 배치될 수 있다. 또한, 입력전극(104a)에 연결된 인출패턴(115'), 출력전극(105a)에 연결된 인출패턴(116'), 및 그 사이에 배치되는 코일패턴(111'~114')으로 이루어진 다른 하나의 인덕터부(110b)는 상기 커패시터부(120)의 하측에 배치될 수 있다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.

Claims (18)

  1. 복수의 코일패턴으로 이루어진 한 쌍의 직렬 인덕터;
    상기 한 쌍의 인덕터 각각의 양단에 연결되는 두 쌍의 병렬 커패시터; 및
    상기 한 쌍의 인덕터와 병렬 연결되는 한 쌍의 직렬 커패시터;를 포함하는 차동 및 공동 모드 겸용 필터.
  2. 제1항에 있어서,
    상기 두 쌍의 병렬 커패시터는 서로 동일한 값을 갖도록 대칭 구조로 이루어지는 차동 및 공동 모드 겸용 필터.
  3. 제1항에 있어서,
    상기 한 쌍의 직렬 커패시터와 상기 두 쌍의 병렬 커패시터는 하기의 식을 만족하며,
    1/2 x Cpc < Csc < 2 x Cpc
    여기서, Cpc는 상기 두 쌍의 병렬 커패시터 각각의 커패시턴스이고,
    Csc는 상기 한 쌍의 직렬 커패시터 각각의 커패시턴스인 차동 및 공동 모드 겸용 필터.
  4. 제1항에 있어서,
    상기 한 쌍의 직렬 인덕터 각각의 임피던스는 상기 두 쌍의 병렬 커패시터 각각의 임피던스보다 같거나 큰 차동 및 공동 모드 겸용 필터.
  5. 제1항에 있어서,
    상기 한 쌍의 인덕터 각각의 일단에 연결되는 한 쌍의 입력전극;
    상기 한 쌍의 인덕터 각각의 타단에 연결되는 한 쌍의 출력전극; 및
    상기 한 쌍의 입력전극 및 한 쌍의 출력전극과 직각으로 배치되며, 상기 두 쌍의 병렬 커패시터에 연결되는 한 쌍의 접지전극;을 더 포함하는 차동 및 공통 모드 겸용 필터.
  6. 한 쌍의 코일패턴 및 관통홀이 구비된 복수의 시트가 적층된 적어도 하나의 인덕터부 - 상기 한 쌍의 코일패턴은 상기 관통홀을 통하여 연결되어 한 쌍의 인덕터를 이룸 -;
    상기 한 쌍의 인덕터 각각의 일단에 연결되는 한 쌍의 입력전극;
    상기 한 쌍의 인덕터 각각의 타단에 연결되는 한 쌍의 출력전극;
    상기 한 쌍의 입력전극 및 상기 한 쌍의 출력전극과 직각으로 배치되는 한 쌍의 접지전극; 및
    상기 인덕터부의 적어도 일측에 적층 배치되며, 적어도 하나의 전극이 구비된 복수의 시트가 적층된 적어도 하나의 커패시터부;를 포함하며,
    상기 커패시터부는,
    상기 한 쌍의 접지전극에 연결되는 적어도 하나의 제1커패시터 전극;
    상기 제1커패시터 전극과 대향하여 배치되며, 상기 한 쌍의 입력전극에 각각 연결되는 한 쌍의 제2커패시터 전극; 및
    상기 제1커패시터 전극과 대향하여 배치되며, 상기 한 쌍의 출력전극에 각각 연결되는 한 쌍의 제3커패시터 전극;을 포함하며,
    상기 제2커패시터 전극, 상기 제3커패시터 전극, 및 상기 코일패턴 중 서로 대향하는 2개의 전극에 의해 상기 한 쌍의 입력전극과 상기 한 쌍의 출력전극 사이에 한 쌍의 직렬 커패시터를 이루는 차동 및 공통 모드 겸용 필터.
  7. 제6항에 있어서,
    상기 제1커패시터 전극과 상기 한 쌍의 제2커패시터 전극, 및 상기 제1커패시터 전극과 상기 한 쌍의 제3커패시터 전극에 의해 두 쌍의 병렬 커패시터를 이루고,
    상기 두 쌍의 병렬 커패시터는 서로 동일한 값을 갖도록 대칭 구조로 이루어지는 차동 및 공동 모드 겸용 필터.
  8. 제7항에 있어서,
    상기 한 쌍의 직렬 커패시터와 상기 두 쌍의 병렬 커패시터는 하기의 식을 만족하며,
    1/2 x Cpc < Csc < 2 x Cpc
    여기서, Cpc는 상기 두 쌍의 병렬 커패시터 각각의 커패시턴스이고,
    Csc는 상기 한 쌍의 직렬 커패시터 각각의 커패시턴스인 차동 및 공동 모드 겸용 필터.
  9. 제7항에 있어서,
    상기 한 쌍의 직렬 인덕터 각각의 임피던스는 상기 두 쌍의 병렬 커패시터 각각의 임피던스보다 같거나 큰 차동 및 공동 모드 겸용 필터.
  10. 제6항에 있어서,
    상기 커패시터부는 어느 하나의 상기 제2커패시터 전극과 어느 하나의 상기 제3커패시터 전극의 적어도 일부가 서로 대향하여 배치되는 차동 및 공통 모드 겸용 필터.
  11. 제6항에 있어서,
    상기 커패시터부는 두 개의 상기 제1커패시터 전극 사이에 상기 한 쌍의 제2커패시터 전극 및 상기 한 쌍의 제3커패시터 전극이 배치되는 차동 및 공통 모드 겸용 필터.
  12. 제6항에 있어서,
    상기 커패시터부는 상기 하나의 제1커패시터 전극이 상기 한 쌍의 제2커패시터 전극과 상기 한 쌍의 제3커패시터 전극 사이에 배치되는 차동 및 공통 모드 겸용 필터.
  13. 제6항에 있어서,
    상기 한 쌍의 제2커패시터 전극 및 상기 한 쌍의 제3커패시터 전극은 동일 시트 상에 이격 배치되고,
    상기 하나의 제1커패시터 전극은 상기 한 쌍의 제2커패시터 전극 및 상기 한 쌍의 제3커패시터 전극과 대향하여 배치되며,
    상기 인덕터부 중 상기 커패시터부에 가장 근접한 시트의 코일패턴은 상기 한 쌍의 제2커패시터 전극 또는 상기 한 쌍의 제3커패시터 전극과 대항하여 배치되어, 상기 한 쌍의 직렬 커패시터를 이루는 차동 및 공통 모드 겸용 필터.
  14. 제6항에 있어서,
    상기 인덕터부는 상기 커패시터부의 상측 또는 하측에 배치되는 차동 및 공통 모드 겸용 필터.
  15. 제6항에 있어서,
    상기 인덕터부는 두 개의 커패시터부 사이에 배치되는 차동 및 공통 모드 겸용 필터.
  16. 제6항에 있어서,
    상기 커패시터부는 두 개의 인덕터부 사이에 배치되는 차동 및 공통 모드 겸용 필터.
  17. 제6항에 있어서,
    상기 제1커패시터 전극은 상기 한 쌍의 제2커패시터 전극 및 상기 한 쌍의 제3커패시터 전극보다 폭이 큰 차동 및 공통 모드 겸용 필터.
  18. 한 쌍의 입력전극;
    상기 한 쌍의 입력전극의 반대측에 구비된 한 쌍의 출력전극;
    상기 한 쌍의 입력전극 및 한 쌍의 출력전극과 직각으로 배치되는 한 쌍의 접지전극;
    상기 한 쌍의 입력전극과 상기 한 쌍의 출력전극 사이에 각각 직렬 연결되는 한 쌍의 인덕터;
    상기 한 쌍의 인덕터 각각의 양단과 상기 접지전극 사이에 병렬 연결되는 두 쌍의 병렬 커패시터;
    상기 한 쌍의 인덕터와 병렬 연결되는 한 쌍의 직렬 커패시터;를 포함하는 차동 및 공동 모드 겸용 필터.
PCT/KR2017/001194 2016-02-05 2017-02-03 차동 및 공통 모드 겸용 필터 Ceased WO2017135734A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201780009794.XA CN108604889B (zh) 2016-02-05 2017-02-03 差模及共模兼用滤波器
US16/075,406 US10566947B2 (en) 2016-02-05 2017-02-03 Filter for both differential mode and common mode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0015070 2016-02-05
KR1020160015070A KR101968585B1 (ko) 2016-02-05 2016-02-05 차동 및 공통 모드 겸용 필터

Publications (1)

Publication Number Publication Date
WO2017135734A1 true WO2017135734A1 (ko) 2017-08-10

Family

ID=59499916

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/001194 Ceased WO2017135734A1 (ko) 2016-02-05 2017-02-03 차동 및 공통 모드 겸용 필터

Country Status (4)

Country Link
US (1) US10566947B2 (ko)
KR (1) KR101968585B1 (ko)
CN (1) CN108604889B (ko)
WO (1) WO2017135734A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016007021B4 (de) * 2016-08-03 2023-08-17 Mitsubishi Electric Corporation Störschutzfilterschaltung
US11088450B2 (en) * 2016-08-16 2021-08-10 Amotech Co., Ltd. Antenna module for near field communication
JP7163935B2 (ja) * 2020-02-04 2022-11-01 株式会社村田製作所 コモンモードチョークコイル
KR102716207B1 (ko) * 2021-08-06 2024-10-14 주식회사 모다이노칩 복합 소자
KR102740377B1 (ko) * 2021-11-10 2024-12-09 주식회사 아모텍 적층형 공통 모드 필터
KR102744258B1 (ko) * 2022-08-30 2024-12-18 주식회사 아모텍 적층형 공통 모드 필터
KR102808896B1 (ko) * 2022-09-27 2025-05-19 주식회사 아모텍 적층형 공통 모드 필터
KR102808871B1 (ko) * 2022-09-27 2025-05-19 주식회사 아모텍 적층형 공통 모드 필터
KR102773270B1 (ko) * 2022-11-02 2025-02-27 주식회사 아모텍 적층형 공통 모드 필터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090128258A1 (en) * 2007-11-08 2009-05-21 Zhe Jiang University EMI filter with an integrated structure of common-mode inductors and differential-mode capacitors realized by flexible printed circuit board
KR20090121337A (ko) * 2007-05-18 2009-11-25 가부시키가이샤 무라타 세이사쿠쇼 적층 대역 통과 필터
KR20120070228A (ko) * 2010-12-21 2012-06-29 삼성전기주식회사 전원 공급 장치 및 이를 갖는 디스플레이 장치
US20140084791A1 (en) * 2012-09-24 2014-03-27 Toshiba Lighting & Technology Corporation Power supply apparatus and luminaire
KR20140134938A (ko) * 2013-05-15 2014-11-25 전북대학교산학협력단 Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621366A (en) * 1994-08-15 1997-04-15 Motorola, Inc. High-Q multi-layer ceramic RF transmission line resonator
KR100396607B1 (ko) * 2000-10-28 2003-09-02 주식회사 아모텍 통과대역 평탄도 보상회로
JP2003087074A (ja) * 2001-09-07 2003-03-20 Toko Inc 積層型フィルタ
KR100578296B1 (ko) * 2005-05-13 2006-05-11 주식회사 이노칩테크놀로지 인덕터-커패시터 복합 적층 칩 소자
CN100426667C (zh) * 2005-09-21 2008-10-15 东南大学 电力系统自动化设备电磁干扰抑制器
CN100495813C (zh) * 2005-09-22 2009-06-03 中国舰船研究设计中心 超宽带滤波器
CN101490953A (zh) * 2006-07-27 2009-07-22 株式会社村田制作所 噪声滤波器阵列
JP5341201B2 (ja) * 2009-11-02 2013-11-13 松江エルメック株式会社 コモンモードフィルタ
CN201682464U (zh) * 2010-06-01 2010-12-22 苏州泰思特电子科技有限公司 一种用于抑制传导电磁干扰的共模滤波器
JP5907124B2 (ja) * 2013-07-24 2016-04-20 株式会社村田製作所 高周波部品およびフィルタ部品
JP6249023B2 (ja) * 2013-12-12 2017-12-20 株式会社村田製作所 フィルタ部品
CN103701427B (zh) * 2013-12-31 2016-11-16 康海峰 用于提高电力猫功率谱密度的家用电器外部前端滤波器
CN203645634U (zh) * 2013-12-31 2014-06-11 康海峰 一种家用电器外部前端滤波器
KR101473740B1 (ko) 2014-05-15 2014-12-18 국방과학연구소 고주파신호 감쇄장치
CN104539148A (zh) * 2014-11-27 2015-04-22 华为技术有限公司 一种滤波电路及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090121337A (ko) * 2007-05-18 2009-11-25 가부시키가이샤 무라타 세이사쿠쇼 적층 대역 통과 필터
US20090128258A1 (en) * 2007-11-08 2009-05-21 Zhe Jiang University EMI filter with an integrated structure of common-mode inductors and differential-mode capacitors realized by flexible printed circuit board
KR20120070228A (ko) * 2010-12-21 2012-06-29 삼성전기주식회사 전원 공급 장치 및 이를 갖는 디스플레이 장치
US20140084791A1 (en) * 2012-09-24 2014-03-27 Toshiba Lighting & Technology Corporation Power supply apparatus and luminaire
KR20140134938A (ko) * 2013-05-15 2014-11-25 전북대학교산학협력단 Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법

Also Published As

Publication number Publication date
US10566947B2 (en) 2020-02-18
CN108604889B (zh) 2022-02-01
CN108604889A (zh) 2018-09-28
KR20170093537A (ko) 2017-08-16
KR101968585B1 (ko) 2019-04-12
US20190044490A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
WO2017135734A1 (ko) 차동 및 공통 모드 겸용 필터
US6768630B2 (en) Multilayer feedthrough capacitor
US9433081B1 (en) Differential signal crosstalk minimization for dual stripline
WO2017082451A1 (ko) 회로 보호 소자
WO2019235708A1 (en) Dielectric waveguide filter
WO2017052046A1 (ko) 벤딩 내구성이 개선된 연성회로기판
WO2013100688A2 (ko) 수신 주파수 밴드를 조절할 수 있는 터치감지회로 및 상기 터치감지회로를 구비하는 터치감지시스템
WO2021162350A1 (ko) 광대역 커패시터
US20230044859A1 (en) Lc filter
WO2017082575A1 (ko) 차동 전달 임피던스 증폭기
WO2021071144A1 (ko) 적층형 공통 모드 필터
WO2020145710A1 (en) Apparatus including electronic circuit for processing differential signal
JPWO2011086822A1 (ja) コモンモードフィルタおよびコモンモードフィルタ用インダクタ
WO2021042743A1 (zh) 一种微型多层陶瓷带通滤波器
WO2021034177A1 (ko) 전송영점을 갖는 로우 패스 필터
WO2022092792A1 (ko) 안테나용 세라믹 도파관 필터
WO2025244287A1 (ko) 대역 통과 필터
WO2023080607A1 (ko) 적층형 공통 모드 필터
WO2024071719A1 (ko) 적층형 공통 모드 필터
WO2023014194A1 (ko) 복합 소자
US20160134445A1 (en) Wiring substrate
WO2016072643A2 (ko) 필터
WO2021075738A1 (ko) 복합소자
JP2007201419A (ja) 電気回路装置およびそれに用いる基板
WO2024242544A1 (ko) 다층 필터 및 이를 포함하는 프론트 엔드 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17747779

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17747779

Country of ref document: EP

Kind code of ref document: A1