KR20140134938A - Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법 - Google Patents

Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20140134938A
KR20140134938A KR1020130055007A KR20130055007A KR20140134938A KR 20140134938 A KR20140134938 A KR 20140134938A KR 1020130055007 A KR1020130055007 A KR 1020130055007A KR 20130055007 A KR20130055007 A KR 20130055007A KR 20140134938 A KR20140134938 A KR 20140134938A
Authority
KR
South Korea
Prior art keywords
layer
substrate
filter
zener diode
tvs
Prior art date
Application number
KR1020130055007A
Other languages
English (en)
Other versions
KR101495736B1 (ko
Inventor
길연호
양현덕
최상식
최철종
조덕호
심규환
Original Assignee
전북대학교산학협력단
주식회사 시지트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단, 주식회사 시지트로닉스 filed Critical 전북대학교산학협력단
Priority to KR20130055007A priority Critical patent/KR101495736B1/ko
Priority to PCT/KR2013/008798 priority patent/WO2014185599A1/ko
Publication of KR20140134938A publication Critical patent/KR20140134938A/ko
Application granted granted Critical
Publication of KR101495736B1 publication Critical patent/KR101495736B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0064—Constructional details comprising semiconductor material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자는, 필터 회로를 구현하는 반도체 필터 소자에 있어서, 기판과; 상기 기판상에 형성된 복수 개의 TVS 제너 다이오드 소자와; 상기 기판상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드와; 상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 형성된 인덕터 수동 소자를 포함하되, 상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하는 점에 그 특징이 있다.
본 발명에 따르면, 반도체 필터는 최소의 크기로 집적화하여 제작되며, EMI 필터링 및 ESD에 의한 칩 손상을 방지할 수 있다.

Description

ＥＳＤ-ＥＭＩ 공통모드 반도체 필터 소자 및 그 제조방법{ESD-EMI common mode filter device and the fabrication method}
본 발명은 ESD-EMI 공통모드 반도체 필터 소자 및 그 제조방법에 관한 것으로, 특히 고주파에서 감쇠 대역폭이 넓은 광대역폭에 대한 EMI 공통 모드(common mode)의 필터링하는 기능을 향상시키고, ESD와 같은 전기적 충격에 대한 내성과 안정성이 개량된 ESD-EMI 공통모드 반도체 필터 소자 및 그 제조방법에 관한 것이다.
최근 진행되는 반도체 기술의 발전으로 인하여, 정보통신산업의 여러 분야에서 고속의 유선-무선 통신용 반도체 소자가 널리 사용되고 있다. 이와 같이, 다양한 분야에서 반도체소자를 사용함에 따라, 제조공정 내지는 사용하는 환경에 따라 다른 전자장치로부터 발생되는 각종 전자파로 인해 반도체소자가 손상되거나 EMI 잡음으로 신호의 무결성이 와해되는 현상이 심각하다.
그리고 소자의 게이트, 산화막, 접합의 크기가 수 nm급으로 축소되면서 전기적 충격에 극도로 약화되고 있다. 특히, 주변의 전자장치로부터 유도되는 다양한 주파수를 갖는 전자파로 인한 전자방해(EMI: Electro Magnetic Interference) 또는 정전기방전 (ESD: Electro Static Discharge) 등이 발생하여 반도체 소자의 성능을 떨어뜨리는 문제점이 발생한다. 마찬가지로 전자기 모듈이나 시스템 조차도 정전기와 전자기 간섭의 문제로 인하여 오동작하거나 고장이 나는 문제가 심심치 않게 보고되고 있다.
따라서 이러한 ESD에 대한 보호와 EMI 필터링의 기능을 동시에 보유하는 반도체 필터를 집적회로로 개발하여 사용하여야 한다. 이하, 종래기술을 이용한 반도체 소자에 대하여 자세히 살펴보기로 한다.
이하, 도 1a 내지 도 1g는 종래에 따른 필터 회로의 구조를 개략적으로 도시한 도면이다.
도 1a는 종래기술에 따른 하나의 커패시터를 이용한 가장 단순한 구조의 고주파 필터로 공진주파수에서 매우 날카로운 감쇄특성을 보인다. 따라서 특정한 주파수를 필터링하는 용도에 적합하며, 넓은 대역의 RF 및 고주파를 필터링하는 용도로는 부적합하여 사용하지 않는다.
도 1b는 종래기술에 따른 하나의 커패시터에 하나의 수동소자(레지스터 또는 인덕터)를 조합한 구조의 필터로서 >20 dB/dec 감쇠특성을 보인다. 도1-A에 비하여 필터링 대역을 안정되게 하고, 특정주파수 부근을 필터링하는 용도에 적합하지만, symmetry가 없는 단일방향으로 동작한다. 따라서 양방향 통신신호를 전달하는 통신선로를 보호하기에 부적합하며, ESD를 보호하는 기능도 장착되지 않은 회로에 해당된다.
도 1c는 종래기술에 따른 하나의 두 개의 커패시터에 하나의 수동소자(레지스터 또는 인덕터)를 조합한 Pi 구조의 필터로서 >20 dB/dec 감쇄특성을 보인다. 도1-A과 도1-B에 비하여 필터링 대역폭이 넓어서, 예를 들면 1-3GHz과 같이 넓고 안정하게 필터링하는 특성으로 제작할 수 있다. 그러나 입출력 단에서 커패시터만 사용하므로 ESD 보호기능이 매우 취약한 회로에 해당된다.
도 1d는 종래기술에 따른 Pi 필터로서 도 1c에 비교하여 제너(Zener) 소자를 사용하여 ESD 보호성능이 추가된 차이를 보인다. 이런 회로도에서의 필터특성에 대해서는(R. Hurley, “Design Considerations for ESD/EMI Filters: I,” Application Note AND8200/D, ON Semiconductor, June, 2005, pp. 1-17)에 정리되어 있다. 이 회로구조는 >20 dB/dec 감쇠특성을 보인다. 이러한 EMI 필터회로는 필터링 대역폭이 1-3 GHz과 같이 비교적 넓으며 ESD 보호 성능도 보유한다. ESD 보호를 위해 Zener 다이오드를 사용할 수 있으나, 강한 ESD 보호에는 원칙적으로 TVS를 사용해야 한다. TVS는 강력한 ESD 보호를 전용으로 하는 소자인데, 반도체, 고분자, 유전체로 제작되는 다양한 종류가 있다. 그 중에서 동작속도 안정성, 크기, 집적화 기능의 측면에서 반도체 TVS가 가장 우수하다.
도 1e는 종래기술에 따른 Pi형 필터로서 ESD 보호 다이오드(Protection Diode)가 있고, 중앙부위에 커패시터가 추가된 구조이다. 상기 도 1c 내지 도 1d에 비하여 감쇠기울기가 >40 dB/dec로 개선된다. 따라서 현재 많이 사용되는 휴대용 RF 통신기기의 컷오프 밴드인 0.8-6 GHz 대역에 대한 응용이 가능하도록 EMI 필터링 감쇠 주파수 대역을 넓게 할 수 있다. 따라서 필터링 대역폭의 측면에서 상기의 종래 기술중에서 가장 우수하다 할 수 있다. 그러나 중앙에 커패시터를 배치하여 ESD에는 다소 취약하다. MOM(Metal-Oxide-Metal) 커패시터로 샌드위치형 평판을 이용하는 수직구조 내지는 inter-digit형 수평구조를 이용할 수 있다. 그러나 이들 모두 구조와 물리적 성질이 전계가 국부적으로 집속되는 현상으로 인하여 반복적인 ESD, EFT, Surge에 취약한 문제가 있다.
도 1f는 종래기술에 따른 양방향 TVS와 초크 코일(choke coil)을 외부에 하이브리드형으로 패키징한 형태의 ESD/EMI 공통 모드 필터(common mode filter)의 사례이다. 이렇게 양방향 TVS를 사용하면 집적화에 편리하고 DC 뿐만 아니고, AC 성분이나 차동(differential) 신호에 대해 쉽게 적용할 수 있는 장점이 있다. 그러나 항복전압이 낮은 TVS의 경우 정전용량과 ESD 내성은 트래이드-오프(trade-off)하게 되므로 정전용량을 낮추는데 한계가 있다. 따라서 최근에 발전하는 고속의 신호선에 적용하기에는 부적합하다.
도 1g는 종래기술에 따른 MOV와 ferrite와 TVS를 매우 작은 패키징의 내부에 한 번에 조합하여 제작하는 ESD/EMI 공통 모드 필터(common mode filter)의 사례이다. 위의 도 1f에서와 마찬가지로 항복전압이 낮은 TVS의 경우 정전용량과 ESD 내성은 트래이드-오프(trade-off)하게 되므로 정전용량을 낮추는데 한계가 있으므로, 최근에 급속히 발전하는 고속의 신호선을 보호하는 목적으로 적용하기에는 다소 부적합하다.
상술된 바와 같이 여러 구조의 필터회로가 개발되어 이용되고 있지만, 최근에 전자통신 기술의 빨라지는 데이터 전송속도에 적합한 필터를 위해 고주파에서 종래보다 더 넓은 대역폭을 필터링하는 기능이 필요로 되고 있다. 그리고 무선정보통신 기술이 로봇이나 자동차 등의 응용으로 확대되고 있어서, 자동차용이나 USB와 같이 외부의 전기적 충격이 크게 가해지는 부위에 사용하기 위해서 향후에는 ESD가 30 kV 이상으로 충분히 확보될 필요가 있다. 더욱이 EFT, 서지(Surge)와 같은 강력한 전기적 충격에도 사용할 수 있도록 강력한 ESD 내성과 장기적인 안정성이 더욱 필요로 된다.
도 2a 내지 도 2c는 종래기술에 따른 Pi-type 필터 디바이스의 단면 구조도이다. 도 2a는 ("Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS," M. Hu, M. Bobde, K. Weng, US 2008/0310065 A1, Dec. 18, 2008) 특허로서 커패시터를 크게 조절하는 기능을 가진다. 다수의 트렌치를 이용하여 작은 면적에 높은 정전용량을 취하는 구조로서 고속회로용 보다는 필터링하는 주파수대역을 저주파로 낮게 하는 용도로 적합하다. 그런데 소자의 구조에 따르면 트렌치 구조는 표면에 굴곡진 부분이 많아서 전기적 충격이 가해질 때, 국부적으로 전계가 집속되는 영역이 여러 곳에 존재하여 ESD, EFT, Surge에 대한 내성과 신뢰성이 취약하다.
도 2b는 ("Circuit configuration and manufacturing processes for vertical transient voltage suppressor and EMI filter," Bobde, Madhur, Alph & Omega Semiconductor Ltd., WO 2008/063592 A2, May, 29, 2008)은 제너(Zener)를 적용하여 기본적으로 도 1d의 회로도에 해당하는 필터의 단면구조를 보여준다. ESD 내성을 높이기 위하여 다이오드와 바이폴라 소자가 연결된 복잡한 형태의 복잡합 소자를 이용한다. 칩으로 투입되는 ESD에 대해 다이오드가 빠른 속도로 트리거링의 작용을 하고, 이어서 바이폴라 소자가 작용하면서 높은 전류를 관통시킬 수 있다. 바이폴라가 작용하여 동작전력 용량을 높이는데 유리하지만 접합의 사이에서 발생하는 누설전류의 양이 증가하여 삽입손실이 발생하는 단점이 있다.
도 2c는 ("Thin Film Common Mode Filter and Thin Film Common Mode Filter Array," Shigeru Shoji, TDK Corporation, US 2005/0116793 A1, Jun. 2, 2005)은 TDK의 Common mode filter로서 magnetic plate와 코일과 TVS 소자들을 다수의 박막층으로 적층하여 제작하는 구조를 보여준다. 세라믹 바리스터 와 다수의 금속접합용 박막과 마그네틱 필름을 사용하므로 매우 복잡한 적층형태를 갖는다. 따라서 제조공적이 복잡하고 비용이 많이 소요되며, 기생성분으로 인하여 ESD protection의 경우 Vc가 높게 인가되는 단점을 지닌다.
종래기술의 Pi-type 필터 디바이스는 반도체 기판의 상부에 수동소자와 기판의 사이에 기생하는 커패시턴스와 인덕턴스가 종래기술의 Pi-type 필터 디바이스의 성능을 제한시키는 문제점이 야기되었다. (D. Bouangeune, W.K. Hong, S.S. Choi, C.J. Choi, D.H. Cho, K.H. Shim, Y.G. Kim, "Development of LC-type ESD/EMI Filter Based on TVS Devices for Peripheral Applications," IEEE Golbal Conference on Consumer Electronics, pp. 449-451, 2012)
종래기술에 의한 반도체 필터의 경우, 패싱 밴드인 저주파에서 삽입손실이 크고, 감쇠 기울기가 작으며, 고주파에서 공진에 의해 컷오프 밴드에서 감쇠하는 주파수 대역이 좁아지는 문제점이 발생한다. 뿐만 아니라, 종래기술에 의한 ESD 내전압이 높지 못하여 여러 문제점을 지니고 있다.
상술된 바와 같이 종래의 기술은 여러 측면에서 현재의 유무선통신의 고속화에 이용하기에 한계가 있으므로 개량이 필요로 된다. 즉, 필터링 밴드폭을 0.8-6 GHz 대역으로 넓히고, ESD 내전압을 30 kV 이상으로 높이는 ESD+EMI 필터의 회로구조와 제작기술이 동시에 요구된다. 고속 차동신호를 전송하는 이동통신 단말기나 디지털 카메라, 디스플레이에서 공통모드의 잡음은 수 백 MHz 대역에서 차단이 되어야 하고, 차동모드 신호는 3-6GHz대역까지 최소의 삽입손실 특성으로 전송되어야 한다. 특히 전기적 충격에 대한 내성을 보자면 ESD 뿐만 아니고 EFT, Surge에 대한 내성도 충분히 높여야 한다. 각종 유무선통신 기기 내지는 이동과 접촉이 빈번한 단말기는 외부의 전기적 충격에 더욱 강해질 필요가 있다.
본 발명이 해결하고자 하는 기술적 과제는 고주파수에서 감쇠 대역폭이 넓은 광대역폭의 EMI를 필터링하는 기능이 향상되고, ESD 보호성능과 안정성이 개량된 반도체 필터 집적회로를 최소의 크기로 설계하여 구현할 수 있는 소자 및 회로의 구조와 제조방법을 제공한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자는, 필터 회로를 구현하는 반도체 필터 소자에 있어서, 기판과; 상기 기판상에 형성된 복수 개의 TVS 제너 다이오드 소자와; 상기 기판상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드와; 상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 형성된 인덕터 수동 소자를 포함하되, 상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하는 점에 그 특징이 있다.
여기서, 특히 상기 다단 필터(Multi-stage)는 적어도 2단 이상의 구조를 갖으며, 입력단과 출력단(Di+, Di-, Do+, Do-)에서 특성이 서로 대칭(symmetry)한 상태를 유지하는 구조로 형성되는 점에 그 특징이 있다.
여기서, 특히 상기 복수의 입출력 단자 패드에 인가되는 구동 신호에 따라 공통 모드 필터 또는 차동 모드 필터로 동작하는 점에 그 특징이 있다.
여기서, 특히 상기 TVS 제너 다이오드 소자는 접합 영역으로 이루어진 제너 소자층을 포함하고, 상기 접합 영역은 상기 기판의 상부에 n+층, n-층, p+층을 포함하는 p-top구조와, 상기 기판의 상부에 p+층, n-층, n+층, n-층, p+층을 포함하는 PNP구조와, 상기 기판의 상부에 p+층, n-층, n+층을 포함하는 n-top구조 및 상기 기판의 상부에 n+층, n-층, p+층, n-층, n+층을 포함하는 NPN구조 중 적어도 하나의 구조로 형성되는 점에 그 특징이 있다.
또한, 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자의 제조방법은, 필터 회로를 구현하는 반도체 필터 소자의 제조방법에 있어서, 기판상에 복수의 에피 영역으로 이루어진 TVS 제너 다이오드 소자를 형성하는 단계와; 상기 복수의 TVS 제너 다이오드 소자가 형성된 기판상에 상기 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드를 형성하는 단계와; 상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 인덕터 수동 소자를 형성하는 단계; 및 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하는 단계를 포함하는 점에 그 특징이 있다.
여기서, 특히 상기 기판상에 복수의 TVS 제너 다이오드 소자를 형성하는 단계는 상기 기판상에 제 1 에피층, 제 2 에피층, 제 1 n+ 이온 주입층 및 제 1 p+ 이온 주입층을 순차적으로 형성하는 점에 그 특징이 있다.
여기서, 특히 상기 복수 개의 PIN 다이오드를 형성하는 단계는 상기 복수의 TVS 제너 다이오드 소자가 형성된 기판상에 제 3 에피층, 보호 산화막, 제 2 n+ 이온 주입층 및 제 2 p+ 이온 주입층을 순차적으로 형성하는 점에 그 특징이 있다.
여기서, 특히 상기 복수 개의 PIN 다이오드를 소자가 형성된 기판상에 복수의 TVS 제너 다이오드 소자와 상기 복수 개의 PIN 다이오드의 사이에 트랜치를 더 형성하여 누설 전류를 차단하는 점에 그 특징이 있다.
여기서, 특히 상기 트렌치를 형성한 후 상기 기판이 노출되도록 상기 제 1 에피층 및 제 2 에피층을 식각한 후 트렌치의 내부면에 산화막을 더 형성하는 것을 특징으로 하는 점에 그 특징이 있다.
여기서, 특히 상기 인덕터 수동 소자를 형성하는 단계는 제 1 절연막을 증착한 후, 리소그래피와 식각공정을 이용하여 컨택 윈도우를 형성하고, 제 1 금속배선, 산화막, 제 1 컨택 비어 및 제 2 금속 배선을 순차적으로 형성하는 점에 그 특징이 있다.
여기서, 특히 상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 제 1 및 2 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하는 점에 그 특징이 있다.
여기서, 특히 상기 TVS 제너 다이오드 소자는 접합 영역으로 이루어진 제너 소자층을 포함하고, 상기 접합 영역은 상기 기판의 상부에 n+층, n-층, p+층을 포함하는 p-top구조와, 상기 기판의 상부에 p+층, n-층, n+층, n-층, p+층을 포함하는 PNP구조와, 상기 기판의 상부에 p+층, n-층, n+층을 포함하는 n-top구조 및 상기 기판의 상부에 n+층, n-층, p+층, n-층, n+층을 포함하는 NPN구조 중 적어도 하나의 구조로 형성되는 점에 그 특징이 있다.
여기서, 특히 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터(Multi-stage)는 적어도 2단 이상의 구조를 갖으며, 입력단과 출력단(Di+, Di-, Do+, Do-)에서 특성이 서로 대칭(symmetry)한 상태를 유지하는 구조로 형성되고, 입출력 단자 패드에 인가되는 구동 신호에 따라 공통 모드 필터 또는 차동 모드 필터로 동작하는 점에 그 특징이 있다.
본 발명에 따르면, 반도체 필터는 최소의 크기로 집적화하여 제작되며, EMI 필터링 및 ESD에 의한 칩 손상을 방지할 수 있다.
또한, 다수의 TVS와 다수의 수동소자를 연결하여 ESD/EMI common mode 필터회로의 구조로 형성함으로 고주파에서 광대역 필터링의 효과를 기대할 수 있다.
또한, 본 발명의 반도체 필터 집적회로는 수동소자에 인접한 위치에 플러그(Plug)를 형성하여 컷오프 주파수에서 감쇠되는 기울기가 크고 우수한 필터를 제작할 수 있다. 따라서 커먼모드와 차동모드의 신호를 매우 선별성 높게 필터링하여 커먼모드 노이즈는 완벽히 차단하고, 차동모드 신호는 깨끗하게 고속으로 전달하는 기능을 제공한다. 그리고 전극을 다수의 I/O (Di+, Di-, Do+, Do-) 하나의 그라운드로 배치하여 응용하는 용도에 따라 선택적인 사용이 가능하다.
또한 본 발명의 반도체 필터 디바이스는 다수의 TVS 소자가 작동하는 다단형의 필터링 회로로서 과도한 전기적 충격을 TVS가 반복하여 완충하므로 ESD, EFT, Surge 내전압 성능과 안정성을 개량하고, 컷오프 밴드에서의 넓은 대역폭에 대해 우수한 EMI 필터링 성능을 기대할 수 있다.
도 1a 내지 도 1g는 종래에 따른 필터 회로의 구조를 개략적으로 도시한 도면.
도 2a 내지 도 2c는 종래기술에 따른 Pi-type 필터 디바이스의 단면 구조도.
도 3은 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자의 다단형 필터의 구조를 개략적으로 도시한 도면.
도 4는 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자의 평면도.
도 5는 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자의 단면도.
도 6은 본 발명의 TVS 소자용 반도체 에피층의 단면 구조를 도시한 도면.
도 7은 필터 종류에 따른 TLP 특성에 대한 비교를 도시한 도면.
도 8은 반도체 필터 디바이스의 삽입손실특성에 대한 비교를 도시한 도면.
도 9a 내지 도 9i는 본 발명의 실시 예에 따른 ESD-EMI 공통모드 반도체 필터 소자의 제조방법에 대한 순서도.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한 어떤 구성 요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하 본 발명의 일 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자의 다단형 필터의 구조를 개략적으로 도시한 도면이다. 도 3에 도시된 바와 같이, 다수의 TVS를 다수의 수동소자와 연결한 다단형 필터의 회로구조를 취한다. 입출력 단자(Di+, Di-, Do+, Do-)가 하나의 차동신호를 전달하게 되며, 공통 모드 노이즈(common mode noise)를 차단하는 공통 모드 초크(common mode choke)가 IPD(Integrated Passive Device) 기술로 집적화된다. 그리고 인덕터 수동소자의 양단에 TVS와 PIN 다이오드 소자가 연결되면서 그라운드(Ground)에 접지된 구조를 취한다. ESD 보호를 위한 TVS 소자는 항복전압이 낮아서 Vc를 최소한으로 통제할 수 있다.
특히 최근 이용하는 전송회로의 전압이 낮아지면서 TVS 소자의 항복전압도 5V 이하로 낮아지는데, 이 경우 n+-p+접합의 누설전류를 낮게 유지하기가 어렵다.
본 발명에서는 이러한 역방향 누설전류가 낮은 접합을 에피성장기술로 해결한다. PIN 다이오드는 TVS 상측에 직접 연결된 다운-다이오드(down-diode) PIN, TVS와 병렬로 연결된 업-다이오드(up-diode) PIN으로 구별된다. 이들 PIN 다이오드 소자는 모두 항복전압이 100V급 이상으로 높아서 정전용량이 매우 낮고, 매우 높은 ESD 전압에 의해 인가되는 Vc가 100V 부근까지는 바이 패스(by-pass) 전류를 완벽히 차단하므로 회로가 파괴되지 않고 최대한 보호기능을 유지한다. 특히 PIN 소자의 정전용량이 0.1pF 이하가 되어야 PIN와 TVS가 연결된 단위회로에서 대략적으로 0.3pF 보다 낮게 제작되며, 이를 ULC (Ultra Low Capacitance)라 부를 수 있다.
여기서, 다단(Multi-stage)의 필터는 2단 이상을 의미하며, 입력단과 출력단(Di+, Di-, Do+, Do-)에서 특성이 서로 대칭(symmetry)한 상태를 유지하는 구조이다. 일 예로써 도 3은 2단 구조로서 구성된 구조를 보여주고 있다. 따라서 필터로서 >40 dB/dec 이상의 감쇠 기울기의 특성을 보이고, 고주파에서 감쇠 대역폭이 0.8-6 GHz로 매우 넓고, 회로의 중앙에 추가된 TVS에 의하여 전기적 충격을 완충하는 기능을 보강하여 ESD 보호 성능과 안정성이 우수하게 개량된다.
또한, 도 3의 회로도에서 필터의 입력단과 출력단(Di+, Di-, Do+, Do-)이 서로 대칭(symmetry)를 유지하며, 전극으로는 두 개의 입출력단인 I/O와 하나의 입출력단인 I/O(H), 하나의 그라운드 전극으로 조립되는 형태도 종래의 기술과 다른 점이다. 매우 안정된 필터동작과 강력한 ESD 보호가 필요한 회로에는 두개의 I/O단만 이용하고, 보호되어야 하는 회로가 ESD에 대한 내성이 강한 경우에는 I/O단과 I/O(H)단을 이용할 수 있다. 따라서 회로의 중앙에 추가된 TVS에 의하여 보강됨으로써 ESD는 물론 EFT, 서지(Surge)의 강력한 전기적 충격도 충분히 보호할 수 있도록 제작된다.
도 4는 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자의 평면도이다. 도 4에 도시된 바와 같이, 다수의 I/O 패드(Di+, Di-, Do+, Do-)와 패드, 그리고 그 사이에 L의 수동소자가 각각 배치되어 있다. 상기의 도 3의 필터 회로도와 같이 칩의 좌우가 동일하여 대칭(symmetry)이 유지되고 있으며, 칩의 중앙에 추가된 TVS가 배치되어 있다. 도 4는 본 발명에 의한 칩의 평면도에 대한 예시이며, 동일한 필터회로를 구현하는데 있어서 평면에서의 배치는 변경하여 응용된 형태를 취할 수 있다.
도 5는 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자의 단면도이다. 도 5에 도시된 바와 같이, 기판(101)과, 상기 기판(101)상에 형성된 복수 개의 TVS 제너 다이오드 소자(105)와; 상기 기판(101)상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자(105)에 대응하도록 마련된 복수 개의 PIN 다이오드(106,109)와; 상기 복수 개의 TVS 제너 다이오드 소자(105) 및 상기 복수 개의 PIN 다이오드(106,109)를 금속 배선(113)으로 연결하여 형성된 인덕터 수동 소자(117)를 포함하되, 상기 인터덕 수동소자(117)는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선(113)에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자(105), 상기 PIN 다이오드(106,109) 및 상기 인덕터 수동 소자(117)로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하게 된다.
상기 복수의 TVS 제너 다이오드 소자는 상기 기판(101)상에 제 1 에피층(102), 제 2 에피층(103), 제 1 n+ 이온 주입층(105) 및 제 1 p+ 이온 주입층(106)을 순차적으로 형성하게 된다.
상기 복수 개의 PIN 다이오드(106,109)는 상기 복수의 TVS 제너 다이오드 소자(105)가 형성된 기판상에 제 3 에피층(107), 보호 산화막(108), 제 2 n+ 이온 주입층(109) 및 제 2 p+ 이온 주입층(110)을 순차적으로 형성하게 된다.
상기 복수 개의 PIN 다이오드(106,109)를 소자가 형성된 기판상에 복수의 TVS 제너 다이오드 소자(105)와 상기 복수 개의 PIN 다이오드(106)의 사이에 트랜치(111)가 더 형성되어 누설 전류를 차단하게 된다. 또한, 상기 트렌치(111)를 형성한 후 상기 기판이 노출되도록 상기 제 1 에피층(102) 및 제 2 에피층(103)을 식각한 후 트렌치의 내부면에 산화막을 더 형성하는 것이 바람직하다.
상기 인덕터 수동 소자(117)는 제 1 절연막(112)을 증착한 후, 리소그래피와 식각공정을 이용하여 컨택 윈도우(113)를 형성하고, 제 1 금속배선(114), 산화막(115), 제 1 컨택 비어(116) 및 제 2 금속 배선(117), 제 2 절연막(118)을 순차적으로 형성될 수 있다.
도 6은 본 발명의 TVS 소자용 반도체 에피층의 단면 구조를 도시한 도면이다. 도 6에 도시된 바와 같이, TVS 접합에 대한 사례로는 p-top, n-top, PNP, NPN 구조의 접합구조로 하여 단일방향 또는 양방향으로 동작하도록 사용할 수 있다. 특히 양방향 TVS는 AC/DC 동작회로에 모두 사용할 수 있는 장점이 있고, 단일방향 TVS에 비해 넓은 면적에서 동일한 정전용량을 갖도록 제작할 수 있으므로 유효 ESD 내압이 높아진다. 이러한 접합구조는 TVS의 항복전압과 누설전류에 영향을 크게 미치므로 각 층의 두께와 도핑농도를 최적화해야 한다. 특히 p-층이나 n-층의 두께와 도핑농도는 애벌랜시와 펀치스루의 물리적 현상으로 매우 빠르게 TVS 항복이 일어나도록 조절하는데 매우 중요하다. 이러한 접합구조는 에피성장 내지는 이온주입으로 형성할 수 있다. 이온주입 방식은 공정단계가 간단하다. 에피성장에 의한 방식이 계면사이의 농도구배를 높여서 TVS의 다이나믹 저항을 감소시키는데 유리하다. 다이나믹 저항의 감소는 ESD, EFT, Surge의 전력을 완충하는데 아주 중요한 소자의 파라미터로서 1 오옴 이하로 제작한다.
이러한 상기 다수의 TVS 영역은 도 6과 같이 p-top, PNP, n-top, NPN 중 적어도 하나의 구조로 형성한다. 이때, 상기 접합영역은 상기 기판의 상부에 n+층, n-층, p+층을 포함하는 p-top구조와 상기 기판의 상부에 p+층, n-층, n+층, n-층, p+층을 포함하는 PNP구조와 상기 기판의 상부에 p+층, n-층, n+층을 포함하는 n-top구조 및 상기 기판의 상부에 n+층, n-층, p+층, n-층, n+층을 포함하는 NPN구조 중 적어도 하나의 구조로 이루어진다. 그리고 더불어서 이러한 접합은 필요에 따라 내부의 구조를 변경하여 사용할 수 있다.
또한, 상기 TVS용 도핑층에서 p-층 또는 n-층의 불순물 농도는 1 * 1014 cm- 3내지 3 * 1018 cm-3으로 사용하여 항복전압을 3 내지 30V로 제어한다. 다수의 에피영역 성장에 있어서, 고농도층과 저농도층이 만나는 p-n 접합부분에서는 농도의 구배를 높게 조절하여 다이나믹 저항감소를 이룬다. 특히 저농도층의 불순물 농도는 TVS 소자의 항복전압을 정확하게 조절하는데 사용된다.
상기 p-n접합영역에서 상기 p+층의 도판트의 확산을 저지하게 되어 날카로운 계면을 유지함에 따라 항복전압 특성이 변화된다. 즉, 불순물의 농도구배를 적어도 5×1025cm-4 와 같이 높게 유지할 수 있고, 이와 동시에 깊이 방향으로 동일한 위치에서 도판트 분포를 일정하게 제어되므로, 소자의 터널링 내지는 애벌런치(Avalanche)에 의한 항복전압이 균일하게 분포하도록 제어되는 효과가 있다.
이와 같이, 본 발명에 있어서 반도체 필터 집적회로는 다수의 TVS 소자를 통해 저주파수 대역에서 삽입손실이 적고, 수동소자를 집적하여 감쇠 기울기를 크게 설계할 수 있다. 이에 따라, 본 발명을 통해 common mode의 컷오프 주파수는 10-700 MHz로 설계될 수 있다. 그리고 컷오프 주파수를 넘는 고주파에서의 감쇠(attenuation) 기울기는 35 dB/dec 이상이고, ESD는 30kV 이상의 특성을 사양으로 하는 반도체 common mode 필터를 제작할 수 있다. 따라서 본 발명의 반도체 필터 집적회로는 EMI 필터링 및 ESD에 대한 성능을 극대화하고, 전송하는 신호의 삽입손실을 최소화할 수 있다.
한편, 도 7은 필터 종류에 따른 TLP 특성에 대한 비교를 도시한 도면이다. 종래 기술 I은 Crow-bar type의 TVS를 채용한 필터(filter)에 대한 TLP 특성으로 스냅-백(snap-back) 현상을 보이고 있다. 종래 기술II는 다이나믹 저항(RD)가 커서 PPP (Peak Pulse Power)라는 구동력이 낮은 동시에 Vc가 큰 TLP 특성을 보인다. 본 발명에서 채용하는 TVS 소자의 TLP 커브는 소자동작이 빠르고 RD가 작아서 Vc가 작고 큰 PPP 값을 보인다. PPP의 크기는 TVS 회로가 감당할 수 있는 ESD 에너지에 해당된다.
도 8은 반도체 필터 디바이스의 삽입손실특성에 대한 비교를 도시한 도면이다. 도 8에 도시된 바와 같이, 동일한 저주파에서 삽입손실을 유지하면서 고주파에서의 감쇠 주파수대역이 종래에는 예를 들어 1 - 3 GHz의 대역폭도 넓은 편이었다.
본 발명에서는 다수의 TVS와 다수의 수동소자를 연결하는 다단 필터의 구조를 취하여 예를 들어 감쇠 대역폭을 0.8 - 6 GHz로 넓게 한다.
여기서, 종래 기술은 필터링 주파수의 대역폭이 좁은 것을 알 수 있다. 또한, 다른 종래기술에 따른 필터는 반도체 소자를 통한 누설전류와 수동소자를 통한 인덕턴스 성분으로 인하여 고주파에서 필터링 대역폭이 좁고, 감쇠기울기가 작은 문제점이 있으며, 광대역폭의 필터링 성능을 제공하는 점이 본 발명의 주요 특징에 해당된다. 저주파 대역에서 삽입손실을 최소화하고, 공통 모드 잡음은 수백 MHz 대역에서 차단하고, 차동 모드는 3 - 6GHz까지 우수한 전송능력을 유지하도록 한다.
또한, 도 9a 내지 도 9i는 본 발명의 실시 예에 따른 ESD-EMI 공통모드 반도체 필터 소자의 제조방법에 대한 순서도이다.
먼저, 도 9a에 도시된 바와 같이, 반도체 기판에 에피층을 성장한다. 즉, 필터 집적회로를 형성하고자 하는 반도체 기판(101)을 준비한다. 이때, 상기 반도체 기판(101)은 상기 필터 집적회로의 제작을 용이하게 하기 위해, p+형 반도체 기판(101)을 사용한다. 그리고 상기 반도체 기판의 상부에 p+형 반도체 1차 에피층(102)과 undoped의 2차 에피층(103)을 더 형성하는 것이 바람직하다. 에피영역의 구조는 기판의 불균일한 도판트 분포에 대한 문제점 및 결정결함이 높은 문제점을 해결하여, 반도체와 금속간의 접합을 보다 용이하게 할 수 있도록 한다. 이러한 에피층(102,103) 영역은 RPCVD, UHVCVD, LPCVD와 같은 CVD(Chemical Vapor Deposition)로 900oC 이하의 저온에서 성장되는 것이 바람직하다. 특히 상기 에피영역 내 p+층의 불순물 농도는 1×1019 cm-3내지 5×1021 cm-3인 것이 바람직하다. 이처럼, 준비된 반도체 기판의 상부에 다수의 TVS소자를 형성한다.
그리고, 도 9b에 도시된 바와 같이, p+ 와 n+ type의 베리어드(buried) 층을 형성하기 위하여 B, As, Sb와 같은 p-type과 n-type 불순물을 각각 이온주입한다. p+층(106)은 down-diode PIN 소자에 사용되고, n+층(105)은 TVS 소자에 사용된다. 이 단계의 불순물 이온주입 공정에 있어서 TVS 소자의 항복전압과 Vc 제어 기능이 n+ 이온주입층과 기판의 불순물 농도에 의해 제어된다.
도 9c에 도시된 바와 같이, 상기 2차 에피층(103) 위에 undoped n--의 3차 에피층(107)을 성장한다. 상기 3차 에피층(107) 영역의 불순물 농도는 5×1012 cm-3내지 5×1014 cm-3인 것이 바람직하다. PIN 다이오드의 정전용량을 최소화 하기 위해서는 n-층(107)의 불순물 농도를 최소화 하는 것이 매우 중요하다.
도 9d에 도시된 바와 같이, 상기 결과물상에 보호 산화막(108)을 성장한다. 이어서 리소그래피와 이온주입을 통하여 n+ 이온주입층(109)과 p+ 이온주입층(110)을 각각 반복하여 형성한다. 여기에서 n+층(109)은 업-다이오드(up-diode) PIN 소자에, p+층(110)은 다운-다이오드(down-diode) PIN 소자에 각각 오믹접합을 위한 고농도층을 형성하게 된다.
도 9e에 도시된 바와 같이, 웨이퍼를 고온의 챔버(furnace)에 투입하여, 900 이상의 고온에서 열처리하여 불순물의 활성화와 드라이브-인(drive-in)을 수행한다. 이때 베리어드 이온주입층은 확산으로 형성되는 계면의 불순물 농도와 계면의 기울기를 좌우하게 되므로 TVS 소자의 성능이 결정되게 된다.
도 9f에 도시된 바와 같이, 기판에 딥 트랜치(deep trench) 식각을 하여 아이솔레이션(isolation)을 한다. 소자의 누설전류를 줄이고, 기생정전용량을 최소화하여 성능을 높이기 위해 트렌치(111)를 형성한다. 여기에서 트렌치(111)를 제작하는 방식은 반도체 공정에서 통상적으로 사용하는 기술에 해당한다. 트렌치(111)의 측벽을 산화시켜서 형성하는 산화막의 품질과 산화막과 반도체의 계면에서 결정결함을 최소화 처리하는 기술은 TVS와 PIN 다이오드 소다의 누설전류를 최소로 하는데 매우 유용하다. 이렇게 누설전류를 차단함으로써 제작되는 필터의 경우 저주파에서의 삽입손실과 ESD 내성에 대한 성능을 크게 향상시킬 수 있다.
도 9g에 도시된 바와 같이, 컨택 윈도우(contact window)(113)를 형성하고, M1의 금속배선(114)을 형성한다. 도 9g의 1차 절연막(112)을 증착하고, 수동소자용 박막을 증착한다. 상기 1차 절연막(112)으로는 실리콘 산화막이나 실리콘 질화막을 이용한다. 상기 1차 절연막(112)은 도판트의 확산을 방지하기 위하여 800 이하의 비교적 저온 상태에서 CVD 방식의 증착공정이 수행되는 것이 바람직하다. 만약, 상기 절연막이 1000 이상의 온도에서 증착되는 경우, 도판트 확산이 활발하게 발생하며, 불순물의 농도구배가 높은 접합계면을 형성하기 어려워, 항복전압과 저항 및 커패시터와 같은 소자의 파라미터 값을 조절하기 역시 어려워지기 때문에, 상기 1차 절연막(112)의 증착과정은 800 이하의 낮은 온도에서 수행되는 것이 바람직하다.
한편, 필요에 따라 수동소자용 박막을 독립적으로 증착하고 포토리소그래피와 식각 공정을 통하여 수동 소자를 형성할 수 있다. 본 발명에서 인덕터 수동소자를 실시예로 하였는데, 사실상 수동소자에는 저항, 인덕터, 커패시터를 모두 사용할 수 있다. 여기에서 저항에는 다결정실리콘, Ti, Ni, Cr, TaN, TiW, AI, W, WSi 또는 이와 유사한 종류의 금속물질 중 적어도 하나 또는 다층으로 조합한 구조를 포함하여 형성된다. 인덕터로는 Al, Cu, Ag, Au와 같은 금속을 이용하되 시리즈 저항성분을 줄이기 위하여 3 um 이상으로 두꺼운 박막을 형성한다.
도 9g에 도시된 바와 같이, 포토리소그래피와 식각공정을 통하여 컨택 ㅇ우윈도우(contact window)(112)를 형성한다. 이때 반도체-금속 접합의 접촉저항을 줄이기 위하여 반도체-금속 접합이 이루어지는 영역에 추가적인 이온주입을 할 수 있다. 이러한 고농도의 이온주입에 의한 고농도 반도체층의 형성이나 반도체-금속의 오믹접합 방법은 통상적인 반도체 공정기술에 속한다.
도 9g는 패시베이션용(passivation) 산화막(115)을 증착하고, Via(116)와 M2금속배선(117)을 형성한다. 도8-H와 같이, 절연막을 증착한다. 여기에서 2차 절연막(115)은 SiO2, Si3N4, 폴리이미드(Polyimide), BPSG 중 적어도 하나를 포함하여 이루어지는 것이 바람직하다. 수동소자와 기판과의 간섭으로 인한 특성저하를 가능한 줄이기 위하여 1 um 이상의 두께로 절연막을 형성하여 이용한다. 이와 같이 다층금속배선은 수동소자의 DC 저항 성분을 최소화하여 저주파 삽입손실을 줄임으로써 전송신호의 완결성을 개량시키게 된다.
도 9h에 도시된 바와 같이, 금속배선(117)을 위하여 contact via(116)를 다시 형성한다. 여기에서 마찬가지로 포토리소그래피와 식각기술을 이용하는 통상적인 반도체 공정을 이용한다. 금속배선을 위해 금속막을 증착하여 금속배선을 형성하는데 있어서, 금속박막으로 Al을 위주로 하는 재료를 이용하되 저저항을 위하여 Cu나 Ag, Au 같은 금속막을 재료로 이용할 수 있다. 또한, 필요시 Co, Ni, Ti, W, Ta와 같은 금속을 이용하여 반도체와 금속의 사이에 실리사이드를 형성하여 이용한다. 실리사이드는 금속-반도체 계면의 접촉저항을 줄이고, 계면을 전기적 및 열적으로 안정화 하여 필터의 신뢰성을 높인다.
도 9i에 도시된 바와 같이, 반도체 칩 상에 전체적으로 패시베이션(passivation)하기 위하여 3차 절연막(118)을 증착하고, 패드 오픈(pad open)(119)을 한다. 즉, 3차 절연막을 증착하고, 필터 칩의 패키징을 위한 금속선 연결(wire bonding)을 위한 금속의 패드를 형성한다. 여기에서 3차 절연막(118)은 SiO2, Si3N4, 폴리이미드(Polyimide), BPSG 중 적어도 하나를 포함하여 이루어지는 것이 바람직하다. 이어서 리소그라피와 식각기술을 이용하여 I/O (Di+, Di-, Do+, Do-) 패드를 보형성하여 다단의 필터구조에 대한 금속배선의 연결이 이루어진다. 필터의 응용에 따라 I/O(Di+, Di-, Do+, Do-) 패드의 일부 부위는 패키지에 용이하고 신뢰성 확보를 위해 원형으로 제작될 수 있다.
이하 필터 칩의 공정단계는 일반적인 반도체 공정기술을 적용하여 완성한다. 따라서 상술된 바와 같이, 도 9a에서 도 9i의 공정단계를 거쳐 제작된 필터 칩의 표면에는 다수의 패드가 배치되어 완성된다. 마찬가지로 이러한 ESD/EMI 공통모드 필터를 다수로 배열함으로써 필터 어레이를 제작할 수 있다.
이상의 본 발명에 따르면, EMI(Electro Magnetic Interference)의 필터링 기능과 ESD 정전기 보호성능을 개량한 반도체 공통모드(Common Mode) 필터 집적회로의 구조를 제공함으로써 고주파에서 감쇠 대역폭이 넓은 광대역폭의 EMI 필터링에 의해 공통모드 잡음을 제거하고, 차동모드의 신호는 빠른 속도로 전달되도록 하면서 다수의 TVS에 의하여 전기적 충격을 완충하는 성능이 강화되어 ESD(Electrostatic Discharge), EFT (Electrical Fast Transient), 서지(Surge)에 대한 보호성능과 안정성을 향상될 수 있다.
본 발명은 상술한 반도체 필터 소자를 기본으로 하여 단순화 및 응용을 통해 여러 가지 변형된 형태로 소자를 제작하여 제품화할 수 있다. 주지하는 바와 같이 통상적으로 제품의 양산에는 수율, 신뢰성, 생산성, 생산단가와 같은 점들을 제품의 성능과 비교하여 최적화하는 것이 일반적이다.
이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.
<도면의 주요부분에 대한 부호의 설명>
101 --- 기판 102 --- 제 1 에피층
103 --- 제 2 에피층 104 --- 산화막
105, 106 --- 이온주입층 114 --- 제 1 금속배선
117 --- 제 2 금속배선

Claims (13)

  1. 필터 회로를 구현하는 반도체 필터 소자에 있어서,
    기판과;
    상기 기판상에 형성된 복수 개의 TVS 제너 다이오드 소자와;
    상기 기판상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드와;
    상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 형성된 인덕터 수동 소자를 포함하되,
    상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자.
  2. 제 1항에 있어서,
    상기 다단 필터(Multi-stage)는 적어도 2단 이상의 구조를 갖으며, 입력단과 출력단(Di+, Di-, Do+, Do-)에서 특성이 서로 대칭(symmetry)한 상태를 유지하는 구조로 형성되는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자.
  3. 제 1항에 있어서,
    상기 복수의 입출력 단자 패드에 인가되는 구동 신호에 따라 공통 모드 필터 또는 차동 모드 필터로 동작하는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자.
  4. 제 1항에 있어서,
    상기 TVS 제너 다이오드 소자는 접합 영역으로 이루어진 제너 소자층을 포함하고, 상기 접합 영역은 상기 기판의 상부에 n+층, n-층, p+층을 포함하는 p-top구조와, 상기 기판의 상부에 p+층, n-층, n+층, n-층, p+층을 포함하는 PNP구조와, 상기 기판의 상부에 p+층, n-층, n+층을 포함하는 n-top구조 및 상기 기판의 상부에 n+층, n-층, p+층, n-층, n+층을 포함하는 NPN구조 중 적어도 하나의 구조로 형성되는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자.
  5. 필터 회로를 구현하는 반도체 필터 소자의 제조방법에 있어서,
    기판상에 복수의 에피 영역으로 이루어진 TVS 제너 다이오드 소자를 형성하는 단계와;
    상기 복수의 TVS 제너 다이오드 소자가 형성된 기판상에 상기 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드를 형성하는 단계와;
    상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 인덕터 수동 소자를 형성하는 단계; 및
    상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자의 제조방법.
  6. 제 5항에 있어서,
    상기 기판상에 복수의 TVS 제너 다이오드 소자를 형성하는 단계는 상기 기판상에 제 1 에피층, 제 2 에피층, 제 1 n+ 이온 주입층 및 제 1 p+ 이온 주입층을 순차적으로 형성하는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자의 제조방법.
  7. 제 5항에 있어서,
    상기 복수 개의 PIN 다이오드를 형성하는 단계는 상기 복수의 TVS 제너 다이오드 소자가 형성된 기판상에 제 3 에피층, 보호 산화막, 제 2 n+ 이온 주입층 및 제 2 p+ 이온 주입층을 순차적으로 형성하는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자의 제조방법.
  8. 제 5항에 있어서,
    상기 복수 개의 PIN 다이오드를 소자가 형성된 기판상에 복수의 TVS 제너 다이오드 소자와 상기 복수 개의 PIN 다이오드의 사이에 트랜치를 더 형성하여 누설 전류를 차단하는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자의 제조방법.
  9. 제 8항에 있어서,
    상기 트렌치를 형성한 후 상기 기판이 노출되도록 상기 제 1 에피층 및 제 2 에피층을 식각한 후 트렌치의 내부면에 산화막을 더 형성하는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자의 제조방법.
  10. 제 5항에 있어서,
    상기 인덕터 수동 소자를 형성하는 단계는 제 1 절연막을 증착한 후, 리소그래피와 식각공정을 이용하여 컨택 윈도우를 형성하고, 제 1 금속배선, 산화막, 제 1 컨택 비어 및 제 2 금속 배선을 순차적으로 형성하는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자의 제조방법.
  11. 제 5항에 있어서,
    상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 제 1 및 2 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자의 제조방법.
  12. 제 5항에 있어서,
    상기 TVS 제너 다이오드 소자는 접합 영역으로 이루어진 제너 소자층을 포함하고, 상기 접합 영역은 상기 기판의 상부에 n+층, n-층, p+층을 포함하는 p-top구조와, 상기 기판의 상부에 p+층, n-층, n+층, n-층, p+층을 포함하는 PNP구조와, 상기 기판의 상부에 p+층, n-층, n+층을 포함하는 n-top구조 및 상기 기판의 상부에 n+층, n-층, p+층, n-층, n+층을 포함하는 NPN구조 중 적어도 하나의 구조로 형성되는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자의 제조방법.
  13. 제 5항에 있어서,
    상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터(Multi-stage)는 적어도 2단 이상의 구조를 갖으며, 입력단과 출력단(Di+, Di-, Do+, Do-)에서 특성이 서로 대칭(symmetry)한 상태를 유지하는 구조로 형성되고, 입출력 단자 패드에 인가되는 구동 신호에 따라 공통 모드 필터 또는 차동 모드 필터로 동작하는 것을 특징으로 하는 ESD-EMI 공통모드 반도체 필터 소자의 제조방법.


KR20130055007A 2013-05-15 2013-05-15 Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법 KR101495736B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130055007A KR101495736B1 (ko) 2013-05-15 2013-05-15 Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법
PCT/KR2013/008798 WO2014185599A1 (ko) 2013-05-15 2013-10-02 Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130055007A KR101495736B1 (ko) 2013-05-15 2013-05-15 Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140134938A true KR20140134938A (ko) 2014-11-25
KR101495736B1 KR101495736B1 (ko) 2015-02-25

Family

ID=51898556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130055007A KR101495736B1 (ko) 2013-05-15 2013-05-15 Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR101495736B1 (ko)
WO (1) WO2014185599A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017135734A1 (ko) * 2016-02-05 2017-08-10 주식회사 아모텍 차동 및 공통 모드 겸용 필터
EP3858426A1 (en) * 2020-01-28 2021-08-04 Murata Manufacturing Co., Ltd. Biological-electrode protection modules and their fabrication methods

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656767B2 (en) 2015-10-06 2020-05-19 American Panel Corporation Redundant projected capacitive touch panel
KR102067438B1 (ko) * 2015-10-06 2020-01-20 아메리칸 패널 코포레이션 잉여 수단이 포함된 터치 패널
US10558314B2 (en) 2015-10-06 2020-02-11 American Panel Corporation Redundant resistive touch panel
CN107565530A (zh) * 2017-08-31 2018-01-09 广东欧珀移动通信有限公司 静电防护装置、射频电路及电子设备
CN107453344A (zh) * 2017-08-31 2017-12-08 广东欧珀移动通信有限公司 静电防护装置、射频电路及电子设备
CN107565529A (zh) * 2017-08-31 2018-01-09 广东欧珀移动通信有限公司 静电防护装置、射频电路及电子设备
CN108039347A (zh) * 2018-01-17 2018-05-15 上海长园维安微电子有限公司 一种集成超低电容大骤回tvs的共模滤波器件
EP3933603A1 (en) * 2020-07-02 2022-01-05 Infineon Technologies AG An electrostatic discharge, esd, protection device for a universal serial bus, usb, interface
CN117579012A (zh) * 2024-01-15 2024-02-20 深圳市晶扬电子有限公司 一种高差分带宽的集成共模滤波器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781826B2 (en) * 2006-11-16 2010-08-24 Alpha & Omega Semiconductor, Ltd. Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US8254071B2 (en) * 2007-08-14 2012-08-28 Semiconductor Components Industries, Llc Method and apparatus of providing 2-stage ESD protection for high-speed interfaces
US7955941B2 (en) * 2008-09-11 2011-06-07 Semiconductor Components Industries, Llc Method of forming an integrated semiconductor device and structure therefor
CN102301831B (zh) * 2009-01-29 2015-08-12 松下电器产业株式会社 差分传输电路和配备有差分传输电路的电子设备
KR101041752B1 (ko) 2011-02-01 2011-06-17 주식회사 시지트로닉스 다단형 구조의 반도체 필터 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017135734A1 (ko) * 2016-02-05 2017-08-10 주식회사 아모텍 차동 및 공통 모드 겸용 필터
US10566947B2 (en) 2016-02-05 2020-02-18 Amotech Co., Ltd. Filter for both differential mode and common mode
EP3858426A1 (en) * 2020-01-28 2021-08-04 Murata Manufacturing Co., Ltd. Biological-electrode protection modules and their fabrication methods
WO2021152489A1 (en) * 2020-01-28 2021-08-05 Murata Manufacturing Co., Ltd. Biological-electrode protection modules, medical devices and biological implants, and their fabrication methods

Also Published As

Publication number Publication date
WO2014185599A1 (ko) 2014-11-20
KR101495736B1 (ko) 2015-02-25

Similar Documents

Publication Publication Date Title
KR101495736B1 (ko) Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법
US8120142B2 (en) Applying trenched transient voltage suppressor (TVS) technology for distributed low pass filters
US11869933B2 (en) Device isolator with reduced parasitic capacitance
US8835977B2 (en) TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
US20100244090A1 (en) TVS with low capacitance &amp; Forward voltage drop with depleted SCR as steering diode
US9438033B2 (en) Apparatus and method for protecting RF and microwave integrated circuits
US7589392B2 (en) Filter having integrated floating capacitor and transient voltage suppression structure and method of manufacture
JP2010129893A (ja) 半導体集積回路
US10886730B2 (en) Filter having an ESD protection device
US6753591B2 (en) Low substrate loss inductor
KR101041752B1 (ko) 다단형 구조의 반도체 필터 및 그 제조방법
US11444078B2 (en) ESD protection element
CN107919355B (zh) 超低残压低容瞬态电压抑制器及其制造方法
US9601486B2 (en) ESD snapback based clamp for finFET
CN1416145A (zh) 低衬底损耗电感
CN101090261B (zh) 半导体滤波器结构和制造方法
EP2308088A1 (en) Improved meander resistor
CN110875303B (zh) 一种瞬态电压抑制器件及其制造方法
CN108198811B (zh) 瞬态电压抑制器及其制造方法
KR100970923B1 (ko) 반도체 필터 디바이스 및 그의 제조방법
KR100945626B1 (ko) 과도 전압 억제 회로
WO2024092689A1 (en) Semiconductor device and method of manufacturing the same
WO2023058553A1 (ja) 過渡電圧吸収素子
WO2023021993A1 (ja) 過渡電圧吸収素子
CN212676278U (zh) 一种新型低电容tvs结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200217

Year of fee payment: 6