WO2017129698A1

WO2017129698A1 - Herstellung eines multichip-bauelements

Info

Publication number: WO2017129698A1
Application number: PCT/EP2017/051681
Authority: WO
Inventors: Michael Zitzlsperger; Tobias Gebuhr; Stephan EICHER
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2016-01-28
Filing date: 2017-01-26
Publication date: 2017-08-03
Anticipated expiration: 2018-07-28
Also published as: DE112017000542A5; US10886145B2; US20190035972A1; DE102016101526A1; CN108496250A

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen eines oberflächenmontierbaren Multichip-Bauelements (101; 102; 103; 104; 105). Das Verfahren umfasst ein Bereitstellen einer Chipanordnung. Die Chipanordnung weist eine an einer Rückseite freiliegende metallische Leiterstruktur (110), mehrere Halbleiterchips (150) und ein Gehäusematerial (160) auf. Das Verfahren umfasst ferner ein Ausbilden einer Lötstoppbeschichtung (170) auf der Rückseite der bereitgestellten Chipanordnung. Die Lötstoppbeschichtung (170) trennt Anschlussbereiche (121) der Leiterstruktur (110). Die Erfindung betrifft des Weiteren ein oberflächenmontierbares Multichip-Bauelement (101; 102; 103; 104; 105).

Description

HERSTELLUNG EINES MULTICHIP-BAUELEMENTS

BESCHREIBUNG Die Erfindung betrifft ein Verfahren zum Herstellen eines oberflächenmontierbaren Multichip-Bauelements. Die Erfindung betrifft des Weiteren ein oberflächenmontierbares Multichip- Bauelement . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2016 101 526.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Ein elektronisches Bauelement wie zum Beispiel ein optoelekt- ronisches Bauelement zum Erzeugen von Lichtstrahlung kann in Form eines Multichip-Bauelements mit mehreren Halbleiterchips verwirklicht sein. Das Bauelement kann ein QFN-Bauelement (Quad Fiat No Leads) sein, welches zur Oberflächenmontage durch Löten geeignet ist. Bei dieser Bauform kann das Bauele- ment eine Leiterstruktur mit mehreren Leiterabschnitten aufweisen, auf welcher die Halbleiterchips und ein Gehäusemate^¬ rial angeordnet sind. Rückseitig kann die Leiterstruktur löt^¬ fähige Anschlussflächen (Solder Pads) aufweisen. Die Leiterstruktur kann durch einen Leiterrahmen (Leadframe) gebildet sein, welcher durch beidseitiges Ätzen einer metallischen Ausgangsschicht hergestellt werden kann. Hierbei kön^¬ nen durch unterschiedliche vorder- und rückseitige Halbätzun^¬ gen Geometrien von Montage- und Anschlussflächen (Chip Pads) an der zum Anordnen und Anschließen von Halbleiterchips vorgesehenen Vorderseite und von Anschlussflächen an der zum Löten vorgesehenen Rückseite festgelegt werden. Durch eine vollständige Durchätzung können Teile des Leiterrahmens von^¬ einander getrennt werden, so dass diese zum Beispiel als Ka- thode und Anode dienen können.

Je nach Anforderung kann der Leiterrahmen mit einer unterschiedlichen Dicke ausgeführt sein. Eine große Dicke des Lei- terrahmens erleichtert zum Beispiel das Wärmemanagement im Betrieb des Multichip-Bauelements . Bei einer solchen Ausge^¬ staltung werden beim Strukturieren der zugrundeliegenden Ausgangsschicht tiefe und breite Ätzgräben erzeugt. Dies hat zur Folge, dass die Halbleiterchips lediglich mit großen Abstän^¬ den zueinander angeordnet werden können. Um demgegenüber ein nahes Platzieren der Halbleiterchips zu ermöglichen, ist ein dünner Leiterrahmen erforderlich. Die Dicke des Leiterrahmens bzw. der Ausgangsschicht definiert die minimale Breite von Ätzgräben, und damit den minimal möglichen Abstand zwischen den vorderseitigen Montageflächen und den hierauf angeordneten Halbleiterchips.

Die Verwendung eines dünnen Leiterrahmens beeinträchtigt je- doch dessen Handhabung in einem Herstellungsverfahren. Eine weitere Anforderung besteht darin, den Abstand der rückseiti^¬ gen Anschlussflächen im Gegensatz zu den vorderseitigen Montageflächen möglichst groß zu gestalten, so dass ein Kurz- schluss bei einer Oberflächenmontage vermieden wird. Ein großflächiges Unterätzen der Montageflächen, was zu diesem Zweck vorgesehen sein kann, erschwert die Chipmontage.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Verfahren zum Herstellen eines oberflächenmon- tierbaren Multichip-Bauelements anzugeben. Es ist weiterhin

Aufgabe der Erfindung, ein verbessertes oberflächenmontierba- res Multichip-Bauelement bereitzustellen.

Diese Aufgabe wird durch die Merkmale der unabhängigen Pa- tentansprüche gelöst. Weitere vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Gemäß einem Aspekt der Erfindung wird ein Verfahren zum Herstellen eines oberflächenmontierbaren Multichip-Bauelements vorgeschlagen. Das Verfahren umfasst ein Bereitstellen einer Chipanordnung. Die Chipanordnung weist eine an einer Rückseite freiliegende metallische Leiterstruktur, mehrere Halb^¬ leiterchips und ein Gehäusematerial auf. Das Verfahren um- fasst ferner ein Ausbilden einer Lötstoppbeschichtung auf der Rückseite der bereitgestellten Chipanordnung. Die Lötstoppbeschichtung trennt Anschlussbereiche der Leiterstruktur. Das mit Hilfe des Verfahrens hergestellte Multichip-

Bauelement kann ein QFN-Bauelement (Quad Fiat No Leads) sein. Die Lötstoppbeschichtung, welche an der zur Oberflächenmontage vorgesehenen Rückseite des Bauelements ausgebildet wird, kann eine elektrische Isolation zwischen den an der Rückseite vorhandenen und durch die Leiterstruktur gebildeten Anschlussbereichen bewirken. Die Anschlussbereiche, bei denen es sich um freiliegende Oberflächenbereiche der Leiterstruk^¬ tur handeln kann, können aufgrund der Lötstoppbeschichtung einen relativ großen Abstand zueinander aufweisen. Daher kann bei einer Oberflächenmontage des Bauelements durch Löten ver^¬ hindert werden, dass mehrere der rückseitigen Anschlussberei^¬ che in gemeinsamer Weise mit einem Lotmittel bedeckt bzw. be^¬ netzt und dadurch kurzgeschlossen werden. Die Halbleiterchips, welche wie das Gehäusematerial auf der Leiterstruktur angeordnet sein können, können in einem kleineren bzw. in einem relativ kleinen Abstand zueinander positioniert sein.

Im Folgenden werden weitere mögliche Ausführungsformen und Details beschrieben, welche für das Verfahren und für das ge- mäß dem Verfahren hergestellte Multichip-Bauelement in Be^¬ tracht kommen können.

In einer Ausführungsform wird das Multichip-Bauelement zusammen mit weiteren baugleich ausgeführten Multichip- Bauelementen im Verbund hergestellt. Hierbei kann die Chipan^¬ ordnung mit entsprechenden Abmessungen und Anzahlen von Komponenten der mehreren verbundweise gefertigten Bauelemente bereitgestellt werden. Die anschließend auf der Rückseite der Chipanordnung ausgebildete Lötstoppbeschichtung kann die An- Schlussbereiche von sämtlichen Bauelementen trennen. Nachfolgend kann der auf diese Weise gebildete und die Lötstoppbe^¬ schichtung aufweisende Bauelementverbund in separate Bauele^¬ mente vereinzelt werden. Die folgende und sich hauptsächlich auf die Herstellung eines einzelnen Multichip-Bauelements be^¬ ziehende Beschreibung kann für sämtliche in gemeinsamer Weise im Verbund hergestellten Bauelemente zur Anwendung kommen. In einer weiteren Ausführungsform wird die Leiterstruktur bei dem Ausbilden der Lötstoppbeschichtung zum Teil mit der Lötstoppbeschichtung bedeckt. In dieser Ausführungsform können mit Hilfe der Lötstoppbeschichtung Abstände und/oder Abmessungen der rückseitigen Anschlussbereiche des Multichip- Bauelements definiert werden. Hierdurch können auf einfache

Weise große Abstände zwischen den Anschlussbereichen verwirklicht werden, um ein Auftreten eines Kurzschlusses bei einer Oberflächenmontage des Bauelements zu verhindern. In diesem Zusammenhang kann ferner folgende Ausführungsform in Betracht kommen, in welcher die Lötstoppbeschichtung, bezogen auf eine Rückseitenansicht , mit einer die Anschlussbe^¬ reiche umschließenden Form ausgebildet wird. Beispielsweise kann die Lötstoppbeschichtung mit einer Gitterform erzeugt werden. Auch auf diese Weise lassen sich große Abstände zwi^¬ schen den rückseitigen Anschlussbereichen verwirklichen.

Das Multichip-Bauelement kann zum Beispiel derart hergestellt werden, dass die rückseitigen Anschlussbereiche einen Abstand von mehr als lOOym, beispielsweise einen Abstand von mehreren lOOym aufweisen. Ein mögliches Ausführungsbeispiel ist ein Abstand von 300ym. Diese Ausgestaltung begünstigt eine zuverlässige Oberflächenmontage des Bauelements ohne Auftreten ei^¬ nes Kurzschlusses. Für die Halbleiterchips kann ein Abstand von weniger als lOOym, beispielsweise von 50ym, vorgesehen sein .

Die Leiterstruktur der bereitgestellten Chipanordnung kann, wie weiter unten noch näher erläutert wird, entsprechende Leiterabschnitte aufweisen. Die Leiterabschnitte, welche bei dem Ausbilden der Lötstoppbeschichtung zum Teil mit der Lötstoppbeschichtung bedeckt werden können, können die rückseitigen Anschlussbereiche bilden. Die Lötstoppbeschichtung kann ein Material aufweisen, welches nicht mit einem Lotmittel benetzbar ist. Auf diese Weise kön^¬ nen Stellen, welche mit der Lötstoppbeschichtung bedeckt sind, vor einer Benetzung mit einem Lotmittel geschützt wer^¬ den. Diese Eigenschaft begünstigt eine zuverlässige Oberflä^¬ chenmontage des Multichip-Bauelements ohne Auftreten eines Kurzschlusses . Die Lötstoppbeschichtung kann ein Kunststoffmaterial aufwei^¬ sen. In einer Ausgestaltung weist die Lötstoppbeschichtung einen Lötstopplack (Solder Resist) auf. Der Lötstopplack kann zum Beispiel ein Epoxidharz sein bzw. ein Epoxidharz aufweisen. Die Lötstoppbeschichtung kann auch ein anderes Kunst- stoffmaterial wie zum Beispiel ein Silikonmaterial oder Po- lyimid aufweisen.

In einer weiteren Ausführungsform umfasst das Ausbilden der Lötstoppbeschichtung ein Aufdrucken von Material der Löt- stoppbeschichtung auf der Rückseite der bereitgestellten Chipanordnung. Hierbei kann das Material der Lötstoppbeschichtung in einer für die Lötstoppbeschichtung vorgegebenen

Struktur aufgedruckt werden. Durch das Aufdrucken, was bei einer Ausgestaltung der Lötstoppbeschichtung aus zum Beispiel einem Lötstopplack in Betracht kommen kann, lässt sich das

Verfahren einfach und kostengünstig durchführen. Möglich ist zum Beispiel das Durchführen eines Siebdruckverfahrens oder eines Schablonendruckverfahrens. In einer weiteren Ausführungsform umfasst das Ausbilden der Lötstoppbeschichtung ein flächiges Aufbringen von Material der Lötstoppbeschichtung auf der Rückseite der bereitgestellten Chipanordnung und ein nachfolgendes Strukturieren, so dass die Lötstoppbeschichtung mit einer vorgegebenen Struktur erzeugt wird. Hierbei kann eine Ausgestaltung der Lötstoppbe^¬ schichtung aus einem photosensitiven bzw. photostrukturierba- ren Material wie zum Beispiel einem Lötstopplack in Betracht kommen. Das Material bzw. der Lötstopplack kann flächig auf- gebracht werden, zum Beispiel durch Aufdrucken, und nachfol^¬ gend durch selektives Belichten und anschließendes Entwickeln strukturiert werden. Ein Strukturieren kann auch auf andere Art und Weise, zum Beispiel durch Ätzen unter Verwendung ei- ner geeigneten Ätz- bzw. Photolackmaske, durchgeführt werden.

Darüber hinaus kann das Ausbilden der Lötstoppbeschichtung derart erfolgen, dass die Lötstoppbeschichtung bzw. Material der Lötstoppbeschichtung in Form einer Folie auf der Rücksei- te der bereitgestellten Chipanordnung aufgebracht wird. Möglich ist zum Beispiel ein Laminieren der Folie. Die Folie kann eines der oben genannten Materialien aufweisen. Des Weiteren kann die Folie mit einer für die Lötstoppbeschichtung vorgegebenen Struktur und Form bereitgestellt werden, oder unstrukturiert bereitgestellt und vor dem Aufbringen auf der Chipanordnung in eine solche Form gebracht werden. Möglich ist auch ein Aufbringen einer unstrukturierten Folie gefolgt von einem Strukturieren der Folie nach dem Aufbringen. Bei einer möglichen Ausgestaltung der Folie aus zum Beispiel ei- nem photosensitiven bzw. photostrukturierbaren Material kann das Strukturieren, wie oben angegeben, durch selektives Belichten und anschließendes Entwickeln durchgeführt werden. Möglich ist auch ein Strukturieren auf andere Art und Weise, zum Beispiel durch Ätzen mit Hilfe einer Ätzmaske.

In einer weiteren Ausführungsform ist das mit Hilfe des Verfahrens hergestellte Multichip-Bauelement ein optoelektroni^¬ sches Bauelement. In dieser Ausführungsform sind die Halb^¬ leiterchips der bereitgestellten Chipanordnung optoelektroni- sehe Halbleiterchips. Die optoelektronischen Halbleiterchips können zum Erzeugen von elektromagnetischer Strahlung bzw. Lichtstrahlung ausgebildet sein. Als Strahlungsemittierende Halbleiterchips können zum Beispiel Leuchtdiodenchips bzw. LED-Chips (Light Emitting Diode) eingesetzt werden.

Bei Verwendung von Strahlungsemittierenden Halbleiterchips bietet das nahe Positionieren der Halbleiterchips die Mög^¬ lichkeit, Strahlung im Betrieb des Multichip-Bauelements mit einer hohen Homogenität abzugeben. Dies ist zum Beispiel der Fall bei dem oben genannten Chip-zu-Chip-Abstand von kleiner als lOOym. Die Halbleiterchips können einen Vorderseitenkontakt und ei^¬ nen Rückseitenkontakt aufweisen. Hierbei kann die Chipanord^¬ nung derart bereitgestellt werden, dass die Halbleiterchips mit Hilfe des Rückseitenkontakts auf der Leiterstruktur ange^¬ ordnet, und an dieser Stelle über ein elektrisch leitfähiges Verbindungsmaterial, zum Beispiel einen elektrisch leitfähi^¬ gen Klebstoff oder ein Lotmittel, mit der Leiterstruktur verbunden sind. Der Vorderseitenkontakt der Halbleiterchips kann über einen Bonddraht an die Leiterstruktur angeschlossen sein .

Bei einer Ausgestaltung des Multichip-Bauelements als strah- lungsemittierendes Bauelement kann es in Betracht kommen, die von den Halbleiterchips abgegebene Strahlung wenigstens teil^¬ weise zu konvertieren. Hierdurch kann eine Lichtstrahlung mit einer vorgegebenen Farbe und einem vorgegebenen Farbort, zum Beispiel eine weiße Lichtstrahlung, erzeugt werden. Zu diesem Zweck kann die Chipanordnung mit einem geeigneten Konversionsmaterial bereitgestellt werden. Die Chipanordnung kann zum Beispiel derart bereitgestellt werden, dass auf den Halbleiterchips jeweils ein Konversions^¬ element zur Strahlungskonversion angeordnet ist. In dieser Ausführungsform weist die bereitgestellte Chipanordnung somit mehrere und auf der Leiterstruktur angeordnete Chipstapel um- fassend jeweils einen Halbleiterchip und ein hierauf angeord^¬ netes Konversionselement auf.

In einer weiteren Ausführungsform erfolgt das Bereitstellen der Chipanordnung derart, dass das Gehäusematerial auf der Leiterstruktur angeordnet ist und an die Halbleiterchips an^¬ grenzt. Sofern die Chipanordnung Chipstapel aus einem Halb^¬ leiterchip und einem Konversionselement aufweist, kann das Gehäusematerial an die Chipstapel angrenzend ausgebildet wer- den. Das Gehäusematerial kann ferner derart ausgebildet wer^¬ den, dass das Gehäusematerial die Halbleiterchips bzw. Chip^¬ stapel seitlich umschließt. Auch kann das Gehäusematerial bis zu Vorderseiten der Halbleiterchips bzw. Chipstapel reichend ausgebildet werden, so dass die Vorderseiten freiliegen und zur Strahlungsabgabe genutzt werden können. Durch das Gehäu^¬ sematerial kann das Multichip-Bauelement eine hohe mechani^¬ sche Stabilität aufweisen. Das Gehäusematerial kann ein Kunststoffmaterial sein bzw. ein Kunststoffmaterial aufweisen. Mögliche Beispiele sind ein Epoxidmaterial oder ein Silikonmaterial. Darin eingebettet kann das Gehäusematerial des Weiteren zum Beispiel Streupar^¬ tikel und/oder einen weiteren Füllstoff aufweisen. Aufgrund der Streupartikel kann das Gehäusematerial eine weiße Farbe aufweisen .

In einer weiteren Ausführungsform umfasst das Bereitstellen der Chipanordnung ein Bereitstellen einer metallischen Aus- gangsschicht , ein Anordnen der Halbleiterchips auf der Aus^¬ gangsschicht und ein Aufbringen des Gehäusematerials auf der Ausgangsschicht. Weiter vorgesehen ist ein Ausbilden der Leiterstruktur, indem Aussparungen erzeugt werden, welche die Ausgangsschicht durchtrennen. Das Ausbilden der Leiterstruk- tur wird nach dem Anordnen der Halbleiterchips und dem Auf^¬ bringen des Gehäusematerials durchgeführt. Die auf diese Wei^¬ se gebildete Leiterstruktur kann Leiterabschnitte aufweisen, zwischen welchen die Aussparungen vorhanden sind. Die vorgenannten Verfahrensschritte können in der angegebenen Reihenfolge durchgeführt werden. Das Anordnen der Halbleiterchips auf der Ausgangsschicht kann neben einem Montieren bzw. Befestigen der Halbleiterchips auf der Ausgangsschicht, was zum Beispiel durch Aufkleben oder Löten erfolgen kann, ein Anschließen von Bonddrähten an Vorderseitenkontakte der Halbleiterchips und an die Ausgangsschicht umfassen. Sofern vor^¬ gesehen, können ferner Konversionselemente auf den Halb^¬ leiterchips angeordnet bzw. aufgeklebt werden, so dass ent- sprechende Chipstapel auf der Ausgangsschicht bereitgestellt werden. Das anschließende Aufbringen des Gehäusematerials auf der Ausgangsschicht kann derart erfolgen, dass das Gehäusema^¬ terial wie oben angegeben angrenzend an die Halbleiterchips bzw. Chipstapel ausgebildet wird. Dies kann wie folgt ver^¬ wirklicht werden.

Beispielsweise kann das Aufbringen des Gehäusematerials auf der mit den Halbleiterchips bzw. Chipstapeln versehenen Ausgangsschicht mit Hilfe eines Formprozesses (Molding) , auch als Moldprozess bezeichnet, durchgeführt werden. In dieser Ausführungsform kann das Gehäusematerial als Formmasse (Mold Compound) bezeichnet werden. Der Formprozess kann mit Hilfe eines Form- bzw. Moldwerkzeugs durchgeführt werden, welches eine geeignete Hohlraumstruktur aufweist. Für den Formprozess kann die mit den Halbleiterchips bzw. Chipstapeln versehene Ausgangsschicht in dem Formwerkzeug aufgenommen werden, und kann die Formmasse mit Hilfe der Hohlraumstruktur mit einer vorgegebenen Form auf der Ausgangsschicht aufgebracht werden.

In einer weiteren Ausführungsform ist der Formprozess ein Spritzpressprozess (Transfer Molding) . Hierbei kommt ein Spritzpresswerkzeug zum Einsatz. Beim Spritzpressen kann die Formmasse mit Hilfe eines Kolbens in die Hohlraumstruktur des Spritzpresswerkzeugs eingepresst werden.

Möglich ist zum Beispiel das Durchführen eines folienunterstützten Spritzpressprozesses (FAM, Film Assisted Transfer Molding) . Hierbei kann auf einem Werkzeugteil des Spritz- presswerkzeugs eine Folie aus einem Kunststoffmaterial ange^¬ ordnet sein. In dem Spritzpressprozess kann das betreffende Werkzeugteil mit der Folie an Vorderseiten der Halbleiterchips bzw. Chipstapel angedrückt sein. Auf diese Weise kann die Formmasse an die Halbleiterchips bzw. Chipstapel heran- reichend ausgebildet werden, und kann ein Bedecken von deren Vorderseiten mit der Formmasse zuverlässig vermieden werden. In einer weiteren Ausführungsform wird das Aufbringen des Gehäusematerials auf der mit den Halbleiterchips bzw. Chipsta^¬ peln versehenen Ausgangsschicht durch Vergießen durchgeführt. In dieser Ausführungsform kann das Gehäusematerial als Ver- gussmaterial bezeichnet werden. Hierbei kann vor oder nach dem Anordnen der Halbleiterchips ein auch als Damm bezeichne^¬ ter Rahmen auf der Ausgangsschicht ausgebildet werden, und kann der von dem Rahmen umschlossene Bereich mit dem Vergussmaterial verfüllt werden. Auf diese Weise kann das Vergussma- terial an die Halbleiterchips bzw. Chipstapel heranreichend ausgebildet werden. Auch hierbei kann ein Bedecken von deren Vorderseiten vermieden werden. Der Rahmen kann zum Beispiel mit Hilfe eines Form- bzw. Spritzpressprozesses auf der Aus^¬ gangschicht ausgebildet werden. Möglich ist es auch, den Rah- men separat zu fertigen und auf der Ausgangsschicht anzuord^¬ nen .

Das oben genannte Ausbilden von Aussparungen in der Ausgangsschicht zum Ausbilden der Leiterstruktur kann auf unter- schiedliche Art und Weise durchgeführt werden. Möglich ist zum Beispiel ein Ätzen, was mit Hilfe einer zuvor auf der Ausgangsschicht erzeugten Ätz- bzw. Photolackmaske erfolgen kann. Weitere Prozesse sind ein mechanisches Strukturieren durch zum Beispiel Sägen oder auch ein Laserschneiden. Je nach Prozess kann nicht nur die Ausgangsschicht durchtrennt werden, sondern kann gegebenenfalls auch ein Teil des Gehäu^¬ sematerials im Bereich der Ausgangsschicht durchtrennt bzw. entfernt werden. Die durch das Erzeugen der Aussparungen gebildete und die

Halbleiterchips tragende Leiterstruktur weist entsprechende Leiterabschnitte auf. Hierbei kann es sich um separate Lei^¬ terabschnitte handeln. In Bezug auf eine verbundweise Ferti^¬ gung von mehreren Multichip-Bauelementen können in entspre- chender Weise durch Erzeugen der die Ausgangsschicht durchtrennenden Aussparungen separate und lediglich den jeweiligen Bauelementen zugeordnete Leiterabschnitte ausgebildet werden. Eine weitere Verfahrensvariante, welche für die verbundweise Fertigung von mehreren Multichip-Bauelementen in Betracht kommen kann, besteht darin, dass durch Erzeugen der die Ausgangsschicht durchtrennenden Aussparungen Leiterabschnitte ausgebildet werden, welche mehreren Bauelementen zugeordnet sind. Im Rahmen des Vereinzeins des Bauelementverbunds können die Leiterabschnitte durchtrennt werden, und erst dadurch die für die einzelnen Multichip-Bauelemente vorgesehene Form er^¬ halten .

Die Verwendung der metallischen Ausgangsschicht, welche nach dem Anordnen von Halbleiterchips und dem Aufbringen des Gehäusematerials durch das Erzeugen von Aussparungen in die Leiterstruktur strukturiert wird, bietet folgende Vorteile.

Die Ausgangsschicht kann bei dem Aufbringen des Gehäusemate^¬ rials im Bereich der Halbleiterchips geschlossen sein. Hierdurch kann vermieden werden, dass das als Formmasse oder Vergussmaterial aufgebrachte Gehäusematerial zur Rückseite der Ausgangsschicht gelangen, und damit die Ausgangsschicht sowie die Anschlussbereiche verunreinigen kann. Derartige, bei ei^¬ ner Verwendung eines Leiterrahmens gegebenenfalls auftretende und auch als Mold Compound Bleed oder Seepage bezeichnete Rückseitenverunreinigungen können somit vermieden werden.

Des Weiteren können die Halbleiterchips auf der unstruktu^¬ rierten Ausgangsschicht und damit auf Vollmaterial angeordnet werden. Dadurch ist eine zuverlässige Chipmontage möglich. Die Vorgehensweise, die Ausgangsschicht erst nach dem Anord^¬ nen der Halbleiterchips und dem Aufbringen des Gehäusematerials zu strukturieren, macht es ferner möglich, die Ausgangsschicht mit einer relativ kleinen Dicke bereitzustellen. Bei einem Erzeugen der die Ausgangsschicht durchtrennenden Aus- sparungen mittels eines Ätzprozesses ist auf diese Weise die Möglichkeit gegebenen, die Aussparungen mit einer kleinen Breite auszubilden. Ein weiterer Vorteil einer kleinen Dicke der Ausgangsschicht besteht darin, dass der auf unterschiedlichen Wärmeausdehnungskoeffizienten beruhende mechanische Stress bei einem Auflöten von Halbleiterchips auf der Ausgangsschicht wesent- lieh geringer sein kann als bei einem Auflöten von Halbleiterchips auf einem Leiterrahmen mit großer Dicke. In glei^¬ cher Weise kann eine kleinere Durchbiegung der Halbleiterchips (Chip Warpage) auftreten, wodurch das Risiko eines Ab^¬ lösens von auf den Halbleiterchips angeordneten Konversions- elementen (sofern vorhanden) und einer hiermit einhergehenden Farbortverschiebung (Colour Shift) verringert werden kann.

Die vorgenannten Vorteile können in einer weiteren Ausführungsform deutlich zutage treten, in welcher die bereitge- stellte Ausgangsschicht eine Dicke von weniger als 150ym auf^¬ weist. Die Ausgangsschicht kann zum Beispiel eine Dicke von lOOym oder auch darunter aufweisen.

In einer weiteren Ausführungsform wird die Rückseite der Chi- panordnung bei dem Ausbilden der Lötstoppbeschichtung wenigstens im Bereich der Aussparungen mit der Lötstoppbeschichtung bedeckt. Diese Ausführungsform, in welcher die Aussparungen mit der Lötstoppbeschichtung verfüllt werden können, begünstig eine zuverlässige elektrische Isolation zwischen den rückseitigen Anschlussbereichen.

In einer weiteren Ausführungsform weist die bereitgestellte Ausgangsschicht Vertiefungen an einer Vorderseite oder an ei^¬ ner Rückseite auf. Die Vertiefungen können durch einen Ätz- prozess hergestellt sein. Bei den Vertiefungen kann es sich um Halbätzungen handeln. Die Aussparungen zum Ausbilden der Leiterstruktur können im Bereich solcher Vertiefungen ausgebildet werden. Auf diese Weise kann ein einfaches und schnel^¬ les Ausbilden der Aussparungen ermöglicht werden.

In einer weiteren Ausführungsform werden Rückseiten von Halbleiterchips in einem Teilbereich durch das Erzeugen der die Ausgangsschicht durchtrennenden Aussparungen freigestellt und nachfolgend mit der Lötstoppbeschichtung bedeckt. Die Löt- stoppbeschichtung kann zu diesem Zweck in die Aussparungen eingebracht werden. Auch in dieser Ausführungsform können die Halbleiterchips in einem kleinen Abstand zueinander positio- niert sein. Mit Hilfe der Aussparungen, welche relativ breit ausgeführt sein können, können demgegenüber große Abstände zwischen den Leiterabschnitten und damit zwischen den rückseitigen Anschlussbereichen verwirklicht werden. In einer weiteren Ausführungsform umfasst das Bereitstellen der Chipanordnung ein Bereitstellen eines metallischen Leiterahmens (Leadframe) , welcher die Leiterstruktur bildet, ein Anordnen der Halbleiterchips auf dem Leiterrahmen und ein Aufbringen des Gehäusematerials auf dem Leiterrahmen. Diese Verfahrensschritte können in der angegebenen Reihenfolge durchgeführt werden. Für das Anordnen der Halbleiterchips und das Aufbringen des Gehäusematerials auf dem Leiterrahmen können Details, welche oben in Zusammenhang mit der Verwendung einer metallischen Ausgangsschicht erläutert wurden, in ent- sprechender Weise zur Anwendung kommen.

Beispielsweise kann das Anordnen der Halbleiterchips neben einem Montieren bzw. Befestigen der Halbleiterchips auf dem Leiterrahmen, was zum Beispiel mittels Aufkleben oder Löten erfolgen kann, ein Anschließen von Bonddrähten an Vorderseitenkontakte der Halbleiterchips und an den Leiterrahmen um^¬ fassen. Sofern vorgesehen, können Konversionselemente auf den Halbleiterchips angeordnet bzw. aufgeklebt werden, so dass entsprechende Chipstapel auf dem Leiterrahmen bereitgestellt werden.

Das nachfolgende Aufbringen des Gehäusematerials auf dem Lei^¬ terrahmen, bei welchem das Gehäusematerial wie oben angegeben an die Halbleiterchips bzw. Chipstapel angrenzend ausgebildet werden kann, kann zum Beispiel mit Hilfe eines Formprozesses, beispielsweise eines Spritzpressprozesses durchgeführt wer^¬ den. Hierbei kann der mit den Halbleiterchips bzw. Chipsta^¬ peln versehene Leiterrahmen in einem Formwerkzeug aufgenommen werden, und kann die Formmasse mit einer vorgegebenen Form auf dem Leiterrahmen aufgebracht werden. Ferner kann ein folienunterstützter Spritzpressprozess durchgeführt werden. Hierbei kann auf einem Werkzeugteil des Spritzpresswerkzeugs eine Folie aus einem Kunststoffmaterial angeordnet sein, mit welcher das betreffende Werkzeugteil an Vorderseiten der Halbleiterchips bzw. Chipstapel angedrückt sein kann.

Der Leiterrahmen kann mehrere Leiterabschnitte und die Lei- terabschnitte verbindende Verbindungsstege aufweisen. In Be^¬ zug auf eine verbundweise Fertigung mehrerer Multichip- Bauelemente können lediglich die Leiterabschnitte verschiede^¬ ner Bauelemente über die Verbindungsstege verbunden sein. Im Rahmen des Vereinzeins des Bauelementverbunds können die Ver- bindungsstege durchtrennt werden, so dass die Leiterabschnit^¬ te der einzelnen Bauelemente nicht mehr durch Material des Leiterrahmens verbunden und dadurch nicht mehr kurzgeschlos^¬ sen sind. Die Lötstoppbeschichtung kann in Form einer zusammenhängenden Beschichtung auf der Rückseite der bereitgestellten Chipanordnung ausgebildet werden. Hierbei kann die Lötstoppbe^¬ schichtung, wie oben angegeben, mit einer die Anschlussbereiche umschließenden Form, zum Beispiel mit einer Gitterform ausgebildet werden. Dies gilt auch für eine verbundweise Her^¬ stellung mehrerer Multichip-Bauelemente . Beim Vereinzeln kann die Lötstoppbeschichtung derart durchtrennt werden, dass die Lötstoppbeschichtung bei den einzelnen Bauelemente weiterhin eine zusammenhängende bzw. die Anschlussbereiche umschließen- de, zum Beispiel gitterförmige Struktur aufweist.

Möglich ist es auch, eine nicht zusammenhängende Lötstoppbe^¬ schichtung auf der Rückseite der bereitgestellten Chipanordnung auszubilden, welche mehrere separate Teilabschnitte auf- weist. Beim Vereinzeln können die Teilabschnitte durchtrennt werden. Ein auf diese Weise gebildetes Multichip-Bauelement kann eine in separate Teilabschnitte unterteilte Lötstoppbe^¬ schichtung aufweisen, wobei die Teilabschnitte der Lötstopp- beschichtung zwischen rückseitigen Anschlussbereichen angeordnet sein können und diese trennen können. Eine solche Aus^¬ gestaltung lässt sich auch dadurch verwirklichen, indem eine zunächst zusammenhängend ausgebildete Lötstoppbeschichtung beim Vereinzeln derart durchtrennt wird, dass ein Multichip- Bauelement eine separate Teilabschnitte umfassende Lötstopp^¬ beschichtung aufweist.

Gemäß einem weiteren Aspekt der Erfindung wird ein oberflä- chenmontierbares Multichip-Bauelement vorgeschlagen. Das Bau^¬ element weist eine an einer Rückseite zugängliche Lei^¬ terstruktur, mehrere Halbleiterchips, ein Gehäusematerial und eine an der Rückseite ausgebildete Lötstoppbeschichtung auf. Die Lötstoppbeschichtung trennt Anschlussbereiche der Lei- terstruktur.

Das Multichip-Bauelement kann gemäß dem oben erläuterten Ver^¬ fahren bzw. gemäß einer oder mehrerer der oben beschriebenen Ausführungsformen des Verfahrens hergestellt sein. Für das Bauelement können dieselben Ausgestaltungen denkbar sein und können dieselben Vorteile in Betracht kommen, wie sie oben mit Bezug auf das Verfahren erläutert wurden.

Beispielsweise kann die Lötstoppbeschichtung eine elektrische Isolation zwischen den rückseitigen Anschlussbereichen bewirken, und können die Anschlussbereiche aufgrund der Lötstopp^¬ beschichtung einen relativ großen Abstand zueinander aufweisen. Infolgedessen kann eine Oberflächenmontage des Bauele^¬ ments ohne einen Kurzschluss von Anschlussbereichen durchge- führt werden. Die Halbleiterchips, welche wie das Gehäusema^¬ terial auf der Leiterstruktur angeordnet sein können, können relativ nahe zueinander positioniert sein.

Des Weiteren können zum Beispiel einzelne oder mehrere der folgenden Ausgestaltungen vorliegen. Die Leiterstruktur des Multichip-Bauelements kann mehrere separate Leiterabschnitte aufweisen. Zwischen den Leiterabschnitten können sich Aussparungen befinden. Die Aussparungen können im Bereich von Ver- tiefungen der Leiterstruktur ausgebildet sein. Die Lötstopp- beschichtung kann die Leiterstruktur bzw. die Leiterabschnitte zum Teil bedecken. Die Lötstoppbeschichtung kann eine die Anschlussbereiche umschließende Form aufweisen. Die Lötstopp- beschichtung kann einen Lötstopplack aufweisen. Das Mul- tichip-Bauelement kann ein optoelektronisches Bauelement, und die Halbleiterchips können optoelektronische und zum Beispiel zur Strahlungserzeugung ausgebildete Halbleiterchips sein. Auf den Halbleiterchips kann jeweils ein Konversionselement zur Strahlungskonversion angeordnet sein, wodurch das Mul- tichip-Bauelement entsprechende Chipstapel aus einem Halb^¬ leiterchip und einem Konversionselement aufweisen kann. Die Halbleiterchips können elektrisch in Reihe verbunden sein. Die Halbleiterchips können auf der Leiterstruktur angeordnet sein. Das Gehäusematerial kann auf der Leiterstruktur ange^¬ ordnet sein und an die Halbleiterchips bzw. Chipstapel an^¬ grenzen. Hierbei können Vorderseiten der Halbleiterchips bzw. Chipstapel freiliegen. Die Anschlussbereiche können einen Ab^¬ stand von mehr als lOOym, und die Halbleiterchips können ei- nen Abstand von weniger als lOOym aufweisen.

Die vorstehend erläuterten und/oder in den Unteransprüchen wiedergegebenen vorteilhaften Aus- und Weiterbildungen der Erfindung können - außer zum Beispiel in Fällen eindeutiger Abhängigkeiten oder unvereinbarer Alternativen - einzeln oder aber auch in beliebiger Kombination miteinander zur Anwendung kommen .

Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung, sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich in Zusammenhang mit der folgenden Beschreibung von Ausführungsbeispielen, die im Zusammenhang mit den schematischen Zeichnungen näher erläutert werden. Es zeigen:

Figuren 1 bis 4 einen möglichen Verfahrensablauf zur Herstel^¬ lung eines Multichip-Bauelements anhand von seitlichen

Schnittdarstellungen, wobei Halbleiterchips auf einer metal- lischen Ausgangsschicht angeordnet werden, ein Gehäusematerial auf der Ausgangsschicht aufgebracht wird, Aussparungen in der Ausgangsschicht erzeugt werden, um eine Leiterstruktur auszubilden, und rückseitig eine Lötstoppbeschichtung ausge- bildet wird, welche Anschlussbereiche der Leiterstruktur trennt ;

Figuren 5 bis 7 Schritte des Verfahrensablaufs in einer Vor^¬ derseitenansicht ;

Figuren 8 und 9 Schritte des Verfahrensablaufs in einer Rück^¬ seitenansicht ;

Figuren 10 bis 12 einen weiteren Verfahrensablauf zur Her- Stellung eines Multichip-Bauelements anhand von seitlichen

Schnittdarstellungen, wobei eine metallische Ausgangsschicht mit rückseitigen Vertiefungen eingesetzt wird;

Figuren 13 bis 15 einen weiteren Verfahrensablauf zur Her- Stellung eines Multichip-Bauelements anhand von seitlichen

Schnittdarstellungen, wobei eine metallische Ausgangsschicht mit vorderseitigen Vertiefungen eingesetzt wird;

Figuren 16 und 17 einen weiteren Verfahrensablauf zur Her- Stellung eines Multichip-Bauelements anhand von seitlichen

Schnittdarstellungen, wobei ein Leiterrahmen eingesetzt wird; und

Figuren 18 und 19 einen weiteren Verfahrensablauf zur Her- Stellung eines Multichip-Bauelements anhand von seitlichen

Schnittdarstellungen, wobei eine metallische Ausgangsschicht eingesetzt wird und Aussparungen in der Ausgangsschicht er^¬ zeugt werden, durch welche Halbleiterchips an einer Rückseite freigestellt werden.

Anhand der folgenden schematischen Figuren werden mögliche Ausgestaltungen eines Verfahrens zum Herstellen eines ober- flächenmontierbaren und in Form eines QFN-Packages (Quad Fiat No Leads) verwirklichten Multichip-Bauelements beschrieben. Bei dem Verfahren können aus der Halbleitertechnik und aus der Fertigung elektronischer Bauelemente bekannte Prozesse durchgeführt werden und können in diesen Gebieten übliche Ma- terialien zum Einsatz kommen, so dass hierauf nur teilweise eingegangen wird. In gleicher Weise können zusätzlich zu gezeigten und beschriebenen Prozessen weitere Prozesse durchgeführt werden und können die Bauelemente zusätzlich zu gezeig^¬ ten und beschriebenen Komponenten mit weiteren Komponenten und Strukturen gefertigt werden. Es wird ferner darauf hinge^¬ wiesen, dass die Figuren lediglich schematischer Natur sind und nicht maßstabsgetreu sind. In diesem Sinne können in den Figuren gezeigte Komponenten und Strukturen zum besseren Verständnis übertrieben groß oder verkleinert dargestellt sein.

Das Verfahren wird zur parallelen Herstellung einer Vielzahl baugleicher Multichip-Bauelemente eingesetzt. Hierbei wird ein zusammenhängender Bauelementverbund gefertigt und nach^¬ folgend in separate Bauelemente vereinzelt. In diesem Sinne zeigt ein Teil der Figuren einen Ausschnitt des Fertigungs^¬ verbunds im Bereich von einem der hergestellten Bauelemente, und liegen hier gezeigte Gegebenheiten sich vielfach wiederholend in dem Verbund vor. Die folgende Beschreibung trifft auf sämtliche der verbundweise gefertigten Bauelemente zu.

Die Figuren 1 bis 4 zeigen anhand von seitlichen Schnittdarstellungen ein mögliches Verfahren zum Herstellen eines ober- flächenmontierbaren Multichip-Bauelements 101, welches mehre^¬ re Halbleiterchips 150 aufweist. Ergänzend sind in den Figu- ren 5 bis 7 Gegebenheiten in einer Vorderseitenansicht, und in den Figuren 8 und 9 in einer Rückseitenansicht darge^¬ stellt. Bei dem Multichip-Bauelement 101 handelt es sich um ein optoelektronisches Bauelement zur Abgabe von Lichtstrah^¬ lung. Dementsprechend sind die Halbleiterchips 150 optoelekt- ronische und zur Strahlungserzeugung ausgebildete Halbleiterchips . Im Laufe des Verfahrens wird eine in Figur 3 gezeigte Chipan^¬ ordnung mit einer an einer Rückseite freiliegenden metallischen Leiterstruktur 110 bereitgestellt, und wird anschlie^¬ ßend eine Lötstoppbeschichtung 170 auf der Rückseite ausge- bildet, wie in Figur 4 gezeigt ist. Die Leiterstruktur 110 wird vorliegend durch Strukturieren einer metallischen Ausgangsschicht 130 ausgebildet, wie im Folgenden näher erläu^¬ tert wird. Zu Beginn des Verfahrens wird eine metallische Ausgangs^¬ schicht 130 bereitgestellt, auf welcher, wie in Figur 1 im Querschnitt und in Figur 5 in einer Vorderseitenansicht dar^¬ gestellt ist, vorderseitig mehrere Halbleiterchips 150 ange^¬ ordnet werden. Die Halbleiterchips 150 können eine Dicke von 120ym aufweisen. In der hier gezeigten Ausgestaltung wird das Multichip-Bauelement 101 mit drei Halbleiterchips 150 herge^¬ stellt. Die Halbleiterchips 150 werden ferner in einer Reihe nebeneinander und mit relativ kleinen Abständen zueinander positioniert. Der Abstand zwischen zwei benachbarten Halb- leiterchips 150 kann weniger als lOOym, beispielsweise 50ym, betragen .

Die metallische Ausgangsschicht 130 kann zum Beispiel eine Kupferschicht sein. Des Weiteren kann die Ausgangsschicht 130 eine nicht gezeigte metallische Beschichtung aufweisen, wodurch die Ausgangsschicht 130 lötfähig und zum Anschließen von Bonddrähten 157 geeignet ist. Die Ausgangsschicht 130 ist zumindest im Bereich der Halbleiterchips 150 unstrukturiert, so dass die Halbleiterchips 150 auf Vollmaterial der Aus- gangsschicht 130 angeordnet werden. Auf diese Weise ist eine zuverlässige Chipmontage möglich.

Wie oben angegeben wurde, handelt es sich bei den Halbleiterchips 150 um optoelektronische Strahlungsemittierende Halb- leiterchips. Möglich ist zum Beispiel eine Ausgestaltung in

Form von Leuchtdiodenchips bzw. LED-Chips (Light Emitting Di^¬ ode) . Die Halbleiterchips 150 weisen einen Vorderseitenkontakt und einen Rückseitenkontakt auf (nicht dargestellt) . Beim Anord^¬ nen der Halbleiterchips 150 auf der Ausgangsschicht 130 wer^¬ den die Halbleiterchips 150 über den Rückseitenkontakt und eine nicht gezeigte elektrisch leitende Verbindungsschicht, zum Beispiel eine Lotschicht oder eine Schicht eines

elektrisch leitfähigen Klebstoffs, elektrisch und mechanisch mit der Ausgangsschicht 130 verbunden. Anschließend werden die Vorderseitenkontakte der Halbleiterchips 150, wie in Fi- gur 5 gezeigt ist, über Bonddrähte 157 mit der Ausgangs^¬ schicht 130 verbunden.

Auf jedem Halbleiterchip 150 ist ferner, wie in den Figuren 1 und 5 dargestellt ist, ein plättchenförmiges Konversionsele- ment 155 zur Strahlungskonversion vorgesehen, so dass mehrere bzw. drei Chipstapel umfassend jeweils einen Halbleiterchip 150 und ein Konversionselement 155 auf der Ausgangsschicht 130 bereitgestellt werden. Die Konversionselemente 155 sind dazu ausgebildet, eine von den Halbleiterchips 150 erzeugte primäre Lichtstrahlung wenigstens teilweise in eine oder meh^¬ rere sekundäre Lichtstrahlungen umzuwandeln. Auf diese Weise kann zum Beispiel eine weiße Lichtstrahlung erzeugt werden. Die Konversionselemente 155 können unter Verwendung eines nicht gezeigten transparenten Klebstoffs auf Vorderseiten der Halbleiterchips 150 befestigt werden. Das Anordnen der Kon^¬ versionselemente 155 auf den Halbleiterchips 150 kann vor o- der nach dem Anschließen der Bonddrähte 157 durchgeführt werden . Die Konversionselemente 155 weisen solche Abmessungen auf bzw. werden derart auf den Halbleiterchips 150 angeordnet, dass die Vorderseitenkontakte der Halbleiterchips 150 nicht von den Konversionselementen 155 abgedeckt werden. In Bezug auf die verbundweise Herstellung mehrerer Multichip- Bauelemente 101 erfolgt die Chipmontage in der hier gezeigten Ausgestaltung derart, dass für jedes Bauelement 101 drei Chipstapel umfassend einen Halbleiterchip 150 und ein Konver- sionselement 155 entsprechend den Figuren 1 und 5 auf der me^¬ tallischen Ausgangsschicht 130 bereitgestellt werden.

Nachfolgend wird, wie in Figur 2 im Querschnitt und in Figur 6 in einer Vorderseitenansicht gezeigt ist, ein Gehäusemate^¬ rial 160 auf der mit den Chipstapeln bestückten Ausgangsschicht 130 aufgebracht. Das Gehäusematerial 160 umschließt die Chipstapel und reicht bis zu Vorderseiten der Chipstapel, welche vorliegend durch die Konversionselemente 155 gebildet sind. Hierdurch können die Vorderseiten der Chipstapel weiterhin zur Strahlungsabgabe genutzt werden. Die Bonddrähte 157 können, wie in Figur 6 angedeutet ist, vollständig in dem Gehäusematerial 160 eingebettet werden. Das Aufbringen des Gehäusematerials 160 kann zum Beispiel ein Durchführen eines Spritzpressprozesses (Transfer Molding) umfassen, bei welchem ein nicht gezeigtes Spritzpresswerkzeug mit einer geeigneten Hohlraumstruktur verwendet wird. Hierbei kann das Gehäusematerial 160 als Formmasse (Mold Compound) bezeichnet werden. Für diesen Prozess wird die mit den Chip^¬ stapeln versehene Ausgangsschicht 130 in dem Formwerkzeug aufgenommen, und wird das Gehäusematerial 160 mit Hilfe eines Kolbens in die Hohlraumstruktur eingespritzt. Der Spritzpressprozess kann ein folienunterstützter Spritz- pressprozess (FAM, Film Assisted Transfer Molding) sein.

Hierbei ist auf einem Werkzeugteil des Spritzpresswerkzeugs eine Folie zur Abdichtung angeordnet. In dem Spritzpresspro^¬ zess wird dieses Werkzeugteil mit der Folie an die Chipstapel bzw. an die vorderseitigen Konversionselemente 155 ange^¬ drückt. Hierdurch kann zuverlässig erreicht werden, dass das Gehäusematerial 160 ohne Abdecken der Vorderseiten der Chipstapel auf der Ausgangsschicht 130 aufgebracht wird. Das Gehäusematerial 160 kann ein Kunststoffmaterial , zum Bei^¬ spiel ein Epoxidmaterial oder Silikonmaterial, aufweisen. Des Weiteren kann das Gehäusematerial 160 wenigstens ein weiteres in dem Kunststoffmaterial enthaltenes Material, zum Beispiel ein anorganisches Füllmaterial, aufweisen (nicht darge^¬ stellt) . Hierbei kann es sich um Streupartikel zum Beispiel aus Ti02 handeln, wodurch das Gehäusematerial 160 eine weiße Farbe besitzen kann. In dem Kunststoffmaterial kann gegebe- nenfalls auch wenigstens ein Farbstoff enthalten sein, wodurch das Gehäusematerial eine andere Farbe besitzen kann. Möglich ist zum Beispiel die Verwendung von Ruß, um eine schwarze Farbe bereitzustellen. In Bezug auf die verbundweise Herstellung mehrerer Multichip- Bauelemente 101 erstreckt sich das auf der Ausgangsschicht 130 aufgebrachte Gehäusematerial 160 über die Bereiche von sämtlichen der im Verbund hergestellten Bauelemente 101. Nachfolgend werden an der Rückseite der nach dem Aufbringen des Gehäusematerials 160 vorliegenden Chipanordnung, wie in Figur 3 gezeigt ist und auch in Figur 6 angedeutet ist, li- nienförmige Aussparungen 135 erzeugt, welche die metallische Ausgangsschicht 130 durchtrennen. Auf diese Weise wird eine Leiterstruktur 110 mit mehreren Leiterabschnitten 111 bereitgestellt, zwischen welchen sich die Aussparungen 135 befinden. In der Vorder- bzw. Rückseitenansicht verlaufen die Aussparungen 135 in einer Richtung parallel zueinander und in Bereichen neben bzw. zwischen den Halbleiterchips 150.

Das Erzeugen der Aussparungen 135 kann auf mechanische Art und Weise, zum Beispiel durch Sägen, durchgeführt werden. Ei^¬ ne weitere mögliche Vorgehensweise ist ein Durchtrennen der Ausgangsschicht 130 mit Hilfe eines Lasers. Bei Anwendung solcher Prozesse können sich die erzeugten Aussparungen 135 zum Teil in das Gehäusematerial 160 hinein erstrecken, wie in Figur 3 angedeutet ist. Alternativ können die Aussparungen 135 durch rückseitiges Ätzen unter Verwendung einer zuvor auf der Ausgangschicht 130 ausgebildeten Ätz- bzw. Photolackmaske erzeugt werden. Auf diese Weise kann abweichend von Figur 3 lediglich die Ausgangsschicht 130 durchtrennt werden. In Bezug auf die verbundweise Herstellung mehrerer Multichip- Bauelemente 101 sind in Figur 6 ergänzend Trennlinien 190 an^¬ gedeutet, entlang welchen der Bauelementverbund am Ende des Verfahrens vereinzelt und damit das gezeigte Multichip- Bauelement 101 von anderen Bauelementen 101 separiert wird. Es ist ferner eine Ausgestaltung angedeutet, in welcher die Aussparungen 135 nicht auf den geometrischen Bereich eines Bauelements 101 begrenzt sind, sondern sich über mehrere Bau^¬ elemente 101 erstrecken. Daher sind auch die Leiterabschnitte 111 zunächst noch mehreren Bauelementen 101 zugeordnet. Im

Rahmen des Vereinzeins des Bauelementverbunds werden die Lei^¬ terabschnitte 111 durchtrennt, und erhalten damit erst ihre endgültige und bei den Bauelementen 101 vorgesehene geometri^¬ sche Form.

Die nach dem Erzeugen der Aussparungen 135 vorliegende und die Leiterstruktur 110 aufweisende Chipanordnung wird anschließend auf der Rückseite, wie in Figur 4 im Querschnitt und in Figur 8 in einer Rückseitenansicht gezeigt ist, mit einer Lötstoppbeschichtung 170 versehen. Die Lötstoppbe- schichtung 170 weist eine Gitterform auf. Hierbei wird ein Teil der Leiterstruktur 110 mit der Lötstoppbeschichtung 170 bedeckt, während rückseitige Oberflächenbereiche 121 der Lei^¬ terabschnitte 111 der Leiterstruktur 110, welche in der Rück- Seitenansicht von der Lötstoppbeschichtung 170 umschlossen sind, freigestellt sind. Die Lötstoppbeschichtung 170 wird im Bereich der Aussparungen 135 ausgebildet, so dass die Ausspa^¬ rungen 135 mit der Lötstoppbeschichtung 170 verfüllt werden und die Lötstoppbeschichtung 170 die Leiterstruktur 110 seit- lieh der Aussparungen 135 bedeckt. Die Lötstoppbeschichtung 170 wird aufgrund der Gitterform ferner in anderen Bereichen außerhalb und zwischen der Aussparungen 135 auf der Leiterstruktur 110 ausgebildet. Die freiliegenden Bereiche 121, mit deren Hilfe eine Oberflä^¬ chenmontage des fertigen Multichip-Bauelements 101 erfolgen kann, werden im Folgenden als Anschlussbereiche 121 bzw. Anschlussflächen 121 bezeichnet. Für das gezeigte Multichip- Bauelement 101 ist eine Ausgestaltung mit vier, und entspre^¬ chend den Halbleiterchips 150 auf der entgegen gesetzten Sei^¬ te, in einer Reihe nebeneinander angeordneten Anschlussbereichen 121 vorgesehen.

Die lateralen Formen und Abmessungen, sowie auch die Abstände der rückseitigen Anschlussbereiche 121 des Multichip- Bauelements 101, werden bei dem vorliegenden Verfahrensablauf mit Hilfe der die Leiterstruktur 110 teilweise bedeckenden Lötstoppbeschichtung 170 definiert. Dadurch können, wie in

Figur 4 gezeigt ist, Abstände zwischen den Anschlussbereichen 121 verwirklicht werden, welche größer sind als Abstände zwi^¬ schen den Halbleiterchips 150. Beispielsweise können benach^¬ barte Anschlussbereiche 121 einen Abstand von mehr als lOOym, zum Beispiel einen Abstand von 300ym, aufweisen.

Die Lötstoppbeschichtung 170 ist aus einem Material ausgebil^¬ det, welches nicht mit einem Lotmittel benetzbar ist. Auf diese Weise kann an Stellen, welche mit der Lötstoppbeschich- tung 170 maskiert sind, eine Benetzung mit einem Lotmittel verhindert werden. In diesem Zusammenhang kann zum Beispiel eine Ausgestaltung der Lötstoppbeschichtung 170 aus einem Lötstopplack in Betracht kommen. Dieser kann ein Epoxidharz sein bzw. einen Epoxidharz aufweisen.

Die Lötstoppbeschichtung 170 kann auch aus einem anderen Material bzw. Kunststoffmaterial ausgebildet sein. Hierunter fällt zum Beispiel ein Silikonmaterial oder Polyimid. Das Aufbringen der Lötstoppbeschichtung 170 auf der Unterseite der Chipanordnung kann zum Beispiel ein Durchführen eines Druckverfahrens umfassen. Hierbei kann die Lötstoppbeschichtung 170 mit der in den Figuren 4 und 8 gezeigten Struktur aufgedruckt werden. Möglich ist zum Beispiel das Durchführen eines Siebdruckverfahrens oder eines Schablonendruckverfah^¬ rens . Eine weitere mögliche Vorgehensweise zum Ausbilden der Löt^¬ stoppbeschichtung 170 besteht darin, Material der Lötstoppbe^¬ schichtung 170 zunächst großflächig auf der Rückseite der Chipanordnung aufzubringen, beispielsweise mittels Drucken, und nachfolgend zu strukturieren. In diesem Zusammenhang kann zum Beispiel ein photosensitiver Lötstopplack zum Einsatz kommen, und kann das Strukturieren zum Bereitstellen der gewünschten Form der Lötstoppbeschichtung 170 durch selektives Belichten und anschließendes Entwickeln durchgeführt werden.

Abhängig von dem verwendeten Material der Lötstoppbeschichtung 170 kann das Strukturieren auch auf andere Art und Weise durchgeführt werden. Möglich ist zum Beispiel ein Ätzen unter Verwendung einer geeigneten Ätz- bzw. Photolackmaske.

Des Weiteren kann es in Betracht kommen, die Lötstoppbe^¬ schichtung 170 bzw. Material der Lötstoppbeschichtung 170 in Form einer Folie auf der Rückseite der Chipanordnung aufzubringen, zum Beispiel durch Laminieren. Die Folie kann aus einem der oben genannten Materialien ausgebildet sein. Die Folie kann derart bereitgestellt werden, dass die Folie be^¬ reits vor dem Aufbringen auf der Chipanordnung eine den Figuren 4 und 8 entsprechende Struktur aufweist. Ferner kann eine unstrukturierte Folie aufgebracht werden, welche nachfolgend strukturiert wird, um die gewünschte Form der Lötstoppbe^¬ schichtung 170 bereitzustellen. Hierbei kann eine der vorgenannten Vorgehensweisen, zum Beispiel Belichten und Entwickeln, zur Anwendung kommen. In Bezug auf die verbundweise Herstellung mehrerer Multichip- Bauelemente 101 wird die Lötstoppbeschichtung 170 derart aus^¬ gebildet, dass sich die Gitterform über den in Figur 8 dargestellten Bereich hinaus fortsetzt, und somit jedes Bauelement 101 die gezeigte Ausgestaltung mit vier und in einer Reihe nebeneinander angeordneten Anschlussbereichen 121 erhält.

Der nach dem Aufbringen der Lötstoppbeschichtung 170 vorliegende Bauelementverbund wird anschließend vereinzelt. Bei diesem Prozess erfolgt ein Durchtrennen des Gehäusematerials 160, der Leiterstruktur 110 und der Lötstoppbeschichtung 170 entlang von Trennlinien 190, wie in den Figuren 6 und 8 angedeutet ist. Das Durchtrennen kann zum Beispiel mit Hilfe ei- nes Sägeprozesses durchgeführt werden. Hierdurch werden sepa^¬ rate Multichip-Bauelemente 101 bereitgestellt, welche im Querschnitt den in Figur 4 gezeigten Aufbau besitzen. Ergänzend sind in Figur 7 eine Vorderseitenansicht, und in Figur 9 eine Rückseitenansicht eines vereinzelten Bauelements 101 dargestellt. Die in dem Verbund noch mehreren Bauelementen

101 zugeordneten Leiterabschnitte 111 werden bei dem Vereinzeln durchtrennt, und erhalten dadurch ihre endgültige, in den Figuren 7 und 9 gezeigte Form.

Das in dieser Art und Weise hergestellte Multichip-Bauelement 101 weist drei Halbleiterchips 150 und eine Leiterstruktur

110 umfassend vier separate Leiterabschnitte 111 mit jeweils einer rückseitigen Anschlussfläche 121 auf. Auf drei Leiterabschnitten 111 ist jeweils ein Halbleiterchip 150 bzw. Chipstapel aus Halbleiterchip 150 und Konversionselement 155 an^¬ geordnet. Mit Hilfe der Leiterabschnitte 111 und der Bond^¬ drähte 157, welche jeweils an einen Vorderseitenkontakt eines Halbleiterchips 150 und an einen benachbarten Leiterabschnitt

111 angeschlossen sind, sind die Halbleiterchips 150

elektrisch in Reihe verbunden. Ein in Bezug auf die Reihe der Leiterabschnitte 111 außen liegender, in den Figuren 4 und 7 rechts angeordneter Leiterabschnitt 111 trägt keinen Halb^¬ leiterchip 150, und ist über einen Bonddraht 157 an einen Vorderseitenkontakt eines auf einem benachbarten Leiterab^¬ schnitt 111 angeordneten Halbleiterchips 150 angeschlossen.

Das Multichip-Bauelement 101 ist für eine Oberflächenmontage (SMT, Surface Mounting Technology) durch Löten geeignet.

Hierbei können die vier Anschlussflächen 121 das Bauelements 101 über ein Lotmittel elektrisch mit Anschlussflächen einer weiteren Vorrichtung, zum Beispiel einer Leiterplatte, verbunden werden (nicht dargestellt) . Über die beiden äußeren Anschlussflächen 121 kann dem Mul- tichip-Bauelement 101 und damit den Halbleiterchips 150 elektrische Energie zur Strahlungserzeugung zugeführt werden. Wie oben angegeben wurde, kann die Primärstrahlung der Halb- leiterchips 150 wenigstens teilweise mit Hilfe der Konversi^¬ onselemente 155 konvertiert werden. Die konvertierte Strah^¬ lung einschließlich eines gegebenenfalls vorhandenen nicht konvertierten Strahlungsanteils kann von den freiliegenden Vorderseiten der Konversionselemente 155 emittiert werden. Die beiden innen liegenden Anschlussflächen 121 können zur mechanischen Befestigung und Entwärmung des Bauelements 101 genutzt werden.

Die Lötstoppbeschichtung 170 sorgt für eine Trennung und da- mit für eine zuverlässige elektrische Isolation der An^¬ schlussflächen 121, welche aufgrund der Lötstoppbeschichtung 170 einen relativ großen Abstand zueinander aufweisen können. Wie oben angegeben wurde, kann der Abstand im Bereich von 300ym liegen. Infolgedessen kann bei einer Oberflächenmontage des Multichip-Bauelements 101 zuverlässig verhindert werden, dass mehrere Anschlussflächen 121 in gemeinsamer Weise mit einem Lotmittel benetzt und dadurch kurzgeschlossen werden.

Die Halbleiterchips 150 weisen im Gegensatz dazu einen klei- neren Abstand, zum Beispiel wie oben angegeben im Bereich von 50ym auf. Dies gilt daher in entsprechender Weise für die auf den Halbleiterchips 150 angeordneten Konversionselemente 155, von deren Vorderseiten die Strahlung im Betrieb des Bauelements 101 abgegeben wird. Aufgrund der kleinen Abstände ist eine Strahlungsemission mit einer hohen Homogenität möglich.

Weitere Vorteile ergeben sich aufgrund der Verwendung der metallischen Ausgangsschicht 130, welche erst nach der Chipmon^¬ tage und dem Aufbringen des Gehäusematerials 160 in die Lei- terstruktur 110 strukturiert wird. Auf diese Weise ist eine zuverlässige Chipmontage möglich, und kann eine rückseitige Verunreinigung der Anschlussflächen 121 mit Gehäusematerial 160 beim Aufbringen desselben vermieden werden. Darüber hinaus ist die Möglichkeit gegeben, eine Ausgangs^¬ schicht 130 mit einer relativ kleinen Schichtdicke einzuset^¬ zen. Denkbar ist zum Beispiel eine Dicke von weniger als 150ym, zum Beispiel von lOOym. Hierbei kann die Ausgangs^¬ schicht 130 eine Folie sein. Bei einem Anordnen der Halb^¬ leiterchips 150 auf der Ausgangsschicht 130 durch Löten kann mit Hilfe der kleinen Schichtdicke ein Auftreten von mechanischem Stress, bedingt durch unterschiedliche Wärmeausdeh- nungskoeffizienten der Halbleiterchips 150 und der Ausgangs^¬ schicht 130, klein gehalten werden. Auf diese Weise kann eine nach dem Lötprozess gegebenenfalls vorliegende Durchbiegung der Halbleiterchips 150 (Chip Warpage) möglichst klein bzw. vernachlässigbar sein. Infolgedessen besteht nur eine geringe Gefahr eines Ablösens der Konversionselemente 155 von den

Halbleiterchips 150 und einer hiermit verbundenen Farbortver^¬ schiebung (Colour Shift) .

Im Folgenden werden mögliche Varianten und Abwandlungen des anhand der Figuren 1 bis 9 erläuterten Verfahrens beschrie^¬ ben. Übereinstimmende Verfahrensschritte und Merkmale sowie gleiche und gleich wirkende Komponenten werden im Folgenden nicht erneut detailliert beschrieben. Für Details hierzu wird stattdessen auf die vorstehende Beschreibung Bezug genommen. Des Weiteren können Aspekte und Details, welche in Bezug auf eine Verfahrensvariante genannt werden, auch in Bezug auf ei^¬ ne andere Verfahrensvariante zur Anwendung kommen und können Merkmale von zwei oder mehreren Ausgestaltungen miteinander kombiniert werden.

Eine mögliche Abwandlung besteht zum Beispiel darin, durch das Erzeugen der die Ausgangsschicht 130 durchtrennenden Aus^¬ sparungen 135 separate Leiterabschnitte 111 auszubilden, wel^¬ che in Bezug auf die verbundweise Fertigung von mehreren Mul- tichip-Bauelementen 101 nicht mehreren Bauelementen 101, sondern lediglich den einzelnen Bauelementen 101 zugeordnet sind. Hierbei können die Aussparungen 135 in Form einer zusammenhängenden Gitterstruktur in Bereichen neben bzw. zwi- sehen den Halbleiterchips 150 erzeugt werden. Die Lötstoppbe- schichtung 170 kann hierauf abgestimmt im Bereich der Ausspa^¬ rungen 135 auf der Rückseite der betreffenden Chipanordnung ausgebildet werden.

In einer weiteren Abwandlung kann ein Multichip-Bauelement mit einer anderen Anzahl an Halbleiterchips 150 bzw. Chipsta^¬ peln gefertigt werden. Dies ist zum Beispiel der Fall bei den anhand der folgenden Figuren erläuterten Verfahrensabläufen, bei welchen Multichip-Bauelemente mit zwei statt drei Halb^¬ leiterchips 150 hergestellt werden. Die hier beschriebenen Verfahren können ferner derart durchgeführt werden, dass Multichip-Bauelemente mit einer größeren Anzahl an Halbleiterchips 150 ausgebildet werden.

In einer weiteren Abwandlung kommt eine strukturierte metal^¬ lische Ausgangsschicht 130 mit Vertiefungen zum Einsatz. Ein in diesem Sinne durchgeführter Verfahrensablauf zum Herstel^¬ len eines oberflächenmontierbaren Multichip-Bauelements 102 ist anhand von seitlichen Schnittdarstellungen in den Figuren 10 bis 12 gezeigt. Hierbei wird eine Ausgangschicht 130 mit rückseitigen Vertiefungen 131 bereitgestellt, und wird die Ausgangsschicht 130 anschließend, wie in Figur 10 gezeigt ist, vorderseitig mit Chipstapeln umfassend einen Halbleiter- chip 150 und ein Konversionselement 155 sowie mit einem die Chipstapel umschließenden Gehäusematerial 160 versehen.

Die Vertiefungen 131 können durch einen Ätzprozess unter Verwendung einer auf der Ausgangschicht 130 ausgebildeten Ätz- bzw. Photolackmaske hergestellt werden. Die Vertiefungen 131 können eine Tiefe etwa halb so groß wie eine Dicke der Aus^¬ gangsschicht 130 aufweisen, und somit Halbätzungen darstel^¬ len. Bei einer Dicke der Ausgangsschicht 130 von lOOym kann die Ausgangsschicht 130 im Bereich der Vertiefungen 131 eine Materialstärke von ca. 50ym aufweisen.

Die Vertiefungen 131 können, wie später erzeugte Aussparungen 135, in einer Richtung parallel zueinander verlaufend ausge- bildet werden, also senkrecht zur Zeichenebene der Figuren 10 bis 12. In Bezug auf eine verbundweise Herstellung mehrerer Multichip-Bauelemente 102 können sich die Vertiefungen 131, wie auch die später ausgebildeten Aussparungen 135, über die Bereiche von mehreren der herzustellenden Bauelemente 102 erstrecken .

Die Chipmontage auf der mit den Vertiefungen 131 bereitge^¬ stellten Ausgangsschicht 130 erfolgt derart, dass die Aus- gangsschicht 130 in Bereichen zwischen Vertiefungen 131 mit den Halbleiterchips 150 bestückt wird. Wie in Figur 10 ge^¬ zeigt ist, können die Halbleiterchips 150 die betreffenden Vertiefungen 131 am Rand zum Teil überlappen. Ferner werden nicht gezeigte Bonddrähte an die Ausgangsschicht 130 und an Vorderseitenkontakte der Halbleiterchips 150 angeschlossen.

Nach der Chipmontage kann, von oben betrachtet, eine zu Figur 5 vergleichbare Anordnung mit zwei Chipstapeln vorliegen.

In Bezug auf die verbundweise Herstellung mehrerer Multichip- Bauelemente 102 werden für jedes Bauelement 102 zwei Chipsta^¬ pel auf der Ausgangsschicht 130 bereitgestellt. Anschließend wird das für sämtliche Bauelemente 102 vorgesehene Gehäusema^¬ terial 160 auf der Ausgangschicht 130 aufgebracht. Nach dem Aufbringen des Gehäusematerials 160 werden an der

Rückseite der betreffenden Chipanordnung, wie in Figur 11 gezeigt ist, Aussparungen 135 erzeugt, welche die Ausgangs^¬ schicht 130 durchtrennen. Auf diese Weise wird eine Lei^¬ terstruktur 110 mit mehreren Leiterabschnitten 111 bereitge- stellt. Die Aussparungen 135 können in einer Richtung parallel zueinander und in Bereichen neben bzw. zwischen den Halbleiterchips 150 verlaufen. Das Ausbilden der Aussparungen 135 erfolgt im Bereich von Vertiefungen 131 der Ausgangsschicht 130, wodurch sich dieser Schritt einfach und schnell durch- führen lässt. Die Aussparungen 135 werden mit einer gegenüber den Vertiefungen 131 geringeren Breite ausgebildet. Auch können die Aussparungen 135, wie in Figur 11 gezeigt ist, je^¬ weils in der Mitte der zugehörigen Vertiefungen 131 ausgebil- det werden. Die durch das Erzeugen der Aussparungen 131 gebildeten Leiterabschnitte 111 können zunächst noch mehreren Bauelementen 102 zugeordnet sein. Die nach dem Erzeugen der Aussparungen 135 vorliegende Chipanordnung wird anschließend auf der Rückseite, wie in Figur 12 gezeigt ist, mit einer Lötstoppbeschichtung 170 versehen. Die Lötstoppbeschichtung 170 kann eine Gitterform aufweisen, und in einer Rückseitenansicht freiliegende Anschlussbereiche 121 der Leiterabschnitte 111 der Leiterstruktur 110 umschlie^¬ ßen. Für das Multichip-Bauelement 102 ist eine Ausgestaltung mit drei und in einer Reihe nebeneinander angeordneten Anschlussbereichen 121 vorgesehen. Von unten betrachtet kann in diesem Sinne eine zu Figur 8 vergleichbare Struktur mit drei Anschlussbereichen 121 vorliegen.

Die Lötstoppbeschichtung 170 wird im Bereich der Vertiefungen 131 und Aussparungen 135 ausgebildet, so dass diese, wie in Figur 12 gezeigt ist, mit der Lötstoppbeschichtung 170 ver- füllt werden. An diesen Stellen kann die Lötstoppbeschichtung 170 bündig mit den Anschlussflächen 121 abschließen. Aufgrund der Gitterform kann ein Aufbringen der Lötstoppbeschichtung 170 auf der Leiterstruktur 110 auch in anderen Bereichen außerhalb und zwischen den Vertiefungen 131 und Aussparungen 135 erfolgen. Die Lötstoppbeschichtung 170 bedeckt einen Teil der Leiterstruktur 110, so dass mit Hilfe der Lötstoppbe^¬ schichtung 170 Formen und Abstände der rückseitigen Anschlussbereiche 121 festgelegt werden. Wie in Figur 12 ge^¬ zeigt ist, können Abstände zwischen den Anschlussbereichen 121 verwirklicht werden, welche größer sind als Abstände zwi^¬ schen den Halbleiterchips 150.

In Bezug auf die verbundweise Herstellung mehrerer Multichip- Bauelemente 102 kann die Lötstoppbeschichtung 170 sich über sämtliche herzustellenden Bauelemente 102 erstreckend ausge^¬ bildet werden, so dass jedes Bauelement 102 eine Ausgestal^¬ tung mit drei Anschlussbereichen 121 erhält. Des Weiteren wird der nach dem Aufbringen der Lötstoppbeschichtung 170 vorliegende Bauelementverbund vereinzelt, wodurch separate Multichip-Bauelemente 102 mit dem in Figur 12 gezeigten Auf^¬ bau bereitgestellt werden. Die in dem Verbund noch mehreren Bauelementen 102 zugeordneten Leiterabschnitte 111 können bei dem Vereinzeln durchtrennt werden.

Das auf diese Weise hergestellte Multichip-Bauelement 102 weist zwei Halbleiterchips 150 und eine Leiterstruktur 110 umfassend drei separate Leiterabschnitte 111 mit jeweils ei^¬ ner rückseitigen Anschlussfläche 121 auf. Von oben betrachtet kann eine zu Figur 7, und von unten betrachtet eine zu Figur 9 vergleichbare Struktur vorliegen. Bei dem Bauelement 102 ist auf zwei Leiterabschnitten 111 jeweils ein Halbleiterchip 150 bzw. Chipstapel angeordnet. Mit Hilfe der Leiterabschnit^¬ te 111 und der in Figur 12 nicht gezeigten Bonddrähte, welche jeweils an einen Vorderseitenkontakt eines Halbleiterchips 150 und an einen benachbarten Leiterabschnitt 111 angeschlos^¬ sen sind, sind die Halbleiterchips 150 elektrisch in Reihe geschaltet. Ein außen liegender, in Figur 12 rechts angeordneter Leiterabschnitt 111 trägt keinen Halbleiterchip 150 und ist über einen Bonddraht an einen Vorderseitenkontakt eines auf einem benachbarten Leiterabschnitt 111 angeordneten Halbleiterchips 150 angeschlossen. In einer Abwandlung des zuvor erläuterten Verfahrensablaufs kann die Lötstoppbeschichtung 170 derart ausgebildet werden, dass sich die Lötstoppbeschichtung 170 im Bereich der Vertiefungen 131 abweichend von Figur 12 auch seitlich der Vertiefungen 131 auf der Leiterstruktur 110 befindet.

Eine weitere Abwandlung besteht darin, die Aussparungen 135 in Form einer zusammenhängenden Gitterstruktur zu erzeugen, so dass in Bezug auf die verbundweise Fertigung von mehreren Multichip-Bauelementen 102 separate und den einzelnen Bauele- menten 102 zugeordnete Leiterabschnitte 111 gebildet werden. Für die Vertiefungen 131 kann eine Ausgestaltung in Form einer entsprechenden Gitterstruktur vorgesehen werden, wodurch die Aussparungen 135 auf einfache Weise im Bereich von Ver- tiefungen 131 erzeugt werden können. Die Lötstoppbeschichtung 170 kann hierauf abgestimmt im Bereich der Vertiefungen 131 und Aussparungen 135 auf der Rückseite der betreffenden Chipanordnung ausgebildet werden.

Die Figuren 13 bis 15 zeigen anhand von seitlichen Schnittdarstellungen einen weiteren Verfahrensablauf zum Herstellen eines oberflächenmontierbaren Multichip-Bauelements 103.

Hierbei wird eine metallische Ausgangsschicht 130 mit vorder- seifigen Vertiefungen 132 bereitgestellt, und wird die Aus^¬ gangschicht 130 nachfolgend, wie in Figur 13 gezeigt ist, vorderseitig mit Chipstapeln umfassend einen Halbleiterchip 150 und ein Konversionselement 155 sowie mit einem die Chip^¬ stapel umschließenden Gehäusematerial 160 versehen.

Die vorderseitigen Vertiefungen 132 können durch einen Ätz- prozess unter Verwendung einer auf der Ausgangschicht 130 ausgebildeten Ätzmaske hergestellt werden, und können Halbät^¬ zungen sein. Bei einer Dicke der Ausgangsschicht 130 von lOOym kann die Ausgangsschicht 130 im Bereich der Vertiefungen 132 eine Materialstärke von 50ym aufweisen. Ferner können die Vertiefungen 132, wie später erzeugte Aussparungen 135, in einer Richtung parallel zueinander verlaufend ausgebildet werden, also senkrecht zur Zeichenebene der Figuren 13 bis 15. In Bezug auf eine verbundweise Herstellung mehrerer Mul- tichip-Bauelemente 103 können sich die Vertiefungen 132, wie auch die später ausgebildeten Aussparungen 135, über die Bereiche von mehreren der herzustellenden Bauelemente 103 erstrecken .

Die Chipmontage auf der Ausgangsschicht 130 mit den Vertie^¬ fungen 132 erfolgt derart, dass die Ausgangsschicht 130 in Bereichen zwischen Vertiefungen 132 mit den Halbleiterchips 150 bestückt wird. Wie in Figur 13 gezeigt ist, können die Halbleiterchips 150 die betreffenden Vertiefungen 132 am Rand zum Teil überlappen. Ferner werden nicht gezeigte Bonddrähte an die Ausgangsschicht 130 und an Vorderseitenkontakte der Halbleiterchips 150 angeschlossen. Nach der Chipmontage kann, von oben betrachtet, eine zu Figur 5 vergleichbare Anordnung mit zwei Chipstapeln vorliegen.

In Bezug auf die verbundweise Fertigung werden vor dem Auf- bringen des Gehäusematerials 160 für jedes herzustellende Bauelement 103 zwei Chipstapel auf der Ausgangsschicht 130 bereitgestellt .

Nachfolgend werden an der Rückseite der Chipanordnung, wie in Figur 14 gezeigt ist, Aussparungen 135 erzeugt, welche die Ausgangsschicht 130 durchtrennen. Auf diese Weise wird eine Leiterstruktur 110 mit mehreren Leiterabschnitten 111 bereitgestellt. Die Aussparungen 135 können in einer Richtung parallel zueinander und in Bereichen neben bzw. zwischen den Halbleiterchips 150 verlaufen. Die Aussparungen 135 werden auf einfache Weise im Bereich von Vertiefungen 132 der Ausgangsschicht 130, und mit einer gegenüber den Vertiefungen 132 geringeren Breite ausgebildet. Die Aussparungen 135 können mit einer Breite gefertigt werden, welche den Chip-zu- Chip-Abstand übersteigt. Auch können die Aussparungen 135, wie in Figur 11 gezeigt ist, mittig in Bezug auf die zugehö^¬ rigen Vertiefungen 132 ausgebildet werden. Die durch das Erzeugen der Aussparungen 135 gebildeten Leiterabschnitte 111 können zunächst noch mehreren Bauelementen 103 zugeordnet sein.

Anschließend wird auf der Rückseite der Chipanordnung, wie in Figur 15 gezeigt ist, eine Lötstoppbeschichtung 170 ausgebil^¬ det. Die Lötstoppbeschichtung 170 kann eine Gitterform auf- weisen, und in einer Rückseitenansicht freiliegende An^¬ schlussbereiche 121 der Leiterabschnitte 111 der Leiterstruk^¬ tur 110 umschließen. Für das Multichip-Bauelement 103 ist ei^¬ ne Ausgestaltung mit drei und in einer Reihe nebeneinander angeordneten Anschlussbereichen 121 vorgesehen. Von unten be- trachtet kann in diesem Sinne eine zu Figur 8 vergleichbare Struktur mit drei Anschlussbereichen 121 vorliegen. Die Lötstoppbeschichtung 170 wird im Bereich der Aussparungen 135 ausgebildet, so dass diese mit der Lötstoppbeschichtung 170 verfüllt werden. Die Leiterstruktur 110 wird auch seit^¬ lich der Aussparungen 135, sowie in Bereichen außerhalb und zwischen den Aussparungen 135, mit der Lötstoppbeschichtung 170 bedeckt. Mit Hilfe der die Leiterstruktur 110 zum Teil bedeckenden Lötstoppbeschichtung 170 werden Formen und Abstände der rückseitigen Anschlussbereiche 121 festgelegt. Wie in Figur 15 gezeigt ist, können Abstände zwischen den An- Schlussbereichen 121 verwirklicht werden, welche größer sind als Abstände zwischen den Halbleiterchips 150.

In Bezug auf die verbundweise Herstellung mehrerer Multichip- Bauelemente 103 kann die Lötstoppbeschichtung 170 sich über sämtliche herzustellenden Bauelemente 103 erstreckend ausge^¬ bildet werden. Anschließend wird der Bauelementverbund ver^¬ einzelt, wodurch separate Multichip-Bauelemente 103 mit dem in Figur 15 gezeigten Aufbau bereitgestellt werden. Die in dem Verbund noch mehreren Bauelementen 103 zugeordneten Lei- terabschnitte 111 können bei diesem Vorgang durchtrennt wer^¬ den .

Das auf diese Weise hergestellte Multichip-Bauelement 103 weist wie das zuvor erläuterte Bauelement 102 zwei Halb- leiterchips 150 und eine Leiterstruktur 110 umfassend drei separate Leiterabschnitte 111 mit jeweils einer rückseitigen Anschlussfläche 121 auf. Von oben betrachtet kann eine zu Fi^¬ gur 7, und von unten betrachtet eine zu Figur 9 vergleichbare Struktur vorliegen. Die Halbleiterchips 150 sind mit Hilfe der Leiterabschnitte 111 und der in Figur 15 nicht gezeigten Bonddrähte elektrisch in Reihe geschaltet.

Eine mögliche Abwandlung des zuvor erläuterten Verfahrensab^¬ laufs besteht darin, die Aussparungen 135 in Form einer zu- sammenhängenden Gitterstruktur zu erzeugen, so dass in Bezug auf die verbundweise Fertigung von mehreren Multichip- Bauelementen 103 separate und den einzelnen Bauelementen 103 zugeordnete Leiterabschnitte 111 gebildet werden. Für die Vertiefungen 132 kann eine Ausgestaltung in Form einer entsprechenden Gitterstruktur vorgesehen werden, wodurch die Aussparungen 135 im Bereich von Vertiefungen 132 erzeugt werden können. Die Lötstoppbeschichtung 170 kann hierauf abge- stimmt im Bereich der Aussparungen 135 auf der Rückseite der betreffenden Chipanordnung ausgebildet werden.

Die Figuren 16 und 17 zeigen anhand von seitlichen Schnittdarstellungen einen weiteren Verfahrensablauf zum Herstellen eines oberflächenmontierbaren Multichip-Bauelements 104.

Hierbei wird ein strukturierter metallischer Leiterrahmen 140 bereitgestellt, welcher anschließend, wie in Figur 16 gezeigt ist, vorderseitig mit Chipstapeln umfassend einen Halbleiter^¬ chip 150 und ein Konversionselement 155 und mit einem die Chipstapel umschließenden Gehäusematerial 160 versehen wird.

Der Leiterrahmen 140 bildet bereits eine entsprechende Lei^¬ terstruktur 110 der in Figur 16 gezeigten Chipanordnung. Der Leiterrahmen 140 weist Leiterabschnitte 111 und die Leiterab- schnitte 111 verbindende Verbindungsstege 115 auf. In Bezug auf eine verbundweise Herstellung mehrerer Multichip- Bauelemente 104 weist der Leiterrahmen 140 für jedes Bauele^¬ ment 104 drei und in einer Reihe nebeneinander angeordnete Leiterabschnitte 111 auf, wobei jeweils zwei der Leiterab- schnitte 111 mit einem Chipstapel bestückt werden. Lediglich die Leiterabschnitte 111 verschiedener zu fertigender Bauele^¬ mente 104 sind über die Verbindungsstege 115 verbunden.

Im Rahmen der Chipmontage werden Halbleiterchips 150 mit de- ren Rückseitenkontakten auf Leiterabschnitten 111 angeordnet, zum Beispiel durch Löten oder Aufkleben. Ferner erfolgt ein Anschließen von nicht dargestellten Bonddrähten an Vorderseitenkontakte der Halbleiterchips 150 und an Leiterabschnitte 111 benachbart zu den die Halbleiterchips 150 tragenden Lei- terabschnitten 111, so dass für jedes Bauelement 104 eine zu Figur 7 vergleichbare Reihenverbindung von zwei Halbleiterchips 150 verwirklicht werden kann. Vor oder nach dem An- schließen der Bonddrähte werden Konversionselemente 155 auf den Halbleiterchips 150 angeordnet.

Das nachfolgende Aufbringen des Gehäusematerials 160 kann durch einen Spritzpressprozess durchgeführt werden. Hierbei wird der mit den Chipstapeln versehene Leiterrahmen 140 in einem entsprechenden Spritzpresswerkzeug aufgenommen und mit dem Gehäusematerial 160 derart umspritzt, dass das Gehäusema^¬ terial 160 die Chipstapel bis zu deren Vorderseiten reichend umschließt. Das Gehäusematerial 160 wird auch in Bereichen seitlich der Leiterabschnitte 111 und zwischen den Leiterab^¬ schnitten 111 angeordnet. Es kann ein folienunterstützter Spritzpressprozess durchgeführt werden, bei welchem ein Werk^¬ zeugteil mit einer Folie an die Chipstapel angedrückt wird.

Die nach dem Aufbringen des Gehäusematerials 160 vorliegende Chipanordnung wird anschließend auf der Rückseite, wie in Fi^¬ gur 17 gezeigt ist, mit einer Lötstoppbeschichtung 170 versehen. Dies erfolgt derart, dass der Leiterrahmen 140 bzw. die Leiterabschnitte 111 zum Teil mit der Lötstoppbeschichtung 170 bedeckt werden. Die Lötstoppbeschichtung 170 kann eine Gitterform aufweisen und in einer Rückseitenansicht jeweils einen freiliegenden Anschlussbereich 121 von jedem der Leiterabschnitte 111 umschließen. Für das Multichip-Bauelement 104 ist eine Ausgestaltung mit drei und in einer Reihe nebeneinander angeordneten Anschlussbereichen 121 vorgesehen.

Die Lötstoppbeschichtung 170 bedeckt einen Teil des Leiterrahmens 140, so dass mit Hilfe der Lötstoppbeschichtung 170 Formen und Abstände der rückseitigen Anschlussbereiche 121 festgelegt werden. Wie in Figur 17 gezeigt ist, können Ab^¬ stände zwischen den Anschlussbereichen 121 verwirklicht werden, welche größer sind als Abstände zwischen den Halbleiterchips 150.

In Bezug auf die verbundweise Herstellung mehrerer Multichip- Bauelemente 104 kann die Lötstoppbeschichtung 170 sich über sämtliche herzustellenden Bauelemente 104 erstreckend ausge- bildet werden, so dass jedes Bauelement 104 eine Ausgestal^¬ tung mit drei Anschlussbereichen 121 erhält. Des Weiteren wird der nach dem Aufbringen der Lötstoppbeschichtung 170 vorliegende Bauelementverbund vereinzelt, wodurch separate Multichip-Bauelemente 104 mit dem in Figur 17 gezeigten Auf^¬ bau bereitgestellt werden. Im Rahmen des Vereinzeins des Bau^¬ elementverbunds werden die Verbindungsstege 115 des Leiter^¬ rahmens 140 durchtrennt, so dass die Leiterabschnitte 111 der einzelnen Bauelemente 104 nicht mehr durch Material des Lei- terrahmens 140 verbunden und dadurch nicht mehr kurzgeschlos^¬ sen sind.

Das auf diese Weise hergestellte Multichip-Bauelement 104 weist vergleichbar zu den zuvor erläuterten Bauelementen 102, 103 zwei Halbleiterchips 150 und drei separate Leiterab^¬ schnitte 111 mit jeweils einer rückseitigen Anschlussfläche 121 auf, wobei auf zwei Leiterabschnitten 111 jeweils ein Halbleiterchip 150 angeordnet ist. Mit Hilfe der Leiterab^¬ schnitte 111 und der in Figur 17 nicht gezeigten Bonddrähte, welche jeweils an einen Vorderseitenkontakt eines Halbleiter^¬ chips 150 und an einen benachbarten Leiterabschnitt 111 ange^¬ schlossen sind, sind die Halbleiterchips 150 elektrisch in Reihe verbunden. Die Figuren 18 und 19 zeigen anhand von seitlichen Schnitt^¬ darstellungen einen weiteren Verfahrensablauf zum Herstellen eines oberflächenmontierbaren Multichip-Bauelements 105.

Hierbei wird, vergleichbar zu dem Verfahrensablauf der Figu^¬ ren 1 bis 4, eine metallische Ausgangsschicht 130 bereitge- stellt, welche anschließend, wie in Figur 18 gezeigt ist, vorderseitig mit Chipstapeln umfassend einen Halbleiterchip 150 und ein Konversionselement 155 und mit einem die Chipsta^¬ pel umschließenden Gehäusematerial 160 versehen wird. Im Rahmen der Chipmontage werden nicht gezeigte Bonddrähte an die Ausgangsschicht 130 und an Vorderseitenkontakte der Halb^¬ leiterchips 150 angeschlossen. Nach der Chipmontage kann, von oben betrachtet, eine zu Figur 5 vergleichbare Anordnung mit zwei Chipstapeln vorliegen. In Bezug auf eine verbundweise Fertigung mehrere Multichip-Bauelemente 105 werden für jedes Bauelement 105 zwei Chipstapel auf der Ausgangsschicht 130 bereitgestellt . Nachfolgend werden an der Rückseite, wie ebenfalls in Figur 18 gezeigt ist, Aussparungen 136 ausgebildet, welche die Aus^¬ gangsschicht 130 durchtrennen. Auf diese Weise wird eine Lei^¬ terstruktur 110 mit mehreren Leiterabschnitten 111 bereitgestellt. Die Aussparungen 136 können in einer Richtung paral- lel zueinander und in Bereichen neben bzw. zwischen den Halbleiterchips 150 verlaufen. Die Aussparungen 136 können durch rückseitiges Ätzen unter Verwendung einer zuvor auf der Ausgangschicht 130 ausgebildeten Ätzmaske erzeugt werden. Die durch das Erzeugen der Aussparungen 136 gebildeten Leiterab- schnitte 111 können zunächst noch mehreren Bauelementen 103 zugeordnet sein.

Die Aussparungen 136 werden mit einer gegenüber den Aussparungen 135 größeren Breite ausgebildet. Auch erfolgt dieser Schritt derart, dass die Rückseiten von Halbleiterchips 150, wie in Figur 16 gezeigt ist, am Rand zum Teil freigestellt werden .

Anschließend wird auf der Rückseite der Chipanordnung, wie in Figur 19 gezeigt ist, eine Lötstoppbeschichtung 170 ausgebil^¬ det. Die Lötstoppbeschichtung 170 wird im Bereich der Aussparungen 136 ausgebildet, so dass die Aussparungen 136 mit der Lötstoppbeschichtung 170 verfüllt und die zuvor freiliegenden rückseitigen Teilbereiche der Halbleiterchips 150 abgedeckt werden. Die Lötstoppbeschichtung 170 bewirkt eine Trennung von rückseitigen Anschlussbereichen 121 der Leiterabschnitte 111 der Leiterstruktur 110. Hierbei können die Abstände der Anschlussbereiche 121, zumindest in dem in Figur 19 gezeigten Querschnitt, in welchem die Lötstoppbeschichtung 170 ledig- lieh innerhalb der Aussparungen 136 angeordnet ist, durch die rückgeätzten Aussparungen 136 definiert sein. Die Lötstoppbeschichtung 170 kann eine Gitterform aufweisen, so dass die Anschlussbereiche 121 in einer Rückseitenansicht von der Lötstoppbeschichtung 170 umschlossen sein können. Hierbei kann die Lötstoppbeschichtung 170 stellenweise auch außerhalb der Aussparungen 136 auf der Leiterstruktur 110 angeordnet sein. Für das Multichip-Bauelement 105 ist eine Aus^¬ gestaltung mit drei und in einer Reihe nebeneinander angeordneten Anschlussbereichen 121 vorgesehen. In diesem Sinne kann von unten betrachtet eine zu Figur 8 vergleichbare Struktur vorliegen.

In Bezug auf die verbundweise Herstellung mehrerer Multichip- Bauelemente 105 kann die Lötstoppbeschichtung 170 sich über sämtliche herzustellenden Bauelemente 105 erstreckend ausge- bildet werden. Anschließend wird der Bauelementverbund ver^¬ einzelt, wodurch separate Multichip-Bauelemente 105 mit dem in Figur 19 gezeigten Aufbau bereitgestellt werden. Die in dem Verbund noch mehreren Bauelementen 105 zugeordneten Leiterabschnitte 111 können bei diesem Vorgang durchtrennt wer- den.

Das auf diese Weise hergestellte Multichip-Bauelement 105 weist zwei Halbleiterchips 150 und eine Leiterstruktur 110 umfassend drei separate Leiterabschnitte 111 mit jeweils ei- ner rückseitigen Anschlussfläche 121 auf. Von oben betrachtet kann eine zu Figur 7, und von unten betrachtet eine zu Figur 9 vergleichbare Struktur vorliegen. Die Halbleiterchips 150 sind mit Hilfe der Leiterabschnitte 111 und der in Figur 19 nicht gezeigten Bonddrähte elektrisch in Reihe geschaltet.

Eine mögliche Abwandlung des zuvor erläuterten Verfahrensab^¬ laufs besteht darin, die Aussparungen 136 in Form einer zusammenhängenden Gitterstruktur zu erzeugen, so dass in Bezug auf die verbundweise Fertigung von mehreren Multichip- Bauelementen 105 separate und den einzelnen Bauelementen 105 zugeordnete Leiterabschnitte 111 gebildet werden. Die Löt^¬ stoppbeschichtung 170 kann hierauf abgestimmt im Bereich der Aussparungen 136 bzw. lediglich innerhalb der Aussparungen 136 auf der Rückseite der betreffenden Chipanordnung ausgebildet werden.

Die anhand der Figuren erläuterten Ausführungsformen stellen bevorzugte bzw. beispielhafte Ausführungsformen der Erfindung dar. Neben den beschriebenen und abgebildeten Ausführungsformen sind weitere Ausführungsformen vorstellbar, welche weitere Abwandlungen und/oder Kombinationen von Merkmalen umfassen können. Es ist zum Beispiel möglich, anstelle der oben ange- gebenen Materialien andere Materialien zu verwenden.

Eine weitere Variante besteht zum Beispiel darin, anstelle einer gitterförmigen Lötstoppbeschichtung 170 eine Lötstopp- beschichtung 170 auf der Rückseite einer bereitgestellten Chipanordnung auszubilden, welche mehrere separate Teilab^¬ schnitte aufweist. In Bezug auf den anhand der Figuren 1 bis 9 erläuterten Verfahrensablauf kann die Lötstoppbeschichtung 170 zum Beispiel in Form von streifenförmigen und in einer Richtung parallel zueinander verlaufenden Teilabschnitten verwirklicht werden. Die Teilabschnitte der Lötstoppbeschich^¬ tung 170 können, abgestimmt auf die parallel verlaufenden Aussparungen 135, im Bereich der Aussparungen 135 ausgebildet werden. In Bezug auf eine verbundweise Herstellung mehrerer Multichip-Bauelemente können sich die Teilabschnitte der Löt- stoppbeschichtung 170 über mehrere Bauelemente erstrecken, und können die Teilabschnitte beim Vereinzeln durchtrennt werden. Ein auf diese Weise hergestelltes Multichip- Bauelement kann eine separate Teilabschnitte umfassende Löt^¬ stoppbeschichtung 170 aufweisen, wobei die Teilabschnitte der Lötstoppbeschichtung 170 zwischen rückseitigen Anschlussbereichen 121 angeordnet sind und diese trennen.

Die vorgenannte Abwandlung kann in entsprechender Weise für die anhand der anderen Figuren erläuterten Verfahrensabläufe zur Anwendung kommen. In Bezug auf das Verfahren der Figuren 18 und 19 können solche Teilabschnitte der Lötstoppbeschich^¬ tung 170 lediglich innerhalb der Aussparungen 136 ausgebildet werden, um die Aussparungen 136 zu verfüllen. In einer weiteren Variante kann ein Aufbringen eines Gehäusematerials 160 auf einer mit Chipstapeln versehenen Ausgangs^¬ schicht 130 durch Vergießen erfolgen. In dieser Ausgestaltung kann das Gehäusematerial 160 als Vergussmaterial 160 bezeich^¬ net werden. Hierbei kann vor oder nach der Chipmontage ein Rahmen auf der Ausgangsschicht 130 ausgebildet werden, und kann der von dem Rahmen umschlossene Bereich durch Vergießen mit dem Vergussmaterial 160 verfüllt werden. Auf diese Weise kann das Vergussmaterial 160 angrenzend an die Chipstapel und bis zu deren Vorderseiten reichend ausgebildet werden.

Des Weiteren können Multichip-Bauelemente mit von den Figuren und der vorhergehenden Beschreibung abweichenden Anzahlen, geometrischen Anordnungen und/oder Formen von Anschlussbereichen 121 und Halbleiterchips 150 gefertigt werden.

Anstelle von Halbleiterchips 150 mit einem Vorderseitenkon^¬ takt und einem Rückseitenkontakt können andere Bauformen von Halbleiterchips eingesetzt werden. Hierzu gehören Halbleiter^¬ chips mit lediglich Vorderseitenkontakten oder Halbleiterchips mit lediglich Rückseitenkontakten. Bei Verwendung solcher Halbleiterchips können hieran angepasste Leiterstruktu^¬ ren 110 eingesetzt bzw. hergestellt werden.

Des Weiteren können neben Strahlungsemittierenden Halbleiterchips andere Halbleiterchips, zum Beispiel strahlungsempfan^¬ gende Halbleiterchips, verwendet werden. Auch ist es möglich, nicht nur optoelektronische Halbleiterchips, sondern andere Typen von Halbleiterchips zu verwenden.

Eine weitere Variante ist eine Herstellung von Multichip- Bauelementen mit verschiedenen Chiptypen. Beispielsweise kann ein hybrides Multichip-Bauelement gefertigt werden, welches (wenigstens) einen Strahlungsemittierenden Halbleiterchip und (wenigstens) einen Strahlungsempfangenden Halbleiterchip aufweist. Obwohl die Erfindung im Detail durch bevorzugte Ausführungs^¬ beispiele näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.

BEZUGSZEICHENLISTE , 102 Bauelement

, 104 Bauelement

Bauelement Leiterstruktur

Leiterabschnitt

Verbindungssteg

Anschlussbereich

Ausgangsschicht

, 132 Vertiefung

, 136 Aussparung

Leiterrahmen Halbleiterchip

Konversionselement Bonddraht

Gehäusematerial

Lötstoppbeschichtung Trennlinie

Claims

PATENTA S PRÜCHE

1. Verfahren zum Herstellen eines oberflächenmontierbaren Multichip-Bauelements (101, 102, 103, 104, 105), umfas^¬ send :

Bereitstellen einer Chipanordnung, wobei die Chipanordnung eine an einer Rückseite freiliegende metallische Leiterstruktur (110), mehrere Halbleiterchips (150) und ein Gehäusematerial (160) aufweist; und

Ausbilden einer Lötstoppbeschichtung (170) auf der Rückseite der bereitgestellten Chipanordnung, wobei die Lötstoppbeschichtung (170) Anschlussbereiche (121) der Lei^¬ terstruktur (110) trennt.

2. Verfahren nach Anspruch 1,

wobei das Bereitstellen der Chipanordnung Folgendes um- fasst :

Bereitstellen einer metallischen Ausgangsschicht (130);

Anordnen der Halbleiterchips (150) auf der Ausgangs^¬ schicht (130);

Aufbringen des Gehäusematerials (160) auf der Ausgangs^¬ schicht (130); und

Ausbilden der Leiterstruktur (110) nach dem Anordnen der Halbleiterchips (150) und dem Aufbringen des Gehäusema^¬ terials (160) durch Erzeugen von die Ausgangsschicht (130) durchtrennenden Aussparungen (135, 136).

3. Verfahren nach Anspruch 2,

wobei die bereitgestellte Ausgangsschicht (130) eine Di^¬ cke von weniger als 150ym aufweist. Verfahren nach einem der Ansprüche 2 oder 3,

wobei die Rückseite der Chipanordnung bei dem Ausbilden der Lötstoppbeschichtung (170) wenigstens im Bereich der Aussparungen (135, 136) mit der Lötstoppbeschichtung (170) bedeckt wird.

Verfahren nach einem der Ansprüche 2 bis 4,

wobei die bereitgestellte Ausgangsschicht (130) Vertie^¬ fungen (131, 132) an einer Vorderseite oder an einer Rückseite aufweist.

Verfahren nach einem der Ansprüche 2 bis 5,

wobei Rückseiten von Halbleiterchips (150) in einem Teilbereich durch das Erzeugen der Aussparungen (136) freigestellt und nachfolgend mit der Lötstoppbeschich^¬ tung (170) bedeckt werden.

Verfahren nach Anspruch 1,

wobei das Bereitstellen der Chipanordnung Folgendes um- fasst :

Bereitstellen eines metallischen Leiterrahmens (140), welcher die Leiterstruktur (110) bildet;

Anordnen der Halbleiterchips (150) auf dem Leiterrahmen (140) ; und

Aufbringen des Gehäusematerials (160) auf dem Leiterrah^¬ men (140) .

Verfahren nach einem der vorhergehenden Ansprüche, wobei die Leiterstruktur (110) bei dem Ausbilden der Lötstoppbeschichtung (170) zum Teil mit der Lötstoppbeschichtung (170) bedeckt wird.

Verfahren nach einem der vorhergehenden Ansprüche, wobei die Lötstoppbeschichtung (170) mit einer die Anschlussbereiche (121) umschließenden Form ausgebildet wird .

Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterchips (150) optoelektronische Halb^¬ leiterchips sind.

Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bereitstellen der Chipanordnung derart erfolgt, dass das Gehäusematerial (160) auf der Lei^¬ terstruktur (110) angeordnet ist und an die Halbleiter^¬ chips (150) angrenzt.

Verfahren nach Anspruch 5,

wobei die Aussparungen (135, 136) zum Ausbilden der Leiterstruktur (110) im Bereich der Vertiefungen (131, 132) erzeugt werden.

Verfahren nach einem der vorhergehenden Ansprüche, wobei das Multichip-Bauelement derart hergestellt wird, dass die Anschlussbereiche (121) einen Abstand von mehr als lOOym und die Halbleiterchips (150) einen Abstand von weniger als lOOym aufweisen.

Oberflächenmontierbares Multichip-Bauelement (101, 102, 103, 104, 105), aufweisend eine an einer Rückseite zu^¬ gängliche Leiterstruktur (110), mehrere Halbleiterchips (150), ein Gehäusematerial (160) und eine an der Rück^¬ seite ausgebildete Lötstoppbeschichtung (170), wobei die Lötstoppbeschichtung (170) Anschlussbereiche (121) der Leiterstruktur (110) trennt.

Oberflächenmontierbares Multichip-Bauelement nach An^¬ spruch 14,

wobei die Anschlussbereiche (121) einen Abstand von mehr als lOOym und die Halbleiterchips (150) einen Abstand von weniger als lOOym aufweisen. Oberflächenmontierbares Multichip-Bauelement nach einem der Ansprüche 14 oder 15,

wobei die Leiterstruktur (110) separate Leiterabschnitte (111) aufweist, zwischen welchen sich Aussparungen (135, 136) befinden, und wobei die Aussparungen (135, 136) im Bereich von Vertiefungen (131, 132) der Leiterstruktur (110) ausgebildet sind.