DE102021112740A1

DE102021112740A1 - Optoelektronische baugruppe und verfahren

Info

Publication number: DE102021112740A1
Application number: DE102021112740.8A
Authority: DE
Inventors: Thomas Kippes; Joerg Sorg
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2021-05-17
Filing date: 2021-05-17
Publication date: 2022-11-17
Also published as: WO2022243298A1; CN117322144A; DE112022002625A5

Abstract

Die Erfindung betrifft eine optoelektronische Baugruppe, mit einem optoelektronischen Bauelement mit zwei oder mehreren Anschlusskontakten zur Zuführung von Versorgungs- und/oder Steuersignalen. Ein Gehäuse mit einer flächigen strukturierten Gehäuseunterseite weist zwei oder mehrere Lotkontaktflächen auf, die jeweils von einem nicht-benetzbaren Bereich umgeben sind, wobei die Lotkontaktflächen durch die Gehäuseunterseite geführt und mit der Vielzahl von Anschlusskontakten verbunden sind. weiterhin umfasst die Gehäuseunterseite zwei oder mehr Lotflächen, die jeweils von einem nicht-benetzbaren Bereich umschlossen sind. Die zwei oder mehrere Lotkontaktflächen und die Lotflächen sind dabei im Wesentlichen gleichmäßig verteilt auf der Gehäuseunterseite angeordnet.

Description

Die vorliegende Erfindung betrifft eine optoelektronisches Baugruppe und ein Verfahren zur Herstellung einer solchen.
HINTERGRUND
Bei vielen optoelektronischen Bauelementen und allgemein elektronischen Bauelementen werden diese mit einem Gehäuse bereitgestellt, wobei die Anschlusskontakte -auch als Anschlusspins bezeichnet- auf einer Unterseite des Gehäuses angeordnet sind. Zur Befestigung an einer gedruckten Schaltung, Printed circuit Board, PCB werden die elektronischen Bauelemente mit ihrem Gehäuse ausgerichtet und anschließend auf dem PCB platziert. In einem nachfolgenden Lötprozess wird ein vorhandenes Lot aufgeschmolzen, sodass die einzelnen Anschlusskontakte auf der Gehäuseunterseite mit korrespondierenden Anschlusspads auf dem PCB verbunden werden. Je nach Fertigungstechnik befindet sich bereits eine bestimmte Lotmenge auf dem PCB bzw. der Unterseite des Gehäuses oder dieses Lot wird während des Lötprozesses bereitgestellt.
Abhängig von der verwendeten Gehäusegeometrie und insbesondere bei sehr großen Anschlusskontakten auf der Gehäuseunterseite können jedoch Kapillar- und anderen Effekten auftreten, sodass die Gehäuse bezüglich des PCBs nicht symmetrisch und parallel ausgerichtet sind. Neben der daraus resultierenden -in einigen Anwendungen- nachteilhaften Verkippung kann es zudem auch zu Kurzschlüssen zwischen einzelnen Anschlusskontakten auf der Gehäuseunterseite kommen. Eine Reduzierung der Lotmenge schafft zwar in einigen Fällen Abhilfe, jedoch lässt sich diese nicht beliebig reduzieren, ohne dass es zu Kontaktproblemen oder thermischen Ankopplungsproblemen kommt.
Es besteht demnach das Bedürfnis, Gehäuse bereitzustellen, die sich unabhängig von der Anordnung der Anschlusskontakte auf der Gehäuseunterseite ausreichend gut löten lassen, sodass die Probleme hinsichtlich einer möglichen Verkippung oder möglichen Kurzschlüssen reduziert sind.
ZUSAMMENFASSUNG DER ERFINDUNG
Diesem Bedürfnis wird mit den Gegenständen der unabhängigen Ansprüche Rechnung getragen. Weiterbildungen und vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.
Die Erfinder schlagen eine optoelektronische Baugruppe vor, die ein Gehäuse und ein darin befindliches elektronisches Bauelement aufweist. Das Bauelement kann ein IC, ein optoelektronisches Bauelement oder auch eine Kombination hiervon sein. Es können mehrere ICs, Bauelemente oder andere Elemente in dem Gehäuse untergebracht sein. Das elektronische Bauelement weist zwei oder mehrere Anschlusskontakte zur Zuführung von Versorgungs- und/oder Steuersignalen auf.
Das Gehäuse kann einen Deckel umfassen, der an einem Gehäuseunterteil befestigt ist. In einigen Aspekten ist das Gehäuse auch ganzstückig ausgeführt. Das Gehäuseunterteil ist mit einer flächigen strukturierten Gehäuseunterseite ausgebildet. Erfindungsgemäß umfasst die Gehäuseunterseite zwei oder mehrere Lotkontaktflächen, die jeweils von einem nicht-benetzbaren Bereich umgeben sind, wobei die Lotkontaktflächen durch das Gehäuseunterteil geführt sind und mit der Vielzahl von Anschlusskontakten des Bauelements verbunden sind. Zudem umfasst die Gehäuseunterseite zwei oder mehr Lotflächen, die jeweils von einem nicht-benetzbaren Bereich umschlossen sind. Dabei ist erfindungsgemäß vorgesehen, dass die Lotkontaktflächen und die Lotflächen gleichförmig auf der Gehäuseunterseite verteilt sind, so dass keine großen ganzflächigen und von Lot benetzbaren Bereiche vorhanden sind. Unter großen ganzflächigen Bereichen sind von Lot-benetzbare Bereiche zu verstehen, deren Größe im Gegensatz zu den anderen Lotflächen oder Lotkontaktflächen wesentlich größer sind und insbesondere einen großen Teil der Gesamtfläche der Gehäuseunterseite einnehmen. Mit anderen Worten ist das Verhältnis einer Fläche einer Lotfläche oder Lotkontaktfläche im Vergleich zu der Fläche der Gehäuseunterseite deutlich kleiner und beträgt maximal 45%. Dadurch wird sichergestellt, dass die Fläche der Gehäuseunterseite auf kleinere Bereiche aufgeteilt wird, so dass sich ein Lotmaterial auf eine Vielzahl an Lotflächen und Lotkontaktflächen verteilt, die voneinander getrennt sind. Dadurch werden die eingangs genannten nachteiligen Effekte reduziert, bzw. entlang oder in verschiedenen Teilen der Gehäuseunterseite hervorgerufen, wodurch sie sich gegenseitig kompensieren.
Typische Probleme, die beim Verlöten von Baugruppen zur Oberflächenmontage auftreten, werden dadurch reduziert oder ganz vermieden.
Um eine gleichmäßige und gleichförmige Positionierung der Lotflächen und der Lotkontaktflächen zu erreichen, ist in einigen Aspekten vorgesehen, die Gehäuseunterseite in ein virtuelles Raster von Zeilen und Spalten zu unterteilen. Dabei ist nun erfindungsgemäß in einem durch die Unterteilung definierte virtuellen Rasterfeld eine Lotkontaktfläche oder eine Lotfläche angeordnet. Eine derartige virtuelle Unterteilung ist zweckmäßig, weil somit besonders einfach eine gleichmäßige Anordnung der Lotkontaktflächen oder der Lotflächen erreichbar wird. In einigen Aspekten sind die so gebildeten virtuellen Rasterfelder gleich groß. Es ist aber auch möglich, dass Zeilen und/oder spalten unterschiedlich groß sind, wobei es dann zweckmäßig ist, jeweils die Rasterfelder einer Zeile und/oder Spalte gleich groß zu wählen. Des Weiteren sollte eine gewisse Symmetrie des Rasterfeldes gewährleistet sein, d.h. größere Rasterfelder einer Spalte nicht nur entlang einer Kante der Gehäuseunterseite vorgesehen sein. Unterschiedliche Größen der Rasterfelder sind zweckmäßig, wenn Lotflächen und Lotkontaktflächen unterschiedliche Größe besitzen.
In einigen Aspekten umfasst eine Fläche eines virtuellen Rasterfeldes das 1 bis 1,75-fache einer Fläche, insbesondere das 1 bis 1,4-fachen einer Fläche der in dem virtuellen Rasterfeld angeordneten Lotfläche sowie des umgebenden nicht-benetzbaren Bereichs bzw. der Lotkontaktfläche sowie des umgebenden nicht-benetzbaren Bereichs. Jedes Rasterfeld enthält in diesem Zusammenhang entweder jeweils eine Lotfläche oder Lotkontaktfläche mit den jeweiligen nicht-benetzbaren Bereichen oder ist leer.
In einigen Aspekten weisen die zwei oder mehrere Lotkontaktflächen und die zwei oder mehreren Lotflächen jeweils die gleiche Größe auf. Es ist aber auch möglich, dass diese unterschiedlich groß sind, wobei diese immer noch kleiner oder gleich einer Fläche eines virtuellen Rasterfeldes sind. In einem Aspekt ist vorgesehen, dass Flächen gleicher Größe in der gleichen Zeile oder der gleichen Spalte angeordnet sind.
Ein anderer Aspekt beschäftigt sich mit der Form und Größe der Lotkontaktflächen. In einigen Aspekten weisen die zwei oder mehreren Lotkontaktflächen die gleiche Form auf. Ebenso können auch die zwei oder mehrere Lotflächen eine bezüglich der Lotkontaktflächen unterschiedliche Form aufweisen. Dies kann zweckmäßig sein, wenn die Lotflächen vor allem zur Wärmeabfuhr dienen, aber keinen Strom oder andere Signale transportieren sollen. In diesen Aspekten können auch die Lotflächen gegenüber den Lotkontaktflächen eine unterschiedliche Größe aufweisen. In einem anderen Aspekt sind die Lotkontaktflächen rund und die Lotflächen quadratisch.
In einigen Aspekten sind die Lotflächen und die Lotkontaktflächen mit ihrer benetzbaren Fläche einer Lotfläche oder Lotkontaktfläche deutlich kleiner als gesamte Fläche der Gehäuseunterseite. So kann die Fläche einer Lotfläche oder Lotkontaktfläche im Bereich von 5% bis 20 %, insbesondere aber im Bereich von 7,5 % bis 15 % und ganz besonders im Bereich kleiner als 12% der gesamten Fläche der Gehäuseunterseite liegen.
In einigen Aspekten umfasst das Gehäuseunterteil auf der Gehäuseunterseite eine metallische Schicht als Wärmesenke. Es kann auch mit einem metallischen Block ausgebildet sein, oder ein Leadframe bzw. eine ähnliche metallische Struktur aufweisen.
Die zwei oder mehreren Lotflächen sind dann auf der Gehäuseunterseite strukturiert. Herzu können die Lotflächen in einigen Aspekten Erhebungen bilden, die durch stanzen, prägen, ätzen oder auch über galvanische Verfahren gebildet sind. Die die Lotflächen umgebenden, nicht-benetzbaren Bereiche sind in einigen Aspekten mit einem Lötstopplack geformt. In anderen Gesichtspunkten sind diese Bereiche gebildet, indem die durch Lot benetzbare Metallschicht entfernt ist, so dass eine nicht-benetzbare Schicht freiliegt. Dies kann ebenfalls eine metallische Schicht, aber auch eine isolierende Schicht sein.
In einigen Aspekten bilden die Lotflächen einen Teil der Gehäuseunterseite. Sie sind in einem derartigen Fall planar mit der Gehäuseunterseite ausgeführt und umfassen in einigen Aspekten die gleiche Metallschicht wie die übrige Gehäuseunterseite. In anderen Aspekten ist die Metallschicht der Oberfläche durch eine dünne Goldschicht nur wenige 10 nm oder 100 nm dick gebildet. In den die Lotflächen umgebenden nicht-benetzbaren Bereichen ist die Goldschicht entfernt. Es kann dann auf diese eine spezielle nicht-benetzbare Schicht aufgebracht sein. Alternativ kann auch die unter der Goldschicht liegende Schicht nicht-benetzbare Eigenschaften aufweisen, so dass flüssiges Lot abgestoßen wird und auf die Lotfläche zieht. Beispiele hierfür wären ein lotabweisendes Metall, beispielsweise Nickel, das unter der die Oberfläche bildenden Goldschicht liegt.
In einem anderen Aspekt weisen die Lotflächen und/oder die Lotkontaktflächen jeweils flächige Erhebungen auf, die sich über die Gehäuseunterseite erstrecken. Die die Lotflächen umgebenden nicht-benetzbaren Bereiche sind durch den Rand der flächigen Erhebungen gebildet, wobei optional an dem Rand die durch Lot benetzbare Metallschicht, insbesondere aus Gold entfernt sein kann. Alternativ kann sich an den Rand auch ein nicht-benetzbares Material wie Lotstopplack, Glas oder Kunststoff anschlie-ßen. Die flächigen Erhebungen können im Bereich von 50 µm bis 500 µm, insbesondere im Bereich von 100 µm bis 300 µm liegen. In Aspekten, in denen die Lotflächen und oder die Lotkontaktflächen als Erhebungen ausgebildet sind, können die Zwischenräume mit einem isolierenden Underfillmaterial gebildet sein. dieses Material kann die thermische Ankopplung verbessern und erst nach einem Lötprozess aufgebracht werden. Dadurch wird eine Beeinträchtigung des Lötprozesses durch das Underfillmaterial vermieden. Gleichzeitig können Kapillareffekte ausgenutzt werden, so dass das Underfillmaterial in die Zwischenräume zwischen Baugruppe und PCB nach einem Lötprozess hineinfließt.
Ein weiterer Gesichtspunkt betrifft ein Verfahren zur Herstellung einer solchen Baugruppe. Bei diesem wird ein Gehäuse mit einer flächigen Gehäuseunterseite und wenigstens zwei Lotkontaktflächen bereitgestellt, die auf der Gehäuseunterseite angeordnet und von einem nicht-benetzbaren Bereich umgeben sind. Die Gehäuseunterseite wird in eine Vielzahl von ersten und zweiten, insbesondere gleich große Teilbereichen unterteilt. Die Unterteilung erfolgt derart, dass jeweils eine Lotkontaktfläche mit dem umgebenden nicht-benetzbaren Bereich in einem ersten der Vielzahl von Teilbereichen liegt. Mit anderen Worten können die Teilbereiche so in Abhängigkeit der bereits vorhandenen Lotkontaktflächen definiert werden. Alternativ lassen sich diese Schritte auch umdrehen, so dass die Lotkontaktflächen in ersten vorher definierten Teilbereichen gebildet werden. Als solche Teilbereiche können die oben beschriebenen virtuellen Rasterfelder verstanden werden.
Dann werden Lotflächen in zweiten der Vielzahl von Teilbereichen erzeugt. Um die jeweiligen Lotflächen herum werden nicht benetzbare Bereiche vorgesehen, so dass jeweils eine Lotfläche und der die Lotfläche umgebende nicht benetzbare Bereich innerhalb des jeweiligen zweiten Teilbereichs liegt. Erfindungsgemäß sind die die ersten und zweiten Teilbereiche auf der Gehäuseunterseite im Wesentlichen gleichförmig verteilt.
Es kann in einigen Aspekten zweckmäßig sein, die Lotflächen und die Lotkontaktflächen im Wesentlichen jeweils gleich groß auszugestalten. Ebenso sollte keine benetzbare Fläche einer Lotfläche oder Lotkontaktfläche 40% einer gesamten Fläche der Gehäuseunterseite überschreiten. Insbesondere kann die Fläche einer Lotfläche oder Lotkontaktfläche in den weiter oben angegebenen Bereichen liegen.
In einigen Aspekten werden die nicht-benetzbaren Bereiche um die Lotflächen und/oder die Lotkontaktflächen durch Ausbilden eines Lotstopplackes um die Lotflächen und/oder Lotkontaktflächen herum gebildet. Alternative kann auch eine Glasschicht um die Lotkontaktflächen herum vorgesehen werden. Die Lotkontaktflächen können als Kontaktstifte von einem Glaszylinder umgeben sein und durch die Gehäuseunterseite führen. Weiter alternativ können die nicht-benetzbaren Bereiche um die Lotflächen und/oder die Lotkontaktflächen Entfernen der benetzbaren metallischen Oberfläche im Randbereich um die Lotflächen und/oder Lotkontaktflächen gebildet werden, so dass eine darunterliegende nicht-benetzbare Schicht des Gehäuseunterteils freigelegt wird.
In nachfolgenden Schritten wird die Baugruppe auf einem PCB positionier und mit diesem verlötet. Dann kann in einigen Aspekten ein viskoses Underfillmaterial um die Baugruppe auf dem PCB aufgebracht werden, so dass dieses durch Kapillarkräfte in Zwischenräume zwischen der Baugruppe und dem PCB hineinfließt. Dadurch wird die thermische Ankopplung verbessert und Wasser oder Feuchtigkeitsansammlung in den Zwischenräumen vermieden.
Figurenliste
Weitere Aspekte und Ausführungsformen nach dem vorgeschlagenen Prinzip werden sich in Bezug auf die verschiedenen Ausführungsformen und Beispiele offenbaren, die in Verbindung mit den begleitenden Zeichnungen ausführlich beschrieben werden.

1 zeigt eine erste Ausführungsform einer optoelektronischen Baugruppe in Querschnittdarstellung;
2 zeigt eine zweite Ausführungsform einer optoelektronischen Baugruppe in Draufsicht auf die Gehäuseunterseite;
3 stellt eine dritte Ausführung einer Baugruppe zur Erläuterung verschiedener Aspekte des vorgeschlagenen Prinzips;
4 bildet eine weitere Ausführungsform zur Erläuterung einiger Aspekte des vorgeschlagenen Prinzips;
5 zeigt eine Ausgestaltung einer Gehäuseunterseite nach einigen weiteren Aspekten des vorgeschlagenen Prinzips;
6 zeigt eine weitere Ausgestaltung einer Gehäuseunterseite zur Erläuterung einiger weiterer Aspekte des vorgeschlagenen Prinzips;
7 zeigt eine Ausgestaltung einer Gehäuseunterseite nach einigen weiteren Aspekten des vorgeschlagenen Prinzips;
8 zeigt zur Erläuterung einiger Aspekte des vorgeschlagenen Prinzips eine Darstellung einer Gehäuseunterseite einer elektrischen Baugruppe;
9 stellt verschiedene Schritte eines Verfahrens zur Herstellung einer elektrischen Baugruppe nach dem vorgeschlagenen Prinzip dar.

DETAILLIERTE BESCHREIBUNG
Die folgenden Ausführungsformen und Beispiele zeigen verschiedene Aspekte und ihre Kombinationen nach dem vorgeschlagenen Prinzip. Die Ausführungsformen und Beispiele sind nicht immer maßstabsgetreu. Ebenso können verschiedene Elemente vergrößert oder verkleinert dargestellt werden, um einzelne Aspekte hervorzuheben. Es versteht sich von selbst, dass die einzelnen Aspekte und Merkmale der in den Abbildungen gezeigten Ausführungsformen und Beispiele ohne weiteres miteinander kombiniert werden können, ohne dass dadurch das erfindungsgemäße Prinzip beeinträchtigt wird. Einige Aspekte weisen eine regelmäßige Struktur oder Form auf. Es ist zu beachten, dass in der Praxis geringfügige Abweichungen von der idealen Form auftreten können, ohne jedoch der erfinderischen Idee zu widersprechen.
Außerdem sind die einzelnen Figuren, Merkmale und Aspekte nicht unbedingt in der richtigen Größe dargestellt, und auch die Proportionen zwischen den einzelnen Elementen müssen nicht grundsätzlich richtig sein. Einige Aspekte und Merkmale werden hervorgehoben, indem sie vergrößert dargestellt werden. Begriffe wie „oben“, „oberhalb“, „unten“, „unterhalb“, „größer“, „kleiner“ und dergleichen werden jedoch in Bezug auf die Elemente in den Figuren korrekt dargestellt. So ist es möglich, solche Beziehungen zwischen den Elementen anhand der Abbildungen abzuleiten. Jedoch ist das vorgeschlagenen Prinzip nicht hierauf beschränkt, sondern es können verschiedene optoelektronische Bauelemente, mit unterschiedlicher Größe und auch Funktionalität bei der Erfindung eingesetzt werden. In den Ausführungsformen sind wirkungsgleiche oder wirkungsähnliche Elemente mit den gleichen Bezugszeichen ausgeführt.
Die 1 zeigt in Querschnittsdarstellung ein optoelektronisches Bauelement in einem Gehäuse als sogenannte optoelektronische Baugruppe. Die Baugruppe umfasst einen Gehäusedeckel 2, der an ein Gehäuseunterteil 100 geklebt oder an diesem anderweitig befestigt ist. Das Gehäuseunterteil 100 ist in diesem Ausführungsbeispiel aus einem Metallblock bzw. einem thermisch sehr gut leitfähigen Material gefertigt und umfasst eine planare Oberfläche 101. Des Weiteren sind in dem Gehäuseunterteil mit der Gehäuseunterseite 101 mehrere Aussparungen vorgesehen, in die jeweils ein Kontaktstift 3 umgeben von einem isolierenden Material 4 eingebracht ist. Die der Gehäuseunterseite 101 benachbarte Unterseite 31 des Kontaktstiftes 4 bildet eine Lotkontaktfläche, die von dem isolierenden Material 4 umgeben ist. Das isolierenden Material 4 besteht beispielsweise aus Glas und bildet somit einen nicht benetzbaren Bereich, der die Lotkontaktfläche 31 umgibt. Unter dem Begriff nicht-benetzbar wird ein Material bzw. die Oberfläche eines Materials verstanden, das oder die für Lot abweisend ist, so dass flüssiges Lot sich dort nicht ablagert. Glas ist im Regelfall für ein Lot auf Sn Basis oder auch für andere Lote nicht-benetzbar, d.h. flüssiges Lot wird, sofern irgend möglich sich von einer solchen Oberfläche fernhalten, oder auf eine benachbarte benetzbare Oberfläche fließen. Eine nicht-benetzbare Oberfläche ist somit Lot-abweisend, während eine benetzbare Oberfläche Lot-anziehend wirkt.
Das Glas 4 ist gemeinsam mit dem Kontaktstift 3 durch das Gehäuseunterteil 100 geführt und im Inneren des Gehäuses über ein oder mehrere Bonddrähte 6 an Anschlusskontakte eines elektronischen Bauelements 5 geführt. Im vorliegenden Ausführungsbeispiel bildet das elektronische Bauelement 5 einen kantenemittierenden Leser, der zur Seite hin in Richtung auf eine Auskoppeloptik 7 Licht abstrahlt. Insofern ist der Gehäusedeckel 2 somit mit einer Öffnung versehen, in der die Auskoppeloptik 7 angeordnet ist.
Je nach Ausgestaltungsform ist die Gehäuseunterseite 101 großflächig ausgeführt. Das bedeutet, dass ihre gesamte Fläche deutlich größer ist als die durch die Lotkontaktfläche 31 gebildete Fläche des Kontaktstiftes 3.
2 zeigt diesbezüglich die Draufsicht auf die Unterseite eines konventionellen Gehäuses 1. In diesem Ausführungsbeispiel, welches gegenüber der konventionellen Ausführungsform der 1 leicht unterschiedlich ausgeführt ist, umfasst das Gehäuse insgesamt 6 Lotkontaktflächen 31, die paarweise angeordnet sind. Des Weiteren sind 3 zusätzliche Lotflächen 102 vorgesehen, die als Wärmesenke zur thermischen Anbindung des Bauelementes an ein PCB dienen.
In beiden Ausführungsformen fällt auf, dass die Lotflächen 102 bzw. 101 gegenüber den jeweiligen Lotkontaktflächen in ihrer Größe deutlich unterschiedlich ausgeformt sind. Bei einem Lötprozess kann dies dazu führen, dass Lotmaterial aufgrund von Kapillareffekten sich vor allem im großflächigen Bereich 102 bzw. 101 ansammelt und dort aufgrund von Kapillar- oder anderen Effekten zu einer Verkippung führt. Wird zudem das Bauteil wie in konventionellen Prozessen durchaus üblich, lediglich annähernd positioniert und soll anschließend über Kapillareffekte des Lotes „einschwimmen“, d. h. sich selbst-organisierend durch die Kapillareffekte korrekt positionieren, so kann es aufgrund der unterschiedlichen Flächen zu einer ungenügenden bzw. sogar falschen Ausrichtung kommen. Zudem kann es passieren, dass sich an einer Seite ansammelnden Lot zu einem Kurzschluss führt.
Die Erfinder schlagen daher vor, zur Verbesserung des Prozesses annähernd gleich große Flächen auf einer Gehäuseunterseite vorzusehen, die mit Lot benetzt werden sollen. Statt der in 1 gezeigten großflächigen Gehäuseunterseite bzw. den 2 dargestellten großen Lotflächen 102 ist die Gehäuseunterseite einer elektronischen Baugruppe nach dem vorgeschlagenen Prinzip in ein virtuelles Raster aus Zeilen Rz und Spalten Rx unterteilt. In jedem dieser virtuellen Rasterfelder R_F, bzw. in einer symmetrischen Untermenge hiervon sind nun entweder einzelnen Lotflächen oder Lotkontaktflächen angeordnet. Dabei sind die Rasterfelder jeweils gleich groß, so dass in jedem Rasterfeld RF eine Lotfläche oder Lotkontaktfläche angeordnet ist. Zudem können einzelne Rasterfelder frei bleiben, wobei jedoch die mit Lotflächen oder Lotkontaktflächen gefüllten virtuellen Rasterfelder möglichst gleichmäßig über die Unterseite des Gehäuses verteilt sein sollten.
In der 3 ist die Grundseite des Gehäuses in insgesamt 28 Rasterfelder R_F in einer 7x4 Matrix unterteilt. Darin sind nun die Lotflächen 110 und die Lotkontaktflächen 31 mit den umgebenden Bereichen 4 angeordnet. Lotkontaktflächen 31 und Lotflächen 110 werden möglichst gleichmäßig, vorzugsweise auch symmetrisch auf der Gehäuseunterseite angeordnet, sodass bei einem Prozess auf das Bauteil annähernd gleiche Kräfte durch das flüssige Lot wirken. Im Beispiel bilden alle Lotkontaktflächen 31 eine Reihe.
Dadurch wird ein Einschwimmen der Baugruppe bei flüssigem Lot aufgrund der vorhandenen Kapillarkräfte verbessert und das diese auf den entsprechenden Kontakten des PCB selbst-organisierend positioniert. Gleichzeitig wird eine Verkippung durch eine Ansammlung größere Lotmengen auf einer Seite reduziert.
3 zeigt ein Ausführungsbeispiel einer derartigen elektronischen Baugruppe, bei der die Gehäuseunterseite flächig strukturiert ist, um den gewünschten Effekt zu erreichen. Dabei umfasst die Baugruppe ein Gehäuse mit einer Gehäuseunterseite 101. Die Gehäuseunterseite 101 ist metallisch ausgeführt und umfasst eine Vielzahl von in Reihen und Spalten entlang des virtuellen Rasters angeordnete Lotflächen 110. Die Lotflächen 110 sind als metallische Erhebungen symmetrisch in mehreren Reihen und Spalten auf der Gehäuseunterseite 101 aufgebracht. Die Erhebungen können direkt aus dem Material des Gehäuses, beispielsweise spanlos oder spanend, zum Beispiel durch Stanzen, Prägen, Ätzen, Fräsen oder Sägen hergestellt sein. Alternativ ist es ebenso möglich, die Lotflächen 110 durch eine entsprechend strukturierte Maske und ein nachfolgendes galvanisches Abscheideverfahren herzustellen. Auch andere Herstellungsarten sind je nach Bedarf denkbar.
Daneben gibt es mehrere Lotkontaktflächen 31, die jeweils von einem nicht benetzbaren Bereich 4 umgeben sind. Die Lotkontaktflächen 31 bilden die Oberfläche der Anschlusskontakte 3, die in das Innere des Gehäuses führen und dort mit den Anschlusskontakten des elektronischen Bauelementes verbunden sind. Kontaktflächen 31 können wie die Lotflächen 110 galvanisch bzw. auch auf eine andere Art herstellbar sein.
Wie in der unteren Teilfigur der 3 als Schnitt entlang der Linie X dargestellt, bilden die Lotflächen 110 quaderförmige Erhebungen, die sich über die Oberfläche 101 der Gehäuseunterseite erstrecken. Dazwischen befinden sich Zwischenräume 111 Die Höhe beträgt einige 10µm bis einige 100µm. In einem sprechenden Lötprozess wird nun auf die einzelnen Lotflächen 110 sowie die Lotkontaktflächen 31 eine geringe Lotmenge aufgebracht und die Baugruppe anschließend positioniert. Bei einem verflüssigen des Lotes sammelt sich diese entlang der einzelnen Lotflächen 110 und verteilt sich im Regelfall gleichmäßig auf den Lotflächen 110 und den Lotkontaktflächen 31. Durch die Unterteilung der Gehäuseunterseite 101 in ein virtuelles Raster und eine darauffolgende Anordnung der Bereiche 110 und 31 innerhalb der einzelnen Rasterfelder, die mit Lot benetzt werden, erfolgt eine gleichmäßigere Verteilung des Lotes über die Unterseite des Gehäuses hinweg. Insbesondere ist die auf den Lotflächen und den Lotkontaktflächen enthaltene Lotmenge im Wesentlichen gleich groß, sodass sich kein Ungleichgewicht einstellt und dies zu Verkippungen bzw. zu Kurzschlüssen zwischen den Lotkontaktflächen 31 führt.
Im Ausführungsbeispiel der 3 sind die Lotflächen 110 durch Erhebungen gebildet, wodurch das Lot an deren jeweiligen Kanten eine natürliche Barriere und Grenze erfährt. Insofern bilden die Ränder der Lotflächen 110 nicht benetzbare Bereiche, welche die benetzbaren Bereiche der Lotflächen 110, d. h. deren jeweilige innere Oberfläche umgeben. Entsprechend umgeben nicht benetzbare Bereiche 4 beispielsweise aus Glas die Lotkontaktflächen 31.
In einer weiteren Ausgestaltungsform kann ergänzend zwischen den einzelnen Lotflächen 110 bzw. auch den benachbarten nicht benetzbaren Bereichen 4 ein zusätzlicher Lötstopplack vorgesehen sein. Eine derartige Ausgestaltung ist in 4 dargestellt. Bei dieser ist zusätzlich in den Zwischenräumen der einzelnen Lotflächen 110 ein zusätzlicher Stopplack 120 aufgeschleudert und schließt bündig mit der Oberfläche der Flächen 110 und den Lotkontaktflächen 31 ab. In einem entsprechenden Lötprozess verhinderte der Lötstopplack 120, dass sich Lotmaterial zwischen den einzelnen Lotflächen 110 ansammelt. Das aufgebrachte Lotmaterial verteilt sich vielmehr im Wesentlichen gleichmäßig über die einzelnen Lotflächen 110 und die Lotkontaktflächen 31 und führt so zu einer planparallelen Ausrichtung der Baugruppe bei gleichzeitig guter thermischer und elektrischer Kontaktierung.
5 zeigt eine weitere Ausgestaltungsform, bei der die nicht benetzbaren Bereiche um die einzelnen Lotflächen 110 auf eine gegenüber den vorangegangenen Ausführungsbeispielen unterschiedliche Weise gebildet sind. In dieser Ausgestaltungsform sind die einzelnen Lotflächen 110 planar mit der gesamten Gehäuseunterseite 101. Zudem kann die Oberfläche der Gehäuseunterseite 101 sowie die Oberfläche der Lotflächen 110 aus dem gleichen Material gebildet sein.
Zur Erzeugung und Herstellung der einzelnen Lotflächen 110 wird nun ein Bereich zwischen der Gehäuseunterseite und den Lotflächen 110 leicht abgetragen, sodass sich die in der 5 dargestellten Randbereiche 130 ergeben. Die Lotflächen 110 werden somit durch die Randbereiche definiert, bei der das lötbare Material entfernt ist. Im vorliegenden Ausführungsbeispiel kann die Gehäuseunterseite 101 mit einer dünnen Goldbeschichtung versehen sein. Die die Lotflächen 110 umgebenden Randbereiche 130 sind indes frei von einer Goldbeschichtung und das darunterliegende Material, insbesondere eine nicht benetzbares Material liegt frei. Dadurch ergibt sich eine natürliche Lötstoppschicht durch die die Lotflächen 110 umgebenden Bereiche 130, sodass einem späteren Lotprozess das Lotmaterial nicht über diese Begrenzung hinausreicht und die restliche Gehäuseunterseite benetzt. Dabei können die umliegenden freiliegenden Bereiche 130 auch deutlich breiter ausgestaltet sein, sodass die nicht benetzbaren umgebenden Bereiche ausreichend breit sind.
In einem alternativen Aspekt wird während der Herstellung des erfindungsgemäßen Gehäuses die Gehäuseunterseite 101 mit einer Fotomaske abgedeckt, strukturiert und die entsprechenden Lotflächen 110 mit Gold oder einem anderen von Lot benetzbaren Material beschichtet. Anschließend werden nach einem Entfernen der Fotomaske die umgebenden Bereiche 130 mittels eines Laserschreibverfahrens oder anderer Verfahren erzeugt. In einem derartigen Ausführungsbeispiel würden die Lotflächen 110 somit geringe Erhebungen, basierend auf dem Abscheideprozess der Gehäuseunterseite 101 bilden. Die umgebenden Bereiche stellen die Ränder dieser Flächen 110 dar.
In den bisherigen Ausführungsbeispielen ist durch die Verteilung der Lotflächen und der Lotkontaktflächen aufgrund der Unterteilung des Rasters eine gewisse Symmetrie gegeben. Bei einem entsprechenden Lötprozess werden durch die Unterteilung der gesamten Gehäuseunterseite in verschiedene einzelne zu lötende Bereiche eine Verkippung oder anderweitige Beeinflussung vermieden. Dabei ist es jedoch auch möglich, die einzelnen Lotkontaktflächen nicht in einer Linie, sondern je nach Bedarf und Ausgestaltungsform an verschiedenen Positionen anzuordnen.
6 zeigt ein entsprechendes Beispiel, in der die Gehäuseunterseite 101 in ein Raster aus mehreren Zeilen und Spalten unterteilt ist. In jedem Rasterfeld ist nun entweder eine Lotfläche 110 oder eine Lotkontaktflächen 31 mit einem umgebenden nicht benetzbaren Bereich 4 vorgesehen. Dabei kann die Anordnung der Lotkontaktflächen 31 symmetrisch oder wie in 6 dargestellt auch asymmetrisch sein. Dennoch ist durch die Unterteilung der Gehäuseunterseite in ein virtuelles Rastermaß eine gewisse Symmetrie und insbesondere eine gleichmäßigere Verteilung des Lotes über die gesamte Fläche der Gehäuseunterseite gegeben.
7 zeigt eine weitere Ausgestaltungsform einer elektronischen Baugruppe, bei der die Lotkontaktflächen 31 sowie die Lotflächen 110a in der gleichen Form und Größe ausgestaltet sind. Dabei bildet die Gehäuseunterseite ein virtuelles Raster aus einer 2 × 2 Matrix, die jedoch eine unterschiedliche Länge und Breite aufweist, d.h. rechtecksförmig ist. In jedem Rasterfeld ist entweder eine Lotfläche 110a oder eine Lotkontaktflächen 31 angeordnet. Da beide Flächen die gleiche Form und Größe aufweisen, können die Position im Raster beliebig gewählt werden und sind somit von dem innerhalb des Gehäuses befindlichen Bauelement abhängig. Die Lotflächen 110a sowie die Lotkontaktflächen 31 sind dabei jeweils von einem nicht benetzbaren Rand 130 umgeben. Beim Lötprozess bleibt das Lotmaterial innerhalb der umgewandelten Bereiche und verteilt sich dort gleichmäßig über die Gehäuseunterseite des Bauteils.
8 zeigt eine weitere Ausführungsform, bei der die Gehäuseunterseite einer Baugruppe in ein virtuelles Raster von 5 × 3 Rasterfeldern R_F, R_F2 unterteilt ist. In diesem Ausführungsbeispiel sind jedoch nicht alle Rasterfelder mit entsprechenden Lötflächen bzw. Kontaktflächen besetzt, sondern es bleiben verschiedene Bereiche R_F2 frei. Diese sind so gewählt, dass die von den Lotflächen 110 und Lotkontaktflächen 31 besetzten Rasterfelder möglichst symmetrisch hinsichtlich der gesamten Gehäuseunterseite verteilt sind, sodass durch diese Anordnung ein Verkippen oder Aufschwimmen der Baugruppe während des Lötprozesses vermieden wird. Im Einzelnen sind die zentral angeordneten Rasterfelder R_F2 sowie die mittig angeordneten Rasterfelder R_F2 bis auf die beiden äußeren Enden frei. In den anderen virtuellen Rasterfeldern sind Lotflächen 110 sowie Lotkontaktflächen 31 vorgesehen. Die Lotflächen 110 sowie Lotkontaktflächen sind durch leichte Erhebungen ausgeführt, die mittels eines galvanischen Abscheideprozesses auf der ansonsten isolierten Gehäuseunterseite 101 aufgebracht sind. Wie in den vorangegangenen Ausführungsbeispielen ist es auch hier möglich. Je nach Anwendung und insbesondere Anforderung des innerhalb des Gehäuses befindlichen Bauelements eine andere Ausgestaltung der Lotkontaktflächen und eine andere Positionierung derselben vorzusehen. Durch die symmetrische Ausgestaltung der Lotflächen und der Lotkontaktflächen sowie ihrer möglichst gleichmäßigen Anordnung anhand eines vorgegebenen Raster wird dennoch eine annähernd symmetrische Verteilung des Lotmaterials auf der Gehäuseunterseite erreicht.
9 zeigt einige Verfahrensschritte für eine Herstellung einer optoelektronischen Baugruppe. Dabei wird in Schritt S1 ein Gehäuse mit einer flächigen Gehäuseunterseite bereitgestellt. Die Gehäuseunterseite kann bereits wenigstens zwei Lotkontaktflächen aufweisen, die auf der Gehäuseunterseite angeordnet und von einem nicht-benetzbaren Bereich umgeben sind. Der nicht-benetzbare Bereich umfasst in dieser Ausführung Glas.
Zur gleichmäßigen Verteilung nach dem vorgeschlagenen Prinzip wird in Schritt S2 die Gehäuseunterseite in ein Raster aus einer Vielzahl von virtuellen Rasterfeldern bzw. Teilbereichen, insbesondere gleich große Rasterfeldern bzw. Teilbereichen unterteilt. Die Unterteilung erfolgt dabei derart, dass bereits bestehende Lotkontaktflächen mit dem umgebenden nicht-benetzbaren Bereich in ersten Rasterfeldern liegen.
Anschließend werden in Schritt S3 Lotflächen in zweiten Rasterfeldern erzeugt und diese in Schritt S4 von einem nicht benetzbaren Bereich umgeben. Diese Ausgestaltung erfolgt derart, dass die erzeugte Lotfläche und der die Lotfläche umgebende nicht benetzbare Bereich innerhalb des jeweiligen Rasterfeldes liegen. Auf diese Weise werden Rasterfelder mit Lotflächen und Lotkontaktflächen belegt, so dass sich im Wesentlichen gleichförmig verteilte zu lötende Bereiche auf der Gehäuseunterseite ergeben.
Bezugszeichenliste

1: Baugruppe
2: Gehäuseoberteil
3: Kontaktstift
4: nicht-benetzbarer Bereich, Glas
5: elektronisches Bauelement
6: Bonddraht
7: Auskoppeloptik
31: Lotkontaktfläche
100: Gehäuseunterteil
101: Gehäuseunterseite
102: Lotfläche
110: Lotfläche
110a: Lotfläche
111: Zwischenräume
120: Lotstopplack
130: Randbereiche

Claims

Optoelektronische Baugruppe, umfassend: - ein optoelektronisches Bauelement (5) mit zwei oder mehreren Anschlusskontakten zur Zuführung von Versorgungs- und/oder Steuersignalen - ein Gehäuseunterteil (100) mit einer flächigen strukturierten Gehäuseunterseite (101), die aufweist: - zwei oder mehrere Lotkontaktflächen (31), die jeweils von einem nicht-benetzbaren Bereich (4) umgeben sind, wobei die Lotkontaktflächen (31) durch das Gehäuseunterteil (100) geführt sind und mit den zwei oder mehreren Anschlusskontakten verbunden sind; - zwei oder mehr Lotflächen (110), die jeweils von einem nicht-benetzbaren Bereich (120, 130) umschlossen sind; wobei die zwei oder mehrere Lotkontaktflächen (31) und die Lotflächen (110) im Wesentlichen gleichmäßig verteilt auf der Gehäuseunterseite angeordnet sind.
Optoelektronische Baugruppe nach Anspruch 1, bei der die zwei oder mehrere Lotkontaktflächen und/oder die zwei oder mehreren Lotflächen jeweils die gleiche Größe umfassen.
Optoelektronische Baugruppe nach einem der Ansprüche 1 bis 2; bei der die zwei oder mehreren Lotkontaktflächen (31) die gleiche Form aufweisen, und die zwei oder mehrere Lotflächen (100) eine bezüglich der Lotkontaktflächen unterschiedliche Form aufweisen.
Optoelektronische Baugruppe nach Anspruch 3, bei der die Lotkontaktflächen rund und die Lotflächen quadratisch sind;
Optoelektronisches Baugruppe nach einem der vorhergehenden Ansprüche, bei der die Gehäuseunterseite eine metallische Schicht als Wärmesenke, insbesondere einen metallischen Block umfasst, auf der die zwei oder mehreren Lotflächen strukturiert sind.
Optoelektronische Baugruppe nach einem der vorhergehenden Ansprüche, bei der die nicht-benetzbaren Bereichen (120) durch einen Lötstopplack gebildet sind.
Optoelektronische Baugruppe nach einem der vorhergehenden Ansprüche, bei der die die Lotkontaktflächen umgebenden nicht-benetzbaren Bereiche durch Glas (4) gebildet ist.
Optoelektronische Baugruppe nach einem der vorhergehenden Ansprüche, bei der die Lotflächen umgebenden nicht-benetzbaren Bereiche (130) durch eine ein lotabweisendes Metall gebildet ist.
Optoelektronische Baugruppe nach einem der vorhergehenden Ansprüche, bei der die Lotflächen einen Teil der Gehäuseunterseite bilden, und eine durch Lot benetzbare Metallschicht, insbesondere aus Gold umfassen, wobei in dem die Lotflächen umgebenden nicht-benetzbaren Bereichen die Goldschicht entfernt ist.
Optoelektronische Baugruppe nach einem der Ansprüche 1 bis 8, bei der die Lotflächen jeweils flächige Erhebungen (110) über die Gehäuseunterseite bilden, und die die Lotflächen umgebenden nicht-benetzbaren Bereichen durch den Rand der flächigen Erhebung gebildet sind, wobei optional an dem Rand die durch Lot benetzbare Metallschicht, insbesondere aus Gold entfernt ist.
Optoelektronische Baugruppe nach einem der Anspruch 10, wobei die flächigen Erhebungen im Bereich von 50 µm bis 500µm, insbesondere im Bereich von 100 µm bis 300µm liegen.
Optoelektronische Baugruppe nach einem der vorhergehenden Ansprüche, bei der die Gehäuseunterseite in ein virtuelles Raster (R) von Zeilen (Rz) und Spalten (Rx) unterteilbar ist, wobei in einem durch die Unterteilung definiertem virtuellen Rasterfeld (R_F), insbesondere in jedem definierten virtuellen Rasterfeld eine Lotkontaktfläche oder eine Lotfläche angeordnet ist.
Optoelektronische Baugruppe nach Anspruch 12, bei der die virtuellen Rasterfelder gleich groß sind.
Optoelektronische Baugruppe nach einem der Ansprüche 12 oder 13, bei der eine Fläche des virtuellen Rasterfeldes im Bereich von 100% bis 175% der Fläche, insbesondere von 100% bis 140% der Fläche der in dem virtuellen Rasterfeld angeordneten Lotfläche sowie des umgebenden nicht-benetzbaren Bereichs bzw. der Lotkontaktfläche sowie des umgebenden nicht-benetzbaren Bereichs liegt.
Verfahren zur Herstellung einer optoelektronischen Baugruppe, umfassend: - Bereitstellen eines Gehäuses mit einer flächigen Gehäuseunterseite und wenigstens zwei Lotkontaktflächen, die auf der Gehäuseunterseite angeordnet und von einem nicht-benetzbaren Bereich umgeben sind; - Unterteilen der Gehäuseunterseite in eine Vielzahl von ersten und zweiten, insbesondere gleich große Teilbereichen, wobei jeweils eine Lotkontaktfläche mit dem umgebenden nicht-benetzbaren Bereich in einem ersten der Vielzahl von Teilbereichen liegt; - Erzeugen von Lotflächen in zweiten der Vielzahl von Teilbereichen; - Erzeugen eines die jeweiligen Lotflächen umgebenden nicht benetzbaren Bereichs, so dass jeweils eine Lotfläche und der die Lotfläche umgebende nicht benetzbare Bereich innerhalb des jeweiligen zweiten Teilbereichs liegt, wobei die ersten und zweiten Teilbereiche auf der Gehäuseunterseite im Wesentlichen gleichförmig verteilt sind.
Verfahren nach Anspruch 15, wobei die Lotflächen und die Lotkontaktflächen im Wesentlichen jeweils gleich groß sind, und keine benetzbare Fläche einer Lotfläche oder Lotkontaktfläche 40% einer gesamten Fläche der Gehäuseunterseite überschreitet, insbesondere die Fläche einer Lotfläche oder Lotkontaktfläche im Bereich von 7,5 % bis 15 % der gesamten Fläche der Gehäuseunterseite liegt.
Verfahren nach einem der Ansprüche 15 bis 16, bei dem der Schritt des Erzeugens von Lotflächen in zweiten der Vielzahl von Teilbereichen einen der folgenden Schritte umfasst: - Stanzen der Lotflächen; - Prägen der Lotflächen; - Fräsen der Lotflächen; und - Strukturieren einer Maske und anschließendes galvanisches Abscheiden der Lotflächen;
Verfahren nach einem der Ansprüche 15 bis 17, bei der die nicht-benetzbaren Bereiche um die Lotflächen und/oder die Lotkontaktflächen gebildet sind durch einen der Schritte: - Ausbilden eines Lotstopplackes um die Lotflächen und/oder Lotkontaktflächen herum; - Ausbilden einer Glasschicht um die Lotkontaktflächen herum; - Entfernen der benetzbaren metallischen Oberfläche im Randbereich um die Lotflächen und/oder Lotkontaktflächen, so dass eine darunterliegende nicht-benetzbare Schicht des Gehäuseunterteils freigelegt wird.
Verfahren nach einem der Ansprüche 15 bis 18, weiter umfassend die Schritte: - Verlöten der Baugruppe mit einem PCB; - Aufbringen eines viskosen Underfillmaterials um die Baugruppe, so dass dieses durch Kapillarkräfte in Zwischenräume zwischen der Baugruppe und dem PCB hineinfließt.