WO2017128463A1 - 一种数模转换模块、数据驱动电路及液晶显示器 - Google Patents

一种数模转换模块、数据驱动电路及液晶显示器 Download PDF

Info

Publication number
WO2017128463A1
WO2017128463A1 PCT/CN2016/074521 CN2016074521W WO2017128463A1 WO 2017128463 A1 WO2017128463 A1 WO 2017128463A1 CN 2016074521 W CN2016074521 W CN 2016074521W WO 2017128463 A1 WO2017128463 A1 WO 2017128463A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching
circuit
switch
unit
switching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2016/074521
Other languages
English (en)
French (fr)
Inventor
郭东胜
王明良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US15/032,571 priority Critical patent/US9978331B2/en
Publication of WO2017128463A1 publication Critical patent/WO2017128463A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Definitions

  • the present invention relates to the field of display technologies, and in particular, to a digital-to-analog conversion module, a data driving circuit, and a liquid crystal display.
  • a flat panel display currently widely used on the market is a liquid crystal display (LCD).
  • the liquid crystal display includes a liquid crystal panel and a digital driving circuit, and the digital driving circuit outputs an analog voltage to drive the liquid crystal panel for display.
  • the digital driving circuit comprises a digital-to-analog conversion module, and the digital-to-analog conversion module realizes the function of converting the input digital signal into an analog voltage.
  • the digital analog converter (DAC) module of the liquid crystal display is composed of a plurality of voltage dividing resistors, a plurality of gate circuits and a plurality of switching tubes.
  • the figure 1 is a circuit diagram of a module 3bit DAC channels. As shown, each channel 23-1 comprises two voltage dividing resistors and two three switching circuits 1, each comprising a switching circuit 3 and the switch 0-3
  • a non-gate circuit has a total of 2 3 * 3 switching tubes. Each time a set of digital signals is input and only one switching circuit is turned on, the output analog voltage is the divided voltage of the turned-on switching circuit.
  • the digital driving data is at least 8 bit digital signal
  • the embodiment of the invention provides a digital-to-analog conversion module, a data driving circuit and a liquid crystal display, which can reduce the number of switching tubes in the DAC module, thereby saving circuit cost and board area.
  • a first aspect of the embodiments of the present invention provides a DAC module, which may include 2 N-1 sub-circuits and 2 N-1 -1 first voltage dividing resistors for connecting the 2 N-1 sub-circuits, each The subcircuit includes a second voltage dividing resistor, a first switching circuit, and a second switching circuit, wherein:
  • the first switching circuit and the second switching circuit are respectively connected to two ends of the second voltage dividing resistor, and the second voltage dividing resistor is used for the first switching circuit or the second switching circuit
  • One end of the connection is an input end, and the other end is an output end;
  • the first switching circuit includes N first switching units connected in series, and the second switching circuit includes a second switching unit and at least one first switching unit connected in series;
  • the control end of the second switch unit is connected to the connection node of the N-1th and Nth first switch units of the first switch circuit according to a preset sequence; the output end of the second switch unit is connected Said at least one first switching unit;
  • the preset order is the order from the input end to the output end, N ⁇ 3 and N is an integer.
  • the second switch circuit includes a second switch unit and two first switch units, wherein:
  • the input end of the second switch unit is grounded, and the output end of the second switch unit is connected to the control end of one of the two first switch units;
  • An input end of the one first switch unit is connected to one end of the second voltage dividing resistor, and an output end of the one first switch unit is connected to an input end of the other one of the two first switch units ;
  • the output of the other first switching unit is the output of the second switching circuit.
  • the second switch circuit includes a second switch unit and a first switch unit, wherein:
  • An input end of the second switch unit is connected to one end of the second voltage dividing resistor, and an output end of the second switch unit is connected to an input end of the first switch unit, and an output of the first switch unit The end is the output of the second switching circuit.
  • the Nth first switch of the first switching circuit when the first N-1 first switching units of the first switching circuit are turned on, the Nth first switch of the first switching circuit One and only one of the unit and the second switching circuit are turned on.
  • the M first switching units include a series connection
  • the non-gate circuit and the first switch tube, the N-M first switch units comprise a first switch tube, wherein M is an integer and 0 ⁇ M ⁇ N;
  • the arrangement of the NOT circuits of each of the first switching circuits in the DAC module is different.
  • the second switching unit includes a second switching tube.
  • control ends of the first N-1 first switching units of the first switch circuit are respectively used to access the first N-1 bits of the N-bit digital drive data according to the preset sequence. Data; a control end of the Nth first switching unit of the first switching circuit and a control end of a last first switching unit of the second switching circuit for accessing the Nth of the N-bit digital driving data Bit data.
  • the first switch transistor is a P-channel MOS transistor
  • the second switch transistor is an N-channel MOS transistor
  • a second aspect of the embodiments of the present invention provides a data driving circuit, which may include a data logic control module, at least one digital-to-analog conversion DAC module according to the first aspect or any one of the first aspect, and power Amplification module.
  • a third aspect of the embodiments of the present invention provides a liquid crystal display, which may include the data driving circuit and the liquid crystal panel according to the second aspect.
  • the DAC module includes 2 N-1 sub-circuits and 2 N-1 -1 first voltage dividing resistors for connecting the 2 N-1 sub-circuits, and each of the sub-circuits includes a second a voltage dividing resistor, a first switching circuit and a second switching circuit, the first switching circuit comprising N first switching units connected in series, the second switching circuit comprising a second switching unit and at least one first switching unit connected in series, The first switching unit in the first switching circuit controls the switching of the second switching unit in the second switching circuit, thereby reducing the number of switching tubes in the DAC module, thereby saving circuit cost and board area.
  • FIG. 1 is a circuit diagram of a prior art 3-bit DAC module
  • FIG. 2 is a schematic structural diagram of a DAC module according to an embodiment of the present invention.
  • FIG. 3 is a circuit diagram of a DAC module according to an embodiment of the present invention.
  • FIG. 4 is a circuit diagram of a DAC module according to another embodiment of the present invention.
  • FIG. 5 is a schematic structural diagram of a data driving circuit according to an embodiment of the present invention.
  • FIG. 6 is a schematic structural diagram of a liquid crystal display according to an embodiment of the present invention.
  • the embodiment of the invention provides a digital-to-analog conversion module, a data driving circuit and a liquid crystal display, which can reduce the number of switching tubes in the DAC module, thereby saving circuit cost and board area.
  • the DAC module may include 2 N-1 sub-circuits 20 and 2 N-1 -1 first voltage dividing resistors 21 for connecting the 2 N-1 sub-circuits, each of which is
  • the subcircuit includes a second voltage dividing resistor 201, a first switching circuit 202, and a second switching circuit 203, wherein:
  • the first switch circuit 202 and the second switch circuit 203 are respectively connected to two ends of the second voltage dividing resistor 201, and the first switch circuit 202 or the second switch circuit 203 is One end of the second voltage dividing resistor 201 is connected as an input end, and the other end is an output end;
  • the first switching circuit 202 includes N first switching units K1 connected in series, and the second switching circuit includes a second switch connected in series a unit K2 and at least one first switching unit K1; in a predetermined order, the control end of the second switching unit K2 is connected to the N-1th and Nth first switching units K1 of the first switching circuit 202 Connecting the node;
  • the output of the second switching unit 203 is connected to the at least one first switching unit K1; wherein the predetermined order is from the input to the output, N ⁇ 3 and N is an integer.
  • the resistance values of the first voltage dividing resistor and the second voltage dividing resistor may be the same.
  • 2 N-1 first voltage dividing resistors and 2 N-1 -1 second voltage dividing resistors can form a resistor string consisting of 2 N -1 resistors, and the two ends of the resistor string are respectively connected to the high voltage VH And the low voltage VL.
  • the DAC module can convert N-bit digital drive data into an analog voltage.
  • N can be greater than or equal to 8.
  • the control ends of the first N-1 first switch units of each first switch circuit respectively access the first N-1 bit data of the N-bit digital drive data; the Nth first switch of each of the first switch circuits
  • the control terminal of the unit and the control terminal of the first switching unit of each second switching circuit access the Nth bit data of the N-bit digital driving data.
  • the on/off of the first switch unit in the first switch circuit can be controlled by the accessed data. For example, when the data accessed by a first switch unit is 1, the first switch unit is turned off, and is connected. When the entered data is 0, the first switching unit is turned on.
  • the on/off of the second switch circuit is determined by the data accessed by the first switch circuit and the second switch circuit. For example, when the first N-1 first switching units of the first switching circuit are both turned on, the level of the output of the N-1th first switching unit of the first switch causes the second switching unit of the second switching circuit to conduct If the data of the last one of the second switch circuits is connected to turn on the last first switch unit, the entire second switch circuit is turned on.
  • each time and only one circuit is turned on by setting 0 in the first switching circuit to
  • the N NOT gate circuits or 0 to 1 NOT gate circuits are provided in the second switch circuit, and the arrangement of the NOT gate circuits in different first switch circuits is different.
  • the first switch circuit and the second switch circuit cannot be simultaneously turned on, so if the last switch unit of the first switch circuit includes a NOT circuit, the last one of the second switch circuit A switch unit does not include a NOT circuit, and if the last switch unit of the first switch circuit does not include a NOT circuit, the last first switch unit of the second switch circuit includes a NOT circuit.
  • each switch unit may include a switch tube, and each of the first switch circuits includes N switch tubes, and each of the second switch circuits includes at least two switch tubes, and the DAC module may be at least Including (N+2)*2 N-1 switching tubes, when N ⁇ 3, the number of switching tubes included in the DAC module is smaller than the number of switching tubes of the prior art DAC module.
  • the DAC module includes 2 N-1 sub-circuits and 2 N-1 -1 first voltage dividing resistors for connecting the 2 N-1 sub-circuits, and each of the sub-circuits includes a second a voltage dividing resistor, a first switching circuit and a second switching circuit, the first switching circuit comprising N first switching units connected in series, the second switching circuit comprising a second switching unit and at least one first switching unit connected in series, The first switching unit in the first switching circuit controls the switching of the second switching unit in the second switching circuit, thereby reducing the number of switching tubes in the DAC module, thereby saving circuit cost and board area.
  • the DAC module may include 2 N-1 sub-circuits 30 and 2 N-1 -1 first voltage dividing resistors 31 for connecting the 2 N-1 sub-circuits, each of which The circuit includes a second voltage dividing resistor 301, a first switching circuit 302, and a second switching circuit 303, wherein:
  • the first switch circuit 302 and the second switch circuit 303 are respectively connected to two ends of the second voltage dividing resistor 301, for the first switch circuit 302 or the second switch circuit 303, and the One end of the second voltage dividing resistor 301 is connected as an input end, and the other end is an output end;
  • the first switch circuit 302 includes N first switch units K1 connected in series, and the second switch circuit includes a second switch connected in series a unit K2 and two first switching units K1; in a predetermined order, the control end of the second switching unit K2 is connected to the N-1th and Nth first switching units K1 of the first switching circuit 302 Connecting the node;
  • the two first switching units K1 are connected in series between the output end of the second switching unit K2 and the output end of the second switching circuit 303, wherein the second switching unit K2 is connected
  • the input end of the first switching unit K1 is connected to one end of the second voltage dividing resistor 301.
  • the DAC module can convert N-bit digital drive data into an analog voltage.
  • N can be greater than or equal to 8.
  • the control ends of the first N-1 first switch units of each first switch circuit respectively access the first N-1 bit data of the N-bit digital drive data; the Nth first switch of each of the first switch circuits
  • the control terminal of the unit and the control terminal of the first switching unit of each second switching circuit access the Nth bit data of the N-bit digital driving data.
  • the on/off of the first switch unit in the first switch circuit can be controlled by the accessed data. For example, when the data accessed by a first switch unit is 1, the first switch unit is turned off, and is connected. When the entered data is 0, the first switching unit is turned on.
  • the on/off of the second switch circuit is determined by the data accessed by the first switch circuit and the second switch circuit. For example, when the first N-1 first switching units of the first switching circuit are both turned on, the level of the output of the N-1th first switching unit of the first switch causes the second switching unit of the second switching circuit to conduct If the data of the last one of the second switch circuits is connected to turn on the last first switch unit, the entire second switch circuit is turned on.
  • the M first switch units K1 may include a series non-gate circuit and a first switch tube, and another NM A switching unit K1 may include a first switching transistor, where M is an integer and 0 ⁇ M ⁇ N.
  • the at least one first switching unit 301 of the second switching circuit 303 may include 0 or 1 NOT gate circuit, and the second switching unit K2 may include a second switching transistor.
  • the first switch circuit 302 and the second switch circuit 303 cannot be simultaneously turned on. Therefore, if the last switch unit K1 of the first switch circuit 302 includes a NOT circuit, the second switch The last first switching unit K1 of the circuit 302 does not include a NOT circuit, and if the last first switching unit K1 of the first switching circuit 302 does not include a NOT circuit, the last first switching unit of the second switching circuit 303 K1 includes a NOT circuit.
  • the first switching transistor can be a P-channel MOS transistor
  • the second switching transistor can be an N-channel MOS transistor.
  • the specific connection manner of each sub-circuit may be: the gate of the second switch tube is connected to the drain (or source) of the N-1th first switch tube in the first switch circuit 302, and the Nth first switch tube Source (or drain), the source (or drain) of the second switch is grounded, and the drain (or source) of the second switch is connected to the first switch of the second switch circuit 303 The gate.
  • the source (or drain) of the first switching transistor is grounded, and the drain (or source) is connected to the source (or drain) of the second first switching transistor.
  • the gate of the second first switch is connected to the Nth data of the N-bit digital drive data, and the drain (or source) is the output of the second switch unit.
  • the N-1th first switch of the first switching circuit when the first N-1 bit data of the N-bit digital driving data makes the first N-1 first switching tubes of the first switching circuit be turned on, the N-1th first switch of the first switching circuit The drain (or source) of the tube outputs a high level to turn on the second switch, and the first switch in the second switch circuit is made due to the ground (or source) of the second switch being grounded The gate of the tube is placed low, so the first first switch is also turned on.
  • one of the last one of the first switching circuit and the last one of the second switching circuit includes one and only one of the non-gate circuits, so the N-th bit data of the N-bit digital driving data
  • the last one of the first switching circuit and the last one of the second switching circuits may be selectively turned on to output a corresponding analog voltage.
  • each switch unit may include a switch tube, and each of the first switch circuits includes N switch tubes, and each of the second switch circuits includes three switch tubes, and the DAC module only needs (N +3)*2 N-1 switches.
  • N the number of switches included in the DAC module is smaller than the number of switches in the DAC module in the prior art.
  • the resistance values of the first voltage dividing resistor 31 and the second voltage dividing resistor 301 may be the same.
  • 2 N-1 first voltage dividing resistors and 2 N-1 -1 second voltage dividing resistors can form a resistor string composed of 2 N -1 resistors, and the two ends of the resistor string are respectively connected to the high voltage VH and low voltage VL.
  • the DAC module includes 2 N-1 sub-circuits and 2 N-1 -1 first voltage dividing resistors for connecting the 2 N-1 sub-circuits, and each of the sub-circuits includes a second a voltage dividing resistor, a first switching circuit and a second switching circuit, the first switching circuit comprising N first switching units connected in series, the second switching circuit comprising a second switching unit and two first switching units connected in series, Controlling the on and off of the second switching unit and the first first switching unit in the second switching circuit by the first N-1 first switching units in the first switching circuit, thereby reducing the number of switching tubes in the DAC module, and further Save circuit cost and board area.
  • the DAC module may include 2 N-1 sub-circuits 4040 and 2 N-1 -1 first voltage dividing resistors 41 for connecting the 2 N-1 sub-circuits, each of which The circuit includes a second voltage dividing resistor 401, a first switching circuit 402, and a second switching circuit 403, wherein:
  • the first switch circuit 402 and the second switch circuit 403 are respectively connected to two ends of the second voltage dividing resistor 401, for the first switch circuit 402 or the second switch circuit 403, and the One end of the second voltage dividing resistor 401 is connected as an input end, and the other end is an output end;
  • the first switch circuit 402 includes N first switch units K1 connected in series, and the second switch circuit includes a second switch connected in series a unit K2 and a first switching unit K1; in a predetermined order, the control end of the second switching unit K2 is connected to the connection of the N-1th and Nth first switching units K1 of the first switching circuit 402
  • the input end of the second switching unit K2 is connected to one end of the second voltage dividing resistor 401, and the output end of the second switching unit K2 is connected to the input end of the one first switching unit K1, the first one The output of the switching unit K1 is the output of the second switching circuit 303.
  • the DAC module can convert N-bit digital drive data into an analog voltage.
  • N can be greater than or equal to 8.
  • the control ends of the first N-1 first switch units of each first switch circuit respectively access the first N-1 bit data of the N-bit digital drive data; the Nth first switch of each of the first switch circuits
  • the control terminal of the unit and the control terminal of the first switching unit of each second switching circuit access the Nth bit data of the N-bit digital driving data.
  • the on/off of the first switch unit in the first switch circuit can be controlled by the accessed data. For example, when the data accessed by a first switch unit is 1, the first switch unit is turned off, and is connected. When the entered data is 0, the first switching unit is turned on.
  • the on/off of the second switch circuit is determined by the data accessed by the first switch circuit and the second switch circuit. For example, when the first N-1 first switching units of the first switching circuit are turned on, The level of the output of the N-1th first switching unit of a switch turns on the second switching unit of the second switching circuit, and if the data of the first switching unit of the second switching circuit is turned on, The entire second switching circuit is turned on.
  • the M first switch units K1 may include a series non-gate circuit and a first switch tube, and another NM
  • a switching unit K1 may include a first switching transistor, where M is an integer and 0 ⁇ M ⁇ N.
  • a first switching unit 401 of the second switching circuit 403 may include 0 or 1 NOT gate circuit, and the second switching unit K2 may include a second switching transistor.
  • the first switch circuit 402 and the second switch circuit 403 cannot be simultaneously turned on. Therefore, if the last switch unit K1 of the first switch circuit 402 includes a NOT circuit, the second switch The first switching unit K1 of the circuit 402 does not include a NOT circuit. Otherwise, if the last first switching unit K1 of the first switching circuit 402 does not include a NOT circuit, the first switching unit K1 of the second switching circuit 403 includes a NOT gate. Circuit.
  • the first switching transistor can be a P-channel MOS transistor
  • the second switching transistor can be an N-channel MOS transistor.
  • the specific connection manner of each sub-circuit may be: the gate of the second switch tube is connected to the drain (or source) of the N-1th first switch tube in the first switch circuit 402, and the Nth first switch tube a source (or a drain), a source (or a drain) of the second switch is connected to one end of the second voltage dividing resistor 401, and a drain (or source) of the second switch is connected to the second switch circuit 403
  • the source (or drain) of the first switch transistor, the gate of the first switch transistor of the second switch circuit 403 is connected to the Nth bit data of the N-bit digital drive data, and the drain (or source) is used as the drain The output of the second switching unit.
  • the N-1th first switch of the first switching circuit when the first N-1 bit data of the N-bit digital driving data makes the first N-1 first switching tubes of the first switching circuit be turned on, the N-1th first switch of the first switching circuit The drain (or source) of the tube outputs a high level to turn on the second switch. And one of the first one of the first switching circuit and the first one of the second switching circuit includes one and only one of the first switching units, so that the Nth bit of the N-bit digital driving data can make The last one of the first switching circuit and the first one of the second switching circuits are selectively turned on to output a corresponding analog voltage.
  • the drain (or source) of the second switching transistor is connected to one end of the second voltage dividing resistor 401, if the second When the first switching unit in the switching circuit is turned on, the analog voltage output by the second switching circuit is the voltage of one end of the second voltage dividing resistor 401.
  • each switch unit may include a switch tube, and each of the first switch circuits includes N switch tubes, and each of the second switch circuits includes two switch tubes, and the DAC module only needs (N +2)*2 N-1 switches.
  • N the number of switches included in the DAC module is smaller than the number of switches in the DAC module in the prior art.
  • the resistance values of the first voltage dividing resistor 41 and the second voltage dividing resistor 401 may be the same.
  • 2 N-1 first voltage dividing resistors and 2 N-1 -1 second voltage dividing resistors can form a resistor string composed of 2 N -1 resistors, and the two ends of the resistor string are respectively connected to the high voltage VH and low voltage VL.
  • the DAC module includes 2 N-1 sub-circuits and 2 N-1 -1 first voltage dividing resistors for connecting the 2 N-1 sub-circuits, and each of the sub-circuits includes a second a voltage dividing resistor, a first switching circuit and a second switching circuit, the first switching circuit comprising N first switching units connected in series, the second switching circuit comprising a second switching unit and a first switching unit connected in series
  • the first N-1 first switching units in the first switching circuit control the on and off of the second switching unit in the second switching circuit, which can reduce the number of switching tubes in the DAC module, thereby saving circuit cost and board area.
  • FIG. 5 is a schematic structural diagram of a data driving circuit according to an embodiment of the present invention.
  • the data driving circuit can include a data logic control module 501, at least one DAC module 502, and at least one power amplification module 503.
  • the data logic control module 501 can be configured to control the reception and storage of display data, which is N-bit digital drive data.
  • the DAC module 502 can be configured to output a corresponding analog voltage based on the received N-bit digital drive data.
  • the power amplification module 503 power-amplifies the analog voltage output by the DAC module 502 for driving the liquid crystal panel for display.
  • the data driving circuit includes a plurality of output channels, and each output channel needs to be configured with a DAC module, so the number of the at least one DAC module 502 can be consistent with the number of output channels of the data driving circuit. For example, if the data driving circuit is 960 channels, there are 960 DAC modules in the data driving circuit.
  • the implementation of the at least one DAC module 502 can be referred to the related description of the DAC module in the embodiment shown in FIG. 2 to FIG. 4 , and details are not described herein.
  • the data driving circuit can reduce the switch in the DAC module.
  • the number of tubes which in turn saves circuit cost and board area.
  • FIG. 6 is a schematic structural diagram of a liquid crystal display according to an embodiment of the present invention. As shown in FIG. 6, the liquid crystal display may include a data driving circuit 601 and a liquid crystal panel 602.
  • the data driving circuit 601 can be used to drive the liquid crystal panel 602 for display.
  • the data driving circuit 601 reference may be made to the related description of the data driving circuit in the embodiment shown in FIG. 5, and details are not described herein.
  • the data driving circuit can reduce the number of switching tubes in the DAC module, thereby saving circuit cost and board area.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Abstract

提供一种数模转换模块、数据驱动电路及液晶显示器。该数模转换模块可包括2 N-1个子电路（20）和用于连接2 N-1个子电路（20）的2 N-1-1个第一分压电阻（21），每个子电路（20）包括第二分压电阻（201）、第一开关电路（202）和第二开关电路（203），其中：第一开关电路（202）和第二开关电路（203）分别连接在第二分压电阻（201）的两端；第一开关电路（202）包括串联的N个第一开关单元（K1），第二开关电路（203）包括串联的一个第二开关单元（K2）和至少一个第一开关单元（K1）；按照预设顺序，第二开关单元（K2）的控制端连接第一开关电路（202）的第N-1个和第N个第一开关单元（K1）的连接节点；第二开关单元（K2）的输出端连接至少一个第一开关单元（K1）。该技术可减少DAC模块中开关管的数量，进而节约电路成本和占板面积。

Description

一种数模转换模块、数据驱动电路及液晶显示器
本发明要求2016年1月27日递交的发明名称为“一种数模转换模块、数据驱动电路及液晶显示器”的申请号201610057139.9的在先申请优先权，上述在先申请的内容以引入的方式并入本文本中。
技术领域
本发明涉及显示技术领域，尤其涉及一种数模转换模块、数据驱动电路及液晶显示器。
背景技术
目前市场上应用较多的一种平板显示器是液晶显示器(Liquid Crystal Display，LCD)，液晶显示器包括液晶面板和数字驱动电路，由数字驱动电路输出模拟电压来驱动液晶面板进行显示。其中数字驱动电路包括数模转换模块，由数模转换模块实现将输入的数字信号转换成模拟电压的功能。
在现有技术中，液晶显示器的数模转换((Digital Analog Converter，简称：DAC)模块由多个分压电阻、多个门电路和多个开关管组成。以3bit数字驱动数据为例，图1是3bit DAC模块中1条通道的电路图。如图1所示，每条通道包括23-1个分压电阻和23条开关电路，每条开关电路包括3个开关管和0至3个非门电路，共有23*3个开关管。每次输入一组数字信号有且只有1条开关电路导通，输出的模拟电压即为导通的开关电路的分压电压。然而实际使用中，液晶显示器的数字驱动数据至少为8bit的数字信号，则DAC模块的每条通道需要至少28*8＝2048个开关管，则常用的960通道的DAC模块中需要960*2048＝1966080个开关管。由此可见，现有技术中液晶显示器的DAC模块中开关管的数量非常庞大，不仅硬件成本较高，而且还占用较大的芯片面积。
发明内容
本发明实施例提供一种数模转换模块、数据驱动电路及液晶显示器，可减少DAC模块中开关管的数量，进而节约电路成本和占板面积。
本发明实施例第一方面提供了一种DAC模块，可包括2N-1个子电路和用于连接所述2N-1个子电路的2N-1-1个第一分压电阻，每个所述子电路包括第二分压电阻、第一开关电路和第二开关电路，其中：
所述第一开关电路和所述第二开关电路分别连接在所述第二分压电阻的两端，对于所述第一开关电路或所述第二开关电路，与所述第二分压电阻连接的一端为输入端，另一端为输出端；
所述第一开关电路包括串联的N个第一开关单元，所述第二开关电路包括串联的一个第二开关单元和至少一个第一开关单元；
按照预设顺序，所述第二开关单元的控制端连接所述第一开关电路的第N-1个和第N个第一开关单元的连接节点；所述第二开关单元的输出端连接所述至少一个第一开关单元；
其中所述预设顺序为从输入端到输出端的顺序，N≥3并且N为整数。
在一些可行的实施方式中，所述第二开关电路包括一个第二开关单元和两个第一开关单元，其中：
所述第二开关单元的输入端接地，所述第二开关单元的输出端连接所述两个第一开关单元中的一个第一开关单元的控制端；
所述一个第一开关单元的输入端连接所述第二分压电阻的一端，所述一个第一开关单元的输出端连接所述两个第一开关单元中另一个第一开关单元的输入端；
所述另一个第一开关单元的输出端为所述第二开关电路的输出端。
在一些可行的实施方式中，所述第二开关电路包括一个第二开关单元和一个第一开关单元，其中：
所述第二开关单元的输入端连接所述第二分压电阻的一端，所述第二开关单元的输出端连接所述一个第一开关单元的输入端，所述一个第一开关单元的输出端为所述第二开关电路的输出端。
在一些可行的实施方式中，按照所述预设顺序，当所述第一开关电路的前N-1个第一开关单元都导通时，所述第一开关电路的第N个第一开关单元和所述第二开关电路之中有且仅有一个导通。
在一些可行的实施方式中，
所述第一开关电路的N个第一开关单元中，M个第一开关单元包括串联 的非门电路和第一开关管，N-M个第一开关单元包括第一开关管，其中M为整数并且0≤M≤N；
所述DAC模块中各个所述第一开关电路的非门电路的排列各不相同。
在一些可行的实施方式中，所述第二开关单元包括第二开关管。
在一些可行的实施方式中，按照所述预设顺序，所述第一开关电路的前N-1个第一开关单元的控制端分别用于接入N位数字驱动数据的前N-1位数据；所述第一开关电路的第N个第一开关单元的控制端和所述第二开关电路的最后一个第一开关单元的控制端用于接入所述N位数字驱动数据的第N位数据。
在一些可行的实施方式中，所述第一开关管为P沟道MOS管，所述第二开关管为N沟道MOS管。
本发明实施例第二方面提供了一种数据驱动电路，可包括数据逻辑控制模块、至少一个如第一方面或第一方面的任一项可行的实施方式所述的数模转换DAC模块以及功率放大模块。
本发明实施例第三方面提供了一种液晶显示器，可包括如第二方面所述的数据驱动电路和液晶面板。
本发明实施例中，DAC模块包括2N-1个子电路和用于连接所述2N-1个子电路的2N-1-1个第一分压电阻，每个所述子电路包括第二分压电阻、第一开关电路和第二开关电路，第一开关电路包括串联的N个第一开关单元，所述第二开关电路包括串联的一个第二开关单元和至少一个第一开关单元，通过第一开关电路中的第一开关单元来控制第二开关电路中第二开关单元的通断，可减少DAC模块中开关管的数量，进而节约电路成本和占板面积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中3bitDAC模块的电路图；
图2是本发明的一个实施例提供的DAC模块的结构示意图；
图3是本发明的一个实施例提供的DAC模块的电路图；
图4是本发明的另一个实施例提供的DAC模块的电路图；
图5是本发明的一个实施例提供的数据驱动电路的结构示意图；
图6是本发明的一个实施例提供的液晶显示器的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种数模转换模块、数据驱动电路及液晶显示器，可减少DAC模块中开关管的数量，进而节约电路成本和占板面积。下面将结合附图对本发明的实施例进行详细说明。
参见图2，为本发明的一个实施例提供的DAC模块的结构示意图。如图2所示，所述DAC模块可包括2N-1个子电路20和用于连接所述2N-1个子电路的2N-1-1个第一分压电阻21，每个所述子电路包括第二分压电阻201、第一开关电路202和第二开关电路203，其中：
所述第一开关电路202和所述第二开关电路203分别连接在所述第二分压电阻201的两端，对于所述第一开关电路202或所述第二开关电路203，与所述第二分压电阻201连接的一端为输入端，另一端为输出端；所述第一开关电路202包括串联的N个第一开关单元K1，所述第二开关电路包括串联的一个第二开关单元K2和至少一个第一开关单元K1；按照预设顺序，所述第二开关单元K2的控制端连接所述第一开关电路202的第N-1个和第N个第一开关单元K1的连接节点；所述第二开关单元203的输出端连接所述至少一个第一开关单元K1；其中所述预设顺序为从输入端到输出端的顺序，N≥3并且N为整数。
具体实施中，第一分压电阻和第二分压电阻的阻值可以相同。2N-1个第一分压电阻和2N-1-1个第二分压电阻可形成一个由2N-1个电阻组成的电阻串，该电阻串的两端分别接入高位电压VH和低位电压VL。
具体实施中，该DAC模块可将N位数字驱动数据转换成模拟电压。优选 的，N可以大于或等于8。其中，每条第一开关电路的前N-1个第一开关单元的控制端分别接入N位数字驱动数据的前N-1位数据；每条第一开关电路的第N个第一开关单元的控制端以及每条第二开关电路的第一开关单元的控制端则接入所述N位数字驱动数据的第N位数据。具体地，第一开关电路中的第一开关单元的通断可由所接入的数据控制，例如，当一个第一开关单元接入的数据为1时，该第一开关单元关断，当接入的数据为0时，该第一开关单元导通。具体地，第二开关电路的通断由第一开关电路和第二开关电路所接入的数据共同决定。例如，当第一开关电路的前N-1个第一开关单元均导通时，第一开关的第N-1个第一开关单元输出的电平使第二开关电路的第二开关单元导通，若第二开关电路中最后一个第一开关单元接入的数据使该最后一个第一开关单元导通，则整条第二开关电路导通。
具体实施中，DAC模块的2N-1条第一开关电路和2N-1条第二开关电路中，每次有且仅有一条电路导通，可通过在第一开关电路中设置0至N个非门电路或者在第二开关电路中设置0至1个非门电路，并使不同第一开关电路中非门电路的排列各不相同来实现。具体地，对于每个子电路，第一开关电路和第二开关电路不能同时导通，因此若第一开关电路的最后一个第一开关单元中包括非门电路，则第二开关电路的最后一个第一开关单元不包括非门电路，反之若第一开关电路的最后一个第一开关单元不包括非门电路，则第二开关电路的最后一个第一开关单元包括非门电路。
作为一种可行的实施方式，每个开关单元中可包括一个开关管，则每条第一开关电路包括N个开关管，每条第二开关电路包括至少2个开关管，该DAC模块可至少包括(N+2)*2N-1个开关管，当N≥3时，该DAC模块所包含的开关管数量小于现有技术中DAC模块的开关管数量。
本发明实施例中，DAC模块包括2N-1个子电路和用于连接所述2N-1个子电路的2N-1-1个第一分压电阻，每个所述子电路包括第二分压电阻、第一开关电路和第二开关电路，第一开关电路包括串联的N个第一开关单元，所述第二开关电路包括串联的一个第二开关单元和至少一个第一开关单元，通过第一开关电路中的第一开关单元来控制第二开关电路中第二开关单元的通断，可减少DAC模块中开关管的数量，进而节约电路成本和占板面积。
参见图3，为本发明的一个实施例提供的DAC模块的电路图。如图3所 示，该DAC模块可包括2N-1个子电路30和用于连接所述2N-1个子电路的2N-1-1个第一分压电阻31，每个所述子电路包括第二分压电阻301、第一开关电路302和第二开关电路303，其中：
所述第一开关电路302和所述第二开关电路303分别连接在所述第二分压电阻301的两端，对于所述第一开关电路302或所述第二开关电路303，与所述第二分压电阻301连接的一端为输入端，另一端为输出端；所述第一开关电路302包括串联的N个第一开关单元K1，所述第二开关电路包括串联的一个第二开关单元K2和两个第一开关单元K1；按照预设顺序，所述第二开关单元K2的控制端连接所述第一开关电路302的第N-1个和第N个第一开关单元K1的连接节点；所述两个第一开关单元K1串接在所述第二开关单元K2的输出端和所述第二开关电路303的输出端之间，其中与所述第二开关单元K2连接的第一开关单元K1的输入端连接第二分压电阻301的一端。
具体实施中，该DAC模块可将N位数字驱动数据转换成模拟电压。优选的，N可以大于或等于8。其中，每条第一开关电路的前N-1个第一开关单元的控制端分别接入N位数字驱动数据的前N-1位数据；每条第一开关电路的第N个第一开关单元的控制端以及每条第二开关电路的第一开关单元的控制端则接入所述N位数字驱动数据的第N位数据。具体地，第一开关电路中的第一开关单元的通断可由所接入的数据控制，例如，当一个第一开关单元接入的数据为1时，该第一开关单元关断，当接入的数据为0时，该第一开关单元导通。具体地，第二开关电路的通断由第一开关电路和第二开关电路所接入的数据共同决定。例如，当第一开关电路的前N-1个第一开关单元均导通时，第一开关的第N-1个第一开关单元输出的电平使第二开关电路的第二开关单元导通，若第二开关电路中最后一个第一开关单元接入的数据使该最后一个第一开关单元导通，则整条第二开关电路导通。
在一些可行的实施方式中，所述第一开关电路301的N个第一开关单元K1中，有M个第一开关单元K1可包括串联的非门电路和第一开关管，另外N-M个第一开关单元K1可包括第一开关管，其中M为整数并且0≤M≤N。第二开关电路303的至少一个第一开关单元301可包括0或1个非门电路，第二开关单元K2可包括第二开关管。通过在第一开关电路中设置0至N个非门电路或者在第二开关电路中设置0至1个非门电路，并使不同第一开关电路中 非门电路的排列各不相同，可使得DAC模块的2N-1条第一开关电路和2N-1条第二开关电路中，每次有且仅有一条电路导通。
具体地，对于每个子电路30，第一开关电路302和第二开关电路303不能同时导通，因此若第一开关电路302的最后一个第一开关单元K1中包括非门电路，则第二开关电路302的最后一个第一开关单元K1不包括非门电路，反之若第一开关电路302的最后一个第一开关单元K1不包括非门电路，则第二开关电路303的最后一个第一开关单元K1包括非门电路。
在一些可行的实施方式中，第一开关管可以为P沟道MOS管，第二开关管可以为N沟道MOS管。则每个子电路的具体连接方式可以为：第二开关管的栅极连接第一开关电路302中第N-1个第一开关管的漏极(或源极)以及第N个第一开关管的源极(或漏极)，第二开关管的源极(或漏极)接地，第二开关管的漏极(或源极)连接第二开关电路303中的第一个第一开关管的栅极。该第一个第一开关管的源极(或漏极)接地，漏极(或源极)连接第二个第一开关管的源极(或漏极)。该第二个第一开关管的栅极接入N位数字驱动数据的第N位数据，漏极(或源极)则作为第二开关单元的输出端。具体实施中，当N位数字驱动数据的前N-1位数据使第一开关电路的前N-1个第一开关管均导通时，第一开关电路的第N-1个第一开关管的漏极(或源极)输出高电平，使第二开关管导通，由于第二开关管的漏极(或源极)接地，使第二开关电路中的第一个第一开关管的栅极置于低电平，因此该第一个第一开关管也导通。而第一开关电路中的最后一个第一开关单元和第二开关电路中的最后一个第一开关单元中，有且仅有一个包括非门电路，因此上述N位数字驱动数据的第N位数据可以使第一开关电路中的最后一个第一开关单元和第二开关电路中的最后一个第一开关单元择一导通，输出相应的模拟电压。
在本发明实施例中，每个开关单元中可包括一个开关管，则每条第一开关电路包括N个开关管，每条第二开关电路包括3个开关管，该DAC模块仅需要(N+3)*2N-1个开关管，当N≥3时，该DAC模块所包含的开关管数量小于现有技术中DAC模块的开关管数量。
在一些可行的实施方式中，第一分压电阻31和第二分压电阻301的阻值可以相同。其中2N-1个第一分压电阻和2N-1-1个第二分压电阻可形成一个由2N-1个电阻组成的电阻串，该电阻串的两端分别接入高位电压VH和低位电压 VL。
本发明实施例中，DAC模块包括2N-1个子电路和用于连接所述2N-1个子电路的2N-1-1个第一分压电阻，每个所述子电路包括第二分压电阻、第一开关电路和第二开关电路，第一开关电路包括串联的N个第一开关单元，所述第二开关电路包括串联的一个第二开关单元和两个第一开关单元，通过第一开关电路中的前N-1个第一开关单元来控制第二开关电路中第二开关单元和第一个第一开关单元的通断，可减少DAC模块中开关管的数量，进而节约电路成本和占板面积。
参见图4，为本发明的另一个实施例提供的DAC模块的电路图。如图4所示，该DAC模块可包括2N-1个子电路4040和用于连接所述2N-1个子电路的2N-1-1个第一分压电阻41，每个所述子电路包括第二分压电阻401、第一开关电路402和第二开关电路403，其中：
所述第一开关电路402和所述第二开关电路403分别连接在所述第二分压电阻401的两端，对于所述第一开关电路402或所述第二开关电路403，与所述第二分压电阻401连接的一端为输入端，另一端为输出端；所述第一开关电路402包括串联的N个第一开关单元K1，所述第二开关电路包括串联的一个第二开关单元K2和一个第一开关单元K1；按照预设顺序，所述第二开关单元K2的控制端连接所述第一开关电路402的第N-1个和第N个第一开关单元K1的连接节点；所述第二开关单元K2的输入端连接第二分压电阻401的一端，所述第二开关单元K2的输出端连接所述一个第一开关单元K1的输入端，所述一个第一开关单元K1的输出端为所述第二开关电路303的输出端。
具体实施中，该DAC模块可将N位数字驱动数据转换成模拟电压。优选的，N可以大于或等于8。其中，每条第一开关电路的前N-1个第一开关单元的控制端分别接入N位数字驱动数据的前N-1位数据；每条第一开关电路的第N个第一开关单元的控制端以及每条第二开关电路的第一开关单元的控制端则接入所述N位数字驱动数据的第N位数据。具体地，第一开关电路中的第一开关单元的通断可由所接入的数据控制，例如，当一个第一开关单元接入的数据为1时，该第一开关单元关断，当接入的数据为0时，该第一开关单元导通。具体地，第二开关电路的通断由第一开关电路和第二开关电路所接入的数据共同决定。例如，当第一开关电路的前N-1个第一开关单元均导通时，第 一开关的第N-1个第一开关单元输出的电平使第二开关电路的第二开关单元导通，若第二开关电路中的第一开关单元接入的数据使其导通，则整条第二开关电路导通。
在一些可行的实施方式中，所述第一开关电路401的N个第一开关单元K1中，有M个第一开关单元K1可包括串联的非门电路和第一开关管，另外N-M个第一开关单元K1可包括第一开关管，其中M为整数并且0≤M≤N。第二开关电路403的一个第一开关单元401可包括0或1个非门电路，第二开关单元K2可包括第二开关管。通过在第一开关电路中设置0至N个非门电路或者在第二开关电路中设置0至1个非门电路，并使不同第一开关电路中非门电路的排列各不相同，可使得DAC模块的2N-1条第一开关电路和2N-1条第二开关电路中，每次有且仅有一条电路导通。
具体地，对于每个子电路40，第一开关电路402和第二开关电路403不能同时导通，因此若第一开关电路402的最后一个第一开关单元K1中包括非门电路，则第二开关电路402的第一开关单元K1不包括非门电路，反之若第一开关电路402的最后一个第一开关单元K1不包括非门电路，则第二开关电路403的第一开关单元K1包括非门电路。
在一些可行的实施方式中，第一开关管可以为P沟道MOS管，第二开关管可以为N沟道MOS管。则每个子电路的具体连接方式可以为：第二开关管的栅极连接第一开关电路402中第N-1个第一开关管的漏极(或源极)以及第N个第一开关管的源极(或漏极)，第二开关管的源极(或漏极)连接第二分压电阻401的一端，第二开关管的漏极(或源极)连接第二开关电路403中的第一开关管的源级(或漏极)，第二开关电路403中的第一开关管的栅极接入N位数字驱动数据的第N位数据，漏极(或源极)则作为第二开关单元的输出端。具体实施中，当N位数字驱动数据的前N-1位数据使第一开关电路的前N-1个第一开关管均导通时，第一开关电路的第N-1个第一开关管的漏极(或源极)输出高电平，使第二开关管导通。而第一开关电路中的最后一个第一开关单元和第二开关电路中的第一开关单元中，有且仅有一个包括非门电路，因此上述N位数字驱动数据的第N位数据可以使第一开关电路中的最后一个第一开关单元和第二开关电路中的第一开关单元择一导通，输出相应的模拟电压。由于第二开关管的漏极(或源极)连接第二分压电阻401的一端，若第二 开关电路中的第一开关单元导通，则该第二开关电路输出的模拟电压即为第二分压电阻401的一端的电压。
在本发明实施例中，每个开关单元中可包括一个开关管，则每条第一开关电路包括N个开关管，每条第二开关电路包括2个开关管，该DAC模块仅需要(N+2)*2N-1个开关管，当N≥3时，该DAC模块所包含的开关管数量小于现有技术中DAC模块的开关管数量。
在一些可行的实施方式中，第一分压电阻41和第二分压电阻401的阻值可以相同。其中2N-1个第一分压电阻和2N-1-1个第二分压电阻可形成一个由2N-1个电阻组成的电阻串，该电阻串的两端分别接入高位电压VH和低位电压VL。
本发明实施例中，DAC模块包括2N-1个子电路和用于连接所述2N-1个子电路的2N-1-1个第一分压电阻，每个所述子电路包括第二分压电阻、第一开关电路和第二开关电路，第一开关电路包括串联的N个第一开关单元，所述第二开关电路包括串联的一个第二开关单元和一个第一开关单元，通过第一开关电路中的前N-1个第一开关单元来控制第二开关电路中第二开关单元的通断，可减少DAC模块中开关管的数量，进而节约电路成本和占板面积。
参见图5，为本发明的一个实施例提供的数据驱动电路的结构示意图。如图5所示，该数据驱动电路可包括数据逻辑控制模块501、至少一个DAC模块502以及至少一个功率放大模块503。
在一些可行的实施方式中，数据逻辑控制模块501可用于控制显示数据的接收和存储，该显示数据为N位的数字驱动数据。DAC模块502可用于根据接收到的N位数字驱动数据输出相应的模拟电压。功率放大模块503则将DAC模块502输出的模拟电压进行功率放大，用以驱动液晶面板进行显示。
具体实施中，数据驱动电路包括多个输出通道，每个输出通道需配置一DAC模块，因此该至少一个DAC模块502的数量可以与该数据驱动电路的输出通道数量一致。例如，若该数据驱动电路为960通道，则该数据驱动电路中共有960个上述DAC模块。
具体实施中，该至少一个DAC模块502的实现方式可参考图2至图4所示实施例中DAC模块的相关描述，在此不赘述。
根据图2至图4的描述可知，该数据驱动电路可减少的DAC模块中开关 管的数量，进而节约电路成本和占板面积。
参见图6，为本发明的一个实施例提供的液晶显示器的结构示意图。如图6所示，该液晶显示器可包括数据驱动电路601和液晶面板602。
具体实施中，数据驱动电路601可用于驱动液晶面板602进行显示。其中数据驱动电路601的实现方式可参考图5所示实施例中数据驱动电路的相关描述，在此不赘述。
根据图5的描述可知，该数据驱动电路可减少的DAC模块中开关管的数量，进而节约电路成本和占板面积。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (20)

  1. 一种数模转换DAC模块，其中，所述DAC模块包括2N-1个子电路和用于连接所述2N-1个子电路的2N-1-1个第一分压电阻，每个所述子电路包括第二分压电阻、第一开关电路和第二开关电路，其中：
    所述第一开关电路和所述第二开关电路分别连接在所述第二分压电阻的两端，对于所述第一开关电路或所述第二开关电路，与所述第二分压电阻连接的一端为输入端，另一端为输出端；
    所述第一开关电路包括串联的N个第一开关单元，所述第二开关电路包括串联的一个第二开关单元和至少一个第一开关单元；
    按照预设顺序，所述第二开关单元的控制端连接所述第一开关电路的第N-1个和第N个第一开关单元的连接节点；所述第二开关单元的输出端连接所述至少一个第一开关单元；
    其中所述预设顺序为从输入端到输出端的顺序，N≥3并且N为整数。
  2. 根据权利要求1所述的DAC模块，其中，所述第二开关电路包括一个第二开关单元和两个第一开关单元，其中：
    所述第二开关单元的输入端接地，所述第二开关单元的输出端连接所述两个第一开关单元中的一个第一开关单元的控制端；
    所述一个第一开关单元的输入端连接所述第二分压电阻的一端，所述一个第一开关单元的输出端连接所述两个第一开关单元中另一个第一开关单元的输入端；
    所述另一个第一开关单元的输出端为所述第二开关电路的输出端。
  3. 根据权利要求1所述的DAC模块，其中，所述第二开关电路包括一个第二开关单元和一个第一开关单元，其中：
    所述第二开关单元的输入端连接所述第二分压电阻的一端，所述第二开关单元的输出端连接所述一个第一开关单元的输入端，所述一个第一开关单元的输出端为所述第二开关电路的输出端。
  4. 根据权利要求1所述的DAC模块，其中，按照所述预设顺序，当所述第一开关电路的前N-1个第一开关单元都导通时，所述第一开关电路的第N个第一开关单元和所述第二开关电路之中有且仅有一个导通。
  5. 根据权利要求1所述的DAC模块，其中，
    所述第一开关电路的N个第一开关单元中，M个第一开关单元包括串联的非门电路和第一开关管，N-M个第一开关单元包括第一开关管，其中M为整数并且0≤M≤N；
    所述DAC模块中各个所述第一开关电路的非门电路的排列各不相同。
  6. 根据权利要求5所述的DAC模块，其中，所述第二开关单元包括第二开关管。
  7. 根据权利要求1所述的DAC模块，其中，按照所述预设顺序，所述第一开关电路的前N-1个第一开关单元的控制端分别用于接入N位数字驱动数据的前N-1位数据；所述第一开关电路的第N个第一开关单元的控制端和所述第二开关电路的最后一个第一开关单元的控制端用于接入所述N位数字驱动数据的第N位数据。
  8. 根据权利要求6所述的DAC模块，其中，所述第一开关管为P沟道MOS管，所述第二开关管为N沟道MOS管。
  9. 一种数据驱动电路，其中，所述数据驱动电路包括数据逻辑控制模块、至少一个数模转换DAC模块以及功率放大模块，所述DAC模块包括2N-1个子电路和用于连接所述2N-1个子电路的2N-1-1个第一分压电阻，每个所述子电路包括第二分压电阻、第一开关电路和第二开关电路，其中：
    所述第一开关电路和所述第二开关电路分别连接在所述第二分压电阻的两端，对于所述第一开关电路或所述第二开关电路，与所述第二分压电阻连接的一端为输入端，另一端为输出端；
    所述第一开关电路包括串联的N个第一开关单元，所述第二开关电路包 括串联的一个第二开关单元和至少一个第一开关单元；
    按照预设顺序，所述第二开关单元的控制端连接所述第一开关电路的第N-1个和第N个第一开关单元的连接节点；所述第二开关单元的输出端连接所述至少一个第一开关单元；
    其中所述预设顺序为从输入端到输出端的顺序，N≥3并且N为整数。
  10. 根据权利要求9所述的数据驱动电路，其中，所述第二开关电路包括一个第二开关单元和两个第一开关单元，其中：
    所述第二开关单元的输入端接地，所述第二开关单元的输出端连接所述两个第一开关单元中的一个第一开关单元的控制端；
    所述一个第一开关单元的输入端连接所述第二分压电阻的一端，所述一个第一开关单元的输出端连接所述两个第一开关单元中另一个第一开关单元的输入端；
    所述另一个第一开关单元的输出端为所述第二开关电路的输出端。
  11. 根据权利要求9所述的数据驱动电路，其中，所述第二开关电路包括一个第二开关单元和一个第一开关单元，其中：
    所述第二开关单元的输入端连接所述第二分压电阻的一端，所述第二开关单元的输出端连接所述一个第一开关单元的输入端，所述一个第一开关单元的输出端为所述第二开关电路的输出端。
  12. 根据权利要求9所述的数据驱动电路，其中，按照所述预设顺序，当所述第一开关电路的前N-1个第一开关单元都导通时，所述第一开关电路的第N个第一开关单元和所述第二开关电路之中有且仅有一个导通。
  13. 根据权利要求9所述的数据驱动电路，其中，
    所述第一开关电路的N个第一开关单元中，M个第一开关单元包括串联的非门电路和第一开关管，N-M个第一开关单元包括第一开关管，其中M为整数并且0≤M≤N；
    所述DAC模块中各个所述第一开关电路的非门电路的排列各不相同。
  14. 根据权利要求13所述的数据驱动电路，其中，所述第二开关单元包括第二开关管。
  15. 根据权利要求9所述的数据驱动电路，其中，按照所述预设顺序，所述第一开关电路的前N-1个第一开关单元的控制端分别用于接入N位数字驱动数据的前N-1位数据；所述第一开关电路的第N个第一开关单元的控制端和所述第二开关电路的最后一个第一开关单元的控制端用于接入所述N位数字驱动数据的第N位数据。
  16. 根据权利要求14所述的数据驱动电路，其中，所述第一开关管为P沟道MOS管，所述第二开关管为N沟道MOS管。
  17. 一种液晶显示器，其中，所述液晶显示器包括数据驱动电路和液晶面板，所述数据驱动电路包括数据逻辑控制模块、至少一个数模转换DAC模块以及功率放大模块，所述DAC模块包括2N-1个子电路和用于连接所述2N-1个子电路的2N-1-1个第一分压电阻，每个所述子电路包括第二分压电阻、第一开关电路和第二开关电路，其中：
    所述第一开关电路和所述第二开关电路分别连接在所述第二分压电阻的两端，对于所述第一开关电路或所述第二开关电路，与所述第二分压电阻连接的一端为输入端，另一端为输出端；
    所述第一开关电路包括串联的N个第一开关单元，所述第二开关电路包括串联的一个第二开关单元和至少一个第一开关单元；
    按照预设顺序，所述第二开关单元的控制端连接所述第一开关电路的第N-1个和第N个第一开关单元的连接节点；所述第二开关单元的输出端连接所述至少一个第一开关单元；
    其中所述预设顺序为从输入端到输出端的顺序，N≥3并且N为整数。
  18. 根据权利要求17所述的液晶显示器，其中，所述第二开关电路包括一个第二开关单元和两个第一开关单元，其中：
    所述第二开关单元的输入端接地，所述第二开关单元的输出端连接所述两 个第一开关单元中的一个第一开关单元的控制端；
    所述一个第一开关单元的输入端连接所述第二分压电阻的一端，所述一个第一开关单元的输出端连接所述两个第一开关单元中另一个第一开关单元的输入端；
    所述另一个第一开关单元的输出端为所述第二开关电路的输出端。
  19. 根据权利要求17所述的液晶显示器，其中，所述第二开关电路包括一个第二开关单元和一个第一开关单元，其中：
    所述第二开关单元的输入端连接所述第二分压电阻的一端，所述第二开关单元的输出端连接所述一个第一开关单元的输入端，所述一个第一开关单元的输出端为所述第二开关电路的输出端。
  20. 根据权利要求17所述的液晶显示器，其中，按照所述预设顺序，当所述第一开关电路的前N-1个第一开关单元都导通时，所述第一开关电路的第N个第一开关单元和所述第二开关电路之中有且仅有一个导通。
PCT/CN2016/074521 2016-01-27 2016-02-25 一种数模转换模块、数据驱动电路及液晶显示器 Ceased WO2017128463A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/032,571 US9978331B2 (en) 2016-01-27 2016-02-25 Digital to analog conversion module, data drive circuit and liquid crystal display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610057139.9A CN105656490B (zh) 2016-01-27 2016-01-27 一种数模转换模块、数据驱动电路及液晶显示器
CN201610057139.9 2016-01-27

Publications (1)

Publication Number Publication Date
WO2017128463A1 true WO2017128463A1 (zh) 2017-08-03

Family

ID=56488109

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/074521 Ceased WO2017128463A1 (zh) 2016-01-27 2016-02-25 一种数模转换模块、数据驱动电路及液晶显示器

Country Status (3)

Country Link
US (1) US9978331B2 (zh)
CN (1) CN105656490B (zh)
WO (1) WO2017128463A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106330194B (zh) * 2016-08-15 2017-11-10 京东方科技集团股份有限公司 一种数模转换电路、显示面板及显示装置
CN107809251B (zh) * 2017-11-22 2021-02-26 京东方科技集团股份有限公司 一种数模转换电路及其方法、显示装置
CN111292671B (zh) * 2020-03-31 2023-09-29 京东方科技集团股份有限公司 数据驱动电路及其驱动方法、和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050171991A1 (en) * 2004-01-03 2005-08-04 Patrick Zebedee Digital/analog converter, display driver and display
CN101174837A (zh) * 2006-11-02 2008-05-07 恩益禧电子股份有限公司 数字模拟转换电路、数据驱动器及使用其的显示装置
CN101393728A (zh) * 2007-09-20 2009-03-25 统宝光电股份有限公司 图像显示系统
CN103354451A (zh) * 2013-06-03 2013-10-16 友达光电（苏州）有限公司 数模转换模块及包含其的灰阶电压产生模块
CN104143985A (zh) * 2014-07-25 2014-11-12 深圳市华星光电技术有限公司 数字模拟转换器、可编程伽玛校正缓冲电路及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060332A (zh) * 2006-04-19 2007-10-24 林宛儒 以低位信号控制的数字模拟转换器
CN101409559B (zh) * 2007-10-09 2010-09-08 联詠科技股份有限公司 数字模拟转换器
CN101471669A (zh) * 2007-12-28 2009-07-01 上海华虹Nec电子有限公司 数模转换器和数模转换方法
US9136852B2 (en) * 2011-12-26 2015-09-15 Qixing Chen Multi-stage parallel super-high-speed ADC and DAC of logarithmic companding law
CN203590204U (zh) * 2013-07-23 2014-05-07 北京京东方光电科技有限公司 一种数模转换电路及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050171991A1 (en) * 2004-01-03 2005-08-04 Patrick Zebedee Digital/analog converter, display driver and display
CN101174837A (zh) * 2006-11-02 2008-05-07 恩益禧电子股份有限公司 数字模拟转换电路、数据驱动器及使用其的显示装置
CN101393728A (zh) * 2007-09-20 2009-03-25 统宝光电股份有限公司 图像显示系统
CN103354451A (zh) * 2013-06-03 2013-10-16 友达光电（苏州）有限公司 数模转换模块及包含其的灰阶电压产生模块
CN104143985A (zh) * 2014-07-25 2014-11-12 深圳市华星光电技术有限公司 数字模拟转换器、可编程伽玛校正缓冲电路及显示装置

Also Published As

Publication number Publication date
CN105656490B (zh) 2018-12-07
US9978331B2 (en) 2018-05-22
CN105656490A (zh) 2016-06-08
US20180061354A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
JP4912466B2 (ja) 省部品デジタル−アナログデコーダおよびその方法
US8884799B2 (en) Dual-string digital-to-analog converters (DACs), and related circuits, systems, and methods
US10566990B2 (en) Segmented resistor string type digital to analog converter and control system thereof
US20120206506A1 (en) Systems and methods for driving a display device
US10797721B2 (en) Digital to analog converter, method for driving the same, and display device
KR19990006574A (ko) 디지털-아날로그 변환기와 회로기판과 전자기기 및 액정표시장치
TWI530926B (zh) 源極驅動器及顯示裝置
WO2017128463A1 (zh) 一种数模转换模块、数据驱动电路及液晶显示器
EP2782256A1 (en) A digital to analogue converter
US9633591B2 (en) Digital-to-analog converter, programmable gamma correction buffer circuit and display apparatus
US11296718B2 (en) Digital-to-analog conversion circuit, digital-to-analog conversion method, and display apparatus
US20060261991A1 (en) Digital-to-analog converter
JPH11327514A (ja) 駆動回路、表示ユニット、及びこれを用いた携帯機器
JP2011135150A (ja) Ｄ／ａコンバータ回路及びその電圧供給制御方法
US9774346B2 (en) Digital-to-analog convertor and related driving module
US9209823B2 (en) Decoder level shifter device and digital to analog converter using the same
CN106486069A (zh) 栅极驱动电路与电泳显示器
CN108597473B (zh) 一种用于点阵液晶驱动芯片的电压切换电路及方法
US8525716B2 (en) Isolation circuit for a digital-to-analog converter
TWI797889B (zh) 低功率消耗源極驅動器及其輸入級比較器控制方法
TWI567726B (zh) 數位類比轉換器及源極驅動器
TW201944379A (zh) 顯示面板驅動裝置及其驅動方法
KR100738196B1 (ko) 소형 티에프티 구동 드라이버 아이시 제품의디지털-아날로그 컨버터
KR20070048898A (ko) 액정 표시 장치의 구동 장치에서의 디코더 및 상기디코더를 포함하는 액정 표시 장치의 구동 장치
TW200834505A (en) Shift register and liquid crystal display device

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15032571

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16887347

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16887347

Country of ref document: EP

Kind code of ref document: A1