WO2017126023A1

WO2017126023A1 - 力率改善回路及びｄｃ／ｄｃコンバータ

Info

Publication number: WO2017126023A1
Application number: PCT/JP2016/051383
Authority: WO
Inventors: 洋光照井
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2016-01-19
Filing date: 2016-01-19
Publication date: 2017-07-27
Anticipated expiration: 2018-07-19
Also published as: US20190036448A1; CN108475995A; CN108475995B

Abstract

本発明は、整流回路２の出力端子に接続されたコイルＬ１とスイッチング素子Ｑ１とからなる直列回路と、整流素子Ｄ１と平滑コンデンサＣｏとからなる整流平滑回路と、平滑コンデンサの出力電圧と基準電圧との誤差電圧と整流回路の出力とを乗算した乗算電圧と、スイッチング素子に流れる電流又は整流回路の出力端子からの電流に対応する電圧とを演算する演算器３３と、整流回路の出力に基づく信号を基準発振器３２の基準信号に重畳させる重畳回路３６と、重畳回路の出力と演算器からの出力と比較することによりパルス信号を生成しパルス信号によりスイッチング素子をオン／オフさせる制御回路３４とを備える。

Description

力率改善回路及びＤＣ／ＤＣコンバータ

　本発明は、高力率で安定性の高い力率改善回路及びＤＣ／ＤＣコンバータに関する。

　従来の電流連続モード力率改善回路（ＣＣＭＰＦＣ）は、特許文献１に記載されるように、出力電圧を検出し、検出された出力電圧に基づいて力率改善制御を行っている。

　また、従来のＣＣＭＰＦＣは、特許文献２に記載されるように、入力電圧変動の応答性を向上させるために、入力電圧の変動を出力電圧のフィードバックループに入力し、出力電圧を制御している。

　図１は、従来の力率改善回路の回路構成図である。図１において、電流連続モード力率改善回路は、交流電源１の交流電圧を整流器２によりブリッジ整流し、整流された整流出力ＶＩＮを直流電圧に変換して出力電圧Ｖｏを図示しない負荷に供給し、力率改善を行う。

　図１に示すように力率改善回路(ＰＦＣ)は、昇圧型力率改善回路であり、コイルＬ１、スイッチング素子Ｑ１、第１のダイオードＤ１および出力コンデンサＣｏｕｔ、制御回路３Ａを備える。また、ＰＦＣ回路は、制御回路３Ａからスイッチング素子Ｑ１に高周波スイッチング制御信号を出力し、スイッチング素子Ｑ１を高周波でオン／オフ制御する。これにより、コイルＬ１に流れる電流が高周波でオン／オフされて力率が改善されるとともに、ＰＦＣ回路の出力電圧Ｖｏが昇圧される。

　図１に示すように、制御回路３Ａは、誤差増幅器３０、乗算器３１、基準発振器３２、演算器３３、ＰＷＭコンパレータ３４、ドライブ回路３５を備える。誤差増幅器３０は、出力電圧Ｖｏを抵抗Ｒ３と抵抗Ｒ４とで分圧した電圧であるフィードバック電圧ＶＦＢと基準電圧Ｖｒｅｆとの誤差電圧を増幅して出力電圧Ｃｏｍｐとして出力する。乗算器３１は、整流器２で整流した整流出力ＶＩＮを抵抗Ｒ１と抵抗Ｒ２で分圧した整流分圧電圧ＶＡＣと、誤差増幅器３０の出力電圧Ｃｏｍｐとを乗算し、得られた値を入力電流の目標値とする。

　電流検出抵抗Ｒ６は、スイッチング素子Ｑ１に流れる電流に対応する電圧を演算器３３の反転入力端子に出力する。演算器３３は、乗算器３１からの乗算出力から、電流検出抵抗Ｒ６で検出された電流に対応する電圧を演算し、信号ＶｘをＰＷＭコンパレータ３４の非反転入力端子に出力する。演算器３３の出力には、位相補正用に抵抗Ｒ７とコンデンサＣ１との直列回路が接続される。

　入力電圧に相似な電流を生成し力率改善動作になるように、ＰＷＭコンパレータ３４は、演算器３３からの信号Ｖｘと基準発振器３２からの鋸波信号Ｖｓａｗとを比較し制御する。スイッチング素子Ｑ１のデューティは、上記フィードバック制御により、適切な値になる。制御回路３は、出力電圧Ｖｏを検出し、出力電圧Ｖｏに基づきスイッチング素子Ｑ１のデューティを制御することにより出力電圧Ｖｏを所定値にさせる。

特開平２－７８６９号公報特開２０１３－６３００３号公報

　しかしながら、制御回路３Ａは、整流出力ＶＩＮを検出してから、入力電流Ｉ１の平均値が、整流出力ＶＩＮと相似にさせるために、演算器３３の位相補正回路である抵抗Ｒ７、コンデンサＣ１の時定数の遅れによる応答時間が必要となる。このため、入力電流Ｉ１の平均値が、整流出力ＶＩＮと相似になるのが、応答時間分、遅れる。

　応答時間を早くするためには、演算器３３の位相補正回路である抵抗Ｒ７、コンデンサＣ１の時定数を調整し、応答時間を短くする必要がある。しかし、演算器３３の位相補正を調整するため、安定性が低下する。

　また、特許文献２では、入力電圧の変動を出力電圧のフィードバックループに入力しているため、入力電圧変動時の出力電圧の応答時間は、短くなるが、力率改善につながる入力電流Ｉ１の遅れは、改善することができなかった。

　本発明の課題は、簡易な構成により高力率と安定性の向上とを両立することができる力率改善回路及びＤＣ／ＤＣコンバータを提供することである

　前記課題を解決するために、本発明の力率改善回路は、交流電源の交流電圧を整流する整流回路と、前記整流回路の出力端子に、直列に接続されたコイルとスイッチング素子とからなる直列回路と、前記スイッチング素子の主電極間に、直列に接続された整流素子と平滑コンデンサとからなる整流平滑回路と、前記平滑コンデンサの出力電圧と基準電圧との誤差電圧と前記整流回路の出力とを乗算した乗算電圧と、前記スイッチング素子に流れる電流又は前記整流回路の出力端子からの電流に対応する電圧とを演算する演算器と、基準信号を発生する基準発振器と、前記整流回路の出力に基づく信号を前記基準発振器の基準信号に重畳させる重畳回路と、前記重畳回路の出力と前記演算器からの出力と比較することによりパルス信号を生成し前記パルス信号により前記スイッチング素子をオン／オフさせる制御回路とを備える。

　本発明によれば、制御回路は、平滑コンデンサの出力電圧と基準電圧との誤差電圧によるフィードバック制御と、整流回路の出力に基づく信号を基準信号の出力に重畳させた信号と誤差電圧との比較によるフィードフォワード制御とを組み合わせることで、高力率と安定性の向上とを両立することができる。

図１は、従来の力率改善回路の回路構成図である。図２は、実施例１の力率改善回路の回路構成図である。図３は、実施例１の力率改善回路に設けられた重畳回路の回路構成図である。図４は、従来の力率改善回路のＰＷＭコンパレータの動作を説明するための各部の波形図である。図５は、実施例１の力率改善回路のＰＷＭコンパレータの動作を説明するための各部の波形図である。図６は、実施例２の力率改善回路の回路構成図である。図７は、実施例３の力率改善回路の回路構成図である。図８は、実施例３の力率改善回路に設けられた重畳回路の回路構成図である。図９は、実施例４の力率改善回路の回路構成図である図１０は、実施例４の力率改善回路に設けられた重畳回路の回路構成図である。図１１は、実施例５の昇圧型ＤＣ／ＤＣコンバータの回路構成図である。図１２は、実施例６の降圧型ＤＣ／ＤＣコンバータの回路構成図である。図１３は、実施例７の昇降圧型ＤＣ／ＤＣコンバータの回路構成図である。

　以下に、本発明の力率改善回路及びＤＣ／ＤＣコンバータの実施例を、図面を参照しながら、説明する。ここでは、力率改善回路として、電流連続モード力率改善回路を説明する。
（実施例１）
　図２は、実施例１の力率改善回路の回路構成図である。図２において、力率改善回路は、昇圧型力率改善回路であり、交流電源１、整流器２、コイルＬ１、スイッチング素子Ｑ１、第１のダイオードＤ１および出力コンデンサＣｏｕｔ、制御回路３ａを備える。

　整流器２は、交流電源１から入力された交流電圧を全波整流し整流出力ＶＩＮを出力し、抵抗Ｒ１と抵抗Ｒ２とは、整流出力ＶＩＮを抵抗分圧した整流分圧出力ＶＡＣを出力する。

　整流器１の出力端には、コイルＬ１とＭＯＳＦＥＴからなるスイッチング素子Ｑ１とが直列に接続される。コイルＬ１とスイッチング素子Ｑ１との接続点にはダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードは、平滑コンデンサＣｏを介して接地されている。

　整流器２の出力端には、分圧抵抗として、抵抗Ｒ１と抵抗Ｒ２との直列回路が接続されている。また、平滑コンデンサＣｏの両端には、分圧抵抗として、抵抗Ｒ３と抵抗Ｒ４との直列回路が接続されている。

　制御回路３ａは、抵抗Ｒ１と抵抗Ｒ２との分圧比に基づく整流分圧出力ＶＡＣと抵抗Ｒ３と抵抗Ｒ４との分圧比に基づくフィードバック電圧ＶＦＢとを入力し、整流分圧出力ＶＡＣとフィードバック電圧ＶＦＢとに基づき駆動信号を生成して、スイッチング素子Ｑ１のゲートに駆動信号を出力する。整流分圧出力ＶＡＣとフィードバック電圧ＶＦＢとを得るための分圧比は、後述のフィードフォワードの動作から互いに等しく設定されることが好ましい。

　スイッチング素子Ｑ１のグランドＧＮＤに接続される端子と抵抗Ｒ２の間には、電流検出抵抗Ｒ６が接続されている。電流検出抵抗Ｒ６は、スイッチング素子Ｑ１のＧＮＤ側端子と抵抗Ｒ２間に流れる電流Ｉ２を電圧に変換し、変換された電圧を演算器３３の反転端子に出力する。尚、電流Ｉ２は、ＰＦＣの入力電流である整流器２の出力電流Ｉ１と同じ電流が流れる。

　制御回路３ａは、誤差増幅器３０、乗算器３１、基準発振器３２、演算器３３、ＰＷＭコンパレータ３４、ドライブ回路３５、重畳回路３６を備える。

　誤差増幅器３０は、出力電圧Ｖｏを抵抗Ｒ３と抵抗Ｒ４とで分圧した電圧であるフィードバック電圧ＶＦＢと基準電圧Ｖｒｅｆとの誤差電圧を増幅して出力電圧Ｃｏｍｐとして出力する。乗算器３１は、整流器２で整流した整流出力ＶＩＮを抵抗Ｒ１と抵抗Ｒ２で分圧した整流分圧出力ＶＡＣと、誤差増幅器３０の出力電圧Ｃｏｍｐとを乗算し、得られた値を入力電流の目標値とする。

　基準発振器３２は、基準信号である鋸波信号Ｖｓａｗを発生し、鋸波信号Ｖｓａｗを重畳回路３６に出力する。重畳回路３６は、整流器２で整流した整流出力ＶＩＮを抵抗Ｒ１と抵抗Ｒ２で分圧した整流分圧出力ＶＡＣに、基準発振器３２からの鋸波信号Ｖｓａｗを重畳し、重畳信号ＶｏｓｃとしてＰＷＭコンパレータ３４の反転入力端子に出力する。

　ＰＷＭコンパレータ３４は、本発明の制御回路に対応し、演算器３３からの信号Ｖｘと重畳回路３６からの重畳信号Ｖｏｓｃとを比較することにより、パルス信号ＰＷＭを生成してドライブ回路３５に出力する。即ち、ＰＷＭコンパレータ３４は、重畳信号Ｖｏｓｃと信号Ｖｘと比較することでフィードフォワード制御を行い、演算器３３の位相補正を浅くすることができる。フィードフォワード制御の詳細は、後述する。

　ドライブ回路３５は、駆動信号をスイッチング素子Ｑ１のゲートに印加することで、スイッチング素子Ｑ１をオンオフさせる。ＰＷＭコンパレータ３４は、スイッチング素子Ｑ１のオンオフ比であるデューティを制御することで、出力電圧Ｖｏを一定に制御することができる。

　図３は重畳回路３６の回路構成図である。重畳回路３６は、カレントミラー回路３６１、オペアンプＯＰ１、抵抗Ｒａ、抵抗Ｒｂ、抵抗Ｒｃ、Ｎ型のＭＯＳＦＥＴＱａ，ＰＮＰバイポーラ型のトランジスタＱｂ、ＮＰＮバイポーラ型のトランジスタＱｃを備える。

　オペアンプＯＰ１の非反転入力には、整流分圧出力ＶＡＣが入力される。オペアンプＯＰ１の反転入力端子は、ＭＯＳＦＥＴＱａのソースに接続され、抵抗Ｒａを介して接地される。オペアンプＯＰ１の出力は、ＭＯＳＦＥＴＱａのゲートに接続され、ドレインはカレントミラー回路３６１に接続される。カレントミラー回路３６１には、電源Ｖｃｃが印加されている。

　ＭＯＳＦＥＴＱａのドレイン電流は、カレントミラー回路３６１を介して、直列接続された抵抗ＲｂとトランジスタＱｂに流れる。トランジスタＱｂのエミッタは、抵抗Ｒｂに接続され、トランジスタＱｂのコレクタは接地される。トランジスタＱｂのベースには、基準発振器３２から鋸波信号Ｖｓａｗが入力される。

　抵抗Ｒｂとカレントミラー回路３６１との接続点には、トランジスタＱｃのベースが接続される。トランジスタＱｃのコレクタは、電源Ｖｃｃに接続され、トランジスタＱｃのエミッタは、抵抗Ｒｃの一端に接続され、抵抗Ｒｃの他端は接地される。トランジスタＱｃのエミッタは、重畳回路３６の出力端となり、重畳信号Ｖｏｓｃを出力する。

　図３に示す重畳回路３６によれば、整流分圧出力ＶＡＣは、抵抗Ｒａにより電流に変換され、変換された電流は、カレントミラー回路３６１を介して抵抗Ｒｂにより電圧に変換される。抵抗Ｒｂの電圧ＶＦＦは、式（１）で表される。

　重畳信号Ｖｏｓｃは、鋸波出力Ｖｓａｗに電圧ＶＦＦが加算された電圧となり、この電圧は、式（２）で表される。ここで、電圧ＶBE１はトランジスタＱｂのベース－エミッタ間の電圧、ＶBE2は、トランジスタＱｃのベース－エミッタ間の電圧である。抵抗Ｒａと抵抗Ｒｂとの比を変化させることで、重畳信号Ｖｏｓｃに対する整流出力ＶＡＣの比率を調整できる。即ち、フィードフォワード量を、抵抗Ｒａ、抵抗Ｒｂの比を変化させることで調整できる。

　次に、フィードフォワード制御の動作の詳細を示す。従来のＣＣＭＰＦＣの制御では、乗算器３１が整流分圧出力ＶＡＣと誤差増幅器３０の出力電圧Ｃｏｍｐとを乗算し、演算器３３が乗算器３１の出力値から、整流器２から出力される電流を、演算して電圧Ｖｘを得る。ＰＷＭコンパレータ３４は、電圧Ｖｘと鋸波出力Ｖｓａｗとを比較する。従来のＣＣＭＰＦＣの制御は、整流分圧出力ＶＡＣと出力電圧Ｃｏｍｐとを乗算した値と、ＧＮＤ電流Ｉ２とを比較することにより、入力電圧に相似な電流を生成し、力率改善動作を行う。

　スイッチング素子Ｑ１のデューティは、フィードバック制御により、適切な値になり、ＣＣＭ動作時のデューティは整流出力ＶＩＮと出力電圧Ｖｏから決まる。

　これに対して、本発明では、さらに、このデューティが自然に決まるフィードフォワード制御を制御回路３ａに組み込むことにより、フィードバック制御の負担を減らすことができ、より安定・高速に動作させることができる。以下、フィードフォワード制御について説明する。

　以下に、ＰＷＭコンパレータ３４の入力である信号Ｖｘ及び重畳信号Ｖｏｓｃと、ＰＷＭコンパレータ３４の出力との関係を、従来の制御と本発明の制御とで比較する。

　従来の制御の動作波形を図４に示し、本発明の制御の動作波形を図５に示す。図４（ａ）、図５（ａ）は整流出力ＶＡＣを示す。図４（ｂ）は鋸波出力Ｖｓａｗ及びＰＷＭコンパレータ３４の非反転入力信号Ｖｘを示す。図５（ｂ）は重畳信号Ｖｏｓｃ（＝Ｖｓａｗ＋ＶＦＦ）と信号Ｖｘを示す。図４（ｃ）、図５（ｃ）はＰＷＭコンパレータ３４の出力ＯＵＴを示す。図４（ｄ）、図５（ｄ）はＰＷＭコンパレータ３４を示す。

　また、Ｖａは鋸波出力Ｖｓａｗの下限値、Ｖｂは鋸波出力Ｖｓａｗの上限値、ＤｏｆｆはＰＷＭコンパレータ出力のオフデューティ，ＶＦＢは出力電圧Ｖｏを抵抗Ｒ３と抵抗Ｒ４とで抵抗分圧された電圧とする。

　従来の制御では、式（４）に示すように、整流分圧出力ＶＡＣの変化に伴い、信号Ｖｘが変化する。

ＣＣＭ動作の場合

Ｒ１：Ｒ２＝Ｒ３：Ｒ４の場合でかつ電圧ＶＦＢが基準電圧Ｖｒｅｆと同等電圧である２．５Ｖ付近で動作している場合、上式は

　式（４）、式（６）から、ＰＦＣ制御した時、信号Ｖｘがどのように変化するか求めると、式（５）に示すように、信号Ｖｘは、整流分圧出力ＶＡＣに伴い変化する。

　従来の制御では、図４（ｂ）の点線で示すように、信号Ｖｘは、演算器３３の位相補正回路Ｒ７、Ｃ１による位相補正の影響で、整流分圧出力ＶＡＣに対して遅れが発生する。このため、応答性が低下して力率が低下する。

　これに対して、本発明の制御では、信号Ｖｘを一定値又は略一定値にすることにより、位相補正による遅れがあっても、信号Ｖｘの整流分圧出力ＶＡＣに対する遅れの影響が発生しない。即ち、応答性が良くなる。

　従来のＣＣＭＰＦＣでは、信号Ｖｘと鋸波出力ＶｓａｗとがＰＷＭコンパレータ３４により比較され、入力電流Ｉ１の平均値は整流出力ＶＩＮと相似になるように制御される。スイッチング素子Ｑ１のデューティは、整流出力ＶＩＮと出力電圧Ｖｏとの比で決定される。整流出力ＶＩＮは、交流電圧ＡＣを整流した電圧となることから変動する。この整流電圧である整流出力ＶＩＮの変動に伴い、信号Ｖｘも変動する。

　これに対して、実施例１では、図５（ｂ）に示すように、基準発振器３２からの鋸波出力Ｖｓａｗに整流出力ＶＩＮと同期した整流分圧出力ＶＡＣを重畳させて重畳信号Ｖｏｓｃを変動させ、信号Ｖｘを一定値にさせる。信号Ｖｘが一定値であるため、抵抗Ｒ７とコンデンサＣ１との位相遅れがあっても、応答特性が良くなる。このため、信号Ｖｘが一定値でも、スイッチング素子Ｑ１のデューティは、出力電圧Ｖｏが一定になるように制御される。

　次に、鋸波出力ＶｓａｗにＶＦＦ信号を加えた場合、信号Ｖｘが一定値になる方法を計算式から導く。

ＰＷＭコンパレータ３４より

　ＣＣＭ動作の場合、Doffの理論的な値は式（１０）に示すように、従来の制御と同様になる。

Ｒ１：Ｒ２＝Ｒ３：Ｒ４の場合でかつ電圧ＶＦＢが基準電圧Ｖｒｅｆと同等電圧である２．５Ｖ付近で動作している場合、Doffは、式（１１）で表される。

　式（９）、式（１１）から信号Ｖｘがどのように変化するか求めると交流波形によって変化するＶＡＣ成分がキャンセルされ、式（１２）に示すように商用の交流波形によらず、信号Ｖｘを鋸波出力Ｖｓａｗの上限値Ｖｂとすればよい。即ち、一定の信号Ｖｘによって、目的のデューティが得られる。

　従って、比較的容易な重畳回路３６を追加することにより、ＣＣＭＰＦＣのデューティ制御にフィードフォワード信号を作ることができる。フィードフォワード制御の追加により、フィードバックゲイン量を下げ、安定・高速に動作させることができる。

　このように、従来の制御では、図４に示すように、ＰＷＭコンパレータ３４の入力信号である信号Ｖｘが、整流出力ＶＡＣと相似に近い波形になっている。本発明の制御では、フィードフォワード制御を追加することで、図５に示すように、信号Ｖｘは、重畳信号Ｖｏｓｃ＝Ｖｓａｗ＋ＶＦＦと比較される。これにより、信号Ｖｘは、直流電圧に近い電圧となり、適切に制御される。信号Ｖｘは、直流電圧に近い電圧となるため、位相補正の影響が小さくなり、応答性が改善される。このため、実施例１では、従来の制御方式に比べ、位相補正を浅くしても、同等以上の応答性が確保できる。力率についても、位相補正の影響が小さいため、従来の制御に比べ、改善される。

　仮に、フィードフォワード回路である重畳回路３６が故障し、フィードフォワード量が大きくなった場合には、スイッチング素子Ｑ１のオンデューティは、狭くなる。このため、出力電圧Ｖｏが低下することから、安全方向となる。また、フィードフォワード量が小さくなった場合には、フィードフォワードがない、ＰＦＣとして動作する。このため、力率、安定性が低下するが、ＰＦＣ制御となるため、問題はない。

　なお、本発明は、ＣＣＭＰＦＣとして記載しているが、電流不連続モード力率改善回路（ＤＣＭＰＦＣ）でも、フィードフォワード量を低下させることで、制御可能である。ＣＣＭＰＦＣでも、負荷電流が小さい場合、ＤＣＭＰＦＣとなる。ＤＣＭ領域での制御が必要な場合には、フィードフォワード量を低下させた制御を行う。
（実施例２）
　図５は、実施例２の力率改善回路の回路構成図である。実施例１の力率改善回路は、電流検出抵抗Ｒ６により電流Ｉ２を検出して検出された電流を電圧に変換していた。しかし、電流検出抵抗Ｒ６により電流を電圧に変換すると、効率が低下する。実施例２の力率改善回路は、カレントトランスＴ１を用い、電流検出を行うことを特徴とする。

　カレントトランスＴ１は、一次巻線Ｐ１と二次巻線Ｓ１とを有し、一次巻線Ｐ１と二次巻線Ｓ１との巻数比は、１：Ｎである。一次巻線Ｐ１は、コイルＬ１とスイッチング素子Ｑ１のドレインとの間に接続されている。一次巻線Ｐ１の両端には、ダイオードＤ２と抵抗Ｒ５との直列回路が接続され、ダイオードＤ２と抵抗Ｒ５との接続点における信号ＣＳ１は制御回路３の電流電圧変換回路３７に出力される。トランスＴ１とダイオードＤ２と抵抗Ｒ５とは、スイッチング素子Ｑ１に流れる電流を検出する電流検出器を構成する。電流電圧変換回路３２は、電流検出器で検出した電流に比例した電圧ＶＬを演算器３３の反転入力端子に出力する。

　このように実施例２の力率改善回路によれば、カレントトランスＴ１を用い、電流検出を行うので、実施例１の力率改善回路よりも効率が良くなる。
（実施例３）
　図７は、実施例３の力率改善回路の回路構成図である。実施例３の力率改善回路は、ゼロクロス回路３８を設けたことを特徴とする。ゼロクロス回路３８は、コイルＬ１とダイオードＤ１との接続点に接続され、コイルＬ１とダイオードＤ１の接続点の電圧を検出することで、コイルＬ１に流れる電流が連続領域か、不連続領域かを判定し、判定出力を重畳回路３６ａに出力する。ゼロクロス回路３８は、本発明の領域判定部に対応する。

　図８は、実施例３の力率改善回路に設けられた重畳回路３６ａの回路構成図である。重畳回路３６ａは、連続領域、不連続領域によって、整流回路２の出力に基づく信号を基準発振器３２の基準信号に重畳させる比率を切り替える。重畳回路３６ａは、図８に示すように、ＭＯＳＦＥＴＱａのソースに抵抗Ｒａ１と抵抗Ｒａ２とが直列に接続されている。抵抗Ｒａ２の両端には並列にスイッチＳＷ１が接続されている。

　スイッチＳＷ１は、ゼロクロス回路３８の判定出力により、オンオフする。スイッチＳＷ１がオンすると、ＭＯＳＦＥＴＱａのドレイン電流が大きくなり、重畳信号Ｖｏｓｃが大きくなる。また、スイッチＳＷ１がオフすると、ＭＯＳＦＥＴＱａのドレイン電流が小さくなり、重畳信号Ｖｏｓｃが小さくなる。即ち、スイッチＳＷ１がオンオフすることで、フィードフォワード量を切り替えている。これにより、コイルＬ１に流れる電流が連続領域か、不連続領域かによって、最適なフィードフォワード量を設定することができる。
（実施例４）
　図９は、実施例４の力率改善回路の回路構成図である。実施例４の力率改善回路は、電流検出回路３９を設けたことを特徴とする。電流検出回路３９は、電流検出抵抗Ｒ６に接続され、電流検出抵抗Ｒ６により負荷電流を検出する。

　図１０は、実施例４の力率改善回路に設けられた重畳回路３６ｂの回路構成図である。重畳回路３６ｂは、ＭＯＳＦＥＴＱａのドレインに接続された可変抵抗Ｒｘを有し、整流回路２の出力に基づく信号を基準発振器３２の基準信号に重畳させる比率であるフィードフォワード量を可変させる。可変抵抗Ｒｘは、電流検出回路３９で検出された負荷電流に応じたフィードフォワード量になるように抵抗値を可変させる。これにより、コイルＬ１に流れる電流で、連続してフィードフォワード量を設定することができ、特にコイルＬ１に流れる電流が不連続領域では、不連続量に応じたフィードフォワード量を設定することができる。
（実施例５）
　図１１は、実施例５の昇圧型ＤＣ／ＤＣコンバータの回路構成図である。実施例５は、実施例１の入力電源である交流電源１を直流電源Ｖｉｎに変更したことを特徴とする。直流電源Ｖｉｎの両端には、入力コンデンサＣｉｎが並列に接続されるとともに、抵抗Ｒ１と抵抗Ｒ２との直列回路が並列に接続される。重畳回路３６は、直流電源Ｖｉｎの出力に基づく信号を基準発振器３２の基準信号に重畳させる。ＰＷＭコンパレータ３４は、平滑コンデンサＣｏの出力電圧と基準電圧Ｖｒｅｆとの誤差電圧と重畳回路３６の出力とを比較することによりパルス信号を生成しパルス信号によりスイッチング素子Ｑ１をオン／オフさせる。実施例１では、入力電圧が商用の交流電圧で、昇圧型のＰＦＣ制御について記載しているが、入力電圧は直流電圧でもよい。入力電圧が直流電圧の場合でも、入力電源の瞬断や、ロードレギュレーションで変動した場合についても、鋸波出力に入力電圧を重畳させるフィードフォワードの制御によって、出力電圧の応答性が改善される。実施例５の昇圧型ＤＣ／ＤＣコンバータに、実施例３のフィードフォワード量を調整するゼロクロス回路３８及びスイッチＳＷ１や、実施例４のフィードフォワード量を調整する電流検出回路３９及び可変抵抗Ｒｘを追加してもよい。
（実施例６）
　図１２は、実施例６の降圧型ＤＣ／ＤＣコンバータ回路である。降圧型ＤＣ／ＤＣコンバータは、直流電源Ｖｉｎの出力端にスイッチング素子Ｑ１のソースが接続され、スイッチング素子Ｑ１のドレインにダイオードＤ１のカソードとコイルＬ１の一端とが接続されている。降圧型ＤＣ／ＤＣコンバータでも、入力電源の瞬断や、ロードレギュレーションで、変動した場合についても、鋸波出力に入力電圧を重畳させるフィードフォワードの制御で、出力電圧の応答性が改善される。実施例６の降圧型ＤＣ／ＤＣコンバータに、実施例３のフィードフォワード量を調整するゼロクロス回路３８及びスイッチＳＷ１や、実施例４のフィードフォワード量を調整する電流検出回路３９及び可変抵抗Ｒｘを追加してもよい。
（実施例７）
　図１３は、実施例７の昇降圧型ＤＣ／ＤＣコンバータ回路である。昇降圧型ＤＣ／ＤＣコンバータは、直流電源Ｖｉｎの出力端にスイッチング素子Ｑ１とコイルＬ１とが直列に接続され、スイッチング素子Ｑ１とコイルＬ１との接続点にダイオードＤ１が接続され、コイルＬ１とダイオードＤ２の接続点にスイッチング素子Ｑ２が接続される。制御部４０は、平滑コンデンサＣｏの出力電圧と基準電圧Ｖｒｅｆとの誤差電圧と重畳回路３６の出力とを比較することにより第１パルス信号及び第２パルス信号を生成し第１パルス信号によりスイッチング素子Ｑ１をオン／オフさせ、第２パルス信号によりスイッチング素子Ｑ２をオン／オフさせる。昇降圧型ＤＣ／ＤＣコンバータでも、入力電源の瞬断や、ロードレギュレーションで、変動した場合についても、鋸波出力に入力電圧を重畳させるフィードフォワードの制御で、出力電圧の応答性が改善される。

　なお、本発明は、実施例１乃至実施例７の力率改善回路、ＤＣ／ＤＣコンバータに限定されるものではない。実施例１乃至実施例７では、スイッチング素子Ｑ１は、ＭＯＳＦＥＴであったが、ＭＯＳＦＥＴ以外の半導体スイッチ、例えばＩＧＢＴ、バイポーラトランジスタであってもよい。

　実施例１乃至実施例５の力率改善回路では、整流素子は、ダイオードとなっているが、ダイオード以外の半導体スイッチでもよい。

　本発明は、ＤＣ／ＤＣコンバータに適用可能である。

１　交流電源
２　整流器
３，３Ａ，３ａ～３ｇ　制御回路
３０　誤差増幅器
３１乗算器
３２基準発振器
３３演算器
３４　ＰＷＭコンパレータ
３５　ドライブ回路
３６，３６ａ　重畳回路
３７　電流電圧変換回路
３８　ゼロクロス回路
３９　電流検出回路
４０　制御部
３６１　カレントミラー回路
Ｌ１コイル
Ｔ１カレントトランス
Ｄ１～Ｄ２ダイオード
Ｑ１，Ｑ２　スイッチング素子
ＯＰ１　オペアンプ
Ｒ１～Ｒ６抵抗
Ｃｏ　出力コンデンサ
Ｃｉｎ　入力コンデンサ

Claims

　交流電源の交流電圧を整流する整流回路と、
　前記整流回路の出力端子に、直列に接続されたコイルとスイッチング素子とからなる直列回路と、
　前記スイッチング素子の主電極間に、直列に接続された整流素子と平滑コンデンサとからなる整流平滑回路と、
　前記平滑コンデンサの出力電圧と基準電圧との誤差電圧と前記整流回路の出力とを乗算した乗算電圧と、前記スイッチング素子に流れる電流又は前記整流回路の出力端子からの電流に対応する電圧とを演算する演算器と、
　基準信号を発生する基準発振器と、
　前記整流回路の出力に基づく信号を前記基準発振器の基準信号に重畳させる重畳回路と、
　前記重畳回路の出力と前記演算器からの出力と比較することによりパルス信号を生成し前記パルス信号により前記スイッチング素子をオン／オフさせる制御回路と、
を備える力率改善回路。
　前記演算器からの出力は、一定電圧又は略一定電圧からなる脈流電圧である請求項１記載の力率改善回路。
　負荷に流れる負荷電流を検出する電流検出回路を備え、
　前記重畳回路は、前記電流検出回路で検出された負荷電流により、前記整流回路の出力に基づく信号を前記基準発振器の基準信号に重畳させる比率を可変させる請求項１又は２記載の力率改善回路。
　前記コイルに流れる電流が連続領域か不連続領域かを判定する領域判定部を備え、
　前記重畳回路は、前記領域判定部で判定された連続領域、不連続領域によって、前記整流回路の出力に基づく信号を前記基準発振器の基準信号に重畳させる比率を切り替える請求項１、２、３のいずれか１項記載の力率改善回路。
　直流電源と、
　前記直流電源の出力端にコイルの一端が接続され、コイルの他端にスイッチング素子と整流素子とが接続されたコンバータ部と、
　前記コンバータ部の出力端子に接続される平滑コンデンサと、
　基準信号を発生する基準発振器と、
　前記直流電源の出力に基づく信号を前記基準発振器の基準信号に重畳させる重畳回路と、
　前記平滑コンデンサの出力電圧と基準電圧との誤差電圧と前記重畳回路の出力とを比較することによりパルス信号を生成し前記パルス信号により前記スイッチング素子をオン／オフさせる制御回路と、
を備えるＤＣ／ＤＣコンバータ。
　直流電源と、
　前記直流電源の出力端にスイッチング素子の一端が接続され、スイッチング素子の他端に整流素子とコイルとが接続されたコンバータ部と、
　前記コンバータ部の出力端子に接続される平滑コンデンサと、
　基準信号を発生する基準発振器と、
　前記直流電源の出力に基づく信号を前記基準発振器の基準信号に重畳させる重畳回路と、
　前記平滑コンデンサの出力電圧と基準電圧との誤差電圧と前記重畳回路の出力とを比較することによりパルス信号を生成し前記パルス信号により前記スイッチング素子をオン／オフさせる制御回路と、
を備えるＤＣ／ＤＣコンバータ。
　直流電源と、
　前記直流電源の出力端に第１スイッチング素子とコイルとが直列に接続され、第１スイッチング素子とコイルとの接続点に第１整流素子が接続され、コイルと第２整流素子の接続点に第２スイッチング素子が接続されるコンバータ部と、
　前記コンバータ部の出力端子に接続される平滑コンデンサと、
　基準信号を発生する基準発振器と、
　前記直流電源の出力に基づく信号を前記基準発振器の基準信号に重畳させる重畳回路と、
　前記平滑コンデンサの出力電圧と基準電圧との誤差電圧と前記重畳回路の出力とを比較することにより第１パルス信号及び第２パルス信号を生成し前記第１パルス信号により前記第１スイッチング素子をオン／オフさせ、前記第２パルス信号により前記第２スイッチング素子をオン／オフさせる制御回路と、
を備えるＤＣ／ＤＣコンバータ。
　前記誤差電圧は、一定電圧又は略一定電圧からなる脈流電圧である請求項５、６、７のいずれか１項記載のＤＣ／ＤＣコンバータ。
　負荷に流れる負荷電流を検出する電流検出回路を備え、
　前記重畳回路は、前記電流検出回路で検出された負荷電流により、前記整流回路の出力に基づく信号を前記基準発振器の基準信号に重畳させる比率を可変させる請求項５、６、７、８のいずれか１項記載のＤＣ／ＤＣコンバータ。
　前記コイルに流れる電流が連続領域か不連続領域かを判定する領域判定部を備え、
　前記重畳回路は、前記領域判定部で判定された連続領域、不連続領域によって、前記整流回路の出力に基づく信号を前記基準発振器の基準信号に重畳させる比率を切り替える請求項５、６、７、８、９のいずれか１項記載のＤＣ／ＤＣコンバータ。