WO2017122966A1 - 세라믹 회로기판 및 이의 제조방법 - Google Patents

세라믹 회로기판 및 이의 제조방법 Download PDF

Info

Publication number
WO2017122966A1
WO2017122966A1 PCT/KR2017/000153 KR2017000153W WO2017122966A1 WO 2017122966 A1 WO2017122966 A1 WO 2017122966A1 KR 2017000153 W KR2017000153 W KR 2017000153W WO 2017122966 A1 WO2017122966 A1 WO 2017122966A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
metal
ceramic
ceramic circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2017/000153
Other languages
English (en)
French (fr)
Inventor
박미소
이은복
김동래
강현민
유보나
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KCC Corp
Original Assignee
KCC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KCC Corp filed Critical KCC Corp
Publication of WO2017122966A1 publication Critical patent/WO2017122966A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal

Definitions

  • the present invention relates to a ceramic circuit board and a method of manufacturing the same, and specifically, to a ceramic substrate, a bonding layer disposed on the ceramic substrate and including NiCr, a metal layer disposed on the bonding layer, and a metal foil disposed on the metal layer. It relates to a ceramic circuit board and a manufacturing method thereof.
  • ceramic substrates have excellent insulation and heat dissipation, such as alumina (Al 2 O 3 ), aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), silicon carbide (SiC), Ceramics such as zirconia (ZrO 2 ) are used as the substrate material to withstand high temperatures, high currents and high insulation. For this reason, ceramic substrates in which metals are bonded are used in various fields such as power semiconductors, insulated gate bipolar transistors (IGBTs), high output light emitting diodes (LEDs), and solar cell modules.
  • IGBTs insulated gate bipolar transistors
  • LEDs high output light emitting diodes
  • the method of joining a metal and a substrate of a ceramic material includes a Mo-Mn method, an active metal bonding method, a direct bonding method, and the like.
  • a direct bonding method in which the copper plated surface is placed in contact with a ceramic substrate and then heated to a temperature lower than the melting point of copper and higher than the eutectic point of copper and oxygen to melt copper oxide to directly bond the copper plate to the substrate (Direct bonding copper (DBC) has been developed and commercialized.
  • DBC Direct bonding copper
  • a ceramic circuit board manufactured by an active metal bonding method for joining a metal circuit board through a brazing filler metal layer has also been developed and applied to power semiconductors.
  • the active metal bonding method since the bonding process temperature is lower than that of the direct bonding method, the residual stress of the metal-ceramic is small, and since the bonding layer is a soft metal, it is highly reliable against thermal shock and thermal changes, and is generated at the interface during bonding. The generation of micro voids is low, indicating improved electrical properties.
  • the reaction layer is formed by the reaction with the ceramic when the active metal is bonded. In this case, the structure of the reaction layer is vulnerable, resulting in a decrease in mechanical strength.
  • the present invention provides a ceramic circuit board with improved durability, thermal reliability and electrical insulation, and a method of manufacturing the ceramic circuit board.
  • the weight ratio of Ni: Cr of the bonding layer is 90:10 to 75:25.
  • each member of the ceramic circuit board according to one embodiment of the present invention is "arranged" as long as the member is disposed on the member below it, and other members ( E.g., including other functional layers) is not excluded.
  • the ceramic substrate is selected from the group consisting of alumina (Al 2 O 3 ), aluminum nitride (AlN), silicon nitride (Si 3 N 4 ) or silicon carbide (SiC), and zirconia (ZrO 2 ). It includes one or more kinds.
  • the thickness of the bonding layer is in the range of 0.015 to 1.0 ⁇ m.
  • the metal layer includes Cu, and the thickness of the metal layer is in the range of 0.05 to 1.0 ⁇ m.
  • the metal foil includes at least one member selected from the group consisting of Cu, Au, Ni, and Ag, and the thickness of the metal foil is in the range of 100 to 600 ⁇ m.
  • the surface roughness R z of at least one surface of the metal foil may be 3.0 ⁇ m or less.
  • the electronic component may be mounted on the ceramic circuit board of the present invention, and may be used in industrial fields such as power modules.
  • a method of manufacturing a ceramic circuit board is provided as follows.
  • At least one of the bonding layer and the metal layer may be formed by a method selected from the group consisting of sputtering, printing, and chemical plating.
  • the pre-oxidation may be carried out by heat treatment in a temperature range of 100 to 1000 °C.
  • the ceramic circuit board of the present invention has improved electrical reliability along with excellent mechanical properties, so that the metal film bonded to the ceramic substrate does not peel off even after repeated heat dissipation and excellent insulation property can be applied to semiconductor devices in various fields.
  • FIG. 1 is a cross-sectional view showing a cross-sectional shape of a ceramic circuit board according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing a cross-sectional shape of a ceramic circuit board according to still another embodiment of the present invention.
  • the ceramic circuit board 100 includes a ceramic substrate 101, a bonding layer 102 disposed on the ceramic substrate 101, and including NiCr.
  • the ceramic circuit board 200 may include a structure of a bonding layer / metal layer / metal foil on both sides as well as one side of the ceramic substrate 201. And a bonding layer 202, a metal layer 203 disposed on the bonding layer 202, and a metal foil 204 disposed on the metal layer 203, respectively, on both surfaces of the ceramic substrate 201. It may be.
  • the material of the ceramic substrate 101 used in the present invention is not particularly limited thereto, but may include alumina (Al 2 O 3 ), aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), silicon carbide (SiC), and zirconia. (ZrO 2 ) and the like, among these, inexpensive and excellent mechanical strength may be used alumina or aluminum nitride having excellent thermal conductivity.
  • the thickness of the ceramic substrate 101 is not specifically limited, The range of 0.2-1.0 mm which is the thickness of the ceramic substrate normally used can be used.
  • the bonding layer 102 may be disposed to improve adhesion to the ceramic substrate 101, and the bonding layer 102 may include NiCr as a metal having excellent adhesion with the ceramic substrate.
  • the weight ratio of Ni: Cr may be 90:10 to 75:25.
  • the Ni / Cr may be in close contact with the ceramic substrate 101 by varying the ratio of Ni and Cr. The strength can be optimized while minimizing residues that can occur after the process.
  • the thickness of the bonding layer 102 is not particularly limited, but according to an embodiment of the present invention may be in the range of 0.015 to 1.0 ⁇ m. When the thickness of the bonding layer 102 is less than 0.015 ⁇ m, and the thickness thereof is too thin, the adhesion to the ceramic substrate may be inhibited. When the thickness of the bonding layer 102 exceeds 1.0 ⁇ m, the substrate is thinned and unnecessary. Side effects, such as increased resistance, can occur.
  • the method for forming the bonding layer 102 is not particularly limited, but may be a sputtering method, a printing method, or a chemical plating method.
  • the DC sputtering method may be used in view of high film growth rate and easy thickness control. Can be used.
  • the power is 1.0 to 2.0 kW
  • the voltage is 400 to 550 V
  • the current is 2.0 to 4.0 A
  • the amount of Ar is 100 to 300 sccm
  • the pressure is 3.0 to 4.0 mTorr can be used. .
  • the metal layer 103 may be disposed between the bonding layer 102 and the metal foil 104 to be described later to improve adhesion strength of the metal foil 104 to the ceramic substrate 101 and include Cu.
  • the metal layer 103 according to the present invention may be subjected to pre-oxidation before bonding the metal foil 104 to the ceramic substrate 101 including the bonding layer 102, wherein the pre-oxidation is in a temperature range of 100 to 1000 ° C. It can be carried out by heat treatment at.
  • the preoxidation increases the oxygen content present on the surface of the metal layer 103, which may further improve the bonding strength with the metal foil 104.
  • the improvement of the bonding property can reduce the occurrence of micropores present between the interfaces of the layers disposed on the ceramic circuit board, thereby ensuring partial discharge generation and excellent electrical insulation effect.
  • the thickness of the metal layer 103 is not particularly limited thereto, but may be in a range of 0.05 to 1.0 ⁇ m according to one embodiment of the present invention.
  • the thickness of the metal layer 103 is less than 0.05 ⁇ m, the adhesion improvement is insufficient and conversely, when the thickness exceeds 1.0 ⁇ m, there is a problem that the conduction efficiency of the ceramic circuit board is lowered due to the increase in the overall thickness.
  • the method for forming the metal layer 103 is not particularly limited, but may be a sputtering method, a printing method, a chemical plating method, or the like, and the DC sputtering method may be used in view of easy thickness control.
  • the metal layer 103 is disposed on the bonding layer 102, and the metal layer 103 is disposed on the ceramic layer 101.
  • the metal foil and the ceramic substrate are joined by arranging and bonding the metal foil 104.
  • the metal foil 104 may be at least one selected from the group consisting of Cu, Au, Ni, and Ag as a metal having conductivity and ductility, and may preferably include Cu.
  • the metal foil containing Cu may be a rolled copper foil or an electrolytic copper foil.
  • the metal foil 104 used in the present invention may have a 10-point average roughness R z of surface roughness shown in JIS B0601 on both sides of 3.0 ⁇ m or less, 2.0 ⁇ m or less, and 0.3 ⁇ m or less.
  • R z surface roughness shown in JIS B0601 on both sides of 3.0 ⁇ m or less, 2.0 ⁇ m or less, and 0.3 ⁇ m or less.
  • the metal foil having the smooth surface as described above can be disposed using the above-described bonding layer and the metal layer, but also sufficient adhesion property and electrical insulation with the ceramic substrate can be ensured.
  • the thickness of the metal foil 104 is not particularly limited thereto, it may be in the range of 100 to 600 ⁇ m according to one embodiment of the present invention. If the thickness of the metal foil 104 is less than 100 ⁇ m, the thickness thereof may be too thin to affect the durability of the metal foil 104. On the contrary, if the thickness of the metal foil 104 is greater than 600 ⁇ m, the thickness of the metal foil 104 is increased. Due to the increase in resistance, the efficiency of the ceramic circuit board 100 may decrease, and the adhesion force with the metal layer 103 may decrease. By setting the thickness of the metal foil 104 according to one embodiment of the present invention to 100 to 600 ⁇ m or less, the electrical insulating property can be improved together with the durability of the substrate produced by maximizing the adhesive force with the bonding layer 103.
  • It may include disposing a metal foil on the metal layer, and may include pre-oxidizing the metal layer.
  • At least one of the bonding layer and the metal layer may be formed by a sputtering method, a printing method, or a chemical plating method. Among them, the DC sputtering method is most suitable.
  • the pre-oxidation is carried out before the placement of the metal foil, it can be carried out by heat treatment in the temperature range of 100 to 1000 °C.
  • the metal foil may be bonded to the ceramic substrate including the bonding layer and the pre-oxidized metal layer by energy ray irradiation and / or heat treatment of the bonding layer, the metal layer, and the metal foil disposed on the ceramic substrate, In this case, it can be carried out in the 800 to 1200 °C temperature range.
  • the bonding layer, the metal layer, and the metal foil may be disposed on only one surface of the ceramic substrate, but are not limited thereto, and the layers may be formed on both surfaces of the ceramic substrate.
  • the bonding layer 202, the metal layer 203, and the metal foil 204 may be formed on both surfaces of the ceramic substrate 201.
  • the bonding layer 202, the metal layer 203, and the metal foil 204 are formed on one side of the ceramic substrate 201, and at the same time or later, the bonding layer 202 on the other side of the ceramic substrate 201. ),
  • the metal layer 203 and the metal foil 204 can be formed.
  • the bonding layer 202, the metal layer 203, and the metal foil 204 formed on both surfaces of the ceramic substrate 201 are denoted by the same reference numerals for convenience of description, and formed on both surfaces of the ceramic substrate 201.
  • the constituent materials of the bonding layer 202, the metal layer 203, and the metal foil 204 are sufficient as long as they satisfy the scope of the present invention, and are not limited to each other.
  • the physical properties of the ceramic circuit board manufactured by the above method and the ceramic circuit board manufactured by the conventional method such as TCT (partial cycle), partial discharge, bonding strength, and warpage of the board were measured.
  • TCT is a thermal stability test. Specifically, a thermal shock test of 1000 cycles was performed at a temperature range of -55 to 150 ° C., and the number of delaminations of ceramic circuit boards was confirmed by scanning acoustic microscopy.
  • Partial discharge is an insulation test. Specifically, a partial discharge tester (KPD2050, manufactured by Kyukui Denshi Kogyo Co., Ltd.) was used. Specifically, a voltage of 0.50 kV / s from 0 kV to 5 ⁇ in one step was applied to the ceramic circuit board. After increasing the speed and maintaining the voltage of 5 ⁇ for 2 hours in 2 stages, the voltage drops to 4.6 ⁇ at 0.04 kV / s in 3 stages and the voltage of 4.6 ⁇ for 4 hours in 4 stages. The voltage was applied in a pattern of simply dropping the voltage to 0 kV at a rate of 0.46 kV / s. At this time, energization and insulation were examined in step 2, and the discharge charge amount was measured in step 4.
  • KPD2050 manufactured by Kyukui Denshi Kogyo Co., Ltd.
  • the bond strength test was performed by a universal testing machine (UTM), and the substrate warpage test measured the warpage amount of the large ceramic metal bonded substrate using a three-dimensional measuring instrument.
  • UTM universal testing machine
  • an alumina substrate having a thickness of 0.38 mm manufactured by a tape casting method was used.
  • Cu was formed into a 0.1 micrometer thickness by DC sputtering method as a metal layer, and preoxidation was performed at 400 degreeC for 30 minutes.
  • a copper metal foil having an average surface roughness (R z ) of 1.5 ⁇ m and a thickness of 300 ⁇ m was disposed, followed by heat treatment at 1070 ° C. to prepare a metal bonded alumina substrate.
  • a metal bonded alumina substrate was prepared in the same manner as in Example 1 except that the thickness of the metal layer was changed as shown in Table 1 below.
  • a metal-bonded alumina substrate was prepared in the same manner as in Example 1 except that the metal foil was subjected to oxidation treatment at 400 ° C. for 15 minutes instead of pre-oxidation of the metal layer.
  • a metal bonded alumina substrate was produced by directly bonding a copper metal foil having an average surface roughness (R z ) of 1.5 ⁇ m and a thickness of 300 ⁇ m to an alumina substrate having a thickness of 0.38 mm without arranging the bonding layer and the metal layer.
  • a metal bonded alumina substrate was prepared in the same manner as in Example 1 except that the bonding layer was changed to Ti.
  • TCT partial discharge, bond strength, and substrate warpage amount of the Examples and Comparative Examples were measured and shown in Table 1 below.
  • Example 1 Example 2
  • Example 3 Example 4 Comparative Example 1 Comparative Example 2 Comparative Example 3
  • Adhesive layer ⁇ m
  • Metal layer ⁇ m
  • Metal layer preoxidation ⁇ ⁇ ⁇ X X ⁇ ⁇ Bonding Strength (N / mm) 23.7 9.5 3.3 22.4 7.5 2.6 4.3
  • TCT times
  • 90 65 90
  • 90 60
  • Partial discharge (pC) 0.28 0.42 0.25 0.81 2.27 41.22 41.88
  • Substrate Warpage 0.5 0.5 0.5 0.6
  • the ceramic circuit boards of Examples 1 to 4 in which an adhesive layer containing NiCr was disposed between the ceramic substrate and the metal foil, a metal layer was formed, pre-oxidized the metal layer, and the copper metal foil was bonded.
  • overall physical properties such as TCT, partial discharge, bonding strength, and substrate warpage amount were excellent.
  • the composition of the bonding layer differs from that of Comparative Example 1 in which the TCT, the bonding strength, and the substrate warp amount are directly bonded. Significant improvement was found.
  • Example 1 which pre-oxidizes the metal layer, shows excellent partial discharge properties compared to Example 4, which pre-oxidizes the metal foil, thereby improving the bonding properties and reducing the micropores between the interfaces through the pre-oxidation. It was confirmed that the metal layer is more effective.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명은 세라믹 기판, 상기 세라믹 기판 상에 배치되고 NiCr을 포함하는 접합층, 상기 접합층 상에 배치된 금속층; 및 상기 금속층 상에 배치된 금속박을 포함하는 세라믹 회로기판 및 이의 제조방법에 관한 것이다.

Description

세라믹 회로기판 및 이의 제조방법
본 발명은 세라믹 회로기판 및 이의 제조방법에 관한 것으로서, 구체적으로 세라믹 기판, 상기 세라믹 기판 상에 배치되고 NiCr을 포함하는 접합층, 상기 접합층 상에 배치된 금속층, 및 상기 금속층 상에 배치된 금속박을 포함하는 세라믹 회로기판 및 이의 제조방법에 관한 것이다.
최근, 파워일렉트로닉스의 진보에 의해 전력반도체가 집적화, 소형화에 따라 이를 도입한 반도체 소자의 발열량도 증가하고 있다. 이에 발생되는 열을 효율적인 방산을 위해 반도체 소자에서 세라믹 기판과 금속의 접합이 많이 도입되고 있다. 페놀이나 에폭시를 주요 소재로 사용하는 일반 기판과 달리 세라믹 기판은 우수한 절연성 및 방열성을 가지는 알루미나(Al2O3), 질화알루미늄(AlN), 질화규소(Si3N4), 탄화규소(SiC), 지르코니아(ZrO2) 등의 세라믹을 기판 소재로 사용해 높은 온도와 고전류를 잘 견디며 고절연성을 나타낸다. 이 때문에 전력반도체를 비롯하여 절연게이트 양극성 트랜지스터(Insulated gate bipolar transistor(IGBT)), 고출력 발광다이오드(LED), 태양전지 모듈 등 다양한 분야에서 금속을 접합한 세라믹 기판이 사용되고 있다.
세라믹 소재의 기판과 금속을 접합하는 방법에는 Mo-Mn법, 활성금속 접합법, 직접접합법 등이 있다. 예컨대 표면이 산화된 구리 판재를 세라믹 기판에 접촉 배치한 후, 구리의 융점보다는 낮고 구리 및 산소의 공융점보다는 높은 온도로 가열하여 산화구리를 용융시켜 구리 판재를 기판에 직접 접합시키는 직접 접합법(Direct bonding copper: DBC) 이 개발되어 상용화되고 있다.
한편, 보다 많은 열 방출, 강한 내구성 및 향상된 전기적 안정성을 확보하기 위해 금속 회로기판을 납재층을 통하여 접합하는 활성금속 접합법에 의해 제조된 세라믹 회로기판 역시 개발되어 전력반도체에 적용되고 있다. 상기 활성금속 접합법의 경우에는 직접 접합법에 비하여 접합 처리 온도가 낮기 때문에 금속-세라믹이 갖는 잔류응력이 작고, 접합층이 연성 금속이기 때문에 열충격이나 열적변화에 대해서 신뢰성이 크며, 접합시 계면에서 발생하는 미세기공(micro void) 발생이 적어 개선된 전기적인 특성을 나타낸다. 하지만, 활성금속 접합법으로 얻어진 세라믹 회로기판의 경우 활성금속의 접합시 세라믹과의 반응에 의한 반응층이 형성되는데 이때 반응층의 구조가 취약하여 기계적 강도가 저하되는 문제가 발생한다.
이에 활성금속 접합법의 문제를 극복하기 위해 접합층에 대한 다양한 연구가 진행되고 있지만 기계적 물성, 신뢰성 면에서 얻어지는 효과가 충분치 않다.
[선행기술문헌]
[특허문헌]
대한민국 특허공개 제2013-0132684호
대한민국 등록특허 제10-0867756호
본 발명은 내구성, 열적 신뢰성 및 전기 절연성이 개선된 세라믹 회로기판 및 상기 세라믹 회로기판의 제조방법을 제공한다.
본 발명의 일 실시형태에 따른 세라믹 회로기판은,
세라믹 기판;
상기 세라믹 기판 상에 배치되고 NiCr을 포함하는 접합층;
상기 접합층 상에 배치된 금속층; 및
상기 금속층 상에 배치된 금속박을 포함하고, 상기 접합층의 Ni:Cr의 중량비는 90:10 내지 75:25이다.
본 발명의 일 실시형태에 따른 세라믹 회로기판의 각 부재가 "배치"된다는 것은, 당해 부재가 그 아래의 부재 위에 배치되는 것이면 족한 것이고, 본 발명의 기술 사상을 일탈하지 않는다면 그 사이에 다른 부재(예컨대, 다른 기능성 층을 포함)가 개재되는 것을 배제하는 것은 아니다.
본 발명의 일 실시형태에서 상기 세라믹 기판은 알루미나(Al2O3), 질화알루미늄(AlN), 질화규소(Si3N4) 또는 탄화규소(SiC), 및 지르코니아(ZrO2)로 이루어진 군에서 선택되는 1종 이상을 포함한다.
또한, 본 발명의 일 실시형태에 의하면, 상기 접합층의 두께는 0.015 내지 1.0 ㎛ 범위 내이다.
또한, 본 발명의 일 실시형태에서 상기 금속층은 Cu를 포함하고, 상기 금속층의 두께는 0.05 내지 1.0 ㎛ 범위 내이다.
또한, 본 발명의 일 실시형태에 의하면, 상기 금속박은 Cu, Au, Ni 및 Ag로 이루어진 군에서 선택되는 1종 이상을 포함하며, 상기 금속박의 두께는 100 내지 600 ㎛ 범위 내이다.
또한, 본 발명의 일 실시형태에서 특별히 이에 제한되지는 않지만, 상기 금속박의 적어도 어느 하나의 표면, 보다 구체적으로는 두 표면 모두의 표면 조도(Rz)가 3.0㎛ 이하일 수 있다.
또한, 본 발명의 세라믹 회로기판 상에 전자부품이 실장될 수 있으며, 파워모듈 등 산업분야에 이용될 수 있다.
본 발명의 다른 일 실시형태에 따라 하기와 같이, 세라믹 회로기판의 제조방법을 제공하는데, 이 제조방법은
세라믹 기판 상에 NiCr을 포함하는 접합층을 배치하고,
상기 접합층 상에 금속층을 배치하며,
상기 금속층 상에 금속박을 배치하는 것을 포함하고,
상기 금속층에 예비산화를 실시하는 것을 포함하는 것이다.
상기 접합층 및 금속층 중 적어도 어느 하나는 스퍼터링법, 인쇄법 및 화학도금법으로 이루어진 군으로부터 선택되는 방법에 의해서 형성될 수 있다.
또한, 상기 예비산화는 100 내지 1000℃의 온도 범위에서 열처리하여 실시될 수 있다.
본 발명의 세라믹 회로기판은 우수한 기계적 물성과 함께 전기적 신뢰성이 향상되어 있어 세라믹 기판에 접합된 금속막이 반복적인 열방출에도 박리되지 않으며 우수한 절연성이 확보되므로 다양한 분야의 반도체 소자에 적용할 수 있다.
도 1은 본 발명의 일 실시형태에 의한 세라믹 회로기판의 단면 형상을 나타내는 단면도이다.
도 2는 본 발명의 또 다른 실시형태에 의한 세라믹 회로기판의 단면 형상을 나타내는 단면도이다.
본 발명의 일 실시형태에 따른 세라믹 회로 기판(100)은 도 1에서 나타내는 바와 같이 세라믹 기판(101)과, 상기 세라믹 기판(101) 상에 배치되고 NiCr을 포함하는 접합층(102)과, 상기 접합층(102) 상에 배치된 금속층(103)과, 상기 금속층(103) 상에 배치된 금속박(104)를 포함하고, 상기 접합층의 Ni:Cr의 중량비는 90:10 내지 75:25인 것일 수 있다.
본 발명의 또 다른 실시형태에 따른 세라믹 회로 기판(200)은 도 2에서 나타내는 바와 같이 세라믹 기판(201)의 한쪽 면뿐만이 아니라 양쪽 면에 접합층/금속층/금속박의 구조를 포함할 수 있는데, 구체적으로 세라믹 기판(201)을 중심으로 양면에 각각 접합층(202)과, 상기 접합층(202) 상에 배치된 금속층(203)과 상기 금속층(203) 상에 배치된 금속박(204)을 포함할 수도 있다.
이하, 본 발명의 세라믹 회로 기판 각 부재에 대하여, 편의를 위하여 도 1을 참조로 하여 설명한다.
<세라믹 기판>
먼저 본 발명에 사용되는 세라믹 기판(101) 재료로는 특별히 이에 제한되지는 않지만, 알루미나(Al2O3), 질화알루미늄(AlN), 질화규소(Si3N4), 탄화규소(SiC), 지르코니아(ZrO2) 등을 들 수 있는데, 이 중에서도 저렴하고 기계적 강도가 우수한 알루미나 또는 열전도도가 우수한 질화알루미늄을 사용할 수 있다. 세라믹 기판(101)의 두께는 특별하게 한정되지는 않지만, 통상적으로 사용되는 세라믹 기판의 두께인 0.2 내지 1.0mm 의 범위를 사용할 수 있다.
<접합층>
상기 세라믹 기판(101)과 밀착성 향상을 위해 접합층(102)을 배치하고, 상기 접합층(102)은 세라믹 기판과 접착력이 우수한 금속으로 NiCr을 포함할 수 있다.
또한, 상기 접합층(102)에 포함되는 NiCr에 있어서, Ni:Cr의 중량비는 90:10 내지 75:25 일 수 있으며, 이와 같이 Ni와 Cr의 비율을 달리하여 세라믹 기판(101)에 대한 밀착 강도를 최적화하면서도 공정 진행 후 발생할 수 있는 잔류물을 최소화할 수 있다.
상기 접합층(102)의 두께는 특별히 이에 제한되지는 않지만, 본 발명의 일 실시형태에 의하면 0.015 내지 1.0 ㎛ 범위 내일 수 있다. 상기 접합층(102)의 두께가 0.015 ㎛ 미만이며, 그 두께가 너무 얇아 세라믹 기판과의 접착력이 저해될 수 있고, 상기 접합층(102)의 두께가 1.0 ㎛를 초과하면, 기판의 박형화, 불필요한 저항 증가 등 부작용이 발생할 수 있다.
상기 접합층(102)을 형성하기 위한 방법으로는 특별히 이에 제한되지는 않지만, 스퍼터링법, 인쇄법 또는 화학도금법 등을 들 수 있는데, 막 성장 속도가 높고 두께 조절이 용이하다는 점에서 DC 스퍼터링법을 사용할 수 있다.
상기 DC 스퍼터링 방법에서의 조건으로는, 전력은 1.0 내지 2.0 kW, 전압은 400 내지 550 V, 전류는 2.0 내지 4.0 A이며, Ar량은 100 내지 300 sccm, 압력은 3.0 내지 4.0 mTorr을 사용할 수 있다.
<금속층>
상기 금속층(103)은 상기 접합층(102)과 후술하는 금속박(104) 사이에 배치되어 금속박(104)의 상기 세라믹 기판(101)과의 밀착 강도를 향상시키며 Cu를 포함할 수 있다.
본 발명에 따른 금속층(103)은 상기 금속박(104)을 접합층(102)을 포함하는 세라믹 기판(101)에 접합시키기 전에 예비산화를 실시할 수 있으며, 이때 예비산화는 100 내지 1000 ℃ 온도 범위에서 열처리를 통해 수행할 수 있다. 상기 예비산화는 금속층(103) 표면에 존재하는 산소 함량을 증가시키며 이는 금속박(104)과의 접합 강도를 보다 향상시킬 수 있다. 이러한 접합 물성의 개선은 세라믹 회로 기판 상에 배치된 층들의 계면 사이에 존재하는 미세기공을 감소시킴으로써 부분 방전 발생 억제 및 우수한 전기 절연 효과를 확보할 수 있다.
상기 금속층(103)의 두께는 특별히 이에 제한되지는 않지만, 본 발명의 일 실시형태에 의하면 0.05 내지 1.0 ㎛ 범위 내일수 있다. 상기 금속층(103)의 두께가 0.05 ㎛ 미만인 경우, 밀착력 개선이 미비하고 반대로 1.0 ㎛를 초과하는 경우 전체적인 두께 증가로 인해 세라믹 회로 기판의 전도 효율이 저하되는 문제가 있다.
상기 금속층(103)을 형성하기 위한 방법으로는 특별히 이에 제한되지는 않지만, 스퍼터링법, 인쇄법 또는 화학도금법 등을 들 수 있는데, 두께 조절이 용이하다는 점에서 DC 스퍼터링법을 사용할 수 있다.
<금속박>
상기 세라믹 기판(101)에 스퍼터링, 인쇄 방법 등으로 NiCr을 포함하는 접합층(102)을 배치한 후, 상기 접합층(102) 상에 금속층(103)을 배치하고, 상기 금속층(103) 상에 금속박(104)을 배치하여 접합함으로써 금속박과 세라믹 기판을 접합시킨다.
상기 금속박(104)은 도전성 및 연성을 갖는 금속으로서 Cu, Au, Ni 및 Ag로 이루어진 군에서 선택되는 1종 이상일 수 있으며, 바람직하게는 Cu를 포함할 수 있다. 상기 Cu를 포함하는 금속박은 압연 동박 또는 전해 동박일 수 있다.
본 발명에서 사용되는 금속박(104)은 표면 조도가 JIS B0601에 나타낸 10점 평균 조도(Rz)가 양면 모두 3.0 ㎛ 이하이거나, 2.0 ㎛ 이하, 0.3 ㎛ 이하일 수 있다. 본 발명에서는 상기와 같이 매끄러운 표면을 지닌 금속박을 전술한 접합층 및 금속층을 이용하여 배치할 수 있을 뿐만 아니라 세라믹 기판과의 충분한 밀착 특성 및 전기 절연성을 확보할 수 있다.
상기 금속박(104)의 두께는 특별히 이에 제한되지는 않지만, 본 발명의 일 실시형태에 의하면 100 내지 600 ㎛ 범위 내일 수 있다. 상기 금속박(104)의 두께가 100 ㎛ 미만이면 그 두께가 너무 얇아 금속박(104)의 내구성에 영향을 미칠 수 있으며, 반대로 상기 금속박(104)의 두께가 600 ㎛ 초과이면 금속박(104)의 두께 증가로 인한 저항의 증가로 세라믹 회로 기판(100)의 효율이 떨어질 수 있고, 금속층(103)과의 접착력이 저하될 수 있다. 본 발명의 일 실시형태에 따른 금속박(104)의 두께를 100 내지 600 ㎛ 이내로 함으로써 접합층(103)과의 접착력을 최대로 하여 생성되는 기판의 내구성과 함께 전기 절연성을 향상시킬 수 있다.
본 발명의 세라믹 회로기판을 제조하는 방법은,
세라믹 기판 상에 NiCr을 포함하는 접합층을 배치하고,
상기 접합층 상에 금속층을 배치하며,
상기 금속층 상에 금속박을 배치하는 것을 포함하고, 상기 금속층에 예비산화를 실시하는 것을 포함할 수 있다.
상기 접합층 및 금속층의 배치에 있어서 적어도 어느 하나는 스퍼터링법, 인쇄법 또는 화학도금법으로 형성될 수 있는데, 이 중에서도 DC 스퍼터링법이 가장 적합하다.
상기 예비산화는 금속박의 배치 이전에 실시되며, 100 내지 1000 ℃ 온도 범위에서 열처리를 통해 수행할 수 있다.
또한, 상기 세라믹 기판 상에 배치된 접합층, 금속층 및 금속박에 대한 에너지선 조사 및/또는 열처리에 의해 상기 금속박을 접합층 및 예비산화된 금속층을 포함하는 세라믹 기판에 접합시킬 수 있으며, 열처리를 이용하는 경우, 800 내지 1200 ℃ 온도 범위에서 수행할 수 있다.
본 발명의 일 실시형태에 의하면, 상기 접합층, 금속층 및 금속박은 세라믹 기판 상의 한쪽 면에만 배치될 수 있지만, 이에 제한되지 않으며, 세라믹 기판의 양면 모두에서 상기 층들이 형성될 수 있다. 일례로, 도 2에 도시한 바와 같이, 세라믹 기판(201)의 양면에 접합층(202), 금속층(203) 및 금속박(204)이 각각 형성될 수 있다. 구체적으로, 세라믹 기판(201)의 한쪽 면에 접합층(202), 금속층(203) 및 금속박(204)을 형성하고, 이와 동시에 또는 이후에 세라믹 기판(201)의 다른쪽 면에 접합층(202), 금속층(203) 및 금속박(204)을 형성할 수 있다.
도 2에서는 세라믹 기판(201)을 중심으로 양쪽 면에 형성되는 접합층(202), 금속층(203) 및 금속박(204)을 설명의 편의를 위하여 동일 부호로 기재한 것이며, 상기 양쪽 면에 형성되는 각각의 접합층(202), 금속층(203) 및 금속박(204)의 구성 물질은 본 발명의 범위 내를 만족하는 것이라면 족하고, 상호 완전 동일한 것으로 한정하는 것은 아니다.
상기 방법으로 제조한 세라믹 회로기판과 종래 방법으로 제조한 세라믹 회로기판의 TCT(thermal cycle test), 부분 방전(partial discharge), 접합 강도 및 기판 휨량(warpage) 등의 물성을 측정해 보았다.
TCT는 열적 안정성 테스트로, 구체적으로 -55 내지 150 ℃ 온도 범위에서 1000 싸이클의 열충격 테스트를 실시하여 세라믹 회로기판의 박리(delamination)가 발생하는 횟수를 초음파 현미경(scanning acoustic microscopy)으로 확인하였다.
부분 방전은 절연성 테스트로, 구체적으로 부분 방전 시험기(KPD2050, 기꾸스이 덴시 고교(주) 제조)를 사용하였으며 구체적으로, 세라믹 회로기판에 전압을 1단계로 0 ㎸로부터 5 ㎸까지 0.50 ㎸/s의 속도로 상승시키고 2단계로 5 ㎸의 전압을 일정 시간동안 유지한 뒤, 3단계로 0.04 ㎸/s의 속도로 4.6 ㎸까지 강하시키고 4단계로 4.6 ㎸의 전압을 일정 시간 동안 유지하고 5단계로 0.46 ㎸/s의 속도로 0 ㎸까지의 단순하게 전압을 강하시키는 패턴으로 인가하였다. 이때 2단계에서 통전과 절연은 검사하였으며, 4단계에서 방전 전하량을 측정하였다.
또한, 접합 강도 테스트는 UTM(universal testing machine)으로 실시하였고, 기판 휨량 테스트는 3차원 측정기로 대형 세라믹 금속접합 기판의 휨량을 측정하였다.
이하, 본 발명을 하기와 같은 실시예에 의거하여 더욱 상세하게 설명한다. 단, 하기 실시예들은 본 발명을 예시하기 위한 것일뿐, 본 발명이 이들 실시예들에 의해 한정되는 것은 아니다.
실시예 및 비교예
실시예 1 내지 4 및 비교예 1 내지 3: 금속접합 알루미나(Al2O3) 기판의 제조 및 물성 평가
[실시예 1]
세라믹 기판으로는 테이프 캐스팅(tape casting) 방법에 의해 제조된 두께 0.38 ㎜의 알루미나 기판을 사용하였으며, 접합층으로는 NixCr1 -x(x=0.8)을 DC 스퍼터링법으로 0.05 ㎛ 두께로 형성하였다. 이어서 금속층으로는 Cu를 DC 스퍼터링법으로 0.1 ㎛ 두께로 형성하고 400 ℃서 30 분간 예비산화를 실시하였다. 예비산화한 금속층 상에 평균 표면 조도(Rz)가 1.5 ㎛이고 두께가 300 ㎛인 구리 금속박을 배치한 뒤 1070 ℃서 열처리하여 접합시켜 금속접합 알루미나 기판을 제조하였다.
[실시예 2 및 3]
금속층의 두께를 하기 표 1에 나타낸 바와 같이 변경한 것을 제외하고는 실시예 1과 동일한 방법으로 금속접합 알루미나 기판을 제조하였다.
[실시예 4]
금속층의 예비산화 대신 금속박을 400 ℃서 15분간 산화 처리를 수행한 것을 제외하고는 실시예 1과 동일한 방법으로 금속접합 알루미나 기판을 제조하였다.
[비교예 1]
접합층 및 금속층을 배치하지 않고 두께 0.38 ㎜의 알루미나 기판에 평균 표면 조도(Rz)가 1.5 ㎛이고 두께가 300 ㎛인 구리 금속박을 직접 접합법을 사용하여 금속접합 알루미나 기판을 제조하였다.
[비교예 2]
접합층을 Ti로 변경한 것을 제외하고는 실시예 1과 동일한 방법으로 금속접합 알루미나 기판을 제조하였다.
[비교예 3]
접합층을 NixCr1 -x(x=0.95)로 변경한 것을 제외하고는 실시예 1과 동일한 방법으로 금속접합 알루미나 기판을 제조하였다.
상기 실시예 및 비교예의 TCT, 부분 방전, 접합 강도 및 기판 휨량을 측정하여 하기 표 1에 나타내었다.
실시예 1 실시예 2 실시예 3 실시예 4 비교예 1 비교예 2 비교예 3
접착층 (㎛) 0.05 0.05 0.05 0.05 - 0.05 0.05
금속층 (㎛) 0.1 0.5 1.0 0.1 - 1.0 1.0
금속층 예비산화 ○ ○ ○ X X ○ ○
접합강도 (N/mm) 23.7 9.5 3.3 22.4 7.5 2.6 4.3
TCT (회) 90 65 55 90 60 60 60
부분 방전 (pC) 0.28 0.42 0.25 0.81 2.27 41.22 41.88
기판 휨량 (mm) 0.5 0.5 0.5 0.6 1 0.7 0.7
*TCT 테스트: -55 내지 150 ℃ 1,000 Cycle
*부분 방전 테스트: 4.6 ㎸에서 방전 전하량
*기판 휨량 테스트: 최대 휨량-최소 휨량
상기 표 1에서 보는 바와 같이, 세라믹 기판과 금속박 사이에 NiCr을 포함하는 접착층을 배치하고 금속층을 형성한 후 상기 금속층을 예비산화하고 구리 금속박을 접합시킨 실시예 1 내지 4의 세라믹 회로기판이 비교예 1 내지 3에 비해 TCT, 부분 방전, 접합 강도, 기판 휨량 등 전반적인 물성이 우수하였다.
구체적으로, 세라믹 회로 기판의 내구성에 있어서, 본 발명에서와 같은 NiCr을 접합층으로 사용한 경우 TCT, 접합 강도, 기판 휨량이 직접 접합한 비교예 1과 접합층의 조성이 상이한 비교예 2 및 3보다 크게 향상됨을 확인할 수 있었다. 아울러, 예비산화에 있어서, 금속층에 예비산화를 실시한 실시예 1이 금속박을 예비산화한 실시예 4에 비해 우수한 부분 방전 물성을 나타내며 이를 통해 예비산화를 통한 접합 물성 개선 및 계면 사이의 미세기공 감소가 금속층에 보다 효과적임을 확인할 수 있었다.
[부호의 설명]
100, 200: 세라믹 회로기판
101, 201: 세라믹 기판
102, 202: 접합층
103, 203: 금속층
104, 204: 금속박

Claims (12)

  1. 세라믹 기판;
    상기 세라믹 기판 상에 배치되고 NiCr을 포함하는 접합층;
    상기 접합층 상에 배치된 금속층; 및
    상기 금속층 상에 배치된 금속박을 포함하고,
    상기 접합층의 Ni:Cr의 중량비는 90:10 내지 75:25인 세라믹 회로기판.
  2. 청구항 1에 있어서,
    상기 세라믹 기판은 알루미나(Al2O3), 질화알루미늄(AlN), 질화규소(Si3N4) 또는 탄화규소(SiC), 및 지르코니아(ZrO2)로 이루어진 군에서 선택되는 1종 이상을 포함하는 것인 세라믹 회로기판.
  3. 청구항 1에 있어서,
    상기 금속층은 Cu를 포함하는 것인 세라믹 회로기판.
  4. 청구항 1에 있어서,
    상기 금속박은 Cu, Au, Ni 및 Ag로 이루어진 군에서 선택되는 1종 이상을 포함하는 것인 세라믹 회로기판.
  5. 청구항 1에 있어서,
    상기 접합층의 두께는 0.015 내지 1.0 ㎛ 범위인 세라믹 회로기판.
  6. 청구항 1에 있어서,
    상기 금속층의 두께는 0.05 내지 1.0 ㎛ 범위인 세라믹 회로기판.
  7. 청구항 1에 있어서,
    상기 금속박의 두께는 100 내지 600 ㎛ 범위인 세라믹 회로기판.
  8. 청구항 1에 있어서,
    상기 금속박의 적어도 어느 하나의 표면의 표면 조도(Rz)가 3.0 ㎛ 이하인 것인 세라믹 회로기판.
  9. 청구항 1 내지 청구항 8 중 어느 한 항의 세라믹 회로기판 상에 전자부품이 실장되어 있는 전자 소재.
  10. 세라믹 기판 상에 NiCr을 포함하는 접합층을 배치하고,
    상기 접합층 상에 금속층을 배치하며,
    상기 금속층 상에 금속박을 배치하는 것을 포함하고,
    상기 금속층에 예비산화를 실시하는 것인 세라믹 회로기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 접합층 및 금속층 중 적어도 어느 하나는 스퍼터링법, 인쇄법 및 화학도금법으로 이루어진 군으로부터 선택되는 방법에 의해서 형성되는 것인 세라믹 회로기판의 제조방법.
  12. 청구항 10에 있어서,
    상기 예비산화는 100 내지 1000 ℃ 온도 범위에서 열처리하여 실시되는 것인 세라믹 회로기판의 제조방법.
PCT/KR2017/000153 2016-01-11 2017-01-05 세라믹 회로기판 및 이의 제조방법 Ceased WO2017122966A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0003313 2016-01-11
KR1020160003313A KR101816983B1 (ko) 2016-01-11 2016-01-11 세라믹 회로기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
WO2017122966A1 true WO2017122966A1 (ko) 2017-07-20

Family

ID=59311950

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/000153 Ceased WO2017122966A1 (ko) 2016-01-11 2017-01-05 세라믹 회로기판 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR101816983B1 (ko)
WO (1) WO2017122966A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118574800A (zh) * 2021-12-30 2024-08-30 铜材料公司 铜接合氮化物基板用铜接合层镍合金组合物

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000391B1 (ko) * 1989-10-25 1996-01-06 가부시끼가이샤 미하마 세이사꾸쇼 오존가스를 사용한 치료기
JP2005317836A (ja) * 2004-04-30 2005-11-10 Nitto Denko Corp 配線回路基板およびその製造方法
KR100867756B1 (ko) * 2008-04-03 2008-11-10 주식회사 케이아이자이맥스 고속/고밀도 마그네트론 스퍼터링 법을 이용한 세라믹인쇄회로기판의 원판 제조 방법
KR20120123451A (ko) * 2010-01-22 2012-11-08 후루카와 덴키 고교 가부시키가이샤 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
KR101427636B1 (ko) * 2013-04-10 2014-08-07 주식회사 아모센스 엘이디 기판 및 이의 제조 방법과 엘이디 기판을 포함하는 엘이디 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000391B1 (ko) * 1989-10-25 1996-01-06 가부시끼가이샤 미하마 세이사꾸쇼 오존가스를 사용한 치료기
JP2005317836A (ja) * 2004-04-30 2005-11-10 Nitto Denko Corp 配線回路基板およびその製造方法
KR100867756B1 (ko) * 2008-04-03 2008-11-10 주식회사 케이아이자이맥스 고속/고밀도 마그네트론 스퍼터링 법을 이용한 세라믹인쇄회로기판의 원판 제조 방법
KR20120123451A (ko) * 2010-01-22 2012-11-08 후루카와 덴키 고교 가부시키가이샤 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
KR101427636B1 (ko) * 2013-04-10 2014-08-07 주식회사 아모센스 엘이디 기판 및 이의 제조 방법과 엘이디 기판을 포함하는 엘이디 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118574800A (zh) * 2021-12-30 2024-08-30 铜材料公司 铜接合氮化物基板用铜接合层镍合金组合物

Also Published As

Publication number Publication date
KR20170083874A (ko) 2017-07-19
KR101816983B1 (ko) 2018-01-09

Similar Documents

Publication Publication Date Title
US11430727B2 (en) Ceramic circuit substrate
WO2002067324A1 (en) Member for electronic circuit, method for manufacturing the member, and electronic part
WO2020036452A1 (ko) 접합강도가 우수한 질화물 세라믹스 활성금속 브레이징 기판의 제조방법
WO2010011009A1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈 및 전자부품 모듈용 금속 기판 제조방법
WO2018133069A1 (zh) Igbt模组及其制造方法
WO2022045694A1 (ko) 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
WO2013002460A1 (ko) 고방열성 광소자용 기판 및 그 제조방법
WO2022250358A1 (ko) 인버터 파워모듈
WO2010114238A2 (ko) 회로 기판 및 그 제조 방법
WO2009145461A2 (ko) 세라믹 인쇄회로기판의 원판 및 그 원판의 제조 방법
WO2021235721A1 (ko) 세라믹 회로 기판의 제조방법
WO2017122966A1 (ko) 세라믹 회로기판 및 이의 제조방법
WO2020159031A1 (ko) 전력 반도체 모듈 패키지 및 이의 제조방법
WO2022203288A1 (ko) 파워모듈 및 그 제조방법
WO2021162369A1 (ko) 파워모듈 및 그 제조방법
WO2017069398A1 (ko) 세라믹 회로기판 및 이의 제조방법
WO2023033425A1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
WO2018135755A2 (ko) 세라믹 회로기판 및 이의 제조방법
JP2000119071A (ja) 半導体装置用セラミックス基板
JP3794454B2 (ja) 窒化物セラミックス基板
WO2024151029A1 (ko) 방열기판 패키지 제조방법
JPH0568877B2 (ko)
US20220258293A1 (en) Attachment and detachment device
WO2017065407A1 (ko) 세라믹 회로기판 및 이의 제조방법
WO2024128770A1 (ko) 세라믹 기판의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17738595

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17738595

Country of ref document: EP

Kind code of ref document: A1