WO2017110198A1 - 弾性波装置 - Google Patents

弾性波装置 Download PDF

Info

Publication number
WO2017110198A1
WO2017110198A1 PCT/JP2016/079478 JP2016079478W WO2017110198A1 WO 2017110198 A1 WO2017110198 A1 WO 2017110198A1 JP 2016079478 W JP2016079478 W JP 2016079478W WO 2017110198 A1 WO2017110198 A1 WO 2017110198A1
Authority
WO
WIPO (PCT)
Prior art keywords
acoustic wave
wave element
bumps
elastic wave
wave device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/079478
Other languages
English (en)
French (fr)
Inventor
高田　忠彦
矢田　優
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to KR1020187010125A priority Critical patent/KR102091424B1/ko
Priority to CN201680062237.XA priority patent/CN108352822B/zh
Publication of WO2017110198A1 publication Critical patent/WO2017110198A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0438—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Definitions

  • the present invention relates to an acoustic wave device in which a plurality of acoustic wave elements are mounted on a package substrate.
  • an elastic wave element having a relatively large plane area in plan view and an elastic wave element having a relatively small plane area are the same size metal. It is mounted on the package substrate using bumps.
  • the metal bumps are easily affected by strain due to thermal stress. Therefore, a large thermal stress is applied to the metal bump of the elastic wave element having a relatively large plane area, and the metal bump of the elastic wave element having a relatively large plane area may be peeled off.
  • An object of the present invention is to provide an elastic wave device in which even when heat is applied, metal bumps of an elastic wave element having a relatively large plane area are difficult to peel off.
  • An acoustic wave device includes a package substrate, a first acoustic wave element mounted on the package substrate via a first metal bump, and a second metal bump on the package substrate. And covers the second acoustic wave element having a smaller plane area in plan view than the first acoustic wave element, and covers the first acoustic wave element and the second acoustic wave element. And the first metal bump is larger than the second metal bump.
  • the package substrate is made of a ceramic substrate or a printed substrate.
  • the planar area in plan view is smaller in the second metal bump than in the first metal bump.
  • the first and second metal bumps there are a plurality of the first and second metal bumps, respectively, and the first and second acoustic wave elements include the plurality of first metals.
  • the sealing resin layer does not reach the region surrounded by the bumps and the region surrounded by the plurality of second metal bumps.
  • the first elastic wave element includes a first piezoelectric substrate having a pair of main surfaces and side surfaces connecting the main surfaces, and the first piezoelectric element.
  • a first IDT electrode provided on the substrate, wherein the second acoustic wave element includes a second piezoelectric substrate having a pair of main surfaces and side surfaces connecting the main surfaces, and the second piezoelectric element.
  • a first IDT electrode provided on the substrate, wherein the first acoustic wave element includes an outer surface of the sealing resin layer and an outer surface of the first piezoelectric substrate facing the outer surface.
  • the smallest distance among the distances between the side surface and the side surface closest to the first metal bump is defined as a first sealing width
  • the sealing resin layer An outer side surface and a side surface of the second piezoelectric substrate facing the outer side surface;
  • the second sealing width is wider than the first sealing width. In this case, the peeling of the bump due to heat is less likely to occur.
  • the metal bump is an Au bump or a solder bump.
  • the first acoustic wave element is a first bandpass filter
  • the second acoustic wave element is a second bandpass filter.
  • the pass band of the first band-pass filter is located on the lower frequency side than the pass band of the second band-pass filter.
  • the elastic wave device further includes a semiconductor element electrically connected to at least one of the first elastic wave element and the second elastic wave element.
  • the acoustic wave device According to the acoustic wave device according to the present invention, even if an acoustic wave element having a large plane area and an acoustic wave element having a small plane area are mounted on a package substrate, Peeling of metal bumps is difficult to occur.
  • FIG. 1A and 1B are a front sectional view of an acoustic wave device according to the first embodiment of the present invention and a plan view of the acoustic wave device of the first embodiment except for a sealing resin layer.
  • FIG. FIG. 2 is a diagram showing the relationship between the bump diameter, the number of cycles in the heat shock test, and the failure rate.
  • FIG. 3 is a diagram showing the relationship between the element size and bump size of the acoustic wave elements of Experimental Examples 1 to 4 and the maximum principal stress on the bump upper surface at ⁇ 40 ° C. after mounting.
  • FIG. 4 is a schematic plan view for explaining the positional relationship between bumps and electrode lands in Experimental Examples 1 to 4 shown in FIG.
  • FIG. 5 (a) to 5 (d) are schematic partial cutaway front cross-sectional views for explaining the deformation and fracture mechanism of the metal bump when thermal stress is applied.
  • FIG. 6 is a diagram showing the relationship between the sealing width and the maximum principal stress on the upper surface of the Au bump at ⁇ 40 ° C. after mounting.
  • FIG. 7 is a schematic front cross-sectional view for explaining a sealing width in a module component.
  • FIG. 1A is a front cross-sectional view of an elastic wave device according to a first embodiment of the present invention
  • FIG. 1B shows a sealing resin layer in the elastic wave device of the first embodiment. It is a top view removed and shown.
  • the acoustic wave device 1 has a package substrate 2.
  • the package substrate 2 has first and second main surfaces 2a and 2b facing each other.
  • the package substrate 2 is made of alumina.
  • the material of the package substrate 2 other insulating ceramics, synthetic resins, or the like may be used. That is, the package substrate may be made of a ceramic substrate or a printed substrate.
  • a plurality of electrode lands 3a, 3b, 4a and 4b are provided on the first main surface 2a of the package substrate 2.
  • the electrode lands 3a, 3b, 4a, 4b are made of an appropriate metal such as W, Mo, Ag, Cu, or an alloy mainly composed of these.
  • the first and second acoustic wave elements 11 and 12 are mounted on the package substrate 2.
  • the acoustic wave device 1 is a duplexer having first and second bandpass filters.
  • the first acoustic wave element 11 has a first piezoelectric substrate 13.
  • the first piezoelectric substrate 13 has first and second main surfaces 13a and 13b facing each other, and side surfaces 13c to 13f connecting the first main surface 13a and the second main surface 13b.
  • An IDT electrode 14 is provided on the first main surface 13a.
  • FIG. 1A only the IDT electrode 14 is illustrated, but a plurality of IDT electrodes are provided on the first main surface 13a in order to form a plurality of acoustic wave resonators. Thereby, the first band-pass filter is configured.
  • Terminal electrodes 15a and 15b are provided on the first main surface 13a.
  • the terminal electrodes 15a and 15b are joined to the electrode lands 3a and 3b by first Au bumps 16a and 16b as metal bumps.
  • first Au bumps 16a and 16b as metal bumps.
  • FIG. 1B on the first main surface 13a of the first piezoelectric substrate 13, six first Au bumps 16a to 16f are arranged. That is, the first acoustic wave element 11 is mounted on the package substrate 2 using the first Au bumps 16a to 16f in a face-down manner.
  • the plane area of the second acoustic wave element 12 when viewed in plan is smaller than that of the first acoustic wave element 11.
  • the second acoustic wave element 12 has a second piezoelectric substrate 23.
  • the second piezoelectric substrate 23 has first and second main surfaces 23a and 23b facing each other. Further, as shown in FIG. 1B, the second piezoelectric substrate 23 has side surfaces 23c to 23f.
  • the IDT electrode 24 is provided on the first main surface 23 a of the second piezoelectric substrate 23. Also in the second acoustic wave element 12, a plurality of IDT electrodes are provided on the first main surface 23 a of the second piezoelectric substrate 23. Thereby, the second band-pass filter is configured.
  • the pass bands of the first band pass filter and the second band pass filter are the first pass band and the second pass band, respectively.
  • the first pass band is located on the lower frequency side than the second pass band. Therefore, the electrode finger pitch of the IDT electrode 14 is larger than the electrode finger pitch of the IDT electrode 24.
  • the elastic wave element located on the low frequency side is larger in size. Therefore, in this embodiment, the plane area of the second piezoelectric substrate 23 is smaller than the plane area of the first piezoelectric substrate 13.
  • Terminal electrodes 25 a and 25 b are provided on the first main surface 23 a of the second piezoelectric substrate 23.
  • the terminal electrodes 25a and 25b are joined to the electrode lands 4a and 4b by second Au bumps 26a and 26b as metal bumps.
  • second Au bumps 26a and 26b are provided on the lower surface of the second piezoelectric substrate 23.
  • the second acoustic wave element 12 is also mounted on the package substrate 2 in a face-down manner.
  • the first and second piezoelectric substrates 13 and 23 are made of a piezoelectric single crystal or a piezoelectric ceramic such as LiTaO 3 or LiNbO 3 .
  • the IDT electrodes 14 and 24 and the terminal electrodes 15a, 15b, 25a, and 25b are made of an appropriate metal such as Al, Cu, Ag, or an alloy mainly composed of these.
  • a sealing resin layer 5 is provided so as to cover the first and second acoustic wave elements 11 and 12.
  • the sealing resin layer 5 is made of an appropriate synthetic resin such as an epoxy resin.
  • the sealing resin layer 5 does not reach the area surrounded by the plurality of first Au bumps 16a to 16f and the area surrounded by the plurality of second Au bumps 26a to 26f. This is to form the hollow spaces A and B.
  • the feature of the acoustic wave device 1 is that the first Au bumps 16a to 16f as the first metal bumps are larger than the second Au bumps 26a to 26f as the second metal bumps. That is, in the relatively large first elastic wave element 11, the first Au bumps 16a to 16f used are the second metal bumps used in the relatively small second elastic wave element 12. Larger than the second Au bumps 26a to 26f. As a result, even if a thermal shock is applied during reflow, heat shock testing, or actual use, the first Au bumps 16a to 16f and the second Au bumps 26a to 26f are unlikely to peel off due to thermal stress. This will be described with reference to FIGS.
  • the size of the first Au bumps 16a to 16f and the second Au bumps 26a to 26f is the same as that of the first Au bumps 16a to 16f when seen in plan view and the second Au bumps 26a to 26f. It is determined by the plane area of the Au bumps 26a to 26f. Therefore, the size of the Au bumps may be determined by the size of the diameters of the Au bumps 16a to 16f and 26a to 26f proportional to the plane area.
  • the inventors of the present application have used the relatively large first Au bumps 16a to 16f on the first elastic wave element 11 side having a relatively large size. For example, it has been found that the peeling of the first Au bumps 16a to 16f can be effectively suppressed.
  • FIG. 2 is a diagram showing the relationship between the diameter of the Au bump, the number of cycles in the heat shock (HS) test, and the failure rate Ft (%).
  • HS heat shock
  • Ft failure rate
  • the failure rate increases as the number of heat shock test cycles increases. It can be seen that the heat shock resistance increases as the diameter of the Au bump increases from 100 ⁇ m to 120 ⁇ m and 150 ⁇ m.
  • the failure rate Ft (%) is the ratio of the acoustic wave device in which the filter characteristics are reduced after the heat shock test and the filter characteristics are worse than before the test.
  • the first and second acoustic wave elements 11 and 12 were mounted on the package substrate 2 at a temperature of 250 ° C. according to the flip chip bonding method. Thereafter, the maximum principal stress on the upper surface of the Au bump on the second acoustic wave element 12 side when cooled to ⁇ 40 ° C. and maintained for 30 minutes was measured by a stress analysis simulation. In this case, the following Experimental Examples 1 to 4 were performed.
  • Experimental example 2 Size of second elastic wave element 12: large. Specifically, the second piezoelectric substrate 23 having a size of 0.85 mm ⁇ 1.32 mm ⁇ 0.2 mm was used. The size of the second Au bumps 26a to 26f: large. Specifically, the diameters of the second Au bumps 26a to 26f were 150 ⁇ m.
  • Experimental example 4 Size of second elastic wave element 12: small. Specifically, the second piezoelectric substrate 23 having a size of 0.81 mm ⁇ 1.11 mm ⁇ 0.2 mm was used. The size of the second Au bumps 26a to 26f: large. Specifically, the diameters of the second Au bumps 26a to 26f were 150 ⁇ m.
  • FIG. 4 is a schematic plan view showing the positional relationship between the second Au bumps 26a to 26f joining the second acoustic wave element 12 in Experimental Example 1 and the electrode land.
  • FIG. 3 is a diagram showing the relationship between the element size and bump size of the acoustic wave elements of Experimental Examples 1 to 4 and the maximum principal stress on the bump upper surface at ⁇ 40 ° C. after mounting.
  • the vertical axis represents the maximum principal stress on the upper surface of the second Au bump 26e.
  • the maximum principal stress applied to the second Au bump 26e varies greatly depending on the size of the plane area of the second acoustic wave element 12 and the size of the second Au bump 26e. Recognize. In FIG. 3, only the maximum principal stress on the second Au bump 26e is shown, but it has been confirmed that the same tendency exists in the other second Au bumps 26a to 26d and 26f.
  • the first Au bumps 16a to 16f on the first acoustic wave element 11 side to which a larger thermal stress is applied are made larger than the second Au bumps 26a to 26f. This makes it difficult for the first Au bumps 16a to 16f and the second Au bumps 26a to 26f to peel off when heat shock is applied.
  • the second Au bumps 26a to 26f are relatively small. Therefore, downsizing can be promoted.
  • FIG. 5 (a) shows the initial state, which is under a temperature of about 25 ° C.
  • the Au bump 101 joins the terminal electrode 102 of the acoustic wave element 104 and the electrode land 103 on the package substrate 106.
  • the temperature is first maintained at 125 ° C. for 30 minutes.
  • the upper portion of the Au bump 101 is the X direction that is the outer direction of the package. Try to move to.
  • the thermal stress can be reduced by providing relatively large first Au bumps 16a to 16f on the side of the first acoustic wave element 11 having a large plane area. Therefore, the first Au bumps 16a to 16f are hardly peeled off. In addition, the second Au bumps 26a to 26f are not easily subjected to a large thermal stress, and thus are unlikely to peel off.
  • the second sealing by the sealing resin layer 5 in the second acoustic wave element 12 described below is performed. It is desirable to make the width W2 larger than the first sealing width W1 by the sealing resin layer 5 of the first acoustic wave element 11.
  • the first and second sealing widths W1 and W2 are the side surfaces 13c to 13f and 23c to 23c of the first and second piezoelectric substrates 13 and 23 of the first and second acoustic wave elements 11 and 12, respectively.
  • the sealing width W1 in the first acoustic wave element 11 is shown in FIGS. 1 (a) and 1 (b).
  • the second sealing width W2 of the second acoustic wave element 12 is also shown in FIGS. 1 (a) and 1 (b). That is, the first sealing width W1 is defined between the side surface 13d of the first piezoelectric substrate 13 closest to the first Au bump 16a and the outer side surface 5a of the sealing resin layer 5 facing the side surface 13d. Is the distance between.
  • the second sealing width W2 is between the side surface 23f of the second piezoelectric substrate 23 closest to the second Au bump 26b and the outer surface 5b of the sealing resin layer 5 facing the side surface 23f. Is the distance.
  • FIG. 6 is a diagram showing the relationship between the sealing width and the maximum principal stress applied to the upper surface of the Au bump.
  • This maximum principal stress is a stress applied to the upper surface of the second Au bump after being maintained at ⁇ 40 ° C. for 30 minutes after mounting the package substrate.
  • the monitor in FIG. 6 is a sealing resin layer having a size of 2.1 mm ⁇ 1.6 mm ⁇ 0.4 mm, the size of the second acoustic wave element 12 is a planar shape of 0.75 mm ⁇ 1.32 mm, the first This is the result when the planar shape of the elastic wave element 11 is 0.85 mm ⁇ 1.32 mm and the sealing width of the second elastic wave element 12 is 150 ⁇ m. As is apparent from FIG.
  • the thermal stress increases when the sealing width is narrowed by 50 ⁇ m or 100 ⁇ m than the sealing width of the monitor. Therefore, it is desirable to increase the second sealing width on the relatively small second acoustic wave element 12 side, where the influence of the sealing width is relatively large. Therefore, it is preferable that the second sealing width W2 is wider than the first sealing width W1 on the second acoustic wave element 12 side where the change in thermal stress greatly affects.
  • the sealing width means the outer surface of the sealing resin layer covering the first and second acoustic wave elements themselves and the first and second acoustic wave elements. It is defined by the distance between the side surfaces of the second piezoelectric substrate. Therefore, for example, in the module component 31 as in the modification shown in FIG. 7, the resin layer 34 located on the outermost side of the module component 31 may not be considered. In the module component 31 shown in FIG. 7, not only the acoustic wave device 1 of the above embodiment but also other electronic components 33 are mounted on the module substrate 32. The elastic wave device 1 and the electronic component 33 are covered with a resin layer 34. The resin layer 34 does not correspond to a sealing resin layer that directly covers the first and second acoustic wave elements 11 and 12. Also in the module component 31, the sealing width may be defined on the basis of the outermost surface of the sealing resin layer 5.
  • the first and second Au bumps 16a to 16f and 26a to 26f are used as the first and second metal bumps.
  • solder bumps may be used.
  • the HS test was performed when the bump diameter was 80 ⁇ m and when the bump diameter was 100 ⁇ m. That is, the number of times of failure was measured by setting the above-mentioned step of maintaining at ⁇ 40 ° C. for 30 minutes and the step of maintaining at 125 ° C. for 30 minutes as one cycle. The results are shown in Table 1 below.
  • the elastic wave apparatus which concerns on this invention is widely applied to the various elastic wave apparatuses with which the several elastic wave element is mounted in the package board
  • a semiconductor element that is electrically connected to at least one of the first and second acoustic wave elements may be provided.
  • the semiconductor element may be mounted on the package substrate.
  • the material for the substrate of the acoustic wave device or the semiconductor device is not particularly limited.
  • a piezoelectric single crystal such as LiTaO 3 or LiNbO 3 or a piezoelectric material such as piezoelectric ceramics, or a semiconductor such as Si or GaAs can be given.
  • SYMBOLS 1 Elastic wave apparatus 2 ... Package board

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

熱が加わった場合でも、平面積が相対的に大きい弾性波素子の金属バンプの剥離が生じ難い弾性波装置を提供する。　パッケージ基板２上に、平面視した場合の平面積が大きい第１の弾性波素子１１と、平面視した場合の平面積が小さい第２の弾性波素子１２とが、それぞれ、第１の金属バンプ１６ａ～１６ｆ及び第２の金属バンプ２６ａ～２６ｆを介して実装されており、封止樹脂層５が、第１の弾性波素子１１及び第２の弾性波素子１２を覆うように設けられており、第１の金属バンプ１６ａ～１６ｆが、第２の金属バンプ２６ａ～２６ｆよりも大きくされている、弾性波装置１。

Description

弾性波装置
　本発明は、パッケージ基板上に複数の弾性波素子が搭載されている、弾性波装置に関する。
　従来、複数の弾性波素子がパッケージ基板上に搭載されている弾性波装置が種々知られている。例えば、下記の特許文献１に記載の弾性波装置では、平面視した場合の平面積が相対的に大きい弾性波素子と、平面積が相対的に小さい弾性波素子とが、同一のサイズの金属バンプを用いてパッケージ基板上に搭載されている。
特開２００４－７３７２号公報
　金属バンプのサイズが弾性波素子に対して小さいと、熱応力による歪の影響を受けやすくなる。そのため、平面積が相対的に大きい弾性波素子の金属バンプに大きな熱応力がかかってしまい、平面積が相対的に大きい弾性波素子の金属バンプが剥離するおそれがあった。
　本発明の目的は、熱が加わった場合でも、平面積が相対的に大きい弾性波素子の金属バンプが剥離し難い、弾性波装置を提供することにある。
　本発明に係る弾性波装置は、パッケージ基板と、前記パッケージ基板上に第１の金属バンプを介して実装されている第１の弾性波素子と、前記パッケージ基板上に第２の金属バンプを介して実装されており、前記第１の弾性波素子よりも、平面視した場合の平面積が小さい第２の弾性波素子と、前記第１の弾性波素子及び前記第２の弾性波素子を覆うように設けられた封止樹脂層と、を備え、前記第１の金属バンプが、前記第２の金属バンプよりも大きい。
　本発明に係る弾性波装置のある特定の局面では、前記パッケージ基板は、セラミック基板またはプリント基板からなる。
　本発明に係る弾性波装置の他の特定の局面では、平面視した場合の平面積が、前記第１の金属バンプよりも前記第２の金属バンプの方が小さい。
　本発明に係る弾性波装置の別の特定の局面では、前記第１及び第２の金属バンプは、それぞれ複数存在し、前記第１及び第２の弾性波素子において、前記複数の第１の金属バンプで囲まれた領域及び前記複数の第２の金属バンプで囲まれた領域には、前記封止樹脂層が至っていない。
　本発明に係る弾性波装置のさらに他の特定の局面では、前記第１の弾性波素子は、一対の主面と主面同士を結ぶ側面を有する第１の圧電基板と、前記第１の圧電基板上に設けられた第１のＩＤＴ電極とを有し、前記第２の弾性波素子は、一対の主面と主面同士を結ぶ側面を有する第２の圧電基板と、前記第２の圧電基板上に設けられた第２のＩＤＴ電極とを有し、前記第１の弾性波素子において、前記封止樹脂層の外側面と、該外側面と対向している前記第１の圧電基板の前記側面であって前記第１の金属バンプに最も近い前記側面との間の距離のうち最も小さい距離を第１の封止幅とし、前記第２の弾性波素子において、前記封止樹脂層の外側面と、該外側面と対向している前記第２の圧電基板の側面であって、前記第２の金属バンプに最も近い前記側面との間の距離のうち最も小さい距離を第２の封止幅としたとき、前記第２の封止幅が、前記第１の封止幅よりも広い。この場合には、熱によるバンプの剥離がより一層生じ難い。
　本発明に係る弾性波装置のさらに他の特定の局面では、前記金属バンプが、Ａｕバンプまたは半田バンプである。
　本発明に係る弾性波装置の別の特定の局面では、前記第１の弾性波素子が、第１の帯域通過型フィルタであり、前記第２の弾性波素子が、第２の帯域通過型フィルタであり、前記第１の帯域通過型フィルタの通過帯域が、前記第２の帯域通過型フィルタの通過帯域よりも低周波数側に位置している。
　本発明に係る弾性波装置のさらに他の特定の局面では、前記第１の弾性波素子及び前記第２の弾性波素子の少なくとも一方に電気的に接続されている半導体素子をさらに備える。
　本発明に係る弾性波装置によれば、平面積が大きい弾性波素子と、平面積が小さい弾性波素子とをパッケージ基板上に搭載したとしても、平面積が相対的に大きい弾性波素子において、金属バンプの剥離が生じ難い。
図１（ａ）及び図１（ｂ）は、本発明の第１の実施形態に係る弾性波装置の正面断面図及び封止樹脂層を除いて示す第１の実施形態の弾性波装置の平面図である。 図２は、バンプの径と、ヒートショック試験におけるサイクル数と、故障率との関係を示す図である。 図３は、実験例１～４の弾性波素子における素子の大きさとバンプの大きさと、実装後－４０℃におけるバンプ上面の最大主応力との関係を示す図である。 図４は、図３に示した実験例１～４におけるバンプと電極ランドとの位置関係を説明するための模式的平面図である。 図５（ａ）～図５（ｄ）は、熱応力が加わった際の金属バンプの変形及び破断メカニズムを説明するための模式的部分切欠き正面断面図である。 図６は、封止幅と、実装後－４０℃におけるＡｕバンプ上面の最大主応力との関係を示す図である。 図７は、モジュール部品における封止幅を説明するための模式的正面断面図である。
　以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
　なお、本明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
　図１（ａ）は、本発明の第１の実施形態に係る弾性波装置の正面断面図であり、図１（ｂ）は、第１の実施形態の弾性波装置において、封止樹脂層を取り除いて示す平面図である。
　弾性波装置１は、パッケージ基板２を有する。パッケージ基板２は、対向し合う第１，第２の主面２ａ，２ｂを有する。パッケージ基板２は、本実施形態では、アルミナからなる。もっとも、パッケージ基板２の材料としては、他の絶縁性セラミックスや、合成樹脂などを用いてもよい。すなわち、パッケージ基板は、セラミック基板またはプリント基板などからなっていてもよい。
　パッケージ基板２の第１の主面２ａ上に、複数の電極ランド３ａ，３ｂ，４ａ，４ｂが設けられている。電極ランド３ａ，３ｂ，４ａ，４ｂは、Ｗ、Ｍｏ、Ａｇ、Ｃｕまたはこれらを主体とする合金などの適宜の金属からなる。
　パッケージ基板２上には、第１，第２の弾性波素子１１，１２が実装されている。弾性波装置１は、第１及び第２の帯域通過型フィルタを有する、デュプレクサである。
　第１の弾性波素子１１は、第１の圧電基板１３を有する。第１の圧電基板１３は、対向し合う第１及び第２の主面１３ａ，１３ｂと、第１の主面１３ａと第２の主面１３ｂとを結んでいる側面１３ｃ～１３ｆとを有する。第１の主面１３ａ上に、ＩＤＴ電極１４が設けられている。図１（ａ）では、ＩＤＴ電極１４のみを図示しているが、第１の主面１３ａ上には、複数の弾性波共振子を構成するために、複数のＩＤＴ電極が設けられている。それによって、第１の帯域通過型フィルタが構成されている。
　第１の主面１３ａ上には、端子電極１５ａ，１５ｂが設けられている。端子電極１５ａ，１５ｂが、金属バンプとしての第１のＡｕバンプ１６ａ，１６ｂにより、電極ランド３ａ，３ｂに接合されている。図１（ｂ）に示すように、上記第１の圧電基板１３の第１の主面１３ａ上には、６個の第１のＡｕバンプ１６ａ～１６ｆが配置されている。すなわち、第１の弾性波素子１１は、フェイスダウン方式で第１のＡｕバンプ１６ａ～１６ｆを用いてパッケージ基板２に実装されている。
　第２の弾性波素子１２は、第１の弾性波素子１１よりも、平面視したときの平面積が小さい。第２の弾性波素子１２は、第２の圧電基板２３を有する。第２の圧電基板２３は、対向し合う第１，第２の主面２３ａ，２３ｂを有する。また、図１（ｂ）に示すように、第２の圧電基板２３は、側面２３ｃ～２３ｆを有する。
　第２の圧電基板２３の第１の主面２３ａ上にＩＤＴ電極２４が設けられている。第２の弾性波素子１２においても、第２の圧電基板２３の第１の主面２３ａ上に複数のＩＤＴ電極が設けられている。それによって、第２の帯域通過型フィルタが構成されている。
　上記第１の帯域通過型フィルタ及び第２の帯域通過型フィルタの通過帯域を、それぞれ、第１の通過帯域及び第２の通過帯域とする。第１の通過帯域は、第２の通過帯域よりも低周波数側に位置している。従って、ＩＤＴ電極１４の電極指ピッチは、ＩＤＴ電極２４の電極指ピッチより大きい。また、一般に、低周波数側に位置する弾性波素子のほうがサイズが大きくなる。よって、本実施形態では、第２の圧電基板２３の平面積が、第１の圧電基板１３の平面積よりも小さくなっている。
　第２の圧電基板２３の第１の主面２３ａ上には、端子電極２５ａ，２５ｂが設けられている。端子電極２５ａ，２５ｂは、金属バンプとしての第２のＡｕバンプ２６ａ，２６ｂにより、電極ランド４ａ，４ｂに接合されている。実際には、図１（ｂ）に示すように、第２の圧電基板２３の下面には、６個の第２のＡｕバンプ２６ａ～２６ｆが設けられている。
　第２の弾性波素子１２もまた、第１の弾性波素子１１と同様に、フェイスダウン方式で、パッケージ基板２上に実装されている。
　上記第１，第２の圧電基板１３，２３は、ＬｉＴａＯ３やＬｉＮｂＯ３などの圧電単結晶または圧電セラミックスからなる。また、ＩＤＴ電極１４，２４及び端子電極１５ａ，１５ｂ，２５ａ，２５ｂは、Ａｌ、Ｃｕ、Ａｇまたはこれらを主体とする合金などの適宜の金属からなる。
　図１（ａ）に示すように、第１，第２の弾性波素子１１，１２を覆うように、封止樹脂層５が設けられている。封止樹脂層５は、エポキシ樹脂などの適宜の合成樹脂からなる。封止樹脂層５は、複数の第１のＡｕバンプ１６ａ～１６ｆで囲まれている領域、並びに複数の第２のＡｕバンプ２６ａ～２６ｆで囲まれている領域内には至っていない。これは、中空空間Ａ及びＢを形成するためである。
　弾性波装置１の特徴は、第１の金属バンプとしての第１のＡｕバンプ１６ａ～１６ｆが、第２の金属バンプとしての第２のＡｕバンプ２６ａ～２６ｆよりも大きいことにある。すなわち、相対的に大きい第１の弾性波素子１１において、用いられている第１のＡｕバンプ１６ａ～１６ｆが、相対的に小さい第２の弾性波素子１２に用いられている第２の金属バンプとしての第２のＡｕバンプ２６ａ～２６ｆよりも大きい。それによって、リフロー時、ヒートショック試験時あるいは実使用時に熱衝撃が加わったとしても、熱応力による第１のＡｕバンプ１６ａ～１６ｆ及び第２のＡｕバンプ２６ａ～２６ｆの剥離が生じ難い。これを、図２～図５を参照して説明することとする。
　なお、第１のＡｕバンプ１６ａ～１６ｆ及び第２のＡｕバンプ２６ａ～２６ｆの大小は、接合されている状態において、平面視した場合の第１のＡｕバンプ１６ａ～１６ｆの平面積及び第２のＡｕバンプ２６ａ～２６ｆの平面積により決定される。従って、上記平面積に比例するＡｕバンプ１６ａ～１６ｆ，２６ａ～２６ｆの径の大小によりＡｕバンプの大小を決定すればよい。
　本願発明者らは、上記熱応力による金属バンプの剥離について種々検討した結果、相対的に寸法の大きな第１の弾性波素子１１側において、相対的に大きな第１のＡｕバンプ１６ａ～１６ｆを用いれば、第１のＡｕバンプ１６ａ～１６ｆの剥離を効果的に抑制し得ることを見出した。
　Ａｕバンプの大きさと熱応力が加わった場合の影響について種々検討した。図２は、Ａｕバンプの径と、ヒートショック（ＨＳ）試験におけるサイクル数と、故障率Ｆｔ（％）との関係を示す図である。ここで、ヒートショック試験では、空気中、－６０℃に３０分間維持する工程と、次に、１９０℃の温度に３０分間維持する工程とを１サイクルとして、複数サイクル行った。図２において、実線はＡｕバンプの径が１００μｍ、破線は１２０μｍ、一点鎖線は１５０μｍの場合の結果を示す。
　図２から明らかなように、ヒートショック試験のサイクル数が増加すると故障率が高くなる。そして、Ａｕバンプの径が１００μｍから１２０μｍ及び１５０μｍへと、大きくなるにつれて、耐ヒートショック性が高くなることがわかる。
　ここで、故障率Ｆｔ（％）とは、ヒートショック試験後にフィルタ特性を図り、フィルタ特性が試験前よりも悪化している弾性波装置の割合である。
　次に、上記実施形態の弾性波装置１において、パッケージ基板２に、第１及び第２の弾性波素子１１，１２をフリップチップボンディング法に従って２５０℃の温度でパッケージ基板２に実装した。しかる後、－４０℃まで冷却し、３０分維持した場合の第２の弾性波素子１２側におけるＡｕバンプ上面の最大主応力を応力解析シミュレーションにより測定した。この場合、以下の実験例１～４を実施した。
　実験例１：第２の弾性波素子１２の寸法：大。具体的には、第２の圧電基板２３として０．８５ｍｍ×１．３２ｍｍ×０．２ｍｍの寸法のものを用いた。第２のＡｕバンプ２６ａ～２６ｆの大きさ：小。具体的には、第２のＡｕバンプ２６ａ～２６ｆの径を１１０μｍとした。
　実験例２：第２の弾性波素子１２の寸法：大。具体的には、第２の圧電基板２３として０．８５ｍｍ×１．３２ｍｍ×０．２ｍｍの寸法のものを用いた。第２のＡｕバンプ２６ａ～２６ｆのサイズ：大。具体的には、第２のＡｕバンプ２６ａ～２６ｆの径を１５０μｍとした。
　実験例３：第２の弾性波素子１２の寸法：小。具体的には、第２の圧電基板２３として０．８１ｍｍ×１．１１ｍｍ×０．２ｍｍの寸法のものを用いた。第２のＡｕバンプ２６ａ～２６ｆの大きさ：小。具体的には、第２のＡｕバンプ２６ａ～２６ｆの径を１１０μｍとした。
　実験例４：第２の弾性波素子１２の寸法：小。具体的には、第２の圧電基板２３として０．８１ｍｍ×１．１１ｍｍ×０．２ｍｍの寸法のものを用いた。第２のＡｕバンプ２６ａ～２６ｆのサイズ：大。具体的には、第２のＡｕバンプ２６ａ～２６ｆの径を１５０μｍとした。
　図４は実験例１における第２の弾性波素子１２を接合している第２のＡｕバンプ２６ａ～２６ｆと、電極ランドとの位置関係を示す模式的平面図である。
　図４に示す第２のＡｕバンプ２６ａ～２６ｆのうち、Ａｕバンプ２６ｅ上面の最大主応力を求めた。図３は、実験例１～４の弾性波素子における素子の大きさとバンプの大きさと、実装後－４０℃におけるバンプ上面の最大主応力との関係を示す図である。縦軸は、上記第２のＡｕバンプ２６ｅの上面の最大主応力である。
　図３から明らかなように、第２の弾性波素子１２の平面積の大きさと、第２のＡｕバンプ２６ｅの大きさとにより、第２のＡｕバンプ２６ｅに加わる最大主応力が大きく変化することがわかる。図３では、第２のＡｕバンプ２６ｅ上の最大主応力のみを示したが、他の第２のＡｕバンプ２６ａ～２６ｄ，２６ｆにおいても同様の傾向があることが確かめられている。
　また、図３において、実験例１と実験例２との対比から、素子の平面積が同じである場合、第２のＡｕバンプ２６ｅを大きくすることにより、熱応力を小さくし得ることがわかる。また、実験例３と実験例４との対比から、第２の弾性波素子の平面積が小さい場合においても、同じ平面積であれば、第２のバンプを大きくすることにより、熱応力を小さくし得ることがわかる。
　実験例１～４から、第２のＡｕバンプ２６ａ～２６ｆを大きくすることにより、第２の弾性波素子１２における第２のＡｕバンプ２６ａ～２６ｆに加わる熱応力を小さくし得ることがわかる。すなわち、Ａｕバンプを用いた実装構造では、Ａｕバンプを大きくすることが望ましい。
　ところで、ヒートショックが加わった場合、相対的に寸法の大きな第１の弾性波素子１１に、相対的に平面積が小さい第２の弾性波素子１２よりも大きな熱応力が加わる。従って、相対的に大きな第１の弾性波素子１１において、より大きな第１のＡｕバンプ１６ａ～１６ｆを設けることが望ましい。よって、本実施形態によれば、より大きな熱応力が加わる第１の弾性波素子１１側の第１のＡｕバンプ１６ａ～１６ｆが、上記第２のＡｕバンプ２６ａ～２６ｆよりも大きくされている。それによって、ヒートショックが加わった場合の第１のＡｕバンプ１６ａ～１６ｆ及び第２のＡｕバンプ２６ａ～２６ｆの剥離が生じ難くされている。
　しかも、相対的に小さい第２の弾性波素子１２では、第２のＡｕバンプ２６ａ～２６ｆが相対的に小さくされている。従って、小型化を進めることも可能となる。
　上記ＨＳ試験におけるＡｕバンプの変形及び破断メカニズムを図５（ａ）～図５（ｄ）に示す。
　図５（ａ）は、初期状態、２５℃程度の温度下にある状態を示す。Ａｕバンプ１０１は、弾性波素子１０４の端子電極１０２と、パッケージ基板１０６上の電極ランド１０３とを接合している。ＨＳ試験において、まず、１２５℃に３０分維持する。この場合、図５（ｂ）に矢印Ｘで示すように、圧電基板１０５の熱膨張係数がパッケージ基板１０６の熱膨張係数より大きいため、Ａｕバンプ１０１の上部が、パッケージの外側方向であるＸ方向へ移動しようとする。
　次に、－４０℃に冷却した状態では、図５（ｃ）に示すように、－Ｘ方向に応力が加わる。すなわち、圧電基板１０５の方がパッケージ基板１０６より線膨張係数が大きいため、内側に向かって大きく変位する。そのため、図５（ｃ）に示すようなクラックＣが、Ａｕバンプ１０１と端子電極１０２との間に生じる。さらに、再度１２５℃に温度を高めると、図５（ｄ）に矢印Ｘで示すように、再度、弾性波素子１０４側においてパッケージの外側に向かって大きな応力が生じる。このような熱応力が繰り返し逆方向に加わることにより、上記クラックＣが大きくなり、破断に至るものと考えられる。従って、上記ＨＳ試験時だけでなく、リフロー値や実使用時においても、熱が加わると、熱応力が加わることにより、Ａｕバンプ１０１が端子電極１０２から剥離するおそれがあった。
　これに対して、上記実施形態では、平面積が大きい第１の弾性波素子１１側において相対的に大きな第１のＡｕバンプ１６ａ～１６ｆを設けることにより、上記熱応力を小さくすることができる。従って、上記第１のＡｕバンプ１６ａ～１６ｆの剥離が生じ難い。また、第２のＡｕバンプ２６ａ～２６ｆには、さほど大きな熱応力が加わり難いため、剥離が生じ難い。
　また、相対的に小さい第２のＡｕバンプ２６ａ～２６ｆであっても、上記熱応力を緩和するには、以下に述べる第２の弾性波素子１２における封止樹脂層５による第２の封止幅Ｗ２を、第１の弾性波素子１１の封止樹脂層５による第１の封止幅Ｗ１によりも大きくすることが望ましい。ここで、第１，第２の封止幅Ｗ１，Ｗ２とは、第１，第２の弾性波素子１１，１２の第１，第２の圧電基板１３，２３の側面１３ｃ～１３ｆ，２３ｃ～２３ｆの内の、第１のＡｕバンプ１６ａ～１６ｆ，第２のＡｕバンプ２６ａ～２６ｆのいずれかに最も近い側面と、封止樹脂層５の外側面との間の距離のうち、最も小さい距離をいうものとする。第１の弾性波素子１１における封止幅Ｗ１を、図１（ａ）及び図１（ｂ）に示す。第２の弾性波素子１２の第２の封止幅Ｗ２も、図１（ａ）及び図１（ｂ）に示す。すなわち、第１の封止幅Ｗ１は、第１のＡｕバンプ１６ａにもっとも近い第１の圧電基板１３の側面１３ｄと、該側面１３ｄと対向している封止樹脂層５の外側面５ａとの間の距離である。また、第２の封止幅Ｗ２は、第２のＡｕバンプ２６ｂにもっとも近い第２の圧電基板２３の側面２３ｆと、側面２３ｆと対向している封止樹脂層５の外表面５ｂとの間の距離である。
　図６は、封止幅とＡｕバンプの上面に加わる最大主応力との関係を示す図である。この最大主応力は、パッケージ基板実装後－４０℃に３０分維持した後の第２のＡｕバンプの上面に加わる応力である。図６中のモニタとは、２．１ｍｍ×１．６ｍｍ×０．４ｍｍの寸法の封止樹脂層、第２の弾性波素子１２の寸法を０．７５ｍｍ×１．３２ｍｍの平面形状、第１の弾性波素子１１の平面形状を０．８５ｍｍ×１．３２ｍｍとし、第２の弾性波素子１２における封止幅を１５０μｍとした場合の結果である。図６から明らかなように、上記モニタの封止幅よりも、封止幅を５０μｍまたは１００μｍだけ狭くしていくと、熱応力が大きくなることがわかる。従って、相対的に封止幅の影響が大きくなる、相対的に小さい第２の弾性波素子１２側において、第２の封止幅を広くすることが望ましい。よって、好ましくは、熱応力の変化が大きく影響する、第２の弾性波素子１２側において、上記第２の封止幅Ｗ２を、第１の封止幅Ｗ１よりも広くすることが望ましい。
　なお、上記のように、封止幅とは、第１，第２の弾性波素子自体を被覆している封止樹脂層の外側面と、第１，第２の弾性波素子の第１，第２の圧電基板の側面との間の距離で定義されるものである。従って、例えば図７に示す変形例のようなモジュール部品３１では、モジュール部品３１の最外側に位置している樹脂層３４を考慮せずともよい。図７に示すモジュール部品３１では、モジュール基板３２上に、上記実施形態の弾性波装置１だけでなく、他の電子部品３３も搭載されている。そして、上記弾性波装置１と電子部品３３とは、樹脂層３４により被覆されている。この樹脂層３４は、第１，第２の弾性波素子１１，１２を直接被覆している封止樹脂層には相当しない。モジュール部品３１においても、上記封止幅は、封止樹脂層５の最外側面を基準として定義されればよい。
　また、上記実施形態では、第１，第２の金属バンプとして第１，第２のＡｕバンプ１６ａ～１６ｆ，２６ａ～２６ｆを用いたが、半田バンプを用いてもよい。
　半田バンプにおいて、バンプの径を８０μｍにした場合と、１００μｍにした場合とにおいて、ＨＳ試験を行った。すなわち、上記－４０℃に３０分維持する工程と、１２５℃に３０分維持する工程を１サイクルとして、故障に至る数を測定した。結果を下記の表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１から明らかなように、半田バンプの場合にも、バンプの径が大きくなると、故障率が低下することがわかる。従って、半田バンプを用いた場合においても、上記第１の実施形態と同様に、第１の弾性波素子１１側において、バンプを相対的に大きくすることにより、半田バンプの剥離の抑制を効果的に図ることができる。
　また、弾性波装置１では、デュプレクサに適用した例を示したが、本発明に係る弾性波装置は、複数の弾性波素子がパッケージ基板に搭載されている様々な弾性波装置に広く適用することができる。
　さらに、本発明に係る弾性波装置では、第１及び第２の弾性波素子の少なくとも一方に電気的に接続されている半導体素子が備えられていてもよい。この場合、半導体素子は、上記パッケージ基板上に搭載されていてもよい。弾性波素子や半導体素子の基板の材料としては、特に限定されない。例えば、ＬｉＴａＯ３やＬｉＮｂＯ３などの圧電単結晶もしくは圧電セラミックスのような圧電体、または、ＳｉもしくはＧａＡｓのような半導体が挙げられる。あるいは、図７に示したモジュール部品３１のように、モジュール基板３２上に搭載されている他の電子部品３３として上記半導体素子を搭載してもよい。
１…弾性波装置
２…パッケージ基板
２ａ，２ｂ…第１，第２の主面
３ａ，３ｂ，４ａ，４ｂ…電極ランド
５…封止樹脂層
５ａ…外側面
５ｂ…外表面
１１，１２…第１，第２の弾性波素子
１３…圧電基板
１３ａ，１３ｂ…第１，第２の主面
１３ｃ～１３ｆ…側面
１４…ＩＤＴ電極
１５ａ，１５ｂ…端子電極
１６ａ～１６ｆ…第１のＡｕバンプ
２３…圧電基板
２３ａ，２３ｂ…第１，第２の主面
２３ｃ～２３ｆ…側面
２４…ＩＤＴ電極
２５ａ，２５ｂ…端子電極
２６ａ～２６ｆ…第２のＡｕバンプ
３１…モジュール部品
３２…モジュール基板
３３…電子部品
３４…樹脂層
１０１…Ａｕバンプ
１０２…端子電極
１０３…電極ランド
１０４…弾性波素子
１０５…圧電基板
１０６…パッケージ基板
Ｗ１，Ｗ２…封止幅

Claims (8)

  1. 　パッケージ基板と、
    　前記パッケージ基板上に第１の金属バンプを介して実装されている第１の弾性波素子と、
    　前記パッケージ基板上に第２の金属バンプを介して実装されており、前記第１の弾性波素子よりも、平面視した場合の平面積が小さい第２の弾性波素子と、
    　前記第１の弾性波素子及び前記第２の弾性波素子を覆うように設けられた封止樹脂層と、
    を備え、
    　前記第１の金属バンプが、前記第２の金属バンプよりも大きい、弾性波装置。
  2. 　前記パッケージ基板は、セラミック基板またはプリント基板からなる、請求項１に記載の弾性波装置。
  3. 　平面視した場合の平面積が、前記第１の金属バンプよりも前記第２の金属バンプの方が小さい、請求項１または請求項２に記載の弾性波装置。
  4. 　前記第１及び第２の金属バンプは、それぞれ複数存在し、
    　前記第１及び第２の弾性波素子において、前記複数の第１の金属バンプで囲まれた領域及び前記複数の第２の金属バンプで囲まれた領域には、前記封止樹脂層が至っていない、請求項１～３のいずれか１項に記載の弾性波装置。
  5. 　前記第１の弾性波素子は、一対の主面と主面同士を結ぶ側面を有する第１の圧電基板と、前記第１の圧電基板上に設けられた第１のＩＤＴ電極とを有し、
    　前記第２の弾性波素子は、一対の主面と主面同士を結ぶ側面を有する第２の圧電基板と、前記第２の圧電基板上に設けられた第２のＩＤＴ電極とを有し、
    　前記第１の弾性波素子において、前記封止樹脂層の外側面と、該外側面と対向している前記第１の圧電基板の前記側面であって前記第１の金属バンプに最も近い前記側面との間の距離のうち最も小さい距離を第１の封止幅とし、
    　前記第２の弾性波素子において、前記封止樹脂層の外側面と、該外側面と対向している前記第２の圧電基板の側面であって、前記第２の金属バンプに最も近い前記側面との間の距離のうち最も小さい距離を第２の封止幅としたとき、前記第２の封止幅が、前記第１の封止幅よりも広い、請求項１～４のいずれか１項に記載の弾性波装置。
  6. 　前記金属バンプが、Ａｕバンプまたは半田バンプである、請求項１～５のいずれか１項に記載の弾性波装置。
  7. 　前記第１の弾性波素子が、第１の帯域通過型フィルタであり、
    　前記第２の弾性波素子が、第２の帯域通過型フィルタであり、
    　前記第１の帯域通過型フィルタの通過帯域が、前記第２の帯域通過型フィルタの通過帯域よりも低周波数側に位置している、請求項１～６のいずれか１項に記載の弾性波装置。
  8. 　前記第１の弾性波素子及び前記第２の弾性波素子の少なくとも一方に電気的に接続されている半導体素子をさらに備える、請求項１～５のいずれか１項に記載の弾性波装置。
PCT/JP2016/079478 2015-12-21 2016-10-04 弾性波装置 Ceased WO2017110198A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020187010125A KR102091424B1 (ko) 2015-12-21 2016-10-04 탄성파 장치
CN201680062237.XA CN108352822B (zh) 2015-12-21 2016-10-04 弹性波装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015248691 2015-12-21
JP2015-248691 2015-12-21

Publications (1)

Publication Number Publication Date
WO2017110198A1 true WO2017110198A1 (ja) 2017-06-29

Family

ID=59089249

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/079478 Ceased WO2017110198A1 (ja) 2015-12-21 2016-10-04 弾性波装置

Country Status (3)

Country Link
KR (1) KR102091424B1 (ja)
CN (1) CN108352822B (ja)
WO (1) WO2017110198A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114785312A (zh) * 2021-01-22 2022-07-22 三安日本科技株式会社 弹性波装置封装
WO2022255082A1 (ja) * 2021-06-01 2022-12-08 株式会社村田製作所 弾性波装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022138735A (ja) * 2021-03-10 2022-09-26 三安ジャパンテクノロジー株式会社 弾性波デバイス、その弾性波デバイスを備えるモジュール、およびその弾性波デバイスの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007372A (ja) * 2002-04-09 2004-01-08 Murata Mfg Co Ltd 弾性表面波装置の製造方法およびこれを用いた弾性表面波装置、並びに通信装置
JP2006074749A (ja) * 2004-08-04 2006-03-16 Matsushita Electric Ind Co Ltd アンテナ共用器、ならびに、それを用いた高周波モジュールおよび通信機器
WO2011077773A1 (ja) * 2009-12-25 2011-06-30 株式会社村田製作所 分波器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129610A (ja) * 2003-10-22 2005-05-19 Tdk Corp 電子部品
US7446629B2 (en) * 2004-08-04 2008-11-04 Matsushita Electric Industrial Co., Ltd. Antenna duplexer, and RF module and communication apparatus using the same
CN2773906Y (zh) * 2004-12-30 2006-04-19 威宇科技测试封装有限公司 一种覆晶芯片堆叠封装结构
JP2012054309A (ja) * 2010-08-31 2012-03-15 Fujikura Ltd 半導体装置および電子機器
KR101176349B1 (ko) * 2010-10-05 2012-08-24 앰코 테크놀로지 코리아 주식회사 칩 적층형 반도체 장치 및 그 제조 방법
KR20150066184A (ko) * 2013-12-06 2015-06-16 삼성전자주식회사 반도체 패키지 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007372A (ja) * 2002-04-09 2004-01-08 Murata Mfg Co Ltd 弾性表面波装置の製造方法およびこれを用いた弾性表面波装置、並びに通信装置
JP2006074749A (ja) * 2004-08-04 2006-03-16 Matsushita Electric Ind Co Ltd アンテナ共用器、ならびに、それを用いた高周波モジュールおよび通信機器
WO2011077773A1 (ja) * 2009-12-25 2011-06-30 株式会社村田製作所 分波器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114785312A (zh) * 2021-01-22 2022-07-22 三安日本科技株式会社 弹性波装置封装
WO2022255082A1 (ja) * 2021-06-01 2022-12-08 株式会社村田製作所 弾性波装置
US12431859B2 (en) 2021-06-01 2025-09-30 Murata Manufacturing Co., Ltd. Acoustic wave device

Also Published As

Publication number Publication date
KR102091424B1 (ko) 2020-03-20
KR20180050737A (ko) 2018-05-15
CN108352822B (zh) 2021-12-07
CN108352822A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
US10250222B2 (en) Electronic device
JP4460612B2 (ja) 弾性表面波デバイス及びその製造方法
JP6397352B2 (ja) 弾性波デバイス
EP2246979A1 (en) Elastic wave device and method for manufacturing the same
JP7117828B2 (ja) 弾性波デバイス
JP6315650B2 (ja) 電子デバイス
CN107615660A (zh) 弹性波滤波器装置
CN107210727B (zh) 电子部件
US10586778B2 (en) Elastic wave element and elastic wave apparatus
JP2013131711A (ja) 電子部品
JP6407102B2 (ja) 弾性波デバイス及びその製造方法
US20180102759A1 (en) Elastic wave device
JP2015015546A (ja) 高周波モジュール
JP6433930B2 (ja) 弾性波デバイス
US20180062611A1 (en) Rf module including saw device, method of manufacturing the rf module, the saw device, and method of manufacturing the saw device
WO2017110198A1 (ja) 弾性波装置
CN104168004A (zh) 电子元件及其制造方法
US9941461B2 (en) Electronic component element and composite module including the same
JP2019054067A (ja) 電子部品
US7550902B2 (en) Electronic component device
US9621127B2 (en) Elastic wave device with a bump defining a shield and manufacturing method thereof
JP6431191B2 (ja) 配線基板、電子装置および電子モジュール
CN114793100A (zh) 弹性波装置及模块
US11817846B2 (en) Electronic component
JP6793009B2 (ja) 弾性波デバイス及び多面取り基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16878096

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20187010125

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16878096

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP