WO2017107772A1

WO2017107772A1 - 用于对多种速率的数据进行处理的方法及装置

Info

Publication number: WO2017107772A1
Application number: PCT/CN2016/108904
Authority: WO
Inventors: 陈国导; 李春荣
Original assignee: 华为技术有限公司
Priority date: 2015-12-26
Filing date: 2016-12-07
Publication date: 2017-06-29
Also published as: KR102096295B1; JP2019507517A; US10382237B2; CN106921436A; JP6998876B2; CN106921436B; KR20180096721A; EP3382908B1; US20180309603A1; EP3382908A1; EP3382908A4

Abstract

本申请涉提供了一种用于对多种速率的数据进行处理的方法及装置，能够在不更换线卡的情况下获得多种传输速率的信号，有助于降低开发和维护成本。本申请提供的方法，数据处理装置接收传输速率为第一速率的第一数据和传输速率为第二速率的第二数据。所述数据处理装置根据所述第一数据，获得N1路第三数据和N2路第四数据。所述数据处理装置根据所述第二数据，获得M1路第五数据和M2路第六数据。所述数据处理装置根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得串行的第七数据。所述数据处理装置根据所述M1路第五数据、所述M2路第六数据和第二调制方式，获得串行的第八数据。

Description

用于对多种速率的数据进行处理的方法及装置

本申请要求于2015年12月26日提交中国专利局、申请号为CN201511000383.3、发明名称为“用于对多种速率的数据进行处理的方法及装置”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及通信领域，尤其涉及一种用于对多种速率的数据进行处理的方法及装置。

背景技术

目前，通过光纤通信的两个网络设备均需要设置线卡(英文：line card，简称：LC)，将待传输的数据由电信号转换成特定传输速率的光信号，并通过支持特定传输速率的以太网光接口传输光信号。对于不同传输速率的光信号，采用光纤通信的网络设备需要根据光信号的传输速率装设与之匹配的线卡，开发和维护的成本较高。

发明内容

本申请提供了一种用于对多种速率的数据进行处理的方法及装置，能够在不更换线卡的情况下获得多种传输速率的信号，有助于降低开发和维护成本。

本申请实施例提供的技术方案如下。

第一方面，提供了一种用于对多种速率的数据进行处理方法，包括：

数据处理装置接收第一数据和第二数据，所述第一数据的传输速率为第一速率，所述第二数据的传输速率为第二速率，所述第一速率与所述第二速率不同；

所述数据处理装置根据所述第一速率和所述第一数据，获得N1路第三数据和N2路第四数据，所述N1为大于或等于1的整数，所述N2为大于或等于0的整数；

所述数据处理装置根据所述第二速率和所述第二数据，获得M1路第五数据和M2路第六数据，所述M1为大于或等于1的整数，所述M2为大于或等于0的整数；

所述数据处理装置根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据，所述第七数据是串行传输的数据，所述第七数据的传输速率为所述第一速率；

所述数据处理装置根据所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据，所述第八数据是串行传输的数据，所述第八数据的传输速率为所述第二速率；

所述数据处理装置输出所述第七数据和所述第八数据。

上述技术方案提供的方法中，数据处理装置能够将以第一速率传输的第一数据拆分成多路数据，比如N1路第三数据和N2路第四数据，将所述多路数据进行调制，获得以第一速率传输的第七数据。所述数据处理装置在无需更换硬件或接口的情况下，将以第二速率传输的第二数据拆分成M1路第五数据和M2路第六数据，将所述M1路第五数据和所述M2路第六数据调制成以第二速率传输的第八数据。这样，所述数据处理装置能够在不更换线卡的情况下获得多种传输速率的信号，有助于降低开发和维护成本。

可选的，若所述N1等于1，且所述N2等于0，则所述数据处理装置根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据包括：

所述数据处理装置将所述第三数据作为所述第七数据，所述第一调制方式为透传所述第三数据。

可选的，若所述M1等于1，且所述M2等于0，则所述数据处理装置根据所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据包括：

所述数据处理装置将所述第五数据作为所述第八数据，所述第二调制方式为透传所述第五数据。

可选的，所述数据处理装置根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据包括：

所述数据处理装置根据所述第一调制方式，将所述N1路第三数据和所述N2路第四数据调制成第九数据，所述第九数据的速率为所述第一速率；

所述数据处理装置对所述第九数据进行光电转换，获得所述第七数据，所述第七数据为光信号。

可选的，所述数据处理装置根据所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据包括：

所述数据处理装置根据所述第二调制方式，将所述M1路第五数据和所述M2路第六数据调制成第十数据，所述第十数据的速率为所述第二速率；

所述数据处理装置对所述第十数据进行光电转换，获得所述第八数据，所述第八数据为光信号。

通过上述光电转换，所述数据处理装置可以直接将所述第七数据和所述第八数据输入光接口，进而使所述第七数据和所述第八数据进入光纤中传输。

可选的，在一个示例中，所述数据处理装置根据接收所述第一数据的端口确定所述第一速率，根据接收所述第二数据的端口确定所述第二速率，所述接收第一数据的端口与所述第一速率对应，所述接收第二数据的端口与所述第二速率对应。

所述数据处理装置通过将不同速率的所述第一数据和所述第二数据分别用不同的端口接收，所述数据处理装置可以在接收数据时，通过所述端口信息直接确定所述第一数据的第一速率，以及所述第二数据的第二速率，有助于降低实现难度。

可选的，在另一个示例中，所述数据处理装置根据用于传输第一光信号所需的带宽，确定所述第一速率，所述第一光信号为所述第七数据经光电转换后获得的信号；所述数据处理装置根据用于传输第二光信号所需的带宽，确定所述第二速率，所述第二光信号为所述第八数据经光电转换后获得的信号。

所述数据处理装置通过可以根据光信号带宽需求，预先确定所述第一数据的所述第一速率，以及所述第二数据的所述第二速率，并可以预先在所述数据处理装置内部配置用于处理所述第一数据或处理所述第二数据的指令，有助于提高所述数据的处理效率。

第二方面，提供了一种对多种速率的数据进行处理的装置，其特征在于，所述装置包括接收单元，第一处理单元，第二处理单元，第一调制单元，第二调制单元和输出单元，

所述接收单元用于接收第一数据和第二数据，所述第一数据的传输速率为第一速率，所述第二数据的传输速率为第二速率，所述第一速率与所述第二速率不同；

所述第一处理单元用于根据所述接收单元接收的所述第一数据和所述第一速率，获得N1路第三数据和N2路第四数据，所述N1为大于或等于1的整数，所述N2为大于或等于0的整数；

所述第二处理单元用于根据所述接收单元接收的所述第二数据和所述第二速率，获得M1路第五数据和M2路第六数据，所述M1为大于或等于1的整数，所述M2为大于或等于0的整数；

所述第一调制单元用于根据所述第一处理单元获得的所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据，所述第七数据是串行传输的数据，所述第七数据的传输速率为所述第一速率；

所述第二调制单元用于根据所述第二处理单元获得的所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据，所述第八数据是串行传输的数据，所述第八数据的传输速率为所述第二速率；

所述输出单元用于输出所述第一调制单元获得的所述第七数据和所述第二调制单元获得的所述第八数据。

上述技术方案提供的数据处理装置，将以第一速率传输的第一数据拆分成多路数据，比如N1路第三数据和N2路第四数据，将所述多路数据进行调制，获得以第一速率传输的第七数据。所述数据处理装置在无需更换硬件或接口的情况下，将以第二速率传输的第二数据拆分成M1路第五数据和M2路第六数据，将所述M1路第五数据和所述M2路第六数据调制成以第二速率传输的第八数据。这样，所述数据处理装置能够在不更换线卡的情况下获得多种传输速率的信号，有助于降低开发和维护成本。

可选的，若所述N1等于1，且所述N2等于0，则所述第一调制单元具体用于将所述第三数据作为所述第七数据，所述第一调制方式为透传所述第三数据。

可选的，若所述M1等于1，且所述M2等于0，则所述第二调制单元具体用于将所述第五数据作为所述第八数据，所述第二调制方式为透传所述第五数据。

可选的，所述第一调制单元具体用于：根据所述第一调制方式，将所述第一处理单元获得的所述N1路第三数据和所述N2路第四数据调制成第九数据，所述第九数据的速率为所述第一速率；以及对所述第九数据进行光电转换，获得所述第七数据，所述第七数据为光信号。

可选的，所述第二调制单元具体用于：根据所述第二调制方式，将所述第二处理单元获得的所述M1路第五数据和所述M2路第六数据调制成第十数据，所述第十数据的速率为所述第二速率；以及对所述第十数据进行光电转换，获得所述第八数据，所述第八数据为光信号。

可选的，在一种示例中，所述装置还包括：第一确定单元，用于根据接收所述第一数据的端口确定所述第一速率，所述接收第一数据的端口与所述第一速率对应；第二确定单元，用于根据接收所述第二数据的端口确定所述第二速率，所述接收第二数据的端口与所述第二速率对应。

可选的，在另一种示例中，所述装置还包括：第一确定单元，用于根据用于传输第一光信号所需的带宽，确定所述第一速率，所述第一光信号为所述第七数据经光电转换后获得的信号；第二确定单元，用于根据用于传输第二光信号所需的带宽，确定所述第二速率，所述第二光信号为所述第八数据经光电转换后获得的信号。

附图说明

图1为一种线卡的结构示意图。

图2a为本申请实施例一提供的一种用于对多种速率的数据进行处理的方法流程图。

图2b为本申请实施例一提供的一种用于对多种速率的数据进行处理的方法流程图。

图3a为本申请实施例二提供的一种用于对多种速率的数据进行处理的方法流程图。

图3b为本申请实施例二提供的一种用于对多种速率的数据进行处理的方法流程图。

图4为本申请实施例三提供的一种数据处理装置的结构示意图。

图5为本申请实施例四提供的一种数据处理装置的结构示意图。

图6为本申请实施例五提供的一种数据处理装置的结构示意图。

图7为本申请实施例六提供的一种数据处理装置的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。

如图1所示，通常的线卡100包括：数据处理单元101和光电转换单元102。数据处理单元101包括媒体接入控制(英文全称：media access control，英文简称：MAC)模块101，串行/解串行(英文全称serializer/deserializer，英文简称SerDes)接口1012。

MAC模块1011接收一路并行传输的数据。MAC模块1011对所述并行传输的数据进行MAC封装，获得封装后的数据。MAC模块1011输出所述封装后的数据至SerDes接口1012。SerDes接口1012将接收到的所述封装后的数据，拆分成并行传输的N路电信号。所述N路电信号传输速率为标准速率。所述标准速率可以是以太网(英文：Ethernet)的标准中定义的传输速率，比如：SerDes接口1012将接收的40Gbit/s的数据拆分成4路10Gbit/s的数据，SerDes接口1012将接收的100Gbit/s的数据拆分成4路25Gbit/s的数据，SerDes接口1012将接收的100Gbit/s的数据拆分成10路10Gbit/s的数据，或SerDes接口1012对于接收的10Gbit/s的数据继续采用1路10Gbit/s传输等。SerDes接口1012输出所述N路电信号至光电转换单元102。光电转换单元102用于对所述N路传输的电信号进行光电转换，获得N路并行的光信号。光电转换单元102可通过其连接的光纤输出所述待传输的光信号。

以MAC模块1011接收的1路并行传输的数据的传输速率为10Gbit/s为例，所述SerDes接口1012将所述MAC模块1011封装后的1路并行数据，转换为1路串行数据。所述封装后的1路并行数据的传输速率为10Gbit/s。所述1路串行数据的传输速率为10Gbit/s。SerDes接口1012输出所述1路串行数据至光电转换单元102。光电转换单元102可将所述1路串行数据转换为传输速率为10Gbit/s的光信号，并通过光纤输出。所述光电转换模块102可采用增强型小型可插拔(英文全称：small form-factor pluggable plus，英文简称SFP+)光模块，所述SFP+光模块接收电信号的输入接口为单路串行接口。

如果MAC模块1011接收的1路并行传输的数据的传输速率为40Gbit/s，则处理单元101需要增加3个如图1中的SerDes接口1012，即处理单元101包括MAC模块1011和4个SerDes接口1012。4个SerDes接口1012中的每个SerDes接口1012输出1路10Gbit/s的数据。相应地，光电转换单元102为四通道增强型小型可插拔(英文全称：quad small form-factor pluggable plus，英文简称：QSFP+)光模块，QSFP+光模块对处理单元101输出的4路10Gbit/s的数据进行光电转换，并通过光纤输出光电转换后的光信号。这样，线卡100需要设计相应的硬件，比如4个SerDes接口1012和QSFP+光模块，以支持不同的传输速率。通常的线卡只能对特定的传输速率进行处理，开发和维护的成本较高。

针对上述问题，本申请实施例提出了能够在不更换线卡的情况下获得多种传输速率的信号的技术方案，有助于降低开发和维护成本的解决方法。该解决方法包括：数据处理装置接收第一数据和第二数据，所述第一数据的传输速率为第一速率，所述第二数据的传输速率为第二速率，所述第一速率与所述第二速率不同；所述数据处理装置根据所述第一速率和所述第一数据，获得N1路第三数据和N2路第四数据，所述N1为大于或等于1的整数，所述N2为大于或等于0的整数；所述数据处理装置根据所述第二速率和所述第二数据，获得M1路第五数据和M2路第六数据，所述M1为大于或等于1的整数，所述M2为大于或等于0的整数；所述数据处理装置根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据，所述第七数据是串行传输的数据，所述第七数据的传输速率为所述第一速率；所述数据处理装置根据所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据，所述第八数据是串行传输的数据，所述第八数据的传输速率为所述第二速率；所述数据处理装置输出所述第七数据和所述第八数据。

本申请实施例中的数据处理装置可以装设于分组传送网(英文全称：packet transport network，英文简称：PTN)设备、光传送网(英文全称：optical transport network,英文简称：OTN)设备、采用光传输的路由器或者采用光传输的交换机等设备中。举例来说，所述数据处理装置可以装设于上述设备的线卡上。

实施例一

图2a示出了数据处理装置对所述第一数据进行处理的流程。图2b示出了数据处理装置对所述第二数据进行处理的流程。所述数据处理装置可同时对所述第一数据和所述第二数据进行处理，也可以是按顺序对所述第一数据和所述第二数据进行处理，在此不再对所述第一数据和所述第二数据的处理顺序进行限定。

如图2a所示，本申请实施例一提供的用于对多种速率的数据进行处理的方法包括S201至204。如图2b所示，本申请实施例一提供的用于对多种速率的数据进行处理的方法流包括S205至S208。S201，数据处理装置接收第一数据，所述第一数据的传输速率为第一速率。

S202，所述数据处理装置根据所述第一速率和所述第一数据，获得N1路第三数据和N2路第四数据，所述N1为大于或等于1的整数，所述N2为大于或等于0的整数。

S203，所述数据处理装置根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据，所述第七数据是串行传输的数据，所述第七数据的传输速率为所述第一速率。

S204，所述数据处理装置输出所述第七数据。

S205，数据处理装置接收第二数据，所述第二数据的传输速率为第二速率。

S206，所述数据处理装置根据所述第二速率和所述第二数据，获得M1路第五数据和M2路第六数据，所述M1为大于或等于1的整数，所述M2为大于或等于0的整数。

S207，所述数据处理装置根据所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据，所述第八数据是串行传输的数据，所述第八数据的传输速率为所述第二速率。

S208，所述数据处理装置输出所述第八数据。

本申请实施例中第一数据中的第一和第二数据中的第二不代表数据的先后顺序，“第一”和“第二”用于区分所述第一数据和所述第二数据是不同的数据。即所述S201可在S205之前或之后执行，S201还可与S205同时执行。

举例说明，所述数据处理装置可同时接收到所述第一数据和所述第二数据，也可先后接收到所述第一数据和所述第二数据。所述数据处理装置接收到所述第一数据的端口和所述数据处理装置接收到所述第二数据的端口可以是相同的端口，也可以是不同的端口。如果所述数据处理装置同时接收到所述第一数据和所述第二数据，则所述数据处理装置接收到所述第一数据的端口和所述数据处理装置接收到所述第二数据的端口不同。

在一种可能的实现方式中，如果所述数据处理装置接收所述第一数据的端口和所述数据处理装置接收所述第二数据的端口不同，则所述数据处理装置可存储有端口和速率间的对应关系，比如第一对应关系包括所述第一速率和接收所述第一数据的端口，第二对应关系包括所述第二速率和接收所述第二数据的端口。

可选地，S201和S202之间，本申请实施例一提供的方法还包括：所述数据处理装置可根据接收所述第一数据的端口，确定所述第一速率。比如：所述数据处理装置可根据所述第一对应关系和接收所述第一数据的端口，获得所述第一速率。

可选地，S205和S206之间，本申请实施例一提供的方法还包括：所述数据处理装置可根据接收所述第二数据的端口，确定所述第二速率。比如：所述数据处理装置可根据所述第二对应关系和接收所述第二数据的端口，获得所述第二速率。

举例来说，所述数据处理装置包括第一接收端口和第二接收端口，所述第一接收端口和所述第二接收端口的总线带宽不同。所述第一接收端口的总线带宽为10Gbit/s，所述第二接收端口的总线带宽为40Gbit/s。如果所述数据处理装置从所述第一接收端口接收所述第一数据，则所述数据处理装置确定所述第一数据的传输速率为10Gbit/s。如果所述数据处理装置从所述第二接收端口接收所述第二数据，则所述数据处理装置确定所述第二数据的传输速率为40Gbit/s。

在另一种可能的实现方式中，由于所述数据处理装置接收到的数据需要通过光纤进行传输，因此，所述数据处理装置可根据光纤传输的光信号所需的带宽来确定接收到的数据的速率。

可选地，本申请实施例一提供的方法还包括：所述数据处理装置根据用于传输第一光信号所需的带宽，确定所述第一速率，所述第一光信号为所述第七数据经光电转换后获得的光信号。本申请实施例一中的所述第七数据为电信号。举例说明，所述数据处理装置可以是在执行S201之前，执行S201同时，或执行S201之后且执行S202之前，通过读取所述第一光信号所需的带宽，确定所述第一速率。举例来说，所述数据处理装置通过读取第一光电转换装置中的寄存器存储的所述第一光信号所需的带宽信息，确定所述第一速率。所述第一光电转换装置用于对所述数据处理装置输出的所述第七数据进行光电转换，获得所述第一光信号。

可选地，本申请实施例一提供的方法还包括：所述数据处理装置根据用于传输第二光信号所需的带宽，确定所述第二速率，所述第二光信号为所述第八数据经光电转换后获得的光信号。本申请实施例一中的所述第八数据为电信号。举例说明，所述数据处理装置可以是在执行S205之前，执行S205同时，或执行S205之后且执行S206之前，通过读取所述第二光信号所需的带宽，确定所述第二速率。举例来说，所述数据处理装置通过读取第二光电转换装置中的寄存器存储的所述第二光信号所需的带宽信息，确定所述第二速率。所述第二光电转换装置用于对所述数据处理装置输出的所述第八数据进行光电转换，获得所述第二光信号。

举例来说，S202包括：所述第一数据为N位并行传输的数据，所述数据处理装置可根据N1和N2，将所述第一数据拆分成所述N1路的第三数据和所述N2路第四数据。所述N1与所述N2之和小于或等于所述N。所述第一数据为N位并行传输的数据。

举例说明，所述第三数据的传输速率和所述第四数据的传输速率不同。所述N1路第三数据中的每一路第三数据包含内容不同。例如，如果N1为2，N2为0，且所述第一数据包括16位数据，则两路第三数据中的一路第三数据包括所述第一数据的前8位，两路第三数据中的另一路第三数据包括的是所述第一数据的后8位数据。如果所述N2大于零，则所述N2路第四数据中每一路第四数据包含的内容不同，在此不再举例说明。

S206中，所述数据处理装置根据所述第二速率和所述第二数据，获得M1路第五数据和M2路第六数据的具体实现方式，与S202中的实现原理相同，不再赘述。举例说明，所述第五数据的传输速率和所述第六数据的传输速率不同。所述M1路第五数据中的每一路第五数据包含内容不同，所述M2路第六数据中的每一路第六数据包含内容不同，在此不再举例说明。

S203中，若所述N1等于1，且所述N2等于0，则所述数据处理装置根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据包括：所述数据处理装置将所述第三数据作为所述第七数据，所述第一调制方式为透传所述第三数据。举例说明，所述数据处理装置透传第三数据为所述第七数据，不对所述第三数据的传输速率进行改变。可选地，所述数据处理装置还可对所述第三数据进行前向纠错(英文：forward error correction，简称：FEC)等线路编码处理，将编码处理后的第三数据作为所述第七数据。

S203中，若所述N1与所述N2之和大于或等于2，则所述数据处理装置根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据包括：所述数据处理装置将所述N1路第三数据和所述N2路第四数据进行调制，合并为1路串行数据，所述1路串行数据为所述第七数据。其中，所述第一调制方式可以是多电平调制(英文全称：multilevel pulse-amplitude modulation，英文简称：multilevel PAM)、离散多音频调制(英文全称：discrete multi-tone modulation，英文简称：DMT)或直检超奈奎斯特调制(英文全称：direct detection faster than Nyquist modulation，英文简称：DD-FTN)等。上述调制方式仅仅是示例的。本申请实施例提供的第一调制方式可以为将多路信号转换成单路信号的调制方式，在此不再举例说明。

举例来说，所述N1为2，即两路第三数据，两路第三数据中的一路第三数据可以称为第一路第三数据，两路第三数据中的另一路第三数据可以称为第二路第三数据。所述N2为3，即三路第四数据，三路第四数据中的一路第四数据可以称为第一路第四数据，三路第四数据中的另一路第四数据可以称为第二路第四数据，三路第四数据中剩余的一路第四数据可以称为第三路第四数据。

所述数据处理装置通过四电平调制(英文全称：pulse-amplitude-modulation with four amplitude levels，英文简称PAM-4)，将第一路第三数据和第二路第三数据，调制成一路第九数据，所述第一路第三数据和所述第二路第三数据均可采用低电平表示0，所述第一路第三数据和所述第二路第三数据均可采用高电平表示1。所述第九数据可采用四种不同的脉冲幅度分别表示00，01，10和11。所述第九数据在一个时钟周期内传输两个比特，所述第九数据的幅值是同一个时钟周期内所述第一路第三数据传输的一个比特和所述第二路第三数据传输的一个比特组成的比特值对应的脉冲幅度。例如：在某一个时钟周期内，所述第一路第三数据传输的比特值为0，所述第二路第三数据传输的比特值为1，则在该时钟周期内所述第九数据传输的两个比特的比特值为01，在该时钟周期内所述第九数据的幅值为比特值，如01，对应的脉冲幅度。

所述数据处理装置通过八电平调制(英文：pulse-amplitude-modulation with four amplitude levels，简称PAM-8)，将所述第一路第四数据、所述第二路第四数据和所述第三路第四数据，调制成一路第十数据。所述第十数据的000、001、010、011、100、101、110和111分别采用八种脉冲幅度进行表示。所述第十数据在一个时钟周期内传输三个比特，所述第十数据的幅值是同一个时钟周期内所述第一路第四数据传输的一个比特、所述第二路第四数据中传输的一个比特和所述第三路第四数据中传输的一个比特组成的比特值对应的脉冲幅度。

所述数据处理装置将所述第九数据和所述第十数据调制成一路第七数据。例如，所述数据处理装置通过加快时钟频率，将所述第九数据和所述第十数据调制成一路第七数据。所述第七数据的一个时钟周期包括第一子时钟周期和第二子时钟周期。所述第一子时钟周期的时长是所述第九数据的时钟周期时长的二分之一，所述第二子时钟周期的时长是所述第十数据的时钟周期时长的二分之一。所述第一子时钟周期传输的比特与所述第九数据在该时钟周期中传输的比特相同；所述第二子时钟周期传输的比特与所述第十数据在该时钟周期中传输的比特相同。可选地，在由所述N1路第三数据和所述N2路第四数据获得所述第七数据的过程中，可以对所述第三数据和所述第四数据进行FEC等线路编码处理，将经过第一调制方式调制并经过编码处理后的数据作为所述第七数据。

S207，若所述M1等于1，且所述M2等于0，则所述数据处理装置根据所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据包括：所述数据处理装置将所述第五数据作为所述第八数据，所述第二调制方式为透传所述第五数据。举例说明，所述数据处理装置透传第五数据为所述第八数据，不对所述第五数据的传输速率和所述第五数据传输方式进行改变。

可选地，所述数据处理装置可以对所述第五数据进行FEC等线路编码处理，将编码处理后的数据作为所述第八数据。

S207中，若所述M1与所述M2之和大于或等于2，则所述数据处理装置根据所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据包括：所述数据处理装置将所述M1路第五数据和所述M2路第六数据进行调制，合并为1路串行数据，所述1路串行数据为所述第八数据。

第二调制方式的具体实现方式，与S203中所述第一调制方式的具体实现方式类似。

举例来说，所述M1为4，即四路第五数据，所述四路第五数据中的一路第五数据可以称为第一路第五数据，所述四路第五数据中的另一路第五数据可以称为第二路第五数据，所述四路第五数据中的又一路第五数据可以称为第三路第五数据，所述四路第五数据中的又一路第五数据可以称为第四路第五数据。所述M2为0。

所述数据处理装置通过PAM-4，将所述第一路第五数据和所述第二路第五数据，调制成一路第十一数据，所述第一路第五数据和所述第二路第五数据均可采用低电平表示0，所述第一路第五数据和所述第二路第五数据均可采用高电平表示1。所述第十一数据可采用四种不同的脉冲幅度分别表示00，01，10和11。所述第十一数据中在一个时钟周期内传输两个比特，所述第十一数据的幅值是同一个时钟周期内所述所述第一路第五数据传输的一个比特和所述第二路第五数据传输的一个比特组成的比特值对应的脉冲幅度。例如：在某一个时钟周期内，所述第一路第五数据传输的比特值为0，所述第二路第五数据传输的比特值为1，则在该时钟周期内所述第十一数据传输的两个比特的比特值为01。同理，所述数据处理装置通过PAM-4，将所述第三路第五数据和所述第四路第五数据，调制成一路第十二数据。

所述数据处理装置将所述第十一数据和所述第十二数据调制成一路第八数据。例如，所述数据处理装置通过加快时钟频率，将所述第十一数据和所述第十二数据调制成一路第八数据。所述第八数据的一个时钟周期包括第一子时钟周期和第二子时钟周期。所述第一子时钟周期的时长，以及所述第二子时钟周期的时长均为所述时钟周期的时长的二分之一。所述第一子时钟周期传输的比特与所述第十一数据在该时钟周期中传输的比特相同；所述第二子时钟周期传输的比特与所述第十二数据在该时钟周期中传输的比特相同。

S203中的所述第一调制方式和S207中的所述第二调制方式，可以均是透传，也可以均是将多路数据合并为1路数据，还可以所述第一调制方式是透传，所述第二调制方式是将多路数据合并为1路数据。

S204中所述数据处理装置输出所述第七数据。所述第七数据是电信号。举例来说，所述数据处理装置将所述第七数据输出至第一光电转换器件，并转换为所述第一光信号，并由所述第一光电转换器件将所述第一光信号输出至光纤中传输。

S208中所述数据处理装置输出所述第八数据。所述第八数据是电信号。举例来说，所述数据处理装置将所述第八数据输出至第二光电转换器件，并转换为所述第二光信号，并由所述第二光电转换器件将所述第二光信号输出至光纤中传输。

本申请实施例提供的方法中，数据处理装置能够将以第一速率传输的第一数据拆分成多路数据，比如N1路第三数据和N2路第四数据，将所述多路数据进行调制，获得以第一速率传输的第七数据。所述数据处理装置在无需更换硬件或接口的情况下，将以第二速率传输的第二数据拆分成M1路第五数据和M2路第六数据，将所述M1路第五数据和所述M2路第六数据调制成以第二速率传输的第八数据。这样，所述数据处理装置能够在不更换线卡的情况下获得多种传输速率的信号，有助于降低开发和维护成本。

实施例二

图3a示出了数据处理装置对所述第一数据进行处理的流程。图3b示出了数据处理装置对所述第二数据进行处理的流程。所述数据处理装置可同时对所述第一数据和所述第二数据进行处理，也可以是按顺序对所述第一数据和所述第二数据进行处理，在此不再对所述第一数据和所述第二数据的处理顺序进行限定。

如图3a所示，本申请实施例一提供的用于对多种速率的数据进行处理的方法包括S301至305。如图3b所示，本申请实施例一提供的用于对多种速率的数据进行处理的方法流包括S306至S310。

S301，数据处理装置接收第一数据，所述第一数据的传输速率为第一速率。

S302，所述数据处理装置根据所述第一速率和所述第一数据，获得N1路第三数据和N2路第四数据，所述N1为大于或等于1的整数，所述N2为大于或等于0的整数。

S303，所述数据处理装置根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第九数据，所述第九数据的传输速率为所述第一速率。

S304，所述数据处理装置对所述第九数据进行光电转换，获得所述第七数据，所述第七数据是串行数据并且所述第七数据为光信号。

S305，所述数据处理装置输出所述第七数据。

S306，数据处理装置接收第二数据，所述第二数据的传输速率为第二速率。

S307，所述数据处理装置根据所述第二速率和所述第二数据，获得M1路第五数据和M2路第六数据，所述M1为大于或等于1的整数，所述M2为大于或等于0的整数。

S308，所述数据处理装置根据所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第十数据，所述第十数据的传输速率为所述第二速率。

S309，所述数据处理装置对所述第十数据进行光电转换，获得所述第八数据，所述第八数据是串行数据并且所述第八数据为光信号。

S310，所述数据处理装置输出所述第八数据。

本申请实施例中第一数据中的第一和第二数据中的第二不代表数据的先后顺序，“第一”和“第二”用于区分所述第一数据和所述第二数据是不同的数据。即所述S301可在S306之前或之后执行，S301还可与S306同时执行。

可选地，S301和S302之间，本申请实施例二提供的方法还包括：所述数据处理装置可根据接收所述第一数据的端口，确定所述第一速率。比如：所述数据处理装置可根据所述第一对应关系和接收所述第一数据的端口，获得所述第一速率。

可选地，S306和S307之间，本申请实施例二提供的方法还包括：所述数据处理装置可根据接收所述第二数据的端口，确定所述第二速率。比如：所述数据处理装置可根据所述第二对应关系和接收所述第二数据的端口，获得所述第二速率。

在另一种可能的实现方式中，所述数据处理装置可根据光纤传输的光信号所需的带宽来确定接收到的数据的速率。

可选地，本申请实施例二提供的方法还包括：所述数据处理装置根据所述第七数据所需的带宽，确定所述第一速率。举例说明，所述数据处理装置可以是在执行S301之前，执行S301同时，或执行S301之后且执行S302之前，通过读取所述第七数据所需的带宽，确定所述第一速率。

可选地，本申请实施例二提供的方法还包括：所述数据处理装置根据所述第八数据所需的带宽，确定所述第二速率。举例说明，所述数据处理装置可以是在执行S306之前，执行S306同时，或执行S306之后且执行S307之前，通过读取所述第八数据所需的带宽，确定所述第二速率。

S302的具体实现方式可以采用实施例一中S202的具体实现方式，在此不再举例说明。S307的具体实现方式可以采用实施例一中S206的具体实现方式，在此不再举例说明。

S303中获得所述第九数据的具体实现方式可以采用实施例一中S203中获得实施例一中所述的第七数据的具体实现方式，在此不再举例说明。S308中获得所述第十数据的具体实现方式可以采用实施例一中S207中获得实施例一中所述的第八数据的具体实现方式，在此不再举例说明。

举例来说，S304中所述数据处理装置将所述第九数据加载到光载波上，获得所述第七数据。

举例来说，S309中所述数据处理装置将所述第十数据加载到光载波上，获得所述第八数据。

举例来说，S305中所述数据处理装置将所述第七数据输出到光纤上。

举例来说，S310中所述数据处理装置将所述第八数据输出到光纤上。

本申请实施例提供的方法中，数据处理装置能够将以第一速率传输的第一数据拆分成多路数据，比如N1路第三数据和N2路第四数据，将所述多路数据进行调制和光电转换，获得以第一速率传输的第七数据。所述数据处理装置在无需更换硬件或接口的情况下，将以第二速率传输的第二数据拆分成M1路第五数据和M2路第六数据，对所述M1路第五数据和所述M2路第六数据进行调制和光电转换，获得以第二速率传输的第八数据。这样，所述数据处理装置能够在不更换线卡的情况下获得多种传输速率的信号，有助于降低开发和维护成本。

实施例三

图4示出了本申请实施例三提供的数据处理装置的结构示意图。如图4所示，数据处理装置400包括接收单元401，第一处理单元402，第二处理单元403，第一调制单元404，第二调制单元405和输出单元406。数据处理装置400可执行图2a、图2b、图3a或图3b对应的实施例提供的方法。

接收单元401用于接收第一数据和第二数据，所述第一数据的传输速率为第一速率，所述第二数据的传输速率为第二速率，所述第一速率与所述第二速率不同。

第一处理单元402用于根据接收单元401接收的所述第一数据和所述第一速率，获得N1路第三数据和N2路第四数据，所述N1为大于或等于1的整数，所述N2为大于或等于0的整数。

第二处理单元403用于根据接收单元401接收的所述第二数据和所述第二速率，获得M1路第五数据和M2路第六数据，所述M1为大于或等于1的整数，所述M2为大于或等于0的整数。

第一调制单元404用于根据第一处理单元402获得的所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据，所述第七数据是串行传输的数据，所述第七数据的传输速率为所述第一速率。

第二调制单元405用于根据第二处理单元403获得的所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据，所述第八数据是串行传输的数据，所述第八数据的传输速率为所述第二速率。

输出单元406用于输出第一调制单元404获得的所述第七数据和第二调制单元405获得的所述第八数据。

举例说明，若所述N1等于1，且所述N2等于0，则所述第一调制单元404具体用于将所述第三数据作为所述第七数据，所述第一调制方式为透传所述第三数据。

举例说明，若所述M1等于1，且所述M2等于0，则所述第二调制单元405具体用于将所述第五数据作为所述第八数据，所述第二调制方式为透传所述第五数据。

举例说明，所述第一调制单元404具体用于：根据所述第一调制方式，将所述第一处理单元402获得的所述N1路第三数据和所述N2路第四数据调制成第九数据，所述第九数据的速率为所述第一速率；以及对所述第九数据进行光电转换，获得所述第七数据，所述第七数据为光信号。

举例说明，所述第二调制单元405具体用于：根据所述第二调制方式，将所述第二处理单元403获得的所述M1路第五数据和所述M2路第六数据调制成第十数据，所述第十数据的速率为所述第二速率；以及对所述第十数据进行光电转换，获得所述第八数据，所述第八数据为光信号。

可选的，所述数据处理装置400还包括第一确定单元407和第二确定单元408。

举例说明，在一种实现方式中，第一确定单元407，用于根据接收所述第一数据的端口确定所述第一速率，所述接收第一数据的端口与所述第一速率对应。第二确定单元408，用于根据接收所述第二数据的端口确定所述第二速率，所述接收第二数据的端口与所述第二速率对应。

举例说明，在另一种实现方式中，第一确定单元407，用于根据用于传输第一光信号所需的带宽，确定所述第一速率，所述第一光信号为所述第七数据经光电转换后获得的信号；第二确定单元408，用于根据用于传输第二光信号所需的带宽，确定所述第二速率，所述第二光信号为所述第八数据经光电转换后获得的信号。

本申请实施例提供的数据处理装置中，第一处理单元能够将以第一速率传输的第一数据拆分成多路数据，比如N1路第三数据和N2路第四数据。第一调制单元将所述多路数据进行调制，获得以第一速率传输的第七数据。所述数据处理装置在无需更换硬件或接口的情况下，对以第二速率传输的第二数据进行处理。即第二处理单元将以第二速率传输的第二数据拆分成M1路第五数据和M2路第六数据。第二调制单元将所述M1路第五数据和所述M2路第六数据调制成以第二速率传输的第八数据。这样，所述数据处理装置能够在不更换线卡的情况下获得多种传输速率的信号，有助于降低开发和维护成本。

实施例四

图5示出了本申请实施例四提供的数据处理装置的结构示意图。如图5所示，数据处理装置500包括：处理器501，存储器502以及通信接口503。处理器501，存储器502以及通信接口503通过通信总线504连接。

存储器502用于存储程序。

处理器501根据从存储器502中读取的程序所包括的可执行指令，执行如下操作。

处理器501通过通信接口503接收第一数据和第二数据，所述第一数据的传输速率为第一速率，所述第二数据的传输速率为第二速率，所述第一速率与所述第二速率不同。

处理器501根据所述第一速率和所述第一数据，获得N1路第三数据和N2路第四数据，所述N1为大于或等于1的整数，所述N2为大于或等于0的整数。

处理器501根据所述第二速率和所述第二数据，获得M1路第五数据和M2路第六数据，所述M1为大于或等于1的整数，所述M2为大于或等于0的整数。

处理器501根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据，所述第七数据是串行传输的数据，所述第七数据的传输速率为所述第一速率。

处理器501所述数据处理装置根据所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据，所述第八数据是串行传输的数据，所述第八数据的传输速率为所述第二速率。

处理器501通过通信接口503输出所述第七数据和所述第八数据。

进一步地，处理器501根据存储器502中的可执行指令，与通信接口503配合，使图5所示的数据处理装置500执行了实施例一或者实施例二中的数据处理装置所执行的操作。

图5所示的数据处理装置500与图4所示的数据处理装置400可以是同一个装置，例如均为实施例一或实施例二中所述的数据处理装置。可以认为，图5从物理的角度显示了一个数据处理装置包括的内容，而图4从逻辑的角度显示了一个数据处理装置包括的内容。可选地，图4所示的接收单元401，以及输出单元407可以由图5中的通信接口503来实现，通信接口503可以包括至少一个物理接口。图4所示的第一处理单元402，第二处理单元403，第一调制单元404，第二调制单元405，第一确定单元407以及第二确定单元408可以由图5所示的处理器501根据存储器502存储的可执行指令来实现，处理器501可以包括至少一个物理处理器。

本申请实施例提供的数据处理装置中，处理器能够将以第一速率传输的第一数据拆分成多路数据，比如N1路第三数据和N2路第四数据。所述处理器将所述多路数据进行调制，获得以第一速率传输的第七数据。所述数据处理装置在无需更换硬件或接口的情况下，对以第二速率传输的第二数据进行处理。即所述处理器将以第二速率传输的第二数据拆分成M1路第五数据和 M2路第六数据。所述处理器将所述M1路第五数据和所述M2路第六数据调制成以第二速率传输的第八数据。这样，所述数据处理装置能够在不更换线卡的情况下获得多种传输速率的信号，有助于降低开发和维护成本。

实施例五

图6示出了本申请实施例五提供的数据处理装置的结构示意图。

数据处理装置600包括接口电路601，第一选择器604，输出接口605，控制器606，输入接口607，第二选择器608，第一调制模块609，第二调制模块610和第三选择器611。可选的，所述数据处理装置600还包括第一MAC模块602和第二MAC模块603。

其中，接口电路601，第一MAC模块602、第二MAC模块603、第一选择器604、输出接口605和控制器606可集成在第一芯片(图6中未示出)。输入接口607、第二选择器608、第一调制模块609、第二调制模块610和第三选择器611可集成在第二芯片(图6中未示出)。

数据处理装置600可以为实施例一或实施例三中的数据处理装置。其中，接口电路601可实现接收单元401的功能。第一选择器604和输出接口605可实现第一处理单元402的功能，还可实现第二处理单元403的功能。输入接口607、第二选择器608和第一调制模块609可实现第一调制单元404的功能。输入接口607，第二选择器608和第二调制模块610可实现第二调制单元的功能。第三选择器611可以实现输出单元406的功能。可选地，控制器606可实现第一确定单元407的功能，还可以实现第二确定单元408的功能。

下面将以数据处理装置600接收第一数据，所述第一数据的第一速率为10Gbit/s，数据处理装置600接收第二数据，所述第二数据的第二速率40Gbit/s为例，对于所述数据处理装置600的工作原理进行说明。

所述数据处理装置600中，接口电路601的输出端包括不同的端口，例如包括第一端口和第二端口。所述第一端口用于接收第一数据，所述第二端口用于接收第二数据。所述第一端口可以向所述第一选择器604传输数据。所述第二端口可以向所述第一选择器604传输数据。

可选的，如果所述第一芯片中还包括第一MAC模块602和第二MAC模块603，则所述第一端口和第一选择器604通过第一MAC模块602相连，所述第一MAC模块602用于对所述第一数据进行MAC封装；所述第二端口和第一选择器604通过第二MAC模块603相连，所述第二MAC模块603用于对所述第二数据进行MAC封装。

输出接口605可以由串行/解串行(英文全称：serializer/deserializer，英文简称：SerDes)接口实现，所述第一选择器604可以向所述输出接口605的并行输入接口传输数据。输出接口605有4个串行的输出接口，即图6中所示的OUT1至OUT4。

所述第二芯片中，输入接口607可以由SerDes接口实现，所述SerDes接口有4个串行的输入接口，即IN1至IN4实现。输出接口605的OUT1至OUT4，分别可以向所述输入接口607的IN1至IN4传输数据。所述输出接口605和所述输入接口607用于将数据由所述第一芯片传输至所述第二芯片。所述输入接口607的四个并行的输出接口，分别用于向第二选择器608的4个输入端传输数据。第二选择器608的输出端，分别可以向第一调制模块609和第二调制模块610传输数据。其中，第一调制模块609用于将1路10Gbit/s的数据透传，第二调制模块610用于将4路10Gbit/s的数据通过调制合并为1路40Gbit/s的数据。

控制器606可以通过通信总线分别与第一选择器604，第二选择器608以及第三选择器611通信。控制器606可以集成在所述第一芯片中，或者集成在所述第二芯片中，或者集成在数据处理装置600的其他芯片。控制器606还可以由多个控制单元组成，所述多个控制单元分别集成在所述第一芯片、所述第二芯片或者所述数据处理装置600的其他芯片。

接口电路601接收第一数据，控制器606确定所述所述第一速率为10Gbit/s。举例来说，所述第一数据为1路并行数据。

举例来说，所述控制器606可以采用实施例一中确定所述第一速率的任一实现方式，确定所述第一速率。接口电路601将所述第一数据输出至第一选择器604。可选的，所述接口电路601先将所述第一数据输出到第一MAC模块602对所述第一数据进行MAC封装，所述第一MAC模块602将封装后的所述第一数据输出至第一选择器604。

举例说明，在一种示例中，控制器606获取所述接口电路601接收所述第一数据的端口，并根据所述接收所述第一数据的端口确定所述第一速率。

举例说明，在另一种示例中，控制器606通过获取光纤传输的光信号所需的带宽来确定接收到的数据的速率。例如，控制器606读取第一光电转换装置的带宽，获得所述第一速率。所述第一光电转换装置用于对所述数据处理装置600输出的第七数据进行光电转换，获得第一光信号。例如，所述控制器606通过外围部件互连(英文全称：peripheral component interconnect，英文简称：PCI)总线读取所述第一光电转换装置的寄存器(英文全称：register)中存储的所述带宽的信息。

举例来说，所述第一选择器604将所述第一数据输出到所述输出接口605。

举例来说，所述输出接口605根据第一指令，将所述第一数据由1路并行数据转换为1路串行的第三数据。所述第一指令用于指示所述输出接口605将所述第一数据由1路并行数据转换为1路串行的第三数据。例如，所述第一指令是由控制器606向输出接口605发送的指令。输出接口605将所述1路串行的第三数据从所述OUT1输出至所述第二芯片。具体来说，输出接口605将所述1路第三数据由输入接口607的IN1输入所述第二芯片。

举例来说，第二选择器608根据第二指令，将所述1路第三数据输出到第一调制模块609。所述第二指令用于指示所述第二选择器608将所述1路第三数据输出到第一调制模块609。例如，所述第二指令是由控制器606向第二选择器608发送的。所述第一调制模块609将第三数据透传为第七数据。

举例来说，第三选择器611输出所述第七数据。在一种示例中，第一调制模块609输出端输出的数据为并行数据，则第三选择器611的输出端可以连接一个SerDes接口作为所述数据处理装置的输出接口，将所述并行数据转换为串行的第七数据输出。在另一种示例中，第一调制模块609输出的数据为串行的第七数据，则可以由第三选择器611直接输出所述第七数据。

接口电路601接收第二数据。举例来说，所述第二数据为1路并行数据。控制器606采用实施例一中确定所述第二速率的任一实现方式，确定所述第二速率为40Gbit/s。

举例说明，在一种示例中，控制器606获取所述接口电路601接收所述第二数据的端口，并根据所述接收所述第二数据的端口确定所述第二速率。

举例说明，在另一种示例中，控制器606通过获取光纤传输的光信号所需的带宽来确定接收到的数据的速率。例如，控制器606读取第二光电转换装置的带宽，获得所述第二速率。所述第二光电转换装置用于对所述数据处理装置600输出的第八数据进行光电转换，获得第二光信号。例如，所述控制器606通过PCI总线读取所述第二光电转换装置的寄存器中存储的所述带宽的信息。

进一步地，所述数据处理装置600与所述第一光电转换装置和所述第二光电转换装置的连接方式可以是，所述数据处理装置600的输出端在不同的时间段，分别与所述第一光电转换装置和所述第二光电转换装置相连。所述数据处理装置600在与所述第一光电转换装置或与所述第二光电转换装置连接后，在进行初始化的过程中，控制器606获取所述第一光电转换装置或所述第二光电转换装置的带宽。所述数据处理装置600与所述第一光电转换装置相连，所述控制器606确定所述接口电路601接收的所述第一数据的速率为所述第一速率；所述数据处理装置500与所述第二光电转换装置相连，所述控制器606确定所述接口电路601接收的所述第二数据的速率为所述第二速率。

需要说明的是，所述数据处理装置600的输出端与所述第一光电转换装置相连，可以包括所述数据处理装置600的输出端直接与所述第一光电转换装置相连的实现方式，也可以包括所述数据处理装置600的输出端和所述第一光电装置的输入端之间还包括其他元器件，所述数据处理装置600将数据输出至所述其他元器件，并由所述其他元器件将所述数据输出至所述第一光电转换装置。所述数据处理装置600的输出端与所述第二光电装换装置相连包括的实现方式相同。

举例来说，接口电路601将所述第二数据输出至第一选择器604。可选的，所述接口电路601先将所述第二数据输出至第二MAC模块603，所述第二MAC模块603对所述第二数据进行MAC封装，并将封装后的所述第二数据输出至第一选择器604。

举例来说，所述第一选择器604将所述第二数据输出到所述输出接口605。

举例来说，所述输出接口605根据第三指令，将所述第二数据由1路并行的40Gbit/s的数据转换为4路串行的10Gbit/s的第五数据，将所述4路第五数据分别从输出接口605的OUT1至OUT4输出。例如，所述第二数据为32位并行数据，所述输出接口605将所述32位并行数据从最高有效位(英文全称：most significant bit，英文简称：MSB)起的第1比特至第8比特转换成1路第五数据，由OUT1输出，，第9比特至第16比特转换成另1路第五数据，由OUT2输出，第17比特至第24比特转换成另1路第五数据，由OUT3输出，第25比特至第32比特转换成另一路第五数据，由OUT4输出。举例来说，所述第三指令是由控制器606向输出接口605发送的。

举例来说，第二选择器608根据第四指令，将所述4路第五数据输出到第二调制模块610。所述第二调制模块610将所述4路第五数据合并为1路第八数据。举例来说，所述第二调制模块610可以采用实施例一中所述的任一调制方式获得所述1路第八数据。

举例来说，第三选择器611输出所述第八数据。在一种示例中，第二调制模块610输出端输出的数据为并行数据，则第三选择器611的输出端可以连接一个SerDes接口作为所述数据处理装置600的输出接口，将所述并行数据转换为串行的第八数据输出。在另一种示例中，第二调制模块610输出的数据为串行的第八数据，则可以由第三选择器611直接输出所述第八数据。

举例来说，图6提供的数据处理装置600中，所述第一数据和所述第二数据是通过接口电路601中不同的端口接收的。在所述第一数据和所述第二数据是通过同一端口接收的情况下，接口电路601通过第四选择器(图6中没有示出)向第一MAC模块602或第二MAC模块603传输数据。控制器606确定所述第一数据的速率是10Gbit/s，对所述第四选择器配置第一指令，使所述第四选择器将所述第一数据传输至第一MAC模块602；控制器606确定所述第二数据的速率是40Gbit/s，对所述第四选择器配置第二指令，使所述第四选择器将所述第二数据传输至第二MAC模块603。

举例来说，在图6提供的数据处理装置600为实施例二的数据处理装置，即所述第七数据是光信号，并且所述第八数据是光信号的情况下，所述数据处理装置600进一步包括光电转换模块。所述第三选择器611可以向所述光电转换模块传输数据，并由所述光电转换模块的输出端输出所述第七数据以及所述第八数据。例如，第一光电转换模块将所述第九数据加载到光载波上，获得所述第七数据；第二光电转换模块将所述第十数据加载到光载波上，获得所述第八数据。例如，所述光载波可以是所述光电转换模块的光源产生的，所述光源可以是半导体发光器(laser diode，简称LD)，也可以是发光二极管(light emitting diode，简称LED)。举例来说，所述光电转换模块是可以热插拔(英文全称：hot plugging)的器件。

上述数据处理装置600中的第一MAC模块602，第二MAC模块603，控制器606，第一调制模块609，第二调制模块610，可以由中央处理器(英文全称：central processing unit，英文简称：CPU)实现，也可以由现场可编程门阵列(英文全称：field-programmable gate array，英文简称：FPGA)或协处理器等可编程器件来完成。显然上述功能模块也可以采用软件硬件相结合的方式来实现。

本申请实施例提供的数据处理装置，能够将以第一速率传输的第一数据拆分成多路数据，比如N1路第三数据和N2路第四数据。所述数据处理装置将所述多路数据进行调制，获得以第一速率传输的第七数据。所述数据处理装置在无需更换硬件或接口的情况下，对以第二速率传输的第二数据进行处理。即所述数据处理装置将以第二速率传输的第二数据拆分成M1路第五数据和M2路第六数据。所述数据处理装置将所述M1路第五数据和所述M2路第六数据调制成以第二速率传输的第八数据。这样，所述数据处理装置能够在不更换线卡的情况下获得多种传输速率的信号，有助于降低开发和维护成本。

实施例六

图7示出了本申请实施例六提供的数据处理装置的结构示意图。

数据处理装置700包括第一芯片701，第二芯片702，第三芯片703，第一光电转换模块704以及第二光电转换模块705。

第一芯片701可以包括图6所示的接口电路601，第一选择器604，输出接口605以及控制器606。可选的，第一芯片701中还包括图6所示的第一MAC模块602以及第二MAC模块603。图7中的第一芯片701与实施例五中所述的第一芯片区别仅在于，图7中的第一芯片701包括两个输出接口605，例如第一输出接口605和第二输出接口605(图7中未示出)。所述第一输出接口605用于向所述第二芯片702传输数据，所述第二输出接口605用于向所述第三芯片703传输数据。相应的，第一芯片701中第一选择器604的输出端有两个，分别用于向所述第一输出接口605和第二输出接口605传输数据。

第二芯片702包括图6中的输入接口607、第二选择器608、第一调制模块609、第二调制模块610和第三选择器611。在所述第二芯片702中，所述输入接口607、第二选择器608、第一调制模块609、第二调制模块610和第三选择器611的连接方式与图6中所示的连接方式相同。

第三芯片703包括图6中的输入接口607、第二选择器608、第一调制模块609、第二调制模块610和第三选择器611。在所述第三芯片703中，输入接口607、第二选择器608、第一调制模块609、第二调制模块610和第三选择器611的连接方式与图6中所示的连接方式相同。

所述第一芯片701中的接口电路601包括不同的端口，例如第一端口和第二端口。所述第一芯片701从第一端口接收第一数据，从第二端口接收第二数据。所述第一数据和所述第二数据可以是同时接收的，也可以是先后接收的。

举例来说，所述第一芯片701根据配置的第一指令，将所述第一数据由第一选择器604输出至所述第一输出接口605，进而传输至所述第二芯片702进行处理。所述第二芯片702根据所述数据以及配置的第二指令，获得一路串行的电信号，并将所述一路串行的电信号输出至第一光电转换模块704。所述第一光电转换模块704对所述一路串行电信号进行光电转换，获得一路串行的第七数据，所述第七数据为光信号。

举例来说，所述第一芯片701根据配置的第三指令，将所述第二数据由第一选择器604输出至所述第二输出接口605，进而传输至所述第三芯片703进行处理。所述第三芯片703根据所述数据以及配置的第四指令，获得一路串行的电信号，并将所述一路串行的电信号输出至第二光电转换模块705。所述第二光电转换模块705对所述一路串行电信号进行光电转换，获得一路串行的第八数据，所述第八数据为光信号。

所述第一芯片701，所述第二芯片702以及所述第三芯片703内部对所述数据进行处理的具体实现方式，可以采用实施例六中的具体实现方式。所述第一光电转换模块704以及所述第二光电转换模块705将一路串行的电信号转换成一路串行的光信号的具体实现方式，可以采用实施例二中的具体实现方式。

通过将所述第一芯片701，所述第二芯片702以及所述第三芯片703的功能分别集成在三个不同的芯片中，可以缩短所述第二芯片702与所述第一光电转换模块704之间的距离，从而提高所述第二芯片702与所述第一光电转换模块704之间数据传输的质量；以及缩短所述第三芯片703与所述第二光电转换模块705之间的距离，从而提高所述第二芯片702与所述第一光电转换模块704之间数据传输的质量。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。比如，检测器、发送器、接收器、获得单元都可以通过通用中央处理器CPU或专用集成电路(Application Specific Integrated Circuit，ASIC)或现场可编程门阵列(Field－Programmable Gate Array，FPGA)来实现。

上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例仅用以示例性说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明及本发明带来的有益效果进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明权利要求的范围。

Claims

一种用于对多种速率的数据进行处理的方法，其特征在于，所述方法包括：

数据处理装置接收第一数据和第二数据，所述第一数据的传输速率为第一速率，所述第二数据的传输速率为第二速率，所述第一速率与所述第二速率不同；

所述数据处理装置根据所述第一速率和所述第一数据，获得N1路第三数据和N2路第四数据，所述N1为大于或等于1的整数，所述N2为大于或等于0的整数；

所述数据处理装置根据所述第二速率和所述第二数据，获得M1路第五数据和M2路第六数据，所述M1为大于或等于1的整数，所述M2为大于或等于0的整数；

所述数据处理装置根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据，所述第七数据是串行传输的数据，所述第七数据的传输速率为所述第一速率；

所述数据处理装置根据所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据，所述第八数据是串行传输的数据，所述第八数据的传输速率为所述第二速率；

所述数据处理装置输出所述第七数据和所述第八数据。
根据权利要求1所述的方法，其特征在于，若所述N1等于1，且所述N2等于0，则所述数据处理装置根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据包括：

所述数据处理装置将所述第三数据作为所述第七数据，所述第一调制方式为透传所述第三数据。
根据权利要求1或2所述的方法，其特征在于，若所述M1等于1，且所述M2等于0，则所述数据处理装置根据所述M1路第五数据、所述M2 路第六数据和第二调制方式，获得第八数据包括：

所述数据处理装置将所述第五数据作为所述第八数据，所述第二调制方式为透传所述第五数据。
根据权利要求1至3任意一项所述的方法，其特征在于，所述数据处理装置根据所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据包括：

所述数据处理装置根据所述第一调制方式，将所述N1路第三数据和所述N2路第四数据调制成第九数据，所述第九数据的速率为所述第一速率；

所述数据处理装置对所述第九数据进行光电转换，获得所述第七数据，所述第七数据为光信号。
根据权利要求1至4任意一项所述的方法，其特征在于，所述数据处理装置根据所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据包括：

所述数据处理装置根据所述第二调制方式，将所述M1路第五数据和所述M2路第六数据调制成第十数据，所述第十数据的速率为所述第二速率；

所述数据处理装置对所述第十数据进行光电转换，获得所述第八数据，所述第八数据为光信号。
根据权利要求1至5任意一项所述的方法，其特征在于，所述方法还包括：

所述数据处理装置根据接收所述第一数据的端口确定所述第一速率，根据接收所述第二数据的端口确定所述第二速率，所述接收第一数据的端口与所述第一速率对应，所述接收第二数据的端口与所述第二速率对应。
根据权利要求1至3任意一项所述的方法，其特征在于，所述方法还包括：

所述数据处理装置根据用于传输第一光信号所需的带宽，确定所述第一速率，所述第一光信号为所述第七数据经光电转换后获得的信号；

所述数据处理装置根据用于传输第二光信号所需的带宽，确定所述第二速率，所述第二光信号为所述第八数据经光电转换后获得的信号。
一种数据处理装置，其特征在于，所述装置包括接收单元，第一处理单元，第二处理单元，第一调制单元，第二调制单元和输出单元，

所述接收单元用于接收第一数据和第二数据，所述第一数据的传输速率为第一速率，所述第二数据的传输速率为第二速率，所述第一速率与所述第二速率不同；

所述第一处理单元用于根据所述接收单元接收的所述第一数据和所述第一速率，获得N1路第三数据和N2路第四数据，所述N1为大于或等于1的整数，所述N2为大于或等于0的整数；

所述第二处理单元用于根据所述接收单元接收的所述第二数据和所述第二速率，获得M1路第五数据和M2路第六数据，所述M1为大于或等于1的整数，所述M2为大于或等于0的整数；

所述第一调制单元用于根据所述第一处理单元获得的所述N1路第三数据、所述N2路第四数据和第一调制方式，获得第七数据，所述第七数据是串行传输的数据，所述第七数据的传输速率为所述第一速率；

所述第二调制单元用于根据所述第二处理单元获得的所述M1路第五数据、所述M2路第六数据和第二调制方式，获得第八数据，所述第八数据是串行传输的数据，所述第八数据的传输速率为所述第二速率；

所述输出单元用于输出所述第一调制单元获得的所述第七数据和所述第二调制单元获得的所述第八数据。
根据权利要求8所述的装置，其特征在于，若所述N1等于1，且所述N2等于0，则所述第一调制单元具体用于将所述第三数据作为所述第七数据，所述第一调制方式为透传所述第三数据。
根据权利要求8或9所述的装置，其特征在于，若所述M1等于1，且所述M2等于0，则所述第二调制单元具体用于将所述第五数据作为所述第八数据，所述第二调制方式为透传所述第五数据。
根据权利要求8至10任意一项所述的装置，其特征在于，所述第一调制单元具体用于：

根据所述第一调制方式，将所述第一处理单元获得的所述N1路第三数据和所述N2路第四数据调制成第九数据，所述第九数据的速率为所述第一速率；以及

对所述第九数据进行光电转换，获得所述第七数据，所述第七数据为光信号。
根据权利要求8至11任意一项所述的装置，其特征在于，所述第二调制单元具体用于：

根据所述第二调制方式，将所述第二处理单元获得的所述M1路第五数据和所述M2路第六数据调制成第十数据，所述第十数据的速率为所述第二速率；以及

对所述第十数据进行光电转换，获得所述第八数据，所述第八数据为光信号。
根据权利要求8至12任意一项所述的装置，其特征在于，所述装置还包括：

第一确定单元，用于根据接收所述第一数据的端口确定所述第一速率，所述接收第一数据的端口与所述第一速率对应；

第二确定单元，用于根据接收所述第二数据的端口确定所述第二速率，所述接收第二数据的端口与所述第二速率对应。
根据权利要求8至10任意一项所述的装置，其特征在于，所述装置还包括：

第一确定单元，用于根据用于传输第一光信号所需的带宽，确定所述第一速率，所述第一光信号为所述第七数据经光电转换后获得的信号；

第二确定单元，用于根据用于传输第二光信号所需的带宽，确定所述第二速率，所述第二光信号为所述第八数据经光电转换后获得的信号。