WO2017073334A1 - 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 - Google Patents

固体撮像素子および固体撮像素子の製造方法、並びに電子機器 Download PDF

Info

Publication number
WO2017073334A1
WO2017073334A1 PCT/JP2016/080298 JP2016080298W WO2017073334A1 WO 2017073334 A1 WO2017073334 A1 WO 2017073334A1 JP 2016080298 W JP2016080298 W JP 2016080298W WO 2017073334 A1 WO2017073334 A1 WO 2017073334A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
solid
impurity layer
state imaging
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/080298
Other languages
English (en)
French (fr)
Inventor
恭佑 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2017547723A priority Critical patent/JP7126826B2/ja
Priority to CN201680060919.7A priority patent/CN108140662B/zh
Priority to US15/768,732 priority patent/US10396108B2/en
Publication of WO2017073334A1 publication Critical patent/WO2017073334A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Definitions

  • the present technology relates to a solid-state imaging device, a manufacturing method of the solid-state imaging device, and an electronic device, and in particular, in a FD storage type sensor,
  • the present invention relates to a method for manufacturing a solid-state imaging device and an electronic apparatus.
  • FD Floating : Diffusion
  • FD and PD Photo Diode
  • pixel transistors are separated by element isolation such as STI (Shallow Trench Isolation). If the RST and Drain voltage of the FD is set to a low voltage, the electric field with PWell and STI can be relaxed and junction leakage can be suppressed (for example, Patent Documents 1, 2).
  • This diffusion leak is observed as h + dark current in the FD and as e- dark current in the PD section when the PD sections are adjacent.
  • the present technology has been made in view of such a situation, and in particular, in an FD storage type sensor, it is possible to suppress both occurrence of junction leak and diffusion leak in the FD.
  • a solid-state imaging device is generated by a photodiode that performs photoelectric conversion according to the amount of incident light, a photoelectric conversion film that performs photoelectric conversion according to the amount of incident light, and photoelectric conversion of the photoelectric conversion film.
  • a diode and the diffusion layer are juxtaposed, and the impurity layer is a solid-state imaging device provided below the diffusion layer.
  • the impurity layer may be provided at a concentration higher than a predetermined concentration below the diffusion layer.
  • the impurity layer may be provided at a concentration higher than 2.00E + 15 / cm 2 below the diffusion layer.
  • the impurity layer may be provided below the diffusion layer and with a predetermined gap between the impurity layer and the diffusion layer.
  • the impurity layer may be provided below the diffusion layer with a predetermined substance interposed between the impurity layer and the diffusion layer.
  • the predetermined substance may be composed of the impurity layer having the second polarity.
  • a method for manufacturing a solid-state imaging device includes a photodiode that performs photoelectric conversion according to the amount of incident light, a photoelectric conversion film that performs photoelectric conversion according to the amount of incident light, and photoelectric conversion of the photoelectric conversion film.
  • the photodiode and the diffusion layer are juxtaposed in the same substrate, and the impurity layer is a manufacturing method of a solid-state imaging device provided below the diffusion layer.
  • An electronic device is generated by a photodiode that performs photoelectric conversion according to the amount of incident light, a photoelectric conversion film that performs photoelectric conversion according to the amount of incident light, and photoelectric conversion of the photoelectric conversion film.
  • the photodiode performs photoelectric conversion according to the amount of incident light
  • the photoelectric conversion film performs photoelectric conversion according to the amount of incident light to form the first photodiode.
  • Charges generated by photoelectric conversion of the photoelectric conversion film are accumulated by a diffusion layer having a second polarity different from the polarity, and an impurity layer made of an impurity of the first polarity is provided.
  • a photodiode and the diffusion layer are juxtaposed, and the impurity layer is provided below the diffusion layer.
  • the FD storage type sensor in the FD storage type sensor, it is possible to suppress both occurrence of junction leak and diffusion leak in the FD.
  • FIG. 3 is a wiring diagram of the solid-state imaging device of FIG. 2.
  • FIG. 3 is a diagram showing a relationship between a P-type impurity concentration in a P-type impurity layer and a dark current flowing into PD in the solid-state imaging device of FIG. It is a figure explaining the distribution of the depth direction of FD and a P-type impurity layer. It is a flowchart explaining the manufacturing process of the solid-state image sensor of FIG. It is a figure explaining the manufacturing process of the solid-state image sensor of FIG.
  • PD 1 photodiode 34 provided below (in the figure, above).
  • PD photodiode 34
  • the configurations of the solid-state imaging devices 11 in the upper and lower stages in FIG. 1 are basically the same, and when there is no need to distinguish between them, the respective configurations will be described without distinction. . In the following, the vertical relationship will be described based on the notation in the figure unless otherwise specified.
  • the solid-state imaging device 11 in FIG. 1 is provided with a photoelectric conversion film 32 made of an organic film in the lower part of the drawing, and an upper electrode 31 in the solid-state imaging device 11 is provided thereunder. Yes.
  • the photoelectric conversion film 32 generates a hole charge (indicated by “h +” in a circle in the drawing) according to the amount of incident light, and transfers the charge generated via the wiring 41 to the FD 38.
  • a Pwell 33 made of a Si substrate is formed on the photoelectric conversion film 32.
  • a photodiode (hereinafter also referred to as PD: Photo Diode) 34 is formed on the left side of the Pwell 33 in the drawing. More specifically, the PD 34 is composed of an N-type impurity layer (charge storage layer), and has a structure in which a high-concentration P-type impurity layer 35 forming a depletion prevention layer (pinning layer) is added to the PD 34. Yes.
  • an FD 37 that is a diffusion layer for accumulating charges generated in the PD 34 is formed.
  • a transfer gate (TG) 36 is formed in the left-right direction in the figure so as to straddle the P-type impurity layer 35 and the FD 37.
  • the transfer gate 36 is controlled to be turned on, the charge accumulated in the PD 34 is transferred via the P-type impurity layer 35 to the FD 37 for the PD 34 made of a high-concentration N-type impurity layer.
  • a shallow trench is formed and then sandwiched between STI (Shallow Trench Isolation) 39-1 and 39-2 formed by backfilling with an insulator made of an oxide film such as SiO2.
  • the FD 38 is formed as a diffusion layer for the photoelectric conversion film 32 made of the high concentration N-type impurity layer 51 in the region.
  • a wiring 41 that connects the photoelectric conversion film 32 and the FD 38 is connected to the source of a reset gate (RST Gate) 40.
  • the PD 34 and the photoelectric conversion film 32 made of an organic film can be provided in the same substrate, and holes generated by photoelectric conversion in the photoelectric conversion film 32 according to the amount of incident light. Charges are transferred to the FD 38 and stored, and in the PD 34, charges generated by photoelectric conversion according to the amount of incident light are transferred to the FD 37 and stored. Further, when the reset gate (RST Gate) 40 is turned on, the charge transferred from the photoelectric conversion film 32 accumulated in the FD 38 is discharged.
  • RST Gate reset gate
  • the drain voltage of the reset gate 40 of the FD 38 is equal to the substrate potential.
  • 0 [V] is set, a diffusion leak occurs from the FD 38.
  • this diffusion leak is caused by the fact that the charge e ⁇ moves to the PD 34 as indicated by an arrow, thereby causing h + dark current in the FD 38 (“h +” in a circle in the figure). In the adjacent PD 34, it is observed as an e-dark current (indicated by a circle “e-”).
  • the drain voltage of the reset gate 40 when the drain voltage of the reset gate 40 is set to a voltage slightly higher than the substrate potential (for example, about +0.3 [V]), the potential of the FD 38 is higher than that of the Pwell 33, so Is greatly suppressed, and the dark current of the PD 34 and the dark current of the FD 38 can be suppressed.
  • the solid-state imaging device 11 of FIG. 2 differs from the solid-state imaging device 11 of FIG. 1 in the lower part of the N-type impurity layer 51 constituting the FD 38 that accumulates the charges generated by the photoelectric conversion film 32 in the figure.
  • a P-type impurity layer 71 made of a high-concentration P-type impurity is provided.
  • the P-type impurity layer 71 has a structure separated from the FD 38 that accumulates hole charges from the photoelectric conversion film 32 and the FD 37 that accumulates charges from the PD 34.
  • the FD 38 is connected to the cathode side. Further, the FD 38 is connected to the source of the reset gate (RST Gate) 40 and the gate of the amplification transistor 91.
  • a power supply VDD is applied between the source and drain of the amplification transistor 91, and the pixel signal is output after being amplified by a voltage corresponding to the electric charge stored in the FD 38, which is input to the gate.
  • the selection gate (SEL Gate) 92 When the selection gate (SEL Gate) 92 is selected as a pixel instructed to transfer the pixel signal, the selection signal is input to the gate to be turned on, and when the selection signal is turned on, the selection gate (SEL ⁇ ⁇ ⁇ Gate) 92 The output is transferred via the vertical transfer line VSL.
  • the transfer gate 36 is turned on when a transfer signal is input to the gate, and transfers the charge accumulated in the PD 34 to the FD 37.
  • the FD 37 is connected to the source of the reset gate (RST Gate) 101 and the gate of the amplification transistor 102.
  • the reset gate 101 is turned on when a reset signal is inputted from the gate, the power supply VDD connected to the drain side is turned on, and the electric charge accumulated in the FD 37 is discharged. At this time, if the transfer gate 36 is on, the charge accumulated in the PD 34 is also discharged.
  • a power supply VDD is applied between the source and drain of the amplification transistor 102, and the pixel signal is output after being amplified by the voltage corresponding to the charge of the FD 37 input to the gate.
  • the selection gate (SEL Gate) 103 When the selection gate (SEL Gate) 103 is selected as a pixel instructed to transfer the pixel signal, the selection gate 103 is turned on when the selection signal is input to the gate, and is turned on by the selection signal from the amplification transistor 102. Are transferred via the vertical transfer line VSL.
  • the reset voltage V of the photoelectric conversion film 32 is set to 0 [V]
  • the reset voltage of the PD 34 is set to the power supply voltage VDD.
  • Diffusion leakage of the FD 38 occurs due to a minority carrier concentration gradient in the P-type impurity layer 71. For this reason, the higher the concentration of the P-type impurity layer 71 below the FD 38, the smaller the diffusion leak in the FD 38 and the dark current in the adjacent PD 34.
  • the relationship between the dark current in the PD 34 and the P-type impurity concentration in the P-type impurity layer 71 below the FD 38 is as shown in FIG. 4 when calculated by the device simulator.
  • P-type impurity concentration when the value exceeds 5.00E + 14 [/ cm 2 ], the PD dark current can be reduced to about 1/3, and at 2.00E + 15 [/ cm 2 ], the PD dark current can be reduced to 1/5 or less. Can be suppressed.
  • the P-type impurity layer 71 is a lower layer portion of the N-type impurity layer 51 constituting the PD 38 and formed at a high concentration, diffusion leakage is suppressed.
  • the reset voltage applied to the FD 38 can be set to 0 [V], which is the same as the substrate potential, the potential at the FD 38 in the dark is also close to 0 [V], so that the FD 38 and the Pwell 33 or between the FD 38 and the STI 39 The occurrence of a junction leak between ⁇ 1 and 39-2 can also be suppressed.
  • the solid-state imaging device 11 in which the P-type impurity layer 71 is provided below the N-type impurity layer 51 forming the FD 38 as shown in FIG. Both diffusion leak and junction leak can be suppressed.
  • the thicknesses of the N-type impurity layer 51 and the P-type impurity layer 71 in the FD 38 are, for example, as shown in the left part of FIG.
  • the distribution is as shown on the right side of FIG.
  • the horizontal axis indicates depth
  • the vertical axis indicates the concentration of N-type impurities and P-type impurities in arbitrary units.
  • N-type impurities have weaker acceleration energy in ion implantation than P-type impurities
  • N-type impurity layer 51 is formed relatively thin.
  • the P-type impurity requires a certain amount of I.I. energy in order to avoid interference with the P-type impurity. For this reason, the N-type impurity layer 51 is formed relatively thick with respect to the P-type impurity layer 71.
  • step S11 as shown in the upper left part of FIG. 7, a trench made of a shallow groove is formed on a silicon wafer (Si wafer) constituting the Pwell 33, and then an insulator made of an oxide film such as SiO2 is buried. By returning, STI (Silicon Trench Isolation) 39-1 and 39-2 are formed. By a process described later, an FD 38 for accumulating charges generated by the photoelectric conversion film 32 is formed between the STIs 39-1 and 39-2.
  • STI Silicon Trench Isolation
  • step S12 as shown in the middle left part of FIG. 7, the PD 34, the P-type impurity layer 35, the N-type impurity layer 37, the N-type impurity layer 51 for forming the FD 38, and the P-type impurity layer 71 are formed by ion implantation. Is done.
  • the components are formed in order from the configuration provided at the bottom of the drawing. Therefore, in the case of the left middle stage in FIG. 7, the P-type impurity layer 71, the PD 34, the P-type impurity layer 35, the N-type impurity layer 37, and the N-type impurity layer 51 are generally formed in this order.
  • the P-type impurity layer 71 at a concentration higher than, for example, 5.00E + 14 [/ cm 2 ], it is possible to more reliably suppress junction leakage and diffusion leakage.
  • step S13 as shown in the lower left part of FIG. 7, a transistor wiring 81 of the transfer gate 36 and a wiring 82 to the photoelectric conversion film 32 are formed.
  • step S14 as shown in the upper right part of FIG. 7, the upper and lower sides are inverted, and the silicon wafer (Si wafer) side on which the upper Pwell 33 is formed is polished.
  • step S15 as shown in the middle right part of FIG. 7, an electrode 41 that is a through electrode to the photoelectric conversion film 32 is formed on the silicon wafer (Si wafer) on which the Pwell 33 is formed, and is connected to the wiring 82.
  • step S16 as shown in the lower right part of FIG. 7, a photoelectric conversion film 32 made of an organic film is formed on the upper surface of the silicon wafer (Si wafer) on which the Pwell 33 is formed, and the upper electrode 31 is further formed. As a result, the solid-state imaging device 11 is completed.
  • the PD 34 and the photoelectric conversion film 32 are formed in the same substrate, and the N-type impurity layer 51 forming the FD 38 in which the charges generated by the photoelectric conversion film 32 are accumulated is formed. Since the P-type impurity layer 71 is configured, it is possible to suppress diffusion leak and junction leak in the FD 38.
  • FIG. 8 shows a configuration example of the solid-state imaging device 11 in which the polarity of the solid-state imaging device 11 of FIG. 2 is reversed. That is, the solid-state imaging device 11 in FIG. 8 includes the photoelectric conversion film 32, the Pwell 33, the PD 34, the P-type impurity layer 35, the N-type impurity layer 37, the N-type impurity layer 51, and the P-type impurity in the solid-state imaging device 11 in FIG.
  • a photoelectric conversion film 135, a Pwell 131, a PD 132, an N-type impurity layer 133, a P-type impurity layer 134, an FD 38 composed of a P-type impurity layer 151, and an N-type impurity layer 152 are provided. It has been.
  • the PD 132 is formed of a P-type impurity layer, and the photoelectric conversion film 135 generates charges (indicated by “e +” in a circle in the drawing), and the wiring The data is transferred to the FD 38 via 41.
  • the wiring diagram of FIG. 9 differs from the wiring diagram of FIG. 3 in that a photoelectric conversion film 135 and a PD 132 are provided instead of the photoelectric conversion film 32 and the PD 34, and the reset gate of the photoelectric conversion film 135 is provided.
  • the manufacturing process of the solid-state image sensor 11 in FIG. 8 is a process for manufacturing a configuration corresponding to the solid-state image sensor 11 in FIG.
  • FIG. 10 shows a configuration example of the solid-state imaging device 11 in which the P-type impurity layer 71 is provided at a deeper position than the N-type impurity layer 51.
  • a space below the N-type impurity layer 51 constituting the FD 38 and not in contact with a predetermined distance is provided, and the P-type impurity layer is deeper than the N-type impurity layer 51.
  • the N-type impurity layer 152 is provided deeply below the P-type impurity layer 151 constituting the FD 38.
  • the P-type impurity layer 71 ′ is provided immediately below the N-type impurity layer 51 constituting the FD 38 and deeper than the N-type impurity layer 51.
  • junction leakage is further reduced.
  • an N-type impurity layer 171 may be further provided between the N-type impurity layer 51 and the P-type impurity layer 71 ′ in the deep part.
  • FIG. 11 shows a configuration example of the solid-state imaging device 11 in which a low-concentration N-type impurity layer 171 is provided between the N-type impurity layer 51 and the P-type impurity layer 71 ′.
  • the N-type impurity layer 171 between the N-type impurity layer 51 and the P-type impurity layer 71 ′ constituting the FD 38 by providing the N-type impurity layer 171 between the N-type impurity layer 51 and the P-type impurity layer 71 ′ constituting the FD 38, the P-type impurity layer 71 ′ near the FD 38 is provided. Since the electric field between the FD 38 and the P-type impurity layer 71 ′ is relaxed by the N-type impurity layer 171, junction leakage can be further reduced.
  • an N-type impurity layer 152 is provided deeply below the P-type impurity layer 151 constituting the FD 38, and further the FD 38 is configured.
  • a P-type impurity layer is provided between the P-type impurity layer 151 and the N-type impurity layer 152.
  • the solid-state imaging device described above can be applied to various electronic devices such as an imaging device such as a digital still camera and a digital video camera, a mobile phone having an imaging function, or other devices having an imaging function. .
  • FIG. 12 is a block diagram illustrating a configuration example of an imaging apparatus as an electronic apparatus to which the present technology is applied.
  • An imaging apparatus 201 shown in FIG. 12 includes an optical system 202, a shutter device 203, a solid-state imaging device 204, a drive circuit 205, a signal processing circuit 206, a monitor 207, and a memory 208, and displays still images and moving images. Imaging is possible.
  • the optical system 202 includes one or more lenses, guides light (incident light) from a subject to the solid-state image sensor 204, and forms an image on the light receiving surface of the solid-state image sensor 204.
  • the shutter device 203 is disposed between the optical system 202 and the solid-state imaging device 204, and controls the light irradiation period and the light-shielding period to the solid-state imaging device 204 according to the control of the drive circuit 1005.
  • the solid-state image sensor 204 is configured by a package including the solid-state image sensor 11 described above.
  • the solid-state imaging device 204 accumulates signal charges for a certain period in accordance with light imaged on the light receiving surface via the optical system 202 and the shutter device 203.
  • the signal charge accumulated in the solid-state image sensor 204 is transferred according to a drive signal (timing signal) supplied from the drive circuit 205.
  • the drive circuit 205 outputs a drive signal for controlling the transfer operation of the solid-state image sensor 204 and the shutter operation of the shutter device 203 to drive the solid-state image sensor 204 and the shutter device 203.
  • the signal processing circuit 206 performs various types of signal processing on the signal charges output from the solid-state imaging device 204.
  • An image (image data) obtained by the signal processing by the signal processing circuit 206 is supplied to the monitor 207 and displayed, or supplied to the memory 208 and stored (recorded).
  • FIG. 13 is a diagram showing a usage example in which the above-described solid-state imaging device is used.
  • the solid-state imaging device described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray as follows.
  • Devices for taking images for viewing such as digital cameras and mobile devices with camera functions
  • Devices used for traffic such as in-vehicle sensors that capture the back, surroundings, and interiors of vehicles, surveillance cameras that monitor traveling vehicles and roads, and ranging sensors that measure distances between vehicles, etc.
  • Equipment used for home appliances such as TVs, refrigerators, air conditioners, etc. to take pictures and operate the equipment according to the gestures ⁇ Endoscopes, equipment that performs blood vessel photography by receiving infrared light, etc.
  • Equipment used for medical and health care ⁇ Security equipment such as security surveillance cameras and personal authentication cameras ⁇ Skin measuring instrument for photographing skin and scalp photography Such as a microscope to do beauty Equipment used for sports-Equipment used for sports such as action cameras and wearable cameras for sports applications-Used for agriculture such as cameras for monitoring the condition of fields and crops apparatus
  • this technique can also take the following structures.
  • a photodiode that performs photoelectric conversion according to the amount of incident light;
  • a photoelectric conversion film that performs photoelectric conversion according to the amount of incident light;
  • a diffusion layer having a second polarity different from the first polarity for forming the photodiode, for accumulating charges generated by photoelectric conversion of the photoelectric conversion film;
  • An impurity layer comprising the first polar impurity, The photodiode and the diffusion layer are juxtaposed in the same substrate, and the impurity layer is provided below the diffusion layer.
  • ⁇ 2> The solid-state imaging device according to ⁇ 1>, wherein the impurity layer is provided at a lower concentration than a predetermined concentration below the diffusion layer.
  • ⁇ 3> The solid-state imaging device according to ⁇ 2>, wherein the impurity layer is provided at a lower concentration than 2.00E + 15 / cm 2 below the diffusion layer.
  • ⁇ 4> The solid-state imaging device according to any one of ⁇ 1> to ⁇ 3>, wherein the impurity layer is provided below the diffusion layer and at a predetermined interval from the diffusion layer.
  • ⁇ 5> The solid-state imaging device according to any one of ⁇ 1> to ⁇ 3>, wherein the impurity layer is provided below the diffusion layer with a predetermined substance interposed between the impurity layer and the diffusion layer.
  • the predetermined substance includes the impurity layer having the second polarity.
  • a photodiode that performs photoelectric conversion according to the amount of incident light
  • a photoelectric conversion film that performs photoelectric conversion according to the amount of incident light
  • a diffusion layer having a second polarity different from the first polarity for forming the photodiode, for accumulating charges generated by photoelectric conversion of the photoelectric conversion film
  • An impurity layer comprising the first polar impurity
  • a photodiode that performs photoelectric conversion according to the amount of incident light
  • a photoelectric conversion film that performs photoelectric conversion according to the amount of incident light
  • a diffusion layer having a second polarity different from the first polarity for forming the photodiode, for accumulating charges generated by photoelectric conversion of the photoelectric conversion film
  • An impurity layer comprising the first polar impurity
  • 11 solid-state imaging device 31 upper wiring, 32 photoelectric conversion film, 33 Pwell, 34 PD, 35 P-type impurity layer, 36 transfer gate, 37 N-type impurity layer, 38 FD, 39-1, 39-2 STI, 40 reset Gate, 41 wiring, 51 N-type impurity layer, 71, 71 'P-type impurity layer, 91 amplification transistor, 92 selection gate, 101 reset gate, 102 amplification transistor, 103 selection gate, 131 Nwell, 132 PD, 133 N-type impurity Layer, 134 P-type impurity layer, 135 photoelectric conversion film, 151 P-type impurity layer, 152 N-type impurity layer, 171 N-type impurity layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本技術は、FD蓄積型センサにおいて、FDでのジャンクションリークと拡散リークとの発生を共に抑制できるようにする固体撮像素子および固体撮像素子の製造方法、並びに電子機器に関する。 入射光の光量に応じて光電変換するフォトダイオードと、入射光の光量に応じて光電変換する光電変換膜と、光電変換膜の光電変換により発生された電荷を蓄積する、フォトダイオードを形成する第１の極性と異なる第２の極性からなる拡散層と、第１の極性の不純物からなる不純物層とを含み、同一基板内に、フォトダイオードと拡散層とが並置されており、不純物層が、拡散層の下部に設けられるようにする。本技術は、固体撮像素子に適用することができる。

Description

固体撮像素子および固体撮像素子の製造方法、並びに電子機器
　本技術は、固体撮像素子および固体撮像素子の製造方法、並びに電子機器に関し、特に、FD蓄積型センサにおいて、FDでのジャンクションリークと拡散リークとの発生を共に抑制できるようにした固体撮像素子および固体撮像素子の製造方法、並びに電子機器に関する。
　近年、有機膜などの光電変換膜で光電変換を行い、その信号電荷をSi（シリコン）基板に形成された拡散層（以下、FD：Floating Diffusion）に直接蓄積させるセンサが提案されている。
　例えば、Si基板上に浅い溝を形成した後、SiO2などの酸化膜からなる絶縁物で埋め戻して形成されるSTI（Shallow Trench Isolation）などの素子分離によってFDとPD（Photo Diode）や画素トランジスタとが分け隔てられた状態で同一基板上に設けられている構造の場合、FDのRST Drain電圧を低電圧にすることで、PWellやSTIとの電界を緩和してジャンクションリークを抑制できる（例えば、特許文献１，２）。
特開２０１５－０７６７２２号公報 特開２０１５－０５０３３１号公報
　しかしながら、RST Drain電圧がPDの空乏電位や画素トランジスタのDrain電圧よりも低い場合、FDからPDや画素トランジスタに向けて拡散リークが発生する。
　この拡散リークは、FDにおいてはh+暗電流として、またPD部が隣接している場合においてはPD部のe-暗電流として観測される。
　また、FD部の拡散電流を抑制するためにRST Drain電圧を更に高く設定すると、FD部とPWellやSTIとの強電界より、ジャンクションリークが増大する。
　本技術は、このような状況に鑑みてなされたものであり、特に、FD蓄積型センサにおいて、FDでのジャンクションリークおよび拡散リークの発生をいずれも抑制できるようにするものである。
　本技術の一側面の固体撮像素子は、入射光の光量に応じて光電変換するフォトダイオードと、入射光の光量に応じて光電変換する光電変換膜と、前記光電変換膜の光電変換により発生された電荷を蓄積する、前記フォトダイオードを形成する第１の極性と異なる第２の極性からなる拡散層と、前記第１の極性の不純物からなる不純物層とを含み、同一基板内に、前記フォトダイオードと前記拡散層とが並置されており、前記不純物層が、前記拡散層の下部に設けられる固体撮像素子である。
　前記不純物層は、前記拡散層の下部に所定の濃度よりも高濃度に設けられるようにすることができる。
　前記不純物層は、前記拡散層の下部に2.00E+15/cm2よりも高濃度に設けられるようにすることができる。
　前記不純物層は、前記拡散層の下部であって、前記拡散層との間に所定の間隔をおいて設けられるようにすることができる。
　前記不純物層は、前記拡散層の下部であって、前記拡散層との間に所定の物質を挟んで設けられるようにすることができる。
　前記所定の物質は、前記第２の極性の不純物層からなるようにすることができる。
　本技術の一側面の固体撮像素子の製造方法は、入射光の光量に応じて光電変換するフォトダイオードと、入射光の光量に応じて光電変換する光電変換膜と、前記光電変換膜の光電変換により発生された電荷を蓄積する、前記フォトダイオードを形成する第１の極性と異なる第２の極性からなる拡散層と、前記第１の極性の不純物からなる不純物層とを含み、固体撮像素子の製造方法であって、同一基板内に、前記フォトダイオードと前記拡散層とが並置されており、前記不純物層が、前記拡散層の下部に設けられる固体撮像素子の製造方法である。
　本技術の一側面の電子機器は、入射光の光量に応じて光電変換するフォトダイオードと、入射光の光量に応じて光電変換する光電変換膜と、前記光電変換膜の光電変換により発生された電荷を蓄積する、前記フォトダイオードを形成する第１の極性と異なる第２の極性からなる拡散層と、前記第１の極性の不純物からなる不純物層とを含み、同一基板内に、前記フォトダイオードと前記拡散層とが並置されており、前記不純物層が、前記拡散層の下部に設けられる電子機器である。
　本技術の一側面においては、フォトダイオードにより、入射光の光量に応じて光電変換がなされ、光電変換膜により、入射光の光量に応じて光電変換がなされ、前記フォトダイオードを形成する第１の極性と異なる第２の極性からなる拡散層により、前記光電変換膜の光電変換により発生された電荷が蓄積され、前記第１の極性の不純物からなる不純物層が設けられ、同一基板内に、前記フォトダイオードと前記拡散層とが並置されており、前記不純物層が、前記拡散層の下部に設けられる。
　本技術の一側面によれば、FD蓄積型センサにおいて、FDでのジャンクションリークおよび拡散リークの発生をいずれも抑制することが可能となる。
一般的な固体撮像素子の構成例を説明する図である。 本技術を適用した固体撮像素子の第１の実施の形態を説明する図である。 図２の固体撮像素子の配線図である。 図２の固体撮像素子におけるP型不純物層におけるP型不純物濃度とPDに流れ込む暗電流の関係を示す図である。 FDとP型不純物層との深さ方向の分布を説明する図である。 図２の固体撮像素子の製造処理を説明するフローチャートである。 図２の固体撮像素子の製造処理を説明する図である。 本技術を適用した固体撮像素子の第２の実施の形態の構成例を説明する図である。 図８の固体撮像素子の配線図である。 本技術を適用した固体撮像素子の第１の実施の形態の第１の変形例を説明する図である。 本技術を適用した固体撮像素子の第１の実施の形態の第２の変形例を説明する図である。 本技術に係る固体撮像素子が適用される電子機器の適用例を示す概略図である。 本技術に係る固体撮像素子の使用例を説明する図である。
　＜第１の実施の形態＞
　＜従来の固体撮像素子の実施の形態の構成例＞
　本技術を適用した固体撮像素子の説明に当たって、図１の側面断面図を参照して、一般的な固体撮像素子の構成について説明する。
　図１の上段、および下段の固体撮像素子１１は、図中の下部から入射光を受光する構成となっており、入射光の光量に応じて、有機膜からなる光電変換膜３２により光電変換されて電荷が発生されると共に、さらに、その下に（図中では、その上に）設けられたフォトダイオード（以下、PDとも称する）３４においても、入射光の光量に応じた電荷が発生されるものである。尚、図１の上段および下段のそれぞれの固体撮像素子１１の構成については、基本的に同一であり、特に区別する必要が無い場合、それぞれの構成については、区別せずに説明するものとする。また、以降においては、特に断りがない限り、上下関係については、図中の表記を基準として説明するものとする。
　より詳細には、図１の固体撮像素子１１は、図中の下部には、有機膜からなる光電変換膜３２が設けられており、その下に固体撮像素子１１における上部電極３１が設けられている。光電変換膜３２は、入射光の光量に応じてホール電荷（図中では、丸印に「h+」と表記されている）を発生し、配線４１を介して発生した電荷をFD３８に転送する。
　光電変換膜３２上には、Si基板からなるPwell３３が形成されている。Pwell３３における図中左部には、フォトダイオード（以下、PD：Photo Diodeとも称する）３４が形成されている。より詳細には、PD３４は、Ｎ型不純物層（電荷蓄積層）から構成され、その上部に空乏化防止層（ピニング層）をなす高濃度のＰ型不純物層３５が付加された構造とされている。
　Ｐ型不純物層３５の図中左側には、PD３４において発生された電荷を蓄積する拡散層であるFD３７が形成されている。図１において、このＰ型不純物層３５とFD３７とを跨ぐように、図中左右方向に転送ゲート（TG）３６が形成されている。この転送ゲート３６は、オンに制御されると、PD３４に蓄積された電荷を、Ｐ型不純物層３５を介して高濃度のＮ型不純物層からなるPD３４用のFD３７に転送する。
　一方、Pwell３３の図中右部には、浅い溝を形成した後、SiO2などの酸化膜からなる絶縁物で埋め戻して形成されるSTI（Shallow Trench Isolation）３９－１，３９－２により挟まれた領域に、高濃度のＮ型不純物層５１からなる光電変換膜３２用の拡散層としてFD３８が形成されている。
　さらに、光電変換膜３２とFD３８とを接続する配線４１が、リセットゲート（RST Gate）４０のソースに接続されている。
　このような構成により、同一基板内に、PD３４と有機膜からなる光電変換膜３２とを設けることが可能になると共に、光電変換膜３２において、入射光の光量に応じて光電変換により発生するホール電荷が、FD３８に転送されて蓄積され、かつ、PD３４において、入射光の光量に応じて光電変換により発生する電荷が、FD３７に転送されて蓄積される。さらに、リセットゲート（RST Gate）４０がオンにされることにより、FD３８に蓄積された光電変換膜３２より転送されてきた電荷は排出される。
　ここで、図１の上段に示すように、STI３９－１，３９－２などの素子分離によってFD３８とPD３４とが分離された構造の場合、FD３８のリセットゲート４０のドレイン電圧を基板電位と同じの0[V]にすると、FD３８から拡散リークが発生する。
　この拡散リークは、図１の上段で示されるように、矢印で示されるように電荷e-がPD３４に移動することにより、FD３８においてはh+暗電流（図中では、丸印に「h+」と表記されている）として観測され、隣接しているPD３４においてはe-暗電流（図中では、丸印に「e-」と表記されている）として観測される。
　そこで、図１の下段で示されるように、リセットゲート４０のドレイン電圧を基板電位よりも少し高い電圧（例えば+0.3[V]ほど）に設定すると、FD３８の電位がPwell３３より高いためにFD３８からの拡散リークは大きく抑制され、PD３４の暗電流やFD３８の暗電流も抑制することが可能となる。
　しかしながら、図１の下段おいてはFD３８でのPwell３３やSTI３９－１，３９－２との強電界により、ジャンクションリークが発生する懸念が高い。
　すなわち、図１で示されるように、FD蓄積型センサにおいてはFD３８でのジャンクションリークと拡散リークとが共に懸念されるため、いずれの発生も抑制できる構成とすることが望ましい。
　＜本技術を適用した固体撮像素子の第１の実施の形態＞
　次に、図２の側面断面図を参照して、本技術を適用した固体撮像素子の構成例について説明する。尚、図２の固体撮像素子の構成において、図１の固体撮像素子の構成と同一の機能を備えた構成については、同一の名称、および同一の符号を付しており、その説明は適宜省略するものとする。
　すなわち、図２の固体撮像素子１１において、図１の固体撮像素子１１と異なる点は、光電変換膜３２により発生された電荷を蓄積するFD３８を構成するＮ型不純物層５１の図中の下部に高濃度のＰ型不純物からなるＰ型不純物層７１を設けた点である。
　Ｐ型不純物層７１は、光電変換膜３２からのホール電荷を蓄積するFD３８と、PD３４からの電荷を蓄積するFD３７と隔絶した構造としている。
　＜図２の固体撮像素子の等価回路＞
　次に、図３の回路図を参照して、図２の固体撮像素子１１の等価回路について説明する。
　図３には、垂直転送線ＶＳＬに沿って、上段に有機膜等からなる光電変換膜３２により発生される電荷に基づいて、画素信号を発生する撮像素子の構成が接続され、下段にPD３４により発生される電荷に基づいて、画素信号を発生する撮像素子の構成が接続されている。
　図３の上段の撮像素子の構成は、光電変換膜３２のアノード側に図２の下部に設けられた上部電極３１が接続されており、カソード側にFD３８が接続されている。さらに、FD３８は、リセットゲート（RST Gate）４０のソース、および増幅トランジスタ９１のゲートに接続されている。
　リセットゲート４０は、リセット信号がゲートより入力されるとオンの状態とされ、ドレイン側に接続された、Pwell３３と同電位のグランド電位（V=0[V]）がオンとされ、光電変換膜３２、およびFD３８に蓄積された電荷が排出される。
　また、増幅トランジスタ９１のソースドレイン間には、電源ＶＤＤが印加されており、ゲートに入力される、FD３８に蓄積された電荷に応じた電圧により増幅されて画素信号を出力する。
　選択ゲート（SEL Gate）９２は、画素信号の転送が指示された画素として選択される場合、選択信号がゲートに入力されてオンにされ、選択信号によりオンにされるとき、増幅トランジスタ９１からの出力を、垂直転送線ＶＳＬを介して転送させる。
　図３の下段の撮像素子の構成は、PD３４のアノード側が接地されており、カソード側に転送ゲート（TG）３６のソースドレインを介して、FD３７が接続されている。転送ゲート３６は、転送信号がゲートに入力されるとオンにされ、PD３４に蓄積された電荷をFD３７に転送する。FD３７は、リセットゲート（RST Gate）１０１のソース、および増幅トランジスタ１０２のゲートに接続されている。
　リセットゲート１０１は、リセット信号がゲートより入力されるとオンの状態とされ、ドレイン側に接続された、電源ＶＤＤがオンとされ、FD３７に蓄積された電荷が排出される。このとき、転送ゲート３６がオンであればPD３４に蓄積された電荷も排出される。
　また、増幅トランジスタ１０２のソースドレイン間には、電源ＶＤＤが印加されており、ゲートに入力される、FD３７の電荷に応じた電圧により増幅されて画素信号を出力する。
　選択ゲート（SEL Gate）１０３は、画素信号の転送が指示された画素として選択される場合、選択信号がゲートに入力されるとオンにされ、選択信号によりオンにされると、増幅トランジスタ１０２からの出力を、垂直転送線ＶＳＬを介して転送させる。
　すなわち、光電変換膜３２のリセット電圧Vは0[V]に設定され、PD３４のリセット電圧は電源電圧ＶＤＤに設定されている。FD３８の拡散リークはＰ型不純物層７１での少数キャリア濃度勾配にて発生する。このため、FD３８下部のＰ型不純物層７１を高濃度にすればするほど、FD３８での拡散リークおよび、隣接PD３４での暗電流を少なくすることができる。
　また、PD３４における暗電流とFD３８下部のＰ型不純物層７１におけるＰ型不純物濃度の関係は、デバイスシミュレータによって算出すると、図４で示されるような関係となる。
　すなわち、図４で示されるように、Ｐ型不純物層７１を形成しない場合（Ｐ型不純物濃度が0.00E+00[/cm2]の場合）のPD３４の暗電流に比べて、Ｐ型不純物濃度が5.00E+14[/cm2]を超えるとPD暗電流を1/3程度に抑制することができ、さらに、2.00E+15[/cm2]では、PD暗電流を1/5以下に抑制することができる。
　また、Ｐ型不純物層７１が、PD３８を構成するＮ型不純物層５１の下層部であって、かつ、高濃度に形成されると、拡散リークを抑制することが示されている。また、FD３８に印加されるリセット電圧を基板電位と同じ0[V]に設定することができるため、暗時のFD３８における電位も0[V]近傍となるので、FD３８とPwell３３間やFD３８とSTI３９－１，３９－２間でのジャンクションリークの発生も抑制することができる。
　結果として、いずれにおいても、図２で示されるような、FD３８を形成するＮ型不純物層５１の下部にＰ型不純物層７１が設けられた固体撮像素子１１が構成されることにより、FD３８での拡散リークおよびジャンクションリークを、いずれも抑制することが可能となる。
　＜FD３８におけるＮ型不純物層とＰ型不純物層の厚さ＞
　また、FD３８におけるＮ型不純物層５１とＰ型不純物層７１の厚さは、例えば、図５の左部で示されるように、FD３８におけるＮ型不純物層５１およびＰ型不純物層７１における図中の矢印で示される方向におけるＮ型不純物層５１の図中上部を深さの基準としたときに、図５の右部で示されるような分布となる。尚、図５の左部は、横軸が深さ（depth）を示し、縦軸がＮ型不純物およびＰ型不純物の濃度を任意単位で示したものである。
　すなわち、Ｎ型不純物は、イオン注入での加速エネルギーがＰ型不純物よりも弱いので、Ｎ型不純物層５１は、比較的薄く形成されている。これに対して、Ｐ型不純物は、Ｐ型不純物との干渉を避けるため、ある程度、I.I.エネルギーが必要となる。このため、Ｎ型不純物層５１は、Ｐ型不純物層７１に対して比較的厚く形成されている。
　＜製造処理について＞
　次に、図６のフローチャート、および図７の製造処理を説明する図を参照して、図２の固体撮像素子１１の製造処理について説明する。
　ステップＳ１１において、図７の左上段で示されるように、Pwell３３を構成するシリコンウェハ（Si Wafer）に対して、浅い溝からなるトレンチを形成した後、SiO2などの酸化膜からなる絶縁物が埋め戻されることにより、STI（Silicon Trench Isolation）３９－１，３９－２が形成される。後述する処理により、このSTI３９－１，３９－２間に光電変換膜３２により発生された電荷を蓄積するためのFD３８が形成される。
　ステップＳ１２において、図７の左中段で示されるように、イオンインプラントによりPD３４、Ｐ型不純物層３５、Ｎ型不純物層３７、FD３８を形成するＮ型不純物層５１、およびＰ型不純物層７１が形成される。ここでは、原則として、図中の下部に設けられる構成から順に形成される。したがって、図７の左中段の場合、一般に、Ｐ型不純物層７１、PD３４、Ｐ型不純物層３５、Ｎ型不純物層３７、およびＮ型不純物層５１の順序で形成される。ここで、Ｐ型不純物層７１は、例えば、5.00E+14[/cm2]よりも高濃度に形成されることで、ジャンクションリーク、および拡散リークをより確実に抑制することが可能となる。
　ステップＳ１３において、図７の左下段で示されるように、転送ゲート３６のトランジスタの配線８１、および光電変換膜３２への配線８２が形成される。
　ステップＳ１４において、図７の右上段で示されるように、上下が反転されて、図中上部のPwell３３が形成されるシリコンウェハ（Si Wafer）側が研磨される。
　ステップＳ１５において、図７の右中段で示されるように、Pwell３３が形成されるシリコンウェハ（Si Wafer）に光電変換膜３２への貫通電極である電極４１が形成され、配線８２と接続される。
　ステップＳ１６において、図７の右下段で示されるように、Pwell３３が形成されるシリコンウェハ（Si Wafer）の図中の上面に有機膜からなる光電変換膜３２が形成され、さらに、上部電極３１が形成され、固体撮像素子１１が完成する。
　以上のような製造処理により、PD３４および光電変換膜３２が同一基板内に構成されて、かつ、光電変換膜３２により生成された電荷が蓄積されるFD３８を形成するＮ型不純物層５１の下部にＰ型不純物層７１が構成されるので、FD３８での拡散リークおよびジャンクションリークを抑制することが可能となる。
　＜第２の実施の形態＞
　以上においては、PD３４が、Ｎ型不純物層により形成され、光電変換膜３２が、ホール電荷を発生する例について説明してきたが、極性を反転したものを構成するようにしても、同様の効果を奏することが可能となる。
　図８は、図２の固体撮像素子１１の極性を反転させた固体撮像素子１１の構成例を示している。すなわち、図８の固体撮像素子１１は、図２の固体撮像素子１１における光電変換膜３２、Pwell３３、PD３４、Ｐ型不純物層３５、Ｎ型不純物層３７、Ｎ型不純物層５１、およびＰ型不純物層７１に代えて、いずれも極性が反転した光電変換膜１３５、Pwell１３１、PD１３２、Ｎ型不純物層１３３、Ｐ型不純物層１３４、Ｐ型不純物層１５１からなるFD３８、およびＮ型不純物層１５２が設けられている。
　すなわち、この例においては、PD１３２が、Ｐ型不純物層により形成されており、光電変換膜１３５においては、電荷（図中では、丸印に「e+」と表記されている）を発生し、配線４１を介してFD３８に転送する。
　ただし、図８の固体撮像素子１１においては、図９の配線図で示されるように、光電変換膜１３５のリセットゲート４０におけるドレインが、電源電圧ＶＤＤとなり、PD１３２のリセットゲート１０１におけるドレインが電圧V＝0[V]となる。
　尚、図９の配線図については、図３における配線図と同様の構成については、同一の符号、および同一の名称を付しており、その説明は省略するものとする。すなわち、図９の配線図において、図３の配線図と異なるのは、光電変換膜３２、およびPD３４に代えて、光電変換膜１３５、およびPD１３２が設けられており、光電変換膜１３５のリセットゲート４０におけるドレインが、電源電圧ＶＤＤとされ、PD１３２のリセットゲート１０１におけるドレインが電圧V＝0[V]とされている点である。
　したがって、図８の構成においては、Ｎ型不純物層１５２を高濃度にすればするほどFD３８における拡散リーク、およびジャンクションリークを抑制することが可能となる。
　尚、図８の固体撮像素子１１の製造処理については、図２における固体撮像素子１１と対応する構成を同様に製造する処理であるので、その説明は省略するものとする。
　＜第１の変形例＞
　以上においては、図２の固体撮像素子１１で示されるように、FD３８を構成するＮ型不純物層５１の直下にＰ型不純物層７１が設けられる例について説明してきたが、Ｐ型不純物層７１をＮ型不純物層５１に対して、より深い位置に設けるようにしてもよい。
　図１０は、Ｐ型不純物層７１をＮ型不純物層５１に対して、より深い位置にＰ型不純物層７１’を設けるようにした固体撮像素子１１の構成例を示している。
　すなわち、図１０で示されるように、FD３８を構成するＮ型不純物層５１の下部であって、所定の距離だけ接触しない空間を設け、Ｎ型不純物層５１よりもさらに深い位置にＰ型不純物層７１’が設けられることにより、FD３８とＰ型不純物層７１’との電界が緩和されることになるので、ジャンクションリークをより低減させることが可能となる。
　尚、第２の実施の形態である図８の固体撮像素子１１においては、FD３８を構成するＰ型不純物層１５１に対して、Ｎ型不純物層１５２を深い下部に設ける構成となる。
　＜第２の変形例＞
　以上においては、図１０の固体撮像素子１１で示されるように、FD３８を構成するＮ型不純物層５１の直下であって、Ｎ型不純物層５１より深部にＰ型不純物層７１’が設けられるようにすることで、ジャンクションリークを、より低減させる例について説明してきた。
　しかしながら、さらに、Ｎ型不純物層５１と深部にＰ型不純物層７１’との間にＮ型不純物層１７１を設けるようにしてもよい。
　図１１は、Ｎ型不純物層５１とＰ型不純物層７１’との間に、低濃度のＮ型不純物層１７１を設けるようにした固体撮像素子１１の構成例を示している。
　すなわち、図１１で示されるように、FD３８を構成するＮ型不純物層５１とＰ型不純物層７１’との間にＮ型不純物層１７１が設けられることにより、FD３８近傍のＰ型不純物層７１’は、Ｎ型不純物層１７１により、FD３８とＰ型不純物層７１’との電界が緩和されることになるので、ジャンクションリークをより低減させることが可能となる。
　尚、第２の実施の形態である図８の固体撮像素子１１においては、FD３８を構成するＰ型不純物層１５１に対して、Ｎ型不純物層１５２を深い下部に設け、さらに、FD３８を構成するＰ型不純物層１５１と、Ｎ型不純物層１５２との間にＰ型不純物層を設ける構成となる。
　＜電子機器への適用例＞
　上述した固体撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図１２は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
　図１２に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。
　光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。
　シャッタ装置２０３は、光学系２０２および固体撮像素子２０４の間に配置され、駆動回路１００５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。
　固体撮像素子２０４は、上述した固体撮像素子１１を含むパッケージにより構成される。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。
　駆動回路２０５は、固体撮像素子２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。
　信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
　このように構成されている撮像装置２０１においても、上述した固体撮像素子２０４に代えて、固体撮像素子１１を適用することにより、拡散リークおよびジャンクションリークを、いずれも低減することが可能となる。
　＜固体撮像素子の使用例＞
　図１３は、上述の固体撮像素子を使用する使用例を示す図である。
　上述した固体撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
　尚、本技術は、以下のような構成も取ることができる。
＜１＞　入射光の光量に応じて光電変換するフォトダイオードと、
　入射光の光量に応じて光電変換する光電変換膜と、
　前記光電変換膜の光電変換により発生された電荷を蓄積する、前記フォトダイオードを形成する第１の極性と異なる第２の極性からなる拡散層と、
　前記第１の極性の不純物からなる不純物層とを含み、
　同一基板内に、前記フォトダイオードと前記拡散層とが並置されており、前記不純物層が、前記拡散層の下部に設けられる
　固体撮像素子。
＜２＞　前記不純物層は、前記拡散層の下部に所定の濃度よりも高濃度に設けられる
　＜１＞に記載の固体撮像素子。
＜３＞　前記不純物層は、前記拡散層の下部に2.00E+15/cm2よりも高濃度に設けられる
　＜２＞に記載の固体撮像素子。
＜４＞　前記不純物層は、前記拡散層の下部であって、前記拡散層との間に所定の間隔をおいて設けられる
　＜１＞乃至＜３＞のいずれかに記載の固体撮像素子。
＜５＞　前記不純物層は、前記拡散層の下部であって、前記拡散層との間に所定の物質を挟んで設けられる
　＜１＞乃至＜３＞のいずれかに記載の固体撮像素子。
＜６＞　前記所定の物質は、前記第２の極性の不純物層からなる
　＜１＞に記載の固体撮像素子。
＜７＞　入射光の光量に応じて光電変換するフォトダイオードと、
　入射光の光量に応じて光電変換する光電変換膜と、
　前記光電変換膜の光電変換により発生された電荷を蓄積する、前記フォトダイオードを形成する第１の極性と異なる第２の極性からなる拡散層と、
　前記第１の極性の不純物からなる不純物層とを含み、
　固体撮像素子の製造方法であって、
　同一基板内に、前記フォトダイオードと前記拡散層とが並置されており、前記不純物層が、前記拡散層の下部に設けられる
　固体撮像素子の製造方法。
＜８＞　入射光の光量に応じて光電変換するフォトダイオードと、
　入射光の光量に応じて光電変換する光電変換膜と、
　前記光電変換膜の光電変換により発生された電荷を蓄積する、前記フォトダイオードを形成する第１の極性と異なる第２の極性からなる拡散層と、
　前記第１の極性の不純物からなる不純物層とを含み、
　同一基板内に、前記フォトダイオードと前記拡散層とが並置されており、前記不純物層が、前記拡散層の下部に設けられる
　電子機器。
　１１　固体撮像素子，　３１　上部配線，　３２　光電変換膜，　３３　Pwell，　３４　PD，　３５　P型不純物層，　３６　転送ゲート，　３７　N型不純物層，　３８　FD，　３９－１，３９－２　STI，　４０　リセットゲート，　４１　配線，　５１　N型不純物層，　７１，７１’　P型不純物層，　９１　増幅トランジスタ，　９２　選択ゲート，　１０１　リセットゲート，　１０２　増幅トランジスタ，　１０３　選択ゲート，　１３１　Nwell，　１３２　PD，　１３３　N型不純物層，　１３４　P型不純物層，　１３５　光電変換膜，　１５１　P型不純物層，　１５２　N型不純物層，　１７１　N型不純物層

Claims (8)

  1. 　入射光の光量に応じて光電変換するフォトダイオードと、
    　入射光の光量に応じて光電変換する光電変換膜と、
    　前記光電変換膜の光電変換により発生された電荷を蓄積する、前記フォトダイオードを形成する第１の極性と異なる第２の極性からなる拡散層と、
    　前記第１の極性の不純物からなる不純物層とを含み、
    　同一基板内に、前記フォトダイオードと前記拡散層とが並置されており、前記不純物層が、前記拡散層の下部に設けられる
    　固体撮像素子。
  2. 　前記不純物層は、前記拡散層の下部に所定の濃度よりも高濃度に設けられる
    　請求項１に記載の固体撮像素子。
  3. 　前記不純物層は、前記拡散層の下部に2.00E+15/cm2よりも高濃度に設けられる
    　請求項２に記載の固体撮像素子。
  4. 　前記不純物層は、前記拡散層の下部であって、前記拡散層との間に所定の間隔をおいて設けられる
    　請求項１に記載の固体撮像素子。
  5. 　前記不純物層は、前記拡散層の下部であって、前記拡散層との間に所定の物質を挟んで設けられる
    　請求項１に記載の固体撮像素子。
  6. 　前記所定の物質は、前記第２の極性の不純物層からなる
    　請求項１に記載の固体撮像素子。
  7. 　入射光の光量に応じて光電変換するフォトダイオードと、
    　入射光の光量に応じて光電変換する光電変換膜と、
    　前記光電変換膜の光電変換により発生された電荷を蓄積する、前記フォトダイオードを形成する第１の極性と異なる第２の極性からなる拡散層と、
    　前記第１の極性の不純物からなる不純物層とを含み、
    　固体撮像素子の製造方法であって、
    　同一基板内に、前記フォトダイオードと前記拡散層とが並置されており、前記不純物層が、前記拡散層の下部に設けられる
    　固体撮像素子の製造方法。
  8. 　入射光の光量に応じて光電変換するフォトダイオードと、
    　入射光の光量に応じて光電変換する光電変換膜と、
    　前記光電変換膜の光電変換により発生された電荷を蓄積する、前記フォトダイオードを形成する第１の極性と異なる第２の極性からなる拡散層と、
    　前記第１の極性の不純物からなる不純物層とを含み、
    　同一基板内に、前記フォトダイオードと前記拡散層とが並置されており、前記不純物層が、前記拡散層の下部に設けられる
    　電子機器。
PCT/JP2016/080298 2015-10-27 2016-10-13 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 Ceased WO2017073334A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017547723A JP7126826B2 (ja) 2015-10-27 2016-10-13 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
CN201680060919.7A CN108140662B (zh) 2015-10-27 2016-10-13 固体摄像元件、固体摄像元件制造方法和电子设备
US15/768,732 US10396108B2 (en) 2015-10-27 2016-10-13 Solid-state imaging element, solid-state imaging element manufacturing method, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015210941 2015-10-27
JP2015-210941 2015-10-27

Publications (1)

Publication Number Publication Date
WO2017073334A1 true WO2017073334A1 (ja) 2017-05-04

Family

ID=58630323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/080298 Ceased WO2017073334A1 (ja) 2015-10-27 2016-10-13 固体撮像素子および固体撮像素子の製造方法、並びに電子機器

Country Status (4)

Country Link
US (1) US10396108B2 (ja)
JP (1) JP7126826B2 (ja)
CN (1) CN108140662B (ja)
WO (1) WO2017073334A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025142948A1 (ja) * 2023-12-25 2025-07-03 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309348B2 (en) * 2019-09-11 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High density image sensor
CN110797368A (zh) * 2019-12-10 2020-02-14 上海微阱电子科技有限公司 图像传感器单元及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016242A (ja) * 2000-06-28 2002-01-18 Toshiba Corp Ｍｏｓ型固体撮像装置及びその製造方法
JP2004193547A (ja) * 2002-06-27 2004-07-08 Canon Inc 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP2007273945A (ja) * 2006-03-06 2007-10-18 Fujifilm Corp 光電変換素子及び固体撮像素子
US20090250733A1 (en) * 2008-04-08 2009-10-08 International Business Machines Corporation Pixel sensor with reduced image lag
JP2011082426A (ja) * 2009-10-09 2011-04-21 Canon Inc 固体撮像装置
WO2013021577A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP2015053296A (ja) * 2013-01-28 2015-03-19 ソニー株式会社 半導体素子およびこれを備えた半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659973B2 (en) 2006-05-26 2010-02-09 Applied Materials Southeast Asia, Pte Ltd. Wafer inspection using short-pulsed continuous broadband illumination
JP2011049524A (ja) * 2009-07-27 2011-03-10 Sony Corp 固体撮像素子および固体撮像素子の製造方法
CN103620783B (zh) * 2011-06-23 2016-08-17 松下电器产业株式会社 固体摄像装置
US9570489B2 (en) * 2011-07-12 2017-02-14 Sony Corporation Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface
JP2014060199A (ja) * 2012-09-14 2014-04-03 Toshiba Corp 固体撮像装置の製造方法及び固体撮像装置
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016242A (ja) * 2000-06-28 2002-01-18 Toshiba Corp Ｍｏｓ型固体撮像装置及びその製造方法
JP2004193547A (ja) * 2002-06-27 2004-07-08 Canon Inc 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP2007273945A (ja) * 2006-03-06 2007-10-18 Fujifilm Corp 光電変換素子及び固体撮像素子
US20090250733A1 (en) * 2008-04-08 2009-10-08 International Business Machines Corporation Pixel sensor with reduced image lag
JP2011082426A (ja) * 2009-10-09 2011-04-21 Canon Inc 固体撮像装置
WO2013021577A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP2015053296A (ja) * 2013-01-28 2015-03-19 ソニー株式会社 半導体素子およびこれを備えた半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025142948A1 (ja) * 2023-12-25 2025-07-03 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Also Published As

Publication number Publication date
US10396108B2 (en) 2019-08-27
CN108140662A (zh) 2018-06-08
US20180315787A1 (en) 2018-11-01
CN108140662B (zh) 2023-01-17
JP7126826B2 (ja) 2022-08-29
JPWO2017073334A1 (ja) 2018-08-16

Similar Documents

Publication Publication Date Title
US20200092505A1 (en) Solid-state image sensor, driving method, and electronic apparatus
US10692904B2 (en) Solid-state image sensing device, drive method, and electronic apparatus
JP2017183636A (ja) 固体撮像素子、センサ装置、および電子機器
JP7622774B2 (ja) 光検出素子、および電子装置
JP2016162917A (ja) 固体撮像素子および電子機器
WO2019181555A1 (ja) 撮像素子及び電子機器
US10741655B2 (en) Semiconductor device, manufacturing method of the same, solid-state imaging device, and electronic device
JP7126826B2 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
WO2021193084A1 (ja) 固体撮像装置、及び、固体撮像装置の製造方法
WO2017090455A1 (ja) 半導体装置、製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16859569

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017547723

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15768732

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16859569

Country of ref document: EP

Kind code of ref document: A1