WO2017026248A1 - 受信装置、及び、データ処理方法 - Google Patents

受信装置、及び、データ処理方法 Download PDF

Info

Publication number
WO2017026248A1
WO2017026248A1 PCT/JP2016/071566 JP2016071566W WO2017026248A1 WO 2017026248 A1 WO2017026248 A1 WO 2017026248A1 JP 2016071566 W JP2016071566 W JP 2016071566W WO 2017026248 A1 WO2017026248 A1 WO 2017026248A1
Authority
WO
WIPO (PCT)
Prior art keywords
clock
time information
bits
bit
field
Prior art date
Application number
PCT/JP2016/071566
Other languages
English (en)
French (fr)
Inventor
高橋　和幸
ロックラン ブルース マイケル
雄一 平山
諭志 岡田
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to MX2018001345A priority Critical patent/MX2018001345A/es
Priority to EP16834945.4A priority patent/EP3334169A4/en
Priority to US15/572,921 priority patent/US10785525B2/en
Priority to JP2017534157A priority patent/JPWO2017026248A1/ja
Priority to CA2986568A priority patent/CA2986568C/en
Priority to CN201680044978.5A priority patent/CN107852522A/zh
Priority to KR1020177035478A priority patent/KR102546161B1/ko
Publication of WO2017026248A1 publication Critical patent/WO2017026248A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/86—Arrangements characterised by the broadcast information itself
    • H04H20/95—Arrangements characterised by the broadcast information itself characterised by a specific format, e.g. an encoded audio stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/35—Arrangements for identifying or recognising characteristics with a direct linkage to broadcast information or to broadcast space-time, e.g. for identifying broadcast stations or for identifying users
    • H04H60/38—Arrangements for identifying or recognising characteristics with a direct linkage to broadcast information or to broadcast space-time, e.g. for identifying broadcast stations or for identifying users for identifying broadcast time or space
    • H04H60/40—Arrangements for identifying or recognising characteristics with a direct linkage to broadcast information or to broadcast space-time, e.g. for identifying broadcast stations or for identifying users for identifying broadcast time or space for identifying broadcast time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0664—Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4348—Demultiplexing of additional data and video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4381—Recovering the multiplex stream from a specific network, e.g. recovering MPEG packets from ATM cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/85—Assembly of content; Generation of multimedia applications
    • H04N21/854—Content authoring
    • H04N21/8547—Content authoring involving timestamps for synchronizing content
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays

Definitions

  • the present technology relates to a receiving device and a data processing method, and more particularly, to a receiving device and a data processing method that can perform clock synchronization more suitably.
  • ATSC Advanced Television Systems Systems Committee
  • UDP User Datagram Protocol
  • TS Transport Stream
  • IP Internet Protocol
  • an IP transmission method a method using an IP (Internet protocol) packet including the following (hereinafter referred to as an IP transmission method) will be adopted. Also, it is expected that an IP transmission method will be adopted in the future even in broadcasting methods other than ATSC 3.0.
  • NTP Network Time Protocol
  • the present technology has been made in view of such a situation, and enables clock synchronization to be performed more suitably.
  • a receiving apparatus includes a receiving unit that receives time information including a second field and a nanosecond field, a digital broadcast signal of an IP transmission method including a content stream, and the digital broadcast signal.
  • a reception unit comprising: a clock generation unit that generates a processing clock synchronized with the time information based on the time information included; and a processing unit that processes the stream included in the digital broadcast signal based on the processing clock.
  • the receiving device may be an independent device, or may be an internal block constituting one device.
  • the data processing method according to the first aspect of the present technology is a data processing method corresponding to the above-described receiving device according to the first aspect of the present technology.
  • a digital broadcast signal of an IP transmission method including time information including a second field and a nanosecond field and a content stream is received,
  • a processing clock synchronized with the time information is generated based on the time information included in the digital broadcast signal, and the stream included in the digital broadcast signal is processed based on the processing clock.
  • a receiving apparatus includes a receiving unit that receives a digital broadcast signal of an IP transmission method including time information and a content stream, and a demodulation that demodulates a frame of a physical layer in the protocol stack of the IP transmission method
  • a clock generation unit that generates a processing clock based on the time information acquired from the frame based on a system clock generated from a physical layer clock corresponding to a frame period of the frame, and the processing clock
  • a processing unit that processes the stream included in the digital broadcast signal, wherein the physical layer clock and the system clock are synchronized with each other in the transmission device that transmits the digital broadcast signal.
  • the receiving device may be an independent device, or may be an internal block constituting one device.
  • the data processing method according to the second aspect of the present technology is a data processing method corresponding to the above-described receiving device according to the second aspect of the present technology.
  • an IP transmission method digital broadcast signal including time information and a content stream is received, and the physical layer frame in the protocol stack of the IP transmission method is received.
  • a processing clock based on the time information acquired from the frame is generated based on a system clock generated from a physical layer clock corresponding to a frame period of the frame, and based on the processing clock
  • the stream included in the digital broadcast signal is processed.
  • the physical layer clock and the system clock are synchronized.
  • clock synchronization can be performed more suitably.
  • FIG. 1 is a diagram illustrating a configuration of an embodiment of a transmission system to which the present technology is applied.
  • the system refers to a logical collection of a plurality of devices.
  • the transmission system 1 includes a transmission device 10 and a reception device 20.
  • this transmission system 1 data transmission conforming to a digital broadcasting standard employing an IP transmission method such as ATSC 3.0 is performed.
  • the transmission device 10 transmits content via the transmission path 30.
  • the transmission device 10 transmits a broadcast stream including video, audio, and the like (components thereof) constituting content such as a television program and signaling and a digital broadcast signal via the transmission path 30.
  • the receiving device 20 receives and outputs content transmitted from the transmitting device 10 via the transmission path 30.
  • the receiving device 20 receives a digital broadcast signal from the transmitting device 10, acquires video and audio (components) constituting the content and signaling from the broadcast stream, and transmits video of content such as a TV program, Play audio.
  • the transmission path 30 may be, for example, satellite broadcasting using a broadcasting satellite or a communication satellite, or cable broadcasting (CATV) using a cable, in addition to terrestrial broadcasting.
  • CATV cable broadcasting
  • FIG. 2 is a diagram illustrating a configuration example of the receiving device 20 in FIG.
  • the receiving device 20 includes a control unit 201, an RF unit 202, a demodulation unit 203, a processing unit 204, and an output unit 205.
  • the control unit 201 controls the operation of each unit of the receiving device 20.
  • the RF unit 202 receives a digital broadcast signal via the antenna 211, converts the frequency of an RF (Radio Frequency) signal into an IF (Intermediate Frequency) signal, and supplies the signal to the demodulator 203.
  • the RF unit 202 is configured as an RF IC, for example.
  • the demodulation unit 203 performs demodulation processing (for example, OFDM (Orthogonal Frequency Division Division Multiplexing) demodulation) on the signal supplied from the RF unit 202. Further, the demodulation unit 203 performs error correction processing on the demodulated signal obtained by the demodulation processing, and supplies a signal obtained as a result of the processing to the processing unit 204. Note that the demodulation unit 203 is configured as a demodulation LSI (Large Scale Integration), for example.
  • demodulation processing for example, OFDM (Orthogonal Frequency Division Division Multiplexing) demodulation
  • LSI Large Scale Integration
  • the processing unit 204 performs processing (for example, decoding processing) on the signal supplied from the demodulation unit 203, and supplies video and audio data obtained as a result of the processing to the output unit 205.
  • processing for example, decoding processing
  • the processing unit 204 is configured as a main SoC (System on chip), for example.
  • the output unit 205 includes, for example, a display unit and a speaker.
  • the display unit displays an image corresponding to the video data supplied from the processing unit 204.
  • the speaker outputs sound corresponding to the audio data supplied from the processing unit 204. Note that the output unit 205 may output video or audio data supplied from the processing unit 204 to an external device.
  • the receiving device 20 is configured as described above.
  • the receiving device 20 is a mobile receiver such as a mobile phone, a smartphone, or a tablet terminal in addition to a fixed receiver such as a television receiver, a set top box (STB), or a recorder. Also good.
  • the receiving device 20 may be an in-vehicle device mounted on a vehicle.
  • time information is transmitted in order to synchronize between the transmission device 10 on the transmission side and the reception device 20 on the reception side.
  • the clock synchronization used is realized.
  • the clock synchronization means that the frequency of the system clock generated by the clock generation unit of the transmission device 10 and the frequency of the system clock generated by the clock generation unit of the reception device 20 are the same frequency. means.
  • a breakdown such as a frame skip occurs. It needs to be realized.
  • PTP Precision Time Protocol
  • time information used for clock synchronization is used as time information used for clock synchronization.
  • PTP is information representing an 80-bit time defined in IEEE 1588-2008.
  • the 80-bit PTP consists of a 48-bit second field and a 32-bit nanosecond field.
  • PCR Program Clock Reference
  • FIG. 3 is a diagram for explaining a clock synchronization method when PCR is used as time information.
  • a transmission system 1A adopting the MPEG2-TS system is composed of a transmitting device 10A and a receiving device 20A.
  • the transmitting apparatus 10A includes a clock generator 131 and a voltage controlled oscillator 132.
  • the clock generator 131 includes a clock unit (time information generator) including a 9-bit counter 141 and a 33-bit counter 142.
  • the 27 MHz clock (system clock) generated by the voltage controlled oscillator 132 is counted by the 9-bit counter 141 and divided by 300 (it is incremented by 300 counts).
  • the 90 KHz clock obtained by the 9-bit counter 141 is counted by the 33-bit counter 142.
  • a 42-bit (9 + 33-bit) bit output by the 9-bit counter 141 and the 33-bit counter 142 becomes a system time clock (STC: System Time Clock) as time information.
  • STC System Time Clock
  • a TS packet having a field including PCR corresponding to the system time clock (STC) is generated.
  • the TS packet including the 42-bit PCR is generated at a predetermined interval, and multiplexed with the TS packet including data such as video and audio, thereby generating an MPEG2-TS stream.
  • the MPEG2-TS stream is transmitted as a digital broadcast signal.
  • the receiving device 20A includes a clock synchronization circuit 231.
  • the clock synchronization circuit 231 includes a comparator 241, a voltage controlled oscillator 242, and a counter 243.
  • the counter 243 includes a 9-bit counter and a 33-bit counter.
  • the receiving device 20A receives the digital broadcast signal from the transmitting device 10A, and extracts TS packets from the MPEG2-TS stream. Since this TS packet includes a 42-bit PCR, the PCR is extracted and supplied to the clock synchronization circuit 231.
  • the 42-bit PCR received first at the time of channel selection or power-on is set as an initial value in the counter 243, and the 42-bit PCR received thereafter is supplied to the comparator 241. Is done.
  • a 27 MHz clock (system clock) generated by the voltage controlled oscillator 242 is supplied to the counter 243.
  • the 27 MHz clock (system clock) from the voltage controlled oscillator 242 is counted by a 9-bit counter (not shown) and divided by 300, and the 90 kHz clock obtained by this 9-bit counter is 33 bits. It is counted by a counter (not shown).
  • the 42-bit (9 + 33-bit) bit output from the 9-bit counter and the 33-bit counter becomes a system time clock (STC) as time information.
  • STC system time clock
  • the system time clock (STC) is supplied to the comparator 241.
  • the comparator 241 for example, the system time clock (STC) from the counter 243 is latched at the timing when 42-bit PCR is input and compared with the PCR.
  • the comparison error signal output from the comparator 241 is supplied to the voltage controlled oscillator 242 as a control signal.
  • the comparator 241, the voltage controlled oscillator 242, and the counter 243 constitute a PLL (Phase Locked Loop) circuit, and the voltage controlled oscillator 242 has a 27 MHz clock synchronized with the 42-bit PCR. (System clock) is generated, and the counter 243 generates a system time clock (STC) synchronized with the PCR.
  • PLL Phase Locked Loop
  • 42-bit PCR is used as time information for synchronization between the transmission device 10A on the transmission side and the reception device 20A on the reception side.
  • the frequency of the system clock in the transmitting apparatus 10A on the side and the frequency of the system clock in the receiving apparatus 20A on the receiving side are the same frequency.
  • FIG. 4 is a diagram for explaining a clock synchronization method when PTP is used as time information.
  • a transmission system 1 that employs an IP transmission method includes a transmission device 10 and a reception device 20.
  • the transmitter 10 includes a clock generator 151 and a voltage controlled oscillator 152.
  • the clock generator 151 includes a clock unit (time information generator) composed of a 32-bit counter 161 and a 48-bit counter 162.
  • the 1 GHz clock (system clock) generated by the voltage controlled oscillator 152 is counted by the 32-bit counter 161 and divided by 100,000,000 (carrying up by 100,000,000 count).
  • the clock with second accuracy obtained by the 32-bit counter 161 is counted by the 48-bit counter 162.
  • the bit output of 80 bits (32 + 48 bits) by the 32-bit counter 161 and the 48-bit counter 162 becomes a system time clock (STC) as time information.
  • STC system time clock
  • an IP packet including PTP corresponding to the system time clock (STC) is generated.
  • An IP packet including the 80-bit PTP is generated at a predetermined interval, and multiplexed with an IP packet including data such as video and audio, thereby generating an IP transmission system stream.
  • the IP transmission system stream is transmitted as a digital broadcast signal.
  • the receiving device 20 includes a clock synchronization circuit 251.
  • the clock synchronization circuit 251 includes a comparator 261, a voltage controlled oscillator 262, and a counter 263.
  • the counter 263 includes a 32-bit counter and a 48-bit counter.
  • the receiving device 20 receives the digital broadcast signal from the transmitting device 10 and extracts an IP packet from the IP transmission stream. Since this IP packet includes an 80-bit PTP, the PTP is extracted and supplied to the clock synchronization circuit 251.
  • the 80-bit PTP received first at the time of channel selection or power-on is set as an initial value in the counter 263, and the 80-bit PTP received thereafter is sent to the comparator 261. Supplied.
  • a 1 GHz clock (system clock) generated by the voltage controlled oscillator 262 is supplied to the counter 263.
  • a 1 GHz clock (system clock) from the voltage controlled oscillator 262 is counted by a 32-bit counter (not shown), divided by 100,000,000, and a clock with a second accuracy obtained by the 32-bit counter is 48 It is counted by a bit counter (not shown).
  • the 80-bit (32 + 48 bits) bit output from the 32-bit counter and the 48-bit counter becomes the system time clock (STC) as time information.
  • the system time clock (STC) is supplied to the comparator 261.
  • the comparator 26 for example, latches the system time clock (STC) from the counter 263 at the timing when an 80-bit PTP is input, and compares it with the PTP.
  • the comparison error signal output from the comparator 261 is supplied to the voltage controlled oscillator 262 as a control signal.
  • the receiving device 20 performs processing such as decoding processing (decoding) of data (stream) such as video and audio stored in the IP packet based on the system time clock (STC).
  • processing such as decoding processing (decoding) of data (stream) such as video and audio stored in the IP packet based on the system time clock (STC).
  • 80-bit PTP is used as time information for synchronization between the transmission device 10 on the transmission side and the reception device 20 on the reception side, and transmission is performed by this PTP.
  • the frequency of the system clock in the transmitting device 10 on the side and the frequency of the system clock in the receiving device 20 on the receiving side are the same frequency.
  • FIG. 5 is a diagram illustrating a configuration example of PTP used as time information of the IP transmission scheme. Note that PTP is defined in IEEE 1588-2008.
  • the time information defined by PTP is sufficiently accurate as the time information included in the physical layer frame, and can represent an accurate time.
  • NTP Network Time Protocol
  • NTP uses the accumulated number of seconds starting from January 1, 1900 (UTC) as the time expression, and this value is expressed without a 32-bit code. It is possible to express only 2 32 -1 seconds from the starting point, and 2 32 -1 seconds passed from the starting point, February 7, 2036 6:28:15 seconds (UTC) next second (16 seconds) ) Is recognized as the starting point due to overflowing digits, and NTP is expected to malfunction.
  • PTP has the merit of easy control because leap seconds are not inserted or deleted.
  • leap seconds are based on a global agreement so that UTC, which moves in synchronization with atomic time (TAI), does not greatly change from universal time (UT1) to many years due to changes in the rotation speed of the earth.
  • TAI atomic time
  • NTP the handling of leap seconds is stipulated.
  • a control signal instructing insertion or deletion of leap seconds is transmitted from an inquired NTP server to a device using NTP, Will be shifted by 1 second. For this reason, it is necessary for a device using NTP to provide a circuit for receiving a control signal for correcting leap seconds and adjusting an internal system time clock (STC) according to the control signal.
  • STC system time clock
  • the PTP does not require adjustment related to the leap second, there is no need to provide a circuit for adjusting the leap second as in the case of using NTP. That is, since the receiving apparatus 20 uses PTP as time information, it is not necessary to provide a circuit for adjusting leap seconds.
  • the PTP is composed of a 48-bit second field and a 32-bit nanosecond field. However, it is not necessary to use all of these fields, and bits to be used as necessary. May be reduced to reduce the accuracy of PTP. That is, according to the PTP, it is possible to express a very accurate time, but when performing a broadcast service in the transmission system 1 of FIG. It is not efficient because it squeezes the transmission band.
  • the 80-bit PTP is time information that is accurate enough for broadcast service provision, and even if the amount of PTP information is reduced to some extent, the broadcast service provision can be sufficiently maintained. Therefore, in the transmission system 1 of FIG. 1, it is possible to transmit PTP as time information while reducing the amount of information.
  • a method of reducing the information amount of PTP for example, there is a method of compressing PTP.
  • the upper 2 bits are always 0, so the 19-bit or 27-bit nanosecond field with the lower 13 bits or 5 bits deleted is further Two bits can be removed, resulting in a 17-bit or 25-bit nanosecond field.
  • step S ⁇ b> 21 the RF unit 202 receives an IP transmission type digital broadcast signal transmitted from the transmission device 10 via the antenna 211.
  • step S22 the clock synchronization circuit 251 performs clock synchronization processing based on the time information (PTP) obtained from the digital broadcast signal received in step S21, and generates a system time clock (STC). Details of the clock synchronization processing will be described later with reference to the flowchart of FIG.
  • step S23 the processing unit 204 performs a predetermined process based on the system time clock (STC) generated in the process of step S22.
  • the processing unit 204 performs processing such as decoding (decoding) of data (stream) such as video and audio according to the system time clock (STC).
  • step S23 When the processing in step S23 is completed, the data processing in FIG. 6 is terminated.
  • This clock synchronization process is a clock synchronization process corresponding to the first embodiment when PTP is used as time information.
  • step S41 the comparator 261 latches the system time clock (STC) from the counter 263 at the timing when the 80-bit PTP is input, compares it with the PTP, and controls a control signal (comparison error) according to the comparison result. Signal) to the voltage controlled oscillator 262.
  • STC system time clock
  • step S42 the voltage controlled oscillator 262 generates a 1 GHz clock (system clock) according to the control signal (comparison error signal) from the comparator 261, and supplies it to the counter 263.
  • the clock (system clock) generated by the voltage controlled oscillator 262 is not limited to 1 GHz, and may be a frequency with reduced accuracy as required.
  • step S43 the counter 263 generates a system time clock (STC) as a processing clock based on the 1 GHz clock (system clock) from the voltage controlled oscillator 262.
  • STC system time clock
  • a 1 GHz clock (system clock) generated by the voltage controlled oscillator 262 is counted by a 32-bit counter, and a clock with a second accuracy obtained by the 32-bit counter is counted by a 48-bit counter.
  • STC system time clock
  • step S43 When the process of step S43 is completed, the process returns to step S41, and the processes of steps S41 to S43 are repeated. That is, a 1 GHz clock synchronized with 80-bit PTP (system clock) is obtained by repeating a clock synchronization processing loop executed by the comparator 261, the voltage controlled oscillator 262, and the counter 263 constituting the PLL circuit. ) Is generated, and a system time clock (STC) synchronized with PTP is generated.
  • STC system time clock
  • the flow of the clock synchronization process according to the first embodiment has been described above.
  • 80-bit PTP is used as time information for synchronization between the transmission device 10 on the transmission side and the reception device 20 on the reception side.
  • the clock synchronization is performed so that the frequency of the system clock in the transmitter 10 and the frequency of the system clock in the receiver 20 on the receiving side are the same.
  • the time information for synchronization between the transmission device 10 on the transmission side and the reception device 20 on the reception side As described above, in the clock synchronization method using PTP, as the time information for synchronization between the transmission device 10 on the transmission side and the reception device 20 on the reception side, a 48-bit second field and a 32-bit nanosecond are used. Since 80-bit PTP composed of fields is used, the time information has sufficient accuracy and can represent the exact time, which causes problems such as the 2036 problem like NTP. There is no. Further, since the adjustment related to the leap second as in NTP is not required, it is not necessary to provide a circuit for adjusting the leap second, and the circuit can be simplified.
  • Second embodiment Clock synchronization method when physical layer clock and system clock are synchronized
  • FIG. 8 is a diagram for explaining a clock synchronization method when the physical layer clock and the system clock are synchronized.
  • the transmission system 1 includes a transmission device 10 and a reception device 20.
  • the transmission apparatus 10 includes a clock generator 171, a system clock generator 172, and a physical layer clock generator 173.
  • the clock generator 171 generates a clock based on an external time synchronization signal and supplies the clock to the system clock generator 172 and the physical layer clock generator 173.
  • an external time synchronization signal for example, GPS (Global Positioning System), NTP (Network Time Protocol), or the like can be used.
  • the system clock generator 172 generates a system clock based on the clock supplied from the clock generator 171.
  • the physical layer clock generator 173 generates a physical layer clock based on the clock supplied from the clock generator 171.
  • the clock input to the system clock generator 172 and the clock input to the physical layer clock generator 173 are clocks generated by the system clock generator 172 and synchronized with each other. And the physical layer clock are synchronized.
  • processing related to a physical layer such as a physical layer frame is performed in accordance with the physical layer clock.
  • the transmission apparatus 10 performs processing such as encoding processing (encoding) of data (stream) such as video and audio according to a clock (system time clock) corresponding to the system clock.
  • the transmission apparatus 10 multiplexes IP packets including data such as video and audio to generate an IP transmission system stream, and the IP transmission system stream is transmitted as a digital broadcast signal.
  • the receiving device 20 is configured to include a demodulator 203 and a clock synchronization circuit 271.
  • the clock synchronization circuit 271 includes a counter 281 and a frequency division / multiplication circuit 282.
  • the receiving device 20 receives the digital broadcast signal from the transmitting device 10, and the demodulator 203 demodulates the physical layer frame.
  • the demodulator 203 acquires time information (PTP) transmitted as physical layer signaling by using a preamble or bootstrap of the physical layer frame, and supplies the time information (PTP) to the clock synchronization circuit 271.
  • the demodulator 203 generates a clock (physical layer clock) that uses the frame period T of the physical layer frame as an original oscillation and supplies the clock to the clock synchronization circuit 271.
  • the time information (PTP) supplied from the demodulator 203 for example, the 80-bit PTP received first at the time of channel selection or power-on, is stored in the counter 281 as an initial value.
  • the 80-bit PTP that is set and then received is not used (discarded). That is, by setting 80-bit PTP as the initial value of the counter 281, the counter 281 can generate an absolute time (absolute time) as the system time clock (STC).
  • the physical layer clock supplied from the demodulation unit 203 is supplied to the frequency division / multiplication circuit 282.
  • the frequency division / multiplication circuit 282 generates a clock having a desired frequency by dividing or multiplying the physical layer clock (the clock having the frame period T of the physical layer frame as the original oscillation) from the demodulation unit 203, This is supplied to the counter 281.
  • the physical layer clock (frequency) is multiplied from 5 MHz to 1 GHz by the frequency division / multiplication circuit 282, and this 1 GHz clock (system clock) is supplied to the counter 281.
  • the physical layer clock and the system clock are synchronized on the transmission device 10 side, and these clocks are in phase even if the frequencies are different. Therefore, on the reception device 20 side, the frequency division / multiplication circuit
  • the system clock can be generated by dividing or multiplying the physical layer clock 282.
  • a 1 GHz clock (system clock) from the frequency division / multiplication circuit 282 is counted by, for example, a 32-bit counter (not shown), and a clock with a second accuracy obtained by the 32-bit counter is 48 bits. It is counted by a counter (not shown).
  • the bit output of 80 bits (32 + 48 bits) by the 32-bit counter and the 48-bit counter becomes a system time clock (STC) as time information.
  • STC system time clock
  • the receiving device 20 performs processing such as decoding processing (decoding) of data (stream) such as video and audio stored in the IP packet based on the system time clock (STC).
  • PTP time information
  • it is composed of a 48-bit second field and a 32-bit nanosecond field.
  • 48 bits in the second field is adjusted to 32 bits
  • the compressed time information is adjusted to 32 bits in the nanosecond field to 19 bits or 27 bits (17 bits or 25 bits). It may be.
  • FIG. 9 is a diagram for explaining the frame period T of the physical layer frame processed by the demodulation unit 203.
  • each physical layer frame processed by the demodulator 203 is transmitted at a period of a certain period for each frame period T.
  • the frame period T is calculated using the frame period T on the reception device 20 side.
  • a system clock having a desired frequency is generated by dividing or multiplying the clock (physical layer clock) used as the original oscillation.
  • the frame period T which is a fixed period, is a relative time.
  • the system time clock (STC) is handled as an absolute time (absolute time), and the system is Since it is assumed to be operated, the system synchronization circuit 271 in FIG. 8 sets the time (absolute time) indicated by the time information (PTP) as an initial value.
  • This clock synchronization process is a clock synchronization process corresponding to step S22 of FIG.
  • step S61 the demodulation unit 203 performs demodulation processing on the signal supplied from the RF unit 202, and demodulates the physical layer frame. Then, the demodulator 203 acquires time information (PTP) transmitted as physical layer signaling and supplies the time information (PTP) to the counter 281 (of the clock synchronization circuit 271). Further, the demodulation unit 203 generates a clock (physical layer clock) having the frame period T of the physical layer frame as an original oscillation and supplies the clock to the frequency division / multiplication circuit 282.
  • PTP time information
  • T time information
  • step S62 it is determined whether or not the time information (PTP) acquired in the process of step S61 is the first received time information (PTP) at the time of channel selection or power-on, for example.
  • the time information (PTP) is transmitted in the physical layer frame preamble (Preamble) or bootstrap (Bootstrap).
  • step S62 If it is determined in step S62 that the time information (PTP) is received first, the process proceeds to step S63.
  • step S63 the counter 281 sets time information (PTP) first received at the time of channel selection or the like in the process of step S61 as an initial value.
  • step S62 if it is determined in step S62 that the received time information (PTP) is not the first received time information (PTP), that is, the received time information (PTP) is received after receiving the first time information (PTP), The process proceeds to step S64.
  • step S ⁇ b> 64 the frequency division / multiplication circuit 282 divides or multiplies the physical layer clock generated in step S ⁇ b> 61 to generate a system clock, and supplies the system clock to the counter 281.
  • the frequency division / multiplication circuit 282 multiplies the physical layer clock (frequency thereof) from 5 MHz to 1 GHz and supplies this 1 GHz clock (system clock) to the counter 281.
  • the clock (system clock) generated by the frequency division / multiplication circuit 282 is not limited to 1 GHz, and may be a frequency with reduced accuracy as required.
  • step S63 or S64 ends, the process proceeds to step S65.
  • step S65 the counter 281 generates a system time clock (STC) as a processing clock based on the system clock generated in the processing in step S64.
  • STC system time clock
  • step S65 When the process of step S65 is completed, the process returns to step S61, and the processes of steps S61 to S65 are repeated. That is, by repeating this clock synchronization processing loop, a system clock is generated from the physical layer clock, and a system time clock (STC) is generated based on this system clock.
  • STC system time clock
  • a clock (physical layer clock) having the frame period T as the original oscillation is divided or multiplied to generate a system clock having a desired frequency, and a system time clock is generated according to the system clock. (STC) is generated. That is, in the receiving device 20, the system clock is generated from the physical layer clock, and it is not necessary to configure a PLL circuit using a comparator or a voltage controlled oscillator, so that the clock synchronization circuit can be simplified.
  • the PTP is described as the time information.
  • the time information is not limited to the PTP, for example, a reference time such as UTC (Coordinated Universal Time), or information on a time defined in a predetermined standard. Any other time information such as time information in a uniquely determined format can be employed.
  • ATSC particularly ATSC 3.0
  • DVB Digital Video Broadcasting
  • terrestrial digital broadcasting satellite digital broadcasting or digital cable broadcasting may be used.
  • this technology can be applied to standards other than digital broadcasting standards.
  • a communication line such as the Internet or a telephone network can be used as the transmission line 30.
  • the transmission apparatus 10 can be a server provided on the Internet, for example.
  • FIG. 11 is a diagram illustrating a configuration example of the hardware of a computer that executes the above-described series of processing by a program.
  • a CPU Central Processing Unit
  • ROM Read Only Memory
  • RAM Random Access Memory
  • An input / output interface 905 is further connected to the bus 904.
  • An input unit 906, an output unit 907, a recording unit 908, a communication unit 909, and a drive 910 are connected to the input / output interface 905.
  • the input unit 906 includes a keyboard, a mouse, a microphone, and the like.
  • the output unit 907 includes a display, a speaker, and the like.
  • the recording unit 908 includes a hard disk, a nonvolatile memory, and the like.
  • the communication unit 909 includes a network interface or the like.
  • the drive 910 drives a removable medium 911 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory.
  • the CPU 901 loads the program recorded in the ROM 902 or the recording unit 908 to the RAM 903 via the input / output interface 905 and the bus 904, and executes the program. A series of processing is performed.
  • the program executed by the computer 900 can be provided by being recorded on a removable medium 911 as a package medium, for example.
  • the program can be provided via a wired or wireless transmission medium such as a local area network, the Internet, or digital satellite broadcasting.
  • the program can be installed in the recording unit 908 via the input / output interface 905 by installing the removable medium 911 in the drive 910. Further, the program can be received by the communication unit 909 via a wired or wireless transmission medium and installed in the recording unit 908. In addition, the program can be installed in the ROM 902 or the recording unit 908 in advance.
  • the processing performed by the computer according to the program does not necessarily have to be performed in chronological order in the order described as the flowchart. That is, the processing performed by the computer according to the program includes processing executed in parallel or individually (for example, parallel processing or object processing).
  • the program may be processed by a single computer (processor) or may be distributedly processed by a plurality of computers.
  • the present technology can take the following configurations.
  • a receiver that receives time information composed of a second field and a nanosecond field, and a digital broadcast signal of an IP (Internet Protocol) transmission method including a content stream, A clock generation unit that generates a processing clock synchronized with the time information based on the time information included in the digital broadcast signal; And a processing unit that processes the stream included in the digital broadcast signal based on the processing clock.
  • the time information is time information defined by PTP (Precision Time Protocol) configured by a 48-bit second field and a 32-bit nanosecond field.
  • the clock generator is A voltage controlled oscillator that generates a system clock; and A 32-bit counter that counts and divides the clock output from the voltage-controlled oscillator; and a counter that includes a 48-bit counter that counts the divided output of the 32-bit counter; A comparator that compares the bit output of the counter with the time information included in the digital broadcast signal and supplies an error signal corresponding to the comparison result to the voltage-controlled oscillator as a control signal. Or the receiving apparatus as described in (2).
  • the receiving device is Receives time information composed of seconds field and nanosecond field, and digital transmission signal of IP transmission system including content stream, Based on the time information included in the digital broadcast signal, generate a processing clock synchronized with the time information, A data processing method including a step of processing the stream included in the digital broadcast signal based on the processing clock.
  • a receiver that receives a digital broadcast signal of an IP transmission method including time information and a stream of content; A demodulator for demodulating a physical layer frame in the protocol stack of the IP transmission method; A clock generation unit that generates a processing clock based on the time information acquired from the frame based on a system clock generated from a physical layer clock corresponding to a frame period of the frame; A processing unit for processing the stream included in the digital broadcast signal based on the processing clock, In the transmission device that transmits the digital broadcast signal, the physical layer clock and the system clock are synchronized with each other.
  • the clock generator is A frequency division / multiplication unit that divides or multiplies the physical layer clock to generate the system clock;
  • the receiving device according to (8) further comprising: a counter that sets the time information as an initial value and generates the processing clock by counting the system clock.
  • the frame period is constant,
  • the physical layer clock is a clock having a frame period of the frame as an original oscillation.
  • the time information is time information defined by PTP including a second field and a nanosecond field.
  • the receiving device is Receive digital broadcast signal of IP transmission method including time information and content stream, Demodulate the physical layer frame in the protocol stack of the IP transmission method, Based on the system clock generated from the physical layer clock corresponding to the frame period of the frame, generate a processing clock based on the time information acquired from the frame, Processing the stream included in the digital broadcast signal based on the processing clock;
  • the data processing method in which the physical layer clock and the system clock are synchronized in the transmission apparatus that transmits the digital broadcast signal.
  • 1 transmission system 10 transmitting device, 20 receiving device, 30 transmission path, 151 clock generator, 152 voltage controlled oscillator, 161 32-bit counter, 162 48-bit counter, 171 clock generator, 172 system clock generator, 173 physical layer Clock generator, 201 control unit, 202 RF unit, 203 demodulation unit, 204 processing unit, 205 output unit, 251 clock synchronization circuit, 261 comparator, 262 voltage controlled oscillator, 263 counter, 271 clock synchronization circuit, 281 counter, 282 Frequency divider / multiplier circuit, 900 computer, 901 CPU

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

本技術は、クロック同期をより好適に行うことができるようにする受信装置、及び、データ処理方法に関する。 受信装置は、秒フィールドとナノ秒フィールドで構成される時刻情報と、コンテンツのストリームを含むIP伝送方式のデジタル放送信号を受信し、デジタル放送信号に含まれる時刻情報に基づいて、時刻情報に同期した処理クロックを生成し、処理クロックに基づいて、デジタル放送信号に含まれるストリームを処理する。本技術は、例えば、IP伝送方式に対応したテレビ受像機に適用することができる。

Description

受信装置、及び、データ処理方法
　本技術は、受信装置、及び、データ処理方法に関し、特に、クロック同期をより好適に行うことができるようにした受信装置、及び、データ処理方法に関する。
　例えば、次世代地上放送規格の１つであるATSC(Advanced Television Systems Committee)3.0では、データ伝送に、主として、TS(Transport Stream)パケットではなく、UDP/IP、すなわち、UDP(User Datagram Protocol)パケットを含むIP(Internet Protocol)パケットを用いる方式（以下、IP伝送方式という）が採用されることが決定されている。また、ATSC3.0以外の放送方式でも、将来的に、IP伝送方式が採用されることが期待されている。
　また、IP伝送方式を採用した場合に、送信側と受信側とで同期をとるための時刻情報として、NTP(Network Time Protocol)を用いる技術が開示されている（例えば、特許文献１参照）。
特開2014-230154号公報
　しかしながら、IP伝送方式において、クロック同期を行うための技術方式は確立されておらず、クロック同期をより好適に行うための提案が要請されていた。
　本技術はこのような状況に鑑みてなされたものであり、クロック同期をより好適に行うことができるようにするものである。
　本技術の第１の側面の受信装置は、秒フィールドとナノ秒フィールドで構成される時刻情報と、コンテンツのストリームを含むIP伝送方式のデジタル放送信号を受信する受信部と、前記デジタル放送信号に含まれる前記時刻情報に基づいて、前記時刻情報に同期した処理クロックを生成するクロック生成部と、前記処理クロックに基づいて、前記デジタル放送信号に含まれる前記ストリームを処理する処理部とを備える受信装置である。
　本技術の第１の側面の受信装置は、独立した装置であってもよいし、１つの装置を構成している内部ブロックであってもよい。また、本技術の第１の側面のデータ処理方法は、上述した本技術の第１の側面の受信装置に対応するデータ処理方法である。
　本技術の第１の側面の受信装置、及び、データ処理方法においては、秒フィールドとナノ秒フィールドで構成される時刻情報と、コンテンツのストリームを含むIP伝送方式のデジタル放送信号が受信され、前記デジタル放送信号に含まれる前記時刻情報に基づいて、前記時刻情報に同期した処理クロックが生成され、前記処理クロックに基づいて、前記デジタル放送信号に含まれる前記ストリームが処理される。
　本技術の第２の側面の受信装置は、時刻情報とコンテンツのストリームを含むIP伝送方式のデジタル放送信号を受信する受信部と、前記IP伝送方式のプロトコルスタックにおける物理層のフレームを復調する復調部と、前記フレームのフレーム期間に応じた物理層クロックから生成されるシステムクロックに基づいて、前記フレームから取得される前記時刻情報を基準にした処理クロックを生成するクロック生成部と、前記処理クロックに基づいて、前記デジタル放送信号に含まれる前記ストリームを処理する処理部とを備え、前記デジタル放送信号を送信する送信装置において、前記物理層クロックと、前記システムクロックとは、同期している受信装置である。
　本技術の第２の側面の受信装置は、独立した装置であってもよいし、１つの装置を構成している内部ブロックであってもよい。また、本技術の第２の側面のデータ処理方法は、上述した本技術の第２の側面の受信装置に対応するデータ処理方法である。
　本技術の第２の側面の受信装置、及び、データ処理方法においては、時刻情報とコンテンツのストリームを含むIP伝送方式のデジタル放送信号が受信され、前記IP伝送方式のプロトコルスタックにおける物理層のフレームが復調され、前記フレームのフレーム期間に応じた物理層クロックから生成されるシステムクロックに基づいて、前記フレームから取得される前記時刻情報を基準にした処理クロックが生成され、前記処理クロックに基づいて、前記デジタル放送信号に含まれる前記ストリームが処理される。また、前記デジタル放送信号を送信する送信装置において、前記物理層クロックと、前記システムクロックとが、同期されている。
　本技術の第１の側面及び第２の側面によれば、クロック同期をより好適に行うことができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した伝送システムの一実施の形態の構成を示す図である。 受信装置の構成例を示す図である。 時刻情報としてPCRを用いた場合のクロック同期方式を説明する図である。 時刻情報としてPTPを用いた場合のクロック同期方式を説明する図である。 PTPの構成例を示す図である。 データ処理の流れを説明するフローチャートである。 第１の実施の形態のクロック同期処理の流れを説明するフローチャートである。 物理層クロックとシステムクロックが同期する場合のクロック同期方式を説明する図である。 物理層フレームのフレーム期間を説明する図である。 第２の実施の形態のクロック同期処理の流れを説明するフローチャートである。 コンピュータの構成例を示す図である。
　以下、図面を参照しながら本技術の実施の形態について説明する。なお、説明は以下の順序で行うものとする。
１．システムの構成
２．本技術を適用したクロック同期方式
（１）第１の実施の形態：時刻情報としてPTPを利用したクロック同期方式
（２）第２の実施の形態：物理層クロックとシステムクロックが同期する場合のクロック同期方式
３．変形例
４．コンピュータの構成
＜１．システムの構成＞
（伝送システムの構成例）
　図１は、本技術を適用した伝送システムの一実施の形態の構成を示す図である。なお、システムとは、複数の装置が論理的に集合したものをいう。
　図１において、伝送システム１は、送信装置１０と受信装置２０から構成される。この伝送システム１では、ATSC3.0等のIP伝送方式を採用したデジタル放送の規格に準拠したデータ伝送が行われる。
　送信装置１０は、伝送路３０を介してコンテンツを送信する。例えば、送信装置１０は、テレビ番組等のコンテンツを構成するビデオやオーディオ等（のコンポーネント）とシグナリングを含む放送ストリームを、デジタル放送信号として、伝送路３０を介して送信する。
　受信装置２０は、送信装置１０から伝送路３０を介して送信されてくる、コンテンツを受信して出力する。例えば、受信装置２０は、送信装置１０からのデジタル放送信号を受信して、放送ストリームから、コンテンツを構成するビデオやオーディオ等（のコンポーネント）とシグナリングを取得し、テレビ番組等のコンテンツの映像や音声を再生する。
　なお、伝送システム１において、伝送路３０は、地上波放送のほか、例えば、放送衛星や通信衛星を利用した衛星放送、あるいは、ケーブルを用いた有線放送（CATV）などであってもよい。
（受信装置の構成例）
　図２は、図１の受信装置２０の構成例を示す図である。
　図２の受信装置２０においては、送信装置１０から伝送路３０を介して送信されるデジタル放送信号が受信されて処理されることで、テレビ番組等のコンテンツが再生される。図２において、受信装置２０は、制御部２０１、RF部２０２、復調部２０３、処理部２０４、及び、出力部２０５から構成される。
　制御部２０１は、受信装置２０の各部の動作を制御する。
　RF部２０２は、アンテナ２１１を介してデジタル放送信号を受信して、RF(Radio Frequency)信号を、IF(Intermediate Frequency)信号に周波数変換し、復調部２０３に供給する。なお、RF部２０２は、例えば、RF ICとして構成される。
　復調部２０３は、RF部２０２から供給される信号に対する復調処理（例えばOFDM(Orthogonal Frequency Division Multiplexing)復調など）を行う。また、復調部２０３は、復調処理で得られる復調信号に対して、誤り訂正処理を施し、その処理の結果得られる信号を、処理部２０４に供給する。なお、復調部２０３は、例えば、復調LSI(Large Scale Integration)として構成される。
　処理部２０４は、復調部２０３から供給される信号に対する処理（例えば復号処理など）を行い、その処理の結果得られるビデオやオーディオのデータを、出力部２０５に供給する。なお、処理部２０４は、例えば、メインSoC(System on Chip)として構成される。
　出力部２０５は、例えば、表示部やスピーカなどから構成される。表示部は、処理部２０４から供給されるビデオデータに応じた映像を表示する。また、スピーカは、処理部２０４から供給されるオーディオデータに応じた音声を出力する。なお、出力部２０５は、処理部２０４から供給されるビデオやオーディオのデータを、外部の機器に出力するようにしてもよい。
　受信装置２０は、以上のように構成される。なお、受信装置２０は、テレビ受像機、セットトップボックス（STB：Set Top Box）、又は、録画機などの固定受信機のほか、携帯電話機、スマートフォン、又はタブレット端末などのモバイル受信機であってもよい。また、受信装置２０は、車両に搭載される車載機器でもよい。
＜２．本技術を適用したクロック同期方式＞
　ところで、IP伝送方式を採用した伝送システム１（図１）においては、送信側の送信装置１０と、受信側の受信装置２０とで同期をとるために、時刻情報が伝送され、この時刻情報を用いたクロック同期が実現されている。
　ここで、クロック同期とは、送信装置１０のクロック生成部で生成されるシステムクロックの周波数と、受信装置２０のクロック生成部で生成されるシステムクロックの周波数とが、同一の周波数となることを意味する。伝送システム１において、クロック同期が実現されていない場合には、受信装置２０で、デジタル放送信号の受信を継続しているうちに、例えばフレーム飛びが発生するなどの破たんが起きるので、クロック同期を実現する必要がある。
　ATSC3.0では、クロック同期に用いられる時刻情報として、PTP(Precision Time Protocol)を用いることが想定されている。詳細は後述するが、PTPは、IEEE 1588-2008で規定されている80ビットの時刻を表す情報である。80ビットのPTPは、48ビットの秒フィールドと、32ビットのナノ秒フィールドで構成される。
　ここで、従来のMPEG2システム（MPEG2-TS方式）では、送信側と受信側とで同期をとるための時刻情報として、PCR(Program Clock Reference)が用いられていた。そのため、時刻情報としてPTPを用いる場合に、クロック同期をより好適に行うための提案が要請されていた。そこで、本技術では、第１の実施の形態として、時刻情報としてPTPを利用した場合に、より好適にクロック同期を行うためのクロック同期方式について提案する。
　また、ATSC3.0では、IP伝送方式のプロトコルスタックにおける物理層で用いられるクロック（以下、物理層クロックともいう）と、システムクロックとが同期することが想定されている。
　そのため、物理層クロックとシステムクロックとが同期する場合に、クロック同期をより好適に行うための提案が要請されていた。そこで、本技術では、第２の実施の形態として、物理層クロックとシステムクロックとが同期する場合に、より好適にクロック同期を行うためのクロック同期方式について提案する。
　以下、第１の実施の形態と、第２の実施の形態について、その順序で説明する。
（１）第１の実施の形態：時刻情報としてPTPを利用したクロック同期方式
　なお、ここでは、従来のMPEG2-TS方式と、本技術を適用したIP伝送方式とを比較するため、まず、時刻情報としてPCRを用いた場合のクロック同期方式を説明してから、その後に、時刻情報としてPTPを用いた場合のクロック同期方式について説明するものとする。
（PCRを用いた場合のクロック同期方式）
　図３は、時刻情報としてPCRを用いた場合のクロック同期方式を説明する図である。
　図３において、MPEG2-TS方式を採用した伝送システム１Ａは、送信装置１０Ａと、受信装置２０Ａから構成されている。また、送信装置１０Ａは、クロック発生器１３１及び電圧制御発振器１３２を含んで構成される。
　クロック発生器１３１は、９ビットカウンタ１４１及び３３ビットカウンタ１４２から構成される時計部（時刻情報発生部）を含んでいる。電圧制御発振器１３２により生成される、27MHzのクロック（システムクロック）は、９ビットカウンタ１４１でカウントされ、300分周される（300カウントで繰り上がる）。この９ビットカウンタ１４１で得られる90KHzのクロックは、３３ビットカウンタ１４２でカウントされる。そして、９ビットカウンタ１４１及び３３ビットカウンタ１４２による42ビット（9＋33ビット）のビット出力は、時刻情報としてのシステムタイムクロック（STC：System Time Clock）となる。
　送信装置１０Ａでは、このシステムタイムクロック（STC）に応じたPCRを含むフィールドを有するTSパケットが生成される。この42ビットのPCRを含むTSパケットは、所定の間隔で生成され、ビデオやオーディオ等のデータを含むTSパケットとともに多重化されることで、MPEG2-TS方式のストリームが生成される。そして、このMPEG2-TS方式のストリームが、デジタル放送信号として送信される。
　また、図３の伝送システム１Ａにおいて、受信装置２０Ａは、クロック同期回路２３１を含んで構成される。このクロック同期回路２３１は、比較器２４１、電圧制御発振器２４２、及び、カウンタ２４３から構成される。ただし、カウンタ２４３は、９ビットカウンタ及び３３ビットカウンタから構成されている。
　受信装置２０Ａでは、送信装置１０Ａからのデジタル放送信号が受信され、MPEG2-TS方式のストリームからTSパケットが抽出される。このTSパケットには、42ビットのPCRが含まれているので、当該PCRが抽出され、クロック同期回路２３１に供給される。
　クロック同期回路２３１においては、例えば選局時や電源投入時において最初に受信した42ビットのPCRは、カウンタ２４３に初期値としてセットされ、その後に受信した42ビットのPCRは、比較器２４１に供給される。また、電圧制御発振器２４２により生成される27MHzのクロック（システムクロック）は、カウンタ２４３に供給される。
　カウンタ２４３においては、電圧制御発振器２４２からの27MHzのクロック（システムクロック）が、９ビットカウンタ（不図示）でカウントされ、300分周され、この９ビットカウンタで得られる90KHzのクロックは、３３ビットカウンタ（不図示）でカウントされる。そして、カウンタ２４３において、９ビットカウンタ及び３３ビットカウンタによる42ビット（9＋33ビット）のビット出力は、時刻情報としてのシステムタイムクロック（STC）となる。
　このシステムタイムクロック（STC）は、比較器２４１に供給される。比較器２４１では、例えば、42ビットのPCRが入力されるタイミングで、カウンタ２４３からのシステムタイムクロック（STC）がラッチされ、PCRと比較される。そして、この比較器２４１から出力される比較誤差信号は、電圧制御発振器２４２に制御信号として供給される。
　すなわち、クロック同期回路２３１において、比較器２４１、電圧制御発振器２４２、及び、カウンタ２４３は、PLL(Phase Locked Loop)回路を構成し、電圧制御発振器２４２では、42ビットのPCRに同期した27MHzのクロック（システムクロック）が生成され、また、カウンタ２４３では、PCRに同期したシステムタイムクロック（STC）が生成されることになる。
　以上のように、PCRを用いたクロック同期方式では、送信側の送信装置１０Ａと受信側の受信装置２０Ａとで同期をとるための時刻情報として42ビットのPCRが用いられ、このPCRによって、送信側の送信装置１０Ａにおけるシステムクロックの周波数と、受信側の受信装置２０Ａにおけるシステムクロックの周波数とが、同一の周波数となっている。
（PTPを用いた場合のクロック同期方式）
　図４は、時刻情報としてPTPを用いた場合のクロック同期方式を説明する図である。
　図４において、IP伝送方式を採用した伝送システム１は、送信装置１０と、受信装置２０から構成されている。また、送信装置１０は、クロック発生器１５１及び電圧制御発振器１５２を含んで構成される。
　クロック発生器１５１は、３２ビットカウンタ１６１及び４８ビットカウンタ１６２から構成される時計部（時刻情報発生部）を含んでいる。電圧制御発振器１５２により生成される、1GHzのクロック（システムクロック）は、３２ビットカウンタ１６１でカウントされ、100,000,000分周される（100,000,000カウントで繰り上がる）。この３２ビットカウンタ１６１で得られる秒精度のクロックは、４８ビットカウンタ１６２でカウントされる。そして、３２ビットカウンタ１６１及び４８ビットカウンタ１６２による80ビット（32+48ビット）のビット出力は、時刻情報としてのシステムタイムクロック（STC）となる。
　送信装置１０では、このシステムタイムクロック（STC）に応じたPTPを含むIPパケットが生成される。この80ビットのPTPを含むIPパケットは、所定の間隔で生成され、ビデオやオーディオ等のデータを含むIPパケットとともに多重化されることで、IP伝送方式のストリームが生成される。そして、このIP伝送方式のストリームが、デジタル放送信号として送信される。
　また、図４の伝送システム１において、受信装置２０は、クロック同期回路２５１を含んで構成される。このクロック同期回路２５１は、比較器２６１、電圧制御発振器２６２、及び、カウンタ２６３から構成される。ただし、カウンタ２６３は、３２ビットカウンタ及び４８ビットカウンタから構成されている。
　受信装置２０では、送信装置１０からのデジタル放送信号が受信され、IP伝送方式のストリームからIPパケットが抽出される。このIPパケットには、80ビットのPTPが含まれているので、当該PTPが抽出され、クロック同期回路２５１に供給される。
　クロック同期回路２５１においては、例えば選局時や電源投入時などにおいて最初に受信した80ビットのPTPは、カウンタ２６３に初期値としてセットされ、その後に受信した80ビットのPTPは、比較器２６１に供給される。また、電圧制御発振器２６２により生成される1GHzのクロック（システムクロック）は、カウンタ２６３に供給される。
　カウンタ２６３においては、電圧制御発振器２６２からの1GHzのクロック（システムクロック）が、３２ビットカウンタ（不図示）でカウントされ、100,000,000分周され、この３２ビットカウンタで得られる秒精度のクロックは、４８ビットカウンタ（不図示）でカウントされる。そして、カウンタ２６３において、３２ビットカウンタ及び４８ビットカウンタによる80ビット（32+48ビット）のビット出力は、時刻情報としてのシステムタイムクロック（STC）となる。
　このシステムタイムクロック（STC）は、比較器２６１に供給される。比較器２６１では、例えば、80ビットのPTPが入力されるタイミングで、カウンタ２６３からのシステムタイムクロック（STC）がラッチされ、PTPと比較される。そして、この比較器２６１から出力される比較誤差信号は、電圧制御発振器２６２に制御信号として供給される。
　すなわち、クロック同期回路２５１において、比較器２６１、電圧制御発振器２６２、及び、カウンタ２６３は、PLL回路を構成し、電圧制御発振器２６２では、80ビットのPTPに同期した1GHzのクロック（システムクロック）が生成され、また、カウンタ２６３では、PTPに同期したシステムタイムクロック（STC）が生成されることになる。これにより、受信装置２０では、このシステムタイムクロック（STC）に基づいて、IPパケットに格納されたビデオやオーディオ等のデータ（ストリーム）の復号処理（デコード）等の処理が行われる。
　以上のように、PTPを用いたクロック同期方式では、送信側の送信装置１０と受信側の受信装置２０とで同期をとるための時刻情報として80ビットのPTPが用いられ、このPTPによって、送信側の送信装置１０におけるシステムクロックの周波数と、受信側の受信装置２０におけるシステムクロックの周波数とが、同一の周波数となっている。
（PTPの構成）
　図５は、IP伝送方式の時刻情報として用いられるPTPの構成例を示す図である。なお、PTPは、IEEE 1588-2008で規定されている。
　図５に示すように、PTPの時刻を表す80ビットのうち、48ビットの秒フィールドが、秒単位の時刻を表し、残りの32ビットのナノ秒フィールドがナノ秒単位の時刻を表している。したがって、PTPで規定される時刻の情報は、物理層フレームに含める時刻情報としては、十分な精度があり、正確な時刻を表すことができる。
　すなわち、PTPは、1970年1月1日を起点として、48ビット、すなわち、約892万年まで表現することができる。このため、NTP(Network Time Protocol)を用いてネットワークの時刻同期を行う場合に、NTPが表現できる時刻の限界によって誤作動が生じると想定されている、いわゆる2036年問題のような問題は、PTPでは発生する可能性はないと言える。
　なお、2036年問題とは、NTPでは、時刻の表現に1900年1月1日（UTC）を起点として、積算秒数を使用しており、この値は32ビット符号なしで表現されるため、起点から、232-1秒までしか表現することができず、起点から、232-1秒を経過した2036年2月7日 6時28分15秒（UTC）の次の秒（16秒）が桁あふれによって起点と認識されてしまい、NTPが誤動作すると予想されている問題である。
　また、PTPでは、閏秒（うるう秒）が挿入又は削除されないため、その制御が容易になるというメリットがある。ここで、うるう秒は、原子時（TAI）と同期して進むUTCが、地球の自転速度の変化によって世界時（UT1）から長年の間に大きく狂わないように、世界的な協定に基づいてUTCに挿入又は削除される1秒をいう。
　例えば、NTPでは、うるう秒の取り扱いが規定されており、NTPを利用する機器では、問い合わせ先のNTPサーバからうるう秒の挿入又は削除を指示する制御信号が送信されてきたときには、自機の時計を1秒ずらすことになる。そのため、NTPを利用する機器では、うるう秒を補正するための制御信号を受信し、その制御信号に応じた内部のシステムタイムクロック（STC）を調整するための回路を設ける必要がある。一方で、PTPでは、うるう秒に関する調整は不要となるため、NTPを利用する場合のような、うるう秒の調整用の回路を設ける必要がない。すなわち、受信装置２０では、時刻情報としてPTPが用いられるため、うるう秒の調整用の回路を設ける必要がない。
　なお、図５に示したように、PTPは、48ビットの秒フィールドと、32ビットのナノ秒フィールドで構成されるが、それらのフィールドを全て使用する必要はなく、必要に応じて使用するビットを減らして、PTPの精度を下げるようにしてもよい。すなわち、PTPによれば、極めて正確な時刻を表現することができるが、図１の伝送システム１で放送によるサービスを行う場合に、その放送に必要以上の精度の時刻情報を伝送することは、伝送帯域を圧迫し、効率的ではない。
　80ビットのPTPは、放送によるサービスの提供にとって、十分過ぎる精度の時刻情報であり、PTPの情報量をある程度低下させても、放送によるサービスの提供を十分維持することができる。そこで、図１の伝送システム１では、時刻情報としてのPTPを、その情報量を低下させて伝送することができる。PTPの情報量を低下させる方法としては、例えば、PTPを圧縮する方法がある。
　PTPを圧縮する方法としては、例えば、PTPにおいて、秒フィールドの48ビットを、32ビットに減らして（圧縮して）、2106年（epoch 1970 + 136 = 2106）まで使用可能とするなど、必要に応じた値に調整（圧縮）することが可能である。
　また、デジタル放送では、27MHz又は90MHzのクロック（システムクロック）を使用するのが、一般的であるが、27MHz又は90MHzの精度を保証するためのPTPのナノ秒フィールドは、19ビット又は27ビットに相当している。したがって、PTPにおいて、ナノ秒フィールドの32ビットを、例えばその下位の13ビット又は5ビットを削除して、19ビット又は27ビットに減らしても、十分な精度を確保することができる。
　なお、PTPのナノ秒フィールドの32ビットのうち、上位の2ビットは、常時0であるため、下位の13ビット又は5ビットを削除した19ビット又は27ビットのナノ秒フィールドについては、さらに、上位2ビットを削除し、17ビット又は25ビットのナノ秒フィールドとすることができる。
　ただし、ATSC3.0では、PTPを利用する場合に、秒フィールドの48ビットを、32ビットに調整（圧縮）し、ナノ秒フィールドの32ビットを、19ビット又は27ビット（17ビット又は25ビット）に調整（圧縮）することが想定されている。
（データ処理の流れ）
　次に、図６のフローチャートを参照して、図１の受信装置２０により実行される、データ処理の流れについて説明する。
　ステップＳ２１において、RF部２０２は、アンテナ２１１を介して、送信装置１０から送信されてくる、IP伝送方式のデジタル放送信号を受信する。
　ステップＳ２２において、クロック同期回路２５１は、ステップＳ２１の処理で受信されたデジタル放送信号から得られる時刻情報（PTP）に基づいて、クロック同期処理を行い、システムタイムクロック(STC)を生成する。このクロック同期処理の詳細な内容については、図７のフローチャートを参照して、後述する。
　ステップＳ２３において、処理部２０４は、ステップＳ２２の処理で生成されたシステムタイムクロック(STC)に基づいて、所定の処理を行う。例えば、処理部２０４は、システムタイムクロック(STC)に従い、ビデオやオーディオ等のデータ（ストリーム）の復号処理（デコード）等の処理を行う。
　ステップＳ２３の処理が終了すると、図６のデータ処理は終了される。
　以上、データ処理の流れについて説明した。
（第１の実施の形態のクロック同期処理の流れ）
　次に、図７のフローチャートを参照して、図１の受信装置２０により実行される、図６のステップＳ２２に対応するクロック同期処理の詳細な内容について説明する。このクロック同期処理は、第１の実施の形態に対応する、時刻情報としてPTPを用いた場合のクロック同期処理とされる。
　ステップＳ４１において、比較器２６１は、80ビットのPTPが入力されるタイミングで、カウンタ２６３からのシステムタイムクロック（STC）をラッチしてPTPと比較し、その比較結果に応じた制御信号（比較誤差信号）を、電圧制御発振器２６２に供給する。
　ステップＳ４２において、電圧制御発振器２６２は、比較器２６１からの制御信号（比較誤差信号）に従い、1GHzのクロック（システムクロック）を生成し、カウンタ２６３に供給する。
　なお、電圧制御発振器２６２により生成されるクロック（システムクロック）は、1GHzに限らず、必要に応じて精度を減らした周波数とすることができる。
　ステップＳ４３において、カウンタ２６３は、電圧制御発振器２６２からの1GHzのクロック（システムクロック）に基づいて、処理クロックとしてのシステムタイムクロック（STC）を生成する。
　ここでは、カウンタ２６３において、電圧制御発振器２６２により生成された1GHzのクロック（システムクロック）が、３２ビットカウンタでカウントされ、この３２ビットカウンタで得られる秒精度のクロックが、４８ビットカウンタでカウントされる。そして、カウンタ２６３においては、３２ビットカウンタ及び４８ビットカウンタによる80ビット（32+48ビット）のビット出力が、システムタイムクロック（STC）とされる。
　ステップＳ４３の処理が終了すると、処理は、ステップＳ４１に戻り、ステップＳ４１乃至４３の処理が繰り返される。すなわち、PLL回路を構成する、比較器２６１、電圧制御発振器２６２、及び、カウンタ２６３により実行される、クロック同期処理のループが繰り返されることで、80ビットのPTPに同期した1GHzのクロック（システムクロック）が生成され、PTPに同期したシステムタイムクロック（STC）が生成されることになる。
　以上、第１の実施の形態のクロック同期処理の流れについて説明した。この第１の実施の形態のクロック同期処理では、送信側の送信装置１０と受信側の受信装置２０とで同期をとるための時刻情報として80ビットのPTPが用いられ、このPTPによって、送信側の送信装置１０におけるシステムクロックの周波数と、受信側の受信装置２０におけるシステムクロックの周波数とが、同一の周波数となるように、クロック同期が行われている。
　以上のように、PTPを用いたクロック同期方式では、送信側の送信装置１０と受信側の受信装置２０とで同期をとるための時刻情報として、48ビットの秒フィールドと、32ビットのナノ秒フィールドで構成される80ビットのPTPを用いているため、時刻情報としては、十分な精度があり、正確な時刻を表すことができるので、NTPのような2036年問題のような問題が生じることはない。また、NTPのような、うるう秒に関する調整は不要となるため、うるう秒の調整用の回路を設ける必要がなく、回路を簡素化することができる。
（２）第２の実施の形態：物理層クロックとシステムクロックが同期する場合のクロック同期方式
（第２の実施の形態のクロック同期方式）
　図８は、物理層クロックとシステムクロックが同期する場合のクロック同期方式を説明する図である。
　図８において、伝送システム１は、送信装置１０と、受信装置２０から構成されている。また、送信装置１０は、クロック発生器１７１、システムクロック発生器１７２、及び、物理層クロック発生器１７３を含んで構成される。
　クロック発生器１７１は、外部の時刻同期信号に基づいて、クロックを生成し、システムクロック発生器１７２及び物理層クロック発生器１７３に供給する。なお、外部の時刻同期信号としては、例えば、GPS(Global Positioning System)やNTP(Network Time Protocol)などを用いることができる。
　システムクロック発生器１７２は、クロック発生器１７１から供給されるクロックに基づいて、システムクロックを生成する。また、物理層クロック発生器１７３は、クロック発生器１７１から供給されるクロックに基づいて、物理層クロックを生成する。
　すなわち、システムクロック発生器１７２に入力されるクロックと、物理層クロック発生器１７３に入力されるクロックは、システムクロック発生器１７２により生成されたクロックであって、同期したクロックであるため、システムクロックと物理層クロックとは、同期していることになる。
　例えば、送信装置１０では、この物理層クロックに応じて、物理層フレームなどの物理層に関する処理が行われる。また、例えば、送信装置１０では、このシステムクロックに応じたクロック（システムタイムクロック）に従い、ビデオやオーディオ等のデータ（ストリーム）の符号化処理（エンコード）等の処理が行われる。そして、送信装置１０では、ビデオやオーディオ等のデータを含むIPパケットが多重化されることで、IP伝送方式のストリームが生成され、このIP伝送方式のストリームが、デジタル放送信号として伝送される。
　また、図８の伝送システム１において、受信装置２０は、復調部２０３及びクロック同期回路２７１を含んで構成される。このクロック同期回路２７１は、カウンタ２８１、及び、分周・逓倍回路２８２から構成される。
　受信装置２０では、送信装置１０からのデジタル放送信号が受信され、復調部２０３によって、物理層フレームが復調される。復調部２０３は、物理層フレームのプリアンブル（Preamble）又はブートストラップ（Bootstrap）で、物理層のシグナリングとして伝送される時刻情報（PTP）を取得し、クロック同期回路２７１に供給する。また、復調部２０３は、物理層フレームのフレーム期間Ｔを原発振とするクロック（物理層クロック）を生成し、クロック同期回路２７１に供給する。
　クロック同期回路２７１においては、復調部２０３から供給される時刻情報（PTP）であって、例えば選局時や電源投入時などにおいて最初に受信された80ビットのPTPは、カウンタ２８１に初期値としてセットされ、その後に受信された80ビットのPTPは、使用しない（破棄される）。すなわち、カウンタ２８１の初期値として、80ビットのPTPをセットすることで、カウンタ２８１は、システムタイムクロック（STC）として、絶対的な時刻（絶対時刻）を生成することが可能となる。
　また、クロック同期回路２７１においては、復調部２０３から供給される物理層クロックが、分周・逓倍回路２８２に供給される。分周・逓倍回路２８２は、復調部２０３からの物理層クロック（物理層フレームのフレーム期間Ｔを原発振とするクロック）を、分周又は逓倍することで、所望の周波数のクロックを生成し、カウンタ２８１に供給する。ここでは、分周・逓倍回路２８２によって、例えば、物理層クロック（の周波数）が、5MHzから1GHzに逓倍され、この1GHzのクロック（システムクロック）が、カウンタ２８１に供給される。
　すなわち、送信装置１０側で、物理層クロックとシステムクロックは同期されており、それらのクロックは、周波数が異なっていても、位相は合っているため、受信装置２０側において、分周・逓倍回路２８２が、物理層クロックを分周又は逓倍することで、システムクロックを生成することが可能となる。
　カウンタ２８１においては、分周・逓倍回路２８２からの1GHzのクロック（システムクロック）が、例えば、３２ビットカウンタ（不図示）でカウントされ、この３２ビットカウンタで得られる秒精度のクロックは、４８ビットカウンタ（不図示）でカウントされる。そして、カウンタ２８１において、３２ビットカウンタ及び４８ビットカウンタによる80ビット（32+48ビット）のビット出力は、時刻情報としてのシステムタイムクロック（STC）となる。これにより、受信装置２０では、このシステムタイムクロック（STC）に基づいて、IPパケットに格納されたビデオやオーディオ等のデータ（ストリーム）の復号処理（デコード）等の処理が行われる。
　以上のように、物理層クロックとシステムクロックが同期する場合のクロック同期方式では、送信装置１０側で、物理層クロックとシステムクロックが同期していることを前提に、受信装置２０側で、物理層クロックからシステムクロックが生成され、このシステムクロックに基づいて、システムタイムクロック（STC）が生成される。これにより、受信装置２０では、物理層クロックからシステムクロックを生成することで、比較器や電圧制御発振器を用いてPLL回路を構成する必要がないため、クロック同期回路を簡素化することができる。
　なお、この第２の実施の形態においても、上述した第１の実施の形態と同様に、時刻情報としてPTPを用いる場合には、48ビットの秒フィールドと、32ビットのナノ秒フィールドからなる80ビットのPTPのほか、例えば、秒フィールドの48ビットを、32ビットに調整し、ナノ秒フィールドの32ビットを、19ビット又は27ビット（17ビット又は25ビット）に調整した圧縮時刻情報を用いるようにしてもよい。
（物理層フレームのフレーム期間）
　図９は、復調部２０３で処理される物理層フレームのフレーム期間Ｔについて説明する図である。
　図９に示すように、復調部２０３で処理される各物理層フレームは、フレーム期間Ｔごとに、一定期間の周期で伝送される。本技術では、送信装置１０側（放送局側）で、物理層クロックとシステムクロックが同期していることを前提に、受信装置２０側で、このフレーム期間Ｔを利用して、フレーム期間Ｔを原発振とするクロック（物理層クロック）を、分周又は逓倍することで、所望の周波数のシステムクロックが生成されるようにしている。
　なお、図９において、一定期間となるフレーム期間Ｔは、相対的な時間であるが、IP伝送方式においては、システムタイムクロック（STC）を、絶対的な時刻（絶対時刻）として取り扱い、システムを動作させることが想定されているため、図８のシステム同期回路２７１では、時刻情報（PTP）が示す時刻（絶対時刻）を初期値として設定している。
　また、図９において、各物理層フレームのフレーム期間Ｔが一定期間となることから、各物理層フレームのプリアンブル又はブートストラップで伝送される時刻情報（PTP）も正確な期間で伝送されることになる。
（第２の実施の形態のクロック同期処理の流れ）
　次に、図１０のフローチャートを参照して、図１の受信装置２０により実行される、物理層クロックとシステムクロックが同期する場合のクロック同期処理の流れについて説明する。なお、このクロック同期処理は、図６のステップＳ２２に対応するクロック同期処理とされる。
　ステップＳ６１において、復調部２０３は、RF部２０２から供給される信号に対する復調処理を行い、物理層フレームを復調する。そして、復調部２０３は、物理層のシグナリングとして伝送される時刻情報（PTP）を取得し、（クロック同期回路２７１の）カウンタ２８１に供給する。また、復調部２０３は、物理層フレームのフレーム期間Ｔを原発振とするクロック（物理層クロック）を生成し、分周・逓倍回路２８２に供給する。
　ステップＳ６２においては、ステップＳ６１の処理で取得された時刻情報（PTP）が、例えば選局時や電源投入時において、最初に受信した時刻情報（PTP）であるかどうかが判定される。なお、時刻情報（PTP）は、物理層フレームのプリアンブル（Preamble）又はブートストラップ（Bootstrap）で伝送されている。
　ステップＳ６２において、最初に受信した時刻情報（PTP）であると判定された場合、処理は、ステップＳ６３に進められる。ステップＳ６３において、カウンタ２８１は、ステップＳ６１の処理で選局時等に最初に受信された時刻情報（PTP）を、初期値としてセットする。
　一方、ステップＳ６２において、最初に受信した時刻情報（PTP）ではない、すなわち、最初の時刻情報（PTP）を受信した後に受信された時刻情報（PTP）であると判定された場合、処理は、ステップＳ６４に進められる。ステップＳ６４において、分周・逓倍回路２８２は、ステップＳ６１の処理で生成された物理層クロックを、分周又は逓倍して、システムクロックを生成し、カウンタ２８１に供給する。
　例えば、分周・逓倍回路２８２は、物理層クロック（の周波数）を、5MHzから1GHzに逓倍して、この1GHzのクロック（システムクロック）を、カウンタ２８１に供給する。なお、分周・逓倍回路２８２により生成されるクロック（システムクロック）は、1GHzに限らず、必要に応じて精度を減らした周波数とすることができる。
　ステップＳ６３又はＳ６４が終了すると、処理は、ステップＳ６５に進められる。
　ステップＳ６５において、カウンタ２８１は、ステップＳ６４の処理で生成されたシステムクロックに基づいて、処理クロックとしてのシステムタイムクロック（STC）を生成する。
　ステップＳ６５の処理が終了すると、処理は、ステップＳ６１に戻り、ステップＳ６１乃至Ｓ６５の処理が繰り返される。すなわち、このクロック同期処理のループが繰り返されることで、物理層クロックからシステムクロックが生成され、このシステムクロックに基づいて、システムタイムクロック（STC）が生成されることになる。
　以上、第２の実施の形態のクロック同期処理の流れについて説明した。
　以上のように、物理層クロックとシステムクロックが同期する場合のクロック同期方式では、送信装置１０側で、物理層クロックとシステムクロックが同期していることを前提に、受信装置２０側では、このフレーム期間Ｔを利用して、フレーム期間Ｔを原発振とするクロック（物理層クロック）が、分周又は逓倍されて、所望の周波数のシステムクロックが生成され、このシステムクロックに応じてシステムタイムクロック（STC）が生成される。すなわち、受信装置２０では、物理層クロックからシステムクロックを生成しており、比較器や電圧制御発振器を用いてPLL回路を構成する必要がないため、クロック同期回路を簡素化することができる。
＜３．変形例＞
　なお、上述した説明では、時刻情報としてPTPを説明したが、時刻情報としては、PTPに限らず、例えばUTC(Coordinated Universal Time)等の基準時刻や、所定の規格で規定されている時刻の情報、その他独自に決定された形式の時刻の情報などの任意の時刻の情報を採用することができる。
　また、上述した説明としては、デジタル放送の規格として、主に、米国等で採用されている方式であるATSC（特に、ATSC3.0）を説明したが、日本等が採用する方式であるISDB(Integrated Services Digital Broadcasting)や、欧州の各国等が採用する方式であるDVB(Digital Video Broadcasting)などに適用するようにしてもよい。また、地上デジタル放送のほか、衛星デジタル放送やデジタル有線放送などで採用するようにしてもよい。
　また、本技術は、デジタル放送の規格以外の規格に適用することができる。その場合には、伝送路３０として、例えば、インターネットや電話網などの通信回線を利用することができる。また、送信装置１０は、例えば、インターネット上に設けられたサーバとすることができる。
＜４．コンピュータの構成＞
　上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、コンピュータにインストールされる。図１１は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示す図である。
　コンピュータ９００において、CPU(Central Processing Unit)９０１，ROM(Read Only Memory)９０２，RAM(Random Access Memory)９０３は、バス９０４により相互に接続されている。バス９０４には、さらに、入出力インターフェース９０５が接続されている。入出力インターフェース９０５には、入力部９０６、出力部９０７、記録部９０８、通信部９０９、及び、ドライブ９１０が接続されている。
　入力部９０６は、キーボード、マウス、マイクロフォンなどよりなる。出力部９０７は、ディスプレイ、スピーカなどよりなる。記録部９０８は、ハードディスクや不揮発性のメモリなどよりなる。通信部９０９は、ネットワークインターフェースなどよりなる。ドライブ９１０は、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリなどのリムーバブルメディア９１１を駆動する。
　以上のように構成されるコンピュータ９００では、CPU９０１が、ROM９０２や記録部９０８に記録されているプログラムを、入出力インターフェース９０５及びバス９０４を介して、RAM９０３にロードして実行することにより、上述した一連の処理が行われる。
　コンピュータ９００（CPU９０１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア９１１に記録して提供することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線又は無線の伝送媒体を介して提供することができる。
　コンピュータ９００では、プログラムは、リムーバブルメディア９１１をドライブ９１０に装着することにより、入出力インターフェース９０５を介して、記録部９０８にインストールすることができる。また、プログラムは、有線又は無線の伝送媒体を介して、通信部９０９で受信し、記録部９０８にインストールすることができる。その他、プログラムは、ROM９０２や記録部９０８に、あらかじめインストールしておくことができる。
　ここで、本明細書において、コンピュータがプログラムに従って行う処理は、必ずしもフローチャートとして記載された順序に沿って時系列に行われる必要はない。すなわち、コンピュータがプログラムに従って行う処理は、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含む。また、プログラムは、１のコンピュータ（プロセッサ）により処理されるものであってもよいし、複数のコンピュータによって分散処理されるものであってもよい。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　また、本技術は、以下のような構成をとることができる。
（１）
　秒フィールドとナノ秒フィールドで構成される時刻情報と、コンテンツのストリームを含むIP(Internet Protocol)伝送方式のデジタル放送信号を受信する受信部と、
　前記デジタル放送信号に含まれる前記時刻情報に基づいて、前記時刻情報に同期した処理クロックを生成するクロック生成部と、
　前記処理クロックに基づいて、前記デジタル放送信号に含まれる前記ストリームを処理する処理部と
　を備える受信装置。
（２）
　前記時刻情報は、48ビットの秒フィールドと、32ビットのナノ秒フィールドで構成されるPTP(Precision Time Protocol)で規定される時刻の情報である
　（１）に記載の受信装置。
（３）
　前記クロック生成部は、
　　システムクロックを生成する電圧制御発振器と、
　　前記電圧制御発振器からのクロック出力をカウントして分周する３２ビットカウンタと、３２ビットカウンタの分周出力をカウントする４８ビットカウンタを有するカウンタと、
　　前記カウンタのビット出力と、前記デジタル放送信号に含まれる前記時刻情報とを比較し、その比較結果に応じた誤差信号を、制御信号として前記電圧制御発振器に供給する比較器と
　を有する
　（１）又は（２）に記載の受信装置。
（４）
　前記PTPで規定される時刻の情報を構成する48ビットの秒フィールド、及び、32ビットのナノ秒フィールドのうち、前記秒フィールドの1ビット以上の上位ビットを削除するとともに、前記ナノ秒フィールドの1ビット以上の下位ビットを削除することにより、前記時刻情報を、前記時刻情報を圧縮した圧縮時刻情報に圧縮する
　（２）又は（３）に記載の受信装置。
（５）
　前記圧縮時刻情報は、前記秒フィールドを、32ビットとし、前記ナノ秒フィールドを、19ビット又は27ビットとする
　（４）に記載の受信装置。
（６）
　前記圧縮時刻情報は、前記ナノ秒フィールドの上位2ビットを、さらに削除して、前記ナノ秒フィールドを、17ビット又は25ビットとする
　（５）に記載の受信装置。
（７）
　受信装置のデータ処理方法において、
　前記受信装置が、
　秒フィールドとナノ秒フィールドで構成される時刻情報と、コンテンツのストリームを含むIP伝送方式のデジタル放送信号を受信し、
　前記デジタル放送信号に含まれる前記時刻情報に基づいて、前記時刻情報に同期した処理クロックを生成し、
　前記処理クロックに基づいて、前記デジタル放送信号に含まれる前記ストリームを処理する
　ステップを含むデータ処理方法。
（８）
　時刻情報とコンテンツのストリームを含むIP伝送方式のデジタル放送信号を受信する受信部と、
　前記IP伝送方式のプロトコルスタックにおける物理層のフレームを復調する復調部と、
　前記フレームのフレーム期間に応じた物理層クロックから生成されるシステムクロックに基づいて、前記フレームから取得される前記時刻情報を基準にした処理クロックを生成するクロック生成部と、
　前記処理クロックに基づいて、前記デジタル放送信号に含まれる前記ストリームを処理する処理部と
　を備え、
　前記デジタル放送信号を送信する送信装置において、前記物理層クロックと、前記システムクロックとは、同期している
　受信装置。
（９）
　前記クロック生成部は、
　　前記物理層クロックを分周又は逓倍して、前記システムクロックを生成する分周逓倍部と、
　　前記時刻情報を初期値としてセットするとともに、前記システムクロックをカウントすることで、前記処理クロックを生成するカウンタと
　を有する
　（８）に記載の受信装置。
（１０）
　前記フレームごとに、そのフレーム期間は一定であり、
　前記物理層クロックは、前記フレームのフレーム期間を原発振とするクロックである
　（８）又は（９）に記載の受信装置。
（１１）
　前記時刻情報は、秒フィールドとナノ秒フィールドで構成されるPTPで規定される時刻の情報である
　（８）乃至（１０）のいずれかに記載の受信装置。
（１２）
　前記PTPで規定される時刻の情報を構成する48ビットの秒フィールド、及び、32ビットのナノ秒フィールドのうち、前記秒フィールドの1ビット以上の上位ビットを削除するとともに、前記ナノ秒フィールドの1ビット以上の下位ビットを削除することにより、前記時刻情報を、前記時刻情報を圧縮した圧縮時刻情報に圧縮する
　（１１）に記載の受信装置。
（１３）
　前記圧縮時刻情報は、前記秒フィールドを、32ビットとし、前記ナノ秒フィールドを、19ビット又は27ビットとする
　（１２）に記載の受信装置。
（１４）
　前記圧縮時刻情報は、前記ナノ秒フィールドの上位2ビットを、さらに削除して、前記ナノ秒フィールドを、17ビット又は25ビットとする
　（１３）に記載の受信装置。
（１５）
　受信装置のデータ処理方法において、
　前記受信装置が、
　時刻情報とコンテンツのストリームを含むIP伝送方式のデジタル放送信号を受信し、
　前記IP伝送方式のプロトコルスタックにおける物理層のフレームを復調し、
　前記フレームのフレーム期間に応じた物理層クロックから生成されるシステムクロックに基づいて、前記フレームから取得される前記時刻情報を基準にした処理クロックを生成し、
　前記処理クロックに基づいて、前記デジタル放送信号に含まれる前記ストリームを処理する
　ステップを含み、
　前記デジタル放送信号を送信する送信装置において、前記物理層クロックと、前記システムクロックとは、同期している
　データ処理方法。
　１　伝送システム，　１０　送信装置，　２０　受信装置，　３０　伝送路，　１５１　クロック発生器，　１５２　電圧制御発振器，　１６１　３２ビットカウンタ，　１６２　４８ビットカウンタ，　１７１　クロック発生器，　１７２　システムクロック発生器，　１７３　物理層クロック発生器，　２０１　制御部，　２０２　RF部，　２０３　復調部，　２０４　処理部，　２０５　出力部，　２５１　クロック同期回路，　２６１　比較器，　２６２　電圧制御発振器，　２６３　カウンタ，　２７１　クロック同期回路，　２８１　カウンタ，　２８２　分周・逓倍回路，　９００　コンピュータ，　９０１　CPU

Claims (15)

  1. 　秒フィールドとナノ秒フィールドで構成される時刻情報と、コンテンツのストリームを含むIP(Internet Protocol)伝送方式のデジタル放送信号を受信する受信部と、
    　前記デジタル放送信号に含まれる前記時刻情報に基づいて、前記時刻情報に同期した処理クロックを生成するクロック生成部と、
    　前記処理クロックに基づいて、前記デジタル放送信号に含まれる前記ストリームを処理する処理部と
    　を備える受信装置。
  2. 　前記時刻情報は、48ビットの秒フィールドと、32ビットのナノ秒フィールドで構成されるPTP(Precision Time Protocol)で規定される時刻の情報である
    　請求項１に記載の受信装置。
  3. 　前記クロック生成部は、
    　　システムクロックを生成する電圧制御発振器と、
    　　前記電圧制御発振器からのクロック出力をカウントして分周する３２ビットカウンタと、３２ビットカウンタの分周出力をカウントする４８ビットカウンタを有するカウンタと、
    　　前記カウンタのビット出力と、前記デジタル放送信号に含まれる前記時刻情報とを比較し、その比較結果に応じた誤差信号を、制御信号として前記電圧制御発振器に供給する比較器と
    　を有する
    　請求項２に記載の受信装置。
  4. 　前記PTPで規定される時刻の情報を構成する48ビットの秒フィールド、及び、32ビットのナノ秒フィールドのうち、前記秒フィールドの1ビット以上の上位ビットを削除するとともに、前記ナノ秒フィールドの1ビット以上の下位ビットを削除することにより、前記時刻情報を、前記時刻情報を圧縮した圧縮時刻情報に圧縮する
    　請求項３に記載の受信装置。
  5. 　前記圧縮時刻情報は、前記秒フィールドを、32ビットとし、前記ナノ秒フィールドを、19ビット又は27ビットとする
    　請求項４に記載の受信装置。
  6. 　前記圧縮時刻情報は、前記ナノ秒フィールドの上位2ビットを、さらに削除して、前記ナノ秒フィールドを、17ビット又は25ビットとする
    　請求項５に記載の受信装置。
  7. 　受信装置のデータ処理方法において、
    　前記受信装置が、
    　秒フィールドとナノ秒フィールドで構成される時刻情報と、コンテンツのストリームを含むIP伝送方式のデジタル放送信号を受信し、
    　前記デジタル放送信号に含まれる前記時刻情報に基づいて、前記時刻情報に同期した処理クロックを生成し、
    　前記処理クロックに基づいて、前記デジタル放送信号に含まれる前記ストリームを処理する
    　ステップを含むデータ処理方法。
  8. 　時刻情報とコンテンツのストリームを含むIP伝送方式のデジタル放送信号を受信する受信部と、
    　前記IP伝送方式のプロトコルスタックにおける物理層のフレームを復調する復調部と、
    　前記フレームのフレーム期間に応じた物理層クロックから生成されるシステムクロックに基づいて、前記フレームから取得される前記時刻情報を基準にした処理クロックを生成するクロック生成部と、
    　前記処理クロックに基づいて、前記デジタル放送信号に含まれる前記ストリームを処理する処理部と
    　を備え、
    　前記デジタル放送信号を送信する送信装置において、前記物理層クロックと、前記システムクロックとは、同期している
    　受信装置。
  9. 　前記クロック生成部は、
    　　前記物理層クロックを分周又は逓倍して、前記システムクロックを生成する分周逓倍部と、
    　　前記時刻情報を初期値としてセットするとともに、前記システムクロックをカウントすることで、前記処理クロックを生成するカウンタと
    　を有する
    　請求項８に記載の受信装置。
  10. 　前記フレームごとに、そのフレーム期間は一定であり、
    　前記物理層クロックは、前記フレームのフレーム期間を原発振とするクロックである
    　請求項９に記載の受信装置。
  11. 　前記時刻情報は、秒フィールドとナノ秒フィールドで構成されるPTPで規定される時刻の情報である
    　請求項８に記載の受信装置。
  12. 　前記PTPで規定される時刻の情報を構成する48ビットの秒フィールド、及び、32ビットのナノ秒フィールドのうち、前記秒フィールドの1ビット以上の上位ビットを削除するとともに、前記ナノ秒フィールドの1ビット以上の下位ビットを削除することにより、前記時刻情報を、前記時刻情報を圧縮した圧縮時刻情報に圧縮する
    　請求項１１に記載の受信装置。
  13. 　前記圧縮時刻情報は、前記秒フィールドを、32ビットとし、前記ナノ秒フィールドを、19ビット又は27ビットとする
    　請求項１２に記載の受信装置。
  14. 　前記圧縮時刻情報は、前記ナノ秒フィールドの上位2ビットを、さらに削除して、前記ナノ秒フィールドを、17ビット又は25ビットとする
    　請求項１３に記載の受信装置。
  15. 　受信装置のデータ処理方法において、
    　前記受信装置が、
    　時刻情報とコンテンツのストリームを含むIP伝送方式のデジタル放送信号を受信し、
    　前記IP伝送方式のプロトコルスタックにおける物理層のフレームを復調し、
    　前記フレームのフレーム期間に応じた物理層クロックから生成されるシステムクロックに基づいて、前記フレームから取得される前記時刻情報を基準にした処理クロックを生成し、
    　前記処理クロックに基づいて、前記デジタル放送信号に含まれる前記ストリームを処理する
    　ステップを含み、
    　前記デジタル放送信号を送信する送信装置において、前記物理層クロックと、前記システムクロックとは、同期している
    　データ処理方法。
PCT/JP2016/071566 2015-08-07 2016-07-22 受信装置、及び、データ処理方法 WO2017026248A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
MX2018001345A MX2018001345A (es) 2015-08-07 2016-07-22 Aparato de recepcion y metodo de procesamiento de datos.
EP16834945.4A EP3334169A4 (en) 2015-08-07 2016-07-22 Receiving device and data processing method
US15/572,921 US10785525B2 (en) 2015-08-07 2016-07-22 Reception apparatus and data processing method
JP2017534157A JPWO2017026248A1 (ja) 2015-08-07 2016-07-22 受信装置、及び、データ処理方法
CA2986568A CA2986568C (en) 2015-08-07 2016-07-22 Reception apparatus and data processing method
CN201680044978.5A CN107852522A (zh) 2015-08-07 2016-07-22 接收设备和数据处理方法
KR1020177035478A KR102546161B1 (ko) 2015-08-07 2016-07-22 수신 장치 및 데이터 처리 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015157707 2015-08-07
JP2015-157707 2015-08-07

Publications (1)

Publication Number Publication Date
WO2017026248A1 true WO2017026248A1 (ja) 2017-02-16

Family

ID=57983117

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/071566 WO2017026248A1 (ja) 2015-08-07 2016-07-22 受信装置、及び、データ処理方法

Country Status (8)

Country Link
US (1) US10785525B2 (ja)
EP (1) EP3334169A4 (ja)
JP (1) JPWO2017026248A1 (ja)
KR (1) KR102546161B1 (ja)
CN (1) CN107852522A (ja)
CA (1) CA2986568C (ja)
MX (2) MX2018001345A (ja)
WO (1) WO2017026248A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3554090A1 (en) 2018-04-13 2019-10-16 Kabushiki Kaisha Toshiba Synchronization control apparatus and synchronization control method
JP2020174296A (ja) * 2019-04-11 2020-10-22 株式会社東芝 パケット生成装置および方法
US11252215B2 (en) 2018-12-28 2022-02-15 Kabushiki Kaisha Toshiba Broadcasting system, encoder, multiplexing apparatus, multiplexing method, system switching apparatus, and synchronization control apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017029794A1 (en) * 2015-08-14 2017-02-23 Sharp Kabushiki Kaisha Systems and methods for communicating time representations
CN109001970B (zh) * 2017-06-07 2021-09-24 精工爱普生株式会社 计时装置、电子设备以及移动体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011518509A (ja) * 2008-04-21 2011-06-23 トムソン ライセンシング ネットワークに接続された装置同期システムに関連する時間ラベル付け
WO2014188960A1 (ja) * 2013-05-23 2014-11-27 ソニー株式会社 送信装置、送信方法、受信装置および受信方法
WO2015068352A1 (ja) * 2013-11-08 2015-05-14 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信方法、受信方法、送信装置、及び受信装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458308A (en) 1980-10-06 1984-07-03 Honeywell Information Systems Inc. Microprocessor controlled communications controller having a stretched clock cycle
CN101599894B (zh) 2008-06-04 2013-01-30 华为技术有限公司 具有时钟信息报文的处理方法、装置及系统
US8441947B2 (en) * 2008-06-23 2013-05-14 Hart Communication Foundation Simultaneous data packet processing
CN101355531A (zh) * 2008-09-24 2009-01-28 华为技术有限公司 一种消息发送、接收的方法、装置和设备
US8483563B2 (en) * 2009-12-16 2013-07-09 Futurewei Technologies, Inc. Header error control protected ten gigabit passive optical network downstream frame synchronization pattern
CN102340481B (zh) * 2010-07-20 2014-10-29 上海远景数字信息技术有限公司 用移动存储设备存取ptp报文的方法
CN102420687B (zh) * 2011-11-09 2014-05-28 盛科网络（苏州）有限公司 在多个mac中实现ieee 1588不同时戳格式包封装的方法及装置
WO2015045362A1 (ja) * 2013-09-30 2015-04-02 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信方法、受信方法、送信装置、及び受信装置
JP6313170B2 (ja) 2013-09-30 2018-04-18 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信方法、受信方法、送信装置、及び受信装置
WO2015089848A1 (zh) * 2013-12-20 2015-06-25 华为技术有限公司 精确时钟协议同步方法和节点
US9854548B2 (en) * 2014-10-17 2017-12-26 Qulsar, Inc. Method for constructing a distributed boundary clock over a dedicated communication channel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011518509A (ja) * 2008-04-21 2011-06-23 トムソン ライセンシング ネットワークに接続された装置同期システムに関連する時間ラベル付け
WO2014188960A1 (ja) * 2013-05-23 2014-11-27 ソニー株式会社 送信装置、送信方法、受信装置および受信方法
WO2015068352A1 (ja) * 2013-11-08 2015-05-14 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信方法、受信方法、送信装置、及び受信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EXEL, REINHARD: "Mitigation of Asymmetric Link Delays in IEEE 1588 Clock Synchronization Systems", IEEE COMMUNICATIONS LETTERS, vol. 18, no. 3, March 2014 (2014-03-01), pages 507 - 510, XP011544857, ISSN: 1089-7798 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3554090A1 (en) 2018-04-13 2019-10-16 Kabushiki Kaisha Toshiba Synchronization control apparatus and synchronization control method
JP2019186812A (ja) * 2018-04-13 2019-10-24 株式会社東芝 同期制御装置および同期制御方法
US10924258B2 (en) 2018-04-13 2021-02-16 Kabushiki Kaisha Toshiba Synchronization control apparatus and synchronization control method
JP7030602B2 (ja) 2018-04-13 2022-03-07 株式会社東芝 同期制御装置および同期制御方法
US11252215B2 (en) 2018-12-28 2022-02-15 Kabushiki Kaisha Toshiba Broadcasting system, encoder, multiplexing apparatus, multiplexing method, system switching apparatus, and synchronization control apparatus
US11606410B2 (en) 2018-12-28 2023-03-14 Kabushiki Kaisha Toshiba Broadcasting system, encoder, multiplexing apparatus, multiplexing method, system switching apparatus, and synchronization control apparatus
US11936713B2 (en) 2018-12-28 2024-03-19 Kabushiki Kaisha Toshiba Broadcasting system, encoder, multiplexing apparatus, multiplexing method, system switching apparatus, and synchronization control apparatus
JP2020174296A (ja) * 2019-04-11 2020-10-22 株式会社東芝 パケット生成装置および方法
US11259070B2 (en) 2019-04-11 2022-02-22 Kabushiki Kaisha Toshiba Packet generation apparatus and method
JP7242389B2 (ja) 2019-04-11 2023-03-20 株式会社東芝 パケット生成装置および方法

Also Published As

Publication number Publication date
MX2020011705A (es) 2020-12-10
CA2986568C (en) 2023-11-07
CA2986568A1 (en) 2017-02-16
CN107852522A (zh) 2018-03-27
KR102546161B1 (ko) 2023-06-22
MX2018001345A (es) 2018-06-15
EP3334169A4 (en) 2018-12-26
KR20180039018A (ko) 2018-04-17
US10785525B2 (en) 2020-09-22
US20180124451A1 (en) 2018-05-03
EP3334169A1 (en) 2018-06-13
JPWO2017026248A1 (ja) 2018-06-14

Similar Documents

Publication Publication Date Title
WO2017026248A1 (ja) 受信装置、及び、データ処理方法
WO2016098601A1 (ja) 送信装置、送信方法、受信装置、及び、受信方法
RU2461128C2 (ru) Приемное устройство и способ приема, программа и приемная система
WO2017026249A1 (ja) 受信装置、及び、データ処理方法
KR20180015614A (ko) 시스템 시간 주파수 및 시간 정보
JP2023012500A (ja) 受信装置、及び、データ処理方法
CN100473171C (zh) 一种广播网络中时钟同步的方法
WO2017073336A1 (ja) 送信装置、受信装置、及び、データ処理方法
WO2018230348A1 (ja) 復調装置、処理装置、受信装置、及びデータ処理方法
JP4742836B2 (ja) 受信装置
JP2008244704A (ja) デジタル放送信号再送信装置
WO2016167139A1 (ja) 受信装置、受信方法、およびプログラム
CN101202918B (zh) 一种终端校正时钟的方法
JP7255301B2 (ja) 切り替え方法、ｉｐ再送信システム、ｉｐ再送信装置および制御装置
JP6848797B2 (ja) 放送再送信装置、放送受信装置、放送再送信方法、放送受信方法、放送再送信プログラムおよび放送受信プログラム
JP6763439B2 (ja) 受信装置、送信装置、通信システム、受信方法、送信方法、通信方法、受信用プログラム、および送信用プログラム
JP6763440B2 (ja) 受信装置、および通信システム
JP2014150335A (ja) 情報処理装置、情報処理方法及びプログラム
JP2021064899A (ja) 受信装置、受信方法および受信用プログラム
JP2021016096A (ja) Ｐｃｒ生成装置、ストリーム変換装置、ｐｃｒ生成方法およびｐｃｒ生成プログラム
CN1996829A (zh) 一种利用移动网络实现时钟同步的方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16834945

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15572921

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2986568

Country of ref document: CA

ENP Entry into the national phase

Ref document number: 20177035478

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2017534157

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: MX/A/2018/001345

Country of ref document: MX

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2016834945

Country of ref document: EP