WO2017010380A1 - 制御回路、液晶表示装置、液晶表示装置の駆動方法 - Google Patents

制御回路、液晶表示装置、液晶表示装置の駆動方法 Download PDF

Info

Publication number
WO2017010380A1
WO2017010380A1 PCT/JP2016/070055 JP2016070055W WO2017010380A1 WO 2017010380 A1 WO2017010380 A1 WO 2017010380A1 JP 2016070055 W JP2016070055 W JP 2016070055W WO 2017010380 A1 WO2017010380 A1 WO 2017010380A1
Authority
WO
WIPO (PCT)
Prior art keywords
drive voltage
liquid crystal
generation circuit
control circuit
voltage generation
Prior art date
Application number
PCT/JP2016/070055
Other languages
English (en)
French (fr)
Inventor
仁 宮澤
数生 中村
希 山岸
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2017010380A1 publication Critical patent/WO2017010380A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Definitions

  • the present invention relates to a control circuit, a liquid crystal display device, and a driving method of the liquid crystal display device.
  • Patent Document 1 discloses a method of setting a scanning period in which a liquid crystal panel is scanned and a pause period in which the scanning is not performed in a liquid crystal display device.
  • the control circuit includes a drive voltage generation circuit that generates a drive voltage for driving the liquid crystal panel, a controller that sets a scan period during which the liquid crystal panel is scanned, and a pause period during which the scan is not performed.
  • the controller operates the drive voltage generation circuit in the normal mode during the scanning period and operates the drive voltage generation circuit in the low load mode during the idle period.
  • FIG. 2 is a block diagram illustrating a configuration example of a drive voltage generation circuit according to a first embodiment
  • FIG. 3 is a timing chart showing a method for controlling the liquid crystal display device according to the first exemplary embodiment
  • 6 is a timing chart illustrating a method for controlling the liquid crystal display device according to the second embodiment.
  • FIG. 6 is a block diagram illustrating a configuration example of a drive voltage generation circuit according to a third embodiment
  • 10 is a timing chart illustrating a method for controlling the liquid crystal display device according to the third exemplary embodiment. It is explanatory drawing which shows the example of switching at the time of PWM control, the example of switching at the time of PMF control, and the example of switching at the time of a stop.
  • FIG. 1 is a schematic diagram showing the configuration of the present liquid crystal display device.
  • the liquid crystal display device 2 drives an active matrix substrate, a counter substrate, a liquid crystal panel 3 including a liquid crystal layer sandwiched between them, a backlight 4, and a plurality of scanning signal lines of the liquid crystal panel 3.
  • the control circuit 10 sets a scanning period during which the liquid crystal panel 3 is scanned and a pause period during which the liquid crystal panel 3 is not scanned.
  • the scanning period (one vertical scanning period) is set to one frame period or less, and the pause period is preferably longer than the scanning period, and more preferably twice as long as the scanning period.
  • FIG. 2 is a circuit diagram showing a configuration of the liquid crystal panel 3 of FIG.
  • the pixel PXj of the liquid crystal panel 3 includes a pixel electrode PE, and a liquid crystal capacitor LC is formed by the pixel electrode PE, the common electrode COM formed on the counter substrate, and a liquid crystal layer disposed therebetween.
  • the pixel electrode PE is connected to the data signal line DL and the scanning signal line GLj through the transistor TR, and an auxiliary capacitor CC is formed between the pixel electrode PE and the capacitor line CLj.
  • the gate driver 6 supplies the gate-on voltage by the scanning pulse GPj to the scanning signal line GLj, so that the scanning signal line GLj becomes active (transistor TR is ON).
  • the data signal voltage is written from the source driver 7 to the pixel electrode PE via the data signal line DL and the transistor TR.
  • the scanning signal line GLj is maintained at the gate-off voltage (the scanning pulse GPj is not supplied), and the pixel electrode PXj maintains the state of the previous scanning period.
  • the common electrode voltage VCOM is supplied from the common electrode driver 8 to the common electrode COM and the capacitor wiring CLj in each of the scanning period and the rest period.
  • a transistor TR connected to the pixel electrode PE includes a semiconductor having excellent OFF characteristics, for example, an oxide semiconductor (specifically, indium gallium zinc oxide: In— It is desirable to use Ga—Zn—O or indium tin zinc oxide (In—Sn—Zn—O).
  • an oxide semiconductor specifically, indium gallium zinc oxide: In— It is desirable to use Ga—Zn—O or indium tin zinc oxide (In—Sn—Zn—O).
  • FIG. 3 is a block diagram showing the configuration of the control circuit of the present liquid crystal display device.
  • the control circuit 10 includes a timing controller 11 and a drive voltage generation circuit 12.
  • the timing controller 11 sets a scanning period and a pause period based on the input video signal, and outputs a gate start pulse signal (GSP), a gate clock signal (GCK), and a gate on enable signal (GOE) to the gate driver 6.
  • GSP gate start pulse signal
  • GCK gate clock signal
  • GOE gate on enable signal
  • the display data DAT and the latch strobe signal LS are supplied to the source driver 7. Further, the timing controller 11 outputs mode signals (a normal mode signal NM during a scanning period and a low load mode signal LM during a pause period) to the drive voltage generation circuit 12.
  • the drive voltage generation circuit 12 is supplied with a power supply voltage from a battery, and in accordance with a mode signal from the timing controller 11, a low-side reference for a gate-on voltage VGH, a gate-off voltage VGL, and a data signal voltage, which are drive voltages of the liquid crystal panel 3.
  • a voltage VSL, a high-side reference voltage VSH for data signal voltage, and a common electrode voltage VCOM are generated, a gate-on voltage VGH is output from the terminal Xa to the gate driver 6, and a gate-off voltage VGL is output from the terminal Yd to the gate driver 6.
  • the low-side reference voltage VSL for the data signal voltage is output from the terminal Xb to the source driver 7
  • the high-side reference voltage VSH for the data signal voltage is output from the terminal Xc to the source driver 7
  • the common electrode voltage VCOM is output to the terminal Ye.
  • the voltage VCOM ⁇ the high-side reference voltage VSH for the data signal voltage ⁇ the gate-on voltage VGH.
  • the level relationship of various voltages shown here is merely an example, and there is a liquid crystal display device in which, for example, VGH> VSH> Vgd> Vcom> VSL> VGL.
  • the drive voltage generation circuit 12 of the control circuit 10 is configured as shown in FIG. That is, the drive voltage generation circuit 12 includes switching regulators 21a to 21e.
  • the switching regulator 21a generates VGH from the power supply voltage by switching of the switching element SWa, and outputs it to the terminal Xa.
  • the switching regulator 21a switches the switching element SWa in accordance with the mode signal, the reference voltage Vra, and the feedback output.
  • a control unit 22a for controlling.
  • the switching regulator 21b generates VSL from the power supply voltage by switching of the switching element SWb, and outputs it to the terminal Xb.
  • the switching regulator 21b switches the switching element SWb according to the mode signal, the reference voltage Vrb, and the fed back output.
  • the switching regulator 21c generates VSH from the power supply voltage by switching of the switching element SWc, and outputs it to the terminal Xc.
  • the switching regulator 21c switches the switching element SWc according to the mode signal, the reference voltage Vrc, and the output fed back.
  • the switching regulator 21d generates VGL from the power supply voltage by switching of the switching element SWd, outputs it to the terminal Yd, and switches the switching element SWd according to the mode signal, the reference voltage Vrd, and the output fed back.
  • the switching regulator 21e generates VCOM from the power supply voltage by switching of the switching element SWe, and outputs the VCOM to the terminal Ye.
  • the switching regulator 21e switches the switching element SWe according to the mode signal, the reference voltage Vre, and the fed back output.
  • the control unit 22a sets the switching of the switching element SWa to the PWM (pulse width modulation) system by the normal mode signal NM, so that the DC-DC converter 23a
  • the VGH is output to the terminal Xa
  • the control unit 22b sets the switching of the switching element SWb to the PWM system by the normal mode signal NM, so that the DC-DC converter 23b outputs VSL to the terminal Xb and is controlled by the normal mode signal NM.
  • the unit 22c sets the switching of the switching element SWc to the PWM method, so that the DC-DC converter 23c outputs VSH to the terminal Xc, and the control unit 22d sets the switching of the switching element SWd to the PWM method by the normal mode signal NM.
  • DC-DC converter Motor 23d outputs a VGL terminal Yd
  • the control unit 22e by the normal mode signal NM is by setting the switching of the switching element SWe the PWM method
  • DC-DC converter 23e outputs a VCOM terminal Ye.
  • the PWM method is a method of adjusting the output voltage by adjusting the ON time, with the switching period in the switching regulator being constant, for example, as shown in FIG.
  • the control unit 22a sets the switching of the switching element SWa to the PFM (pulse frequency modulation) system by the low load mode signal LM, so that the DC-DC converter 23a outputs VGH to the terminal Xa, and the low load
  • the control unit 22b sets the switching of the switching element SWb to the PFM method by the mode signal LM, so that the DC-DC converter 23b outputs VSL to the terminal Xb, and the control unit 22c switches the switching element SWc by the low load mode signal LM.
  • the DC-DC converter 23c outputs VSH to the terminal Xc
  • the control unit 22d sets the switching of the switching element SWd to the PFM method by the low load mode signal LM.
  • Converter 23d is connected to terminal Y
  • the outputs VGL, control unit 22e by the normal mode signal LM is by setting the switching of the switching element SWe the PFM system, DC-DC converter 23e outputs a VCOM terminal Ye.
  • the PWM system is a system in which, for example, as shown in FIG. 10B, the ON period in switching of the switching regulator is made constant and the output voltage is adjusted by adjusting the OFF period.
  • the number of times of switching is the same regardless of the load level, so noise processing is easy, but power efficiency decreases at low loads.
  • the number of switching operations is reduced when the load is low, and thus the power efficiency at the time of low load is high.
  • the DC-DC converters 23a to 23e are set to the PWM method in the scanning period, and the DC-DC converters 23a to 23e are set to the PFM method in the idle period. Realizes further reduction in power consumption.
  • the pause period is set longer than the scanning period, but the pause period may be shorter than the scanning period.
  • the drive voltage generation circuit 12 has the configuration shown in FIG. 5 and operates as shown in FIG. That is, in the scanning period, the control unit 22a sets the switching of the switching element SWa to the PWM (pulse width modulation) system by the normal mode signal NM, so that the DC-DC converter 23a outputs VGH to the terminal Xa, and the normal mode signal
  • the control unit 22b sets the switching of the switching element SWb to the PWM system by NM, so that the DC-DC converter 23b outputs VSL to the terminal Xb, and the control unit 22c switches the switching element SWc to the PWM system by the normal mode signal NM.
  • the DC-DC converter 23c outputs VSH to the terminal Xc, and the control unit 22d sets the switching of the switching element SWd to the PWM method by the normal mode signal NM, so that the DC-DC converter 23d Yd to VGL Output, the control unit 22e by the normal mode signal NM is by setting the switching of the switching element SWe the PWM method, DC-DC converter 23e outputs a VCOM terminal Ye.
  • the control unit 22a fixes the switching element SWa to OFF as shown in FIG. 10C by the low load mode signal LM, so that the DC-DC converter 23a outputs Vgd to the terminal Xa.
  • the control unit 22b fixes the switching element SWb to OFF as shown in FIG. 10C by the mode signal LM, so that the DC-DC converter 23b outputs Vgd to the terminal Xb, and the control unit 22c by the low load mode signal LM
  • the DC-DC converter 23c outputs Vgd to the terminal Xc
  • the control unit 22d controls the switching of the switching element SWd by the low load mode signal LM.
  • the DC-DC converter 23d By setting the mode, the DC-DC converter 23d outputs VGL to the terminal Yd. And, the control unit 22e by the normal mode signal LM is by setting the switching of the switching element SWe the PFM system, DC-DC converter 23e outputs a VCOM terminal Ye.
  • the liquid crystal display device Since the gate-on voltage VGH, the low-side reference voltage VSL for the data signal voltage, and the high-side reference voltage VSH for the data signal voltage are not required in the idle period, the liquid crystal display device according to the second embodiment does not require DC-DC in the idle period. While the converters 23a to 23c are stopped, the DC-DC converters 23d and 23e are set to the PFM system to ensure the gate-off voltage VGL and the common electrode voltage VCOM. In this way, further reduction in power consumption can be achieved.
  • the drive voltage generation circuit 12 in the third embodiment has the configuration shown in FIG. 8 and operates as shown in FIG. That is, the drive voltage generation circuit 12 includes switching regulators 21a to 21e.
  • the switching regulator 21a generates VGH from the power supply voltage by switching of the switching element SWa, and outputs it to the terminal Xa.
  • the switching regulator 21a switches the switching element SWa in accordance with the mode signal, the reference voltage Vra, and the feedback output.
  • a control unit 22a for controlling.
  • the switching regulator 21b generates VSL from the power supply voltage by switching of the switching element SWb, and outputs it to the terminal Xb.
  • the switching regulator 21b switches the switching element SWb according to the mode signal, the reference voltage Vrb, and the fed back output.
  • the switching regulator 21c generates VSH from the power supply voltage by switching of the switching element SWc, and outputs it to the terminal Xc.
  • the switching regulator 21c switches the switching element SWc according to the mode signal, the reference voltage Vrc, and the output fed back.
  • the switching regulator 21d generates VGL from the power supply voltage by switching of the switching element SWd, outputs it to the terminal Yd, and switches the switching element SWd according to the mode signal, the reference voltage Vrd, and the output fed back.
  • a capacitor Cd that charges during operation of the DC-DC converter 23d and outputs VGL to the terminal Yd when the DC-DC converter 23d is stopped.
  • the switching regulator 21e generates VCOM from the power supply voltage by switching of the switching element SWe, and outputs the VCOM to the terminal Ye.
  • the switching regulator 21e switches the switching element SWe according to the mode signal, the reference voltage Vre, and the fed back output.
  • a capacitor Ce that performs charging during operation of the DC-DC converter 23e and outputs VCOM to the terminal Ye when the DC-DC converter 23e is stopped.
  • the control unit 22a sets the switching of the switching element SWa to the PWM (pulse width modulation) method by the normal mode signal NM, so that the DC-DC converter 23a is connected to the terminal Xa to VGH.
  • the control unit 22b sets the switching of the switching element SWb to the PWM method by the normal mode signal NM, so that the DC-DC converter 23b outputs VSL to the terminal Xb, and the control unit 22c switches by the normal mode signal NM.
  • the DC-DC converter 23c By setting the switching of the element SWc to the PWM method, the DC-DC converter 23c outputs VSH to the terminal Xc, and the control unit 22d sets the switching of the switching element SWd to the PWM method by the normal mode signal NM.
  • DC-DC converter 23d The VGL is output to the terminal Yd and the capacitor Cd is charged, and the control unit 22e sets the switching of the switching element SWe to the PWM method by the normal mode signal NM, so that the DC-DC converter 23e outputs VCOM to the terminal Ye. At the same time, the capacitor Ce is charged.
  • the control unit 22a fixes the switching element SWa to OFF as shown in FIG. 10C by the low load mode signal LM, so that the DC-DC converter 23a outputs Vgd to the terminal Xa.
  • the control unit 22b fixes the switching element SWb to OFF as shown in FIG. 10C by the mode signal LM, so that the DC-DC converter 23b outputs Vgd to the terminal Xb, and the control unit 22c by the low load mode signal LM
  • the DC-DC converter 23c outputs Vgd to the terminal Xc
  • the control unit 22d controls the switching element SWd by the low load mode signal LM as shown in FIG.
  • the capacitor Cd outputs VGL to the terminal Yd.
  • chromatography de signal LM is fixed to OFF as shown in FIG. 10 (c) switching elements SWe, capacitor Ce outputs a VCOM terminal Ye.
  • the DC-DC converters 23a to 23e are stopped during the idle period, and the gate-off voltage VGL and the common electrode voltage VCOM are secured by discharging the capacitors Cd and Ce. In this way, further reduction in power consumption can be achieved.
  • a control circuit sets a drive voltage generation circuit that generates a drive voltage for driving a liquid crystal panel, a scan period during which the liquid crystal panel is scanned, and a pause period during which the scan is not performed
  • the controller operates the drive voltage generation circuit in the normal mode during the scanning period and operates the drive voltage generation circuit in the low load mode during the idle period.
  • the controller outputs a normal mode signal to the drive voltage generation circuit during the scanning period and a low load mode signal during the pause period. Output.
  • the drive voltage generation circuit includes a switching regulator that is PWM-controlled by a normal mode signal and PFM-controlled by a low load mode signal.
  • the control circuit according to a fourth aspect of the present invention is the control circuit according to the second aspect, wherein the drive voltage generating circuit generates the first and second drive voltages in the normal mode and the first drive voltage in the low load mode. do not do.
  • the control circuit according to a fifth aspect of the present invention is the control circuit according to the fourth aspect, wherein the drive voltage generation circuit holds the second drive voltage in a capacitor in the normal mode and the second drive voltage in the low load mode. The second drive voltage held in the capacitor without being generated is output.
  • the second drive voltage does not need to be generated in the low load mode, and the power consumption can be further reduced.
  • the first drive voltage is a gate-on voltage or a data signal voltage during scanning.
  • the first drive voltage as a gate-on voltage or a voltage dynamic voltage for a data signal that is not required during the idle period, both maintaining display quality and reducing power consumption can be achieved.
  • the second drive voltage is a gate-off voltage or a common electrode voltage during non-scanning.
  • maintaining the display quality and reducing the power consumption can be achieved by setting the second drive voltage to a gate-off voltage or a common electrode voltage that is necessary even during the idle period.
  • the control circuit according to an eighth aspect of the present invention is the control circuit according to any one of the fourth to seventh aspects, wherein the drive voltage generation circuit includes a switching regulator that generates the first drive voltage by the normal mode signal.
  • the switching element of the switching regulator is kept OFF by the low load mode signal.
  • the power consumption can be further reduced by keeping the switching element of the switching regulator for generating the first drive voltage OFF.
  • the pause period is longer than the scanning period.
  • the pause period is at least twice as long as the scanning period.
  • the liquid crystal display device of the present invention comprises a liquid crystal panel and any one of the control circuits according to the first to ninth aspects.
  • a method for driving a liquid crystal display device is a method for controlling a liquid crystal display device including a liquid crystal panel and a drive voltage generation circuit that generates a drive voltage for driving the liquid crystal panel, and scanning the liquid crystal panel.
  • a scan period to be performed and a pause period in which the scan is not performed are set, the drive voltage generation circuit is operated in a normal mode in the scan period, and the drive voltage generation circuit is operated in a low load mode in the pause period.
  • the present invention is not limited to the above-described embodiments, and those obtained by appropriately modifying the above-described embodiments based on common general technical knowledge and combinations thereof are also included in the embodiments of the present invention.
  • This liquid crystal display device is suitable for a mobile display, for example.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

液晶表示装置の低消費電力化を図る。液晶パネル（３）を駆動するための駆動電圧を生成する駆動電圧生成回路（１２）と、液晶パネル（３）の走査を行う走査期間、および前記走査を行わない休止期間を設定するコントローラ（１１）とを備え、コントローラ（１１）は、走査期間では駆動電圧生成回路（１２）を通常モードで動作させ、休止期間では駆動電圧生成回路を低負荷モードで動作させる。

Description

制御回路、液晶表示装置、液晶表示装置の駆動方法
　本発明は、制御回路、液晶表示装置、液晶表示装置の駆動方法に関する。
　例えば、特許文献１には、液晶表示装置において、液晶パネルの走査が行われる走査期間と、前記走査を行わない休止期間とを設定する手法が開示されている。
国際公開公報ＷＯ２０１２－１３７７５６（公開日：２０１２年１０月１１日）
　このように、走査を行わない休止期間を設けることで消費電力の低減を図ることができるが、近年では液晶表示装置のさらなる低消費電力化が望まれている。
　本制御回路は、液晶パネルを駆動するための駆動電圧を生成する駆動電圧生成回路と、前記液晶パネルの走査を行う走査期間、および前記走査を行わない休止期間を設定するコントローラとを備え、前記コントローラは、走査期間では駆動電圧生成回路を通常モードで動作させ、休止期間では駆動電圧生成回路を低負荷モードで動作させることを特徴とする。
　このように、走査期間では駆動電圧生成回路を通常モードで動作させ、休止期間では駆動電圧生成回路を低負荷モードで動作させることでさらなる低消費電力化を図ることができる。
本液晶表示装置の概略構成を示すブロック図である。 図１の液晶パネルの構成を示す回路図である。 本液晶表示装置の具体的構成を示すブロック図である。 複数の駆動電圧の高低関係を示すグラフである。 実施の形態１にかかる駆動電圧生成回路の構成例を示すブロック図である。 実施の形態１にかかる液晶表示装置の制御方法を示すタイミングチャートである。 実施の形態２にかかる液晶表示装置の制御方法を示すタイミングチャートである。 実施の形態３にかかる駆動電圧生成回路の構成例を示すブロック図である。 実施の形態３にかかる液晶表示装置の制御方法を示すタイミングチャートである。 ＰＷＭ制御時のスイッチング例、ＰＭＦ制御時のスイッチング例、および停止時のスイッチング例を示す説明図である。
　本発明の実施の形態を図１～図１０に基づいて以下に説明する。図１は、本液晶表示装置の構成を示す模式図である。図１に示すように、液晶表示装置２は、アクティブマトリクス基板および対向基板並びにこれらに挟まれた液晶層を含む液晶パネル３と、バックライト４と、液晶パネル３の複数の走査信号線を駆動するゲートドライバ６と、液晶パネル３の複数のデータ信号線を駆動するソースドライバ７と、液晶パネル３の共通電極を駆動する共通電極ドライバ８と、ゲートドライバ６およびソースドライバ７並びに共通電極ドライバ８を制御する制御回路１０とを備え、制御回路１０によって、液晶パネル３の走査を行う走査期間と、液晶パネル３の走査を行わない休止期間とが設定される。走査期間（１垂直走査期間）は１フレーム期間以下に設定されており、休止期間については、望ましくは走査期間以上の長さ、さらに望ましくは走査期間の２倍以上の長さとする。
　図２は、図１の液晶パネル３の構成を示す回路図である。図２に示すように、液晶パネル３の画素ＰＸｊは画素電極ＰＥを含み、画素電極ＰＥおよび対向基板に形成された共通電極ＣＯＭ並びにこれらの間に配された液晶層によって液晶容量ＬＣが形成されている。画素電極ＰＥは、トランジスタＴＲを介してデータ信号線ＤＬおよび走査信号線ＧＬｊに接続され、画素電極ＰＥと容量配線ＣＬｊとの間には補助容量ＣＣが形成されている。
　液晶表示装置２では、走査期間において、ゲートドライバ６から走査信号線ＧＬｊに走査パルスＧＰｊによるゲートオン電圧が供給されることで走査信号線ＧＬｊがアクティブ（トランジスタＴＲがＯＮ）状態となり、このアクティブ状態の間に、ソースドライバ７からデータ信号線ＤＬおよびトランジスタＴＲを介して画素電極ＰＥにデータ信号電圧が書き込まれる。一方、休止期間においては、走査信号線ＧＬｊはゲートオフ電圧に維持され（走査パルスＧＰｊが供給されることはなく）、画素電極ＰＸｊは前の走査期間の状態を維持する。また、走査期間および休止期間それぞれにおいて、共通電極ドライバ８から共通電極ＣＯＭおよび容量配線ＣＬｊに共通電極電圧ＶＣＯＭが供給される。
　本実施の形態では、このように休止期間を設けるため、画素電極ＰＥに接続するトランジスタＴＲには、ＯＦＦ特性に優れた半導体、例えば酸化物半導体（具体的には、酸化インジウムガリウム亜鉛：Ｉｎ－Ｇａ－Ｚｎ－Ｏ系や、酸化インジウムスズ亜鉛：Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系）が用いられていることが望ましい。
　図３は、本液晶表示装置の制御回路の的構成を示すブロック図である。図３に示すように、制御回路１０は、タイミングコントローラ１１と駆動電圧生成回路１２とを備える。
　タイミングコントローラ１１は、入力映像信号に基づいて、走査期間および休止期間を設定し、ゲートスタートパルス信号（ＧＳＰ）、ゲートクロック信号（ＧＣＫ）、ゲートオンイネイブル信号（ＧＯＥ）をゲートドライバ６に出力し、表示データＤＡＴおよびラッチストローブ信号ＬＳをソースドライバ７に供給する。さらに、タイミングコントローラ１１は、駆動電圧生成回路１２に対して、モード信号（走査期間の通常モード信号ＮＭ、および休止期間の低負荷モード信号ＬＭ）を出力する。
　駆動電圧生成回路１２は、バッテリから電源電圧の供給を受け、タイミングコントローラ１１からのモード信号に従って、液晶パネル３の駆動電圧である、ゲートオン電圧ＶＧＨ、ゲートオフ電圧ＶＧＬ、データ信号電圧用のＬｏｗ側基準電圧ＶＳＬ、データ信号電圧用のＨｉｇｈ側基準電圧ＶＳＨ、および共通電極電圧ＶＣＯＭを生成し、ゲートオン電圧ＶＧＨを端子Ｘａからゲートドライバ６に出力し、ゲートオフ電圧ＶＧＬを端子Ｙｄからゲートドライバ６に出力し、データ信号電圧用のＬｏｗ側基準電圧ＶＳＬを端子Ｘｂからソースドライバ７に出力し、データ信号電圧用のＨｉｇｈ側基準電圧ＶＳＨを端子Ｘｃからソースドライバ７に出力し、共通電極電圧ＶＣＯＭを端子Ｙｅから共通電極ドライバ８に出力する。
　各駆動電圧の高低関係としては、例えば図４に示すように、グラウンドを基準（グラウンド電圧Ｖｇｄ＝０）として、ゲートオフ電圧ＶＧＬ＜グラウンド電圧Ｖｇｄ＜データ信号電圧用のＬｏｗ側基準電圧ＶＳＬ＜共通電極電圧ＶＣＯＭ＜データ信号電圧用のＨｉｇｈ側基準電圧ＶＳＨ＜ゲートオン電圧ＶＧＨとなっている。ここに示した各種電圧の高低関係は一例に過ぎず、例えば、ＶＧＨ＞ＶＳＨ＞Ｖｇｄ＞Ｖｃｏｍ＞ＶＳＬ＞ＶＧＬとなるような液晶表示装置もある。
　〔実施の形態１〕
　実施の形態１では、制御回路１０の駆動電圧生成回路１２が図５のように構成される。すなわち、駆動電圧生成回路１２は、スイッチングレギュレータ２１ａ～２１ｅを備えている。スイッチングレギュレータ２１ａは、スイッチング素子ＳＷａのスイッチングによって電源電圧からＶＧＨを生成し、端子Ｘａに出力するＤＣ－ＤＣコンバータ２３ａと、モード信号並びに参照電圧Ｖｒａおよびフィードバックされた出力に応じてスイッチング素子ＳＷａのスイッチングを制御する制御部２２ａとを含む。スイッチングレギュレータ２１ｂは、スイッチング素子ＳＷｂのスイッチングによって電源電圧からＶＳＬを生成し、端子Ｘｂに出力するＤＣ－ＤＣコンバータ２３ｂと、モード信号並びに参照電圧Ｖｒｂおよびフィードバックされた出力に応じてスイッチング素子ＳＷｂのスイッチングを制御する制御部２２ｂとを含む。スイッチングレギュレータ２１ｃは、スイッチング素子ＳＷｃのスイッチングによって電源電圧からＶＳＨを生成し、端子Ｘｃに出力するＤＣ－ＤＣコンバータ２３ｃと、モード信号並びに参照電圧Ｖｒｃおよびフィードバックされた出力に応じてスイッチング素子ＳＷｃのスイッチングを制御する制御部２２ｃとを含む。スイッチングレギュレータ２１ｄは、スイッチング素子ＳＷｄのスイッチングによって電源電圧からＶＧＬを生成し、端子Ｙｄに出力するＤＣ－ＤＣコンバータ２３ｄと、モード信号並びに参照電圧Ｖｒｄおよびフィードバックされた出力に応じてスイッチング素子ＳＷｄのスイッチングを制御する制御部２２ｄとを含む。スイッチングレギュレータ２１ｅは、スイッチング素子ＳＷｅのスイッチングによって電源電圧からＶＣＯＭを生成し、端子Ｙｅに出力するＤＣ－ＤＣコンバータ２３ｅと、モード信号並びに参照電圧Ｖｒｅおよびフィードバックされた出力に応じてスイッチング素子ＳＷｅのスイッチングを制御する制御部２２ｅとを含む。
　実施の形態１では、図６に示すように、走査期間では、通常モード信号ＮＭによって制御部２２ａがスイッチング素子ＳＷａのスイッチングをＰＷＭ（パルス幅変調）方式に設定することでＤＣ－ＤＣコンバータ２３ａが端子ＸａにＶＧＨを出力し、通常モード信号ＮＭによって制御部２２ｂがスイッチング素子ＳＷｂのスイッチングをＰＷＭ方式に設定することでＤＣ－ＤＣコンバータ２３ｂが端子ＸｂにＶＳＬを出力し、通常モード信号ＮＭによって制御部２２ｃがスイッチング素子ＳＷｃのスイッチングをＰＷＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｃが端子ＸｃにＶＳＨを出力し、通常モード信号ＮＭによって制御部２２ｄがスイッチング素子ＳＷｄのスイッチングをＰＷＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｄが端子ＹｄにＶＧＬを出力し、通常モード信号ＮＭによって制御部２２ｅがスイッチング素子ＳＷｅのスイッチングをＰＷＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｅが端子ＹｅにＶＣＯＭを出力する。
　ここで、ＰＷＭ方式とは、例えば図１０（ａ）に示すように、スイッチングレギュレータにおけるスイッチング周期を一定とし、ＯＮ時間の調整によって出力電圧を調整する方式である。
　一方、休止期間では、低負荷モード信号ＬＭによって制御部２２ａがスイッチング素子ＳＷａのスイッチングをＰＦＭ（パルス周波数変調）方式に設定することでＤＣ－ＤＣコンバータ２３ａが端子ＸａにＶＧＨを出力し、低負荷モード信号ＬＭによって制御部２２ｂがスイッチング素子ＳＷｂのスイッチングをＰＦＭ方式に設定することでＤＣ－ＤＣコンバータ２３ｂが端子ＸｂにＶＳＬを出力し、低負荷モード信号ＬＭによって制御部２２ｃがスイッチング素子ＳＷｃのスイッチングをＰＦＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｃが端子ＸｃにＶＳＨを出力し、低負荷モード信号ＬＭによって制御部２２ｄがスイッチング素子ＳＷｄのスイッチングをＰＦＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｄが端子ＹｄにＶＧＬを出力し、通常モード信号ＬＭによって制御部２２ｅがスイッチング素子ＳＷｅのスイッチングをＰＦＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｅが端子ＹｅにＶＣＯＭを出力する。
　ここで、ＰＷＭ方式とは、例えば図１０（ｂ）に示すように、スイッチングレギュレータのスイッチングにおけるＯＮ期間を一定とし、ＯＦＦ期間の調整によって出力電圧を調整する方式である。
　ＰＷＭ方式では、負荷の高低にかかわらずスイッチングの回数は同じであるため、ノイズ処理が容易な反面、低負荷時に電力効率が下がる。一方、ＰＦＭ方式では、低負荷のときはスイッチングの回数が減るため、低負荷時の電力効率が高い。
　そこで、実施の形態１の液晶表示装置では、走査期間にはＤＣ－ＤＣコンバータ２３ａ～２３ｅをＰＷＭ方式に設定し、休止期間にはＤＣ－ＤＣコンバータ２３ａ～２３ｅをＰＦＭ方式に設定することで、さらなる低消費電力化を実現している。
　図６では休止期間が走査期間よりも長く設定されているが、休止期間を走査期間よりも短くしても構わない。
　〔実施の形態２〕
　実施の形態２における駆動電圧生成回路１２は、図５の構成を有し、図７のように動作する。すなわち、走査期間では、通常モード信号ＮＭによって制御部２２ａがスイッチング素子ＳＷａのスイッチングをＰＷＭ（パルス幅変調）方式に設定することでＤＣ－ＤＣコンバータ２３ａが端子ＸａにＶＧＨを出力し、通常モード信号ＮＭによって制御部２２ｂがスイッチング素子ＳＷｂのスイッチングをＰＷＭ方式に設定することでＤＣ－ＤＣコンバータ２３ｂが端子ＸｂにＶＳＬを出力し、通常モード信号ＮＭによって制御部２２ｃがスイッチング素子ＳＷｃのスイッチングをＰＷＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｃが端子ＸｃにＶＳＨを出力し、通常モード信号ＮＭによって制御部２２ｄがスイッチング素子ＳＷｄのスイッチングをＰＷＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｄが端子ＹｄにＶＧＬを出力し、通常モード信号ＮＭによって制御部２２ｅがスイッチング素子ＳＷｅのスイッチングをＰＷＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｅが端子ＹｅにＶＣＯＭを出力する。
　一方、休止期間では、低負荷モード信号ＬＭによって制御部２２ａがスイッチング素子ＳＷａを図１０（ｃ）のようにＯＦＦに固定することでＤＣ－ＤＣコンバータ２３ａが端子ＸａにＶｇｄを出力し、低負荷モード信号ＬＭによって制御部２２ｂがスイッチング素子ＳＷｂを図１０（ｃ）のようにＯＦＦに固定することでＤＣ－ＤＣコンバータ２３ｂが端子ＸｂにＶｇｄを出力し、低負荷モード信号ＬＭによって制御部２２ｃがスイッチング素子ＳＷｃを図１０（ｃ）のようにＯＦＦに固定することで、ＤＣ－ＤＣコンバータ２３ｃが端子ＸｃにＶｇｄを出力し、低負荷モード信号ＬＭによって制御部２２ｄがスイッチング素子ＳＷｄのスイッチングをＰＦＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｄが端子ＹｄにＶＧＬを出力し、通常モード信号ＬＭによって制御部２２ｅがスイッチング素子ＳＷｅのスイッチングをＰＦＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｅが端子ＹｅにＶＣＯＭを出力する。
　休止期間ではゲートオン電圧ＶＧＨ、データ信号電圧用のＬｏｗ側基準電圧ＶＳＬおよびデータ信号電圧用のＨｉｇｈ側基準電圧ＶＳＨが不要なことから、実施の形態２の液晶表示装置では、休止期間にＤＣ－ＤＣコンバータ２３ａ～２３ｃを停止させる一方、ＤＣ－ＤＣコンバータ２３ｄ・２３ｅをＰＦＭ方式に設定してゲートオフ電圧ＶＧＬおよび共通電極電圧ＶＣＯＭを確保する。こうすれば、一層の低消費電力化を図ることができる。
　〔実施の形態３〕
　実施の形態３における駆動電圧生成回路１２は、図８の構成を有し、図９のように動作する。すなわち、駆動電圧生成回路１２は、スイッチングレギュレータ２１ａ～２１ｅを備えている。スイッチングレギュレータ２１ａは、スイッチング素子ＳＷａのスイッチングによって電源電圧からＶＧＨを生成し、端子Ｘａに出力するＤＣ－ＤＣコンバータ２３ａと、モード信号並びに参照電圧Ｖｒａおよびフィードバックされた出力に応じてスイッチング素子ＳＷａのスイッチングを制御する制御部２２ａとを含む。スイッチングレギュレータ２１ｂは、スイッチング素子ＳＷｂのスイッチングによって電源電圧からＶＳＬを生成し、端子Ｘｂに出力するＤＣ－ＤＣコンバータ２３ｂと、モード信号並びに参照電圧Ｖｒｂおよびフィードバックされた出力に応じてスイッチング素子ＳＷｂのスイッチングを制御する制御部２２ｂとを含む。スイッチングレギュレータ２１ｃは、スイッチング素子ＳＷｃのスイッチングによって電源電圧からＶＳＨを生成し、端子Ｘｃに出力するＤＣ－ＤＣコンバータ２３ｃと、モード信号並びに参照電圧Ｖｒｃおよびフィードバックされた出力に応じてスイッチング素子ＳＷｃのスイッチングを制御する制御部２２ｃとを含む。スイッチングレギュレータ２１ｄは、スイッチング素子ＳＷｄのスイッチングによって電源電圧からＶＧＬを生成し、端子Ｙｄに出力するＤＣ－ＤＣコンバータ２３ｄと、モード信号並びに参照電圧Ｖｒｄおよびフィードバックされた出力に応じてスイッチング素子ＳＷｄのスイッチングを制御する制御部２２ｄと、ＤＣ－ＤＣコンバータ２３ｄの動作時に充電を行い、その停止時に端子ＹｄにＶＧＬを出力するコンデンサＣｄとを含む。スイッチングレギュレータ２１ｅは、スイッチング素子ＳＷｅのスイッチングによって電源電圧からＶＣＯＭを生成し、端子Ｙｅに出力するＤＣ－ＤＣコンバータ２３ｅと、モード信号並びに参照電圧Ｖｒｅおよびフィードバックされた出力に応じてスイッチング素子ＳＷｅのスイッチングを制御する制御部２２ｅと、ＤＣ－ＤＣコンバータ２３ｅの動作時に充電を行い、その停止時に端子ＹｅにＶＣＯＭを出力するコンデンサＣｅとを含む。
　そして、図９に示すように、走査期間では、通常モード信号ＮＭによって制御部２２ａがスイッチング素子ＳＷａのスイッチングをＰＷＭ（パルス幅変調）方式に設定することでＤＣ－ＤＣコンバータ２３ａが端子ＸａにＶＧＨを出力し、通常モード信号ＮＭによって制御部２２ｂがスイッチング素子ＳＷｂのスイッチングをＰＷＭ方式に設定することでＤＣ－ＤＣコンバータ２３ｂが端子ＸｂにＶＳＬを出力し、通常モード信号ＮＭによって制御部２２ｃがスイッチング素子ＳＷｃのスイッチングをＰＷＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｃが端子ＸｃにＶＳＨを出力し、通常モード信号ＮＭによって制御部２２ｄがスイッチング素子ＳＷｄのスイッチングをＰＷＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｄが端子ＹｄにＶＧＬを出力するとともにコンデンサＣｄを充電し、通常モード信号ＮＭによって制御部２２ｅがスイッチング素子ＳＷｅのスイッチングをＰＷＭ方式に設定することで、ＤＣ－ＤＣコンバータ２３ｅが端子ＹｅにＶＣＯＭを出力するとともにコンデンサＣｅを充電する。
　一方、休止期間では、低負荷モード信号ＬＭによって制御部２２ａがスイッチング素子ＳＷａを図１０（ｃ）のようにＯＦＦに固定することでＤＣ－ＤＣコンバータ２３ａが端子ＸａにＶｇｄを出力し、低負荷モード信号ＬＭによって制御部２２ｂがスイッチング素子ＳＷｂを図１０（ｃ）のようにＯＦＦに固定することでＤＣ－ＤＣコンバータ２３ｂが端子ＸｂにＶｇｄを出力し、低負荷モード信号ＬＭによって制御部２２ｃがスイッチング素子ＳＷｃを図１０（ｃ）のようにＯＦＦに固定することで、ＤＣ－ＤＣコンバータ２３ｃが端子ＸｃにＶｇｄを出力し、低負荷モード信号ＬＭによって制御部２２ｄがスイッチング素子ＳＷｄを図１０（ｃ）のようにＯＦＦに固定することで、コンデンサＣｄが端子ＹｄにＶＧＬを出力し、通常モード信号ＬＭによって制御部２２ｅがスイッチング素子ＳＷｅを図１０（ｃ）のようにＯＦＦに固定することで、コンデンサＣｅが端子ＹｅにＶＣＯＭを出力する。
　実施の形態３の液晶表示装置では、休止期間にＤＣ－ＤＣコンバータ２３ａ～２３ｅを停止させ、コンデンサＣｄ・Ｃｅの放電によってゲートオフ電圧ＶＧＬおよび共通電極電圧ＶＣＯＭは確保する。こうすれば、一層の低消費電力化を図ることができる。
　〔まとめ〕
　本発明の第１態様にかかる制御回路は、液晶パネルを駆動するための駆動電圧を生成する駆動電圧生成回路と、前記液晶パネルの走査を行う走査期間、および前記走査を行わない休止期間を設定するコントローラとを備え、前記コントローラは、走査期間では駆動電圧生成回路を通常モードで動作させ、休止期間では駆動電圧生成回路を低負荷モードで動作させることを特徴とする。
　このように、走査期間では駆動電圧生成回路を通常モードで動作させ、休止期間では駆動電圧生成回路を低負荷モードで動作させることでさらなる低消費電力化を図ることができる。
　本発明の第２態様にかかる制御回路は、前記第１態様において、前記コントローラは、駆動電圧生成回路に対して、走査期間には通常モード信号を出力し、休止期間には低負荷モード信号を出力する。
　こうすれば、駆動電圧生成回路の制御を簡易に行うことができる。
　本発明の第３態様にかかる制御回路は、前記第２態様において、前記駆動電圧生成回路は、通常モード信号によってＰＷＭ制御され、かつ低負荷モード信号によってＰＦＭ制御されるスイッチングレギュレータを備える。
　こうすれば、スイッチングレギュレータによって所望の駆動電圧を生成することができる。
　本発明の第４態様にかかる制御回路は、前記第２態様において、前記駆動電圧生成回路は、通常モードでは第１および第２駆動電圧を生成し、低負荷モードでは前記第１駆動電圧を生成しない。
　このように、休止期間においては不要な第１駆動電圧を生成しないことで、一層の低消費電力化を図ることができる。
　本発明の第５態様にかかる制御回路は、前記第４態様において、前記駆動電圧生成回路は、前記第２駆動電圧を通常モードでコンデンサに保持させておき、低負荷モードでは第２駆動電圧を生成せずにコンデンサに保持された第２駆動電圧を出力する。
　こうすれば、低負荷モードでは第２駆動電圧も生成しなくて済むようになり、一層の低消費電力化を図ることができる。
　本発明の第６態様にかかる制御回路は、前記第４または第５態様において、前記第１駆動電圧は、走査時のゲートオン電圧あるいはデータ信号用の電圧である。
　このように、前記第１駆動電圧を、休止期間においては不要なゲートオン電圧あるいはデータ信号用の電圧動電圧とすることで、表示品位の維持と低消費電力化を両立させることができる。
　本発明の第７態様にかかる制御回路は、前記第４または第５態様において、前記第２駆動電圧は、非走査時のゲートオフ電圧あるいは共通電極用の電圧である。
　このように、前記第２駆動電圧を、休止期間においても必要なゲートオフ電圧あるいは共通電極用の電圧とすることで、表示品位の維持と低消費電力化を両立させることができる。
　本発明の第８態様にかかる制御回路は、前記第４～第７態様のいずれか１つにおいて、前記駆動電圧生成回路は、前記通常モード信号によって第１駆動電圧を生成するスッチングレギュレータを備え、前記スッチングレギュレータのスイッチング素子が、前記低負荷モード信号によってＯＦＦに維持される。
　このように、低負荷モードでは第１駆動電圧生成用のスイッチングレギュレータのスイッチング素子をＯＦＦに維持することで一層の低消費電力化を図ることができる。
　本発明の第９態様にかかる制御回路は、前記第１～第８態様のいずれか１つにおいて、前記休止期間は、走査期間よりも長い。
　こうすれば、一層の低消費電力化を図ることができる。なお、前記休止期間を、走査期間の２倍以上とすることがより望ましい。
　本発明の液晶表示装置は、液晶パネルと、前記第１～第９態様のいずれか１つの制御回路とを備えることを特徴とする。
　本発明の液晶表示装置の駆動方法は、液晶パネルと該液晶パネルを駆動するための駆動電圧を生成する駆動電圧生成回路とを含む液晶表示装置の制御方法であって、前記液晶パネルの走査を行う走査期間と、前記走査を行わない休止期間とを設定し、前記走査期間では駆動電圧生成回路を通常モードで動作させ、前記休止期間では駆動電圧生成回路を低負荷モードで動作させることを特徴とする。
　このように、走査期間では駆動電圧生成回路を通常モードで動作させ、休止期間では駆動電圧生成回路を低負荷モードで動作させることでさらなる低消費電力化を図ることができる。
　本発明は前記の実施の形態に限定されるものではなく、前記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。
　本液晶表示装置は、例えば、モバイル用のディスプレイに好適である。
　２　液晶表示装置
　３　液晶パネル
　４　バックライト
　６　ゲートドライバ
　７　ソースドライバ
　８　共通電極ドライバ
　１０　制御回路
　１１　タイミングコントローラ（コントローラ）
　１２　駆動電圧生成回路
　２１ａ～２１ｅ　スイッチングレギュレータ
　２３ａ～２３ｅ　ＤＣ－ＤＣコンバータ
　ＳＷａ～ＳＷｅ　スイッチング素子
　ＰＸｊ　画素
　ＧＬｊ　走査信号線
　ＤＬ　データ信号線
　ＣＬｊ　容量配線
　ＰＥ　画素電極
　ＧＰｊ　ゲートパルス
　ＶＧＨ　ゲートオン電圧
　ＶＧＬ　ゲートオフ電圧
　ＶＣＯＭ　共通電極電圧
　ＮＭ　通常モード信号
　ＬＭ　低負荷モード信号

Claims (11)

  1. 　液晶パネルを駆動するための駆動電圧を生成する駆動電圧生成回路と、前記液晶パネルの走査を行う走査期間、および前記走査を行わない休止期間を設定するコントローラとを備え、前記コントローラは、走査期間では駆動電圧生成回路を通常モードで動作させ、休止期間では駆動電圧生成回路を低負荷モードで動作させることを特徴とする制御回路。
  2. 　前記コントローラは、駆動電圧生成回路に対して、走査期間には通常モード信号を出力し、休止期間には低負荷モード信号を出力することを特徴とする請求項１に記載の制御回路。
  3. 　前記駆動電圧生成回路は、通常モード信号によってＰＷＭ制御され、かつ低負荷モード信号によってＰＦＭ制御されるスイッチングレギュレータを備えることを特徴とする請求項２記載の制御回路。
  4. 　前記駆動電圧生成回路は、通常モードでは第１および第２駆動電圧を生成し、低負荷モードでは前記第１駆動電圧を生成しないことを特徴とする請求項２記載の制御回路。
  5. 　前記駆動電圧生成回路は、前記第２駆動電圧を通常モードでコンデンサに保持させておき、低負荷モードでは前記第２駆動電圧を生成せずに、コンデンサに保持された第２駆動電圧を出力することを特徴とする請求項４記載の制御回路。
  6. 　前記第１駆動電圧は、走査時のゲートオン電圧あるいはデータ信号用の電圧であることを特徴とする請求項４または５記載の制御回路。
  7. 　前記第２駆動電圧は、非走査時のゲートオフ電圧あるいは共通電極用の電圧であることを特徴とする請求項４または５記載の制御回路。
  8. 　前記駆動電圧生成回路は、前記通常モード信号によって第１駆動電圧を生成するスッチングレギュレータを備え、前記スッチングレギュレータのスイッチング素子が、前記低負荷モード信号によってＯＦＦに維持されることを特徴とする請求項４～７のいずれか１項に記載の制御回路。
  9. 　前記休止期間は、走査期間よりも長いことを特徴とする請求項１～８のいずれか１項に記載の制御回路。
  10. 　液晶パネルと、請求項１～９のいずれか１項に記載の制御回路とを備えることを特徴とする液晶表示装置。
  11. 　液晶パネルと該液晶パネルを駆動するための駆動電圧を生成する駆動電圧生成回路とを含む液晶表示装置の制御方法であって、
    　前記液晶パネルの走査を行う走査期間と、前記走査を行わない休止期間とを設定し、前記走査期間では駆動電圧生成回路を通常モードで動作させ、前記休止期間では駆動電圧生成回路を低負荷モードで動作させることを特徴とする液晶表示装置の制御方法。
PCT/JP2016/070055 2015-07-10 2016-07-06 制御回路、液晶表示装置、液晶表示装置の駆動方法 WO2017010380A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-139237 2015-07-10
JP2015139237 2015-07-10

Publications (1)

Publication Number Publication Date
WO2017010380A1 true WO2017010380A1 (ja) 2017-01-19

Family

ID=57756964

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/070055 WO2017010380A1 (ja) 2015-07-10 2016-07-06 制御回路、液晶表示装置、液晶表示装置の駆動方法

Country Status (1)

Country Link
WO (1) WO2017010380A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011242763A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
WO2013153987A1 (ja) * 2012-04-09 2013-10-17 シャープ株式会社 表示装置およびそのための電源生成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011242763A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
WO2013153987A1 (ja) * 2012-04-09 2013-10-17 シャープ株式会社 表示装置およびそのための電源生成方法

Similar Documents

Publication Publication Date Title
US9690159B2 (en) Display device and method of generating supply power therefor
KR102011324B1 (ko) 표시장치
US9721525B2 (en) Display apparatus having a data driver operated in a power cut-off mode or a stand-by mode
TWI512714B (zh) A power supply circuit of a display device
US20070242019A1 (en) Display device and method for driving the same
KR100237685B1 (ko) 전력 제어 회로를 갖는 액정 표시 장치
US9224345B2 (en) Liquid crystal display and driving method thereof
US9899997B2 (en) Apparatus for supplying gate driving voltages, method therefor and display apparatus
WO2017128645A1 (zh) 像素电路及其驱动方法、显示面板和显示装置
WO2012161022A1 (ja) 表示装置、液晶表示装置、および駆動方法
US20140085291A1 (en) Drive device for liquid crystal display device, and liquid crystal display device
US8154490B2 (en) Apparatus and method for driving liquid crystal display
CN112837647A (zh) 一种低功耗显示屏的gip驱动电路及其控制方法
WO2017010380A1 (ja) 制御回路、液晶表示装置、液晶表示装置の駆動方法
US9621035B2 (en) Control circuit for switching regulator, integrated circuit device, switching regulator, and electronic device
WO2012001785A1 (ja) 表示装置と表示装置の制御方法
US8878458B2 (en) Light source driving circuit and display device including the same
US10135444B2 (en) Semiconductor device with booster part, and booster
WO2023045169A1 (zh) 显示装置及其控制方法、显示系统
US10224000B2 (en) Voltage generator, display device including the same and voltage generation method
TWI539437B (zh) 電壓轉換裝置及其顯示系統
US20120105493A1 (en) Shading signal generating circuit
CN108898996B (zh) 栅极驱动单元的下拉电路及显示装置
JP2005173245A (ja) 電源装置、液晶表示装置
KR20130021909A (ko) 액정표시장치와 이의 구동방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16824360

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 16824360

Country of ref document: EP

Kind code of ref document: A1