WO2017007002A1 - アクティブマトリクス基板、表示装置及び製造方法 - Google Patents

アクティブマトリクス基板、表示装置及び製造方法 Download PDF

Info

Publication number
WO2017007002A1
WO2017007002A1 PCT/JP2016/070175 JP2016070175W WO2017007002A1 WO 2017007002 A1 WO2017007002 A1 WO 2017007002A1 JP 2016070175 W JP2016070175 W JP 2016070175W WO 2017007002 A1 WO2017007002 A1 WO 2017007002A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
insulating
substrate
light transmission
light
Prior art date
Application number
PCT/JP2016/070175
Other languages
English (en)
French (fr)
Inventor
知裕 小坂
猛 原
達 岡部
和泉 石田
正悟 村重
賢一 紀藤
錦　博彦
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/741,343 priority Critical patent/US20180188575A1/en
Priority to CN201680037763.0A priority patent/CN108140341A/zh
Publication of WO2017007002A1 publication Critical patent/WO2017007002A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/12—Function characteristic spatial light modulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Definitions

  • the present invention relates to an active matrix substrate on which a thin film transistor is disposed, and a display device using the same.
  • Some display devices include thin film transistors arranged in a matrix on a substrate.
  • oxide semiconductors having characteristics such as high mobility and low leakage current have been used as thin film transistors.
  • An active matrix substrate including a thin film transistor formed using an oxide semiconductor has a wide range of use. For example, in liquid crystal displays that require high definition, organic EL displays that require a large load on thin film transistors driven by current, and MEMS displays that require shutter operation at high speed (Micro Electro Mechanical System Display), etc. Used.
  • Patent Document 1 discloses a transmissive MEMS display.
  • a plurality of shutters made of MEMS are arranged in a matrix corresponding to a plurality of pixels on a first substrate having thin film transistors.
  • the light shielding film laminated on the first substrate side of the second substrate is provided with a plurality of openings arranged in a matrix corresponding to the pixels.
  • the present inventors have studied a configuration in which an insulating light transmission film is formed on an insulating substrate and a thin film transistor corresponding to each pixel is stacked thereon.
  • a plurality of needle-like protrusions are generated on the surface of the light transmissive film and the substrate in the vicinity of the etched light transmissive film. It has been found by the inventors of the present application to obtain.
  • Such protrusions affect the member laminated on the light transmission film. For example, when a wiring is stacked on a protrusion, there is a risk that the resistance of the wiring is increased or the wire is disconnected.
  • a high-temperature annealing process (hereinafter, an annealing process at 400 ° C. or higher is performed at a high temperature at a temperature of 400 ° C. or higher after the oxide semiconductor layer is deposited, for example, for about one hour. Annealing treatment is recommended.
  • the maximum temperature in the process of forming an active matrix substrate is at most 300 ° C to 330 ° C (temperature when depositing silicon nitride or amorphous silicon), but an active matrix using an oxide semiconductor is used. In the process of forming the substrate, the temperature of this high temperature annealing becomes the maximum temperature.
  • the high temperature annealing process is performed for a long time such as about 1 hour, problems that did not appear when forming a conventional active matrix substrate are likely to occur. For example, if high-temperature annealing is performed in a state where the above-described needle-like protrusions are generated, the light transmission film is likely to be peeled off or cracked. Therefore, the above problem is noticeable when a thin film transistor including an oxide semiconductor is used.
  • Such a problem may occur in a display device having a configuration in which a thin film transistor is disposed on an insulating layer formed on a substrate, such as a liquid crystal display or an organic EL display.
  • the present application discloses a display device capable of suppressing the formation of protrusions on the surface of an insulating layer provided between the substrate and the thin film transistor or the substrate.
  • An active matrix substrate includes an insulating substrate, a surface coating film covering at least a part of the surface of the insulating substrate, and an insulating substrate provided on the insulating substrate including the surface coating film.
  • the surface coating film is provided between the insulating substrate and the insulating light transmission film.
  • a region where the insulating light transmission film is not provided is formed at the peripheral edge of the insulating substrate.
  • the lead-out wiring is provided so as to intersect with the outer peripheral end of the insulating light transmission film when viewed from a direction perpendicular to the insulating substrate.
  • the surface coating film is also provided in a portion in contact with the outer peripheral end of the insulating light transmission film in the region where the insulating light transmission film is not provided.
  • the display device disclosed in the present application it is possible to suppress the generation of protrusions on the insulating layer provided between the substrate and the thin film transistor or on the surface of the substrate.
  • FIG. 1 is a perspective view illustrating a schematic configuration of a display device.
  • FIG. 2 is an equivalent circuit diagram of the display device.
  • FIG. 3 is a perspective view of the shutter unit.
  • FIG. 4 is a plan view for explaining the operation of the shutter unit.
  • FIG. 5 is a cross-sectional view taken along line VV in FIG.
  • FIG. 6 is a plan view for explaining the operation of the shutter unit.
  • 7 is a cross-sectional view taken along line VII-VII in FIG.
  • FIG. 8 is a cross-sectional view of the first substrate.
  • FIG. 9 is a plan view showing the light shielding film.
  • FIG. 10 is a cross-sectional view showing a peripheral portion of the light transmission film.
  • FIG. 11A is a diagram illustrating an example of a region where a light transmission film is formed when viewed from a direction perpendicular to the substrate.
  • FIG. 11B is a plan view of the vicinity of the end portion of the light shielding layer in FIG. 10 viewed from a direction perpendicular to the substrate.
  • FIG. 12 is an explanatory diagram showing a method for manufacturing the first substrate.
  • FIG. 13 is an explanatory view showing a method for manufacturing the first substrate.
  • FIG. 14 is an explanatory view showing a method for manufacturing the first substrate.
  • FIG. 15 is an explanatory diagram showing a method for manufacturing the first substrate.
  • FIG. 16 is an explanatory diagram showing a method for manufacturing the first substrate.
  • FIG. 17 is an explanatory diagram showing a method for manufacturing the first substrate.
  • FIG. 18 is an explanatory diagram showing a method for manufacturing the first substrate.
  • FIG. 19 is an explanatory diagram showing a method for manufacturing the first substrate.
  • FIG. 20 is a diagram showing an outline of the flow of the manufacturing method shown in FIGS. 10 is a cross-sectional view illustrating a configuration example of a display device in Embodiment 2.
  • FIG. 22 is a cross-sectional view showing a configuration example near the end of the light transmission film shown in FIG.
  • FIG. 23 is a diagram illustrating a configuration example of the display device illustrated in FIGS. 21 and 22.
  • FIG. 24 is a cross-sectional view illustrating a configuration example of the display device according to the third embodiment.
  • FIG. 25 is a cross-sectional view showing a configuration example near the end of the light transmission film shown in FIG.
  • An active matrix substrate includes an insulating substrate, a surface coating film covering at least a part of the surface of the insulating substrate, and an insulating substrate provided on the insulating substrate including the surface coating film.
  • the surface coating film is provided between the insulating substrate and the insulating light transmission film.
  • a region where the insulating light transmission film is not provided is formed at the peripheral edge of the insulating substrate.
  • the lead-out wiring is provided so as to intersect with the outer peripheral end of the insulating light transmission film when viewed from a direction perpendicular to the insulating substrate.
  • the surface coating film is also provided in a portion in contact with the outer peripheral end of the insulating light transmission film in the region where the insulating light transmission film is not provided.
  • the surface coating film is provided on a portion of the insulating substrate that is in contact with the end of the insulating light transmission film in a region where the insulating light transmission film is not provided. That is, in the region where the insulating light transmission film is removed on the insulating substrate, the surface coating film is left in a portion in contact with the end of the insulating light transmission film.
  • the step of removing the insulating light-transmitting film if there is no surface coating film at the portion in contact with the end of the insulating light-transmitting film and the substrate surface is shaved by overetching or the like, the substrate or the insulating light-transmitting film Protrusions are likely to be generated on the surface.
  • the formation of such protrusions can be suppressed by leaving the surface coating film in the region in contact with the end of the insulating light transmission film.
  • a lead-out wiring is provided so as to straddle the end portion of the insulating light transmission film at the portion where the surface coating film is in contact. Therefore, it is difficult for the lead-out wiring drawn out to the outside through the end portion of the insulating light-transmitting film to be increased in resistance or disconnected by the protrusion. As a result, it is possible to suppress the occurrence of malfunctions in the operation of the element group laminated on the insulating light transmission film.
  • the insulating light transmission film may include a light shielding region in part.
  • the light shielding region can be provided at least in a region overlapping with the gate line and the data line when viewed from a direction perpendicular to the insulating substrate. Accordingly, a light shielding layer that selectively blocks light transmitted through the insulating substrate can be formed between the insulating substrate and the thin film transistor.
  • the light shielding region may be formed by a light shielding film provided between the surface coating film and the insulating light transmission film.
  • the light shielding film may have a plurality of openings.
  • the end face of the insulating light transmission film may form a slope whose height from the surface of the insulating substrate decreases as the distance from the region where the pixel is arranged. Thereby, the level
  • the angle formed between the end face of the insulating light transmission film and the insulating substrate can be set to 3 to 10 degrees, for example. Thereby, disconnection of the wiring etc. which rides on the insulating light transmission film from the surface of the substrate can be effectively suppressed.
  • the surface coating film may be formed of a material having a lower degree of etching with respect to the etching performed at the time of patterning the insulating light transmissive film than the insulating light transmissive film. Thereby, the surface coating film can be more reliably left at the time of patterning the insulating light transmission film.
  • the surface coating film can be made of, for example, SiO 2 .
  • the insulating light transmission film can be composed of an SOG film. Thereby, it becomes easy to planarize the surface of the insulating light transmission film. In addition, some SOG film materials are prone to generate protrusions when formed on a substrate, but since a surface coating film is provided, an insulating light transmission film is formed with an SOG film. Even if it exists, generation
  • the thin film transistor can include an oxide semiconductor.
  • high-temperature annealing hereinafter, annealing at 400 ° C. or higher is referred to as high-temperature annealing
  • high-temperature annealing is performed at a temperature of 400 ° C. or higher, for example, for about 1 hour after the deposition of the oxide semiconductor layer. May be. If high-temperature annealing is performed in a state where the above protrusions are generated, the light transmission film is likely to be peeled off or cracked. In the above configuration, since the formation of protrusions is suppressed, the insulating light transmission film is unlikely to be cracked or peeled off in the high-temperature annealing step of the oxide semiconductor stacked on the insulating light transmission film.
  • a display device including the active matrix substrate is also included in the embodiment of the present invention.
  • the active matrix substrate can be used for a MEMS display, a liquid crystal display, an organic electroluminescence display, or the like.
  • the display device is provided between the surface coating film and the insulating light transmission film and has a light shielding film having a plurality of openings, a shutter mechanism formed in an upper layer than the thin film transistor, And a backlight arranged to face the substrate with a shutter mechanism interposed therebetween.
  • the shutter mechanism may include a shutter body that controls the amount of light of the backlight that passes through the opening provided in the light shielding film.
  • the display device includes a counter substrate facing the active matrix substrate, A liquid crystal layer provided between the active matrix substrate and the counter substrate may be further included. Thereby, a liquid crystal display device can be constituted.
  • the display device may further include an organic EL element connected to the thin film transistor. Thereby, an organic electroluminescent display can be comprised.
  • a method for manufacturing an active matrix substrate having thin film transistors arranged in a matrix is also an embodiment of the present invention.
  • the manufacturing method includes a step of forming a surface coating film covering at least a part of a surface of an insulating substrate, a step of forming an insulating light-transmitting film layer on the substrate including the surface coating film, and the insulation
  • an etching process is performed in patterning the insulating light transmission film.
  • a first region where the insulating light transmission film is removed and a second region where the insulating light transmission film remains are formed at a peripheral portion of the active matrix substrate.
  • the surface coating film is etched so as to remain at least in the vicinity of the outer peripheral end portion of the insulating light transmission film forming the second region in the first region.
  • the lead-out wiring is formed so as to intersect with the outer peripheral end portion of the insulating light transmission film.
  • the light shielding region of the insulating light transmission film can be provided at a position overlapping the thin film transistor when viewed from a direction perpendicular to the insulating substrate.
  • the light shielding region can be disposed in a region excluding the light transmission region in a region where the plurality of pixels are disposed as viewed from a direction perpendicular to the insulating substrate.
  • the shutter mechanism is, for example, a shutter body that can be moved according to an applied voltage, and is electrically connected to the shutter body, and is elastically deformed according to the applied voltage to make the shutter body movable.
  • the thin film transistor can be electrically connected to the drive beam anchor, for example.
  • the angle between the surface of the insulating substrate and the end surface of the insulating light transmission film at the peripheral edge of the insulating substrate can be smaller than 20 degrees.
  • the display device may further include a counter substrate disposed to face the insulating substrate, and an annular sealing material for bonding the insulating substrate and a peripheral portion of the counter substrate.
  • the sealing material can be disposed so as not to overlap the end portion of the insulating light transmission film at the peripheral edge of the insulating substrate.
  • the thin film transistor may include an oxide semiconductor.
  • a thin film transistor including an oxide semiconductor is likely to be deteriorated by light, such as variation in threshold characteristics due to light.
  • the light-shielding region is formed at least in a region overlapping with the thin film transistor, so that irradiation of light to the thin film transistor from the substrate side is suppressed. Therefore, the above structure is preferable when the thin film transistor is formed using an oxide semiconductor film.
  • FIG. 1 is a perspective view illustrating a configuration example of a display device according to the present embodiment.
  • FIG. 2 is an equivalent circuit diagram of the display device 10.
  • the display device 10 shown in FIG. 1 is a transmissive MEMS display.
  • the display device 10 has a configuration in which a first substrate 11, a second substrate 21, and a backlight 31 are sequentially stacked.
  • the first substrate 11 is an example of an active matrix substrate.
  • the first substrate 11 includes a display area 13 in which pixels P for displaying an image are arranged, a source driver 12 that supplies a signal for controlling the light transmission of each pixel P, and a gate driver 14.
  • the second substrate 21 is installed so as to cover the backlight surface of the backlight 31.
  • the backlight 31 includes, for example, a red (R) light source, a green (G) light source, and a blue (B) light source in order to irradiate each pixel P with backlight light.
  • the backlight 31 causes a predetermined light source to emit light based on the input backlight control signal.
  • the first substrate 11 is provided with a plurality of data lines 15 and a plurality of gate lines 16 extending across the data lines 15.
  • a pixel P is formed by the data line 15 and the gate line 16. Pixels P are provided at positions facing each intersection of the data line 15 and the gate line 16.
  • Each pixel P is provided with a shutter portion S and a TFT 17 that controls the shutter portion S.
  • the TFT 17 is connected to the data line 15 and the gate line 16.
  • the shutter part S is an example of a shutter mechanism.
  • Each data line 15 is connected to the source driver 12, and each gate line 16 is connected to the gate driver 14.
  • the gate driver 14 scans the gate lines 16 by sequentially inputting to each gate line 16 a gate signal for switching the gate line 16 to a selected or non-selected state.
  • the source driver 12 inputs a data signal to each data line 15 in synchronization with the scanning of the gate line 16. As a result, a desired signal voltage is applied to the shutter portion S of each pixel P connected to the selected gate line 16.
  • FIG. 3 is a perspective view showing a detailed configuration example of the shutter portion S in one pixel P.
  • the shutter unit S includes a shutter body 3, a first electrode unit 4a, a second electrode unit 4b, and a shutter beam 5.
  • the shutter body 3 has a plate shape.
  • the shutter body 3 is shown to have a planar shape.
  • the shutter body 3 can have a shape having a fold in the longitudinal direction.
  • the direction perpendicular to the longitudinal direction (long side direction) of the shutter body 3, that is, the short side direction (short side direction) is the driving direction (movement direction) of the shutter body 3.
  • the shutter body 3 has an opening 3a extending in the longitudinal direction.
  • the opening 3 a is formed in a rectangular shape having a long side in the longitudinal direction of the shutter body 3.
  • the first electrode portion 4 a and the second electrode portion 4 b are disposed on both sides of the shutter body 3 in the driving direction.
  • Each of the first electrode portion 4 a and the second electrode portion 4 b includes two drive beams 6 and a drive beam anchor 7.
  • the two drive beams 6 are arranged so as to oppose the shutter beam 5.
  • the drive beam anchor 7 is electrically connected to the two drive beams 6.
  • the drive beam anchor 7 supports two drive beams 6. A predetermined voltage is applied to the first electrode portion 4a and the second electrode portion 4b as described later.
  • the shutter body 3 is connected to one end of the shutter beam 5.
  • the other end of the shutter beam 5 is connected to a shutter beam anchor 8 fixed to the first substrate 11.
  • the shutter beam 5 is connected to both ends of the shutter body 3 in the driving direction.
  • the shutter beam 5 extends outward from the connection portion with the shutter body 3 and further extends along the end of the shutter body 3 in the driving direction, and is connected to the shutter beam anchor 8.
  • the shutter beam 5 has flexibility.
  • the shutter body 3 is fixed to the first substrate 11 by the shutter beam anchor 8 fixed to the first substrate 11 and the flexible shutter beam 5 connecting the shutter beam anchor 8 and the shutter body 3. And supported in a movable state.
  • the shutter body 3 is electrically connected to the wiring provided on the first substrate 11 through the shutter beam anchor 8 and the shutter beam 5.
  • the first substrate 11 has a light transmission region A as shown in FIG.
  • the light transmission region A has, for example, a rectangular shape corresponding to the opening 3 a of the shutter body 3.
  • two light transmission regions A are provided for one shutter body 3.
  • the two light transmission regions A are arranged so as to be aligned in the short direction of the shutter body 3.
  • the drive circuit that controls the shutter unit S supplies the first electrode unit 4a and the second electrode unit 4b with potentials having different polarities over time.
  • the drive circuit can control the polarity of the potential of the first electrode portion 4a and the polarity of the potential of the second electrode portion 4b to be always different.
  • the drive circuit that controls the shutter unit S supplies a positive potential or a fixed potential having a negative polarity to the shutter body 3.
  • the case where a potential of H (High) level is supplied to the shutter body 3 will be described as an example.
  • the potential of the driving beam 6 of the first electrode unit 4a is H level
  • the potential of the driving beam 6 of the second electrode unit 4b is At the L (Low) level
  • the shutter body 3 moves to the second electrode portion 4b side at the L level by electrostatic force.
  • the opening 3 a of the shutter body 3 overlaps the light transmission region A, and an open state in which the light of the backlight 31 is transmitted to the first substrate 11 side is obtained.
  • the shutter body 3 moves to the first electrode portion 4a side. As shown in FIGS. 6 and 7, the portion other than the opening 3 a of the shutter body 3 overlaps the light transmission region A of the first substrate 11. In this case, the backlight 31 is in a closed state in which the light is not transmitted to the first substrate 11 side. Therefore, in the shutter portion S of the present embodiment, the shutter body 3 is moved by controlling the potential of the shutter body 3, the first electrode portion 4a, and the second electrode portion 4b, and the light transmission region A is opened. Switching to the closed state can be performed. When an L level potential is supplied to the shutter body 3, the shutter body 3 performs the reverse operation.
  • FIG. 8 is a cross-sectional view illustrating a configuration example of the first substrate 11.
  • the first substrate 11 has a configuration in which a surface coating film 110, a light shielding layer 200, a TFT 300, and a shutter portion S are formed on a translucent substrate 100 (an example of an insulating substrate). Although one TFT is shown in FIG. 8, a single pixel P may actually include a plurality of TFTs.
  • the light shielding layer 200 includes a light shielding film 201, a first transparent insulating film Cap1, a second transparent insulating film Cap2, a light transmission film 204, and a third transparent insulating film Cap3.
  • the TFT 300 includes a gate electrode 301, a semiconductor film 302, an etch stopper layer 303, a source electrode 304, and a drain electrode 305.
  • the translucent substrate 100 can be formed of glass or resin, for example. It is preferable to use glass from the viewpoint of heat resistance.
  • the light-transmitting substrate 100 is a glass substrate, non-alkali glass, alkali glass, or the like can be used as the substrate material, for example.
  • the translucent substrate 100 is an example of an insulating substrate.
  • the surface of the translucent substrate 100 is covered with a surface coating film 110.
  • the surface coating film 110 can be provided so as to cover the entire surface of the translucent substrate 100.
  • the surface coating film 110 is formed of a transparent insulating film.
  • the surface coating film 110 can be formed of an inorganic insulating film such as SiO 2 or SiN x .
  • the surface coating film 110 is preferably an SiO 2 film from the viewpoint of refractive index.
  • the light shielding layer 200 is provided on the translucent substrate 100 including the surface coating film 110. That is, the light shielding layer 200 is disposed in a layer between the shutter unit S and the translucent substrate 100. Further, the light shielding layer 200 is disposed in a layer between the layer where the TFT 300 is disposed and the translucent substrate 100. In the light shielding layer 200, a portion of the light shielding film 201 becomes a light shielding region.
  • the light shielding film 201 is provided on the surface coating film 110.
  • FIG. 9 is a diagram illustrating an arrangement example of the light shielding film 201 when viewed from a direction perpendicular to the translucent substrate 100.
  • the light shielding film 201 is formed so as to cover the display area 13 other than the light transmission area A. Thereby, it is possible to prevent external light that has entered the display device 10 from the display viewing side from entering the second substrate 21 with respect to the light shielding film 201.
  • the light shielding region by the light shielding film 201 is not limited to the example shown in FIG.
  • a region overlapping with the gate line G and the data line D when viewed from at least a direction perpendicular to the light-transmitting substrate 100 can be a light shielding region.
  • the light shielding film 201 can be formed of a material that hardly reflects light. Thereby, it can suppress that the external light which approached the display apparatus 10 from the display visual recognition side reflects in the light shielding film 201, and returns to the display visual recognition side.
  • the light shielding film 201 can be formed of a high resistance material. Thereby, it is possible to suppress the formation of parasitic capacitance between the light shielding film 201 and the conductive film constituting the TFT 300 and the like. Further, since the light shielding film 201 is formed before the TFT manufacturing process, the material of the light shielding film 201 has no influence on the TFT characteristics in the TFT manufacturing process processing in the subsequent process, and is resistant to the TFT manufacturing process processing.
  • the material of the light shielding film 201 that satisfies such conditions include a dark-colored high-melting point resin film (such as polyimide), an SOG (Spin on Glass) film, and the like. Further, the light shielding film 201 can be colored in a dark color by containing, for example, carbon black.
  • the light transmission film 204 is an insulating film provided so as to cover the light shielding film 201 between the light transmitting substrate 100 and the shutter portion S. Further, like the light shielding film 201, the light transmission film 204 is provided in a layer between the light transmitting substrate 100 and the layer where the TFT 300 is disposed. The light transmission film 204 is filled in a region where the light shielding film 201 is not provided when viewed from a direction perpendicular to the light transmissive substrate 100, thereby eliminating a step caused by the light shielding film 201. Further, the light transmission film 204 covers the entire display region 13 including the light shielding film 201, thereby flattening the surface of the film covering the light shielding film 201.
  • the light transmission film 204 is an example of an insulating light transmission film.
  • the light transmission film 204 can be formed of, for example, a coating type material.
  • the coating type material is a material that can be coated and formed in a liquid state.
  • the coating type material is formed by being spread on a surface on which a film is to be formed and solidified by heat treatment or the like in a state where it is contained in the coating liquid.
  • the coating type material can be applied to the surface by dropping a solution obtained by dissolving the coating type material in a solvent onto the surface to be formed and rotating the surface. In this case, the coating type material is applied so as to reduce the unevenness of the surface.
  • the solvent of the applied solution is evaporated by heat treatment or the like, a film having a flat surface is formed.
  • the SOG film can be a film mainly composed of silicon dioxide formed from a solution in which a silicon compound is dissolved in an organic solvent.
  • the material of the SOG film for example, inorganic SOG containing silanol: Si (OH) 4 as a main component, silanol containing alkyl group: R x Si (OH) 4-x (R: alkyl group) as an organic component
  • a sol-gel material using SOG or silicon or metal alkoxide can be used.
  • examples of inorganic SOG include hydrogen silsesquioxane (HSQ) materials.
  • organic SOG examples include methyl silsesquioxane (MSQ) materials.
  • sol-gel material examples include those containing TEOS (tetraethoxysilane).
  • An SOG film can be formed by applying and baking such a material. The material of the SOG film is not limited to the above example. Examples of the film forming method by coating include spin coating and slit coating.
  • the light transmission film 204 By forming the light transmission film 204 with a coating material, it becomes easy to flatten the unevenness generated in the pattern of the light shielding film 201. Therefore, for example, at the time of patterning in the manufacturing process of the TFT 300, a liquid pool such as a resist can be eliminated, and excellent patterning accuracy can be obtained.
  • the light transmission film 204 can be a planarization film.
  • the thickness of the light transmission film 204 can be increased to about 1.0 to 3 ⁇ m.
  • the light transmission film 204 sufficiently secures a space between the light shielding film 201 and the conductive film (for example, the gate electrode 301 and the wiring 111) included in the TFT 300. be able to. Thereby, the parasitic capacitance generated between the light shielding film 201 and the electrode or wiring of the TFT 300 can be suppressed.
  • the light shielding layer 200 is disposed between the translucent substrate 100 and the shutter portion S.
  • the light shielding layer 200 includes a light shielding film 201 and a light transmission film 204 that covers the light shielding film 201.
  • a TFT 300 and a wiring for controlling the shutter portion S are formed on the light transmission film 204.
  • the first transparent insulating film Cap ⁇ b> 1 is provided on the upper surface of the light shielding film 201.
  • a second transparent insulating film Cap2 is provided so as to cover the light shielding film 201 and the first transparent insulating film Cap1.
  • the light transmission film 204 is provided on the second transparent insulating film Cap2. That is, the first transparent insulating film Cap1 and the second transparent insulating film Cap2 are provided between the light shielding film 201 and the light transmission film 204. Since the first transparent insulating film Cap1 is provided, it is possible to improve wettability and adhesion with the resist material when the light shielding film 201 is patterned. Further, since the second transparent insulating film Cap2 is provided so as to cover the upper surface and the side surface of the light shielding film 201, it is possible to prevent the dark color material such as carbon black from being oxidized and transparentized by high temperature annealing.
  • a third transparent insulating film Cap3 is provided so as to cover the light transmission film 204.
  • the third transparent insulating film Cap3 can improve wettability and adhesion with a resist material when the light transmission film 204 is patterned.
  • the gate electrode 301 and the wiring 111 are formed on the third transparent insulating film Cap3.
  • the gate electrode 301 and the wiring 111 are formed by the first conductive film M1.
  • the gate line 16 (see FIG. 2) can be formed by the first conductive film M1.
  • the first conductive film M ⁇ b> 1 is formed in a region overlapping the light shielding film 201 in the direction perpendicular to the translucent substrate 100.
  • a gate insulating film 101 is formed so as to cover the gate electrode 301 and the wiring 111.
  • the material of the first to third transparent insulating films Cap1 to Cap3 is not particularly limited, but may be an inorganic insulating film, for example.
  • materials that can be formed by CVD can be used.
  • a semiconductor film 302 is formed at a position facing the gate electrode 301 with the gate insulating film 101 interposed therebetween.
  • the semiconductor film 302 can be formed using an oxide semiconductor.
  • the semiconductor film 302 may include at least one metal element of In, Ga, and Zn.
  • the semiconductor film 302 includes, for example, an In—Ga—Zn—O based semiconductor.
  • the In—Ga—Zn—O-based semiconductor is a ternary oxide of In (indium), Ga (gallium), and Zn (zinc), and a ratio (composition ratio) of In, Ga, and Zn.
  • Such an oxide semiconductor film 302 can be formed using an oxide semiconductor film containing an In—Ga—Zn—O-based semiconductor.
  • a channel-etch TFT having an active layer containing an In—Ga—Zn—O-based semiconductor may be referred to as a “CE-InGaZnO-TFT”.
  • the In—Ga—Zn—O-based semiconductor may be either amorphous or crystalline.
  • a crystalline In—Ga—Zn—O-based semiconductor a crystalline In—Ga—Zn—O-based semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface is preferable.
  • the semiconductor layer 302 may contain another oxide semiconductor instead of the In—Ga—Zn—O-based semiconductor.
  • the semiconductor layer 302 includes, for example, a Zn—O based semiconductor (ZnO), an In—Zn—O based semiconductor (IZO (registered trademark)), a Zn—Ti (titanium) —O based semiconductor ( ZTO), Cd (cadmium) -Ge (germanium) -O based semiconductor, Cd—Pb (lead) —O based semiconductor, CdO (cadmium oxide) —Mg (magnesium) —Zn—O based semiconductor, In— A Sn (tin) -Zn-O-based semiconductor (eg, In 2 O 3 -SnO 2 -ZnO), an In-Ga (gallium) -Sn-O-based semiconductor, or the like may also be included.
  • ZnO Zn—O based semiconductor
  • IZO In—Zn—O based
  • An etch stopper layer 303 is provided so as to cover the semiconductor film 302.
  • Two contact holes CH2 are provided in part of the region of the etch stopper layer 303 overlapping the semiconductor film 302.
  • a source electrode 304 and a drain electrode 305 are provided at a position corresponding to the contact hole CH2 on the semiconductor film 302.
  • the source electrode 304 and the drain electrode 305 are connected to the semiconductor film 302 via the two contact holes CH2. That is, the source electrode 304 and the drain electrode 305 are disposed on the semiconductor film 302 so as to face each other in a direction perpendicular to the stacking direction.
  • the source electrode 304 and the drain electrode 305 are formed of the second conductive film M2.
  • the second conductive film M2 constitutes the wiring 112 and the like in addition to the source electrode 304 and the drain electrode 305 of the TFT 300.
  • the data line 15 (FIG. 2) can be formed by the second conductive film M2.
  • the source electrode 304 and the drain electrode 305 are covered with the passivation film 102.
  • the passivation film 102 is further covered with a planarization film 103 and a passivation film 104.
  • a contact hole CH3 reaching the drain electrode 305 is formed.
  • a wiring 113 is formed on the passivation film 104.
  • a part 113a of the wiring 113 is provided so as to cover the surface of the contact hole CH3 and is electrically connected to the drain electrode 305.
  • the wiring 113 is formed of the third conductive film M3.
  • the wiring 113 is connected to the first electrode portion 4a, the second electrode portion 4b, the shutter body 3 and the like of the shutter portion S. Note that a part 113 a of the wiring 113 may be electrically connected to the transparent conductive film 114 provided on the surface of the passivation film 104.
  • the wiring 113 is covered with a passivation film 105.
  • the configuration of the shutter unit S is as described above.
  • the shutter body 3 has a configuration in which a shutter main body 3b on the translucent substrate 100 side and a metal film 3c are laminated.
  • FIG. 10 is a cross-sectional view illustrating a configuration example near the end of the light transmission film 204.
  • the first substrate 11 and the second substrate 21 are bonded with a sealing material SL at the peripheral edge of the display region 13.
  • a space formed between the two substrates 11 and 21 is sealed with the sealing material SL.
  • the sealing material SL is disposed on the outer peripheral side of the light transmission film 204 so as not to contact the end face 204b of the light transmission film 204. That is, the end surface 204b of the light transmission film 204 is located on the inner side (display area 13 side) than the sealing material SL.
  • the sealing material SL is disposed so as not to overlap the end portion of the light shielding layer 200.
  • the sealing material SL is disposed in an annular shape surrounding the light shielding layer 200.
  • the surface coating film 110 is provided on the entire surface of the translucent substrate 100, and thus the surface coating film 110 overlaps with the sealing material SL when viewed from the direction perpendicular to the translucent substrate 100.
  • the surface coating film 110 can also be arrange
  • a lead-out wiring 115 is formed on the end surface 204 b of the light transmission film 204 at the end of the light shielding layer 200.
  • the lead-out wiring 115 is a part of wiring connected to the TFT 300 formed in the display area 13.
  • the gate electrode 301 or the wiring 111 of the TFT 300 is connected to the extraction wiring 115.
  • a plurality of data lines 15 or gate lines 16 are connected to the extraction wiring 115.
  • at least a part of the wiring connected to the TFT 300 in the display region 13 is drawn to the outside of the display region 13 and the sealing material SL by the lead wiring 115 passing over the end portion of the light shielding layer 200.
  • the lead-out wiring 115 can be connected to at least one of the first conductive film M1, the second conductive film M2, and the third conductive film M3.
  • the film thickness of the light transmission film 204 gradually decreases as the distance from the display area 13 increases at the outer peripheral edge of the display area 13.
  • the surface of the light transmission film 204 at the outer peripheral edge of the display area 13, that is, the end surface 204 b forms an inclined surface with respect to the light transmissive substrate 100.
  • the end face 204b of the light transmissive film 204 is inclined with respect to the surface of the light transmissive substrate 100 so that the height from the light transmissive substrate 100 decreases as the distance from the display region 13 where the pixels are arranged.
  • the angle ⁇ formed between the end face 204b of the light transmissive film 204 and the light transmissive substrate 100 is preferably smaller than 20 degrees.
  • the angle ⁇ can be 3 to 10 degrees, that is, 3 degrees or more and 10 degrees or less.
  • the step formed by the light transmission film 204 becomes large at the outer peripheral edge of the pattern of the light transmission film 204.
  • an end face 204b of the light transmission film 204 is formed as an inclined surface with respect to the light transmitting substrate 100 at the outer peripheral edge portion of the light transmitting film 204, and an angle ⁇ between the inclined surface and the light transmitting substrate 100 is smaller than 20 degrees. can do. This makes it difficult for the wiring (such as the lead-out wiring 115 in FIG. 10) that runs on the light transmission film 204 from the surface of the light-transmitting substrate 100 to be disconnected.
  • a surface coating film 110 is provided on the surface of the translucent substrate 100.
  • the coating properties of the light shielding film 204 can be improved. If the surface coating film is not provided, in the patterning process of the light shielding layer on the substrate, the surface of the substrate in the region where the light shielding layer has been removed is highly likely to be scraped by overetching. In this case, a plurality of needle-like protrusions may be generated on the surface of the light shielding layer and the substrate in the vicinity of the end of the remaining light shielding layer.
  • the substrate is a glass substrate and the light shielding layer includes a coating material such as SOG, protrusions are likely to occur.
  • the surface of the light-transmitting substrate 100 is covered with the surface coating film 110, so that the light-transmitting substrate 100 is formed at the end of the light-transmitting film 204 when the light-transmitting film 204 is etched. You can avoid exposure. Thereby, generation
  • the surface covering film 110 can be formed of a material whose degree of etching with respect to the etching performed at the time of patterning for forming the end portion of the light transmitting film 204 is lower than the material of the end portion of the light transmitting film 204. . This makes it easier to leave the surface coating film 110 in a region in contact with the outer peripheral edge of the light transmission film 204 when the light transmission film 204 is etched.
  • FIG. 11A is a diagram illustrating an example of a region in which the light transmission film 204 is formed when viewed from a direction perpendicular to the translucent substrate 100 (that is, a direction perpendicular to the display screen).
  • FIG. 11B is a plan view of the vicinity of the end of the light shielding layer 200 in FIG. 10 as viewed from a direction perpendicular to the light-transmitting substrate 100.
  • light is observed in the peripheral portion of the translucent substrate 100 (a region indicated by hatching in FIG. 11A) when viewed from a direction perpendicular to the translucent substrate 100 (hereinafter referred to as a plan view).
  • a region (an example of a first region) where the permeable film 204 is not formed is provided.
  • the peripheral edge of the translucent substrate 100 is a region (a region indicated by hatching in FIG. 11A) in contact with the outer peripheral end 100G of the translucent substrate 100 in plan view.
  • the outer peripheral end portion 204G of the light transmissive film 204 is located inside the outer peripheral end portion 100G of the translucent substrate 100 in plan view. That is, in a plan view, the region where the light transmission film 204 is formed (an example of the second region) is disposed inside the outer peripheral end portion 100G of the transmissive substrate 100.
  • the region where the light transmission film 204 is provided is indicated by dot hatching.
  • the outer peripheral end portion 204G of the light transmitting film 204 is disposed inside the outer peripheral end portion 100G of the translucent substrate 100 in a part of the peripheral portion of the translucent substrate 100 (for example, a region where wiring is drawn). Also good. That is, a part of the outer peripheral end part 100G of the translucent substrate 100 and a part of the outer peripheral end part 204G of the light transmissive film 204 may overlap in plan view.
  • the surface coating film 110 is formed in both a region where the light transmission film 204 is not formed (first region) and a region where the light transmission film 204 is formed (second region). That is, the surface coating film 110 is formed to extend from between the light transmissive film 204 and the light transmissive substrate 100 to a region where the light transmissive film 204 is not formed.
  • the surface coating film 110 is formed across the boundary between the outer peripheral end portion 204G of the light transmission film 204, that is, the first region and the second region, in plan view.
  • the surface coating film 110 is provided at a portion in contact with the outer peripheral end of the light transmission film 204 that intersects the lead-out wiring 115 in a region where the light transmission film 204 is not provided in a plan view. ing. As described above, in the region where the light transmission film 204 is removed on the light transmitting substrate 100, the surface coating film 110 is left in a portion in contact with the outer peripheral edge of the light transmission film 204.
  • the lead-out wiring 115 is arranged so as to pass over the outer peripheral end portion of the light transmission film 204 with which the surface coating film 110 is in contact. In other words, the surface coating film 110 is formed at least in a region including the outer peripheral end portion of the light transmission film 204 that intersects the extraction wiring 115.
  • (Production method) 12 to 19 are diagrams illustrating an example of the manufacturing process of the first substrate 11.
  • a translucent substrate 100 is prepared.
  • a SiO 2 film constituting the surface coating film 110 is formed on the translucent substrate 100 by using PECVD.
  • the temperature at the time of film formation can be set to 200 to 350 ° C., for example.
  • An SOG film for forming the light shielding film 201 is formed on the light-transmitting substrate 100 on which the surface coating film 110 is formed by using a spin coating method.
  • the SOG film may be formed using a slit coating method.
  • the SOG film is baked in an atmosphere of 200 to 350 ° C. for about 1 hour.
  • the thickness of the SOG film for the light shielding film 201 can be set to 0.5 ⁇ m to 1.5 ⁇ m, for example.
  • a SiO 2 film is formed on the light-transmitting substrate 100 using a PECVD method so as to cover the light shielding film 201.
  • the temperature at the time of film formation can be set to 200 to 350 ° C., for example.
  • the thickness of the SiO 2 film can be set to 50 to 200 nm, for example.
  • An annealing process is performed on the SOG film and the SiO 2 film in a nitrogen atmosphere.
  • the temperature at which the annealing treatment is performed can be 400 to 500 ° C., for example.
  • the annealing time is, for example, about 1 hour.
  • annealing may be performed in the air (CDA).
  • CDA air
  • the SOG film for forming the light shielding film 201 By subjecting the SOG film for forming the light shielding film 201 to an annealing process in advance, the occurrence of cracks and peeling in the light shielding film 201 is suppressed in the subsequent high-temperature annealing process in TFT manufacturing. Since the SOG film is covered with the SiO 2 film, it is possible to prevent a dark color material such as carbon black from being oxidized and transparentized by annealing.
  • the SOG film and the SiO 2 film are patterned by photolithography.
  • the light shielding film 201 and the first transparent insulating film Cap1 on the upper surface of the light shielding film 201 are formed.
  • the light shielding film 201 and the first transparent insulating film Cap1 can be formed by dry etching using CF 4 gas and O 2 gas.
  • a second transparent insulating film Cap2 The temperature at the time of film formation can be set to 200 to 350 ° C., for example.
  • the thickness of the SiO 2 film can be set to 50 to 200 nm, for example.
  • an SOG film 204S for forming the light transmission film 204 is formed on the second transparent insulating film Cap2 by using a spin coating method.
  • the SOG film 204S may be formed using a slit coating method in addition to the spin coating method.
  • the film thickness of the SOG film 204S can be about 1.0 to 3 ⁇ m, for example.
  • the film thickness of the SOG film 204S can be made at least 0.5 ⁇ m, that is, 0.5 ⁇ m or more thicker than the film thickness of the light shielding film 201 which is the lower SOG film, for example.
  • baking is performed for about 1 hour in an atmosphere of 200 to 350 ° C.
  • the peripheral portion of the outer periphery of the SOG film 204S is removed, and the light transmission film 204 is formed.
  • the film thickness of the SOG film 204S forming the light transmission film 204 is at least twice the sum of the film thickness of the surface coating film 110 and the film thickness of the second transparent insulating film Cap2. Therefore, when the film thickness of the surface coating film 110 (hereinafter abbreviated as Cap0) and the second transparent insulating film (hereinafter abbreviated as Cap2) is extremely smaller than the film thickness of the SOG film 204S, dry etching is performed. The surface of the translucent substrate 100 is shaved, and there is a high possibility that protrusions are generated.
  • the thicknesses of Cap0 and Cap2 can be set to such an extent that the surface of the light-transmitting substrate 100 is not etched by dry etching at the time of patterning the SOG film 204S.
  • the total film thickness of Cap0 and Cap2 can be formed to be 10% to 20% of the film thickness of the SOG film 204S for forming the light transmission film 204.
  • the film thickness of the SOG film 204S is 2000 nm, it is possible to form Cap0 with a thickness of 100 nm and Cap2 with a thickness of 150 nm.
  • the etching rate of the SOG film 204S is 12 to 15 nm / second and the film thickness of the SOG film 204S is 2000 nm will be described. If overetching is 20%, overetching takes about 27 to 33 seconds.
  • the etching rate of the SiO 2 film is 3 to 5 nm / second. In this case, Cap0 and Cap2 are shaved up to about 167 nm in total. If the thicknesses of Cap0 and Cap2 before etching are 100 nm and 150 nm, respectively, Cap2 disappears after etching, but Cap0 remains with a thickness of at least about 83 nm. Thus, if the total film thickness of Cap0 and Cap2 is set to 10% to 20% of the film thickness of the SOG film, SiO 2 remains on the light-transmitting substrate and no protrusion is generated.
  • the surface coating film 110 is left in the remaining end of the SOG film 204S, that is, the region in contact with the end of the light shielding layer 200. It is. That is, the patterning of the SOG film 204S is performed by etching such that the surface coating film 110 remains on the translucent substrate 100.
  • a tapered shape as shown in FIGS. 10 and 13 is formed at the end of the light transmission film 204 by performing patterning using a gray tone mask or patterning without using a mask. Can do.
  • the end surface 204 b of the light transmission film 204 is formed on a slope having an angle with respect to the light transmitting substrate 100.
  • the angle of the end surface 204b with respect to the translucent substrate 100 can be, for example, 3 degrees or more and 10 degrees or less.
  • a SiO 2 film is formed using PECVD so as to cover the light transmission film 204.
  • the temperature at the time of film formation can be set to 200 to 350 ° C., for example.
  • the thickness of the SiO 2 film can be set to 50 to 200 nm, for example.
  • the SiO 2 film is patterned so as SiO 2 film are the same pattern and the light transmitting film 204 in the display area 13.
  • a third transparent insulating film Cap3 is formed on the upper surface of the light transmission film 204 (see FIG. 13).
  • the third transparent insulating film Cap3 can be formed by dry etching using CF 4 gas and O 2 gas.
  • the high temperature annealing process is performed on the third transparent insulating film Cap3 in a nitrogen atmosphere.
  • the annealing temperature can be set to a temperature equal to or higher than the annealing temperature of the oxide semiconductor of the TFT in a later step (for example, 400 to 500 ° C.).
  • the annealing time is, for example, about 1 hour.
  • annealing may be performed in the air (CDA).
  • the SOG film is patterned to form the light transmission film 204, and then the SiO 2 film is formed and patterned to form the third transparent insulating film Cap3.
  • the two layers can be patterned to form the light transmission film 204 and the third transparent insulating film Cap3.
  • a metal film for forming the first conductive film M1 is formed on the third transparent insulating film Cap3 by a sputtering method.
  • the metal film is, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or at least two of these alloys It can be set as the single layer film or laminated film containing these.
  • the metal film is patterned to form the first conductive film M1. In the first conductive film, the thickness of the first conductive film M1 can be set to about 50 to 500 nm, for example.
  • the first conductive film M1 constitutes the gate electrode 301, the wiring 111, the lead-out wiring 115 that is drawn out of the display region through the light shielding layer 200, and the like.
  • the extraction wiring 115 is formed so as to intersect the end portion of the light shielding layer 200 in contact with the surface coating 110 when viewed from the direction perpendicular to the translucent substrate 100.
  • the lead-out wiring 115 is formed so as to extend from the upper surface of the light shielding layer 200 to the surface coating 110 through the end surface 204 b of the light transmission film 204.
  • the gate insulating film 101 is formed so as to cover the first conductive film M1 and the third transparent insulating film Cap3.
  • the gate insulating film 101 can be formed, for example, by forming a SiN x film using PECVD. Further, the gate insulating film 101, a silicon-based inorganic film containing oxygen (SiO 2 film) or may be a layered film of the SiO 2 film and the SiN x film.
  • the thickness of the gate insulating film 101 can be set to 100 to 500 nm, for example.
  • An oxide semiconductor film for forming the semiconductor film 302 is formed over the gate insulating film 101 by a sputtering method.
  • the oxide semiconductor film is patterned to form a semiconductor film 302 in a region corresponding to the TFT 300, that is, a region facing the gate electrode 301.
  • the semiconductor film 302 is subjected to a high temperature annealing treatment in a nitrogen atmosphere in order to stabilize the transistor characteristics.
  • the temperature at which the annealing treatment is performed is 400 to 500 ° C., for example.
  • the annealing time is, for example, about 1 hour.
  • annealing may be performed in the air (CDA).
  • an SiO 2 film is formed by PECVD so as to cover the gate insulating film 101 and the semiconductor film 302, and an etch stopper layer 303 is formed.
  • the thickness of the etch stopper layer 303 is, for example, 100 to 500 nm.
  • two contact holes CH2 are formed in the etch stopper layer 303.
  • the source electrode 304 and the drain electrode 305 reach the semiconductor film 302 through these contact holes CH2.
  • the source electrode 304 and the drain electrode 305 are formed by the second conductive film M2 provided on the etch stopper layer 303.
  • the second conductive film M2 is, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or at least two alloys thereof. It can be set as the single layer film or laminated film which consists of either.
  • the second conductive film M2 is formed by patterning a metal film formed by sputtering using photolithography.
  • the source electrode 304, the drain electrode 305, the wiring 112, a signal line (not shown), and the like can be formed by the second conductive film M2.
  • the thickness of the second conductive film M2 can be set to 50 to 500 nm, for example.
  • a passivation film 102 is formed by forming a SiO 2 film using PECVD so as to cover the second conductive film M2 and the etch stopper layer 303.
  • the thickness of the passivation film 102 can be set to 100 to 500 nm, for example.
  • a photosensitive resin film is formed using a spin method so as to cover the passivation film 102, and a planarizing film 103 is formed.
  • the thickness of the planarizing film 103 can be set to 1.0 to 3 ⁇ m, for example.
  • a SiN x film is formed by PECVD so as to cover the planarizing film 103, and a passivation film 104 is formed.
  • the thickness of the passivation film 104 is, for example, 100 to 500 nm.
  • the passivation film 104, the planarization film 103, and the passivation film 102 are etched to form a contact hole CH3 that reaches the drain electrode 305 from the surface of the passivation film 104.
  • the transparent conductive film 114 is formed on the surface of the passivation film 104 and in the vicinity of the contact hole CH3 by using a sputtering method.
  • a third conductive film M3 for the wirings 113a and 113 is formed on the passivation film 104.
  • the third conductive film M3 is, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or at least two alloys thereof. It can be formed by a single layer film or a laminated film including any of the above.
  • the third conductive film M3 is formed by forming a metal film by sputtering and patterning by photolithography.
  • the third conductive film M3 forms wirings 113 and 113a in regions that do not overlap with the light transmission region A.
  • a SiN x film is formed on the passivation film 104 by a PECVD method so as to cover the wiring 113, the transparent conductive film 114, and the like, thereby forming a passivation film 105.
  • the thickness of the passivation film 105 is, for example, 100 to 500 nm. Then, the passivation film 105 is etched to form a contact hole CH4 reaching the transparent conductive film 114 from the surface of the passivation film 105.
  • a resist R is applied to a region including at least the light transmission region A by using, for example, a spin coating method.
  • an amorphous silicon (a-Si) layer is formed so as to cover the resist R using PECVD.
  • a film is formed so as to cover both the surface and the side surface of the resist R.
  • the thickness of the a-Si layer to be formed is, for example, 200 to 500 nm.
  • the first electrode portion 4a, the second electrode portion 4b, the shutter beam 5 (not shown in FIG. 18), and the shutter body 3b are formed by patterning the a-Si layer using photolithography.
  • the 1st electrode part 4a and the 2nd electrode part 4b are comprised by the part formed in the side surface of the resist R.
  • a metal film 3c is provided on the upper layer of the shutter body 3b. Thereby, the shutter body 3 is formed.
  • the metal film 3c is, for example, any of aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or at least two alloys thereof. It can be formed of a metal film containing these.
  • the metal film 3c is formed by a sputtering method.
  • the resist R is stripped using a spin method.
  • the shutter body 3 is arranged in a state of being floated with a gap from the passivation film 105.
  • the shutter body 3 is supported by a shutter beam anchor 8 (not shown) via a shutter beam 5 (not shown).
  • FIG. 20 is a diagram showing an outline of the flow of the above manufacturing method.
  • the surface coating film 110 is formed on the translucent substrate 100 (S1), and the material constituting the light shielding layer 200 is applied (S2).
  • a coating solution for the SOG film 204S for constituting the light transmission film 204 is applied in S2.
  • the applied coating solution is annealed (S3) and patterned (S4).
  • the etching rate and the film thickness of the surface coating film 110 can be set so that the surface coating film 110 remains in the region where the SOG film 204S is removed. Accordingly, the generation of a plurality of needle-like protrusions on the surfaces of the light-transmitting substrate 100 and the light shielding layer 200 in the vicinity of the end portion of the light shielding layer 200 is suppressed.
  • a conductor film is formed on the light shielding layer 200, and the metal wiring is patterned (S5).
  • a wiring over the end portion of the light shielding layer 200 is formed.
  • disconnection and high resistance are unlikely to occur.
  • the occurrence of line defects is reduced.
  • the yield is improved and the production cost is reduced.
  • the light shielding film 201 is formed so as to cover the display area 13 other than the light transmission area A.
  • the light shielding film 201 may be provided at least in a region where the TFT 300 is formed. Thereby, it can suppress that TFT300 is exposed to the external light which approached from the visual recognition side of the display apparatus 10.
  • the light transmission film 204 is provided so as to cover the light shielding film 201.
  • the light transmission film 204 may be provided in the same layer as the light shielding film 201.
  • the surface coating film 110 is formed on the entire surface of the translucent substrate 100.
  • the surface coating film 110 can be formed in a region including at least the end portion of the light shielding layer 200 on the surface of the translucent substrate 100. Thereby, generation
  • At least one of the first transparent insulating film Cap1, the second transparent insulating film Cap2, and the third transparent insulating film Cap3 can be omitted.
  • the manufacturing process can be simplified. Thereby, manufacturing cost can be reduced.
  • each of the first transparent insulating film Cap1, the second transparent insulating film Cap2, and the third transparent insulating film Cap3 is a silicon-based inorganic film (SiO 2 film) containing oxygen, but also containing nitrogen. It may be a silicon nitride film (SiN x film) or a laminated film thereof.
  • the first transparent insulating film Cap1, the second transparent insulating film Cap2, and the third transparent insulating film Cap3 are formed using the PECVD method, they may be formed using a sputtering method.
  • FIG. 21 is a cross-sectional view illustrating a configuration example of the display device according to the second embodiment.
  • a display device 10a shown in FIG. 21 is a liquid crystal display device.
  • the display device 10 a includes an active matrix substrate 40 on which the TFT 300 is disposed, a counter substrate 51 facing the active matrix substrate 40, and a liquid crystal layer 50 sealed between the active matrix substrate 40 and the counter substrate 51.
  • a backlight (not shown) is disposed on the side of the active matrix substrate 40 opposite to the liquid crystal layer 50.
  • the active matrix substrate 40 includes a substrate 41 (an example of an insulating substrate).
  • a surface coating film 42 that covers the surface of the substrate 41 is provided on the substrate 41.
  • a light shielding film 201, a first transparent insulating film Cap1, a second transparent insulating film Cap2, a light transmission film 204, and a third transparent insulating film Cap3 are stacked. These layers can be formed in the same manner as in the first embodiment.
  • the TFT 300 includes a gate electrode 301, a gate insulating film 101, a semiconductor film 302, an etch stopper layer 303, a source electrode 304, and a drain electrode 305.
  • the TFT 300 can be configured in the same manner as in the first embodiment.
  • the TFT 300 including the source electrode 304 and the drain electrode 305 is covered with the passivation film 102.
  • the passivation film 102 is further covered with a planarizing film 103.
  • a contact hole CH 3 reaching the drain electrode 305 is formed in the passivation film 102 and the planarization film 103.
  • a pixel electrode 19 is formed on the passivation film 104. A part of the pixel electrode 19 is provided so as to cover the surface of the contact hole CH3, and is electrically connected to the drain electrode 305.
  • the pixel electrode 19 is formed of the third conductive film M3.
  • the active matrix substrate 40 may be provided with other members such as a light distribution film and a polarizing film provided so as to be in contact with the liquid crystal layer 50, for example.
  • the counter substrate 51 has a substrate 53. On the substrate 53, the color filter 52, the counter electrode (common electrode) 20, and the black matrix 56 are arranged.
  • the counter electrode 20 is provided at a position facing the pixel electrode 19 through the liquid crystal layer 50.
  • the color filter layer 52 is disposed at a position facing each pixel.
  • a black matrix 56 is arranged at a position surrounding each pixel. That is, the black matrix 56 is provided at a position corresponding to a boundary portion between adjacent pixels.
  • the black matrix 56 is provided in a region overlapping the data line D and the gate line G when viewed from the direction perpendicular to the substrate 41. Further, the black matrix 56 may be provided in a region overlapping with the TFT 400.
  • other members such as a light distribution film and a polarizing film provided so as to be in contact with the liquid crystal layer 50 may be provided on the counter substrate 51.
  • the light shielding film 201 can be provided in a region overlapping with the black matrix 56 of the counter substrate 51 when viewed from the direction perpendicular to the substrate.
  • the light shielding film 201 can be provided in a region overlapping with the data line D and the gate line G.
  • the light shielding film 201 can be provided in a region overlapping with the TFT 300. Thereby, the light incident through the substrate 41 can be prevented from being reflected by the TFT 300 or the metal of the wiring. As a result, display quality is improved.
  • the thickness of the light transmission film 204 it is easy to increase the thickness of the light transmission film 204 by forming the light transmission film 204 from a coating material. Therefore, for example, when the light shielding film 201 is formed of a material having low resistance, generation of parasitic capacitance between the light shielding film 201 and a conductor in the TFT 300 or the wirings 111 and 112 on the light transmission film 204 can be suppressed. it can. In addition, by forming the light transmission film 204 with a coating material, it is easy to reduce a step due to the light shielding film 201 and to flatten the surface of the film covering the light shielding film 201.
  • FIG. 22 is a cross-sectional view showing a configuration example near the end of the light transmission film 204.
  • the active matrix substrate 40 and the counter substrate 51 are bonded to each other at the periphery of the substrates 41 and 53 with a seal material SL.
  • the liquid crystal filled between the substrates 41 and 53 is sealed with the sealing material SL. That is, the liquid crystal layer 50 is sealed with the sealing material SL provided between the active matrix substrate 41 and the counter substrate 51.
  • the end of the light transmission film 204 can be configured in the same manner as the end of the light transmission film 204 of the first embodiment.
  • a lead wiring 115 is formed on the end face 204 b at the end of the light transmission film 204.
  • the lead wiring 115 is a part of the wiring connected to the TFT 300.
  • the data line D or other wiring connected to the source electrode 46 of the TFT 300 is connected to the extraction wiring 115.
  • at least a part of the wiring connected to the TFT 300 is drawn out of the sealing material SL by the lead-out wiring 115 passing over the end portion of the light transmission film 204.
  • the film thickness of the light transmission film 204 is gradually reduced at the outer peripheral edge as the distance from the display area increases. That is, the end surface 204b of the light transmission film 204 is inclined with respect to the surface of the substrate 41 so that the height from the substrate 41 decreases as the distance from the display region where the pixels are arranged.
  • the angle ⁇ formed between the end face 204b of the light transmission film 204 and the substrate 41 is preferably smaller than 20 degrees.
  • the angle ⁇ is more preferably 3 degrees or more and 10 degrees or less. This makes it difficult for the wiring (such as the lead-out wiring 115 in FIG. 22) that runs on the light transmission film 204 from the surface of the substrate 41 to be disconnected.
  • the surface of the substrate 41 is covered with the surface coating film 42 so that the substrate 41 is not exposed at the end of the light transmission film 204 when the light transmission film 204 is etched. Can be. Thereby, generation
  • the surface coating film 42 can be formed of a material whose degree of etching with respect to the etching performed at the time of patterning for forming the end of the light transmission film 204 is lower than that of the light transmission film 204. This makes it easier to leave the surface coating film 42 in a region in contact with the end of the light transmission film 204 when the light transmission film 204 is etched.
  • the light transmission film 204 can be formed of a coating material, for example.
  • the coating material the same coating material as that of Embodiment 1 can be used.
  • FIG. 23 is a diagram illustrating a configuration example of the display device 10a illustrated in FIGS. 21 and 22.
  • the display device 10a is provided with a plurality of gate lines (scanning lines) G and a plurality of data lines (source lines) D arranged so as to intersect the gate lines G.
  • the gate line G is connected to the gate driver 55, and the data line D is connected to the data driver 54.
  • the gate line G can be formed by, for example, the first conductive film M1 in the same layer as the gate electrode 301 shown in FIG.
  • the data line D can be formed by, for example, the second conductive film M2 in the same layer as the source electrode 304 and the drain electrode 305 shown in FIG.
  • a pixel P is provided at each intersection of the data line D and the gate line G.
  • Each pixel P includes a TFT 300 and a pixel electrode 19 connected to the TFT 300.
  • the gate line G is connected to the gate of the TFT 300
  • the data line D is connected to the source of the TFT 300
  • the pixel electrode 19 is connected to the drain of the TFT 300.
  • regions of a plurality of pixels P are formed in each region partitioned in a matrix by the data lines D and the gate lines G.
  • a region where the pixel P is formed is a display region.
  • the display device 10a of this embodiment can be applied to, for example, a see-through type liquid crystal display in which an object on the back side of the liquid crystal display can be seen through the liquid crystal display. Even in a see-through type liquid crystal display, it is useful to form a light shielding layer on the display viewing side of the conductive film in order to prevent external light entering the display device from the display viewing side from being reflected by the conductive film such as the gate electrode. Because.
  • This light shielding layer can be formed by the light shielding film 201 and the light transmission film 204 in the above-described embodiment.
  • the light shielding film 201 can be omitted.
  • the present invention can also be applied to liquid crystal displays other than the see-through type.
  • FIG. 24 is a cross-sectional view illustrating a configuration example of the display device according to the third embodiment.
  • the display device 10b shown in FIG. 24 is a bottom emission type organic electroluminescence display (organic EL display).
  • the display device 10b includes an active matrix substrate 70.
  • the active matrix substrate 70 includes a substrate 71 (an example of an insulating substrate), a TFT 300 arranged in a matrix on the substrate 71, and an organic EL element 60 connected to the TFT 300.
  • a sealing substrate is provided so as to face the substrate 71 with an adhesive layer covering the organic EL element 60 interposed therebetween. Thereby, the organic EL element 60 is sealed between the substrate 71 and the sealing substrate.
  • the active matrix substrate 70 has a configuration in which a surface coating film 72, a light shielding layer 200, a TFT 300, and an organic EL element 60 are sequentially laminated on a substrate 71.
  • the light shielding layer 200 includes a light shielding film 201, a first transparent insulating film Cap1, a second transparent insulating film Cap2, a light transmission film 204, and a third transparent insulating film Cap3.
  • the TFT 300 includes a gate electrode 301, a semiconductor film 302, an etch stopper layer 303, a source electrode 304, and a drain electrode 305.
  • the light shielding layer 200 and the TFT 300 can be configured in the same manner as in the first or second embodiment.
  • wirings 111 and 112 are provided in the upper layer of the light transmission film 204.
  • a plurality of gate lines and a plurality of data lines intersecting with the gate lines are provided in the upper layer of the light transmission film 204.
  • a gate line driving circuit for driving the gate line is connected to the gate line
  • a signal line driving circuit for driving the data line is connected to the data line.
  • Pixels are arranged at positions corresponding to the intersections of the gate lines and the data lines.
  • Each pixel is provided with a TFT 300 connected to the gate line and the data line. Pixels are arranged in a matrix.
  • the pixels include pixels that emit red (R) light, pixels that emit blue (B) light, and pixels that emit green (G) light.
  • a contact hole CH3 reaching the drain electrode 305 is formed.
  • a first electrode 61 of the organic EL element 60 is formed on the planarizing film 103. A part of the first electrode 61 is provided so as to cover the surface of the contact hole CH3, and is electrically connected to the drain electrode 305.
  • the first electrode 61 can be formed of, for example, a third conductive film M3.
  • the edge cover 73 is formed on the planarizing film 103 so as to cover the end portion of the first electrode 61.
  • the edge cover 73 is insulated to prevent the first electrode 61 and the second electrode 66 from being short-circuited when the organic EL layer 67 becomes thin or the electric field concentration occurs at the end of the first electrode 61. Is a layer.
  • the edge cover 73 is provided with an opening 73A for each pixel.
  • the opening 73A of the edge cover 73 becomes a light emitting area of each pixel.
  • each pixel is partitioned by the edge cover 73 having insulating properties.
  • the edge cover 73 also functions as an element isolation film.
  • the organic EL element 20 is a light emitting element that can emit light with high luminance by low voltage direct current drive, and includes a first electrode 61, an organic EL layer 67, and a second electrode 66 in this order.
  • the first electrode 61 is a layer having a function of injecting (supplying) holes into the organic EL layer 67.
  • the organic EL layer 27 is arranged between the first electrode 61 and the second electrode 66 from the first electrode 61 side, from the hole injection layer / hole transport layer 62, the light emitting layer 63, the electron transport layer 64, and the electron injection layer 65.
  • the first electrode 61 is an anode and the second electrode 66 is a cathode.
  • the first electrode 61 may be a cathode and the second electrode 66 may be an anode.
  • the hole injection layer / hole transport layer 62 has both a function as a hole injection layer and a function as a hole transport layer.
  • the hole injection layer / hole transport layer 62 is uniformly formed on the entire display region of the active matrix substrate 70 so as to cover the first electrode 61 and the edge cover 73.
  • the hole injection layer / hole transport layer 62 in which the hole injection layer and the hole transport layer are integrated is provided.
  • the present invention is not limited to this, and the hole injection layer and the hole transport layer 62 are provided.
  • the transport layer may be formed as a layer independent of each other.
  • a light emitting layer 63 is formed corresponding to each pixel so as to cover the opening 73 ⁇ / b> A of the edge cover 73.
  • the light emitting layer 63 is a layer having a function of emitting light by recombining holes injected from the first electrode 61 side with electrons injected from the second electrode 66 side.
  • the light emitting layer 63 includes a material having high light emission efficiency such as a low molecular fluorescent dye or a metal complex.
  • the electron transport layer 64 is a layer having a function of increasing the electron transport efficiency from the second electrode 66 to the light emitting layer 63B.
  • the electron injection layer 65 is a layer having a function of increasing the efficiency of electron injection from the second electrode 66 to the light emitting layer 63.
  • the second electrode 66 is a layer having a function of injecting electrons into the organic EL layer 67.
  • the electron transport layer 64, the electron injection layer 65, and the second electrode 66 are uniformly formed over the entire display region in the active matrix substrate 70.
  • the electron transport layer 64 and the electron injection layer 65 are provided as independent layers.
  • the present invention is not limited to this, and a single layer in which the two are integrated (that is, an electron) It may be provided as a transport layer / electron injection layer).
  • the organic EL layer 67 may further include a carrier blocking layer and other layers as necessary.
  • the light shielding film 201 is disposed at a position overlapping the edge cover 73 when viewed from the direction perpendicular to the substrate 71. That is, the light shielding film 201 is provided in a region other than the light emitting region of each pixel.
  • the light shielding film 201 can be provided in a region overlapping with a wiring such as a data line or a gate line. Further, the light shielding film 201 can be provided in a region overlapping with the TFT 300. Thereby, the light incident through the substrate 71 can be prevented from being reflected by the TFT 300 and the metal of the wiring. As a result, display quality is improved.
  • the light-transmitting film 204 can be formed of a coating material as in the first or second embodiment.
  • FIG. 25 is a cross-sectional view showing a configuration example near the end of the light transmission film 204.
  • the active matrix substrate 70 and the sealing substrate 75 are disposed to face each other with the adhesive layer 76 interposed therebetween. That is, the active matrix substrate 70 and the sealing substrate 75 are bonded by the adhesive layer 76 that covers the organic EL element 60.
  • the end of the light transmission film 204 can be configured in the same manner as the end of the light transmission film 204 of the first or second embodiment.
  • a lead wiring 115 is formed on the end face 204 b at the end of the light transmission film 204.
  • the end surface 204b of the light transmission film 204 is inclined with respect to the surface of the substrate 71 so that the height from the substrate 71 becomes smaller as the distance from the display area where the pixels are arranged.
  • the angle ⁇ formed between the end face 204b of the light transmission film 204 and the substrate 71 is preferably smaller than 20 degrees.
  • the angle ⁇ is more preferably 3 degrees or more and 10 degrees or less. This makes it difficult for the wiring (such as the lead-out wiring 115 in FIG. 25) that runs on the light transmission film 204 from the surface of the substrate 71 to be disconnected.
  • the surface of the substrate 71 is covered with the surface coating film 72, so that the substrate 71 is formed at the end of the light transmission film 204 when the light transmission film 204 is etched. You can avoid exposure. Thereby, generation
  • the materials of the surface coating film 42 and the light transmission film 204 can be the same as those in the first or second embodiment.
  • This light shielding layer can be formed by the light shielding film 201 and the light transmission film 204 described above.
  • the light shielding film 201 may not be provided.
  • the present invention can also be applied to a top emission type organic EL display.
  • the semiconductor film 302 of the TFT 300 is formed using a compound containing indium (In), gallium (Ga), zinc (Zn), and oxygen (O) (In—Ga—Zn—O).
  • the semiconductor layer of the TFT 300 includes a compound containing indium (In), tin (Tin), zinc (Zn), and oxygen (O) (In—Tin—Zn—O), indium (In), aluminum (Al ), Zinc (Zn), and a compound containing oxygen (O) (In—Al—Zn—O) or the like.
  • the present invention can be used for display devices, for example.
  • a Light transmission region P Pixel S Shutter 41 Substrate 42, 72, 110 Surface coating film 100 Translucent substrate (an example of an insulating substrate) 200 light shielding layer 201 light shielding film 204 light transmission film 300 thin film transistor (TFT) 302 Semiconductor film Cap1 First transparent insulating film Cap2 Second transparent insulating film Cap3 Third transparent insulating film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

基板とＴＦＴの間に設けられた絶縁膜又は基板の表面に、突起物が生成されることを抑える。アクティブマトリクス基板は、絶縁基板（１００）と、絶縁基板の表面の少なくとも一部を覆う表面被覆膜（１１０）と、表面被覆膜を含む絶縁基板上に設けられた絶縁性光透過膜（２０４）と、ゲート線と、ゲート絶縁膜と、薄膜トランジスタと、データ線と、引き出し配線（１１５）と備える。絶縁基板の周縁部には、絶縁性光透過膜が設けられていない領域が形成される。引き出し配線は、絶縁基板に垂直な方向から見て、絶縁性光透過膜の外周端部と交差するように設けられる。表面被覆膜は、絶縁性光透過膜が設けられていない領域において、絶縁性光透過膜の外周端部に接する部分にも設けられている。

Description

アクティブマトリクス基板、表示装置及び製造方法
　本発明は、薄膜トランジスタが配置されるアクティブマトリクス基板、及びそれを用いた表示装置に関する。
　表示装置には、基板上にマトリクス状に配置された薄膜トランジスタを備えるものがある。近年、薄膜トランジスタとして、高移動度を有し、かつリーク電流が低いといった特徴を持つ酸化物半導体が用いられるようになっている。酸化物半導体で構成される薄膜トランジスタを備えるアクティブマトリクス基板は、利用範囲が広がっている。例えば、高精細が必要とされる液晶ディスプレイや、電流駆動で薄膜トランジスタの負荷が大きい有機ＥＬディスプレイ、及び、高速でシャッターの動作を動作することが必要なＭＥＭＳディスプレイ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ　Ｄｉｓｐｌａｙ）等に、利用される。
　例えば、下記特許文献１には、透過型のＭＥＭＳディスプレイが開示されている。このＭＥＭＳディスプレイでは、薄膜トランジスタを備えた第１基板に、ＭＥＭＳからなる複数のシャッターが複数の画素にそれぞれ対応してマトリクス状に配列される。第２基板の第１基板側に積層された遮光膜には、画素に対応してマトリクス状に並ぶ複数の開口部が設けられる。シャッターが移動することにより、開口部を開閉し、バックライトユニットから表示面へ光を透過させたり遮断したりする。
特開２０１３－５０７２０号公報
　アクティブマトリクス基板の構成として、絶縁基板の上に絶縁性の光透過膜を形成し、その上に、各画素に対応する薄膜トランジスタを積層する構成が本願発明者らによって検討されている。この構成では、光透過膜をパターニングする工程で、エッチングされた光透過膜の端部付近において、光透過膜及び基板の表面に複数の針状の突起物（剣山状の突起物）が生成され得ることが本願発明者によって見いだされた。このような突起物は、光透過膜の上に積層される部材に影響を与える。例えば、突起物の上に配線が積層されると、配線の高抵抗化や断線等が生じる恐れがある。
　また、酸化物半導体を用いた薄膜トランジスタ特性を安定させるためには、酸化物半導体層のデポ後に４００℃以上の温度で、たとえば１時間程度、高温アニール処理（以下、４００℃以上のアニール処理を高温アニール処理という）を行うとよい。アモルファスシリコンを薄膜トランジスタとして用いた場合、アクティブマトリクス基板の形成過程における最高温度はせいぜい３００℃～３３０℃（窒化シリコンやアモルファスシリコンをデポするときの温度）であるが、酸化物半導体を用いたアクティブマトリクス基板の形成過程においては、この高温アニールの温度が最高温度となる。さらに、例えば、１時間程度といった長時間で高温アニール処理が行われるため、従来のアクティブマトリクス基板の形成するときには現れなかった問題が発生しやすい。例えば、上記の針状の突起物が生じた状態で、高温アニールを行うと、光透過膜の剥がれやクラックが生じやすくなる。そのため、上記の問題は、酸化物半導体で構成される薄膜トランジスタを用いる場合に、顕著に現れる。
　このような課題は、例えば、液晶ディスプレイ又は有機ＥＬディスプレイ等、基板上に形成された絶縁層の上に薄膜トランジスタを配置する構成を有する表示装置において生じ得る。
　そのため、本願は、基板と薄膜トランジスタの間に設けられた絶縁層又は基板の表面に、突起物が生成されるのを抑えることができる表示装置を開示する。
　本発明の一実施形態に係るアクティブマトリクス基板は、絶縁基板と、前記絶縁基板の表面の少なくとも一部を覆う表面被覆膜と、前記表面被覆膜を含む前記絶縁基板上に設けられた絶縁性光透過膜と、前記絶縁性光透過膜の上に設けられたゲート線と、前記ゲート線の上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に前記ゲート線と交差するように設けられたデータ線と、前記ゲート線及び前記データ線の各交点に対応する位置に設けられる薄膜トランジスタと、前記ゲート線又は前記データ線と電気的に接続された引き出し配線と備える。前記表面被覆膜は、前記絶縁基板と前記絶縁性光透過膜との間に設けられる。前記絶縁基板の周縁部には、前記絶縁性光透過膜が設けられていない領域が形成される。前記引き出し配線は、前記絶縁基板に垂直な方向から見て、前記絶縁性光透過膜の外周端部と交差するように設けられる。前記表面被覆膜は、前記絶縁性光透過膜が設けられていない前記領域において、前記絶縁性光透過膜の外周端部に接する部分にも設けられている。
　本願開示の表示装置によれば、基板と薄膜トランジスタの間に設けられた絶縁層又は基板の表面に、突起物が生成されるのを抑えることができることができる。
図１は、表示装置の概略構成を示す斜視図である。 図２は、表示装置の等価回路図である。 図３は、シャッター部の斜視図である。 図４は、シャッター部の動作を説明する平面図である。 図５は、図４のＶ－Ｖ線における断面図である。 図６は、シャッター部の動作を説明する平面図である。 図７は、図６のＶＩＩ－ＶＩＩ線における断面図である。 図８は、第１基板の断面図である。 図９は、遮光膜を示す平面図である。 図１０は、光透過膜の周縁部を示す断面図である。 図１１Ａは、基板に垂直な方向から見た場合の光透過膜の形成領域の一例を示す図である。 図１１Ｂは、図１０における遮光層の端部付近を基板に垂直な方向から見た平面図である。 図１２は、第１基板の製造方法を示す説明図である。 図１３は、第１基板の製造方法を示す説明図である。 図１４は、第１基板の製造方法を示す説明図である。 図１５は、第１基板の製造方法を示す説明図である。 図１６は、第１基板の製造方法を示す説明図である。 図１７は、第１基板の製造方法を示す説明図である。 図１８は、第１基板の製造方法を示す説明図である。 図１９は、第１基板の製造方法を示す説明図である。 図２０は、図１２～図１９に示す製造方法のフローの概略を示す図である。 実施形態２における表示装置の構成例を示す断面図である。 図２２は、図２１に示す光透過膜の端部付近の構成例を示す断面図である。 図２３は、図２３は、図２１及び図２２に示す表示装置の構成例を示す図である。 図２４は、実施形態３における表示装置の構成例を示す断面図である。 図２５は、図２４に示す光透過膜の端部付近の構成例を示す断面図である。
　本発明の一実施形態に係るアクティブマトリクス基板は、絶縁基板と、前記絶縁基板の表面の少なくとも一部を覆う表面被覆膜と、前記表面被覆膜を含む前記絶縁基板上に設けられた絶縁性光透過膜と、前記絶縁性光透過膜の上に設けられたゲート線と、前記ゲート線の上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に前記ゲート線と交差するように設けられたデータ線と、前記ゲート線及び前記データ線の各交点に対応する位置に設けられる薄膜トランジスタと、前記ゲート線又は前記データ線と電気的に接続された引き出し配線と備える。前記表面被覆膜は、前記絶縁基板と前記絶縁性光透過膜との間に設けられる。前記絶縁基板の周縁部には、前記絶縁性光透過膜が設けられていない領域が形成される。前記引き出し配線は、前記絶縁基板に垂直な方向から見て、前記絶縁性光透過膜の外周端部と交差するように設けられる。前記表面被覆膜は、前記絶縁性光透過膜が設けられていない前記領域において、前記絶縁性光透過膜の外周端部に接する部分にも設けられている。
　上記構成によれば、絶縁基板上において、絶縁性光透過膜が設けられていない領域おいて、絶縁性光透過膜の端部に接する部分に表面被覆膜が設けられる。すなわち、絶縁基板上で絶縁性光透過膜が除去された領域において、絶縁性光透過膜の端部に接する部分に表面被覆膜が残される。絶縁性光透過膜を除去する工程において、仮に絶縁性光透過膜の端部に接する部分に表面被覆膜がなく、オーバーエッチ等で基板表面が削られた場合、基板又は絶縁性光透過膜の表面に突起物が生成されやすくなる。そこで、上記構成のように、絶縁性光透過膜の端部に接する領域に表面被覆膜を残すことで、このような突起物の生成が抑えられる。この表面被覆膜が接する部分の絶縁性光透過膜の端部をまたぐように、引き出し配線が設けられる。そのため、絶縁性光透過膜の端部の上を通って外側へ引き出される引き出し配線が、突起物によって高抵抗化又は断線することが生じにくくなる。その結果、絶縁性光透過膜の上に積層される素子群の動作の不具合の発生を抑えることができる。
　前記絶縁性光透過膜は、一部に遮光領域を含んでもよい。前記遮光領域は、前記絶縁基板に垂直な方向から見て、前記ゲート線と前記データ線に重畳する領域に少なくとも設けることができる。これにより、絶縁基板と薄膜トランジスタとの間に、絶縁基板を透過する光の選択的に遮断する遮光層を形成することができる。
　前記遮光領域は、前記表面被覆膜と前記絶縁性光透過膜との間に設けられる遮光膜によって形成してもより。この場合、前記遮光膜は、複数の開口部を有する構成とすることができる。この構成により、遮光膜によって生じる段差を絶縁性光透過膜により緩和することができる。そのため、遮光膜を覆う膜の表面を平坦化することが容易になる。また、絶縁性光透過膜により、絶縁性光透過膜の上に積層される部材と遮光膜との距離を確保することが容易になる。
　前記絶縁性光透過膜の端面は、前記画素が配置される領域から離れるに従って、前記絶縁基板の表面からの高さが低くなる斜面を形成してもよい。これにより、絶縁性光透過膜の端部の段差を緩やかにすることができる。その結果、絶縁性光透過膜の上に積層される部材に対する段差の影響を緩和することができる。
　前記絶縁性光透過膜の端面と前記絶縁基板との間のなす角は、例えば、３～１０度とすることができる。これにより、基板の表面から絶縁性光透過膜上に乗り上げる配線等の断線を効果的に抑制することができる。
　前記表面被覆膜は、前記絶縁性光透過膜のパターニング時に行われるエッチングに対してエッチングされる度合いが、前記絶縁性光透過膜より低い材料で形成することができる。これにより、絶縁性光透過膜のパターニング時に、表面被覆膜をより確実に残すことができる。前記表面被覆膜は、例えば、ＳｉＯ２により構成することができる。
　前記絶縁性光透過膜は、ＳＯＧ膜により構成することができる。これにより、絶縁性光透過膜の表面を平坦化することが容易になる。また、ＳＯＧ膜の材料には、基板の上に形成した場合に突起物を発生させやすいものがあるが、表面被覆膜が設けられるので、ＳＯＧ膜で絶縁性光透過膜を形成した場合であっても、突起物の発生を効果的に抑制できる。
　前記薄膜トランジスタは、酸化物半導体を含む構成とすることができる。酸化物半導体を用いた薄膜トランジスタ特性を安定させるため、酸化物半導体層のデポ後に４００℃以上の温度で、たとえば１時間程度、高温アニール（以下、４００℃以上のアニール処理を高温アニールという）が施されることがある。上記の突起物が生成された状態で高温アニールを行うと、光透過膜の剥がれやクラックが生じやすくなる。上記構成では、突起物の生成が抑えられるので、絶縁性光透過膜の上に積層される酸化物半導体の高温アニール工程において、絶縁性光透過膜にクラック又は剥がれが生じにくくなる。
　上記アクティブマトリクス基板を備えた表示装置も、本発明の実施形態に含まれる。例えば、ＭＥＭＳディスプレイ、液晶ディスプレイ、又は有機エレクトロルミネッセンスディスプレイ等に、上記アクティブマトリクス基板を用いることができる。
　前記表示装置は、前記表面被覆膜と前記絶縁性光透過膜との間に設けられ、かつ、複数の開口部を有する遮光膜と、前記薄膜トランジスタよりも上層に形成されたシャッター機構と、前記シャッター機構を挟んで前記基板と対向するように配置されたバックライトと、をさらに備えることができる。前記シャッター機構は、前記遮光膜に設けられた前記開口部を透過するバックライトの光の光量を制御するシャッター体を有することができる。これにより、メカニカルシャッターの動作を制御して、表示する光を制御するＭＥＭＳディスプレイを構成することができる。絶縁基板と絶縁性光透過膜との間に、遮光膜を設けることで、表示特性を向上させることができる。また、絶縁性光透過膜の上に積層される配線の断線又は高抵抗化の発生が抑えられる。
　前記表示装置は、前記アクティブマトリクス基板に対向する対向基板と、
　前記アクティブマトリクス基板と前記対向基板との間に設けられる液晶層とをさらに備えてもよい。これにより、液晶表示装置を構成することができる。
　前記表示装置は、前記薄膜トランジスタに接続される有機ＥＬ素子をさらに備えてもよい。これにより、有機エレクトロルミネッセンスディスプレイを構成することができる。
　マトリクス状に配置された薄膜トランジスタを有するアクティブマトリクス基板の製造方法も本発明の実施形態の一つである。前記製造方法は、絶縁基板の表面の少なくとも一部を覆う表面被覆膜を形成する工程と、前記表面被覆膜を含む前記基板上に絶縁性光透過膜層を形成する工程と、前記絶縁性光透過膜の上に、前記薄膜トランジスタを形成する工程と、前記絶縁性光透過膜の上に前記薄膜トランジスタに電気的に接続される配線を形成する工程と、前記配線に電気的に接続され、前記絶縁基板の周縁部において、前記基板に垂直な方向から見て前記絶縁性光透過膜の端部と交差する引き出し配線を形成する工程とを有する。前記絶縁性光透過膜を形成する工程では、前記絶縁性光透過膜のパターニングにおいてエッチング処理が行われる。前記エッチング処理では、前記アクティブマトリクス基板の周縁部において前記絶縁性光透過膜が除去される第１領域と、前記絶縁性光透過膜が残る第２領域とが形成される。また、前記エッチング処理では、前記表面被覆膜は、前記第１領域において前記第２領域を形成する前記絶縁性光透過膜の外周端部の近辺に少なくとも残るようエッチングが行われる。前記引き出し配線の形成工程において、前記絶縁性光透過膜の外周端部と交差するように前記引き出し配線が形成される。
　前記絶縁性光透過膜の遮光領域は、前記絶縁基板に垂直な方向から見て、前記薄膜トランジスタと重なる位置に設けることができる。
　上記構成において、絶縁基板を通って入射する外光は、遮光領域で遮断され、薄膜トランジスタに到達するのが抑制される。従って、外光によって薄膜トランジスタの閾値特性等が劣化するのを抑制することができる。
　前記遮光領域は、前記絶縁基板と垂直な方向から見て、前記複数の画素が配置される領域のうち前記光透過領域を除いた領域に配置することができる。
　これにより、絶縁基板側から入射される光を、より効率的に遮断することができる。また、絶縁基板からアクティブマトリクス基板に進入する外光が、アクティブマトリクス基板の配線又は薄膜トランジスタ等の金属膜で反射されて表示視認側に反射されるのが抑制される。そのため、外光の反射によるコントラストの低下を抑制することができる。
　前記シャッター機構は、例えば、印加される電圧に応じて移動可能なシャッター体と、前記シャッター体と電気的に接続され、印加される電圧に応じて弾性変形し、当該シャッター体を移動可能にするシャッタービームと、前記シャッタービームと電気的に接続され、前記シャッタービームを支持するシャッタービームアンカーと、前記シャッタービームと対向する駆動ビームと、前記駆動ビームと電気的に接続され、前記駆動ビームを支持する駆動ビームアンカーと、を備えることができる。前記薄膜トランジスタは、例えば、前記駆動ビームアンカーに電気的に接続することができる。
　前記絶縁基板の周縁部において、前記絶縁基板の表面と前記絶縁性光透過膜の端面とのなす角度は、２０度よりも小さくすることができる。
　前記表示装置は、前記絶縁基板と対向して配置された対向基板と、前記絶縁基板及び前記対向基板の周縁部を接着する環状のシール材と、さらに有してもよい。この場合、前記絶縁基板の周縁部において、前記シール材は、前記絶縁性光透過膜の端部と重ならないように配置することができる。
　上記のとおり、前記薄膜トランジスタは、酸化物半導体を含んでもよい。酸化物半導体を含む薄膜トランジスタは、光により閾値特性にばらつきが生じる等、光による劣化が起こりやすい。しかしながら、上記構成のように、少なくとも薄膜トランジスタと重なる領域に遮光領域を形成することで、薄膜トランジスタに基板側から光が照射されるのが抑制される。そのため、上記構成は、薄膜トランジスタが酸化物半導体膜で形成されている場合に好適である。
　以下、図面を参照しつつ、本発明の好適な実施の形態について詳細に説明する。以下の説明において参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明は以下の各図に示されていない任意の構成部材を備え得る。また、以下の各図中の部材の寸法は、実際の寸法および各部材の寸法比率等を忠実に表したものではない。
　［実施形態１］
　図１は、本実施形態における表示装置の構成例を示す斜視図である。また、図２は、表示装置１０の等価回路図である。図１に示す表示装置１０は、透過型のＭＥＭＳディスプレイである。表示装置１０は、第１基板１１、第２基板２１及びバックライト３１が順に積層された構成を有する。第１基板１１は、アクティブマトリクス基板の一例である。
　第１基板１１は、画像を表示するための画素Ｐが配置される表示領域１３と、各画素Ｐの光の透過を制御する信号を供給するソースドライバ１２とゲートドライバ１４とを有する。第２基板２１は、バックライト３１のバックライト面を覆うように設置されている。
　バックライト３１は、各画素Ｐにバックライト光を照射するために、例えば、赤色（Ｒ）光源、緑色（Ｇ）光源、及び青色（Ｂ）光源を有している。バックライト３１は、入力されるバックライト用制御信号に基づいて、所定の光源を発光させる。
　図２に示すように、第１基板１１には、複数のデータ線１５と、データ線１５と交差して延びる複数のゲート線１６とが設けられる。データ線１５とゲート線１６とによって画素Ｐが形成される。データ線１５とゲート線１６の各交点に対向する位置に画素Ｐが設けられる。各画素Ｐには、シャッター部Ｓ及びシャッター部Ｓを制御するＴＦＴ１７が設けられる。ＴＦＴ１７は、データ線１５とゲート線１６に接続される。シャッター部Ｓは、シャッター機構の一例である。
　各データ線１５はソースドライバ１２に接続され、各ゲート線１６はゲートドライバ１４に接続されている。ゲートドライバ１４は、各ゲート線１６に、ゲート線１６を選択又は非選択の状態に切り替えるゲート信号を順次入力することにより、ゲート線１６を走査する。ソースドライバ１２は、ゲート線１６の走査に同期して、各データ線１５にデータ信号を入力する。これにより、選択されたゲート線１６に接続された各画素Ｐのシャッター部Ｓに所望の信号電圧を印加する。
　図３は、１つの画素Ｐにおけるシャッター部Ｓの詳細な構成例を示す斜視図である。シャッター部Ｓは、シャッター体３、第１電極部４ａ、第２電極部４ｂ、シャッタービーム５を備える。
　シャッター体３は、板状の形状を有する。なお、図３では、図示の便宜上シャッター体３は平面形状を有するように示している。実際には、後述する図５の断面図に示すように、シャッター体３は、長手方向に折り目を有した形状とすることができる。シャッター体３の長手方向（長辺方向）に垂直な方向すなわち短手方向（短辺方向）がシャッター体３の駆動方向（移動方向）である。シャッター体３は、長手方向に延びる開口３ａを有する。開口３ａは、シャッター体３の長手方向に長辺を持つ矩形に形成されている。
　図４に示すように、第１電極部４ａ及び第２電極部４ｂは、シャッター体３の駆動方向両側に配置される。第１電極部４ａ及び第２電極部４ｂのそれぞれは、２本の駆動ビーム６と、駆動ビームアンカー７とを含む。２本の駆動ビーム６は、シャッタービーム５と対抗して配置されている。駆動ビームアンカー７は、２本の駆動ビーム６に電気的に接続されている。また、駆動ビームアンカー７は、２本の駆動ビーム６を支持している。第１電極部４ａ及び第２電極部４ｂには、後述するように、所定の電圧が与えられる。
　シャッター体３は、シャッタービーム５の一端に接続されている。シャッタービーム５の他端は、第１基板１１に固定されたシャッタービームアンカー８に接続される。シャッタービーム５は、シャッター体３の駆動方向における両端部にそれぞれ接続される。シャッタービーム５は、シャッター体３との接続箇所から外側へ延び、さらにシャッター体３の駆動方向の端部に沿って延びてシャッタービームアンカー８に接続される。シャッタービーム５は、可撓性を有する。第１基板１１に対して固定されたシャッタービームアンカー８と、シャッタービームアンカー８及びシャッター体３の間を接続する可撓性を有するシャッタービーム５により、シャッター体３は、第１基板１１に対して可動な状態で支持される。また、シャッター体３は、シャッタービームアンカー８及びシャッタービーム５を介して第１基板１１に設けられた配線と電気的に接続される。
　第１基板１１は、図３に示すように、光透過領域Ａを有する。光透過領域Ａは、例えば、シャッター体３の開口３ａに対応した矩形形状を有する。光透過領域Ａは、例えば、１つのシャッター体３に対して２つ設けられている。２つの光透過領域Ａは、シャッター体３の短手方向に並ぶように配置されている。シャッター体３と第１電極部４ａの間、及びシャッター体３と第２電極部４ｂの間に電気的な力が働いていない場合、シャッター体３の開口３ａは光透過領域Ａと重ならない状態となっている。
　本実施形態において、シャッター部Ｓを制御する駆動回路は、第１電極部４ａと第２電極部４ｂに、時間経過に伴って極性が異なる電位を供給する。この場合、駆動回路は、第１電極部４ａの電位の極性と第２電極部４ｂの電位の極性は常に異なるように制御することができる。また、シャッター部Ｓを制御する駆動回路は、シャッター体３に対して、正の極性または負の極性の固定電位を供給する。
　シャッター体３にＨ（Ｈｉｇｈ）レベルの電位が供給されている場合を例に説明すると、第１電極部４ａの駆動ビーム６の電位がＨレベル、第２電極部４ｂの駆動ビーム６の電位がＬ（Ｌｏｗ）レベルのとき、静電気力によって、シャッター体３は、Ｌレベルの第２電極部４ｂ側に移動する。その結果、図４及び図５に示すように、シャッター体３の開口３ａが光透過領域Ａと重なり、バックライト３１の光が第１基板１１側に透過する開状態となる。
　第１電極部４ａの電位がＬレベル且つ第２電極部４ｂの電位がＨレベルのときには、シャッター体３は、第１電極部４ａ側に移動する。そして、図６及び図７に示すように、シャッター体３の開口３ａ以外の部分が、第１基板１１の光透過領域Ａと重なる。この場合、バックライト３１の光が第１基板１１側に透過しない閉状態となる。従って、本実施形態のシャッター部Ｓでは、シャッター体３、第１電極部４ａ、及び第２電極部４ｂの電位を制御することにより、シャッター体３を移動させ、光透過領域Ａの開状態と閉状態との切り替えを行うことができる。なお、シャッター体３にＬレベルの電位が供給されている場合には、シャッター体３は上記とは逆の動作をする。
　（第１基板の構成例）
　図８は、第１基板１１の構成例を示す断面図である。
　第１基板１１は、透光性基板１００（絶縁基板の一例）上に、表面被覆膜１１０、遮光層２００，ＴＦＴ３００、及びシャッター部Ｓが形成された構成を有する。なお、図８では１つのＴＦＴを示しているが、実際には、単一の画素Ｐに複数のＴＦＴを含んでもよい。遮光層２００は、遮光膜２０１、第１透明絶縁膜Ｃａｐ１，第２透明絶縁膜Ｃａｐ２、光透過膜２０４及び第３透明絶縁膜Ｃａｐ３を含む。ＴＦＴ３００は、ゲート電極３０１，半導体膜３０２、エッチストッパ層３０３、ソース電極３０４、及びドレイン電極３０５を含む。
　透光性基板１００には、例えば、ガラス又は樹脂で形成することができる。耐熱性の観点からはガラスを用いることが好ましい。透光性基板１００をガラス基板とする場合、基板の材料として、例えば、無アルカリガラス、又はアルカリガラス等を用いることができる。透光性基板１００は、絶縁基板の一例である。
　透光性基板１００の表面は、表面被覆膜１１０で覆われている。表面被覆膜１１０は、透光性基板１００の全面を覆うように設けることができる。表面被覆膜１１０は、透明な絶縁膜で形成される。例えば、ＳｉＯ２又はＳｉＮｘ等の無機絶縁膜で、表面被覆膜１１０を形成することができる。透光性基板１００をガラス基板とした場合は、屈折率の観点から、表面被覆膜１１０をＳｉＯ２膜とすることが好ましい。
　遮光層２００は、表面被覆膜１１０を含む透光性基板１００の上に設けられている。すなわち、シャッター部Ｓ及び透光性基板１００の間の層に遮光層２００が配置される。また、遮光層２００は、ＴＦＴ３００が配置される層と透光性基板１００との間の層に配置される。遮光層２００において、遮光膜２０１の部分が、遮光領域となる。
　遮光膜２０１は、表面被覆膜１１０上に設けられている。図９は、透光性基板１００に垂直な方向から見た場合の遮光膜２０１の配置例を示す図である。図９に示す例では、遮光膜２０１は、表示領域１３のうち、光透過領域Ａ以外を覆うように形成されている。これにより、表示視認側から表示装置１０に進入した外光が遮光膜２０１よりも第２基板２１側に入っていくのを抑制することができる。なお、遮光膜２０１による遮光領域は図９に示す例に限定されない。例えば、少なくとも透光性基板１００に垂直な方向から見て、ゲート線Ｇ及びデータ線Ｄと重畳する領域を遮光領域とすることができる。
　遮光膜２０１は、光を反射しにくい材料で形成することができる。これにより、表示視認側から表示装置１０に進入した外光が、遮光膜２０１で反射して表示視認側に戻っていくのを抑制することができる。また、遮光膜２０１は、高抵抗の材料で形成することができる。これにより、遮光膜２０１とＴＦＴ３００等を構成する導電膜との間に寄生容量が形成されるのを抑制することができる。また、遮光膜２０１はＴＦＴ製造プロセスよりも前に形成されるので、遮光膜２０１の材料としては、後工程でのＴＦＴ製造プロセス処理においてＴＦＴ特性への影響がなく、かつＴＦＴ製造プロセス処理に耐えうる材料を選択することが好ましい。このような条件を満足する遮光膜２０１の材料としては、例えば、暗色に着色された高融点樹脂膜（ポリイミドなど）やＳＯＧ（Spin on Glass）膜等が挙げられる。また、遮光膜２０１は、例えば、カーボンブラックを含有することにより暗色に着色することができる。
　光透過膜２０４は、透光性基板１００とシャッター部Ｓとの間において、遮光膜２０１を覆うように設けられる絶縁膜である。また、光透過膜２０４は、遮光膜２０１と同様に、透光性基板１００とＴＦＴ３００が配置される層との間の層に設けられる。光透過膜２０４は、透光性基板１００に垂直な方向から見て、遮光膜２０１が設けられていない領域に充填されることにより、遮光膜２０１により生じた段差を解消している。さらに、光透過膜２０４は、遮光膜２０１を含めた表示領域１３の全体を覆うことにより、遮光膜２０１を覆う膜の表面を平坦化している。光透過膜２０４は、絶縁性光透過膜の一例である。
　光透過膜２０４は、例えば、塗布型材料で形成することができる。塗布型材料は、液体の状態で塗布形成が可能な材料である。塗布型材料は、塗布液に含まれた状態で、膜を形成すべき面に塗り広げられ、熱処理などにより固められることで成膜される。例えば、塗布型材料を溶剤に溶解した溶液を、形成すべき面に滴下し、その面を回転させることで、塗布型材料を面に塗布することができる。この場合、面の凹凸を緩和するように、塗布型材料が塗布される。塗布された溶液の溶剤を、熱処理等により蒸発させると、表面が平坦な膜が形成される。
　光透過膜２０４に用いられる塗布型材料としては、例えば、透明の高融点樹脂膜（ポリイミドなど）やＳＯＧ膜を用いることができる。ＳＯＧ膜は、例えば、シリコン化合物を有機溶剤に溶解した溶液から形成される、二酸化シリコンを主成分とする膜とすることができる。ＳＯＧ膜の材料として、例えば、シラノール：Si(OH)4を主成分とする無機ＳＯＧ、アルキル基を含むシラノール：ＲxSi(OH)4-x （Ｒ：アルキル基）を主成分とする有機ＳＯＧ、又はシリコンや金属のアルコキシドを用いたゾルゲル材を用いることができる。無機ＳＯＧの例として、ハイドロジェンシルセスキオキサン（ＨＳＱ）系の材料が挙げられる。有機ＳＯＧの例として、メチルシルセスキオキサン（ＭＳＱ）系の材料が挙げられる。ゾルゲル材の例として、ＴＥＯＳ（テトラエトキシシラン）を含むものが挙げられる。このような材料を塗布して焼成することで、ＳＯＧ膜を形成することができる。ＳＯＧ膜の材料は、上記例に限定されない。塗布による成膜の方法としては、例えば、スピンコート法や、スリットコート法等が挙げられる。
　光透過膜２０４を塗布型材料で形成することにより、遮光膜２０１のパターンで生じた凹凸を平坦にすることが容易になる。そのため、例えば、ＴＦＴ３００の製造工程におけるパターニング時に、レジスト等の液溜まりをなくすことができ、優れたパターニング精度を得ることができる。このように、光透過膜２０４は、平坦化膜とすることができる。
　また、光透過膜２０４を塗布型材料で形成することにより、光透過膜２０４の厚さ（遮光膜２０１が形成されている部分の厚さ）を確保することが容易になる。例えば、光透過膜２０４の厚さを、１．０～３μｍ程度にまで厚くすることができる。例えば、遮光膜２０１に抵抗の低い材料を用いた場合、遮光膜２０１とＴＦＴ３００を構成する導電膜（例えば、ゲート電極３０１及び配線１１１等）との間隔を、光透過膜２０４によって十分に確保することができる。これにより、遮光膜２０１とＴＦＴ３００の電極又は配線との間に生じる寄生容量を抑制することができる。
　このように、本実施形態では、透光性基板１００とシャッター部Ｓとの間に、遮光層２００が配置される。遮光層２００は、遮光膜２０１と、遮光膜２０１を覆う光透過膜２０４を含む。光透過膜２０４の上には、シャッター部Ｓを制御するためのＴＦＴ３００及び配線が形成される。光透過膜２０４を塗布材料で形成することで、遮光膜２０１による段差や寄生容量等によりＴＦＴ３００の特性が劣化するのを抑えることができる。
　図８に示す例では、遮光膜２０１の上面に第１透明絶縁膜Ｃａｐ１が設けられる。遮光膜２０１及び第１透明絶縁膜Ｃａｐ１を覆うように第２透明絶縁膜Ｃａｐ２が設けられる。第２透明絶縁膜Ｃａｐ２上に、光透過膜２０４が設けられる。すなわち、遮光膜２０１と光透過膜２０４との間には、第１透明絶縁膜Ｃａｐ１及び第２透明絶縁膜Ｃａｐ２が設けられている。第１透明絶縁膜Ｃａｐ１が設けられているので、遮光膜２０１をパターニングするときのレジスト材料との濡れ性及び密着性を向上することができる。また、遮光膜２０１の上面及び側面を覆うように、第２透明絶縁膜Ｃａｐ２が設けられているので、カーボンブラック等の暗色材料が高温アニールにより酸化されて透明化するのを防ぐことができる。
　表示領域１３において、光透過膜２０４を覆うように、第３透明絶縁膜Ｃａｐ３が設けられる。第３透明絶縁膜Ｃａｐ３により、光透過膜２０４をパターニングするときのレジスト材料との濡れ性及び密着性を向上することができる。
　第３透明絶縁膜Ｃａｐ３上には、ゲート電極３０１及び配線１１１が形成される。ゲート電極３０１及び配線１１１は、第１導電膜Ｍ１により形成される。また、第１導電膜Ｍ１により、ゲート線１６（図２参照）を形成することもできる。第１導電膜Ｍ１は、遮光膜２０１と透光性基板１００に垂直な方向において重なる領域に形成される。ゲート電極３０１及び配線１１１を覆うように、ゲート絶縁膜１０１が形成される。第３透明絶縁膜Ｃａｐ３を設けることにより、光透過膜２０４と、第１導電膜Ｍ１又はゲート絶縁膜１０１との固定性を向上させることができる。
　第１～第３透明絶縁膜Ｃａｐ１～Ｃａｐ３の材料は特に限定されないが、例えば、無機絶縁膜とすることができる。また、第１～第３透明絶縁膜Ｃａｐ１～Ｃａｐ３は、ＣＶＤにより成膜可能な材料を用いることができる。
　ゲート電極３０１と、ゲート絶縁膜１０１を介して対向する位置に半導体膜３０２が形成される。半導体膜３０２は、酸化物半導体で形成することができる。半導体膜３０２は、例えば、Ｉｎ、Ｇａ及びＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、半導体膜３０２は、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、Ｇａ及びＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。このような酸化物半導体膜３０２は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む酸化物半導体膜から形成され得る。なお、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む活性層を有するチャネルエッチ型のＴＦＴを、「ＣＥ－ＩｎＧａＺｎＯ－ＴＦＴ」と呼ぶことがある。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体が好ましい。
　また、半導体層３０２は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体の代わりに、他の酸化物半導体を含んでいてもよい。具体的には、半導体層３０２は、例えば、Ｚｎ－Ｏ系の半導体（ＺｎＯ）、Ｉｎ－Ｚｎ－Ｏ系の半導体（ＩＺＯ（登録商標））、Ｚｎ－Ｔｉ（チタン）－Ｏ系の半導体（ＺＴＯ）、Ｃｄ（カドミウム）－Ｇｅ（ゲルマニウム）－Ｏ系の半導体、Ｃｄ－Ｐｂ（鉛）－Ｏ系の半導体、ＣｄＯ（酸化カドミウム）－Ｍｇ（マグネシウム）－Ｚｎ－Ｏ系の半導体、Ｉｎ－Ｓｎ（錫）－Ｚｎ－Ｏ系の半導体（例えば、Ｉｎ２Ｏ３－ＳｎＯ２－ＺｎＯ）、Ｉｎ－Ｇａ（ガリウム）－Ｓｎ－Ｏ系の半導体等を含んでもよい。
　半導体膜３０２を覆うようにエッチストッパ層３０３が設けられる。エッチストッパ層３０３の半導体膜３０２と重なる領域の一部には２つのコンタクトホールＣＨ２が設けられる。半導体膜３０２上のコンタクトホールＣＨ２に対応する位置には、ソース電極３０４及びドレイン電極３０５が設けられる。ソース電極３０４及びドレイン電極３０５は、２つのコンタクトホールＣＨ２それぞれを介して、半導体膜３０２に接続される。すなわち、半導体膜３０２上で、積層方向に垂直な方向において互いに対向するようにソース電極３０４及びドレイン電極３０５が配置される。
　ソース電極３０４とドレイン電極３０５とは、第２導電膜Ｍ２で形成されている。また、第２導電膜Ｍ２は、ＴＦＴ３００のソース電極３０４とドレイン電極３０５の他、配線１１２等も構成している。また、第２導電膜Ｍ２によりデータ線１５（図２）を形成することもできる。
　ソース電極３０４とドレイン電極３０５とは、パッシベーション膜１０２で覆われている。パッシベーション膜１０２は、さらに、平坦化膜１０３及びパッシベーション膜１０４で覆われている。
　パッシベーション膜１０２、平坦化膜１０３及びパッシベーション膜１０４には、ドレイン電極３０５に達するコンタクトホールＣＨ３が形成されている。パッシベーション膜１０４の上には、配線１１３が形成されている。配線１１３の一部１１３ａは、コンタクトホールＣＨ３の表面を覆って設けられ、ドレイン電極３０５と電気的に接続されている。配線１１３は、第３導電膜Ｍ３で形成されている。配線１１３は、シャッター部Ｓの第１電極部４ａ、第２電極部４ｂ、シャッター体３等に接続されている。なお、配線１１３の一部１１３ａは、パッシベーション膜１０４の表面に設けられた透明導電膜１１４と電気的に接続されていてもよい。配線１１３は、パッシベーション膜１０５で覆われている。
　パッシベーション膜１０５の上には、シャッター部Ｓが設けられている。シャッター部Ｓの構成は上述の通りである。なお、シャッター体３は、透光性基板１００側のシャッター本体３ｂと金属膜３ｃとが積層された構成を有する。
　（光透過膜の端部付近の構成例）
　図１０は、光透過膜２０４の端部付近の構成例を示す断面図である。図１０に示す例では、第１基板１１と第２基板２１とは、表示領域１３の周縁部においてシール材ＳＬで接着される。両基板１１、２１の間に構成される空間がシール材ＳＬによって封止される。シール材ＳＬは、光透過膜２０４の端面２０４ｂと接触しないように、光透過膜２０４よりも外周側に配置されている。すなわち、光透過膜２０４の端面２０４ｂは、シール材ＳＬよりも内側（表示領域１３側）に位置する。これにより、シール材ＳＬは、遮光層２００の端部と重ならないように配置される。透光性基板１００に垂直な方向から見ると、シール材ＳＬは、遮光層２００を囲む環状に配置される。
　図１０に示す例では、表面被覆膜１１０は、透光性基板１００の全面に設けられるので、表面被覆膜１１０は、透光性基板１００に垂直な方向から見てシール材ＳＬと重なる。これに対して、表面被覆膜１１０を、シール材ＳＬより内側に配置することもできる。
　遮光層２００の端部における光透過膜２０４の端面２０４ｂの上には、引き出し配線１１５が形成される。引き出し配線１１５は、表示領域１３に形成されるＴＦＴ３００に接続される配線の一部である。例えば、ＴＦＴ３００のゲート電極３０１又は、配線１１１が、引き出し配線１１５と接続される。具体的には、複数のデータ線１５又はゲート線１６（図２）が引き出し配線１１５に接続される。このように、表示領域１３におけるＴＦＴ３００に接続される配線の少なくとも一部は、遮光層２００の端部の上を通る引き出し配線１１５によって、表示領域１３及びシール材ＳＬの外側へ引き出される。なお、引き出し配線１１５は、第１導電膜Ｍ１、第２導電膜Ｍ２、又は第３導電膜Ｍ３の少なくとも１つに接続することができる。
　光透過膜２０４は、表示領域１３の外周縁部において、表示領域１３から離れるに従って膜厚が徐々に薄くなっている。表示領域１３の外周縁部における光透過膜２０４の表面すなわち端面２０４ｂは、透光性基板１００に対して斜面を構成している。光透過膜２０４の端面２０４ｂは、画素が配置される表示領域１３から離れるに従って透光性基板１００からの高さが小さくなるよう、透光性基板１００の表面に対して傾斜している。
　光透過膜２０４の端面２０４ｂと透光性基板１００とのなす角θは、２０度よりも小さいことが好ましい。例えば、角θは、３～１０度すなわち３度以上１０度以下とすることができる。
　光透過膜２０４の厚さは、例えば１．０μｍ以上なので、光透過膜２０４のパターンの外周縁部において、光透過膜２０４により形成される段差が大きくなる。ここで、光透過膜２０４の外周縁部において、光透過膜２０４の端面２０４ｂを透光性基板１００に対する斜面として形成し、この斜面と透光性基板１００とのなす角θを２０度より小さくすることができる。これにより、透光性基板１００の表面から光透過膜２０４の上に乗り上げる配線等（図１０では、引き出し配線１１５）が断線しにくくなる。
　また、透光性基板１００の表面には、表面被覆膜１１０が設けられている。これにより、遮光層２００の形成工程において、遮光層２００の端部に突起物が形成しにくくなる。また、遮光膜２０４の塗布性を向上させることもできる。仮に、表面被覆膜を設けない場合、基板上の遮光層のパターニング工程において、遮光層が除去された領域の基板の表面が、オーバーエッチにより削られる可能性が高い。この場合、残った遮光層の端部付近において、遮光層及び基板の表面に複数の針状の突起物が発生することがある。特に、基板をガラス基板とし、遮光層にＳＯＧ等の塗布型材料を含む場合、突起物が発生しやすくなる。
　そこで、本実施形態のように、透光性基板１００の表面を、表面被覆膜１１０で覆うことで、光透過膜２０４のエッチング時に、光透過膜２０４の端部において透光性基板１００が露出しないようすることができる。これにより、突起物の発生を抑制することができる。
　表面被覆膜１１０は、光透過膜２０４の端部を形成するパターニング時に行われるエッチングに対してエッチングされる度合いが、光透過膜２０４の端部の材料よりも低い材料で形成することができる。これにより、光透過膜２０４のエッチング時に、光透過膜２０４の外周端部に接する領域に表面被覆膜１１０を残しやすくなる。
　図１１Ａは、透光性基板１００に垂直な方向（すなわち表示画面に垂直な方向）から見た場合の光透過膜２０４の形成領域の一例を示す図である。図１１Ｂは、図１０における遮光層２００の端部付近を透光性基板１００に垂直な方向から見た平面図である。図１１Ａに示す例では、透光性基板１００に垂直な方向から見て（以下、平面視と称する）、透光性基板１００の周縁部（図１１Ａにおいて斜線ハッチングで示される領域）において、光透過膜２０４が形成されない領域（第１領域の一例）が設けられる。透光性基板１００の周縁部は、平面視で、透光性基板１００の外周端部１００Ｇに接する領域（図１１Ａにおいて斜線ハッチングで示される領域）である。光透過膜２０４の外周端部２０４Ｇは、平面視で、透光性基板１００の外周端部１００Ｇの内側に位置する。すなわち、平面視で、光透過膜２０４が形成される領域（第２領域の一例）は、透過性基板１００の外周端部１００Ｇより内側に配置される。図１１Ａでは、光透過膜２０４が設けられる領域は、ドットハッチングで示される。
　なお、透光性基板１００の周縁部の一部（例えば、配線が引き出される領域）において、光透過膜２０４の外周端部２０４Ｇが透光性基板１００の外周端部１００Ｇより内側に配置されてもよい。すなわち、透光性基板１００の外周端部１００Ｇの一部と光透過膜２０４の外周端部２０４Ｇの一部が平面視で重なってもよい。
　表面被覆膜１１０は、光透過膜２０４が形成されない領域（第１領域）及び、光透過膜２０４が形成される領域（第２領域）の両方に形成される。すなわち、表面被覆膜１１０は、光透過膜２０４と光透光性基板１００の間から、光透過膜２０４が形成されない領域まで延びて形成される。表面被覆膜１１０は、平面視で、光透過膜２０４の外周端部２０４Ｇすなわち第１領域と第２領域との境界をまたいで形成される。
　図１１Ｂに示すように、表面被覆膜１１０は、平面視で、光透過膜２０４が設けられていない領域において、引き出し配線１１５と交差する光透過膜２０４の外周端部に接する部分に設けられている。このように、透光性基板１００上で光透過膜２０４が除去された領域において、光透過膜２０４の外周端部に接する部分に表面被覆膜１１０が残される。表面被覆膜１１０が接する光透過膜２０４の外周端部の上を通るように、引き出し配線１１５が配置される。言い換えれば、表面被覆膜１１０は、引き出し配線１１５と交差する光透過膜２０４の外周端部を含む領域に少なくとも形成される。
　（製造方法）
　図１２～図１９は、第１基板１１の製造工程の一例を示す図である。まず、図１２に示すように、透光性基板１００を準備する。透光性基板１００上に、ＰＥＣＶＤ法を用いて表面被覆膜１１０を構成するＳｉＯ２膜を成膜する。成膜時の温度は、例えば、２００～３５０℃とすることができる。
　表面被覆膜１１０が形成された透光性基板１００上に、スピンコート法を用いて、遮光膜２０１を形成するためのＳＯＧ膜を成膜する。スピンコート法の他、スリットコート法を用いてＳＯＧ膜を成膜してもよい。ＳＯＧ膜を、２００～３５０℃の雰囲気で１時間程度焼成する。この遮光膜２０１のためのＳＯＧ膜の厚さは、例えば、０．５μｍ～１．５μｍとすることができる。
　続いて、遮光膜２０１を覆うように、透光性基板１００上にＰＥＣＶＤ法を用いてＳｉＯ２膜を成膜する。成膜時の温度は、例えば、２００～３５０℃とすることができる。ＳｉＯ２膜の厚さは、例えば、５０～２００ｎｍとすることができる。
　ＳＯＧ膜及びＳｉＯ２膜に対して、窒素雰囲気下でアニール処理を行う。アニール処理を行う温度は、例えば、４００～５００℃とすることができる。アニール時間は、例えば、１時間程度である。なお、窒素雰囲気下でアニールする他、例えば、大気中（ＣＤＡ）でアニールしてもよい。ここでは、後の工程におけるＴＦＴの酸化物半導体のアニール温度と同じか又は高い温度でアニールすることが好ましい。遮光膜２０１を形成するためのＳＯＧ膜を、予めアニール処理しておくことにより、後のＴＦＴ製造での高温アニールする工程において、遮光膜２０１にクラックや剥がれが発生することが抑制される。ＳＯＧ膜は、ＳｉＯ２膜で覆われているので、カーボンブラック等の暗色材料がアニールにより酸化されて透明化するのを防ぐことができる。
　フォトリソグラフィによって、ＳＯＧ膜及びＳｉＯ２膜がパターニングされる。これにより、遮光膜２０１と、遮光膜２０１の上面の第１透明絶縁膜Ｃａｐ１が形成される。具体的には、ＣＦ４ガス及びＯ２ガスを用いてドライエッチングをして、遮光膜２０１及び第１透明絶縁膜Ｃａｐ１を形成することができる。
　次に、第１透明絶縁膜Ｃａｐ１及び遮光膜２０１を覆うように、透光性基板１００上にＰＥＣＶＤ法を用いてＳｉＯ２膜を成膜し、第２透明絶縁膜Ｃａｐ２を形成する。成膜時の温度は、例えば、２００～３５０℃とすることができる。ＳｉＯ２膜の厚さは、例えば、５０～２００ｎｍとすることができる。
　次いで、スピンコート法を用いて、光透過膜２０４を形成するためのＳＯＧ膜２０４Ｓを、第２透明絶縁膜Ｃａｐ２上に成膜する。なお、スピンコート法の他、スリットコート法を用いてＳＯＧ膜２０４Ｓを成膜してもよい。ＳＯＧ膜２０４Ｓの膜厚は、例えば、１．０～３μｍ程度とすることができる。ここでは、ＳＯＧ膜２０４Ｓの膜厚を、例えば、下層のＳＯＧ膜である遮光膜２０１の膜厚より、少なくとも０．５μｍすなわち０．５μｍ以上厚くすることができる。そして、２００～３５０℃の雰囲気で約１時間程度焼成する。ＳＯＧ膜２０４Ｓをパターニングすることにより、ＳＯＧ膜２０４Ｓの外周の周縁部分を除去し、光透過膜２０４を形成する。
　このパターニングにおいては、ドライエッチングが行われる。光透過膜２０４を形成するＳＯＧ膜２０４Ｓの膜厚は、表面被覆膜１１０の膜厚と第２透明絶縁膜Ｃａｐ２の膜厚の和の２倍以上となる。そのため、表面被覆膜１１０（以下、Ｃａｐ０と略称する）と第２透明絶縁膜（以下、Ｃａｐ２と略称する）の膜厚が、ＳＯＧ膜２０４Ｓの膜厚に比べてきわめて薄い場合、ドライエッチングによって透光性基板１００の表面が削られ、突起物が発生する可能性が高い。そこで、ＳＯＧ膜２０４Ｓのパターニング時のドライエッチングによって、透光性基板１００の表面が削れられない程度に、Ｃａｐ０とＣａｐ２の膜厚を設定することができる。例えば、Ｃａｐ０とＣａｐ２の膜厚の合計は、光透過膜２０４を形成するためのＳＯＧ膜２０４Ｓの膜厚の１０％～２０％となるよう成膜することができる。一例として、ＳＯＧ膜２０４Ｓの膜厚が、２０００ｎｍの場合、Ｃａｐ０を１００ｎｍ、Ｃａｐ２を１５０ｎｍの膜厚で成膜することができる。例えば、ＳＯＧ膜２０４Ｓのエッチングレートが１２～１５ｎｍ／秒、ＳＯＧ膜２０４Ｓの膜厚が２０００ｎｍの場合について説明する。オーバーエッチング２０％とすると、オーバーエッチングは約２７～３３秒となる。Ｃａｐ０とＣａｐ２をＳｉＯ２膜とすると、ＳｉＯ２膜のエッチングレートは３～５ｎｍ／秒となる。この場合、Ｃａｐ０とＣａｐ２は、合計で最大１６７ｎｍ程度削られることになる。Ｃａｐ０とＣａｐ２のエッチング前の膜厚をそれぞれ１００ｎｍ、１５０ｎｍとすると、エッチング後、Ｃａｐ２はなくなるが、Ｃａｐ０は、少なくとも８３ｎｍ程度の膜厚で残ることになる。このように、Ｃａｐ０とＣａｐ２の合計膜厚をＳＯＧ膜の膜厚の１０％～２０％としておけば、ＳｉＯ２が透光性基板に残り、突起物が発生しない構成とすることができる。
　このドライエッチングにより、透光性基板１００上のＳＯＧ膜２０４Ｓがエッチングにより除去された領域において、残ったＳＯＧ膜２０４Ｓの端部すなわち遮光層２００の端部に接する領域に表面被覆膜１１０が残される。すなわち、ＳＯＧ膜２０４Ｓのパターニングは、透光性基板１００上に表面被覆膜１１０が残るようなエッチングにより行われる。
　ＳＯＧ膜２０４Ｓのパターニングにおいて、グレートーンマスクを用いたパターニングや、マスクを用いないパターニングを行うことにより、光透過膜２０４の端部に、図１０及び図１３に示すようなテーパー形状を形成することができる。このように、光透過膜２０４の端面２０４ｂを、透光性基板１００に対して角度を持つ斜面に形成する。端面２０４ｂの透光性基板１００に対する角度は、例えば、３度以上１０度以下とすることができる。このようなテーパー形状を形成することにより、高温アニール時に光透過膜２０４でのクラックの発生を抑制することができる。
　次に、光透過膜２０４を覆うように、ＰＥＣＶＤ法を用いてＳｉＯ２膜を成膜する。成膜時の温度は、例えば、２００～３５０℃とすることができる。ＳｉＯ２膜の厚さは、例えば、５０～２００ｎｍとすることができる。フォトリソグラフィによって、ＳｉＯ２膜が表示領域１３において光透過膜２０４と同一のパターンとなるようにＳｉＯ２膜がパターニングされる。これにより、光透過膜２０４の上面に第３透明絶縁膜Ｃａｐ３が形成される（図１３参照）。具体的には、ＣＦ４ガス及びＯ２ガスを用いてドライエッチングをして、第３透明絶縁膜Ｃａｐ３を形成することができる。
　第３透明絶縁膜Ｃａｐ３に対して、窒素雰囲気下で高温アニール処理を行う。アニール処理を行う温度は、後の工程におけるＴＦＴの酸化物半導体のアニール温度以上の温度（例えば、４００～５００℃）とすることができる。アニール時間は、例えば、１時間程度である。なお、窒素雰囲気下でアニールする他、例えば、大気中（ＣＤＡ）でアニールしてもよい。予めアニール処理しておくことにより、後のＴＦＴ製造での高温アニールする工程において、光透過膜２０４にクラックや剥がれが発生するのが抑制される。
　上記例では、ＳＯＧ膜をパターニングして光透過膜２０４を形成した後、ＳｉＯ２膜を成膜してパターニングすることにより第３透明絶縁膜Ｃａｐ３を形成している。これに対して、例えば、ＳＯＧ膜及びＳｉＯ２膜を積層した後、これら２層をパターニングして、光透過膜２０４及び第３透明絶縁膜Ｃａｐ３を形成することもできる。
　次に、図１４を参照し、第３透明絶縁膜Ｃａｐ３上に、第１導電膜Ｍ１を形成するための金属膜を、スパッタ法により、成膜する。金属膜は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）又はこれらのうち少なくとも２つの合金のいずれかを含む単層膜又は積層膜とすることができる。金属膜をパターニングして、第１導電膜Ｍ１を形成する。第１導電膜は、第１導電膜Ｍ１の厚さは、例えば、５０～５００ｎｍ程度とすることができる。
　図１４に示すように、第１導電膜Ｍ１は、ゲート電極３０１、配線１１１及び、遮光層２００の上を通って表示領域の外へ引き出される引き出し配線１１５等を構成する。引き出し配線１１５の形成工程においては、透光性基板１００に垂直な方向から見て、表面被膜１１０が接する遮光層２００の端部と交差するように、引き出し配線１１５が形成される。図１４に示す例では、引き出し配線１１５は、遮光層２００の上面から、光透過膜２０４の端面２０４ｂを通り、表面被膜１１０の上にまで延びて形成される。
　図１５に示すように、第１導電膜Ｍ１及び第３透明絶縁膜Ｃａｐ３を覆うように、ゲート絶縁膜１０１を形成する。ゲート絶縁膜１０１は、例えば、ＰＥＣＶＤ法を用いて、ＳｉＮｘ膜を成膜することにより形成できる。また、ゲート絶縁膜１０１は、酸素を含むシリコン系無機膜（ＳｉＯ２膜等）や、ＳｉＯ２膜及びＳｉＮｘ膜との積層膜であってもよい。ゲート絶縁膜１０１の厚さは、例えば１００～５００ｎｍとすることができる。
　ゲート絶縁膜１０１上に、半導体膜３０２を形成するための酸化物半導体膜を、スパッタ法を用いて、成膜する。酸化物半導体膜をパターニングして、ＴＦＴ３００に対応する領域すなわちゲート電極３０１に対向する領域に半導体膜３０２を形成する。
　半導体膜３０２に対して、トランジスタ特性を安定させるために、窒素雰囲気下で高温アニール処理を行う。アニール処理を行う温度は、例えば、４００～５００℃である。アニール時間は、例えば、１時間程度である。なお、窒素雰囲気下でアニールする他、例えば、大気中（ＣＤＡ）でアニールしてもよい。
　図１６に示すように、ゲート絶縁膜１０１及び半導体膜３０２を覆うように、ＰＥＣＶＤ法を用いてＳｉＯ２膜を成膜し、エッチストッパ層３０３を形成する。エッチストッパ層３０３の厚さは、例えば、１００～５００ｎｍである。エッチストッパ層３０３には、２つのコンタクトホールＣＨ２が形成される。図１６に示すように、これらのコンタクトホールＣＨ２を通じて、ソース電極３０４及びドレイン電極３０５が、半導体膜３０２に達する。
　ソース電極３０４及びドレイン電極３０５は、エッチストッパ層３０３上に設けられる第２導電膜Ｍ２により形成される。第２導電膜Ｍ２は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）又はこれらの少なくとも２つの合金のいずれかからなる単層膜又は積層膜とすることができる。第２導電膜Ｍ２は、スパッタ法により成膜された金属膜をフォトリソグラフィによりパターニングして形成される。第２導電膜Ｍ２により、例えば、ソース電極３０４，ドレイン電極３０５、配線１１２、信号線（不図示）等を形成することができる。第２導電膜Ｍ２の厚さは、例えば、５０～５００ｎｍとすることができる。
　第２導電膜Ｍ２及びエッチストッパ層３０３を覆うように、ＰＥＣＶＤ法を用いてＳｉＯ２膜を成膜することで、パッシベーション膜１０２を形成する。パッシベーション膜１０２の厚さは、例えば、１００～５００ｎｍとすることができる。
　図１７に示すように、パッシベーション膜１０２を覆うように、スピン法を用いて感光性樹脂膜を成膜し、平坦化膜１０３を形成する。平坦化膜１０３の厚さは、例えば、１．０～３μｍとすることができる。
　平坦化膜１０３を覆うように、ＰＥＣＶＤ法を用いてＳｉＮｘ膜を成膜し、パッシベーション膜１０４を形成する。パッシベーション膜１０４の厚さは、例えば、１００～５００ｎｍである。パッシベーション膜１０４、平坦化膜１０３及びパッシベーション膜１０２をエッチングして、パッシベーション膜１０４の表面からドレイン電極３０５に達するコンタクトホールＣＨ３を形成する。
　例えば、スパッタ法を用いて、パッシベーション膜１０４の表面であってコンタクトホールＣＨ３の近傍に、透明導電膜１１４を形成する。
　また、パッシベーション膜１０４上に、配線１１３ａ、１１３のための第３導電膜Ｍ３が、形成される。第３導電膜Ｍ３は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）又はこれらの少なくとも２つの合金のいずれかを含む単層膜又は積層膜により形成することができる。第３導電膜Ｍ３は、スパッタ法により金属膜を形成し、フォトリソグラフィによりパターニングすることにより、形成される。第３導電膜Ｍ３は、光透過領域Ａとは重ならない領域の配線１１３、１１３ａを形成する。
　図１７に示すように、配線１１３及び透明導電膜１１４等を覆うように、パッシベーション膜１０４上に、ＰＥＣＶＤ法を用いてＳｉＮｘ膜を成膜し、パッシベーション膜１０５を形成する。パッシベーション膜１０５の厚さは、例えば、１００～５００ｎｍである。そして、パッシベーション膜１０５をエッチングして、パッシベーション膜１０５の表面から透明導電膜１１４に達するコンタクトホールＣＨ４を形成する。
　次に、図１８に示すように、例えばスピンコート法を用いて、少なくとも光透過領域Ａを含む領域に、レジストＲを塗布する。
　次に、ＰＥＣＶＤ法を用いて、レジストＲを覆うようにアモルファスシリコン（ａ－Ｓｉ）層を成膜する。このとき、レジストＲの表面と側面の両方を覆うように成膜する。成膜するａ－Ｓｉ層の厚さは、例えば、２００～５００ｎｍである。そして、フォトリソグラフィを用いてａ－Ｓｉ層をパターニングすることにより、第１電極部４ａ，第２電極部４ｂ、シャッタービーム５（図１８には不図示）及びシャッター本体３ｂを形成する。なお、第１電極部４ａ及び第２電極部４ｂは、レジストＲの側面に形成された部分で構成されている。
　続いて、シャッター本体３ｂの上層に、金属膜３ｃを設ける。これにより、シャッター体３が形成される。金属膜３ｃは、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）又はこれらの少なくとも２つの合金のいずれかを含む金属膜により形成することができる。金属膜３ｃは、スパッタ法により成膜される。
　図１９に示すように、スピン法を用いて、レジストＲを剥離する。これにより、シャッター体３がパッシベーション膜１０５から間隔を開けて浮いた状態で配置される。なお、シャッター体３は、シャッタービーム５（図示せず）を介して、シャッタービームアンカー８（図示せず）に支持される。
　以上の工程を経ることにより、第１基板１１が作製される。図２０は、上記の製造方法のフローの概略を示す図である。図２０に示す例では、透光性基板１００に表面被覆膜１１０を成膜し（Ｓ１）、遮光層２００を構成する材料を塗布する（Ｓ２）。本例では、Ｓ２で、光透過膜２０４を構成するためのＳＯＧ膜２０４Ｓの塗布液が塗布される。塗布された塗布液はアニールされ（Ｓ３）、パターニングされる（Ｓ４）。
　Ｓ４のパターニングにおいては、例えば、ドライエッチングが用いられる。このドライエッチングによって、ＳＯＧ膜２０４Ｓが除去される領域において、表面被覆膜１１０は残るようにエッチングレート及び表面被覆膜１１０の膜厚を設定することができる。これにより、遮光層２００の端部付近において、透光性基板１００及び遮光層２００の表面に複数の針状の突起物が生成されるのが抑制される。
　遮光層２００の上の層に、導電体膜が成膜され、メタル配線がパターニングされる（Ｓ５）。遮光層２００の端部を乗り越える配線が形成される。上記の製造方法で形成された遮光層２００の端部を乗り越える配線では、断線や高抵抗化が発生しにくい。その結果、線欠陥の発生が減る。ひいては、歩留まりが向上し、生産コストが削減される。
　（変形例）
　上記実施形態では、遮光膜２０１は、表示領域１３のうち、光透過領域Ａ以外を覆うように形成されている。遮光膜２０１は、少なくともＴＦＴ３００が形成された領域に設けられてもよい。これにより、ＴＦＴ３００が、表示装置１０の視認側から進入した外光に曝されるのを抑制することができる。
　上記実施形態では、遮光膜２０１を覆って光透過膜２０４が設けられている。これに対して、光透過膜２０４は、遮光膜２０１と同じ層に設けられてもよい。
　上記実施形態では、透光性基板１００の表面の全面に表面被覆膜１１０が形成される。表面被覆膜１１０は、透光性基板１００の表面のうち、少なくとも遮光層２００の端部を含む領域に形成することができる。これにより、遮光層２００の端部付近の突起物の発生を抑制することができる。
　上記実施形態において、第１透明絶縁膜Ｃａｐ１、第２透明絶縁膜Ｃａｐ２、及び第３透明絶縁膜Ｃａｐ３の少なくとも１つは、省略することができる。これらの膜を少なくとも１つ省略することで、製造工程を簡単にすることができる。これにより、製造コストを削減することができる。
　本実施形態において、第１透明絶縁膜Ｃａｐ１、第２透明絶縁膜Ｃａｐ２、及び第３透明絶縁膜Ｃａｐ３の各々は、酸素を含むシリコン系無機膜（ＳｉＯ２膜）であっても、窒素を含む窒化シリコン膜（ＳｉＮｘ膜）であっても、それらの積層膜であってもよい。また、第１透明絶縁膜Ｃａｐ１、第２透明絶縁膜Ｃａｐ２、及び第３透明絶縁膜Ｃａｐ３の各々の形成方法についてはＰＥＣＶＤ法を用いると説明したが、スパッタ法を用いて形成してもよい。
　［実施形態２］
　図２１は、実施形態２における表示装置の構成例を示す断面図である。図２１に示す表示装置１０ａは、液晶表示装置である。表示装置１０ａは、ＴＦＴ３００が配置されるアクティブマトリクス基板４０と、アクティブマトリクス基板４０に対向する対向基板５１と、アクティブマトリクス基板４０と対向基板５１の間に封入される液晶層５０とを備える。アクティブマトリクス基板４０の液晶層５０と反対側には、バックライト（図示せず）が配置される。
　アクティブマトリクス基板４０は、基板４１（絶縁基板の一例）を備える。基板４１上には、基板４１の表面を覆う表面被覆膜４２が設けられる。表面被覆膜４２の上には、遮光膜２０１、第１透明絶縁膜Ｃａｐ１、第２透明絶縁膜Ｃａｐ２、光透過膜２０４、及び第３透明絶縁膜Ｃａｐ３が積層される。これらの層は、上記実施形態１と同様に形成することができる。
　光透過膜２０４の上には、第３透明絶縁膜Ｃａｐ３を介して、ＴＦＴ３００及び配線１１２が配置される。ＴＦＴ３００は、ゲート電極３０１、ゲート絶縁膜１０１、半導体膜３０２、エッチストッパ層３０３、ソース電極３０４、及びドレイン電極３０５で構成される。ＴＦＴ３００は、実施形態１と同様に構成することができる。
　ソース電極３０４とドレイン電極３０５を含むＴＦＴ３００は、パッシベーション膜１０２で覆われている。パッシベーション膜１０２は、さらに、平坦化膜１０３で覆われている。パッシベーション膜１０２及び平坦化膜１０３には、ドレイン電極３０５に達するコンタクトホールＣＨ３が形成されている。パッシベーション膜１０４の上には、画素電極１９が形成されている。画素電極１９の一部は、コンタクトホールＣＨ３の表面を覆って設けられ、ドレイン電極３０５と電気的に接続されている。画素電極１９は、第３導電膜Ｍ３で形成されている。なお、アクティブマトリクス基板４０には、図２１に示す部材の他にも、例えば、液晶層５０に接するように設けられる配光膜、偏光膜等、その他の部材が設けられてもよい。
　対向基板５１は、基板５３を有する。基板５３上に、カラーフィルタ５２，対向電極（共通電極）２０及びブラックマトリクス５６が配置される。対向基板５１において、画素電極１９と液晶層５０を介して対向する位置に、対向電極２０が設けられる。また、各画素に対向する位置にカラーフィルタ層５２が配置される。各画素を囲む位置にブラックマトリクス５６が配置される。すなわち、隣り合う画素間の境界の部分に対応する位置にブラックマトリクス５６が設けられる。具体的には、データ線Ｄ及びゲート線Ｇに、基板４１に垂直な方向から見て重畳する領域にブラックマトリクス５６が設けられる。また、ブラックマトリクス５６は、ＴＦＴ４００と重畳する領域に設けられてもよい。なお、対向基板５１には、図２１に示す部材の他、例えば、液晶層５０に接するように設けられる配光膜、偏光膜等、その他の部材が設けられてもよい。
　アクティブマトリクス基板４０において、遮光膜２０１は、対向基板５１のブラックマトリクス５６と、基板に垂直な方向から見て重畳する領域に設けることができる。例えば、遮光膜２０１を、データ線Ｄ及びゲート線Ｇと重畳する領域に設けることができる。また、遮光膜２０１を、ＴＦＴ３００と重畳する領域に設けることもできる。これにより、基板４１を通って入射した光が、ＴＦＴ３００又は配線の金属で反射するのを防ぐことができる。その結果、表示品質が向上する。
　図２１に示す例では、光透過膜２０４を塗布材料により形成することで、光透過膜２０４の膜厚を厚くすることが容易になる。そのため、例えば、遮光膜２０１を抵抗の低い材料で形成した場合、遮光膜２０１と、光透過膜２０４の上のＴＦＴ３００又は配線１１１，１１２における導電体との間の寄生容量の発生を抑えることができる。また、光透過膜２０４を塗布材料により形成することで、遮光膜２０１による段差を緩和し、遮光膜２０１を覆う膜の表面を平坦化することが容易になる。
　図２２は、光透過膜２０４の端部付近の構成例を示す断面図である。図２２に示す例では、アクティブマトリクス基板４０と対向基板５１とは、基板４１、５３の周縁部においてシール材ＳＬで接着される。両基板４１、５３の間に充填される液晶が、シール材ＳＬによって封止される。すなわち、液晶層５０は、アクティブマトリクス基板４１と対向基板５１との間に設けられるシール材ＳＬによって封止される。
　光透過膜２０４の端部は、実施形態１の光透過膜２０４の端部と同様に構成することができる。光透過膜２０４の端部における端面２０４ｂの上には、引き出し配線１１５が形成される。引き出し配線１１５は、ＴＦＴ３００に接続される配線の一部である。例えば、ＴＦＴ３００のソース電極４６に接続されるデータ線Ｄ又はその他の配線が、引き出し配線１１５と接続される。このように、ＴＦＴ３００に接続される配線の少なくとも一部は、光透過膜２０４の端部の上を通る引き出し配線１１５によって、シール材ＳＬの外側へ引き出される。
　光透過膜２０４は、外周縁部において、表示領域から離れるに従って膜厚が徐々に薄くなっている。すなわち、光透過膜２０４の端面２０４ｂは、画素が配置される表示領域から離れるに従って基板４１からの高さが小さくなるよう、基板４１の表面に対して傾斜している。光透過膜２０４の端面２０４ｂと基板４１とのなす角θは、２０度よりも小さいことが好ましい。また、角θは、３度以上、１０度以下とすることがより好ましい。これにより、基板４１の表面から光透過膜２０４の上に乗り上げる配線等（図２２では、引き出し配線１１５）が断線しにくくなる。
　また、本実施形態では、実施形態１と同様、基板４１の表面を、表面被覆膜４２で覆うことで、光透過膜２０４のエッチング時に、光透過膜２０４の端部において基板４１が露出しないようすることができる。これにより、突起物の発生を抑制することができる。
　表面被覆膜４２は、光透過膜２０４の端部を形成するパターニング時に行われるエッチングに対してエッチングされる度合いが、光透過膜２０４の材料よりも低い材料で形成することができる。これにより、光透過膜２０４のエッチング時に、光透過膜２０４の端部に接する領域に表面被覆膜４２を残しやすくなる。
　光透過膜２０４は、例えば、塗布材料で形成することができる。塗布材料は、実施形態１の塗布材料と同様のものを用いることができる。
　図２３は、図２１及び図２２に示す表示装置１０ａの構成例を示す図である。図２３に示す例では、表示装置１０ａは、複数のゲート線（走査線）Ｇと、ゲート線Ｇと交差するように配列された複数のデータ線（ソース線）Ｄが設けられる。ゲート線Ｇは、ゲートドライバ５５に接続され、データ線Ｄは、データドライバ５４に接続される。ゲート線Ｇは、例えば、図２１に示すゲート電極３０１と同じ層の第１導電膜Ｍ１により形成することができる。データ線Ｄは、例えば、図２１に示すソース電極３０４及びドレイン電極３０５と同じ層の第２導電膜Ｍ２により形成することができる。
　これらのデータ線Ｄと、ゲート線Ｇとの各交点には画素Ｐが設けられる。各画素Ｐには、ＴＦＴ３００と、ＴＦＴ３００に接続された画素電極１９が含まれる。ＴＦＴ３００のゲートには、ゲート線Ｇが接続され、ＴＦＴ３００のソースにはデータ線Ｄが、ＴＦＴ３００のドレインには画素電極１９が接続されている。このように、表示装置１０ａでは、データ線Ｄと、ゲート線Ｇとによってマトリクス状に区画された各領域に、複数の各画素Ｐの領域が形成されている。表示装置１０ａにおいて、画素Ｐが形成される領域が表示領域となる。
　本実施形態の表示装置１０ａは、例えば、液晶ディスプレイの裏側にある物体を、液晶ディスプレイを通して見ることが可能なシースルー型の液晶ディスプレイに適用することができる。シースルー型の液晶ディスプレイにおいても、表示視認側から表示装置内に侵入する外光がゲート電極等の導電膜で反射するのを防ぐために、導電膜の表示視認側に遮光層を形成することが有用であるからである。この遮光層を、上述した実施形態における遮光膜２０１及び光透過膜２０４により形成することができる。
　なお、上記構成において、遮光膜２０１を設けない構成とすることができる。また、シースルー型以外の液晶ディスプレイに、本発明を適用することもできる。
　［実施形態３］
　図２４は、実施形態３における表示装置の構成例を示す断面図である。図２４に示す表示装置１０ｂは、ボトムエミッション型の有機エレクトロルミネッセンスディスプレイ（有機ＥＬディスプレイ）である。表示装置１０ｂは、アクティブマトリクス基板７０を備える。アクティブマトリクス基板７０は、基板７１（絶縁基板の一例）、基板７１の上にマトリクス状に配置されるＴＦＴ３００、及びＴＦＴ３００に接続される有機ＥＬ素子６０を含む。また、図示しないが、有機ＥＬ素子６０を覆う接着層を介して、基板７１に対向するように封止基板が設けられる。これにより、有機ＥＬ素子６０は、基板７１及び封止基板の間に封入される。
　アクティブマトリクス基板７０は、基板７１上に、表面被覆膜７２、遮光層２００、ＴＦＴ３００、及び有機ＥＬ素子６０が順に積層された構成を有する。遮光層２００は、遮光膜２０１、第１透明絶縁膜Ｃａｐ１、第２透明絶縁膜Ｃａｐ２、光透過膜２０４及び第３透明絶縁膜Ｃａｐ３を含む。ＴＦＴ３００は、ゲート電極３０１，半導体膜３０２、エッチストッパ層３０３、ソース電極３０４、及びドレイン電極３０５を含む。遮光層２００及びＴＦＴ３００は、上記実施形態１又は２と同様に構成することができる。また、光透過膜２０４の上層には、配線１１１、１１２が設けられる。
　図示しないが、光透過膜２０４の上層には、複数のゲート線と、ゲート線と交差する複数のデータ線が設けられる。ゲート線には、ゲート線を駆動するゲート線駆動回路が接続され、データ線には、データ線を駆動する信号線駆動回路が接続される。ゲート線とデータ線の各交点に対応する位置に画素が配置される。各画素には、ゲート線及びデータ線に接続されるＴＦＴ３００が配置される。画素はマトリクス状に配置される。画素には、赤（Ｒ）の光を出す画素、青（Ｂ）の光を出す画素、緑（Ｇ）の光を出す画素が含まれる。
　パッシベーション膜１０２及び平坦化膜１０３には、ドレイン電極３０５に達するコンタクトホールＣＨ３が形成されている。平坦化膜１０３上には、有機ＥＬ素子６０の第１電極６１が形成されている。第１電極６１の一部は、コンタクトホールＣＨ３の表面を覆って設けられ、ドレイン電極３０５と電気的に接続されている。第１電極６１は、例えば、第３導電膜Ｍ３で形成することができる。
　エッジカバー７３は、平坦化膜１０３上に、第１電極６１の端部を被覆するように形成されている。エッジカバー７３は、第１電極６１の端部で有機ＥＬ層６７が薄くなったり電界集中が起こったりすることで、第１電極６１と第２電極６６とが短絡することを防止するための絶縁層である。
　エッジカバー７３には、画素毎に開口７３Ａが設けられている。このエッジカバー７３の開口７３Ａが、各画素の発光領域となる。言い換えれば、各画素は、絶縁性を有するエッジカバー７３によって仕切られている。エッジカバー７３は、素子分離膜としても機能する。
　有機ＥＬ素子２０は、低電圧直流駆動による高輝度発光が可能な発光素子であり、第１電極６１、有機ＥＬ層６７、第２電極６６をこの順に備える。第１電極６１は、有機ＥＬ層６７に正孔を注入（供給）する機能を有する層である。
　有機ＥＬ層２７は、第１電極６１と第２電極６６との間に、第１電極６１側から、正孔注入層兼正孔輸送層６２、発光層６３、電子輸送層６４、電子注入層６５をこの順に備える。本実施形態では、第１電極６１を陽極とし、第２電極６６を陰極としているが、第１電極６１を陰極とし、第２電極６６を陽極としてもよい。
　正孔注入層兼正孔輸送層６２は、正孔注入層としての機能と正孔輸送層としての機能とを併せ持つ。正孔注入層兼正孔輸送層６２は、第１電極６１およびエッジカバー７３を覆うように、アクティブマトリクス基板７０における表示領域の全面に一様に形成される。本実施形態では、正孔注入層と正孔輸送層とが一体化された正孔注入層兼正孔輸送層６２が設けられるが、本発明はこれに限定されず、正孔注入層と正孔輸送層とが互いに独立した層として形成されていてもよい。
　正孔注入層兼正孔輸送層６２上には、発光層６３が、エッジカバー７３の開口７３Ａを覆うように、各画素に対応して形成されている。発光層６３は、第１電極６１側から注入されたホール（正孔）と第２電極６６側から注入された電子とを再結合させて光を出射する機能を有する層である。発光層６３は、低分子蛍光色素や金属錯体等の発光効率が高い材料を含む。
　電子輸送層６４は、第２電極６６から発光層６３Ｂへの電子輸送効率を高める機能を有する層である。電子注入層６５は、第２電極６６から発光層６３への電子注入効率を高める機能を有する層である。第２電極６６は、有機ＥＬ層６７に電子を注入する機能を有する層である。電子輸送層６４、電子注入層６５及び第２電極６６は、アクティブマトリクス基板７０における表示領域の全面にわたって一様に形成される。
　本実施形態では、電子輸送層６４と電子注入層６５とは互いに独立した層として設けられているが、本発明はこれに限定されず、両者が一体化された単一の層（即ち、電子輸送層兼電子注入層）として設けられていてもよい。なお、発光層６３以外の有機層は、必要に応じて適宜省略してもよい。また、有機ＥＬ層６７は、必要に応じて、キャリアブロッキング層その他の層を更に有していてもよい。
　図２４に示す例では、遮光膜２０１は、エッジカバー７３と、基板７１に垂直な方向から見て重畳する位置に配置される。すなわち、各画素の発光領域以外の領域に遮光膜２０１が設けられる。例えば、遮光膜２０１を、データ線又はゲート線等の配線に重畳する領域に設けることができる。また、遮光膜２０１を、ＴＦＴ３００と重畳する領域に設けることもできる。これにより、基板７１を通って入射した光が、ＴＦＴ３００及び配線の金属で反射するのを防ぐことができる。その結果、表示品質が向上する。
　図２４に示す例において、実施形態１又は２と同様に、光透過膜２０４を塗布材料により形成することができる。
　図２５は、光透過膜２０４の端部付近の構成例を示す断面図である。図２５に示す例では、アクティブマトリクス基板７０と封止基板７５は、接着層７６を介して互いに対向して配置される。すなわち、アクティブマトリクス基板７０と封止基板７５とは、有機ＥＬ素子６０を覆う接着層７６で接着される。
　光透過膜２０４の端部は、実施形態１又は２の光透過膜２０４の端部と同様に構成することができる。光透過膜２０４の端部における端面２０４ｂの上には、引き出し配線１１５が形成される。
　光透過膜２０４の端面２０４ｂは、画素が配置される表示領域から離れるに従って基板７１からの高さが小さくなるよう、基板７１の表面に対して傾斜している。光透過膜２０４の端面２０４ｂと基板７１とのなす角θは、２０度よりも小さいことが好ましい。角θは、３度以上、１０度以下とすることがより好ましい。これにより、基板７１の表面から光透過膜２０４の上に乗り上げる配線等（図２５では、引き出し配線１１５）が断線しにくくなる。
　また、本実施形態では、実施形態１又は２と同様、基板７１の表面を、表面被覆膜７２で覆うことで、光透過膜２０４のエッチング時に、光透過膜２０４の端部において基板７１が露出しないようすることができる。これにより、突起物の発生を抑制することができる。表面被覆膜４２及び光透過膜２０４の材料は、上記実施形態１又は２と同様にすることができる。
　本実施形態のように、ボトムエミッション型の有機ＥＬディスプレイでは、表示視認側から表示装置内に侵入する外光がゲート電極等の導電膜で反射するのを防ぐために、導電膜の表示視認側に遮光層を形成することが有用である。この遮光層を、上記の遮光膜２０１及び光透過膜２０４で形成することができる。
　なお、上記構成において、遮光膜２０１を設けない構成とすることもできる。また、トップエミッション型の有機ＥＬディスプレイにも、本発明を適用することができる。
　上記実施形態１～３では、ＴＦＴ３００の半導体膜３０２は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び、酸素（Ｏ）を含む化合物（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）で形成されていると説明したが、本発明はこれに限定されない。ＴＦＴ３００の半導体層が、インジウム（Ｉｎ）、スズ（Ｔｉｎ）、亜鉛（Ｚｎ）、及び、酸素（Ｏ）を含む化合物（Ｉｎ－Ｔｉｎ－Ｚｎ－Ｏ）、又は、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、及び、酸素（Ｏ）を含む化合物（Ｉｎ－Ａｌ－Ｚｎ－Ｏ）等で形成されていてもよい。
　以上、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
　本発明は、例えば、表示装置について利用可能である。
Ａ　光透過領域
Ｐ　画素
Ｓ　シャッター部
４１　基板
４２，７２，１１０　表面被覆膜
１００　透光性基板（絶縁基板の一例）
２００　遮光層
２０１　遮光膜
２０４　光透過膜
３００　薄膜トランジスタ（ＴＦＴ）
３０２　半導体膜
Ｃａｐ１　第１透明絶縁膜
Ｃａｐ２　第２透明絶縁膜
Ｃａｐ３　第３透明絶縁膜

Claims (14)

  1. 　絶縁基板と、
    　前記絶縁基板の表面の少なくとも一部を覆う表面被覆膜と、
    　前記表面被覆膜を含む前記絶縁基板上に設けられた絶縁性光透過膜と、
    　前記絶縁性光透過膜の上に設けられたゲート線と、
    　前記ゲート線の上に設けられたゲート絶縁膜と、
    　前記ゲート絶縁膜の上に前記ゲート線と交差するように設けられたデータ線と、
    　前記ゲート線及び前記データ線の各交点に対応する位置に設けられる薄膜トランジスタと、
    　前記ゲート線又は前記データ線と電気的に接続された引き出し配線と備えたアクティブマトリクス基板であって、
    　前記表面被覆膜は、前記絶縁基板と前記絶縁性光透過膜との間に設けられ、
    　前記絶縁基板の周縁部には、前記絶縁性光透過膜が設けられていない領域が形成され、
    　前記引き出し配線は、前記絶縁基板に垂直な方向から見て、前記絶縁性光透過膜の外周端部と交差するように設けられ、
    　前記表面被覆膜は、前記絶縁性光透過膜が設けられていない前記領域において、前記絶縁性光透過膜の外周端部に接する部分にも設けられている、アクティブマトリクス基板。
  2. 　前記絶縁性光透過膜は、一部に遮光領域を含み、
    　前記遮光領域は、前記絶縁基板に垂直な方向から見て、前記ゲート線と前記データ線に重畳する領域に少なくとも設けられる、請求項１に記載のアクティブマトリクス基板。
  3. 　前記遮光領域は、前記表面被覆膜と前記絶縁性光透過膜との間に設けられる遮光膜によって形成され、
    　前記遮光膜は、複数の開口部を有する、請求項２に記載のアクティブマトリクス基板。
  4. 　前記絶縁性光透過膜の端面は、前記絶縁基板の表面に対して角度を有する斜面を形成する、請求項１～３のいずれか１項に記載のアクティブマトリクス基板。
  5. 　前記絶縁性光透過膜の端面と前記絶縁基板の表面とのなす角は、３～１０度である、請求項４に記載のアクティブマトリクス基板。
  6. 　前記表面被覆膜は、前記絶縁性光透過膜のパターニング時に行われるエッチングに対してエッチングされる度合いが、前記絶縁性光透過膜より低い材料で形成される、請求項１～５のいずれか１項に記載のアクティブマトリクス基板。
  7. 　前記表面被覆膜は、ＳｉＯ２により構成されている、請求項１～６のいずれか１項に記載のアクティブマトリクス基板。
  8. 　前記絶縁性光透過膜は、ＳＯＧ膜により構成されている、請求項１～７のいずれか１項に記載のアクティブマトリクス基板。
  9. 　前記薄膜トランジスタは、酸化物半導体を含む、請求項１～８のいずれか１項に記載のアクティブマトリクス基板。
  10. 　請求項１～９のいずれか１項の記載のアクティブマトリクス基板を備えた表示装置。
  11. 　前記絶縁基板と前記絶縁性光透過膜との間に設けられ、かつ、複数の開口部を有する遮光膜と、
    　前記薄膜トランジスタよりも上層に形成されたシャッター機構と、
    　前記シャッター機構を挟んで前記絶縁基板と対向するように配置されたバックライトと、をさらに備え、
    　前記シャッター機構は、前記遮光膜に設けられた前記開口部を透過するバックライトの光の光量を制御するシャッター体を有する、請求項１０に記載の表示装置。
  12. 　前記アクティブマトリクス基板に対向する対向基板と、
    　前記アクティブマトリクス基板と前記対向基板との間に設けられる液晶層とをさらに備える、請求項１０に記載の表示装置。
  13. 　前記薄膜トランジスタに接続される有機ＥＬ素子をさらに備える、請求項１０に記載の表示装置。
  14. 　マトリクス状に配置された薄膜トランジスタを有するアクティブマトリクス基板の製造方法であって、
    　絶縁基板の表面の少なくとも一部を覆う表面被覆膜を形成する工程と、
    　前記表面被覆膜を含む前記絶縁基板上に絶縁性光透過膜層を形成する工程と、
    　前記絶縁性光透過膜の上に、前記薄膜トランジスタを形成する工程と、
    　前記絶縁性光透過膜の上に前記薄膜トランジスタに電気的に接続される配線を形成する工程と、
    　前記配線に電気的に接続され、前記アクティブマトリクス基板の周縁部に引き出される引き出し配線を形成する工程とを有し、
    　前記絶縁性光透過膜を形成する工程では、前記絶縁性光透過膜のパターニングにおいてエッチング処理が行われ、
    　前記エッチング処理では、
    　前記絶縁基板の周縁部において前記絶縁性光透過膜が除去される第１領域と、前記絶縁性光透過膜が残る第２領域とが形成され、かつ、前記表面被覆膜は、前記第１領域において前記第２領域を形成する前記絶縁性光透過膜の外周端部の近辺に少なくとも残るようエッチングが行われ、
    　前記引き出し配線の形成工程において、前記絶縁性光透過膜の外周端部と交差するように前記引き出し配線が形成される、アクティブマトリクス基板の製造方法。
     
PCT/JP2016/070175 2015-07-09 2016-07-07 アクティブマトリクス基板、表示装置及び製造方法 WO2017007002A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/741,343 US20180188575A1 (en) 2015-07-09 2016-07-07 Active matrix substrate, display device, and manufacturing method
CN201680037763.0A CN108140341A (zh) 2015-07-09 2016-07-07 有源矩阵基板、显示装置以及制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-137643 2015-07-09
JP2015137643 2015-07-09
JP2015143450 2015-07-17
JP2015-143450 2015-07-17

Publications (1)

Publication Number Publication Date
WO2017007002A1 true WO2017007002A1 (ja) 2017-01-12

Family

ID=57685245

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/070175 WO2017007002A1 (ja) 2015-07-09 2016-07-07 アクティブマトリクス基板、表示装置及び製造方法

Country Status (3)

Country Link
US (1) US20180188575A1 (ja)
CN (1) CN108140341A (ja)
WO (1) WO2017007002A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102513333B1 (ko) * 2018-01-31 2023-03-23 삼성디스플레이 주식회사 표시 장치
CN112366208B (zh) * 2020-11-09 2024-02-02 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN112420607B (zh) * 2020-11-09 2022-09-09 深圳市华星光电半导体显示技术有限公司 一种阵列基板制程方法及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020339A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板
JP2002351354A (ja) * 2001-05-18 2002-12-06 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
JP2008533510A (ja) * 2005-02-23 2008-08-21 ピクストロニクス，インコーポレイテッド ディスプレイ装置およびその製造方法
WO2011013434A1 (ja) * 2009-07-28 2011-02-03 シャープ株式会社 配線基板およびその製造方法、表示パネル、並びに表示装置
JP2013037293A (ja) * 2011-08-10 2013-02-21 Japan Display East Co Ltd 表示装置及び表示装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4715686A (en) * 1984-11-16 1987-12-29 Seiko Epson Corporation Light-passive display device and method of manufacturing same
JPH05341269A (ja) * 1992-06-05 1993-12-24 Matsushita Electric Ind Co Ltd ライトバルブ装置および該装置を用いた表示装置
US20060209012A1 (en) * 2005-02-23 2006-09-21 Pixtronix, Incorporated Devices having MEMS displays
CN101261385A (zh) * 2007-03-06 2008-09-10 韩旭峰 一种单彩液晶显示器件
JP5215019B2 (ja) * 2008-03-28 2013-06-19 Ｈｏｙａ株式会社 多階調フォトマスク及びその製造方法、並びにパターン転写方法
JP5737037B2 (ja) * 2011-07-22 2015-06-17 セイコーエプソン株式会社 電気光学装置および投射型表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020339A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板
JP2002351354A (ja) * 2001-05-18 2002-12-06 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
JP2008533510A (ja) * 2005-02-23 2008-08-21 ピクストロニクス，インコーポレイテッド ディスプレイ装置およびその製造方法
WO2011013434A1 (ja) * 2009-07-28 2011-02-03 シャープ株式会社 配線基板およびその製造方法、表示パネル、並びに表示装置
JP2013037293A (ja) * 2011-08-10 2013-02-21 Japan Display East Co Ltd 表示装置及び表示装置の製造方法

Also Published As

Publication number Publication date
US20180188575A1 (en) 2018-07-05
CN108140341A (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
US8957418B2 (en) Semiconductor device and display apparatus
TWI478307B (zh) 顯示裝置
US9437618B2 (en) Pixel structure and method of fabricating the same
EP3242341A1 (en) Array substrate and manufacturing method therefor, display panel and display device
KR101637636B1 (ko) 액티브 매트릭스 기판 및 그 제조방법, 그리고 표시패널
US8592811B2 (en) Active matrix substrate and display panel
CN104637438A (zh) 柔性显示器及其制造方法
CN101794819A (zh) 薄膜晶体管、其制备方法和包括它的平板显示装置
CN108376688A (zh) 一种感光组件及其制备方法、阵列基板、显示装置
TW201405833A (zh) 顯示裝置及其製造方法
TWI519879B (zh) 顯示面板及包含該顯示面板的顯示裝置
US20130092923A1 (en) Active matrix substrate and method for manufacturing the same
TWI639851B (zh) 顯示裝置及其製造方法
WO2017007002A1 (ja) アクティブマトリクス基板、表示装置及び製造方法
WO2017007004A1 (ja) アクティブマトリクス基板、表示装置、及び表示装置の製造方法
US9627515B2 (en) Method of manufacturing thin-film transistor substrate
WO2017043516A1 (ja) アクティブマトリクス基板及びその製造方法
TW201423976A (zh) 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法
CN108780221B (zh) 显示面板、显示装置和显示面板的制造方法
US10529743B2 (en) Active matrix substrate, display device, and manufacturing method
JP2016054046A (ja) 表示装置および電子機器
CN204289541U (zh) 阵列基板、显示面板、显示装置
WO2013008359A1 (ja) 液晶表示装置およびその製造方法
US10991729B2 (en) Active matrix substrate, optical shutter substrate, display device, and method for manufacturing active matrix substrate
KR20170079632A (ko) 유기전계 발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16821470

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16821470

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP