WO2016208101A1 - 定寸装置、研磨装置、及び研磨方法 - Google Patents

定寸装置、研磨装置、及び研磨方法 Download PDF

Info

Publication number
WO2016208101A1
WO2016208101A1 PCT/JP2016/001528 JP2016001528W WO2016208101A1 WO 2016208101 A1 WO2016208101 A1 WO 2016208101A1 JP 2016001528 W JP2016001528 W JP 2016001528W WO 2016208101 A1 WO2016208101 A1 WO 2016208101A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
thickness
polished
polishing
resistivity
Prior art date
Application number
PCT/JP2016/001528
Other languages
English (en)
French (fr)
Inventor
茂 大葉
史郎 天海
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to KR1020177036263A priority Critical patent/KR102291391B1/ko
Priority to CN201680029245.4A priority patent/CN107615455B/zh
Priority to SG11201709628PA priority patent/SG11201709628PA/en
Priority to DE112016002186.0T priority patent/DE112016002186T5/de
Priority to US15/576,120 priority patent/US10147656B2/en
Publication of WO2016208101A1 publication Critical patent/WO2016208101A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/205—Lapping pads for working plane surfaces provided with a window for inspecting the surface of the work being lapped
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/12—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Definitions

  • the present invention relates to a sizing device, a polishing device, and a polishing method.
  • polishing techniques such as DSP (Double Side Polishing) have become indispensable technologies that are indispensable for the manufacturing process of semiconductor devices.
  • an eddy current sizing device In order to control the finishing thickness, an eddy current sizing device, a sizing device by measuring the distance from the upper surface of the carrier, a sizing device using laser light interference, and the like are used.
  • the sizing accuracy of about ⁇ 0.1 ⁇ m required by the sizing device by measuring the distance from the upper surface of the carrier is not guaranteed. Further, when the eddy current sizing device and the laser beam interference sizing device are compared, the latter laser beam interference sizing device is superior in terms of restriction of the installation environment and measurement accuracy.
  • the laser beam interference sizing device is an indispensable technique for increasing the uniformity of the finished thickness after polishing such as a DSP.
  • the resistivity is approximately 10 ⁇ ⁇ cm or more for the P ⁇ substrate, greater than 0.01 ⁇ ⁇ cm for the P + substrate and less than 10 ⁇ ⁇ cm. In particular, in the description herein, the resistivity is 0.01 ⁇ ⁇ cm or less for the P ++ substrate. is there.
  • Laser light interference sizing device injects a laser for light interference into a hole formed so as to penetrate the surface plate of the double-side polishing device.
  • the substrate is rotated and revolved by rotation of the gear meshed with the carrier, and the hole is formed at a position through which the orbit of the substrate revolves. Therefore, the laser beam interference sizing device can irradiate the substrate being polished with the laser beam by entering the hole, and captures the reflected light from the front and back surfaces of the substrate at the light receiving portion almost simultaneously. .
  • the signal is taken in as a digital signal and recognized as substrate thickness information using Fourier transform.
  • P - or P + signal of the reflected light of the back surface of the substrate capture sufficiently in the substrate, but the reflected light becomes weak at P ++ substrate.
  • FIG. 6 shows the relationship between the resistivity of the substrate (thickness: 775 ⁇ m) and the transmittance of the laser beam.
  • the wavelength of laser light used in a general sizing apparatus is about 1300 nm, and the transmittance at this wavelength is about 50% for a P ⁇ substrate, but only about 1% for a P ++ substrate.
  • the output of the laser beam is increased to about twice that of the measurement of the thickness of the P ⁇ substrate, and an optimum region is set as the frequency. ++ makes it possible to measure the thickness of the substrate.
  • high-precision sizing is possible by changing the laser wavelength and intensity with the laser beam interference sizing device.
  • the thickness data can be obtained not only on the P ⁇ substrate and the P + substrate but also on the lower resistivity P ++ substrate by optimizing the output of the laser beam and the signal used for the Fourier transform. .
  • the deviation from the target thickness is deviated from the initial finished thickness of the substrate polished in the first polishing batch of that lot.
  • a method of adjusting the target thickness by calculating and taking into account the deviation from the target thickness when processing the next polishing batch has come to be adopted.
  • this method has a problem in that the yield is deteriorated and the production cost is increased due to the trial processing for obtaining the deviation from the target thickness at the time of changing the lot.
  • the required sizing accuracy may not be maintained, and the deviation from the target thickness caused by a decrease in sizing accuracy may be suppressed.
  • the yield is deteriorated by performing trial processing every time a lot is changed.
  • the present invention has been made in view of the above-described problems. In continuous polishing, even when there is a lot change of a substrate to be polished, a decrease in sizing accuracy is prevented and high sizing accuracy can be obtained. It is an object to provide a size device.
  • Another object is to provide a polishing method.
  • the present invention is arranged in a polishing apparatus that polishes the surface of the wafer by sliding the wafer against a polishing cloth affixed to a surface plate.
  • a sizing device for measuring the thickness of a wafer being polished comprising: a light source for irradiating the wafer being polished with laser light; and a wafer from the wafer being polished irradiated with the laser light from the light source
  • a light receiving unit that receives the reflected light, and a calculation unit that calculates a measured value of the thickness of the wafer being polished that has been irradiated with the laser light, from the reflected light received by the light receiving unit.
  • the portion is determined based on the correlation between the wafer resistivity and the wafer thickness measurement error value obtained in advance, and the wafer thickness measurement error is determined from the wafer resistivity being polished.
  • the value of Providing a measuring device characterized in that the measurement error by correcting those that can be calculated thickness of the wafer in the polishing.
  • the measurement error of the wafer thickness by the sizing device is calculated from the correlation between the resistivity of the wafer and the measurement error value of the wafer thickness and the resistivity of the wafer being polished. Is possible. Therefore, even if the lot of wafers to be polished changes during continuous polishing and the resistivity of the wafer to be polished changes, the measurement error can be corrected according to the resistivity, so the actual wafer of the wafer being polished can be accurately corrected. Thickness can be measured.
  • the calculation unit calculates an offset value for canceling the measurement error in the measurement value based on the correlation between the resistivity of the wafer and the measurement error value of the wafer thickness. It is preferable that the measurement error of the thickness of the wafer being polished can be corrected by obtaining from the resistivity and adjusting the offset value to the measured value.
  • the actual thickness of the wafer being polished is accurately measured by correcting the measurement error of the thickness of the wafer being polished by offsetting the measurement error using the offset value. can do.
  • the resistivity of the wafer being polished may be obtained from the resistivity at both ends of the ingot from which the wafer being polished is cut and the portion of the ingot from which the wafer being polished is cut. it can.
  • the resistivity of the wafer being polished can be easily obtained on a substrate basis.
  • the correlation between the resistivity of the wafer and the measurement error value of the wafer thickness is obtained for each polishing apparatus.
  • the sizing accuracy can be further improved by using the above correlation for each polishing apparatus. It will be a thing.
  • the resistivity of the wafer is preferably 0.01 ⁇ ⁇ cm or less.
  • the sizing apparatus of the present invention can be particularly suitably used when measuring the thickness of a low-resistance wafer having a resistivity of 0.01 ⁇ ⁇ cm or less.
  • the present invention provides a polishing apparatus in which any one of the above sizing devices is provided.
  • the thickness of the wafer being polished can be accurately calculated, so that a wafer with little deviation from the target thickness can be obtained. Moreover, since it is not always necessary to carry out trial processing for calculating the deviation from the target thickness, the yield can be improved.
  • the present invention provides a polishing process for polishing a surface of a wafer by sliding the wafer against a polishing cloth affixed to a surface plate. Polishing is performed while measuring the thickness of the wafer being polished by a sizing device that measures the thickness, and polishing is performed when the measured value of the thickness of the wafer being polished by the sizing device reaches a predetermined value.
  • a correlation deriving step of obtaining a correlation between the wafer resistivity and the value of the measurement error of the wafer thickness in advance before performing the polishing step Based on the correlation between the resistivity of the wafer and the measurement error value of the wafer thickness in the polishing process, the measurement error value of the thickness of the wafer being polished is calculated from the resistivity of the wafer being polished. And The measurement error is corrected to provide a polishing method characterized by polishing the wafer while calculating the thickness of the wafer in the polishing.
  • the wafer thickness measurement error by the sizing device is calculated from the correlation between the wafer resistivity and the wafer thickness measurement error value, and the wafer resistivity during polishing. Can be calculated. Therefore, even when the lot of wafers to be polished changes during continuous polishing, and the resistivity of the wafer to be polished changes, the measurement error can be corrected according to the resistivity, so the wafer with less deviation from the target thickness Can be obtained. In addition, since it is not always necessary to perform trial processing for calculating a deviation from the target thickness every time a lot of the wafer is changed, the yield can be improved.
  • the polishing method of the present invention is based on the correlation between the resistivity of the wafer and the value of the measurement error of the wafer thickness, in the measurement value of the thickness of the wafer being polished by the sizing device.
  • the offset value for canceling the measurement error is calculated from the resistivity of the wafer to be polished, and the offset value is added to or subtracted from the measured value of the thickness of the wafer that is being polished. It is preferable to correct the measurement error.
  • the measurement error of the thickness of the wafer being polished can be corrected by offsetting the measurement error by the offset value.
  • the polishing method of the present invention measures a plurality of test wafers having different resistivities in advance with the sizing device before the correlation deriving step.
  • the correlation between the wafer resistivity and the measurement error value of the wafer thickness is obtained from the thickness of the test wafer after the test polishing. It is preferable to determine the relationship.
  • the correlation between the resistivity of the wafer and the value of the measurement error of the wafer thickness can be obtained in this way.
  • the resistivity of the wafer to be polished can be obtained from the resistivity at both ends of the ingot from which the wafer to be polished is cut out and the portion of the ingot from which the wafer has been cut out.
  • the resistivity of the wafer to be polished can be easily obtained for each substrate.
  • the correlation between the resistivity of the wafer and the value of the measurement error of the wafer thickness is obtained for each polishing apparatus.
  • the sizing accuracy can be further improved by using the above correlation for each polishing apparatus.
  • the wafer to be polished has a resistivity of 0.01 ⁇ ⁇ cm or less.
  • the polishing method of the present invention can be used particularly suitably when polishing is performed while measuring the thickness of a low-resistance wafer having a resistivity of 0.01 ⁇ ⁇ cm or less.
  • the present invention it is possible to prevent a decrease in sizing accuracy due to a lot change of a substrate to be polished and to obtain a high sizing accuracy. Therefore, it is possible to obtain a substrate with a small deviation from a target thickness and to test a substrate Since it is not always necessary to perform processing, the yield can be improved.
  • the present inventors have conducted intensive studies to solve such problems, and have found that the resistivity of the wafer has a correlation with the value of the measurement error of the wafer thickness. Then, the present inventors completed the present invention by conceiving that the thickness of the wafer can be calculated more accurately by correcting the measurement error from the correlation and the resistivity of the wafer to be polished.
  • FIG. 1 shows an example in which the sizing device of the present invention is disposed in a double-side polishing apparatus. As shown in FIG. 1, the sizing apparatus 1 of the present invention can be disposed in a double-side polishing apparatus 10.
  • the double-side polishing apparatus 10 includes an upper surface plate 11 and a lower surface plate 12 provided so as to face each other vertically, and a polishing cloth 13 is attached to each surface plate 11, 12. It is attached.
  • a sun gear 14 is provided at the center between the upper surface plate 11 and the lower surface plate 12, and an annular internal gear 15 is provided at the periphery.
  • the wafer W is held in the holding hole of the carrier 16 and is sandwiched between the upper surface plate 11 and the lower surface plate 12.
  • the sizing apparatus 1 of the present invention measures the thickness of a wafer being polished by a polishing apparatus by laser light interference.
  • This sizing apparatus 1 includes a light source 2 for irradiating a laser beam onto a wafer W being polished by the double-side polishing apparatus 10 as described above, a light receiving unit 3 for receiving reflected light from the wafer W being polished, and reflected light.
  • the calculation unit 4 for calculating the measured value of the thickness of the wafer W being polished is provided. Further, as shown in FIG. 1, the incident light on the wafer W and the reflected light from the wafer W pass through a hole 17 provided in the upper surface plate 11.
  • the calculation unit 4 calculates the resistance of the wafer W during polishing based on the correlation between the wafer resistivity and the measurement error value of the wafer thickness that has been obtained in advance.
  • the value of the measurement error of the thickness of the wafer being polished can be calculated from the rate, and the thickness of the wafer W being polished can be calculated by correcting the measurement error.
  • the calculation unit 4 calculates the offset value for offsetting the measurement error in the measurement value based on the correlation between the resistivity of the wafer and the measurement error value of the wafer thickness. It is possible to correct the measurement error of the thickness of the wafer being polished by calculating from the resistivity and adjusting the offset value to the measurement value.
  • a terminal such as a personal computer (PC) as the calculation unit 4.
  • PC personal computer
  • the polishing method of the present invention includes a correlation deriving step of obtaining a correlation between the resistivity of the wafer and the value of the measurement error of the wafer thickness in advance before performing the polishing step of the wafer W.
  • the above correlation can be obtained as follows. First, prior to the correlation derivation step, a test polishing step is performed in which a plurality of test wafers having different resistivities are subjected to test polishing while measuring the thickness of the test wafer using a sizing device. In the test polishing, the polishing is stopped when the measured value of the thickness of the test wafer by the sizing device reaches the target thickness value.
  • the sizing device 1 of the present invention may be used as a sizing device. However, since the above correlation is not obtained at this time, the measurement error in the measurement value of the thickness of the test wafer is not corrected.
  • a correlation derivation process is performed.
  • the correlation between the wafer resistivity and the wafer thickness measurement error value can be obtained.
  • [measurement error] obtained by calculating ([actual thickness of test wafer]-[target thickness]) from polishing data of wafers of various resistivity recorded in the test polishing process, The relationship with the resistance value of the test wafer] is plotted, and the relational expression of the measurement error due to the resistivity can be obtained by the least square method.
  • FIGS. 2 and 3 show the relationship between resistivity and measurement error obtained in the examples described later.
  • an approximate straight line having a high correlation is obtained between [measurement error] and [resistance value of test wafer].
  • the correlation between the resistivity of the wafer and the value of the measurement error of the wafer thickness can be obtained.
  • the correlation between the wafer resistivity and the value of the measurement error of the wafer thickness for each polishing apparatus.
  • the slope and intercept may differ slightly for each polishing device equipped with a sizing device, so the measurement error is calculated with high accuracy.
  • the sizing accuracy is further improved if the relational expression is constantly updated and used.
  • polishing is performed while measuring the thickness of the wafer being polished by a sizing device that measures the thickness of the wafer being polished by laser light interference. Then, the polishing is stopped when the measured value of the thickness of the wafer being polished by the sizing device reaches a predetermined value.
  • the wafer thickness being polished is determined from the resistivity of the wafer being polished. The value of the measurement error is calculated. Then, the wafer is polished while correcting the measurement error and calculating the thickness of the wafer being polished.
  • the measurement error can be corrected as follows. First, based on the correlation between the resistivity of the wafer and the measurement error value of the wafer thickness as shown in FIG. 3, the measurement error in the measurement value of the wafer thickness being polished by the sizing device is calculated. An offset value for canceling is calculated from the resistivity of the wafer to be polished.
  • the resistivity of the wafer to be polished can be determined from, for example, the resistivity at both ends of the ingot from which the wafer to be polished is cut out and the portion where the wafer of the ingot is cut out. Since the resistivity of the ingot is always measured before cutting (slicing) the wafer, the resistivity at both ends of the ingot can be easily obtained. Moreover, since the segregation phenomenon occurs when the ingot manufactured by the CZ pulling method is pulled, if the distance from the end of the ingot is used, the resistivity of the portion can be easily obtained. Therefore, it is possible to easily obtain the resistivity of the wafer to be polished in the unit of the substrate arranged and distinguished in the cut-out order.
  • the calculation unit 4 cancels the measurement error by adding or subtracting the offset value to the measured value of the thickness of the wafer being polished. Thereby, the actual thickness of the wafer can be accurately calculated.
  • the present invention calculates the value of the measurement error generated in the main polishing from the correlation between the wafer resistivity and the measurement error value of the wafer thickness and the resistivity of the wafer to be polished. It is possible to accurately calculate the actual thickness of the wafer being polished by measuring the thickness of the wafer being polished while correcting the measurement error. Therefore, trial processing is not necessarily required, and polishing with less deviation between the target thickness and the finished thickness is possible.
  • the deviation of the finished thickness from the target thickness is about ⁇ 0.1 ⁇ m, or It is possible to suppress it smaller than this.
  • Example 2 Using a double-side polishing apparatus 10 with a sizing apparatus 1 as shown in FIG. 1, a plurality of silicon wafers having a diameter of 300 mm were continuously polished by the polishing method of the present invention.
  • caustic potash was added to colloidal silica having an average particle size of 35 to 70 nm, and diluted with pure water so that the pH became 10.5.
  • a commercially available nonwoven fabric type was used for the polishing cloth.
  • a double-side polishing apparatus 10 as shown in FIG. 1, a plurality of test P ++ silicon wafers (resistivity: 7.2 to 9.3 m ⁇ ⁇ cm) having different resistivities were continuously subjected to test polishing. .
  • a PC was used as the calculation unit 4, and the PC was connected to the double-side polishing apparatus 10 to manage the input records of the actual wafer finish thickness, target thickness, offset value, and resistivity.
  • the laser beam of the sizing apparatus was an infrared wavelength tunable laser, the wavelength was 1300 nm, and the output was 10 mW or more.
  • Fig. 2 shows the relationship between the change in the resistivity of the test wafer and the measurement error (deviation from the target thickness of the finished thickness) during the test polishing. As can be seen from FIG. 2, there is a high correlation between the resistivity of the wafer and the measurement error.
  • FIG. 3 shows the relationship between [measurement error] and [test wafer resistance] obtained here. As can be seen from FIG. 3, an approximate straight line with high correlation was obtained.
  • the measurement error can be offset by subtracting the offset value ⁇ 0.2035 ⁇ m from the measurement value (adding 0.2035 ⁇ m). It can be seen that the finished thickness can be obtained.
  • the resistivity of the wafer to be polished was measured before cutting out the substrate, and recorded in a PC (calculation unit 4) database together with lot information.
  • the calculation unit 4 is loaded with a program that automatically calls the lot information and resistivity data before polishing and automatically calculates the offset amount from the difference between the resistivity of the wafer to be polished and the resistivity of the wafer in the previous lot. I kept it.
  • polishing was performed while changing the offset value from the resistivity of the wafer to be polished when changing the lot. If such a program is introduced into the calculation unit 4, it is possible to sufficiently cope with changing the target thickness.
  • FIG. 4 shows the distribution of the deviation from the target thickness of the finished thickness of the wafer continuously polished as described above.
  • the deviation from the target thickness was suppressed to be small compared to the comparative example described later.
  • the ratio of wafers whose deviation from the target thickness was within ⁇ 0.1 ⁇ m was higher than that of the comparative example described later. This is because highly accurate sizing can be performed by appropriately correcting the thickness measurement error in accordance with the change in the resistivity of the wafer when the lot is changed.
  • a silicon wafer having a diameter of 300 mm was polished under the same conditions as in the example except that the sizing apparatus was a general sizing apparatus that performed polishing without correcting measurement errors.
  • Fig. 5 shows the distribution of the deviation of the finished thickness of the polished wafer from the target thickness. As shown in FIG. 5, the variation in the finished thickness increased, and the deviation from the target thickness also increased. In particular, the percentage of wafers whose deviation from the target thickness was ⁇ 0.1 ⁇ m or more has increased significantly compared to the examples.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)

Abstract

本発明は、研磨装置に配設され、レーザー光干渉により研磨中のウェーハの厚さを測定する定寸装置であって、研磨中のウェーハにレーザー光を照射するための光源と、光源からレーザー光を照射された研磨中のウェーハからの反射光を受光する受光部と、受光部で受光した反射光から、レーザー光を照射された研磨中のウェーハの厚さの測定値を算出する算出部とを有し、算出部は、予め求めておいた、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づき、研磨中のウェーハの抵抗率から研磨中のウェーハの厚さの測定誤差の値を算出し、測定誤差を補正して前記研磨中のウェーハの厚さを算出できるものであることを特徴とする定寸装置である。これにより、連続研磨において、研磨する基板のロット変更が有る場合であっても、定寸精度の低下を防ぎ、高い定寸精度が得られる定寸装置が提供される。

Description

定寸装置、研磨装置、及び研磨方法
　本発明は、定寸装置、研磨装置、及び研磨方法に関する。
　半導体装置の微細化及び多層化が進むにつれて、ＤＳＰ（Ｄｏｕｂｌｅ　Ｓｉｄｅｄ　Ｐｏｌｉｓｈｉｎｇ：両面研磨）等の研磨技術は半導体装置の製造工程に無くてはならない必須の技術になっている。
　平坦化のためのＤＳＰにおける重要な仕様の一つに、基板の仕上げ厚さの面内均一性（フラットネス）がある。仕上げ厚さの面内均一性を向上させるためには、仕上げ厚さを正確に制御することが重要になる。そのため、研磨中のウェーハの厚さを、精度よくモニターするために定寸装置を有する研磨装置が使用されている（例えば、特許文献１参照）。
　近年では、仕上げ厚さの基板面内均一性（フラットネス）に対する要求が高まり、定寸精度が±０．１μｍ程度以内、若しくはこれより高い精度であることが要求されるようになってきている。
　仕上げ厚さを制御するために渦電流定寸装置やキャリア上面との間隔を測定することによる定寸装置、レーザー光干渉を利用した定寸装置などが用いられている。
　しかしながら、キャリア上面との間隔を測定することによる定寸装置では必要とする±０．１μｍ程度の定寸精度が保証されない。また、渦電流定寸装置とレーザー光干渉定寸装置を比較すると、設置する環境の制限や測定精度の面で後者のレーザー光干渉定寸装置の方が優れている。
　このため、レーザー光干渉定寸装置の普及が進み、レーザー光干渉定寸装置は、特に、Ｐ－やＰ＋基板の高精度加工に不可欠な技術となっている。つまり、レーザー光干渉定寸装置は、ＤＳＰなどの研磨後の仕上げ厚さの均一性を高めるためには不可欠な技術となっている。抵抗率は、概ねＰ－基板が１０Ω・ｃｍ以上、Ｐ＋基板が０．０１Ω・ｃｍより大きく１０Ω・ｃｍ未満、特に、本明細書の説明においてはＰ＋＋基板が０．０１Ω・ｃｍ以下である。
　また、近年、より低抵抗のＰ＋＋の基板においても高平坦度対応が必要となり、レーザー光干渉定寸装置が再検討された。ここで、両面研磨装置を例に、レーザー光干渉定寸装置の仕組みを以下に説明する。
　レーザー光干渉定寸装置は両面研磨装置の定盤を貫通するように形成された穴に光干渉用のレーザーを入射する。基板の研磨時には、キャリアに噛合したギアが回転することによって基板が自公転するが、上記の穴は、基板の自公転の軌道が通過する位置上に形成されたものである。従って、レーザー光干渉定寸装置は、この穴にレーザー光を入射することで、研磨中の基板にレーザー光を照射することができ、ほぼ同時に受光部で基板の表裏面からの反射光を取り込む。
　その信号はデジタル信号として取り込まれ、フーリエ変換を用いて、基板の厚さ情報として認識される。この場合、Ｐ－又はＰ＋基板においては基板の裏面の反射光の信号が十分に取り込めるが、Ｐ＋＋基板ではその反射光が微弱となる。
　図６に基板（厚さ７７５μｍ）の抵抗率とレーザー光の透過率の関係を示す。一般的な定寸装置で用いられるレーザー光の波長は約１３００ｎｍであり、この波長での透過率はＰ－基板では５０％程度あるがＰ＋＋基板では１％程度しかない。
　そこで、Ｐ＋＋基板の厚さの測定の際には、レーザー光の出力をＰ－基板の厚さの測定時の２倍程度に上げ、さらにその周波数として最適な領域を設定することで、Ｐ＋＋基板の厚さを測定することを可能にしている。このようにレーザー光干渉定寸装置でレーザー波長や強度を変更することで高精度な定寸が可能となった。
　以上のようにして、レーザー光の出力や、フーリエ変換に用いる信号の最適化によりＰ－基板やＰ＋基板のみならず、より低抵抗率のＰ＋＋基板でも厚みデータが得られるようになった。
特開平１１－２８５９５６号公報
　ところが、基板の連続研磨において、研磨する基板のグループ（ロット）によって、必要とされる定寸精度が維持できなくなる現象がしばしば観測されるようになった。特に、低抵抗の基板の研磨において、ロットが変更となった最初の研磨バッチで定寸精度が保証されず、目標とする基板の厚さが得られないことが多いという問題があった。
　そのため、研磨する基板のロットが変更となった時に、研磨の精度を維持するために、そのロットの最初の研磨バッチで研磨された基板の最初の仕上げ厚さから、狙い厚さからのズレを計算し、次の研磨バッチの加工時に狙い厚さからのズレを加味して、狙い厚さを調整する方法がとられるようになった。
　しかしながら、この方法では、ロット変更時の狙い厚さからのズレを求めるための試し加工により、歩留まりが悪化し、生産コストの増大を招くという問題があった。
　以上のように、連続研磨において研磨する基板のロットによって、必要とされる定寸精度が維持できなくなることがあり、また、定寸精度の低下により起こる狙い厚さからのズレを抑制するための試し加工をロット変更時に毎回行うことによって、歩留まりの悪化を招くという問題があった。
　本発明は前述のような問題に鑑みてなされたもので、連続研磨において、研磨する基板のロット変更が有る場合であっても、定寸精度の低下を防ぎ、高い定寸精度が得られる定寸装置を提供することを目的とする。
　さらに、本発明は、研磨する基板のロット変更による定寸精度の低下を防ぐことによって、基板の試し加工を必ずしも行う必要が無く、かつ、狙い厚さからのズレが小さい基板を得ることができる研磨方法を提供することも目的とする。
　上記目的を達成するために、本発明は、定盤に貼り付けられた研磨布にウェーハを摺接することで前記ウェーハの表面を研磨する研磨装置に配設され、レーザー光干渉により前記研磨装置で研磨中のウェーハの厚さを測定する定寸装置であって、前記研磨中のウェーハにレーザー光を照射するための光源と、該光源から前記レーザー光を照射された前記研磨中のウェーハからの反射光を受光する受光部と、該受光部で受光した前記反射光から、前記レーザー光を照射された前記研磨中のウェーハの厚さの測定値を算出する算出部とを有し、該算出部は、予め求めておいた、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づき、前記研磨中のウェーハの抵抗率から前記研磨中のウェーハの厚さの測定誤差の値を算出し、該測定誤差を補正して前記研磨中のウェーハの厚さを算出できるものであることを特徴とする定寸装置を提供する。
　本発明の定寸装置では、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係と研磨中のウェーハの抵抗率とから、定寸装置によるウェーハの厚さの測定誤差を算出することが可能である。従って、連続研磨中に、研磨するウェーハのロットが変わり、研磨するウェーハの抵抗率が変わった場合においても、その抵抗率に応じて測定誤差を補正できるため、精度良く研磨中のウェーハの実際の厚さを測定することができる。
　このとき、前記算出部は、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づいて、前記測定値における測定誤差を相殺するためのオフセット値を前記研磨中のウェーハの抵抗率から求め、前記測定値に前記オフセット値を加減することで、前記研磨中のウェーハの厚さの測定誤差を補正することができるものであることが好ましい。
　このように、より具体的には、オフセット値により測定誤差を相殺することで、研磨中のウェーハの厚さの測定誤差を補正することにより、精度良く研磨中のウェーハの実際の厚さを測定することができる。
　またこのとき、前記研磨中のウェーハの抵抗率は、前記研磨中のウェーハを切り出したインゴットの両端の抵抗率、及び前記インゴットの前記研磨中のウェーハを切り出した部位から求めたものとすることができる。
　このようにして、研磨中のウェーハの抵抗率は、基板単位で容易に求めることができる。
　このとき、前記ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係は、前記研磨装置毎に求めたものであることが好ましい。
　ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係は、研磨装置毎に若干異なる場合があるため、研磨装置毎の上記相関関係を用いることで、より定寸精度を向上できるものとなる。
　またこのとき、前記ウェーハの抵抗率が０．０１Ω・ｃｍ以下であることが好ましい。
　本発明の定寸装置は、抵抗率が０．０１Ω・ｃｍ以下の低抵抗のウェーハの厚さを測定する場合に、特に好適に使用できる。
　また、上記目的を達成するために、本発明は、上記のいずれかの定寸装置が配設されたものであることを特徴とする研磨装置を提供する。
　このような研磨装置であれば、研磨中のウェーハの厚さを正確に算出できるため、狙い厚さからのズレが少ないウェーハを得ることができる。また、狙い厚さからのズレを計算するための試し加工を必ずしも実施する必要が無いため、歩留まりを向上させることができる。
　また、上記目的を達成するために、本発明は、定盤に貼り付けられた研磨布にウェーハを摺接することで前記ウェーハの表面を研磨する研磨工程において、レーザー光干渉により研磨中のウェーハの厚さを測定する定寸装置によって、前記研磨中のウェーハの厚さを測定しながら研磨を行い、前記定寸装置による研磨中のウェーハの厚さの測定値が所定値となった時点で研磨を停止する研磨方法であって、前記研磨工程を行う前に、予め、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係を求めておく相関関係導出工程を有し、前記研磨工程において、前記ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づき、前記研磨中のウェーハの抵抗率から前記研磨中のウェーハの厚さの測定誤差の値を算出し、該測定誤差を補正して前記研磨中のウェーハの厚さを算出しながら前記ウェーハを研磨することを特徴とする研磨方法を提供する。
　本発明の研磨方法であれば、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係と、研磨中のウェーハの抵抗率とから、定寸装置によるウェーハの厚さの測定誤差を算出することが可能である。従って、連続研磨中に、研磨するウェーハのロットが変わり、研磨するウェーハの抵抗率が変わった場合においても、その抵抗率に応じて測定誤差を補正できるため、狙い厚さからのズレが少ないウェーハを得ることができる。また、ウェーハのロットの変更のたびに、狙い厚さからのズレを計算するための試し加工を必ずしも実施する必要が無いため、歩留まりを向上させることができる。
　このとき、本発明の研磨方法は、前記ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づいて、前記定寸装置による前記研磨中のウェーハの厚さの測定値における測定誤差を相殺するためのオフセット値を、研磨するウェーハの抵抗率から算出し、前記研磨中のウェーハの厚さの測定値に前記オフセット値を加減することで、前記研磨中のウェーハの厚さの測定誤差を補正することが好ましい。
　このように、より具体的には、オフセット値により測定誤差を相殺することで、研磨中のウェーハの厚さの測定誤差を補正することができる。
　またこのとき、本発明の研磨方法は、前記相関関係導出工程の前に、予め、抵抗率が互いに異なる複数の試験用ウェーハを、前記定寸装置により、前記試験用ウェーハの厚さを測定しながら試験研磨する試験研磨工程を有し、前記相関関係導出工程において、前記試験研磨後の前記試験用ウェーハの厚さから、前記ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係を求めることが好ましい。
　本発明においては、より具体的には、このようにしてウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係を求めることができる。
　このとき、前記研磨するウェーハの抵抗率を、前記研磨するウェーハを切り出すインゴットの両端の抵抗率及び前記インゴットの前記ウェーハを切り出した部位から求めることができる。
　このようにして、研磨対象のウェーハの抵抗率は、基板単位で容易に求めることができる。
　またこのとき、前記ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係は、前記研磨装置毎に求めることが好ましい。
　ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係は、研磨装置毎に若干異なる場合があるため、研磨装置毎の上記相関関係を用いることで、より定寸精度を向上できる。
　また、前記研磨するウェーハを、抵抗率が０．０１Ω・ｃｍ以下のものとすることが好ましい。
　本発明の研磨方法は、抵抗率が０．０１Ω・ｃｍ以下の低抵抗のウェーハの厚さを測定しながら研磨を実施する場合に、特に好適に使用できる。
　本発明であれば、研磨する基板のロット変更による定寸精度の低下を防ぎ、高い定寸精度が得られるため、狙い厚さからのズレが小さい基板を得ることができ、かつ、基板の試し加工を必ずしも行う必要が無いため、歩留まりを向上させることができる。
本発明の定寸装置及び該定寸装置が配設された研磨装置の一例を示した概略断面図である。 実施例において求められた、試験用ウェーハの抵抗率と試験用ウェーハの厚さの測定値における測定誤差の関係を示す図である。 実施例において求められた、ウェーハの抵抗率とウェーハの厚さの測定値における測定誤差の関係を示す図である。 実施例におけるウェーハの研磨結果を示す図である。 比較例におけるウェーハの研磨結果を示す図である。 基板の抵抗率とレーザー光の透過率の関係を示す図である。
　以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
　上記のように、研磨するウェーハのロットが変わると定寸精度が変動し、その結果、研磨後のウェーハの厚さの狙い厚さからのズレが大きくなってしまうという問題があった。
　そこで、本発明者等はこのような問題を解決すべく鋭意検討を重ね、ウェーハの抵抗率がウェーハの厚さの測定誤差の値と相関関係を有することを知見した。そして、この相関関係と研磨対象のウェーハの抵抗率から、測定誤差を補正することで、より正確にウェーハの厚さを算出することに想到し、本発明を完成させた。
　まず、本発明の定寸装置及び該定寸装置が配設された研磨装置について、図１を参照して説明する。図１には、両面研磨装置に本発明の定寸装置を配設した例を示す。図１に示すように、本発明の定寸装置１は、両面研磨装置１０に配設されるものとできる。
　両面研磨装置１０は、図１に示すように、上下に相対向して設けられた上定盤１１と下定盤１２を備えており、各定盤１１、１２には、それぞれ研磨布１３が貼り付けられている。上定盤１１と下定盤１２の間の中心部にはサンギヤ１４が、周縁部には環状のインターナルギヤ１５が設けられている。ウェーハＷはキャリア１６の保持孔に保持され、上定盤１１と下定盤１２の間に挟まれる。
　また、サンギヤ１４及びインターナルギヤ１５の各歯部にはキャリア１６の外周歯が噛合しており、上定盤１１及び下定盤１２が不図示の駆動源によって回転されるのに伴い、キャリア１６は自転しつつサンギヤ１４の周りを公転する。このとき、キャリア１６の保持孔で保持されたウェーハＷは、上下の研磨布１３に摺接されることより両表面を同時に研磨される。なお、ウェーハＷの研磨時には、不図示のノズルからウェーハＷにスラリーが供給される。
　また、本発明の定寸装置１は、図１に示すように、レーザー光干渉により研磨装置で研磨中のウェーハの厚さを測定するものである。この定寸装置１は、上記のような両面研磨装置１０で研磨中のウェーハＷにレーザー光を照射するための光源２、研磨中のウェーハＷからの反射光を受光する受光部３、反射光から、研磨中のウェーハＷの厚さの測定値を算出する算出部４を具備している。また、図１に示すようにウェーハＷへの入射光及びウェーハＷからの反射光は、上定盤１１に設けられた穴１７を通る。
　そして、本発明の定寸装置１において、算出部４は、予め求めておいた、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づき、研磨中のウェーハＷの抵抗率から研磨中のウェーハの厚さの測定誤差の値を算出し、該測定誤差を補正して研磨中のウェーハＷの厚さを算出できる。
　より具体的には、算出部４は、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づいて、測定値における測定誤差を相殺するためのオフセット値を研磨中のウェーハの抵抗率から求め、測定値にオフセット値を加減することで、研磨中のウェーハの厚さの測定誤差を補正することができるものとすることができる。
　また、この一連の作業を効率的に行うために、算出部４としてパーソナルコンピュータ（ＰＣ）などの端末を利用することが望ましい。ＰＣを導入することにより、データベースからのデータ取得が可能となり、研磨対象のウェーハの抵抗率データを自動取得し、オフセット値を計算し、測定値に計算したオフセット値を加減するといった一連の作業を自動的に行うことが可能となる。
　続いて、本発明の研磨方法について、図１に示した本発明の定寸装置１が配設された両面研磨装置１０を参照して説明する。
　まず、本発明の研磨方法は、ウェーハＷの研磨工程を行う前に、予め、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係を求めておく相関関係導出工程を有する。
　例えば、以下のようにして上記の相関関係を求めることができる。まず、相関関係導出工程の前に、予め、抵抗率が互いに異なる複数の試験用ウェーハを、定寸装置により、試験用ウェーハの厚さを測定しながら試験研磨する試験研磨工程を実施する。試験研磨では、定寸装置による試験ウェーハの厚さの測定値が狙い厚さの値に達した時点で研磨を停止する。
　そして、試験研磨において設定した狙い厚さと、研磨後の試験用ウェーハの実際の厚さを記録する。また、これらの値の差から試験研磨における、試験用ウェーハの厚さの測定値の測定誤差の値を算出する。なお、試験研磨では、定寸装置として本発明の定寸装置１を使用しても良い。但し、この時点では上記の相関関係が求められていないので、試験用ウェーハの厚さの測定値における測定誤差は補正されない。
　続いて、相関関係導出工程を行う。ここでは、試験研磨において発生したウェーハの厚さの測定誤差と、そのウェーハの抵抗率のデータから、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係を求めることができる。
　例えば、試験研磨工程で記録した様々な抵抗率のウェーハの研磨データから、（［試験ウェーハの実際の厚さ］－［狙い厚さ］）を計算することにより求めた［測定誤差］と、［試験ウェーハの抵抗値］との関係をプロットし、最小２乗法により、抵抗率による測定誤差の関係式を得ることができる。一例として、図２、３に、後述の実施例において求められた、抵抗率と測定誤差の関係を示す。特に、図３のように、［測定誤差］と［試験ウェーハの抵抗値］の間には高い相関がある近似直線が得られることがわかる。以上のようにして、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係を求めることができる。
　また、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係は、研磨装置毎に求めることが好ましい。ウェーハの抵抗率とウェーハの厚さの測定誤差の値との関係式については、定寸装置を具備した研磨装置毎に、傾きと切片が若干異なることがあるため、高精度に測定誤差を算出するためには、研磨装置毎に相関関係を求めることが好ましい。また、上記相関関係は研磨条件の影響を受けることもあるため、関係式を常に更新して利用すると、より定寸精度が向上する。
　次に、ウェーハＷの研磨工程を行う。研磨工程ではレーザー光干渉により研磨中のウェーハの厚さを測定する定寸装置によって、研磨中のウェーハの厚さを測定しながら研磨を行う。そして、定寸装置による研磨中のウェーハの厚さの測定値が所定値となった時点で研磨を停止する。
　本発明では、研磨工程において、相関関係導出工程で求めたウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づき、研磨中のウェーハの抵抗率から研磨中のウェーハの厚さの測定誤差の値を算出する。そして、この測定誤差を補正して研磨中のウェーハの厚さを算出しながらウェーハを研磨する。
　より具体的には、以下のようにして測定誤差を補正することができる。まず、図３に示したような、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づいて、定寸装置による研磨中のウェーハの厚さの測定値における測定誤差を相殺するためのオフセット値を、研磨するウェーハの抵抗率から算出する。
　研磨するウェーハの抵抗率は、例えば、研磨するウェーハを切り出すインゴットの両端の抵抗率及びインゴットのウェーハを切り出した部位から求めることができる。インゴットの抵抗率は、ウェーハを切り出す（スライス）前に必ず測定されるため、インゴットの両端の抵抗率は容易に得られる。また、ＣＺ引き上げ法により製造されたインゴットは、引上げ時に偏析現象が起きるため、インゴットの端からの距離を用いればその部位の抵抗率を容易に求めることができる。従って、研磨するウェーハの抵抗率を切り出し順に並べて区別した基板単位で容易に求めることができる。
　そして、算出部４が、研磨中のウェーハの厚さの測定値にオフセット値を加減することで測定誤差を相殺する。これにより、ウェーハの実際の厚さを精度よく算出できる。
　以上のように、本発明は、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係と、研磨するウェーハの抵抗率から、本研磨において発生する測定誤差の値を算出することが可能となり、その測定誤差を補正しながら研磨中のウェーハの厚みを測定することで、研磨中のウェーハの実際の厚さを精度よく算出することが可能である。従って、試し加工が必ずしも必要とならず、狙い厚さと仕上がり厚さのズレがより少ない研磨が可能である。また、特に、本発明によって、Ｐ＋＋基板のような抵抗率が０．０１Ω・ｃｍ以下の低抵抗ウェーハの研磨においても、狙い厚さからの仕上がり厚さのズレを±０．１μｍ程度、もしくはこれよりも小さく抑制することが可能である。
　以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。
（実施例）
　図１に示すような定寸装置１付きの両面研磨装置１０を使用し、本発明の研磨方法で複数の直径３００ｍｍのシリコンウェーハを連続的に研磨した。研磨剤は、平均粒径３５～７０ｎｍのコロイダルシリカに、苛性カリを添加し、ｐＨが１０．５となるように純水で希釈した。研磨布には、市販の不織布タイプを使用した。
　まず、図１に示すような、両面研磨装置１０を使用し、互いに抵抗率が異なる複数の試験用Ｐ＋＋シリコンウェーハ（抵抗率７．２～９．３ｍΩ・ｃｍ）を連続的に試験研磨した。また、算出部４としてＰＣを使用し、そのＰＣを両面研磨装置１０にも接続して、実際のウェーハ仕上げ厚さ、狙い厚さ、オフセット値、及び抵抗率の入力記録を管理させた。なお、定寸装置のレーザー光は赤外光波長可変レーザーで、波長は１３００ｎｍ、出力は１０ｍＷ以上を用いた。
　試験研磨における試験用ウェーハの抵抗率の変化と測定誤差（仕上げ厚さの狙い厚さからのズレ）の関係を図２に示す。図２から分かるように、ウェーハの抵抗率と測定誤差には高い相関性が見られる。
　続いて、相関関係導出工程を行った。ここでは、試験研磨工程で記録した研磨データから、（［試験ウェーハの実際の仕上げ厚さ］－［狙い厚さ］）を計算することにより求めた［測定誤差］と、［試験ウェーハの抵抗値］との関係をプロットし、最小２乗法により、ウェーハの抵抗率とウェーハの厚さの測定誤差の相関関係を求めた。ここで得られた［測定誤差］と［試験ウェーハの抵抗値］との関係を図３に示す。図３からわかるように、相関性が高い近似直線が得られた。
　続いて、研磨工程を行った。ここでは、ロット毎に抵抗率が異なる（抵抗率５～１０ｍΩ・ｃｍ）ウェーハを研磨した。また、このとき、以下のようにオフセット値を算出した。図３に示す関係式、すなわち［測定誤差（μｍ）］＝０．２０３５×［抵抗率（ｍΩ・ｃｍ）］－１．７３４３から、この両面研磨装置においては、ロット変更時に、抵抗率が１ｍΩ・ｃｍ違う基板を投入するときは、抵抗率の変化に応じて測定誤差の値が約０．２０３５μｍズレることがわかった。例えば、測定誤差の補正をしたうえで、抵抗率８．５ｍΩ・ｃｍのシリコンウェーハを研磨（図３に示す関係式から、この場合、［オフセット値］＝０）した後、次のロットの抵抗率９．５ｍΩ・ｃｍのシリコンウェーハを研磨する場合を考える。抵抗率９．５ｍΩ・ｃｍのシリコンウェーハを研磨するとき、オフセット値を前のロットの抵抗率８．５ｍΩ・ｃｍのウェーハの研磨時より０．２０３５μｍ大きくする、すなわち、［オフセット値］＝０．２０３５μｍとする。そして、抵抗率９．５ｍΩ・ｃｍのシリコンウェーハを研磨するとき、オフセット値０．２０３５μｍを測定値から減算すれば測定誤差を相殺することができ、上記の異なる抵抗率を有するウェーハでも、同じ仕上げ厚さが得られる。また、例えば、抵抗率９．５ｍΩ・ｃｍのシリコンウェーハを研磨した後、次のロットの抵抗率７．５ｍΩ・ｃｍのシリコンウェーハを研磨する場合、オフセット値を前のロットの抵抗率９．５ｍΩ・ｃｍのウェーハの研磨時より０．４０７０μｍ小さくする、すなわち、［オフセット値］＝－０．２０３５μｍとする。そして、抵抗率７．５ｍΩ・ｃｍのシリコンウェーハを研磨するとき、オフセット値－０．２０３５μｍを測定値から減算（０．２０３５μｍを加算）すれば測定誤差を相殺することができ、上記同様、同じ仕上げ厚さが得られることがわかる。
　また、研磨するウェーハの抵抗率は基板の切り出し前に測定し、ロット情報とともにＰＣ（算出部４）のデータベースに記録しておいた。そして、算出部４には、ロット情報と抵抗率のデータを研磨前に呼び出し、研磨するウェーハの抵抗率とその前のロットのウェーハの抵抗率との差からオフセット量を自動計算するプログラムを導入しておいた。実施例では、このようなプログラムを使用して、ロット変更時に、研磨するウェーハの抵抗率からオフセット値を変更しながら研磨を実施した。このようなプログラムを算出部４に導入すれば、狙い厚さを変更したいときにも十分に対応できる。
　以上のようにして連続的に研磨したウェーハの仕上げ厚さの、狙い厚さからのズレの分布を図４に示す。図４に示すように、後述する比較例に比べ、狙い厚さからのズレが小さく抑制された。特に、狙い厚さからのズレが±０．１μｍ以内となったウェーハの割合が後述する比較例に比べて高いことが分かった。これは、ロット変更時のウェーハの抵抗率の変化に応じて、適切に厚さの測定誤差を補正することで、精度の高い定寸を行うことができたためである。
（比較例）
　定寸装置を、従来の測定誤差を補正しないで研磨を行う一般的な定寸装置としたこと以外、実施例と同様な条件で直径３００ｍｍのシリコンウェーハの研磨を実施した。
　このようにして研磨したウェーハの仕上げ厚さの、狙い厚さからのズレの分布を図５に示す。図５に示すように、仕上げ厚さのバラツキが大きくなり、狙い厚さからのズレも増大してしまった。特に、狙い厚さからのズレが±０．１μｍ以上となってしまったウェーハの割合が、実施例に比べて大幅に増加してしまった。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (12)

  1. 　定盤に貼り付けられた研磨布にウェーハを摺接することで前記ウェーハの表面を研磨する研磨装置に配設され、レーザー光干渉により前記研磨装置で研磨中のウェーハの厚さを測定する定寸装置であって、
    　前記研磨中のウェーハにレーザー光を照射するための光源と、
    　該光源から前記レーザー光を照射された前記研磨中のウェーハからの反射光を受光する受光部と、
    　該受光部で受光した前記反射光から、前記レーザー光を照射された前記研磨中のウェーハの厚さの測定値を算出する算出部とを有し、
    　該算出部は、予め求めておいた、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づき、前記研磨中のウェーハの抵抗率から前記研磨中のウェーハの厚さの測定誤差の値を算出し、該測定誤差を補正して前記研磨中のウェーハの厚さを算出できるものであることを特徴とする定寸装置。
  2. 　前記算出部は、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づいて、前記測定値における測定誤差を相殺するためのオフセット値を前記研磨中のウェーハの抵抗率から求め、前記測定値に前記オフセット値を加減することで、前記研磨中のウェーハの厚さの測定誤差を補正することができるものであることを特徴とする請求項１に記載の定寸装置。
  3. 　前記研磨中のウェーハの抵抗率は、前記研磨中のウェーハを切り出したインゴットの両端の抵抗率、及び前記インゴットの前記研磨中のウェーハを切り出した部位から求めたものであることを特徴とする請求項１又は請求項２に記載の定寸装置。
  4. 　前記ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係は、前記研磨装置毎に求めたものであることを特徴とする請求項１から請求項３のいずれか１項に記載の定寸装置。
  5. 　前記ウェーハの抵抗率が０．０１Ω・ｃｍ以下であることを特徴とする請求項１から請求項４のいずれか１項に記載の定寸装置。
  6. 　請求項１から請求項５のいずれか１項に記載の定寸装置が配設されたものであることを特徴とする研磨装置。
  7. 　定盤に貼り付けられた研磨布にウェーハを摺接することで前記ウェーハの表面を研磨する研磨工程において、レーザー光干渉により研磨中のウェーハの厚さを測定する定寸装置によって、前記研磨中のウェーハの厚さを測定しながら研磨を行い、前記定寸装置による研磨中のウェーハの厚さの測定値が所定値となった時点で研磨を停止する研磨方法であって、
    　前記研磨工程を行う前に、予め、ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係を求めておく相関関係導出工程を有し、
    　前記研磨工程において、前記ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づき、前記研磨中のウェーハの抵抗率から前記研磨中のウェーハの厚さの測定誤差の値を算出し、該測定誤差を補正して前記研磨中のウェーハの厚さを算出しながら前記ウェーハを研磨することを特徴とする研磨方法。
  8. 　前記ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係に基づいて、前記定寸装置による前記研磨中のウェーハの厚さの測定値における測定誤差を相殺するためのオフセット値を、研磨するウェーハの抵抗率から算出し、前記研磨中のウェーハの厚さの測定値に前記オフセット値を加減することで、前記研磨中のウェーハの厚さの測定誤差を補正することを特徴とする請求項７に記載の研磨方法。
  9. 　前記相関関係導出工程の前に、予め、抵抗率が互いに異なる複数の試験用ウェーハを、前記定寸装置により、前記試験用ウェーハの厚さを測定しながら試験研磨する試験研磨工程を有し、前記相関関係導出工程において、前記試験研磨後の前記試験用ウェーハの厚さから、前記ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係を求めることを特徴とする請求項７又は請求項８に記載の研磨方法。
  10. 　前記研磨するウェーハの抵抗率を、前記研磨するウェーハを切り出すインゴットの両端の抵抗率及び前記インゴットの前記ウェーハを切り出した部位から求めることを特徴とする請求項７から請求項９のいずれか１項に記載の研磨方法。
  11. 　前記ウェーハの抵抗率とウェーハの厚さの測定誤差の値との相関関係は、前記研磨装置毎に求めることを特徴とする請求項７から請求項１０のいずれか１項に記載の研磨方法。
  12. 　前記研磨するウェーハを、抵抗率が０．０１Ω・ｃｍ以下のものとすることを特徴とする請求項７から請求項１１のいずれか１項に記載の研磨方法。
PCT/JP2016/001528 2015-06-22 2016-03-17 定寸装置、研磨装置、及び研磨方法 WO2016208101A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020177036263A KR102291391B1 (ko) 2015-06-22 2016-03-17 사이징장치, 연마장치, 및 연마방법
CN201680029245.4A CN107615455B (zh) 2015-06-22 2016-03-17 尺寸量测装置、研磨装置以及研磨方法
SG11201709628PA SG11201709628PA (en) 2015-06-22 2016-03-17 Sizing device, polishing apparatus, and polishing method
DE112016002186.0T DE112016002186T5 (de) 2015-06-22 2016-03-17 Größenbestimmungsvorrichtung, Poliervorrichtung und Polierverfahren
US15/576,120 US10147656B2 (en) 2015-06-22 2016-03-17 Sizing device, polishing apparatus, and polishing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-124892 2015-06-22
JP2015124892A JP6222171B2 (ja) 2015-06-22 2015-06-22 定寸装置、研磨装置、及び研磨方法

Publications (1)

Publication Number Publication Date
WO2016208101A1 true WO2016208101A1 (ja) 2016-12-29

Family

ID=57584977

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/001528 WO2016208101A1 (ja) 2015-06-22 2016-03-17 定寸装置、研磨装置、及び研磨方法

Country Status (8)

Country Link
US (1) US10147656B2 (ja)
JP (1) JP6222171B2 (ja)
KR (1) KR102291391B1 (ja)
CN (1) CN107615455B (ja)
DE (1) DE112016002186T5 (ja)
SG (1) SG11201709628PA (ja)
TW (1) TWI676221B (ja)
WO (1) WO2016208101A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220080549A1 (en) * 2018-02-09 2022-03-17 Siltronic Ag Method for polishing a semiconductior wafer
KR20230014853A (ko) * 2017-01-13 2023-01-30 어플라이드 머티어리얼스, 인코포레이티드 인-시튜 모니터링으로부터의 측정들의 비저항 기반 조정

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101660900B1 (ko) * 2015-01-16 2016-10-10 주식회사 엘지실트론 웨이퍼 연마 장치 및 이를 이용한 웨이퍼 연마 방법
JP6635003B2 (ja) * 2016-11-02 2020-01-22 株式会社Sumco 半導体ウェーハの両面研磨方法
JP7364217B2 (ja) * 2019-11-05 2023-10-18 スピードファム株式会社 研磨装置
CN112086350A (zh) * 2020-09-12 2020-12-15 北京航空航天大学 一种用于半导体晶圆的激光研磨工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034462A (ja) * 2008-07-31 2010-02-12 Shin Etsu Handotai Co Ltd 両面研磨装置
JP2014223704A (ja) * 2013-05-16 2014-12-04 信越半導体株式会社 ウェーハの両面研磨方法及び両面研磨システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429669B2 (ja) 1998-04-01 2003-07-22 株式会社日平トヤマ 心無し研削盤におけるワーク端面の位置調整機構
US7030018B2 (en) * 2002-02-04 2006-04-18 Kla-Tencor Technologies Corp. Methods and systems for monitoring a parameter of a measurement device during polishing, damage to a specimen during polishing, or a characteristic of a polishing pad or tool
JPWO2004090963A1 (ja) * 2003-04-03 2006-07-06 日立化成工業株式会社 研磨パッド、その製造方法およびそれを用いた研磨方法
US7074109B1 (en) * 2003-08-18 2006-07-11 Applied Materials Chemical mechanical polishing control system and method
JP2005203729A (ja) * 2003-12-19 2005-07-28 Ebara Corp 基板研磨装置
JP2008142802A (ja) * 2006-12-06 2008-06-26 Ohara Inc 基板の製造方法および基板
US8106651B2 (en) * 2008-04-17 2012-01-31 Novellus Systems, Inc. Methods and apparatuses for determining thickness of a conductive layer
WO2010013390A1 (ja) * 2008-07-31 2010-02-04 信越半導体株式会社 ウェーハの研磨方法および両面研磨装置
JP5728239B2 (ja) * 2010-03-02 2015-06-03 株式会社荏原製作所 研磨監視方法、研磨方法、研磨監視装置、および研磨装置
US8932952B2 (en) * 2010-04-30 2015-01-13 Sumco Corporation Method for polishing silicon wafer and polishing liquid therefor
JP6033751B2 (ja) * 2013-10-07 2016-11-30 株式会社荏原製作所 研磨方法
US9275917B2 (en) * 2013-10-29 2016-03-01 Applied Materials, Inc. Determination of gain for eddy current sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034462A (ja) * 2008-07-31 2010-02-12 Shin Etsu Handotai Co Ltd 両面研磨装置
JP2014223704A (ja) * 2013-05-16 2014-12-04 信越半導体株式会社 ウェーハの両面研磨方法及び両面研磨システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230014853A (ko) * 2017-01-13 2023-01-30 어플라이드 머티어리얼스, 인코포레이티드 인-시튜 모니터링으로부터의 측정들의 비저항 기반 조정
KR102608200B1 (ko) 2017-01-13 2023-11-30 어플라이드 머티어리얼스, 인코포레이티드 인-시튜 모니터링으로부터의 측정들의 비저항 기반 조정
US20220080549A1 (en) * 2018-02-09 2022-03-17 Siltronic Ag Method for polishing a semiconductior wafer

Also Published As

Publication number Publication date
JP6222171B2 (ja) 2017-11-01
US20180138097A1 (en) 2018-05-17
TWI676221B (zh) 2019-11-01
CN107615455B (zh) 2020-07-24
SG11201709628PA (en) 2017-12-28
JP2017011099A (ja) 2017-01-12
KR102291391B1 (ko) 2021-08-20
CN107615455A (zh) 2018-01-19
US10147656B2 (en) 2018-12-04
DE112016002186T5 (de) 2018-02-01
TW201701382A (zh) 2017-01-01
KR20180019576A (ko) 2018-02-26

Similar Documents

Publication Publication Date Title
WO2016208101A1 (ja) 定寸装置、研磨装置、及び研磨方法
DE112012004211B4 (de) Doppelseitiges Polierverfahren
JP6146213B2 (ja) ワークの両面研磨装置及び両面研磨方法
US9862072B2 (en) Double-side polishing method
CN104428882B (zh) 半导体晶片的评价方法及制造方法
CN101168851B (zh) 硅外延片及其制造方法
US9748089B2 (en) Method for producing mirror-polished wafer
CN108369895B (zh) 单晶半导体晶片和用于生产半导体晶片的方法
JP4429995B2 (ja) 半導体ウェーハの製造方法
TW201511884A (zh) 晶圓的雙面硏磨方法及雙面硏磨系統
JPWO2006018961A1 (ja) 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
CN105378894B (zh) 外延晶片的制造方法
JP5028354B2 (ja) ウェーハの研磨方法
JP4955624B2 (ja) 両面研磨装置
US10300576B2 (en) Polishing method
JP2011014800A (ja) エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハの製造工程管理方法
JP6683277B1 (ja) 半導体ウェーハの厚み測定方法及び半導体ウェーハの両面研磨装置
JP2016174121A (ja) 半導体装置の製造方法、成膜装置及びｃｍｐ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16813878

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15576120

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 11201709628P

Country of ref document: SG

WWE Wipo information: entry into national phase

Ref document number: 112016002186

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20177036263

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 16813878

Country of ref document: EP

Kind code of ref document: A1