WO2016184813A1 - Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil - Google Patents

Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil Download PDF

Info

Publication number
WO2016184813A1
WO2016184813A1 PCT/EP2016/060885 EP2016060885W WO2016184813A1 WO 2016184813 A1 WO2016184813 A1 WO 2016184813A1 EP 2016060885 W EP2016060885 W EP 2016060885W WO 2016184813 A1 WO2016184813 A1 WO 2016184813A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact
semiconductor
semiconductor components
intermediate carrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2016/060885
Other languages
English (en)
French (fr)
Inventor
Matthias Sabathil
Jürgen Moosburger
Frank Singer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US15/574,602 priority Critical patent/US10396260B2/en
Publication of WO2016184813A1 publication Critical patent/WO2016184813A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/232—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising connection or disconnection of parts of a device in response to a measurement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/743—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Definitions

  • the invention relates to a method for producing an optoelectronic component and to an optoelectronic component
  • the invention is based on the object, a method for producing an optoelectronic device and a
  • the device comprises providing a wafer substrate comprising a light-emitting layer sequence
  • a wafer substrate comprises a light-emitting
  • the light-emitting layer sequence advantageously has a
  • the separation takes place, for example, by plasma racing.
  • the semiconductor components are advantageously applied in each case from the side of the wafer substrate to the intermediate carrier.
  • the light emitting layer sequence of each semiconductor device after arranging is
  • the intermediate carrier comprises
  • the semiconductor devices become lateral
  • the method comprises arranging a potting on the intermediate carrier, so that the potting laterally surrounds the semiconductor components and with
  • Side surfaces of the semiconductor devices is at least in places in direct contact, and arranging each of a contact on each of a semiconductor device and the
  • the potting is advantageously filled in the spaces between the semiconductor devices.
  • film-based transfer molding (FAM) or spin-on or dispensing of the potting material for example white petrolatum paint (Elpemer SD2491SG-TSW)
  • the arranging takes place in such a way that a side facing away from the intermediate carrier of the semiconductor components free from
  • the potting is preferably reflective and is white, for example.
  • Semiconductor components advantageously form cavities into which the potting is introduced, wherein the height of the
  • Wafer substrate advantageously determines the depth of the cavities.
  • the wafer substrate is not thinned prior to arranging the semiconductor devices on the subcarrier. This facilitates the application of the potting, for example by film-based transfer molding.
  • a contact extends at least partially over each one of the semiconductor components Intermediate carrier side facing away from the semiconductor device.
  • the contact is arranged so that it extends beyond the semiconductor device on the potting.
  • the potting when arranging on the intermediate carrier to an equal height with the semiconductor device
  • the potting advantageously ends flush with the semiconductor device and a planar surface with the side facing away from the intermediate carrier of the
  • the contact can be just passed from the semiconductor device to the potting, advantageously without the contact having a step or one
  • the contacts for example, galvanic in
  • the method comprises connecting the component to a carrier element, on a side of the semiconductor components facing away from the intermediate carrier, and removing the intermediate carrier and in each case the wafer substrate of the semiconductor components. Furthermore, the method comprises electrically contacting the
  • the semiconductor devices are connected to the
  • Semiconductor devices may be a strip or have planar arrangement.
  • the contacts which are arranged on the semiconductor components, advantageously integrated into the carrier element, for example, embedded by this and thus mechanically stable enclosed.
  • an adhesive layer may advantageously be arranged on the intermediate carrier before the
  • the release layer may include, for example, Cr.
  • buffer layers such as, for example, copper layers
  • the adhesive layer follows the release layer in the direction away from the intermediate carrier.
  • the adhesive layer can advantageously be formed by applying an adhesive material or an adhesive film.
  • the wafer substrate is peeled off, so that advantageously only the
  • the contact layer embodies an electrical
  • the contacting can be done by LDI (Laserassisted Direct Imprint) or screen printing.
  • LDI Laserssisted Direct Imprint
  • the design of the semiconductor components can be realized as thin-film chips in the component.
  • the wafer substrate Si is advantageously suitable for the epitaxial growth of
  • a wafer substrate comprising Si is also suitable for being removed well during the process, so that the light-emitting layer sequence remains on the carrier element.
  • the wafer substrate can be produced here as a patterned silicone substrate (PSS).
  • Subcarrier have a molding compound.
  • the intermediate carrier is a temporary carrier, ie a carrier which only temporarily remains in the component for the production of this.
  • the intermediate carrier is formed of a solid material, which is geeinet to fix the semiconductor components mechanically stable and subsequently easily from the
  • the intermediate carrier For example, a thickness of 70 ym to 100 ym
  • a sacrificial layer is at least locally laterally adjacent to the
  • Semiconductor devices disposed on the intermediate carrier, wherein the sacrificial layer with side surfaces of the semiconductor devices is at least in places in direct contact and a concave surface between a side surface of the
  • the sacrificial layer advantageously rounds off an edge region between an upper side of the intermediate carrier and a side surface of one of the semiconductor components that bears against this upper side, for example, is perpendicular thereto.
  • the sacrificial layer can be the
  • the surface of the sacrificial layer in the edge region on the side remote from the intermediate carrier and the semiconductor component thus advantageously has a concave shape.
  • the potting is applied to the concavely curved surface of the sacrificial layer.
  • the removal of the intermediate carrier and of the wafer substrate also removes the sacrificial layer. In this case, it is advantageously prevented by the sacrificial layer that during the process arranged potting the edge area between the
  • Subcarrier and the semiconductor device fills and the potting after removing the subcarrier a
  • the encapsulation on a carrier element after the removal of the intermediate carrier, the wafer substrate and the sacrificial layer, the encapsulation on a carrier element
  • the contact layer is guided over the convex surface of the encapsulation to the layer sequence.
  • the light-emitting layer sequence can advantageously be at almost the same height at its side facing away from the carrier element
  • the carrier element comprises a plurality of layers.
  • Layers include, wherein the layers to
  • Heat conductors, copper layers, electrical conductors and more can act. It is also possible that plated-through holes are introduced into the carrier element.
  • Suitable carrier elements are, for example, FR4 prepreg films
  • connection of the component to the carrier element takes place by means of pressure pressing.
  • the advantageously Under high temperature and pressure is advantageously a pressing of the support element which advantageously leads to the: the contacts on the semiconductor devices in the material of the support element are at least partially embedded and results in a mechanically stable bond of the contacts with the support element. Furthermore, the advantageous
  • a plated-through hole is introduced into the encapsulation for electrical contacting of a semiconductor component and the
  • the plated-through hole is introduced, for example, by means of drilling, for example using lasers, into the casting, wherein the introduction of the plated-through hole takes place only after removal of the intermediate carrier.
  • the via is advantageously introduced at a region of the potting, which is located above a contact. This is a contact which extends from the side of a semiconductor device facing the carrier element to a base
  • Carrier element facing side of the potting extends. In this way, an electrical connection is made from the contact on the carrier element facing away from the top of the potting.
  • the contact layer of another semiconductor device advantageously includes at the top of the
  • the adjacent semiconductor component can in another area of the casting by means of another
  • the semiconductor components are connected in series.
  • the semiconductor components are tested for their functionality, and in the case of a defect, the contact layer of the defective semiconductor component is short-circuited.
  • the semiconductor components are tested for their functionality, and in the case of a defect, the contact layer of the defective semiconductor component is short-circuited.
  • a plated-through hole in the encapsulation is made so wide that both contacts of two adjacent semiconductor components are contacted.
  • the short-circuiting of the contact layer takes place by means of two
  • Potting between two adjacent semiconductor devices form, wherein the two vias on a side facing away from the contacts of the potting electrically interconnected, and thus short-circuited, approximately by means of the contact layer.
  • the wafer substrate is, before being arranged on the intermediate carrier, at a height of at most 40 ⁇ m, preferably 20 ⁇ m,
  • the height of the wafer substrate advantageously determines the height of the encapsulation in the component. If the encapsulation is reflective, the radiation property of the
  • a mirror layer is arranged between one of the semiconductor components and the associated contact.
  • a mirror layer is arranged on the side of the semiconductor components, in particular the light-emitting layer sequence, facing the carrier element and the contacts.
  • the associated contact can extend beyond the mirror layer laterally, in front of the
  • the mirror layer includes, for example, Ag.
  • the optoelectronic component comprises a carrier element with contacts integrated therein, a plurality of semiconductor components, each comprising a light-emitting layer sequence, one each
  • Carrier element is arranged.
  • the optoelectronic component further comprises a
  • Potting which is arranged on the carrier element and the semiconductor components laterally surrounding and with side surfaces of the
  • the contacts advantageously extend from the
  • Contact is arranged to reflect light emitted from the layer sequence in a direction away from the carrier light.
  • the potting between the semiconductor devices may advantageously comprise a convex surface.
  • the layer sequence with the contact layer is easily contactable, preferably in planar
  • the optoelectronic component further comprises a
  • Contact layer is electrically conductively connected to a further contact of the carrier element.
  • the via of a semiconductor device is
  • This is a contact which extends from the side of a semiconductor component facing the carrier element to a base
  • Carrier element facing side of the potting extends. In this way, an electrical connection is made from the contact on the carrier element facing away from the top of the potting.
  • the contact layer of another semiconductor device advantageously adjoins the via.
  • a semiconductor component can be connected or interconnected via its contact with a contact of an adjacent semiconductor component via the via in the encapsulation.
  • the adjacent semiconductor device may be in a
  • Semiconductor components in the optoelectronic device advantageously be connected in series.
  • Figures 1, 2, 3, 4, 5 and 6 show an optoelectronic component in a schematic side view during the process.
  • FIG. 7 shows a finished optoelectronic component in a schematic side view.
  • Figures 8a and 8b show a shorting of the contacts.
  • FIG. 1 shows, in a schematic side view, an intermediate carrier 4 on which, in a method step, two semiconductor components 3 are arranged at a lateral distance from each other
  • the semiconductor components 3 each comprise a wafer substrate 1 and a light-emitting layer sequence 1 a, wherein the wafer substrate 1 in the arrangement of FIGS
  • the intermediate carrier 4 comprises, for example, Cu, or is formed as a Cu film.
  • the wafer substrate 1 advantageously comprises Si and has, for example, a height of 20 ⁇ m to 40 ⁇ m.
  • the light-emitting layer sequence la comprises a
  • Nitride compound semiconductor material such as GaN.
  • an n-doped GaN layer preferably faces the wafer substrate 1. It is also possible that a beneficial
  • Mirror layer 11 is disposed on a side facing away from the intermediate carrier 4 side of the light-emitting layer sequence la.
  • the semiconductor device is advantageously transparent to the light.
  • This can be a
  • Adhesive layer 4a, a buffer layer 4b and a release layer 4c act, which between the intermediate carrier 4 and the
  • the adhesive layer 4 a serves to improve the adhesion of the semiconductor devices 3 to the Subcarrier.
  • the adhesive layer 4 a can advantageously by applying an adhesive material or an adhesive film
  • the release layer 4c facilitates the subsequent removal of the intermediate carrier 4 from the semiconductor device 3 in a subsequent method step.
  • the release layer can
  • FIG. 2 shows a schematic side view of the intermediate carrier 4 from FIG. 1, wherein in a further method step a sacrificial layer 6a is arranged laterally next to the semiconductor components 3 on the intermediate carrier 4, so that the sacrificial layer 6a has a concave surface 6b between a side surface 3b of FIG Semiconductor device 3 and the intermediate carrier 4 is formed.
  • the sacrificial layer advantageously rounds off an edge region between an upper side 4a of the intermediate carrier 4 and one on this upper side 6b
  • the thickness D of the sacrificial layer over the upper surface 4a of the intermediate carrier 4 and over the side surface 3b of the semiconductor device 3 becomes advantageous with increasing distance from the edge region
  • the sacrificial layer 6a covers the side surface 3b as far as an upper side of the layer sequence 1a facing away from the intermediate carrier 4.
  • the potting 5 is applied to the concavely curved surface 6b of the sacrificial layer 6a.
  • the potting 5 fills between the
  • the potting 5 is flush with an upper side facing away from the intermediate carrier 4 Layer sequence la planar.
  • the potting is advantageously reflective and appears white.
  • FIG. 3 shows, in a schematic side view, the intermediate carrier 4 from FIG. 1, contacts 6 being arranged on the semiconductor components 3 in a further method step.
  • a contact 6 is assigned to a semiconductor device 3, so that the contact 6, the light-emitting layer sequence la at one of the
  • the contact is arranged so that it extends over the semiconductor device 3 partially on a side facing away from the intermediate carrier 4 top of the encapsulation 5.
  • the contacts 6 are
  • galvanically arranged in a structured form such as by means of a mask and subsequent photolithography, on the semiconductor devices 3 and the encapsulation 5.
  • FIG. 4 shows, in a schematic side view, the intermediate carrier 4 from FIG. 1, wherein in a further method step a carrier element 7 is connected to the component 10, so that the carrier element 7 adjoins the
  • Carrier element 7 is pressed, so that the contacts 6 from
  • the carrier element 7 advantageously comprises a plurality of layers.
  • the carrier element 7 comprises a FR4 prepreg film
  • the carrier element 7 can be any suitable material (preimpregnated fibers).
  • the carrier element 7 can be any suitable material (preimpregnated fibers).
  • Heat conductor and / or electrical conductors, for example Copper layers include.
  • Carrier element 7 a further copper layer 7a to
  • the copper layer 7a extends advantageously in the interior of the support member 7 and has connecting portions 7b to the semiconductor components 3 remote from the outer surface of the support member 7.
  • FIG. 5 shows, in a schematic side view, the component 10 from FIG. 4, wherein in another
  • Step of the intermediate carrier 4, the sacrificial layer 6 and the wafer substrate 1 were removed. After removal of the sacrificial layer, areas of the encapsulation 5 which have an upper side 5a with a convex one remain between the light-emitting layer sequences la of the semiconductor components 3
  • FIG. 6 shows, in a schematic side view, the component 10 from FIG. 5, wherein in another
  • Process step introduced a via 9 in the potting 5 and a contact layer 8 of this Via 9 over the convex surface 5a of
  • Vergusses 5 to the light-emitting layer sequence la is performed.
  • the light-emitting layer sequence la becomes
  • the via is, for example, by drilling, such as using a laser in the potting
  • the plated-through hole 9 is advantageously introduced at a region of the casting, which is located above a contact 6.
  • This is a contact 6 which extends from the side of a semiconductor component 3 facing the carrier element 7 to a side of the encapsulation 5 facing the carrier element.
  • the contact layer 8 of a further adjacent semiconductor component 3 advantageously adjoins the through-connection 9 on the upper side 5 a.
  • a semiconductor component 3 can be connected or interconnected via the contact layer 8 with a contact 6 of an adjacent semiconductor component 3 via the via 9 in the encapsulation 5.
  • FIG. 7 shows, in a schematic side view, the finished component 10 from FIG.
  • a plurality of semiconductor devices 3 is arranged on a carrier element 7 and connected in series.
  • Figures 8a and 8b show embodiments of
  • the semiconductor components 3 can be tested for their functionality and in the event of a defect
  • Individual semiconductor components 3 can advantageously be so short-circuited that the remaining semiconductor components 3 in the optoelectronic component 10 can nevertheless be contacted and remain in operation.
  • FIG. 8a shows a component 10 in which a plated-through hole 9 is made so wide for short-circuiting that both contacts 6 of two adjacent semiconductor components are contacted.
  • FIG. 8b shows a further possibility of
  • the invention is not limited by the description based on the embodiments of these. Rather, it includes The invention relates to any novel feature as well as any combination of features, which in particular includes any combination of features i the claims, even if this feature or this combination itself is not explicitly in the

Landscapes

  • Led Device Packages (AREA)

Abstract

Das Verfahren zur Herstellung eines optoelektronischen Bauteils (10) umfasst ein Bereitstellen eines Wafersubstrats (1) umfassend eine lichtemittierende Schichtenfolge (1a), ein Vereinzeln des Wafersubstrats (1) mit der Schichtenfolge (1a) in mehrere Halbleiterbauteile (3), ein Aufbringen der Halbleiterbauteile (3) auf einen Zwischenträger (4), und ein Anordnen eines Vergusses (5) auf den Zwischenträger (4), so dass der Verguss (5) die Halbleiterbauteile (3) lateral umgibt und mit Seitenflächen (3b) der Halbleiterbauteile (3) zumindest stellenweise in direktem Kontakt ist. Weiterhin umfasst das Verfahren ein Anordnen jeweils eines Kontaktes (6) auf jeweils einem Halbleiterbauteil (3) und dem Verguss (5), wobei jeweils ein Kontakt (6) an einer dem Zwischenträger (4) abgewandten Seite (3a) des Halbleiterbauteils (3) und des Vergusses (5) angeordnet ist. Das Verfahren umfasst weiterhin ein Verbinden des Bauteils (10) mit einem Trägerelement (7),an einer dem Zwischenträger (4) abgewandten Seite (3a) der Halbleiterbauteile (3), ein Entfernen des Zwischenträgers (4) und jeweils des Wafersubstrats (1) der Halbleiterbauteile (3), undein elektrisches Kontaktieren der Halbleiterbauteile (3) über die Kontakte (6) und den Verguss (5), wobei eine Kontaktschicht (8) über eine Oberseite (5a) des Vergusses (5), welche den Kontakten (6) abgewandt ist, zur lichtemittierenden Schichtenfolge (1a) geführt wird.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauteils und ein optoelektronisches
Bauteil . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 107 742.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bei der Anordnung einer Mehrzahl von Halbleiterchips in einem lichtemittierenden Bauteil wird eine kostengünstige
Herstellung linearer oder flächiger LED-Bauteile
(insbesondere Light Engines) angestrebt. Hierbei ist es vorteilhaft den Aufwand des Testens und Sortierens der
Halbleiterchips zu minimieren. In gängigen
Herstellungsverfahren werden Halbleiterchips bereits vor der Montage auf Trägerelementen mit Kontakten ausgebildet.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines optoelektronischen Bauteils und ein
optoelektronisches Bauteil mit einer verbesserten
Kontaktierung eines lichtemittierenden Halbleiterbauteils anzugeben .
Diese Aufgabe wird durch ein Verfahren zur Herstellung eines optoelektronischen Bauteils und durch ein optoelektronisches Bauteil gemäß den unabhängigen Patentansprüchen gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der
Erfindung sind Gegenstand der abhängigen Ansprüche. Das Verfahren zur Herstellung eines optoelektronischen
Bauteils umfasst ein Bereitstellen eines Wafersubstrats umfassend eine lichtemittierende Schichtenfolge, ein
Vereinzeln des Wafersubstrats mit der Schichtenfolge in mehrere Halbleiterbauteile, und ein Aufbringen der
Halbleiterbauteile auf einen Zwischenträger.
Ein Wafersubstrat umfasst eine lichtemittierende
Schichtenfolge vorteilhaft so, dass die lichtemittierende Schichtenfolge auf dem Wafersubstrat angeordnet ist,
vorteilhaft epitaktisch aufgewachsen ist. Hierbei weist vorteilhaft die lichtemittierende Schichtenfolge eine
konstante Dicke über dem Wafersubstrat auf. Durch ein
Vereinzeln des Wafersubstrats in eine Vielzahl von
Einzelstücken, ergeben sich einzelne Halbleiterbauteile, wobei jedes eine lichtemittierende Schichtenfolge,
vorteilhaft gleicher Dicke, aufweist. Das Vereinzeln erfolgt beispielsweise durch Plasmatrennen. Die vereinzelten
Halbleiterbauteile werden auf einem Zwischenträger
angeordnet, wodurch diese zur weiteren Prozessierung an einem fixen Ort an dem Zwischenträger gehalten werden können.
Hierbei werden die Halbleiterbauteile vorteilhaft jeweils von Seiten des Wafersubstrats auf den Zwischenträger aufgebracht. Mit anderen Worten ist die lichtemittierende Schichtenfolge eines jeden Halbleiterbauteils nach dem Anordnen vom
Zwischenträger abgewandt. Der Zwischenträger umfasst
beispielsweise FeNi . Vorzugsweise werden die Halbleiterbauteile lateral
beabstandet zueinander angeordnet. Die Verteilung der
Halbleiterbauteile auf dem Zwischenträger ist hierbei
beliebig . In einem weiteren Verfahrensschritt umfasst das Verfahren ein Anordnen eines Vergusses auf dem Zwischenträger, so dass der Verguss die Halbleiterbauteile lateral umgibt und mit
Seitenflächen der Halbleiterbauteile zumindest stellenweise in direktem Kontakt ist, sowie ein Anordnen jeweils eines Kontaktes auf jeweils einem Halbleiterbauteil und dem
Verguss, wobei jeweils ein Kontakt an einer dem
Zwischenträger abgewandten Seite des Halbleiterbauteils und des Vergusses angeordnet ist.
Der Verguss wird vorteilhaft in die Zwischenräume zwischen den Halbleiterbauteilen gefüllt. Zum Anordnen des Vergusses eignet sich beispielsweise folienbasiertes Spritzpressen (film assisted transfer molding (FAM) ) oder Aufschleudern oder Dispensieren des Vergussmaterials, beispielsweise von weißem Peterslack (Elpemer SD2491SG-TSW) . Hierbei erfolgt das Anordnen in einer Art und Weise, dass eine dem Zwischenträger abgewandte Seite der Halbleiterbauteile frei vom
Vergussmaterial bleibt.
Der Verguss ist vorzugsweise reflektierend ausgebildet und ist beispielsweise weiß. Die Zwischenräume zwischen den
Halbleiterbauteilen bilden vorteilhaft Kavitäten, in welche der Verguss eingebracht wird, wobei die Höhe des
Wafersubstrats vorteilhaft die Tiefe der Kavitäten bestimmt. Vorzugsweise wird das Wafersubstrat vor dem Anordnen der Halbleiterbauteile auf dem Zwischenträger nicht gedünnt. Dies erleichtert das Aufbringen des Vergusses, beispielsweise durch folienbasiertes Spritzpressen.
Vorteilhaft erstreckt sich bei jedem Halbleiterbauteil jeweils ein Kontakt zumindest teilweise über eine dem Zwischenträger abgewandte Seite des Halbleiterbauteils.
Weiterhin wird der Kontakt so angeordnet, dass dieser sich über das Halbleiterbauteil hinaus auf den Verguss erstreckt. Dazu wird der Verguss beim Anordnen auf dem Zwischenträger bis auf eine gleiche Höhe mit dem Halbleiterbauteil
aufgebracht, so dass der Verguss vorteilhaft bündig mit dem Halbleiterbauteil abschließt und eine planare Oberfläche mit der dem Zwischenträger abgewandten Seite des
Halbleiterbauteils bildet. Somit kann der Kontakt eben vom Halbleiterbauteil auf den Verguss geführt werden, vorteilhaft ohne dass der Kontakt eine Stufe aufweist oder einen
Höhenunterschied überwinden muss.
Die Kontakte werden beispielsweise galvanisch in
strukturierter Form auf den Halbleiterbauteilen und dem
Verguss abgeschieden.
In einem weiteren Verfahrensschritt umfasst das Verfahren ein Verbinden des Bauteils mit einem Trägerelement, an einer dem Zwischenträger abgewandten Seite der Halbleiterbauteile, sowie ein Entfernen des Zwischenträgers und jeweils des Wafersubstrats der Halbleiterbauteile. Weiterhin umfasst das Verfahren ein elektrisches Kontaktieren der
Halbleiterbauteile über die Kontakte und den Verguss, wobei eine Kontaktschicht über eine Oberseite des Vergusses, welche den Kontakten abgewandt ist, zur lichtemittierenden
Schichtenfolge geführt wird.
In dem Verfahren werden die Halbleiterbauteile mit dem
Verguss und den Kontakten vom temporären Zwischenträger abgelöst und auf das Trägerelement aufgebracht, welches nach Ablösen des Zwischenträgers im Bauteil verbleibt. Die
Halbleiterbauelemente können eine streifenförmige oder flächige Anordnung aufweisen. Hierbei werden vorteilhaft die Kontakte, welche auf den Halbleiterbauteilen angeordnet sind, in das Trägerelement integriert, beispielsweise von diesem eingebettet und damit mechanisch stabil umschlossen.
Zur Verbesserung der Haftung der Halbleiterbauteile an dem Zwischenträger kann vorteilhaft eine Klebeschicht auf dem Zwischenträger angeordnet werden, bevor die
Halbleiterbauteile angeordnet werden. Weiterhin ist es möglich, dass eine Ablöseschicht auf den Zwischenträger angeordnet wird, bevor die Halbleiterbauteile angeordnet werden, damit das Entfernen des Zwischenträgers erleichtert wird. Die Ablöseschicht kann beispielsweise Cr umfassen.
Weiterhin können beispielsweise zwischen der Ablöseschicht und der Klebeschicht weitere Schichten, etwa Pufferschichten wie beispielsweise Kupferschichten angeordnet werden. Hierbei folgt beispielsweise die Klebeschicht der Ablöseschicht in Richtung weg vom Zwischenträger nach. Die Klebeschicht kann vorteilhaft durch Aufbringen eines Klebematerials oder einer Klebefolie ausgebildet werden.
Durch Ablöseverfahren, beispielsweise Ätzverfahren, wird das Wafersubstrat abgelöst, so dass vorteilhaft nur die
lichtemittierende Schichtenfolge vom Halbleiterbauteil übrig bleibt und vorteilhaft an einer dem Trägerelement abgewandten Seite freiliegt.
Über eine dem Trägerelement abgewandte Oberseite des
Vergusses wird die Kontaktschicht zur lichtemittierenden Schichtenfolge geführt und erstreckt sich vorteilhaft
teilweise auf eine dem Trägerelement abgewandte Oberseite dieser. Die Kontaktschicht verkörpert eine elektrische
Kontaktierung der Schichtenfolge und der Kontakt an der dem Trägerlement zugewandten Seite der Schichtenfolge eine weitere Kontaktierung, den Gegenpol zur Kontaktschicht.
Es können auf diese Weise vorteilhaft lineare und flächige Anordnungen von lichtemittierenden Halbleiterbauteilen hergestellt werden, wobei kostengünstige Prozesse aus der Leiterplattenfertigungstechnik angewandt werden können.
Beispielsweise kann die Kontaktierung durch LDI (Laserassisted Direct Imprint) oder Siebdruck erfolgen.
Die Ausführung der Halbleiterbauteile kann als Dünnfilmchips im Bauteil realisiert werden.
Gemäß einer weiteren Ausführungsform des Verfahres umfasst das Wafersubstrat Si. Ein Wafersubstrat umfassend Si eignet sich vorteilhaft zum epitaktischen Aufwachsen von
Halbleiterschichten, wie einer lichtemittierenden
Schichtenfolge. Gleichzeitig eignet sich ein Wafersubstrat umfassend Si auch dazu während dem Verfahren gut entfernt zu werden, so dass die lichtemittierende Schichtenfolge auf dem Trägerelement verbleibt. Das Wafersubstrat kann hierbei als patterned Silicon Substrate (PSS) hergestellt sein.
Gemäß einer Ausführungsform des Verfahres umfasst der
Zwischenträger Cu, FeNi oder Co. Alternativ kann der
Zwischenträger eine Moldmasse aufweisen. Der Zwischenträger ist ein temporärer Träger, also ein Träger, welcher nur zeitweise im Bauteil zur Herstellung dieses verbleibt. Der Zwischenträger ist aus einem festen Material gebildet, das geeinet ist, die Halbleiterbauteile mechanisch stabil zu fixieren und in weiterer Folge einfach wieder von den
Halbleiterbauteilen entfernt zu werden. Der Zwischenträger kann beispielsweise eine Dicke von 70 ym bis 100 ym
aufweisen .
Gemäß einer weiteren Ausführungsform des Verfahres wird eine Opferschicht zumindest stellenweise lateral neben den
Halbleiterbauteilen auf dem Zwischenträger angeordnet, wobei die Opferschicht mit Seitenflächen der Halbleiterbauteile zumindest stellenweise in direktem Kontakt ist und eine konkave Oberfläche zwischen einer Seitenfläche des
Halbleiterbauteils und dem Zwischenträger ausbildet.
Die Opferschicht verrundet vorteilhaft einen Kantenbereich zwischen einer Oberseite des Zwischenträgers und einer an diese Oberseite anliegende, beispielsweise senkrecht auf dieser stehende, Seitenfläche eines der Halbleiterbauteile. Die Dicke der Opferschicht über der Oberseite des
Zwischenträgers sowie über der Seitenfläche des
Halbleiterbauteils wird vorteilhaft mit zunehmender Distanz vom Kantenbereich geringer. Die Opferschicht kann die
Oberseite des Zwischenträgers sowie die Seitenfläche des Halbleiterbauteils nur teilweise oder auch vollständig bedecken. Die Oberfläche der Opferschicht im Kantenbereich an der dem Zwischenträger und dem Halbleiterbauteil abgewandten Seite weist somit vorteilhaft eine konkave Form auf.
Gemäß einer weiteren Ausführungsform des Verfahres wird der Verguss auf die konkav gekrümmte Oberfläche der Opferschicht aufgebracht . Gemäß einer weiteren Ausführungsform des Verfahres wird mit dem Entfernen des Zwischenträgers und des Wafersubstrats auch die Opferschicht entfernt. Hierbei wird vorteilhaft durch die Opferschicht verhindert, dass ein während des Verfahrens angeordneter Verguss den Kantenbereich zwischen dem
Zwischenträger und dem Halbleiterbauteil ausfüllt und der Verguss nach dem Entfernen des Zwischenträgers eine
rechteckige Form aufweist.
Gemäß einer weiteren Ausführungsform des Verfahres weist nach dem Entfernen des Zwischenträgers, des Wafersubstrats und der Opferschicht der Verguss an einer dem Trägerelement
abgewandten Seite eine konvexe Oberfläche auf.
Die konvexe Oberfläche des Vergusses ergibt sich in den
Bereichen, welche während dem Verfahren den Kantenbereichen zwischen dem Zwischenträger und den Halbleiterbauteilen zugewandt waren. Im fertiggestellten Bauteil ergibt sich durch die konvexe Oberfläche eines reflektiven Vergusses eine lichtreflektive Wirkung. Hierbei wird vorteilhaft Licht, welches vom benachbarten Halbleiterbauteil auf die konvexe Oberfläche des Vergusses trifft mit einem höheren Anteil in Abstrahlrichtung des Bauteils, also weg vom Trägerelement, umgelenkt, als dies bei einer rechteckigen Vergussform der Fall ist.
Gemäß einer weiteren Ausführungsform des Verfahres wird nach dem Entfernen der Opferschicht die Kontaktschicht über die konvexe Oberfläche des Vergusses zur Schichtenfolge geführt.
Mittels einer Kontaktführung über die konvexe Oberfläche kann die lichtemittierende Schichtenfolge vorteilhaft auf nahezu gleicher Höhe an ihrer dem Trägerelement abgewandten
Oberseite mit der Kontaktschicht kontaktiert werden. Dadurch sind vorteilhaft Überwindungen von Höhenunterschieden
zwischen einer Oberseite des Vergusses und der Schichtenfolge nicht nötig. Folglich erfolgt eine einfachere Kontaktierung der Schichtenfolge mit der Kontaktschicht, vorzugsweise in planarer Kontaktierung.
Gemäß einer weiteren Ausführungsform des Verfahres umfasst das Trägerelement mehrere Schichten.
Das Trägerelement kann vorteilhaft eine Mehrzahl von
Schichten umfassen, wobei es sich bei den Schichten um
Wärmeleiter, Kupferschichten, elektrische Leiter und Weitere handeln kann. Auch ist es möglich, dass Durchkontaktierungen in das Trägerelement eingebracht sind. Als Trägerelemente eignen sich beispielsweise FR4-Prepreg Folien
(vorimprägnierte Fasern) .
Gemäß einer weiteren Ausführungsform des Verfahres erfolgt das Verbinden des Bauteils mit dem Trägerelement mittels Druckpressen .
Unter hoher Temperatur und Druck erfolgt vorteilhaft ein Anpressen des Trägerelements was vorteilhaft dazu führt, das: die Kontakte an den Halbleiterbauteilen in das Material des Trägerelements zumindest teilweise eingebettet werden und sich ein mechanisch stabiler Verbund der Kontakte mit dem Trägerelement ergibt. Weiterhin werden vorteilhaft die
Kontakte mit elektrischen Leitern im Trägerelement in einem Prozessschritt während des Druckpressens leitend verbunden.
Gemäß einer weiteren Ausführungsform des Verfahres wird zur elektrischen Kontaktierung eines Halbleiterbauteils eine Durchkontaktierung in den Verguss eingebracht und die
Kontaktschicht durch diese Durchkontaktierung zu einem der Kontakte geführt. Die Durchkontaktierung wird beispielsweise mittels Bohren, etwa unter Anwendung von Lasern, in den Verguss eingebracht, wobei das Einbringen der Durchkontaktierung erst nach dem Entfernen des Zwischenträgers erfolgt. Die Durchkontaktierung wird vorteilhaft an einem Bereich des Vergusses eingebracht, welcher sich über einem Kontakt befindet. Hierbei handelt es sich um einen Kontakt, der sich von der dem Trägerelement zugewandten Seite eines Halbleiterbauteils auf eine dem
Trägerelement zugewandten Seite des Vergusses erstreckt. Auf diese Weise wird eine elektrische Verbindung vom Kontakt auf die dem Trägerelement abgewandte Oberseite des Vergusses geführt. Die Kontaktschicht eines weiteren Halbleiterbauteils schließt vorteilhaft an der Oberseite an die
Durchkontaktierung an. Somit kann vorteilhaft ein
Halbleiterbauteil über dessen Kontaktführung mit einem
Kontakt eines benachbarten Halbleiterbauteils über die
Durchkontaktierung im Verguss verbunden bzw. verschaltet werden. Das benachbarte Halbleiterbauteil kann in einem weiteren Bereich des Vergusses mittels einer weiteren
Durchkontaktierung kontaktiert werden.
Gemäß einer weiteren Ausführungsform des Verfahres werden die Halbleiterbauteile in Serie geschaltet. Mehrere
Halbleiterbauteile können beispielsweise jeweils über
Durchkontaktierungen im Verguss mit benachbarten
Halbleiterbauteilen in Reihe geschaltet werden.
Gemäß einer weiteren Ausführungsform des Verfahres werden die Halbleiterbauteile auf deren Funktionsweise getestet und im Falle eines Defekts wird die Kontaktschicht des defekten Halbleiterbauteils kurzgeschlossen. In einer Anordnung mehrerer Halbleiterbauteile ist es vorteilhaft defekte Halbleiterbauteile kurzzuschließen.
Vorteilhaft werden einzelne Halbleiterbauteile so
kurzgeschlossen, dass die restlichen Halbleiterbauteile im optoelektronischen Bauteil trotzdem kontaktiert und in
Betrieb bleiben können. Hierbei ist es möglich, dass
beispielsweise eine Durchkontaktierung im Verguss so breit ausgebildet wird, dass beide Kontakte zweier benachbarter Halbleiterbauteile kontaktiert werden.
Gemäß einer weiteren Ausführungsform des Verfahres erfolgt das Kurzschließen der Kontaktschicht mittels zweier
Durchkontaktierungen durch den Verguss zu unterschiedlichen Kontakten .
Es ist vorteilhaft möglich zwei Durchkontaktierungen im
Verguss zwischen zwei benachbarten Halbleiterbauteilen auszubilden, wobei die zwei Durchkontaktierungen an einer den Kontakten abgewandten Seite des Vergusses miteinander elektrisch leitend verbunden, und somit kurzgeschlossen werden, in etwa mittels der Kontaktschicht.
Alternativ dazu wäre es auch möglich die lichtemitterende Schichtenfolge selbst kurzzuschließen, indem der pn-Kontakt dieser, beispielsweise mittels eines Lasers, zerstört wird und elektrisch leitend verbunden wird.
Gemäß einer weiteren Ausführungsform des Verfahres wird das Wafersubstrat vor dem Anordnen auf dem Zwischenträger auf eine Höhe von höchstens 40 ym, vorzugsweise 20 ym,
geschliffen . Die Höhe des Wafersubstrats bestimmt vorteilhaft die Höhe des Vergusses im Bauteil. Ist der Verguss reflektiv ausgebildet, kann daher vorteilhaft die Abstrahlungseigenschaft des
Bauteils beeinflusst werden.
Gemäß einer weiteren Ausführungsform des Verfahres wird zwischen einem der Halbleiterbauteile und dem zugehörigen Kontakt eine Spiegelschicht angeordnet. Die lichtemittierende Schichtenfolge des Halbleiterbauteils ist vorteilhaft
transparent und kann Licht in alle Richtungen abstrahlen. Um etwa die dem Trägerelement abgewandte Oberseite zu
bevorzugen, wird auf der dem Trägerelement und den Kontakten zugewandten Seite der Halbleiterbauteile, insbesondere der lichtemittierenden Schichtenfolge, eine Spiegelschicht angeordnet. Dabei kann sich der zugehörige Kontakt über die Spiegelschicht lateral hinaus erstrecken, um vor dem
Verbinden des Bauteils mit dem Trägerelement die
Spiegelschicht zu verkapseln. Die Spiegelschicht umfasst beispielsweise Ag.
Gemäß einer Ausführungsform umfasst das optoelektronische Bauteil ein Trägerelement mit darin integrierten Kontakten, eine Mehrzahl von Halbleiterbauteilen jeweils umfassend eine lichtemittierende Schichtenfolge, wobei jeweils ein
Halbleiterbauteil auf jeweils einem Kontakt des
Trägerelements angeordnet ist.
Das optoelektronische Bauteil umfasst weiterhin einen
Verguss, welcher auf dem Trägerelement angeordnet ist und die Halbleiterbauteile lateral umgibt und mit Seitenflächen der
Halbleiterbauteile zumindest stellenweise in direktem Kontakt ist, sowie eine Kontaktschicht, welche jeweils über eine Oberseite des Vergusses, welche dem Trägerelement abgewandt ist, zu einer der lichtemittierenden Schichtenfolgen der Halbleiterbauteile geführt ist und diese elektrisch
kontaktiert . Die Kontakte erstrecken sich vorteilhaft von der
lichtemittierenden Schichtenfolge auf den Verguss an einer dem Trägerelement zugewandten Seite des Vergusses. Es ist weiterhin möglich, dass vorteilhaft eine Spiegelschicht zwischen der lichtemittierenden Schichtenfolge und dem
Kontakt angeordnet ist, um aus der Schichtenfolge emittiertes Licht in eine Richtung weg vom Träger zu reflektieren.
Der Verguss zwischen den Halbleiterbauteilen kann vorteilhaft eine konvexe Oberfläche umfassen. Mittels einer
Kontaktführung über die konvexe Oberfläche ist die
lichtemittierende Schichtenfolge vorteilhaft auf nahezu gleicher Höhe an ihrer dem Trägerelement abgewandten
Oberseite mit der Kontaktschicht kontaktiert. Dadurch sind vorteilhaft Überwindungen von Höhenunterschieden zwischen einer Oberseite des Vergusses und der Schichtenfolge nicht nötig. Folglich ist die Schichtenfolge mit der Kontaktschicht einfach kontaktierbar, vorzugsweise in planarer
Kontaktierung . Das optoelektronische Bauteil umfasst weiterhin eine
Durchkontaktierung zur elektrischen Kontaktierung eines
Halbleiterbauteils durch den Verguss, durch welche die
Kontaktschicht mit einem weiteren Kontakt des Trägerelements elektrisch leitend verbunden ist.
Die Durchkontaktierung eines Halbleiterbauteils ist
vorteilhaft an einem Bereich des Vergusses eingebracht, welcher sich über einem Kontakt befindet. Dies kann jeweils bei allen Halbleiterbauteilen der Fall sein. Hierbei handelt es sich um einen Kontakt, der sich von der dem Trägerelement zugewandte Seite eines Halbleiterbauteils auf eine dem
Trägerelement zugewandten Seite des Vergusses erstreckt. Auf diese Weise wird eine elektrische Verbindung vom Kontakt auf die dem Trägerelement abgewandte Oberseite des Vergusses geführt. Die Kontaktschicht eines weiteren Halbleiterbauteils schließt vorteilhaft an die Durchkontaktierung an. Somit kann vorteilhaft ein Halbleiterbauteil über dessen Kontaktführung mit einem Kontakt eines benachbarten Halbleiterbauteils über die Durchkontaktierung im Verguss verbunden bzw. verschaltet sein. Das benachbarte Halbleiterbauteil kann in einem
weiteren Bereich des Vergusses mittels einer weiteren
Durchkontaktierung kontaktiert sein. So können mehrere
Halbleiterbauteile im optoelektronischen Bauteil vorteilhaft in Serie geschaltet sein.
Weitere Vorteile, vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus den im Folgenden in
Verbindung mit den Figuren beschriebenen
Ausführungsbeispielen .
Die Figuren 1, 2, 3, 4, 5 und 6 zeigen ein optoelektronisches Bauteil in einer schematischen Seitenansicht während des Vefahrens.
Die Figur 7 zeigt ein fertiggestelltes optoelektronisches Bauteil in einer schematischen Seitenansicht. Die Figuren 8a und 8b zeigen ein Kurzschließen der Kontakte.
Gleiche oder gleichwirkende Elemente sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die in den Figuren dargestellten Bestandteile sowie die
Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen. Die Figur 1 zeigt in einer schematischen Seitenansicht einen Zwischenträger 4 auf welchem in einem Verfahrensschritt zwei Halbleiterbauteile 3 in lateralem Abstand zueinander
angeordnet werden. Die Halbleiterbauteile 3 umfassen jeweils ein Wafersubstrat 1 und eine lichtemittierende Schichtenfolge la, wobei das Wafersubstrat 1 in der Anordnung der
Halbleiterbauteile 3 dem Zwischenträger zugewandt ist. Der Zwischenträger 4 umfasst beispielsweise Cu, oder ist als Cu- Folie ausgebildet. Das Wafersubstrat 1 umfasst vorteilhaft Si und weist beispielsweise eine Höhe von 20 ym bis 40 ym auf. Die lichtemittierende Schichtenfolge la umfasst ein
Nitridverbindungshalbleitermaterial wie zum Beispiel GaN. Hierbei ist vorzugsweise eine n-dotierte GaN Schicht dem Wafersubstrat 1 zugewandt. Es ist weiterhin möglich, dass vorteilhaft eine
Spiegelschicht 11 auf einer dem Zwischenträger 4 abgewandten Seite der lichtemittierenden Schichtenfolge la angeordnet ist. Hierzu ist das Halbleiterbauteil vorteilhaft für das Licht transparent.
Weiterhin werden vorteilhaft vor dem Anordnen der
Halbleiterbauteile 3 auf dem Zwischenträger 1 weitere
Schichten angeordnet. Hierbei kann es sich um eine
Klebeschicht 4a, eine Pufferschicht 4b und eine Ablöseschicht 4c handeln, welche zwischen dem Zwischenträger 4 und dem
Halbleiterbauteil 3 angeordnet sind, beispielsweise in der oben angegebenen Reihenfolge. Die Klebeschicht 4a dient zur Verbesserung der Haftung der Halbleiterbauteile 3 an dem Zwischenträger. Die Klebeschicht 4a kann vorteilhaft durch Aufbringen eines Klebematerials oder einer Klebefolie
ausgebildet werden. Die Ablöseschicht 4c erleichtert das nachträgliche Entfernen des Zwischenträgers 4 vom Halbleiterbauteil 3 in einem folgenden Verfahrensschritt. Die Ablöseschicht kann
beispielsweise Cr umfassen. Die Figur 2 zeigt in einer schematischen Seitenansicht den Zwischenträger 4 aus der Figur 1, wobei in einem weiteren Verfahrensschritt eine Opferschicht 6a lateral neben den Halbleiterbauteilen 3 auf dem Zwischenträger 4 angeordnet wird, so dass die Opferschicht 6a eine konkave Oberfläche 6b zwischen einer Seitenfläche 3b des Halbleiterbauteils 3 und dem Zwischenträger 4 ausbildet. Die Opferschicht verrundet vorteilhaft einen Kantenbereich zwischen einer Oberseite 4a des Zwischenträgers 4 und einer an diese Oberseite 6b
anliegende, beispielsweise senkrecht auf dieser stehende, Seitenfläche 3b eines der Halbleiterbauteile. Die Dicke D der Opferschicht über der Oberseite 4a des Zwischenträgers 4 sowie über der Seitenfläche 3b des Halbleiterbauteils 3 wird vorteilhaft mit zunehmender Distanz vom Kantenbereich
geringer. Die Opferschicht 6a bedeckt beispielsweise die Seitenfläche 3b bis zu einer dem Zwischenträger 4 abgewandten Oberseite der Schichtenfolge la.
In einem weiteren Verfahrensschritt wird der Verguss 5 auf die konkav gekrümmte Oberfläche 6b der Opferschicht 6a aufgebracht. Hierbei füllt der Verguss 5 die zwischen den
Halbleiterbauteilen 3 befindlichen Zwischenräume vollständig auf. Mit anderen Worten schließt der Verguss 5 bündig mit einer dem Zwischenträger 4 abgewandten Oberseite der Schichtenfolge la planar ab. Der Verguss ist vorteilhaft reflektiv und erscheint weiß.
Die Figur 3 zeigt in einer schematischen Seitenansicht den Zwischenträger 4 aus der Figur 1, wobei in einem weiteren Verfahrensschritt Kontakte 6 auf den Halbleiterbauteilen 3 angeordnet werden. Hierbei wird jeweils ein Kontakt 6 einem Halbleiterbauteil 3 zugeordnet, so dass der Kontakt 6 die lichtemittierende Schichtenfolge la an einer dem
Zwischenträger 4 abgewandten Seite, vorzugsweise über deren gesamte Breite, kontaktiert. Weiterhin wird der Kontakt so angeordnet, dass dieser sich über das Halbleiterbauteil 3 teilweise auf eine dem Zwischenträger 4 abgewandte Oberseite des Vergusses 5 erstreckt. Die Kontakte 6 werden
beispielsweise galvanisch in strukturierter Form, etwa mittels einer Maske und anschließender Photolithographie, auf den Halbleiterbauteilen 3 und dem Verguss 5 angeordnet.
Die Figur 4 zeigt in einer schematischen Seitenansicht den Zwischenträger 4 aus der Figur 1, wobei in einem weiteren Verfahrensschritt ein Trägerelement 7 mit dem Bauteil 10 verbunden wird, so dass das Trägerelement 7 an der dem
Zwischenträger 4 abgewandten Seite der Kontakte 6 und des Vergusses 5 durch Druckpressen angeordnet wird. Unter hoher Temperatur und Druck werden die Kontakte 6 in das
Trägerelement 7 eingepresst, so dass die Kontakte 6 vom
Material des Trägerelement 7 eingebettet werden. Nach dem Druckpressen ist das Trägerelement 7 mit dem Verguss und den Kontakten 6 in direktem Kontakt. Das Trägerelement 7 umfasst vorteilhaft eine Mehrzahl von Schichten. Beispielsweise umfasst das Trägerelement 7 eine FR4-Prepreg Folie
(vorimprägnierte Fasern) . Das Trägerelement 7 kann
Wärmeleiter und/oder elektrische Leiter, zum Beispiel Kupferschichten, umfassen. In der Figur 4 umfasst das
Trägerelement 7 eine weitere Kupferschicht 7a zur
verbesserten Ableitung von Wärme von den Halbleiterbauteilen 3. Die Kupferschicht 7a erstreckt sich vorteilhaft im Inneren des Trägerelements 7 und weist Verbindungsbereiche 7b zu einer den Halbleiterbauteilen 3 abgewandten Außenfläche des Trägerelements 7 auf.
Die Figur 5 zeigt in einer schematischen Seitenansicht das Bauteil 10 aus der Figur 4, wobei in einem weiteren
Verfahrensschritt der Zwischenträger 4, die Opferschicht 6 und das Wafersubstrat 1 entfernt wurden. Nach dem Entfernen der Opferschicht verbleiben zwischen den lichtemittierenden Schichtenfolgen la der Halbleiterbauteile 3 Bereiche des Vergusses 5, welche eine Oberseite 5a mit einer konvexen
Oberfläche aufweisen, die dem Trägerelement 7 abgewandt ist.
Die konvexe Oberfläche des Vergusses ergibt sich in den
Bereichen, welche während dem Verfahren den Kantenbereichen zwischen dem Zwischenträger und den Halbleiterbauteilen zugewandt waren. Es ergibt sich durch die konvexe Oberfläche eines reflektiven Vergusses 5 eine lichtreflektive Wirkung. Hierbei wird vorteilhaft Licht, welches von der anliegenden lichtemittierenden Schichtenfolge la auf die konvexe
Oberfläche 5a des Vergusses 5 trifft mit einem höheren Anteil in Abstrahlrichtung des Bauteils, also weg vom Trägerelement 7 umgelenkt, als dies bei einer rechteckigen Vergussform der Fall ist. Die Figur 6 zeigt in einer schematischen Seitenansicht das Bauteil 10 aus der Figur 5, wobei in einem weiteren
Verfahrensschritt eine Durchkontaktierung 9 in den Verguss 5 eingebracht und eine Kontaktschicht 8 von dieser Durchkontaktierung 9 über die konvexe Oberfläche 5a des
Vergusses 5 zur lichtemittierenden Schichtenfolge la geführt wird. Die lichtemittierende Schichtenfolge la wird
vorteilhaft planar an ihrer dem Trägerelement 7 abgewandten Oberseite mit der Kontaktschicht 8 kontaktiert. Dadurch sind vorteilhaft Überwindungen von Höhenunterschieden zwischen einer Oberseite des Vergusses und der Schichtenfolge nicht nötig. Folglich erfolgt eine einfachere Kontaktierung der Schichtenfolge mit der Kontaktschicht, vorzugsweise in planarer Kontaktierung.
Die Durchkontaktierung wird beispielsweise mittels Bohren, etwa unter Anwendung eines Lasers, in den Verguss
eingebracht. Die Durchkontaktierung 9 wird vorteilhaft an einem Bereich des Vergusses eingebracht, welcher sich über einem Kontakt 6 befindet. Hierbei handelt es sich um einen Kontakt 6, der sich von der dem Trägerelement 7 zugewandten Seite eines Halbleiterbauteils 3 auf eine dem Trägerelement zugewandten Seite des Vergusses 5 erstreckt. Auf diese Weise wird eine elektrische Verbindung vom Kontakt 6 auf die dem Trägerelement 7 abgewandte Oberseite 5a des Vergusses 5 geführt. Die Kontaktschicht 8 eines weiteren benachbarten Halbleiterbauteils 3 schließt vorteilhaft an der Oberseite 5a an die Durchkontaktierung 9 an. Somit kann vorteilhaft ein Halbleiterbauteil 3 über dessen Kontaktschicht 8 mit einem Kontakt 6 eines benachbarten Halbleiterbauteils 3 über die Durchkontaktierung 9 im Verguss 5 verbunden bzw. verschaltet werden . Die Figur 7 zeigt in einer schematischen Seitenansicht das fertiggestellte Bauteil 10 aus der Figur 6 nach Abschluss des Verfahrens. Eine Mehrzahl von Halbleiterbauteilen 3 ist auf einem Trägerelement 7 angeordnet und in Serie geschaltet. Die äußersten Kontakte 6, links außen sowie rechts außen, bilden die elektrischen Kontaktstellen 6 über welche das Bauteil 10 von außen kontaktiert werden kann. Die Figuren 8a und 8b zeigen Ausführungen der
Durchkontaktierungen 9 im Bauteil 10 für den Fall, dass ein defektes Halbleiterbauteil 3 kurzgeschlossen werden muss.
In dem Bauteil 10 können die Halbleiterbauteile 3 auf deren Funktionsweise getestet und im Falle eines Defekts
kurzgeschlossen werden. Einzelne Halbleiterbauteile 3 können vorteilhaft so kurzgeschlossen werden, dass die restlichen Halbleiterbauteile 3 im optoelektronischen Bauteil 10 trotzdem kontaktiert und in Betrieb bleiben können.
Die Figur 8a zeigt ein Bauteil 10, in welchem zum Kurzschluss eine Durchkontaktierung 9 so breit ausgebildet wird, dass beide Kontakte 6 zweier benachbarter Halbleiterbauteile kontaktiert werden.
Die Figur 8b zeigt eine weitere Möglichkeit des
Kurzschließens, wobei zwei Durchkontaktierungen 9 durch den Verguss 5 zu unterschiedlichen Kontakten 6 geführt werden und an der Oberseite 5a des Vergusses 5 durch die Kontaktschicht 8 miteinander verbunden sind.
Alternativ dazu wäre es auch möglich die lichtemitterende Schichtenfolge la selbst kurzzuschließen, indem der pn- Kontakt dieser, beispielsweise mittels eines Lasers, zerstört wird und elektrisch leitend verbunden wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen i den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste
1 Wafersubstrat
la lichtemittierende Schichtenfolge
3 Halbleiterbauteil
3a Seite des Halbleiterbauteils
3b Seitenfläche des Halbleiterbauteils
4 Zwischenträger
4a Oberseite
4b Pufferschicht
4c AbiÖseSchicht
5 Verguss
5a Oberfläche des Vergusses
6 Kontakt
6a Opferschicht
6b Oberfläche der Opferschicht
6 λ elektrische Kontaktstelle
7 Trägerelement
7a Kupferschicht
7b Verbindungsbereich
8 Kontaktschicht
9 Durchkontaktierung
10 optoelektronisches Bauteil

Claims

Patentansprüche
Verfahren zur Herstellung eines optoelektronischen
Bauteils (10) mit den Schritten:
Bereitstellen eines Wafersubstrats (1) umfassend eine lichtemittierende Schichtenfolge (la),
Vereinzeln des Wafersubstrats (1) mit der
Schichtenfolge (la) in mehrere Halbleiterbauteile (3), Aufbringen der Halbleiterbauteile (3) auf einen Zwischenträger (4),
Anordnen eines Vergusses (5) auf den Zwischenträger (4), so dass der Verguss (5) die Halbleiterbauteile
(3) lateral umgibt und mit Seitenflächen (3b) der Halbleiterbauteile (3) zumindest stellenweise in direktem Kontakt ist,
Anordnen jeweils eines Kontaktes (6) auf jeweils einem Halbleiterbauteil (3) und dem Verguss (5) , wobei jeweils ein Kontakt (6) an einer dem Zwischenträger
(4) abgewandten Seite (3a) des Halbleiterbauteils (3) und des Vergusses (5) angeordnet ist,
Verbinden des Bauteils (10) mit einem Trägerelement (7), an einer dem Zwischenträger (4) abgewandten Seite (3a) der Halbleiterbauteile (3) ,
Entfernen des Zwischenträgers (4) und jeweils des Wafersubstrats (1) der Halbleiterbauteile (3), und elektrisches Kontaktieren der Halbleiterbauteile (3) über die Kontakte (6) und den Verguss (5), wobei eine Kontaktschicht (8) über eine Oberseite (5a) des Vergusses (5), welche den Kontakten (6) abgewandt ist, zur lichtemittierenden Schichtenfolge (la) geführt wird .
2. Verfahren nach Anspruch 1,
bei dem das Wafersubstrat (1) Si umfasst.
3. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem der Zwischenträger (4) Cu, FeNi oder Co umfasst.
4. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem eine Opferschicht (6a) zumindest stellenweise lateral neben den Halbleiterbauteilen (3) auf dem
Zwischenträger (4) angeordnet wird, wobei die
Opferschicht (6a) mit Seitenflächen (3b) der
Halbleiterbauteile (3) zumindest stellenweise in direktem Kontakt ist und eine konkave Oberfläche (6b) zwischen einer Seitenfläche (3b) des Halbleiterbauteils (3) und dem Zwischenträger (4) ausbildet.
5. Verfahren nach dem vorhergehenden Anspruch,
bei dem der Verguss (5) auf die konkav gekrümmte
Oberfläche (6b) der Opferschicht (6a) aufgebracht wird.
6. Verfahren nach einem der Ansprüche 4 oder 5,
bei dem mit dem Entfernen des Zwischenträgers (4) und des Wafersubstrats (1) auch die Opferschicht (6a) entfernt wird .
7. Verfahren nach Anspruch 6,
bei dem nach dem Entfernen des Zwischenträgers (4), des Wafersubstrats (1) und der Opferschicht (6a) der Verguss (5) an einer dem Trägerelement (7) abgewandten Seite eine konvexe Oberfläche (5a) aufweist.
8. Verfahren nach einem der Ansprüche 4 bis 7, bei dem nach dem Entfernen der Opferschicht (6a) die Kontaktschicht (8) über die konvexe Oberfläche (5a) des Vergusses (5) zur Schichtenfolge (la) geführt wird.
9. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem das Trägerelement (7) mehrere Schichten umfasst.
10. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem das Verbinden des Bauteils (10) mit dem
Trägerelement (7) mittels Druckpressen erfolgt.
11. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem zur elektrischen Kontaktierung eines
Halbleiterbauteils eine Durchkontaktierung (9) in den Verguss (5) eingebracht wird und die Kontaktschicht (8) durch diese Durchkontaktierung (9) zu einem der Kontakte (6) geführt wird.
12. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Halbleiterbauteile (3) in Serie geschaltet werden .
13. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Halbleiterbauteile (3) auf deren
Funktionsweise getestet werden und im Falle eines Defekts die Kontaktschicht (8) des defekten Halbleiterbauteils (3) kurzgeschlossen wird.
14. Verfahren nach dem vorherigen Anspruch,
bei dem das Kurzschließen der Kontaktschicht (8) mittels zweier Durchkontaktierungen (9) durch den Verguss (5) zu unterschiedlichen Kontakten (6) erfolgt. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Wafersubstrat (1) vor dem Anordnen auf dem Zwischenträger (4) auf einem Höhe (h) von höchstens 40 ym, vorzugsweise 20 ym, geschliffen wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem zwischen einem der Halbleiterbauteile (3) und dem zugehörigen Kontakt (6) eine Spiegelschicht (11)
angeordnet wird.
Optoelektronisches Bauteil (10) umfassend
ein Trägerelement (7) mit darin integrierten Kontakten (6) ,
eine Mehrzahl von Halbleiterbauteilen (3) jeweils umfassend eine lichtemittierende Schichtenfolge (la), wobei jeweils ein Halbleiterbauteil (3) auf jeweils einem Kontakt (6) des Trägerelements (7) angeordnet ist,
einen Verguss (5), welcher auf dem Trägerelement (7) angeordnet ist und die Halbleiterbauteile (3) lateral umgibt und mit Seitenflächen (3b) der
Halbleiterbauteile (3) zumindest stellenweise in direktem Kontakt ist,
eine Kontaktschicht (8), welche jeweils über eine Oberseite (5a) des Vergusses (5) , welche dem
Trägerelement (7) abgewandt ist, zu einer der
lichtemittierenden Schichtenfolgen (la) der
Halbleiterbauteile (3) geführt ist und diese
elektrisch kontaktiert, und
eine Durchkontaktierung (9) zur elektrischen
Kontaktierung eines Halbleiterbauteils (3) durch den Verguss (5), durch welche die Kontaktschicht (8) mit einem weiteren Kontakt (6) des Trägerelements elektrisch leitend verbunden ist.
PCT/EP2016/060885 2015-05-18 2016-05-13 Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil Ceased WO2016184813A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/574,602 US10396260B2 (en) 2015-05-18 2016-05-13 Method of producing an optoelectronic component and optoelectronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015107742.6A DE102015107742A1 (de) 2015-05-18 2015-05-18 Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
DE102015107742.6 2015-05-18

Publications (1)

Publication Number Publication Date
WO2016184813A1 true WO2016184813A1 (de) 2016-11-24

Family

ID=56026854

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/060885 Ceased WO2016184813A1 (de) 2015-05-18 2016-05-13 Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil

Country Status (3)

Country Link
US (1) US10396260B2 (de)
DE (1) DE102015107742A1 (de)
WO (1) WO2016184813A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018116928B4 (de) * 2018-07-12 2022-11-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102010034565A1 (de) * 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
US20140231850A1 (en) * 2013-02-19 2014-08-21 Michael A. Tischler Engineered-phosphor led packages and related methods

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732233B2 (en) * 2006-07-24 2010-06-08 Touch Micro-System Technology Corp. Method for making light emitting diode chip package
US20080237828A1 (en) * 2007-03-30 2008-10-02 Advanced Chip Engineering Technology Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102008024704A1 (de) * 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102009032219A1 (de) * 2009-07-06 2011-02-24 Institut Für Mikroelektronik Stuttgart Verfahren zum Herstellen einer integrierten Schaltung und resultierender Folienchip
DE102009051129A1 (de) * 2009-10-28 2011-06-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102011011139B4 (de) * 2011-02-14 2023-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US8564012B2 (en) * 2012-02-10 2013-10-22 Intersil Americas LLC Optoelectronic apparatuses and methods for manufacturing optoelectronic apparatuses
US9608016B2 (en) * 2012-05-17 2017-03-28 Koninklijke Philips N.V. Method of separating a wafer of semiconductor devices
DE102012215524A1 (de) 2012-08-31 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102012109028A1 (de) * 2012-09-25 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102012109177A1 (de) * 2012-09-27 2014-04-17 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102013107862A1 (de) * 2013-07-23 2015-01-29 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines oberflächenmontierbaren optoelektronischen Halbleiterbauteils
US9466581B2 (en) * 2013-10-18 2016-10-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and manufacturing method thereof
DE102014215939A1 (de) * 2014-08-12 2016-02-18 Osram Gmbh Beleuchtungsvorrichtung und Verfahren zum Herstellen einer solchen
DE102015107586B4 (de) * 2015-05-13 2023-10-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement
US9819144B2 (en) * 2015-05-14 2017-11-14 Apple Inc. High-efficiency vertical emitters with improved heat sinking
DE102015109852A1 (de) * 2015-06-19 2016-12-22 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
DE102015214222A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102010034565A1 (de) * 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
US20140231850A1 (en) * 2013-02-19 2014-08-21 Michael A. Tischler Engineered-phosphor led packages and related methods

Also Published As

Publication number Publication date
DE102015107742A1 (de) 2016-11-24
US20180151787A1 (en) 2018-05-31
US10396260B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
DE112016000546B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
EP2162927B1 (de) Verfahren zur herstellung von optoelektronischen bauelementen
DE112016000533B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE112013004223B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils
DE112014004347B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2020089101A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102014119390A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014111106A1 (de) Elektronisches Bauelement, optoelektronisches Bauelement, Bauelementeanordnung und Verfahren zur Herstellung eines elektronisches Bauelements
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE102016118996A1 (de) Herstellung von sensoren
WO2017009285A1 (de) Bauelement und verfahren zur herstellung von bauelementen
WO2017009332A1 (de) Optoelektronisches bauelement und ein verfahren zur herstellung eines optoelektronischen bauelements
WO2016074914A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102014117245B4 (de) Verfahren zum Herstellen eines Halbleiterelements mit Substratadapter und damit hergestelltes Halbleiterelement mit Substratadapter und Verfahren zum Kontaktieren dieses Halbleiterelements
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2004015769A1 (de) Verfahren zum herstellen eines elektrischen leiterrahmens, verfahren zum herstellen eines oberflächenmontierbaren halbleiterbauelements und leiterrahmenstreifen
DE102018120881A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
WO2016087360A1 (de) Verfahren zur herstellung von optoelektronischen modulen und anordnung mit einem solchen modul
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
WO2017046000A1 (de) Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements
DE112015004077B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2016184813A1 (de) Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2017050617A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16724014

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15574602

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE