WO2016151705A1 - 超音波信号受信回路、装置、および、超音波撮像装置 - Google Patents

超音波信号受信回路、装置、および、超音波撮像装置 Download PDF

Info

Publication number
WO2016151705A1
WO2016151705A1 PCT/JP2015/058593 JP2015058593W WO2016151705A1 WO 2016151705 A1 WO2016151705 A1 WO 2016151705A1 JP 2015058593 W JP2015058593 W JP 2015058593W WO 2016151705 A1 WO2016151705 A1 WO 2016151705A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
ultrasonic
analog
output
circuit
Prior art date
Application number
PCT/JP2015/058593
Other languages
English (en)
French (fr)
Inventor
樹生 中川
梶山　新也
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2015/058593 priority Critical patent/WO2016151705A1/ja
Publication of WO2016151705A1 publication Critical patent/WO2016151705A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/52079—Constructional features
    • G01S7/5208—Constructional features with integration of processing functions inside probe or scanhead
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/88—Sonar systems specially adapted for specific applications
    • G01S15/89—Sonar systems specially adapted for specific applications for mapping or imaging
    • G01S15/8906—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques
    • G01S15/8909—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques using a static transducer configuration
    • G01S15/8915—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques using a static transducer configuration using a transducer array
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/52023—Details of receivers
    • G01S7/52025—Details of receivers for pulse systems

Definitions

  • Patent Document 2 describes a configuration in which a clear switch is used to clear a signal accumulated in a capacity.
  • a clear switch increases the mounting area, which is a disadvantage in terms of miniaturization.
  • power is consumed to turn on and off the switch, and power consumption increases.
  • the maximum delay time is shortened because it becomes impossible to read and write signals to the capacitor while the clear switch is used.
  • the present application includes a plurality of means for solving the above problems.
  • an input line to which an ultrasonic signal is input, a delay circuit connected to the input line and delaying an analog signal, and a delay circuit And a correction unit connected to the output line.
  • the correction unit attenuates the first signal by a predetermined time from the first signal output from the delay circuit.
  • the ultrasonic signal receiving circuit is characterized in that a third signal is obtained by subtracting the second signal.
  • Another aspect of the present invention is connected to a plurality of ultrasonic transducers for transmitting and receiving ultrasonic signals, a plurality of input lines for receiving reception signals of the plurality of ultrasonic transducers, and a plurality of input lines, respectively.
  • a delay circuit that delays an analog signal; a plurality of output lines output from each delay circuit; a plurality of addition circuits that add at least two or more output lines among the plurality of output lines;
  • the ultrasonic imaging apparatus includes a phasing addition unit that is connected to an addition circuit and performs phasing addition, and a correction unit connected to the phasing addition unit.
  • the analog input signal Vin is input from the input line to the capacitor 204 via the switch 203, and charges corresponding to the analog signal Vin are accumulated.
  • the charge accumulated in the capacitor 204 is output from the output line as the output signal Vout through the switch 205.
  • the timing for charging the signal to the capacitor 204 is controlled by the switch 203, and the timing for outputting the signal from the capacitor 204 is controlled by the switch 205. Control signals for controlling these switches are generated by the digital circuit 202.
  • a plurality of capacitors are connected in parallel, the analog input signal Vin is sampled and stored in the capacitors in order, and the stored signals are output in order after a predetermined time. Do the following.
  • the on / off timing of the switch 205a is controlled by a control signal Ctlo1. That is, a signal sampled in the capacitor 204a at the timing of the control signal Ctls1 is output as an output signal at the timing when the control signal Ctlo1 is on.
  • a high-accuracy ultrasonic signal is obtained by correcting the residual signal generated in the output of the analog memory.
  • the signal delayed by the delay circuit has been described as being digitized by the ADC, but the present invention is not limited to this.
  • the residual signal may be removed by the correction unit without using the ADC as an analog signal. In this case, the same effect can be obtained by generating the correction unit with a highly accurate analog circuit.
  • the signal generator 601 generates a predetermined signal Vinref and is amplified by the LNA 101.
  • the amplified signal is delayed by the delay circuit 102 and digitized by the ADC 103.
  • the digitized signal Vd includes a desired signal 603 corresponding to the signal from the signal generator 601 and a residual signal 604.
  • the gain calculation unit 602 compares the magnitude of the desired signal with the magnitude of the residual signal, and calculates a gain at which the residual signal is canceled. More specifically, a value obtained by dividing the magnitude of the residual signal by the magnitude of the desired signal is a gain (attenuation coefficient) that can cancel the residual signal.
  • the gain calculated by the gain calculation unit 602 is set as the gain of the amplifier 106 of the correction unit 104.
  • the signal is output to the phasing unit 509 through the LNA 507, the ADC 508, and the correction unit 104.
  • the gain calculation unit 707 calculates a gain such that the residual signal is removed from the transmitted data and the received signal. Specifically, for example, the gain is set such that the difference is taken at the same timing and the residual is minimized so that the corrected signal is the same as the transmitted signal.
  • the transmission data may be digital data or analog data.
  • the wave transmission circuit 704 may perform digital / analog conversion and transmit it as a linear amplifier, or may transmit it as a digital signal, for example, a ternary pulse signal. Since transmission data is directly input after the LNA 101, in order to prevent circuit saturation, it is preferable to set the signal to a level lower than that during normal transmission and match the level of the reception signal. Whether the transmission signal is an analog signal or a digital signal such as a pulse signal, the gain for removing the residual component of the delay circuit 102 can be determined. By using the correction unit 104 that determines the gain in this way, the residual signal component of the delay circuit 102 can be removed, and an accurate ultrasonic reception waveform can be obtained.
  • Transmission data is generated by the controller 907 and transmitted to the ultrasonic probe 901 through the communication unit 710.
  • the transmission data is received by the logic circuit 904 and transmitted from the transmission circuit 704.
  • the transmission / reception separation switch is controlled to be turned on so that the signal transmitted by the transmission circuit is input to the path of the reception signal.
  • a signal transmitted from the transmission circuit 704 passes through the transmission / reception separation switch 708, and is transmitted to the main device through the variable gain amplifier 901, the delay circuit 102, the addition circuit 505, and the buffer circuit 506.
  • the signal is output to the phasing unit 509 through the LNA 507, the ADC 508, and the correction unit 905.
  • the arithmetic expression calculator 908 calculates an arithmetic expression that removes the residual signal from the transmitted data and the received signal. Specifically, for example, the difference between the timings is calculated so that the corrected signal is the same as the transmitted signal, and the coefficient of the arithmetic expression is set so that the residual is minimized.
  • the relationship between the input signal and the output signal is calculated in advance and stored in a lookup table or the like, and the output signal corresponding to the input signal is accessed to the lookup table. You may take the structure decided by this.
  • the LNA 1001 amplifies the received signal, delays it by the delay circuit 102, digitizes it by the ADC 103, and inputs it to the correction unit 1001 to remove the residual signal.
  • FIG. 13 shows the circuit configuration of the analog memory section of the delay circuit according to the eighth embodiment of the present invention.
  • the switch / capacitor unit includes a capacitor 1303 and switches 1304p, 1304n, 1305p, and 1305n.
  • the subscripts p and n indicate the positive side and the negative side of the differential circuit, and are omitted when not particularly necessary.
  • the charge adding unit 1309 includes capacitors 1306a and 1306b and switches 1307a, 1307b, 1308a and 1308b.
  • FIG. 13B shows an equivalent circuit at the time of sampling of the analog memory according to the fourth embodiment of the present invention.
  • FIG. 13C shows an equivalent circuit at the time of holding.
  • the adder circuit By outputting a signal as a charge in this way, in the adder circuit, if the wiring is directly connected when adding the output signal of each one-element circuit, the charge is averaged and the signal is added. Since the addition can be performed only by connecting the wirings without using a special addition circuit, the area can be reduced.
  • LNA Low noise amplifier
  • ADC Analog / digital converter
  • TRS transmission / reception separation switch

Abstract

　アナログ信号を遅延させることができ、残留信号のない超音波信号の受信回路および超音波撮像装置を提供する。　超音波信号が入力される入力線と、入力線に接続され、アナログ信号を遅延させる遅延回路と、遅延回路から出力される出力線と、出力線に接続される補正部とを備え、補正部において、遅延回路から出力される第一の信号から、第一の信号を所定の時間遅延、および、減衰させた第二の信号を、減算することにより第三の信号を得ることを特徴とする。

Description

超音波信号受信回路、装置、および、超音波撮像装置
　本発明は、超音波信号の受信回路、送受信回路、および、それを用いた超音波撮像装置に関し、特にアナログ信号に対し微小な遅延を生成する遅延回路、それを用いた電子回路、および該電子回路を搭載した超音波撮像装置に関する。
　超音波撮像装置は、Ｘ線診断装置、ＭＲＩ（Ｍａｇｎｅｔｉｃ　Ｒｅｓｏｎａｎｃｅ　Ｉｍａｇｉｎｇ）装置などの他の医用画像診断装置に比べ、装置規模が小さく、また、超音波プローブを体表から当てるだけの簡便な操作により、例えば、心臓の脈動や胎児の動きといった検査対象の動きの様子をリアルタイムで表示可能な装置であることから、今日の医療において重要な役割を果たしている。
　具体的には、超音波撮像装置は、超音波プローブに内蔵されている複数の振動子それぞれに駆動信号を供給することで超音波を被検体内に送信する。そして、超音波撮像装置は、生体組織の音響インピーダンスの差異によって生ずる超音波の反射波を複数の振動素子それぞれにて受信し、超音波プローブが受信した反射波に基づいて、超音波画像を生成する。
　ここで、超音波撮像装置においては、超音波画像の画質向上のために、複数の振動子に供給する駆動信号や複数の振動子それぞれから得られる反射波信号に対して、遅延時間の制御が行われている。
　具体的には、超音波撮像装置は、被検体内の所定の焦点と各振動子との距離に応じた遅延時間により、各振動子に供給する駆動信号のタイミングを制御することで、被検体の所定の焦点にビームフォームした超音波を送信する。そして、超音波撮像装置は、被検体内の所定の焦点と各振動子との距離に応じた遅延時間により、各振動子において時間的に異なって受信された所定の焦点からの信号をそれぞれの時間を合わせて加算（整相加算）する。これにより、超音波撮像装置は、焦点のあった１本の受信信号を生成する。
　このように、所定の焦点からの信号のそれぞれを合わせるため、アナログ、あるいは、デジタルの遅延回路が必要とされている。例えば、特許文献１には、アナログのランダムアクセスメモリ素子を含む遅延素子により超音波信号を受信する構成が開示されている。また、特許文献２には、キャパシタバンクに所定のタイミングでエコー信号電流を蓄積し、遅延時間を与える構成が開示されている。
特開２００３－９３３８５号公報 特開２０１３－１０６９３１号公報
　二次元の断層画像でなく、三次元の立体画像を得るために、振動子（トランスデューサ）を二次元アレイ状に並べる二次元プローブにおいては、数千から一万チャンネルの振動子を用いる。このような二次元プローブでは、全ての振動子を本体装置に接続する事は、ケーブルの本数の制約などから現実的ではなく、プローブヘッド内においてチャンネル数を減らす処理が必要となる。従って、アナログ信号を遅延させて、加算する電子回路が必要となる。
　また、一次元プローブにおいても、アナログ信号を遅延させて加算することによりケーブル本数や、アナログ／デジタル変換器の数を減らすことができ、低コスト化、小型化が可能となる。このため、アナログ信号を遅延させて加算する電子回路が求められる。
　プローブヘッド内にアナログ信号を遅延させる回路を搭載する場合、その回路を小型に構成する必要がある。これは数千から一万チャンネルもの振動子に接続される回路を、プローブヘッドの中に実装する必要があるためである。また、プローブヘッドの熱の上昇を抑えるため、回路は低消費電力である必要もある。
　特許文献１には、アナログのランダムアクセスメモリ素子により超音波受信信号を遅延させる回路構成が開示されている。このようなアナログランダムアクセスメモリ素子、すなわち、容量を用いた遅延回路では、容量に一度電荷を蓄えると、その次の信号を上書きした際に、その前の信号の残留信号成分が残ってしまうという課題が生じる。
　より具体的な動作としては、遅延回路の容量に、リングメモリのように順番に書き込み、読みだしを実施している場合、パルス信号を受信すると、リングメモリが約一周分回った後に、残留信号となったパルス信号が出力されてしまう。このように遅延回路の出力波形が残留信号によって乱れると、超音波撮像装置において超音波画像を生成した際に、アーチファクトが生じ、画質に悪影響を与える。従って遅延回路の残留信号を抑制し、精度のよい遅延波形を得ることが求められる。
　この問題を解決するには、容量の残留信号をリセットする方法が考えられる。特許文献２には、クリアースイッチを用い、容量に溜まった信号をクリアーする構成が記載されている。しかしながらクリアースイッチを用いると実装面積が増加し、小型化の観点でデメリットとなる。また、スイッチのオン、オフを行うため電力を消費し、消費電力が増加する。さらに、クリアースイッチを使用している間、容量への信号の読み書きができなくなるため、最大遅延時間が短くなるという問題点がある。
　従って、低消費電力、小面積な回路により、残留信号を除去する回路が求められている。
以上を踏まえ、本発明は、遅延回路の残留信号を抑制した超音波信号の受信回路、およびそれを用いた超音波撮像装置を提供することを目的とする。
　本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
　上記課題を解決するために、本発明は請求の範囲に記載の構成を採用する。
　本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、超音波信号が入力される入力線と、入力線に接続され、アナログ信号を遅延させる遅延回路と、遅延回路から出力される出力線と、出力線に接続される補正部とを備え、補正部において、遅延回路から出力される第一の信号から、第一の信号を所定の時間遅延、および、減衰させた第二の信号を、減算することにより第三の信号を得ることを特徴とする超音波信号受信回路である。
　より具体的な構成の例を挙げれば、遅延回路は、複数のアナログ信号メモリ素子と、入力線と複数のアナログ信号メモリ素子との接続／非接続を制御する複数のサンプリングスイッチと、複数のアナログ信号メモリ素子と前記出力線との接続／非接続を制御する複数の出力スイッチと、を備える。アナログ信号メモリ素子は例えばコンデンサである。この構成において、複数のサンプリングスイッチを制御して、遅延回路に入力されるアナログ入力信号を複数のアナログ信号メモリ素子に蓄積し、複数の出力スイッチを制御して、アナログ信号メモリ素子に蓄積された信号を出力線に出力することにより、信号を遅延させることができる。
　本発明の他の側面は、超音波信号が入力される複数の入力線と、複数の入力線に夫々接続され、アナログ信号を遅延させる遅延回路と、夫々の遅延回路から出力される複数の出力線と、複数の出力線を加算する加算回路と、加算回路に接続される補正部とを備える超音波信号受信装置である。夫々の遅延回路は、複数のアナログ信号メモリ素子と、入力線と複数のアナログ信号メモリ素子との接続／非接続を制御する複数のサンプリングスイッチと、複数のアナログ信号メモリ素子と出力線との接続／非接続を制御する複数の出力スイッチと、を備える。この構成で、複数のサンプリングスイッチを制御して、遅延回路に入力されるアナログ入力信号を複数のアナログ信号メモリ素子に蓄積し、複数の出力スイッチを制御して、アナログ信号メモリ素子に蓄積された信号を出力線に出力することにより、信号を遅延させる。補正部においては、加算回路から出力される第一の信号を所定の時間遅延、および、整形させた第二の信号を生成し、第一の信号から第二の信号を減算することにより第三の信号を得る。
　より好ましい構成においては、補正部において、第一の信号を遅延させる遅延時間が、複数のアナログ信号メモリ素子のうち、ひとつのアナログ信号メモリ素子にアナログ入力信号をサンプリングする一周期分の時間である。
　本発明の他の側面は、超音波信号を送信し受信する複数の超音波トランスデューサと、複数の超音波トランスデューサの受信信号が入力される複数の入力線と、複数の入力線に夫々接続され、アナログ信号を遅延させる遅延回路と、夫々の遅延回路から出力される複数の出力線と、複数の出力線のうち、少なくとも２本以上の複数の出力線を加算する複数の加算回路と、複数の加算回路に接続され、整相加算を行う整相加算部と、整相加算部に接続される補正部とを備える超音波撮像装置である。夫々の遅延回路は、複数のアナログ信号メモリ素子と、入力線と複数のアナログ信号メモリ素子との接続／非接続を制御する複数のサンプリングスイッチと、複数のアナログ信号メモリ素子と出力線との接続／非接続を制御する複数の出力スイッチと、を備える。また、複数のサンプリングスイッチを制御して、遅延回路に入力されるアナログ入力信号を複数のアナログ信号メモリ素子に蓄積し、複数の出力スイッチを制御して、アナログ信号メモリ素子に蓄積された信号を出力線に出力することにより、信号を遅延させる。補正部は、整相加算回路から出力される第一の信号を遅延させる遅延回路と、第一の信号を減衰させ、もしくは、線形あるいは非線形の演算を行う処理部を有し、第一の信号から、遅延回路と処理部を経た第一の信号を減算する。
　本発明によれば、超音波信号を受信して遅延させる遅延回路において、残留信号を除去することができ、精度のよい遅延波形を得ることができる。
実施例１に係る超音波信号受信回路の構成図 実施例１に係る超音波信号受信回路に用いられる遅延回路の構成図 実施例１に係る遅延回路の動作を説明するタイミングチャート 実施例１に係る超音波信号受信回路の動作を説明するタイミングチャート 実施例２に係る超音波信号受信回路の構成図 実施例３に係る超音波信号受信回路の構成図 実施例４に係る超音波信号送受信回路の構成図 実施例５に係る超音波信号受信回路の構成図 実施例６に係る超音波信号送受信回路の構成図 実施例７に係る超音波信号受信回路の構成図 実施例７に係る超音波信号受信回路において、遅延時間を短くする場合の、遅延回路の容量、および、遅延素子による遅延時間の選択方法の説明図 実施例７に係る超音波信号受信回路において、遅延時間を長くする場合の、遅延回路の容量、および、遅延素子による遅延時間の選択方法の説明図 実施例８に係る遅延回路の構成図 実施例８に係る遅延回路サンプル時の等価回路図 実施例８に係る遅延回路出力時の等価回路図
　本発明を実施するための形態を、図面に基づいて説明する。なお、発明を実施するための形態を説明するための全図において、同一の機能を有する要素には同一の名称、符号を付して、その繰り返しの説明を省略することがある。
　実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。
　本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数または順序を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。
　図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。
　本発明の実施例１に係る超音波信号受信回路について、図１乃至図４を用いて説明する。
　図１は、本実施例に係る超音波信号受信回路の構成図である。低雑音増幅器（ＬＮＡ）１０１、遅延回路１０２、アナログ／デジタル変換器（ＡＤＣ）１０３、補正部１０４から構成される。補正部１０４は、遅延素子１０５、増幅器１０６、加算器１０７で構成される。振動子で受信した超音波受信信号はＬＮＡ１０１にて増幅され、遅延回路１０２にて所定の遅延時間遅延される。遅延された信号はＡＤＣ１０３にてデジタル信号に遅延され、補正部１０４に入力される。
　図２は、本発明の実施例１に係る遅延回路１０２の構成図である。アナログメモリ部２０１、およびデジタル回路２０２で構成される。アナログメモリ部２０１は、容量２０４ａ，２０４ｂ，２０４ｃ，…、スイッチ２０３ａ，２０３ｂ，２０３ｃ，…、スイッチ２０５ａ，２０５ｂ，２０５ｃ，…、で構成される。デジタル回路２０２は、書き込み制御信号生成回路２０６、読み出し制御信号生成回路２０７を有する。
　アナログ入力信号Ｖｉｎは、入力線からスイッチ２０３を介して容量２０４に入力され、アナログ信号Ｖｉｎに対応する電荷が蓄積される。容量２０４に蓄積された電荷は、スイッチ２０５を介して出力信号Ｖｏｕｔとして出力線から出力される。容量２０４に信号を充電するタイミングは、スイッチ２０３により制御され、容量２０４から信号を出力するタイミングは、スイッチ２０５により制御される。これらのスイッチを制御する制御信号はデジタル回路２０２で生成される。本実施例の遅延生成回路では、複数個の容量が並列に接続されており、アナログ入力信号Ｖｉｎをサンプリングして容量に順に格納していき、格納した信号を所定の時間の後に順に出力していく動作を行う。
　図３は、図２に示した本発明の実施例１に係る遅延生成回路の動作を説明するタイミングチャートである。スイッチ２０３ａは、制御信号Ｃｔｌｓ１により制御される。ここで、制御信号Ｃｔｌｓ１がハイレベルの場合にスイッチ２０３ａがオンとなることを示すが、この極性に限定されるものではない。スイッチ２０３ａがオンの時に容量２０４ａにアナログ入力信号に対応する電荷が蓄積される。スイッチ２０３ａがオンからオフに変わったタイミングでのアナログ入力信号の値が容量２０４ａに蓄積される（３０１ａ）。容量２０４ａに蓄積された電荷は、スイッチ２０５ａがオンの状態で出力信号に出力される（３０２ａ）。スイッチ２０５ａのオン／オフのタイミングは制御信号Ｃｔｌｏ１で制御される。すなわち、制御信号Ｃｔｌｓ１のタイミングで容量２０４ａにサンプリングされた信号が、制御信号Ｃｔｌｏ１がオンのタイミングで出力信号に出力される。
　他の並列に並べられている容量１０１ｂ，１０１ｃ，…にも同様に、それぞれ制御信号Ｃｔｌｓ２，Ｃｔｌｓ３，…のタイミングでアナログ入力信号Ｖｉｎに対応する電荷が蓄積され、制御信号Ｃｔｌｏ２，Ｃｔｌｏ３，…のオンのタイミングで蓄積された電荷に対応する信号が出力される。
　このように、制御信号Ｃｔｌｓでサンプリングされた信号が、制御信号Ｃｔｌｏで出力されるため、アナログ入力信号Ｖｉｎと比較し、出力信号Ｖｏｕｔには、制御信号Ｃｔｌｓと制御信号Ｃｔｌｏの遅延時間ｄｔ分、遅延された信号が出力される。制御信号Ｃｔｌｓと制御信号Ｃｔｌｏは、それぞれ、書き込み制御信号生成回路２０６、読み出し制御信号生成回路２０７で生成される。遅延時間ｄｔは、例えば、基準クロックのクロック周期Ｔｃｌｋを１単位とし、その整数倍の遅延時間を設定する。すなわち、クロックによる遅延時間ｄｔ＝Ｔｄｃ＝Ｍ・Ｔｃｌｋの遅延時間を生成する。ここでＭは整数である。
　このようなアナログメモリを用いた遅延回路では、容量に蓄積した信号を一定時間ｄｔ後に出力する動作を繰り返す。ひとつの容量に着目してみると、ある信号をサンプルし、出力した後に、容量の個数分一周（１周期：１cycle）した後に、次の信号がサンプルされる。従ってある信号をサンプルする際には、一周期前の信号が残っていることになる。例えば、容量２０３ａに着目すれば、３０１ａのＶｉｎをサンプルし、３０２ａのＶｏｕｔを出力した後に、３０３ａのＶｉｎをサンプルする。サンプルされた３０３ａのＶｉｎは、３０４ａのＶｏｕｔとして出力されるが、この出力に３０１ａのＶｉｎの影響が残ることになる。なお、サンプルの制御信号Ｃｔｌｓと出力の制御信号Ｃｔｌｏの周期は、同じく１cycleとすることが望ましい。
　容量に信号の充放電を行う前段の回路、すなわちＬＮＡが理想的な特性であれば、容量にはサンプルすべき信号が上書きされて前の信号の影響はなくなる。しかしながら、実際にはＬＮＡは有限の出力抵抗をもつため、完全に上書きされることなく、前の信号の情報が残留信号として残ってしまう。特に、低消費電力であることが必要である場合には、ＬＮＡの出力抵抗が高くなり、以前にサンプリングされた信号の影響が残ってしまう。
　本発明実施例１に係る超音波信号受信回路では、アナログメモリの出力に生じた残留信号を補正することにより精度の高い超音波信号を得る。
　図４は、図１に示す本発明の実施例１に係る超音波信号受信回路の動作原理を説明するタイミングチャートである。遅延回路の出力Ｖｏｕｔには入力信号Ｖｉｎが所定の時間遅延した所望信号４０１の他に、残留信号４０２が出力される。この遅延回路出力信号ＶｏｕｔはＡＤＣ１０３にてデジタル化された後、補正部１０４に入力される。補正部１０４では入力された信号を遅延素子１０５にて所定の時間遅延させ、増幅器１０６にて減衰させ、残留信号と等価な信号成分Ｖｒｅｓを生成する。残留信号成分Ｖｒｅｓを差し引くことにより補正された遅延信号Ｖｏｕｔｍｏｄを得ることができる。このように、所望信号および残留信号を含む信号から、遅延、減衰させた残留信号分を差し引くことにより、残留信号を除去して所望信号を得ることができる。
　遅延素子１０５で遅延させる時間は、遅延回路１０２のアナログメモリ部２０１の一周期分に要する時間にすることが望ましい。すなわち、アナログメモリ部２０１の容量２０４の数をｎ個とし、ｎサンプル毎に同一の容量から信号を出力する場合に、補正部１０４で遅延させる時間は同様にｎサンプル分とする。このようにすることで残留信号を精度よく除去することができ、精度のよい超音波受信信号を得ることができる。例えば、図３のタイミング図で説明すれば、３０２ａのＶｏｕｔ出力を１cycleに相当する時間遅延させ、減衰させて、３０４ａのＶｏｕｔ出力から差し引く。
　なお、遅延素子１０５による遅延と増幅器１０６による減衰の順序は何れが先でも良く、減衰させたのちに遅延させても同様の効果が得られる。
　また、本実施例では、遅延回路にて遅延した信号をＡＤＣにてデジタル化するとして説明したがこれに限るものではない。ＡＤＣを用いず、アナログ信号のまま、補正部により残留信号を除去してもよい。この場合、補正部を高精度なアナログ回路にて生成することにより同様な効果が得られる。
　本発明の実施例２に係る超音波信号受信回路について、図５を用いて説明する。
　図５は、本実施例に係る超音波信号受信回路の構成図である。超音波プローブ５０１と本体装置５０３で構成される。超音波プローブ５０１は、振動子５０４ａ，５０４ｂ，５０４ｃ，…、ＬＮＡ１０１ａ，１０１ｂ，１０１ｃ，…、遅延回路１０２ａ，１０２ｂ，１０２ｃ，…、加算回路５０５、バッファ回路５０６で構成される。本体装置５０３は、ＬＮＡ５０７、ＡＤＣ５０８、補正部１０４、整相部５０９を有する。なお添え字のａ，ｂ，ｃ，…は同一の構成要素であることを示し、特に必要のない場合は省略する。
　超音波信号は、振動子５０４にて、音波による機械的振動が電気信号に変換され、受信される。振動子５０４で受信した電気信号は、ＬＮＡ１０１で増幅される。増幅された信号は遅延回路１０２に入力され、超音波信号のフォーカスを合わせるために遅延される。各遅延回路１０２ａ，１０２ｂ，１０２ｃ，…により遅延された信号は、加算回路５０５にて加算され、バッファ回路により増幅、あるいは、インピーダンス変換されて出力される。
　超音波プローブ５０１と本体装置５０３はケーブルにて接続され、バッファ回路５０６により出力された信号は、本体装置５０３のＬＮＡ５０７に入力される。ＬＮＡ５０７では超音波プローブ５０１からの信号を増幅する。増幅された信号はＡＤＣ５０８にてデジタル信号に変換される。デジタル信号は補正部１０４に入力されて残留信号分を除去する。残留信号を除去された超音波受信信号は整相部に入力され、整相処理を実施する。
　本実施例に係る超音波信号受信回路では、所定の方向に焦点を当てて超音波信号を受信するため、複数の振動子５０４で受信した信号を、複数の遅延回路１０２を用いて遅延させる。遅延させる時間は各遅延回路１０２ａ，１０２ｂ，１０２ｃ，…で異なってもよい。遅延回路のアナログメモリの容量数が等しければ、残留信号が生じるタイミングはアナログメモリ一周期後であるため、加算回路にて加算した後に補正を行うことができる。従って、複数の超音波受信信号を遅延、加算させた場合においては、加算後に補正部にて残留信号を除去することができる。このため、補正部を多数持つ必要がなく、小面積、低消費電力、低コストとなる。
　本実施例では、補正部１０４の増幅器１０６のゲインを決める方法について説明する。
　図６は、本実施例に係る超音波信号受信回路の構成図である。ＬＮＡ１０１、遅延回路１０２、ＡＤＣ１０３、補正部１０４、信号発生器６０１、ゲイン計算部６０２で構成される。図１と同様の構成には同じ符号が付されている。
　信号発生器６０１は所定の信号Ｖｉｎｒｅｆを発生させ、ＬＮＡ１０１にて増幅される。増幅された信号は、遅延回路１０２にて遅延、ＡＤＣ１０３にてデジタル化される。デジタル化された信号Ｖｄは、信号発生器６０１からの信号に対応する所望信号６０３、および、残留信号６０４を含む。ゲイン計算部６０２ではこの所望信号の大きさと残留信号の大きさを比較し、残留信号が打ち消されるゲインを計算する。より具体的には、残留信号の大きさを所望信号の大きさで除した値が、残留信号を打ち消すことができるゲイン（減衰係数）となる。ゲイン計算部６０２で計算されたゲインは補正部１０４の増幅器１０６のゲインとして設定される。
　一例としては、信号発生器６０１は所定の信号Ｖｉｎｒｅｆとして、図示するような単発のパルスを発生し、その後の入力をゼロとする。この入力に対して遅延回路１０２を経てデジタル化された信号Ｖｄは、本来あるべきでない残留信号６０４を含む。この残留信号６０４を打ち消すために、所望信号６０３が残留信号６０４と同じになるゲイン（減衰係数）を設定する。
　このように超音波受信信号の経路に信号発生器６０１からの信号を入力し、残留信号成分を測りゲインを設定することにより、正確にゲインを設定でき残留信号を正確に除去することが可能となる。
　このゲインの設定は、超音波信号受信動作を実施する前にあらかじめ実施しておく。また、超音波信号受信回路の起動時や、それを搭載した超音波撮像装置の起動時にゲインの計算と設定を実施してもよい。また、所定の時間を経過した際や、温度が変わった際等にゲイン計算と設定を実施してもよい。一度算出したゲインはメモリに蓄え、次に超音波信号を受信する際のゲインとして使用してもよい。より頻繁に実施することにより、その時々にあったゲインで残留信号を補正することが可能となり、精度のよい信号が得られる。また、ゲインはＶｉｎｒｅｆのレベルに応じて複数定めておいてもよいし、Ｖｉｎｒｅｆのレベルに係らず一定にしておいてもよい。ゲインをＶｉｎｒｅｆのレベルに応じて複数定めた場合には、Ｖｉｎｒｅｆのレベルを検出し、レベルにあったゲインに動的に切り替えればよい。動的な切替のほうが、回路は複雑になるが精度は向上する。
　本発明の実施例４に係る超音波信号送受信回路について、図７を用いて説明する。
　図７は、本実施例に係る超音波信号送受信回路の構成図である。超音波プローブ７０１と本体装置７０３で構成される。超音波プローブ７０１は、振動子５０４ａ，５０４ｂ，５０４ｃ，…、ＬＮＡ１０１ａ，１０１ｂ，１０１ｃ，…、遅延回路１０２ａ，１０２ｂ，１０２ｃ，…、加算回路５０５、バッファ回路５０６、送波回路７０４ａ，７０４ｂ，７０４ｃ，…、送受分離スイッチ（ＴＲＳ）７０８ａ，７０８ｂ，７０８ｃ，…、論理回路７０５で構成される。本体装置７０３は、ＬＮＡ５０７、ＡＤＣ５０８、補正部１０４、整相部５０９、コントローラ７０６、ゲイン計算部７０７、通信部７１０を有する。図５と同様の構成には同一の符号を付している。
　本体装置７０３のコントローラ７０６では送信するデータを生成し、通信部７１０を通じて超音波プローブ７０１へ送信する。超音波プローブでは論理回路７０５で送信データを受け、送波回路７０４から振動子５０４を通して超音波信号を送信する。対象物で反射して戻ってきた超音波信号は振動子５０４で受信され、送受分離スイッチ７０８を通過してＬＮＡ１０１、遅延回路１０２、加算回路５０５、バッファ回路５０６を通って本体装置へと送られる。本体装置７０３では超音波プローブ７０１からの受信信号をＬＮＡ５０７で増幅、ＡＤＣ５０８でデジタル化、補正部１０４で残留信号の除去を行う。残留信号を除去された超音波受信信号は整相部５０９にて整相処理を実施する。
　補正部１０４の増幅器１０６のゲインを決める方法について説明する。コントローラ７０６で送信データを生成し通信部７１０を通じて超音波プローブ７０１に送信される。超音波プローブ７０１では送信データを論理回路７０５で受け、送波回路７０４から送信する。この際送受分離スイッチ７０８はオンにするなどの制御を行い、送波回路で送信した信号が受信信号の経路に入力されるようにする。送波回路７０４から送信された信号は送受分離スイッチ７０８を通って、ＬＮＡ１０１、遅延回路１０２、加算回路５０５、バッファ回路５０６を通り本体装置へ送られる。本体装置ではＬＮＡ５０７、ＡＤＣ５０８、補正部１０４を通り整相部５０９へ出力される。ゲイン計算部７０７では、送信したデータと、受信した信号から、残留信号が除去されるようなゲインを計算する。具体的には、例えば、補正した信号が送波した信号と同様となるように、タイミングを合わせて差分を取り、残差が極小となるようなゲインを設定する。
　このように超音波送波回路７０４を用いて信号を生成してその信号を受信し、ゲイン計算を実施することで、正確に残留信号を除去することが可能となる。送信、受信や、ゲイン計算等のタイミングはコントローラ７０９で制御する。
　なお、送信データはデジタルデータであっても、アナログデータであってもいずれでもよい。また、論理回路７０５で受けた後、送波回路７０４でデジタル／アナログ変換を行いリニアアンプとして送信してもよいし、デジタル信号、例えば３値のパルス信号等として送信してもよい。なお、送信データが直接ＬＮＡ１０１以降に入力されるので、回路の飽和を防ぐためには、通常の送信時よりもレベルの小さな信号にしておき、受信信号のレベルに合わせることが好ましい。送波信号がアナログ信号であっても、パルス信号のようなデジタル信号であっても、遅延回路１０２の残留成分を除去するゲインを決めることができる。このようにしてゲインを決めた補正部１０４を用いることにより、遅延回路１０２の残留信号成分を除去することができ、精度のよい超音波受信波形を得ることができる。
　本実施例のような超音波信号送受信回路を複数チャネル有し、超音波信号の送信、受信を行い、複数チャネルでの受信信号から超音波画像を生成することで、超音波撮像装置を構成することができる。このような場合に、複数チャネルの夫々に本実施例で説明したような補正部１０４を用いることで残留信号を除去でき、良好な超音波画像を得ることができる。
　本発明の実施例５に係る超音波信号受信回路について、図８を用いて説明する。
　図８は、本実施例に係る超音波信号受信回路の構成図である。超音波プローブ８０１と本体装置８０３で構成される。超音波プローブ８０１は、複数のサブアレイ８０４ａ，８０４ｂ，８０４ｃ，…を有する。各サブアレイ８０４は、複数の振動子５０４ａ，５０４ｂ，５０４ｃ，…、ＬＮＡ１０１ａ，１０１ｂ，１０１ｃ，…、遅延回路１０２ａ，１０２ｂ，１０２ｃ，…、加算回路５０５、バッファ回路５０６で構成される。本体装置８０３は、複数のＬＮＡ５０７ａ，５０７ｂ，５０７ｃ，…、ＡＤＣ５０８ａ，５０８ｂ，５０８ｃ，…、整相加算部８０４、補正部１０４、検波部８０６を有する。図７と同様の構成は同じ符号で示している。
　超音波信号は、振動子５０４にて受信され、ＬＮＡ１０１で増幅、遅延回路１０２で遅延、加算回路５０５で加算し、バッファ回路５０６を通して本体装置８０３に出力する。超音波プローブ８０１は複数のサブアレイ８０４ａ，８０４ｂ，８０４ｃ，…を有し、各サブアレイにて超音波信号を受信し、本体装置８０３へ伝送する。本体装置８０３では、超音波プローブ８０１からの信号をＬＮＡ５０７で増幅し、ＡＤＣ５０８でデジタル変換する。デジタル変換された複数のサブアレイ８０４ａ，８０４ｂ，８０４ｃ，…の出力は、整相加算部８０５に入力され、整相加算、すなわち、フォーカスを合わせるために遅延および加算処理を行う。整相加算部８０５の出力信号は補正部１０４に入力され、遅延回路１０２で生じた残留信号分を除去する補正を行う。残留信号を除去した信号を用い、検波部８０６にて検波を行う。
　このように複数のサブアレイを有する超音波プローブにおいて、遅延回路の残留信号を除去するために、本体装置で整相加算された後に補正を実施しても、残留信号を除去することができる。各遅延回路のアナログリングメモリの数を同じにしておくことで、精度よく残留信号の除去が可能となる。
　残留信号は遅延回路のアナログリングメモリと対応するため、図１に示したように残留信号除去の補正部は遅延回路と一対一対応にすることが望ましい。特に、遅延回路の遅延時間を動的に変更する場合においては、一時的に遅延回路の動作が順番に読み出す動作からずれるため、遅延回路ひとつに対して補正部をひとつ有することが望ましい。しかしながら、ハードウェアの規模を考えると、複数の遅延回路で補正部を共用することにより、ハードウェアの規模、すなわち、消費電力や面積、コストを抑制することができる。このような場合は、残留信号が出現するタイミングは、遅延回路アナログリングメモリの数により決まるため、本実施例のように、整相加算後に残留信号の補正を行っても一定の効果が得られる。
　なお、補正部１０４による残留信号の補正処理は、ＦＰＧＡ等のハードウェア回路により実施してもよいし、ソフトウェアで実施してもよい。ＦＰＧＡ等の回路で実装する場合は、遅延素子はシフトレジスタで構成でき、増幅回路はビットシフト等で実装できる。また、ソフトウェアで実施する場合は、メモリにデータを蓄積しておき、所定のタイミングのデータを読み出す等の処理で実装できる。
　このような構成は、超音波プローブ内に多数の振動子を持つ超音波診断装置での効果が大きい。具体的には、例えば、振動子を２次元のマトリックス状に配置した超音波プローブにおいては、数１０００から１００００個の振動子を用いる。超音波プローブ内の振動子ならびに回路と、本体装置とは１～３ｍ程度のケーブルで接続される。このような場合は超音波プローブと本体装置を接続するために１００本程度に信号線を減らす必要がある。従って、超音波プローブ内に遅延、加算を行う回路が必須の機能となる。超音波プローブ内では熱の制約から低消費電力である必要がある。本実施例のように、遅延回路の残留信号を補正する機能を本体装置に持つことにより、超音波プローブ内の回路は、ＬＮＡの出力抵抗が高くてもよく、また、遅延回路にリセット回路を有さなくてもよくなり、低消費電力で小型な回路を提供することができる。
　なお、本実施例の超音波プローブや本体装置において、帯域制限やノイズ除去のためのフィルタを有してもよい。また、本実施例の補正部を帯域制限やその他のフィルタに組み込み、共用してもよい。
　実施例１乃至実施例５では、補正部１０４において、受信した信号を遅延させ増幅器１０６にて減衰させる構成を説明したが、この構成に限るものではない。より正確には、残留信号の大きさは、所望信号の振幅や周波数に依存する。すなわち、補正部では遅延させた信号を減衰させるだけでなく、遅延させた信号に所定の演算を行うことにより、より精度高く残留信号を補正することが可能となる。すなわち、補正部において線形の制御を行うだけでなく、非線形の制御を行うように制御すると、より高精度の補正が可能となる。
　本発明の実施例６に係る超音波信号送受信回路について、図９を用いて説明する。
　図９は、本実施例に係る超音波信号送受信回路の構成図である。超音波プローブ９０１と本体装置９０３で構成される。超音波プローブ９０１は、振動子５０４ａ，５０４ｂ，５０４ｃ，…、可変ゲインアンプ９０１ａ，９０１ｂ，９０１ｃ，…、遅延回路１０２ａ，１０２ｂ，１０２ｃ，…、加算回路５０５、バッファ回路５０６、送波回路７０４ａ，７０４ｂ，７０４ｃ，…、送受分離スイッチ（ＴＲＳ）７０８ａ，７０８ｂ，７０８ｃ，…、論理回路７０５で構成される。本体装置９０３は、ＬＮＡ５０７、ＡＤＣ５０８、補正部９０５、整相部５０９、コントローラ９０７、演算式計算部９０８、通信部７１０を有する。
　本体装置９０３のコントローラ９０７では送信するデータを生成し、通信部７１０を通じて超音波プローブへ送信する。超音波プローブでは論理回路７０５で送信データを受け、送波回路７０４から振動子５０４を通して超音波信号を送信する。超音波信号は振動子５０４で受信され、送受分離スイッチ７０８を通過して可変ゲインアンプ９０１、遅延回路１０２、加算回路５０５、バッファ回路５０６を通って本体装置へと送られる。本体装置９０３では超音波プローブ９０１からの受信信号をＬＮＡ５０７で増幅、ＡＤＣ５０８でデジタル化、補正部９０５で残留信号の除去を行う。残留信号を除去された超音波受信信号は整相部５０９にて整相処理を実施する。
　本実施例に係る補正部９０５は、遅延素子１０５、演算部９０６、加算器１０７を有する。補正部９０５では、ＡＤＣ５０８にてデジタル化された信号を遅延素子１０５にて遅延させる。演算部９０６では遅延させた信号から残留信号分に対応する信号を演算により求める。具体的な演算としては、２次関数や３次関数、指数関数での補正などが考えられる。加算器１０７では元の信号から残留信号成分を減算し、残留信号分を除去した補正信号を得る。
　補正部９０５の演算部９０６の演算式を決める方法について説明する。コントローラ９０７で送信データを生成し通信部７１０を通じて超音波プローブ９０１に送信される。超音波プローブ９０１では送信データを論理回路９０４で受け、送波回路７０４から送信する。この際送受分離スイッチはオンにするなどの制御を行い、送波回路で送信した信号が受信信号の経路に入力されるようにする。送波回路７０４から送信された信号は送受分離スイッチ７０８を通って、可変ゲインアンプ９０１、遅延回路１０２、加算回路５０５、バッファ回路５０６を通り本体装置へ送られる。
　本体装置ではＬＮＡ５０７、ＡＤＣ５０８、補正部９０５を通り整相部５０９へ出力される。この処理を、可変ゲインアンプ９０１のゲインを変えながら実施することにより、複数のパターンの信号に対する残留信号を得ることができる。演算式計算部９０８では、送信したデータと、受信した信号から、残留信号が除去されるような演算式を計算する。具体的には、例えば、補正した信号が送波した信号と同様となるように、タイミングを合わせて差分を取り、残差が極小となるような演算式の係数を設定する。また、複雑な演算となるような場合には、あらかじめ入力信号と出力信号の関係を計算してルックアップテーブル等に格納しておき、入力信号に対応する出力信号を該ルックアップテーブルにアクセスすることにより決める構成をとってもよい。
　このように補正部９０５において非線形に残留信号成分を演算することにより精度よく残留信号を除去することができる。また、可変ゲインアンプを用いて振幅を変えながら送信信号を受信経路に入力することにより、複数の振幅での残留信号の情報を得ることができ、演算式を正確に求めることができる。送信、受信や、演算式計算等のタイミングはコントローラ９０７で制御する。
　なお、可変ゲインアンプのゲインを変えることで複数の振幅のデータをえると説明したが、これに限るものではなく、例えば、送波回路の出力振幅を変えることにより複数の振幅データを得てもよい。
　また、本体装置９０３内のＬＮＡ５０７のゲインを時間に応じて変更するタイムゲインコントロール（ＴＧＣ）を実施する場合には、補正部内の演算部９０６の演算式を時間に応じて変えることも有効である。ＴＧＣでゲインを変えている場合、補正部９０５内遅延素子１０５で遅延させた信号は、遅延素子１０５での遅延時間の分、時間的に前のゲインで受信していることとなる。従って、ある時点のゲインと、その遅延素子１０５の遅延時間分前のゲインとで差がある場合、これを補正するために、演算部９０６の演算式のゲインを一時的にかえることにより、補正することができる。このようにすることでＴＧＣを用いた場合でも精度よく残留信号を除去することが可能となる。
　本実施例では、遅延回路の遅延時間をダイナミックに変更する際により適した残留信号の補正方法について、図１０乃至１２を用いて説明する。
　図１０は、本実施例に係る超音波信号受信回路の構成図である。ＬＮＡ１０１、遅延回路１０２、ＡＤＣ１０３、補正部１００１、コントローラ１００２で構成される。補正部１００１は遅延素子１００３，１００４，１００５、セレクタ１００６、増幅器１００７、加算器１００８を有する。
　ＬＮＡ１００１では受信した信号を増幅し、遅延回路１０２で遅延、ＡＤＣ１０３でデジタル化、補正部１００１に入力され、残留信号を除去する。
　図１１はある時間（サンプル数）に、信号を読み出す際に選択されている容量を番号で表した表である。容量の数が０～４の５つである場合の例である。アナログメモリの出力は基本的には０，１，２，…と順に容量を選択し、最後の容量（４）まで選択された次には再度０番目の容量が選択される。遅延回路により遅延時間をダイナミックに変更する際には、読み出す容量を飛ばしたり、複数回読んだりということを行う。具体的には、例えば、図１１では容量２の後に容量３でなく、容量４を読み出す（時間７と８）。このようにすることで遅延時間は１サンプル分短くなり、ダイナミックに遅延時間を変えることができる。
　残留信号はアナログリングメモリの容量に溜まった電荷により生じる。このため、アナログリングメモリ容量に対応するデータから残留信号を計算することが望ましい。図１１には読出容量から読みだした信号を、ｎ－１，ｎ，ｎ＋１サンプル分遅延させたデータの番号をそれぞれ示す。ｎ＝５の例である。通常は、アナログリングメモリの数と等しいｎサンプル分遅延させた場合に、同じ容量のデータとなる。一方でダイナミックに遅延時間を変えた場合の約ｎサンプル分は、ｎ－１サンプル分遅延させた場合のデータが読みだしている容量と同じデータとなる。従って、遅延時間をダイナミックに変える場合に、より正確に残留信号を除去する場合には、補正部内の遅延素子の遅延時間もダイナミックに変えることが望ましい。
　本実施例の補正部１００１は、ＡＤＣ１０３の出力信号を、遅延素子１００３，１００４，１００５にて遅延させることにより、ｎ－１，ｎ，ｎ＋１サンプル分の遅延信号を得る。コントローラは遅延回路１０２の遅延時間を変える制御信号を出すとともに、補正部１００１のセレクタ１００６の制御を行い、補正部内での遅延時間を制御する。具体的には、例えば、遅延回路１０２にて容量をひとつ読み飛ばす制御をした場合には、そのタイミングからｎサンプル分、ｎ－１サンプル遅延のデータを選択する。このようにすることで、残留信号を計算するデータのタイミングを合わせることができ、精度よく残留信号を除去することができる。
　なお、図１１の例では、時間＝１２のタイミングで読みだしている容量と、ｎサンプル分遅延させたデータが異なる。このような場合は、近い容量のデータを選択することにより、若干タイミングがずれたとしても、受信信号の周波数はサンプリング周波数よりも低いため、大きな誤差とはならない。より正確に計算するならば、時間＝１２において、ｎ－１サンプル分遅延のデータ（４）とｎサンプル分遅延のデータ（２）の平均値をとるなどの演算をおこなってもよい。
　図１２には、ダイナミックに遅延時間を長くする場合の例を示す。具体的には、例えば、時間７と８において、容量２の値を２回読みだすことにより、遅延時間を１サンプル分長くし、ダイナミックに遅延時間を変えることができる（時間＝８）。すなわち、一部のアナログ信号メモリ素子の読み出し時間を長くすることにより、遅延回路での遅延時間を変更している。遅延時間を長くした場合は約ｎサイクル分、補正部１００１のセレクタ１００６で、ｎ＋１サンプル分遅延させたデータを選択すればよい。このようにすることでより正確に残留信号成分を除去することが可能となる。
　このように、遅延回路の遅延時間をダイナミックに変更する場合においては、その制御タイミングに伴って、補正部の遅延時間も変更することにより、より正確に残留信号成分を除去することが可能となる。遅延回路の遅延時間をダイナミックに変更し、より正確にフォーカスを合わせることができれば、より精度の高い超音波信号を得ることができる。
　複数の遅延回路の出力を加算した後に、残留信号の補正を行う場合、一部のみの遅延回路の遅延時間をダイナミックに変更する場合が生じる。このような場合、精度良く残留信号を補正するには、遅延時間を変更した遅延回路の割合を元に、平均的なアナログリングメモリ一周期分の時間を計算し、その時間に対応するデータを計算し用いることで、精度よく残留信号を除去することができる。なお、本実施例の補正部の構成は、実施例１乃至６で説明した超音波受信回路にも適用することが可能である。
　これまで遅延回路として対グランドに接地された容量にアナログ信号を蓄積する回路構成を説明したが、これに限るものではない。対グランドでなくオペアンプの仮想接地に対して容量を充電する、シングルエンドでなく差動化する、リセット期間を設けるなどの回路構成などが考えられる。また、オープンループの回路でなくクローズドループの回路にすることにより、出力電圧の精度を向上することが可能となる。
　図１３に、本発明の実施例８に係る遅延回路のアナログメモリ部の回路構成を示す。オペアンプ１３０１、スイッチ・容量部１３０２ａ，１３０２ｂ，…、電荷加算部１３０９で構成される。スイッチ・容量部は、容量１３０３、スイッチ１３０４ｐ，１３０４ｎ，１３０５ｐ，１３０５ｎで構成される。ここで添え字のｐ，ｎは差動回路のプラス側、マイナス側であることを示し、特に必要のない場合は省略する。また電荷加算部１３０９は、容量１３０６ａ，１３０６ｂ、スイッチ１３０７ａ，１３０７ｂ，１３０８ａ，１３０８ｂから構成される。
　複数のスイッチ・容量部を並列に並べ、サンプリング、蓄積し、所定の遅延時間の後、出力を行う回路である。入力信号は差動信号Ｖｉｎｐ，Ｖｉｎｎで入力される。図１３Ｂに本発明の実施例４に係るアナログメモリのサンプル時の等価回路を示す。また、図１３Ｃにホールド時の等価回路を示す。
　サンプル時には、スイッチ１３０４がオンとなり、スイッチ１３０５がオフとなる。従って、容量１３０３は入力差動信号の間に接続され、入力差動信号に対応する電荷が容量１３０３に蓄積される。所定の遅延時間の後、蓄積されたデータを出力する際には、スイッチ１３０５がオンとなる。容量１３０３とオペアンプ１３０１とでフィードバック回路が組まれ、サンプル時に容量１３０３に蓄積された電荷に対応する信号が信号Ｖｏｕｔに出力される。
　遅延されて出力された信号Ｖｏｕｔは電荷加算部１３０９にて電荷として蓄積される。電荷加算部は基準クロックの２倍の周期のクロックで動作を行う。第一のフェーズでは、スイッチ１３０７ａがオンし、スイッチ１３０８ａがオフし、容量１３０６ａにＶｏｕｔに対応する信号を電荷として蓄積する。同時に、スイッチ１３０７ｂがオフし、スイッチ１３０８ｂがオンし、容量１３０６ｂに蓄積された電荷がＶａｄｄに出力される。第二のフェーズでは、スイッチ１３０７ａがオフし、スイッチ１３０８ａがオンし、容量１３０６ａに蓄積された電荷がＶａｄｄ端子に出力される。同時に、スイッチ１３０７ｂがオンし、スイッチ１３０８ｂがオフし、容量１３０６ｂにはＶｏｕｔに対応する信号が電荷として蓄積される。このように二つのフェーズで遅延された信号Ｖｏｕｔを電荷として蓄積、出力を繰り返す動作を行う。
　このように電荷として信号を出力することにより、加算回路では、各１素子回路の出力信号を加算する際に配線を直結すれば、電荷の平均化がなされ、信号が加算される。特別な加算回路を用いることなく、配線の接続のみで加算できるため小面積化が可能となる。
　電荷加算部のスイッチを動作させる制御信号は、遅延させた信号を出力させるスイッチ１３０５がオンからオフに変わる直前にサンプリングを行う。このようなタイミングとすることでスイッチング時に生じるノイズを除外し、正確に信号をサンプリングすることができる。
　遅延時間は、容量にサンプリングするタイミングを決めるスイッチ１３０４の制御信号と、容量から出力するタイミングを決めるスイッチ１３０５の制御信号の時間差で決まる。スイッチ１３０４の制御信号としては、実施例１で説明した制御信号Ｃｔｌｓ１，Ｃｔｌｓ２，…を用いる。また、スイッチ１３０５の制御信号として、制御信号Ｃｔｌｏ１，Ｃｔｌｏ２，…を用いる。
　本実施例のように、入力信号を差動信号として容量にサンプリングすることにより、アナログ信号を精度よくサンプリングし、遅延させることができる。特に差動回路にすることにより歪みを抑制することができる。また、オペアンプを用いたクローズドループ回路を構成してサンプリングした信号をホールドすることにより、高精度な信号を得ることができる。また、スイッチを制御する制御信号に遅延時間を設けることにより、アナログ信号を遅延させることができる。
　このようなアナログメモリ部の回路においても、容量に充電する前段のＬＮＡが理想的でなければ、残留信号が残り、超音波撮像画像のアーチファクトの原因となる。本発明の実施例１乃至７で説明した残留信号の補正を用いれば、精度の高い遅延信号を得ることができる。
　以上では、遅延回路を通過した受信信号の補正について説明したが、同様の構成を遅延回路を通過した送信信号の補正に用いることもできる。
　以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。
１０１，１０１ａ，１０１ｂ，１０１ｃ…低雑音増幅器（ＬＮＡ）
１０２，１０２ａ，１０２ｂ，１０２ｃ…遅延回路
１０３…アナログ／デジタル変換器（ＡＤＣ）
１０４，９０５，１００１…補正部
１０５…遅延素子
１０６，１００７…増幅器
１０７，１００８…加算器
２０１…アナログメモリ部
２０２…デジタル回路
２０３ａ，２０３ｂ，２０３ｃ…スイッチ
２０４ａ，２０４ｂ，２０４ｃ…容量
２０５ａ，２０５ｂ，２０５ｃ…スイッチ
Ｃｔｌｓ１，Ｃｔｌｓ２，Ｃｔｌｓ３，…書き込み制御信号
Ｃｔｌｏ１，Ｃｔｌｏ２，Ｃｔｌｏ３，…読み出し制御信号
２０６…書き込み制御信号生成回路
２０７…読み出し制御信号生成回路
５０１，７０１，８０１，９０１…超音波プローブ
５０３，７０３，８０３，９０３…本体装置
５０４ａ，５０４ｂ，５０４ｃ…振動子
５０５…加算回路
５０６…バッファ回路
５０７…低雑音増幅器（ＬＮＡ）
５０８…アナログ／デジタル変換器（ＡＤＣ）
５０９…整相部
６０１…信号発生器
６０２…ゲイン計算部
７０４ａ，７０４ｂ，７０４ｃ…送波回路
７０８ａ，７０８ｂ，７０８ｃ…送受分離スイッチ（ＴＲＳ）
７０５…論理回路
７０６，９０７，１００２…コントローラ
７０７…ゲイン計算部
７１０…通信部
８０４ａ，８０４ｂ，８０４ｃ…サブアレイ
８０５…整相加算部
８０６…検波部
９０１ａ，９０１ｂ，９０１ｃ…可変ゲインアンプ
９０８…演算式計算部
１００３，１００４，１００５…遅延素子
１００６…セレクタ
１３０１…オペアンプ
１３０２ａ，１３０２ｂ，１３０２ｃ…スイッチ・容量部
１３０３…容量
１３０４ｐ，１３０４ｎ，１３０５ｐ，１３０５ｎ…スイッチ
１３０６ａ，１３０６ｂ…容量
１３０７ａ，１３０７ｂ，１３０８ａ，１３０８ｂ…スイッチ

Claims (15)

  1. 　超音波信号が入力される入力線と、
    　前記入力線に接続され、アナログ信号を遅延させる遅延回路と、
    　前記遅延回路から出力される出力線と、
    　前記出力線に接続される補正部とを備え、
    　前記補正部において、
    　前記遅延回路から出力される第一の信号から、
    　前記第一の信号を所定の時間遅延、および、減衰させた第二の信号を、
    　減算することにより第三の信号を得ることを特徴とする超音波信号受信回路。
  2. 　請求項１に記載の超音波信号受信回路において、
    　前記遅延回路は、
    　複数のアナログ信号メモリ素子と、
    　前記入力線と前記複数のアナログ信号メモリ素子との接続／非接続を制御する複数のサンプリングスイッチと、
    　前記複数のアナログ信号メモリ素子と前記出力線との接続／非接続を制御する複数の出力スイッチと、を備え、
    　前記複数のサンプリングスイッチを制御して、前記遅延回路に入力されるアナログ入力信号を前記複数のアナログ信号メモリ素子に蓄積し、
    　前記複数の出力スイッチを制御して、前記アナログ信号メモリ素子に蓄積された信号を前記出力線に出力することにより、信号を遅延させることを特徴とする超音波信号受信回路。
  3. 　請求項２に記載の超音波信号受信回路において、
    　前記補正部において、前記第一の信号を遅延させる遅延時間が、
    　前記複数のアナログ信号メモリ素子のうち、ひとつのアナログ信号メモリ素子に前記アナログ入力信号をサンプリングする一周期分の時間であることを特徴とする超音波信号受信回路。
  4. 　請求項３に記載の超音波信号受信回路において、
    　前記アナログ信号メモリ素子が、容量であることを特徴とする超音波信号受信回路。
  5. 　請求項１に記載の超音波信号受信回路において、
    　さらに、アナログ信号をデジタル信号に変換するアナログ／デジタル変換器を備え、
    　前記アナログ／デジタル変換器で前記遅延回路の出力信号をデジタル化し、
    　前記デジタル化した信号を前記補正部に入力し、
    　前記補正部ではデジタル信号処理により補正を行うことを特徴とする超音波信号受信回路。
  6. 　請求項１に記載の超音波信号受信回路において、
    　さらに、アナログ信号を発生させる信号発生器と、
    　前記補正部で前記第一の信号を減衰させる演算式の係数を計算する演算式計算部と、を備え、
    　前記信号発生器で発生させた信号を、前記遅延回路に入力し、
    　前記演算式計算部にて、前記遅延回路から出力される前記第一の信号から、
    　前記演算式の係数を計算することを特徴とする超音波信号受信回路。
  7. 　請求項６に記載の超音波信号受信回路において、
    　前記演算式が線形な演算であることを特徴とする超音波信号受信回路。
  8. 　請求項６に記載の超音波信号受信回路において、
    　さらに、前記信号発生器から発生されるアナログ信号の振幅を変える可変ゲインアンプを備え、
    　前記演算式が非線形であり、
    　前記可変ゲインアンプの増幅率を変えた際に前記遅延回路から出力される前記第一の信号から、
    　前記演算式の係数を計算することを特徴とする超音波信号受信回路。
  9. 　請求項６に記載の超音波信号受信回路において、
    　前記信号発生器が、超音波信号を送信するための信号発生回路であることを特徴とする超音波信号受信回路。
  10. 　請求項２に記載の超音波信号受信回路において、
    　前記複数のアナログ信号メモリ素子に蓄積された信号を前記出力線に出力する際に、一部のアナログ信号メモリ素子からの信号の出力を行わないことにより、
    　前記遅延回路での遅延時間を変更し、
    　前記遅延時間を変更した際に、前記補正部において、前記第一の信号を遅延させる遅延時間を所定の期間短くすることを特徴とする超音波信号受信回路。
  11. 　請求項２に記載の超音波信号受信回路において、
    　前記複数のアナログ信号メモリ素子に蓄積された信号を前記出力線に出力する際に、一部のアナログ信号メモリ素子の読み出し時間を長くすることにより、
    　前記遅延回路での遅延時間を変更し、
    　前記遅延時間を変更した際に、前記補正部において、前記第一の信号を遅延させる遅延時間を所定の期間長くすることを特徴とする超音波信号受信回路。
  12. 　超音波信号が入力される複数の入力線と、
    　前記複数の入力線に夫々接続され、アナログ信号を遅延させる遅延回路と、
    　前記夫々の遅延回路から出力される複数の出力線と、
    　前記複数の出力線を加算する加算回路と、
    　前記加算回路に接続される補正部とを備え、
    　前記夫々の遅延回路は、
    　複数のアナログ信号メモリ素子と、
    　前記入力線と前記複数のアナログ信号メモリ素子との接続／非接続を制御する複数のサンプリングスイッチと、
    　前記複数のアナログ信号メモリ素子と前記出力線との接続／非接続を制御する複数の出力スイッチと、を備え、
    　前記複数のサンプリングスイッチを制御して、前記遅延回路に入力されるアナログ入力信号を前記複数のアナログ信号メモリ素子に蓄積し、
    　前記複数の出力スイッチを制御して、前記アナログ信号メモリ素子に蓄積された信号を前記出力線に出力することにより、信号を遅延させ、
    　前記補正部において、
    　前記加算回路から出力される第一の信号を所定の時間遅延、および、整形させた第二の信号を生成し、前記第一の信号から前記第二の信号を減算することにより第三の信号を得ることを特徴とする超音波信号受信装置。
  13. 　請求項１２に記載の超音波信号受信装置において、
    　前記補正部において、前記第一の信号を遅延させる遅延時間が、
    　前記複数のアナログ信号メモリ素子のうち、ひとつのアナログ信号メモリ素子に前記アナログ入力信号をサンプリングする一周期分の時間であることを特徴とする超音波信号受信装置。
  14. 　超音波信号を送信し受信する複数の超音波トランスデューサと、
    　前記複数の超音波トランスデューサの受信信号が入力される複数の入力線と、
    　前記複数の入力線に夫々接続され、アナログ信号を遅延させる遅延回路と、
    　前記夫々の遅延回路から出力される複数の出力線と、
    　前記複数の出力線のうち、少なくとも２本以上の複数の出力線を加算する複数の加算回路と、
    　前記複数の加算回路に接続され、整相加算を行う整相加算部と、
    　前記整相加算部に接続される補正部とを備え、
    　前記夫々の遅延回路は、
    　複数のアナログ信号メモリ素子と、
    　前記入力線と前記複数のアナログ信号メモリ素子との接続／非接続を制御する複数のサンプリングスイッチと、
    　前記複数のアナログ信号メモリ素子と前記出力線との接続／非接続を制御する複数の出力スイッチと、を備え、
    　前記複数のサンプリングスイッチを制御して、前記遅延回路に入力されるアナログ入力信号を前記複数のアナログ信号メモリ素子に蓄積し、
    　前記複数の出力スイッチを制御して、前記アナログ信号メモリ素子に蓄積された信号を前記出力線に出力することにより、信号を遅延させ、
    　前記補正部は、
    　前記整相加算回路から出力される第一の信号を遅延させる遅延回路と、
    　前記第一の信号を減衰もしくは演算する処理部を有し、
    　前記第一の信号から、前記遅延回路と処理部を経た前記第一の信号を減算することを特徴とする超音波撮像装置。
  15. 　請求項１４に記載の超音波撮像装置において、
    　前記複数の超音波トランスデューサが２次元のマトリックス状に配置されることを特徴とする超音波撮像装置。
PCT/JP2015/058593 2015-03-20 2015-03-20 超音波信号受信回路、装置、および、超音波撮像装置 WO2016151705A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/058593 WO2016151705A1 (ja) 2015-03-20 2015-03-20 超音波信号受信回路、装置、および、超音波撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/058593 WO2016151705A1 (ja) 2015-03-20 2015-03-20 超音波信号受信回路、装置、および、超音波撮像装置

Publications (1)

Publication Number Publication Date
WO2016151705A1 true WO2016151705A1 (ja) 2016-09-29

Family

ID=56977220

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/058593 WO2016151705A1 (ja) 2015-03-20 2015-03-20 超音波信号受信回路、装置、および、超音波撮像装置

Country Status (1)

Country Link
WO (1) WO2016151705A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04332888A (ja) * 1991-05-09 1992-11-19 Hitachi Medical Corp 並列サンプリングオフセット補償回路
JP2000310621A (ja) * 1999-04-28 2000-11-07 Aloka Co Ltd 信号サンプリング装置
WO2006035588A1 (ja) * 2004-09-29 2006-04-06 Matsushita Electric Industrial Co., Ltd. 超音波診断装置
WO2014155635A1 (ja) * 2013-03-28 2014-10-02 株式会社日立製作所 遅延回路、それを用いた電子回路および超音波撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04332888A (ja) * 1991-05-09 1992-11-19 Hitachi Medical Corp 並列サンプリングオフセット補償回路
JP2000310621A (ja) * 1999-04-28 2000-11-07 Aloka Co Ltd 信号サンプリング装置
WO2006035588A1 (ja) * 2004-09-29 2006-04-06 Matsushita Electric Industrial Co., Ltd. 超音波診断装置
WO2014155635A1 (ja) * 2013-03-28 2014-10-02 株式会社日立製作所 遅延回路、それを用いた電子回路および超音波撮像装置

Similar Documents

Publication Publication Date Title
JP3645938B2 (ja) ビーム整形器およびビーム整形器の信号を生成する方法
US5997479A (en) Phased array acoustic systems with intra-group processors
JP6205481B2 (ja) 超音波プローブおよびそれを用いた超音波撮像装置
JP6043867B2 (ja) 超音波撮像装置
JP3100637B2 (ja) 多重位相並列処理を持つディジタルビームフォーマ
US7885144B2 (en) Time-dependant gain control for an amplifier used in receiving echoes
EP1840564A2 (en) Digital beamforming apparatus with a sigma-delta A/D converter
JP2019523093A (ja) アレイトランスデューサ用のパルサー及び線形増幅器を有する超音波システムフロントエンド回路
JP6423543B2 (ja) 超音波探触子および超音波診断装置
US10451718B2 (en) Ultrasound signal analog beamformer / beamforming
JP5460144B2 (ja) 超音波受信ビーム成形装置
JP7059258B6 (ja) マルチラインデジタルマイクロビーム形成器を含む超音波プローブ
US11484292B2 (en) Ultrasound signal processing device that uses synthetic aperture method and delay and sum method
CN108603929B (zh) 超声成像系统和方法
US20140036620A1 (en) 4d data ultrasound imaging system and corresponding control process
WO2016151705A1 (ja) 超音波信号受信回路、装置、および、超音波撮像装置
JP6878179B2 (ja) 超音波プローブ及び超音波診断装置
JP6459744B2 (ja) 超音波検査装置及び超音波検査装置の制御方法
JP2018121807A (ja) 超音波振動子を用いた送受信方法、超音波探触子および超音波診断装置
US20210018605A1 (en) Apparatus
WO2016132478A1 (ja) 超音波探触子及びこれを接続する超音波診断装置
KR101636234B1 (ko) 단일 칩 형태의 초음파 영상기기용 수신단 회로
JP4565822B2 (ja) 超音波診断装置
JP3869046B2 (ja) 超音波装置
JPH04161878A (ja) 可変遅延回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15886262

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15886262

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP