WO2016067614A1

WO2016067614A1 - 電力変換装置、およびそれを用いたパワーコンディショナ

Info

Publication number: WO2016067614A1
Application number: PCT/JP2015/005429
Authority: WO
Inventors: 真理子木藤; 和憲木寺; 充田邊; 伊藤　和雄
Original assignee: パナソニックＩｐマネジメント株式会社
Priority date: 2014-10-29
Filing date: 2015-10-28
Publication date: 2016-05-06
Also published as: JP6337397B2; JP2016092846A

Abstract

　キャパシタに要求される耐圧を下げることができる電力変換装置、およびそれを用いたパワーコンディショナを提供する。制御部（６）は、第１～８のスイッチング素子（Ｑ１～Ｑ８）および第１，２の双方向スイッチ（１３，１４）を制御することにより、第１出力点（１０３）および第２出力点（１０４）に対する直流電源（１００）と第１キャパシタ（Ｃ１）と第２キャパシタ（Ｃ２）との接続状態を切り替える。制御部（６）は、第１キャパシタ（Ｃ１）の電圧（Ｖ１）と第２キャパシタ（Ｃ２）の電圧（Ｖ２）との差が所定の閾値を超えたときに、片側放電モードとなるように、第１～８のスイッチング素子（Ｑ１～Ｑ８）および第１，２の双方向スイッチ（１３，１４）を制御する。ここでいう片側放電モードは、第１キャパシタ（Ｃ１）と第２キャパシタ（Ｃ２）とのうち電圧が高い方のキャパシタのみが放電されるモードである。

Description

電力変換装置、およびそれを用いたパワーコンディショナ

　本発明は、電力変換装置、およびそれを用いたパワーコンディショナに関する。

　近年、住宅用の太陽光発電装置や燃料電池、蓄電装置などの普及に伴い、これらの直流電源の出力を交流に変換する電力変換装置として、多様な回路が提案され、提供されている。たとえば日本国特許出願公開番号２０１４－６４４３１（段落〔０００２〕～〔０００６〕、図１６，１７、以下、文献１と称する）および日本国特許番号第４３６９４２５（以下、文献２と称する）には、直流電圧源から複数の電圧レベルに変換した交流出力を生成する電力変換装置（文献１では「マルチレベル電力変換装置」、文献２では「コンバータ回路」）が開示されている。

　文献１の記載によれば、電力変換装置は、５レベルの電圧を出力する５レベルインバータであって、２個の直流キャパシタと、２個のフライングキャパシタと、１０個のスイッチング素子とを備えている。この電力変換装置は、２個の直流キャパシタの直列回路に直流電圧Ｅが印加された状態で、各直流キャパシタの電圧がＥ／２となり、各フライングキャパシタの電圧がＥ／４となるように各スイッチング素子を制御することで、５レベルの電圧を出力する。

　ところで、上述したような従来の電力変換装置では、キャパシタ（フライングキャパシタ）の電圧を規定電圧に維持するために、キャパシタの充電と放電とを切り替える制御が必要である。しかし、従来の電力変換装置は、一対（２個）のキャパシタ（フライングキャパシタ）を同時に充電または放電するように構成されているので、一対のキャパシタの電圧が一旦アンバランスになると、一対のキャパシタの電圧のバランスをとることが難しい。そのため、従来の電力変換装置においては、一対のキャパシタの電圧のアンバランスが生じ、一方のキャパシタの電圧が規定電圧を超過する可能性があるので、一対のキャパシタには規定電圧に比較して高耐圧のキャパシタを用いる必要がある。

　本発明は上記事由に鑑みて為されており、キャパシタに要求される耐圧を下げることができる電力変換装置、およびそれを用いたパワーコンディショナを提供することを目的とする。

　本発明の一態様の電力変換装置は、直流電源の高電位側にある第１入力点と前記直流電源の低電位側にある第２入力点との間に、電気的に並列に接続された第１変換回路と第２変換回路とを備え、前記第１変換回路は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子の順で、電気的に直列に接続された第１～４のスイッチング素子と、前記第２のスイッチング素子および前記第３のスイッチング素子の直列回路と電気的に並列に接続された第１キャパシタとを有しており、前記第２のスイッチング素子と前記第３のスイッチング素子との接続点は第１出力点であり、前記第２変換回路は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第５のスイッチング素子、第６のスイッチング素子、第７のスイッチング素子、第８のスイッチング素子の順で、電気的に直列に接続された第５～８のスイッチング素子と、前記第６のスイッチング素子および前記第７のスイッチング素子の直列回路と電気的に並列に接続された第２キャパシタとを有しており、前記第６のスイッチング素子と前記第７のスイッチング素子との接続点は第２出力点であり、前記第１のスイッチング素子および前記第２のスイッチング素子の接続点である第１接続点と前記第７のスイッチング素子および前記第８のスイッチング素子の接続点である第２接続点との間に電気的に接続された第１の双方向スイッチと、前記第３のスイッチング素子および前記第４のスイッチング素子の接続点である第３接続点と前記第５のスイッチング素子および前記第６のスイッチング素子の接続点である第４接続点との間に電気的に接続された第２の双方向スイッチと、前記第１～８のスイッチング素子および前記第１，２の双方向スイッチを制御することにより、前記第１出力点および前記第２出力点に対する前記直流電源と前記第１キャパシタと前記第２キャパシタとの接続状態を切り替えて、前記第１出力点と前記第２出力点との間に生じる出力電圧の大きさを複数段階に変化させる制御部とをさらに備え、前記制御部は、前記第１キャパシタの電圧と前記第２キャパシタの電圧との差が所定の閾値を超えたときに、前記第１キャパシタと前記第２キャパシタとのうち電圧が高い方のキャパシタのみが放電されるように、前記第１～８のスイッチング素子および前記第１，２の双方向スイッチを制御することを特徴とする。

　本発明の一態様のパワーコンディショナは、上記の電力変換装置と、前記第１出力点および前記第２出力点と系統電源との間に電気的に接続される解列器とを備えることを特徴とする。

　図面は本教示に従って一または複数の実施例を示すが、限定するものではなく例に過ぎない。図面において、同様の符号は同じか類似の要素を指す。
実施形態に係る電力変換装置の構成を示す回路図である。図２Ａは実施形態に係る電力変換装置の第１のモードの説明図、図２Ｂは実施形態に係る電力変換装置の第２のモードの説明図である。図３Ａは実施形態に係る電力変換装置の第３のモードの説明図、図３Ｂは実施形態に係る電力変換装置の第４のモードの説明図である。図４Ａは実施形態に係る電力変換装置の第５のモードの説明図、図４Ｂは実施形態に係る電力変換装置の第６のモードの説明図である。図５Ａは実施形態に係る電力変換装置の第７のモードの説明図、図５Ｂは実施形態に係る電力変換装置の第８のモードの説明図である。実施形態に係る電力変換装置の最終出力電圧の波形図である。実施形態に係るパワーコンディショナの構成を示す概略図である。図８Ａは実施形態に係る電力変換装置の第１キャパシタのみ放電する片側放電モードの説明図、図８Ｂは実施形態に係る電力変換装置の第２キャパシタのみ放電する片側放電モードの説明図である。図９Ａは実施形態に係る電力変換装置の第１キャパシタのみ放電する片側放電モードの説明図、図９Ｂは実施形態に係る電力変換装置の第２キャパシタのみ放電する片側放電モードの説明図である。実施形態に係る電力変換装置の動作を示すフローチャートである。

　以下の実施形態は、一般に電力変換装置、およびそれを用いたパワーコンディショナに関し、より詳細には直流電源からの電力を変換する電力変換装置、およびそれを用いたパワーコンディショナに関する。

　本実施形態に係る電力変換装置１は、図１に示すように、第１変換回路１１と第２変換回路１２とを備え、さらに第１の双方向スイッチ１３と第２の双方向スイッチ１４と制御部６とを備えている。

　第１変換回路１１と第２変換回路１２とは、直流電源１００の高電位側にある第１入力点１０１と直流電源１００の低電位側にある第２入力点１０２との間に、電気的に並列に接続されている。

　第１変換回路１１は、第１～４のスイッチング素子Ｑ１～Ｑ４と、第１キャパシタＣ１とを有している。ここで、第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３との接続点は第１出力点１０３である。

　第１～４のスイッチング素子Ｑ１～Ｑ４は、第１入力点１０１と第２入力点１０２との間において、電気的に直列に接続されている。第１～４のスイッチング素子Ｑ１～Ｑ４は、第１入力点１０１側から第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３、第４のスイッチング素子Ｑ４の順で、直列に接続されている。第１キャパシタＣ１は、第２のスイッチング素子Ｑ２および第３のスイッチング素子Ｑ３の直列回路と、電気的に並列に接続されている。

　第２変換回路１２は、第５～８のスイッチング素子Ｑ５～Ｑ８と、第２キャパシタＣ２とを有している。ここで、第６のスイッチング素子Ｑ６と第７のスイッチング素子Ｑ７との接続点は第２出力点１０４である。

　第５～８のスイッチング素子Ｑ５～Ｑ８は、第１入力点１０１と第２入力点１０２との間において、電気的に直列に接続されている。第５～８のスイッチング素子Ｑ５～Ｑ８は、第１入力点１０１側から第５のスイッチング素子Ｑ５、第６のスイッチング素子Ｑ６、第７のスイッチング素子Ｑ７、第８のスイッチング素子Ｑ８の順で、直列に接続されている。第２キャパシタＣ２は、第６のスイッチング素子Ｑ６および第７のスイッチング素子Ｑ７の直列回路と、電気的に並列に接続されている。

　第１の双方向スイッチ１３は、第１のスイッチング素子Ｑ１および第２のスイッチング素子Ｑ２の接続点である第１接続点２０１と第７のスイッチング素子Ｑ７および第８のスイッチング素子Ｑ８の接続点である第２接続点２０２との間に電気的に接続されている。

　第２の双方向スイッチ１４は、第３のスイッチング素子Ｑ３および第４のスイッチング素子Ｑ４の接続点である第３接続点２０３と第５のスイッチング素子Ｑ５および第６のスイッチング素子Ｑ６の接続点である第４接続点２０４との間に電気的に接続されている。

　制御部６は、第１～８のスイッチング素子Ｑ１～Ｑ８および第１，２の双方向スイッチ１３，１４を制御することにより、第１出力点１０３および第２出力点１０４に対する直流電源１００と第１キャパシタＣ１と第２キャパシタＣ２との接続状態を切り替える。これにより、制御部６は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧の大きさを複数段階に変化させる。

　さらに、制御部６は、第１キャパシタＣ１の電圧Ｖ１と第２キャパシタＣ２の電圧Ｖ２との差が所定の閾値を超えたときに、片側放電モードとなるように、第１～８のスイッチング素子Ｑ１～Ｑ８および第１，２の双方向スイッチ１３，１４を制御する。詳しくは後述するが、ここでいう片側放電モードは、第１キャパシタＣ１と第２キャパシタＣ２とのうち電圧が高い方のキャパシタのみが放電されるモードである。

　この構成によれば、電力変換装置１は、第１キャパシタＣ１の電圧Ｖ１と第２キャパシタＣ２の電圧Ｖ２との差が所定の閾値を超えたときに、第１キャパシタＣ１と第２キャパシタＣ２とのうち電圧が高い方のキャパシタのみが放電されるモードで動作する。すなわち、電力変換装置１は、一対のキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）の電圧のアンバランス（不均衡）が生じても、電圧が高い方のキャパシタのみ放電を行うことで、一対のキャパシタの電圧のバランスをとることが可能である。したがって、電力変換装置１は、一対のキャパシタの電圧のバランスをとることで、キャパシタに要求される耐圧を下げることができる、という利点がある。つまり、より低耐圧のキャパシタを採用することが可能になる。

　しかも、この電力変換装置１は、一対のキャパシタの電圧のアンバランスが生じた際に、片方のキャパシタを放電することにより、一対のキャパシタの電圧のバランスをとる。つまり、電力変換装置１は、片方のキャパシタのみを充電するのではなく放電するように構成されているので、電圧のアンバランスが生じた際、直流電源１００から第１キャパシタＣ１および第２キャパシタＣ２が電気的に切り離された状態で動作する。したがって、電力変換装置１は、一対のキャパシタの電圧のアンバランスに起因した漏洩電流の発生を防止することができる。

　以下、本実施形態に係る電力変換装置１、およびそれを用いたパワーコンディショナ２０（図７参照）について詳しく説明する。ただし、以下に説明する構成は、本発明の一例に過ぎず、本発明は、本実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。

　本実施形態では、パワーコンディショナ２０が、直流電源１００としての太陽光発電装置に電気的に接続して使用される住宅用のパワーコンディショナである場合を例示するが、パワーコンディショナ２０の用途を限定する趣旨ではない。パワーコンディショナ２０は、たとえば家庭用燃料電池、蓄電装置など、太陽光発電装置以外の直流電源１００に電気的に接続して使用されてもよく、また、たとえば店舗、工場、事務所など非住宅に用いられてもよい。さらに、電力変換装置１についても、その用途をパワーコンディショナ２０に限定する趣旨ではなく、電力変換装置１は、パワーコンディショナ２０以外に用いられてもよい。

　＜電力変換装置の構成＞
　本実施形態の電力変換装置１は、図１に示すように、直流電源１００に電気的に接続される。ここでは直流電源１００は太陽光発電装置からなるので、電力変換装置１は接続箱を介して直流電源１００に接続されることになる。

　本実施形態の電力変換装置１は、変換回路１０および制御部６に加えて、フィルタ回路５と第１検出部２１と第２検出部２２とをさらに備えている。なお、変換回路１０は、第１変換回路１１および第２変換回路１２と、第１の双方向スイッチ１３および第２の双方向スイッチ１４とで構成されている。

　第１入力点１０１および第２入力点１０２は電力変換装置１における一対の入力端子となり、一対の入力端子（第１入力点１０１および第２入力点１０２）間には直流電源１００が電気的に接続される。

　また、第１変換回路１１の第１出力点１０３および第２変換回路１２の第２出力点１０４は、それぞれフィルタ回路５を介して第３出力点１０５および第４出力点１０６に電気的に接続されている。本実施形態では、これら第３出力点１０５および第４出力点１０６が電力変換装置１における一対の出力端子となる。

　本実施形態において、電力変換装置１の出力電圧は交流電圧であり、第３出力点１０５および第４出力点１０６は、系統電源（商用電力系統）７に電気的に接続される。さらに、第３出力点１０５および第４出力点１０６には、交流電力の供給を受けて動作する負荷８が電気的に接続される。

　具体的には、電力変換装置１の一対の出力端子は、分電盤に設けられた連系ブレーカに電気的に接続されることにより、負荷８および系統電源７に接続される。すなわち、電力変換装置１は、直流電源１００から入力される直流電力を交流電力に変換し、該交流電力を一対の出力端子（第３出力点１０５および第４出力点１０６）から負荷８および系統電源７へ出力する。なお、図１において、系統電源７はＵ相、Ｗ相を持つ単相３線式であるが、この例に限らず系統電源７は単相２線式であってもよい。

　次に、電力変換装置１の各部の構成について詳しく説明する。

　電力変換装置１は、直流電源１００に接続された一対の入力端子のうち、直流電源１００の高電位（正極）側の入力端子を第１入力点１０１とし、直流電源１００の低電位（負極）側の入力端子を第２入力点１０２とする。そのため、第１入力点１０１と第２入力点１０２との間には、直流電源１００から出力される直流電圧が、入力電圧として印加されることになる。

　ここで、直流電源１００の低電位側の入力端子（第２入力点１０２）は、電力変換装置１の回路グランドであって、その電位は０〔Ｖ〕であると仮定する。そうすると、直流電源１００の出力する直流電圧Ｅ〔Ｖ〕を用いて、第１入力点１０１の電位はＥ〔Ｖ〕で表されることになる。

　第１変換回路１１は、上述したように第１入力点１０１と第２入力点１０２との間に直列に接続された第１～４のスイッチング素子Ｑ１～Ｑ４と、第１キャパシタＣ１とを有している。第１～４のスイッチング素子Ｑ１～Ｑ４の各々は、ここでは一例としてデプレッション型のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が用いられている。

　第１のスイッチング素子Ｑ１のドレインは第１入力点１０１に電気的に接続されている。第２のスイッチング素子Ｑ２のドレインは第１のスイッチング素子Ｑ１のソースに電気的に接続されている。第３のスイッチング素子Ｑ３のドレインは第２のスイッチング素子Ｑ２のソースに電気的に接続されている。第４のスイッチング素子Ｑ４のドレインは第３のスイッチング素子Ｑ３のソースに電気的に接続されている。さらに第４のスイッチング素子Ｑ４のソースは、第２入力点１０２に電気的に接続されている。

　ここで、第２のスイッチング素子Ｑ２のソースと第３のスイッチング素子Ｑ３のドレインとの接続点は第１出力点１０３となる。さらに、第１のスイッチング素子Ｑ１のソースと第２のスイッチング素子Ｑ２のドレインとの接続点は第１接続点２０１となる。第３のスイッチング素子Ｑ３のソースと第４のスイッチング素子Ｑ４のドレインとの接続点は第３接続点２０３となる。

　第１キャパシタＣ１は、一端が第２のスイッチング素子Ｑ２のドレイン（第１接続点２０１）に電気的に接続され、他端が第３のスイッチング素子Ｑ３のソース（第３接続点２０３）に電気的に接続されている。言い換えれば、第１キャパシタＣ１は、一端が第１のスイッチング素子Ｑ１を介して第１入力点１０１に電気的に接続され、他端が第４のスイッチング素子Ｑ４を介して第２入力点１０２に電気的に接続されている。

　第２変換回路１２は、上述したように第１入力点１０１と第２入力点１０２との間に直列に接続された第５～８のスイッチング素子Ｑ５～Ｑ８と、第２キャパシタＣ２とを有している。ここで、第２変換回路１２は、基本的には第１変換回路１１と同様の構成であって、第５～８のスイッチング素子Ｑ５～Ｑ８が第１～４のスイッチング素子Ｑ１～Ｑ４に相当し、第２キャパシタＣ２が第１キャパシタＣ１に相当する。ここで、第５～８のスイッチング素子Ｑ５～Ｑ８の各々は、第１～４のスイッチング素子Ｑ１～Ｑ４の各々と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。

　すなわち、第５のスイッチング素子Ｑ５のドレインは第１入力点１０１に電気的に接続されている。第６のスイッチング素子Ｑ６のドレインは第５のスイッチング素子Ｑ５のソースに電気的に接続されている。第７のスイッチング素子Ｑ７のドレインは第６のスイッチング素子Ｑ６のソースに電気的に接続されている。第８のスイッチング素子Ｑ８のドレインは第７のスイッチング素子Ｑ７のソースに電気的に接続されている。さらに第８のスイッチング素子Ｑ８のソースは、第２入力点１０２に電気的に接続されている。

　ここで、第６のスイッチング素子Ｑ６のソースと第７のスイッチング素子Ｑ７のドレインとの接続点は第２出力点１０４となる。さらに、第５のスイッチング素子Ｑ５のソースと第６のスイッチング素子Ｑ６のドレインとの接続点は第４接続点２０４となる。第７のスイッチング素子Ｑ７のソースと第８のスイッチング素子Ｑ８のドレインとの接続点は第２接続点２０２となる。

　第２キャパシタＣ２は、一端が第６のスイッチング素子Ｑ６のドレイン（第４接続点２０４）に電気的に接続され、他端が第７のスイッチング素子Ｑ７のソース（第２接続点２０２）に電気的に接続されている。言い換えれば、第２キャパシタＣ２は、一端が第５のスイッチング素子Ｑ５を介して第１入力点１０１に電気的に接続され、他端が第８のスイッチング素子Ｑ８を介して第２入力点１０２に電気的に接続されている。

　第２キャパシタＣ２の回路定数（キャパシタンス）と第１キャパシタＣ１の回路定数（キャパシタンス）とは同値である。

　また、図１において、第１～８のスイッチング素子Ｑ１～Ｑ８には第１～８のダイオードＤ１～Ｄ８がそれぞれ一対一で逆並列に接続されている。これら第１～８のダイオードＤ１～Ｄ８は、それぞれ第１～８のスイッチング素子Ｑ１～Ｑ８の寄生ダイオードである。つまり、第１のスイッチング素子Ｑ１の寄生ダイオードは第１のダイオードＤ１を構成し、同様に、第２，３…のスイッチング素子Ｑ２，Ｑ３…の寄生ダイオードはそれぞれ第２，３…のダイオードＤ２，Ｄ３…を構成する。たとえば第１のダイオードＤ１は、第１のスイッチング素子Ｑ１のドレイン側をカソード、ソース側をアノードとする向きに接続されている。

　このように構成される第１変換回路１１と第２変換回路１２とは、第１入力点１０１と第２入力点１０２との間において、電気的に並列に接続されている。つまり、第１変換回路１１と第２変換回路１２とは、直流電源１００の両端間に並列に接続されている。

　第１の双方向スイッチ１３は、第１接続点２０１と第２接続点２０２との間に電気的に接続されている。つまり、第１変換回路１１の第１接続点２０１は、第１の双方向スイッチ１３を介して第２変換回路１２の第２接続点２０２に電気的に接続されている。ここでは、第１の双方向スイッチ１３は、第１接続点２０１と第２接続点２０２との間において、電気的に直列に接続された第９のスイッチング素子Ｑ９と第１０のスイッチング素子Ｑ１０とを有している。第１の双方向スイッチ１３は、第１接続点２０１側から第９のスイッチング素子Ｑ９、第１０のスイッチング素子Ｑ１０の順に接続されている。

　具体的に説明すると、第９，１０のスイッチング素子Ｑ９，Ｑ１０の各々は、第１～８のスイッチング素子Ｑ１～Ｑ８の各々と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。第９のスイッチング素子Ｑ９のソースは第１接続点２０１に接続され、第９のスイッチング素子Ｑ９のドレインは第１０のスイッチング素子Ｑ１０のドレインに接続されている。第１０のスイッチング素子Ｑ１０のソースは第２接続点２０２に接続されている。要するに、第９のスイッチング素子Ｑ９と第１０のスイッチング素子Ｑ１０とは、ドレイン同士が互いに接続されるように、第１接続点２０１と第２接続点２０２との間において逆直列に接続されている。

　第２の双方向スイッチ１４は、第３接続点２０３と第４接続点２０４との間に電気的に接続されている。つまり、第１変換回路１１の第３接続点２０３は、第２の双方向スイッチ１４を介して第２変換回路１２の第４接続点２０４に電気的に接続されている。ここでは、第２の双方向スイッチ１４は、第３接続点２０３と第４接続点２０４との間において、電気的に直列に接続された第１２のスイッチング素子Ｑ１２と第１１のスイッチング素子Ｑ１１とを有している。第２の双方向スイッチ１４は、第３接続点２０３側から第１２のスイッチング素子Ｑ１２、第１１のスイッチング素子Ｑ１１の順に接続されている。

　具体的に説明すると、第１１，１２のスイッチング素子Ｑ１１，Ｑ１２の各々は、第１～８のスイッチング素子Ｑ１～Ｑ８の各々と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。第１１のスイッチング素子Ｑ１１のソースは第４接続点２０４に接続され、第１１のスイッチング素子Ｑ１１のドレインは第１２のスイッチング素子Ｑ１２のドレインに接続されている。第１２のスイッチング素子Ｑ１２のソースは第３接続点２０３に接続されている。要するに、第１１のスイッチング素子Ｑ１１と第１２のスイッチング素子Ｑ１２とは、ドレイン同士が互いに接続されるように、第３接続点２０３と第４接続点２０４との間において逆直列に接続されている。

　また、第９～１２のスイッチング素子Ｑ９～Ｑ１２には第９～１２のダイオードＤ９～Ｄ１２がそれぞれ一対一で逆並列に接続されている。これら第９～１２のダイオードＤ９～Ｄ１２は、それぞれ第９～１２のスイッチング素子Ｑ９～Ｑ１２の寄生ダイオードである。つまり、第９のスイッチング素子Ｑ９の寄生ダイオードは第９のダイオードＤ９を構成し、同様に、第１０，１１，１２のスイッチング素子Ｑ１０，Ｑ１１，Ｑ１２の寄生ダイオードはそれぞれ第１０，１１，１２のダイオードＤ１０，Ｄ１１，Ｄ１２を構成する。たとえば第９のダイオードＤ９は、第９のスイッチング素子Ｑ９のドレイン側をカソード、ソース側をアノードとする向きに接続されている。

　本実施形態においては、第１の双方向スイッチ１３は、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。第１の双方向スイッチ１３の全オフ状態は、第１接続点２０１と第２接続点２０２との間で双方向の電流を遮断する状態である。第１の双方向スイッチ１３の全オン状態は、第１接続点２０１と第２接続点２０２との間で双方向の電流を通過させる状態である。第２の双方向スイッチ１４も同様に、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。第２の双方向スイッチ１４の全オフ状態は、第３接続点２０３と第４接続点２０４との間で双方向の電流を遮断する状態である。第２の双方向スイッチ１４の全オン状態は、第３接続点２０３と第４接続点２０４との間で双方向の電流を通過させる状態である。

　さらに、本実施形態では、第１の双方向スイッチ１３の動作状態は、第２接続点２０２から第１接続点２０１へ流れる電流を遮断し、且つ第１接続点２０１から第２接続点２０２へ流れる電流を通過させる半オン状態をさらに含んでいる。また、第２の双方向スイッチ１４の動作状態は、第３接続点２０３から第４接続点２０４へ流れる電流を遮断し、且つ第４接続点２０４から第３接続点２０３へ流れる電流を通過させる半オン状態をさらに含んでいる。

　そのため、本実施形態の電力変換装置１は、第１の双方向スイッチ１３を全オン状態とすることにより、第１接続点２０１と第２接続点２０２との間を双方向の電流が通過可能な状態を作り出すことができる。また、本実施形態の電力変換装置１は、第２の双方向スイッチ１４を全オン状態とすることにより、第３接続点２０３と第４接続点２０４との間を双方向の電流が通過可能な状態を作り出すことができる。

　すなわち、第１の双方向スイッチ１３は、第９，１０のスイッチング素子Ｑ９，Ｑ１０がいずれもオフの状態で全オフ状態となり、第９，１０のスイッチング素子Ｑ９，Ｑ１０がいずれもオンの状態で全オン状態となる。さらに、第１の双方向スイッチ１３は、第１０のスイッチング素子Ｑ１０がオンで且つ第９のスイッチング素子Ｑ９がオフの状態には、第９のダイオードＤ９によって電流の向きが一方向に制限される半オン状態となる。

　また、第２の双方向スイッチ１４は、第１１，１２のスイッチング素子Ｑ１１，Ｑ１２がいずれもオフの状態で全オフ状態となり、第１１，１２のスイッチング素子Ｑ１１，Ｑ１２がいずれもオンの状態で全オン状態となる。さらに、第２の双方向スイッチ１４は、第１２のスイッチング素子Ｑ１２がオンで且つ第１１のスイッチング素子Ｑ１１がオフの状態には、第１１のダイオードＤ１１によって電流の向きが一方向に制限される半オン状態となる。

　このように、本実施形態における双方向スイッチ（第１の双方向スイッチ１３および第２の双方向スイッチ１４のそれぞれ）は、全オフ状態、全オン状態、および半オン状態からなる３つの動作状態を切替可能である。

　上記構成を言い換えれば、第１の双方向スイッチ１３は、第１キャパシタＣ１の正極側の端子と第２キャパシタＣ２の負極側の端子との間に電気的に接続されている。第２の双方向スイッチ１４は、第１キャパシタＣ１の負極側の端子と第２キャパシタＣ２の正極側の端子との間に電気的に接続されている。つまり、第１変換回路１１の第１キャパシタＣ１と第２変換回路１２の第２キャパシタＣ２とは、第１の双方向スイッチ１３および第２の双方向スイッチ１４を介して、たすき掛け状に接続されている。

　さらに、第１～８のスイッチング素子Ｑ１～Ｑ８、並びに第９～１２のスイッチング素子Ｑ９～Ｑ１２のゲートは、それぞれ制御部６に電気的に接続されている。制御部６は、第１～４のスイッチング素子Ｑ１～Ｑ４のオン／オフを個別に切り替え可能であって、これにより第１変換回路１１を制御する。また、制御部６は、第５～８のスイッチング素子Ｑ５～Ｑ８のオン／オフを個別に切り替え可能であって、これにより第２変換回路１２を制御する。また、制御部６は、第９，１０のスイッチング素子Ｑ９，Ｑ１０のオン／オフを個別に切り替え可能であって、これにより第１の双方向スイッチ１３を制御する。また、制御部６は、第１１，１２のスイッチング素子Ｑ１１，Ｑ１２のオン／オフを個別に切り替え可能であって、これにより第２の双方向スイッチ１４を制御する。

　なお、制御部６は、第１変換回路１１、第２変換回路１２、第１の双方向スイッチ１３、第２の双方向スイッチ１４のそれぞれについて個別に設けられていてもよい。

　本実施形態では、制御部６は、第１～１２のスイッチング素子Ｑ１～Ｑ１２に駆動信号を与えるドライブ回路６１と、ドライブ回路６１に信号を与えるマイコン（マイクロコンピュータ）６２とを有している。

　ドライブ回路６１は、第１～１２のスイッチング素子Ｑ１～Ｑ１２の各々の制御端子（ゲート）に対して駆動信号を与えることにより、各素子を個別に駆動（制御）するように構成されている。マイコン６２は、ドライブ回路６１にＰＷＭ（Pulse Width Modulation）信号を与えることにより、ドライブ回路６１を制御するように構成されている。すなわち、制御部６は、マイコン６２からの指示に応じてドライブ回路６１が生成する駆動信号によって、第１～１２のスイッチング素子Ｑ１～Ｑ１２を個別に制御する。

　ここにおいて、ドライブ回路６１は、２つ以上のスイッチング素子が同時にオンして、短絡電流が流れることを防止する短絡防止回路としての機能を兼ね備えていることが好ましい。すなわち、特定の組み合わせのスイッチング素子が同時にオンすると、たとえば第１入力点１０１と第２入力点１０２との間が短絡し、直流電源１００からの電流が短絡電流となってスイッチング素子に流れる可能性がある。そこで、ドライブ回路６１は、このような特定の組み合わせのスイッチング素子が同時にオンしないように構成されることが好ましい。たとえば、ドライブ回路６１は、特定の組み合わせのスイッチング素子のゲートに入力される駆動信号が同時にＨ（High）レベルになると、駆動信号を強制的にＬ（Low）レベルに落とすことにより、特定の組み合わせのスイッチング素子を同時にオンさせないように構成される。

　フィルタ回路５は、図１に示すように、一対のインダクタＬ１，Ｌ２と、第３キャパシタＣ３とを有している。一方のインダクタＬ１は、第１出力点１０３と第３出力点１０５との間に電気的に接続されている。他方のインダクタＬ２は、第２出力点１０４と第４出力点１０６との間に電気的に接続されている。ただし、インダクタＬ１，Ｌ２は、第１出力点１０３および第２出力点１０４の少なくとも一方と出力端子（第３出力点１０５、第４出力点１０６）との間に電気的に接続されていればよく、インダクタＬ１，Ｌ２のいずれかは省略されていてもよい。つまり、インダクタＬ１が第１出力点１０３と第３出力点１０５との間に電気的に接続されているのみか、インダクタＬ２が第２出力点１０４と第４出力点１０６との間に電気的に接続されているのみでもよい。

　第３キャパシタＣ３は、第３出力点１０５と第４出力点１０６との間に電気的に接続されている。言い換えれば、フィルタ回路５は、第１出力点１０３と第２出力点１０４との間に電気的に接続された、インダクタＬ１、第３キャパシタＣ３、インダクタＬ２の直列回路である。

　第１検出部２１は、第１キャパシタＣ１の電圧を検出するように構成されている。ここでは、第１検出部２１は、第１キャパシタＣ１の両端に発生する電圧Ｖ１の大きさを、第１接続点２０１側を正極として検出する。第１検出部２１は、たとえば第１接続点２０１と第３接続点２０３との間に直列に接続された一対の分圧抵抗で構成される。ただし、第１検出部２１の構成はこれに限らず、第１キャパシタＣ１の両端に発生する電圧（両端電圧）Ｖ１の値（大きさ）を検出可能な構成であればよい。第１検出部２１は、検出結果である電圧Ｖ１の値を、制御部６のマイコン６２へ出力する。

　第２検出部２２は、第２キャパシタＣ２の電圧を検出するように構成されている。ここでは、第２検出部２２は、第２キャパシタＣ２の両端に発生する電圧Ｖ２の大きさを、第４接続点２０４側を正極として検出する。第２検出部２２は、たとえば第４接続点２０４と第２接続点２０２との間に直列に接続された一対の分圧抵抗で構成される。ただし、第２検出部２２の構成はこれに限らず、第２キャパシタＣ２の両端に発生する電圧（両端電圧）Ｖ２の値（大きさ）を検出可能な構成であればよい。第２検出部２２は、検出結果である電圧Ｖ２の値を、制御部６のマイコン６２へ出力する。

　第１検出部２１および第２検出部２２の検出結果を用いた制御部６の動作については後述する。

　＜電力変換装置の基本動作＞
　上述した構成の電力変換装置１の基本動作について、図２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，４Ｂ，５Ａ，５Ｂを参照して簡単に説明する。なお、図中、太線矢印は電流経路を表し、点線の丸印が付されたスイッチング素子はオン状態の素子を表している。

　ここでいう電力変換装置１の基本動作とは、直流電源１００より電力の供給が開始してから第１キャパシタＣ１および第２キャパシタＣ２が基準電圧に充電されるまでの期間（以下、「始動期間」という）の経過後の電力変換装置１の動作である。つまり、第１キャパシタＣ１および第２キャパシタＣ２が基準電圧に充電された状態からの電力変換装置１の動作を、電力変換装置１の基本動作とする。

　第１キャパシタＣ１についての基準電圧は、直流電源１００から第１入力点１０１と第２入力点１０２との間に印加される印加電圧の１／４の大きさの電圧である。第２キャパシタＣ２についての基準電圧も、同様に直流電源１００から第１入力点１０１と第２入力点１０２との間に印加される印加電圧の１／４の大きさの電圧である。

　以下では、直流電源１００の出力電圧がＥ〔Ｖ〕であって、第１入力点１０１の電位はＥ〔Ｖ〕、第２入力点１０２の電位は０〔Ｖ〕であると仮定する。ここで、基準電圧に充電された第１キャパシタＣ１と第２キャパシタＣ２との各々の両端電圧はＥ／４〔Ｖ〕となる。以下では、第１出力点１０３と第２出力点１０４との電位差、つまり第１出力点１０３－第２出力点１０４間に生じる電圧を、電力変換装置１の出力電圧として説明する。

　なお、第３出力点１０５および第４出力点１０６は系統電源７に電気的に接続されているため、第３出力点１０５と第４出力点１０６との電位差、つまり第３出力点１０５－第４出力点１０６間に生じる電圧は、系統電源７の出力電圧に等しくなる。第１出力点１０３と第３出力点１０５との電位差、並びに第２出力点１０４と第４出力点１０６との間の電位差は、フィルタ回路５にて吸収されることになる。

　電力変換装置１は、第１変換回路１１、第２変換回路１２、第１の双方向スイッチ１３、第２の双方向スイッチ１４を第１～８の計８つのモードに切り替える。これにより、電力変換装置１は、第１入力点１０１と第２入力点１０２との間に印加される直流電圧（Ｅ〔Ｖ〕）を交流電圧に変換して、第１出力点１０３と第２出力点１０４との間に出力電圧を発生する。なお、以下の説明では、第１～１２のスイッチング素子Ｑ１～Ｑ１２に関し、それぞれオン／オフの状態について言及していない場合には「オフ」の状態にあることとする。また、第１～１２のスイッチング素子Ｑ１～Ｑ１２での電圧降下、および第１～１２のダイオードＤ１～Ｄ１２での電圧降下は無視できる程度と仮定する。

　ここにおいて、制御部６は、以下の２つの条件に従って、第１～１２のスイッチング素子Ｑ１～Ｑ１２を制御する。ただし、これらの条件は、第１～８のモードに適用される条件であって、後述する片側放電モードには適用されない。

　１つ目の条件としては、第１変換回路１１の第１～４のスイッチング素子Ｑ１～Ｑ４と、第２変換回路１２の第５～８のスイッチング素子Ｑ５～Ｑ８とで一対一のペアを設定し、ペアごとにオン／オフが切り替わるようにする。ここでは、第１，８のスイッチング素子Ｑ１，Ｑ８がペアとなり、第２，７のスイッチング素子Ｑ２，Ｑ７がペアとなり、第３，６のスイッチング素子Ｑ３，Ｑ６がペアとなり、第４，５のスイッチング素子Ｑ４，Ｑ５がペアとなる。

　２つ目の条件としては、第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３とが、同時にオンまたはオフにならないようにする。さらに、第１～４のモードにおいては第１のスイッチング素子Ｑ１と第１１のスイッチング素子Ｑ１１とが、また、第５～８のモードにおいては第４のスイッチング素子Ｑ４と第９のスイッチング素子Ｑ９とが、それぞれ同時にオンまたはオフにならないようにする。

　まず、図２Ａに示す第１のモードでは、第１変換回路１１の第１，２のスイッチング素子Ｑ１，Ｑ２と、第２変換回路１２の第７，８のスイッチング素子Ｑ７，Ｑ８と、第２の双方向スイッチ１４の第１２のスイッチング素子Ｑ１２とがそれぞれオンの状態にある。つまり、第２の双方向スイッチ１４は半オン状態にある。この状態では、図２Ａに示すように、第１入力点１０１は、第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２を介して第１出力点１０３に電気的に接続される。また、第２入力点１０２は、第８のスイッチング素子Ｑ８、第７のスイッチング素子Ｑ７を介して第２出力点１０４に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第１，２，７，８のスイッチング素子Ｑ１，Ｑ２，Ｑ７，Ｑ８の計４つであって、第１２のスイッチング素子Ｑ１２には電流は流れない。

　したがって、第１出力点１０３は第１入力点１０１と同電位（Ｅ〔Ｖ〕）になり、第２出力点１０４は第２入力点１０２と同電位（０〔Ｖ〕）になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、Ｅ（＝Ｅ－０）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。

　次に、図２Ｂに示す第２のモードでは、第１変換回路１１の第１，３のスイッチング素子Ｑ１，Ｑ３と、第２変換回路１２の第６，８のスイッチング素子Ｑ６，Ｑ８と、第２の双方向スイッチ１４の第１２のスイッチング素子Ｑ１２とがそれぞれオンの状態にある。つまり、第２の双方向スイッチ１４は半オン状態にある。この状態では、図２Ｂに示すように、第１入力点１０１は、第１のスイッチング素子Ｑ１、第１キャパシタＣ１、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。また、第２入力点１０２は、第８のスイッチング素子Ｑ８、第２キャパシタＣ２、第６のスイッチング素子Ｑ６を介して第２出力点１０４に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第１，３，６，８のスイッチング素子Ｑ１，Ｑ３，Ｑ６，Ｑ８の計４つであって、第１２のスイッチング素子Ｑ１２には電流は流れない。

　したがって、第１出力点１０３の電位は、第１入力点１０１の電位（Ｅ〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまり３Ｅ／４（＝Ｅ－Ｅ／４）〔Ｖ〕となる。また、第２出力点１０４の電位は、第２入力点１０２の電位（０〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまりＥ／４（＝０＋Ｅ／４）〔Ｖ〕となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、Ｅ／２（＝３Ｅ／４－Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。

　次に、図３Ａに示す第３のモードでは、第１変換回路１１の第２のスイッチング素子Ｑ２と、第２変換回路１２の第７のスイッチング素子Ｑ７と、第２の双方向スイッチ１４の第１１，１２のスイッチング素子Ｑ１１，Ｑ１２とがそれぞれオンの状態にある。つまり、第２の双方向スイッチ１４は全オン状態にある。この状態では、第２出力点１０４は、第７のスイッチング素子Ｑ７、第２キャパシタＣ２、第１１のスイッチング素子Ｑ１１、第１２のスイッチング素子Ｑ１２、第１キャパシタＣ１、第２のスイッチング素子Ｑ２を介して第１出力点１０３に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第２，７，１１，１２のスイッチング素子Ｑ２，Ｑ７，Ｑ１１，Ｑ１２の計４つである。

　したがって、第１出力点１０３の電位は、第２出力点１０４の電位より、第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）と第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）との和の分だけ高い電位となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、Ｅ／２（＝Ｅ／４＋Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。また、この状態においては、第２の双方向スイッチ１４が全オン状態にあるため、変換回路１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

　次に、図３Ｂに示す第４のモードでは、第１変換回路１１の第３のスイッチング素子Ｑ３と、第２変換回路１２の第６のスイッチング素子Ｑ６と、第２の双方向スイッチ１４の第１１，１２のスイッチング素子Ｑ１１，Ｑ１２とがそれぞれオンの状態にある。つまり、第２の双方向スイッチ１４は全オン状態にある。この状態では、第２出力点１０４は、第６のスイッチング素子Ｑ６、第１１のスイッチング素子Ｑ１１、第１２のスイッチング素子Ｑ１２、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第３，６，１１，１２のスイッチング素子Ｑ３，Ｑ６，Ｑ１１，Ｑ１２の計４つである。

　したがって、第１出力点１０３の電位は第２出力点１０４と同電位になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、０〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。また、この状態においては、第２の双方向スイッチ１４が全オン状態にあるため、変換回路１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

　一方、第５～８のモードにおいては、電力変換装置１は、上記第１～４のモードを基準にして、第１変換回路１１と第２変換回路１２とで動作を入れ替え、且つ第１の双方向スイッチ１３と第２の双方向スイッチ１４とで動作を入れ替えたような動作を行う。つまり、第５～８のモードと第１～４のモードとでは、変換回路１０の動作は、第１変換回路１１および第１の双方向スイッチ１３と、第２変換回路１２および第２の双方向スイッチ１４とが入れ替わった対称な動作となる。

　すなわち、図４Ａに示す第５のモードでは、変換回路１０の動作は、上記第４のモードと対称な動作となる。そのため、第５のモードでは、第１変換回路１１の第２のスイッチング素子Ｑ２と、第２変換回路１２の第７のスイッチング素子Ｑ７と、第１の双方向スイッチ１３の第９，１０のスイッチング素子Ｑ９，Ｑ１０とがそれぞれオンの状態にある。つまり、第１の双方向スイッチ１３は全オン状態にある。この状態では、図４Ａに示すように、第１出力点１０３は、第２のスイッチング素子Ｑ２、第９のスイッチング素子Ｑ９、第１０のスイッチング素子Ｑ１０、第７のスイッチング素子Ｑ７を介して第２出力点１０４に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第２，７，９，１０のスイッチング素子Ｑ２，Ｑ７，Ｑ９，Ｑ１０の計４つである。

　したがって、第１出力点１０３の電位は第２出力点１０４と同電位になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、０〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。また、この状態においては、第１の双方向スイッチ１３が全オン状態にあるため、変換回路１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

　次に、図４Ｂに示す第６のモードでは、変換回路１０の動作は、上記第３のモードと対称な動作となる。そのため、第６のモードでは、第１変換回路１１の第３のスイッチング素子Ｑ３と、第２変換回路１２の第６のスイッチング素子Ｑ６と、第１の双方向スイッチ１３の第９，１０のスイッチング素子Ｑ９，Ｑ１０とがそれぞれオンの状態にある。つまり、第１の双方向スイッチ１３は全オン状態にある。この状態では、第１出力点１０３は、第３のスイッチング素子Ｑ３、第１キャパシタＣ１、第９のスイッチング素子Ｑ９、第１０のスイッチング素子Ｑ１０、第２キャパシタＣ２、第６のスイッチング素子Ｑ６を介して第２出力点１０４に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第３，６，９，１０のスイッチング素子Ｑ３，Ｑ６，Ｑ９，Ｑ１０の計４つである。

　したがって、第１出力点１０３の電位は、第２出力点１０４の電位より、第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）と第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）との和の分だけ低い電位となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、－Ｅ／２（＝－Ｅ／４－Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。また、この状態においては、第１の双方向スイッチ１３が全オン状態にあるため、変換回路１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

　次に、図５Ａに示す第７のモードでは、変換回路１０の動作は、上記第２のモードと対称な動作となる。そのため、第７のモードでは、第１変換回路１１の第２，４のスイッチング素子Ｑ２，Ｑ４と、第２変換回路１２の第５，７のスイッチング素子Ｑ５，Ｑ７と、第１の双方向スイッチ１３の第１０のスイッチング素子Ｑ１０とがそれぞれオンの状態にある。つまり、第１の双方向スイッチ１３は半オン状態にある。この状態では、図５Ａに示すように、第１入力点１０１は、第５のスイッチング素子Ｑ５、第２キャパシタＣ２、第７のスイッチング素子Ｑ７を介して第２出力点１０４に電気的に接続される。また、第２入力点１０２は、第４のスイッチング素子Ｑ４、第１キャパシタＣ１、第２のスイッチング素子Ｑ２を介して第１出力点１０３に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第２，４，５，７のスイッチング素子Ｑ２，Ｑ４，Ｑ５，Ｑ７の計４つであって、第１０のスイッチング素子Ｑ１０には電流は流れない。

　したがって、第１出力点１０３の電位は、第２入力点１０２の電位（０〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまりＥ／４（＝０＋Ｅ／４）〔Ｖ〕となる。また、第２出力点１０４の電位は、第１入力点１０１の電位（Ｅ〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまり３Ｅ／４（＝Ｅ－Ｅ／４）〔Ｖ〕となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、－Ｅ／２（＝Ｅ／４－３Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。

　次に、図５Ｂに示す第８のモードでは、変換回路１０の動作は、上記第１のモードと対称な動作となる。そのため、第８のモードでは、第１変換回路１１の第３，４のスイッチング素子Ｑ３，Ｑ４と、第２変換回路１２の第５，６のスイッチング素子Ｑ５，Ｑ６と、第１の双方向スイッチ１３の第１０のスイッチング素子Ｑ１０とがそれぞれオンの状態にある。つまり、第１の双方向スイッチ１３は半オン状態にある。この状態では、図５Ｂに示すように、第１入力点１０１は、第５のスイッチング素子Ｑ５、第６のスイッチング素子Ｑ６を介して第２出力点１０４に電気的に接続される。また、第２入力点１０２は、第４のスイッチング素子Ｑ４、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。このとき、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第３，４，５，６のスイッチング素子Ｑ３，Ｑ４，Ｑ５，Ｑ６の計４つであって、第１０のスイッチング素子Ｑ１０には電流は流れない。

　したがって、第１出力点１０３は第２入力点１０２と同電位（０〔Ｖ〕）になり、第２出力点１０４は第１入力点１０１と同電位（Ｅ〔Ｖ〕）になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、－Ｅ（＝０－Ｅ）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。

　要するに、電力変換装置１は、上記第１～８のモードを切り替えることにより、第１出力点１０３と第２出力点１０４との間に生じる出力電圧の大きさを、複数段階に変化させる。

　さらに詳しく説明すると、第１変換回路１１は、第１キャパシタＣ１をフライングキャパシタとして用い、第１～４，９～１２のスイッチング素子Ｑ１～Ｑ４，Ｑ９～Ｑ１２のオン／オフを切り替えることにより、第１出力点１０３の電位を切り替える。なお、第１キャパシタＣ１は、原則、第２，７のモードで充電され、第３，６のモードで放電されるが、比較的高い周波数で第１～８のモードを切り替えれば、基本動作時における第１キャパシタＣ１の両端電圧は略一定（Ｅ／４〔Ｖ〕）とみなすことができる。

　また、第２変換回路１２は、第２キャパシタＣ２をフライングキャパシタとして用い、第５～１２のスイッチング素子Ｑ５～Ｑ１２のオン／オフを切り替えることにより、第２出力点１０４の電位を切り替える。なお、第２キャパシタＣ２は、原則、第２，７のモードで充電され、第３，６のモードで放電されるが、比較的高い周波数で第１～８のモードを切り替えれば、基本動作時における第２キャパシタＣ２の両端電圧は略一定（Ｅ／４〔Ｖ〕）とみなすことができる。

　要するに、制御部６は、出力電圧の大きさが同じであって且つキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を流れる電流の向きが逆になる一対のモードを切り替えることにより、キャパシタの充電と放電とを切り替えている。

　具体的には、制御部６は、出力電圧をＥ／２〔Ｖ〕とする場合には、第２のモードと第３のモードとを一対のモードとして切り替えることにより、キャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）の充電と放電とを切り替える。また、制御部６は、出力電圧を－Ｅ／２〔Ｖ〕とする場合には、第７のモードと第６のモードとを一対のモードとして切り替えることにより、キャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）の充電と放電とを切り替える。

　ここで、第１キャパシタＣ１および第２キャパシタＣ２が充電されるのは、原則、第２，７のモードであるから、以下では第２のモードおよび第７のモードを「充電モード」とも呼ぶ。第１キャパシタＣ１および第２キャパシタＣ２が放電されるのは、原則、第３，６のモードであるから、以下では第３のモードおよび第６のモードを「放電モード」とも呼ぶ。また、以下では、制御部６は、充電モードを選択するときに「充電指令」を出力することとし、放電モードを選択するときには「放電指令」を出力することとする。

　すなわち、制御部６は、出力電圧をＥ／２〔Ｖ〕とする場合において、キャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を充電するときには、充電指令を出力し、充電モードである第２のモードを選択する。制御部６は、出力電圧をＥ／２〔Ｖ〕とする場合において、キャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を放電するときには、放電指令を出力し、放電モードである第３のモードを選択する。

　同様に、制御部６は、出力電圧を－Ｅ／２〔Ｖ〕とする場合において、キャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を充電するときには、充電指令を出力し、充電モードである第７のモードを選択する。制御部６は、出力電圧を－Ｅ／２〔Ｖ〕とする場合において、キャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を放電するときには、放電指令を出力し、放電モードである第６のモードを選択する。

　このように、制御部６は、出力電圧の大きさが同じであって且つキャパシタを流れる電流の向きが逆になる充電モードと放電モードとを、一対のモードとして切り替えることにより、キャパシタの充電と放電とを切り替える。ただし、充電モードでキャパシタが充電され、放電モードでキャパシタが放電されるのは、変換回路１０に後述する順方向電流が流れている状態に限られる。変換回路１０に後述する逆方向電流が流れている状態では、充電モードでキャパシタが放電され、放電モードでキャパシタが充電される。この点については後述する。以下、とくに断りがない限り、変換回路１０を流れる電流は順方向電流であると仮定して説明する。

　以上説明したように、上記第１～８のモードにおいては、電力変換装置１は、第１出力点１０３を高電位側、第２出力点１０４を低電位側とする電圧を出力電圧として出力することになる。そして、電力変換装置１は、第１～４のモードにおいて、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を、Ｅ〔Ｖ〕（第１のモード）、Ｅ／２〔Ｖ〕（第２，３のモード）、０〔Ｖ〕（第４のモード）の３段階で切り替えることになる。第５～８のモードにおいては、電力変換装置１は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を、０〔Ｖ〕（第５のモード）、－Ｅ／２〔Ｖ〕（第６，７のモード）、－Ｅ〔Ｖ〕（第８のモード）の３段階で切り替えることになる。

　したがって、電力変換装置１は、上記第１～８の計８つのモードを切り替えることにより、出力電圧をＥ〔Ｖ〕、Ｅ／２〔Ｖ〕、０〔Ｖ〕、－Ｅ／２〔Ｖ〕、－Ｅ〔Ｖ〕の５段階で切り替えることができる。電力変換装置１は、これら５段階の出力電圧を適宜切り替えることにより、第３出力点１０５と第４出力点１０６との間に交流電圧（以下、「最終出力電圧」という）を発生する。

　ここで、最終出力電圧は、系統電源７の出力電圧に等しく、図６に示すように正弦波状の波形となる。図６では、横軸が時間軸、縦軸が電圧値を表している。ここで、最終出力電圧が０〔Ｖ〕～Ｅ〔Ｖ〕の範囲で変動する期間（つまり正弦波における正極性側の半波に相当する期間）Ｔ１～Ｔ３においては、電力変換装置１は、第１～４のモードを切り替えることで動作する。最終出力電圧が０〔Ｖ〕～－Ｅ〔Ｖ〕の範囲で変動する期間（つまり正弦波における負極性側の半波に相当する期間）Ｔ４～Ｔ６においては、電力変換装置１は、第５～８のモードを切り替えることで動作する。

　以上説明した第１～８のモードをまとめると、表１のようになる。

　ここにおいて、制御部６は、ＰＷＭ信号により、第１～１２のスイッチング素子Ｑ１～Ｑ１２のオン／オフを切り替え、上記第１～８のモードを実現する。

　さらに詳しく説明すると、図６において最終出力電圧が０〔Ｖ〕～Ｅ／２〔Ｖ〕の範囲で変動する期間Ｔ１，Ｔ３には、制御部６は、表１に示すように第２～４のモードを切り替える動作を繰り返す。ここで、制御部６は、第２のモードと第３のモードとで時間長さを調整することで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。

　さらに、図６において最終出力電圧がＥ／２〔Ｖ〕～Ｅ〔Ｖ〕の範囲で変動する期間Ｔ２には、制御部６は、表１に示すように第１～３のモードを切り替える動作を繰り返す。ここで、制御部６は、第２のモードと第３のモードとで時間長さを調整することで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。

　また、図６において最終出力電圧が０〔Ｖ〕～－Ｅ／２〔Ｖ〕の範囲で変動する期間Ｔ４，Ｔ６には、制御部６は、表１に示すように第５～７のモードを切り替える動作を繰り返す。ここで、制御部６は、第６のモードと第７のモードとで時間長さを調整することで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。

　さらに、図６において最終出力電圧が－Ｅ／２〔Ｖ〕～－Ｅ〔Ｖ〕の範囲で変動する期間Ｔ５には、制御部６は、表１に示すように第６～８のモードを切り替える動作を繰り返す。ここで、制御部６は、第６のモードと第７のモードとで時間長さを調整することで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。

　本実施形態において、制御部６は、ＰＷＭ信号のデューティ比を変化させながら上述した第１～８のモードの切り替えを行うことで、最終出力電圧の波形が正弦波に近似するように、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を制御する。要するに、電力変換装置１は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧の大きさを制御部６にて５段階で変化させることにより、正弦波状の交流電圧を第３出力点１０５と第４出力点１０６との間に発生する。

　なお、第４のモードと第５のモードとは、いずれも出力電圧が０〔Ｖ〕であって、且つ第１キャパシタＣ１および第２キャパシタＣ２の放電および充電には寄与しないモードである。そのため、第４のモードと第５のモードとのいずれか一方を省略することも考えられるが、最終出力電圧の正・負のバランスを考慮すれば、電力変換装置１は、第４のモードと第５のモードとを分けた方が、スイッチングロスを小さくできて効率がよくなる。

　本実施形態の電力変換装置１によれば、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子の数（以下、「通過素子数」という）は、上述したように第１～８のいずれのモードにおいても「４」以下である。

　とくに、第２の双方向スイッチ１４が全オン状態となる第３，４のモードにおいては、第１１のスイッチング素子Ｑ１１と第１２のスイッチング素子Ｑ１２とを別素子として数えても通過素子数は「４」である。同様に、第１の双方向スイッチ１３が全オン状態となる第５，６のモードにおいては、第９のスイッチング素子Ｑ９と第１０のスイッチング素子Ｑ１０とを別素子として数えても通過素子数は「４」である。したがって、第１，２の双方向スイッチ１３，１４がそれぞれ１素子で構成されている場合には、第３～６のモードにおける通過素子数は「３」になる。

　ところで、制御部６は、第１キャパシタＣ１および第２キャパシタＣ２を充電するか放電するかを、第１検出部２１および第２検出部２２の検出結果に応じて決定することが好ましい。本実施形態では、第１検出部２１の検出結果（第１キャパシタＣ１の電圧Ｖ１）および第２検出部２２の検出結果（第２キャパシタＣ２の電圧Ｖ２）はマイコン６２に出力されている。マイコン６２は、このようにして個別に取得した第１キャパシタＣ１の電圧Ｖ１と第２キャパシタＣ２の電圧Ｖ２との平均値Ｖｃを求める。マイコン６２は、キャパシタを充電するか放電するかを、平均値Ｖｃに応じて選択するように構成されている。なお、平均値Ｖｃは、Ｖｃ＝（Ｖ１＋Ｖ２）／２で表される。

　さらに詳しく説明すると、たとえば最終出力電圧が０〔Ｖ〕～Ｅ〔Ｖ〕の範囲で変動する期間Ｔ１～Ｔ３には、制御部６は、表１に示すように第１～４のモードを切り替える動作を繰り返している。これらの場合（期間Ｔ１～Ｔ３）において、マイコン６２は、第２のモード（充電モード）と第３のモード（放電モード）とのいずれを選択するかを、第１検出部２１および第２検出部２２の検出結果に応じて決定する。つまり、マイコン６２は、第１検出部２１および第２検出部２２の検出結果から求めた平均値Ｖｃと目標電圧とを比較し、比較結果によって第２のモード（充電モード）と第３のモード（放電モード）とのいずれかを選択する。マイコン６２は、平均値Ｖｃが目標電圧よりも大きければ、放電モードである第３のモードを選択し、平均値Ｖｃが目標電圧よりも小さければ、充電モードである第２のモードを選択する。ここで、目標電圧は基準電圧（Ｅ／４〔Ｖ〕）である。

　同様に、最終出力電圧が０〔Ｖ〕～－Ｅ〔Ｖ〕の範囲で変動する期間Ｔ４～Ｔ６には、制御部６は、表１に示すように第５～８のモードを切り替える動作を繰り返す。これらの場合（期間Ｔ４～Ｔ６）において、マイコン６２は、第６のモード（放電モード）と第７のモード（充電モード）とのいずれを選択するかを、第１検出部２１および第２検出部２２の検出結果に応じて決定する。つまり、マイコン６２は、第１検出部２１および第２検出部２２の検出結果から求めた平均値Ｖｃと目標電圧（Ｅ／４〔Ｖ〕）とを比較し、比較結果によって第７のモード（充電モード）と第６のモード（放電モード）とのいずれかを選択する。マイコン６２は、平均値Ｖｃが目標電圧よりも大きければ、放電モードである第６のモードを選択し、平均値Ｖｃが目標電圧よりも小さければ、充電モードである第７のモードを選択する。

　これにより、基本動作時における第１キャパシタＣ１の両端電圧および第２キャパシタＣ２の両端電圧は、それぞれ目標電圧である基準電圧（Ｅ／４〔Ｖ〕）に維持される。ただし、上述した制御部６の動作は、第１キャパシタＣ１の電圧Ｖ１と第２キャパシタＣ２の電圧Ｖ２とが均衡している場合の動作であって、両電圧Ｖ１，Ｖ２のアンバランス（不均衡）が生じている場合の動作については、「片側放電モード」の欄で説明する。

　また、制御部６は、所定のスイッチング周期でキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）の充電と放電とを切り替えることが好ましい。ここでいうスイッチング周期は、たとえばＰＷＭ信号の周期に合わせて設定される。

　ところで、本実施形態の電力変換装置１は、上述のように第３，４のモードにおいて第２の双方向スイッチ１４が全オン状態であり、第５，６のモードにおいて第１の双方向スイッチ１３が全オン状態である。つまり、第１～８のいずれのモードにおいても、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第１～１２のスイッチング素子Ｑ１～Ｑ１２のいずれかであって、ダイオード（第１～１２のダイオードＤ１～Ｄ１２）に電流は流れない。そのため、電力変換装置１は、第１～８のいずれのモードにおいても、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

　以下では、図２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，４Ｂ，５Ａ，５Ｂに太線矢印で示す向きに変換回路１０を流れる電流を「順方向電流」と呼び、順方向電流とは逆向きに変換回路１０を流れる電流を「逆方向電流」と呼ぶ。すなわち、最終出力電圧が０〔Ｖ〕～Ｅ〔Ｖ〕の範囲で変動する第１～４のモードにおいては、第１出力点１０３から第３出力点１０５へ向かう電流が順方向電流となる。最終出力電圧が０〔Ｖ〕～－Ｅ〔Ｖ〕の範囲で変動する第５～８のモードにおいては、第２出力点１０４から第４出力点１０６へ向かう電流が順方向電流となる。

　電力変換装置１は、このように変換回路１０が双方向の電流に適応していることにより、第１出力点１０３および第２出力点１０４間に流す出力電流と、第１出力点１０３および第２出力点１０４間に生じる出力電圧との間に位相差を設定できる。要するに、出力電流と出力電圧との間に位相差があると、出力電流が出力電圧と異符号（たとえば出力電圧が正で出力電流が負など）になる期間が生じる。

　ここで、出力電流と出力電圧とが同符号の期間には、変換回路１０を流れる電流は順方向電流であるが、出力電流と出力電圧とが異符号の期間には、変換回路１０を流れる電流は逆方向電流となる。そのため、電力変換装置１は、出力電流と出力電圧との間に位相差を設定する場合、変換回路１０が双方向の電流に適応している必要がある。本実施形態の電力変換装置１は、変換回路１０が双方向の電流に適応しているため、出力電流と出力電圧との間に位相差を設定することが可能である。

　とくに、太陽光発電装置用のパワーコンディショナ２０（図７参照）に電力変換装置１が用いられる場合には、単独運転の検出や、系統電源７の電圧上昇を抑制する目的で、電力変換装置１は、出力電流と出力電圧との間に位相差を設定する場合がある。また、蓄電装置用のパワーコンディショナに電力変換装置１が用いられる場合には、出力電流と出力電圧との間に位相差を設定することで、電力変換装置１は、電力が供給される向きを制御し、蓄電装置の充電と放電とを切り替える。本実施形態の電力変換装置１は、変換回路１０を双方向の電流が通過可能な状態を作り出すことで、このような用途に対応できる。

　＜パワーコンディショナの構成＞
　本実施形態に係るパワーコンディショナ２０は、図７に示すように、上記の電力変換装置１と、解列器９とを備えている。解列器９は、第１出力点１０３（図１参照）および第２出力点１０４（図１参照）と、系統電源７との間に電気的に接続されている。図７の例では、解列器９は、第３出力点１０５および第４出力点１０６と、系統電源７との間に電気的に接続されている。言い換えれば、解列器９は、フィルタ回路５（図１参照）を介して第１出力点１０３および第２出力点１０４に接続されている。つまり、解列器９は、第１出力点１０３および第２出力点１０４と、系統電源７との間にあればよく、第１出力点１０３および第２出力点１０４に直接接続されていることは必須でなく、本実施形態のようにフィルタ回路５の後段に接続されていてもよい。

　ここで、解列器９は、第３出力点１０５と系統電源７との間に電気的に接続された第１接点部９１と、第４出力点１０６と系統電源７との間に電気的に接続された第２接点部９２とを有している。ただし、解列器９は、第３出力点１０５および第４出力点１０６の少なくとも一方と系統電源７との間に電気的に接続されていればよく、第１接点部９１および第２接点部９２のいずれかは省略されていてもよい。

　このパワーコンディショナ２０は、定常時、系統連系運転を行い、直流電源１００から入力される直流電力を電力変換装置１で交流電力に変換し、系統電源７および負荷８へ出力する。詳しい説明は省略するが、パワーコンディショナ２０は、系統電源７の停電等の異常時には、解列器９を開放し、系統電源７から解列された状態で交流電力を出力する自立運転を行うように構成されている。

　このパワーコンディショナ２０によれば、解列器９を開放（解列）することにより、第１変換回路１１および第２変換回路１２と系統電源７との間を電気的に切り離すことができる。そのため、パワーコンディショナ２０は、電源投入後、電力変換装置１が上述した基本動作を開始する前の始動期間に、解列器９を開放することで、第１出力点１０３と第２出力点１０４との間に、フィルタ回路５を含む電流経路を構成することができる。

　ここでいう電流経路は、フィルタ回路５を構成するインダクタＬ１、第３キャパシタＣ３、およびインダクタＬ２を含む電流経路である。電力変換装置１は、この電流経路を充電用の経路として用いることにより、第３出力点１０５と第４出力点１０６との間が電気的に絶縁されていても第１キャパシタＣ１および第２キャパシタＣ２を充電できる。

　したがって、電力変換装置１は、第３出力点１０５および第４出力点１０６が系統電源７に接続されていなくても、第１キャパシタＣ１および第２キャパシタＣ２を充電することが可能である。言い換えれば、電力変換装置１は、一対の出力端子（第３出力点１０５、第４出力点１０６）間に何の負荷も接続されていない状態（無負荷状態）であっても、定常動作に必要なキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を充電できる。なお、ここでいう定常動作とは、始動期間の経過後、つまり第１キャパシタＣ１および第２キャパシタＣ２が基準電圧（Ｅ／４〔Ｖ〕）に充電された後の電力変換装置１の動作であって、上述した基本動作と同義である。

　＜片側放電モード＞
　以下に、第１キャパシタＣ１の電圧Ｖ１と第２キャパシタＣ２の電圧Ｖ２との間にアンバランス（不均衡）が生じている場合の電力変換装置１の動作について、図８Ａ，８Ｂ，９Ａ，９Ｂを参照して詳しく説明する。なお、図中、太線矢印は電流経路を表し、点線の丸印が付されたスイッチング素子はオン状態の素子を表している。

　本実施形態では、制御部６は、第１キャパシタＣ１の電圧Ｖ１と第２キャパシタＣ２の電圧Ｖ２との差が所定の閾値を超えたときに、片側放電モードとなるように、第１～８のスイッチング素子Ｑ１～Ｑ８および第１，２の双方向スイッチ１３，１４を制御する。ここで、第１キャパシタＣ１の電圧Ｖ１は第１検出部２１で検出され、第２キャパシタＣ２の電圧Ｖ２は第２検出部２２で検出される。

　具体的には、たとえば最終出力電圧が０〔Ｖ〕～Ｅ〔Ｖ〕の範囲で変動する期間Ｔ１～Ｔ３においては、通常、マイコン６２は、第２のモード（充電モード）と第３のモード（放電モード）とを切り替えて、電圧Ｖ１，Ｖ２を規定電圧に維持している。この状態で、第１キャパシタＣ１の電圧Ｖ１と第２キャパシタＣ２の電圧Ｖ２との差が閾値Ｖ０を超えると、マイコン６２は、通常の放電モードである第３のモードに代えて、片側放電モードを選択する。

　たとえば第１キャパシタＣ１の電圧Ｖ１が第２キャパシタＣ２の電圧Ｖ２よりも高く、且つ両電圧Ｖ１，Ｖ２の差（Ｖ１－Ｖ２）が閾値Ｖ０よりも大きい場合には、マイコン６２は、第１キャパシタＣ１のみが放電されるように図８Ａの片側放電モードを選択する。この片側放電モードでは、図８Ａに示すように第１変換回路１１の第２のスイッチング素子Ｑ２と、第２変換回路１２の第６のスイッチング素子Ｑ６と、第２の双方向スイッチ１４の第１１，１２のスイッチング素子Ｑ１１，Ｑ１２とがそれぞれオンの状態にある。

　この状態では、第２出力点１０４は、第６のスイッチング素子Ｑ６、第１１のスイッチング素子Ｑ１１、第１２のスイッチング素子Ｑ１２、第１キャパシタＣ１、第２のスイッチング素子Ｑ２を介して第１出力点１０３に電気的に接続される。したがって、図８Ａの状態では、第１キャパシタＣ１と第２キャパシタＣ２とのうち電圧が高い第１キャパシタＣ１のみが放電されることになり、第１キャパシタＣ１の電圧Ｖ１が低下する。なお、この状態において、第１出力点１０３の電位は第２出力点１０４の電位より、第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）の分だけ高くなるため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、Ｅ／４〔Ｖ〕になる。

　また、第２キャパシタＣ２の電圧Ｖ２が第１キャパシタＣ１の電圧Ｖ１よりも高く、且つ両電圧Ｖ１，Ｖ２の差（Ｖ２－Ｖ１）が閾値Ｖ０よりも大きい場合には、マイコン６２は、第２キャパシタＣ２のみが放電されるように図８Ｂの片側放電モードを選択する。この片側放電モードでは、図８Ｂに示すように第１変換回路１１の第３のスイッチング素子Ｑ３と、第２変換回路１２の第７のスイッチング素子Ｑ７と、第２の双方向スイッチ１４の第１１，１２のスイッチング素子Ｑ１１，Ｑ１２とがそれぞれオンの状態にある。

　この状態では、第２出力点１０４は、第７のスイッチング素子Ｑ７、第２キャパシタＣ２、第１１のスイッチング素子Ｑ１１、第１２のスイッチング素子Ｑ１２、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。したがって、図８Ｂの状態では、第１キャパシタＣ１と第２キャパシタＣ２とのうち電圧が高い第２キャパシタＣ２のみが放電されることになり、第２キャパシタＣ２の電圧Ｖ２が低下する。なお、この状態において、第１出力点１０３の電位は第２出力点１０４の電位より、第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）の分だけ高くなるため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、Ｅ／４〔Ｖ〕になる。

　一方、最終出力電圧が０〔Ｖ〕～－Ｅ〔Ｖ〕の範囲で変動する期間Ｔ４～Ｔ６においては、通常、マイコン６２は、第７のモード（充電モード）と第６のモード（放電モード）とを切り替えて、電圧Ｖ１，Ｖ２を規定電圧に維持している。この状態で、第１キャパシタＣ１の電圧Ｖ１と第２キャパシタＣ２の電圧Ｖ２との差が閾値Ｖ０を超えると、マイコン６２は、通常の放電モードである第６のモードに代えて、片側放電モードを選択する。

　たとえば第１キャパシタＣ１の電圧Ｖ１が第２キャパシタＣ２の電圧Ｖ２よりも高く、且つ両電圧Ｖ１，Ｖ２の差（Ｖ１－Ｖ２）が閾値Ｖ０よりも大きい場合には、マイコン６２は、第１キャパシタＣ１のみが放電されるように図９Ａの片側放電モードを選択する。この片側放電モードでは、図９Ａに示すように第１変換回路１１の第３のスイッチング素子Ｑ３と、第２変換回路１２の第７のスイッチング素子Ｑ７と、第１の双方向スイッチ１３の第９，１０のスイッチング素子Ｑ９，Ｑ１０とがそれぞれオンの状態にある。

　この状態では、第１出力点１０３は、第３のスイッチング素子Ｑ３、第１キャパシタＣ１、第９のスイッチング素子Ｑ９、第１０のスイッチング素子Ｑ１０、第７のスイッチング素子Ｑ７を介して第２出力点１０４に電気的に接続される。したがって、図９Ａの状態では、第１キャパシタＣ１と第２キャパシタＣ２とのうち電圧が高い第１キャパシタＣ１のみが放電されることになり、第１キャパシタＣ１の電圧Ｖ１が低下する。なお、この状態において、第１出力点１０３の電位は第２出力点１０４の電位より、第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）の分だけ低くなるため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、－Ｅ／４〔Ｖ〕になる。

　また、第２キャパシタＣ２の電圧Ｖ２が第１キャパシタＣ１の電圧Ｖ１よりも高く、且つ両電圧Ｖ１，Ｖ２の差（Ｖ２－Ｖ１）が閾値Ｖ０よりも大きい場合には、マイコン６２は、第２キャパシタＣ２のみが放電されるように図９Ｂの片側放電モードを選択する。この片側放電モードでは、図９Ｂに示すように第１変換回路１１の第２のスイッチング素子Ｑ２と、第２変換回路１２の第６のスイッチング素子Ｑ６と、第１の双方向スイッチ１３の第９，１０のスイッチング素子Ｑ９，Ｑ１０とがそれぞれオンの状態にある。

　この状態では、第１出力点１０３は、第２のスイッチング素子Ｑ２、第９のスイッチング素子Ｑ９、第１０のスイッチング素子Ｑ１０、第２キャパシタＣ２、第６のスイッチング素子Ｑ６を介して第２出力点１０４に電気的に接続される。したがって、図９Ｂの状態では、第１キャパシタＣ１と第２キャパシタＣ２とのうち電圧が高い第２キャパシタＣ２のみが放電されることになり、第２キャパシタＣ２の電圧Ｖ２が低下する。なお、この状態において、第１出力点１０３の電位は第２出力点１０４の電位より、第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）の分だけ低くなるため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、－Ｅ／４〔Ｖ〕になる。

　変換回路１０は、上述したような片側放電モードで動作することにより、第１キャパシタＣ１と第２キャパシタＣ２とのうち電圧が高い方のキャパシタのみが放電されることになる。そのため、変換回路１０は、上述した片側放電モードを１ないし複数回繰り返すことによって、第２キャパシタＣ２の電圧Ｖ２と第１キャパシタＣ１の電圧Ｖ１との差（Ｖ２－Ｖ１）が小さくなり、閾値Ｖ０以下に収まることになる。その結果、電力変換装置１は、一対のキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）の電圧のアンバランス（不均衡）が生じても、一対のキャパシタの電圧のバランスをとることが可能である。

　以上説明した本実施形態の制御部６は、たとえば図１０に示すフローチャートに従って動作する。

　制御部６はまず、第１キャパシタＣ１の電圧Ｖ１と第２キャパシタＣ２の電圧Ｖ２との平均値Ｖｃと基準電圧（Ｅ／４〔Ｖ〕）とを比較する（Ｓ１）。このとき、平均値Ｖｃが基準電圧以上であれば（Ｓ１：Ｙｅｓ）、制御部６は、第２キャパシタＣ２の電圧Ｖ２から第１キャパシタＣ１の電圧Ｖ１を減算した差分値（Ｖ２－Ｖ１）と、閾値Ｖ０とを比較する（Ｓ２）。差分値（Ｖ２－Ｖ１）が閾値Ｖ０以下であれば（Ｓ２：Ｙｅｓ）、制御部６は、第１キャパシタＣ１の電圧Ｖ１から第２キャパシタＣ２の電圧Ｖ２を減算した差分値（Ｖ１－Ｖ２）と、閾値Ｖ０とを比較する（Ｓ３）。差分値（Ｖ１－Ｖ２）が閾値Ｖ０以下であれば（Ｓ３：Ｙｅｓ）、制御部６は、放電指令を出力して、第１キャパシタＣ１と第２キャパシタＣ２との両方を放電する通常の放電モード（第３のモードあるいは第６のモード）を選択する（Ｓ４）。つまり、電圧Ｖ１，Ｖ２の均衡がとれている状態にあれば、制御部６は、通常の放電モードを選択する。

　一方、処理Ｓ３において、差分値（Ｖ１－Ｖ２）が閾値Ｖ０を超えていれば（Ｓ３：Ｎｏ）、制御部６は、電圧が高い第１キャパシタＣ１のみを放電する片側放電モードを選択する（Ｓ５）。また、処理Ｓ２において、差分値（Ｖ２－Ｖ１）が閾値Ｖ０を超えていれば（Ｓ２：Ｎｏ）、制御部６は、電圧が高い第２キャパシタＣ２のみを放電する片側放電モードを選択する（Ｓ６）。

　一方、平均値Ｖｃが基準電圧未満であれば（Ｓ１：Ｎｏ）、制御部６は、充電指令を出力して、第１キャパシタＣ１と第２キャパシタＣ２との両方を充電する通常の充電モード（第２のモードあるいは第７のモード）を選択する（Ｓ７）。

　制御部６は、これらＳ１～Ｓ７の処理を繰り返し行うことにより、第１キャパシタＣ１および第２キャパシタＣ２の電圧を基準電圧に維持しつつ、両電圧Ｖ１，Ｖ２のバランスをとる。

　＜効果＞
　以上説明した本実施形態の電力変換装置１は、第１キャパシタＣ１の電圧Ｖ１と第２キャパシタＣ２の電圧Ｖ２との差が所定の閾値を超えたときに、第１キャパシタＣ１と第２キャパシタＣ２とのうち電圧が高い方のキャパシタのみが放電されるモードで動作する。すなわち、電力変換装置１は、一対のキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）の電圧のアンバランス（不均衡）が生じても、電圧が高い方のキャパシタのみ放電を行うことで、一対のキャパシタの電圧のバランスをとることが可能である。したがって、本実施形態の電力変換装置１は、一対のキャパシタの電圧のバランスをとることで、キャパシタに要求される耐圧を下げることができる、という利点がある。つまり、より低耐圧のキャパシタを採用することが可能になる。

　要するに、従来の電力変換装置では、一対のキャパシタの電圧のアンバランスが生じると、一方のキャパシタの電圧が規定電圧を大幅に超過する可能性があるので、一対のキャパシタには規定電圧に比較して高耐圧のキャパシタを用いる必要がある。これに対して、本実施形態の電力変換装置１は、一対のキャパシタの電圧のバランスをとることで、一方のキャパシタの電圧が規定電圧を大幅に超過することを抑制でき、結果的に、一対のキャパシタには比較的低耐圧のキャパシタを用いることができる。したがって、本実施形態の電力変換装置１は、一対のキャパシタの小型化を図ることができる。

　また、電力変換装置１は、本実施形態のように、変換回路１０が、第１変換回路１１および第２変換回路１２と、第１の双方向スイッチ１３および第２の双方向スイッチ１４とを備えていることが好ましい。この電力変換装置１は、直流電源１００の両端間に並列接続された第１変換回路１１および第２変換回路１２を有し、第１変換回路１１と第２変換回路１２との間を第１の双方向スイッチ１３および第２の双方向スイッチ１４で接続している。ここで、第１変換回路１１は、４つのスイッチング素子（第１～４のスイッチング素子Ｑ１～Ｑ４）および１つのキャパシタ（第１キャパシタＣ１）を有している。同様に、第２変換回路１２は、４つのスイッチング素子（第５～８のスイッチング素子Ｑ５～Ｑ８）および１つのキャパシタ（第２キャパシタＣ２）を有している。

　この構成において、直流電源１００から電力変換装置１に入力される電流は、１０個のスイッチング素子（第１～８のスイッチング素子Ｑ１～Ｑ８および第１，２の双方向スイッチ１３，１４）のうち多くても４個の素子を通過するだけである。したがって、この電力変換装置１では、スイッチング素子の導通損失（ロス）の和が比較的小さく、電力変換効率のさらなる向上を図ることができる、という利点がある。

　さらに、電力変換装置１は、一般的に、導通損失が大きくなるほど発熱量が増えるため大型の放熱装置（ヒートシンクやファン等の空冷装置）が必要になる。本実施形態の電力変換装置１は、導通損失を小さく抑えることで放熱装置の小型化も期待できる。

　また、文献１に記載の構成と比較すると、本実施形態の電力変換装置１は、分圧用のキャパシタが必要ない分だけ、装置全体の小型化を図ることができるという利点もある。すなわち、文献１に記載の電力変換装置は、２個の直流キャパシタの直列回路に直流電圧Ｅを印加することで、直流電圧ＥをＥ／２ずつに分圧しているので、２個の直流キャパシタは必須の構成である。これに対して、本実施形態の電力変換装置１は、分圧用のキャパシタが必要ないので、その分、装置全体の小型化を図ることが可能である。

　また、本実施形態のように、制御部６は、第１キャパシタＣ１および第２キャパシタＣ２がそれぞれ基準電圧を中心に充電と放電とを繰り返すように、第１～８のスイッチング素子Ｑ１～Ｑ８および第１，２の双方向スイッチ１３，１４を制御することが好ましい。基準電圧は、直流電源１００から第１入力点１０１と第２入力点１０２との間に印加される電圧の１／４の大きさの電圧である。

　この構成によれば、電力変換装置１は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を、上述したように第１～４のモードにおいてＥ〔Ｖ〕、Ｅ／２〔Ｖ〕、０〔Ｖ〕の３段階で切り替えることができる。第５～８のモードにおいては、電力変換装置１は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を、０〔Ｖ〕、－Ｅ／２〔Ｖ〕、－Ｅ〔Ｖ〕の３段階で切り替えることになる。その結果、電力変換装置１は、上記第１～８のモードを切り替えることにより、出力電圧をＥ〔Ｖ〕、Ｅ／２〔Ｖ〕、０〔Ｖ〕、－Ｅ／２〔Ｖ〕、－Ｅ〔Ｖ〕の５段階で切り替えることができる。

　要するに、本実施形態に係る電力変換装置１は、出力電圧を５段階で切り替える５レベルインバータでありながらも、動作としては３レベルインバータと同様であるから、通過素子数を３レベルインバータと同等の「４」以下とすることができる。したがって、この電力変換装置１は、一般的な５レベルインバータの通過素子数「６」に比べて、通過素子数を少なく抑えることができ、その結果、電力変換効率のさらなる向上を図ることができる。

　また、電力変換装置１は、本実施形態のように、第１キャパシタＣ１の電圧Ｖ１を検出する第１検出部２１と、第２キャパシタＣ２の電圧Ｖ２を検出する第２検出部２２とをさらに備えることが好ましい。この場合、制御部６は、第１検出部２１の検出結果と第２検出部２２の検出結果との平均値Ｖｃが基準電圧となるように、第１キャパシタＣ１および第２キャパシタＣ２の充電と放電とを切り替えることが好ましい。さらに、この場合、制御部６は、第１検出部２１の検出結果と第２検出部２２の検出結果との差が閾値Ｖ０を超えると、片側放電モードとなるように、第１～８のスイッチング素子Ｑ１～Ｑ８および第１，２の双方向スイッチ１３，１４を制御することが好ましい。ここでいう片側放電モードは、第１キャパシタＣ１と第２キャパシタＣ２とのうち電圧が高い方のキャパシタのみが放電されるモードである。

　この構成によれば、制御部６は、第１検出部２１の検出結果（電圧Ｖ１）と第２検出部２２の検出結果（電圧Ｖ２）とに基づいて、両電圧Ｖ１，Ｖ２を基準電圧に維持しつつ、両電圧Ｖ１，Ｖ２の差を閾値Ｖ０以下に抑えることが可能である。したがって、電力変換装置１は、両電圧Ｖ１，Ｖ２を基準電圧に維持する制御と、両電圧Ｖ１，Ｖ２の差を閾値Ｖ０以下に抑える制御とのそれぞれについて、個別の検出部を用いる場合に比べて、検出部の必要数を抑えることができる。

　また、制御部６は、本実施形態のように、第１キャパシタＣ１と第２キャパシタＣ２とのうち第１キャパシタＣ１のみを放電する際には、第２，６のスイッチング素子Ｑ２，Ｑ６および第２の双方向スイッチ１４の組み合わせをオンにすることが好ましい。あるいは、制御部６は、第１キャパシタＣ１と第２キャパシタＣ２とのうち第１キャパシタＣ１のみを放電する際、第３，７のスイッチング素子Ｑ３，Ｑ７および第１の双方向スイッチ１３の組み合わせをオンにしてもよい。また、制御部６は、第１キャパシタＣ１と第２キャパシタＣ２とのうち第２キャパシタＣ２のみを放電する際には、第３，７のスイッチング素子Ｑ３，Ｑ７および第２の双方向スイッチ１４の組み合わせをオンにすることが好ましい。あるいは、制御部６は、第１キャパシタＣ１と第２キャパシタＣ２とのうち第２キャパシタＣ２のみを放電する際、第２，６のスイッチング素子Ｑ２，Ｑ６および第１の双方向スイッチ１３の組み合わせをオンにしてもよい。

　この構成によれば、片方のキャパシタのみ放電する片側放電モードにおいても、直流電源１００から電力変換装置１に入力される電流は、第１～１２のスイッチング素子Ｑ１～Ｑ１２のうち多くても４個の素子を通過するだけである。したがって、この電力変換装置１では、スイッチング素子の導通損失（ロス）の和が比較的小さく、電力変換効率のさらなる向上を図ることができる、という利点がある。

　また、制御部６は、本実施形態のように、電力変換装置１の出力電圧が正である期間Ｔ１～Ｔ３と、電力変換装置１の出力電圧が負である期間Ｔ４～Ｔ６とで、片側放電モードの動作が異なっていてもよい。出力電圧が正である期間Ｔ１～Ｔ３においては、制御部６は、第１キャパシタＣ１と第２キャパシタＣ２とのうち第１キャパシタＣ１のみを放電する際には、第２，６のスイッチング素子Ｑ２，Ｑ６および第２の双方向スイッチ１４の組み合わせをオンにする。第１キャパシタＣ１と第２キャパシタＣ２とのうち第２キャパシタＣ２のみを放電する際には、制御部６は、第３，７のスイッチング素子Ｑ３，Ｑ７および第２の双方向スイッチ１４の組み合わせをオンにする。一方、出力電圧が負である期間Ｔ４～Ｔ６においては、制御部６は、第１キャパシタＣ１と第２キャパシタＣ２とのうち第１キャパシタＣ１のみを放電する際には、第３，７のスイッチング素子Ｑ３，Ｑ７および第１の双方向スイッチ１３の組み合わせをオンにする。第１キャパシタＣ１と第２キャパシタＣ２とのうち第２キャパシタＣ２のみを放電する際、制御部６は、第２，６のスイッチング素子Ｑ２，Ｑ６および第１の双方向スイッチ１３の組み合わせをオンにする。

　また、本実施形態に係るパワーコンディショナ２０によれば、解列器９を開放（解列）することにより、第１変換回路１１および第２変換回路１２と系統電源７との間を電気的に切り離すことができる。したがって、パワーコンディショナ２０は、定常時、系統連系運転を行い、系統電源７の停電等の異常時には、解列器９を開放し、系統電源７から解列された状態で交流電力を出力する自立運転を行うことができる。

　また、本実施形態のように、第１の双方向スイッチ１３の動作状態は、第２接続点２０２から第１接続点２０１へ流れる電流を遮断し、且つ第１接続点２０１から第２接続点２０２へ流れる電流を通過させる半オン状態をさらに含んでいることが好ましい。この場合、第２の双方向スイッチ１４の動作状態は、第３接続点２０３から第４接続点２０４へ流れる電流を遮断し、且つ第４接続点２０４から第３接続点２０３へ流れる電流を通過させる半オン状態をさらに含んでいることが好ましい。

　この構成によれば、第７，８のモードのように、第１接続点２０１から第２接続点２０２へ流れる電流を遮断する必要がないモードにおいては、第１の双方向スイッチ１３は半オン状態でよい。したがって、制御部６は、第５～７のモード、あるいは第６～８のモードを切り替える動作を繰り返す期間（期間Ｔ４～Ｔ６）においては、第１０のスイッチング素子Ｑ１０をオンし続けることができる。つまり、第５，６のモードでは第１の双方向スイッチ１３は全オン状態であるので、第７，８のモードに切り替わる度に第１０のスイッチング素子Ｑ１０がオフすると、第１０のスイッチング素子Ｑ１０でスイッチングロスが生じる可能性がある。本実施形態の電力変換装置１は、第５～７のモード、あるいは第６～８のモードが切り替わる際に、第１０のスイッチング素子Ｑ１０がオンし続けることで、第１の双方向スイッチ１３で生じるスイッチングロスを低減できる。

　同様に、第１，２のモードのように、第４接続点２０４から第３接続点２０３へ流れる電流を遮断する必要がないモードにおいては、第２の双方向スイッチ１４は半オン状態でよい。したがって、本実施形態の電力変換装置１は、第１～３のモード、あるいは第２～４のモードが切り替わる際に、第１２のスイッチング素子Ｑ１２がオンし続けることで、第２の双方向スイッチ１４で生じるスイッチングロスを低減できる。

　さらに、制御部６は、第１の双方向スイッチ１３に電流が流れている状態で第１の双方向スイッチ１３を半オン状態から全オン状態に移行するようにすれば、第１の双方向スイッチ１３で生じるスイッチングロスを一層低減できる。すなわち、たとえば第７のモードから第６のモードへの切り替え時、制御部６は、第９のダイオードＤ９がオンしている状態で第９のスイッチング素子Ｑ９をオンすることで、第９のスイッチング素子Ｑ９のゼロボルトスイッチングを実現できる。同様に、制御部６は、第２の双方向スイッチ１４に電流が流れている状態で第２の双方向スイッチ１４を半オン状態から全オン状態に移行するようにすれば、第２の双方向スイッチ１４で生じるスイッチングロスを一層低減できる。

　なお、電力変換装置１は、上述したように変換回路１０が第１変換回路１１および第２変換回路１２と、第１の双方向スイッチ１３および第２の双方向スイッチ１４とを備えた構成に限らず、適宜変更可能である。スイッチング素子の数についても、第１～１２のスイッチング素子Ｑ１～Ｑ１２の１２個に限らず、適宜変更可能である。

　また、第１～８のスイッチング素子Ｑ１～Ｑ８、および第９～１２のスイッチング素子Ｑ９～Ｑ１２としては、デプレッション型のｎチャネルＭＯＳＦＥＴに限らず、その他の半導体スイッチが用いられていてもよい。たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）や、ＧａＮ（窒化ガリウム）などのワイドバンドギャップの半導体材料を用いたパワー半導体デバイスが用いられる。

　また、双方向スイッチ（第１の双方向スイッチ１３および第２の双方向スイッチ１４のそれぞれ）の具体的な構成についても、上述した構成に限らない。双方向スイッチは、たとえばＧａＮ（窒化ガリウム）などのワイドバンドギャップの半導体材料を用いたダブルゲート（デュアルゲート）構造の双方向スイッチであってもよい。

Claims

　直流電源の高電位側にある第１入力点と前記直流電源の低電位側にある第２入力点との間に、電気的に並列に接続された第１変換回路と第２変換回路とを備え、
　前記第１変換回路は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子の順で、電気的に直列に接続された第１～４のスイッチング素子と、前記第２のスイッチング素子および前記第３のスイッチング素子の直列回路と電気的に並列に接続された第１キャパシタとを有しており、
　前記第２のスイッチング素子と前記第３のスイッチング素子との接続点は第１出力点であり、
　前記第２変換回路は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第５のスイッチング素子、第６のスイッチング素子、第７のスイッチング素子、第８のスイッチング素子の順で、電気的に直列に接続された第５～８のスイッチング素子と、前記第６のスイッチング素子および前記第７のスイッチング素子の直列回路と電気的に並列に接続された第２キャパシタとを有しており、
　前記第６のスイッチング素子と前記第７のスイッチング素子との接続点は第２出力点であり、
　前記第１のスイッチング素子および前記第２のスイッチング素子の接続点である第１接続点と前記第７のスイッチング素子および前記第８のスイッチング素子の接続点である第２接続点との間に電気的に接続された第１の双方向スイッチと、
　前記第３のスイッチング素子および前記第４のスイッチング素子の接続点である第３接続点と前記第５のスイッチング素子および前記第６のスイッチング素子の接続点である第４接続点との間に電気的に接続された第２の双方向スイッチと、
　前記第１～８のスイッチング素子および前記第１，２の双方向スイッチを制御することにより、前記第１出力点および前記第２出力点に対する前記直流電源と前記第１キャパシタと前記第２キャパシタとの接続状態を切り替えて、前記第１出力点と前記第２出力点との間に生じる出力電圧の大きさを複数段階に変化させる制御部とをさらに備え、
　前記制御部は、前記第１キャパシタの電圧と前記第２キャパシタの電圧との差が所定の閾値を超えたときに、前記第１キャパシタと前記第２キャパシタとのうち電圧が高い方のキャパシタのみが放電されるように、前記第１～８のスイッチング素子および前記第１，２の双方向スイッチを制御する
　ことを特徴とする電力変換装置。
　前記制御部は、前記第１キャパシタおよび前記第２キャパシタがそれぞれ基準電圧を中心に充電と放電とを繰り返すように、前記第１～８のスイッチング素子および前記第１，２の双方向スイッチを制御し、
　前記基準電圧は、前記直流電源から前記第１入力点と前記第２入力点との間に印加される電圧の１／４の大きさの電圧である
　ことを特徴とする請求項１に記載の電力変換装置。
　前記第１キャパシタの電圧を検出する第１検出部と、
　前記第２キャパシタの電圧を検出する第２検出部とをさらに備え、
　前記制御部は、前記第１検出部の検出結果と前記第２検出部の検出結果との平均値が前記基準電圧となるように、前記第１キャパシタおよび前記第２キャパシタの充電と放電とを切り替え、
　前記制御部は、前記第１検出部の検出結果と前記第２検出部の検出結果との差が前記閾値を超えると、前記第１キャパシタと前記第２キャパシタとのうち電圧が高い方のキャパシタのみが放電されるように、前記第１～８のスイッチング素子および前記第１，２の双方向スイッチを制御する
　ことを特徴とする請求項２に記載の電力変換装置。
　前記制御部は、
　前記第１キャパシタと前記第２キャパシタとのうち前記第１キャパシタのみを放電する際には、前記第２，６のスイッチング素子および前記第２の双方向スイッチの組み合わせ、または前記第３，７のスイッチング素子および前記第１の双方向スイッチの組み合わせをオンにし、
　前記第１キャパシタと前記第２キャパシタとのうち前記第２キャパシタのみを放電する際には、前記第３，７のスイッチング素子および前記第２の双方向スイッチの組み合わせ、または前記第２，６のスイッチング素子および前記第１の双方向スイッチの組み合わせをオンにする
　ことを特徴とする請求項１～３のいずれか１項に記載の電力変換装置。
　前記制御部は、
　前記出力電圧が正である期間において、
　前記第１キャパシタと前記第２キャパシタとのうち前記第１キャパシタのみを放電する際には、前記第２，６のスイッチング素子および前記第２の双方向スイッチの組み合わせをオンにし、
　前記第１キャパシタと前記第２キャパシタとのうち前記第２キャパシタのみを放電する際には、前記第３，７のスイッチング素子および前記第２の双方向スイッチの組み合わせをオンにして、
　前記出力電圧が負である期間において、
　前記第１キャパシタと前記第２キャパシタとのうち前記第１キャパシタのみを放電する際には、前記第３，７のスイッチング素子および前記第１の双方向スイッチの組み合わせをオンにし、
　前記第１キャパシタと前記第２キャパシタとのうち前記第２キャパシタのみを放電する際には、前記第２，６のスイッチング素子および前記第１の双方向スイッチの組み合わせをオンにする
　ことを特徴とする請求項１～３のいずれか１項に記載の電力変換装置。
　請求項１～５のいずれか１項に記載の電力変換装置と、
　前記第１出力点および前記第２出力点と系統電源との間に電気的に接続される解列器とを備える
　ことを特徴とするパワーコンディショナ。