WO2016052173A1 - 撮像素子、撮像装置、内視鏡および内視鏡システム - Google Patents

撮像素子、撮像装置、内視鏡および内視鏡システム Download PDF

Info

Publication number
WO2016052173A1
WO2016052173A1 PCT/JP2015/076145 JP2015076145W WO2016052173A1 WO 2016052173 A1 WO2016052173 A1 WO 2016052173A1 JP 2015076145 W JP2015076145 W JP 2015076145W WO 2016052173 A1 WO2016052173 A1 WO 2016052173A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
signal
imaging
circuit
photoelectric conversion
Prior art date
Application number
PCT/JP2015/076145
Other languages
English (en)
French (fr)
Inventor
小野　誠
奈々 赤羽
匡史 齋藤
義雄 萩原
晋 山崎
Original Assignee
オリンパス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパス株式会社 filed Critical オリンパス株式会社
Priority to JP2016504831A priority Critical patent/JP5932182B1/ja
Priority to CN201580010041.1A priority patent/CN106031160B/zh
Priority to EP15846494.1A priority patent/EP3203726A4/en
Publication of WO2016052173A1 publication Critical patent/WO2016052173A1/ja
Priority to US15/251,176 priority patent/US9813645B2/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • A61B1/045—Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/00002—Operational features of endoscopes
    • A61B1/00004—Operational features of endoscopes characterised by electronic signal processing
    • A61B1/00009—Operational features of endoscopes characterised by electronic signal processing of image signals during a use of endoscope
    • A61B1/000095—Operational features of endoscopes characterised by electronic signal processing of image signals during a use of endoscope for image enhancement
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • A61B1/05—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances characterised by the image sensor, e.g. camera, being in the distal end portion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/555—Constructional details for picking-up images in sites, inaccessible due to their dimensions or hazardous conditions, e.g. endoscopes or borescopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B23/00—Telescopes, e.g. binoculars; Periscopes; Instruments for viewing the inside of hollow bodies; Viewfinders; Optical aiming or sighting devices
    • G02B23/24—Instruments or systems for viewing the inside of hollow bodies, e.g. fibrescopes
    • G02B23/2476—Non-optical details, e.g. housings, mountings, supports
    • G02B23/2484—Arrangements in relation to a camera or imaging device

Definitions

  • the present invention relates to an imaging device, an imaging device, an endoscope, and an endoscope system that capture an image of a subject and generate image data of the subject.
  • an image sensor such as a CMOS (Complementary Metal-Oxide Semiconductor) image sensor holds an image signal transferred in units of rows in a sample hold circuit, and sequentially outputs it to a horizontal output signal line for each pixel by a column readout circuit. Read the signal.
  • CMOS Complementary Metal-Oxide Semiconductor
  • AFE circuit an analog front end circuit
  • Patent Document 1 when the in-phase fluctuation component (ripple component) of the power source is superimposed on the image signal from the image sensor, the in-phase fluctuation component of the power source superimposed on the image signal is removed by the AFE circuit. Since this is not possible, there is a problem that the image quality deteriorates.
  • the present invention has been made in view of the above, and an object of the present invention is to provide an imaging device, an imaging device, an endoscope, and an endoscope system that can prevent deterioration in image quality.
  • the imaging device is arranged in a two-dimensional matrix, each receiving light from the outside, and storing a plurality of charges corresponding to the amount of received light.
  • the imaging signal generation unit is configured using a plurality of circuits
  • the reference signal generation unit is at least one of the photoelectric conversion element and the plurality of circuits.
  • the imaging signal generation unit is included in the imaging signal, wherein the imaging signal generation unit converts a charge accumulated in each of the plurality of photoelectric conversion elements into the imaging signal, and the imaging signal.
  • a noise removing circuit that removes a noise component that is generated, and an output circuit that outputs the imaging signal from the voltage conversion circuit, and the reference signal generation unit includes the photoelectric conversion element, the conversion circuit, and the noise removal circuit And an element or circuit having a structure equivalent to at least one of the output circuits.
  • the reference signal generation unit includes a conversion circuit having a structure equivalent to the conversion circuit.
  • the reference signal generation unit includes a photoelectric conversion element having a structure equivalent to the photoelectric conversion element.
  • the reference signal generation unit includes a circuit having a structure equivalent to each of the conversion circuit, the noise removal circuit, and the output circuit.
  • the reference signal generation unit includes an output circuit having a structure equivalent to the output circuit.
  • the image pickup device is characterized in that, in the above invention, the conversion circuit includes at least a pixel source follower circuit that converts charges from the photoelectric conversion device into the image pickup signal.
  • an imaging apparatus is characterized by including the above-described imaging element.
  • an endoscope according to the present invention is characterized in that the imaging device described above is provided on the distal end side of the insertion portion.
  • an endoscope system includes the endoscope described above, and a processing device that converts the image pickup signal and the reference signal into an image signal.
  • FIG. 1 is a diagram schematically showing an overall configuration of an endoscope system according to Embodiment 1 of the present invention.
  • FIG. 2 is a block diagram showing functions of main parts of the endoscope system according to Embodiment 1 of the present invention.
  • FIG. 3 is a block diagram showing a detailed configuration of the first chip of the imaging unit in the endoscope system according to Embodiment 1 of the present invention.
  • FIG. 4 is a circuit diagram showing a configuration of the first chip of the imaging unit in the endoscope system according to Embodiment 1 of the present invention.
  • FIG. 5 is a timing chart showing drive signals of the imaging unit in the endoscope system according to Embodiment 1 of the present invention.
  • FIG. 1 is a diagram schematically showing an overall configuration of an endoscope system according to Embodiment 1 of the present invention.
  • FIG. 2 is a block diagram showing functions of main parts of the endoscope system according to Embodiment 1 of the present invention.
  • FIG. 3 is a
  • FIG. 6 is a block diagram showing a detailed configuration of the first chip of the imaging unit in the endoscope system according to Embodiment 2 of the present invention.
  • FIG. 7 is a circuit diagram showing the configuration of the first chip of the imaging unit in the endoscope system according to Embodiment 2 of the present invention.
  • an endoscope system including an imaging device will be described as a mode for carrying out the present invention (hereinafter referred to as “embodiment”). Further, the present invention is not limited by this embodiment. Further, in the description of the drawings, the same portions will be described with the same reference numerals. Furthermore, the drawings are schematic, and it should be noted that the relationship between the thickness and width of each member, the ratio of each member, and the like are different from the actual ones. Moreover, the part from which a mutual dimension and ratio differ also in between drawings.
  • FIG. 1 is a diagram schematically showing an overall configuration of an endoscope system according to Embodiment 1 of the present invention.
  • An endoscope system 1 shown in FIG. 1 includes an endoscope 2, a transmission cable 3, a connector unit 5, a processor 6 (processing device), a display device 7, and a light source device 8.
  • the endoscope 2 captures an in-vivo image of the subject by inserting the insertion unit 100 that is a part of the transmission cable 3 into the body cavity of the subject, and outputs an imaging signal (image data) to the processor 6.
  • the endoscope 2 is provided on one end side of the transmission cable 3 and on the distal end 101 side of the insertion unit 100 that is inserted into the body cavity of the subject, an imaging unit 20 (imaging device) that captures in-vivo images.
  • the operation unit 4 that receives various operations on the endoscope 2 is connected to the proximal end 102 side of the insertion unit 100.
  • the imaging unit 20 is connected to the connector unit 5 via the operation unit 4 by the transmission cable 3.
  • the imaging signal of the image captured by the imaging unit 20 is output to the connector unit 5 through the transmission cable 3 having a length of several meters, for example.
  • the connector unit 5 is connected to the endoscope 2, the processor 6, and the light source device 8, performs predetermined signal processing on the imaging signal output from the connected endoscope 2, and converts the imaging signal from an analog signal to a digital signal.
  • the image is converted (A / D converted) and output to the processor 6 as an image signal.
  • the processor 6 performs predetermined image processing on the image signal output from the connector unit 5 and comprehensively controls the entire endoscope system 1.
  • the processor 6 functions as a processing device.
  • the display device 7 displays an image corresponding to the image signal subjected to image processing by the processor 6.
  • the display device 7 displays various information related to the endoscope system 1.
  • the light source device 8 is configured using, for example, a halogen lamp, a white LED (Light Emitting Diode), or the like, and is directed from the distal end 101 side of the insertion portion 100 of the endoscope 2 to the subject via the connector portion 5 and the transmission cable 3. Illuminate with illumination light.
  • FIG. 2 is a block diagram showing functions of a main part of the endoscope system 1. With reference to FIG. 2, the detail of each part structure of the endoscope system 1 and the path
  • the imaging unit 20 includes a first chip 21 (imaging element) and a second chip 22.
  • the first chip 21 is input from a light receiving unit 23 in which a plurality of unit pixels are arranged in a two-dimensional matrix in the matrix direction, a reading unit 24 that reads out an imaging signal photoelectrically converted by the light receiving unit 23, and a connector unit 5.
  • a timing generation unit 25 that generates a timing signal based on the reference clock signal and the synchronization signal and outputs the timing signal to the reading unit 24; and a buffer 26 that temporarily stores the imaging signal and the reference signal read from the light receiving unit 23 by the reading unit 24. And having.
  • a more detailed configuration of the first chip 21 will be described later with reference to FIG.
  • the second chip 22 includes a buffer 27 that functions as a transmission unit that transmits the imaging signal output from the first chip 21 to the processor 6 via the transmission cable 3 and the connector unit 5.
  • the combination of the circuits mounted on the first chip 21 and the second chip 22 can be changed as appropriate according to the convenience of setting.
  • the imaging unit 20 receives the power supply voltage VDD generated by the power supply unit 61 in the processor 6 through the transmission cable 3 together with the ground GND.
  • a power supply stabilizing capacitor C100 is provided between the power supply voltage VDD supplied to the imaging unit 20 and the ground GND.
  • the connector unit 5 includes an analog front end unit 51 (hereinafter referred to as “AFE unit 51”), an imaging signal processing unit 52, and a drive signal generation unit 53.
  • the connector unit 5 functions as a relay processing unit that electrically connects the endoscope 2 (imaging unit 20) and the processor 6 and relays an electrical signal.
  • the connector unit 5 and the imaging unit 20 are connected by a transmission cable 3, and the connector unit 5 and the processor 6 are connected by a coil cable.
  • the connector unit 5 is also connected to the light source device 8.
  • the AFE unit 51 receives the imaging signal transmitted from the imaging unit 20, performs impedance matching with a passive element such as a resistor, and then extracts an AC component with a capacitor and determines an operating point with a voltage dividing resistor.
  • the AFE unit 51 performs A / D conversion on the analog imaging signal transmitted from the imaging unit 20 and outputs the analog imaging signal to the imaging signal processing unit 52 as a digital imaging signal.
  • the imaging signal processing unit 52 performs predetermined signal processing such as vertical line removal and noise removal on the digital imaging signal input from the AFE unit 51 and outputs the result to the processor 6.
  • the imaging signal processing unit 52 is configured using, for example, an FPGA (Field Programmable Gate Array).
  • the drive signal generation unit 53 is supplied from the processor 6 and is a synchronization that represents the start position of each frame based on a reference clock signal (for example, a 27 MHz clock signal) that serves as a reference for the operation of each component of the endoscope 2.
  • a signal is generated and output to the timing generation unit 25 of the imaging unit 20 via the transmission cable 3 together with the reference clock signal.
  • the synchronization signal generated by the drive signal generation unit 53 includes a horizontal synchronization signal and a vertical synchronization signal.
  • the processor 6 is a control device that comprehensively controls the entire endoscope system 1.
  • the processor 6 includes a power supply unit 61, an image signal processing unit 62, and a clock generation unit 63.
  • the power supply unit 61 generates a power supply voltage VDD, and supplies the generated power supply voltage VDD to the imaging unit 20 through the connector unit 5 and the transmission cable 3 together with the ground GND.
  • the image signal processing unit 62 performs a synchronization process, a white balance (WB) adjustment process, a gain adjustment process, a gamma correction process, a digital analog (for a digital image signal subjected to the signal processing in the image signal processing unit 52) D / A) Image processing such as conversion processing and format conversion processing is performed to convert it into an image signal, and this image signal is output to the display device 7.
  • WB white balance
  • WB white balance
  • gain adjustment process for a digital image signal subjected to the signal processing in the image signal processing unit 52
  • a gamma correction process a digital analog (for a digital image signal subjected to the signal processing in the image signal processing unit 52)
  • D / A) Image processing such as conversion processing and format conversion processing is performed to convert it into an image signal, and this image signal is output to the display device 7.
  • the clock generation unit 63 generates a reference clock signal that serves as a reference for the operation of each component of the endoscope system 1, and outputs this reference clock signal to the drive signal generation unit 53.
  • the display device 7 displays the image captured by the imaging unit 20 based on the image signal input from the image signal processing unit 62.
  • the display device 7 is configured using a display panel such as liquid crystal or organic EL (Electro Luminescence).
  • FIG. 3 is a block diagram showing a detailed configuration of the first chip 21 shown in FIG.
  • FIG. 4 is a circuit diagram showing a configuration of the first chip 21.
  • the first chip 21 includes a light receiving unit 23, a reading unit 24 (drive unit), a timing generation unit 25, a buffer 26, and a hysteresis unit 28.
  • the hysteresis unit 28 performs waveform shaping of the reference clock signal and the synchronization signal input via the transmission cable 3, and outputs the reference clock signal and synchronization signal subjected to the waveform shaping to the timing generation unit 25.
  • the timing generation unit 25 generates various drive signals based on the reference clock signal and the synchronization signal input from the hysteresis unit 28, and performs noise removal with a vertical scanning unit 241 (row selection circuit) of the reading unit 24 described later. Output to the unit 243, the horizontal scanning unit 245, a noise removal unit 243a of a reference signal generation unit 248 described later, and a multiplexer 263 of the buffer 26 described later.
  • the reading unit 24 transfers an imaging signal output from each of a plurality of pixels of the light receiving unit 23 described later and a reference signal output from the reference signal generation unit 248 in different periods.
  • the reading unit 24 includes a vertical scanning unit 241 (row selection circuit), a current source 242, a noise removing unit 243 (noise removing circuit), a column source follower buffer 244, a horizontal scanning unit 245, and a reference voltage generating unit 246. And a reference signal generation unit 248.
  • the data is transferred to the transfer line 239 (first transfer line) and output to the noise removing unit 243 and a noise removing unit 243a of the reference signal generating unit 248 described later.
  • the noise removing unit 243 removes the output variation of each unit pixel 230 and the noise signal at the time of pixel reset, and outputs an imaging signal photoelectrically converted by each unit pixel 230. Details of the noise removing unit 243 will be described later.
  • the column selection pulse ⁇ HCLK (N) is applied to the pixel signal, and the image pickup signal photoelectrically converted by each unit pixel 230 is transferred to the horizontal transfer line 258 (second transfer line) via the noise removing unit 243 and is supplied to the buffer 26. Output.
  • a plurality of unit pixels 230 are arranged in a two-dimensional matrix, each receiving light from the outside and storing a plurality of charges corresponding to the amount of received light.
  • a photoelectric conversion element 231 is included.
  • Each unit pixel 230 includes a photoelectric conversion element 231 (photodiode), a charge conversion unit 233, a transfer transistor 234 (first transfer unit), a pixel reset unit 236 (transistor), and a pixel source follower transistor 237 (voltage). Conversion circuit).
  • one or a plurality of photoelectric conversion elements and a transfer transistor for transferring a signal charge from each photoelectric conversion element to the charge conversion unit 233 are referred to as a unit cell. That is, the unit cell includes a set of one or a plurality of photoelectric conversion elements and transfer transistors, and each unit pixel 230 includes one unit cell.
  • a circuit configured by the light receiving unit 23 (photoelectric conversion element 231), the current source 242, the noise removal unit 243, the column source follower buffer 244, and the horizontal scanning unit 245 accumulates charges accumulated in each of the plurality of photoelectric conversion elements 231. Functions as an imaging signal generation unit 240 that generates an imaging signal.
  • the photoelectric conversion element 231 photoelectrically converts incident light into a signal charge amount corresponding to the amount of light and accumulates it.
  • the photoelectric conversion element 231 has a cathode side connected to one end side of the transfer transistor 234 and an anode side connected to the ground GND.
  • the charge conversion unit 233 includes a floating diffusion capacitor (FD), and converts the charge accumulated in the photoelectric conversion element 231 into a voltage.
  • FD floating diffusion capacitor
  • the transfer transistor 234 transfers charge from the photoelectric conversion element 231 to the charge conversion unit 233.
  • the transfer transistor 234 has a gate connected to a signal line to which a drive signal ⁇ T is supplied, and a charge conversion unit 233 connected to the other end.
  • the transfer transistor 234 is turned on when the drive signal ⁇ T is supplied from the vertical scanning unit 241 via the signal line, and transfers the signal charge from the photoelectric conversion element 231 to the charge conversion unit 233.
  • the pixel reset unit 236 (transistor) resets the charge conversion unit 233 to a predetermined potential.
  • the pixel reset unit 236 has one end connected to the power supply voltage VDD, the other end connected to the charge conversion unit 233, and a gate connected to a signal line to which a drive signal ⁇ R is supplied.
  • the driving signal ⁇ R is supplied from the vertical scanning unit 241 via the signal line, the pixel reset unit 236 is turned on, and releases the signal charge accumulated in the charge conversion unit 233 to make the charge conversion unit 233 predetermined. Reset to potential.
  • the pixel source follower transistor 237 (conversion circuit) has one end connected to the power supply voltage VDD, the other end connected to the vertical transfer line 239, and a gate converted into a signal (imaging signal or reset signal) by the charge conversion unit 233. Signal) is input.
  • the drive signal ⁇ T is supplied to the gate of the transfer transistor 234, the pixel source follower transistor 237 reads the charge from the photoelectric conversion element 231, and converts the imaging signal after voltage conversion by the charge conversion unit 233 into the vertical transfer line 239. Forward to.
  • the pixel source follower transistor 237 functions as a conversion circuit that converts charges accumulated in each of the plurality of photoelectric conversion elements into an imaging signal.
  • the current source 242 has one end connected to the vertical transfer line 239, the other end connected to the ground GND, and a bias voltage Vbias1 applied to the gate.
  • the current source 242 drives the unit pixel 230 and reads the output (imaging signal) of the unit pixel 230 to the vertical transfer line 239.
  • a signal (imaging signal) read to the vertical transfer line 239 is input to the noise removing unit 243.
  • the noise removing unit 243 includes a transfer capacitor 252 (AC coupling capacitor) and a clamp switch 253 (transistor).
  • the transfer capacitor 252 has one end connected to the vertical transfer line 239 and the other end connected to the column source follower buffer 244.
  • the clamp switch 253 has one end connected to a signal line to which the clamp voltage Vclp is supplied from the reference voltage generation unit 246, the other end connected between the transfer capacitor 252 and the column source follower buffer 244, and a timing generation at the gate.
  • the drive signal ⁇ VCL is input from the unit 25.
  • the imaging signal input to the noise removing unit 243 includes noise generation.
  • the noise removal unit 243 functions as a noise removal circuit.
  • the noise removal unit 243 turns on the clamp switch 253, and the clamp voltage Vclp supplied from the reference voltage generation unit 246 is transferred to the transfer capacitor 252. It is reset by.
  • the imaging signal from which noise has been removed by the noise removing unit 243 is input to the gate of the column source follower buffer 244.
  • the noise removing unit 243 does not require a sampling capacitor (sampling capacity), it is sufficient that the transfer capacity 252 (AC coupling capacitor) has a capacity sufficient for the input capacity of the column source follower buffer 244. Further, the noise removing unit 243 can reduce the occupied area in the first chip 21 because of the absence of the sampling capacity.
  • One end side of the column source follower buffer 244 is connected to the power supply voltage VDD, the other end side is connected to one end side of the column selection switch 254 (second transfer unit), and an imaging signal is connected to the gate via the noise removing unit 243. Entered.
  • One end of the column selection switch 254 is connected to the other end of the column source follower buffer 244, the other end is connected to the horizontal transfer line 258 (second transfer line), and the gate receives a drive signal (from the horizontal scanning unit 245).
  • a signal line for supplying (column selection pulse) ⁇ HCLK ⁇ N> is connected.
  • the column selection switch 254 is turned on when the drive signal ⁇ HCLK ⁇ N> is supplied from the horizontal scanning unit 245 to the gate, and the signal (imaging signal) of the vertical transfer line 239 of the column ⁇ N> is applied to the horizontal transfer line 258. Transfer (output).
  • the column source follower buffer 244 and the column selection switch 254 function as an output circuit that outputs an imaging signal from the pixel source follower transistor 237.
  • the horizontal reset transistor 256 has one end connected to the horizontal reset voltage Vclr, the other end connected to the horizontal transfer line 258, and a drive signal ⁇ HCLR input from the timing generator 25 to the gate.
  • the horizontal reset transistor 256 is turned on when the drive signal ⁇ HCLR is input to the gate from the timing generator 25 and resets the horizontal transfer line 258.
  • the constant current source 257 has one end connected to the horizontal transfer line 258, the other end connected to the ground GND, and a bias voltage Vbias2 applied to the gate.
  • the constant current source 257 drives the column source follower buffer 244 and reads a signal (imaging signal) from the vertical transfer line 239 to the horizontal transfer line 258.
  • the signal (imaging signal) read to the horizontal transfer line 258 is input to the buffer 26 and held.
  • the reference signal generator 248 is connected to a dedicated vertical transfer line 239a separately from the column of unit pixels 230.
  • the reference signal generation unit 248 includes a circuit that generates a reference signal having a fluctuation component in the same phase as the power supply fluctuation component present in the output signal (imaging signal) formed by the imaging signal generation unit 240.
  • the reference signal generation unit 248 includes a circuit having a structure equivalent to at least one circuit among a plurality of circuits constituting the imaging signal generation unit 240.
  • the reference signal generation unit 248 includes a photoelectric conversion element 231a (dummy photodiode), a charge conversion unit 233a, a transfer transistor 234a, a pixel reset unit 236a, a pixel source follower transistor 237a, a current source 242a, and a noise removal unit. 243a, column source follower buffer 244a, and column selection switch 254a.
  • the photoelectric conversion element 231a has a configuration equivalent to that of the above-described photoelectric conversion element 231, and photoelectrically converts incident light into a signal charge amount corresponding to the amount of light and accumulates the incident light.
  • the photoelectric conversion element 231a has a cathode side connected to one end side of the transfer transistor 234a and an anode side connected to the ground GND.
  • the charge conversion unit 233a has the same configuration as the above-described charge conversion unit 233a, and converts the charge accumulated in the photoelectric conversion element 231a into a voltage.
  • the transfer transistor 234a has the same configuration as the transfer transistor 234 described above, and transfers charges from the photoelectric conversion element 231a to the charge conversion unit 233a.
  • a signal line to which a drive signal ⁇ T is supplied is connected to the gate, and the charge conversion unit 233a is connected to the other end side.
  • the transfer transistor 234a is turned on and transfers the signal charge from the photoelectric conversion element 231a to the charge conversion unit 233a.
  • the pixel reset unit 236a has the same configuration as the pixel reset unit 236 described above, and resets the charge conversion unit 233a to a predetermined potential.
  • the pixel reset unit 236a has one end connected to the power supply voltage VDD, the other end connected to the charge conversion unit 233a, and a gate connected to a signal line to which a drive signal ⁇ R is supplied.
  • the drive signal ⁇ R is supplied from the vertical scanning unit 241 via the signal line, the pixel reset unit 236a is turned on, the signal charge accumulated in the charge conversion unit 233a is released, and the charge conversion unit 233a is set to a predetermined potential. Reset to.
  • the pixel source follower transistor 237a has the same configuration as the pixel source follower transistor 237 described above. One end of the pixel source follower transistor 237a is connected to the power supply voltage VDD, the other end is connected to the vertical transfer line 239a, and a signal (reference signal) whose voltage has been changed by the charge converter 233a is input to the gate.
  • the drive signal ⁇ T is supplied to the gate of the transfer transistor 234a
  • the pixel source follower transistor 237a reads out the charge from the photoelectric conversion element 231a and converts the reference signal after voltage conversion into the charge conversion unit 233a to the vertical transfer line. To 239a.
  • the current source 242a has the same configuration as the current source 242 described above.
  • the current source 242a has one end connected to the vertical transfer line 239a, the other end connected to the ground GND, and a bias voltage Vbias1 applied to the gate.
  • the current source 242a drives the photoelectric conversion element 231a and reads the output (reference signal) of the photoelectric conversion element 231a to the vertical transfer line 239a.
  • the signal (reference signal) read to the vertical transfer line 239a is input to the noise removing unit 243a.
  • the noise removing unit 243a has the same configuration as the above-described noise removing unit 243, and includes a transfer capacitor 252a (AC coupling capacitor) and a clamp switch 253a (transistor).
  • the transfer capacitor 252a has one end connected to the vertical transfer line 239a and the other end connected to the column source follower buffer 244a.
  • One end side of the clamp switch 253a is connected to a signal line to which the clamp voltage Vclp is supplied from the reference voltage generation unit 246, the other end side is connected between the transfer capacitor 252a and the column source follower buffer 244a, and a timing is generated at the gate.
  • the drive signal ⁇ VCL is input from the unit 25. Note that the reference signal input to the noise removing unit 243a includes a noise component.
  • the noise removal unit 243a turns on the clamp switch 253a and the transfer capacitor 252a is supplied with the clamp voltage Vclp supplied from the reference voltage generation unit 246. It is reset by.
  • the reference signal from which noise has been removed by the noise removing unit 243a is input to the gate of the column source follower buffer 244a.
  • the column source follower buffer 244a has the same configuration as the column source follower buffer 244 described above. One end of the column source follower buffer 244a is connected to the power supply voltage VDD, the other end is connected to one end of the column selection switch 254a, and a reference signal is input to the gate via the noise removing unit 243a.
  • the column selection switch 254a has the same configuration as the column selection switch 254 described above. One end of the column selection switch 254a is connected to the other end of the column source follower buffer 244a, the other end is connected to the horizontal transfer line 258a, and the gate is supplied with a drive signal ⁇ HCLK ⁇ N> from the horizontal scanning unit 245. Signal lines are connected. When the drive signal ⁇ HCLK ⁇ N> is supplied from the horizontal scanning unit 245 to the gate, the column selection switch 254a is turned on and transfers the signal (reference signal) of the vertical transfer line 239a to the horizontal transfer line 258a.
  • the constant current source 257a has the same configuration as the constant current source 257 described above.
  • the constant current source 257a has one end connected to the horizontal transfer line 258a, the other end connected to the ground GND, and a bias voltage Vbias2 applied to the gate.
  • the constant current source 257a drives the column source follower buffer 244a and reads the reference signal from the vertical transfer line 239a to the horizontal transfer line 258a.
  • the reference signal read to the horizontal transfer line 258a is input to the buffer 26 and held.
  • the reference signal generation unit 248 includes an element or circuit having a structure equivalent to at least one of a plurality of circuits or elements included in the imaging signal generation unit 240.
  • the reference signal generation unit 248 includes the photoelectric conversion element 231, the charge conversion unit 233, the transfer transistor 234, the pixel reset unit 236, the pixel source follower transistor 237, the current source 242, and noise that form the imaging signal generation unit 240.
  • the removal unit 243, the column source follower buffer 244, and the column selection switch 254 elements or circuits having an equivalent structure, such as a photoelectric conversion element 231a, a charge conversion unit 233a, a transfer transistor 234a, a pixel reset unit 236a, and a pixel source follower transistor 237a.
  • the reference voltage generation unit 246 includes a resistance voltage dividing circuit including two resistors 291 and 292, a switch 293 driven by a drive signal ⁇ VSH, a sample capacitor 294, an operational amplifier 295, an operational amplifier 296, an operational amplifier 297, including.
  • the reference voltage generation unit 246 generates the reference signal voltage Vfd_H from the power supply voltage VDD and the clamp voltage Vclp of the noise removal unit 243 at the timing when the drive signal ⁇ VSH is driven by driving the switch 293.
  • the buffer 26 individually holds the imaging signal input from the horizontal transfer line 258 and the reference signal (Vref) input from the horizontal transfer line 258a, and outputs the signal (drive signal ⁇ MUXSEL) input from the timing generation unit 25. Based on this, the imaging signal and the reference signal are output to the second chip 22 by sequentially switching.
  • the buffer 26 includes a first sample hold unit 261, a second sample hold unit 262, a multiplexer 263, and an output buffer 31.
  • the first sample hold unit 261 includes a first buffer 261a, a first sample hold switch 261b, a first sample capacitor 261c, and a first operational amplifier 261d.
  • the first buffer 261a has a horizontal transfer line 258 connected to the input side and a first sample hold switch 261b connected to the output side.
  • the first buffer 261a receives an imaging signal and a horizontal reset voltage (Vclr) via a horizontal transfer line 258.
  • the first sample hold switch 261b has one end connected to the output side of the first buffer 261a, the other end connected to the input side (+ side terminal) of the first operational amplifier 261d, and the gate supplied with the drive signal ⁇ VSH. A signal line is connected.
  • the first sample capacitor 261c has one end connected to the other end of the first sample hold switch 261b and the other end connected to the ground GND.
  • the first operational amplifier 261d has an input side (+ side terminal) connected to the other end side of the first sample hold switch 261b and an output side connected to the multiplexer 263.
  • the output of the first operational amplifier 261d is input to the inverting input terminal ( ⁇ terminal) of the first operational amplifier 261d via the resistor R1.
  • the reference signal voltage Vfd_H is input from the reference voltage generator 246 to the inverting input terminal ( ⁇ terminal) of the first operational amplifier 261d via the resistor R2.
  • the first sample hold unit 261 configured as described above holds the voltage immediately before the first sample hold switch 261b is turned on in the first sample capacitor 261c, and the first sample hold switch 261b is turned off. During this time, the voltage held in the first sample capacitor 261c is output to the multiplexer 263.
  • the second sample hold unit 262 includes a second buffer 262a, a second sample hold switch 262b, a second sample capacitor 262c, and a second operational amplifier 262d.
  • the second buffer 262a has a horizontal transfer line 258a connected to the input side and a second sample hold switch 262b connected to the output side.
  • the reference signal is input to the second buffer 262a via the horizontal transfer line 258a.
  • the second sample hold switch 262b has one end connected to the output side of the second buffer 262a, the other end connected to the input side (+ side terminal) of the second operational amplifier 262d, and the gate supplied with the drive signal ⁇ VSH. A signal line is connected.
  • the second sample capacitor 262c has one end connected to the other end of the second sample hold switch 262b and the other end connected to the ground GND.
  • the second operational amplifier 262d has an input side (+ side terminal) connected to the other end side of the second sample hold switch 262b and an output side connected to the multiplexer 263.
  • the output of the second operational amplifier 262d is input to the inverting input terminal ( ⁇ side terminal) of the second operational amplifier 262d via the resistor R1.
  • the reference signal voltage Vfd_H is input from the reference voltage generation unit 246 to the inverting input terminal ( ⁇ terminal) of the second operational amplifier 262d via the resistor R2.
  • the second sample hold unit 262 configured as described above holds the voltage immediately before the second sample hold switch 262b is turned on in the second sample capacitor 262c, and the second sample hold switch 262b is turned off. During this time, the voltage held in the second sample capacitor 262 c is output to the multiplexer 263.
  • the multiplexer 263 switches between the imaging signal input from the first sample hold unit 261 and the reference signal input from the second sample hold unit 262 based on the drive signal ⁇ MUXSEL input from the timing generation unit 25 to output the buffer 31. Output to.
  • the output buffer 31 amplifies the noise-removed imaging signal and reference signal (reference voltage Vref) as necessary, and alternately outputs the amplified signal to the second chip 22.
  • the second chip 22 transmits, via the transmission cable 3, the imaging signal from which the noise component has been removed and the reference signal having a fluctuation component in phase with the imaging signal to the connector unit 5.
  • FIG. 5 is a timing chart showing drive signals of the imaging unit 20.
  • the process from reading out signals from the unit pixels 230 in the rows ⁇ 0> and ⁇ 1> of the light receiving unit 23 to outputting them from the output buffer 31 will be described.
  • the unit pixel 230 includes only the photoelectric conversion element 231.
  • the operation for one video signal line shown in the timing chart is repeated by the number of photoelectric conversion elements 231 included in the unit pixel 230.
  • the drive signals ⁇ R, ⁇ T, ⁇ VCL, ⁇ HCLK, ⁇ HCLR, and the output signal Vout are shown in order from the top. 5 exemplifies the case where the rows ⁇ M> are ⁇ 0> and ⁇ 1> for the drive signals ⁇ R and ⁇ T, and the column ⁇ N> is ⁇ 0>, ⁇ 1>, and ⁇ 1 for the drive signal ⁇ HCLK. 2> is illustrated.
  • the clamp switch 253 is turned on (drive signal ⁇ VCL is High), the pixel reset unit 236 is turned on in a pulse state (pulse drive signal ⁇ R ⁇ 0> is High), and the transfer transistor 234 is turned on.
  • the gate of the column source follower buffer 244 becomes the voltage of the clamp voltage Vclp.
  • the clamp voltage Vclp is determined at the falling timing of the drive signal ⁇ VSH, and the reference voltage Vref is also determined at this timing.
  • the transfer transistor 234 is turned on in a pulse shape (the pulse-like drive signal ⁇ T ⁇ 0> is high), whereby the charge conversion unit 233 is turned on.
  • a signal obtained by converting the charge photoelectrically converted by the photoelectric conversion element 231 is read out to the vertical transfer line 239.
  • the imaging signal voltage-converted by the charge conversion unit 233 is transferred to the vertical transfer line 239.
  • the imaging signal (optical signal) from which the noise signal has been subtracted is output to the gate of the column source follower buffer 244 via the transfer capacitor 252.
  • the signal output to the gate of the column source follower buffer 244 is a signal sampled with reference to the clamp voltage Vclp.
  • the horizontal reset transistor 256 After sampling the imaging signal based on the clamp voltage Vclp, the horizontal reset transistor 256 is turned off (the drive signal ⁇ HCLR is Low), and the reset of the horizontal transfer line 258 is released.
  • the column selection switch 254 of the column ⁇ 0> is turned on (the pulsed drive signal ⁇ HCLK ⁇ 0> is High), thereby transferring the imaging signal to the horizontal transfer line 258.
  • the imaging signal is sampled in the first sample capacitor 261c by turning on the first sample hold switch 261b in a pulse form (the pulse drive signal ⁇ HSH is High).
  • a low-level pulsed drive signal ⁇ MUXSEL (see FIG. 4) is applied to the multiplexer 263, and the imaging signal sampled in the first sample capacitor 261 c is output to the output buffer 31.
  • the horizontal reset transistor 256 is turned on (the pulsed drive signal ⁇ HCLR is High), and the horizontal transfer line 258 is reset again.
  • a high-level pulsed drive signal ⁇ MUXSEL (see FIG. 4) is applied to the multiplexer 263, and a reference signal having a fluctuation component in phase with the imaging signal generated by the reference signal generation unit 248 is output to the output buffer 31.
  • the horizontal reset transistor 256 is turned off (the drive signal ⁇ HCLR is Low), the reset of the reset horizontal transfer line 258 is released, and the column selection switch 254 of the next column is turned on (the drive signal ⁇ HCLK ⁇ 1> is The image pickup signal is transferred to the horizontal transfer line 258 by High).
  • the image pickup signal is sampled in the first sample capacitor 261c by turning on the first sample hold switch 261b in a pulsed manner (the pulsed drive signal ⁇ HSH (see FIG. 4) is High). Then, the horizontal reset transistor 256 is turned on (the drive signal ⁇ HCLR is High), the horizontal transfer line 258 is reset again, and in synchronization with the pulse of the horizontal reset transistor 256, a low-level pulsed drive signal ⁇ MUXSEL is sent to the multiplexer 263. (See FIG. 4) is applied, and the sampled imaging signal is output to the output buffer 31.
  • the drive signal ⁇ VSH and the drive signal ⁇ VCL are set to the high level, and then the transfer of the image pickup signal in the row ⁇ 0> is finished, and the next row ⁇ 1 The transfer of the imaging signal of> is started.
  • the imaging signal and the reference signal having a fluctuation component in phase with the imaging signal are alternately output to the output buffer 31. Is output from.
  • an imaging signal for one frame is output.
  • an imaging signal and a reference signal having a fluctuation component in phase with the imaging signal can be alternately output for each pixel.
  • a reference signal reference voltage Vref
  • Vref reference voltage
  • the first embodiment it is possible to suppress the difference in output voltage difference (PVT fluctuation: Process Voltage Temperature) between the output level of the imaging signal in the dark and the reference signal, thereby improving the yield of the imaging device. Can be made.
  • PVT fluctuation Process Voltage Temperature
  • RSRP Power Supply Rejection Ratio
  • the imaging device according to the second embodiment is different only in the configuration of the imaging device (imaging unit 20) according to the first embodiment described above.
  • the light receiving unit of the imaging element according to the second embodiment includes two photoelectric conversion elements, and these two photoelectric conversion elements are used as unit pixels.
  • the photoelectric conversion element as a dummy pixel is omitted. Therefore, in the following, only the configuration of the imaging element (imaging unit) according to the second embodiment will be described.
  • symbol is attached
  • FIG. 6 is a block diagram illustrating a detailed configuration of the first chip of the imaging unit according to the second embodiment.
  • FIG. 7 is a circuit diagram illustrating a detailed configuration of the first chip of the imaging unit according to the second embodiment.
  • the first chip 21a (imaging device) is replaced with the light receiving unit 23a, the buffer 26, the reference voltage generating unit 246, and the reference signal generating unit 248, respectively.
  • 26a a reference voltage generator 246a, and a reference signal generator 248a.
  • each unit pixel 230a includes a photoelectric conversion element 231, a photoelectric conversion element 232, a charge conversion unit 233, a transfer transistor 234, a transfer transistor 235, a pixel reset unit 236, a pixel source follower transistor 237, and a pixel output switch 238 (signals). Output section).
  • a unit cell includes a set of one or a plurality of photoelectric conversion elements and transfer transistors, and each unit pixel 230a includes one unit cell.
  • the photoelectric conversion element 232 photoelectrically converts incident light into a signal charge amount corresponding to the amount of light and accumulates it.
  • the cathode side of the photoelectric conversion element 232 is connected to one end side of the transfer transistor 235, and the anode side is connected to the ground VDD.
  • the transfer transistor 235 transfers charges from the photoelectric conversion element 232 to the charge conversion unit 233.
  • a signal line to which pulsed drive signals (row selection pulses) ⁇ T 1 and ⁇ T 2 are supplied is connected to the gate of the transfer transistor 235, and the other end side is connected to the charge conversion unit 233.
  • the transfer transistor 235 turns on the transfer transistor 235, and the signal charge is transferred from the photoelectric conversion element 232 to the charge conversion unit 233. Forward.
  • the reference signal generator 248a is connected to a dedicated vertical transfer line 239a separately from the column of unit pixels 230a.
  • the reference signal generation unit 248a includes a circuit that generates a reference signal having a fluctuation component having the same phase as the power supply fluctuation component present in the output signal (imaging signal) formed by the imaging signal generation unit 240a.
  • the reference signal generation unit 248a includes a circuit having a structure equivalent to at least one circuit among a plurality of circuits constituting the video signal system circuit.
  • the reference signal generation unit 248a includes a pixel source follower transistor 237b, a current source 242a, a noise removal unit 243a, a column source follower buffer 244a, and a column selection switch 254a.
  • the pixel source follower transistor 237b has the same configuration as the pixel source follower transistor 237 described above. One end of the pixel source follower transistor 237b is connected to the power supply voltage VDD, the other end is connected to the vertical transfer line 239a, and the reference signal voltage Vfd_H is input to the gate from the reference voltage generation unit 246a.
  • the reference voltage generation unit 246a includes a resistance voltage dividing circuit including two resistors 291 and 292, a switch 293 driven by a drive signal ⁇ VSH, a sample capacitor 294, an operational amplifier 295, and an operational amplifier 296.
  • the reference voltage generation unit 246a generates the reference signal voltage Vfd_H from the power supply voltage VDD and the clamp voltage Vclp of the noise removal unit 243 at the timing when the drive signal ⁇ VSH is driven by driving the switch 293.
  • the buffer 26a individually holds the imaging signal input from the horizontal transfer line 258 and the reference signal input from the horizontal transfer line 258a, and based on the signal (drive signal ⁇ MUXSEL) input from the timing generation unit 25, The imaging signal and the reference signal are output to the second chip 22 by sequentially switching.
  • the buffer 26a includes a sample hold switch 261e, a sample capacitor 261f, an operational amplifier 261g, a multiplexer 263a, and an output buffer 31.
  • One end of the sample hold switch 261e is connected to the horizontal transfer line 258, the other end is connected to the input side (+ side terminal) of the first operational amplifier 261g, and the signal line to which the drive signal ⁇ VSH is supplied is connected to the gate.
  • the sample capacitor 261f has one end connected to the other end of the sample hold switch 261e and the other end connected to the ground GND.
  • the sample capacitor 261f holds the voltage immediately before the sample hold switch 261e is turned on. While the sample hold switch 261e is in the off state, the sample capacitor 261f holds the voltage held immediately before the sample hold switch 261e is turned on. Output to the multiplexer 263a.
  • the operational amplifier 261g has an input side (+ side terminal) connected to the other end side of the sample hold switch 261e and an output side connected to the multiplexer 263a.
  • the output of the operational amplifier 261g is input to the inverting input terminal ( ⁇ terminal) of the operational amplifier 261g via the resistor R1.
  • the reference signal reference voltage Vref
  • the reference signal generation unit 248a is input from the reference signal generation unit 248a to the inverting input terminal ( ⁇ side terminal) of the operational amplifier 261g via the resistor R2.
  • the multiplexer 263a Based on the drive signal ⁇ MUXSEL input from the timing generator 25, the multiplexer 263a receives the imaging signal input from the operational amplifier 261g and the reference signal (reference voltage Vref) input from the reference signal generator 248a via the horizontal transfer line 258a. ) And output to the output buffer 31.
  • the first chip 21a of the imaging unit 20 configured as described above performs the same operation as that of the first embodiment described above, and alternately outputs an imaging signal and a reference signal (reference voltage Vref) for each pixel. To 31. Thereby, since the reference signal (reference voltage Vref) including the same power supply ripple as the power supply ripple superimposed on the imaging signal output from the imaging signal generation unit 240a can be output from the reference signal generation unit 248a alternately. Ripple noise superimposed during signal transmission can be effectively removed by a post-stage circuit after the multiplexer 263a, for example, a correlated double sampling circuit provided in the connector unit 5.
  • the video signal and the reference signal can be alternately output for each pixel.
  • the reference signal reference voltage Vref
  • the subsequent stage circuit after the multiplexer 263a for example, the correlated double sampling circuit provided in the connector unit 5, can effectively remove the ripple noise superimposed during signal transmission, so that deterioration of image quality can be prevented.
  • the reference signal generation unit 248a includes only the pixel source follower transistor 237b, the current source 242a, the noise removal unit 243a, and the column source follower buffer 244a, and the photoelectric conversion element 231a is omitted. Therefore, the area of the first chip 21a can be reduced as compared with the first embodiment described above.
  • the reference signal generation unit only needs to have at least an output circuit having a structure equivalent to the output circuit.
  • the reference signal generation unit may include the column source follower buffer 244 and the column selection switch 254 described above in the first and second embodiments.
  • the present invention can include various embodiments not described herein, and various design changes and the like can be made within the scope of the technical idea specified by the claims. Is possible.

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Surgery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Biophysics (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Animal Behavior & Ethology (AREA)
  • Pathology (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Endoscopes (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Studio Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　画像信号に重畳された電源の同相揺らぎ成分を除去することができる撮像素子、撮像装置、内視鏡および内視鏡システムを提供する。第１チップ２１は、二次元マトリクス状に配置され、各々が外部から光を受光し、受光量に応じた電荷を蓄積する複数の光電変換素子を有する受光部２３と、複数の光電変換素子の各々で蓄積された電荷を電圧に変換して撮像信号を生成する撮像信号生成部２４０と、撮像信号生成部２４０によって生成された撮像信号と同相の揺らぎ成分を持つ基準信号を生成する基準信号生成部２４８と、を備える。

Description

撮像素子、撮像装置、内視鏡および内視鏡システム
　本発明は、被写体を撮像して該被写体の画像データを生成する撮像素子、撮像装置、内視鏡および内視鏡システムに関する。
　従来、ＣＭＯＳ（Complementary　Metal-Oxide　Semiconductor）イメージセンサ等の撮像素子は、行単位で転送した画像信号をサンプルホールド回路で保持し、列読み出し回路により１画素毎に水平出力信号線へ順次出力し画像信号の読み出しを行う。このような撮像素子において、撮像素子内に基準電圧信号を生成する基準電圧発生器を設け、撮像素子の外部に設けられたアナログ・フロント・エンド回路（以下、「ＡＦＥ回路」という）を用いて、基準電圧信号と画像信号との差分を取ることによって、撮像素子の固定パターンノイズを低減する技術が知られている（特許文献１参照）。
特開２００７－１５９１１５号公報
　しかしながら、上述した特許文献１では、撮像素子からの画像信号に、電源の同相揺らぎ成分（リップル成分）が重畳している場合、ＡＦＥ回路で画像信号に重畳された電源の同相揺らぎ成分を除去することができないため、画質が劣化してしまうという問題点があった。
　本発明は、上記に鑑みてなされたものであって、画質の劣化を防止することができる撮像素子、撮像装置、内視鏡および内視鏡システムを提供することを目的とする。
　上述した課題を解決し、目的を達成するために、本発明に係る撮像素子は、二次元マトリクス状に配置され、各々が外部から光を受光し、受光量に応じた電荷を蓄積する複数の光電変換素子と、前記複数の光電変換素子の各々で蓄積された電荷を電圧に変換して撮像信号を生成する撮像信号生成部と、前記撮像信号生成部によって生成された前記撮像信号と同相の揺らぎ成分を持つ基準信号を生成する基準信号生成部と、を備えたことを特徴とする。
　また、本発明に係る撮像素子は、上記発明において、前記撮像信号生成部は、複数の回路を用いて構成され、前記基準信号生成部は、前記光電変換素子および前記複数の回路のうち少なくとも１つと等価な構造の素子または回路を有することを特徴とする。
　また、本発明に係る撮像素子は、上記発明において、前記撮像信号生成部は、前記複数の光電変換素子の各々で蓄積された電荷を前記撮像信号に変換する変換回路と、前記撮像信号に含まれるノイズ成分を除去するノイズ除去回路と、前記電圧変換回路から前記撮像信号を出力する出力回路と、を有し、前記基準信号生成部は、前記光電変換素子、前記変換回路、前記ノイズ除去回路および前記出力回路のうち少なくとも１つと等価な構造の素子または回路を有することを特徴とする。
　また、本発明に係る撮像素子は、上記発明において、前記基準信号生成部は、前記変換回路と等価な構造の変換回路を有することを特徴とする。
　また、本発明に係る撮像素子は、上記発明において、前記基準信号生成部は、前記光電変換素子と等価な構造の光電変換素子を有することを特徴とする。
　また、本発明に係る撮像素子は、上記発明において、前記基準信号生成部は、前記変換回路、前記ノイズ除去回路および前記出力回路の各々と等価な構造の回路を有することを特徴とする。
　また、本発明に係る撮像素子は、上記発明において、前記基準信号生成部は、前記出力回路と等価な構造の出力回路を有することを特徴とする。
　また、本発明に係る撮像素子は、上記発明において、前記変換回路は、少なくとも、前記光電変換素子から電荷を前記撮像信号に変換する画素ソースフォロア回路を有することを特徴とする。
　また、本発明に係る撮像装置は、上記の撮像素子を備えたことを特徴とする。
　また、本発明に係る内視鏡は、上記の撮像装置を、挿入部の先端側に備えることを特徴とする。
　また、本発明に係る内視鏡システムは、上記の内視鏡と、前記撮像信号と前記基準信号とを用いて画像信号に変換する処理装置と、を備えたことを特徴とする。
　本発明によれば、画質の劣化を防止することができるという効果を奏する。
図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す図である。 図２は、本発明の実施の形態１に係る内視鏡システムの要部の機能を示すブロック図である。 図３は、本発明の実施の形態１に係る内視鏡システムにおける撮像部の第１チップの詳細な構成を示すブロック図である。 図４は、本発明の実施の形態１に係る内視鏡システムにおける撮像部の第１チップの構成を示す回路図である。 図５は、本発明の実施の形態１に係る内視鏡システムにおける撮像部の駆動信号を示すタイミングチャートである。 図６は、本発明の実施の形態２に係る内視鏡システムにおける撮像部の第１チップの詳細な構成を示すブロック図である。 図７は、本発明の実施の形態２に係る内視鏡システムにおける撮像部の第１チップの構成を示す回路図である。
　以下、本発明を実施するための形態（以下、「実施の形態」という）として、撮像装置を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付して説明する。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。
（実施の形態１）
　〔内視鏡システムの構成〕
　図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す図である。図１に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ６（処理装置）と、表示装置７と、光源装置８と、を備える。
　内視鏡２は、伝送ケーブル３の一部である挿入部１００を被検体の体腔内に挿入することによって被検体の体内画像を撮像して撮像信号（画像データ）をプロセッサ６へ出力する。また、内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端１０１側に、体内画像の撮像を行う撮像部２０（撮像装置）が設けられ、挿入部１００の基端１０２側に、内視鏡２に対する各種操作を受け付ける操作部４が接続される。撮像部２０は、伝送ケーブル３により、操作部４を介してコネクタ部５に接続される。撮像部２０が撮像した画像の撮像信号は、例えば、数ｍの長さを有する伝送ケーブル３を通り、コネクタ部５に出力される。
　コネクタ部５は、内視鏡２、プロセッサ６および光源装置８に接続され、接続された内視鏡２が出力する撮像信号に所定の信号処理を施すとともに、撮像信号をアナログ信号からデジタル信号に変換（Ａ／Ｄ変換）して画像信号としてプロセッサ６へ出力する。
　プロセッサ６は、コネクタ部５から出力される画像信号に所定の画像処理を施すとともに、内視鏡システム１全体を統括的に制御する。なお、本実施の形態１では、プロセッサ６が処理装置として機能する。
　表示装置７は、プロセッサ６が画像処理を施した画像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。
　光源装置８は、例えばハロゲンランプや白色ＬＥＤ（Light　Emitting　Diode）等を用いて構成され、コネクタ部５、伝送ケーブル３を経由して内視鏡２の挿入部１００の先端１０１側から被写体へ向けて照明光を照射する。
　図２は、内視鏡システム１の要部の機能を示すブロック図である。図２を参照して、内視鏡システム１の各部構成の詳細および内視鏡システム１内の電気信号の経路を説明する。
　図２に示すように、撮像部２０は、第１チップ２１（撮像素子）と、第２チップ２２と、を備える。
　第１チップ２１は、複数の単位画素が行列方向に２次元マトリクス状に配置される受光部２３と、受光部２３で光電変換された撮像信号を読み出す読み出し部２４と、コネクタ部５から入力された基準クロック信号および同期信号に基づきタイミング信号を生成して読み出し部２４に出力するタイミング生成部２５と、読み出し部２４が受光部２３から読み出した撮像信号および基準信号を一時的に保持するバッファ２６と、を有する。なお、第１チップ２１のより詳細な構成については、図３を参照して後述する。
　第２チップ２２は、伝送ケーブル３およびコネクタ部５を介して、第１チップ２１から出力される撮像信号をプロセッサ６へ送信する送信部として機能するバッファ２７を有する。なお、第１チップ２１と第２チップ２２に搭載される回路の組み合わせは設定の都合に合わせて適宜変更可能である。
　また、撮像部２０は、伝送ケーブル３を介してプロセッサ６内の電源部６１で生成された電源電圧ＶＤＤをグランドＧＮＤとともに受け取る。撮像部２０に供給される電源電圧ＶＤＤとグランドＧＮＤとの間には、電源安定用のコンデンサＣ１００が設けられている。
　コネクタ部５は、アナログ・フロント・エンド部５１（以下、「ＡＦＥ部５１」という）と、撮像信号処理部５２と、駆動信号生成部５３と、を有する。コネクタ部５は、内視鏡２（撮像部２０）とプロセッサ６とを電気的に接続し、電気信号を中継する中継処理部として機能する。コネクタ部５と撮像部２０は、伝送ケーブル３で接続され、コネクタ部５とプロセッサ６とは、コイルケーブルにより接続される。また、コネクタ部５は、光源装置８にも接続されている。
　ＡＦＥ部５１は、撮像部２０から伝送された撮像信号を受信し、抵抗などの受動素子でインピーダンスマッチングを行った後、コンデンサで交流成分をとりだし、分圧抵抗で動作点を決定する。ＡＦＥ部５１は、撮像部２０から伝送されたアナログの撮像信号にＡ／Ｄ変換を行ってデジタルの撮像信号として撮像信号処理部５２へ出力する。
　撮像信号処理部５２は、ＡＦＥ部５１から入力されるデジタルの撮像信号に対して、縦ライン除去やノイズ除去等の所定の信号処理を行ってプロセッサ６へ出力する。撮像信号処理部５２は、例えばＦＰＧＡ（Field　Programmable　Gate　Array）を用いて構成される。
　駆動信号生成部５３は、プロセッサ６から供給され、内視鏡２の各構成部の動作の基準となる基準クロック信号（例えば、２７ＭＨｚのクロック信号）に基づいて、各フレームのスタート位置を表す同期信号を生成して、基準クロック信号とともに、伝送ケーブル３を介して撮像部２０のタイミング生成部２５へ出力する。ここで、駆動信号生成部５３が生成する同期信号は、水平同期信号と垂直同期信号とを含む。
　プロセッサ６は、内視鏡システム１の全体を統括的に制御する制御装置である。プロセッサ６は、電源部６１と、画像信号処理部６２と、クロック生成部６３と、を備える。
　電源部６１は、電源電圧ＶＤＤを生成し、この生成した電源電圧ＶＤＤをグランドＧＮＤとともに、コネクタ部５および伝送ケーブル３を介して、撮像部２０に供給する。
　画像信号処理部６２は、撮像信号処理部５２で信号処理が施されたデジタルの撮像信号に対して、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、フォーマット変換処理等の画像処理を行って画像信号に変換し、この画像信号を表示装置７へ出力する。
　クロック生成部６３は、内視鏡システム１の各構成部の動作の基準となる基準クロック信号を生成し、この基準クロック信号を駆動信号生成部５３へ出力する。
　表示装置７は、画像信号処理部６２から入力される画像信号に基づいて、撮像部２０が撮像した画像を表示する。表示装置７は、液晶や有機ＥＬ（Electro　Luminescence）等の表示パネル等を用いて構成される。
　〔第１チップの構成〕
　次に、上述した第１チップ２１の詳細な構成について説明する。
　図３は、図２に示す第１チップ２１の詳細な構成を示すブロック図である。図４は、第１チップ２１の構成を示す回路図である。
　図３および図４に示すように、第１チップ２１は、受光部２３と、読み出し部２４（駆動部）と、タイミング生成部２５と、バッファ２６と、ヒステリシス部２８と、を有する。
　ヒステリシス部２８は、伝送ケーブル３を介して入力された基準クロック信号および同期信号の波形整形を行い、この波形整形を行った基準クロック信号および同期信号をタイミング生成部２５へ出力する。
　タイミング生成部２５は、ヒステリシス部２８から入力された基準クロック信号および同期信号に基づいて、各種の駆動信号を生成し、後述する読み出し部２４の垂直走査部２４１（行選択回路）と、ノイズ除去部２４３と、水平走査部２４５、後述する基準信号生成部２４８のノイズ除去部２４３ａ、後述するバッファ２６のマルチプレクサ２６３へ出力する。
　読み出し部２４は、後述する受光部２３の複数の画素の各々から出力される撮像信号および基準信号生成部２４８から出力される基準信号をそれぞれ異なる期間に転送する。
　ここで、読み出し部２４の詳細な構成について説明する。読み出し部２４は、垂直走査部２４１（行選択回路）と、電流源２４２と、ノイズ除去部２４３（ノイズ除去回路）と、列ソースフォロアバッファ２４４と、水平走査部２４５と、基準電圧生成部２４６と、基準信号生成部２４８と、を含む。
　垂直走査部２４１は、タイミング生成部２５から入力される駆動信号（φＴ，φＲ等）に基づいて、受光部２３の選択された行＜Ｍ＞（Ｍ＝０，１，２…，ｍ－１，ｍ）に行選択パルスφＴ＜Ｍ＞およびφＲ＜Ｍ＞を印可して、受光部２３の各単位画素２３０を電流源２４２で駆動することによって、撮像信号および画素リセット時のノイズ信号を垂直転送線２３９（第１の転送線）に転送し、ノイズ除去部２４３および後述する基準信号生成部２４８のノイズ除去部２４３ａに出力する。
　ノイズ除去部２４３は、各単位画素２３０の出力ばらつきと、画素リセット時のノイズ信号とを除去し、各単位画素２３０で光電変換された撮像信号を出力する。なお、ノイズ除去部２４３の詳細は、後述する。
　水平走査部２４５は、タイミング生成部２５から供給される駆動信号（φＨＣＬＫ）に基づいて、受光部２３の選択された列＜Ｎ＞（Ｎ＝０，１，２…，ｎ－１，ｎ）に列選択パルスφＨＣＬＫ（Ｎ）を印可し、各単位画素２３０で光電変換された撮像信号を、ノイズ除去部２４３を介して水平転送線２５８（第２の転送線）に転送し、バッファ２６に出力する。
　第１チップ２１の受光部２３には、多数の単位画素２３０（光電変換部）が二次元マトリクス状に配列され、各々が外部から光を受光し、受光量に応じた電荷を蓄積する複数の光電変換素子２３１を有する。各単位画素２３０は、光電変換素子２３１（フォトダイオード）と、電荷変換部２３３と、転送トランジスタ２３４（第１の転送部）と、画素リセット部２３６（トランジスタ）と、画素ソースフォロアトランジスタ２３７（電圧変換回路）と、を含む。なお、本実施の形態１では、１または複数の光電変換素子と、それぞれの光電変換素子から信号電荷を電荷変換部２３３に転送するための転送トランジスタとを単位セルと呼ぶ。即ち、単位セルには、１または複数の光電変換素子と転送トランジスタとの組みが含まれ、各単位画素２３０には、１つの単位セルが含まれる。また、受光部２３（光電変換素子２３１）、電流源２４２、ノイズ除去部２４３、列ソースフォロアバッファ２４４および水平走査部２４５で構成される回路が複数の光電変換素子２３１の各々で蓄積された電荷を電圧に変換して撮像信号を生成する撮像信号生成部２４０として機能する。
　光電変換素子２３１は、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子２３１は、カソード側が転送トランジスタ２３４の一端側に接続され、アノード側がグランドＧＮＤに接続される。
　電荷変換部２３３は、浮遊拡散容量（ＦＤ）からなり、光電変換素子２３１で蓄積された電荷を電圧に変換する。
　転送トランジスタ２３４は、光電変換素子２３１から電荷変換部２３３に電荷を転送する。転送トランジスタ２３４は、ゲートに駆動信号φＴが供給される信号線が接続され、他端側に電荷変換部２３３が接続される。転送トランジスタ２３４は、垂直走査部２４１から信号線を介して駆動信号φＴが供給されると、オン状態となり、光電変換素子２３１から電荷変換部２３３に信号電荷を転送する。
　画素リセット部２３６（トランジスタ）は、電荷変換部２３３を所定電位にリセットする。画素リセット部２３６は、一端側が電源電圧ＶＤＤに接続され、他端側が電荷変換部２３３に接続され、ゲートには駆動信号φＲが供給される信号線が接続される。画素リセット部２３６は、垂直走査部２４１から信号線を介して駆動信号φＲが供給されると、オン状態となり、電荷変換部２３３に蓄積された信号電荷を放出させて、電荷変換部２３３を所定電位にリセットする。
　画素ソースフォロアトランジスタ２３７（変換回路）は、一端側が電源電圧ＶＤＤに接続され、他端側が垂直転送線２３９に接続され、ゲートには電荷変換部２３３で電圧変換された信号（撮像信号またはリセット時の信号）が入力される。画素ソースフォロアトランジスタ２３７は、転送トランジスタ２３４のゲートに駆動信号φＴが供給されると、光電変換素子２３１から電荷を読み出し、電荷変換部２３３にて電圧変換された後の撮像信号を垂直転送線２３９へ転送する。なお、本実施の形態１では、画素ソースフォロアトランジスタ２３７が複数の光電変換素子の各々で蓄積された電荷を撮像信号に変換する変換回路として機能する。
　電流源２４２は、一端側が垂直転送線２３９に接続され、他端側がグランドＧＮＤに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ１が印加される。電流源２４２は、単位画素２３０を駆動し、単位画素２３０の出力（撮像信号）を垂直転送線２３９へ読み出す。垂直転送線２３９へ読み出された信号（撮像信号）は、ノイズ除去部２４３に入力される。
　ノイズ除去部２４３は、転送容量２５２（ＡＣ結合コンデンサ）と、クランプスイッチ２５３（トランジスタ）と、を含む。転送容量２５２は、一端側が垂直転送線２３９に接続され、他端側が列ソースフォロアバッファ２４４に接続される。クランプスイッチ２５３は、一端側が基準電圧生成部２４６からクランプ電圧Ｖｃｌｐが供給される信号線に接続され、他端側が転送容量２５２と列ソースフォロアバッファ２４４との間に接続され、ゲートにはタイミング生成部２５から駆動信号φＶＣＬが入力される。なお、ノイズ除去部２４３に入力される撮像信号には、ノイズ生成が含まれる。また、本実施の形態１では、ノイズ除去部２４３がノイズ除去回路として機能する。
　ノイズ除去部２４３は、タイミング生成部２５から駆動信号φＶＣＬがクランプスイッチ２５３のゲートに入力されると、クランプスイッチ２５３がオン状態となり、転送容量２５２が基準電圧生成部２４６から供給されるクランプ電圧Ｖｃｌｐによりリセットされる。ノイズ除去部２４３でノイズ除去された撮像信号は、列ソースフォロアバッファ２４４のゲートに入力される。
　ノイズ除去部２４３は、サンプリング用のコンデンサ（サンプリング容量）を必要としないため、転送容量２５２（ＡＣ結合コンデンサ）の容量が列ソースフォロアバッファ２４４の入力容量に対する十分な容量であればよい。さらに、ノイズ除去部２４３は、サンプリング容量の無い分、第１チップ２１における占有面積を小さくすることができる。
　列ソースフォロアバッファ２４４は、一端側が電源電圧ＶＤＤに接続され、他端側が列選択スイッチ２５４（第２の転送部）の一端側に接続され、ゲートにはノイズ除去部２４３を介して撮像信号が入力される。
　列選択スイッチ２５４は、一端側が列ソースフォロアバッファ２４４の他端側に接続され、他端側が水平転送線２５８（第２の転送線）に接続され、ゲートには水平走査部２４５から駆動信号（列選択パルス）φＨＣＬＫ＜Ｎ＞を供給するための信号線が接続される。列選択スイッチ２５４は、ゲートに水平走査部２４５から駆動信号φＨＣＬＫ＜Ｎ＞が供給されると、オン状態となり、列＜Ｎ＞の垂直転送線２３９の信号（撮像信号）を水平転送線２５８に転送（出力）する。なお、本実施の形態１では、列ソースフォロアバッファ２４４および列選択スイッチ２５４が画素ソースフォロアトランジスタ２３７から撮像信号を出力する出力回路として機能する。
　水平リセットトランジスタ２５６は、一端側が水平リセット電圧Ｖｃｌｒに接続され、他端側が水平転送線２５８に接続され、ゲートにはタイミング生成部２５から駆動信号φＨＣＬＲが入力される。水平リセットトランジスタ２５６は、タイミング生成部２５から駆動信号φＨＣＬＲがゲートに入力されると、オン状態となり、水平転送線２５８をリセットする。
　定電流源２５７は、一端側が水平転送線２５８に接続され、他端側がグランドＧＮＤに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ２が印加される。定電流源２５７は、列ソースフォロアバッファ２４４を駆動し、信号（撮像信号）を垂直転送線２３９から水平転送線２５８へ読み出す。水平転送線２５８へ読み出された信号（撮像信号）は、バッファ２６に入力され保持される。
　基準信号生成部２４８は、単位画素２３０の列とは別に、専用の垂直転送線２３９ａに接続される。基準信号生成部２４８は、撮像信号生成部２４０で形成される出力信号（撮像信号）に存在する電源の揺らぎ成分と同じ同相の揺らぎ成分を有する基準信号を生成する回路を有する。具体的には、基準信号生成部２４８は、撮像信号生成部２４０を構成する複数の回路のうち少なくとも１つ以上の回路と等価の構造である回路を有する。
　ここで、基準信号生成部２４８の詳細な構成について説明する。基準信号生成部２４８は、光電変換素子２３１ａ（ダミーフォトダイオード）と、電荷変換部２３３ａと、転送トランジスタ２３４ａと、画素リセット部２３６ａと、画素ソースフォロアトランジスタ２３７ａと、電流源２４２ａと、ノイズ除去部２４３ａと、列ソースフォロアバッファ２４４ａと、列選択スイッチ２５４ａと、を含む。
　光電変換素子２３１ａは、上述した光電変換素子２３１と同等の構成を有し、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子２３１ａは、カソード側が転送トランジスタ２３４ａの一端側に接続され、アノード側がグランドＧＮＤに接続される。
　電荷変換部２３３ａは、上述した電荷変換部２３３ａと同様の構成を有し、光電変換素子２３１ａで蓄積された電荷を電圧に変換する。
　転送トランジスタ２３４ａは、上述した転送トランジスタ２３４と同様の構成を有し、光電変換素子２３１ａから電荷変換部２３３ａに電荷を転送する。転送トランジスタ２３４ａは、ゲートに駆動信号φＴが供給される信号線が接続され、他端側に電荷変換部２３３ａが接続される。転送トランジスタ２３４ａは、垂直走査部２４１から信号線を介して駆動信号φＴが供給されると、オン状態となり、光電変換素子２３１ａから電荷変換部２３３ａに信号電荷を転送する。
　画素リセット部２３６ａは、上述した画素リセット部２３６と同様の構成を有し、電荷変換部２３３ａを所定電位にリセットする。画素リセット部２３６ａは、一端側が電源電圧ＶＤＤに接続され、他端側が電荷変換部２３３ａに接続され、ゲートには駆動信号φＲが供給される信号線が接続される。画素リセット部２３６ａは、垂直走査部２４１から信号線を介して駆動信号φＲが供給されると、オン状態となり、電荷変換部２３３ａに蓄積された信号電荷が放出され、電荷変換部２３３ａを所定電位にリセットする。
　画素ソースフォロアトランジスタ２３７ａは、上述した画素ソースフォロアトランジスタ２３７と同様の構成を有する。画素ソースフォロアトランジスタ２３７ａは、一端側が電源電圧ＶＤＤに接続され、他端側が垂直転送線２３９ａに接続され、ゲートには電荷変換部２３３ａで電圧変化された信号（基準信号）が入力される。画素ソースフォロアトランジスタ２３７ａは、転送トランジスタ２３４ａのゲートに駆動信号φＴが供給されると、光電変換素子２３１ａから電荷を読み出され、電荷変換部２３３ａに電圧変換された後の基準信号を垂直転送線２３９ａへ転送する。
　電流源２４２ａは、上述した電流源２４２と同様の構成を有する。電流源２４２ａは、一端側が垂直転送線２３９ａに接続され、他端側がグランドＧＮＤに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ１が印加される。電流源２４２ａは、光電変換素子２３１ａを駆動し、光電変換素子２３１ａの出力（基準信号）を垂直転送線２３９ａへ読み出す。垂直転送線２３９ａへ読み出された信号（基準信号）は、ノイズ除去部２４３ａに入力される。
　ノイズ除去部２４３ａは、上述したノイズ除去部２４３と同様の構成を有し、転送容量２５２ａ（ＡＣ結合コンデンサ）と、クランプスイッチ２５３ａ（トランジスタ）と、を含む。転送容量２５２ａは、一端側が垂直転送線２３９ａに接続され、他端側が列ソースフォロアバッファ２４４ａに接続される。クランプスイッチ２５３ａは、一端側が基準電圧生成部２４６からクランプ電圧Ｖｃｌｐが供給される信号線に接続され、他端側が転送容量２５２ａと列ソースフォロアバッファ２４４ａとの間に接続され、ゲートにはタイミング生成部２５から駆動信号φＶＣＬが入力される。なお、ノイズ除去部２４３ａに入力される基準信号には、ノイズ成分が含まれる。
　ノイズ除去部２４３ａは、タイミング生成部２５から駆動信号φＶＣＬがクランプスイッチ２５３ａのゲートに入力されると、クランプスイッチ２５３ａがオン状態となり、転送容量２５２ａが基準電圧生成部２４６から供給されるクランプ電圧Ｖｃｌｐによりリセットされる。ノイズ除去部２４３ａでノイズ除去された基準信号は、列ソースフォロアバッファ２４４ａのゲートに入力される。
　列ソースフォロアバッファ２４４ａは、上述した列ソースフォロアバッファ２４４と同様の構成を有する。列ソースフォロアバッファ２４４ａは、一端側が電源電圧ＶＤＤに接続され、他端側が列選択スイッチ２５４ａの一端側に接続され、ゲートにはノイズ除去部２４３ａを介して基準信号が入力される。
　列選択スイッチ２５４ａは、上述した列選択スイッチ２５４と同様の構成を有する。列選択スイッチ２５４ａは、一端が列ソースフォロアバッファ２４４ａの他端側に接続され、他端側が水平転送線２５８ａに接続され、ゲートには水平走査部２４５から駆動信号φＨＣＬＫ＜Ｎ＞を供給するための信号線が接続される。列選択スイッチ２５４ａは、ゲートに水平走査部２４５から駆動信号φＨＣＬＫ＜Ｎ＞が供給されると、オン状態となり、垂直転送線２３９ａの信号（基準信号）を水平転送線２５８ａに転送する。
　定電流源２５７ａは、上述した定電流源２５７と同様の構成を有する。定電流源２５７ａは、一端側が水平転送線２５８ａに接続され、他端側がグランドＧＮＤに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ２が印加される。定電流源２５７ａは、列ソースフォロアバッファ２４４ａを駆動し、基準信号を垂直転送線２３９ａから水平転送線２５８ａへ読み出す。水平転送線２５８ａへ読み出された基準信号は、バッファ２６に入力され保持される。
　このように基準信号生成部２４８は、撮像信号生成部２４０に含まれる複数の回路または素子のうち、少なくとも１つと等価な構造の素子または回路を有する。具体的には、基準信号生成部２４８は、撮像信号生成部２４０を構成する光電変換素子２３１、電荷変換部２３３、転送トランジスタ２３４、画素リセット部２３６、画素ソースフォロアトランジスタ２３７、電流源２４２、ノイズ除去部２４３、列ソースフォロアバッファ２４４および列選択スイッチ２５４のうち、等価な構造の素子または回路、例えば光電変換素子２３１ａ、電荷変換部２３３ａ、転送トランジスタ２３４ａ、画素リセット部２３６ａ、画素ソースフォロアトランジスタ２３７ａ、電流源２４２ａ、ノイズ除去部２４３ａ、列ソースフォロアバッファ２４４ａおよび列選択スイッチ２５４ａを有する。
　基準電圧生成部２４６は、２つの抵抗２９１および抵抗２９２からなる抵抗分圧回路と、駆動信号φＶＳＨで駆動されるスイッチ２９３と、サンプル容量２９４と、オペアンプ２９５と、オペアンプ２９６と、オペアンプ２９７と、を含む。基準電圧生成部２４６は、スイッチ２９３の駆動により駆動信号φＶＳＨが駆動するタイミングで、電源電圧ＶＤＤから基準信号用電圧Ｖｆｄ＿Ｈと、ノイズ除去部２４３のクランプ電圧Ｖｃｌｐと、を生成する。
　バッファ２６は、水平転送線２５８から入力される撮像信号および水平転送線２５８ａから入力される基準信号（Ｖｒｅｆ）をそれぞれ個別に保持し、タイミング生成部２５から入力される信号（駆動信号φＭＵＸＳＥＬ）に基づいて、順次切り替えて撮像信号および基準信号を第２チップ２２へ出力する。
　ここで、バッファ２６の詳細な構成について説明する。バッファ２６は、第１サンプルホールド部２６１と、第２サンプルホールド部２６２と、マルチプレクサ２６３と、出力バッファ３１と、を有する。
　第１サンプルホールド部２６１は、第１バッファ２６１ａと、第１サンプルホールドスイッチ２６１ｂと、第１サンプル容量２６１ｃと、第１オペアンプ２６１ｄと、を含む。
　第１バッファ２６１ａは、入力側に水平転送線２５８が接続され、出力側に第１サンプルホールドスイッチ２６１ｂが接続される。第１バッファ２６１ａは、水平転送線２５８を介して撮像信号および水平リセット電圧（Ｖｃｌｒ）が入力される。
　第１サンプルホールドスイッチ２６１ｂは、一端側が第１バッファ２６１ａの出力側に接続され、他端側が第１オペアンプ２６１ｄの入力側（＋側端子）に接続され、ゲートには駆動信号φＶＳＨが供給される信号線が接続される。
　第１サンプル容量２６１ｃは、一端側が第１サンプルホールドスイッチ２６１ｂの他端側に接続され、他端側がグランドＧＮＤに接続される。
　第１オペアンプ２６１ｄは、入力側（＋側端子）が第１サンプルホールドスイッチ２６１ｂの他端側に接続され、出力側がマルチプレクサ２６３に接続される。また、第１オペアンプ２６１ｄの出力は、抵抗Ｒ１を介して第１オペアンプ２６１ｄの反転入力端子（－側端子）に入力される。さらに、第１オペアンプ２６１ｄの反転入力端子（－側端子）には、抵抗Ｒ２を介して基準電圧生成部２４６から基準信号用電圧Ｖｆｄ＿Ｈが入力される。
　このように構成された第１サンプルホールド部２６１は、第１サンプルホールドスイッチ２６１ｂがオン状態になる直前の電圧を第１サンプル容量２６１ｃに保持し、第１サンプルホールドスイッチ２６１ｂがオフ状態になっている間は、第１サンプル容量２６１ｃに保持した電圧をマルチプレクサ２６３に出力する。
　第２サンプルホールド部２６２は、第２バッファ２６２ａと、第２サンプルホールドスイッチ２６２ｂと、第２サンプル容量２６２ｃと、第２オペアンプ２６２ｄと、を含む。
　第２バッファ２６２ａは、入力側に水平転送線２５８ａが接続され、出力側に第２サンプルホールドスイッチ２６２ｂが接続される。第２バッファ２６２ａは、水平転送線２５８ａを介して基準信号が入力される。
　第２サンプルホールドスイッチ２６２ｂは、一端側が第２バッファ２６２ａの出力側に接続され、他端側が第２オペアンプ２６２ｄの入力側（＋側端子）に接続され、ゲートには駆動信号φＶＳＨが供給される信号線が接続される。
　第２サンプル容量２６２ｃは、一端側が第２サンプルホールドスイッチ２６２ｂの他端側に接続され、他端側がグランドＧＮＤに接続される。
　第２オペアンプ２６２ｄは、入力側（＋側端子）が第２サンプルホールドスイッチ２６２ｂの他端側に接続され、出力側がマルチプレクサ２６３に接続される。また、第２オペアンプ２６２ｄの出力は、抵抗Ｒ１を介して第２オペアンプ２６２ｄの反転入力端子（－側端子）に入力される。さらに、第２オペアンプ２６２ｄの反転入力端子（－側端子）には、抵抗Ｒ２を介して基準電圧生成部２４６から基準信号用電圧Ｖｆｄ＿Ｈが入力される。
　このように構成された第２サンプルホールド部２６２は、第２サンプルホールドスイッチ２６２ｂがオン状態になる直前の電圧を第２サンプル容量２６２ｃに保持し、第２サンプルホールドスイッチ２６２ｂがオフ状態になっている間は、第２サンプル容量２６２ｃに保持した電圧をマルチプレクサ２６３に出力する。
　マルチプレクサ２６３は、タイミング生成部２５から入力される駆動信号φＭＵＸＳＥＬに基づいて、第１サンプルホールド部２６１から入力される撮像信号および第２サンプルホールド部２６２から入力される基準信号を切り換えて出力バッファ３１へ出力する。
　出力バッファ３１は、ノイズ除去された撮像信号と基準信号（基準電圧Ｖｒｅｆ）とを必要に応じて信号増幅して、交互に第２チップ２２に出力する。
　第２チップ２２は、伝送ケーブル３を介して、ノイズ成分が除去された撮像信号および撮像信号と同相の揺らぎ成分を持つ基準信号それぞれをコネクタ部５に伝送する。
　〔撮像部の動作〕
　次に、撮像部２０の駆動タイミングについて説明する。図５は、撮像部２０の駆動信号を示すタイミングチャートである。図５では、受光部２３の行＜０＞および行＜１＞の単位画素２３０から信号を読み出し、出力バッファ３１から出力されるまでを説明する。また、図５に示すタイミングチャートでは説明の便宜上、単位画素２３０に光電変換素子２３１のみが含まれるものとしている。単位画素２３０に複数の光電変換素子が含まれる場合には、このタイミングチャートに示す１映像信号ライン分の動作を単位画素２３０に含まれる光電変換素子２３１の数分だけ繰り返して行う。図５において、最上段から順に、駆動信号φＲ、φＴ、φＶＣＬ、φＨＣＬＫ、φＨＣＬＲ、出力信号Ｖｏｕｔを示す。なお、図５において、駆動信号φＲ，φＴについては行＜Ｍ＞が＜０＞および＜１＞の場合を例示し、駆動信号φＨＣＬＫについては列＜Ｎ＞が＜０＞、＜１＞および＜２＞の場合を例示している。
　図５に示すように、まず、クランプスイッチ２５３をオン（駆動信号φＶＣＬがＨｉｇｈ）し、画素リセット部２３６をパルス状態にオン（パルス状の駆動信号φＲ＜０＞がＨｉｇｈ）、転送トランジスタ２３４をオフ（パルス状の駆動信号φＴ＜０＞がＬｏｗ）することにより、読み出し対象の単位画素２３０特有のばらつきと、画素リセット時のノイズ等を含むノイズ信号を単位画素２３０から垂直転送線２３９に出力する。このとき、クランプスイッチ２５３をオン（駆動信号φＶＣＬがＨｉｇｈ）状態にしたままにすることにより、列ソースフォロアバッファ２４４のゲートがクランプ電圧Ｖｃｌｐの電圧となる。このクランプ電圧Ｖｃｌｐは、駆動信号φＶＳＨの立下りのタイミングで決定し、このタイミングで基準電圧Ｖｒｅｆも決定される。
　次に、クランプスイッチ２５３をオフ（駆動信号φＶＣＬがＬｏｗ）にした状態で、転送トランジスタ２３４をパルス状にオン（パルス状の駆動信号φＴ＜０＞がＨｉｇｈ）することにより、電荷変換部２３３が光電変換素子２３１によって光電変換された電荷を変換した信号を垂直転送線２３９に読み出す。この状態で、電荷変換部２３３によって電圧変換された撮像信号は、垂直転送線２３９に転送される。この動作により、転送容量２５２を介して、ノイズ信号が差し引かれた撮像信号（光信号）が、列ソースフォロアバッファ２４４のゲートに出力される。ここで、列ソースフォロアバッファ２４４のゲートに出力される信号は、クランプ電圧Ｖｃｌｐを基準としてサンプリングされた信号である。
　クランプ電圧Ｖｃｌｐを基準として撮像信号をサンプリングした後、水平リセットトランジスタ２５６をオフ（駆動信号φＨＣＬＲがＬｏｗ）にし、水平転送線２５８のリセットを解除する。
　その後、列＜０＞の列選択スイッチ２５４をオン（パルス状の駆動信号φＨＣＬＫ＜０＞がＨｉｇｈ）することにより、撮像信号を水平転送線２５８に転送する。この時、第１サンプルホールドスイッチ２６１ｂをパルス状にオン（パルス状の駆動信号φＨＳＨがＨｉｇｈ）することにより、撮像信号が第１サンプル容量２６１ｃにサンプリングされる。その後、マルチプレクサ２６３にＬｏｗレベルのパルス状の駆動信号φＭＵＸＳＥＬ（図４を参照）を印加して、第１サンプル容量２６１ｃにサンプリングされた撮像信号を出力バッファ３１に出力する。この時、マルチプレクサ２６３のパルス状の駆動信号φＭＵＸＳＥＬと同期して、水平リセットトランジスタ２５６をオン（パルス状の駆動信号φＨＣＬＲがＨｉｇｈ）にし、水平転送線２５８を再度リセットする。
　続いて、マルチプレクサ２６３にＨｉｇｈレベルのパルス状の駆動信号φＭＵＸＳＥＬ（図４を参照）を印加し、基準信号生成部２４８で生成した撮像信号と同相の揺らぎ成分を持つ基準信号を出力バッファ３１に出力するとともに、水平リセットトランジスタ２５６をオフ（駆動信号φＨＣＬＲがＬｏｗ）にし、リセットされていた水平転送線２５８のリセットを解除し、次の列の列選択スイッチ２５４をオン（駆動信号φＨＣＬＫ＜１＞がＨｉｇｈ）することにより、撮像信号を水平転送線２５８に転送する。この時、第１サンプルホールドスイッチ２６１ｂをパルス状にオン（パルス状の駆動信号φＨＳＨ（図４を参照）がＨｉｇｈ）することにより、撮像信号が第１サンプル容量２６１ｃにサンプリングされる。そして、水平リセットトランジスタ２５６をオン（駆動信号φＨＣＬＲがＨｉｇｈ）にし、水平転送線２５８を再度リセットするとともに、水平リセットトランジスタ２５６のパルスと同期して、マルチプレクサ２６３にＬｏｗレベルのパルス状の駆動信号φＭＵＸＳＥＬ（図４を参照）を印加して、サンプリングされた撮像信号を出力バッファ３１に出力する。
　行＜０＞の撮像信号が全て水平転送線２５８に転送されたら、駆動信号φＶＳＨおよび駆動信号φＶＣＬをＨｉｇｈレベルにした後、行＜０＞の撮像信号の転送を終了し、次の行＜１＞の撮像信号の転送を開始する。
　このような動作を、受光部２３の列数分（または読み出しが必要な列数分）繰り返すことにより、撮像信号と、この撮像信号と同相の揺らぎ成分を持つ基準信号とが交互に出力バッファ３１から出力される。１ライン分の読み出し動作を単位画素行数分（または読み出しが必要な行数分）繰り返すことにより、１フレーム分の撮像信号が出力される。
　以上説明した本実施の形態１によれば、１画素毎に撮像信号と、この撮像信号と同相の揺らぎ成分を持つ基準信号とを交互に出力することができる。これにより、撮像信号生成部２４０から出力される撮像信号に重畳している電源のリップル成分と同じ同相の揺れ成分を含む基準信号（基準電圧Ｖｒｅｆ）を基準信号生成部２４８から出力することによって、マルチプレクサ２６３以降の後段回路、例えばコネクタ部５に設けられるＡＦＥ部５１の相関二重サンプリング回路で、信号の伝送中に重畳するリップル成分（ノイズ成分）を効果的に除去することができるので、画質の劣化を防止することができる。
　また、本実施の形態１によれば、暗時の撮像信号と基準信号との出力レベルの差分出力電圧のばらつき（ＰＶＴ変動：Process　Voltage　Temperature）を抑えることができるので、撮像素子の歩留まりを向上させることができる。
　さらにまた、本実施の形態１によれば、電源電圧変動除去比（ＲＳＲＰ：Power　Supply　Rejection　Ratio）の特性を向上させることができる。
（実施の形態２）
　次に、本発明の実施の形態２について説明する。本実施の形態２に係る撮像素子は、上述した実施の形態１に係る撮像素子（撮像部２０）の構成のみが異なる。具体的には、本実施の形態２に係る撮像素子の受光部は、２つの光電変換素子を有し、この２つの光電変換素子を単位画素とする。さらに、本実施の形態２に係る撮像素子の基準信号生成部は、ダミー画素としての光電変換素子が省略されている。このため、以下においては、本実施の形態２に係る撮像素子（撮像部）の構成のみを説明する。なお、上述した実施の形態１に係る内視鏡システム１と同等の構成には同一の符号を付して説明を省略する。
　〔第１チップの構成〕
　図６は、本実施の形態２に係る撮像部の第１チップの詳細な構成を示すブロック図である。図７は、本実施の形態２に係る撮像部の第１チップの詳細な構成を示す回路図である。
　図６および図７に示すように、第１チップ２１ａ（撮像素子）は、上述した受光部２３、バッファ２６、基準電圧生成部２４６および基準信号生成部２４８それぞれに換えて、受光部２３ａ、バッファ２６ａ、基準電圧生成部２４６ａおよび基準信号生成部２４８ａを有する。
　受光部２３ａには、多数の単位画素２３０ａが二次元マトリクス状に配列される。各単位画素２３０ａは、光電変換素子２３１、光電変換素子２３２と、電荷変換部２３３と、転送トランジスタ２３４、転送トランジスタ２３５と、画素リセット部２３６と、画素ソースフォロアトランジスタ２３７および画素出力スイッチ２３８（信号出力部）と、を含む。なお、本実施の形態２では、１または複数の光電変換素子と、それぞれの光電変換素子から信号電荷を電荷変換部２３３に転送するための転送トランジスタとを単位セルと呼ぶ。すなわち、単位セルには１または複数の光電変換素子と転送トランジスタの組が含まれ、各単位画素２３０ａには、１つの単位セルが含まれる。
　光電変換素子２３２は、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子２３２のカソード側は、転送トランジスタ２３５の一端側に接続され、アノード側はグラウンドＶＤＤに接続される。
　転送トランジスタ２３５は、光電変換素子２３２から電荷変換部２３３に電荷を転送する。転送トランジスタ２３５のゲートには、パルス状の駆動信号（行選択パルス）φＴ１およびφＴ２が供給される信号線が接続され、他端側は電荷変換部２３３に接続される。転送トランジスタ２３５は、垂直走査部２４１から信号線を介してパルス状の駆動信号φＴ１およびφＴ２が供給されると、転送トランジスタ２３５がオン状態となり、光電変換素子２３２から電荷変換部２３３に信号電荷を転送する。
　基準信号生成部２４８ａは、単位画素２３０ａの列とは別に、専用の垂直転送線２３９ａに接続される。基準信号生成部２４８ａは、撮像信号生成部２４０ａで形成される出力信号（撮像信号）に存在する電源揺らぎ成分と同じ同相の揺らぎ成分を有する基準信号を生成する回路を有する。基準信号生成部２４８ａは、映像信号系回路を構成する複数回路のうち少なくとも１つ以上の回路と等価の構造である回路を有する。
　ここで、基準信号生成部２４８ａの詳細な構成について説明する。基準信号生成部２４８ａは、上述した基準信号生成部２４８の回路構成から、光電変換素子２３１ａ（ダミーフォトダイオード）と、電荷変換部２３３ａと、転送トランジスタ２３４ａと、画素リセット部２３６ａが省略されている。具体的には、基準信号生成部２４８ａは、画素ソースフォロアトランジスタ２３７ｂと、電流源２４２ａと、ノイズ除去部２４３ａと、列ソースフォロアバッファ２４４ａと、列選択スイッチ２５４ａと、を含む。
　画素ソースフォロアトランジスタ２３７ｂは、上述した画素ソースフォロアトランジスタ２３７と同様の構成を有する。画素ソースフォロアトランジスタ２３７ｂは、一端側が電源電圧ＶＤＤに接続され、他端側が垂直転送線２３９ａに接続され、ゲートには基準電圧生成部２４６ａから基準信号用電圧Ｖｆｄ＿Ｈが入力される。
　基準電圧生成部２４６ａは、２つの抵抗２９１および抵抗２９２からなる抵抗分圧回路と、駆動信号φＶＳＨで駆動されるスイッチ２９３と、サンプル容量２９４と、オペアンプ２９５と、オペアンプ２９６と、を含む。基準電圧生成部２４６ａは、スイッチ２９３の駆動により駆動信号φＶＳＨが駆動するタイミングで、電源電圧ＶＤＤから基準信号用電圧Ｖｆｄ＿Ｈと、ノイズ除去部２４３のクランプ電圧Ｖｃｌｐと、を生成する。
　バッファ２６ａは、水平転送線２５８から入力される撮像信号および水平転送線２５８ａから入力される基準信号をそれぞれ個別に保持し、タイミング生成部２５から入力される信号（駆動信号φＭＵＸＳＥＬ）に基づいて、順次切り替えて撮像信号および基準信号を第２チップ２２へ出力する。
　ここで、バッファ２６ａの詳細な構成について説明する。バッファ２６ａは、サンプルホールドスイッチ２６１ｅと、サンプル容量２６１ｆと、オペアンプ２６１ｇと、マルチプレクサ２６３ａと、出力バッファ３１と、を含む。
　サンプルホールドスイッチ２６１ｅは、一端側が水平転送線２５８に接続され、他端側が第１オペアンプ２６１ｇの入力側（＋側端子）に接続され、ゲートには駆動信号φＶＳＨが供給される信号線が接続される。
　サンプル容量２６１ｆは、一端側がサンプルホールドスイッチ２６１ｅの他端側に接続され、他端側がグランドＧＮＤに接続される。サンプル容量２６１ｆは、サンプルホールドスイッチ２６１ｅがオン状態になる直前の電圧を保持し、サンプルホールドスイッチ２６１ｅがオフ状態になっている間は、サンプルホールドスイッチ２６１ｅがオン状態になる直前に保持した電圧をマルチプレクサ２６３ａに出力する。
　オペアンプ２６１ｇは、入力側（＋側端子）がサンプルホールドスイッチ２６１ｅの他端側に接続され、出力側がマルチプレクサ２６３ａに接続される。また、オペアンプ２６１ｇの出力は、抵抗Ｒ１を介してオペアンプ２６１ｇの反転入力端子（－側端子）に入力される。さらに、オペアンプ２６１ｇの反転入力端子（－側端子）には、抵抗Ｒ２を介して基準信号生成部２４８ａから基準信号（基準電圧Ｖｒｅｆ）が入力される。
　マルチプレクサ２６３ａは、タイミング生成部２５から入力される駆動信号φＭＵＸＳＥＬに基づいて、オペアンプ２６１ｇから入力される撮像信号および水平転送線２５８ａを介して基準信号生成部２４８ａから入力される基準信号（基準電圧Ｖｒｅｆ）を切り換えて出力バッファ３１へ出力する。
　このように構成された撮像部２０の第１チップ２１ａは、上述した実施の形態１と同様の動作を行い、１画素毎に、撮像信号と基準信号（基準電圧Ｖｒｅｆ）とを交互に出力バッファ３１に出力する。これにより、撮像信号生成部２４０ａから出力される撮像信号に重畳している電源リップルと同じ電源リップルを含む基準信号（基準電圧Ｖｒｅｆ）を基準信号生成部２４８ａから交互に出力することができるので、マルチプクサ２６３ａ以降の後段回路、例えばコネクタ部５に設けられる相関二重サンプリング回路で、信号の伝送中に重畳するリップルノイズを効果的に除去することができる。
　以上説明した本実施の形態２によれば、１画素毎に映像信号と基準信号とを交互に出力することができる。これにより、撮像信号生成部２４０ａから出力される撮像信号に重畳している電源のリップル成分と同じ電源リップルを含む基準信号（基準電圧Ｖｒｅｆ）を基準信号生成部２４８ａから交互に出力することによって、マルチプレクサ２６３ａ以降の後段回路、例えばコネクタ部５に設けられる相関二重サンプリング回路で、信号の伝送中に重畳するリップルノイズを効果的に除去することができるので、画質の劣化を防止することができる。
　また、本実施の形態２によれば、基準信号生成部２４８ａを画素ソースフォロアトランジスタ２３７ｂ、電流源２４２ａ、ノイズ除去部２４３ａおよび列ソースフォロアバッファ２４４ａのみで構成し、光電変換素子２３１ａを省略しているので、第１チップ２１ａの面積を上述した実施の形態１に比して小さくすることができる。
　また、本発明では、基準信号生成部は、少なくとも出力回路と等価な構造の出力回路を有していれば良い。具体的には、基準信号生成部は、実施の形態１,２で上述した列ソースフォロアバッファ２４４および列選択スイッチ２５４を含めばよい。
　このように、本発明は、ここでは記載していない様々な実施の形態を含みうるものであり、特許請求の範囲によって特定される技術的思想の範囲内で種々の設計変更等を行うことが可能である。
　１　内視鏡システム
　２　内視鏡
　３　伝送ケーブル
　４　操作部
　５　コネクタ部
　６　プロセッサ
　７　表示装置
　２０　撮像部
　２１,２１ａ　第１チップ
　２２　第２チップ
　２３,２３ａ　受光部
　２４　読み出し部
　２５　タイミング生成部
　２６,２６ａ,２７　バッファ
　２８　ヒステリシス部
　３１　出力バッファ
　５１　ＡＦＥ部
　５２　撮像信号処理部
　５３　駆動信号生成部
　６１　電源部
　６２　画像信号処理部
　６３　クロック生成部
　２３０,２３０ａ　単位画素
　２３１,２３１ａ,２３２　光電変換素子
　２３３,２３３ａ　電荷変換部
　２３４,２３４ａ,２３５　転送トランジスタ
　２３６,２３６ａ　画素リセット部
　２３７,２３７ａ,２３７ｂ　画素ソースフォロアトランジスタ
　２３８　画素出力スイッチ
　２３９,２３９ａ　垂直転送線
　２４０,２４０ａ　撮像信号生成部
　２４１　垂直走査部
　２４２,２４２ａ　電流源
　２４３,２４３ａ　ノイズ除去部
　２４４,２４４ａ　列ソースフォロアバッファ
　２４５　水平走査部
　２４６,２４６ａ　基準電圧生成部
　２４８,２４８ａ　基準信号生成部
　２５２,２５２ａ　転送容量
　２５３,２５３ａ　クランプスイッチ
　２５４,２５４ａ　列選択スイッチ
　２５６　水平リセットトランジスタ
　２５７,２５７ａ　定電流源
　２５８,２５８ａ　水平転送線
　２６３,２６３ａ　マルチプレクサ

Claims (11)

  1. 　二次元マトリクス状に配置され、各々が外部から光を受光し、受光量に応じた電荷を蓄積する複数の光電変換素子と、
    　前記複数の光電変換素子の各々で蓄積された電荷を電圧に変換して撮像信号を生成する撮像信号生成部と、
    　前記撮像信号生成部によって生成された前記撮像信号と同相の揺らぎ成分を持つ基準信号を生成する基準信号生成部と、
    　を備えたことを特徴とする撮像素子。
  2. 　前記撮像信号生成部は、
    　複数の回路を用いて構成され、
    　前記基準信号生成部は、
    　前記光電変換素子および前記複数の回路のうち少なくとも１つと等価な構造の素子または回路を有することを特徴とする請求項１に記載の撮像素子。
  3. 　前記撮像信号生成部は、
    　前記複数の光電変換素子の各々で蓄積された電荷を前記撮像信号に変換する変換回路と、
    　前記撮像信号に含まれるノイズ成分を除去するノイズ除去回路と、
    　前記電圧変換回路から前記撮像信号を出力する出力回路と、
    　を有し、
    　前記基準信号生成部は、
    　前記光電変換素子、前記変換回路、前記ノイズ除去回路および前記出力回路のうち少なくとも１つと等価な構造の素子または回路を有することを特徴とする請求項２に記載の撮像素子。
  4. 　前記基準信号生成部は、
    　前記変換回路と等価な構造の変換回路を有することを特徴とする請求項３に記載の撮像素子。
  5. 　前記基準信号生成部は、
    　前記光電変換素子と等価な構造の光電変換素子を有することを特徴とする請求項３に記載の撮像素子。
  6. 　前記基準信号生成部は、
    　前記変換回路、前記ノイズ除去回路および前記出力回路の各々と等価な構造の回路を有することを特徴とする請求項３に記載の撮像素子。
  7. 　前記基準信号生成部は、
    　前記出力回路と等価な構造の出力回路を有することを特徴とする請求項３に記載の撮像素子。
  8. 　前記変換回路は、
    　少なくとも、前記光電変換素子から電荷を前記撮像信号に変換する画素ソースフォロア回路を有することを特徴とする請求項３に記載の撮像素子。
  9. 　請求項１に記載の撮像素子を備えたことを特徴とする撮像装置。
  10. 　請求項９に記載の撮像装置を、挿入部の先端側に備えることを特徴とする内視鏡。
  11. 　請求項１０に記載の内視鏡と、
    　前記撮像信号と前記基準信号とを用いて画像信号に変換する処理装置と、
    　を備えたことを特徴とする内視鏡システム。
PCT/JP2015/076145 2014-10-03 2015-09-15 撮像素子、撮像装置、内視鏡および内視鏡システム WO2016052173A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016504831A JP5932182B1 (ja) 2014-10-03 2015-09-15 撮像素子、撮像装置、内視鏡および内視鏡システム
CN201580010041.1A CN106031160B (zh) 2014-10-03 2015-09-15 摄像元件、摄像装置、内窥镜以及内窥镜系统
EP15846494.1A EP3203726A4 (en) 2014-10-03 2015-09-15 Imaging element, imaging device, endoscope, and endoscope system
US15/251,176 US9813645B2 (en) 2014-10-03 2016-08-30 Image sensor, imaging device, endoscope, and endoscopic system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014204820 2014-10-03
JP2014-204820 2014-10-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/251,176 Continuation US9813645B2 (en) 2014-10-03 2016-08-30 Image sensor, imaging device, endoscope, and endoscopic system

Publications (1)

Publication Number Publication Date
WO2016052173A1 true WO2016052173A1 (ja) 2016-04-07

Family

ID=55630215

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/076145 WO2016052173A1 (ja) 2014-10-03 2015-09-15 撮像素子、撮像装置、内視鏡および内視鏡システム

Country Status (5)

Country Link
US (1) US9813645B2 (ja)
EP (1) EP3203726A4 (ja)
JP (1) JP5932182B1 (ja)
CN (1) CN106031160B (ja)
WO (1) WO2016052173A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018116539A1 (ja) * 2016-12-21 2018-06-28 オリンパス株式会社 撮像素子、撮像装置および内視鏡
JP6427303B1 (ja) * 2017-07-24 2018-11-21 オリンパス株式会社 信号処理システムおよび内視鏡
WO2019021571A1 (ja) * 2017-07-24 2019-01-31 オリンパス株式会社 信号処理システムおよび内視鏡

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109983704A (zh) * 2016-12-21 2019-07-05 奥林巴斯株式会社 逐次比较型a/d转换装置、摄像装置、内窥镜以及设定方法
WO2018135030A1 (ja) * 2017-01-17 2018-07-26 オリンパス株式会社 撮像装置及び内視鏡システム
WO2019116444A1 (ja) * 2017-12-12 2019-06-20 オリンパス株式会社 Ａｄ変換回路、撮像装置、および内視鏡システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177886A (ja) * 1997-12-15 1999-07-02 Sharp Corp 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法
JP2007159115A (ja) * 2005-12-08 2007-06-21 Samsung Electronics Co Ltd 信号内のノイズを減少させるための信号を発生させる信号発生器及び信号発生方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7864229B2 (en) 2005-12-08 2011-01-04 Samsung Electronics Co., Ltd. Analog to digital converting device and image pickup device for canceling noise, and signal processing method thereof
WO2007099850A1 (ja) * 2006-02-23 2007-09-07 Omron Corporation 固体撮像装置及び固体撮像装置の信号生成方法
JP2009141439A (ja) * 2007-12-03 2009-06-25 Canon Inc 放射線撮像装置、その駆動方法及びプログラム
JP2011045525A (ja) * 2009-08-27 2011-03-10 Fujifilm Corp 内視鏡
EP2950524B1 (en) * 2013-01-23 2018-12-05 Olympus Corporation Image capture device, endoscope system, and noise reduction method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177886A (ja) * 1997-12-15 1999-07-02 Sharp Corp 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法
JP2007159115A (ja) * 2005-12-08 2007-06-21 Samsung Electronics Co Ltd 信号内のノイズを減少させるための信号を発生させる信号発生器及び信号発生方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3203726A4 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018116539A1 (ja) * 2016-12-21 2018-06-28 オリンパス株式会社 撮像素子、撮像装置および内視鏡
JPWO2018116539A1 (ja) * 2016-12-21 2019-07-18 オリンパス株式会社 撮像素子、撮像装置および内視鏡
US10757357B2 (en) 2016-12-21 2020-08-25 Olympus Corporation Imaging element, imaging device, and endoscope
JP6427303B1 (ja) * 2017-07-24 2018-11-21 オリンパス株式会社 信号処理システムおよび内視鏡
WO2019021571A1 (ja) * 2017-07-24 2019-01-31 オリンパス株式会社 信号処理システムおよび内視鏡
CN110169053A (zh) * 2017-07-24 2019-08-23 奥林巴斯株式会社 信号处理系统和内窥镜
US10729311B2 (en) 2017-07-24 2020-08-04 Olympus Corporation Signal processing system and endoscope
CN110169053B (zh) * 2017-07-24 2021-04-20 奥林巴斯株式会社 信号处理系统和内窥镜

Also Published As

Publication number Publication date
EP3203726A4 (en) 2018-06-06
CN106031160A (zh) 2016-10-12
EP3203726A1 (en) 2017-08-09
JPWO2016052173A1 (ja) 2017-04-27
CN106031160B (zh) 2019-07-19
JP5932182B1 (ja) 2016-06-08
US9813645B2 (en) 2017-11-07
US20160373666A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
JP5932182B1 (ja) 撮像素子、撮像装置、内視鏡および内視鏡システム
JP5826968B2 (ja) 撮像素子、撮像装置、内視鏡および内視鏡システム
US9191591B2 (en) Imaging device, endoscope system and method of eliminating noise
JP6138406B1 (ja) 撮像装置、内視鏡および内視鏡システム
JP5861012B1 (ja) 撮像素子、撮像装置、内視鏡、内視鏡システム
EP2988492B1 (en) Image-capturing element, image-capturing device, and endoscope system
JP5826969B2 (ja) 撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法
JP6153676B1 (ja) 撮像素子および内視鏡
JP5974202B1 (ja) 撮像素子、撮像装置、内視鏡および内視鏡システム
JP6064097B2 (ja) 内視鏡および内視鏡システム
JP6138401B1 (ja) 撮像素子および内視鏡
JP6405455B2 (ja) 撮像装置、内視鏡、および内視鏡システム
WO2014175006A1 (ja) 撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法
JP6313912B2 (ja) 撮像素子、内視鏡および内視鏡システム
JP2017123971A (ja) 内視鏡

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016504831

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15846494

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2015846494

Country of ref document: EP