WO2016021853A1 - 발광소자 및 조명시스템 - Google Patents

발광소자 및 조명시스템 Download PDF

Info

Publication number
WO2016021853A1
WO2016021853A1 PCT/KR2015/007589 KR2015007589W WO2016021853A1 WO 2016021853 A1 WO2016021853 A1 WO 2016021853A1 KR 2015007589 W KR2015007589 W KR 2015007589W WO 2016021853 A1 WO2016021853 A1 WO 2016021853A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
patterns
electrode
light emitting
semiconductor layer
Prior art date
Application number
PCT/KR2015/007589
Other languages
English (en)
French (fr)
Inventor
박찬근
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US15/501,321 priority Critical patent/US10008633B2/en
Publication of WO2016021853A1 publication Critical patent/WO2016021853A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Definitions

  • Embodiments relate to a light emitting device, a method of manufacturing the light emitting device, a light emitting device package, and an illumination system.
  • a light emitting diode is a pn junction diode in which electrical energy is converted into light energy.
  • the light emitting diode may be formed of compound semiconductors such as group III and group V on the periodic table, and various colors may be realized by adjusting the composition ratio of the compound semiconductor. This is possible.
  • the n-layer electrons and the p-layer holes are combined to emit energy corresponding to the energy gap of the conduction band and the valence band, and the energy is emitted by light. If it becomes a light emitting element.
  • Nitride semiconductors are receiving great attention in the field of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy.
  • blue light emitting devices, green light emitting devices, and ultraviolet light emitting devices using nitride semiconductors are commercially used and widely used.
  • the light emitting device may be classified into a horizontal type and a vertical type according to the position of the electrode.
  • the operation voltage VF or the light loss Po may be affected depending on the composition of the semiconductor layer in contact with the electrodes.
  • Embodiments provide a light emitting device having an improved operating voltage by connecting a texture structure having a predetermined pattern and an electrode, and an illumination system having the same.
  • the embodiment is to provide a light emitting device having an improved yield and an illumination system having the same by promoting electron spreading through a texture structure including a superlattice layer.
  • the light emitting device has a first electrode having a plurality of patterns on the upper surface, a plurality of patterns corresponding to the plurality of patterns of the first electrode, and a texture in contact with the plurality of patterns of the at least one first electrode.
  • the lighting system may include a light emitting module having the light emitting device.
  • the light emitting device has the effect of lowering the operating voltage by connecting the texture and the electrode having a predetermined pattern.
  • the embodiment may promote the electron spreading through the texture structure having a superlattice structure to improve the yield and reliability and improve the light loss.
  • the embodiment may reduce the occurrence of cracks by preventing dislocations and controlling strain through the texture structure having a superlattice structure.
  • the embodiment has the effect of maintaining a constant light loss (Po) and the operating voltage (VF3) in the wafer during the process.
  • FIG. 1 is a cross-sectional view of a light emitting device according to an embodiment.
  • FIGS. 2 to 4 are cross-sectional views of a method of manufacturing a light emitting device according to the embodiment
  • FIG. 5 is a sectional view of a light emitting device according to another embodiment
  • FIG. 6 is a sectional view of a light emitting device according to still another embodiment
  • FIG. 7 is a cross-sectional view of a light emitting device package according to the embodiment.
  • FIG. 8 is an exploded perspective view of the lighting apparatus according to the embodiment.
  • each layer, region, pattern, or structure is “on / over” or “under” the substrate, each layer, layer, pad, or pattern.
  • “on / over” and “under” include both “directly” or “indirectly” formed. do.
  • the criteria for the above / above or below of each layer will be described based on the drawings.
  • FIG. 1 is a cross-sectional view of a light emitting device 100 according to an embodiment.
  • the light emitting device 100 includes a first electrode 110 having a plurality of patterns, a texture structure 120 having a plurality of patterns corresponding to the plurality of patterns of the first electrode, and the texture structure 120.
  • the light emitting structure 130 may be disposed on the light emitting structure 130, and the second electrode 170 may be disposed on the light emitting structure 130.
  • the light emitting structure 130 includes a first conductive semiconductor layer 140, an active layer 150 disposed on the first conductive semiconductor layer 140, and a second conductive semiconductor disposed on the active layer 150. It may include layer 160.
  • the first electrode 110 may include a plurality of patterns, and the plurality of patterns may be at least one of a triangle, a rectangle, or a trapezoid, but is not limited thereto.
  • the width W of the pattern may be in the range of 300 nm to 1500 nm, and the depth D of the pattern is 300 nm to 1500 nm or less. It may be in the range of.
  • the texture structure 120 may include a plurality of patterns corresponding to a plurality of patterns of the first electrode 110.
  • the texture structure 120 may include at least one of a gallium aluminum nitride layer or a gallium nitride layer, and may include a superlattice layer in which the gallium aluminum nitride layer and the gallium nitride layer are repeatedly stacked. have.
  • the thickness of the texture structure 120 may be in the range of 300nm or more and 1500nm or less, the thickness of the texture structure 120 may be 1000nm according to the embodiment.
  • the thickness of the texture structure 120 is less than 300 nm, a pattern may be formed inside the first conductive semiconductor 140 layer during the etching process to form the plurality of patterns, thereby increasing the operating voltage.
  • the thickness of the texture structure 120 is greater than 1500 nm, the gallium nitride layer and the first electrode 110 may be in contact with each other to cause light loss.
  • the thickness of the gallium nitride layer may be smaller than the thickness of the gallium nitride layer.
  • the thickness of the gallium nitride layer and the thickness of the gallium nitride layer may be the same.
  • the gallium nitride layer and the gallium nitride layer may each have a thickness of 1 nm or more and 10 nm or less.
  • the thickness of the gallium aluminum nitride layer and the gallium nitride layer exceeds 10nm, the effect of blocking the potential and controlling cracks may be reduced.
  • the composition ratio of aluminum in the gallium aluminum nitride layer may be 2% or more and 15% or less.
  • the composition ratio of aluminum is less than 2% in the gallium aluminum nitride layer, light loss may occur rapidly.
  • the composition ratio of aluminum is greater than 15%, the operating voltage VF may increase rapidly.
  • Each of the widths and depths of the plurality of patterns of the texture structure 120 may be the same as each of the widths and depths of the plurality of patterns of the first electrode 110.
  • Both ends of the plurality of patterns of the texture structure 120 may overlap with both ends of the plurality of patterns of the first electrode 110.
  • the first electrode 110 may be in contact with the gallium nitride layer and the gallium nitride layer at the same time, the light emitting device according to the embodiment, the thickness of the gallium nitride layer is greater than the thickness of the gallium aluminum nitride layer
  • the operating voltage VF is reduced.
  • the operating voltage VF may decrease from 3.57V to 3.52V.
  • the plurality of patterns of the first electrode 110 may be in contact with the first conductive semiconductor layer 140.
  • the first conductive semiconductor layer 140 is formed of an n-type semiconductor layer to which an n-type dopant is added as a first conductive dopant
  • the second conductive semiconductor layer 160 is formed of a second conductive layer. It may be formed of a p-type semiconductor layer to which a p-type dopant is added as a type dopant.
  • the first conductive semiconductor layer 140 may be formed of a p-type semiconductor layer
  • the second conductive semiconductor layer 160 may be formed of an n-type semiconductor layer.
  • the first conductive semiconductor layer 140 may include, for example, an n-type semiconductor layer.
  • the first conductive semiconductor layer 140 may be implemented as a compound semiconductor.
  • the first conductive semiconductor layer 140 may be implemented as a group II-VI compound semiconductor or a group III-V compound semiconductor.
  • the first conductive semiconductor layer 140 is a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). Can be implemented.
  • the first conductive semiconductor layer 140 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like.
  • N-type dopants such as Se and Te may be doped.
  • the active layer 150 electrons (or holes) injected through the first conductive semiconductor layer 140 and holes (or electrons) injected through the second conductive semiconductor layer 160 meet each other. It is a layer that emits light due to a band gap difference of an energy band according to a material forming the active layer 150.
  • the active layer 150 may be formed of any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum line structure, but is not limited thereto.
  • the active layer 150 may be implemented with a compound semiconductor.
  • the active layer 150 may be implemented as, for example, a group II-VI or group III-V compound semiconductor.
  • the active layer 150 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the active layer 150 may be implemented by stacking a plurality of well layers and a plurality of barrier layers.
  • the active layer 150 may be an InGaN well. It can be implemented in the cycle of the layer / GaN barrier layer.
  • the second conductive semiconductor layer 160 may be implemented with, for example, a p-type semiconductor layer.
  • the second conductive semiconductor layer 160 may be implemented as a compound semiconductor.
  • the second conductive semiconductor layer 160 may be implemented as a group II-VI compound semiconductor or a group III-V compound semiconductor.
  • the second conductive semiconductor layer 160 may be a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). Can be implemented.
  • the second conductive semiconductor layer 160 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like, and may include Mg, Zn, Ca, P-type dopants such as Sr and Ba may be doped.
  • the first conductive semiconductor layer 140 may include a p-type semiconductor layer
  • the second conductive semiconductor layer 160 may include an n-type semiconductor layer.
  • a semiconductor layer including an n-type or p-type semiconductor layer may be further formed below the second conductive semiconductor layer 160.
  • the light emitting structure 130 may have at least one of np, pn, npn, and pnp junction structures.
  • the doping concentrations of the impurities in the first conductive semiconductor layer 140 and the second conductive semiconductor layer 160 may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 130 may be variously formed, but is not limited thereto.
  • a first conductive InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first conductive semiconductor layer 140 and the active layer 150.
  • a second conductive AlGaN layer may be formed between the second conductive semiconductor layer 160 and the active layer 150.
  • the active layer 150 may emit ultraviolet rays within a range of 360 nm or more and 400 nm or less.
  • the second electrode 170 may be formed on the second conductive semiconductor layer 160.
  • the second electrode 170 is in ohmic contact with the second conductive semiconductor layer 160, may include at least one conductive material, and may be formed of a single layer or multiple layers.
  • the second electrode 170 may include at least one of a metal, a metal oxide, and a metal nitride material.
  • 2 to 4 are cross-sectional views illustrating a method of manufacturing the light emitting device according to the embodiment.
  • a lower first conductive semiconductor layer 190, a texture structure 120, an upper first conductive semiconductor layer 140, an active layer 150, and a second conductive type are formed on the growth substrate 180.
  • the semiconductor layer 160 and the second electrode 170 may be included.
  • the growth substrate 180 may be loaded into growth equipment, and may be formed in a layer or pattern form using a compound semiconductor of group II to group VI elements thereon.
  • the growth equipment may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator sputtering, metal organic chemical vapor (MOCVD) deposition) and the like can be employed, but is not limited to such equipment.
  • PVD physical vapor deposition
  • CVD chemical vapor deposition
  • PLD plasma laser deposition
  • MOCVD metal organic chemical vapor
  • the growth substrate 180 may be a conductive substrate or an insulating substrate.
  • the growth substrate 180 may be selected from the group consisting of sapphire substrate (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 O 3 , and GaAs.
  • a buffer layer (not shown) may be formed on the growth substrate 180.
  • the buffer layer reduces the difference in the lattice constant between the growth substrate 180 and the nitride semiconductor layer, the material is GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP Can be selected from.
  • An undoped semiconductor layer (not shown) may be formed on the buffer layer, and the undoped semiconductor layer may be formed of an undoped GaN-based semiconductor, and may be formed of a lower conductive semiconductor layer than the n-type semiconductor layer. .
  • a lower first conductive semiconductor layer 190 is formed on the buffer layer or an undoped semiconductor layer, and then a texture structure 120 is formed on the lower first conductive semiconductor layer 190.
  • the single conductive semiconductor layer 140 may be sequentially stacked.
  • the lower first conductive semiconductor layer 190 and the upper first conductive semiconductor layer 140 may be a compound semiconductor of a group III-V element doped with a first conductivity type dopant, eg, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAsm GaP, GaAs, GaAsP, AlGaInP may be selected.
  • a first conductivity type dopant eg, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAsm GaP, GaAs, GaAsP, AlGaInP may be selected.
  • the lower first conductive semiconductor layer 190 may be formed of a semiconductor layer having a compositional formula of GaN, and the upper first conductive semiconductor layer 140 is a semiconductor layer having a compositional formula of AlGaN. Can be formed.
  • the lower first conductive semiconductor layer 190 and the upper first conductive semiconductor layer 140 may be n-type semiconductor layers, and the first conductive dopant may be n, such as Si, Ge, Sn, Se, Te, or the like. It may include a type dopant.
  • the texture structure 120 may be disposed between the lower first conductive semiconductor layer 190 and the upper first conductive semiconductor layer 140, and may include GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlGaAs. , GaP, GaAs, GaAsP, and AlGaInP may include a superlattice structure in which two different layers are alternately arranged.
  • the active layer 150 may include a single quantum well structure, a multi quantum well structure, a quantum wire structure, or a quantum dot structure.
  • the active layer 150 may be formed in a cycle of a well layer and a barrier layer using a compound semiconductor material of a group III-V element.
  • the well layer includes a semiconductor layer having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1), and the barrier layer is In x It may be formed of a semiconductor layer having a compositional formula of Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the barrier layer may be formed of a material having a band gap higher than that of the well layer.
  • the active layer 150 may include, for example, at least one period of a period of the InGaN well layer / GaN barrier layer, a period of the InGaN well layer / AlGaN barrier layer, and a period of the InGaN well layer / InGaN barrier layer. .
  • the second conductive semiconductor layer 160 is formed on the active layer 150, and the second conductive semiconductor layer 160 is a compound semiconductor of a group III-V element doped with a second conductive dopant.
  • the second conductive semiconductor layer 160 may be formed of a semiconductor layer having a composition formula of In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). Can be.
  • the second conductive semiconductor layer 160 may be a p-type semiconductor layer, and the second conductive dopant may include a p-type dopant such as Mg and Zn.
  • the second conductive semiconductor layer 160 may be formed as a single layer or a multilayer, but is not limited thereto.
  • the second conductive semiconductor layer 160 may include a superlattice structure in which two different layers of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP are alternately disposed. Can be.
  • a third conductive semiconductor layer (not shown), for example, a semiconductor layer having a polarity opposite to that of the second conductive type may be formed on the second conductive semiconductor layer 160.
  • the second electrode 170 may include at least one conductive material, and may be formed of a single layer or multiple layers.
  • the second electrode 170 may include at least one of a metal, a metal oxide, and a metal nitride material.
  • a process of removing the growth substrate 180 and the lower first conductive semiconductor layer 190 and etching the texture structure 120 in a plurality of patterns may be performed.
  • the plurality of patterns may be etched in a triangular shape, and the height and width of the plurality of patterns may be related to the thickness of the texture structure 120.
  • the first electrode 110 may be etched into a plurality of patterns corresponding to the plurality of patterns of the texture structure 120, and the first electrode 110 undergoes the etching process.
  • the texture structure 120 which has undergone the etching process may be contacted to overlap each other. That is, the first electrode 110 overlaps with the texture structure 120 including at least one of the gallium aluminum nitride layer and the gallium nitride layer, so that the first electrode contacts the at least one of the gallium aluminum nitride layer or the gallium nitride layer.
  • FIG. 5 is a sectional view showing a light emitting device according to another embodiment. Referring to FIG. 5, a modified example of a part of the light emitting device illustrated in FIGS. 1 to 4 is illustrated.
  • the first electrode 110a may include a plurality of patterns, and the plurality of patterns may be rectangular.
  • the width of the pattern may be in a range of 300 nm or more and 1500 nm or less
  • the depth of the pattern may be in a range of 300 nm or more and 1500 nm or less.
  • the texture structure 120a may include a plurality of patterns corresponding to the plurality of patterns of the first electrode 110a.
  • Each of the widths and depths of the plurality of patterns of the texture structure 120a may be the same as each of the widths and depths of the plurality of patterns of the first electrode 110a.
  • Both ends of the plurality of patterns of the texture structure 120a may overlap with both ends of the plurality of patterns of the first electrode 110a.
  • the texture structure 120a may include at least one of a gallium aluminum nitride layer and a gallium nitride layer, and may include a superlattice layer in which the gallium aluminum nitride layer and the gallium nitride layer are repeatedly stacked. have.
  • the thickness of the texture structure 120a may have a thickness of 300nm or more and 1500nm or less, and according to an embodiment, the thickness of the texture structure 120a may be 1000nm.
  • the thickness of the gallium nitride layer may be smaller than the thickness of the gallium nitride layer.
  • the thickness of the gallium nitride layer and the thickness of the gallium nitride layer may be the same.
  • the gallium nitride layer and the gallium nitride layer may each have a thickness of 1 nm or more and 10 nm or less.
  • the composition ratio of aluminum in the gallium aluminum nitride layer may be 2% or more and 15% or less.
  • the composition ratio of aluminum is less than 2% in the gallium aluminum nitride layer, light loss may occur rapidly.
  • the composition ratio of aluminum is greater than 15%, the operating voltage VF may increase rapidly.
  • Each of the widths and depths of the plurality of patterns of the texture structure 120a may be the same as each of the widths and depths of the plurality of patterns of the first electrode 110a.
  • Both ends of the plurality of patterns of the texture structure 120a may overlap with both ends of the plurality of patterns of the first electrode 110a.
  • the first electrode 110a may be in contact with the gallium nitride layer and the gallium nitride layer at the same time, the light emitting device according to the embodiment, the thickness of the gallium nitride layer is greater than the thickness of the gallium aluminum nitride layer The operating voltage VF is reduced.
  • FIG. 6 is a cross-sectional view of a light emitting device according to still another embodiment. Referring to FIG. 6, a modified example of a part of the light emitting device illustrated in FIGS. 1 to 4 is illustrated.
  • the first electrode 110b may include a plurality of patterns, and the plurality of patterns may have a trapezoidal shape.
  • the width of the upper surface of the pattern may be in a range of 300 nm or more and 1500 nm or less, and the depth of the pattern is in a range of 300 nm or more and 1500 nm or less. Can be.
  • the texture structure 120b may include a plurality of patterns corresponding to a plurality of patterns of the first electrode 110b.
  • Each of the widths and depths of the plurality of patterns of the texture structure 120b may be the same as each of the widths and depths of the plurality of patterns of the first electrode 110b.
  • Both ends of the plurality of patterns of the texture structure 120b may overlap with both ends of the plurality of patterns of the first electrode 110b.
  • the texture structure 120b may include at least one of a gallium aluminum nitride layer or a gallium nitride layer, and may include a superlattice layer in which the gallium aluminum nitride layer and the gallium nitride layer are repeatedly stacked. have.
  • the thickness of the texture structure 120b may be in the range of 300nm or more and 1500nm or less, and in some embodiments, the thickness of the texture structure 120b may be 1000nm.
  • the thickness of the gallium nitride layer may be smaller than the thickness of the gallium nitride layer.
  • the thickness of the gallium nitride layer and the thickness of the gallium nitride layer may be the same.
  • the gallium nitride layer and the gallium nitride layer may have a thickness of 1 nm or more and 10 nm or less, respectively, and the composition ratio of aluminum in the gallium nitride layer may be 2% or more and 15% or less.
  • the composition ratio of aluminum is less than 2% in the gallium aluminum nitride layer, light loss may occur rapidly.
  • the composition ratio of aluminum is greater than 15%, the operating voltage VF may increase rapidly.
  • the first electrode 110b may be in contact with the gallium nitride layer and the gallium nitride layer at the same time, the light emitting device according to the embodiment, the thickness of the gallium nitride layer is larger than the thickness of the gallium aluminum nitride layer The operating voltage VF is reduced.
  • FIG. 7 is a view showing a light emitting device package to which the light emitting device according to the embodiment is applied.
  • the light emitting device package may include a body 205, a first lead electrode 213 and a second lead electrode 214 disposed on the body 205, and the body 205.
  • the light emitting device 100 may be provided to be electrically connected to the first lead electrode 213 and the second lead electrode 214, and the molding member 240 may surround the light emitting device 100. .
  • the body 205 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.
  • the first lead electrode 213 and the second lead electrode 214 are electrically separated from each other, and provide power to the light emitting device 100.
  • the first lead electrode 213 and the second lead electrode 214 may reflect light generated by the light emitting device 100 to increase light efficiency, and heat generated by the light emitting device 100. It may also play a role in discharging it to the outside.
  • the light emitting device 100 may be disposed on the body 205 or on the first lead electrode 213 or the second lead electrode 214.
  • the light emitting device 100 may be electrically connected to the first lead electrode 213 and the second lead electrode 214 by any one of a wire method, a flip chip method, and a die bonding method.
  • the light emitting device 100 may be mounted on the second lead electrode 214 and may be connected to the first lead electrode 213 by the wire 250, but the embodiment is not limited thereto.
  • the molding member 240 may surround the light emitting device 100 to protect the light emitting device 100.
  • the molding member 240 may include a phosphor 232 to change the wavelength of the light emitted from the light emitting device 100.
  • a plurality of light emitting devices or light emitting device packages may be arranged on a substrate, and an optical member such as a lens, a light guide plate, a prism sheet, and a diffusion sheet may be disposed on an optical path of the light emitting device package.
  • the light emitting device package, the substrate, and the optical member may function as a light unit.
  • the light unit may be implemented in a top view or a side view type, and may be provided in a display device such as a portable terminal and a notebook computer, or may be variously applied to an illumination device and a pointing device.
  • Yet another embodiment may be implemented as a lighting device including the light emitting device or the light emitting device package described in the above embodiments.
  • the lighting device may include a lamp, a street lamp, a signboard, a headlamp.
  • FIG. 8 is an exploded perspective view of the lighting apparatus according to the embodiment.
  • the lighting apparatus may include a cover 2100, a light source module 2200, a radiator 2400, a power supply 2600, an inner case 2700, and a socket 2800. Can be.
  • the lighting apparatus according to the embodiment may further include any one or more of the member 2300 and the recess 2500.
  • the light source module 2200 may include a light emitting device package according to an embodiment.
  • the cover 2100 may have a shape of a bulb or hemisphere, may be hollow, and may be provided in an open shape.
  • the cover 2100 may be optically coupled to the light source module 2200.
  • the cover 2100 may diffuse, scatter or excite the light provided from the light source module 2200.
  • the cover 2100 may be a kind of optical member.
  • the cover 2100 may be coupled to the heat sink 2400.
  • the cover 2100 may have a coupling part coupled to the heat sink 2400.
  • An inner surface of the cover 2100 may be coated with a milky paint.
  • the milky paint may include a diffuser to diffuse light.
  • the surface roughness of the inner surface of the cover 2100 may be greater than the surface roughness of the outer surface of the cover 2100. This is for the light from the light source module 2200 to be sufficiently scattered and diffused to be emitted to the outside.
  • the cover 2100 may be made of glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like.
  • polycarbonate is excellent in light resistance, heat resistance, and strength.
  • the cover 2100 may be transparent and opaque so that the light source module 2200 is visible from the outside.
  • the cover 2100 may be formed through blow molding.
  • the light source module 2200 may be disposed on one surface of the heat sink 2400. Thus, heat from the light source module 2200 is conducted to the heat sink 2400.
  • the light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250.
  • the member 2300 is disposed on an upper surface of the heat dissipator 2400, and has a plurality of light source parts 2210 and guide grooves 2310 into which the connector 2250 is inserted.
  • the guide groove 2310 corresponds to the board and the connector 2250 of the light source unit 2210.
  • the surface of the member 2300 may be coated or coated with a light reflective material.
  • the surface of the member 2300 may be coated or coated with a white paint.
  • the member 2300 is reflected on the inner surface of the cover 2100 to reflect the light returned to the light source module 2200 side again toward the cover 2100. Therefore, it is possible to improve the light efficiency of the lighting apparatus according to the embodiment.
  • the member 2300 may be made of an insulating material, for example.
  • the connection plate 2230 of the light source module 2200 may include an electrically conductive material. Therefore, electrical contact may be made between the radiator 2400 and the connection plate 2230.
  • the member 2300 may be formed of an insulating material to block an electrical short between the connection plate 2230 and the radiator 2400.
  • the radiator 2400 receives heat from the light source module 2200 and heat from the power supply unit 2600 to radiate heat.
  • the holder 2500 may block the accommodating groove 2719 of the insulating portion 2710 of the inner case 2700. Therefore, the power supply unit 2600 accommodated in the insulating unit 2710 of the inner case 2700 is sealed.
  • the holder 2500 has a guide protrusion 2510.
  • the guide protrusion 2510 has a hole through which the protrusion 2610 of the power supply unit 2600 passes.
  • the power supply unit 2600 processes or converts an electrical signal provided from the outside to provide the light source module 2200.
  • the power supply unit 2600 is accommodated in the accommodating groove 2725 of the inner case 2700, and is sealed in the inner case 2700 by the holder 2500.
  • the power supply unit 2600 may include a protrusion 2610, a guide unit 2630, a base 2650, and an extension unit 2670.
  • the guide part 2630 has a shape protruding outward from one side of the base 2650.
  • the guide part 2630 may be inserted into the holder 2500.
  • a plurality of parts may be disposed on one surface of the base 2650.
  • the plurality of components may include, for example, a DC converter for converting AC power provided from an external power source into DC power, a driving chip for controlling the driving of the light source module 2200, and an ESD for protecting the light source module 2200. (ElectroStatic discharge) protection element and the like, but may not be limited thereto.
  • the extension part 2670 has a shape protruding outward from the other side of the base 2650.
  • the extension part 2670 is inserted into the connection part 2750 of the inner case 2700 and receives an electrical signal from the outside.
  • the extension part 2670 may be provided to be equal to or smaller than the width of the connection part 2750 of the inner case 2700.
  • Each end of the "+ wire” and the “-wire” may be electrically connected to the extension 2670, and the other end of the "+ wire” and the "-wire” may be electrically connected to the socket 2800. .
  • the inner case 2700 may include a molding unit together with the power supply unit 2600 therein.
  • the molding part is a part where the molding liquid is hardened, so that the power supply part 2600 can be fixed inside the inner case 2700.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

실시예는 발광소자와 이를 구비한 조명시스템에 관한 것이다. 실시예에 따른 발광소자는 상면에 복수의 패턴을 갖는 제1전극과, 상기 제1전극의 복수의 패턴과 대응되는 복수의 패턴을 갖고, 적어도 하나의 상기 제1전극의 복수의 패턴과 접하는 텍스쳐구조물과, 상기 텍스쳐구조물상에 배치되는 제1도전형 반도체층과, 상기 제1도전형 반도체층상에 배치되는 활성층과, 상기 활성층 상에 배치되는 제2도전형 반도체층과, 상기 제2도전형 반도체층상에 배치되는 제2전극을 포함할 수 있다.

Description

발광소자 및 조명시스템
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지, 및 조명시스템에 관한 것이다.
발광소자(light emitting diode)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공이 결합하여 전도대(conduction band)와 가전대(valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하고, 상기 에너지가 빛으로 발산되면 발광소자가 된다.
질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(blue) 발광소자, 녹색(green) 발광소자, 및 자외선(UV) 발광소자는 상용화되어 널리 사용되고 있다.
발광소자는 전극의 위치에 따라 수평형 타입(lateral type)과 수직형 타입(vertical type)으로 구분할 수 있다.
종래기술에 의한 수직형 발광소자에서, 성장기판을 제거하고 전극을 연결할 때, 상기 전극과 접촉하는 반도체층의 조성물에 따라 동작전압(VF) 또는 광손실(Po)에 영향을 줄 수 있다.
실시예는 소정의 패턴을 갖는 텍스쳐구조물(texture structure)과 전극을 연결하여 동작전압이 개선된 발광소자 및 이를 구비하는 조명시스템을 제공하고자 한다.
또한, 실시예는 초격자층을 포함하는 텍스쳐구조물을 통해 전자 스프레딩을 촉진시켜 수율이 개선된 발광소자 및 이를 구비한 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는 상면에 복수의 패턴을 갖는 제1전극과, 상기 제1전극의 복수의 패턴과 대응되는 복수의 패턴을 갖고, 적어도 하나의 상기 제1 전극의 복수의 패턴과 접하는 텍스쳐구조물과, 상기 텍스쳐구조물상에 배치되는 제1도전형 반도체층과, 상기 제1도전형 반도체층상에 배치되는 활성층과, 상기 활성층 상에 배치되는 제2도전형 반도체층과, 상기 제2도전형 반도체층상에 배치되는 제2전극을 포함할 수 있다.
또한, 실시예에 따른 조명시스템은 상기 발광소자를 구비하는 발광모듈을 포함할 수 있다.
실시예에 따른 발광소자는 소정의 패턴을 갖는 텍스쳐구조물과 전극을 연결하여 동작전압이 낮아지는 효과가 있다.
또한, 실시예는 초격자구조를 갖는 텍스쳐구조물을 통해 전자 스프레딩을 촉진시켜 수율과 신뢰성이 개선되고 광손실이 개선될 수 있다.
또한, 실시예는 초격자구조를 갖는 텍스쳐구조물을 통해 전위(dislocation)를 방지하고 스트레인(strain)을 제어를 하여 크랙(crack) 발생을 저하시킬 수 있다.
또한, 실시예는 공정시 웨이퍼내에서 광손실(Po) 및 동작전압(VF3)을 일정하게 유지시키는 효과가 있다.
도 1은 실시예에 따른 발광소자의 단면도.
도 2 내지 도 4는 실시예에 따른 발광소자의 제조방법 공정 단면도.
도 5는 다른 실시예에 따른 발광소자의 단면도.
도 6은 또 다른 실시예에 따른 발광소자의 단면도.
도 7은 실시예에 따른 발광소자 패키지의 단면도.
도 8은 실시예에 따른 조명장치의 분해 사시도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도 1은 실시예에 따른 발광소자(100)의 단면도이다.
실시예에 따른 발광소자(100)는 복수의 패턴을 갖는 제1전극(110), 상기 제1전극의 복수의 패턴과 대응되는 복수의 패턴을 갖는 텍스쳐구조물(120), 상기 텍스쳐구조물(120) 상에 배치되는 발광구조물(130), 및 상기 발광구조물(130) 상에 배치되는 제2전극(170)을 포함할 수 있다. 상기 발광구조물(130)은 제1도전형 반도체층(140), 상기 제1도전형 반도체층(140) 상에 배치되는 활성층(150), 상기 활성층(150) 상에 배치되는 제2도전형 반도체층(160)을 포함할 수 있다.
상기 제1전극(110)은 복수의 패턴을 포함할 수 있고, 상기 복수의 패턴은 삼각형, 사각형, 또는 사다리꼴 중 적어도 하나일 수 있으나, 이에 한정되는 것은 아니다.
실시예에서, 상기 제1전극(110)의 복수의 패턴이 삼각형인 경우, 상기 패턴의 폭(W)은 300nm 이상 1500nm 이하의 범위내일 수 있고, 상기 패턴의 깊이(D)는 300nm 이상 1500nm 이하의 범위내일 수 있다.
실시예에서, 상기 텍스쳐구조물(120)은 상기 제1전극(110)의 복수의 패턴과 대응하는 복수의 패턴을 포함할 수 있다.
실시예에서, 상기 텍스쳐구조물(120)은 질화갈륨알루미늄층 또는 질화갈륨층 중 적어도 하나를 포함할 수 있고, 상기 질화갈륨알루미늄층과 상기 질화갈륨층이 반복적으로 적층된 초격자층을 포함할 수 있다.
또한 실시예에서, 상기 텍스쳐구조물(120)의 두께는 300nm 이상 1500nm 이하의 범위일 수 있고, 실시예에 따라 상기 텍스쳐구조물(120)의 두께는 1000nm일 수 있다. 상기 텍스쳐구조물(120)의 두께가 300nm 미만인 경우, 상기 복수의 패턴을 형성하기 위한 식각 공정 시 상기 제1도전형 반도체(140)층 내부까지 패턴이 형성되어 동작전압이 상승할 수 있다. 또한, 상기 텍스쳐구조물(120)의 두께가 1500nm 초과인 경우, 상기 질화갈륨층과 상기 제1전극(110)이 접촉하여 광 손실이 발생할 수 있다.
실시예에서, 상기 질화갈륨알루미늄층의 두께는 상기 질화갈륨층의 두께보다 작을 수 있다. 또한, 실시예에 따라, 상기 질화갈륨알루미늄층의 두께와 상기 질화갈륨층의 두께는 동일할 수 있다.
실시예에서, 상기 질화갈륨알루미늄층과 상기 질화갈륨층은 각각 1 nm 이상 10nm 이하의 두께를 가질 수 있다. 상기 질화갈륨알루미늄층과 상기 질화갈륨층의 두께가 10nm 초과하는 경우 전위를 블로킹하고 크랙을 제어하는 효과가 저하될 수 있다.
실시예에서, 상기 질화갈륨알루미늄층에서 알루미늄의 조성비는 2% 이상 15% 이하일 수 있다. 상기 질화갈륨알루미늄층에서 상기 알루미늄의 조성비가 2% 미만일 경우 광손실이 급격하게 발생할 수 있고, 상기 알루미늄의 조성비가 15% 초과일 경우 동작전압(VF)이 급격하게 상승할 수 있다.
상기 텍스쳐구조물(120)의 복수의 패턴의 폭과 깊이 각각은, 상기 제1전극(110)의 상기 복수의 패턴의 폭과 깊이 각각과 동일할 수 있다.
상기 텍스쳐구조물(120)의 복수의 패턴의 양측단은 상기 제1전극(110)의 복수의 패턴의 양측단과 서로 겹쳐질 수 있다.
즉, 제1전극(110)은 상기 질화갈륨알루미늄층과 상기 질화갈륨층을 동시에 접할 수 있고, 실시예에 따른 발광소자는, 상기 질화갈륨층의 두께가 상기 질화갈륨알루미늄층의 두께보다 큰 경우, 동작전압(VF)이 감소하는 효과가 있다. 예컨대, 실시예에 따른 발광소자는 상기 동작전압(VF)이 3.57V에서 3.52V로 감소할 수 있다.
실시예에 따라, 상기 제1전극(110)의 복수의 패턴은 상기 제1도전형 반도체층(140)과 접할 수 있다.
실시예에 따라, 상기 제1도전형 반도체층(140)은 제1도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2도전형 반도체층(160)은 제2도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한, 상기 제1도전형 반도체층(140)이 p형 반도체층으로 형성되고, 상기 제2도전형 반도체층(160)이 n형 반도체층으로 형성될 수 있다.
상기 제1도전형 반도체층(140)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1도전형 반도체층(140)은 화합물 반도체로 구현될 수 있다. 상기 제1도전형 반도체층(140)은 예로서 Ⅱ족-VI족 화합물 반도체 또는 Ⅲ족-Ⅴ족 화합물 반도체로 구현될 수 있다.
예컨대, 상기 제1도전형 반도체층(140)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1도전형 반도체층(140)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(150)은 상기 제1도전형 반도체층(140)을 통해서 주입되는 전자(또는 정공)와 상기 제2도전형 반도체층(160)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(150)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(150)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(150)은 화합물 반도체로 구현될 수 있다. 상기 활성층(150)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. 상기 활성층(150)은 예로서 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(150)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(150)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, 상기 활성층(150)은 InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.
상기 제2도전형 반도체층(160)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2도전형 반도체층(160)은 화합물 반도체로 구현될 수 있다. 상기 제2도전형 반도체층(160)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다.
예컨대, 상기 제2도전형 반도체층(160)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2도전형 반도체층(160)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1도전형 반도체층(140)이 p형 반도체층을 포함하고 상기 제2도전형 반도체층(160)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2도전형 반도체층(160) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(130)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1도전형 반도체층(140) 및 상기 제2도전형 반도체층(160) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(130)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1도전형 반도체층(140)과 상기 활성층(150) 사이에는 제1도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2도전형 반도체층(160)과 상기 활성층(150) 사이에는 제2도전형의 AlGaN층이 형성될 수도 있다.
실시예에 따라, 상기 활성층(150)은 360nm 이상 400nm 이하의 범위 내의 자외선을 방출할 수 있다.
상기 제2전극(170)은 상기 제2도전형 반도체층(160) 상에 형성될 수 있다. 상기 제2전극(170)은 상기 제2도전형 반도체층(160)과 오믹 접촉되며, 적어도 하나의 전도성 물질을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다. 예컨대, 상기 제2전극(170)은 금속, 금속 산화물 및 금속 질화물 재질 중 적어도 하나를 포함할 수 있다.
도 2 내지 도 4는 실시예에 따른 발광소자의 제조방법 공정 단면도이다.
이하, 도 2 내지 도 4를 참조하여 실시예에 따른 발광소자의 제조방법을 설명하면서, 이건 발명의 특징을 상술하기로 한다.
도 2를 참조하면, 성장 기판(180) 상에 하부 제1도전형 반도체층(190), 텍스쳐구조물(120), 상부 제1도전형 반도체층(140), 활성층(150), 제2도전형 반도체층(160), 및 제2전극(170)을 포함할 수 있다.
성장 기판(180)은 성장 장비에 로딩되고, 그 위에 Ⅱ족 내지 Ⅵ족 원소의 화합물 반도체를 이용하여 층 또는 패턴 형태로 형성될 수 있다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등이 채용될 수 있으며, 이러한 장비로 한정되지는 않는다.
상기 성장 기판(180)은 도전성 기판 또는 절연성 기판일 수 있다. 예컨대, 상기 성장 기판(180)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다.
상기 성장 기판(180) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 상기 성장 기판(180)과 질화물 반도체층 사이의 격자 상수의 차이를 줄여주게 되며, 그 물질은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 선택될 수 있다.
상기 버퍼층 상에는 언도프드 반도체층(미도시)이 형성될 수 있으며, 상기 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있으며, n형 반도체층보다 저 전도성의 반도체층으로 형성될 수 있다.
이후, 상기 버퍼층 또는 언도프트 반도체층 상에 하부 제1도전형 반도체층(190)이 형성되고, 이후에 상기 하부 제1도전형 반도체층(190) 상에는 텍스쳐구조물(120)이 형성되고, 상부 제1도전형 반도체층(140)이 순차적으로 적층될 수 있다.
상기 하부 제1도전형 반도체층(190)과 상기 상부 제1도전형 반도체층(140)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체, 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAsm GaP, GaAs, GaAsP, AlGaInP 에서 선택될 수 있다.
실시예에 따르면, 상기 하부 제1도전형 반도체층(190)은 GaN의 조성식을 갖는 반도체층으로 형성될 수 있고, 상기 상부 제1도전형 반도체층(140)은 AlGaN의 조성식을 갖는 반도체층으로 형성될 수 있다.
상기 하부 제1도전형 반도체층(190)과 상기 상부 제1도전형 반도체층(140)은 n형 반도체층일 수 있으며, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도편트를 포함할 수 있다.
상기 텍스쳐구조물(120)은 상기 하부 제1도전형 반도체층(190)과 상기 상부 제1도전형 반도체층(140) 사이에 배치될 수 있고, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 서로 다른 두 층을 교대로 배치된 초격자 구조를 포함할 수 있다.
상기 활성층(150)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수 있다. 상기 활성층(150)은 III족-V족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기로 형성될 수 있다. 상기 우물층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층을 포함하며, 상기 장벽층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(150)은, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 및 InGaN 우물층/InGaN 장벽층의 주기 중 적어도 하나의 주기를 포함할 수 있다.
상기 활성층(150) 위에는 상기 제2도전형 반도체층(160)이 형성되며, 상기 제2도전형 반도체층(160)은 제2도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형 반도체층(160)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성될 수 있다.
상기 제2도전형 반도체층(160)은 p형 반도체층일 수 있으며, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함한다. 상기 제2도전형 반도체층(160)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
상기 제2도전형 반도체층(160)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 서로 다른 두 층을 교대로 배치된 초격자 구조를 포함할 수 있다. 실시예에 따라, 상기 제2도전형 반도체층(160) 위에는 제3 도전형 반도체층(미도시) 예컨대, 제2 도전형과 반대의 극성을 갖는 반도체층이 형성될 수 있다.
상기 제2전극(170)은 적어도 하나의 전도성 물질을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다. 예컨대, 상기 제2전극(170)은 금속, 금속 산화물 및 금속 질화물 재질 중 적어도 하나를 포함할 수 있다.
도 3을 참조하면, 상기 성장 기판(180)과 상기 하부 제1도전형 반도체층(190)을 제거하고, 상기 텍스쳐구조물(120)을 소정의 복수의 패턴으로 식각하는 공정이 진행될 수 있다.
예컨대, 상기 복수의 패턴은 삼각형 모양으로 식각될 수 있고, 상기 복수의 패턴의 높이와 폭은 상기 텍스쳐구조물(120)의 두께와 관련될 수 있다.
도 4를 참조하면, 제1전극(110)은 상기 텍스쳐구조물(120)의 복수의 패턴과 대응하는 복수의 패턴으로 식각하는 공정이 진행될 수 있고, 상기 식각 공정을 거친 제1전극(110)은 상기 식각 공정을 거친 텍스쳐구조물(120)과 서로 포개지도록 컨택될 수 있다. 즉, 제1전극(110)은 질화갈륨알루미늄층 또는 질화갈륨층 중 적어도 하나를 포함하는 텍스쳐구조물(120)과 겹쳐짐으로써, 제1전극은 질화갈륨알루미늄층 또는 질화갈륨층 중 적어도 하나와 컨택될 수 있다.
도 5는 다른 실시예에 따른 발광소자의 단면도를 나타낸다. 도 5를 참조하면, 도 1 내지 도 4에 도시된 발광소자의 일부분의 변형 예이다.
실시예에서, 제1전극(110a)은 복수의 패턴을 포함할 수 있고, 상기 복수의 패턴은 사각형일 수 있다.
실시예에서, 상기 제1전극(110a)의 복수의 패턴이 사각형인 경우, 상기 패턴의 폭은 300nm 이상 1500nm 이하의 범위내일 수 있고, 상기 패턴의 깊이는 300nm 이상 1500nm 이하의 범위내일 수 있다.
실시예에서, 상기 텍스쳐구조물(120a)은 상기 제1전극(110a)의 복수의 패턴과 대응하는 복수의 패턴을 포함할 수 있다.
상기 텍스쳐구조물(120a)의 복수의 패턴의 폭과 깊이 각각은, 상기 제1전극(110a)의 상기 복수의 패턴의 폭과 깊이 각각과 동일할 수 있다.
상기 텍스쳐구조물(120a)의 복수의 패턴의 양측단은 상기 제1전극(110a)의 복수의 패턴의 양측단과 서로 겹쳐질 수 있다.
실시예에서, 상기 텍스쳐구조물(120a)은 질화갈륨알루미늄층 또는 질화갈륨층 중 적어도 하나를 포함할 수 있고, 상기 질화갈륨알루미늄층과 상기 질화갈륨층이 반복적으로 적층된 초격자층을 포함할 수 있다.
또한 실시예에서, 상기 텍스쳐구조물(120a)의 두께는 300nm 이상 1500nm 이하를 가질 수 있고, 실시예에 따라 상기 텍스쳐구조물(120a)의 두께는 1000nm일 수 있다.
실시예에서, 상기 질화갈륨알루미늄층의 두께는 상기 질화갈륨층의 두께보다 작을 수 있다. 또한, 실시예에 따라, 상기 질화갈륨알루미늄층의 두께와 상기 질화갈륨층의 두께는 동일할 수 있다.
실시예에서, 상기 질화갈륨알루미늄층과 상기 질화갈륨층은 각각 1 nm 이상 10nm 이하의 두께를 가질 수 있다.
실시예에서, 상기 질화갈륨알루미늄층에서 알루미늄의 조성비는 2% 이상 15% 이하일 수 있다. 상기 질화갈륨알루미늄층에서 상기 알루미늄의 조성비가 2% 미만일 경우 광손실이 급격하게 발생할 수 있고, 상기 알루미늄의 조성비가 15% 초과일 경우 동작전압(VF)이 급격하게 상승할 수 있다.
상기 텍스쳐구조물(120a)의 복수의 패턴의 폭과 깊이 각각은, 상기 제1전극(110a)의 상기 복수의 패턴의 폭과 깊이 각각과 동일할 수 있다.
상기 텍스쳐구조물(120a)의 복수의 패턴의 양측단은 상기 제1전극(110a)의 복수의 패턴의 양측단과 서로 겹쳐질 수 있다.
즉, 제1전극(110a)은 상기 질화갈륨알루미늄층과 상기 질화갈륨층을 동시에 접할 수 있고, 실시예에 따른 발광소자는, 상기 질화갈륨층의 두께가 상기 질화갈륨알루미늄층의 두께보다 큰 경우, 동작전압(VF)이 감소하는 효과가 있다.
도 6은 또 다른 실시예에 따른 발광소자의 단면도이다. 도 6를 참조하면, 도 1 내지 도 4에 도시된 발광소자의 일부분의 변형 예이다.
실시예에서, 제1전극(110b)은 복수의 패턴을 포함할 수 있고, 상기 복수의 패턴은 사다리꼴 형태일 수 있다.
실시예에서, 상기 제1전극(110b)의 복수의 패턴이 사다리꼴 형태인 경우, 상기 패턴의 상면의 폭은 300nm 이상 1500nm 이하의 범위내일 수 있고, 상기 패턴의 깊이는 300nm 이상 1500nm 이하의 범위내일 수 있다.
실시예에서, 상기 텍스쳐구조물(120b)은 상기 제1전극(110b)의 복수의 패턴과 대응하는 복수의 패턴을 포함할 수 있다.
상기 텍스쳐구조물(120b)의 복수의 패턴의 폭과 깊이 각각은, 상기 제1전극(110b)의 상기 복수의 패턴의 폭과 깊이 각각과 동일할 수 있다.
상기 텍스쳐구조물(120b)의 복수의 패턴의 양측단은 상기 제1전극(110b)의 복수의 패턴의 양측단과 서로 겹쳐질 수 있다.
실시예에서, 상기 텍스쳐구조물(120b)은 질화갈륨알루미늄층 또는 질화갈륨층 중 적어도 하나를 포함할 수 있고, 상기 질화갈륨알루미늄층과 상기 질화갈륨층이 반복적으로 적층된 초격자층을 포함할 수 있다.
또한 실시예에서, 상기 텍스쳐구조물(120b)의 두께는 300nm 이상 1500nm 이하의 범위일 수 있고, 실시예에 따라 상기 텍스쳐구조물(120b)의 두께는 1000nm일 수 있다.
실시예에서, 상기 질화갈륨알루미늄층의 두께는 상기 질화갈륨층의 두께보다 작을 수 있다. 또한, 실시예에 따라, 상기 질화갈륨알루미늄층의 두께와 상기 질화갈륨층의 두께는 동일할 수 있다.
실시예에서, 상기 질화갈륨알루미늄층과 상기 질화갈륨층은 각각 1 nm 이상 10nm 이하의 두께를 가질 수 있고 상기 질화갈륨알루미늄층에서 알루미늄의 조성비는 2% 이상 15% 이하일 수 있다. 상기 질화갈륨알루미늄층에서 상기 알루미늄의 조성비가 2% 미만일 경우 광손실이 급격하게 발생할 수 있고, 상기 알루미늄의 조성비가 15% 초과일 경우 동작전압(VF)이 급격하게 상승할 수 있다.
즉, 제1전극(110b)은 상기 질화갈륨알루미늄층과 상기 질화갈륨층을 동시에 접할 수 있고, 실시예에 따른 발광소자는, 상기 질화갈륨층의 두께가 상기 질화갈륨알루미늄층의 두께보다 큰 경우, 동작전압(VF)이 감소하는 효과가 있다.
도 7은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.
도 7을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(205)와, 상기 몸체(205)에 배치된 제1 리드전극(213) 및 제2 리드전극(214)과, 상기 몸체(205)에 제공되어 상기 제1 리드전극(213) 및 제2 리드전극(214)과 전기적으로 연결되는 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(240)를 포함할 수 있다.
상기 몸체(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드전극(213) 및 제2 리드전극(214)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(213) 및 제2 리드전극(214)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광소자(100)는 상기 몸체(205) 위에 배치되거나 상기 제1 리드전극(213) 또는 제2 리드전극(214) 위에 배치될 수 있다.
상기 발광소자(100)는 상기 제1 리드전극(213) 및 제2 리드전극(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
실시예에서 발광소자(100)는 제2 리드전극(214)에 실장되고, 제1 리드전극(213)과 와이어(250)에 의해 연결될 수 있으나, 실시예가 이에 한정되는 것은 아니다.
상기 몰딩부재(240)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(240)에는 형광체(232)가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.
도 8은 실시예에 따른 조명장치의 분해 사시도이다.
도 8을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 리세스더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 상면에 복수의 패턴을 갖는 제1전극;
    상기 제1전극의 복수의 패턴과 대응되는 복수의 패턴을 갖고, 적어도 하나의 제1전극의 복수의 패턴과 접하는 텍스쳐구조물;
    상기 텍스쳐구조물상에 배치되는 제1도전형 반도체층;
    상기 제1도전형 반도체층상에 배치되는 활성층;
    상기 활성층 상에 배치되는 제2도전형 반도체층; 및
    상기 제2도전형 반도체층상에 배치되는 제2전극을 포함하는 발광소자.
  2. 제1항에 있어서,
    상기 제1전극의 복수의 패턴의 양측단과 상기 텍스쳐구조물의 복수의 패턴의 양측단은 서로 겹쳐지는 발광소자.
  3. 제1항에 있어서,
    상기 제1전극의 복수의 패턴은 상기 제1도전형 반도체층과 접하는 발광소자.
  4. 제1항에 있어서,
    상기 텍스쳐구조물은 질화갈륨알루미늄층 또는 질화갈륨층 중 적어도 하나를 포함하는 발광소자.
  5. 제1항에 있어서,
    상기 텍스쳐구조물은 질화갈륨알루미늄층과 질화갈륨층이 반복적으로 적층된 초격자층을 포함하는 발광소자.
  6. 제5항에 있어서,
    상기 질화갈륨알루미늄층의 두께는 상기 질화갈륨층의 두께보다 작은 발광소자.
  7. 제5항에 있어서,
    상기 질화갈륨알루미늄층의 두께와 상기 질화갈륨층의 두께는 서로 동일한 발광소자.
  8. 제1항에 있어서,
    상기 텍스쳐구조물은 300nm 이상 1500nm 이하의 두께를 갖는 발광소자.
  9. 제5항에 있어서,
    상기 질화갈륨알루미늄층과 상기 질화갈륨층은 각각 1nm 이상 10nm 이하의 두께를 갖는 발광소자.
  10. 제1항에 있어서,
    상기 제1전극의 복수의 패턴의 높이는 300nm 이상 1500nm 이하인 발광소자.
  11. 제5항에 있어서,
    상기 질화갈륨알루미늄층에서 알루미늄 조성비는 2% 이상 15% 이하인 발광소자.
  12. 제1항에 있어서,
    상기 제1전극의 복수의 패턴은 삼각형, 사각형, 또는 사다리꼴 모양 중 적어도 하나인 발광소자.
  13. 제1항에 있어서,
    상기 활성층은 360nm 이상 400nm 이하의 범위 내의 자외선을 방출하는 발광소자.
  14. 상면에 복수의 패턴을 갖는 제1전극;
    상기 제1전극의 복수의 패턴과 대응되는 복수의 패턴을 갖고, 적어도 하나의 제1전극의 복수의 패턴과 접하고 질화갈륨알루미늄층과 질화갈륨층이 반복적으로 적층된 초격자층을 포함하는 텍스쳐구조물;
    상기 텍스쳐구조물상에 배치되는 제1도전형 반도체층;
    상기 제1도전형 반도체층상에 배치되는 활성층;
    상기 활성층 상에 배치되는 제2도전형 반도체층; 및
    상기 제2도전형 반도체층상에 배치되는 제2전극을 포함하고,
    상기 제1전극은 상기 질화갈륨알루미늄층과 상기 질화갈륨층을 동시에 접하는 발광소자.
  15. 제14항에 있어서,
    상기 제1전극의 복수의 패턴의 양측단과 상기 텍스쳐구조물의 복수의 패턴의 양측단은 서로 겹쳐지는 발광소자.
  16. 제14항에 있어서,
    상기 제1전극의 복수의 패턴은 상기 제1도전형 반도체층과 접하는 발광소자.
  17. 제14항에 있어서,
    상기 질화갈륨알루미늄층의 두께는 상기 질화갈륨층의 두께보다 작은 발광소자.
  18. 제14항에 있어서,
    상기 질화갈륨알루미늄층의 두께와 상기 질화갈륨층의 두께는 서로 동일한 발광소자.
  19. 제14항에 있어서,
    상기 텍스쳐구조물은 300nm 이상 1500nm 이하의 두께를 갖는 발광소자.
  20. 제1 항 내지 제19 항 중 어느 하나의 발광소자를 구비하는 발광모듈을 포함하는 조명시스템.
PCT/KR2015/007589 2014-08-04 2015-07-22 발광소자 및 조명시스템 WO2016021853A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/501,321 US10008633B2 (en) 2014-08-04 2015-07-22 Light-emitting diode and lighting system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140099925A KR102224132B1 (ko) 2014-08-04 2014-08-04 발광소자 및 조명시스템
KR10-2014-0099925 2014-08-04

Publications (1)

Publication Number Publication Date
WO2016021853A1 true WO2016021853A1 (ko) 2016-02-11

Family

ID=55264074

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/007589 WO2016021853A1 (ko) 2014-08-04 2015-07-22 발광소자 및 조명시스템

Country Status (3)

Country Link
US (1) US10008633B2 (ko)
KR (1) KR102224132B1 (ko)
WO (1) WO2016021853A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102324218B1 (ko) * 2017-04-14 2021-11-10 삼성디스플레이 주식회사 터치 센서 및 이를 구비하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060103619A (ko) * 2005-03-28 2006-10-04 서울옵토디바이스주식회사 발광 다이오드 및 이의 제조 방법
JP2007281037A (ja) * 2006-04-03 2007-10-25 Dowa Holdings Co Ltd 半導体発光素子及びその製造方法
KR20100054594A (ko) * 2008-11-14 2010-05-25 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
US20130009130A1 (en) * 2011-07-08 2013-01-10 Bridgelux, Inc. Laterally contacted blue led with superlattice current spreading layer
KR20140018985A (ko) * 2011-08-02 2014-02-13 도시바 테크노 센터 인크. 실리콘 기판상에 성장시킨 저 결함 n-형 층을 갖는 LED

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101210172B1 (ko) * 2009-03-02 2012-12-07 엘지이노텍 주식회사 발광 소자
KR101910564B1 (ko) 2011-06-02 2018-10-22 서울바이오시스 주식회사 스트레인 강화된 웰층을 갖는 발광 다이오드
KR20120138275A (ko) 2011-06-14 2012-12-26 엘지이노텍 주식회사 발광소자
JP2014045108A (ja) * 2012-08-28 2014-03-13 Toyoda Gosei Co Ltd 半導体発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060103619A (ko) * 2005-03-28 2006-10-04 서울옵토디바이스주식회사 발광 다이오드 및 이의 제조 방법
JP2007281037A (ja) * 2006-04-03 2007-10-25 Dowa Holdings Co Ltd 半導体発光素子及びその製造方法
KR20100054594A (ko) * 2008-11-14 2010-05-25 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
US20130009130A1 (en) * 2011-07-08 2013-01-10 Bridgelux, Inc. Laterally contacted blue led with superlattice current spreading layer
KR20140018985A (ko) * 2011-08-02 2014-02-13 도시바 테크노 센터 인크. 실리콘 기판상에 성장시킨 저 결함 n-형 층을 갖는 LED

Also Published As

Publication number Publication date
US10008633B2 (en) 2018-06-26
KR20160016236A (ko) 2016-02-15
US20170222089A1 (en) 2017-08-03
KR102224132B1 (ko) 2021-03-09

Similar Documents

Publication Publication Date Title
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
WO2014065571A1 (ko) 발광소자
WO2014058224A1 (ko) 발광소자
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2014046527A1 (ko) 발광소자
WO2017014512A1 (ko) 발광 소자
WO2015156504A1 (ko) 발광소자 및 이를 구비하는 조명 시스템
WO2016195341A1 (ko) 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템
WO2013183901A1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
WO2013183888A1 (ko) 발광소자
WO2016080676A1 (ko) 발광소자 패키지
WO2013162337A1 (en) Light emitting device and light emitting device package
WO2017065566A1 (ko) 반도체 소자, 반도체 소자 패키지, 및 이를 포함하는 조명 시스템
WO2014010816A1 (en) Light emitting device, and method for fabricating the same
WO2015199388A1 (ko) 발광소자
WO2016018010A1 (ko) 발광소자 및 조명시스템
WO2017119730A1 (ko) 발광 소자
WO2015111814A1 (ko) 발광소자, 발광소자 패키지, 라이트 유닛
WO2017003095A1 (ko) 발광소자 패키지 이를 포함하는 발광소자 모듈
WO2014054891A1 (ko) 발광소자 및 발광소자 패키지
WO2015190735A1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
WO2014021651A1 (ko) 발광 소자
WO2016114541A1 (ko) 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
WO2016080671A1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15830004

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15501321

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15830004

Country of ref document: EP

Kind code of ref document: A1