WO2015194585A1 - 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 - Google Patents

共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 Download PDF

Info

Publication number
WO2015194585A1
WO2015194585A1 PCT/JP2015/067430 JP2015067430W WO2015194585A1 WO 2015194585 A1 WO2015194585 A1 WO 2015194585A1 JP 2015067430 W JP2015067430 W JP 2015067430W WO 2015194585 A1 WO2015194585 A1 WO 2015194585A1
Authority
WO
WIPO (PCT)
Prior art keywords
period
command signal
gate command
switching element
switching elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/067430
Other languages
English (en)
French (fr)
Inventor
泰裕 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to CN201580032359.XA priority Critical patent/CN106464159B/zh
Priority to US15/318,796 priority patent/US9812943B2/en
Priority to JP2016529396A priority patent/JP6350660B2/ja
Publication of WO2015194585A1 publication Critical patent/WO2015194585A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0043—Converters switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a load resonant power converter that supplies a rectangular wave voltage to a resonant load such as an induction heating circuit.
  • FIG. 5 shows a circuit configuration of a load resonant power converter (AC / DC converter) connected to a resonant load.
  • the AC / DC converter 10 includes a single-phase inverter whose input side is connected to a DC voltage source 11 and whose output side is connected to a resonant load 12 such as an induction heating circuit.
  • a rectangular wave voltage is output to the resonant load 12 at the resonant frequency by ON / OFF control of each switching element of the single-phase inverter.
  • This AC / DC converter 10 is configured as an induction heating load resonance AC / DC converter (induction heating resonance inverter) when the resonant load 12 is an induction heating circuit.
  • alternating current generated by ON / OFF control of each switching element of a single-phase inverter is passed through an LC resonance circuit composed of a coil and a capacitor, and the alternating magnetic field generated thereby is heated.
  • An eddy current is applied to a body (electric conductor) and heated from the inside by Joule heat generated thereby.
  • An induction heating circuit as a resonant load connected to the output side of a load resonant power converter has been conventionally known to have a property that the current penetration depth decreases as the frequency increases. Yes.
  • Patent Document 1 As a prior art for solving this problem, for example, a resonant load inverter system described in Patent Document 1 has been proposed. As described in FIG. 3 of this Patent Document 1 and paragraph numbers “0007” to “0009” of the specification, the switching elements can be driven at a cycle of 1 / N by connecting N switching elements connected in series in the vertical direction. It becomes like this. Therefore, the drive frequency of the switching element can be lowered to a frequency inversely proportional to the parallel number with respect to a desired resonance frequency.
  • FIG. 6 shows a load resonance AC / DC converter, for example, an apparatus used in the AC / DC converter 10 of FIG. 5.
  • the switching frequency per switching element can be reduced as in the resonant load inverter system of Patent Document 1.
  • Each switching element of FIG. 6 is ON / OFF controlled along the gate command signal generation pattern of FIG.
  • the switching element X11 and V11 gate command signal X11_gate / V11_gate having the same ON period and OFF period as the ON period and OFF period of the command signal are delayed by one clock from the gate command signal X11_gate / V11_gate
  • the switching element U21, Y21 gate command signal U21_gate / Y21_gate having the same ON period and OFF period as the ON period and OFF period of the command signal are delayed by one clock from the gate command signal U21_gate / Y21_gate, and the command signal ON period
  • Each switching element in FIG. 6 is turned on and off by repeating the patterns (1) to (6) shown in FIGS. 8A to 8F by the created gate command signals U11_gate / Y11_gate... X31_gate / V31_gate. Be controlled.
  • FIG. 8 shows the relationship of the output current when each switching element of FIG. 6 is driven with the gate command signal generation pattern of FIG.
  • FIGS. 8A to 8F correspond to the patterns (1) to (6) in FIG. 7, respectively, and “ON” is shown for the switching elements that are ON-controlled by the ON signal of the gate command.
  • the path of the output current Iout flowing through the ON-controlled switching element and the load is indicated by an arrow.
  • the frequency command of the switching frequency (drive frequency) per element becomes 1/3 (1 / N) by sequentially switching in the patterns (1) to (6). I understand.
  • the switching cycle can be set to 1 / N.
  • each gate command signal U11_gate / The pulse width of Y11_gate... X31_gate / V31_gate is not 1 / N. Therefore, the upper limit of the output frequency is determined by the minimum pulse width based on the element characteristics based on the turn-on rise time and turn-off fall time of the switching element.
  • the main circuit conductor that connects the switching elements between the single-phase inverters is used.
  • the main circuit that connects the switching elements in the single-phase inverter is used. Conductors are required in proportion to the parallel number N, respectively.
  • the same number of main circuit conductors as the number of switching elements are between the DC link voltage input unit Vdc and the DC input side terminals of the switching elements of the upper and lower arms, and rectangular.
  • the present invention solves the above-mentioned problems, and its purpose is to lower the switching frequency of each switching element, between the DC link voltage input Vdc and the DC input side terminals of the switching elements of the upper and lower arms, and To provide a power converter for a resonant load that can reduce the number of main circuit conductors between the rectangular wave voltage output unit Vout and the output side terminals of the switching elements of the upper and lower arms, and a time-division operation method thereof. is there.
  • the power converter for a resonant load according to claim 1 for solving the above-described problem is a single-phase inverter in which a DC input side is connected to a DC voltage source, an output side is connected to a resonant load, and a rectangular wave voltage is output at a resonant frequency.
  • a power converter for a resonant load comprising: M (M is an integer of 2 or more) connected to the upper arm, the lower arm, and the upper and lower arms of one phase of the single-phase inverter.
  • a switch group circuit formed by connecting N series bodies of switching elements in parallel (N is an integer of 2 or more) in parallel with a main circuit conductor, and the switch group circuit of the single-phase inverter.
  • a control unit that performs switching control of each switching element in a time division manner to 1 / (M ⁇ N).
  • a time-sharing operation method for a resonant load power converter wherein a DC input side is connected to a DC voltage source and an output side is connected to a resonant load.
  • N series of M switching elements (M is an integer of 2 or more) (N is 2) on one phase, the lower arm, and the other phase of the single-phase inverter.
  • the switching frequency of each switching element can be lowered to a switching frequency inversely proportional to the number of M series ⁇ N parallel.
  • the number of main circuit conductors connected to each other can be smaller than the number of switching elements (M ⁇ N). As a result, the cost of the apparatus can be reduced, and the installation space for the main circuit conductor can be reduced.
  • the switch group circuit has a configuration in which switching elements are connected in series M and N in parallel, the arrangement of the switching elements does not expand as compared with the conventional N parallel connection alone, and impedance based on variations in the path length of the main circuit conductors. Can be reduced.
  • the upper arm of one phase of the single-phase inverter includes a series body of switching elements U11 and U12, a series body of switching elements U21 and U22, and a switching element U31. , U32 in parallel with each other and connected to each other through a main circuit conductor, and the lower arm of one phase of the single-phase inverter is switched with the series of switching elements X11 and X12.
  • the series body of the elements X21 and X22 and the series body of the switching elements X31 and X32 are configured in parallel, and each series body is connected by a main circuit conductor, and the upper arm of the other phase of the single-phase inverter is The series body of the switching elements V11 and V12, the series body of the switching elements V21 and V22, and the series body of the switching elements V31 and V32 are arranged in parallel.
  • the lower circuit of the other phase of the single-phase inverter includes a series body of switching elements Y11 and Y12 and a series body of switching elements Y21 and Y22.
  • the series elements of the switching elements Y31 and Y32 are connected in parallel, and the series elements are connected by a main circuit conductor.
  • the controller is A clock triggered by ON / OFF of the output voltage command of the single-phase inverter;
  • a 2 ⁇ 2 (number of series M) ⁇ 3 (number of parallel N) clock is one cycle, an ON signal is output for a period of ⁇ 2 (number of series M) ⁇ 3 (number of parallel N) ⁇ + 1 clock, and ⁇ 2 (series) (Number M) ⁇ 3 (number N in parallel) ⁇ ⁇ 1 gate signal for switching elements U11 and Y11 that outputs an OFF signal for a period of one clock;
  • the switching element U11, the gate command signal for V11 which is delayed by one clock with respect to the gate command signal for Y11 and has the same ON period and OFF period as the ON period and OFF period of the gate command signal
  • Switching element U11, gate command signal for Y21 which is delayed by one clock with respect to the switching element X11, V11 gate command signal, and has the same ON period and OFF period as the ON period and OFF
  • the upper arm of one phase of the single-phase inverter includes a series body of switching elements U11 and U12 and a series of switching elements U21 and U22.
  • the body and the series body of the switching elements U31 and U32 are connected in parallel, and each series body is connected by a main circuit conductor
  • the lower arm of one phase of the single-phase inverter has a series body of switching elements X11 and X12, a series body of switching elements X21 and X22, and a series body of switching elements X31 and X32 in parallel and between each series body.
  • the upper arm of the other phase of the single-phase inverter has a series body of switching elements V11 and V12, a series body of switching elements V21 and V22, and a series body of switching elements V31 and V32 in parallel, and between each series body.
  • the lower arm of the other phase of the single-phase inverter has a series body of switching elements Y11 and Y12, a series body of switching elements Y21 and Y22, and a series body of switching elements Y31 and Y32 in parallel, and between each series body.
  • the control step includes A gate command generation unit, a clock triggered by ON and OFF of the output voltage command of the single-phase inverter;
  • a 2 ⁇ 2 (number of series M) ⁇ 3 (number of parallel N) clock is one cycle, an ON signal is output for a period of ⁇ 2 (number of series M) ⁇ 3 (number of parallel N) ⁇ + 1 clock, and ⁇ 2 (series) (Number M) ⁇ 3 (number N in parallel) ⁇ ⁇ 1 gate signal for switching elements U11 and Y11 that outputs an OFF signal for a period of one clock;
  • the switching element U11, the gate command signal for V11 which is delayed by one clock with respect to the gate command signal for Y11 and has the same ON period and OFF period as the ON period and OFF period of the gate command signal,
  • Switching element U11, gate command signal for Y21 which is delayed by one clock with respect to the switching element X11, V11 gate command signal, and has the same ON
  • the minimum pulse width determined by the element characteristics It is possible to avoid the limitation of the output frequency due to the limitation.
  • the switching frequency of each switching element can be lowered to a frequency inversely proportional to the number of M series ⁇ N parallel.
  • the number of main circuit conductors connected to each other can be smaller than M ⁇ N. As a result, the cost of the apparatus can be reduced, and the installation space for the main circuit conductor can be reduced.
  • the switch group circuit has a configuration in which switching elements are connected in M series and N in parallel, the arrangement of the switching elements is not enlarged as compared with the conventional one, and the variation in impedance based on the variation in the path length of the main circuit conductor is reduced. be able to.
  • the period in which each switching element is controlled to be turned on or off by the gate command signal created by the gate command creation unit is continued by a plurality of clocks. Therefore, it is possible to avoid the limitation of the output frequency due to the limitation of the minimum pulse width determined by the element characteristics.
  • FIG. 3 is an explanatory diagram showing a state of switching elements that are ON-controlled and output current paths in the gate command signal generation patterns (1) to (6) of FIG. 2;
  • FIG. 3 is an explanatory diagram showing the state of switching elements that are ON-controlled and output current paths in the gate command signal generation patterns (7) to (12) of FIG. 2;
  • FIG. 7 is a signal waveform diagram illustrating an example of a gate command signal generation pattern for controlling each switching element of the inverter unit of FIG. 6.
  • FIG. 8 is an explanatory diagram showing the state of switching elements that are ON-controlled and output current paths in the gate command signal generation patterns (1) to (6) in FIG.
  • FIG. 1 shows a configuration of a single-phase inverter unit according to this embodiment, and shows a single-phase inverter applied to, for example, the AC / DC converter 10 (resonant load power converter) shown in FIG.
  • the DC input section of the single-phase inverter of FIG. 1 is connected to the DC link voltage input section Vdc, and each arm includes a switch group circuit including M series N parallel (2 series 3 parallel in FIG. 1) switching elements (for example, IGBT).
  • M series N parallel (2 series 3 parallel in FIG. 1) switching elements for example, IGBT.
  • 100 U, 100 V, 100 X, and 100 Y are connected to each other, and a rectangular wave output voltage Vout is output between the common connection point of the switch group circuits 100 U and 100 X and the common connection point of the switch group circuits 100 V and 100 Y. It is configured.
  • the switch group circuit 100U of the upper arm of one phase of the single-phase inverter includes a series body of switching elements U11 and U12, a series body of switching elements U21 and U22, and a series body of switching elements U31 and U32 in parallel. Are connected by a main circuit conductor. *
  • the switch group circuit 100X of the lower arm of one phase of the single-phase inverter includes a series body of switching elements X11 and X12, a series body of switching elements X21 and X22, and a series body of switching elements X31 and X32, and Each series body is configured to be connected by a main circuit conductor.
  • the switch group circuit 100V of the upper arm of the other phase of the single-phase inverter includes a series body of switching elements V11 and V12, a series body of switching elements V21 and V22, and a series body of switching elements V31 and V32 in parallel. Each series body is configured to be connected by a main circuit conductor.
  • the switch group circuit 100Y of the lower arm of the other phase of the single-phase inverter includes a series body of switching elements Y11 and Y12, a series body of switching elements Y21 and Y22, and a series body of switching elements Y31 and Y32 in parallel. Each series body is configured to be connected by a main circuit conductor.
  • Each serial body is composed of a 2 in 1 module, and the two switching elements of the serial body are connected inside the module.
  • the switching elements of the switch group circuit are connected in series and parallel, the DC link voltage input Vdc and the DC input side terminals of the switching elements of the upper and lower arms are connected.
  • the number of main circuit conductors connected between the rectangular wave voltage output unit Vout and the output side terminals of the switching elements of the upper and lower arms can be made smaller than the number of switching elements (M ⁇ N). Since the switching elements are connected in series and parallel, the arrangement space of the main circuit conductor is not expanded in proportion to the number of switching elements (M ⁇ N), and the impedance based on the variation in the path length of the main circuit conductor. The variation of can be reduced.
  • the control unit that controls the single-phase inverter of FIG. 1 includes a gate command generation unit that generates a clock and a gate command signal shown in the gate command signal generation pattern of FIG. 2, and each switching is performed by the generated gate command signal.
  • the element is ON / OFF controlled.
  • the clock is a switching element U11 that outputs an OFF signal, Y11 gate command signals U11_gate / Y11_gate,
  • FIG. 3 and FIG. 4 show the relationship of the output current when each switching element of the switch group circuit in FIG. 1 is controlled to be turned on and off with the gate command signal generation pattern of FIG.
  • FIGS. 4A to 4F correspond to patterns (7) to (12) in FIG. 2, respectively.
  • the switching elements that are ON-controlled by the ON signal of the gate command are shown as “ON”, and the path of the output current Iout that flows through the ON-controlled switching elements and the load is indicated by arrows.
  • FIGS. 3 and 4 indicate resonant loads such as induction heating devices. *
  • the switching elements U11, Y11, U12, Y12, X12, V12, U22, Y22, X22, V22, U32, Y32, X32, V32 are ON-controlled, and the switching elements X11, V11, U21, Y21, X21, V21, U31, Y31, X31, and V31 are OFF-controlled.
  • a current flows through a path of switching element U11 ⁇ U12 ⁇ load ⁇ switching element Y11 ⁇ Y12.
  • the switching elements U11, Y11, X11, V11, X12, V12, U22, Y22, X22, V22, U32, Y32, X32, V32 are ON-controlled, and the switching elements U12, Y12, U21, Y21, X21, V21, U31, Y31, X31, and V31 are OFF-controlled.
  • the current flows through the path of the switching element V11 ⁇ V12 ⁇ load ⁇ switching element X11 ⁇ X12.
  • the switching elements U11, Y11, X11, V11, U21, Y21, U22, Y22, X22, V22, U32, Y32, X32, V32 are ON-controlled, and the switching elements U12, Y12, X12, V12, X21, V21, U31, Y31, X31, and V31 are OFF-controlled.
  • the switching elements U11, Y11, X11, V11, U21, Y21, X21, V21, X22, V22, U32, Y32, X32, V32 are ON-controlled, and the switching elements U12, Y12, X12, V12, U22, Y22, U31, Y31, X31, V31 are OFF-controlled.
  • the switching elements U11, Y11, X11, V11, U21, Y21, X21, V21, U31, Y31, U32, Y32, X32, V32 are ON-controlled, and the switching elements U12, Y12, X12, V12, U22, Y22, X22, V22, X31, and V31 are OFF-controlled.
  • the switching elements U11, Y11, X11, V11, U21, Y21, X21, V21, U31, Y31, X31, V31, X32, and V32 are ON-controlled, and the switching elements U12, Y12, X12, V12, U22, Y22, X22, V22, U32, and Y32 are OFF-controlled.
  • the switching elements U11, Y11, U12, Y12, X11, V11, U21, Y21, X21, V21, U31, Y31, X31, V31 are ON-controlled, and the switching elements X12, V12, U22, Y22, X22, V22, U32, Y32, X32, V32 are OFF-controlled.
  • a current flows through a path of switching element U11 ⁇ U12 ⁇ load ⁇ switching element Y11 ⁇ Y12.
  • the switching elements U12, Y12, X11, V11, X12, V12, U21, Y21, X21, V21, U31, Y31, X31, V31 are ON-controlled, and the switching elements U11, Y11, U22, Y22, X22, V22, U32, Y32, X32, and V32 are OFF-controlled.
  • the current flows through the path of the switching element V11 ⁇ V12 ⁇ load ⁇ switching element X11 ⁇ X12.
  • the switching elements U12, Y12, X12, V12, U21, Y21, U22, Y22, X21, V21, U31, Y31, X31, V31 are ON-controlled, and the switching elements U11, Y11, X11, V11, X22, V22, U32, Y32, X32, and V32 are OFF-controlled.
  • the switching elements U12, Y12, X12, V12, U22, Y22, X21, V21, X22, V22, U31, Y31, X31, V31 are ON-controlled, and the switching elements U11, Y11, X11, V11, U21, Y21, U32, Y32, X32, and V32 are OFF-controlled.
  • the switching elements U12, Y12, X12, V12, U22, Y22, X22, V22, U31, Y31, U32, Y32, X31, V31 are ON-controlled, and the switching elements U11, Y11, X11, V11, U21, Y21, X21, V21, X32, V32 are OFF-controlled.
  • the switching elements U12, Y12, X12, V12, U22, Y22, X22, V22, U32, Y32, X31, V31, X32, V32 are ON-controlled, and the switching elements U11, Y11, X11, V11, U21, Y21, X21, V21, U31, Y31 are OFF-controlled.
  • the driving frequency of one switching element is set.
  • the frequency can be reduced to a frequency (1/6) that is inversely proportional to the product of the series-parallel number (M ⁇ N).
  • M ⁇ N the series-parallel number
  • the period during which the switching element is ON or OFF is continuous by a plurality of clocks, it is possible to avoid the limitation of the output frequency due to the limitation of the minimum pulse width determined by the element characteristics (the output frequency of the AC / DC converter is the switching frequency). It is not limited by the element characteristics of the element).
  • the number of main circuit conductors between the output terminals of the switching elements of the lower arms can be made smaller than the number of switching elements (M ⁇ N). Since the switching elements are connected in series and parallel, the arrangement space of the main circuit conductor is not expanded in proportion to the number of switching elements (M ⁇ N), and the impedance based on the variation in the path length of the main circuit conductor. The variation of can be reduced.
  • the series number M of the switching elements of the switch group circuit of each arm of the single-phase inverter is not limited to 2, but may be 3 or more, and the parallel number N is not limited to 3, but may be 2 or 4 or more. . In that case, the switching frequency can be further reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

　各スイッチング素子のスイッチング周波数を下げ、主回路導体の数を低減することができる共振負荷用電力変換装置を提供する。直流入力側(Ｖｄｃ)が直流電圧源に、出力側（Ｖｏｕｔ）が共振負荷に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備え、単相インバータの入力側、出力側の各上、下アームに各々接続され、２個のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列にスイッチング素子間を主回路導体で接続したスイッチ群回路１００Ｕ，１００Ｘ，１００Ｖ，１００Ｙと、前記スイッチ群回路１００Ｕ，１００Ｘ，１００Ｖ，１００Ｙの各スイッチング素子（Ｕ１１，Ｕ１２，Ｕ２１，Ｕ２２，Ｕ３１，Ｕ３２，Ｖ１１，Ｖ１２，Ｖ２１，Ｖ２２，Ｖ３１，Ｖ３２，Ｘ１１，Ｘ１２，Ｘ２１，Ｘ２２，Ｘ３１，Ｘ３２，Ｙ１１，Ｙ１２，Ｙ２１，Ｙ２２，Ｙ３１，Ｙ３２）を時分割でスイッチング制御する制御部と、を備えた。

Description

共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法
　本発明は、例えば誘導加熱回路などの共振負荷に矩形波電圧を供給する負荷共振電力変換装置に関する。
　図５は、共振負荷に接続された負荷共振電力変換装置（交直変換装置）の回路構成を示している。図５において、交直変換装置１０は、入力側が直流電圧源１１に接続され、出力側が誘導加熱回路などの共振負荷１２に接続された単相インバータを備えている。この単相インバータの各スイッチング素子をＯＮ，ＯＦＦ制御することにより、共振周波数で矩形波電圧を共振負荷１２に出力する。
　この交直変換装置１０は、共振負荷１２が誘導加熱回路である場合は、誘導加熱用負荷共振交直変換装置（誘導加熱用共振型インバータ）として構成される。
　この誘導加熱用負荷共振交直変換装置は、単相インバータの各スイッチング素子をＯＮ、ＯＦＦ制御して生成した交流を、コイルとキャパシタによるＬＣ共振回路に流し、それによって生成される交番磁界を被加熱体（電気伝導体）に与えて渦電流を流し、これによって発生するジュール熱によって内部から加熱させる方式となっている。
　負荷共振電力変換装置（例えば図５の交直変換装置１０）の出力側に接続される共振負荷としての誘導加熱回路は、周波数が高いほど、電流浸透深さが減少する性質が従来から知られている。
　電縫管接合（継目を電気抵抗溶接で接合し、管を形成する）においては、表面焼き入れによって行われるため、誘導加熱に用いる負荷共振交直変換装置には、周波数が高い電圧を出力できることが要求される。
　一方で、誘導加熱に用いる負荷共振交直変換装置のスイッチング素子には、駆動周波数に上限があるため、スイッチング素子の駆動周波数よりも高い電圧周波数に対応ができないことが問題となる。
　この問題を解決する先行技術としては、例えば特許文献１に記載の共振負荷インバータシステムが提案されている。この特許文献１の図３および明細書の段落番号「０００７」～「０００９」に記載のとおり、上下直列接続したスイッチング素子をＮ並列接続することで、スイッチング素子は１／Ｎの周期で駆動できるようになる。したがって、所望する共振周波数に対して、スイッチング素子の駆動周波数を並列数に反比例した周波数まで下げることができる。
　また、特許文献１の共振負荷インバータシステムの変形例として、例えば図６に示すように単相インバータの１アームあたりのスイッチング素子（例えばＩＧＢＴ）をＮ並列に構成することが考えられる。
　図６は、負荷共振交直変換装置、例えば図５の交直変換装置１０に用いられる装置を表し、直流リンク電圧入力部Ｖｄｃと、矩形波電圧出力部Ｖｏｕｔと、１アームあたりＮ並列（ここでは３並列）のスイッチング素子（Ｕ１１，Ｕ２１，Ｕ３１とＶ１１，Ｖ２１，Ｖ３１とＸ１１，Ｘ２１，Ｘ３１とＹ１１，Ｙ２１，Ｙ３１）を接続した単相インバータとを備えている。
　図６のように、１アームあたりのスイッチング素子の並列数Ｎを増やすことにより、特許文献１の共振負荷インバータシステムと同様に１スイッチング素子あたりのスイッチング周波数を減らすことができる。
　図６の各スイッチング素子は、図７のゲート指令信号生成パターンに沿ってＯＮ，ＯＦＦ制御される。
　図７のゲート指令信号生成パターンは、
　単相インバータの出力電圧指令（Ｖｏｕｔ_ｒｅｆ）のＯＮ，ＯＦＦをトリガとするクロックと、
　６クロックを１周期とし、１クロックはＯＮ信号を出力し、５クロックはＯＦＦ信号を出力するスイッチング素子Ｕ１１，Ｙ１１用ゲート指令信号Ｕ１１_gate／Ｙ１１_gateと、前記ゲート指令信号Ｕ１１_gate／Ｙ１１_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１，Ｖ１１用ゲート指令信号Ｘ１１_gate／Ｖ１１_gateと、前記ゲート指令信号Ｘ１１_gate／Ｖ１１_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１，Ｙ２１用ゲート指令信号Ｕ２１_gate／Ｙ２１_gateと、前記ゲート指令信号Ｕ２１_gate／Ｙ２１_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１，Ｖ２１用ゲート指令信号Ｘ２１_gate／Ｖ２１_gateと、前記ゲート指令信号Ｘ２１_gate／Ｖ２１_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ３１，Ｙ３１用ゲート指令信号Ｕ３１_gate／Ｙ３１_gateと、前記ゲート指令信号Ｕ３１_gate／Ｙ３１_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ３１，Ｖ３１用ゲート指令信号Ｘ３１_gate／Ｖ３１_gateとから構成される。
　図６の各スイッチング素子は、前記作成された各ゲート指令信号Ｕ１１_gate／Ｙ１１_gate…Ｘ３１_gate／Ｖ３１_gateによって図８（ａ）から（ｆ）に示されるパターン（１）～（６）の繰り返しによりＯＮ，ＯＦＦ制御される。
　図７のゲート指令信号生成パターンで図６の各スイッチング素子を駆動したときの出力電流の関係を図８に示す。
　図８（ａ）～（ｆ）は図７のパターン（１）～（６）に各々対応しており、ゲート指令のＯＮ信号によってＯＮ制御されたスイッチング素子には「ＯＮ」を図示し、当該ＯＮ制御されたスイッチング素子および負荷を介して流れる出力電流Ｉｏｕｔの経路を矢印で示している。
　図７、図８によれば、（１）～（６）のパターンで順次スイッチングすることで、１素子あたりのスイッチング周波数（駆動周波数）の周波数指令が１／３（１／Ｎ）となることがわかる。
特表２００４－５１０４００号公報
　上記のように、特許文献１のシステムおよび図８に示す回路構成では、スイッチング周期を１／Ｎとすることができるが、図７のゲート指令信号生成パターンに示すように各ゲート指令信号Ｕ１１_gate／Ｙ１１_gate…Ｘ３１_gate／Ｖ３１_gateのパルス幅は１／Ｎになっていない。そのため、スイッチング素子のターンオン上昇時間やターンオフ下降時間による素子特性に基づく最小パルス幅によって、出力周波数の上限が決まってしまう。
　また、特許文献１のシステムに示す回路構成では単相インバータ間のスイッチング素子を接続する主回路導体が、この他に図８に示す回路構成では単相インバータ内のスイッチング素子間を接続する主回路導体が、それぞれ並列数Ｎに比例して必要となる。さらに、特許文献１および図８に示す回路構成では、スイッチング素子数と同数の主回路導体が直流リンク電圧入力部Ｖｄｃと上、下アームそれぞれのスイッチング素子の直流入力側端子との間、および矩形波電圧出力部Ｖｏｕｔと上、下アームそれぞれのスイッチング素子の出力側端子との間に各々必要（並列数Ｎ×４アーム分＝４Ｎ個の主回路導体が必要）となり、並列数Ｎに比例した主回路導体の費用が掛かることや主回路導体の設置スペースが大きくなってしまうという課題を有する。
　また、スイッチング素子数に比例してスイッチング素子の配置が拡大し、主回路導体の経路長の差が大きくなることで主回路導体の経路長によるインピーダンスのばらつきも大きくなる。その結果、主回路導体を流れる電流のゼロクロス点の位置ずれが生じて、各スイッチング素子に接続される図示省略のスナバ回路に流れる電流が増えて損失が増大することや、スナバ電流の増大でスイッチング素子の破壊が起こるという課題があった。
　また、１つのスイッチング素子あたりのスイッチング周波数の更なる低減が望まれている。
　本発明は上記課題を解決するものであり、その目的は、各スイッチング素子のスイッチング周波数を下げ、直流リンク電圧入力部Ｖｄｃと上、下アームそれぞれのスイッチング素子の直流入力側端子との間、および矩形波電圧出力部Ｖｏｕｔと上、下アームそれぞれのスイッチング素子の出力側端子との間の主回路導体の数を低減することができる共振負荷用電力変換装置およびその時分割運転方法を提供することにある。
　上記課題を解決するための請求項１に記載の共振負荷用電力変換装置は、直流入力側が直流電圧源に、出力側が共振負荷に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備えた共振負荷用電力変換装置であって、前記単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに各々接続され、Ｍ個（Ｍは２以上の整数）のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列にそれぞれの直列体間を主回路導体で接続して構成されたスイッチ群回路と、前記単相インバータの前記スイッチ群回路の各スイッチング素子を１／（Ｍ×Ｎ）に時分割でスイッチング制御する制御部と、を備えたことを特徴としている。
　また、請求項３に記載の共振負荷用電力変換装置の時分割運転方法は、直流入力側が直流電圧源に、出力側が共振負荷に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備え、前記単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに、Ｍ個（Ｍは２以上の整数）のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列にそれぞれの直列体間を主回路導体で接続したスイッチ群回路を備えた共振負荷用電力変換装置の時分割運転方法であって、制御部が、前記スイッチ群回路の各スイッチング素子を１／（Ｍ×Ｎ）に時分割でスイッチング制御する制御ステップを備えたことを特徴としている。
　上記構成によれば、各スイッチング素子のスイッチング周波数をＭ直列×Ｎ並列の数に反比例したスイッチング周波数まで下げることができる。
　また、単相インバータの直流リンク電圧入力部Ｖｄｃと上、下アームそれぞれのスイッチング素子の直流入力側端子との間、および矩形波電圧出力部Ｖｏｕｔと上、下アームそれぞれのスイッチング素子の出力側端子との間に接続されている主回路導体の数はスイッチング素子数（Ｍ×Ｎ）よりも少なくすることができる。これによって、装置の低廉化を図ることができ、また、主回路導体の設置スペースを小さくすることができる。
　スイッチ群回路は、スイッチング素子をＭ直列Ｎ並列接続した構成となっているため、スイッチング素子の配置は従来のＮ並列接続のみに比べて拡大せず、主回路導体の経路長のばらつきに基づくインピーダンスのばらつきを低減することができる。
　また、請求項２に記載の共振負荷用電力変換装置は、前記単相インバータの一方の相の上アームは、スイッチング素子Ｕ１１、Ｕ１２の直列体とスイッチング素子Ｕ２１、Ｕ２２の直列体とスイッチング素子Ｕ３１、Ｕ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、前記単相インバータの一方の相の下アームは、スイッチング素子Ｘ１１、Ｘ１２の直列体とスイッチング素子Ｘ２１、Ｘ２２の直列体とスイッチング素子Ｘ３１、Ｘ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、前記単相インバータの他方の相の上アームは、スイッチング素子Ｖ１１、Ｖ１２の直列体とスイッチング素子Ｖ２１、Ｖ２２の直列体とスイッチング素子Ｖ３１、Ｖ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、前記単相インバータの他方の相の下アームは、スイッチング素子Ｙ１１、Ｙ１２の直列体とスイッチング素子Ｙ２１、Ｙ２２の直列体とスイッチング素子Ｙ３１、Ｙ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
　前記制御部は、
　前記単相インバータの出力電圧指令のＯＮ、ＯＦＦをトリガとするクロックと、
　２×２（直列数Ｍ）×３（並列数Ｎ）クロックを１周期とし、{２（直列数Ｍ）×３（並列数Ｎ）}＋１クロックの期間ＯＮ信号を出力し、{２（直列数Ｍ）×３（並列数Ｎ）}－１クロックの期間ＯＦＦ信号を出力するスイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号と、
　前記スイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号と、
　前記スイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号と、
　前記スイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号と、
　前記スイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ３１、Ｙ３１用ゲート指令信号と、
　前記スイッチング素子Ｕ３１、Ｙ３１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ３１、Ｖ３１用ゲート指令信号と、
　前記スイッチング素子Ｘ３１、Ｖ３１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号と、
　前記スイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号と、
　前記スイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号と、
　前記スイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号と、
　前記スイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ３２、Ｙ３２用ゲート指令信号と、
　前記スイッチング素子Ｕ３２、Ｙ３２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ３２、Ｖ３２用ゲート指令信号と、
　を作成するゲート指令作成部を備え、
　前記作成された各ゲート指令信号によって前記各スイッチング素子をＯＮ、ＯＦＦ制御することを特徴としている。
　また、請求項４に記載の共振負荷用電力変換装置の時分割運転方法は、前記単相インバータの一方の相の上アームは、スイッチング素子Ｕ１１、Ｕ１２の直列体とスイッチング素子Ｕ２１、Ｕ２２の直列体とスイッチング素子Ｕ３１、Ｕ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
　前記単相インバータの一方の相の下アームは、スイッチング素子Ｘ１１、Ｘ１２の直列体とスイッチング素子Ｘ２１、Ｘ２２の直列体とスイッチング素子Ｘ３１、Ｘ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
　前記単相インバータの他方の相の上アームは、スイッチング素子Ｖ１１、Ｖ１２の直列体とスイッチング素子Ｖ２１、Ｖ２２の直列体とスイッチング素子Ｖ３１、Ｖ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
　前記単相インバータの他方の相の下アームは、スイッチング素子Ｙ１１、Ｙ１２の直列体とスイッチング素子Ｙ２１、Ｙ２２の直列体とスイッチング素子Ｙ３１、Ｙ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
　前記制御ステップは、
　ゲート指令作成部が、前記単相インバータの出力電圧指令のＯＮ、ＯＦＦをトリガとするクロックと、
　２×２（直列数Ｍ）×３（並列数Ｎ）クロックを１周期とし、{２（直列数Ｍ）×３（並列数Ｎ）}＋１クロックの期間ＯＮ信号を出力し、{２（直列数Ｍ）×３（並列数Ｎ）}－１クロックの期間ＯＦＦ信号を出力するスイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号と、
　前記スイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号と、
　前記スイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号と、
　前記スイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号と、
　前記スイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ３１、Ｙ３１用ゲート指令信号と、
　前記スイッチング素子Ｕ３１、Ｙ３１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ３１、Ｖ３１用ゲート指令信号と、
　前記スイッチング素子Ｘ３１、Ｖ３１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号と、
　前記スイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号と、
　前記スイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号と、
　前記スイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号と、
　前記スイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ３２、Ｙ３２用ゲート指令信号と、
　前記スイッチング素子Ｕ３２、Ｙ３２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ３２、Ｖ３２用ゲート指令信号と、
　を作成するゲート指令作成ステップを備え、
　前記作成された各ゲート指令信号によって前記各スイッチング素子をＯＮ、ＯＦＦ制御することを特徴としている。
　上記構成によれば、ゲート指令作成部によって作成されたゲート指令信号によって、各スイッチング素子がＯＮ又はＯＦＦに制御される期間が複数のクロックによって連続しているため、素子特性で決まる最小のパルス幅の制限による出力周波数の制限を回避することができる。
　（１）請求項１～４に記載の発明によれば、各スイッチング素子のスイッチング周波数をＭ直列×Ｎ並列の数に反比例した周波数まで下げることができる。
　また、単相インバータの直流リンク電圧入力部Ｖｄｃと上、下アームそれぞれのスイッチング素子の直流入力側端子との間、および矩形波電圧出力部Ｖｏｕｔと上、下アームそれぞれのスイッチング素子の出力側端子との間に接続されている主回路導体の数はＭ×Ｎよりも少なくすることができる。これによって、装置の低廉化を図ることができ、また、主回路導体の設置スペースを小さくすることができる。
　スイッチ群回路は、スイッチング素子をＭ直列Ｎ並列接続した構成となっているため、スイッチング素子の配置は従来に比べて拡大せず、主回路導体の経路長のばらつきに基づくインピーダンスのばらつきを低減することができる。
（２）請求項２、４に記載の発明によれば、ゲート指令作成部によって作成されたゲート指令信号によって、各スイッチング素子がＯＮ又はＯＦＦに制御される期間が複数のクロックによって連続しているため、素子特性で決まる最小のパルス幅の制限による出力周波数の制限を回避することができる。
本発明の実施形態例による単相インバータの構成図。 本発明の実施形態例によるゲート指令信号生成パターンの一例を示す信号波形図。 図２のゲート指令信号生成パターン（１）～（６）における、ＯＮ制御されるスイッチング素子の様子および出力電流経路を示す説明図。 図２のゲート指令信号生成パターン（７）～（１２）における、ＯＮ制御されるスイッチング素子の様子および出力電流経路を示す説明図。 本発明が適用される共振負荷用電力変換装置の構成図。 特許文献１の共振負荷インバータシステムの変形例となるインバータ部の回路構成図。 図６のインバータ部の各スイッチング素子を制御するためのゲート指令信号生成パターンの一例を示す信号波形図。 図７のゲート指令信号生成パターン（１）～（６）における、ＯＮ制御されるスイッチング素子の様子および出力電流経路を示す説明図。
　以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。図１は本実施形態例による単相インバータ部の構成を表し、例えば図５の交直変換装置１０（共振負荷用電力変換装置）に適用される単相インバータを示している。
　図１の単相インバータの直流入力部は直流リンク電圧入力部Ｖｄｃに接続され、各アームはＭ直列Ｎ並列（図１では２直列３並列）のスイッチング素子（例えばＩＧＢＴ）を備えたスイッチ群回路１００Ｕ，１００Ｖ，１００Ｘ，１００Ｙが各々接続され、スイッチ群回路１００Ｕおよび１００Ｘの共通接続点とスイッチ群回路１００Ｖおよび１００Ｙの共通接続点の間には、矩形波の出力電圧Ｖｏｕｔが出力されるように構成されている。
　単相インバータの一方の相の上アームのスイッチ群回路１００Ｕは、スイッチング素子Ｕ１１、Ｕ１２の直列体とスイッチング素子Ｕ２１、Ｕ２２の直列体とスイッチング素子Ｕ３１、Ｕ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成されている。　
　前記単相インバータの一方の相の下アームのスイッチ群回路１００Ｘは、スイッチング素子Ｘ１１、Ｘ１２の直列体とスイッチング素子Ｘ２１、Ｘ２２の直列体とスイッチング素子Ｘ３１、Ｘ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成されている。　
　前記単相インバータの他方の相の上アームのスイッチ群回路１００Ｖは、スイッチング素子Ｖ１１、Ｖ１２の直列体とスイッチング素子Ｖ２１、Ｖ２２の直列体とスイッチング素子Ｖ３１、Ｖ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成されている。　
　前記単相インバータの他方の相の下アームのスイッチ群回路１００Ｙは、スイッチング素子Ｙ１１、Ｙ１２の直列体とスイッチング素子Ｙ２１、Ｙ２２の直列体とスイッチング素子Ｙ３１、Ｙ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成されている。
　前記の各直列体は２ｉｎ１構造のモジュールで構成され、直列体の２つのスイッチング素子同士はモジュール内部で接続されている。
　上記のように図１の単相インバータによれば、スイッチ群回路のスイッチング素子が直並列接続であるため、直流リンク電圧入力部Ｖｄｃと上、下アームそれぞれのスイッチング素子の直流入力側端子との間、および矩形波電圧出力部Ｖｏｕｔと上、下アームそれぞれのスイッチング素子の出力側端子との間に接続される主回路導体数をスイッチング素子数（Ｍ×Ｎ）よりも少なくすることができる。そして、スイッチング素子が直並列接続であるため、スイッチング素子数（Ｍ×Ｎ）に比例して主回路導体の配設スペースが拡大されることはなく、主回路導体の経路長のばらつきに基づくインピーダンスのばらつきを低減できる。
　図１の単相インバータを制御する制御部は、図２のゲート指令信号生成パターンに示すクロックおよびゲート指令信号を作成するゲート指令作成部を備えており、該作成されたゲート指令信号によって各スイッチング素子がＯＮ，ＯＦＦ制御される。
　図２のゲート指令信号生成パターンは、図１に示す直列数Ｍ＝２、並列数Ｎ＝３の場合で、
　単相インバータの出力電圧指令（Ｖｏｕｔ_ｒｅｆ）のＯＮ，ＯＦＦをトリガとするクロックと、
　１２（２×（直列数Ｍ）×（並列数Ｎ））クロックを１周期とし、７（（直列数Ｍ）×（並列数Ｎ）＋１）クロックはＯＮ信号を出力し、５（（直列数Ｍ）×（並列数Ｎ）－１）クロックはＯＦＦ信号を出力するスイッチング素子Ｕ１１，Ｙ１１用ゲート指令信号Ｕ１１_gate／Ｙ１１_gateと、
　前記ゲート指令信号Ｕ１１_gate／Ｙ１１_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１，Ｖ１１用ゲート指令信号Ｘ１１_gate／Ｖ１１_gateと、
　前記ゲート指令信号Ｘ１１_gate／Ｖ１１_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１，Ｙ２１用ゲート指令信号Ｕ２１_gate／Ｙ２１_gateと、
　前記ゲート指令信号Ｕ２１_gate／Ｙ２１_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１，Ｖ２１用ゲート指令信号Ｘ２１_gate／Ｖ２１_gateと、
　前記ゲート指令信号Ｘ２１_gate／Ｖ２１_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ３１，Ｙ３１用ゲート指令信号Ｕ３１_gate／Ｙ３１_gateと、
　前記ゲート指令信号Ｕ３１_gate／Ｙ３１_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ３１，Ｖ３１用ゲート指令信号Ｘ３１_gate／Ｖ３１_gateと、
　前記ゲート指令信号Ｘ３１_gate／Ｖ３１_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２，Ｙ１２用ゲート指令信号Ｕ１２_gate／Ｙ１２_gateと、
　前記ゲート指令信号Ｕ１２_gate／Ｙ１２_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２，Ｖ１２用ゲート指令信号Ｘ１２_gate／Ｖ１２_gateと、
　前記ゲート指令信号Ｘ１２_gate／Ｖ１２_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２，Ｙ２２用ゲート指令信号Ｕ２２_gate／Ｙ２２_gateと、
　前記ゲート指令信号Ｕ２２_gate／Ｙ２２_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２，Ｖ２２用ゲート指令信号Ｘ２２_gate／Ｖ２２_gateと、
　前記ゲート指令信号Ｘ２２_gate／Ｖ２２_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ３２，Ｙ３２用ゲート指令信号Ｕ３２_gate／Ｙ３２_gateと、
　前記ゲート指令信号Ｕ３２_gate／Ｙ３２_gateよりも１クロック遅延し、当該指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ３２，Ｖ３２用ゲート指令信号Ｘ３２_gate／Ｖ３２_gateとから構成される。
　図１の各スイッチング素子は、前記作成された図２の各ゲート指令信号Ｕ１１_gate／Ｙ１１_gate…Ｘ３２_gate／Ｖ３２_gateによって、図示パターン（１）～（１２）の繰り返しによりＯＮ，ＯＦＦ制御される。
　図２のゲート指令信号生成パターンで図１におけるスイッチ群回路の各スイッチング素子をＯＮ，ＯＦＦ制御したときの出力電流の関係を図３、図４に示す。
　図３（ａ）～（ｆ）は図２のパターン（１）～（６）に各々対応し、図４（ａ）～（ｆ）は図２のパターン（７）～（１２）に各々対応しており、ゲート指令のＯＮ信号によってＯＮ制御されたスイッチング素子には「ＯＮ」を図示し、当該ＯＮ制御されたスイッチング素子および負荷を介して流れる出力電流Ｉｏｕｔの経路を矢印で示している。
　尚図３、図４の負荷は、誘導加熱装置などの共振負荷を示している。　
　図３（ａ）のパターン（１）では、スイッチング素子Ｕ１１，Ｙ１１，Ｕ１２，Ｙ１２，Ｘ１２，Ｖ１２，Ｕ２２，Ｙ２２，Ｘ２２，Ｖ２２，Ｕ３２，Ｙ３２、Ｘ３２，Ｖ３２がＯＮ制御され、スイッチング素子Ｘ１１，Ｖ１１，Ｕ２１，Ｙ２１，Ｘ２１，Ｖ２１，Ｕ３１，Ｙ３１，Ｘ３１，Ｖ３１がＯＦＦ制御される。これによって電流は、スイッチング素子Ｕ１１→Ｕ１２→負荷→スイッチング素子Ｙ１１→Ｙ１２の経路で流れる。
　図３（ｂ）のパターン（２）では、スイッチング素子Ｕ１１，Ｙ１１，Ｘ１１，Ｖ１１，Ｘ１２，Ｖ１２，Ｕ２２，Ｙ２２，Ｘ２２，Ｖ２２，Ｕ３２，Ｙ３２，Ｘ３２，Ｖ３２がＯＮ制御され、スイッチング素子Ｕ１２，Ｙ１２，Ｕ２１，Ｙ２１，Ｘ２１，Ｖ２１，Ｕ３１，Ｙ３１，Ｘ３１，Ｖ３１がＯＦＦ制御される。これによって電流は、スイッチング素子Ｖ１１→Ｖ１２→負荷→スイッチング素子Ｘ１１→Ｘ１２の経路で流れる。
　図３（ｃ）のパターン（３）では、スイッチング素子Ｕ１１，Ｙ１１，Ｘ１１，Ｖ１１，Ｕ２１，Ｙ２１，Ｕ２２，Ｙ２２，Ｘ２２，Ｖ２２，Ｕ３２，Ｙ３２，Ｘ３２，Ｖ３２がＯＮ制御され、スイッチング素子Ｕ１２，Ｙ１２，Ｘ１２，Ｖ１２，Ｘ２１，Ｖ２１，Ｕ３１，Ｙ３１，Ｘ３１，Ｖ３１がＯＦＦ制御される。これによって電流は、スイッチング素子Ｕ２１→Ｕ２２→負荷→スイッチング素子Ｙ２１→Ｙ２２の経路で流れる。
　図３（ｄ）のパターン（４）では、スイッチング素子Ｕ１１，Ｙ１１，Ｘ１１，Ｖ１１，Ｕ２１，Ｙ２１，Ｘ２１，Ｖ２１，Ｘ２２，Ｖ２２，Ｕ３２，Ｙ３２，Ｘ３２，Ｖ３２がＯＮ制御され、スイッチング素子Ｕ１２，Ｙ１２，Ｘ１２，Ｖ１２，Ｕ２２，Ｙ２２，Ｕ３１，Ｙ３１，Ｘ３１，Ｖ３１がＯＦＦ制御される。これによって電流は、スイッチング素子Ｖ２１→Ｖ２２→負荷→スイッチング素子Ｘ２１→Ｘ２２の経路で流れる。
　図３（ｅ）のパターン（５）では、スイッチング素子Ｕ１１，Ｙ１１，Ｘ１１，Ｖ１１，Ｕ２１，Ｙ２１，Ｘ２１，Ｖ２１，Ｕ３１，Ｙ３１，Ｕ３２，Ｙ３２，Ｘ３２，Ｖ３２がＯＮ制御され、スイッチング素子Ｕ１２，Ｙ１２，Ｘ１２，Ｖ１２，Ｕ２２，Ｙ２２，Ｘ２２，Ｖ２２，Ｘ３１，Ｖ３１がＯＦＦ制御される。これによって電流は、スイッチング素子Ｕ３１→Ｕ３２→負荷→スイッチング素子Ｙ３１→Ｙ３２の経路で流れる。
　図３（ｆ）のパターン（６）では、スイッチング素子Ｕ１１，Ｙ１１，Ｘ１１，Ｖ１１，Ｕ２１，Ｙ２１，Ｘ２１，Ｖ２１，Ｕ３１，Ｙ３１，Ｘ３１，Ｖ３１，Ｘ３２，Ｖ３２がＯＮ制御され、スイッチング素子Ｕ１２，Ｙ１２，Ｘ１２，Ｖ１２，Ｕ２２，Ｙ２２，Ｘ２２，Ｖ２２，Ｕ３２，Ｙ３２がＯＦＦ制御される。これによって電流は、スイッチング素子Ｖ３１→Ｖ３２→負荷→スイッチング素子Ｘ３１→Ｘ３２の経路で流れる。
　図４（ａ）のパターン（７）では、スイッチング素子Ｕ１１，Ｙ１１，Ｕ１２，Ｙ１２，Ｘ１１，Ｖ１１，Ｕ２１，Ｙ２１，Ｘ２１，Ｖ２１，Ｕ３１，Ｙ３１，Ｘ３１，Ｖ３１がＯＮ制御され、スイッチング素子Ｘ１２，Ｖ１２，Ｕ２２，Ｙ２２，Ｘ２２，Ｖ２２，Ｕ３２，Ｙ３２，Ｘ３２，Ｖ３２がＯＦＦ制御される。これによって電流は、スイッチング素子Ｕ１１→Ｕ１２→負荷→スイッチング素子Ｙ１１→Ｙ１２の経路で流れる。
　図４（ｂ）のパターン（８）では、スイッチング素子Ｕ１２，Ｙ１２，Ｘ１１，Ｖ１１，Ｘ１２，Ｖ１２，Ｕ２１，Ｙ２１，Ｘ２１，Ｖ２１，Ｕ３１，Ｙ３１，Ｘ３１，Ｖ３１がＯＮ制御され、スイッチング素子Ｕ１１，Ｙ１１，Ｕ２２，Ｙ２２，Ｘ２２，Ｖ２２，Ｕ３２，Ｙ３２，Ｘ３２，Ｖ３２がＯＦＦ制御される。これによって電流は、スイッチング素子Ｖ１１→Ｖ１２→負荷→スイッチング素子Ｘ１１→Ｘ１２の経路で流れる。
　図４（ｃ）のパターン（９）では、スイッチング素子Ｕ１２，Ｙ１２，Ｘ１２，Ｖ１２，Ｕ２１，Ｙ２１，Ｕ２２，Ｙ２２，Ｘ２１，Ｖ２１，Ｕ３１，Ｙ３１，Ｘ３１，Ｖ３１がＯＮ制御され、スイッチング素子Ｕ１１，Ｙ１１，Ｘ１１，Ｖ１１，Ｘ２２，Ｖ２２，Ｕ３２，Ｙ３２，Ｘ３２，Ｖ３２がＯＦＦ制御される。これによって電流は、スイッチング素子Ｕ２１→Ｕ２２→負荷→スイッチング素子Ｙ２１→Ｙ２２の経路で流れる。
　図４（ｄ）のパターン（１０）では、スイッチング素子Ｕ１２，Ｙ１２，Ｘ１２，Ｖ１２，Ｕ２２，Ｙ２２，Ｘ２１，Ｖ２１，Ｘ２２，Ｖ２２，Ｕ３１，Ｙ３１，Ｘ３１，Ｖ３１がＯＮ制御され、スイッチング素子Ｕ１１，Ｙ１１，Ｘ１１，Ｖ１１，Ｕ２１，Ｙ２１，Ｕ３２，Ｙ３２，Ｘ３２，Ｖ３２がＯＦＦ制御される。これによって電流は、スイッチング素子Ｖ２１→Ｖ２２→負荷→スイッチング素子Ｘ２１→Ｘ２２の経路で流れる。
　図４（ｅ）のパターン（１１）では、スイッチング素子Ｕ１２，Ｙ１２，Ｘ１２，Ｖ１２，Ｕ２２，Ｙ２２，Ｘ２２，Ｖ２２，Ｕ３１，Ｙ３１，Ｕ３２，Ｙ３２，Ｘ３１，Ｖ３１がＯＮ制御され、スイッチング素子Ｕ１１，Ｙ１１，Ｘ１１，Ｖ１１，Ｕ２１，Ｙ２１，Ｘ２１，Ｖ２１，Ｘ３２，Ｖ３２がＯＦＦ制御される。これによって電流は、スイッチング素子Ｕ３１→Ｕ３２→負荷→スイッチング素子Ｙ３１→Ｙ３２の経路で流れる。
　図４（ｆ）のパターン（１２）では、スイッチング素子Ｕ１２，Ｙ１２，Ｘ１２，Ｖ１２，Ｕ２２，Ｙ２２，Ｘ２２，Ｖ２２，Ｕ３２，Ｙ３２，Ｘ３１，Ｖ３１，Ｘ３２，Ｖ３２がＯＮ制御され、スイッチング素子Ｕ１１，Ｙ１１，Ｘ１１，Ｖ１１，Ｕ２１，Ｙ２１，Ｘ２１，Ｖ２１，Ｕ３１，Ｙ３１がＯＦＦ制御される。これによって電流は、スイッチング素子Ｖ３１→Ｖ３２→負荷→スイッチング素子Ｘ３１→Ｘ３２の経路で流れる。
　上記図３、図４に示す（１）～（１２）のパターンで各スイッチング素子を順次スイッチング（ＯＮ，ＯＦＦ制御）する（すなわち、時分割運転する）ことで、１つのスイッチング素子の駆動周波数を直並列数の積（Ｍ×Ｎ）に反比例した周波数（１／６）まで下げることができる。また、スイッチング素子がＯＮ又はＯＦＦしている期間が複数のクロックによって連続しているため、素子特性で決まる最小パルス幅の制限による出力周波数の制限を回避できる（交直変換装置の出力周波数が、スイッチング素子の素子特性で制限を受けることがない）。
　また、スイッチ群回路のスイッチング素子が直並列接続であるため、直流リンク電圧入力部Ｖｄｃと上、下アームそれぞれのスイッチング素子の直流入力側端子との間、および矩形波電圧出力部Ｖｏｕｔと上、下アームそれぞれのスイッチング素子の出力側端子との間の主回路導体数をスイッチング素子数（Ｍ×Ｎ）よりも少なくすることができる。そして、スイッチング素子が直並列接続であるため、スイッチング素子数（Ｍ×Ｎ）に比例して主回路導体の配設スペースが拡大されることはなく、主回路導体の経路長のばらつきに基づくインピーダンスのばらつきを低減できる。
　尚、単相インバータの各アームのスイッチ群回路のスイッチング素子の直列数Ｍは２に限らず３以上であってもよく、また並列数Ｎは３に限らず２又は４以上であってもよい。その場合はスイッチング周波数を更に減らすことができる。

Claims (4)

  1. 　直流入力側が直流電圧源に、出力側が共振負荷に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備えた共振負荷用電力変換装置であって、
    　前記単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに各々接続され、Ｍ個（Ｍは２以上の整数）のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列にそれぞれの直列体間を主回路導体で接続して構成されたスイッチ群回路と、
    　前記単相インバータの前記スイッチ群回路の各スイッチング素子を１／（Ｍ×Ｎ）に時分割でスイッチング制御する制御部と、
    　を備えた共振負荷用電力変換装置。
  2. 　前記単相インバータの一方の相の上アームは、スイッチング素子Ｕ１１、Ｕ１２の直列体とスイッチング素子Ｕ２１、Ｕ２２の直列体とスイッチング素子Ｕ３１、Ｕ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
    　前記単相インバータの一方の相の下アームは、スイッチング素子Ｘ１１、Ｘ１２の直列体とスイッチング素子Ｘ２１、Ｘ２２の直列体とスイッチング素子Ｘ３１、Ｘ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
    　前記単相インバータの他方の相の上アームは、スイッチング素子Ｖ１１、Ｖ１２の直列体とスイッチング素子Ｖ２１、Ｖ２２の直列体とスイッチング素子Ｖ３１、Ｖ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
    　前記単相インバータの他方の相の下アームは、スイッチング素子Ｙ１１、Ｙ１２の直列体とスイッチング素子Ｙ２１、Ｙ２２の直列体とスイッチング素子Ｙ３１、Ｙ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
    　前記制御部は、
    　前記単相インバータの出力電圧指令のＯＮ、ＯＦＦをトリガとするクロックと、
    　２×２（直列数Ｍ）×３（並列数Ｎ）クロックを１周期とし、{２（直列数Ｍ）×３（並列数Ｎ）}＋１クロックの期間ＯＮ信号を出力し、{２（直列数Ｍ）×３（並列数Ｎ）}－１クロックの期間ＯＦＦ信号を出力するスイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号と、
    　前記スイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号と、
    　前記スイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号と、
    　前記スイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号と、
    　前記スイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ３１、Ｙ３１用ゲート指令信号と、
    　前記スイッチング素子Ｕ３１、Ｙ３１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ３１、Ｖ３１用ゲート指令信号と、
    　前記スイッチング素子Ｘ３１、Ｖ３１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号と、
    　前記スイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号と、
    　前記スイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号と、
    　前記スイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号と、
    　前記スイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ３２、Ｙ３２用ゲート指令信号と、
    　前記スイッチング素子Ｕ３２、Ｙ３２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ３２、Ｖ３２用ゲート指令信号と、
    　を作成するゲート指令作成部を備え、
    　前記作成された各ゲート指令信号によって前記各スイッチング素子をＯＮ、ＯＦＦ制御する請求項１に記載の共振負荷用電力変換装置。
  3. 　直流入力側が直流電圧源に、出力側が共振負荷に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備え、前記単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに、Ｍ個（Ｍは２以上の整数）のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列にそれぞれの直列体間を主回路導体で接続したスイッチ群回路を備えた共振負荷用電力変換装置の時分割運転方法であって、
    　制御部が、前記スイッチ群回路の各スイッチング素子を１／（Ｍ×Ｎ）に時分割でスイッチング制御する制御ステップを備えた共振負荷用電力変換装置の時分割運転方法。
  4. 　前記単相インバータの一方の相の上アームは、スイッチング素子Ｕ１１、Ｕ１２の直列体とスイッチング素子Ｕ２１、Ｕ２２の直列体とスイッチング素子Ｕ３１、Ｕ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
    　前記単相インバータの一方の相の下アームは、スイッチング素子Ｘ１１、Ｘ１２の直列体とスイッチング素子Ｘ２１、Ｘ２２の直列体とスイッチング素子Ｘ３１、Ｘ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
    　前記単相インバータの他方の相の上アームは、スイッチング素子Ｖ１１、Ｖ１２の直列体とスイッチング素子Ｖ２１、Ｖ２２の直列体とスイッチング素子Ｖ３１、Ｖ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
    　前記単相インバータの他方の相の下アームは、スイッチング素子Ｙ１１、Ｙ１２の直列体とスイッチング素子Ｙ２１、Ｙ２２の直列体とスイッチング素子Ｙ３１、Ｙ３２の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
    　前記制御ステップは、
    　ゲート指令作成部が、前記単相インバータの出力電圧指令のＯＮ、ＯＦＦをトリガとするクロックと、
    　２×２（直列数Ｍ）×３（並列数Ｎ）クロックを１周期とし、{２（直列数Ｍ）×３（並列数Ｎ）}＋１クロックの期間ＯＮ信号を出力し、{２（直列数Ｍ）×３（並列数Ｎ）}－１クロックの期間ＯＦＦ信号を出力するスイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号と、
    　前記スイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号と、
    　前記スイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号と、
    　前記スイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号と、
    　前記スイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ３１、Ｙ３１用ゲート指令信号と、
    　前記スイッチング素子Ｕ３１、Ｙ３１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ３１、Ｖ３１用ゲート指令信号と、
    　前記スイッチング素子Ｘ３１、Ｖ３１用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号と、
    　前記スイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号と、
    　前記スイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号と、
    　前記スイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号と、
    　前記スイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ３２、Ｙ３２用ゲート指令信号と、
    　前記スイッチング素子Ｕ３２、Ｙ３２用ゲート指令信号に対して１クロック遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ３２、Ｖ３２用ゲート指令信号と、
    　を作成するゲート指令作成ステップを備え、
    　前記作成された各ゲート指令信号によって前記各スイッチング素子をＯＮ、ＯＦＦ制御する請求項３に記載の共振負荷用電力変換装置の時分割運転方法。
PCT/JP2015/067430 2014-06-17 2015-06-17 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 Ceased WO2015194585A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201580032359.XA CN106464159B (zh) 2014-06-17 2015-06-17 谐振负载电力转换设备和用于谐振负载电力转换设备的时分操作方法
US15/318,796 US9812943B2 (en) 2014-06-17 2015-06-17 Resonant load power conversion device and time division operation method for resonant load power conversion device
JP2016529396A JP6350660B2 (ja) 2014-06-17 2015-06-17 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014124135 2014-06-17
JP2014-124135 2014-06-17

Publications (1)

Publication Number Publication Date
WO2015194585A1 true WO2015194585A1 (ja) 2015-12-23

Family

ID=54935565

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/067430 Ceased WO2015194585A1 (ja) 2014-06-17 2015-06-17 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法

Country Status (4)

Country Link
US (1) US9812943B2 (ja)
JP (1) JP6350660B2 (ja)
CN (1) CN106464159B (ja)
WO (1) WO2015194585A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017192241A (ja) * 2016-04-15 2017-10-19 株式会社明電舎 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法
WO2017179305A1 (ja) * 2016-04-15 2017-10-19 株式会社明電舎 共振負荷用電力変換装置、共振負荷用電力変換システムにおける電力バランス制御装置、共振負荷用電力変換装置の時分割運転方法および共振負荷用電力変換システムにおける電力バランス制御方法
JP2017204909A (ja) * 2016-05-10 2017-11-16 株式会社明電舎 共振負荷用電力変換システムにおける電力バランス制御装置および電力バランス制御方法
WO2019039038A1 (ja) * 2017-08-24 2019-02-28 株式会社明電舎 マルチレベル電力変換装置およびその制御方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6079861B1 (ja) * 2015-12-16 2017-02-15 株式会社明電舎 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法
JP7166240B2 (ja) * 2019-12-17 2022-11-07 株式会社東芝 電子回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558278A (en) * 1978-07-04 1980-01-21 Meidensha Electric Mfg Co Ltd Power control system of high frequency inverter
JPS5875481A (ja) * 1981-10-30 1983-05-07 Meidensha Electric Mfg Co Ltd 高周波インバ−タの制御方法
JP2001309665A (ja) * 2000-04-24 2001-11-02 Toshiba Corp インバータ装置
JP2004510400A (ja) * 2000-09-29 2004-04-02 エフド　インダクション　エイ．エス． 高出力高周波数共振負荷インバータ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9802908D0 (sv) * 1998-08-31 1998-08-31 Abb Research Ltd Electric circuit
JP4729835B2 (ja) * 2001-04-06 2011-07-20 三菱電機株式会社 Ｄｃ／ｄｃ電源装置
US7499290B1 (en) * 2004-05-19 2009-03-03 Mississippi State University Power conversion
JP5606846B2 (ja) * 2010-09-15 2014-10-15 株式会社東芝 電力変換装置
CN102957332B (zh) * 2011-08-18 2015-07-01 富士电机株式会社 三电平功率转换装置
US9178410B2 (en) * 2012-01-06 2015-11-03 General Electric Company Adaptive power conversion system
KR101412875B1 (ko) * 2012-10-04 2014-07-02 삼성전기주식회사 게이트 구동 회로 및 이를 갖는 인버터
CN203289379U (zh) * 2013-06-13 2013-11-13 成都昊地科技有限责任公司 一种用于高压大功率变频调速的变频电路
CN105379090B (zh) * 2013-07-15 2018-12-21 西门子公司 用于高压直流应用的模块化多电平直流/直流转换器
US9780717B2 (en) * 2013-12-03 2017-10-03 Mitsubishi Electric Corporation Power conversion device, motor driving device including power conversion device, blower and compressor including motor driving device, and air conditioner, refrigerator, and freezer including blower and compressor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558278A (en) * 1978-07-04 1980-01-21 Meidensha Electric Mfg Co Ltd Power control system of high frequency inverter
JPS5875481A (ja) * 1981-10-30 1983-05-07 Meidensha Electric Mfg Co Ltd 高周波インバ−タの制御方法
JP2001309665A (ja) * 2000-04-24 2001-11-02 Toshiba Corp インバータ装置
JP2004510400A (ja) * 2000-09-29 2004-04-02 エフド　インダクション　エイ．エス． 高出力高周波数共振負荷インバータ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017192241A (ja) * 2016-04-15 2017-10-19 株式会社明電舎 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法
WO2017179305A1 (ja) * 2016-04-15 2017-10-19 株式会社明電舎 共振負荷用電力変換装置、共振負荷用電力変換システムにおける電力バランス制御装置、共振負荷用電力変換装置の時分割運転方法および共振負荷用電力変換システムにおける電力バランス制御方法
JP2017204909A (ja) * 2016-05-10 2017-11-16 株式会社明電舎 共振負荷用電力変換システムにおける電力バランス制御装置および電力バランス制御方法
WO2019039038A1 (ja) * 2017-08-24 2019-02-28 株式会社明電舎 マルチレベル電力変換装置およびその制御方法
JP2019041466A (ja) * 2017-08-24 2019-03-14 株式会社明電舎 マルチレベル電力変換装置およびその制御方法

Also Published As

Publication number Publication date
CN106464159A (zh) 2017-02-22
CN106464159B (zh) 2019-01-01
JP6350660B2 (ja) 2018-07-04
JPWO2015194585A1 (ja) 2017-04-20
US9812943B2 (en) 2017-11-07
US20170133920A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
JP6350660B2 (ja) 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法
CN108123592B (zh) 用于功率变流器母线电容的放电控制方法
US9071166B2 (en) Power converter with surge voltage suppression
EP2879287A1 (en) Method and apparatus for minimising a circulating current or a common-mode voltage of an inverter
US20140029323A1 (en) Power converter in which switching elements are driven in parallel
EP2717458A1 (en) Ac conversion circuit, ac conversion method, and recording medium
US10333428B2 (en) Resonant load power conversion device and time division operation method for resonant load power conversion device
JP2015119583A (ja) インバータ回路の制御回路、この制御回路を備えたインバータ装置、このインバータ装置を備えた誘導加熱装置、および、制御方法
JP2009277577A (ja) 誘導加熱用電源装置の運転方法
RU2018117293A (ru) Преобразователь мощности
JP2016100988A (ja) 電力変換装置
Korhonen et al. Control of an inverter output active du/dt filtering method
JP4556516B2 (ja) 電力変換装置
WO2019049698A1 (ja) 電力変換回路および電力変換装置
Asghari-Gorji et al. Input current ripples cancellation in bidirectional switched-inductor quasi-Z-source inverter using coupled inductors
JP6009833B2 (ja) 電力変換装置
JP2017070179A (ja) インバータ装置の制御方法
Korhonen et al. Active motor terminal overvoltage mitigation method for parallel voltage source inverters
JP6132048B1 (ja) 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法
JP5846426B2 (ja) 誘導加熱用高周波インバータとその制御方法
JP7088050B2 (ja) 共振負荷用電力変換装置
JP5972817B2 (ja) ゲートドライバ
WO2017179305A1 (ja) 共振負荷用電力変換装置、共振負荷用電力変換システムにおける電力バランス制御装置、共振負荷用電力変換装置の時分割運転方法および共振負荷用電力変換システムにおける電力バランス制御方法
CN105960753A (zh) 用于减小谐波的装置和方法
JP2009163894A (ja) 誘導加熱調理器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15810000

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016529396

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15318796

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15810000

Country of ref document: EP

Kind code of ref document: A1