WO2015019543A1 - 表示パネル及び表示パネルの駆動方法 - Google Patents

表示パネル及び表示パネルの駆動方法 Download PDF

Info

Publication number
WO2015019543A1
WO2015019543A1 PCT/JP2014/003565 JP2014003565W WO2015019543A1 WO 2015019543 A1 WO2015019543 A1 WO 2015019543A1 JP 2014003565 W JP2014003565 W JP 2014003565W WO 2015019543 A1 WO2015019543 A1 WO 2015019543A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
voltage
capacitor
switch element
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/003565
Other languages
English (en)
French (fr)
Inventor
晋也 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to US14/779,767 priority Critical patent/US9659523B2/en
Priority to JP2015530678A priority patent/JP6175643B2/ja
Publication of WO2015019543A1 publication Critical patent/WO2015019543A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • one aspect of the display panel includes a plurality of light emitting elements and an input power supply voltage, and a first power supply voltage and a variable second power used for light emission of the plurality of light emitting elements.
  • a power supply unit that generates a power supply voltage, a first power supply line that transmits the first power supply voltage from the power supply unit to the plurality of light emitting elements, and a second power supply voltage that is transmitted from the power supply unit to the plurality of light emitting elements.
  • power is recovered from the inductor to the capacitor and regenerated to charge the parasitic capacitance of the power supply line, so that power loss can be reduced.
  • a first switch element that switches between conduction and non-conduction between the second terminal of the inductor and one of the input terminals
  • a second switch element that switches between conduction and non-conduction between the second terminal of the inductor and the other of the input terminals
  • a capacitor having a first electrode connected to a constant voltage
  • the switching control unit that controls the inductor.
  • a third switch element that switches between conduction and non-conduction between the second terminal of the capacitor and the second electrode of the capacitor, and the switching control unit has the second power supply voltage set to the first voltage.
  • the power supply unit 60 generates the power supply voltage VTFT and the power supply voltage VEL from the input power supply voltages V ⁇ and V + applied to the input terminals 68 and 69.
  • the power supply voltage VTFT and the power supply voltage VEL are supplied to the power supply terminals 31 and 32 of the pixel unit 30 via the power supply lines 71 and 72, respectively.
  • the power supply voltage VTFT is, for example, a fixed voltage.
  • the power supply voltage VEL is adjusted to be equal to the voltage VEL0 of the signal line 51 by the switching regulator circuit.
  • the signal line 51 is instructed with at least two kinds of voltages VEL0 for the purpose of controlling light emission and non-light emission of the pixel unit 30.
  • the fluctuation of the threshold voltage Vth of the driving transistor is suppressed by bringing the driving transistor into a conducting state once prior to the light emission step.
  • luminance errors for example, tailing when the window is scroll-displayed
  • display quality can be improved.
  • the switching control unit 66 brings the transistor 63 into a conductive state by setting only the gate signal Z among the gate signals X, Y, and Z to a high level.
  • the parasitic capacitance 70 of the second power supply line 72 is charged with the voltage charged in the capacitor 64, and the power supply voltage VEL rises without consuming power from the input power supply voltage.
  • the power supply voltage VEL is equal to or higher than the voltage obtained by adding the threshold voltage of the organic EL element 33 to the voltage VL , the organic EL element 33 can emit light.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

第１電源電圧ＶＴＦＴ及び可変の第２電源電圧ＶＥＬを生成する電源部（６０）と、第１電源電圧ＶＴＦＴを発光素子（３３）へ伝達する第１電源線（７１）と、第２電源電圧ＶＥＬを発光素子（３３）へ伝達する第２電源線（７２）とを備え、電源部（６０）は、スイッチング制御部（６６）と、第１端子が第２電源線（７２）に接続されるインダクタ（６５）と、インダクタ（６５）の第２端子と入力端子（６８）との導通及び非導通を切り換える第１スイッチ素子（６１）と、インダクタ（６５）の第２端子と入力端子（６９）との導通及び非導通を切り換える第２スイッチ素子（６２）と、第１電極が一定電圧に接続されるキャパシタ（６４）と、インダクタ（６５）の第２端子とキャパシタ（６４）の第２電極との導通及び非導通を切り換える第３スイッチ素子（６３）とを有し、第２電源線（７２）の寄生容量（７０）からキャパシタ（６４）に電力を回収し回生する。

Description

表示パネル及び表示パネルの駆動方法
　本開示は表示パネル及び表示パネルの駆動方法に関する。特には、表示パネルに電力を供給する技術に関する。
　従来、画像表示装置において、個別に発光制御可能な複数の画素部を配列してなる表示パネルが広く用いられている。有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示パネルは、そのような表示パネルの一例である。有機ＥＬ表示パネルは、薄型軽量でかつ高速な応答性及び広い視野角という優れた特性を有し、高い将来性が期待される表示パネルである。近年、有機ＥＬ表示パネルの大型化、省電力化、高画質化に向けた研究、開発が盛んに行われている。
　例えば、特許文献１及び特許文献２には、容量性負荷の駆動回路において電力効率を向上させる技術が開示されている。これらの文献には、寄生容量を有するＥＬ素子を容量性負荷として駆動する回路において、ＥＬ素子に充電された電荷をコンデンサで回収して再利用することにより、電力効率を向上させる技術が開示されている。
特開２０１１－９０８０５号公報 特開平９－３２２５６０号公報
　しかしながら、従来の技術では、電源線の寄生容量に起因する電力ロスへの、有効な対策は取られていない。
　本開示は、上記の事情に鑑みてなされたものであり、電源線の寄生容量への充電による電力ロスを低減するための好適な構成を持つ表示パネル及びその駆動方法を提供する。
　上記課題を解決するために、本開示に係る表示パネルの１つの態様は、複数の発光素子と、入力電源電圧から、前記複数の発光素子の発光に用いられる第１電源電圧及び可変の第２電源電圧を生成する電源部と、前記第１電源電圧を前記電源部から前記複数の発光素子へ伝達する第１電源線と、前記第２電源電圧を前記電源部から前記複数の発光素子へ伝達する第２電源線と、を備え、前記電源部は、前記入力電源電圧が印加される一対の入力端子と、スイッチング制御部と、第１端子が前記第２電源線に接続されるインダクタと、前記スイッチング制御部によって制御され、前記インダクタの第２端子と、前記入力端子の一方との導通及び非導通を切り換える第１スイッチ素子と、前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記入力端子の他方との導通及び非導通を切り換える第２スイッチ素子と、第１電極が一定電圧に接続されるキャパシタと、前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記キャパシタの第２電極との導通及び非導通を切り換える第３スイッチ素子と、を有し、前記スイッチング制御部は、前記第２電源電圧が第１電圧に設定されているとき、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第１スイッチ素子及び前記第２スイッチ素子の何れか一方と前記第３スイッチ素子とを排他的に導通状態にし、前記第２電源電圧を前記第１電圧から第２電圧に変更するとき、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする。
　なお、包括的又は具体的な態様は、システム、集積回路、コンピュータプログラム又はコンピュータ読み取り可能なＣＤ－ＲＯＭなどの記録媒体で実現されてもよい。また、包括的又は具体的な態様は、システム、方法、集積回路、コンピュータプログラム又は記録媒体の任意な組み合わせで実現されてもよい。
　本開示によると、インダクタからキャパシタへ電力を回収し、電源線の寄生容量を充電するために回生するので、電力ロスを削減することができる。
図１は、実施の形態における表示パネルを含む表示装置の一例を示す機能ブロック図である。 図２は、実施の形態における電源部及び画素部の構成の一例を示す回路図である。 図３は、実施の形態における、表示パネルの駆動タイミングの一例を説明するためのタイミングチャートである。 図４は、実施の形態における電源部及び画素部における、主要な信号の一例を示すタイミングチャートである。 図５Ａは、実施の形態における、電源部の動作の一例を示す回路図である。 図５Ｂは、実施の形態における、電源部の動作の一例を示す回路図である。 図５Ｃは、実施の形態における、電源部の動作の一例を示す回路図である。 図５Ｄは、実施の形態における、電源部の動作の一例を示す回路図である。 図５Ｅは、実施の形態における、電源部の動作の一例を示す回路図である。 図６は、本開示の表示パネルを用いた薄型フラットＴＶの一例を示す外観図である。 図７は、変形例における電源部及び画素部の構成の一例を示す回路図である。 図８は、変形例における電源部及び画素部における、主要な信号の一例を示すタイミングチャートである。 図９Ａは、変形例における、電源部の動作の一例を示す回路図である。 図９Ｂは、変形例における、電源部の動作の一例を示す回路図である。 図９Ｃは、変形例における、電源部の動作の一例を示す回路図である。 図９Ｄは、変形例における、電源部の動作の一例を示す回路図である。 図９Ｅは、変形例における、電源部の動作の一例を示す回路図である。 図１０は、変形例における表示パネルを含む表示装置の一例を示す機能ブロック図である。 図１１は、変形例における電源部及び画素部の構成の一例を示す回路図である。
　（本開示の基礎となった知見）
　本発明者は、背景技術の欄において記載した、表示パネルにおける電源線の寄生容量に起因する電力ロスに関し、以下の問題が生じることを見出した。
　有機ＥＬ表示パネルのみならず、典型的な表示パネルには、複数の画素部に動作電力を供給するための電源線が設けられている。電源線には、例えば絶縁層を介して他の電源線と互いに交差することにより発生する寄生容量や、ＥＬ素子自体のアノード・カソード間の寄生容量などが存在する。電源線の寄生容量は、表示パネルの電力効率を損なう原因になる。例えば、画素部の発光及び非発光を制御するといった目的で、電源線に出力する電圧を変化させる場合、電源線の寄生容量を充電・放電するために電力が消費される。そのような電力は、表示パネルにおいて、画素部の発光に寄与しない電力ロスになり得る。典型的には、表示パネルがより大型化するにつれて、電源線の寄生容量はより大きくなる。その結果、電源線の寄生容量を充電するための電力ロスが増大して、表示パネルの電力効率が大きく損なわれることになる。
　このような問題を解決するために、開示される１つの態様に係る表示パネルは、複数の発光素子と、入力電源電圧から、前記複数の発光素子の発光に用いられる第１電源電圧及び可変の第２電源電圧を生成する電源部と、前記第１電源電圧を前記電源部から前記複数の発光素子へ伝達する第１電源線と、前記第２電源電圧を前記電源部から前記複数の発光素子へ伝達する第２電源線と、を備え、前記電源部は、前記入力電源電圧が印加される一対の入力端子と、スイッチング制御部と、第１端子が前記第２電源線に接続されるインダクタと、前記スイッチング制御部によって制御され、前記インダクタの第２端子と、前記入力端子の一方との導通及び非導通を切り換える第１スイッチ素子と、前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記入力端子の他方との導通及び非導通を切り換える第２スイッチ素子と、第１電極が一定電圧に接続されるキャパシタと、前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記キャパシタの第２電極との導通及び非導通を切り換える第３スイッチ素子と、を有し、前記スイッチング制御部は、前記第２電源電圧が第１電圧に設定されているとき、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第１スイッチ素子及び前記第２スイッチ素子の何れか一方と前記第３スイッチ素子とを排他的に導通状態にし、前記第２電源電圧を前記第１電圧から第２電圧に変更するとき、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする。
　このような構成によれば、前記インダクタから前記キャパシタへ電力を回収することができる。また、回収した電力を前記第２電源線の寄生容量を充電するために回生するので、前記第２電源線の寄生容量の充電に係る電力ロスを削減することができる。
　また、例えば、前記表示パネルにおいて、前記スイッチング制御部は、前記発光素子の発光期間において、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第２スイッチ素子と前記第３スイッチ素子とを排他的に導通状態にし、前記発光素子の非発光期間になったときに、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にしてもよい。
　このような構成によれば、前記発光素子を発光させるために比較的大きな電流が前記インダクタ流れている発光期間において前記キャパシタに電力を回収し、非発光期間で回生するので、大きな電力を回収、回生できる。その結果、電力ロスを削減する大きな効果が得られる。
　また、例えば、前記表示パネルにおいて、前記スイッチング制御部は、前記発光素子の非発光期間において、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第２スイッチ素子と前記第３スイッチ素子とを排他的に導通状態にし、前記発光素子の発光期間になったときに、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にしてもよい。
　このような構成によれば、非発光期間に得られる比較的小さな電力さえをも回収し、発光期間で回生するので、電力を無駄なく回収、回生できる。その結果、電力ロスを削減するより大きな効果が得られる。
　本開示は、このような表示パネルとして実現できるだけでなく、このような表示パネルの駆動方法として実現することもできる。
　以下、本開示の実施の形態を、図面を参照しながら説明する。なお、全ての図を通じて実質的に同一又は相当する要素には同一の符号を付し、その説明は省略する場合がある。また、以下で説明する実施の形態は、何れも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する趣旨ではない。以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　実施の形態における表示パネルは、個別に発光制御可能な複数の画素部をマトリクス状に配置してなる表示パネルである。また、実施の形態における表示パネルは、当該複数の画素部に駆動電力を供給するための電源線の寄生容量に蓄積されたエネルギーを回収及び回生するためのキャパシタ、インダクタ、及びスイッチ素子を備えている。
　図１は、実施の形態における、表示パネル１の構成の一例を示す機能ブロック図である。
　表示パネル１は、表示部２０、信号線駆動部４０、走査線駆動部４２、パネル制御部５０、及び電源部６０から構成される。
　表示部２０は、複数の画素部３０をマトリクス状に配置してなる。当該マトリクスの各列には同じ列に配置される複数の画素部３０に共通に接続されるデータ信号線４１が設けられる。また、当該マトリクスの各行には同じ行に配置される複数の画素部３０に共通に接続される走査信号線４３が設けられる。
　パネル制御部５０は、外部から映像信号を受信し、当該映像信号で表される画像が表示部２０に表示されるように、信号線駆動部４０、走査線駆動部４２を制御する。
　信号線駆動部４０は、データ信号線４１を介して、画素部３０に、輝度に対応するデータ信号を供給する。
　走査線駆動部４２は、走査信号線４３を介して、画素部３０に、画素部３０の動作を制御するための制御信号を供給する。
　画素部３０は、データ信号に対応する輝度で発光素子を発光させる回路であり、発光素子である有機ＥＬ素子３３とともに、２つのトランジスタと１つのキャパシタとで構成される。
　電源部６０は、外部から供給される入力電源電圧Ｖ＋、Ｖ－を表示パネル１の動作用に調整して、表示パネル１の各部に分配する。電源部６０は、例えば、入力電源電圧Ｖ＋、Ｖ－から画素部３０の発光用の第１電源電圧及び可変の第２電源電圧を生成して、電源線７１、７２を介して表示部２０に供給する。第２電源電圧は、パネル制御部５０から信号線５１を介して指示される電圧と等しくなるように調整される。電源線７１、７２は、全ての画素部３０に共通に接続される。
　図２は、電源部６０及び画素部３０の構成、及び電源部６０と画素部３０との接続の一例を示す回路図である。図２には、電源線７２の寄生容量７０が明示的に示されている。
　電源部６０において、トランジスタ６１、６２、インダクタ６５、及びスイッチング制御部６６は、スイッチングレギュレータを構成している。トランジスタ６３、キャパシタ６４、インダクタ６５は、スイッチング制御部６６による制御下で、電源線７２の寄生容量７０の充電に用いられる電力の回収及び回生を行う。スイッチング制御部６６は、発振器、比較器などを用いて構成され、後ほど詳細に説明するタイミング及び条件に従って、トランジスタ６１、６２、６３に、それぞれゲート信号Ｘ、Ｙ、Ｚを供給する。
　画素部３０は、電源端子３１、３２、有機ＥＬ素子３３、スイッチングトランジスタ３４、駆動トランジスタ３５、及び保持容量３６で構成される。画素部３０は、電源部６０から供給される電圧を動作電源として用いて、データ信号ＤＡＴＡから供給される電圧信号を保持容量３６で保持し、保持容量３６で保持された電圧に対応する輝度で有機ＥＬ素子３３を発光させる。
　電源部６０は、入力端子６８、６９に印加される入力電源電圧Ｖ－、Ｖ＋から電源電圧ＶＴＦＴ及び電源電圧ＶＥＬを生成する。電源電圧ＶＴＦＴ及び電源電圧ＶＥＬはそれぞれ電源線７１、７２を介して、画素部３０の電源端子３１、３２に供給される。電源電圧ＶＴＦＴは、例えば、固定の電圧である。電源電圧ＶＥＬは、前記スイッチングレギュレータ回路により、信号線５１の電圧ＶＥＬ０と等しくなるように調整される。信号線５１には、画素部３０の発光及び非発光の制御を目的として、少なくとも２種類の電圧ＶＥＬ０が指示される。少なくとも２種類の電圧ＶＥＬ０としては、例えば、電源電圧ＶＴＦＴとの差が、有機ＥＬ素子３３の閾値電圧よりも大きい電圧ＶＬと、当該閾値電圧以下である電圧ＶＨとであってもよい電源電圧ＶＥＬは、電圧ＶＥＬ０に追従して、電圧ＶＬと電圧ＶＨとの間を変化する。
　ここで、電源電圧ＶＴＦＴ、ＶＥＬが、それぞれ第１電源電圧、第２電源電圧の一例であり、電源線７１、７２が、それぞれ第１電源線、第２電源線の一例である。また、電源電圧ＶＥＬが取り得る電圧ＶＨ、ＶＬが、それぞれ第１電圧、第２電圧の一例である。また、トランジスタ６１、６２、６３が、それぞれ第１スイッチ素子、第２スイッチ素子、第３スイッチ素子の一例である。トランジスタ６１、６２、６３は、ｎ型又はｐ型の何れの薄膜トランジスタでも構成され得る。キャパシタ６４の電極のうち、図２で下側に示される電極及び上側に示される電極がそれぞれ第１電極及び第２電極に対応する。キャパシタ６４の第１電極は一定電圧に接続されている。また、インダクタ６５の端子のうち、図２で右側に示される端子及び左側に示される端子がそれぞれ第１端子及び第２端子に対応する。
　図３は、表示パネル１の駆動タイミングの一例を説明するためのタイミングチャートである。図３には、各行の走査信号線４３に設定される制御信号ＳＣＡＮ（ｋ）、データ信号線４１に設定されるデータ信号ＤＡＴＡ、電源線７１に設定される電源電圧ＶＴＦＴ、信号線５１に設定される電圧ＶＥＬ０、及び電源線７２に設定される電源電圧ＶＥＬの一例が、１フレーム期間について示されている。図３において、縦軸は各信号のレベル、横軸は時間の経過を表す。
　なお、図３には、画素部３０のスイッチングトランジスタ３４、駆動トランジスタ３５が、ｐ型の薄膜トランジスタで構成されている場合に用いられる制御信号ＳＣＡＮ（ｋ）及びデータ信号ＤＡＴＡが例示されている。画素部３０のスイッチングトランジスタ３４、駆動トランジスタ３５が、ｎ型の薄膜トランジスタを用いて構成されている場合は、図３の波形を上下反転させた制御信号ＳＣＡＮ（ｋ）及びデータ信号ＤＡＴＡを用いることで、以下の説明と同等の動作が可能である。
　表示パネル１において、図３に示される信号に従って、フレームごとに、リセットステップ、リセット停止ステップ、データ書込みステップ、及び発光ステップが実行される。
　まず、リセットステップが、先行するフレームの、発光ステップの後、かつ当該フレームの発光ステップの前の非発光期間において、全行同時に実行される。
　リセットステップにおいて、電源部６０は、有機ＥＬ素子３３の両電極間の電圧が有機ＥＬ素子３３の閾値電圧以下となる電源電圧ＶＴＦＴ、ＶＥＬを、それぞれ電源線７１、７２に出力する。電源部６０は、一例として、電源電圧ＶＴＦＴとして固定の電圧ＶＨを出力する。また、電源部６０は、一例として、電源電圧ＶＥＬを、電圧ＶＥＬ０に追従して、電圧ＶＨから有機ＥＬ素子３３の閾値電圧を減じた電圧と同じか又はより高い電圧（図示された一例では電圧ＶＨ）に調整する。
　これにより、駆動トランジスタのゲート電極に印加される電圧によらず、有機ＥＬ素子３３は発光しない。
　信号線駆動部４０は、データ信号ＤＡＴＡを、駆動トランジスタのゲート電極－ソース電極間電圧が駆動トランジスタの閾値電圧よりも大きくなるような電圧Ｖｏｎに設定する。走査線駆動部４２は、制御信号ＳＣＡＮ（ｋ）を全行同時にローレベルに設定する。これにより、全行同時に駆動トランジスタが導通状態となる。
　駆動トランジスタを発光ステップに先立って一度導通状態にすることによって、駆動トランジスタの閾値電圧Ｖｔｈの変動が抑制される。その結果、後の発光ステップにおいて、駆動トランジスタの閾値電圧Ｖｔｈの変動に起因する輝度誤差（例えばウィンドウをスクロール表示させたときの尾引き）が低減し、表示品位を向上させることができる。
　なお、このとき、電源電圧ＶＴＦＴ、ＶＥＬが、有機ＥＬ素子３３の両端間の電圧が有機ＥＬ素子３３の閾値電圧以下となる電圧に調整されているので、有機ＥＬ素子３３は発光しない。よって、有機ＥＬ素子３３の不要な発光による、表示コントラストの低下、及び消費電力の増大が生じることはない。
　次に、リセット停止ステップが、全行同時に実行される。
　リセット停止ステップにおいて、信号線駆動部４０は、データ信号ＤＡＴＡを、駆動トランジスタのゲート電極－ソース電極間電圧が駆動トランジスタの閾値電圧以下となるような電圧Ｖｏｆｆに設定する。これにより、駆動トランジスタがオフ状態となり、リセット動作が停止する。
　リセット停止ステップの実行によって、駆動トランジスタを導通状態にする期間が全ての行で統一される。その結果、例えば残像や、ウィンドウスクロール時の尾引き、黒浮き、ラスタ表示の不均一性といった表示上の課題が発生しにくくなる。なお、リセット停止ステップを実行しなくてもそのような表示上の課題が視認の許容範囲内に納まる場合は、リセット停止ステップを省略することもできる。
　次に、データ書込みステップが、行ごとに異なる期間に実行される。
　第ｋ行のデータ書込みステップにおいて、信号線駆動部４０は、データ信号線４１にデータ信号ＤＡＴＡとして、第ｋ行の画素部３０における輝度に対応する電圧Ｖｄａｔａ（ｋ）を出力する。走査線駆動部４２は、第ｋ行の制御信号ＳＣＡＮをローレベルに設定する。これにより、第ｋ行の画素部３０に電圧Ｖｄａｔａ（ｋ）が書込まれる。
　そして、発光ステップが、全行同時に実行される。
　発光ステップにおいて、電源部６０は、有機ＥＬ素子３３の両電極間の電圧が有機ＥＬ素子３３の閾値電圧よりも大きくなる電源電圧ＶＴＦＴ、ＶＥＬを、それぞれ電源線７１、７２に出力する。電源部６０は、一例として、電源電圧ＶＴＦＴとして固定の電圧ＶＨを出力する。また、電源部６０は、一例として、電源電圧ＶＥＬを、電圧ＶＥＬ０に追従して、電圧ＶＨから有機ＥＬ素子３３の閾値電圧を減じた電圧よりも低い電圧（図示された一例では電圧ＶＬ）に調整してもよい。
　これにより、駆動トランジスタは、画素部３０に書込まれた電圧Ｖｄａｔａ（ｋ）に応じた大きさの電流を、有機ＥＬ素子３３に供給する。その結果、有機ＥＬ素子３３は、駆動トランジスタから供給された電流の大きさに対応した輝度で発光する。
　このような動作によれば、電源線７２に出力される電源電圧ＶＥＬは、フレームごとに電圧ＶＨと電圧ＶＬとの間を変化する。電源線７２に出力する電源電圧ＶＥＬを変化させる場合、課題の項で指摘したように、電源線７２の寄生容量７０を充電・放電するための電力ロスが、表示パネル１の電力効率を低下させる要因となり得る。電源部６０は、電力を回収して電源線７２の寄生容量７０を充電するために回生することで、そのような電力ロスを低減する。
　以下では、そのような電力ロスを低減するために電源部６０が行う動作について、詳細に説明する。
　図４は、電源部６０及び画素部３０における、主要な信号の一例を示すタイミングチャートである。図４には、トランジスタ６１、６２、６３それぞれのゲート信号Ｘ、Ｙ、Ｚ、電圧ＶＥＬ０、電源電圧ＶＥＬ、及びキャパシタ６４の第２電極の電圧ＶＣ、の一例が、１フレーム期間について示されている。図４において、縦軸は各信号のレベル、横軸は時間の経過を表す。
　図４の非発光期間１、非発光期間２が、図３のリセット、リセット停止、及びデータ書込み（つまり、発光以外の全て）の期間に対応する。図４の発光期間１、発光期間２、発光期間３が、図３の発光期間に対応する。
　なお、図４には、電源部６０のトランジスタ６１、６２、６３が、ｎ型の薄膜トランジスタで構成されている場合に用いられるゲート信号Ｘ、Ｙ、Ｚが例示されている。電源部６０のトランジスタ６１、６２、６３が、ｐ型の薄膜トランジスタを用いて構成されている場合は、図４の波形を上下反転させたゲート信号Ｘ、Ｙ、Ｚを用いることで、以下の説明と同等の動作が可能である。
　図５Ａから図５Ｅは、それぞれ、非発光期間１、非発光期間２、発光期間１、発光期間２、発光期間３における、電源部６０の動作の一例を示す回路図である。回路図中に示された矢印は、各期間における電流の経路を表している。
　非発光期間１及び非発光期間２において、電源電圧ＶＥＬは電圧ＶＨに調整される。
　非発光期間１が始まるとき、電源電圧ＶＥＬはＶＬである。また、キャパシタ６４は、先行するフレームの発光期間３において第２電極の電圧ＶＣが少なくともＶＬよりも高い電圧になるように充電されている。
　非発光期間１において、スイッチング制御部６６は、ゲート信号Ｘ、Ｙ、Ｚのうち、ゲート信号Ｚのみをハイレベルにすることにより、トランジスタ６３を導通状態にする。
　図５Ａに示されるように、キャパシタ６４に充電された電圧で第２電源線７２の寄生容量７０が充電され、入力電源電圧から電力が消費されることなく、電源電圧ＶＥＬが上昇する。電源電圧ＶＥＬが、電圧ＶＨから有機ＥＬ素子３３の閾値電圧を減じた電圧と同じかより高い電圧になると、有機ＥＬ素子３３は発光できなくなる。
　非発光期間２において、スイッチング制御部６６は、ゲート信号Ｙ、Ｚを交互にハイレベルにすることにより、トランジスタ６２、６３を排他的に導通状態にする。
　図５Ｂに示されるように、トランジスタ６２が導通状態になることで、入力電源電圧からの電力で第２電源線７２の寄生容量７０が充電され、電源電圧ＶＥＬがさらに上昇して目的の電圧ＶＨに到達する。
　トランジスタ６２が導通状態になったとき、入力電源電圧からの電力の一部はインダクタ６５に蓄積される。トランジスタ６３が導通状態になったとき、キャパシタ６４は、インダクタ６５が保持している電力で充電され、第２電極の電圧ＶＣが低下する。
　電源電圧ＶＥＬは、センス線７３を介してスイッチング制御部６６へフィードバックされる。フィードバックされる電源電圧ＶＥＬが電圧ＶＨよりも高くなった場合、スイッチング制御部６６は、電源電圧ＶＥＬを速やかに電圧ＶＨまで低下させるため、図４及び図５Ｂに破線で示されるように、ゲート信号Ｘをハイレベルにしてもよい。
　発光期間１、発光期間２、及び発光期間３において、電源電圧ＶＥＬは電圧ＶＬに調整される。
　発光期間１が始まるとき、電源電圧ＶＥＬはＶＨである。また、キャパシタ６４は、非発光期間２において第２電極の電圧ＶＣが少なくともＶＨよりも低い電圧になるように充電されている。
　発光期間１において、スイッチング制御部６６は、ゲート信号Ｘ、Ｙ、Ｚのうち、ゲート信号Ｚのみをハイレベルにすることにより、トランジスタ６３を導通状態にする。
　図５Ｃに示されるように、キャパシタ６４に充電された電圧で第２電源線７２の寄生容量７０が充電され、入力電源電圧から電力が消費されることなく、電源電圧ＶＥＬが低下する。電源電圧ＶＥＬが、電圧ＶＨから有機ＥＬ素子３３の閾値電圧を減じた電圧以下になると、有機ＥＬ素子３３は発光可能になる。
　発光期間２において、スイッチング制御部６６は、ゲート信号Ｘをハイレベルにすることにより、トランジスタ６１を導通状態にする。
　図５Ｄに示されるように、トランジスタ６１が導通状態になることで、入力電源電圧からの電力で有機ＥＬ素子３３が発光する。それとともに、第２電源線７２の寄生容量７０が充電され、電源電圧ＶＥＬがさらに低下して目的の電圧ＶＬに到達する。
　電源電圧ＶＥＬは、センス線７３を介してスイッチング制御部６６へフィードバックされる。フィードバックされる電源電圧ＶＥＬが電圧ＶＬよりも低くなった場合、スイッチング制御部６６は、電源電圧ＶＥＬを速やかに電圧ＶＬまで上昇させるため、図４及び図５Ｄに破線で示されるように、ゲート信号Ｙをハイレベルにしてもよい。
　発光期間３において、スイッチング制御部６６は、ゲート信号Ｘ、Ｚを交互にハイレベルにすることにより、トランジスタ６１、６３を排他的に導通状態にする。
　図５Ｅに示されるように、トランジスタ６１が導通状態になることで、引き続き、入力電源電圧からの電力で有機ＥＬ素子３３が発光する。それとともに、第２電源線７２の寄生容量７０が充電され、電源電圧ＶＥＬが目的の電圧ＶＬに維持される。
　トランジスタ６１が導通状態になったとき、入力電源電圧からの電力の一部はインダクタ６５に蓄積される。トランジスタ６３が導通状態になったとき、キャパシタ６４は、インダクタ６５が保持している電力で充電され、第２電極の電圧ＶＣが上昇する。
　キャパシタ６４に充電された電圧は、後続するフレームの非発光期間１において、第２電源線７２の寄生容量７０を充電するために用いられる。
　上述した動作には、第２電源線７２の寄生容量７０から電力を回収し回生する２組の動作が含まれている。すなわち、１つ目は、発光期間３において回収した電力を後続するフレームの非発光期間１で回生する動作（上述の例では、キャパシタ６４にＶＬよりも高い電圧を充電し、電圧ＶＬを保持している寄生容量７０へ向けて放電する動作）である。２つ目は、及び非発光期間２において回収した電力を発光期間１で回生する動作（上述の例では、キャパシタ６４にＶＨよりも低い電圧を充電し、電圧ＶＨを保持している寄生容量７０へ向けて放電する動作）である。
　ただし、これらの動作の両方を行うことは、本開示にとって必須ではない。これらの動作のうちの少なくとも一方を行えば、電力ロスを削減する効果が得られるからである。例えば、インダクタ６５に比較的大きな電流が流れる発光期間３で回収した電力を、後続するフレームの非発光期間１で回生する動作を行うだけで、かなりの電力ロスが削減される。その上で、非発光期間２で回収した電力を発光期間１で回生する動作を行えば、電力ロスを削減するためのより大きな効果が得られる。
　図６は、表示パネル１を用いたテレビジョンセット１００の外観を示す外観図である。表示パネル１を用いることで電力ロスが低減される結果、省電力性能に優れたテレビジョンセット１００が実現できる。
　以上、本開示の表示パネルについて実施の形態に基づいて説明した。本開示は、これらの実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて得られる形態も、本開示の範囲内に含まれる。
　上記の実施の形態では、有機ＥＬ素子３３のアノードに供給する電圧を固定しカソードに供給する電圧を変化させた。しかし、例えばその逆に、有機ＥＬ素子３３のカソードに供給する電圧を固定し、アノードに供給する電圧を変化させてもよい。
　図７は、有機ＥＬ素子３３のアノードに供給する電圧を変化させる場合の、電源部６０及び画素部３０の構成、及び電源部６０と画素部３０との接続の一例を示す回路図である。図７では、図２と比べて、スイッチング制御部６６の入力端子６８、６９に入力電源電圧Ｖ＋、Ｖ－が供給される点、及び画素部３０における有機ＥＬ素子３３及び保持容量３６の接続が変更される。
　図８は、電源部６０及び画素部３０における、主要な信号の一例を示すタイミングチャートである。図８には、トランジスタ６１、６２、６３それぞれのゲート信号Ｘ、Ｙ、Ｚ、電圧ＶＥＬ０、電源電圧ＶＥＬ、及びキャパシタ６４の第２電極の電圧ＶＣの一例が、１フレーム期間について示されている。図８において、縦軸は各信号のレベル、横軸は時間の経過を表す。
　図８の非発光期間１、非発光期間２が、図３のリセット、リセット停止、及びデータ書込み（つまり、発光以外の全て）の期間に対応する。図８の発光期間１、発光期間２、発光期間３が、図３の発光期間に対応する。図８は、図４と比べて、電圧ＶＥＬ０、電源電圧ＶＥＬ、及びキャパシタ６４の第２電極の電圧ＶＣの極性が反転している点が異なっている。より詳細には、電圧ＶＥＬ０、電源電圧ＶＥＬ、及び電圧ＶＣについて、図４のＶＨが図８のＶＬに対応し、図４のＶＬが図８のＶＨに対応する。
　図９Ａから図９Ｅは、それぞれ、非発光期間１、非発光期間２、発光期間１、発光期間２、発光期間３における、電源部６０の動作の一例を示す回路図である。回路図中に示された矢印は、各期間における電流の経路を表している。
　非発光期間１及び非発光期間２において、電源電圧ＶＥＬは電圧ＶＬに調整される。
　非発光期間１が始まるとき、電源電圧ＶＥＬはＶＨである。また、キャパシタ６４は、先行するフレームの発光期間３において第２電極の電圧ＶＣが少なくともＶＨよりも低い電圧になるように充電されている。
　非発光期間１において、スイッチング制御部６６は、ゲート信号Ｘ、Ｙ、Ｚのうち、ゲート信号Ｚのみをハイレベルにすることにより、トランジスタ６３を導通状態にする。
　図９Ａに示されるように、キャパシタ６４に充電された電圧で第２電源線７２の寄生容量７０が充電され、入力電源電圧から電力が消費されることなく、電源電圧ＶＥＬが低下する。電源電圧ＶＥＬが、電圧ＶＬに有機ＥＬ素子３３の閾値電圧を加えた電圧と同じかより低い電圧になると、有機ＥＬ素子３３は発光できなくなる。
　非発光期間２において、スイッチング制御部６６は、ゲート信号Ｙ、Ｚを交互にハイレベルにすることにより、トランジスタ６２、６３を排他的に導通状態にする。
　図９Ｂに示されるように、トランジスタ６２が導通状態になることで、入力電源電圧からの電力で第２電源線７２の寄生容量７０が充電され、電源電圧ＶＥＬがさらに低下して目的の電圧ＶＬに到達する。
　トランジスタ６２が導通状態になったとき、入力電源電圧からの電力の一部はインダクタ６５に蓄積される。トランジスタ６３が導通状態になったとき、キャパシタ６４は、インダクタ６５が保持している電力で充電され、第２電極の電圧ＶＣが上昇する。
　電源電圧ＶＥＬは、センス線７３を介してスイッチング制御部６６へフィードバックされる。フィードバックされる電源電圧ＶＥＬが電圧ＶＬよりも低くなった場合、スイッチング制御部６６は、電源電圧ＶＥＬを速やかに電圧ＶＬまで上昇させるため、図８及び図９Ｂに破線で示されるように、ゲート信号Ｘをハイレベルにしてもよい。
　発光期間１、発光期間２、及び発光期間３において、電源電圧ＶＥＬは電圧ＶＨに調整される。
　発光期間１が始まるとき、電源電圧ＶＥＬはＶＬである。また、キャパシタ６４は、非発光期間２において第２電極の電圧ＶＣが少なくともＶＬよりも高い電圧になるように充電されている。
　発光期間１において、スイッチング制御部６６は、ゲート信号Ｘ、Ｙ、Ｚのうち、ゲート信号Ｚのみをハイレベルにすることにより、トランジスタ６３を導通状態にする。
　図９Ｃに示されるように、キャパシタ６４に充電された電圧で第２電源線７２の寄生容量７０が充電され、入力電源電圧から電力が消費されることなく、電源電圧ＶＥＬが上昇する。電源電圧ＶＥＬが、電圧ＶＬに有機ＥＬ素子３３の閾値電圧を加えた電圧以上になると、有機ＥＬ素子３３は発光可能になる。
　発光期間２において、スイッチング制御部６６は、ゲート信号Ｘをハイレベルにすることにより、トランジスタ６１を導通状態にする。
　図９Ｄに示されるように、トランジスタ６１が導通状態になることで、入力電源電圧からの電力で有機ＥＬ素子３３が発光するとともに第２電源線７２の寄生容量７０が充電され、電源電圧ＶＥＬがさらに上昇して目的の電圧ＶＨに到達する。
　電源電圧ＶＥＬは、センス線７３を介してスイッチング制御部６６へフィードバックされる。フィードバックされる電源電圧ＶＥＬが電圧ＶＨよりも高くなった場合、スイッチング制御部６６は、電源電圧ＶＥＬを速やかに電圧ＶＨまで低下させるため、図８及び図９Ｄに破線で示されるように、ゲート信号Ｙをハイレベルにしてもよい。
　発光期間３において、スイッチング制御部６６は、ゲート信号Ｘ、Ｚを交互にハイレベルにすることにより、トランジスタ６１、６３を排他的に導通状態にする。
　図９Ｅに示されるように、トランジスタ６１が導通状態になることで、引き続き、入力電源電圧からの電力で有機ＥＬ素子３３が発光するとともに第２電源線７２の寄生容量７０が充電され、電源電圧ＶＥＬが目的の電圧ＶＨに維持される。
　トランジスタ６１が導通状態になったとき、入力電源電圧からの電力の一部はインダクタ６５に蓄積される。トランジスタ６３が導通状態になったとき、キャパシタ６４は、インダクタ６５が保持している電力で充電され、第２電極の電圧ＶＣが低下する。
　キャパシタ６４に充電された電圧は、後続するフレームの非発光期間１において、第２電源線７２の寄生容量７０を充電するために用いられる。
　このように、有機ＥＬ素子３３のアノードに供給する電圧を変化させる場合でも、有機ＥＬ素子３３のカソードに供給する電圧を変化させる場合と同様に、第２電源線７２の寄生容量７０から電力を回収し回生することができる。
　また、上記の実施の形態又は変形例では、第２電源線７２において、有機ＥＬ素子３３のカソード又はアノードに供給するための電圧を変化させた。しかし、第２電源線７２において、駆動トランジスタ３５のソース又はドレインに供給するための電圧を変化させてもよい。
　図１０は、第２電源線７２において、駆動トランジスタ３５のソースに供給するための電圧を変化させる場合の、表示パネルを含む表示装置の一例を示す機能ブロック図である。
　図１１は、電源部及び画素部の構成の一例を示す回路図である。
　図１０、図１１では、図１、図２と比べて、電源部６０が、生成した電源電圧ＶＴＦＴ及び電源電圧ＶＥＬを、それぞれ電源線７２、７１を介して、画素部３０の電源端子３１、３２に供給する点が変更される。さらに、画素部３０における有機ＥＬ素子３３及び保持容量３６の接続が変更される。
　電源電圧ＶＥＬは、例えば固定の電圧である。電源電圧ＶＴＦＴは、信号線５１の電圧ＶＴＦＴ０と等しくなるように調整される。信号線５１には、画素部３０の発光及び非発光の制御を目的として、少なくとも２種類の電圧ＶＥＬ０が指示される。少なくとも２種類の電圧ＶＥＬ０としては、例えば、電源電圧ＶＥＬとの差が、有機ＥＬ素子３３の閾値電圧よりも大きい電圧ＶＨと、当該閾値電圧以下である電圧ＶＬとであってもよい。電源電圧ＶＥＬは、電圧ＶＥＬ０に追従して、電圧ＶＨと電圧ＶＬとの間を変化する。
　このように、第２電源線７２において駆動トランジスタ３５のソースに供給するための電圧を変化させる場合でも、第２電源線７２において有機ＥＬ素子３３のカソード又はアノードに供給する電圧を変化させる場合と同様に、第２電源線７２の寄生容量７０から電力を回収し回生することができる。
　本開示は、有機ＥＬ表示装置などの映像表示装置に適用できる。
　１　　表示パネル
　２０　　表示部
　３０　　画素部
　３１，３２　　電源端子
　３３　　有機ＥＬ素子（発光素子）
　３４　　スイッチングトランジスタ
　３５　　駆動トランジスタ
　３６　　保持容量
　４０　　信号線駆動部
　４１　　データ信号線
　４２　　走査線駆動部
　４３　　走査信号線
　５０　　パネル制御部
　５１　　信号線
　６０　　電源部
　６１～６３　　トランジスタ（スイッチ素子）
　６４　　キャパシタ
　６５　　インダクタ
　６６　　スイッチング制御部
　７０　　寄生容量
　７１，７２　　電源線
　７３　　センス線
　１００　　テレビジョンセット

Claims (6)

  1. 　複数の発光素子と、
    　入力電源電圧から、前記複数の発光素子の発光に用いられる第１電源電圧及び可変の第２電源電圧を生成する電源部と、
    　前記第１電源電圧を前記電源部から前記複数の発光素子へ伝達する第１電源線と、
    　前記第２電源電圧を前記電源部から前記複数の発光素子へ伝達する第２電源線と、を備え、
    　前記電源部は、
    　前記入力電源電圧が印加される一対の入力端子と、
    　スイッチング制御部と、
    　第１端子が前記第２電源線に接続されるインダクタと、
    　前記スイッチング制御部によって制御され、前記インダクタの第２端子と、前記入力端子の一方との導通及び非導通を切り換える第１スイッチ素子と、
    　前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記入力端子の他方との導通及び非導通を切り換える第２スイッチ素子と、
    　第１電極が一定電圧に接続されるキャパシタと、
    　前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記キャパシタの第２電極との導通及び非導通を切り換える第３スイッチ素子と、
    　を有し、
    　前記スイッチング制御部は、
    　前記第２電源電圧が第１電圧に設定されているとき、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第１スイッチ素子及び前記第２スイッチ素子の何れか一方と前記第３スイッチ素子とを排他的に導通状態にし、
    　前記第２電源電圧を前記第１電圧から第２電圧に変更するとき、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする、
    　表示パネル。
  2. 　前記スイッチング制御部は、
    　前記発光素子の発光期間において、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第２スイッチ素子と前記第３スイッチ素子とを排他的に導通状態にし、
    　前記発光素子の非発光期間になったときに、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする、
    　請求項１に記載の表示パネル。
  3. 　前記スイッチング制御部は、
    　前記発光素子の非発光期間において、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第２スイッチ素子と前記第３スイッチ素子とを排他的に導通状態にし、
    　前記発光素子の発光期間になったときに、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする、
    　請求項１に記載の表示パネル。
  4. 　表示パネルの駆動方法であって、
    　前記表示パネルは、
    　複数の発光素子と、
    　入力電源電圧から、前記複数の発光素子の発光に用いられる第１電源電圧及び可変の第２電源電圧を生成する電源部と、
    　前記第１電源電圧を前記電源部から前記複数の発光素子へ伝達する第１電源線と、
    　前記第２電源電圧を前記電源部から前記複数の発光素子へ伝達する第２電源線と、を備え、
    　前記電源部は、
    　前記入力電源電圧が印加される一対の入力端子と、
    　スイッチング制御部と、
    　第１端子が前記第２電源線に接続されるインダクタと、
    　前記スイッチング制御部によって制御され、前記インダクタの第２端子と、前記入力端子の一方との導通及び非導通を切り換える第１スイッチ素子と、
    　前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記入力端子の他方との導通及び非導通を切り換える第２スイッチ素子と、
    　第１電極が一定電圧に接続されるキャパシタと、
    　前記スイッチング制御部によって制御され、前記インダクタの前記第２端子と、前記キャパシタの第２電極との導通及び非導通を切り換える第３スイッチ素子と、
    　を有し、
    　前記駆動方法は、
    　前記第２電源電圧が第１電圧に設定されているとき、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第１スイッチ素子及び前記第２スイッチ素子の何れか一方と前記第３スイッチ素子とを排他的に導通状態にすることと、
    　前記第２電源電圧を前記第１電圧から第２電圧に変更するとき、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にすることと、を含む、
    　表示パネルの駆動方法。
  5. 　前記発光素子の発光期間において、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第２スイッチ素子と前記第３スイッチ素子とを排他的に導通状態にし、
    　前記発光素子の非発光期間になったときに、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする、
    　請求項４に記載の表示パネルの駆動方法。
  6. 　前記発光素子の非発光期間において、前記インダクタに流れる電流で前記キャパシタに電荷を蓄積するために、前記第２スイッチ素子と前記第３スイッチ素子とを排他的に導通状態にし、
    　前記発光素子の発光期間になったときに、前記キャパシタに蓄積された電荷で前記第２電源線の寄生容量を充電するために、前記第３スイッチ素子を導通状態にする、
    　請求項４に記載の表示パネルの駆動方法。
PCT/JP2014/003565 2013-08-05 2014-07-04 表示パネル及び表示パネルの駆動方法 Ceased WO2015019543A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/779,767 US9659523B2 (en) 2013-08-05 2014-07-04 Display panel and display panel driving method
JP2015530678A JP6175643B2 (ja) 2013-08-05 2014-07-04 表示パネル及び表示パネルの駆動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-162811 2013-08-05
JP2013162811 2013-08-05

Publications (1)

Publication Number Publication Date
WO2015019543A1 true WO2015019543A1 (ja) 2015-02-12

Family

ID=52460906

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/003565 Ceased WO2015019543A1 (ja) 2013-08-05 2014-07-04 表示パネル及び表示パネルの駆動方法

Country Status (3)

Country Link
US (1) US9659523B2 (ja)
JP (1) JP6175643B2 (ja)
WO (1) WO2015019543A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109697959A (zh) * 2019-02-28 2019-04-30 昆山国显光电有限公司 数据写入单元和数据写入方法、驱动芯片以及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11143426A (ja) * 1997-11-07 1999-05-28 Nec Corp 低消費電力出力回路
JP2000298455A (ja) * 1999-04-13 2000-10-24 Denso Corp 容量性負荷の駆動装置
JP2013076775A (ja) * 2011-09-29 2013-04-25 Panasonic Corp 表示パネル駆動回路及び表示パネル

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3120210B2 (ja) 1996-05-31 2000-12-25 セイコープレシジョン株式会社 容量性負荷の駆動回路
JP3258923B2 (ja) 1997-02-26 2002-02-18 株式会社東芝 半導体集積回路装置
US20080266214A1 (en) * 2007-04-24 2008-10-30 Leadis Technology, Inc. Sub-pixel current measurement for oled display
JP2011014738A (ja) 2009-07-02 2011-01-20 Mitsumi Electric Co Ltd 半導体集積回路
JP4930571B2 (ja) 2009-10-20 2012-05-16 サンケン電気株式会社 容量性負荷の駆動回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11143426A (ja) * 1997-11-07 1999-05-28 Nec Corp 低消費電力出力回路
JP2000298455A (ja) * 1999-04-13 2000-10-24 Denso Corp 容量性負荷の駆動装置
JP2013076775A (ja) * 2011-09-29 2013-04-25 Panasonic Corp 表示パネル駆動回路及び表示パネル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109697959A (zh) * 2019-02-28 2019-04-30 昆山国显光电有限公司 数据写入单元和数据写入方法、驱动芯片以及显示装置

Also Published As

Publication number Publication date
JP6175643B2 (ja) 2017-08-09
JPWO2015019543A1 (ja) 2017-03-02
US20160055790A1 (en) 2016-02-25
US9659523B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
CN103080996B (zh) 显示装置的驱动方法
JP6277375B2 (ja) 表示装置の電源断方法および表示装置
US9412295B2 (en) Pixel circuit and driving method thereof
JP5249325B2 (ja) 表示装置およびその駆動方法
JP5738270B2 (ja) 表示装置
JP5414808B2 (ja) 表示装置およびその駆動方法
CN100570685C (zh) 主动矩阵型显示装置及其驱动方法
JP5051565B2 (ja) 画像表示装置
JP5399521B2 (ja) 表示装置およびその駆動方法
WO2015118601A1 (ja) 表示装置
CN104050914B (zh) 像素驱动电路、显示装置和像素驱动方法
JP5778545B2 (ja) 表示装置及びその駆動方法
JP6175643B2 (ja) 表示パネル及び表示パネルの駆動方法
CN111179833B (zh) 像素电路及其驱动方法、显示装置
JP5015428B2 (ja) 表示装置
CN203966515U (zh) 像素驱动电路和显示装置
JP2006098941A (ja) 表示装置
JP2006227337A (ja) 有機ｅｌ表示装置およびその駆動方法
JP4716310B2 (ja) 発光表示パネルの駆動装置および駆動方法
CN104809987B (zh) 显示面板及其像素电路
WO2009107214A1 (ja) 発光表示パネルの駆動装置および駆動方法
JP2006227092A (ja) 発光表示パネルの駆動装置および駆動方法
JP2006259714A (ja) 表示装置
JP2011180552A (ja) 画像表示装置及びその駆動方法
CN1741111A (zh) 发光显示装置及其驱动方法和安装该装置的电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14834345

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14779767

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2015530678

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14834345

Country of ref document: EP

Kind code of ref document: A1