WO2015015849A1 - 撮像モジュール、撮像ユニットおよび内視鏡装置 - Google Patents

撮像モジュール、撮像ユニットおよび内視鏡装置 Download PDF

Info

Publication number
WO2015015849A1
WO2015015849A1 PCT/JP2014/061380 JP2014061380W WO2015015849A1 WO 2015015849 A1 WO2015015849 A1 WO 2015015849A1 JP 2014061380 W JP2014061380 W JP 2014061380W WO 2015015849 A1 WO2015015849 A1 WO 2015015849A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
substrate
imaging
imaging module
unit
Prior art date
Application number
PCT/JP2014/061380
Other languages
English (en)
French (fr)
Inventor
友和 山下
理 足立
一村　博信
達也 大丸
朋久 高橋
Original Assignee
オリンパスメディカルシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパスメディカルシステムズ株式会社 filed Critical オリンパスメディカルシステムズ株式会社
Publication of WO2015015849A1 publication Critical patent/WO2015015849A1/ja

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • A61B1/05—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances characterised by the image sensor, e.g. camera, being in the distal end portion
    • A61B1/051—Details of CCD assembly
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/00112—Connection or coupling means
    • A61B1/00121—Connectors, fasteners and adapters, e.g. on the endoscope handle
    • A61B1/00124—Connectors, fasteners and adapters, e.g. on the endoscope handle electrical, e.g. electrical plug-and-socket connection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/555—Constructional details for picking-up images in sites, inaccessible due to their dimensions or hazardous conditions, e.g. endoscopes or borescopes

Definitions

  • the present invention relates to an imaging module, an imaging unit, and an endoscope apparatus that are provided at the distal end of an insertion portion of an endoscope that is inserted into a subject and images the inside of the subject.
  • a medical endoscope apparatus incises a subject by inserting an elongated flexible insertion portion having an imaging element at the tip into the body cavity of the subject such as a patient. Without being able to acquire an in-vivo image inside the body cavity, and further, it is possible to perform a therapeutic treatment by projecting the treatment tool from the distal end of the insertion portion as necessary.
  • CMOS imager that facilitates process construction is being applied instead of a conventional CCD imager.
  • the CMOS imager is easier to build the process than the CCD imager, but requires an image signal sampling circuit and column ADC circuit for each column to remove noise when resetting the charge-voltage converter that exists for each pixel. It becomes.
  • the CMOS imager is used, the area becomes larger than the CCD imager by the area of the circuit arranged for each column, which is not suitable for reducing the chip size. Therefore, in recent years, a configuration has been proposed in which the chip size is reduced by arranging the column readout circuit on a separate chip and facing and bonding the pixel array chip and the circuit chip on and after the column readout circuit ( For example, see Patent Document 1).
  • Patent Document 1 the configuration described in Patent Document 1 is easily affected by the heat generated by each chip because two chips are bonded together.
  • an imaging apparatus is disposed at the distal end of the insertion section of the endoscope apparatus, and therefore a transmission buffer circuit for transmitting an imaging signal to a signal processing apparatus on the proximal end side is provided in the imaging apparatus. If this transmission buffer circuit is placed on a separate chip and attached to the pixel array chip, the heat generated in the transmission buffer circuit is transferred to the pixel array chip, increasing the dark current and increasing the image quality. May decrease.
  • the present invention has been made in view of the above, and an object of the present invention is to provide an imaging module, an imaging unit, and an endoscope apparatus that can prevent a deterioration in image quality due to a temperature rise in the imaging apparatus.
  • an imaging module is an imaging module that outputs an imaging signal according to the amount of received light, and generates and outputs an imaging signal according to the amount of received light.
  • a first chip having at least a light receiving unit in which a plurality of pixels are arranged in a two-dimensional matrix, a reading unit that selects a pixel to be selected from the plurality of pixels for reading the imaging signal, and a transmission buffer
  • a CMOS image sensor having at least a second chip and a second chip that is spaced from the first chip by a predetermined distance and is mounted on the base end side with respect to the first chip in the longitudinal direction of the imaging module.
  • a first substrate having a first surface.
  • the transmission buffer having a large amount of heat generation is separated from the first chip having the light receiving unit and the reading unit, and the second chip is separated from the first chip.
  • the second chip is arranged at a predetermined distance from the first chip to make it difficult for heat generated in the second chip to be transmitted to the first chip. The resulting dark current can be reduced, and deterioration in image quality can be prevented.
  • FIG. 1 is a diagram schematically showing an overall configuration of an endoscope system according to an embodiment of the present invention.
  • FIG. 2 is a block diagram showing functions of a main part of the endoscope apparatus according to the embodiment of the present invention.
  • FIG. 3 is a block diagram showing details of the first chip shown in FIG. 4 is a partial cross-sectional view of the distal end of the endoscope shown in FIG.
  • FIG. 5 is a plan view of the imaging module shown in FIG. 6 is a view taken in the direction of arrow A in FIG. 7 is a view taken in the direction of arrow B in FIG.
  • FIG. 8 is a view taken in the direction of arrow C in FIG.
  • FIG. 9 is a view taken in the direction of arrow D in FIG.
  • FIG. 10 is a schematic diagram illustrating a signal transmission path of the imaging module illustrated in FIG.
  • FIG. 11 is a plan view for explaining an example of the ground pattern of the imaging module shown in FIG.
  • FIG. 12 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 13 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 14 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 15 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 16 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 17 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 18 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 11 is a plan view for explaining an example of the ground pattern of the imaging module shown in FIG.
  • FIG. 12 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 19 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 20 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 21 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 22 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 23 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 24 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 25 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 26 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 27 is a front view of another example of the imaging module according to the embodiment.
  • FIG. 28 is a front view of another example of the imaging module according to the embodiment.
  • an endoscope apparatus including an imaging unit having an imaging module at the distal end of an insertion portion
  • this invention is not limited by this embodiment.
  • symbol is attached
  • the drawings are schematic, and it should be noted that the relationship between the thickness and width of each member, the ratio of each member, and the like are different from the actual ones. Moreover, the part from which a mutual dimension and ratio differ also in between drawings.
  • FIG. 1 is a diagram schematically showing an overall configuration of an endoscope system according to an embodiment of the present invention.
  • the endoscope apparatus 1 includes an endoscope 2, a universal cord 3, a connector unit 5, a processor (control device) 6, a display device 7, and a light source device 8.
  • the endoscope 2 captures an in-vivo image of the subject and outputs an imaging signal by inserting the insertion portion 30 that is a part of the universal cord 3 into the body cavity of the subject.
  • the electric cable bundle inside the universal cord 3 extends to the insertion portion 30 of the endoscope 2 and is connected to an imaging device provided at the distal end portion 3A of the insertion portion 30.
  • the operation part 4 provided with various buttons and knobs for operating the endoscope function is connected to the proximal end side of the insertion part 30 of the endoscope 2.
  • the operation unit 4 is provided with a treatment instrument insertion port 4a for inserting a treatment instrument such as a biological forceps, an electric knife and an inspection probe into the body cavity of the subject.
  • the connector unit 5 is provided at the base end of the universal cord 3 and is connected to the light source device 8 and the processor 6, and performs predetermined signal processing on the imaging signal output from the imaging device of the distal end portion 3 ⁇ / b> A connected to the universal cord 3.
  • the image pickup signal is converted from analog to digital (A / D conversion) and output as an image signal.
  • the processor 6 performs predetermined image processing on the image signal output from the connector unit 5 and controls the entire endoscope apparatus 1.
  • the display device 7 displays the image signal processed by the processor 6.
  • the pulsed white light that is turned on by the light source device 8 becomes illumination light that is emitted from the distal end of the insertion portion 30 of the endoscope 2 toward the subject via the universal cord 3 and the connector portion 5.
  • the light source device 8 is configured using, for example, a white LED.
  • the insertion section 30 is connected to the distal end portion 3A where the imaging device is provided, the bending portion 3B which is connected to the proximal end side of the distal end portion 3A and is bendable in a plurality of directions, and the proximal end side of the bending portion 3B. And the flexible tube portion 3C.
  • An imaging signal of an image captured by the imaging device 20 provided at the distal end portion 3A is connected to the connector unit 5 via the operation unit 4 by a universal cord 3 having a length of several meters, for example.
  • the bending portion 3B is bent by the operation of a bending operation knob provided in the operation portion 4, and can be bent in four directions, for example, up, down, left, and right as the bending wire inserted into the insertion portion 30 is pulled or loosened. Yes.
  • the endoscope 2 is provided with a light guide bundle (not shown) that transmits illumination light from the light source device 8, and an illumination lens (not shown) is disposed at an emission light emitting end of the light guide bundle.
  • This illumination lens is provided at the distal end portion 3A of the insertion portion 30, and the illumination light is irradiated toward the subject.
  • FIG. 2 is a block diagram showing functions of a main part of the endoscope system according to the embodiment of the present invention. With reference to FIG. 2, the detail of each structure of the endoscope apparatus 1 and the path
  • the imaging device 20 includes a first chip 21 and a second chip 22 that is separate from the first chip 21.
  • the first chip 21 and the second chip 22 are connected by pads, wiring patterns, vias penetrating between the chips, or the like arranged at the peripheral edge of the chip.
  • the first chip 21 of the imaging device 20 has a light receiving unit 23 in which a plurality of unit pixels are arranged in a two-dimensional matrix in the matrix direction, and a readout for selecting a selection target pixel from the plurality of unit pixels in order to read out an imaging signal.
  • a readout unit 24 that functions as a selection circuit and reads out an imaging signal photoelectrically converted by the light receiving unit 23, and generates a timing signal based on a reference clock signal and a synchronization signal sent from the connector unit 5 and reads out the readout unit 24.
  • a timing generation unit 25 to be supplied.
  • the second chip 22 of the imaging device 20 is a transmission buffer that functions as a transmission unit that transmits only the AC component of the imaging signal output from the first chip 21 to the processor 6 via the universal cord 3 and the connector unit 5.
  • the first chip 21 includes at least the light receiving unit 23 and the reading unit 24, and the second chip 22 is mounted on the first chip 21 and the second chip 22 as long as the second chip 22 includes at least the buffer 27.
  • Other circuit combinations can be appropriately changed according to the design convenience.
  • the imaging device 20 receives the power supply voltage (VDD) generated by the power supply unit 61 in the processor 6 through the universal code 3 together with the ground (GND).
  • a power supply stabilizing capacitor C1 is provided between the power supply voltage (VDD) supplied to the imaging device 20 and the ground (GND).
  • the connector unit 5 includes an analog front end (AFE) unit 51, an imaging signal processing unit 52, and a drive signal generation unit 53.
  • the connector unit 5 functions as a relay processing unit that electrically connects the endoscope 2 (imaging device 20) and the processor 6 and relays an electrical signal.
  • the connector unit 5 and the imaging device 20 are connected by the universal cord 3, and the connector unit 5 and the processor 6 are connected by, for example, a coil cable.
  • the connector unit 5 is also connected to the light source device 8.
  • the AFE unit 51 receives an imaging signal transmitted from the imaging device 20, performs impedance matching with a passive element such as a resistor, extracts an AC component with a capacitor, and determines an operating point with a voltage dividing resistor. Thereafter, the AFE unit 51 performs analog-to-digital (A / D) conversion on the analog imaging signal and sends the analog imaging signal to the imaging signal processing unit 52 as a digital imaging signal.
  • a passive element such as a resistor
  • a / D analog-to-digital
  • the imaging signal processing unit 52 is configured by, for example, an FPGA (Field Programmable Gate Array), and performs predetermined signal processing such as noise removal on the digital imaging signal input from the AFE unit 51.
  • FPGA Field Programmable Gate Array
  • the drive signal generation unit 53 is supplied from the processor 6 and generates a synchronization signal representing the start position of each frame based on a reference clock signal (for example, a 27 MHz clock) that serves as a reference for the operation of each component of the endoscope 2. Generated and output together with the reference clock signal to the timing generation unit 25 of the imaging device 20 via the universal code 3, in other words, the insertion unit 30 that is a part of the universal code 3.
  • the synchronization signal generated here is coded including a horizontal synchronization signal and a vertical synchronization signal.
  • the timing generation unit 25 in the imaging apparatus 20 does not have a synchronization signal decoding function, the horizontal synchronization signal and the vertical synchronization signal are output as they are. By encoding and outputting the synchronization signal, the horizontal synchronization signal and the vertical synchronization signal can be transmitted through the same signal line, and the number of signal lines in the universal code 3 can be reduced.
  • the processor 6 includes a power supply unit 61, an image signal processing unit 62, and a clock generation unit 63, and is a control device that controls the entire endoscope apparatus 1.
  • the power supply unit 61 generates a power supply voltage (VDD), and supplies the generated power supply voltage together with the ground (GND) to the imaging device 20 via the connector unit 5 and the universal cord 3.
  • the image signal processing unit 62 performs predetermined image processing on the digital imaging signal that has been subjected to signal processing such as noise removal in the imaging signal processing unit 52, converts the digital imaging signal into an image signal, and outputs the image signal to the display device 7.
  • the clock generation unit 63 outputs a reference clock signal to the drive signal generation unit 53.
  • the display device 7 displays an image captured by the imaging device 20 based on the image signal.
  • the image processing in the image signal processing unit 62 includes, for example, synchronization processing, white balance (WB) adjustment processing, gain adjustment processing, gamma correction processing, digital analog (D / A) conversion processing, format conversion processing, and the like.
  • FIG. 3 is a block diagram showing a detailed configuration of the first chip shown in FIG.
  • a light receiving unit 23 a reading unit (drive unit) 24, a timing generation unit 25, and a synchronization signal detection unit 28 are mounted on the first chip 21.
  • Each unit pixel includes a photodiode that is a photoelectric conversion element, a charge conversion unit, a transfer transistor, a pixel reset transistor, and a pixel source follower transistor.
  • a unit cell may be configured by combining a plurality of photoelectric conversion elements as a unit, instead of forming a unit cell by one photoelectric conversion element without performing pixel sharing.
  • the reading unit 24 includes a vertical scanning unit (row selection unit) 241, a current source 242, a noise removal unit 243, a horizontal scanning unit (column selection unit) 244, and a reference voltage generation unit 246.
  • the vertical scanning unit 241 selects a row based on the vertical scanning unit driving signal supplied from the timing generation unit 25, and outputs an imaging signal and a noise signal at the time of pixel reset to the noise removing unit 243.
  • the current source 242 drives the unit pixel, reads an output signal from the unit pixel, and inputs the output signal to the noise removing unit 243.
  • the noise removing unit 243 removes output variation for each unit pixel and a noise signal at the time of pixel reset, and outputs an imaging signal photoelectrically converted by each unit pixel.
  • the horizontal scanning unit 244 based on the horizontal scanning unit driving signal supplied from the timing generation unit 25, outputs the imaging signal photoelectrically converted by each unit pixel in the selected column of the light receiving unit 23 via the noise removing unit 243. , Output to the output unit 31.
  • the timing generation unit 25 generates various drive signals based on the reference clock signal from the connector unit 5 and the horizontal and vertical synchronization signals from the synchronization signal detection unit 28, and the vertical scanning unit 241 of the first chip 21. , Supplied to the noise removing unit 243, the horizontal scanning unit 244, and the reference voltage generating unit 246.
  • the timing generation unit 25 outputs a reset signal for resetting the column count to the internal column counter based on the reference clock signal and the horizontal synchronization signal.
  • the timing generation unit 25 outputs a reset signal to the internal row counter based on the reference clock signal and the vertical synchronization signal.
  • the synchronization signal detection unit 28 receives the reference clock signal and the coded synchronization signal from the connector unit 5, decodes the coded synchronization signal, and outputs the decoded signal to the timing generation unit 25 as a horizontal synchronization signal and a vertical synchronization signal. .
  • the signal read from the unit pixel is input to the output unit 31.
  • the output unit 31 amplifies the image signal from which noise has been removed, if necessary, and outputs the amplified signal to the second chip 22.
  • the imaging signal from which noise has been removed is transmitted to the connector unit 5 via the universal code 3.
  • FIG. 4 is a partial cross-sectional view of the distal end of the endoscope 2.
  • 4 is a cross-sectional view taken along a plane that is orthogonal to the substrate surface of the imaging unit provided at the distal end portion 3A of the endoscope 2 and is parallel to the optical axis direction of the imaging unit.
  • FIG. 4 illustrates the distal end portion 3A of the insertion portion 30 of the endoscope 2 and a part of the bending portion 3B.
  • the bending portion 3 ⁇ / b> B can be bent in four directions, up, down, left, and right as the bending wire 82 inserted into the bending tube 81 disposed inside the later-described cladding tube 42 is pulled and loosened.
  • the imaging device 20 is provided inside the distal end portion 3A extending to the distal end side of the curved portion 3B.
  • the imaging device 20 includes a lens unit 43 and an imaging unit 36 disposed on the proximal end side of the lens unit 43, and is adhered to the inside of the distal end body 41 with an adhesive 41a.
  • the tip end body 41 is formed of a hard member for forming an internal space that houses the imaging device 20.
  • the proximal end outer peripheral portion of the distal end portion main body 41 is covered with a flexible cladding tube 42.
  • the member on the base end side with respect to the distal end portion main body 41 is configured by a flexible member so that the bending portion 3B can be bent.
  • the lens unit 43 includes a plurality of objective lenses 43a-1 to 43a-4 and a lens holder 43b that holds the objective lenses 43a-1 to 43a-4.
  • the tip of the lens holder 43b is the tip portion main body 41. It is fixed to the tip end body 41 by being inserted and fixed inside.
  • the imaging unit 36 includes an imaging module 40 and a plurality of signal cables 48.
  • the imaging module 40 is an imaging module that outputs an imaging signal corresponding to the amount of received light.
  • the imaging module 40 includes a CMOS imager including a first chip 21 and a second chip 22 having a light receiving surface that receives light on the surface, A flexible substrate extending from one chip 21 and electrically connecting the first chip 21 and the multilayer substrate 46; a multilayer substrate 46 formed by laminating a plurality of hard substrates;
  • a glass lid 49 is provided that adheres to the first chip 21 while covering the light receiving surface of the first chip 21.
  • the plurality of signal cables 48 are electrically connected to the first chip 21 and the second chip 22 in order to drive the CMOS imager constituted by the first chip 21 and the second chip 22.
  • the laminated substrate 46 functions as the first substrate in the claims.
  • the substrate 45 functions as the second substrate in the claims.
  • the multilayer substrate 46 has the second chip 22 and electronic components 55 to 57 mounted on the surface.
  • the back surface of the first chip 21 and the front end side surface of the multilayer substrate 46 are bonded together by an adhesive layer 74b.
  • the tip of each signal cable 48 is electrically and mechanically connected to a connection land (not shown) provided on the substrate 45 and the laminated substrate 46.
  • the plurality of signal cables 48 are collected in an electric cable bundle 47 and extend in the proximal direction.
  • each signal cable 48 extends in the base end direction of the insertion portion 30.
  • the electric cable bundle 47 is inserted into the insertion portion 30 and extends to the connector portion 5 via the operation portion 4 and the universal cord 3 shown in FIG.
  • the subject images formed by the objective lenses 43a-1 to 43a-4 of the lens unit 43 are photoelectrically converted by the first chip 21 disposed at the imaging positions of the objective lenses 43a-1 to 43a-4 to be electrically It is converted into an imaging signal that is a signal.
  • the imaging signal is output to the processor 6 via the signal cable 48 and the connector unit 5 connected to the substrate 45 and the laminated substrate 46.
  • the first chip 21, the connection portion between the first chip 21 and the substrate 45, and the connection portion between the first chip 21 and the laminated substrate 46 are covered with a reinforcing member 72 formed of a sleeve-like metal material having both ends opened. Is called.
  • the reinforcing member 72 includes a first member 72. It is set apart from the chip 21 and the substrate 45.
  • the outer ends of the image pickup unit 36 and the tip end portion of the electric cable bundle 47 are covered with a heat shrinkable tube 70 in order to improve resistance. Inside the heat-shrinkable tube 70, gaps between components are filled with an adhesive resin 71. The outer peripheral surface of the reinforcing member 72 and the inner peripheral surface on the distal end side of the heat shrinkable tube 70 are in contact with no gap.
  • the solid-state image sensor holder 73 holds the first chip 21 adhered to the glass lid 49 by fitting the outer peripheral surface of the glass lid 49 to the inner peripheral surface of the base end side of the solid-state image sensor holder 73.
  • the proximal end side outer peripheral surface of the solid-state image sensor holder 73 is fitted to the distal end side inner peripheral surface of the reinforcing member 72.
  • the base end side outer peripheral surface of the lens holder 43 b is fitted to the front end side inner peripheral surface of the solid-state image sensor holder 73.
  • the outer peripheral surface of the lens holder 43b, the outer peripheral surface of the solid-state imaging device holder 73, and the outer peripheral surface of the distal end side of the heat shrinkable tube 70 are bonded to the distal end portion main body 41 by the adhesive 41a. It is fixed to the inner peripheral surface of the tip.
  • FIG. 5 is a plan view of the imaging module 40 and is a view of the imaging module 40 as viewed from above the substrate 45.
  • 6 is a view taken in the direction of arrow A in FIG. 7 is a view taken in the direction of arrow B in FIG.
  • FIG. 8 is a view taken in the direction of arrow C in FIG.
  • FIG. 9 is a view taken in the direction of arrow D in FIG. 5 to 9, the illustration of the adhesive resin 71 is omitted.
  • the line L passing through the center Ms of the light receiving surface 21a is also schematically shown.
  • the lower electrode (not shown) of the first chip 21 and the electrode on the back surface of the substrate 45 are electrically connected by an inner lead 74a.
  • the inner lead 74a is bent at approximately 90 ° at the tip of the substrate 45, and is fixed to the first chip 21 and the substrate 45 by a sealing member 74c.
  • the back surface of the first chip 21 and the front end side surface of the multilayer substrate 46 are bonded together by an adhesive layer 74b.
  • the lower electrode (not shown) of the first chip 21 and the surface of the substrate 45 are bonded by an adhesive layer 74d.
  • the surface of the substrate 45 is connected to the multilayer substrate 46 on the second surface 46B which is the back surface of the first surface 46S of the multilayer substrate 46 via the adhesive layer 74d.
  • a wiring pattern 45a is formed on the back surface of the substrate 45 and is protected by the resist layer 59a.
  • the glass lid 49 is bonded to the first chip 21 in a state of covering the light receiving surface 21 a (center Ms) of the first chip 21.
  • the substrate 45 and the laminated substrate 46 are disposed so that the rear end side extends in the optical axis direction (line L) of the first chip 21.
  • the multilayer substrate 46 is a first surface 46S for mounting the second chip 22 on the proximal side from the first chip 21 in the longitudinal direction of the imaging module 40 by separating the second chip 22 from the first chip 21 by a predetermined distance D1.
  • a hard substrate which is a pattern layer on which a wiring pattern is formed is laminated in parallel with the first surface 46S, and each hard substrate is bonded by an adhesive layer which is an insulating layer. Further, since the pattern is formed of a conductor, Joule heat can be ignored. Therefore, the laminated substrate 46 has a high thermal conductivity in the plane direction parallel to the first surface 46S, and has a high thermal conductivity because of the adhesive layer in the laminated direction orthogonal to the first surface 46S.
  • an electronic component 55 is mounted between the first chip 21 and the second chip 22.
  • the electronic component 55 is a passive component, and consumes less power than the first chip 21 and the second chip 22, which are active components. Compared to the first chip 21 and the second chip 22, the electronic component 55 generates less heat. Can be ignored.
  • the electronic component 55 is, for example, a capacitor C1 (see FIG. 2).
  • connection lands 584s and 585s are provided on the base end side of the second chip 22, and an electronic component 56 is mounted on the connection lands 584s and 585s.
  • connection lands 581s to 583s are provided on the most proximal side in the longitudinal direction of the imaging module 40, and are signal cables that are electrically connected to the first chip 21 or the second chip 22. Is connected. For example, the tip of the signal cable is connected to the connection land 581s, and the potential of the connection land 581s is Vin.
  • connection land to which the distal end of the signal cable is connected is not necessarily provided on the most proximal side in the longitudinal direction of the imaging module 40, and the distal end of the signal cable interferes with the first chip 21 or the second chip 22.
  • the first surface 46S or the second surface 46B may be provided on the base end side of the second chip 22 in the longitudinal direction of the imaging module 40 in the surface of the first surface 46S or the second surface 46B.
  • the electronic component 57 is mounted on the back surface 46M of the multilayer substrate 46.
  • Connection lands 581b and 582b are provided at the base end of the surface 46M.
  • a signal cable serving as a ground line is connected to the connection land 581b, and the potential of the connection land 581b is Vss.
  • the connection land 582b is connected to a signal cable that transmits the imaging signal output from the first chip 21, and the potential of the connection land 582b is Vout.
  • FIG. 10 is a diagram viewed from an arrow A in FIG. 5, illustrating a signal transmission path of the imaging unit 36, and a schematic diagram of a wiring pattern and a via.
  • FIG. 10 schematically shows a signal cable connected to a connection land of the imaging module 40.
  • FIG. 11 is a diagram for explaining an example of a ground pattern of the imaging module 40 constituting the imaging unit 36, and is a plan view of the hard substrate 46G on which the ground pattern is formed.
  • the second pattern connected to the first chip 21 and the third pattern connected to the second chip 22 are the same substrate as the hard substrate constituting the laminated substrate 46. Instead, they are formed on different hard substrates in the stacking direction of the stacked substrates 46.
  • the pattern 752P shown in FIG. 10 is formed on a hard substrate having the second surface 46B of the multilayer substrate 46, and functions as a second pattern that is electrically connected to the first chip in the claims. Then, it is connected to a pattern 751P of the substrate 45 which is a first pattern to be described later.
  • the pattern 754 ⁇ / b> P formed on the hard substrate having the first surface 46 ⁇ / b> S of the multilayer substrate 46 functions as a third pattern connected to one of the terminals of the second chip 22.
  • the pattern 752P and the pattern 754P are electrically connected by a via 753V penetrating in the stacking direction of the stacked substrate 46.
  • the via 753V functions as the fourth pattern in the claims.
  • Patterns 755P and 761P connected to the respective terminals of the second chip 22 are formed on the same hard substrate as the pattern 754P.
  • a pattern 757P is formed on the hard substrate in the multilayer substrate 46 different from the hard substrate having the first surface 46S and the hard substrate having the second surface 46B.
  • the pattern 757P is formed on the multilayer substrate 46. It extends to the base end side.
  • the pattern 755P and the pattern 757P are electrically connected by the via 756V in the stacking direction of the stacked substrate 46.
  • a ground pattern 76P is formed on the hard substrate 46G.
  • the ground pattern 76P is a so-called solid pattern having a pattern area as large as possible so as to avoid the via 753V and the via 756V.
  • the hard substrate 46G on which the ground pattern 76P is formed is located between the hard substrate on which the pattern 752P is formed and the hard substrate on which the pattern 754P is formed.
  • the pattern 761P and the ground pattern 76P of the hard substrate 46G are electrically connected by a via 762V in the stacking direction of the stacked substrate 46. Since FIG.
  • the pattern 752P and the pattern 754P may be electrically connected through a plurality of vias and patterns in addition to being connected by a single via.
  • a plurality of vias and patterns may be used.
  • the imaging signal output from the first chip 21 is transmitted to the pattern 751P of the substrate 45 and input to the pattern 752P of the laminated substrate 46 that is electrically connected to the pattern 751P, as indicated by an arrow Y11.
  • the pattern 751P of the substrate 45 functions as the first pattern in the claims, and electrically connects the first chip 21 and the laminated substrate 46.
  • the imaging signal input to the pattern 752P is transmitted to the pattern 754P via the via 753V as indicated by an arrow Y12.
  • the imaging signal transmitted to the pattern 754P is input to the second chip 22.
  • the imaging signal output from the second chip 22 is output to the pattern 755P via the terminal of the second chip 22, and is transmitted to the pattern 757P via the via 756V as indicated by an arrow Y13. As indicated by an arrow Y14, the imaging signal reaches a via 758V that connects the pattern 757P and the connection land 582b via the pattern 757P.
  • the imaging signal that has reached the via 758V is output from the connection land 582b to the signal cable 481 connected to the connection land 582b (see FIG. 9) via the via 758V.
  • the heat generated in the second chip 22 is transferred from the pattern 761P connected to one of the terminals of the second chip 22 to the ground pattern 76P of the hard substrate 46G via the via 762V, as indicated by an arrow Y21.
  • the light is emitted from the signal cable 482 through the via 763V on the base end side of the substrate.
  • the heat generated in the second chip 22 is released to the signal cable 481 connected to the connection land 582b via the via 756V, the pattern 757P, and the via 758V, similarly to the imaging signal output from the second chip 22. Is done.
  • Joule heat is negligible for the conductors inside the signal cables 481 and 482, and the heat released to the signal cables 481 and 482 is quickly transmitted through the conductors inside the signal cables 481 and 482 and diffuses from the proximal end side of the insertion portion 30. To do.
  • the transmission buffer 27 having a large heat generation amount is separated from the first chip 21 having the light receiving unit 23 and the reading unit 24, and is separated from the first chip 21.
  • the second chip 22 is disposed at a predetermined distance from the first chip 21.
  • the pattern 752P connected to the first chip 21 and the pattern 754P connected to the second chip 22 are formed on different hard substrates of the laminated substrate 46, respectively. As described above, since the laminated substrate 46 passes through a pattern formed of a conductor in the surface direction of the substrate, heat is easily conducted, but an adhesive layer that is an insulating layer is interposed in the laminated direction of the substrate. Therefore, heat is difficult to conduct.
  • the heat generated from the second chip 22 becomes difficult to be transmitted to the first chip 21, so that the dark current caused by the temperature rise of the first chip 21 can be reduced, and the captured image of the dark current can be reduced. Image quality deterioration can be prevented.
  • the laminated substrate 46 used in the present embodiment has high thermal conductivity in the plane direction parallel to the first surface 46S, the heat generated in the first chip 21 and the second chip 22 is the first Conducted quickly through the various wiring patterns extending in the proximal direction parallel to the surface to the proximal end side, and emitted from the signal cables 481 and 482 connected to the connection lands 581b and 582b on the proximal end side to the outside of the imaging unit 36. Is done.
  • the CMOS imager is divided into two chips, and the subsequent circuit of the reading unit 24 is mounted on the second chip 22 separate from the first chip 21.
  • the imaging device 20 Compared to the case where the chips are separated in the previous stage, the number of patterns can be reduced, and heat conduction via the patterns is reduced between the first chip 21 and the second chip 22. Therefore, the imaging device 20 according to the present embodiment has a configuration in which heat generated from the second chip 22 is not easily transmitted to the first chip 21.
  • the ground pattern 76P which is a solid pattern, is formed on the hard substrate 46G inside the multilayer substrate 46, whereby the heat generated in the first chip 21 and the second chip 22 is efficiently generated at the base end. Can be quickly transmitted to the outside from the signal cable 482.
  • the heat capacity of the entire imaging module 40 increases, and even if the first chip 21, the second chip 22, and other electronic components that are other active parts generate heat, heat is quickly radiated to the outside of the imaging module 40.
  • the heat generated inside the imaging module 40 is quickly released to the outside via the signal cable, the heat is not easily trapped inside, so that the dark current caused by the temperature rise is generated by the first chip 21.
  • the image quality of the captured image can be improved.
  • the first chip 21 and the second chip 22 are physically separated, another electronic component is mounted between the first chip 21 and the second chip 22. It is possible to arrange the parts efficiently. Further, by selecting a passive component that generates a small amount of heat as an electronic component disposed between the first chip 21 and the second chip 22, the influence of heat on the first chip 21 can also be reduced.
  • the size of the second chip in accordance with the size of the first chip. Since it is not necessary to bond the second chip 22 together, the size of the second chip can be freely set and the degree of freedom in designing the buffer 27 can be ensured as compared with the conventional configuration.
  • This embodiment is also applied to a configuration in which light from the outside is incident on the light receiving surface 21a of the first chip 21 via the prism 149 instead of the glass lid 49 as in the imaging module 401A shown in FIG. it can.
  • the laminated substrate 146 as the first substrate and the flexible substrate 145 as the second substrate in the claims all extend so as to be parallel to the light receiving surface 21 a of the first chip 21.
  • the second chip 22 is mounted in a state of being separated from the first chip 21 by a predetermined distance.
  • the back surface 145B of the substrate 145 is connected to the base end of the surface on which the light receiving surface 21a of the first chip 21 is formed at the front end via the bump 174a, and on the base end side, the second surface 145B of the multilayer substrate 146 is connected.
  • the second surface 146B is connected.
  • the second surface 146B of the multilayer substrate 146 is the back surface of the first surface 146S.
  • the signal output from the first chip 21 is transmitted to the second surface 146B of the multilayer substrate 146 via the substrate 45, and then the multilayer substrate 146.
  • the first chip 21 and the second chip 22 are sufficiently physically and thermally conductive by routing the wiring. Separated.
  • the substrate 145 is not necessarily connected to both the laminated substrate 146 and the first chip 21 on the same surface as in the imaging module 401A illustrated in FIG. 12, but as in the imaging module 401B illustrated in FIG.
  • the surface 145S opposite to the surface 145B connected to the first chip 21 may be connected to the second surface 146B of the multilayer substrate 146.
  • the substrate 145 is configured to be connected to the base end of the back surface 21b of the first chip 21 at the tip of the surface 145S, not the surface 145B. May be.
  • the extended substrate is further extended from the back surface 21b of the first chip 21 to the side surface of the first chip 21 by further extending the tip of the flexible substrate 245.
  • the tip of 245 may be folded back.
  • the tip of the folded portion of the surface 245S of the substrate 245 and the end of the light receiving surface 21a formation surface of the first chip 21 are connected by the bump 174a.
  • the substrate 245 is connected to the second surface 146B of the multilayer substrate 146 on the surface 245B opposite to the surface 245S. Needless to say, the substrate 245 may be connected to the surface 245S connected to the first chip 21 and the second surface 146B of the multilayer substrate 146 as in the imaging module 402B shown in FIG.
  • the imaging module 402A and 402B may be configured such that the front end of the substrate is folded and connected to the light receiving surface 21a formation surface of the first chip 21, as in the imaging module 402C in FIG. 18 and the imaging module 402D in FIG.
  • the tip of the back surface 21b of the first chip 21 and the tip of the surface 145S of the substrate 145 may be connected.
  • the present embodiment can also be applied to a configuration in which a flexible substrate 345, which is a second substrate, is disposed so as to be inclined with respect to the optical axis, like the imaging module 403A in FIG.
  • the substrate 345 is connected to the end of the light receiving surface 21a forming surface of the first chip 21 at the tip of the surface 345S.
  • the substrate 345 is bent so that the first chip 21 is disposed in the projection region projected in the optical axis direction, and the second surface of the multilayer substrate 146 is closer to the base end side than the bent portion in the surface 345S. Connect to 146B.
  • the substrate 345 may be connected to the second surface 146B of the multilayer substrate 146 on the surface 345B opposite to the surface 345S as in the imaging module 403B illustrated in FIG. Further, like the imaging module 403C in FIG. 22 and the imaging module 403D in FIG. 23, the substrate 345 is configured to be connected to the base end of the back surface 21b of the first chip 21 at the tip of the surface 345B opposite to the surface 345S. May be. Further, the configuration is not limited to the configuration of the imaging modules 403A and 403B in which the tip of one substrate 345 is connected to only one side of the end portion of the first chip 21, but the imaging module 404A in FIG. 24 and the imaging module 404B in FIG.
  • the tip of another flexible substrate 445 may be connected to the other end of the first chip 21. Similarly to the substrate 345, the substrate 445 is bent so that the first chip 21 is disposed in the projection region projected in the optical axis direction. Similarly, for the imaging module 403C and the imaging module 403D, the tip of another substrate 445 is connected to the other end of the first chip 21 as in the imaging module 404C of FIG. 26 and the imaging module 404D of FIG.
  • the configuration can be applied.
  • FIGS. 16 to 27 the case where the glass lid 49 is disposed on the light receiving surface 21a has been described as an example, but a prism 149 may of course be disposed.
  • the first substrate on which the second chip 22 is mounted has been described using the stacked substrates 46 and 146 in which a plurality of hard substrates are stacked as an example.
  • the first substrate is the second chip 22. Since it is sufficient to have a surface that can be mounted on the base end side in the longitudinal direction of the imaging module with a predetermined distance from the first chip 21, the laminated substrates 46 and 146 are not necessarily required. For example, a configuration in which the laminated substrates 46 and 146 are deleted as in an imaging module 405A illustrated in FIG.
  • the surface 545S of the substrate 545 extending in parallel with the light receiving surface 21a of the first chip 21 is on the base end side in the longitudinal direction of the imaging module 405A and is separated from the first chip 21 by a predetermined distance.
  • the second chip 22 is mounted at the position.
  • the substrate 545 is connected to the base end portion of the formation surface of the light receiving surface 21a of the first chip 21 at the tip opposite to the surface 545S on which the second chip 22 is mounted.
  • a connection land 58 for connecting a signal cable is formed on the surface 545B, thereby ensuring a long wiring length and diffusing and releasing heat. Note that light from the outside enters the light receiving surface 21 a of the first chip 21 via the prism 149.

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Surgery (AREA)
  • Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Molecular Biology (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Biophysics (AREA)
  • Physics & Mathematics (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Optics & Photonics (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Endoscopes (AREA)

Abstract

　本発明の撮像モジュール４０は、受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置される受光部２３、および、撮像信号を読み出すために複数の画素から選択対象の画素を選択する読み出し部２４を少なくとも有する第１チップ２１と、伝送用のバッファ２７を有する第２チップ２２とを備えたＣＭＯＳイメージャと、第２チップ２２を第１チップ２１から所定の距離だけ離間して当該撮像モジュール４０の長手方向の第１チップ２１よりも基端側に実装する第１の面４６Ｓを有する積層基板４６と、を備える。

Description

撮像モジュール、撮像ユニットおよび内視鏡装置
　本発明は、被検体内に挿入される内視鏡の挿入部の先端に設けられて被検体内を撮像する撮像モジュール、撮像ユニットおよび内視鏡装置に関する。
　従来から、医療分野および工業分野において、各種検査のために内視鏡装置が広く用いられている。このうち、医療用の内視鏡装置は、患者等の被検体の体腔内に、先端に撮像素子が設けられた細長形状をなす可撓性の挿入部を挿入することによって、被検体を切開せずとも体腔内の体内画像を取得でき、さらに、必要に応じて挿入部先端から処置具を突出させて治療処置を行うことができるため、広く用いられている。
　この内視鏡装置の先端に設けられる撮像装置として、従来のＣＣＤイメージャではなく、プロセス構築が容易であるＣＭＯＳイメージャの適用が進められている。ＣＭＯＳイメージャは、ＣＣＤイメージャに比べてプロセス構築が容易である反面、画素ごとに存在する電荷電圧変換部をリセットする際のノイズを除去するための撮像信号サンプリング回路やカラムＡＤＣ回路がカラムごとに必要となる。この結果、ＣＭＯＳイメージャを使用した場合、カラムごとに配置された回路の面積の分だけＣＣＤイメージャと比べて面積が大きくなり、チップサイズを小さくするには不向きであった。そこで、近年、カラム読み出し回路を別チップに配置して、画素アレイチップとカラム読み出し回路以降の回路チップとを対面させて貼り合わせることによって、チップサイズを小型化させた構成が提案されている（たとえば、特許文献１参照）。
特開２０１２－２２２１８３号公報
　しかしながら、特許文献１に記載の構成は、二つのチップを貼り合わせているため、互いのチップの発熱の影響を受けやすい。特に、内視鏡装置に適用した場合は内視鏡装置の挿入部先端に撮像装置を配置するため、撮像信号を基端側の信号処理装置まで伝送するための伝送用バッファ回路を撮像装置内にさらに搭載する必要があり、この伝送用バッファ回路を別チップに配置して画素アレイチップに貼り合わせると、伝送用バッファ回路において発生した熱が画素アレイチップに伝わり、暗電流が増加して画質が低下するおそれがある。
　本発明は、上記に鑑みてなされたものであって、撮像装置内の温度上昇による画質の低下を防止することができる撮像モジュール、撮像ユニットおよび内視鏡装置を提供することを目的とする。
　上述した課題を解決し、目的を達成するために、本発明にかかる撮像モジュールは、受光量に応じた撮像信号を出力する撮像モジュールであって、受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置される受光部、および、前記撮像信号を読み出すために前記複数の画素から選択対象の画素を選択する読み出し部を少なくとも有する第１チップと、伝送バッファを少なくとも有する第２チップとを備えたＣＭＯＳ撮像素子と、前記第２チップを前記第１チップから所定の距離だけ離間して当該撮像モジュールの長手方向の前記第１チップよりも基端側に実装する第１の面を有する第１の基板と、を備えたことを特徴とする。
　本発明によれば、ＣＭＯＳ撮像素子の構成要素のうち、受光部および読み出し部を有する第１チップから、発熱量の大きい伝送バッファを分離して、第１チップとは別体の第２チップに搭載し、さらに、この第２チップを第１チップから所定の距離だけ離間して配置して、第２チップにおいて発生した熱を第１チップに伝わりにくくさせているため、撮像ユニット内の発熱に起因する暗電流を低減でき、画質の低下を防止することができる。
図１は、本発明の実施の形態にかかる内視鏡システムの全体構成を模式的に示す図である。 図２は、本発明の実施の形態による内視鏡装置の要部の機能を表すブロック図である。 図３は、図２に示す第１チップの詳細を示すブロック図である。 図４は、図１に示す内視鏡先端の部分断面図である。 図５は、図４に示す撮像モジュールの平面図である。 図６は、図５のＡ矢視図である。 図７は、図６のＢ矢視図である。 図８は、図５のＣ矢視図である。 図９は、図５のＤ矢視図である。 図１０は、図４に示す撮像モジュールの信号の伝送経路を説明する模式図である。 図１１は、図４に示す撮像モジュールのグラウンドパターンの一例を説明するための平面図である。 図１２は、実施の形態における撮像モジュールの他の例の正面図である。 図１３は、実施の形態における撮像モジュールの他の例の正面図である。 図１４は、実施の形態における撮像モジュールの他の例の正面図である。 図１５は、実施の形態における撮像モジュールの他の例の正面図である。 図１６は、実施の形態における撮像モジュールの他の例の正面図である。 図１７は、実施の形態における撮像モジュールの他の例の正面図である。 図１８は、実施の形態における撮像モジュールの他の例の正面図である。 図１９は、実施の形態における撮像モジュールの他の例の正面図である。 図２０は、実施の形態における撮像モジュールの他の例の正面図である。 図２１は、実施の形態における撮像モジュールの他の例の正面図である。 図２２は、実施の形態における撮像モジュールの他の例の正面図である。 図２３は、実施の形態における撮像モジュールの他の例の正面図である。 図２４は、実施の形態における撮像モジュールの他の例の正面図である。 図２５は、実施の形態における撮像モジュールの他の例の正面図である。 図２６は、実施の形態における撮像モジュールの他の例の正面図である。 図２７は、実施の形態における撮像モジュールの他の例の正面図である。 図２８は、実施の形態における撮像モジュールの他の例の正面図である。
　以下の説明では、本発明を実施するための形態（以下、「実施の形態」という）として、撮像モジュールを有する撮像ユニットを挿入部の先端に備えた内視鏡装置について説明する。また、この実施の形態により、この発明が限定されるものではない。さらに、図面の記載において、同一部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。
（実施の形態）
　図１は、本発明の実施の形態にかかる内視鏡システムの全体構成を模式的に示す図である。図１に示すように、内視鏡装置１は、内視鏡２と、ユニバーサルコード３と、コネクタ部５と、プロセッサ（制御装置）６、表示装置７と、光源装置８とを備える。
　内視鏡２は、ユニバーサルコード３の一部である挿入部３０を被検体の体腔内に挿入することによって、被検体の体内画像を撮像し撮像信号を出力する。ユニバーサルコード３内部の電気ケーブル束は、内視鏡２の挿入部３０まで延伸され、挿入部３０の先端部３Ａに設けられる撮像装置に接続する。
　内視鏡２の挿入部３０の基端側には、内視鏡機能を操作する各種ボタン類やノブ類が設けられた操作部４が接続される。操作部４には、被検体の体腔内に生体鉗子、電気メスおよび検査プローブ等の処置具を挿入する処置具挿入口４ａが設けられる。
　コネクタ部５は、ユニバーサルコード３の基端に設けられ、光源装置８およびプロセッサ６に接続され、ユニバーサルコード３と接続する先端部３Ａの撮像装置が出力する撮像信号に所定の信号処理を施すとともに、撮像信号をアナログデジタル変換（Ａ／Ｄ変換）して画像信号として出力する。
　プロセッサ６は、コネクタ部５から出力される画像信号に所定の画像処理を施すとともに、内視鏡装置１全体を制御する。表示装置７は、プロセッサ６が処理を施した画像信号を表示する。
　光源装置８が点灯するパルス状の白色光は、ユニバーサルコード３、コネクタ部５を経由して内視鏡２の挿入部３０の先端から被写体へ向けて照射する照明光となる。光源装置８は、例えば、白色ＬＥＤを用いて構成される。
　挿入部３０は、撮像装置が設けられる先端部３Ａと、先端部３Ａの基端側に連設された複数方向に湾曲自在な湾曲部３Ｂと、この湾曲部３Ｂの基端側に連設された可撓管部３Ｃとによって構成される。先端部３Ａに設けられる撮像装置２０が撮像した画像の撮像信号は、例えば、数ｍの長さを有するユニバーサルコード３により、操作部４を介して、コネクタ部５に接続される。湾曲部３Ｂは、操作部４に設けられた湾曲操作用ノブの操作によって湾曲し、挿入部３０内部に挿通された湾曲ワイヤの牽引弛緩にともない、たとえば上下左右の４方向に湾曲自在となっている。
　内視鏡２には、光源装置８からの照明光を伝送するライトガイドバンドル（不図示）が配設され、ライトガイドバンドルによる照明光の出射端に照明レンズ（不図示）が配置される。この照明レンズは、挿入部３０の先端部３Ａに設けられており、照明光が被検体に向けて照射される。
　図２は、本発明の実施の形態による内視鏡システムの要部の機能を表すブロック図である。図２を参照して、内視鏡装置１の各構成の詳細及び内視鏡装置１内の電気信号の経路を説明する。
　撮像装置２０は、第１チップ２１と、第１チップ２１とは別体の第２チップ２２とを含む。第１チップ２１と第２チップ２２とは、チップの周縁部に配置されるパッド、配線パターン、または、チップ間を貫通するビア等によって接続される。
　撮像装置２０の第１チップ２１は、複数の単位画素が行列方向に二次元マトリクス状に配置された受光部２３と、撮像信号を読み出すために複数の単位画素から選択対象の画素を選択する読み出し選択回路として機能するものであって受光部２３で光電変換された撮像信号を読み出す読み出し部２４と、コネクタ部５から送出される基準クロック信号及び同期信号に基づきタイミング信号を生成して読み出し部２４に供給するタイミング生成部２５とを含む。なお、第１チップ２１のより詳細な構成については、図３を参照して後に詳述する。
　撮像装置２０の第２チップ２２は、ユニバーサルコード３及びコネクタ部５を介して、第１チップ２１から出力される撮像信号の交流成分のみをプロセッサ６へ送信する送信部として機能する伝送用のバッファ２７を含む。なお、第１チップ２１は、少なくとも受光部２３と読み出し部２４とを有し、第２チップ２２は、バッファ２７を少なくとも有していれば、第１チップ２１と第２チップ２２とに搭載されるその他の回路の組み合わせは設計の都合に合わせて適宜変更可能である。
　また、撮像装置２０は、ユニバーサルコード３を介して、プロセッサ６内の電源部６１で生成された電源電圧（ＶＤＤ）をグラウンド（ＧＮＤ）とともに受け取る。撮像装置２０に供給された電源電圧（ＶＤＤ）とグラウンド（ＧＮＤ）との間には、電源安定用のコンデンサＣ１が設けられる。
　コネクタ部５は、アナログ・フロント・エンド（ＡＦＥ）部５１と、撮像信号処理部５２と、駆動信号生成部５３とを含む。コネクタ部５は、内視鏡２（撮像装置２０）とプロセッサ６とを電気的に接続し、電気信号を中継する中継処理部として機能する。コネクタ部５と撮像装置２０とはユニバーサルコード３で接続され、コネクタ部５とプロセッサ６とは、例えば、コイルケーブルにより接続される。また、コネクタ部５は、光源装置８にも接続されている。
　ＡＦＥ部５１は、撮像装置２０から伝送される撮像信号を受信し、抵抗などの受動素子でインピーダンスマッチングを行った後、コンデンサで交流成分を取り出し、分圧抵抗で動作点を決定する。その後、ＡＦＥ部５１は、アナログ撮像信号を、アナログデジタル（Ａ／Ｄ）変換して、デジタル撮像信号として、撮像信号処理部５２に送出する。
　撮像信号処理部５２は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）により構成され、ＡＦＥ部５１から入力されるデジタル撮像信号に対してノイズ除去等の所定の信号処理を行う。
　駆動信号生成部５３は、プロセッサ６から供給され、内視鏡２の各構成部の動作の基準となる基準クロック信号（例えば、２７ＭＨｚのクロック）に基づき、各フレームのスタート位置を表す同期信号を生成して、基準クロック信号とともに、ユニバーサルコード３を介して、言い換えればユニバーサルコード３の一部である挿入部３０を介して、撮像装置２０のタイミング生成部２５に出力する。ここで生成される同期信号は、水平同期信号と垂直同期信号とを含んでコード化されている。なお、撮像装置２０内のタイミング生成部２５が同期信号のデコード機能を持たない場合は、水平同期信号と垂直同期信号との二つをそのまま出力する。同期信号をコード化して出力することにより、水平同期信号と垂直同期信号を同一の信号線で伝送可能となり、ユニバーサルコード３内の信号線の数を減らすことができる。
　プロセッサ６は、電源部６１と、画像信号処理部６２と、クロック生成部６３と、を含んで構成され、内視鏡装置１の全体を制御する制御装置である。電源部６１は、電源電圧（ＶＤＤ）を生成し、この生成した電源電圧をグラウンド（ＧＮＤ）とともに、コネクタ部５及びユニバーサルコード３を介して、撮像装置２０に供給する。画像信号処理部６２は、撮像信号処理部５２でノイズ除去等の信号処理が施されたデジタル撮像信号に対して、所定の画像処理を行い、画像信号に変換し、表示装置７に出力する。クロック生成部６３は、駆動信号生成部５３に基準クロック信号を出力する。
　表示装置７は、画像信号に基づき、撮像装置２０が撮像した画像を表示する。画像信号処理部６２における画像処理は、例えば、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、フォーマット変換処理等である。
　図３は、図２に示す第１チップの詳細な構成を示すブロック図である。第１チップ２１には、例えば、受光部２３と、読み出し部（駆動部）２４と、タイミング生成部２５と、同期信号検出部２８とが搭載される。
　第１チップ２１の受光部２３には、多数の単位画素が二次元マトリクス状に配列される。各単位画素は、光電変換素子であるフォトダイオードと、電荷変換部と、転送トランジスタと、画素リセットトランジスタと、画素ソースフォロアトランジスタとを含む。なお、本実施の形態では、画素共有を行わずに、１つの光電変換素子で単位セルを構成するほか、複数の光電変換素子を一組として単位セルを構成するようにしてもよい。
　読み出し部２４は、垂直走査部（行選択部）２４１と、電流源２４２と、ノイズ除去部２４３と、水平走査部（列選択部）２４４と、基準電圧生成部２４６とを含む。
　垂直走査部２４１は、タイミング生成部２５から供給される垂直走査部駆動信号に基づき行を選択し、撮像信号及び画素リセット時のノイズ信号をノイズ除去部２４３に出力する。
　電流源２４２は、単位画素を駆動して、単位画素から出力信号を読み出し、ノイズ除去部２４３に入力する。
　ノイズ除去部２４３は、単位画素ごとの出力ばらつきと、画素リセット時のノイズ信号とを除去し、各単位画素で光電変換された撮像信号を出力する。
　水平走査部２４４は、タイミング生成部２５から供給される水平走査部駆動信号に基づき、受光部２３の選択された列における各単位画素で光電変換された撮像信号を、ノイズ除去部２４３を介して、出力部３１に出力する。
　タイミング生成部２５は、コネクタ部５からの基準クロック信号と、同期信号検出部２８からの水平同期信号及び垂直同期信号とに基づき、各種駆動信号を生成し、第１チップ２１の垂直走査部２４１、ノイズ除去部２４３、水平走査部２４４および基準電圧生成部２４６に供給する。タイミング生成部２５は、基準クロック信号及び水平同期信号に基づき、内部の列カウンタに、列のカウントをリセットするリセット信号を出力する。また、タイミング生成部２５は、基準クロック信号及び垂直同期信号に基づき、内部の行カウンタにリセット信号を出力する。
　同期信号検出部２８は、コネクタ部５から基準クロック信号及びコード化された同期信号を受け取り、コード化された同期信号をデコードして、水平同期信号及び垂直同期信号としてタイミング生成部２５に出力する。
　単位画素から読み出された信号は、出力部３１に入力される。出力部３１は、ノイズ除去された撮像信号を必要に応じて信号増幅して、第２チップ２２に出力する。第２チップ２２では、ノイズ除去された撮像信号を、ユニバーサルコード３を介して、コネクタ部５に伝送する。
　次に、内視鏡２の先端部３Ａの構成について詳細に説明する。図４は、内視鏡２の先端の部分断面図である。図４は、内視鏡２の先端部３Ａに設けられた撮像ユニットの基板面に対して直交する面であって撮像ユニットの光軸方向と平行な面で切断した場合の断面図である。図４においては、内視鏡２の挿入部３０の先端部３Ａと、湾曲部３Ｂの一部を図示する。
　図４に示すように、湾曲部３Ｂは、後述する被覆管４２内側に配置する湾曲管８１内部に挿通された湾曲ワイヤ８２の牽引弛緩にともない、上下左右の４方向に湾曲自在である。この湾曲部３Ｂの先端側に延設された先端部３Ａ内部に、撮像装置２０が設けられる。
　撮像装置２０は、レンズユニット４３と、レンズユニット４３の基端側に配置する撮像ユニット３６とを有し、接着剤４１ａで先端部本体４１の内側に接着される。先端部本体４１は、撮像装置２０を収容する内部空間を形成するための硬質部材で形成される。先端部本体４１の基端外周部は、柔軟な被覆管４２によって被覆される。先端部本体４１よりも基端側の部材は、湾曲部３Ｂが湾曲可能なように、柔軟な部材で構成されている。
　レンズユニット４３は、複数の対物レンズ４３ａ－１～４３ａ－４と、対物レンズ４３ａ－１～４３ａ－４を保持するレンズホルダ４３ｂとを有し、このレンズホルダ４３ｂの先端が、先端部本体４１内部に挿嵌固定されることによって、先端部本体４１に固定される。
　撮像ユニット３６は、撮像モジュール４０と、複数の信号ケーブル４８とを備える。撮像モジュール４０は、受光量に応じた撮像信号を出力する撮像モジュールであって、表面に光を受光する受光面を有する第１チップ２１と第２チップ２２とによって構成されるＣＭＯＳイメージャと、第１チップ２１から延出する可撓性の基板であって第１チップ２１と積層基板４６とを電気的に接続する基板４５、複数の硬質基板が積層されることによって形成された積層基板４６、ならびに、第１チップ２１の受光面を覆った状態で第１チップ２１に接着するガラスリッド４９を備える。複数の信号ケーブル４８は、第１チップ２１および第２チップ２２によって構成されるＣＭＯＳイメージャを駆動するために第１チップ２１および第２チップ２２と電気的に接続される。積層基板４６は、特許請求の範囲における第１の基板として機能する。基板４５は、特許請求の範囲における第２の基板として機能する。積層基板４６は、表面に、第２チップ２２および電子部品５５～５７を実装している。第１チップ２１の裏面と積層基板４６の先端側側面とは、接着層７４ｂによって接着される。各信号ケーブル４８の先端は、基板４５および積層基板４６に設けられた接続ランド（不図示）に電気的かつ機械的に接続する。複数の信号ケーブル４８は、電気ケーブル束４７にまとめられ、基端方向に延伸する。
　各信号ケーブル４８の基端は、挿入部３０の基端方向に延伸する。電気ケーブル束４７は、挿入部３０に挿通配置され、図１に示す操作部４およびユニバーサルコード３を介して、コネクタ部５まで延設されている。
　レンズユニット４３の対物レンズ４３ａ－１～４３ａ－４によって結像された被写体像は、対物レンズ４３ａ－１～４３ａ－４の結像位置に配設された第１チップ２１によって光電変換されて電気信号である撮像信号に変換される。撮像信号は、基板４５および積層基板４６に接続する信号ケーブル４８およびコネクタ部５を経由して、プロセッサ６に出力される。
　第１チップ２１と、第１チップ２１および基板４５の接続部と、第１チップ２１および積層基板４６の接続部とは、両端が開口したスリーブ状の金属材料で形成された補強部材７２に覆われる。外部から流れ込んだ静電気や外乱ノイズの、第１チップ２１、基板４５上の電子部品５５～５７や基板４５上の配線パターン（不図示）に対する影響を防止するために、補強部材７２は、第１チップ２１および基板４５から、離間して設置される。
　撮像ユニット３６および電気ケーブル束４７の先端部は、耐性向上のために、熱収縮チューブ７０によって外周が被覆される。熱収縮チューブ７０の内部は、接着樹脂７１によって部品間の隙間が埋められている。補強部材７２の外周面と熱収縮チューブ７０の先端側内周面との間は、隙間無く接触する。
　固体撮像素子ホルダ７３は、固体撮像素子ホルダ７３の基端側内周面にガラスリッド４９の外周面が嵌めこまれることによって、ガラスリッド４９に接着する第１チップ２１を保持する。固体撮像素子ホルダ７３の基端側外周面は、補強部材７２の先端側内周面に嵌合する。固体撮像素子ホルダ７３の先端側内周面には、レンズホルダ４３ｂの基端側外周面が嵌合する。このように各部材同士が嵌合した状態で、レンズホルダ４３ｂの外周面、固体撮像素子ホルダ７３の外周面、ならびに、熱収縮チューブ７０の先端側外周面が、接着剤４１ａによって先端部本体４１の先端の内周面に固定される。
　次に、撮像モジュール４０について説明する。図５は、撮像モジュール４０の平面図であり、基板４５の上方から撮像モジュール４０を見た図である。図６は、図５のＡ矢視図である。図７は、図６のＢ矢視図である。図８は、図５のＣ矢視図である。図９は、図５のＤ矢視図である。図５～図９では、接着樹脂７１の図示は省略する。なお、図５～図７においては、受光面２１ａの中心Ｍｓを通る線Ｌについても、模式的に示す。
　図５～図９に示すように、撮像モジュール４０においては、第１チップ２１の下部電極（不図示）と基板４５裏面の電極（不図示）とは、インナーリード７４ａによって電気的に接続される。インナーリード７４ａは、基板４５の先端にて略９０°に折り曲げられ、封止部材７４ｃによって第１チップ２１と基板４５とに固定されている。第１チップ２１の裏面と積層基板４６の先端側側面とは、接着層７４ｂによって接着される。第１チップ２１の下部電極（不図示）と基板４５の表面とは、接着層７４ｄによって接着される。基板４５の表面は、接着層７４ｄを介して、積層基板４６の第１の面４６Ｓの裏面である第２の面４６Ｂにおいて積層基板４６と接続する。図７に示すように、基板４５の裏面には、配線パターン４５ａが形成されており、レジスト層５９ａによって保護される。図５，６，８に示すように、ガラスリッド４９は、第１チップ２１の受光面２１ａ（中心Ｍｓ）を覆った状態で第１チップ２１に接着する。図６に示すように、基板４５および積層基板４６は、後端側が、第１チップ２１の光軸方向（線Ｌ）に延出して配設される。
　積層基板４６は、第２チップ２２を、第１チップ２１から所定の距離Ｄ１だけ離間して、当該撮像モジュール４０の長手方向の第１チップ２１よりも基端側に実装する第１の面４６Ｓを有する。積層基板４６は、第１の面４６Ｓと平行に、配線パターンが形成されるパターン層である硬質基板が積層され、各硬質基板は、絶縁層である接着層によって接着される。また、パターンは、導体で形成されるため、ジュール熱を無視することができる。したがって、積層基板４６は、第１の面４６Ｓと平行である面方向では熱伝導率が高く、第１の面４６Ｓと直交する積層方向では、接着層があるため、熱伝導率が高くなる。
　積層基板４６の第１の面４６Ｓには、第１チップ２１と第２チップ２２との間に電子部品５５が実装される。この電子部品５５は、受動部品であり、能動部品である第１チップ２１および第２チップ２２と比較すると、消費電力が軽微であり、第１チップ２１および第２チップ２２と比較すると発熱量を無視することができる。電子部品５５は、たとえばコンデンサＣ１（図２参照）である。
　第１の面４６Ｓの表面には、第２チップ２２よりも基端側に、接続ランド５８４ｓ，５８５ｓが設けられ、この接続ランド５８４ｓ，５８５ｓには、電子部品５６が実装される。第１の面４６Ｓの表面には、当該撮像モジュール４０の長手方向の最も基端側に、接続ランド５８１ｓ～５８３ｓが設けられ、第１チップ２１または第２チップ２２に電気的に接続する信号ケーブルが接続される。たとえば、接続ランド５８１ｓには、信号ケーブルの先端が接続され、この接続ランド５８１ｓの電位はＶｉｎである。なお、信号ケーブルの先端が接続される接続ランドは、必ずしも当該撮像モジュール４０の長手方向の最も基端側に設けられる必要はなく、信号ケーブルの先端が第１チップ２１または第２チップ２２と干渉しないように、第１の面４６Ｓまたは第２の面４６Ｂの表面のうち当該撮像モジュール４０の長手方向の第２チップ２２よりも基端側に設けられればよい。
　積層基板４６の裏側の面４６Ｍには、電子部品５７が実装される。面４６Ｍの表面の基端には、接続ランド５８１ｂ，５８２ｂが設けられる。接続ランド５８１ｂには、グラウンド線となる信号ケーブルが接続され、接続ランド５８１ｂの電位はＶｓｓである。また、接続ランド５８２ｂには、第１チップ２１から出力された撮像信号を伝送する信号ケーブルが接続され、この接続ランド５８２ｂの電位はＶｏｕｔである。
　撮像ユニット３６の信号の伝送と第１チップ２１および第２チップ２２において発熱した熱の外部への放出を説明する。図１０は、図５のＡ矢視図であり、撮像ユニット３６の信号の伝送経路を説明する図であり、配線パターンおよびビアについても模式図に示す。また、図１０においては、撮像モジュール４０の接続ランドに接続された信号ケーブルについても模式的に示す。図１１は、撮像ユニット３６を構成する撮像モジュール４０のグラウンドパターンの一例を説明するための図であり、グラウンドパターンが形成される硬質基板４６Ｇの平面図である。
　撮像ユニット３６を構成する撮像モジュール４０においては、第１チップ２１に接続する第２のパターンと、第２チップ２２に接続する第３のパターンとが、積層基板４６を構成する硬質基板の同一基板ではなく、積層基板４６の積層方向において異なる硬質基板に形成される。
　たとえば、図１０に示すパターン７５２Ｐは、積層基板４６の第２の面４６Ｂを有する硬質基板に形成されており、特許請求の範囲における第１チップと電気的に接続する第２のパターンとして機能し、後述する第１のパターンである基板４５のパターン７５１Ｐに接続する。そして、積層基板４６の第１の面４６Ｓを有する硬質基板に形成されたパターン７５４Ｐは、第２チップ２２の端子の一つと接続される第３のパターンとして機能する。このパターン７５２Ｐと、パターン７５４Ｐとは、積層基板４６の積層方向に貫通するビア７５３Ｖによって電気的に接続される。ビア７５３Ｖは、特許請求の範囲における第４のパターンとして機能する。
　パターン７５４Ｐと同じ硬質基板には、第２チップ２２の各端子とそれぞれ接続するパターン７５５Ｐ，７６１Ｐが形成される。そして、第１の面４６Ｓを有する硬質基板および第２の面４６Ｂを有する硬質基板とは異なる積層基板４６内部の硬質基板には、パターン７５７Ｐが形成されており、このパターン７５７Ｐは、積層基板４６の基端側まで延伸する。パターン７５５Ｐとパターン７５７Ｐとは、積層基板４６の積層方向において、ビア７５６Ｖによって電気的に接続される。
　そして、図１０および図１１に示すように、硬質基板４６Ｇには、グラウンドパターン７６Ｐが形成される。このグラウンドパターン７６Ｐは、ビア７５３Ｖおよびビア７５６Ｖを回避するように、パターン面積を可能な限り大きくした、いわゆるベタパターンである。グラウンドパターン７６Ｐが形成される硬質基板４６Ｇは、パターン７５２Ｐが形成される硬質基板とパターン７５４Ｐが形成される硬質基板との間に位置する。パターン７６１Ｐと硬質基板４６Ｇのグラウンドパターン７６Ｐとは、積層基板４６の積層方向において、ビア７６２Ｖによって電気的に接続される。なお、図１０は、信号経路の一例を説明する図であるため、パターン７５２Ｐおよびパターン７５４Ｐは、単数のビアで接続されるほか、複数のビアおよびパターンを介して電気的に接続してもよい。パターン７５５Ｐとパターン７５７Ｐとを電気的に接続する場合、および、パターン７６１Ｐと硬質基板４６Ｇのグラウンドパターン７６Ｐとを電気的に接続する場合も同様に、複数のビアおよびパターンを介してもよい。
　第１チップ２１から出力された撮像信号は、矢印Ｙ１１に示すように、基板４５のパターン７５１Ｐを伝わり、パターン７５１Ｐと電気的に接続する積層基板４６のパターン７５２Ｐに入力する。基板４５のパターン７５１Ｐは、特許請求の範囲における第１のパターンとして機能し、第１チップ２１と積層基板４６とを電気的に接続する。そして、パターン７５２Ｐに入力した撮像信号は、矢印Ｙ１２のように、ビア７５３Ｖを経由して、パターン７５４Ｐに伝送される。パターン７５４Ｐに伝送された撮像信号は、第２チップ２２に入力する。
　そして、第２チップ２２から出力された撮像信号は、第２チップ２２の端子を介して、パターン７５５Ｐに出力され、矢印Ｙ１３に示すように、ビア７５６Ｖを経由して、パターン７５７Ｐに伝わる。この撮像信号は、矢印Ｙ１４に示すように、パターン７５７Ｐを経由して、このパターン７５７Ｐと、接続ランド５８２ｂとを接続するビア７５８Ｖに到達する。そして、ビア７５８Ｖに到達した撮像信号は、ビア７５８Ｖを経由して、接続ランド５８２ｂから、この接続ランド５８２ｂ（図９参照）に接続された信号ケーブル４８１に出力される。
　続いて、第１チップ２１および第２チップ２２において発生した熱の伝導について説明する。まず、第１チップ２１において発生し積層基板４６に伝わった熱は、硬質基板４６Ｇのベタパターンであるグラウンドパターン７６Ｐに到達すると、矢印Ｙ２０（図１１参照）のように、グラウンドパターン７６Ｐを経由して基板４５の基端側に伝わり、基端側のビア７６３Ｖを経由して、グラウンドに接続する信号ケーブル４８２に放出される。
　第２チップ２２において発生した熱は、第２チップ２２の端子の一つに接続するパターン７６１Ｐから、ビア７６２Ｖを経由して、硬質基板４６Ｇのグラウンドパターン７６Ｐに伝わり、矢印Ｙ２１に示すように、基板の基端側のビア７６３Ｖを介して、信号ケーブル４８２から放出される。そして、第２チップ２２において発生した熱は、第２チップ２２から出力される撮像信号と同様に、ビア７５６Ｖ、パターン７５７Ｐおよびビア７５８Ｖを経由して、接続ランド５８２ｂに接続する信号ケーブル４８１に放出される。信号ケーブル４８１，４８２内部の導体は、ジュール熱が無視でき、信号ケーブル４８１，４８２に放出された熱は、信号ケーブル４８１，４８２内部の導体を速やかに伝わり、挿入部３０の基端側から拡散する。
　本実施の形態では、ＣＭＯＳイメージャの構成要素のうち、受光部２３および読み出し部２４を有する第１チップ２１から、発熱量の大きい伝送用のバッファ２７を分離して第１チップ２１とは別体の第２チップ２２に搭載し、さらに、第２チップ２２を、第１チップ２１から所定の距離だけ離間して配置している。そして、実施の形態においては、第１チップ２１に接続するパターン７５２Ｐと、第２チップ２２に接続するパターン７５４Ｐとを、積層基板４６のそれぞれ異なる硬質基板に形成している。前述したように、積層基板４６は、基板の面方向においては、導体で形成されるパターンを経由するため、熱が伝導しやすいが、基板の積層方向においては、絶縁層である接着層が介在するため、熱が伝導しにくい。したがって、第１チップ２１に接続するパターン７５２Ｐが形成された硬質基板と、第２チップ２２に接続するパターン７５４Ｐが形成された硬質基板との間には絶縁層が介在するため、熱が伝導しにくい。すなわち、実施の形態においては、互いの熱が伝わりにくいように、第２チップ２２と第１チップ２１とを物理的にも熱伝導的にも離して配置している。
　この結果、本実施の形態では、第２チップ２２から発生した熱が第１チップ２１に伝わりにくくなるため、第１チップ２１の温度上昇に起因する暗電流を低減でき、暗電流による撮像画像の画質低下を防止することができる。
　また、本実施の形態で用いる積層基板４６は、第１の面４６Ｓと平行である面方向では熱伝導率が高いため、第１チップ２１および第２チップ２２において発生した熱が、第１の面と平行に基端方向に延伸する各種配線パターンを伝わって基端側に速やかに伝導し、基端側の接続ランド５８１ｂ，５８２ｂに接続する信号ケーブル４８１，４８２から撮像ユニット３６の外部に放出される。特に、本実施の形態では、ＣＭＯＳイメージャを二つのチップに分けて、読み出し部２４の後段の回路を第１チップ２１とは別体の第２チップ２２に搭載しているため、読み出し部２４の前段でチップを分離させる場合と比較して、パターンの数自体を少なくすることができ、第１チップ２１と第２チップ２２との間では、パターンを経由した熱の伝導が少なくなる。したがって、本実施の形態の撮像装置２０は、第２チップ２２から発生した熱が第１チップ２１に伝わりにくい構成を有する。
　さらに、本実施の形態では、積層基板４６内部の硬質基板４６Ｇに、ベタパターンであるグラウンドパターン７６Ｐを形成することによって、第１チップ２１および第２チップ２２において発生した熱を、効率よく基端側に伝達させて、信号ケーブル４８２から外部に速やかに放出することができる。言い換えると、撮像モジュール４０全体の熱容量が大きくなり、第１チップ２１、第２チップ２２および他の能動部品である電子部品が発熱しても、撮像モジュール４０外部に速やかに放熱される。このように、撮像モジュール４０は、内部で発生した熱が信号ケーブルを介して速やかに外部に放出されるため、内部に熱がこもりにくいことから、温度上昇に起因する暗電流が第１チップ２１で発生しにくくなり、撮像画像の画質向上を図ることができる。
　また、本実施の形態では、第１チップ２１と第２チップ２２とを物理的に離して配置しているため、第１チップ２１と第２チップ２２との間に、別の電子部品を実装することができ、部品の配置も効率的に行うことができる。また、第１チップ２１と第２チップ２２との間に配置する電子部品として、発熱量が少ない受動部品を選択することによって、第１チップ２１に対する熱の影響も低減することができる。
　また、従来のチップを貼り合わせる構成の場合には、第１チップの大きさに対応させて第２チップの大きさを調整する必要があったが、本実施の形態では、第１チップ２１と第２チップ２２とを貼り合わせる必要はないため、従来の構成と比較して、第２チップの大きさを自由に設定でき、バッファ２７の設計の自由度を確保することができる。
　また、従来のチップを貼り合わせる構成の場合においては、電気的導通を確保するために貼り合わせ工程でＳｉチップの表側と裏側とを完全に貫通するビア（ＴＳＶ：Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）を形成する必要があった。これに対し、本実施の形態にかかる撮像モジュール４０では、積層基板４６の全基板を貫通せずとも、接続対象の基板同士を接続できれば電気的導通は確保できるため、積層基板４６の全基板を完全に貫通するビアの形成が必須ではなく、従来と比較して、製造工程も簡易化することができる。
（変形例）
　本実施の形態は、図１２に示す撮像モジュール４０１Ａのように、第１チップ２１の受光面２１ａに、ガラスリッド４９ではなくプリズム１４９を経由して、外部からの光が入射する構成にも適用できる。特許請求の範囲における第１の基板である積層基板１４６および第２の基板である可撓性の基板１４５は、いずれも、第１チップ２１の受光面２１ａと平行となるように延伸する。積層基板１４６の第１の面１４６Ｓの基端側には、第１チップ２１から所定の距離だけ離間した状態で第２チップ２２が実装される。基板１４５の裏側の面１４５Ｂは、先端において、第１チップ２１の受光面２１ａが形成された面の基端に、バンプ１７４ａを介して接続されるとともに、基端側において、積層基板１４６の第２の面１４６Ｂと接続する。積層基板１４６の第２の面１４６Ｂは、第１の面１４６Ｓの裏面である。撮像モジュール４０１Ａにおいても、実施の形態における撮像モジュール４０と同様に、第１チップ２１から出力された信号は、基板４５を介して積層基板１４６の第２の面１４６Ｂに伝わった後、積層基板１４６内部のビアや配線パターンを経由して、第１の面１４６Ｓに到達するため、配線を引き回すことによって、第１チップ２１と第２チップ２２とを、物理的にも熱伝導的にも十分に離間させている。
　また、基板１４５は、図１２に示す撮像モジュール４０１Ａのように、必ずしも同一面上で積層基板１４６と第１チップ２１との双方に接続する必要はなく、図１３に示す撮像モジュール４０１Ｂのように、第１チップ２１と接続する面１４５Ｂの反対側の面１４５Ｓで積層基板１４６の第２の面１４６Ｂと接続してもよい。また、図１４の撮像モジュール４０１Ｃおよび図１５の撮像モジュール４０１Ｄのように、基板１４５は、面１４５Ｂではなく、面１４５Ｓの先端において、第１チップ２１の裏面２１ｂの基端と接続する構成であってもよい。
　また、図１６の撮像モジュール４０２Ａのように、可撓性の基板２４５の先端をさらに延伸させて、第１チップ２１の裏面２１ｂから第１チップ２１の側面まで回り込ませるように、延伸させた基板２４５の先端を折り返してもよい。この場合、基板２４５の面２４５Ｓにおける折り返し部分の先端と、第１チップ２１の受光面２１ａ形成面の端部とを、バンプ１７４ａで接続する。そして、基板２４５は、面２４５Ｓの反対側の面２４５Ｂにおいて、積層基板１４６の第２の面１４６Ｂと接続する。もちろん、基板２４５は、図１７に示す撮像モジュール４０２Ｂのように、第１チップ２１に接続する面２４５Ｓと、積層基板１４６の第２の面１４６Ｂとが接続してもよい。また、撮像モジュール４０２Ａ，４０２Ｂのように基板先端を折り返して第１チップ２１の受光面２１ａ形成面と接続させる構成とせずとも、図１８の撮像モジュール４０２Ｃおよび図１９の撮像モジュール４０２Ｄのように、第１チップ２１の裏面２１ｂ先端部と、基板１４５の面１４５Ｓの先端部とを接続させてもよい。
　また、本実施の形態は、図２０の撮像モジュール４０３Ａのように、第２の基板である可撓性の基板３４５が、光軸に対して傾斜するように配置する構成にも適用できる。基板３４５は、面３４５Ｓの先端において、第１チップ２１の受光面２１ａ形成面の端部に接続する。この場合、第１チップ２１を光軸方向に投影した投影領域内に配置するように、基板３４５は屈曲しており、面３４５Ｓにおける屈曲部よりも基端側で積層基板１４６の第２の面１４６Ｂに接続する。もちろん、基板３４５は、図２１に示す撮像モジュール４０３Ｂのように、面３４５Ｓの反対側の面３４５Ｂにおいて、積層基板１４６の第２の面１４６Ｂと接続してもよい。また、図２２の撮像モジュール４０３Ｃおよび図２３の撮像モジュール４０３Ｄのように、基板３４５は、面３４５Ｓと反対側の面３４５Ｂの先端において、第１チップ２１の裏面２１ｂ基端に接続する構成であってもよい。また、第１チップ２１の端部の片側のみに１枚の基板３４５先端が接続される撮像モジュール４０３Ａ，４０３Ｂの構成に限らず、図２４の撮像モジュール４０４Ａおよび図２５の撮像モジュール４０４Ｂのように、第１チップ２１のもう一方の端部にも、別の可撓性の基板４４５の先端が接続された構成であってもよい。この基板４４５も、基板３４５と同様に、第１チップ２１を光軸方向に投影した投影領域内に配置するように屈曲する。撮像モジュール４０３Ｃおよび撮像モジュール４０３Ｄに対しても同様に、図２６の撮像モジュール４０４Ｃおよび図２７の撮像モジュール４０４Ｄのように、第１チップ２１のもう一方の端部に、別の基板４４５先端を接続した構成を適用することができる。なお、図１６～図２７では、受光面２１ａにガラスリッド４９を配置した場合を例に説明したが、もちろんプリズム１４９を配置してもよい。
　また、実施の形態では、第２チップ２２を実装する第１の基板として、複数の硬質基板が積層された積層基板４６，１４６を例に説明したが、第１の基板は、第２チップ２２を第１チップ２１から所定の距離だけ離間して当該撮像モジュールの長手方向の基端側に実装できる面を有していれば足りるため、必ずしも積層基板４６，１４６である必要はない。たとえば、図２８に示す撮像モジュール４０５Ａのように、積層基板４６，１４６を削除した構成としてもよい。この場合には、第１チップ２１の受光面２１ａと平行に延伸する基板５４５の面５４５Ｓにおける、当該撮像モジュール４０５Ａの長手方向の基端側であって、第１チップ２１から所定の距離だけ離れた位置に、第２チップ２２が実装される。基板５４５は、第２チップ２２が実装された面５４５Ｓの反対側の先端において、第１チップ２１の受光面２１ａの形成面の基端部に接続する。そして、この場合には、面５４５Ｂに、信号ケーブル接続用の接続ランド５８を形成することによって、配線長さを長く確保し、熱の拡散および放出を図ればよい。なお、第１チップ２１の受光面２１ａには、プリズム１４９を介して外部からの光が入射する。
　１　内視鏡装置
　２　内視鏡
　３　ユニバーサルコード
　３Ａ　先端部
　３Ｂ　湾曲部
　３Ｃ　可撓管部
　４　操作部
　４ａ　処置具挿入口
　５　コネクタ部
　６　プロセッサ
　７　表示装置
　８　光源装置
　２０　撮像装置
　２１　第１チップ
　２１ａ　受光面
　２２　第２チップ
　２３　受光部
　２４　読み出し部
　２５　タイミング生成部
　２７　バッファ
　２８　同期信号検出部
　３０　挿入部
　３１　出力部
　３６　撮像ユニット
　４０，４０１Ａ～４０４Ｄ，４０２Ａ～４０２Ｄ，４０３Ａ～４０３Ｄ，４０４Ａ～４０４Ｄ，４０５Ａ　撮像モジュール
　４１　先端部本体
　４１ａ　接着剤
　４２　被覆管
　４３　レンズユニット
　４３ａ－１～４３ａ－４　対物レンズ
　４３ｂ　レンズホルダ
　４５，１４５，２４５，３４５，４４５，５４５　基板
　４６，１４６　積層基板
　４６Ｓ，１４６Ｓ　第１の面
　４６Ｂ，１４６Ｂ　第２の面
　４６Ｇ　硬質基板
　４７　電気ケーブル束
　４８，４８１，４８２　信号ケーブル
　４９　ガラスリッド
　５１　ＡＦＥ部
　５２　撮像信号処理部
　５３　駆動信号生成部
　５５～５７　電子部品
　５８　接続ランド
　５９ａ　レジスト層
　６１　電源部
　６２　画像信号処理部
　６３　クロック生成部
　７０　熱収縮チューブ
　７１　接着樹脂
　７２　補強部材
　７３　固体撮像素子ホルダ
　７４ａ　インナーリード
　７４ｂ，７４ｄ　接着層
　７４ｃ　封止部材
　７６Ｐ　グラウンドパターン
　８１　湾曲管
　８２　湾曲ワイヤ
　１４９　プリズム
　１７４ａ　バンプ
　２４１　垂直走査部
　２４２　電流源
　２４３　ノイズ除去部
　２４４　水平走査部
　２４６　基準電圧生成部
　５８１ｓ～５８５ｓ，５８１ｂ，５８２ｂ　接続ランド
　７５１Ｐ，７５２Ｐ，７５４Ｐ，７５５Ｐ，７５７Ｐ，７６１Ｐ　パターン
　７５３Ｖ，７５６Ｖ，７５８Ｖ，７６２Ｖ　ビア

Claims (7)

  1. 　受光量に応じた撮像信号を出力する撮像モジュールであって、
    　受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置される受光部、および、前記撮像信号を読み出すために前記複数の画素から選択対象の画素を選択する読み出し部を少なくとも有する第１チップと、伝送バッファを少なくとも有する第２チップとを備えたＣＭＯＳ撮像素子と、
    　前記第２チップを前記第１チップから所定の距離だけ離間して当該撮像モジュールの長手方向の前記第１チップよりも基端側に実装する第１の面を有する第１の基板と、
    　を備えたことを特徴とする撮像モジュール。
  2. 　前記第１の基板は、前記第１チップと前記第２チップとの間に他の電子部品が実装されることを特徴とする請求項１に記載の撮像モジュール。
  3. 　前記第１チップと前記第１の基板とを電気的に接続する第１のパターンを有する可撓性の第２の基板をさらに備え、
    　前記第２の基板は、前記第１の基板における前記第１の面の裏面である第２の面において、前記第１の基板と接続し、
    　前記第１の基板は、前記第１の面と平行である複数の硬質基板が積層されることによって形成され、
    　前記第１の基板は、前記複数の硬質基板のうちの一つの硬質基板に形成されるとともに前記第１のパターンに接続する第２のパターンと、前記第２のパターンが形成される硬質基板とは積層方向において異なる硬質基板に形成された前記第２チップに接続する第３のパターンと、前記積層方向に貫通し前記第２のパターンと前記第３のパターンとを接続する第４のパターンとを有することを特徴とする請求項１に記載の撮像モジュール。
  4. 　前記第１の基板は、前記第１の面または前記第２の面の表面であって当該撮像モジュールの長手方向の前記第２チップよりも基端側に、前記第１チップまたは前記第２チップに電気的に接続する信号ケーブルが接続される接続ランドが設けられることを特徴とする請求項２に記載の撮像モジュール。
  5. 　前記第１の基板は、前記第２のパターンが形成された硬質基板と前記第３のパターンが形成された硬質基板との間にグラウンドパターンが形成された硬質基板が設けられることを特徴とする請求項３に記載の撮像モジュール。
  6. 　撮像モジュールと、前記撮像モジュールに電気的に接続する信号ケーブルとを備えた撮像ユニットであって、
    　前記撮像モジュールは、
    　受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置される受光部、および、前記撮像信号を読み出すために前記複数の画素から選択対象の画素を選択する読み出し部を少なくとも有する第１チップと、伝送バッファを少なくとも有する第２チップとを備えたＣＭＯＳ撮像素子と、
    　前記第２チップを前記第１チップから所定の距離だけ離間して前記撮像モジュールの長手方向の前記第１チップよりも基端側に実装する第１の面を有する第１の基板と、
    　を備え、
    　前記信号ケーブルは、前記第１チップおよび前記第２チップに電気的に接続することを特徴とする撮像ユニット。
  7. 　撮像モジュールと、前記撮像モジュールに電気的に接続する信号ケーブルとを有する撮像ユニットが先端に設けられた挿入部を有する内視鏡装置であって、
    　前記撮像モジュールは、
    　受光量に応じた撮像信号を生成して出力する複数の画素が二次元マトリクス状に配置される受光部、および、前記撮像信号を読み出すために前記複数の画素から選択対象の画素を選択する読み出し部を少なくとも有する第１チップと、伝送バッファを少なくとも有する第２チップとを備えたＣＭＯＳ撮像素子と、
    　前記第２チップを前記第１チップから所定の距離だけ離間して前記撮像モジュールの長手方向の前記第１チップよりも基端側に実装する第１の面を有する第１の基板と、
    　を備え、
    　前記信号ケーブルは、前記第１チップおよび前記第２チップに電気的に接続することを特徴とする内視鏡装置。
PCT/JP2014/061380 2013-07-29 2014-04-23 撮像モジュール、撮像ユニットおよび内視鏡装置 WO2015015849A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-156867 2013-07-29
JP2013156867 2013-07-29

Publications (1)

Publication Number Publication Date
WO2015015849A1 true WO2015015849A1 (ja) 2015-02-05

Family

ID=52431398

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/061380 WO2015015849A1 (ja) 2013-07-29 2014-04-23 撮像モジュール、撮像ユニットおよび内視鏡装置

Country Status (1)

Country Link
WO (1) WO2015015849A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203828A1 (ja) * 2015-06-19 2016-12-22 オリンパス株式会社 撮像ユニットおよび内視鏡
CN106791319A (zh) * 2016-12-30 2017-05-31 广州华友明康光电科技有限公司 一种高清医疗摄像头模组

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002159439A (ja) * 2000-11-28 2002-06-04 Olympus Optical Co Ltd 内視鏡
JP2003209751A (ja) * 2002-01-16 2003-07-25 Olympus Optical Co Ltd 固体撮像装置
JP2005334509A (ja) * 2004-05-31 2005-12-08 Pentax Corp 電子内視鏡の先端部の組立方法
JP2010274027A (ja) * 2009-06-01 2010-12-09 Hoya Corp 内視鏡用放熱装置
JP2012085923A (ja) * 2010-10-21 2012-05-10 Hoya Corp 内視鏡用基板
JP2013027418A (ja) * 2011-07-26 2013-02-07 Fujifilm Corp 電子内視鏡装置及び電子内視鏡システム
JP2013034546A (ja) * 2011-08-04 2013-02-21 Olympus Corp 内視鏡

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002159439A (ja) * 2000-11-28 2002-06-04 Olympus Optical Co Ltd 内視鏡
JP2003209751A (ja) * 2002-01-16 2003-07-25 Olympus Optical Co Ltd 固体撮像装置
JP2005334509A (ja) * 2004-05-31 2005-12-08 Pentax Corp 電子内視鏡の先端部の組立方法
JP2010274027A (ja) * 2009-06-01 2010-12-09 Hoya Corp 内視鏡用放熱装置
JP2012085923A (ja) * 2010-10-21 2012-05-10 Hoya Corp 内視鏡用基板
JP2013027418A (ja) * 2011-07-26 2013-02-07 Fujifilm Corp 電子内視鏡装置及び電子内視鏡システム
JP2013034546A (ja) * 2011-08-04 2013-02-21 Olympus Corp 内視鏡

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203828A1 (ja) * 2015-06-19 2016-12-22 オリンパス株式会社 撮像ユニットおよび内視鏡
JP6165392B2 (ja) * 2015-06-19 2017-07-19 オリンパス株式会社 撮像ユニットおよび内視鏡
JPWO2016203828A1 (ja) * 2015-06-19 2017-09-14 オリンパス株式会社 撮像ユニットおよび内視鏡
CN106791319A (zh) * 2016-12-30 2017-05-31 广州华友明康光电科技有限公司 一种高清医疗摄像头模组

Similar Documents

Publication Publication Date Title
US10281710B2 (en) Imaging module and endoscope apparatus each having a flexible substrate divided into different regions where a chip having a transmission buffer and a drive signal cable are connected to the different regions
US10966594B2 (en) Imaging device, endoscope, and method of manufacturing imaging device
EP3050491B1 (en) Endoscope device
JP6205110B2 (ja) 撮像モジュール
JP6100446B2 (ja) 撮像ユニット、内視鏡、および撮像ユニットの製造方法
WO2014171482A1 (ja) 撮像装置および電子内視鏡
CN107529964A (zh) 摄像装置和内窥镜系统
US10617285B2 (en) Imaging module with multi-layer substrate and endoscope apparatus
US20180049627A1 (en) Imaging unit and endoscope
US20200049972A1 (en) Image pickup module, fabrication method for image pickup module, and endoscope
JP2017113077A (ja) 内視鏡装置
JP2009181976A (ja) 固体撮像装置および撮像装置
WO2015015849A1 (ja) 撮像モジュール、撮像ユニットおよび内視鏡装置
US20180325364A1 (en) Image pickup apparatus and endoscope
WO2017094322A1 (ja) 撮像素子、内視鏡および内視鏡システム
JP6537508B2 (ja) ケーブル接続構造および内視鏡装置
JP6099541B2 (ja) 内視鏡及び内視鏡の製造方法
US20180310813A1 (en) Imageing unit and endoscope
WO2014208206A1 (ja) 撮像ユニットおよび内視鏡装置
JP6324516B2 (ja) 撮像素子
WO2017072861A1 (ja) 撮像装置および内視鏡
JP6321917B2 (ja) 撮像装置および電子内視鏡
JP6209288B2 (ja) 撮像装置の小型化
WO2017115441A1 (ja) 実装構造体、撮像装置および内視鏡

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14832393

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 14832393

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 14832393

Country of ref document: EP

Kind code of ref document: A1