WO2015008697A1 - 表示パネル及び表示装置 - Google Patents

表示パネル及び表示装置 Download PDF

Info

Publication number
WO2015008697A1
WO2015008697A1 PCT/JP2014/068495 JP2014068495W WO2015008697A1 WO 2015008697 A1 WO2015008697 A1 WO 2015008697A1 JP 2014068495 W JP2014068495 W JP 2014068495W WO 2015008697 A1 WO2015008697 A1 WO 2015008697A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
meandering
signal
display
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/068495
Other languages
English (en)
French (fr)
Inventor
達也 手塚
英俊 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Priority to JP2015527277A priority Critical patent/JP6105729B2/ja
Priority to US14/905,488 priority patent/US9853062B2/en
Publication of WO2015008697A1 publication Critical patent/WO2015008697A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Definitions

  • the present invention relates to a display panel and a display device that realize a narrow frame.
  • Liquid crystal display devices are widely used for computer displays, television receivers, information displays for displaying various information, and the like.
  • a thin film transistor (TFT) provided for each pixel functions as a switching element, and a signal voltage (grayscale voltage) is applied to the pixel electrode during a period in which the switching element is on.
  • TFT thin film transistor
  • a signal voltage grayscale voltage
  • a liquid crystal display panel included in a liquid crystal display device includes two light-transmitting substrates made of glass thin plates and liquid crystal sealed between these substrates.
  • One substrate (TFT side glass substrate) is provided with a pixel electrode and a TFT for each pixel, and the other substrate (CF side glass substrate) is provided with a color filter facing the pixel electrode and a common electrode common to each pixel ( Counter electrode).
  • a plurality of gate lines extending in the horizontal direction and a plurality of source lines extending in the vertical direction are formed on the TFT side glass substrate.
  • Each rectangular area defined by the gate wiring and the source wiring is a pixel area.
  • a TFT as a switching element and a pixel electrode are formed in each pixel region.
  • the liquid crystal display panel includes a gate driver connected to the gate wiring and a source driver connected to the source wiring in order to control image display in each pixel.
  • the source driver outputs display data to each source wiring at a timing synchronized with the data clock signal within one horizontal synchronization period.
  • the gate driver sequentially outputs scanning signals to the gate wiring at a timing synchronized with the gate clock signal within one vertical synchronization period.
  • the TFT of the pixel connected to the gate wiring supplied with the scanning signal is turned on, and the display data supplied to the source wiring is written to the pixel electrode. Thereby, the direction of the liquid crystal molecules in the pixel changes, and the light transmittance of the pixel changes accordingly. Display data is written to each pixel within one vertical synchronization period, and a desired image is displayed on the liquid crystal display panel.
  • Various display panels including the liquid crystal display panel as described above are provided with a number of signal wirings for transmitting display signals to be supplied to the display elements and control signals for driving the display elements.
  • the display panel is provided with a plurality of signal input portions to which display signals and control signals are input at the peripheral portion of the display panel, and the display signal input to the signal input portion through the lead wiring connecting the signal input portion and the signal wiring.
  • the control signal is supplied to each signal wiring.
  • the lead wire connected to the signal wire close to the signal input unit has a short wiring length and is connected to the signal wire separated from the signal input unit. Since the length of the lead wire becomes long, the resistance value varies between the lead wires connected to the signal wire. As a result, even when a display signal or a control signal of the same magnitude is supplied from the signal input unit, the magnitude of the signal supplied to the display element differs depending on the length of the outgoing wiring to be transmitted. Therefore, it becomes a factor that causes luminance unevenness and the like.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide a display panel and a display device capable of suppressing variations in resistance value between lead-out wirings even in a narrow frame display panel.
  • the display panel of the present application includes a plurality of display elements arranged in a matrix, a signal input unit to which signals to be supplied to the plurality of display elements are input, and a plurality of the plurality of display elements connected to the signal input unit
  • the signal wiring includes a lead wiring portion having a wiring spacing near the signal input portion and a wiring spacing near the display element, and the wiring is provided on at least a part of the signal wiring in the lead wiring portion.
  • the signal wiring includes a meandering wiring section near the signal input section, and at least one meandering wiring section having a larger amplitude of the meandering wiring than the meandering wiring section. The amplitude of the meandering wiring in the at least one meandering wiring part is determined in accordance with the wider wiring interval in the lead-out wiring part.
  • the display panel of the present application is characterized in that the pitch of the meandering wiring in the meandering wiring near the signal input part is wider than the pitch of the meandering wiring in the at least one meandering wiring.
  • the display panel of the present application is characterized in that the meandering wiring portion is provided so that a difference in resistance value between the plurality of signal wirings is a value within a predetermined range.
  • the display panel of the present application includes a repair wiring arranged so as to intersect at least two positions with the signal wiring in the meandering wiring section, and an insulating layer provided between the signal wiring and the repair wiring.
  • the display device of the present application includes the above-described display panel and a drive unit that drives a plurality of display elements included in the display panel.
  • the lead wiring is provided by dividing the meandering wiring portion near the signal input portion and the subsequent meandering wiring portion, the latter meandering wiring portion should be arranged in a relatively wide area. Can do. As a result, it is easy to adjust the amount of meandering in the latter meandering wiring section, and even in a narrow frame display panel, the difference in resistance value between the lead-out wirings can be kept within a predetermined range.
  • the repair wiring that intersects at least two places with respect to the wiring of the meandering wiring portion to be repaired since the intersection between the repair target wiring and the repair wiring can be visually recognized. Is easy and repair efficiency is improved.
  • FIG. 3 is a schematic diagram showing a layout of a lead-out wiring part in the first embodiment. It is a schematic diagram which shows the layout of the lead-out wiring part in a reference example. It is a schematic diagram which shows the structure of the drive system of a liquid crystal display device. It is a schematic diagram explaining the structure of a lead-out wiring part.
  • FIG. 10 is a schematic diagram illustrating a configuration of a repair wiring in the third embodiment.
  • FIG. FIG. 10 is a cross-sectional view taken along line XX in FIG. 9. It is a schematic diagram explaining the repair method of a disconnection.
  • FIG. 12 is a cross-sectional view taken along line XII-XII in FIG. 11.
  • FIG. 1 is a schematic view of a liquid crystal display panel according to the present embodiment.
  • the liquid crystal display panel 1 according to the present embodiment includes a TFT side glass substrate 110 (TFT: Thin-Film transistor), a liquid crystal layer 120 (see FIG. 10), and a CF side glass substrate 130 (CF: Color Filter). .
  • TFT Thin-Film transistor
  • CF CF side glass substrate 130
  • the TFT side glass substrate 110 is a rectangular substrate having translucency, and has a slightly larger area than the CF side glass substrate 130. On one surface of the TFT side glass substrate 110, for example, pixel electrodes and TFTs corresponding to a plurality of display pixels arranged in a matrix are formed. Further, signal input portions 40, 40,... For inputting display signals (or scanning signals) to be supplied to the display pixels are provided at the peripheral portion of the TFT side glass substrate 110. A wiring layer including signal wiring such as a gate wiring 21 and a source wiring 31 (see FIG. 2) is provided.
  • a display signal to be supplied to each display pixel is input to the signal input units 40, 40,... Arranged along the upper side of the liquid crystal display panel 1.
  • Each signal input section 40 is provided with a lead wiring section 50, and a display signal is supplied to the appropriate number (for example, 720) of source wirings 31 through the lead wiring section 50.
  • a scanning signal for selecting a display pixel to be supplied with a display signal is input to the signal input units 40, 40,... Arranged along the left side or the right side of the liquid crystal display panel 1.
  • Each signal input section 40 is provided with an extraction wiring section 50, and a scanning signal is supplied to an appropriate number (for example, 360) of gate wirings 21 through the extraction wiring section 50.
  • the CF side glass substrate 130 is a rectangular substrate having translucency, and is provided to face one surface of the TFT side glass substrate 110.
  • a counter electrode 131 (see FIG. 10) is provided on the surface of the CF side glass substrate 130 facing the TFT side glass substrate 110, and the display area is divided into a grid pattern corresponding to each display pixel.
  • a light shielding layer 150 including a matrix 151 and a frame portion 152 that shields the area around the display area is provided.
  • the TFT side glass substrate 110 and the CF side glass substrate 130 are bonded together with a sealing material (not shown) in a state where a gap is provided between both substrates, and the liquid crystal layer 120 is sealed by enclosing a liquid crystal substance in the gap. Forming.
  • FIG. 2 is a schematic diagram for explaining the configuration of the lead-out wiring section 50.
  • the lead wiring unit 50 wiring is drawn from a narrow region on the signal input unit 40 side to a wide region on the display region side. For this reason, the linear distance from the signal input section 40 to the signal wiring (gate wiring 21 or source wiring 31) is relatively short near the center of the lead wiring section 50, and the signal input is near the end of the lead wiring section 50. The linear distance from the portion 40 to the signal wiring is relatively long. Such a feature becomes more prominent as the picture frame narrows.
  • the lead wiring is a straight line having the same line width, the resistance value of the lead wiring is small near the center and large near the end. As a result, even when a display signal or a scanning signal having the same size is supplied from the signal input unit 40, the magnitude of the signal supplied to each signal wiring varies depending on the wiring length of the extracted lead wiring. When an image is displayed in the display area based on such a signal, uneven brightness appears in the display image.
  • the meandering wiring section 52 in which the wiring is meandered in a part of the leading wiring so that the difference in resistance value between the leading wirings is within a predetermined range (for example, within 10 ⁇ ). 54 is provided. That is, in the vicinity of the center of the lead wiring part 50, the meandering amount in the meandering wiring parts 52, 54 is increased to increase the wiring length, and the meandering amount is decreased from the vicinity of the center toward the end part to adjust the wiring length. By making the lengths of the lead wires substantially the same, the resistance value difference between the lead wires is configured to fall within a predetermined range.
  • the previous meandering wiring section 52 is provided near the signal input section 40 and is connected to the signal input section 40 via the straight wiring 51. Further, the latter meandering wiring portion 54 is provided closer to the display region, and one end side of the meandering wiring portion 54 is connected to the preceding meandering wiring portion 52 via the straight wiring 53 and the other end side is within the display region. It is connected to the signal wiring (gate wiring 21 or source wiring 31) to be arranged.
  • the latter meandering wiring part 54 has a relatively wide area. Can be arranged. As a result, it is easy to adjust the amount of meandering in the latter meandering wiring portion 54, and even in the narrow frame liquid crystal display panel 1, the difference in resistance value between the lead-out wirings can be kept within a predetermined range. .
  • FIG. 3 is a schematic diagram showing an example of the serpentine wiring part 52 in the preceding stage
  • FIG. 4 is a schematic diagram showing an example of the serpentine wiring part 54 in the subsequent stage.
  • the preceding meandering wiring section 52 is connected to the signal input section 40 through the straight wiring 51.
  • the meandering wiring section 52 includes a cross wiring 521 provided in a direction crossing the gate wiring 21 (or source wiring 31) and a parallel wiring provided in a direction substantially parallel to the gate wiring 21 (or source wiring 31). 522.
  • the meandering wiring section 52 is formed by alternately connecting the cross wiring 521 and the parallel wiring 522.
  • the configuration of the latter meandering wiring portion 54 is exactly the same. That is, the meandering wiring portion 54 is provided, for example, in a direction substantially parallel to the gate wiring 21 (or the source wiring 31) and the intersection wiring 541 provided in a direction intersecting the gate wiring 21 (or the source wiring 31).
  • the parallel wiring 542 is included, and the cross wiring 541 and the parallel wiring 542 are alternately connected.
  • the meandering wiring portion 52 (54) is connected to the cross wiring 521 (541) and the gate wiring 21 (or source wiring 31) that intersect the gate wiring 21 (or source wiring 31), respectively.
  • the configuration includes the parallel wirings 522 (542) that are substantially parallel
  • the shape of the wirings in the meandering wiring part 52 (54) is not limited to that shown in FIG.
  • the cross wiring 521 (541) and the parallel wiring 522 (542) are not necessarily orthogonal to each other, and may be connected at a predetermined angle.
  • a meandering wiring is formed by combining a cross wiring 521 (541) and a curved wiring having a certain curvature. There may be.
  • the wiring length of the cross wiring 521 in the preceding meandering wiring section 52 is defined as the amplitude W1 of the meandering wiring
  • the wiring length of the parallel wiring 522 is defined as the pitch P1 of the meandering wiring
  • the wiring length of the cross wiring 541 in the latter meandering wiring portion 54 is defined as the amplitude W2 of the meandering wiring
  • the wiring length of the parallel wiring 542 is defined as the pitch P2 of the meandering wiring.
  • the first embodiment is characterized in that the amplitude W2 of the meandering wiring in the subsequent meandering wiring portion 54 is made larger than the amplitude W1 in the meandering wiring portion 52 in the preceding stage by matching the interval between the leading wirings on the wide side. One of them.
  • FIG. 5 is a schematic diagram showing the layout of the lead-out wiring section 50 in the first embodiment
  • FIG. 6 is a schematic diagram showing the layout of the lead-out wiring section 50 in the reference example.
  • the amplitude W2 of the serpentine wiring in the subsequent serpentine wiring portion 54 is made larger than the amplitude W1 in the previous serpentine wiring portion 52 in accordance with the interval between the wide-side extraction wirings.
  • the distance H from the signal input section 40 to the display area can be shortened.
  • the amplitude of the meandering wiring in the meandering wiring part must be reduced in accordance with the narrow pitch on the signal input part 40 side, so the distance H ′ from the signal input part 40 to the display area. It is necessary to earn the wiring length by lengthening.
  • H ′ 4.40 mm
  • the frame portion is wider than that of the present application.
  • FIG. 7 is a schematic diagram showing the configuration of the drive system of the liquid crystal display device.
  • the display device according to the present embodiment is, for example, a liquid crystal display device including a liquid crystal display panel 1, a gate driver 2, a source driver 3, a power supply circuit 4, an image memory 5, a control circuit 6, and the like.
  • the liquid crystal display panel 1 includes a plurality of display elements 10, 10, 10,... Arranged in a matrix. Adjacent display elements are shielded from light by the black matrix 151, and each display element 10 is partitioned to function as a display pixel.
  • Each display element 10 of the liquid crystal display panel 1 includes a pixel electrode provided on the TFT side glass substrate 110, a counter electrode 131 provided on the CF side glass substrate 130, and a liquid crystal layer sealed between the pixel electrode and the counter electrode 131. 120 (see FIG. 10).
  • the control circuit 6 adjusts the light transmittance of the liquid crystal layer 120 in each display element 10 by controlling the magnitude of the voltage applied to each display element 10 through the gate driver 2 and the source driver 3, and each display pixel. The display brightness at is determined.
  • the control circuit 6 controls a voltage applied to the liquid crystal layer 120 in each display element 10 based on a synchronization signal input from the outside, a memory control signal, a power supply control signal, a source driver control signal, and a gate driver control A signal is generated, and the generated control signals are output to the image memory 5, the power supply circuit 4, the source driver 3, and the gate driver 2, respectively.
  • the image memory 5 temporarily stores the input display data, and outputs pixel data to be displayed on the liquid crystal display panel 1 to the source driver 3 in synchronization with the memory control signal input from the control circuit 6. Note that the image memory 5 may be built in the control circuit 6 and output image data to the source driver 3 through internal processing of the control circuit 6.
  • the synchronization signal and display data that are input include the LCD signal output from the CPU or LCD control IC mounted on the mobile phone, portable game machine, etc., and the CRT output signal of the personal computer (PC) as A / D.
  • the converted signal and the signal obtained by the control circuit 6 directly controlling the video RAM mounted on the PC or the like are included.
  • the power supply circuit 4 generates a drive voltage for the gate driver 2 and a drive voltage for the source driver 3 in synchronization with the power supply control signal input from the control circuit 6, and outputs them to the gate driver 2 and the source driver 3, respectively. To do.
  • the gate driver 2 sequentially outputs a control voltage for controlling on / off of the switching element provided in the display element in synchronization with the gate driver control signal input from the control circuit 6, and supplies it to the gate wiring 21 which is a scanning line. Apply.
  • the source driver 3 takes in the pixel data output from the image memory 5 in synchronization with the source driver control signal input from the control circuit 6, and sequentially outputs a signal voltage corresponding to the pixel data.
  • the signal voltage output from the source driver 3 is supplied to the display element 10 via the source line 31 that is a signal line when the corresponding switching element is ON.
  • the amplitude W2 of the meandering wiring in the subsequent meandering wiring section 54 can be made relatively large, and in particular, the wiring length can be easily made by adjusting the meandering amount in the following meandering wiring section 54. Can be adjusted. For this reason, in the previous meandering wiring section 52, the pitch P1 in the meandering wiring may be increased to increase the ratio of the area where no wiring is formed in the surface of the TFT side glass substrate 110.
  • FIG. 8 is a schematic diagram for explaining the configuration of the lead-out wiring section 50.
  • the previous meandering wiring section 52 is provided near the signal input section 40 and is connected to the signal input section 40 via the straight wiring 51.
  • the latter meandering wiring portion 54 is provided closer to the display region, and one end side of the meandering wiring portion 54 is connected to the preceding meandering wiring portion 52 via the straight wiring 53 and the other end side is within the display region. It is connected to the signal wiring (gate wiring 21 or source wiring 31) to be arranged.
  • the latter meandering wiring part 54 has a relatively wide area. Can be arranged. As a result, it is easy to adjust the amount of meandering in the latter meandering wiring portion 54, and even in the narrow frame liquid crystal display panel 1, the difference in resistance value between the lead-out wirings can be kept within a predetermined range. .
  • the pitch P1 of the meandering wiring in the preceding meandering wiring portion 52 is made larger than the pitch P2 of the meandering wiring in the subsequent meandering wiring portion 54, and in the region including the preceding meandering wiring portion 52, the wiring The ratio of the region (opening region) where no is formed is increased.
  • a seal region 90 is provided in a region including the meandering wiring portion 52 in the previous stage, UV exposure is performed from the other surface side of the TFT side glass substrate 110, and a liquid crystal is interposed between the TFT side glass substrate 110 and the CF side glass substrate 130.
  • the seal region 90 is provided in a region that does not include the latter meandering wiring portion 54.
  • the meandering wiring pitch P2 in the meandering wiring portion 54 that overlaps the seal region 90 may be increased.
  • Embodiment 3 For the meandering wiring portions 52 and 54 shown in the first embodiment, a repair wiring for repairing the disconnection may be provided.
  • FIG. 9 is a schematic diagram for explaining the configuration of the repair wiring 60 in the third embodiment
  • FIG. 10 is a cross-sectional view taken along the line XX of FIG.
  • the restoration wiring 60 is arranged so as to intersect at least two places with the wiring in the meandering wiring portion 52 in plan view.
  • FIG. 9 shows a configuration in which the repair wiring 60 is provided for the preceding meandering wiring section 52, the repair wiring can be provided for the subsequent meandering wiring section 54 in the same manner. is there.
  • the meander wiring portion 52 (lead wiring) is connected to the gate wiring 21 (or source wiring 31).
  • the liquid crystal display panel 1 includes a TFT side glass substrate 110 in which each pixel 10 is formed in a matrix, a liquid crystal layer 120 formed by enclosing a liquid crystal substance, a color filter, and the like.
  • the CF side glass substrate 130 is provided.
  • the TFT side glass substrate 110 and the CF side glass substrate 130 are, for example, glass substrates.
  • a gate wiring layer 115, a gate insulating layer 114, a source wiring layer 113, and a protective layer 112 are provided on one side of the TFT side glass substrate 110.
  • a gate wiring layer 115, a gate insulating layer 114, a source wiring layer 113, and a protective layer 112 are provided on one side of the TFT side glass substrate 110.
  • a counter electrode 131 is formed on one surface side of the CF side glass substrate 130.
  • the gate insulating layer 114 covers the gate wiring layer 115 constituting the gate wiring 21.
  • the serpentine wiring portion 52 (lead wiring) connected to the gate wiring 21 can be formed in the same process as the process of forming the gate wiring 21 using the same material as the gate wiring 21, for example.
  • the repair wiring 60 can be formed as a wiring in the source wiring layer 113, and, for example, in the same process as the process of forming the source wiring 31 using the same material (for example, Cu / Ti) as the source wiring 31. Can be formed. That is, the source wiring layer 113 including the repair wiring 60 and the gate wiring layer 115 including the wiring of the meandering wiring portion 52 to be repaired are stacked via the gate insulating layer 114.
  • FIG. 11 is a schematic diagram for explaining a disconnection repairing method
  • FIG. 12 is a cross-sectional view taken along line XII-XII in FIG.
  • produces in one location on the wiring in the meandering wiring part 52 is demonstrated.
  • the disconnection portion 70 is generated in the second cross wiring 521 from the signal input unit 40 side.
  • the intersection 61 between the second intersection wiring 521 and the repair wiring 60 from the signal input section 40 side, and the intersection 62 between the third intersection wiring 521 and the repair wiring 60 from the signal input section 40 side are formed.
  • a detour path can be provided between the second cross wiring 521 and the third cross wiring 521.
  • the second cross wiring 521 from the signal input unit 40 side and the repair line 70 are repaired using a camera or the like.
  • a part of the repairing wiring 60 is melted.
  • a conducting part 61 a is provided in which the conductor 60 and the crossing wiring 521 in the lower layer are conducted at the intersecting part 61.
  • a third cross wiring 521 from the signal input section 40 side and a cross section 62 between the repair wiring 60 are visually recognized, and laser light is emitted from the other surface side of the TFT side glass substrate 110 with respect to the cross section 62. Irradiation is performed to melt a part of the repair wiring 60, thereby providing a conduction portion 62 a that makes the repair wiring 60 and the cross wiring 521 in the lower layer conductive at the intersection 62. As a result, a detour path passing through the two intersections 61 and 62 and the repair wiring 60 is formed, and the disconnection can be repaired.
  • the repair wiring 60 that intersects at least two places with respect to the wiring (drawer wiring) of the meander wiring portion 52 to be repaired is provided. It is easy to visually recognize the intersections 61 and 62 with 60, and the repair efficiency is improved.
  • the disconnection can be repaired by performing melt correction using these intersections (intersections 61, 62, etc.). Become.
  • the configuration in which the two meandering wiring portions 52 and 54 are provided has been described.
  • a configuration in which three or more meandering wiring portions are provided for one lead-out wiring may be used.
  • the amplitude of the meandering wiring may be increased in one or a plurality of meandering wiring parts other than the meandering wiring part 52 closest to the signal input part 40.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

　狭額縁化を実現する表示パネル及び表示装置の提供。　マトリクス状に配置した複数の表示素子、複数の表示素子へ供給すべき信号が入力される信号入力部、及び複数の表示素子と前記信号入力部とを接続した複数の信号配線を備え、信号配線は、信号入力部寄りの配線間隔と表示素子寄りの配線間隔とが異なる引出し配線部を含み、引出し配線部における少なくとも一部の信号配線に、配線を蛇行させた蛇行配線部を複数設けてある表示パネルにおいて、信号配線は、信号入力部寄りの蛇行配線部と、蛇行配線部よりも蛇行配線の振幅が大きい少なくとも１つの蛇行配線部とを備え、この蛇行配線部における蛇行配線の振幅を、引出し配線部における広い方の配線間隔に合わせて定めている。

Description

表示パネル及び表示装置
　本発明は、狭額縁化を実現する表示パネル及び表示装置に関する。
　液晶表示装置は、コンピュータのディスプレイ、テレビジョン受像機、及び各種の情報を表示する情報ディスプレイ等に広く利用されている。例えば、アクティブマトリクス型の液晶表示装置では、画素毎に設けた薄膜トランジスタ（ＴＦＴ）をスイッチング素子として機能させ、スイッチング素子がオンである期間に画素電極に対して信号電圧（階調電圧）を印加することで各画素での光透過率を制御する構成としており、画素間のクロストークがなく、高精細で多階調表示が可能である。
　一般的に、液晶表示装置が備える液晶表示パネルは、ガラス薄板からなる２枚の透光性基板と、これらの基板間に封入された液晶とにより構成されている。一方の基板（ＴＦＴ側ガラス基板）には画素毎に画素電極及びＴＦＴ等が形成され、他方の基板（ＣＦ側ガラス基板）には画素電極に対向するカラーフィルタと、各画素共通のコモン電極（対向電極）とが形成される。
　ＴＦＴ側ガラス基板には、水平方向に延びる複数のゲート配線と、垂直方向に延びる複数のソース配線とが形成されている。これらのゲート配線とソース配線とにより区画される矩形の領域がそれぞれ画素領域である。各画素領域にはスイッチング素子であるＴＦＴと画素電極とが形成されている。また、液晶表示パネルは、各画素における画像表示を制御するために、ゲート配線に接続されたゲートドライバ、及びソース配線に接続されたソースドライバを備える。
　ソースドライバは、１水平同期期間内に、データクロック信号に同期したタイミングで各ソース配線に表示データを出力する。一方、ゲートドライバは、１垂直同期期間内に、ゲートクロック信号に同期したタイミングでゲート配線に順次的に走査信号を出力する。走査信号が供給されたゲート配線に接続されている画素のＴＦＴがオンになり、ソース配線に供給された表示データが画素電極に書き込まれる。これにより、画素内の液晶分子の向きが変化し、それに伴って画素の光透過率が変化する。１垂直同期期間内に各画素にそれぞれ表示データが書き込まれて、液晶表示パネルに所望の画像が表示される。
特開平８－７６１３６公報
　前述したような液晶表示パネルを含む各種表示パネルには、表示素子に対して供給すべき表示信号、及び表示素子を駆動するための制御信号を伝送するための多数の信号配線が配置されている。また、表示パネルの周縁部には、表示信号や制御信号が入力される信号入力部が複数設けられ、信号入力部と信号配線とを接続する引出し配線を通じて、信号入力部に入力された表示信号及び制御信号を各信号配線に供給する構成としている。
　引出し配線を介して多数の信号配線を信号入力部に接続する場合、信号入力部に近接した信号配線に接続される引出し配線の配線長は短く、信号入力部から離隔した信号配線に接続される引出し配線の配線長は長くなるため、信号配線に接続される引出し配線間で抵抗値のばらつきが発生する。この結果、信号入力部から同じ大きさの表示信号又は制御信号を供給した場合であっても、表示素子に供給される信号の大きさは、伝送される引出し配線の配線長によって相違するものとなるので、輝度ムラ等を発生させる要因となる。
　従来では、引出し配線間の抵抗値のばらつきを抑えるために、配線長が長くなる引出し配線の線幅を、配線長が短くなる引出し配線の線幅より太くする手法が採用されていた（例えば、特許文献１を参照）。
　ところで、近年の液晶表示装置では、更なる狭額縁化が求められている。狭額縁の液晶表示装置ではパネル周辺部が狭くなるため、引出し配線を配置するスペースが小さくなる。従来の配線幅を太くする手法では、隣接する引出し配線間で接触を避ける必要があるため、狭額縁の表示装置では、十分な配線幅を確保することができず、引出し配線間の抵抗値のばらつきを解消することができないという問題点を有していた。
　本発明は、斯かる事情に鑑みてなされたものであり、狭額縁の表示パネルにおいても引出し配線間の抵抗値のばらつきを抑えることができる表示パネル及び表示装置を提供することを目的とする。
　本願の表示パネルは、マトリクス状に配置した複数の表示素子、該複数の表示素子へ供給すべき信号が入力される信号入力部、及び前記複数の表示素子と前記信号入力部とを接続した複数の信号配線を備え、該信号配線は、前記信号入力部寄りの配線間隔と前記表示素子寄りの配線間隔とが異なる引出し配線部を含み、該引出し配線部における少なくとも一部の信号配線に、配線を蛇行させた蛇行配線部を複数設けてある表示パネルにおいて、前記信号配線は、前記信号入力部寄りの蛇行配線部と、該蛇行配線部よりも蛇行配線の振幅が大きい少なくとも１つの蛇行配線部とを備え、該少なくとも１つの蛇行配線部における蛇行配線の振幅を、前記引出し配線部における広い方の配線間隔に合わせて定めてあることを特徴とする。
　本願の表示パネルは、前記信号入力部寄りの蛇行配線部における蛇行配線のピッチを、前記少なくとも１つの蛇行配線部における蛇行配線のピッチより広くしてあることを特徴とする。
　本願の表示パネルは、前記複数の信号配線の抵抗値の差が予め定めた範囲内の値となるように前記蛇行配線部を設けてあることを特徴とする。
　本願の表示パネルは、前記蛇行配線部における信号配線と少なくとも２箇所で交差するように配置した修復用配線、及び前記信号配線と前記修復用配線との間に設けた絶縁層を備えることを特徴とする。
　本願の表示装置は、前述の表示パネルと、該表示パネルが備える複数の表示素子を駆動する駆動部とを備えることを特徴とする。
　本願によれば、信号入力部寄りの蛇行配線部とその後段の蛇行配線部とを分割して引出し配線を設けているため、後段の蛇行配線部については、比較的に広い領域に配置することができる。この結果、後段の蛇行配線部における蛇行量の調整が容易であり、狭額縁の表示パネルにおいても、引出し配線間の抵抗値の差を予め定めた範囲内に収めることが可能となる。
　また、本願によれば、修復対象である蛇行配線部の配線に対して少なくとも２箇所で交差する修復用配線を設けているので、修復対象の配線と修復用配線との交差部を視認することが容易であり、修復効率が向上する。
本実施の形態に係る液晶表示パネルの概略図である。 引出し配線部の構成を説明する模式図である。 前段の蛇行配線部の一例を示す模式図である。 後段の蛇行配線部の一例を示す模式図である。 実施の形態１における引出し配線部のレイアウトを示す模式図である。 参考例における引出し配線部のレイアウトを示す模式図である。 液晶表示装置の駆動系の構成を示す模式図である。 引出し配線部の構成を説明する模式図である。 実施の形態３における修復用配線の構成を説明する模式図である。 図９のＸ－Ｘ線における断面図である。 断線の修復方法を説明する模式図である。 図１１のＸＩＩ－ＸＩＩ線における断面図である。
　本発明をその実施の形態を示す図面に基づいて具体的に説明する。
　実施の形態１．
　図１は本実施の形態に係る液晶表示パネルの概略図である。本実施の形態に係る液晶表示パネル１は、ＴＦＴ側ガラス基板１１０（TFT : Thin-Film transistor）、液晶層１２０（図１０を参照）、及びＣＦ側ガラス基板１３０（CF : Color Filter）を備える。
　ＴＦＴ側ガラス基板１１０は、透光性を有する矩形状の基板であり、ＣＦ側ガラス基板１３０より少しだけ広い面積を有している。ＴＦＴ側ガラス基板１１０の一面には、例えば、マトリクス状に配置される複数の表示画素のそれぞれに対応した画素電極及びＴＦＴが形成される。また、ＴＦＴ側ガラス基板１１０の周縁部には、各表示画素へ供給すべき表示信号（又は走査信号）が入力される信号入力部４０，４０，…が設けられ、ＴＦＴ側ガラス基板１１０には、ゲート配線２１、ソース配線３１（図２を参照）等の信号配線を含んだ配線層が設けられる。
　液晶表示パネル１の上辺に沿って並ぶ信号入力部４０，４０，…には、例えば、各表示画素に供給すべき表示信号が入力される。それぞれの信号入力部４０には、引出し配線部５０が設けられており、この引出し配線部５０を通じて適宜の本数（例えば、７２０本）のソース配線３１に対して表示信号を供給する。
　同様に、液晶表示パネル１の左辺又は右辺に沿って並ぶ信号入力部４０，４０，…には、例えば、表示信号を供給すべき表示画素を選択するための走査信号が入力される。それぞれの信号入力部４０には、引出し配線部５０が設けられており、この引出し配線部５０を通じて適宜の本数（例えば、３６０本）のゲート配線２１に対して走査信号を供給する。
　ＣＦ側ガラス基板１３０は、透光性を有する矩形状の基板であり、ＴＦＴ側ガラス基板１１０の一面に対向して設けられる。ＣＦ側ガラス基板１３０におけるＴＦＴ側ガラス基板１１０との対向面には、対向電極１３１（図１０を参照）が設けられる他、各表示画素に対応して表示領域を格子状のパターンで区画するブラックマトリクス１５１と、表示領域の周囲の領域を遮光する額縁部１５２とからなる遮光層１５０が設けられる。
　ＴＦＴ側ガラス基板１１０及びＣＦ側ガラス基板１３０は、両基板の間に空隙を設けた状態でシール材（不図示）により貼り合わされており、この空隙に液晶物質を封入することで液晶層１２０を形成している。
　図２は引出し配線部５０の構成を説明する模式図である。図２では、簡略化のため、一部の引出し配線のみを示している。引出し配線部５０では、信号入力部４０側の狭い領域から表示領域側の広い領域へ配線を引出している。このため、引出し配線部５０の中央付近では、信号入力部４０から信号配線（ゲート配線２１又はソース配線３１）までの直線距離は比較的短くなり、引出し配線部５０の端部付近では、信号入力部４０から信号配線までの直線距離は比較的長くなる。このような特徴は、狭額縁化が進むにつれて顕著になる。
　仮に、引出し配線を同じ線幅の直線とした場合には、引出し配線の抵抗値は、中央付近では小さく、端部付近では大きくなる。この結果、信号入力部４０から同じ大きさの表示信号又は走査信号を供給した場合であっても、各信号配線に供給される信号の大きさは、伝送される引出し配線の配線長によって相違するものとなり、このような信号を基に表示領域に画像を表示させた場合、表示画像には輝度ムラが現れることになる。
　そこで、本実施の形態では、引出し配線間の抵抗値の差が予め定めた範囲内（例えば、１０Ω以内）となるように、引出し配線の一部に、配線を蛇行させた蛇行配線部５２，５４を設けている。すなわち、引出し配線部５０の中央付近では蛇行配線部５２，５４における蛇行量を多くして配線長を稼ぐと共に、中央付近から端部に向かうにつれて蛇行量を少なくして配線長を調整し、各引出し配線の配線長を略同一にすることにより、引出し配線間の抵抗値の差が予め定めた範囲内に収まるように構成している。
　本実施の形態では、前段の蛇行配線部５２を信号入力部４０寄りに設けており、ストレート配線５１を介して信号入力部４０に接続している。また、後段の蛇行配線部５４を表示領域寄りに設けており、蛇行配線部５４の一端側をストレート配線５３を介して前段の蛇行配線部５２に接続すると共に、他端側を表示領域内に配置される信号配線（ゲート配線２１又はソース配線３１）に接続している。
　図２に示すように、前段の蛇行配線部５２と後段の蛇行配線部５４とを分割して引出し配線部５０に設けているため、後段の蛇行配線部５４については、比較的に広い領域に配置することができる。この結果、後段の蛇行配線部５４における蛇行量の調整が容易であり、狭額縁の液晶表示パネル１においても、引出し配線間の抵抗値の差を予め定めた範囲内に収めることが可能となる。
　図３は前段の蛇行配線部５２の一例を示す模式図であり、図４は後段の蛇行配線部５４の一例を示す模式図である。前段の蛇行配線部５２は、ストレート配線５１を介して信号入力部４０に接続されている。蛇行配線部５２は、例えば、ゲート配線２１（又はソース配線３１）に対して交差する方向に設けられる交差配線５２１と、ゲート配線２１（又はソース配線３１）と略平行な方向に設けられる平行配線５２２とを有する。蛇行配線部５２は、これらの交差配線５２１と平行配線５２２とを交互に接続して形成したものである。
　後段の蛇行配線部５４の構成も全く同様である。すなわち、蛇行配線部５４は、例えば、ゲート配線２１（又はソース配線３１）に対して交差する方向に設けられる交差配線５４１と、ゲート配線２１（又はソース配線３１）と略平行な方向に設けられる平行配線５４２とを有し、これらの交差配線５４１と平行配線５４２とを交互に接続して構成される。
　なお、本実施の形態では、蛇行配線部５２（５４）が、それぞれゲート配線２１（又はソース配線３１）に対して交差する交差配線５２１（５４１）と、ゲート配線２１（又はソース配線３１）に略平行な平行配線５２２（５４２）とを有する構成としたが、蛇行配線部５２（５４）における配線の形状は図３に示すものに限定されるものではない。例えば、交差配線５２１（５４１）と平行配線５２２（５４２）とは必ずしも直交している必要はなく、所定角度で接続されるものであってもよい。また、図３に示すように、必ずしも直線状の配線を組み合わせる必要はなく、例えば、交差配線５２１（５４１）とある曲率を持った曲線状の配線との組み合わせにより、蛇行配線を形成するものであってもよい。
　以下では、前段の蛇行配線部５２における交差配線５２１の配線長を蛇行配線の振幅Ｗ１とし、平行配線５２２の配線長を蛇行配線のピッチＰ１とする。また、後段の蛇行配線部５４における交差配線５４１の配線長を蛇行配線の振幅Ｗ２とし、平行配線５４２の配線長を蛇行配線のピッチＰ２とする。
　本実施の形態１では、後段の蛇行配線部５４における蛇行配線の振幅Ｗ２を、広い側の引出し配線の間隔に合わせることにより、前段の蛇行配線部５２における振幅Ｗ１より大きくしていることを特徴の１つとしている。
　図５は実施の形態１における引出し配線部５０のレイアウトを示す模式図であり、図６は参考例における引出し配線部５０のレイアウトを示す模式図である。図５及び図６に示すレイアウトでは、端子幅Ｌ１（＝３５．２ｍｍ）を有する信号入力部４０から７２０本の引出し配線を延設し、幅Ｌ２（＝１１０．７ｍｍ）の領域内に配置された７２０本のソース配線３１，３１，…にそれぞれの引出し配線を接続した様子を示している。実施の形態１では、後段の蛇行配線部５４における蛇行配線の振幅Ｗ２を、広い側の引出し配線の間隔に合わせて、前段の蛇行配線部５２における振幅Ｗ１より大きくしているため、特に後段の蛇行配線部５４で配線長を稼ぐことにより、信号入力部４０から表示領域までの距離Ｈを短くすることができる。図５に示すレイアウトでは、例えば、Ｈ＝３．９６ｍｍの狭額縁化を実現することができた。
　これに対し、参考例のレイアウトでは、信号入力部４０側の狭いピッチに合わせて、蛇行配線部における蛇行配線の振幅を小さくしなければならないため、信号入力部４０から表示領域までの距離Ｈ’を長くすることによって配線長を稼ぐ必要がある。図６に示すレイアウトでは、例えば、Ｈ’＝４．４０ｍｍとなり、本願のものと比較して額縁部分が広くなる。
　次に、本実施の形態に係る液晶表示パネルを用いた液晶表示装置の構成について説明する。図７は液晶表示装置の駆動系の構成を示す模式図である。本実施の形態に係る表示装置は、例えば、液晶表示パネル１、ゲートドライバ２、ソースドライバ３、電源回路４、画像メモリ５、制御回路６等を備えた液晶表示装置である。
　液晶表示パネル１は、マトリクス状に配置された複数の表示素子１０，１０，１０，…を備える。隣接する表示素子間はブラックマトリクス１５１により遮光されており、各表示素子１０を区画することによって、それぞれを表示画素として機能させる。
　液晶表示パネル１の各表示素子１０は、ＴＦＴ側ガラス基板１１０に設けられる画素電極、ＣＦ側ガラス基板１３０に設けられる対向電極１３１、及び画素電極と対向電極１３１との間に封入された液晶層１２０を含む（図１０を参照）。制御回路６は、ゲートドライバ２及びソースドライバ３を通じて、各表示素子１０に印加する電圧の大きさを制御することにより、各表示素子１０における液晶層１２０の光透過率を調整し、各表示画素での表示輝度を決定する。
　制御回路６は、各表示素子１０における液晶層１２０に印加する電圧を制御するために、外部から入力される同期信号に基づき、メモリ制御信号、電源制御信号、ソースドライバ制御信号、及びゲートドライバ制御信号を生成し、生成した各制御信号を、それぞれ画像メモリ５、電源回路４、ソースドライバ３、ゲートドライバ２へ出力する。
　画像メモリ５は、入力される表示データを一時的に記憶し、制御回路６から入力されたメモリ制御信号に同期して液晶表示パネル１に表示すべき画素データをソースドライバ３へ出力する。なお、画像メモリ５は、制御回路６に内蔵され、制御回路６の内部処理を経てソースドライバ３へ画像データを出力する構成であってもよい。
　ここで、入力される同期信号及び表示データは、携帯電話機、携帯型ゲーム機等に搭載されたＣＰＵ又はＬＣＤコントロールＩＣから出力されるＬＣＤ信号、パーソナルコンピュータ（ＰＣ）のＣＲＴ出力信号をＡ／Ｄ変換した信号、ＰＣ等に搭載されたビデオＲＡＭを制御回路６が直接的に制御して取得した信号等に含まれるものである。
　電源回路４は、制御回路６から入力された電源制御信号に同期して、ゲートドライバ２用の駆動電圧、及びソースドライバ３用の駆動電圧を生成し、それぞれゲートドライバ２及びソースドライバ３へ出力する。
　ゲートドライバ２は、制御回路６から入力されたゲートドライバ制御信号に同期して、表示素子に設けられたスイッチング素子をオン／オフ制御する制御電圧を順次出力し、走査線であるゲート配線２１に印加する。
　ソースドライバ３は、制御回路６から入力されたソースドライバ制御信号に同期して、画像メモリ５から出力された画素データを取り込み、画素データに応じた信号電圧を順次出力する。ソースドライバ３が出力する信号電圧は、対応するスイッチング素子がオンである場合に、信号線であるソース配線３１を介して、表示素子１０に供給される。
　実施の形態２．
　本実施の形態では、後段の蛇行配線部５４における蛇行配線の振幅Ｗ２を比較的大きくすることができるので、特に、後段の蛇行配線部５４における蛇行量を調整することにより、配線長を容易に調整することができる。このため、前段の蛇行配線部５２では、蛇行配線におけるピッチＰ１を広くすることにより、ＴＦＴ側ガラス基板１１０の面内において配線が形成されていない領域の比率を高めるようにしてもよい。
　図８は引出し配線部５０の構成を説明する模式図である。実施の形態２では、実施の形態１と同様に、前段の蛇行配線部５２を信号入力部４０寄りに設けており、ストレート配線５１を介して信号入力部４０に接続している。また、後段の蛇行配線部５４を表示領域寄りに設けており、蛇行配線部５４の一端側をストレート配線５３を介して前段の蛇行配線部５２に接続すると共に、他端側を表示領域内に配置される信号配線（ゲート配線２１又はソース配線３１）に接続している。
　図８に示すように、前段の蛇行配線部５２と後段の蛇行配線部５４とを分割して引出し配線部５０に設けているため、後段の蛇行配線部５４については、比較的に広い領域に配置することができる。この結果、後段の蛇行配線部５４における蛇行量の調整が容易であり、狭額縁の液晶表示パネル１においても、引出し配線間の抵抗値の差を予め定めた範囲内に収めることが可能となる。
　また、実施の形態２では、前段の蛇行配線部５２における蛇行配線のピッチＰ１を、後段の蛇行配線部５４における蛇行配線のピッチＰ２より広くし、前段の蛇行配線部５２を含む領域において、配線が形成されていない領域（開口領域）の比率を高めるようにしている。ここで、前段の蛇行配線部５２を含む領域にシール領域９０を設け、ＴＦＴ側ガラス基板１１０の他面側からＵＶ露光して、ＴＦＴ側ガラス基板１１０とＣＦ側ガラス基板１３０との間に液晶物質を封止するためシール材を硬化させる態様とした場合、ＵＶ光を十分に透過させることができ、シール材に未硬化部が発生することを防止することができる。
　なお、図８に示した例では、後段の蛇行配線部５４を含まない領域にシール領域９０を設ける構成としているが、シール領域９０の一部が後段の蛇行配線部５４と重なるように設ける構成としてもよい。この場合、シール領域９０と重なる蛇行配線部５４における蛇行配線のピッチＰ２を広くするようにしてもよい。
　実施の形態３．
　実施の形態１に示した蛇行配線部５２，５４に対し、断線を修復するための修復用配線を設ける構成としてもよい。
　図９は実施の形態３における修復用配線６０の構成を説明する模式図であり、図１０は図９のＸ－Ｘ線における断面図である。修復用配線６０は、平面視において、蛇行配線部５２における配線と少なくとも２箇所で交差するように配置される。図９では、前段の蛇行配線部５２に対して修復用配線６０を設けた構成について示しているが、後段の蛇行配線部５４に対しても全く同様にして修復用配線を設けることが可能である。
　なお、以下の説明では、蛇行配線部５２（引出し配線）はゲート配線２１（又はソース配線３１）に接続されているものとする。
　図１０に示すように、液晶表示パネル１は、各画素１０がマトリクス状に形成されるＴＦＴ側ガラス基板１１０、液晶物質が封入されることによって形成される液晶層１２０、及びカラーフィルタ等が形成されるＣＦ側ガラス基板１３０を備える。ＴＦＴ側ガラス基板１１０及びＣＦ側ガラス基板１３０は、例えばガラス基板であり、ＴＦＴ側ガラス基板１１０の一面側には、ゲート配線層１１５、ゲート絶縁層１１４、ソース配線層１１３、及び保護層１１２が積層される。また、ＣＦ側ガラス基板１３０の一面側には対向電極１３１が形成される。
　ゲート絶縁層１１４は、ゲート配線２１を構成するゲート配線層１１５を覆っている。ゲート配線２１に接続される蛇行配線部５２（引出し配線）は、例えば、ゲート配線２１と同一材料を用いて、ゲート配線２１を形成するプロセスと同一工程にて形成することができる。
　修復用配線６０は、ソース配線層１１３における配線として形成することができ、例えば、ソース配線３１と同一材料（例えば、Ｃｕ／Ｔｉ）を用いて、ソース配線３１を形成するプロセスと同一工程にて形成することができる。すなわち、修復用配線６０を含んだソース配線層１１３と、修復対象の蛇行配線部５２の配線を含んだゲート配線層１１５とは、ゲート絶縁層１１４を介して積層されていることになる。
　図１１は断線の修復方法を説明する模式図であり、図１２は図１１のＸＩＩ－ＸＩＩ線における断面図である。以下では、蛇行配線部５２における配線上の一箇所に断線箇所７０が発生した場合について説明する。図１１に示す例では、信号入力部４０側から２番目の交差配線５２１にて断線箇所７０が発生している様子を示している。このとき、信号入力部４０側から２番目の交差配線５２１と修復用配線６０との交差部６１、及び信号入力部４０側から３番目の交差配線５２１と修復用配線６０との交差部６２をメルト修正することにより、２番目の交差配線５２１と３番目の交差配線５２１との間に迂回経路を設けることができる。
　具体的には、信号入力部４０側から２番目の交差配線５２１にて断線箇所７０が発生している場合、カメラ等を用いて、信号入力部４０側から２番目の交差配線５２１と修復用配線６０との交差部６１を視認し、この交差部６１を対象としてＴＦＴ側ガラス基板１１０の他面側からレーザ光を照射し、修復用配線６０の一部を融解させることにより、修復用配線６０とその下層にある交差配線５２１とを交差部６１にて導通させた導通部６１ａを設ける。同様にして、信号入力部４０側から３番目の交差配線５２１と修復用配線６０との交差部６２を視認し、この交差部６２を対象としてＴＦＴ側ガラス基板１１０の他面側からレーザ光を照射し、修復用配線６０の一部を融解させることにより、修復用配線６０とその下層にある交差配線５２１とを交差部６２にて導通させた導通部６２ａを設ける。これにより、２箇所の交差部６１，６２及び修復用配線６０を通る迂回経路が形成され、断線を修復することができる。
　以上のように、本実施の形態では、修復対象である蛇行配線部５２の配線（引出し配線）に対して少なくとも２箇所で交差する修復用配線６０を設けているので、引出し配線と修復用配線６０との交差部６１，６２を視認することが容易であり、修復効率が向上する。
　また、本実施の形態では、修復用配線６０の形成位置が面内方向で多少ずれたとしても、修復用配線６０と引出し配線との重なり量が減少することはなく、修復用配線６０と引出し配線との交差部（交差部６１，６２等）が確実に形成されるので、これらの交差部（交差部６１，６２等）を利用してメルト修正を実施することで断線の修復が可能となる。
　実施の形態１～３では、２つの蛇行配線部５２，５４を設けた構成について説明を行ったが、１つの引出し配線に対して３つ以上の蛇行配線部を設けた構成であってもよい。この場合、信号入力部４０に最も近い蛇行配線部５２以外の１又は複数の蛇行配線部において、蛇行配線の振幅を大きくすればよい。
　今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
　１　液晶表示パネル
　４０　信号入力部
　５０　引出し配線部
　５１，５３　ストレート配線
　５２，５４　蛇行配線部
　６０　修復用配線

Claims (5)

  1. 　マトリクス状に配置した複数の表示素子、該複数の表示素子へ供給すべき信号が入力される信号入力部、及び前記複数の表示素子と前記信号入力部とを接続した複数の信号配線を備え、該信号配線は、前記信号入力部寄りの配線間隔と前記表示素子寄りの配線間隔とが異なる引出し配線部を含み、該引出し配線部における少なくとも一部の信号配線に、配線を蛇行させた蛇行配線部を複数設けてある表示パネルにおいて、
    　前記信号配線は、前記信号入力部寄りの蛇行配線部と、該蛇行配線部よりも蛇行配線の振幅が大きい少なくとも１つの蛇行配線部とを備え、
    　該少なくとも１つの蛇行配線部における蛇行配線の振幅を、前記引出し配線部における広い方の配線間隔に合わせて定めてある
    　ことを特徴とする表示パネル。
  2. 　前記信号入力部寄りの蛇行配線部における蛇行配線のピッチを、前記少なくとも１つの蛇行配線部における蛇行配線のピッチより広くしてあることを特徴とする請求項１に記載の表示パネル。
  3. 　前記複数の信号配線の抵抗値の差が予め定めた範囲内の値となるように前記蛇行配線部を設けてあることを特徴とする請求項１又は請求項２に記載の表示パネル。
  4. 　前記蛇行配線部における信号配線と少なくとも２箇所で交差するように配置した修復用配線、及び
    　前記信号配線と前記修復用配線との間に設けた絶縁層
    　を備えることを特徴とする請求項１から請求項３の何れか１つに記載の表示パネル。
  5. 　請求項１から請求項４の何れか１つに記載の表示パネルと、
    　該表示パネルが備える複数の表示素子を駆動する駆動部と
    　を備えることを特徴とする表示装置。
PCT/JP2014/068495 2013-07-19 2014-07-10 表示パネル及び表示装置 Ceased WO2015008697A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015527277A JP6105729B2 (ja) 2013-07-19 2014-07-10 表示パネル及び表示装置
US14/905,488 US9853062B2 (en) 2013-07-19 2014-07-10 Display panel and display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-150774 2013-07-19
JP2013150774 2013-07-19

Publications (1)

Publication Number Publication Date
WO2015008697A1 true WO2015008697A1 (ja) 2015-01-22

Family

ID=52346160

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/068495 Ceased WO2015008697A1 (ja) 2013-07-19 2014-07-10 表示パネル及び表示装置

Country Status (3)

Country Link
US (1) US9853062B2 (ja)
JP (1) JP6105729B2 (ja)
WO (1) WO2015008697A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018062035A1 (ja) * 2016-09-29 2018-04-05 シャープ株式会社 アクティブマトリックス基板、表示パネル、およびそれを備えた表示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102439308B1 (ko) * 2015-10-06 2022-09-02 삼성디스플레이 주식회사 표시장치
TWI690747B (zh) * 2018-12-05 2020-04-11 友達光電股份有限公司 畫素陣列基板
US12507480B2 (en) * 2022-02-24 2025-12-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005670A (ja) * 2001-06-20 2003-01-08 Toshiba Corp 平面表示装置
US20070080433A1 (en) * 2005-10-06 2007-04-12 Au Optronics Corp. Display panels
US7705952B2 (en) * 2006-02-21 2010-04-27 Au Optronics Corporation Electronic device with uniform-resistance fan-out blocks
KR100963414B1 (ko) * 2003-06-16 2010-06-14 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US20110085122A1 (en) * 2009-10-13 2011-04-14 Chien-Hao Fu Active device array substrate and display device
US8300200B2 (en) * 2009-09-30 2012-10-30 Au Optronics Corporation Fan-out circuit and display panel
US8467027B2 (en) * 2009-11-13 2013-06-18 Au Optronics Corporation Display panel

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW293093B (ja) 1994-09-08 1996-12-11 Hitachi Ltd
JP3683294B2 (ja) 1994-09-08 2005-08-17 株式会社 日立ディスプレイズ 液晶表示装置
JPH10319438A (ja) 1997-05-23 1998-12-04 Sharp Corp アクティブマトリクス基板、その製造方法およびその欠陥修正方法
KR100474002B1 (ko) 1998-04-28 2005-07-18 엘지.필립스 엘시디 주식회사 액정표시장치의불량패드수리방법및그구조
JP4584387B2 (ja) 1999-11-19 2010-11-17 シャープ株式会社 表示装置及びその欠陥修復方法
JP4255683B2 (ja) 2002-03-25 2009-04-15 シャープ株式会社 ガラス配線基板の接続構造、および表示装置
KR101058094B1 (ko) 2004-12-10 2011-08-24 삼성전자주식회사 어레이 기판, 이를 갖는 표시장치 및 리페어 방법
US8208087B2 (en) 2005-11-01 2012-06-26 Chunghwa Picture Tubes, Ltd. Thin film transistor array substrate and repair method
US20070216845A1 (en) * 2006-03-16 2007-09-20 Chia-Te Liao Uniform impedance conducting lines for a liquid crystal display
KR101287042B1 (ko) * 2006-12-01 2013-07-17 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
KR101349094B1 (ko) 2006-12-13 2014-01-09 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정표시장치
TW200827888A (en) 2006-12-29 2008-07-01 Innolux Display Corp Liquid crystal display
TWI438538B (zh) 2009-01-23 2014-05-21 Innolux Corp 液晶顯示裝置及其修補的方法、電子裝置
TW201033707A (en) * 2009-03-04 2010-09-16 Au Optronics Corp Flat display panel
KR101627245B1 (ko) * 2009-05-11 2016-06-07 삼성디스플레이 주식회사 팬아웃 배선을 포함하는 표시장치
TWI447499B (zh) * 2009-10-27 2014-08-01 樂金顯示科技股份有限公司 液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法
CN102221752A (zh) 2010-04-19 2011-10-19 北京京东方光电科技有限公司 液晶面板及其制造方法、维修该液晶面板的方法
US20130242511A1 (en) 2010-11-16 2013-09-19 Sharp Kabushiki Kaisha Wiring board, display panel, and electronic apparatus
US9312281B2 (en) 2011-07-25 2016-04-12 Shenzhen China Star Opoelectronics Technology Co., Ltd. TFT array substrate, LCD panel and wiring repairing method
CN103293812B (zh) 2013-06-03 2016-04-06 合肥京东方光电科技有限公司 一种阵列基板及其修复方法和显示装置
US9204532B2 (en) * 2013-07-05 2015-12-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Fanout line structure of array substrate and display panel
US10088722B2 (en) * 2013-07-19 2018-10-02 Sakai Display Products Corporation Display panel and display apparatus which include repair wiring for repairing a disconnection in lead-out wiring

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005670A (ja) * 2001-06-20 2003-01-08 Toshiba Corp 平面表示装置
KR100963414B1 (ko) * 2003-06-16 2010-06-14 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US20070080433A1 (en) * 2005-10-06 2007-04-12 Au Optronics Corp. Display panels
US7705952B2 (en) * 2006-02-21 2010-04-27 Au Optronics Corporation Electronic device with uniform-resistance fan-out blocks
US8300200B2 (en) * 2009-09-30 2012-10-30 Au Optronics Corporation Fan-out circuit and display panel
US20110085122A1 (en) * 2009-10-13 2011-04-14 Chien-Hao Fu Active device array substrate and display device
US8467027B2 (en) * 2009-11-13 2013-06-18 Au Optronics Corporation Display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018062035A1 (ja) * 2016-09-29 2018-04-05 シャープ株式会社 アクティブマトリックス基板、表示パネル、およびそれを備えた表示装置

Also Published As

Publication number Publication date
JPWO2015008697A1 (ja) 2017-03-02
JP6105729B2 (ja) 2017-03-29
US20160155754A1 (en) 2016-06-02
US9853062B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
JP6180603B2 (ja) 表示パネル及び表示装置
JP6004560B2 (ja) 表示装置
US11796878B2 (en) Active matrix substrate and display panel
US10802358B2 (en) Display device with signal lines routed to decrease size of non-display area
US10707243B2 (en) Display device including gate lines and gate lead-out lines formed in same layer
CN102736329B (zh) 液晶显示装置
JP6804256B2 (ja) 液晶表示パネルおよび液晶表示装置
US9875699B2 (en) Display device
CN107219700B (zh) 一种液晶显示面板及显示装置
JP6745732B2 (ja) 液晶表示パネルおよび液晶表示装置
US10401698B2 (en) Display device comprising a plurality of common wirings each having an associated connecting portion disposed in a common plane with one another
JP2014186162A (ja) 表示装置
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
CN108242213B (zh) 显示装置
JP6105729B2 (ja) 表示パネル及び表示装置
JP6291215B2 (ja) 表示装置
CN203950504U (zh) 有源矩阵型显示装置
WO2015064252A1 (ja) 透明液晶表示装置
US10578941B2 (en) Active matrix substrate, display panel, and display device provided with same
JP2015084034A (ja) 表示装置
WO2019159325A1 (ja) 液晶表示パネル
JP2015219380A (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14825620

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015527277

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14905488

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14825620

Country of ref document: EP

Kind code of ref document: A1