WO2014203466A1 - 乱数発生装置 - Google Patents

乱数発生装置 Download PDF

Info

Publication number
WO2014203466A1
WO2014203466A1 PCT/JP2014/002826 JP2014002826W WO2014203466A1 WO 2014203466 A1 WO2014203466 A1 WO 2014203466A1 JP 2014002826 W JP2014002826 W JP 2014002826W WO 2014203466 A1 WO2014203466 A1 WO 2014203466A1
Authority
WO
WIPO (PCT)
Prior art keywords
random number
value
voltage
arithmetic
output
Prior art date
Application number
PCT/JP2014/002826
Other languages
English (en)
French (fr)
Inventor
上田　路人
雄 西谷
幸広 金子
辻村　歩
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2014560175A priority Critical patent/JP5786144B2/ja
Priority to US14/568,685 priority patent/US9563403B2/en
Publication of WO2014203466A1 publication Critical patent/WO2014203466A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/586—Pseudo-random number generators using an integer algorithm, e.g. using linear congruential method
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes

Definitions

  • the present invention relates to a random number generator used for general random number applications such as a random number key and personal authentication.
  • FIG. 26 is a diagram showing a schematic configuration of a conventional random number generator using thermal noise
  • FIG. 27 is a diagram for explaining a driving method of the random number generator shown in FIG.
  • a set pulse current from the set current setting means 104 and a reset pulse current having a polarity opposite to that of the set pulse current from the reset means 103 are alternately supplied to the magnetoresistive element 102.
  • a random number is generated by changing the resistance of the magnetoresistive element 102.
  • FIG. 28 is a diagram for explaining a control method of the random number generation device shown in FIG.
  • the magnetization direction is almost completely aligned in one direction, and then the cumulative reversal probability is 0.5.
  • the magnetoresistive element 102 has a low resistance state (event corresponding to “0”) and a high resistance state (event corresponding to “1”).
  • the current value at which the cumulative inversion probability becomes 0.5 is determined by measuring the characteristics shown in FIG. 28 in advance. At this time, since the magnetization reversal actually obtained in the magnetoresistive element 102 varies due to thermal noise, a random number can be obtained by detecting a change in the resistance state of the magnetoresistive element 102.
  • FIG. 29 is a diagram showing a schematic configuration of a conventional random number generator using arithmetic random numbers.
  • the random number generator shown in FIG. 29 is called a linear feedback shift register (LFSR) that is often used to generate arithmetic random numbers.
  • LFSR linear feedback shift register
  • the linear feedback shift register can generate random numbers with a simple circuit configuration. It is also clear that there is no bias in the occurrence frequency of arithmetic random numbers (the occurrence probabilities of 0 and 1 are almost equal).
  • the conventional random number generator as described above has the following problems.
  • a random number generated by the magnetization reversal of the magnetoresistive element 102 is input to the integrator 106 via the comparator 105, and the output of the integrator 106 is input to the error amplifier 107, whereby the inversion probability is increased. I try to adjust it.
  • the circuit becomes complicated because a separate adjustment circuit is required for such a configuration.
  • the inversion probability is adjusted after the random number is generated, there is a problem that the bias still remains in the short term.
  • the present invention has been made to solve the above-described problems, and provides a random number generator capable of generating a random number that does not have periodicity without causing a bias in the generation frequency. Objective.
  • a random number generation device includes an arithmetic random number generator that generates an arithmetic random number sequence, and one or more (one or more bits) arithmetic from the arithmetic random number sequence.
  • Random numbers are read sequentially, and the read arithmetic random number value is converted to a voltage or current that can take two or more predetermined gradation values with the same polarity, and for the sequentially input voltage or current
  • a hysteresis unit that outputs a value depending on the voltage or current value input at that time and the voltage or current value previously input, and a threshold processing unit that binarizes the output of the hysteresis unit
  • the arithmetic random number converter uses a voltage or current converted based on the arithmetic random number to alternately output a positive value and a negative value, and the positive value and the negative value And at least one of Te, is constituted so as to output the converted the values of possible voltage or current of 2 gradations or more values in accordance with the value of the arithmetic random number.
  • the present invention is configured as described above, and produces an effect that random numbers that do not have periodicity can be generated without causing a bias in the generation frequency.
  • FIG. 1 is a block diagram showing a schematic configuration of a random number generation device according to the first embodiment of the present invention.
  • FIG. 2 is a graph showing changes over time in the arithmetic random number conversion unit of the random number generator shown in FIG.
  • FIG. 3 is a graph showing the input / output characteristics of the hysteresis section of the random number generator shown in FIG.
  • FIG. 4 is a diagram showing a configuration example of an arithmetic random number generator in the random number generator shown in FIG.
  • FIG. 5 is a diagram showing an arithmetic random number sequence generated by the linear feedback shift register shown in FIG.
  • FIG. 6 is a graph showing a spectrum test result of the arithmetic random number sequence shown in FIG. FIG.
  • FIG. 7 is a block diagram mainly showing a configuration example of an arithmetic random number conversion unit in the random number generation device shown in FIG.
  • Figure 8 is a graph illustrating the voltage V W which are sequentially output from the voltage generating circuit shown in FIG.
  • FIG. 9 is a graph showing the change over time of the output in the arithmetic random number converter shown in FIG.
  • FIG. 10 is a block diagram mainly showing a configuration example of the hysteresis section in the random number generation device shown in FIG.
  • FIG. 11A is a diagram schematically showing an operation when a positive voltage pulse VW is applied to the gate electrode in the ferroelectric gate transistor shown in FIG.
  • FIG. 11B is a diagram schematically illustrating the operation when the negative voltage pulse V R is applied to the gate electrode in the ferroelectric transistor shown in FIG. 10.
  • FIG. 12 is a graph showing the hysteresis characteristic of the ferroelectric gate transistor shown in FIG.
  • FIG. 13 is a circuit diagram showing a configuration example of a conductance measuring circuit in the hysteresis section shown in FIG.
  • FIG. 14 is a conceptual diagram for adjusting the input signal based on the hysteresis characteristic shown in FIG.
  • FIG. 15 is a graph illustrating channel conductances sequentially output from the conductance measurement circuit shown in FIG.
  • FIG. 16 is a diagram illustrating a random number sequence generated by the random number generator shown in FIG. FIG.
  • FIG. 17 is a graph showing a spectrum test result of the arithmetic random number sequence shown in FIG.
  • FIG. 18 is a diagram for explaining a mode of dividing the graph shown in FIG. 17 into a plurality of sections.
  • FIG. 19 is a diagram showing a schematic configuration of a random number generation device according to the second embodiment of the present invention.
  • FIG. 20 is a graph showing the hysteresis characteristics of the magnetic material used in the hysteresis part in FIG.
  • FIG. 21 is a diagram showing a schematic configuration of a random number generation device according to the third embodiment of the present invention.
  • FIG. 22 is a graph showing the hysteresis characteristics of the variable resistance element used in the hysteresis portion in FIG.
  • Figure 23 is a graph illustrating the voltage V W which are sequentially output from the voltage generating circuit of the random number generator in the comparative example.
  • Figure 24 is a graph illustrating the channel conductance is sequentially output based on the voltage V W shown in FIG. 23.
  • FIG. 25 is a diagram illustrating a random number sequence generated by the random number generator in the comparative example.
  • FIG. 26 is a diagram showing a schematic configuration of a conventional random number generator using thermal noise.
  • FIG. 27 is a diagram for explaining a driving method of the random number generator shown in FIG.
  • FIG. 28 is a diagram for explaining a control method of the random number generation device shown in FIG.
  • FIG. 29 is a diagram showing a schematic configuration of a conventional random number generator using arithmetic random numbers.
  • a random number generator (1, 1B, 1C) includes an arithmetic random number generator (3) that generates an arithmetic random number sequence, and one or more (1 bit) from the arithmetic random number sequence.
  • An arithmetic random number conversion unit (5, 5B) that sequentially reads out the arithmetic random number of the above, and converts the read value of the arithmetic random number into a voltage or current that can take a predetermined value of two or more gradations with the same polarity;
  • a hysteresis unit (7, 7B, 7C) that outputs a value depending on a voltage or current value input at that time and a voltage or current value previously input with respect to sequentially input voltage or current.
  • a threshold processing unit (9) that binarizes the output of the hysteresis unit, and the arithmetic random number conversion unit uses a voltage or current converted based on the arithmetic random number to generate a positive value.
  • the negative value is output alternately, and the positive value As at least one of the fine the negative value are intended to be configured to output the converted the values of possible voltage or current of 2 gradations or more values in accordance with the value of the arithmetic random number.
  • a voltage or current value that can take a value of two or more gradations determined in advance based on an arithmetic random number is input to the hysteresis section.
  • the hysteresis section even if the input values are the same, different outputs can be obtained if the previously input values are different. This property can be expected to eliminate the periodicity of arithmetic random numbers.
  • the output change of the hysteresis portion becomes larger than the sequentially input values. By binarizing the output of the hysteresis part having this large change, it is randomized again. With the above effects, random numbers that do not have periodicity can be generated without causing a bias in the generation frequency.
  • the arithmetic random number conversion unit sequentially reads out an arithmetic random number of a predetermined number of bits from the arithmetic random number sequence, and converts an arithmetic random number for each bit number into an N-ary number (N ⁇ 2), A gradation for converting the value of the arithmetic random number into a voltage or a current by allocating to either a voltage level or a current level of two or more gradations determined in advance based on the value of the arithmetic random number converted into an N-ary number And a generation circuit (52).
  • the predetermined number of bits is read from the arithmetic random number sequence in the N-adic number conversion circuit, and the read arithmetic random number is converted into an N-ary number and then converted into a voltage or a current value, thereby converting to the voltage or current value.
  • the maximum output value when the input value is 0 is Y max
  • the minimum output value when the input value is 0 is Y min
  • Y max ⁇ Y min Is set to ⁇ Y
  • the arithmetic random number conversion unit is configured such that one of the positive value and the negative value N 1 to be alternately output is within a range of X W1 ⁇ N 1 ⁇ X W2 , and the positive value and The other negative value N 2 is included in the range of X W3 ⁇ N 2 ⁇ X W4 , or the N 2 is in the range of X W1 ⁇ N 2 ⁇ X W2 , and the N 1 is included within the scope of X W3 ⁇ N 1 ⁇ X W4 May output the value as.
  • an arithmetic random number is converted into a current or voltage value so that a current or voltage value inside the saturation loop characteristic curve of the hysteresis part, that is, a current or voltage value that forms a minor loop is input to the hysteresis part.
  • a more irregular output change is obtained from the hysteresis part, a more random random number can be obtained.
  • the arithmetic random number conversion unit may take a value of two or more gradations converted according to the value of the arithmetic random number as one value N 1 of the positive value and the negative value that are alternately output.
  • a voltage or current value may be output, and a predetermined fixed value may be output as the value N 2 of the other of the positive value and the negative value.
  • a current or voltage value based on an arithmetic random number is input as one value N 1 of a positive value and a negative value that are alternately input to the hysteresis portion, while the other value N 2 As a predetermined fixed value.
  • the number of arithmetic random numbers (number of bits) required for generating random numbers is reduced by half compared to the case where N 1 and N 2 use arithmetic random numbers while increasing the output change of the hysteresis portion. Therefore, the amount of calculation for generating an arithmetic random number in the arithmetic random number generator and the amount of calculation for conversion to a voltage or current value in the arithmetic random number converter can be halved.
  • the arithmetic random number conversion unit is configured to output a voltage
  • the hysteresis unit is configured such that a voltage output from the arithmetic random number conversion unit is input to a gate and a source ⁇ is applied in accordance with a change in the voltage input to the gate.
  • a ferroelectric gate transistor (71) in which the conductance between the drains changes may be provided. In a ferroelectric gate transistor, polarization occurs in the ferroelectric based on the voltage applied to the gate, and the channel conductance corresponding to the polarization becomes multi-gradation. There is hysteresis in the relationship with the polarization caused by.
  • the arithmetic random number conversion unit is configured to output a current
  • the hysteresis unit includes a magnetic body (21), and causes the magnetic body to generate a magnetic field based on the current output from the arithmetic random number conversion unit.
  • the magnetic state of the magnetic body may be changed.
  • the magnetic material is magnetized in accordance with a magnetic field generated based on a current, and the relationship between the current and the magnetization has hysteresis.
  • the arithmetic random number conversion unit is configured to output a voltage
  • the hysteresis unit includes a resistance change element (41) whose resistance value is changed by applying the voltage output from the arithmetic random number conversion unit.
  • Good Since the resistance value of the variable resistance element changes based on the applied voltage, the conductance of the variable resistance element changes, and the relationship between the applied voltage and the resistance value has hysteresis.
  • a resistance change element as the hysteresis part, it is possible to obtain a multi-tone output having hysteresis based on the voltage output from the arithmetic random number converter. Therefore, it is possible to easily configure a hysteresis portion having a large output change with respect to the input with a simple configuration.
  • the arithmetic random number generator may include a linear feedback shift register (31). Thereby, an arithmetic random number can be easily generated with a simple configuration.
  • the threshold processing unit may use an average value of previously output values as a threshold for binarization with respect to the values sequentially output from the hysteresis unit. Thereby, a random number can be generated reliably and easily based on the output change of the hysteresis part.
  • FIG. 1 is a block diagram showing a schematic configuration of a random number generation device according to the first embodiment of the present invention.
  • the random number generation device 1 in this embodiment includes an arithmetic random number generation unit 3, an arithmetic random number conversion unit 5, a hysteresis unit 7, and a threshold processing unit 9.
  • Arithmetic random number generation unit 3 generates and outputs an arithmetic random number sequence.
  • a plurality of arithmetic random numbers sequentially output from the arithmetic random number generation unit 3 become an arithmetic random number sequence.
  • the arithmetic random number converter 5 converts the voltage or current value to be described later based on the generated arithmetic random number sequence.
  • the hysteresis unit 7 has a hysteresis element to which the output of the arithmetic random number conversion unit 5 is sequentially input and the output changes according to the history of the input value.
  • the threshold processing unit 9 binarizes the output of the hysteresis unit 7 using a predetermined threshold.
  • FIG. 2 is a graph showing the change over time in the output of the arithmetic random number converter 5 of the random number generator shown in FIG.
  • the arithmetic random number conversion unit 5 alternately outputs a positive value and a negative value using a voltage or current converted based on the arithmetic random number sequence. It is configured.
  • a numerical sequence of positive values is indicated as N 1
  • a negative numerical sequence is indicated as N 2 .
  • the arithmetic random number converter 5 sequentially reads one or more predetermined (one or more bits) arithmetic random numbers from the arithmetic random number sequence, and takes the values of the read arithmetic random numbers as two or more predetermined gradations. get converted into a voltage or current, based on the converted values, and generates a numerical sequence N 1, N 2.
  • both the numerical sequences N 1 and N 2 are converted into voltage or current values that can take values of two or more gradations determined in advance.
  • the present invention is not limited to this, and as described later, either a positive value or a negative value may be a fixed value.
  • FIG. 3 is a graph showing the input / output characteristics of the hysteresis section 7 of the random number generator shown in FIG.
  • the hysteresis unit 7 has a hysteresis characteristic in which the path in which the output value changes differs between the direction in which the input value is increased and the direction in which the input value is decreased. That is, the hysteresis unit 7 outputs a value depending on the voltage or current value input at that time and the voltage or current value input previously, with respect to the sequentially input voltage or current.
  • FIG. 3 shows a case where the input / output change mode is counterclockwise, it may be clockwise. When the absolute value of the input value is sufficiently large, the input / output change mode follows a certain curve.
  • the range of values input to the hysteresis unit 7 is set to be a range operating in a minor loop, and numerical values N 1 and N 2 having opposite polarities are alternately input as shown in FIG.
  • the output value of the hysteresis unit 7 can be changed in a complicated manner according to a previously input value (input history).
  • the present inventors binarize the output value of the hysteresis unit 7 using a predetermined threshold value, thereby generating a random number that does not have periodicity and does not cause a bias in the occurrence frequency.
  • the present invention has been completed with the knowledge that it is possible.
  • the reason why the generation frequency of the random numbers generated based on the output value of the hysteresis unit 7 is not biased is that the values sequentially input to the hysteresis unit 7 are generally numerical values N 1 and N 2 based on an arithmetic random number sequence.
  • the random number generator 1 can obtain extremely high-quality random numbers with no distribution bias and no periodicity.
  • FIG. 4 is a diagram showing a configuration example of the arithmetic random number generator 3 in the random number generator shown in FIG.
  • the arithmetic random number generator 3 includes, for example, a linear feedback shift register (LFSR) 31.
  • the LFSR 31 illustrated in FIG. 4 illustrates a 10-bit length configuration, but is not limited thereto.
  • the LFSR 31 is given a predetermined initial value other than all bits being 0.
  • the LFSR 31 is configured such that the value of the bit position (tap position) of the bit string corresponding to the feedback polynomial corresponding to the bit length is input to the exclusive OR unit 32.
  • the output of the exclusive OR unit 32 is input to the first bit of the bit string.
  • the exclusive OR of the 7th and 10th bits is input to the next 1st bit out of 10 bits that is the initial value, and the 2nd and subsequent bits are the previous one
  • the value of the bit position is input after being shifted (right shift in FIG. 5). Thereafter, by repeating this, binary arithmetic random numbers are sequentially generated.
  • an arithmetic random number can be easily obtained with a small circuit.
  • FIG. 5 is a diagram illustrating an arithmetic random number sequence generated by the linear feedback shift register 31 shown in FIG.
  • FIG. 6 is a graph showing the spectrum test result of the arithmetic random number sequence shown in FIG.
  • the obtained arithmetic random number sequence is read in 10-bit units, converted into decimal numbers, and the first numerical value is set as the horizontal coordinate of the first point.
  • the first point, the second point and the third point are the vertical and horizontal coordinates of the first point and the second point, respectively.
  • By plotting two points,... it is checked whether or not the presence or absence of periodicity can be determined on the graph.
  • the plotted point group is not uniformly distributed but distributed on a specific line. Thereby, it can be understood that the arithmetic random number generated by the LFSR 31 has clear periodicity.
  • FIG. 7 is a block diagram mainly showing a configuration example of the arithmetic random number converter 5 in the random number generation device shown in FIG.
  • the arithmetic random number converter 5 shown in FIG. 7 takes a value of two or more gradations converted according to the value of the arithmetic random number as one value N 1 of the positive value and the negative value output alternately.
  • a voltage value to be obtained is output, and a predetermined fixed value is output as the value N 2 of the other of the positive value and the negative value.
  • the arithmetic random number conversion unit 5 includes an N-ary number conversion circuit 51 and a voltage generation circuit 52 as a configuration for outputting the numerical sequence N 1 .
  • the N-adic conversion circuit 51 sequentially reads a predetermined number of bits (M bits) from the arithmetic random number sequence generated by the arithmetic random number generator 3, and converts the value of the arithmetic random number sequence for each read bit number into a predetermined N-ary value. Convert.
  • the output P of the N-ary conversion circuit 51 is an integer value in the range of 0 ⁇ P ⁇ 1023.
  • the voltage generating circuit 52 generates a voltage V W proportional to the value P obtained by converting the N-ary in N-ary conversion circuit 51. Therefore, if the 10-bit decimal, the voltage V W to output the voltage generation circuit 52 may take a voltage value of 1024 gradations. For example, the voltage generation circuit 52 generates the voltage linearly so that the voltage V W is 0.5 V when the input value P is 0, and the voltage V W is 1.5 V when the value P is 1023. Configured to let In this way, the voltage generation circuit 52 functions as a gradation generation circuit that converts the value of the arithmetic random number into a voltage by distributing the output of the N-adic conversion circuit 51 to a predetermined voltage level of two or more gradations. .
  • the number of bits M from which arithmetic random numbers are read in the N-ary number conversion circuit 51 is not particularly limited as long as it is 1 bit or more.
  • the number N converted by the N number conversion circuit 51 is not particularly limited as long as it is 2 or more (not converted).
  • the difference between the minimum output value and the maximum output value can be set to 1 V, and the output can be output in increments of about 1 mV.
  • the voltage V W to the voltage generating circuit 52 outputs may be a voltage pulse output discontinuously at predetermined intervals in response to sequentially input value P, grayscale voltage level continuously It may be a stepped voltage output that changes to
  • a known circuit configuration for example, a known digital-analog conversion circuit
  • the arithmetic random number conversion unit 5 is based on the arithmetic random number generation if two or more gradations of the voltage V W, may not be N-ary conversion circuit 51.
  • the arithmetic random number conversion unit 5 a configuration for outputting a numerical sequence N 2
  • a reset voltage generation circuit 53 Reset voltage generating circuit 53 generates a voltage of a predetermined fixed value as the reset voltage V R.
  • the reset voltage V R have a different constant voltage value of the voltage V W and the polarity of the output from the voltage generating circuit 52.
  • the reset voltage generation circuit 53 is realized by using a known circuit configuration or a constant voltage source.
  • the arithmetic random number conversion unit 5 includes a changeover switch 54 as a configuration for alternately outputting numerical sequences N 1 and N 2 having different polarities.
  • Changeover switch 54 the voltage V W output from the voltage generating circuit 52, and outputs the switched alternately a reset voltage V R output from the reset voltage generating circuit 53. That is, the changeover switch 54, when outputting the numerical sequence N 1, is switched to a state of being connected to the terminal A side (voltage V W output state), when outputting the numerical sequence N 2, to the terminal B side It is switched to the connected state (reset voltage V R output state).
  • the output voltage V W of the selector switch 54 may be provided with a known voltage-current converter for converting the V R to a current (not shown), in place of the voltage generating circuit 52 and the reset voltage generating circuit 53,
  • a known current generation circuit that generates current may be provided as the gradation generation circuit.
  • FIG. 8 is a graph illustrating the voltage V W which are sequentially output from the voltage generating circuit 52 shown in FIG. 7
  • FIG. 9 is a graph showing the change over time in the output of the arithmetic random number conversion unit 5 shown in FIG.
  • the voltage V W which are sequentially output from the voltage generating circuit 52 because it is obtained by converting the arithmetic random number to the voltage, periodicity which occurs in the arithmetic random number has not been eliminated.
  • the arithmetic random number converter 5 shown in FIG. 7 has a positive voltage V W that changes based on the arithmetic random number and a reset voltage V R that is a negative fixed value, as described above. And are output alternately.
  • the voltage V W it is set to either 1 microsecond pulse width of V R.
  • FIG. 10 is a block diagram mainly showing a configuration example of the hysteresis section 7 in the random number generation device shown in FIG.
  • the hysteresis unit 7 has a voltage output from the arithmetic random number conversion unit 5 as a hysteresis element, input to the gate, and a source ⁇ according to a change in the voltage input to the gate.
  • Ferroelectric gate transistor (FeFET) in which conductance between drains (channel conductance) changes 71).
  • the hysteresis unit 7 includes a conductance measurement circuit 72 that measures the conductance between the source and the drain of the ferroelectric gate transistor 71.
  • the ferroelectric gate transistor 71 is formed on the substrate 73, the gate electrode 74 formed on the substrate 73, the ferroelectric layer 75 provided so that the gate electrode 74 abuts, and the ferroelectric layer 75.
  • the semiconductor layer 76 and two electrodes (source / drain electrodes) 77 and 78 provided on the semiconductor layer 76 are provided.
  • the voltage source 79 is connected to one of the two electrodes 77 and 78, and the other electrode 78 is connected to the conductance measurement circuit 72.
  • the structure of the ferroelectric gate transistor 71 is not limited to the structure shown in FIG.
  • the semiconductor layer 76 is formed on the substrate layer 73, the ferroelectric layer 75 is stacked on a part of the semiconductor layer 76, the gate electrode 74 is formed on the ferroelectric layer 75, and the semiconductor layer 76
  • Two electrodes 77 and 78 may be provided at a location where the ferroelectric layer 75 is not laminated.
  • the ferroelectric gate transistor 71 may have a configuration in which a configuration other than the above configuration (for example, an electrode) is added to the above configuration.
  • a method for manufacturing the ferroelectric gate transistor 71 shown in FIG. 10 is illustrated.
  • a silicon single crystal substrate is heat-treated in an oxygen atmosphere at 1100 ° C., and 100 nm of silicon oxide is formed on the surface of the substrate, whereby a substrate 73 is formed.
  • the substrate 73 may be a silicon substrate on which a CMOS circuit is formed and silicon oxide having a thickness of 2 ⁇ m formed by chemical vapor deposition.
  • a conductive film made of platinum having a thickness of 30 nm is deposited on the substrate 73 by a pulse laser deposition (hereinafter referred to as PLD) method, whereby the gate electrode 74 is formed.
  • PLD pulse laser deposition
  • a strong material composed of lead zirconate titanate (Pb (Zr, Ti) O 3 , hereinafter referred to as PZT) having a thickness of 450 nm is formed on the gate electrode 74 using the PLD method.
  • a ferroelectric layer 75 is formed by depositing a dielectric. Thereafter, the temperature of the substrate 73 is lowered to 400 ° C., and a semiconductor made of zinc oxide (ZnO) having a thickness of 30 nm is deposited, whereby the semiconductor layer 76 is formed.
  • a laminate composed of a titanium film having a thickness of 5 nm and a platinum film having a thickness of 30 nm is deposited by electron beam evaporation at room temperature, and lift-off is performed. Electrodes 77 and 78 are formed by removing the excess laminate by the method.
  • the voltage source 79 connected to the electrode 77 is configured to apply a voltage of ⁇ 0.1 V to the electrode 77 in the present embodiment.
  • FIG. 11A is a diagram schematically showing the operation when a positive voltage pulse VW is applied to the gate electrode 74 in the ferroelectric gate transistor 71 shown in FIG. 10
  • FIG. 11B is a diagram showing the ferroelectric shown in FIG. 7 is a diagram schematically showing an operation when a negative voltage pulse VR is applied to a gate electrode 74 in a transistor 71.
  • FIG. 11A and 11B the dielectric polarization 80 generated in the ferroelectric 75 is shown using arrows as schematically showing the atomic deviation. The dielectric polarization 80 is shown such that the direction in which the atoms are biased (positively charged direction) faces the tip of the arrow.
  • FIG. 11A shows a state after the random voltage converter 5 outputs a sufficiently large positive voltage pulse.
  • the gate electrode 74 has a positive potential with respect to the electrodes 77 and 78, the dielectric polarization 80 is generated upward as shown in FIG. 11A.
  • the electrons 81 in the semiconductor layer 76 are attracted to the vicinity of the interface of the ferroelectric layer 75.
  • the electrode 81 is connected between the electrode 77 and the electrode 78 (source) via the electrons 81 drawn near the interface between the ferroelectric layer 75 and the semiconductor layer 76. Electrons flow between the drain and the drain).
  • FIG. 11B shows a state after the random voltage converter 5 outputs a sufficiently large negative voltage pulse.
  • the gate electrode 74 has a negative potential with respect to the electrodes 77 and 78, the dielectric polarization 80 is generated downward as shown in FIG. 11B. For this reason, the semiconductor layer 76 is depleted.
  • the semiconductor layer 76 is depleted. In this state, even when a voltage based on the voltage source 79 is applied to the electrode 77, electrons do not easily flow between the electrode 77 and the electrode 78 due to the presence of a depletion region formed inside the semiconductor layer 76.
  • the channel conductance G increases, and when a negative voltage pulse is input, the channel conductance G is Get smaller. Therefore, the output (channel conductance) of the ferroelectric gate transistor 71 can be modulated in accordance with the output voltage of the arithmetic random number converter 5. Since the magnitude of the dielectric polarization 80 in the ferroelectric layer 75 depends on the magnitude of the voltage between the gate electrode 74 and the electrodes 77 and 78, multi-tone channel conductance can be obtained.
  • FIG. 12 is a graph showing the hysteresis characteristic of the ferroelectric gate transistor 71 shown in FIG.
  • changes in the channel conductance G is shown when gradually changing the value of the pulse voltage V P applied to the gate electrode 74 of the ferroelectric gate transistor 71.
  • the change of the channel conductance G for the voltage V P applied to the gate electrode 74 of the ferroelectric gate transistor 71 shows a counter-clockwise hysteresis characteristics.
  • FIG. 13 is a circuit diagram showing a configuration example of the conductance measuring circuit 72 in the hysteresis section 7 shown in FIG.
  • the conductance measurement circuit 72 in the present embodiment is configured by an amplifier circuit using an operational amplifier (op amp). Specifically, in the conductance measurement circuit 72, one input terminal pair (inverted input terminal) is connected to the electrode 78, and the other input terminal pair (critical input terminal) is connected to a predetermined voltage source (ground voltage source). An operational amplifier (op-amp) 82 to be connected and a resistance element 83 connected between the inverting input terminal and the output terminal of the operational amplifier 82 are provided.
  • an operational amplifier (op-amp) 82 to be connected and a resistance element 83 connected between the inverting input terminal and the output terminal of the operational amplifier 82 are provided.
  • the inverting input terminal of the operational amplifier 82, the source of the ferroelectric gate transistor 71 based on the voltage V in of the voltage source 79 - is a current flowing between the drain input.
  • the resistance value of the resistance element 83 is R F
  • the output voltage V out of the conductance measurement circuit 72 is obtained by the following equation using the source-drain resistance value R DS described above.
  • the channel conductance G obtained in this way is binarized by the threshold processing unit 9.
  • the threshold processing unit 9 uses, as a threshold for binarization, an average value of values output before the values (channel conductance G) sequentially output from the hysteresis unit 7. Configured to use. For example, the average value of 100 channel conductances G before the channel conductance G to be binarized is output is used as the threshold value of the channel conductance G to be binarized.
  • the threshold processing unit 9 outputs 1 if the value of the channel conductance G to be binarized is equal to or greater than the threshold, and outputs 0 if it is smaller than the threshold.
  • the values sequentially output from the threshold processing unit 9 in this way become a random number sequence generated by the random number generation device 1 in the present embodiment.
  • the threshold value is not limited to the above, and may be set to a predetermined value (fixed value) in advance, or may be updated using an average value or the like every predetermined number of times.
  • the present invention adjusts the signal input to the hysteresis unit 7 so that the input / output operation of the hysteresis unit 7 is realized in the minor loop of the hysteresis characteristic of the hysteresis unit 7.
  • the output that changes in a complicated manner is obtained.
  • the inventors of the present invention have found that setting the value of the input voltage V W, V R as follows as a method for obtaining the operation within the minor loop stably.
  • FIG. 14 is a conceptual diagram for adjusting the input signal based on the hysteresis characteristic shown in FIG.
  • V P is the input value to the X-axis (horizontal axis)
  • G is an output value to the Y-axis (vertical axis).
  • the maximum value is Y max
  • the range of the input value X that satisfies the output range Y L ⁇ Y ⁇ Y H is divided into a positive range and a negative range. If the values of the input X when Y H and Y L are in the saturation loop are X W1 , X W2 , X W3 , and X W4 in order from the smallest, the negative range that the input X can take is X W1 ⁇ X ⁇ X W2 , and the positive range that the input X can take is X W3 ⁇ X ⁇ X W4 .
  • the output value Y of the hysteresis unit 7 is complicated by applying the positive range and the negative range of the input X thus obtained to the numerical sequences N 1 and N 2 that are the outputs of the arithmetic random number conversion unit 5, respectively. Can be changed. That is, the ranges of the numerical strings N 1 and N 2 are as follows.
  • a positive value and a negative value are alternately input, and the input of the arithmetic random number converter 5 so that the input value falls within the minor loop of the hysteresis characteristic. Since the output value is adjusted, the variation of the output value of the hysteresis section 7 can be increased.
  • the conventional random number generator using thermal noise as shown in FIG. 26, as a method for aligning (initializing) the magnetization direction applied to the magnetization free layer of the magnetoresistive element in one direction, A reset pulse is applied to the magnetization free layer.
  • the configuration of the present invention is such that a positive value and a negative value are alternately input to deliberately increase the variation in output, and is technically different from the configuration of a conventional random number generator using thermal noise. It is based on.
  • a minor loop range that is more suitable for the hysteresis characteristics of the hysteresis element used in the hysteresis section 7 may be separately defined.
  • FIG. 15 is a graph illustrating channel conductance sequentially output from the conductance measuring circuit 72 shown in FIG.
  • the channel conductance waveform shown in FIG. 15 is compared with the voltage waveform of the voltage generation conversion circuit 52 shown in FIG. 8, both waveforms appear to be similar on the whole.
  • FIG. 16 is a diagram illustrating a random number sequence generated by the random number generator 1 shown in FIG. In FIG. 16, it appears that 0 and 1 are randomly generated at first glance, but it does not appear to be much different from the arithmetic random number sequence shown in FIG. Therefore, the results of some evaluations on the random number sequence generated by the random number generator 1 are shown below.
  • FIG. 17 is a graph showing the spectrum test result of the arithmetic random number sequence shown in FIG. FIG. 17 plots a plurality of points based on the random number sequence generated by the random number generator 1, as in the spectrum test shown in FIG. 6.
  • the distribution of the plotted point group on the specific line confirmed in the case of the arithmetic random number shown in FIG. 6 is not confirmed, and it can be confirmed that the distribution is approximately uniform.
  • Morishita Index I ⁇ which is known as an index representing the variation of the plotted point cloud.
  • Morishita's index I ⁇ is a system in which the distribution of the plot point group shown in FIG. 17 is divided into predetermined sections and evaluated by the number of plot points included in each section. Morishita's index I ⁇ is defined by the following equation.
  • q denotes the number of partitions
  • x j shows a plot number in the j-th section.
  • FIG. 18 is a diagram for explaining a mode of dividing the graph shown in FIG. 17 into a plurality of sections.
  • partition numbers (corresponding to j in the above formula (5)) 1 to 25 are assigned to the respective partitions.
  • the area was corrected when calculating Morishita index I ⁇ .
  • the random number generation device 1 in the present embodiment it is possible to generate extremely good random numbers having no periodicity.
  • FIG. 19 is a diagram showing a schematic configuration of a random number generation device 1B according to the second embodiment of the present invention.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the random number generator 1B of the present embodiment is different from the first embodiment in that the arithmetic random number converter 5B is configured to output current, and the hysteresis section 7B is used as a hysteresis element.
  • the magnetic body 21 is provided, and the magnetic body 21 is configured to change the magnetization state of the magnetic body 21 by generating a magnetic field based on the current output from the arithmetic random number converter 5B.
  • the threshold processing unit 9B of the present embodiment generates random numbers by binarizing the change in the magnetization state of the magnetic body 21.
  • the magnetic body 21 is composed of a spinel thin film mainly composed of iron (Fe) containing cobalt (Co) and nickel (Ni) formed on a glass substrate.
  • the magnetic body 71 is formed by using, for example, reactive sputtering.
  • the magnetic body 71 is formed by, for example, sputtering an iron target in an oxygen atmosphere to form a 6 nm thick Fe 3 O 4 layer on a glass substrate maintained at 200 ° C., and then in a oxygen and cobalt and nickel target Is formed as a multilayer film in which formation of an oxide layer containing cobalt and nickel having a thickness of 0.5 nm is repeated 70 times alternately.
  • the hysteresis unit 7 ⁇ / b> B includes a magnetic field generator 22 that generates a magnetic field in the magnetic body 71 and a magnetization state measurement unit 23 that measures the magnetization state of the magnetic body 71.
  • the magnetic field generator 22 is a coil, for example.
  • the magnetization state measurement unit 23 is, for example, a Hall element. Similar to the arithmetic random number generator 5 in the first embodiment, the arithmetic random number converter 5B converts current pulses of different lengths of two or more gradations based on the arithmetic random number and applies them to the magnetic field generator 22. .
  • the magnetic field generator 22 generates a magnetic field around the magnetic body 71 according to the length of the applied current pulse.
  • FIG. 20 is a graph showing the hysteresis characteristics of the magnetic body 21 used in the hysteresis portion 7B in FIG.
  • FIG. 20 shows a magnetization curve when a magnetic field is applied in the vertical direction of the magnetic body 21.
  • the magnetic body 21 has a hysteresis characteristic in the value of magnetization with respect to a magnetic field. For this reason, by adjusting the current pulse from the arithmetic random number conversion unit 5B and applying a magnetic field around the magnetic body 21 so as to follow the minor loop, the occurrence frequency is biased as in the first embodiment. Random numbers having no periodicity can be generated without causing them to occur.
  • FIG. 21 is a diagram showing a schematic configuration of a random number generation device 1C according to the third embodiment of the present invention.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the random number generator 1C of the present embodiment is different from that of the first embodiment in that the hysteresis unit 7C applies the voltage output from the arithmetic random number conversion unit 5 as a hysteresis element. That is, the resistance change element 41 whose resistance value changes is provided.
  • the resistance change element 41 includes a resistance change layer 43 and electrodes 44 and 45 provided so as to sandwich the resistance change layer 43.
  • the resistance change layer 43 is made of, for example, aluminum oxide, and the electrodes 44 and 45 are made of, for example, platinum.
  • the thicknesses of the electrodes 44 and 45 are both about 30 nm.
  • the resistance change layer 43 is formed, for example, by repeating a process of growing an aluminum thin film having a thickness of 3 nm and a process of heat-treating in an oxygen atmosphere at 500 ° C. seven times.
  • the hysteresis unit 7C includes a changeover switch 42 for connecting one electrode 44 of the resistance change element 41 to either the arithmetic random number conversion unit 5 or the conductance measurement circuit 72.
  • the other electrode 45 of the resistance change element 41 is held at a predetermined voltage (for example, ground voltage).
  • FIG. 22 is a graph showing the hysteresis characteristics of the resistance change element 41 used in the hysteresis portion 7C in FIG.
  • the resistance value with respect to the applied voltage that is, the conductance value has a hysteresis characteristic.
  • the changeover switch 42 is switched to the terminal A side, and the arithmetic random number conversion unit 5 and the resistance change element 41 are connected, so that the output voltage of the arithmetic random number conversion unit 5 is changed to the resistance Applied to the change element 41.
  • the threshold processing unit 9 When measuring the conductance of the variable resistance element 41, the changeover switch 42 is switched to the terminal B side, and the variable resistance element 41 and the conductance measuring circuit 72 are connected, whereby the conductance measurement circuit 72 conducts the conductance of the variable resistance element 41. Measure.
  • the threshold processing unit 9 generates a random number by binarizing the conductance measured by the conductance measuring circuit 72 with a predetermined threshold.
  • the resistance change element 41 has a hysteresis characteristic. For this reason, by adjusting the voltage pulse from the arithmetic random number conversion unit 5 and applying a voltage to the resistance change element 41 so as to follow the minor loop, the occurrence frequency is biased as in the first embodiment. Random numbers having no periodicity can be generated without causing them to occur.
  • the reset voltage generation circuit 53 and the changeover switch 54 are eliminated, and only the voltage from the voltage generation circuit 52 is replaced with the ferroelectric gate transistor 71 of the hysteresis section 7.
  • the range of the voltage V W output from the voltage generation circuit 52 was set to ⁇ 0.5 V ⁇ V W ⁇ 1.0 V.
  • the structure of those other than this it was set as the structure similar to the random number generator 1 in 1st Embodiment.
  • FIG. 23 is a graph illustrating the voltage V W which are sequentially output from the voltage generating circuit of the random number generator in the comparative example
  • FIG. 24 illustrates a channel conductance sequentially outputted based on the voltage V W shown in FIG. 23 It is a graph to do. It can be seen that the frequency of change in the channel conductance shown in FIG. 24 is sparse compared to the change in channel conductance in the first embodiment shown in FIG. A ferroelectric has a property that conductance hardly changes when a voltage having the same polarity and a small magnitude is applied. For this reason, it is considered that the frequency of change in channel conductance becomes sparse.
  • Such a phenomenon is not limited to ferroelectrics, and there are some differences, but elements having hysteresis characteristics have approximately the same properties. Due to this property, it can be said that a large output change is unlikely to occur unless the polarity changes.
  • the range in which the voltage V W output from the voltage generating circuit 52 also obtain take any positive and negative values, but still the channel conductance change is not increased. From this, it can be said that it is important that the voltage whose polarity is inverted is alternately input to the hysteresis portion.
  • FIG. 25 is a diagram illustrating a random number sequence generated by the random number generator in the comparative example.
  • the random number sequence shown in FIG. 25 has a number of consecutive 0s or 1s and a larger number at a glance.
  • the main cause is that a large change in conductance does not occur unless the polarity of the applied voltage is changed.
  • Such a series of numerical values deteriorates the characteristics as a random number.
  • Table 2 below shows the result of verifying the random number sequence of FIG. 25 by FIPS140.
  • the random number generator according to the present invention can obtain a random number excluding the periodicity of arithmetic random numbers with a simple structure. If such a random number is used as a file encryption key, the possibility of decryption becomes extremely low. Further, if the random number obtained in the present invention is used as a random number for simulation, since it has no periodicity, a more reliable analysis result can be obtained.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

　本発明の乱数発生装置は、算術乱数列を生成する算術乱数発生部（３）と、算術乱数列から１つ以上の算術乱数を順次読み出し、読み出した算術乱数の値を、同じ極性で予め定められた２階調以上の値を取り得る電圧または電流に変換する算術乱数変換部（５）と、順次入力される電圧または電流に対して、そのときに入力された電圧または電流の値と、以前に入力された電圧または電流の値とに依存した値を出力するヒステリシス部（７）と、ヒステリシス部の出力を二値化する閾値処理部（９）とを備え、算術乱数変換部（５）は、算術乱数に基づいて変換された電圧または電流を用いて、正の値と負の値とを交互に出力し、正の値および負の値の少なくとも何れか一方として、算術乱数の値に応じて変換された２階調以上の値を取り得る電圧または電流の値を出力するように構成される。

Description

乱数発生装置
　本発明は、例えば乱数鍵、個人認証等の一般的な乱数用途に使用される乱数発生装置に関するものである。
　従来、乱数発生装置として、物理的な熱雑音を利用する方法および算術乱数を利用する方法が知られている。
　例えば物理的な熱雑音を利用する方法として、下記特許文献１に記載されているような乱数発生装置が提案されている。図２６は従来の熱雑音を利用した乱数発生装置の概略構成を示す図であり、図２７は図２６に示す乱数発生装置の駆動方法を説明するための図である。図２６に示す従来の乱数発生装置は、磁気抵抗素子１０２に、セット電流設定手段１０４からのセットパルス電流と、リセット手段１０３からのセットパルス電流とは逆極性のリセットパルス電流とを交互に流すことで、磁気抵抗素子１０２の抵抗を変化させることにより乱数を発生させる。図２６に示す乱数発生装置においては、リセットパルス電流を流すことにより、磁気抵抗素子１０２における磁化自由層の磁化の方向を初期化している。図２８は図２６に示す乱数発生装置の制御方法を説明するための図である。特許文献１には、図２６に示す乱数発生装置において、磁気抵抗素子１０２にリセットパルス電流を流すことにより磁化の方向をほぼ完全に一方向に揃えた後、反転確率の累積が０．５になる電流値のパルス電流（セットパルス電流）を加えることにより、磁気抵抗素子１０２は低抵抗状態（“０”に対応する事象）の発生確率と高抵抗状態（“１”に対応する事象）の発生確率とがともに０．５となる乱数発生装置を実現できるとしている。本乱数発生装置においては、図２８に示す特性を予め測定しておくことにより、反転確率の累積が０．５になる電流値が決定される。このとき、磁気抵抗素子１０２において実際に得られる磁化反転は、熱雑音によりばらつくため、磁気抵抗素子１０２の抵抗状態の変化を検出することにより乱数を得ることができるとしている。
　一方、算術乱数を利用する方法としては、下記特許文献２に記載されているような乱数発生装置が提案されている。図２９は従来の算術乱数を利用した乱数発生装置の概略構成を示す図である。図２９に示す乱数発生装置は、算術乱数を発生させるためによく利用される線形帰還シフトレジスタ（ＬＦＳＲ）と呼ばれるものである。図２９に示すように、線形帰還シフトレジスタは、簡便な回路構成で乱数を発生できる。また、算術乱数の発生頻度には偏りがない（０および１の発生確率がほぼ等しい）ことが明らかとなっている。
特許第４６２５９３６号公報 特許第４８２８０６８号公報
　上記のような従来の乱数発生装置においては、それぞれ以下のような問題があった。例えば特許文献１のような物理的な熱雑音を利用する乱数発生装置においては、磁化抵抗素子１０２が温度依存性を有していることや、特性の経時的変化を生じることから、発生頻度に偏りが生じてしまう問題がある。実際、特許文献１においては、磁気抵抗素子１０２の磁化反転によって発生した乱数をコンパレータ１０５を介して積分器１０６に入力し、積分器１０６の出力を誤差アンプ１０７に入力することで、反転確率を調整するようにし
ている。しかし、このような構成とするためには、別途調整回路が必要なため回路が複雑化する問題がある。さらに、反転確率の調整を乱数発生後に行うため、短期的には偏りが依然として残ってしまうという問題もある。
　また、特許文献２のような算術乱数を利用する乱数発生装置においては、発生頻度に偏りは生じないが、発生した算術乱数列が周期性を有するという問題がある。この周期性のため、算術乱数列を暗号化などにそのまま用いた場合、容易に解読されてしまう可能性がある。
　本発明は、以上のような課題を解決すべくなされたものであり、発生頻度に偏りを生じさせることなく周期性を有しないような乱数を発生させることができる乱数発生装置を提供することを目的とする。
　前記従来の課題を解決するために、本発明の一の態様に係る乱数発生装置は、算術乱数列を生成する算術乱数発生部と、前記算術乱数列から１つ以上（１ビット以上）の算術乱数を順次読み出し、読み出した算術乱数の値を、同じ極性で予め定められた２階調以上の値を取り得る電圧または電流に変換する算術乱数変換部と、順次入力される電圧または電流に対して、そのときに入力された電圧または電流の値と、以前に入力された電圧または電流の値とに依存した値を出力するヒステリシス部と、前記ヒステリシス部の出力を二値化する閾値処理部とを備え、前記算術乱数変換部は、前記算術乱数に基づいて変換された電圧または電流を用いて、正の値と負の値とを交互に出力し、前記正の値および前記負の値の少なくとも何れか一方として、前記算術乱数の値に応じて変換された前記２階調以上の値を取り得る電圧または電流の値を出力するように構成されるものである。
　本発明は以上に説明したように構成され、発生頻度に偏りを生じさせることなく周期性を有しないような乱数を発生させることができるという効果を奏する。
図１は本発明の第１の実施の形態における乱数発生装置の概略構成を示すブロック図である。 図２は図１に示す乱数発生装置の算術乱数変換部における出力の経時的変化を示すグラフである。 図３は図１に示す乱数発生装置のヒステリシス部の入出力特性を示すグラフである。 図４は図１に示す乱数発生装置における算術乱数発生部の構成例を示す図である。 図５は図４に示す線形帰還シフトレジスタにより発生した算術乱数列を示す図である。 図６は図５に示す算術乱数列のスペクトル検定結果を示すグラフである。 図７は図１に示す乱数発生装置における算術乱数変換部の構成例を主に示すブロック図である。 図８は図７に示す電圧発生回路から順次出力される電圧ＶＷを例示するグラフである。 図９は図７に示す算術乱数変換部における出力の経時的変化を示すグラフである。 図１０は図１に示す乱数発生装置におけるヒステリシス部の構成例を主に示すブロック図である。 図１１Ａは図１０に示す強誘電体ゲートトランジスタにおいてゲート電極に正の電圧パルスＶＷが印加された場合の動作を模式的に示す図である。 図１１Ｂは図１０に示す強誘電体トランジスタにおいてゲート電極に負の電圧パルスＶＲが印加された場合の動作を模式的に示す図である。 図１２は図１０に示す強誘電体ゲートトランジスのヒステリシス特性を示すグラフである。 図１３は図１０に示すヒステリシス部におけるコンダクタンス測定回路の構成例を示す回路図である。 図１４は図１２に示すヒステリシス特性に基づいて入力信号を調整するための概念図である。 図１５は図１３に示すコンダクタンス測定回路から順次出力されるチャネル・コンダクタンスを例示するグラフである。 図１６は図１に示す乱数発生装置により発生された乱数列を例示する図である。 図１７は図１６に示す算術乱数列のスペクトル検定結果を示すグラフである。 図１８は図１７に示すグラフを複数の区画に分割する態様を説明するための図である。 図１９は本発明の第２の実施の形態における乱数発生装置の概略構成を示す図である。 図２０は図１９におけるヒステリシス部に用いられる磁性体のヒステリシス特性を示すグラフである。 図２１は本発明の第３の実施の形態における乱数発生装置の概略構成を示す図である。 図２２は図２１におけるヒステリシス部に用いられる抵抗変化素子のヒステリシス特性を示すグラフである。 図２３は比較例における乱数発生装置の電圧発生回路から順次出力される電圧ＶＷを例示するグラフである。 図２４は図２３に示す電圧ＶＷに基づいて順次出力されるチャネル・コンダクタンスを例示するグラフである。 図２５は比較例における乱数発生装置により発生された乱数列を例示する図である。 図２６は従来の熱雑音を利用した乱数発生装置の概略構成を示す図である。 図２７は図２６に示す乱数発生装置の駆動法を説明するための図である。 図２８は図２６に示す乱数発生装置の制御方法を説明するための図である。 図２９は従来の算術乱数を利用した乱数発生装置の概略構成を示す図である。
　以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下では全ての図を通じて同一または相当する要素には同一の参照符号を付して、その重複する説明を省略する。
　（本発明の概要）
　本発明の発明者らは、算術乱数においては発生頻度に偏りが生じない点を考慮した上で、算術乱数に生じる周期性を破壊するための構成について鋭意研究を行った。その結果、算術乱数列を、ヒステリシス特性を有する構成に適用することにより、発生頻度の偏りが生じない算術乱数列の特性を維持したまま、周期性を破壊することができるという知見を有するに至った。さらに、ヒステリシス特性を有する構成に正の値と負の値とが交互に入力された場合に、出力がより大きく変化し、算術乱数列の周期性を破壊し、出力値を十分ばらつかせることができることが分かった。本発明は、以上の知見に基づいてなされたものである。
　具体的には、本発明の一態様に係る乱数発生装置（１，１Ｂ，１Ｃ）は、算術乱数列を生成する算術乱数発生部（３）と、前記算術乱数列から１つ以上（１ビット以上）の算術乱数を順次読み出し、読み出した算術乱数の値を、同じ極性で予め定められた２階調以上の値を取り得る電圧または電流に変換する算術乱数変換部（５，５Ｂ）と、順次入力される電圧または電流に対して、そのときに入力された電圧または電流の値と、以前に入力された電圧または電流の値とに依存した値を出力するヒステリシス部（７，７Ｂ，７Ｃ）と、前記ヒステリシス部の出力を二値化する閾値処理部（９）とを備え、前記算術乱数変換部は、前記算術乱数に基づいて変換された電圧または電流を用いて、正の値と負の値とを交互に出力し、前記正の値および前記負の値の少なくとも何れか一方として、前記算術乱数の値に応じて変換された前記２階調以上の値を取り得る電圧または電流の値を出力するように構成されるものである。
　上記構成によれば、算術乱数に基づいて予め定められた２階調以上の値を取り得る電圧または電流値がヒステリシス部に入力される。ここで、ヒステリシス部においては、入力された値が同じ値でも以前に入力された値が異なれば異なる出力が得られる。この性質により、算術乱数の周期性をなくすことが期待できる。また、上記構成によれば、ヒステリシス部に正の値と負の値とを交互に入力させるため、順次入力される値に対して、ヒステリシス部の出力変化は大きくなる。この大きい変化を有するヒステリシス部の出力を二値化することにより、再度乱数化する。以上の効果により、発生頻度に偏りを生じさせることなく周期性を有しないような乱数を発生させることができる。
　前記算術乱数変換部は、前記算術乱数列から所定ビット数の算術乱数を順次読み出し、前記ビット数ごとの算術乱数をＮ進数（Ｎ≧２）に変換するＮ進数変換回路（５１）と、前記Ｎ進数に変換された算術乱数の値に基づいて、予め定められた２階調以上の電圧レベルまたは電流レベルの何れかに振り分けることによって、前記算術乱数の値を電圧または電流に変換する階調発生回路（５２）とを備えてもよい。これによれば、Ｎ進数変換回路において算術乱数列から所定ビット数を読み出し、読み出した算術乱数をＮ進数に変換した上で電圧または電流値に変換することにより、当該電圧または電流値への変換のための演算および当該電圧または電流値の出力制御を容易にすることができ、算術乱数列をヒステリシス部のマイナーループ内で入出力動作させるために必要な電圧または電流値に容易に調整することができる。
　前記ヒステリシス部が有する飽和ループ特性曲線において、入力値が０であるときの出力の最大値をＹｍａｘとし、入力値が０であるときの出力の最小値をＹｍｉｎとし、Ｙｍａｘ－ＹｍｉｎをΔＹとしたときに、出力値がＹＬ＝Ｙｍｉｎ＋ΔＹ／１０またはＹＨ＝Ｙｍａｘ－ΔＹ／１０となる入力値を小さい値から順にＸＷ１，ＸＷ２，ＸＷ３，ＸＷ４とした場合、前記算術乱数変換部は、交互に出力する前記正の値および前記負の値のうちの一方の値Ｎ１がＸＷ１≦Ｎ１≦ＸＷ２の範囲内、かつ、前記正の値および前記負の値のうちの他方の値Ｎ２がＸＷ３≦Ｎ２≦ＸＷ４の範囲内に含まれる、または、前記Ｎ２がＸＷ１≦Ｎ２≦ＸＷ２の範囲内、かつ、前記Ｎ１がＸＷ３≦Ｎ１≦ＸＷ４の範囲内に含まれるような値を出力することとしてもよい。これによれば、ヒステリシス部が有する飽和ループ特性曲線の内側、すなわち、マイナーループが形成されるような電流または電圧値がヒステリシス部に入力されるように、算術乱数が電流または電圧値に変換される。したがって、より不規則な出力変化がヒステリシス部から得られるため、よりランダムな乱数を得ることができる。
　前記算術乱数変換部は、交互に出力する前記正の値および前記負の値のうちの一方の値Ｎ１として、前記算術乱数の値に応じて変換された２階調以上の値を取り得る電圧または電流の値を出力し、前記正の値および前記負の値のうちの他方の値Ｎ２の値として、所定の固定値を出力することとしてもよい。これによれば、ヒステリシス部に交互に入力される正の値および負の値のうちの一方の値Ｎ１として、算術乱数に基づく電流または電圧値が入力される一方で、他方の値Ｎ２として、所定の固定値が入力される。これにより、ヒステリシス部の出力変化を大きくしつつ、乱数を発生させるために必要な算術乱数の数（ビット数）がＮ１，Ｎ２ともに算術乱数を使用する場合に比べて半分で済む。したがって、算術乱数発生部において算術乱数を発生させるための演算量および算術乱数変換部における電圧または電流値への変換のための演算量を半分にすることができる。
　前記算術乱数変換部は、電圧を出力するよう構成され、前記ヒステリシス部は、前記算術乱数変換部から出力された電圧がゲートに入力され、当該ゲートに入力された電圧の変化に応じてソース－ドレイン間のコンダクタンスが変化する強誘電体ゲートトランジスタ（７１）を備えてもよい。強誘電体ゲートトランジスタは、ゲートに印加される電圧に基づいて強誘電体に分極が生じ、それに応じたチャネル・コンダクタンスが多階調となるものであり、強誘電体に印加される電圧とそれによって生じる分極との関係がヒステリシスを有している。このような強誘電体ゲートトランジスタをヒステリシス部として用いることにより、算術乱数変換部から出力された電圧に基づいてヒステリシスを有する多階調の出力を得ることができる。したがって、簡単な構成で入力に対して出力変化の大きいヒステリシス部を容易に構成することができる。
　前記算術乱数変換部は、電流を出力するよう構成され、前記ヒステリシス部は、磁性体（２１）を備え、前記磁性体に、前記算術乱数変換部から出力された電流に基づいて磁場を発生させることにより、前記磁性体の磁化状態が変化するように構成されてもよい。磁性体は、電流に基づいて発生した磁場に応じて磁化されるものであり、電流と磁化との関係がヒステリシスを有している。このような磁性体をヒステリシス部として用いることにより、算術乱数変換部から出力された電流に基づいてヒステリシスを有する多階調の出力を得ることができる。したがって、簡単な構成で入力に対して出力変化の大きいヒステリシス部を容易に構成することができる。
　前記算術乱数変換部は、電圧を出力するよう構成され、前記ヒステリシス部は、前記算術乱数変換部から出力された電圧を印加することにより抵抗値が変化する抵抗変化素子（４１）を備えてもよい。抵抗変化素子は、印加される電圧に基づいて抵抗値が変化するため、当該抵抗変化素子のコンダクタンスが変化するものであり、印加電圧と抵抗値との関係がヒステリシスを有している。このような抵抗変化素子をヒステリシス部として用いることにより、算術乱数変換部から出力された電圧に基づいてヒステリシスを有する多階調の出力を得ることができる。したがって、簡単な構成で入力に対して出力変化の大きいヒステリシス部を容易に構成することができる。
　前記算術乱数発生部は、線形帰還シフトレジスタ（３１）を備えてもよい。これにより、算術乱数を簡単な構成により容易に発生させることができる。
　前記閾値処理部は、前記ヒステリシス部から順次出力される値に対して、それ以前に出力された値の平均値を、二値化のための閾値として用いてもよい。これにより、ヒステリシス部の出力変化に基づいて確実かつ容易に乱数を発生させることができる。
　（第１の実施の形態）
　以下、本発明の第１の実施の形態について説明する。図１は本発明の第１の実施の形態における乱数発生装置の概略構成を示すブロック図である。図１に示すように、本実施形
態における乱数発生装置１は、算術乱数発生部３と、算術乱数変換部５と、ヒステリシス部７と、閾値処理部９とを備えている。
　算術乱数発生部３は、算術乱数列を生成して出力する。算術乱数発生部３から順次出力された複数の算術乱数が算術乱数列となる。算術乱数変換部５は、生成された算術乱数列に基づいて後述する電圧または電流値に変換する。
　ヒステリシス部７は、算術乱数変換部５の出力が順次入力され、当該入力された値の履歴に応じて出力が変化するヒステリシス素子を有している。閾値処理部９は、ヒステリシス部７の出力を所定の閾値を用いて二値化する。
　図２は図１に示す乱数発生装置の算術乱数変換部５における出力の経時的変化を示すグラフである。図２に示すように、本実施形態において、算術乱数変換部５は、算術乱数列に基づいて変換された電圧または電流を用いて、正の値と負の値とを交互に出力するように構成されている。図２においては、正の値の数値列をＮ１とし、負の値の数値列をＮ２として示している。算術乱数変換部５は、算術乱数列から予め定められた１つ以上（１ビット以上）の算術乱数を順次読み出し、読み出した算術乱数の値を、予め定められた２階調以上の値を取り得る電圧または電流に変換し、当該変換された値に基づいて、数値列Ｎ１，Ｎ２を生成する。
　なお、図２においては、数値列Ｎ１，Ｎ２はともに予め定められた２階調以上の値を取り得る電圧または電流値に変換されている。しかし、本発明はこれに限られず、後述するように、正の値および負の値のいずれか一方を固定値としてもよい。
　図３は図１に示す乱数発生装置のヒステリシス部７の入出力特性を示すグラフである。ヒステリシス部７は、入力値を増加させる方向と入力値を減少させる方向とにおいて、出力値が変化する経路が異なるヒステリシス特性を有している。すなわち、ヒステリシス部７は、順次入力される電圧または電流に対して、そのときに入力された電圧または電流の値と、以前に入力された電圧または電流の値とに依存した値を出力する。図３においては、入出力変化の態様が反時計回りの場合が示されているが、時計回りとなる場合もある。入力値の絶対値が十分に大きい場合、入出力変化の態様はある一定の曲線上をたどる。これを飽和ループと言う。一方、入力値の絶対値が飽和ループより小さいとき、入力値に対する出力値の変化は飽和ループの内側をたどる。これをマイナーループと言う。マイナーループはほぼ無限に存在する。
　このような特性を利用し、ヒステリシス部７に入力する値の範囲をマイナーループで動作する範囲とし、さらに図２に示すように逆極性の数値列Ｎ１，Ｎ２を交互に入力することにより、ヒステリシス部７の出力の値を以前に入力された値（入力履歴）に応じて複雑に変化させることができる。
　本発明者らは、このようなヒステリシス部７の出力値を所定の閾値を用いて二値化することにより、周期性を有さず、しかも発生頻度に偏りが生じないような乱数を発生させることができるという知見を得て、本発明を完成させた。ヒステリシス部７の出力値に基づいて生成した乱数の発生頻度に偏りが生じないのは、ヒステリシス部７に順次入力される値が、大局的には算術乱数列に基づく数値列Ｎ１，Ｎ２に依存するためであることが考えられる。すなわち、仮にヒステリシス部７が温度依存性を有していたり、ヒステリシス特性が経時的に変化しても、ヒステリシス部７に順次入力される値の影響が優勢であるため、生成される乱数は発生頻度に偏りがなく、しかも、周期性を有しないものとすることができる。
　さらに、逆極性の数値列Ｎ１，Ｎ２を交互に入力する効果について説明する。ヒステリシス特性は、同じ極性の値が連続して入力されても、出力の値がほとんど変化しない。この特性は、例え、同じ極性の値と０の値とが交互に入力されても、同様である。このため、交互に入力される数値列Ｎ１，Ｎ２が同じ極性であれば、ヒステリシス部７の出力値を所定の閾値で二値化しても値が変化しなくなる。したがって、このような同じ数値の連続は乱数特性を劣化させてしまう（後述する比較例参照）。このような観点から、数値列Ｎ１，Ｎ２を逆極性かつ交互に入力することで、ヒステリシス特性における特有の影響を排除でき、高品質の乱数を発生することができる。
　以上のように、本実施形態における乱数発生装置１により、分布に偏りがなく、かつ周期性を持たない、極めて良質な乱数を得ることができる。
　（乱数発生装置の具体的構成）
　以下、本実施形態における乱数発生装置１のより具体的な構成について説明する。
　図４は図１に示す乱数発生装置における算術乱数発生部３の構成例を示す図である。図４に示すように、算術乱数発生部３は、例えば、線形帰還シフトレジスタ（ＬＦＳＲ）３１を備えている。図４に示すＬＦＳＲ３１は、１０ビット長の構成を例示しているが、これに限られない。
　ＬＦＳＲ３１には、すべてのビットが０である以外の所定の初期値が与えられる。ＬＦＳＲ３１は、ビット長に応じた帰還多項式に対応したビット列のビット位置（タップ位置）の値が排他的論理和部３２に入力されるように構成されている。排他的論理和部３２の出力は、ビット列の１ビット目に入力される。１０ビット長のビット列を用いた場合、初期値である１０ビットのうち、７ビット目および１０ビット目の排他的論理和が次の１ビット目に入力され、２ビット目以降は１つ前のビット位置の値がシフト（図５においては右シフト）されて入力される。以降、これを繰り返すことにより２値の算術乱数を順次生成する。このようなＬＦＳＲ３１を用いることにより、算術乱数を小規模な回路で容易に得ることができる。
　図５は図４に示す線形帰還シフトレジスタ３１により発生した算術乱数列を例示する図である。また、図６は図５に示す算術乱数列のスペクトル検定結果を示すグラフである。図６に示すスペクトル検定（spectral test）は、得られた算術乱数列を１０ビット単位
で読み出し、１０進数に変換した上で、１番目の数値を第１点の横軸座標とし、２番目の数値を第１点の縦軸座標および第２点の横軸座標とし、３番目の数値を第２点の縦軸座標および第３点の縦軸座標とするといったように、第１点、第２点、…を順にプロットすることにより、グラフ上で周期性の有無が判別できるかどうかを調べるものである。図６に示すように、ＬＦＳＲ３１で生成された算術乱数では、プロットした点群が一様には分布しておらず、ある特定の線上に分布している。これにより、ＬＦＳＲ３１で生成された算術乱数には、明らかな周期性が存在することが理解できる。
　図７は図１に示す乱数発生装置における算術乱数変換部５の構成例を主に示すブロック図である。図７に示す算術乱数変換部５は、交互に出力する正の値および負の値のうちの一方の値Ｎ１として、算術乱数の値に応じて変換された２階調以上の値を取り得る電圧の値を出力し、正の値および負の値のうちの他方の値Ｎ２の値として、所定の固定値を出力するように構成される。
　このために、本実施形態における算術乱数変換部５は、数値列Ｎ１を出力するための構成として、Ｎ進数変換回路５１と、電圧発生回路５２とを備えている。Ｎ進数変換回路５１は、算術乱数発生部３で発生した算術乱数列から所定のビット数（Ｍビット）を順次読み出し、読み出したビット数ごとの算術乱数列の値を所定のＮ進数の値に変換する。例えば、Ｎ進数変換回路５１は、算術乱数列をＭ＝１０ビットずつ読み出し、当該読み出した１０ビットの算術乱数列をＮ＝１０進数に変換する。この場合、Ｎ進数変換回路５１の出力Ｐは、０≦Ｐ≦１０２３の範囲の整数値となる。
　また、電圧発生回路５２は、Ｎ進数変換回路５１においてＮ進数に変換した値Ｐに比例した電圧ＶＷを発生させる。したがって、１０ビット１０進数の場合、電圧発生回路５２が出力する電圧ＶＷは、１０２４階調の電圧値を取り得る。例えば、電圧発生回路５２は、入力された値Ｐが０のとき電圧ＶＷが０．５Ｖとなり、値Ｐが１０２３のとき電圧ＶＷが１．５Ｖとなるように、線形的に電圧を発生させるように構成される。このように、電圧発生回路５２は、Ｎ進数変換回路５１の出力を予め定められた２階調以上の電圧レベルに振り分けることによって、算術乱数の値を電圧に変換する階調発生回路として機能する。
　なお、Ｎ進数変換回路５１において算術乱数を読み出すビット数Ｍは１ビット以上であれば特に限定されない。Ｎ進数変換回路５１で変換される進数Ｎについても２以上（変換しない）であれば特に限定されない。ただし、算術乱数変換部５が出力する電圧が１０００階調前後であれば、最小出力値と最大出力値との差を１Ｖとした上で、その間を約１ｍＶ刻みで出力することができる。このため、Ｎ進数変換回路５１が読み出すビット数Ｍを１０ビットとし、Ｎ＝１０進数に変換することにより１０２４階調の電圧とすることが考えられる。このように設定することにより、算術乱数変換部５の電圧制御性が高まり、簡単な制御で電圧変換を行うことができる。電流を出力する場合についても同様である。
　電圧発生回路５２が出力する電圧ＶＷは、順次入力される値Ｐに応じて所定間隔を空けて不連続に出力される電圧パルスであってもよいし、多階調の電圧レベルが連続的に変化するステップ状の電圧出力であってもよい。このようなＮ進数変換回路５１および電圧発生回路５２は公知の回路構成（例えば公知のデジタル－アナログ変換回路など）が適用可能である。
　なお、算術乱数変換部５が算術乱数に基づいて２階調以上の電圧ＶＷを生成可能であれば、Ｎ進数変換回路５１はなくてもよい。例えば、算術乱数変換部５は、算術乱数を１ビットずつ読み出して、読み出したビットの値（０または１）に応じて所定の電圧（例えば算術乱数の値が０であればＶＷ＝０．５Ｖ、算術乱数の値が１であればＶＷ＝１．５Ｖ）を出力する構成としてもよい。
　また、算術乱数変換部５は、数値列Ｎ２を出力するための構成として、リセット電圧発生回路５３を備えている。リセット電圧発生回路５３は、所定の固定値の電圧をリセット電圧ＶＲとして発生させる。リセット電圧ＶＲは、電圧発生回路５２から出力される電圧ＶＷと極性の異なる定電圧値を有する。リセット電圧発生回路５３は、公知の回路構成または定電圧源を用いることにより実現される。
　なお、電圧ＶＷおよびリセット電圧ＶＲの大きさのより詳細な決定方法については後述する。
　また、算術乱数変換部５は、極性の異なる数値列Ｎ１およびＮ２を交互に出力するための構成として切替スイッチ５４を備えている。切替スイッチ５４は、電圧発生回路５２から出力される電圧ＶＷと、リセット電圧発生回路５３から出力されるリセット電圧ＶＲとを交互に切り替えて出力する。すなわち、切替スイッチ５４は、数値列Ｎ１を出力する際に、端子Ａ側に接続された状態（電圧ＶＷ出力状態）に切り替えられ、数値列Ｎ２を出力する際に、端子Ｂ側に接続された状態（リセット電圧ＶＲ出力状態）に切り替えられる。
　なお、数値列Ｎ２においても算術乱数の値に応じて変換された電圧の値を出力する場合には、リセット電圧発生回路５３および切替スイッチ５４は不要である。その代わりに、算術乱数変換部５が電圧発生回路５２から順次出力される電圧ＶＷを電圧変化のタイミングごとに極性を変化させて出力する公知の極性反転回路(図示せず)を備えることにより実現できる。また、算術乱数変換部５は、電圧ＶＷ，ＶＲの代わりに電流を出力することとしてもよい。例えば、切替スイッチ５４の出力電圧ＶＷ，ＶＲを電流に変換する公知の電圧電流変換回路（図示せず）を備えてもよいし、電圧発生回路５２およびリセット電圧発生回路５３の代わりに、階調発生回路として、電流を発生させる公知の電流発生回路を備えることとしてもよい。
　図８は図７に示す電圧発生回路５２から順次出力される電圧ＶＷを例示するグラフであり、図９は図７に示す算術乱数変換部５における出力の経時的変化を示すグラフである。図８に示されるように、電圧発生回路５２から順次出力される電圧ＶＷは算術乱数を電圧に変換したものであるため、算術乱数において生じていた周期性は排除されていない。また、図９に示されるように、図７に示す算術乱数変換部５は、上述したように、算術乱数に基づいて変化する正の電圧ＶＷと、負の固定値であるリセット電圧ＶＲとを交互に出力する。なお、図９の例においては、各電圧ＶＷ，ＶＲのパルス幅をいずれも１マイクロ秒としている。
　図１０は図１に示す乱数発生装置におけるヒステリシス部７の構成例を主に示すブロック図である。図１０に示すように、本実施形態におけるヒステリシス部７は、ヒステリシス素子として、算術乱数変換部５から出力された電圧がゲートに入力され、当該ゲートに入力された電圧の変化に応じてソース－ドレイン間のコンダクタンス（チャネル・コンダクタンス：channel conductance）が変化する強誘電体ゲートトランジスタ（ＦｅＦＥＴ
）７１を備えている。さらに、ヒステリシス部７は、強誘電体ゲートトランジスタ７１のソース－ドレイン間のコンダクタンスを測定するコンダクタンス測定回路７２を備えている。
　強誘電体ゲートトランジスタ７１は、基板７３と、基板７３上に形成されたゲート電極７４と、ゲート電極７４が当接するように設けられる強誘電体層７５と、強誘電体層７５上に形成された半導体層７６と、半導体層７６上に設けられた２つの電極（ソース／ドレイン電極）７７，７８とを備えている。２つの電極７７，７８のうちの一方の電極７７には、電圧源７９が接続され、他方の電極７８は、コンダクタンス測定回路７２に接続されている。なお、強誘電体ゲートトランジスタ７１の構造は、図８に示す構造に限られない。例えば、基板層７３上に半導体層７６を形成し、半導体層７６上の一部に強誘電体層７５を積層し、強誘電体層７５上にゲート電極７４を形成するとともに、半導体層７６の強誘電体層７５が積層されていない箇所に２つの電極７７，７８を設けることとしてもよい。また、強誘電体ゲートトランジスタ７１は、上記構成に上記構成以外の構成（例えば電極など）が追加された構成を有していてもよい。
　ここで、図１０に示す強誘電体ゲートトランジスタ７１の作製方法について例示する。まず、シリコン単結晶基板を１１００℃の酸素雰囲気で熱処理し、当該基板の表面に酸化シリコンを１００ｎｍ形成することにより、基板７３が形成される。基板７３は、例えばＣＭＯＳ回路を形成したシリコン基板上に化学気相成長法で厚さ２μｍの酸化シリコンを形成したものであってもよい。次に、厚さ３０ｎｍの白金からなる導電膜を基板７３上にパルスレーザデポジション（以下、ＰＬＤ）法によって堆積することにより、ゲート電極７４が形成される。導電膜を堆積する際の基板の温度は７００℃である。さらに、基板７３の温度が７００℃である状態で、ＰＬＤ法を用いてゲート電極７４上に厚さ４５０ｎｍのジルコニウム酸チタン酸鉛（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３、以下、ＰＺＴ）からなる強誘電体を堆積することにより、強誘電体層７５が形成される。その後、基板７３の温度を４００℃まで下げ、厚さ３０ｎｍの酸化亜鉛（ＺｎＯ）からなる半導体を堆積させることにより半導体層７６が形成される。さらに、半導体層７６上に、パターニングされたレジストを形成した後、厚さ５ｎｍのチタン膜および厚さ３０ｎｍの白金膜から構成される積層体を、室温下で電子ビーム蒸着法によって堆積し、リフトオフ法によって余分な積層体を除去することにより、電極７７，７８が形成される。
　電極７７に接続される電圧源７９は、本実施形態においては－０．１Ｖの電圧を電極７７へ印加するように構成されている。
　以下、強誘電体ゲートトランジスタ７１の動作について説明する。図１１Ａは図１０に示す強誘電体ゲートトランジスタ７１においてゲート電極７４に正の電圧パルスＶＷが印加された場合の動作を模式的に示す図であり、図１１Ｂは図１０に示す強誘電体トランジスタ７１においてゲート電極７４に負の電圧パルスＶＲが印加された場合の動作を模式的に示す図である。なお、図１１Ａおよび図１１Ｂには、強誘電体７５において発生する誘電分極８０が、原子の偏りを模式的に示すものとして矢印を用いて示されている。誘電分極８０は、原子が偏っている方向（正に帯電している方向）が矢印の先端を向くように示されている。
　図１１Ａでは、特に乱数電圧変換部５が十分に大きい正の電圧パルスを出力した後の状態を示している。この状態において、ゲート電極７４が電極７７，７８に対して正の電位になるため、誘電分極８０が図１１Ａに示すように上向きに発生する。このため、半導体層７６中の電子８１は、強誘電体層７５の界面付近まで引き寄せられる。この状態において、電極７７に電圧源７９に基づく電圧を印加すると、強誘電体層７５と半導体層７６との界面付近に引き寄せられた電子８１を介して、電極７７と電極７８との間（ソース－ドレイン間）に電子が流れる。本明細書において、電極７７と電極７８との間の電子の流れやすさをチャネル・コンダクタンスＧと称する。コンダクタンスは抵抗値の逆数で表されるため、電極７７と電極７８との間の抵抗値（ソース－ドレイン間抵抗値）をＲＤＳとすると、Ｇ＝１／ＲＤＳという関係が成り立つ。
　一方、図１１Ｂでは、乱数電圧変換部５が十分に大きい負の電圧パルスを出力した後の状態を示している。この状態において、ゲート電極７４が電極７７，７８に対して負の電位になるため、誘電分極８０が図１１Ｂに示すように下向きに発生する。このため、半導体層７６は空乏化する。この状態において、電極７７に電圧源７９に基づく電圧を印加しても、半導体層７６内部で形成された空乏化領域の存在により電極７７と電極７８との間に電子は流れ難くなる。
　このように、強誘電体ゲートトランジスタ７１のゲート電極７４に正の電圧パルスが入力されると、チャネル・コンダクタンスＧは、大きくなり、負の電圧パルスが入力されると、チャネル・コンダクタンスＧは、小さくなる。したがって、算術乱数変換部５の出力電圧に応じて、強誘電体ゲートトランジスタ７１の出力（チャネル・コンダクタンス）を変調することができる。強誘電体層７５における誘電分極８０の大きさは、ゲート電極７４と電極７７，７８との間の電圧の大きさに依存するため、多階調のチャネル・コンダクタンスを得ることができる。
　さらに、強誘電体層７５に印加される電圧とそれによって生じる誘電分極８０との関係がヒステリシスを有している。図１２は図１０に示す強誘電体ゲートトランジス７１のヒステリシス特性を示すグラフである。図１２においては、強誘電体ゲートトランジスタ７１のゲート電極７４に印加されるパルス電圧ＶＰの値を徐々に変化させたときのチャネル・コンダクタンスＧの変化が示されている。図１２の例において、強誘電体ゲートトランジスタ７１のゲート電極７４に印加される電圧ＶＰに対するチャネル・コンダクタンスＧの変化は、反時計回りのヒステリシス特性を示している。
　このような強誘電体ゲートトランジスタ７１をヒステリシス部７として用いることにより、算術乱数変換部５から出力された電圧に基づいてヒステリシス特性を有する多階調の出力を得ることができる。したがって、簡単な構成で入力に対して出力変化の大きいヒステリシス部７を容易に構成することができる。
　図１３は図１０に示すヒステリシス部７におけるコンダクタンス測定回路７２の構成例を示す回路図である。図１３に示すように、本実施形態におけるコンダクタンス測定回路７２は、演算増幅器（オペアンプ）を用いた増幅回路により構成される。具体的には、コンダクタンス測定回路７２は、入力端子対の一方（反転入力端子）が電極７８に接続され、入力端子対の他方（批判店入力端子）が所定の電圧源（接地電圧源）に接続される演算増幅器（オペアンプ）８２と、演算増幅器８２の反転入力端子と出力端子との間に接続される抵抗素子８３とを備えている。
　演算増幅器８２の反転入力端子には、電圧源７９の電圧Ｖｉｎに基づいて強誘電体ゲートトランジスタ７１のソース－ドレイン間に流れる電流が入力される。抵抗素子８３の抵抗値をＲＦとすると、前述したソース－ドレイン間抵抗値ＲＤＳを用いてコンダクタンス測定回路７２の出力電圧Ｖｏｕｔは次の式で得られる。
Figure JPOXMLDOC01-appb-M000001
　なお、図１２に示すチャネル・コンダクタンスＧは、Ｖｉｎ＝－０．１Ｖとしてコンダクタンス測定回路７２の出力電圧Ｖｏｕｔを測定した結果から、上記式（１）を用いて算出される。
　このようにして得られたチャネル・コンダクタンスＧは、閾値処理部９により二値化される。本実施形態において、閾値処理部９は、ヒステリシス部７から順次出力される値（チャネル・コンダクタンスＧ）に対して、それ以前に出力された値の平均値を、二値化のための閾値として用いるように構成される。例えば、二値化するべきチャネル・コンダクタンスＧが出力される以前の１００回分のチャネル・コンダクタンスＧの平均値を当該二値化するべきチャンネル・コンダクタンスＧの閾値として用いる。閾値処理部９は、二値化するべきチャネル・コンダクタンスＧの値が閾値以上であれば１を出力し、閾値より小さければ０を出力する。このようにして閾値処理部９から順次出力された値が本実施形態における乱数発生装置１により発生する乱数列となる。なお、閾値は、上記に限られず、予め所定の値（固定値）に定めておいてもよいし、所定の回数ごとに閾値を平均値などを用いて更新することとしてもよい。
　次に、本実施形態における電圧ＶＷおよびリセット電圧ＶＲの大きさのより詳細な決定方法について説明する。
　上述したように、本発明は、ヒステリシス部７が有するヒステリシス特性のマイナーループ内でヒステリシス部７の入出力動作が実現されるように、ヒステリシス部７に入力される信号を調整することにより、履歴に応じて複雑に変化する出力を得ている。本発明の発明者らは、マイナーループ内での動作を安定的に得るための方法として以下のように入力電圧ＶＷ，ＶＲの値を設定することを見出した。
　図１４は図１２に示すヒステリシス特性に基づいて入力信号を調整するための概念図である。入力値であるパルス電圧ＶＰをＸ軸（横軸）に取り、出力値であるチャネル・コンダクタンスＧをＹ軸（縦軸）に取る。飽和ループにおけるＹ軸上の（ＶＰ＝０における）最小値をＹｍｉｎ、最大値をＹｍａｘとし、その差をΔＹ（＝Ｙｍａｘ－Ｙｍｉｎ）とする。このとき、ヒステリシス部７から出力される値Ｙが、最大値Ｙｍａｘおよび最小値Ｙｍｉｎより上記差ΔＹの１／１０だけ飽和ループより内側の範囲内に収まるように、入力値Ｘを調整する。すなわち、出力最小値ＹＬ＝Ｙｍｉｎ＋ΔＹ／１０と出力最大値ＹＨ＝Ｙｍａｘ－ΔＹ／１０との範囲に収まるようにヒステリシス部７への入力値が設定される。
　具体的には、上記出力範囲ＹＬ≦Ｙ≦ＹＨとなる入力値Ｘの範囲は、正の範囲と負の範囲との２つに分けられる。飽和ループにおいてＹＨ，ＹＬとなるときの入力Ｘの値を小さい方から順にＸＷ１，ＸＷ２，ＸＷ３，ＸＷ４とすると、入力Ｘが取り得る負の範囲は、ＸＷ１≦Ｘ≦ＸＷ２となり、入力Ｘが取り得る正の範囲は、ＸＷ３≦Ｘ≦ＸＷ４となる。
　したがって、このように求められた入力Ｘにおける正の範囲および負の範囲をそれぞれ算術乱数変換部５の出力である数値列Ｎ１，Ｎ２に当てはめることにより、ヒステリシス部７の出力値Ｙを複雑に変化させることができる。すなわち、数値列Ｎ１，Ｎ２の範囲は、以下のようになる。
　　ＸＷ１≦Ｎ１≦ＸＷ２　かつ　ＸＷ３≦Ｎ２≦ＸＷ４　・・・（２）
または、
　　ＸＷ３≦Ｎ１≦ＸＷ４　かつ　ＸＷ１≦Ｎ２≦ＸＷ２　・・・（３）
　本実施形態においては、Ｎ１＝ＶＷ＞０かつＮ２＝ＶＲ＜０であるため、電圧ＶＷ，ＶＲの範囲は以下のように求められる。
　　ＸＷ３≦ＶＷ≦ＸＷ４　かつ　ＸＷ１≦ＶＲ≦ＸＷ２　・・・（４）
　以上のように、本発明の構成によれば、正の値と負の値とが交互に入力され、かつ当該入力される値がヒステリシス特性のマイナーループ内に収まるように算術乱数変換部５の出力値が調整されるため、ヒステリシス部７の出力値のばらつきを大きくすることができる。これに対し、図２６に示されるような従来の熱雑音を利用した乱数発生装置では、磁気抵抗素子の磁化自由層に与える磁化の方向を一方向に揃える（初期化する）ための方法として、リセットパルスを磁化自由層に与えるものである。本発明の構成は、出力のばらつきをあえて大きくするために正の値と負の値とを交互に入力させるものであり、従来の熱雑音を利用した乱数発生装置の構成とは大きく異なる技術思想に基づくものである。
　なお、式（２）または式（３）を適用する代わりに、ヒステリシス部７に用いられるヒステリシス素子のヒステリシス特性に、より適合するようなマイナーループの範囲を別途規定することとしてもよい。
　（本実施形態において発生する乱数の評価）
　上記のように構成された本実施形態の乱数発生装置１により発生する乱数に対して複数の評価を行った。以下、その評価結果を説明する。
　図１５は図１３に示すコンダクタンス測定回路７２から順次出力されるチャネル・コンダクタンスを例示するグラフである。図１５は、ＶＲ＝－１Ｖ、０．５Ｖ≦ＶＷ≦１．５Ｖが強誘電体ゲートトランジスタ７１のゲート電極７４に入力された場合に、コンダクタ
ンス測定回路７２から出力される出力電圧Ｖｏｕｔを、式（１）を用いてチャネル・コンダクタンスに変換した結果をグラフにしたものである。なお、出力電圧Ｖｏｕｔの値は、電圧ＶＷ，ＶＲが０Ｖになってから１マイクロ秒後の値を計測したものである。図１５に示されるチャネル・コンダクタンスの波形を図８に示される電圧発生変換回路５２の電圧波形と比較すると、双方の波形は大局的には類似しているように見える。
　図１６は図１に示す乱数発生装置１により発生された乱数列を例示する図である。図１６においては、一見して０と１とがランダムに発生しているように見えるが、図５に示す算術乱数列とそれほど違いがないようにも見える。そこで、以下に、乱数発生装置１により発生された乱数列に対して、いくつかの評価を行った結果を示す。
　図１７は図１６に示す算術乱数列のスペクトル検定結果を示すグラフである。図１７は、図６に示すスペクトル検定と同様に、乱数発生装置１により発生された乱数列に基づいて複数の点をプロットしたものである。図１７に示すグラフでは、図６に示す算術乱数の場合で確認された、プロットした点群の特定の線上への分布が確認さらず、おおよそ一様に分布していることが確認できる。
　さらに、プロットした点群のばらつきを表す指数として知られている森下の指数（Morishita Index）Ｉδにより評価を行う。森下の指数Ｉδは、図１７に示すプロット点群の分布を所定の区画に分割し、各区画に含まれるプロット点の数で評価する方式である。森下の指数Ｉδは、次式で定義される。
Figure JPOXMLDOC01-appb-M000002
　ここで、ｑは区画数を示し、ｘｊはｊ番目の区画内のプロット点数を示す。
　図１８は図１７に示すグラフを複数の区画に分割する態様を説明するための図である。図１８に示すように、図１７に示す分布に対して森下の指数Ｉδを適用するにあたって、図１７のグラフを、横軸方向および縦軸方向にそれぞれ５分割し、合計２５個（ｑ＝２５）の区画において評価を行った。各区画には、図１８に示すように区画番号（上記式（５）におけるｊに対応する）１～２５を振っている。
　平面上に複数の点が無作為に一様に分布されたポアソン分布において森下の指数はＩδ＝１となる。なお、図１８に示す分割態様においては、区画番号５，１０，１５および２０～２５の面積がやや小さいので、森下の指数Ｉδを計算する際に、面積の補正を行った。本発明者らは、計算によって得られる森下の指数Ｉδが、０．９８≦Ｉδ≦１．０２の範囲内であれば、十分に一様であり、乱数の周期性は排除できるものと判断した。例えば図６に示すような算術乱数の分布に基づいて森下の指数Ｉδを計算すると、Ｉδ＝１．０５となり、一様性が不足していると判断される。
　一方、図１７に示す乱数の分布に対し、森下の指数Ｉδを計算すると、Ｉδ＝０．９９９８という値が得られた。したがって、本実施形態における乱数発生装置１により発生した乱数の分布は、判断基準である０．９８≦Ｉδ≦１．０２の範囲に収まっただけでなく、ポアソン分布であるＩδ＝１に極めて近いと言え、良好な均一性が得られていることが明らかとなった。
　さらに、暗号に関するセキュリティ要件の仕様を規定する米国連邦標準規格（ＦＩＰＳ
：Federal Information Processing Standardization）１４０に基づいた検証も行った。その結果を以下の表１に示す。本検証においては、２００００ビット分の乱数列に対して、「テスト」の内容が「合格範囲」で示される回数範囲内であれば合格と判定される。表１によればいずれの測定結果も合格範囲に収まっていることが分かる。
Figure JPOXMLDOC01-appb-T000001
　このような複数の検証結果が示すように、本実施形態における乱数発生装置１によれば、周期性を持たない極めて良質な乱数を発生させることができる。
　（第２の実施の形態）
　次に、本発明の第２の実施の形態について説明する。図１９は本発明の第２の実施の形態における乱数発生装置１Ｂの概略構成を示す図である。本実施形態において第１の実施の形態と同様の構成には同じ符号を付し、説明を省略する。図１９に示すように、本実施形態の乱数発生装置１Ｂが第１の実施の形態と異なるのは、算術乱数変換部５Ｂが、電流を出力するよう構成され、ヒステリシス部７Ｂが、ヒステリシス素子として磁性体２１を備え、当該磁性体２１に、算術乱数変換部５Ｂから出力された電流に基づいて磁場を発生させることにより、磁性体２１の磁化状態が変化するように構成されることである。本実施形態の閾値処理部９Ｂは、磁性体２１の磁化状態の変化を二値化することにより、乱数を発生させる。
　磁性体２１は、ガラス基板上に形成されたコバルト（Ｃｏ）およびニッケル（Ｎｉ）を含有する鉄（Ｆｅ）を主体とするスピネル型薄膜から構成される。磁性体７１は、例えば反応性スパッタリングを用いて形成される。磁性体７１は、例えば、酸素雰囲気中で鉄ターゲットをスパッタリングして、２００℃に保持したガラス基板上に６ｎｍの厚みのＦｅ３Ｏ４層を形成し、その後、酸素雰囲気中でコバルトおよびニッケルターゲットをスパッタリングして、０．５ｎｍの厚みのコバルトおよびニッケルを含む酸化物層を形成することを交互に７０回繰り返した多層膜として構成される。ヒステリシス部７Ｂは、磁性体７１に磁場を発生させる磁場発生器２２と、磁性体７１の磁化状態を測定する磁化状態測定部２３とを備えている。磁場発生器２２は、例えばコイルである。磁化状態測定部２３は、例えばホール素子である。算術乱数変換部５Ｂは、第１の実施の形態における算術乱数発生部５と同様に、算術乱数に基づいて２階調以上の異なる長さの電流パルスに変換し、磁場発生器２２に加えられる。磁場発生器２２は、加えられた電流パルスの長さに応じて磁性体７１の周囲に磁場を発生させる。
　図２０は図１９におけるヒステリシス部７Ｂに用いられる磁性体２１のヒステリシス特性を示すグラフである。図２０は、磁性体２１の垂直方向に磁場をかけた場合の磁化曲線を示している。図２０に示すように、磁性体２１は、磁場に対する磁化の値においてヒステリシス特性を有する。このため、算術乱数変換部５Ｂからの電流パルスを調整して、マイナーループをたどるように磁性体２１の周囲に磁場を与えることにより、第１の実施の形態と同様に発生頻度に偏りを生じさせることなく周期性を有しない乱数を発生することができる。
　（第３の実施の形態）
　次に、本発明の第３の実施の形態について説明する。図２１は本発明の第３の実施の形態における乱数発生装置１Ｃの概略構成を示す図である。本実施形態において第１の実施の形態と同様の構成には同じ符号を付し、説明を省略する。図２１に示すように、本実施形態の乱数発生装置１Ｃが第１の実施の形態と異なるのは、ヒステリシス部７Ｃが、ヒステリシス素子として、算術乱数変換部５から出力された電圧を印加することにより抵抗値が変化する抵抗変化素子４１を備えていることである。
　抵抗変化素子４１は、抵抗変化層４３と、当該抵抗変化層４３を挟むように設けられる電極４４，４５とを備えている。抵抗変化層４３は、例えば酸化アルミニウムからなり、電極４４，４５は、例えば白金からなる。電極４４，４５の厚みは、何れも３０ｎｍ程度である。抵抗変化層４３は、例えば、３ｎｍの厚みのアルミニウム薄膜を成長させる工程と、酸素雰囲気中を５００℃で熱処理する工程とを７回繰り返すことで形成される。
　また、ヒステリシス部７Ｃは、抵抗変化素子４１の一方の電極４４を算術乱数変換部５およびコンダクタンス測定回路７２の何れかに接続するための切替スイッチ４２を備えている。なお、抵抗変化素子４１の他方の電極４５は所定の電圧（例えばグランド電圧）に保持されている。
　図２２は図２１におけるヒステリシス部７Ｃに用いられる抵抗変化素子４１のヒステリシス特性を示すグラフである。図２２に示すように、抵抗変化素子４１は、印加される電圧に対する抵抗値ひいてはコンダクタンスの値がヒステリシス特性を有する。抵抗変化素子４１のコンダクタンスを変化させる際、切替スイッチ４２を端子Ａの側に切り替えて、算術乱数変換部５と抵抗変化素子４１とを接続することにより、算術乱数変換部５の出力電圧を抵抗変化素子４１に印加する。抵抗変化素子４１のコンダクタンスを測定する場合、切替スイッチ４２を端子Ｂの側に切り替えて、抵抗変化素子４１とコンダクタンス測定回路７２とを接続することにより、コンダクタンス測定回路７２で抵抗変化素子４１のコンダクタンスを測定する。閾値処理部９は、コンダクタンス測定回路７２で測定されたコンダクタンスを所定の閾値で二値化して乱数を発生させる。
　図２２に示すように、抵抗変化素子４１はヒステリシス特性を有する。このため、算術乱数変換部５からの電圧パルスを調整して、マイナーループをたどるように抵抗変化素子４１に電圧を印加することにより、第１の実施の形態と同様に発生頻度に偏りを生じさせることなく周期性を有しない乱数を発生することができる。
　（比較例）
　ここで、本発明が、ヒステリシス部７，７Ｂ，７Ｃに正の値と負の値とを交互に入力することの効果を明らかにするために、以下に、比較例を示す。比較例では、第１の実施の乱数発生装置１において、図９に示すような算術乱数変換部５の出力電圧波形(数値列Ｎ
１，Ｎ２）の代わりに、連続して同じ極性の電圧が入力され得る態様とした場合に生成される乱数の評価結果を示す。具体的には、図７に示す算術乱数変換部５の構成のうちリセット電圧発生回路５３および切替スイッチ５４を排し、電圧発生回路５２からの電圧のみをヒステリシス部７の強誘電体ゲートトランジスタ７１へ印加するようにした。この際、電圧発生回路５２から出力される電圧ＶＷの範囲は－０．５Ｖ≦ＶＷ≦１．０Ｖとした。これ以外の構成については、第１の実施の形態における乱数発生装置１と同様の構成とした。
　図２３は比較例における乱数発生装置の電圧発生回路から順次出力される電圧ＶＷを例示するグラフであり、図２４は図２３に示す電圧ＶＷに基づいて順次出力されるチャネル・コンダクタンスを例示するグラフである。図２４に示すチャネル・コンダクタンスは、図１８に示す第１の実施の形態におけるチャネル・コンダクタンス変化に比べて、変化の頻度が疎になっていることが分かる。強誘電体は、同じ極性で大きさが小さい電圧が印加されると、コンダクタンスがほとんど変化しないという性質を有する。このため、チャネル・コンダクタンスにおいて変化の頻度が疎になるものと考えられる。このような現象は、強誘電体に限られず、多少の差はあるが、ヒステリシス特性を有する素子はおおよそ同様の性質を有している。この性質の影響で、大きな出力変化は極性が変化しないと生じ難いものと言える。また、本比較例においては、電圧発生回路５２から出力される電圧ＶＷが正および負の値の何れをも取り得る範囲としているが、それでもチャネル・コンダクタンス変化は大きくならない。このことから、極性が反転した電圧がヒステリシス部に交互に入力されることが重要であると言える。
　図２５は比較例における乱数発生装置により発生された乱数列を例示する図である。図１６に示す第１の実施の形態における乱数列と比較して、図２５に示す乱数列は、一見して０または１が頻繁に連続し、連続している数も多くなっている。これは、上述したように、印加電圧の極性が変わらないと、コンダクタンスの大きな変化が生じないことが主たる原因であると思われる。このような数値の連続は乱数としての特性を悪化させる。
　さらに、以下の表２に、図２５の乱数列を、ＦＩＰＳ１４０により検証した結果を示す。
Figure JPOXMLDOC01-appb-T000002
　表２により明らかなように、ほとんどの項目が不合格となっていることが分かる。
　以上のように、ヒステリシス部のマイナーループ内で動作するように入力信号を制御しても、逆極性の数値列Ｎ１，Ｎ２を交互に入力しなければ、高品質な乱数を発生させることができないことが理解できる。
　以上、本発明の実施の形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。
　本発明にかかる乱数発生装置は、算術乱数の周期性を排除した乱数を、簡便な構造で得ることができる。このような乱数をファイルの暗号鍵として使用すれば、解読される可能性が極めて低くなる。また、本発明で得られる乱数をシミュレーションの乱数として用いれば、周期性を有しないことから、より信頼性の高い解析結果を得ることができる。
　１，１Ｂ，１Ｃ　乱数発生装置
　３　算術乱数発生部
　５，５Ｂ　算術乱数変換部
　７，７Ｂ，７Ｃ　ヒステリシス部
　９，９Ｂ　閾値処理部
　２１　磁性体
　２２　磁場発生器
　２３　磁化状態測定部
　３１　線形帰還シフトレジスタ
　３２　排他的論理和部
　４１　抵抗変化素子
　４２，５４　切替スイッチ
　４３　抵抗変化層
　４４，４５，７７，７８　電極
　５１　Ｎ進数変換回路
　５２　電圧発生回路（階調発生回路）
　５３　リセット電圧発生回路
　７１　強誘電体ゲートトランジスタ
　７２　コンダクタンス測定回路
　７３　基板
　７４　ゲート電極
　７５　強誘電体層
　７６　半導体層
　７７，７８　電極
　７９　電圧源
　８２　演算増幅器（オペアンプ）
　８３　抵抗素子

Claims (9)

  1. 　算術乱数列を生成する算術乱数発生部と、
    　前記算術乱数列から１つ以上の算術乱数を順次読み出し、読み出した算術乱数の値を、同じ極性で予め定められた２階調以上の値を取り得る電圧または電流に変換する算術乱数変換部と、
    　順次入力される電圧または電流に対して、そのときに入力された電圧または電流の値と、以前に入力された電圧または電流の値とに依存した値を出力するヒステリシス部と、
    　前記ヒステリシス部の出力を二値化する閾値処理部とを備え、
    　前記算術乱数変換部は、前記算術乱数に基づいて変換された電圧または電流を用いて、正の値と負の値とを交互に出力し、前記正の値および前記負の値の少なくとも何れか一方として、前記算術乱数の値に応じて変換された前記２階調以上の値を取り得る電圧または電流の値を出力するように構成される、乱数発生装置。
  2. 　前記算術乱数変換部は、
    　前記算術乱数列から所定ビット数の算術乱数を順次読み出し、前記ビット数ごとの算術乱数をＮ進数（Ｎ≧２）に変換するＮ進数変換回路と、
    　前記Ｎ進数に変換された算術乱数の値に基づいて、予め定められた２階調以上の電圧レベルまたは電流レベルの何れかに振り分けることによって、前記算術乱数の値を電圧または電流に変換する階調発生回路とを備えた、請求項１に記載の乱数発生装置。
  3. 　前記ヒステリシス部が有する飽和ループ特性曲線において、入力値が０であるときの出力の最大値をＹｍａｘとし、入力値が０であるときの出力の最小値をＹｍｉｎとし、Ｙｍａｘ－ＹｍｉｎをΔＹとしたときに、出力値がＹＬ＝Ｙｍｉｎ＋ΔＹ／１０またはＹＨ＝Ｙｍａｘ－ΔＹ／１０となる入力値を小さい値から順にＸＷ１，ＸＷ２，ＸＷ３，ＸＷ４とした場合、
    　前記算術乱数変換部は、交互に出力する前記正の値および前記負の値のうちの一方の値Ｎ１がＸＷ１≦Ｎ１≦ＸＷ２の範囲内、かつ、前記正の値および前記負の値のうちの他方の値Ｎ２がＸＷ３≦Ｎ２≦ＸＷ４の範囲内に含まれる、または、前記Ｎ２がＸＷ１≦Ｎ２≦ＸＷ２の範囲内、かつ、前記Ｎ１がＸＷ３≦Ｎ１≦ＸＷ４の範囲内に含まれるような値を出力する、請求項１に記載の乱数発生装置。
  4. 　前記算術乱数変換部は、交互に出力する前記正の値および前記負の値のうちの一方の値Ｎ１として、前記算術乱数の値に応じて変換された２階調以上の値を取り得る電圧または電流の値を出力し、前記正の値および前記負の値のうちの他方の値Ｎ２の値として、所定の固定値を出力する、請求項１に記載の乱数発生装置。
  5. 　前記算術乱数変換部は、電圧を出力するよう構成され、
    　前記ヒステリシス部は、前記算術乱数変換部から出力された電圧がゲートに入力され、当該ゲートに入力された電圧の変化に応じてソース－ドレイン間のコンダクタンスが変化する強誘電体ゲートトランジスタを備えた、請求項１に記載の乱数発生装置。
  6. 　前記算術乱数変換部は、電流を出力するよう構成され、
    　前記ヒステリシス部は、磁性体を備え、前記磁性体に、前記算術乱数変換部から出力された電流に基づいて磁場を発生させることにより、前記磁性体の磁化状態が変化するように構成される、請求項１に記載の乱数発生装置。
  7. 　前記算術乱数変換部は、電圧を出力するよう構成され、
    　前記ヒステリシス部は、前記算術乱数変換部から出力された電圧を印加することにより
    抵抗値が変化する抵抗変化素子を備えた、請求項１に記載の乱数発生装置。
  8. 　前記算術乱数発生部は、線形帰還シフトレジスタを備えた、請求項１に記載の乱数発生装置。
  9. 　前記閾値処理部は、前記ヒステリシス部から順次出力される値に対して、それ以前に出力された値の平均値を、二値化のための閾値として用いる、請求項１に記載の乱数発生装置。
PCT/JP2014/002826 2013-06-18 2014-05-28 乱数発生装置 WO2014203466A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014560175A JP5786144B2 (ja) 2013-06-18 2014-05-28 乱数発生装置
US14/568,685 US9563403B2 (en) 2013-06-18 2014-12-12 Random number generating device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013127759 2013-06-18
JP2013-127759 2013-06-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/568,685 Continuation US9563403B2 (en) 2013-06-18 2014-12-12 Random number generating device

Publications (1)

Publication Number Publication Date
WO2014203466A1 true WO2014203466A1 (ja) 2014-12-24

Family

ID=52104218

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/002826 WO2014203466A1 (ja) 2013-06-18 2014-05-28 乱数発生装置

Country Status (3)

Country Link
US (1) US9563403B2 (ja)
JP (1) JP5786144B2 (ja)
WO (1) WO2014203466A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106980490A (zh) * 2017-05-10 2017-07-25 李昀芊 一种基于液体分子布朗运动的真随机数发生器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10095476B2 (en) * 2015-12-02 2018-10-09 International Business Machines Corporation Random telegraph noise native device for true random number generator and noise injection
JP6499065B2 (ja) * 2015-12-04 2019-04-10 東芝メモリ株式会社 乱数発生回路および半導体記憶装置
RU2743326C1 (ru) * 2020-02-05 2021-02-17 Олег Николаевич Журавлев Способ генерации случайных чисел
RU2762209C1 (ru) * 2021-03-23 2021-12-16 федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное орденов Жукова и Октябрьской Революции Краснознаменное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации УСТРОЙСТВО ПАРАЛЛЕЛЬНОГО ФОРМИРОВАНИЯ q-ЗНАЧНЫХ ПСЕВДОСЛУЧАЙНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ НА АРИФМЕТИЧЕСКИХ ПОЛИНОМАХ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150374A (ja) * 2001-11-19 2003-05-23 Iwaki Electronics Corp 乱数発生器
JP2004280486A (ja) * 2003-03-17 2004-10-07 Renesas Technology Corp 乱数生成装置および情報処理装置
JP2009070009A (ja) * 2007-09-12 2009-04-02 Sony Corp 乱数生成装置および乱数生成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6763363B1 (en) 1999-12-02 2004-07-13 Honeywell International Inc. Computer efficient linear feedback shift register
US7472148B2 (en) * 2004-07-23 2008-12-30 Qualcomm Incorporated Method and apparatus for random-number generator
JP4625936B2 (ja) 2007-06-12 2011-02-02 独立行政法人産業技術総合研究所 乱数発生器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150374A (ja) * 2001-11-19 2003-05-23 Iwaki Electronics Corp 乱数発生器
JP2004280486A (ja) * 2003-03-17 2004-10-07 Renesas Technology Corp 乱数生成装置および情報処理装置
JP2009070009A (ja) * 2007-09-12 2009-04-02 Sony Corp 乱数生成装置および乱数生成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106980490A (zh) * 2017-05-10 2017-07-25 李昀芊 一种基于液体分子布朗运动的真随机数发生器
CN106980490B (zh) * 2017-05-10 2022-11-04 李昀芊 一种基于液体分子布朗运动的真随机数发生器

Also Published As

Publication number Publication date
JP5786144B2 (ja) 2015-09-30
US20150100614A1 (en) 2015-04-09
US9563403B2 (en) 2017-02-07
JPWO2014203466A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP5786144B2 (ja) 乱数発生装置
Mazady et al. Memristor PUF—A security primitive: Theory and experiment
Carboni et al. Stochastic memory devices for security and computing
JP5988069B2 (ja) 連続時間カオスを使用した乱数の発生
Zhang et al. High-speed true random number generation based on paired memristors for security electronics
Horoshko et al. Quantum anonymous voting with anonymity check
JP2009545769A5 (ja)
JP2008310403A (ja) 乱数発生器
Li et al. Random Telegraph Noise in Metal‐Oxide Memristors for True Random Number Generators: A Materials Study
Ashtiyani et al. Speech signal encryption using chaotic symmetric cryptography
Kanki et al. Noise-driven signal transmission using nonlinearity of VO2 thin films
Bernardo-Gavito et al. Extracting random numbers from quantum tunnelling through a single diode
Kumar et al. Multigated carbon nanotube field effect transistors-based physically unclonable functions as security keys
Shao et al. Crypto primitive of MOCVD MoS 2 transistors for highly secured physical unclonable functions
Xu et al. The availability of logical operation induced by dichotomous noise for a nonlinear bistable system
Kish et al. Computation using noise-based logic: Efficient string verification over a slow communication channel
Shao et al. Highly trustworthy in-sensor cryptography for image encryption and authentication
Liu et al. A dynamic AES cryptosystem based on memristive neural network
Wang et al. LEDPUF: Stability-guaranteed physical unclonable functions through locally enhanced defectivity
Xiang et al. Enhancing Memory Window Efficiency of Ferroelectric Transistor for Neuromorphic Computing via Two‐Dimensional Materials Integration
Pazos et al. Hardware implementation of a true random number generator integrating a hexagonal boron nitride memristor with a commercial microcontroller
Vatajelu et al. STT-MTJ-based TRNG with on-the-fly temperature/current variation compensation
JP2021179779A (ja) 乱数生成器および乱数生成方法
Dang et al. 1-HEMT-1-memristor with hardware encryptor for privacy-preserving image processing
Ahonen et al. Entanglement-enhanced quantum key distribution

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2014560175

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14813163

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14813163

Country of ref document: EP

Kind code of ref document: A1