WO2014193069A1 - 백색 ｌｅｄ와 그 제조방법 - Google Patents

백색 ｌｅｄ와 그 제조방법 Download PDF

Info

Publication number
WO2014193069A1
WO2014193069A1 PCT/KR2014/001420 KR2014001420W WO2014193069A1 WO 2014193069 A1 WO2014193069 A1 WO 2014193069A1 KR 2014001420 W KR2014001420 W KR 2014001420W WO 2014193069 A1 WO2014193069 A1 WO 2014193069A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
white led
forming
layer
crystal growth
Prior art date
Application number
PCT/KR2014/001420
Other languages
English (en)
French (fr)
Inventor
양민
안형수
유영문
Original Assignee
부경대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부경대학교 산학협력단 filed Critical 부경대학교 산학협력단
Publication of WO2014193069A1 publication Critical patent/WO2014193069A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials

Definitions

  • the present invention relates to a white LED and a method of manufacturing the same without using a phosphor. Particularly, selective crystal growth is performed only on the top region of a semiconductor layer of a pyramid of hexagonal GaN, thereby producing a wavelength range from blue to red for white LED production.
  • Eggplant relates to a white LED and a method of manufacturing the same to form an active layer.
  • a white light emitting diode is widely used as a back light of a lighting device or a display device.
  • the method of manufacturing such a white LED is largely divided into a method using a phosphor and a method not using a phosphor.
  • the method of applying a yellow phosphor to a blue LED is the simplest and most widely used method of using a phosphor.
  • the method of using the phosphor of the blue LED and the yellow light emitting area as described above has a problem that the color rendering index is too low to be used for lighting.
  • the method of not using a phosphor has a method of manufacturing three types of chips, such as red, green, blue LED into one module, but the color rendering index is superior to the method using the above phosphor
  • the disadvantage is that the price is too expensive.
  • any one of the three types of chip output is reduced, the overall efficiency of the module is lowered, which in turn adversely affects the service life.
  • it is necessary to adjust the current of each LED chip in order to obtain the desired white light and there is a problem in that it requires a complicated external configuration and a space limitation in that a plurality of LED chips are used. do.
  • FIG. 3 a method of manufacturing an LED having a wide emission wavelength range by growing an InGaN active layer on a crystal surface which is a top and an inclined portion of a hexagonal pyramidal semiconductor layer has been proposed.
  • This method also takes advantage of the fact that the In composition ratio in the crystal plane of the top and the slope is different from the crystal growth rate of the InGaN active layer. LEDs having a wide wavelength range are fabricated using different crystal growth rates.
  • the two methods shown in the above example are a method of manufacturing an LED having a wide wavelength range by only growing MOVPE crystals without using a phosphor.
  • the emission wavelength is determined according to the size of the underlying structure GaN stripe or GaN pyramid, and it is limited to obtain a very wide wavelength because all structures have the same shape and size throughout the LED chip.
  • the threading dislocation due to the difference in lattice constant and thermal expansion coefficient between the substrate and the GaN thin film layer is difficult to prevent propagation to the InGaN active layer as it is, which adversely affects the luminous efficiency and driving life of the LED.
  • An object of the present invention is to determine the nitride semiconductor crystal without using a phosphor to solve the problems such as low color rendering index, which is a problem in the conventional method using a phosphor in the production of a white LED, an increase in production cost and shortened lifespan by the phosphor coating process It is intended to manufacture white LED only by growth.
  • another object of the present invention is to perform selective crystal regrowth with a minimum contact area to reduce the density of crystal defects, in particular, threading dislocations, and to reduce strain and to grow high quality crystals. It is to make it possible.
  • another object of the present invention is to use non-polar and semi-polar crystal planes as well as c-planes as well as polar c-planes even though c-sapphire or Si (111) is used as a substrate. Therefore, non-polar and semi-polar crystal planes can be used as compared to the conventional technology of manufacturing LEDs, thereby reducing piezoelectric polarization and growing an active layer on such crystal planes, thereby improving the luminous efficiency of the LED.
  • another object of the present invention is to form an InGaN semiconductor layer on a GaN semiconductor layer made of a variety of crystal planes to emit light of various wavelengths to be able to manufacture a white LED without using a phosphor.
  • the object as described above comprises the steps of: forming a first semiconductor layer (1); Forming a second semiconductor layer (5) having a sharp point on the first semiconductor layer (1) by selective crystal growth; Forming a third semiconductor layer (8) having various crystal planes by selective crystal growth at a vertex portion of the second semiconductor layer (5); And forming a semiconductor layer 9 including an active layer on the third semiconductor layer 8.
  • the second semiconductor layer 5 is in the form of a pyramid or stripe, and is 1/10 to 1/5 from the top of the second semiconductor layer 5.
  • the gap between the pyramids or stripes is increased so that less than the SiO 2 film 6 is removed and the relative density of atoms decomposed from the source gas during crystal growth increases in the region of the vertex portion. It is characterized by shortening the average diffusion distance by adjusting.
  • the pressure of the MOVPE reaction tube is reduced.
  • the average diffusion distance of atoms contributing to crystal growth is shortened to form different shapes and sizes of third semiconductor layers 8 grown at vertices of adjacent second pyramid-shaped semiconductor layers 5. It is characterized by.
  • the first to third semiconductor layers 2, 5 and 8 are n-type GaN.
  • the active layer is characterized in that the InGaN.
  • the active layer has a wavelength range from blue to red, characterized in that the p-AlGaN layer and p-GaN layer is further formed on the active layer.
  • selective crystal growth is performed in a region where the contact region is very narrow, thereby greatly lowering the density of crystal defects such as penetration levels, and reducing strain of regrown crystals, thereby emitting light due to piezoelectric polarization.
  • the effect of lowering the efficiency reduction effect is to improve the luminous efficiency when applied to optical devices, and the density of crystal defects acting as a leakage current when applied to electronic devices can also be lowered.
  • the nitride semiconductor layer formed on the vertex of the hexagonal pyramid-shaped semiconductor layer has various forms and grows InGaN on various kinds of crystal surfaces, the difference in the efficiency of containing In and the growth rate of the InGaN semiconductor layer for each surface is observed.
  • a composition ratio of In on each surface it is possible to emit light of various wavelengths, and by using this effect, a white LED can be manufactured without using a phosphor.
  • 1 is a view showing a technique for manufacturing a white LED using a conventional phosphor.
  • FIG. 2 is a view showing a technique for manufacturing a white LED without using a conventional phosphor.
  • FIG 3 is a view showing another example of a technique for manufacturing a white LED without using a conventional phosphor.
  • 5 to 13 are process flowcharts showing one embodiment for nitride semiconductor crystal regrowth in a micro region near a vertex of a hexagonal pyramidal semiconductor layer according to the present invention.
  • FIG. 14 and 15 are SEM pictures showing the results of the crystal growth example according to the present invention
  • Figure 14 is a low magnification SEM picture
  • Figure 15 is a high magnification SEM picture.
  • FIG. 16 is a photograph showing crystal growth results when the exposed area of the vertex of the second semiconductor layer in the pyramid shape is wide and the gap between the GaN pyramids is wide.
  • 17 is a CL spectrum of an embodiment of the present invention.
  • 5 to 13 are process flowcharts showing one embodiment for nitride semiconductor crystal regrowth in a micro region near a vertex of a hexagonal pyramidal semiconductor layer according to the present invention.
  • the 1st semiconductor layer 2 which has a thickness of 2-3 micrometers by n-GaN is grown on the Si substrate 1 by MOVPE method.
  • the SiO 2 film 3 is deposited on the surface of the first semiconductor layer 2 to have a thickness of 90 to 110 nm.
  • the SiO 2 film is exposed to the surface of the first semiconductor layer 2 only in a circular portion having a diameter of 3 to 5 ⁇ m as shown in FIG. 6 by using a photolithography process on the substrate 1. (3) is etched. At this time, the interval between the center of the circular pattern is to be about 5 ⁇ 7 ⁇ m.
  • SiO 2 film as shown in Figure 7 and by the MOVPE method (3) to the part (4) is removed, SiO 2 film 3 as a mask the n-GaN hexagonal pyramid shape or The second semiconductor layer 5 in the form of a stripe is selectively grown on crystals.
  • the SiO 2 film 6 is deposited on the entire substrate 1 surface as shown in FIG. 8 to have a predetermined thickness.
  • the SiO 2 film 6 is such that the thickness of the bottom layer is about 90 to 110 nm.
  • the thickness of the SiO 2 film 6 in the pyramid-shaped inclined portion is naturally thinner than the flat area without the pyramid, and the vertex portion in the inclined portion itself is thinner than the bottom portion of the pyramid.
  • the PR (Photo-Resist) 7 is coated on the surface of the substrate 1, that is, on the SiO 2 film 6 as shown in FIG. 9.
  • the thickness of 7 is thick, and in the inclined portion of the hexagonal pyramid, the thickness of the PR 7 becomes thinner as it goes up to the vertex portion.
  • AZ 5214 PR was used, and the rotation speed was about 1,000 to 3,000 rpm. In this case, 1,000 rpm was used.
  • the PR (7) is removed to expose the SiO 2 film 6 exposed to the hexagonal pyramidal vertex portion BOE (Buffered). Oxide Etchant) is removed by etching.
  • the pressure of the reaction tube is maintained at atmospheric pressure or high pressure, that is, 1 to 1.2 atm. (1) The average diffusion distance of atoms on the surface can be shortened.
  • a semiconductor layer of an LED structure including an InGaN active layer 9, a p-AlGaN electron blocking layer, and a p-GaN cap layer is grown using a MOVPE method.
  • the wavelength range of the active layer 9 is from blue to red.
  • a p-type electrode is formed on the p-GaN cap layer, and the lower portion of the Si substrate 1 is formed by using a lapping and polishing process. After leaving the thickness of mm to form an n-type electrode to complete the LED fabrication.
  • FIG. 14 and 15 are SEM pictures showing the results of the crystal growth example according to the present invention
  • Figure 14 is a low magnification SEM picture
  • Figure 15 is a high magnification SEM picture.
  • the third semiconductor layers (structures) formed on the vertices of the GaN pyramid form have different shapes even though they are immediately adjacent semiconductor structures.
  • the SEM photograph of FIG. 15 shows that the third semiconductor layers (structures) formed on the vertices of the GaN pyramid shape have crystal planes in various directions.
  • FIG. 16 shows that the etched area of SiO 2 deposited on the GaN pyramid-shaped second semiconductor layer is 1/5 to 1/10 or more of the total height of the pyramid so that the exposed area of the vertex is relatively wide, and the spacing between the pyramids is shown in FIGS. 15 shows an example of crystal growth when the density of atoms in the vertex region of the second semiconductor layer in the pyramid shape is made smaller than in the case of the example of FIG. 15. That is, unlike the examples of FIGS. 14 and 15, it can be seen that all of the third semiconductor layers (structures) on the vertex of the second semiconductor layer have the same shape.
  • FIG. 17 shows the result of measuring the CL spectrum after growing the InGaN active layer and the p-GaN capping semiconductor layer on the third semiconductor layer (structure) formed on the vertex of the second semiconductor layer in the form of GaN pyramid. Giving. It can be seen that the wavelength region has a very wide light emitting region from 400 to 500 nm as a spectrum result of the region including 30 second pyramid-shaped semiconductor layers.
  • SiO 2 film 4 Part where SiO 2 film (3) was removed

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 육각형 GaN의 피라미드의 반도체층의 꼭대기영역에만 선택적 결정성장을 실시하여, 백색 LED 제조를 위해 청색에서 적색까지의 파장범위를 가지는 활성층을 형성할 수 있도록 하는 LED의 제조방법 및 이에 의해 제조된 LED에 관한 것으로, 제 1 반도체층(1)을 형성하는 단계, 제 1 반도체층(1) 위에 선택적 결정 성장에 의해 꼭지점 부분이 뾰족한 형태의 제 2 반도체층(5)을 형성하는 단계, 제 2 반도체층(5)의 꼭지점 부분에 선택적 결정성장에 의해 다양한 결정면을 가지는 제 3 반도체층(8)을 형성하는 단계 및 제 3 반도체층(8) 위에 활성층을 포함하는 반도체층(9)을 형성하는 단계로 구성된다.

Description

백색 ＬＥＤ와 그 제조방법
본 발명은 형광체를 사용하지 않고 백색 LED와 그 제조방법에 관한 것으로 특히, 육각형 GaN의 피라미드의 반도체층의 꼭대기영역에만 선택적 결정성장을 실시하여, 백색 LED 제조를 위해 청색에서 적색까지의 파장범위를 가지는 활성층을 형성할 수 있도록 하는 백색 LED와 그 제조방법에 관한 것이다.
일반적으로 백색 LED(Light Emitting Diode)는 조명장치 또는 디스플레이 장치의 백 라이트(back light)로 널리 사용된다. 이러한 백색 LED를 제조하는 방법은 크게 형광체를 사용하는 방법과 형광체를 사용하지 않는 방법으로 나누어진다. 먼저, 도 1에 도시한 바와 같이, 형광체를 사용하는 방법은 청색 LED에 노란색 형광체를 도포하는 방법이 가장 간단하고 널리 사용되고 있다. 그러나 위와 같이 청색 LED와 노란색 발광영역의 형광체를 사용하는 방법은 연색지수가 너무 낮아서 조명용으로 사용하기에는 한계가 있다는 문제점이 있다. 물론, 최근에는 노란색뿐만 아니라 녹색 및 적색 계열의 발광영역을 가지는 형광체를 사용하여 연색지수를 높이는 방법이 사용되고 있으나 LED를 제조하고 그 위에 형광체를 도포하여야 한다는 점에서 생산단가의 상승과 소자의 장시간 사용에 따른 형광체의 변질 등으로 여러 가지 문제점들을 가지고 있다.
또한, 도 2에서와 같이, 형광체를 사용하지 않는 방법은 Red, Green, Blue LED 등의 세 종류의 칩을 하나로 모듈화하여 제작하는 방법이 있는데 위의 형광체를 사용하는 방법에 비해 연색지수는 우수하지만 가격이 너무 비싸다는 단점이 있다. 그리고 세 종류의 칩 중에 한 칩이라도 출력이 저하되면 모듈 전체의 효율이 떨어져 결국 수명에 악영향을 미치는 단점이 있다. 또한, 원하는 백색광을 얻기 위해서 각 LED 칩의 전류를 조절해야 하고, 이를 위한 복잡한 외로 구성이 요구되는 문제점과 함께 복수의 LED 칩을 사용한다는 점에서 공간상의 제약이 발생하므로 디스플레이의 해상도를 높이는데 장애가 된다.
이러한 문제점들을 해결하기 위해서 최근에는 도 3에 보인 바와 같이 육각 피라미드형태의 반도체층의 정상부와 경사부인 결정면 위에 InGaN 활성층을 성장하여 발광 파장영역이 넓은 LED를 제작하는 방법도 제안이 되고 있다. 이 방법에서도 역시 정상부와 경사부의 결정면에서의 In 조성비와 InGaN 활성층의 결정 성장속도가 다른 점을 이용하고 있으며, 또한 경사부의 결정면 자체에서도 바닥쪽에 가까운 부분과 정상부에 가까운 부분에서 In 조성비와 InGaN 활성층의 결정 성장속도가 다른 점을 이용하여 폭 넓은 파장영역을 가지는 LED를 제작하고 있다.
또 다른 비슷한 접근 방법으로서 도 4에 보인 바와 같이 GaN를 선택적 결정 성장에 의해 정상부의 평평한 영역과 동시에 경사부들이 형성되도록 하고, 그 위에 InGaN 활성층을 성장하는 기술들이 제안되고 있다. MOVPE(Metal-Organic Vapor Phase Expitaxy)에 의해 InGaN 활성층을 성장하는 경우, 정상부의 평평한 영역 및 경사면의 결정 방향에 따라서 In의 조성비와 InGaN 층의 결정 성장 속도가 다르기 때문에 종래의 평평한 결정면 위에만 InGaN 활성층을 성장하는 것에 비하여 다양한 파장의 빛을 얻을 수가 있다. 그렇지만, 이러한 방법들에서는 주로 경사부의 결정면들만 형성이 되고, 하부에 존재하는 단면이 사다리꼴 형태의 GaN 스트라이프(stripe)의 형상과 크기가 고정되어 있기 때문에 발광 파장 영역을 폭 넓게 하는 데에는 한계가 있다.
위의 예에서 보인 두 가지 방법은 형광체를 사용하지 않고 MOVPE 결정 성장만으로 폭넓은 파장영역을 가지는 LED를 제작하는 방법이다. 그러나 두 경우 모두 하부 구조인 GaN 스트라이프나 GaN 피라미드(pyramid)의 크기에 따라서 발광 파장이 정해지고 LED 칩(chip) 전체에서 모든 구조들이 동일한 형상과 크기를 가지기 때문에 매우 넓은 영역의 파장을 얻기에는 한계가 있으며, 기판과 GaN 박막층 사이에 존재하는 격자상수와 열팽창계수 차이에 의한 관통전위(threading dislocation)가 InGaN 활성층까지 그대로 전파되는 현상을 막기 어려워 LED의 발광 효율 향상과 구동 수명에 악영향을 주게 된다. 또한, 기판과 GaN 박막 층 사이에 존재하는 격자상수 차이에 의한 스트레인(strain)이 존재하여 압전분극(piezoelectric field)에 의해 활성층에서의 전자와 정공의 결합 효율 감소에 의한 활성층에서의 발광 효율 저하라는 문제점을 가진다.
본 발명의 목적은 백색 LED의 제조를 형광체를 사용하는 종래 방식에서 문제점으로 제시된 낮은 연색지수, 형광체 도포 공정에 의한 생산 단가 상승 및 수명 단축 등의 문제점을 해결하기 위해 형광체를 사용하지 않고 질화물 반도체 결정 성장만으로 백색 LED를 제조하고자 하는데 있다.
또한, 본 발명의 다른 목적은 접촉면적을 최소화한 상태에서 선택적 결정 재성장을 실시하여 결정결함 특히, 관통전위(threading dislocation)의 밀도를 낮출 수가 있고, 스트레인(strain)을 감소시킴으로써 고품질의 결정을 성장할 수 있도록 하는데 있다.
또한, 본 발명의 또 다른 목적은 c-사파이어 또는 Si(111)를 기판으로 이용함에도 불구하고 극성인 c-면뿐만 아니라 non-polar 및 semi-polar 결정면들이 형성되므로 극성면인 c-면만을 이용하여 LED를 제작하는 종래기술에 비하여 non-polar 및 semi-polar 결정면들도 이용할 수 있으므로 압전분극을 완화할 수 있고 그러한 결정면들 위에 활성층을 성장함으로써 LED의 발광효율을 향상시키고자 하는데 있다.
또한, 본 발명의 또 다른 목적은 다양한 결정면으로 이루어진 GaN 반도체층 위에 InGaN 반도체층을 형성하여 다양한 파장의 빛이 방출되도록 하여 형광체를 사용하지 않고도 백색 LED를 제작할 수 있도록 하는데 있다.
상기한 바와 같은 목적은, 제 1 반도체층(1)을 형성하는 단계; 상기 제 1 반도체층(1) 위에 선택적 결정 성장에 의해 꼭지점 부분이 뾰족한 형태의 제 2 반도체층(5)을 형성하는 단계; 상기 제 2 반도체층(5)의 꼭지점 부분에 선택적 결정성장에 의해 다양한 결정면을 가지는 제 3 반도체층(8)을 형성하는 단계; 및 상기 제 3 반도체층(8) 위에 활성층을 포함하는 반도체층(9)을 형성하는 단계를 포함하여 구성되는 LED의 제조방법에 의해 달성된다.
본 발명의 하나의 측면에 의하면, 상기 제 2 반도체층(5)을 형성하고, 전면에 SiO2막(6)을 형성하는 단계; 및 상기 제 2 반도체층(5)의 꼭지점 부분의 SiO2막(6)을 제거하는 단계;를 더 포함하며, 상기 SiO2막(6)을 PR 코팅(coating)시의 회전 수, 노광시간, 현상시간을 조절하여 습식 식각하는 것을 특징으로 한다.
본 발명의 다른 하나의 측면에 의하면, 상기 제 2 반도체층(5)은 피라미드(pyramid) 형태 또는 스트라이프(stripe) 형태이며, 상기 제 2 반도체층(5)의 상부로부터 1/10 내지 1/5 미만의 영역의 SiO2막(6)이 제거되도록 하고, 결정성장시 원료가스로부터 분해된 원자들의 상대적인 밀도가 상기 꼭지점 부분의 영역에서 커지도록 상기 피라미드(pyramid) 또는 스트라이프(stripe) 사이의 간격을 조절하여 평균 확산 거리를 짧게 하는 것을 특징으로 한다.
본 발명의 다른 하나의 측면에 의하면, 상기 제 2 반도체층(5)의 꼭지점 부분에 선택적 결정성장에 의해 다양한 결정면을 가지는 제 3 반도체층(8)을 형성하는 단계에서, MOVPE 반응관의 압력을 상압 이상으로 유지하여 결정 성장에 기여하는 원자들의 평균 확산거리를 짧게 하여 인접한 피라미드 형태의 제 2 반도체층(5)의 꼭지점에서 성장되는 제 3 반도체층(8)의 모양과 크기를 서로 다르게 형성시키는 것을 특징으로 한다.
본 발명의 다른 하나의 측면에 의하면, 상기 제 1 내지 제 3 반도체층(2)(5)(8)은 n형 GaN인 것을 특징으로 한다.
본 발명의 다른 하나의 측면에 의하면, 상기 활성층은 InGaN인 것을 특징으로 한다.
본 발명의 다른 하나의 측면에 의하면, 상기 활성층은 청색부터 적색까지의 파장범위를 가지고, 상기 활성층 위에 p-AlGaN층 및 p-GaN층이 더 형성되는 것을 특징으로 한다.
따라서, 본 발명에 의하면, 본 발명은 위치가 지정된 육각 피라미드 형태의 반도체층 위에 선택적 결정 성장을 실시함으로써 원하는 위치에 마이크로미터 크기의 질화물 반도체층을 제작할 수 있으며, 이에 따라 마이크로미터 크기의 반도체층의 밀도를 제어할 수 있다.
또한, 본 발명에 의하면, 접촉부위가 매우 좁은 영역에서부터 선택적 결정성장이 실시되어 관통준위와 같은 결정결함의 밀도를 크게 낮출 수 있고, 재성장되는 결정의 스트레인(strain)을 완화시켜 압전분극에 의한 발광효율 감소효과를 낮추는 효과가 있어 광소자에 응용하는 경우 발광효율을 향상시킬 수 있으며, 전자소자에 응용하는 경우 누설전류로 작용하는 결정 결함의 밀도도 낮출 수 있다.
또한, 본 발명에 의하면, 육각 피라미드 형태의 반도체층의 꼭지점 위에 형성되는 질화물 반도체층은 다양한 형태를 가지며 여러 종류의 결정면 위에 InGaN을 성장하므로 각 면마다 In의 함유 효율 및 InGaN 반도체 층 성장률의 차이에 의해서 각 면마다 다른 In의 조성비를 가지게 되어 다양한 파장의 광 방출이 가능하며 이러한 효과를 이용하여 형광체를 사용하지 않고 백색 LED를 제작할 수 있다.
도 1은 종래 형광체를 사용하여 백색 LED를 제작하는 기술을 보여주는 도면이다.
도 2는 종래 형광체를 사용하지 않고 백색 LED를 제작하는 기술을 보여주는 도면이다.
도 3은 종래 형광체를 사용하지 않고 백색 LED를 제작하는 기술의 다른 예를 보여주는 도면이다.
도 4는 방향이 다른 결정면에서의 발광 스펙트럼 분포도이다.
도 5 내지 도 13은 본 발명에 의한 육각 피라미드 형태의 반도체층의 꼭지점 부근의 미세영역에서의 질화물 반도체 결정 재성장을 위한 한 가지 실시예를 보여주는 공정 흐름도이다.
도 14 및 도 15은 본 발명에 의한 결정 성장 실시예의 결과를 보여주는 SEM 사진으로서 도 14은 저배율의 SEM 사진이고, 도 15은 고배율의 SEM 사진이다.
도 16은 피라미드 형태의 제 2 반도체층의 꼭지점의 노출영역이 넓고 GaN 피라미드 간의 간격이 넓은 경우의 결정 성장결과를 보여주는 사진이다.
도 17는 본 발명의 실시예의 CL 스펙트럼이다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다.
도 5 내지 도 13은 본 발명에 의한 육각 피라미드 형태의 반도체층의 꼭지점 부근의 미세영역에서의 질화물 반도체 결정 재성장을 위한 한 가지 실시예를 보여주는 공정 흐름도이다.
우선, 도 5와 같이, Si 기판(1) 위에 MOVPE 방법에 의해서 n-GaN으로 2∼3 ㎛ 두께를 가지는 제 1 반도체층(2)을 성장한다. MOVPE 방법에 의해 제 1 반도체 층(2) 성장을 완료한 후 SiO2막(3)을 90∼110nm의 두께를 가지도록 제 1 반도체 층(2) 표면에 증착한다.
도 5와 같은 과정이 끝난 후 기판(1)에 포토리소그라피 공정을 이용하여 도 6과 같이, 3∼5 ㎛의 지름을 가지는 원형부분만 제 1 반도체층(2)의 표면이 노출되도록 SiO2막(3)을 에칭한다. 이때 원형패턴 중심간의 간격은 5∼7 ㎛ 정도가 되도록 한다.
도 6과 같은 공정이 완료되면, MOVPE 방법에 의해 도 7과와 같이 SiO2막(3)을 마스크로 하여 SiO2막(3)이 제거된 부분(4)에 n-GaN으로 육각 피라미드 형태 또는 스트라이프(Stripe)형태의 제 2 반도체 층(5)을 선택적 결정 성장한다.
위와 같이 육각 피라미드 형태의 제 2 반도체 층(5) 결정 성장이 완료된 후, 도 8과 같이 전체 기판(1) 표면 위에 다시 SiO2막(6)을 소정의 두께를 가지도록 증착한다. 여기서, SiO2막(6)은 바닥층의 두께가 90∼110 nm 정도가 되도록 한다.
이때 피라미드 형태의 경사부에서의 SiO2막(6)의 두께는 피라미드가 없는 평평한 지역에 비해 자연적으로 얇아지며, 경사부 자체에서도 피라미드 바닥쪽 부분에 비해 꼭지점 부분이 얇게 증착이 된다.
도 8과 같은 공정이 끝나면, 도 9에서와 같이 기판(1)의 표면, 즉 SiO2막(6) 위에 PR(Photo-Resist)(7)을 도포한다. 이때 PR(7)의 점성도와 PR 코팅(coating)을 위한 스핀 코터(spin coater)의 회전수에 따라 정도의 차이는 있지만, 대부분의 경우 도 9와 같이 육각 피라미드형태의 하부의 편평한 부분에서는 PR(7)의 두께가 두껍고 육각 피라미드형태의 경사부에서는 꼭지점 부분으로 올라갈수록 PR(7)의 두께가 얇아진다. 도 9와 같은 공정은 AZ 5214 PR을 사용하였으며, 회전수는 1,000∼3,000 rpm 정도로 할 수 있는데, 이 경우는 1,000 rpm으로 하였다.
위와 같은 PR 코팅 공정이 완료되면 소프트 베이킹(soft baking)을 실시하고 일정 세기(power)의 자외선을 정해진 시간(AZ 5214의 경우 3∼7초) 동안 조사한 후, 정해진 습식 식각 공정을 위한 식각 용액을 이용하여 식각(develop) 공정을 실시한다. 이때 식각시간을 적당히 조절하면(식각기 MIF 500의 경우 1∼3초) 도 10과 같이 육각 피라미드 형태의 꼭지점 부분의 PR(7)만 제거할 수 있다.
위와 같이 피라미드 형태의 꼭지점 부분의 PR(7)을 제거하는 공정이 완료되면, 도 11과 같이 PR(7)이 제거되어 육각 피라미드 형태의 꼭지점 부분에 노출된 SiO2막(6)을 BOE(Buffered Oxide Etchant)를 이용하여 에칭하여 제거한다.
상기 공정 완료 후, 필요한 세정 및 세척과정을 실시하고 다시 MOVPE 방법을 이용하여 도 12와 같이 선택적 결정 성장을 실시하여 육각 피라미드 형태의 제 2 반도체층(5) 꼭지점 윗부분에 n-GaN으로 다양한 결정면을 가지는 제 3 반도체층 (8)을 성장한다.
MOVPE 방법(장치)을 이용하여 제 2 반도체 층(5) 꼭지점 윗부분에 다양한 결정면을 가지는 제 3 반도체 층(8)을 성장할 때에 반응관의 압력은 상압 혹은 고압, 즉 1 내지 1.2기압으로 유지하여 기판(1) 표면에서의 원자들의 평균 확산 거리를 짧게 할 수 있다.
상기 공정이 완료되면 MOVPE 방법을 이용하여 도 13과 같이 InGaN 활성층(9), p-AlGaN 전자 차단층 그리고 p-GaN 캡(cap)층을 포함하는 LED 구조의 반도체 층을 성장한다. 여기서, 활성층(9)의 파장범위는 청색부터 적색까지이다.
위와 같은 LED 제조를 위한 반도체 결정 성장이 모두 완료된 후에 p-GaN 캡층 위에는 p-형 전극을 형성하고 Si 기판(1)의 아래부분은 랩핑(lapping) 및 폴리싱(pollishing) 공정을 이용하여 80∼100 mm의 두께만큼 남긴 후 n-형 전극을 형성하여 LED 제작을 완료한다.
도 14 및 도 15는 본 발명에 의한 결정 성장 실시예의 결과를 보여주는 SEM 사진으로서 도 14는 저배율의 SEM 사진이고, 도 15는 고배율의 SEM 사진이다.
도 14의 SEM 사진에서 확인할 수 있듯이 바로 인접한 반도체 구조임에도 불구하고 GaN 피라미드 형태의 꼭지점 위에 형성된 제 3 반도체층(구조물)들이 각기 다른 모양의 형태를 가짐을 알 수 있다.
도 15의 SEM 사진에서는 GaN 피라미드형태의 꼭지점 위에 형성된 제 3 반도체층(구조물)들이 여러 방향의 결정면을 가지고 있음을 보여주고 있다.
도 16은 GaN 피라미드 형태의 제 2 반도체층에 증착된 SiO2의 에칭된 면적이 피라미드 전체 높이의 1/5 내지 1/10 이상으로 하여 꼭지점의 노출 면적이 비교적 넓고, 피라미드 간의 간격이 도 14 및 도 15의 예의 경우보다 넓게 하여 피라미드 형태의 제 2 반도체층의 꼭지점 영역에서의 원자들의 밀도를 본 발명에서 제안하는 경우보다 작게 한 경우의 결정 성장 예를 보여주고 있다. 즉, 도 14 및 도 15의 예시와는 달리 제 2 반도체층 꼭지점 위의 제 3 반도체층(구조)들이 모두 동일한 형태를 가짐을 확인할 수 있다.
따라서, 제 2 반도체층의 꼭지점 부근에서의 원자들의 밀도에 의한 평균 확산 거리의 조절이 매우 중요함을 알 수 있다.
도 17은 GaN 피라미드 형태의 제 2 반도체층 꼭지점 위에 형성된 제 3 반도체층(구조물) 위에 InGaN 활성층과 p-GaN 캡핑(capping) 반도체층을 성장시킨 후, CL 스펙트럼(spectrum)을 측정한 결과를 보여주고 있다. 피라미드 형태의 제 2 반도체층이 30개 포함되는 영역의 스펙트럼 결과로서 파장영역은 400∼500 nm 영역까지 매우 폭 넓은 발광 영역을 가짐을 확인할 수 있다.
즉, In 조성비를 적절하게 조절하여 적색 영역까지 포함하도록 하면 백색 LED를 제작할 수 있다.
지금까지 본 발명에 따른 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허 청구의 범위뿐 아니라 이 특허 청구의 범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.
*부호의 설명
1 : 기판 2 : 제 1 반도체층
3, 6 : SiO2막 4 : SiO2막(3)이 제거된 부분
5 : 제 2 반도체층 7 : PR
8 : 제 3 반도체층 9 : InGaN 반도체층

Claims (8)

  1. 제 1 반도체층을 형성하는 단계;
    상기 제 1 반도체층 위에 선택적 결정 성장에 의해 꼭지점 부분이 뾰족한 형태의 제 2 반도체층을 형성하는 단계;
    상기 제 2 반도체층의 꼭지점 부분에 선택적 결정성장에 의해 다양한 결정면을 가지며, MOVPE 반응관의 압력을 상압 이상으로 유지하여 제 3 반도체층을 형성하는 단계; 및
    상기 제 3 반도체층 위에 활성층을 포함하는 반도체층을 형성하는 단계
    를 포함하여 구성되는 백색 LED 제조방법.
  2. 제 1 항에 있어서,
    상기 제 2 반도체층을 형성하고,
    전면에 SiO2막을 형성하는 단계;
    상기 제 2 반도체층의 꼭지점 부분의 SiO2막을 제거하는 단계;를 더 포함하며,
    상기 SiO2막을 PR 코팅(coating)시의 회전 수, 노광시간, 현상시간을 조절하여 습식식각하는 것을 특징으로 하는 백색 LED 제조방법.
  3. 제 2 항에 있어서,
    상기 제 2 반도체층은 피라미드(pyramid) 형태 또는 스트라이프(stripe) 형태이며, 상기 제 2 반도체층의 상부로부터 1/10 내지 1/5 미만의 영역의 SiO2막이 제거되도록 하고,
    결정성장시 원료가스로부터 분해된 원자들의 상대적인 밀도가 상기 꼭지점 부분의 영역에서 커지도록 상기 피라미드(pyramid) 또는 스트라이프(stripe) 사이의 간격을 조절하여 평균 확산 거리를 짧게 하는 것을 특징으로 하는 백색 LED 제조방법.
  4. 제 1 항에 있어서,
    상기 제 2 반도체층의 꼭지점 부분에 선택적 결정성장에 의해 다양한 결정면을 가지는 제 3 반도체층을 형성하는 단계에서,
    결정 성장에 기여하는 원자들의 평균 확산거리를 짧게 하여 인접한 피라미드 형태의 제 2 반도체층의 꼭지점에서 성장되는 제 3 반도체층의 모양과 크기를 서로 다르게 형성시키는 것을 특징으로 하는 백색 LED 제조방법.
  5. 제 1 항 내지 제 4항 중 어느 한 항에 있어서,
    상기 제 1 내지 제 3 반도체층은 n형 GaN인 것을 특징으로 하는 백색 LED 제조방법.
  6. 제 1 항에 있어서,
    상기 활성층은 InGaN인 것을 특징으로 하는 백색 LED 제조방법.
  7. 제 1 항에 있어서,
    상기 활성층은 청색부터 적색까지의 파장범위를 가지고, 상기 활성층 위에 p-AlGaN층 및 p-GaN층이 더 형성되는 것을 특징으로 하는 백색 LED 제조방법.
  8. 제 1 항의 제조방법에 의해 제조된 백색 LED로서,
    활성층의 파장범위가 청색부터 적색까지인 것을 특징으로 하는 백색 LED.
PCT/KR2014/001420 2013-05-28 2014-02-21 백색 ｌｅｄ와 그 제조방법 WO2014193069A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0060172 2013-05-28
KR1020130060172A KR101365229B1 (ko) 2013-05-28 2013-05-28 백색 ｌｅｄ와 그 제조방법

Publications (1)

Publication Number Publication Date
WO2014193069A1 true WO2014193069A1 (ko) 2014-12-04

Family

ID=50271522

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/001420 WO2014193069A1 (ko) 2013-05-28 2014-02-21 백색 ｌｅｄ와 그 제조방법

Country Status (2)

Country Link
KR (1) KR101365229B1 (ko)
WO (1) WO2014193069A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102620159B1 (ko) 2018-10-08 2024-01-02 삼성전자주식회사 반도체 발광 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042176A (ja) * 2006-08-09 2008-02-21 Samsung Electro Mech Co Ltd 窒化物半導体の選択成長方法、窒化物発光素子及びその製造方法
KR100857410B1 (ko) * 2007-03-08 2008-09-08 전북대학교산학협력단 백색 엘이디의 제조방법
KR20100118609A (ko) * 2008-03-14 2010-11-05 파나소닉 전공 주식회사 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법
KR20120027035A (ko) * 2009-05-29 2012-03-20 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체 칩 및 광전 반도체 칩을 제조하기 위한 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042176A (ja) * 2006-08-09 2008-02-21 Samsung Electro Mech Co Ltd 窒化物半導体の選択成長方法、窒化物発光素子及びその製造方法
KR100857410B1 (ko) * 2007-03-08 2008-09-08 전북대학교산학협력단 백색 엘이디의 제조방법
KR20100118609A (ko) * 2008-03-14 2010-11-05 파나소닉 전공 주식회사 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법
KR20120027035A (ko) * 2009-05-29 2012-03-20 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체 칩 및 광전 반도체 칩을 제조하기 위한 방법

Also Published As

Publication number Publication date
KR101365229B1 (ko) 2014-02-19

Similar Documents

Publication Publication Date Title
KR100568297B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
KR100857410B1 (ko) 백색 엘이디의 제조방법
WO2011025291A2 (ko) 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2011046292A2 (ko) 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2010044561A2 (ko) 3족 질화물 반도체 발광소자
JP3471700B2 (ja) 半導体基材
JP5306779B2 (ja) 発光素子及びその製造方法
JP2021530114A (ja) モノリシックｌｅｄアレイおよびその前駆体
CN111146316B (zh) 一种rgb led集成显示阵列的制备方法
CN108735915A (zh) 用于oled蒸镀的荫罩及其制作方法、oled面板的制作方法
CN215070019U (zh) 图形化复合衬底及其led芯片
KR101721846B1 (ko) 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이
KR100705225B1 (ko) 수직형 발광소자의 제조방법
CN115699324A (zh) 单片led阵列及其前体
WO2011021753A1 (ko) 3족 질화물 반도체 발광소자 및 그 제조방법
CN106876544A (zh) 一种GaN基无荧光粉自发白光LED芯片结构及其制备方法
CN103346228B (zh) 半导体元件
WO2014193069A1 (ko) 백색 ｌｅｄ와 그 제조방법
WO2013012194A2 (ko) 발광다이오드용 기판의 제조방법, 이에 의해 제조된 발광다이오드용 기판 및 이 발광다이오드용 기판을 구비한 발광다이오드의 제조방법
KR20080017173A (ko) 질화물 반도체 발광소자 제조방법
CN109411580A (zh) 氮化镓基功率器件及其制备方法
KR20230057640A (ko) 레이저 지원 복수칩 전송 프린팅법을 이용한 초박형 led 전극 어셈블리 제조용 초박형 led 전사필름, 초박형 led 전극 어셈블리 및 이의 제조방법
KR20230057639A (ko) Ar, vr 기기용 고해상도 초박형 led 디스플레이 및 이의 제조방법
CN108728789A (zh) 用于oled蒸镀的荫罩及其制作方法、oled面板的制作方法
WO2015102344A1 (ko) 질화물 반도체 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14804655

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14804655

Country of ref document: EP

Kind code of ref document: A1