WO2014180404A1 - 时钟恢复方法和装置 - Google Patents

时钟恢复方法和装置 Download PDF

Info

Publication number
WO2014180404A1
WO2014180404A1 PCT/CN2014/078655 CN2014078655W WO2014180404A1 WO 2014180404 A1 WO2014180404 A1 WO 2014180404A1 CN 2014078655 W CN2014078655 W CN 2014078655W WO 2014180404 A1 WO2014180404 A1 WO 2014180404A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
clock
error
compensation value
module
Prior art date
Application number
PCT/CN2014/078655
Other languages
English (en)
French (fr)
Inventor
廖群
蔡轶
周伟勤
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Priority to EP14795343.4A priority Critical patent/EP3046300B1/en
Priority to JP2016547210A priority patent/JP6194122B2/ja
Priority to US15/029,249 priority patent/US9948448B2/en
Publication of WO2014180404A1 publication Critical patent/WO2014180404A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/26524—Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation
    • H04L27/26526—Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation with inverse FFT [IFFT] or inverse DFT [IDFT] demodulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] receiver or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H04B10/6161—Compensation of chromatic dispersion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H04B10/6162—Compensation of polarization related effects, e.g., PMD, PDL
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H04B10/6164—Estimation or correction of the frequency offset between the received optical signal and the optical local oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H04B10/6165—Estimation of the phase of the received optical signal, phase error estimation or phase error correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H04B10/6166—Polarisation demultiplexing, tracking or alignment of orthogonal polarisation components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/02—Channels characterised by the type of signal
    • H04L5/04—Channels characterised by the type of signal the signals being represented by different amplitudes or polarities, e.g. quadriplex
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal

Definitions

  • the present invention relates to the field of clock recovery technologies, and in particular, to a clock recovery method and apparatus.
  • the sample clocks of the transmitter and receiver in the communication system are not completely synchronized. In order to correctly obtain the transmitted signal at the receiving end, it is necessary to solve the problem that the transmitter and receiver clocks are not synchronized.
  • the clock recovery is to solve the transmitter and the receiver. The problem that the clock is not synchronized.
  • Coherent digital receivers are commonly used in modern communication digital receivers.
  • the coherent digital receiver can compensate for transmission impairments in the received signal in the digital domain, such as chromatic dispersion compensation, polarization mode dispersion compensation, clock recovery, frequency offset compensation, and phase. Compensation, etc.
  • the clock recovery module can correctly extract the sample clock frequency and the sample phase from the digital signal and compensate the signal for error. Thereby, the transmitted signal can be correctly demodulated.
  • the embodiment of the invention provides a clock recovery method and device, which solves the problem that the sample clocks of the transmitter and the receiver are not synchronized.
  • a clock recovery method includes:
  • a second phase adjustment is performed based on the residual phase error compensation value.
  • the steps of calculating the clock sample error, the signal phase error compensation value, and the residual phase error compensation value according to the polarization demultiplexing and the equalized data include:
  • T(m) angle (e(m)) / ⁇ ⁇
  • ⁇ is the phase discrimination value
  • ⁇ represents the phase angle operation
  • the phase discrimination value is used to calculate the filtering process of the clock sample error, Clock sampling error
  • the filtering process of calculating the residual phase error compensation value is performed on the phase discrimination value to obtain the residual phase error compensation value.
  • the step of adjusting the sample clock according to the clock sample error comprises:
  • the sampling frequency of the analog-to-digital converter ADC is changed according to the clock sampling error.
  • the step of performing the first phase adjustment according to the signal phase error compensation value includes:
  • the first phase adjustment is performed using the following expression: ⁇ ⁇ ) ⁇ (cos ⁇ ⁇ ) +J -sm ⁇ ⁇ )) l ⁇ n ⁇ x f (n) . (cos d .
  • the step of performing the second phase adjustment according to the residual phase error compensation value includes: According to the residual phase error compensation value, the second phase adjustment is performed using the following expression: ⁇ ⁇ ) ⁇ (cos ⁇ ⁇ ) +J -sm ⁇ ⁇ )) l ⁇ n ⁇ x f (n) . (cos d .
  • the method before the step of performing the first phase adjustment according to the signal phase error compensation value, the method further includes:
  • the digital signal is sampled according to the changed ADC sampling frequency
  • the data processed by the front end data signal is converted into data of the frequency domain signal.
  • the method before the step of performing the second phase adjustment according to the residual phase error compensation value, the method further includes:
  • the digital signal data after the first phase adjustment is performed is subjected to polarization separation, and the signal is equalized.
  • the method further includes:
  • the frequency domain data obtained after the second phase adjustment is converted into time domain data for subsequent buffering.
  • the method further includes:
  • the phase-detection value is calculated to interpolate or delete the value, or the filtering process of the instruction is maintained, to obtain an interpolation or a value, or to hold the instruction.
  • the method further includes:
  • the embodiment of the invention further provides a clock recovery device, comprising: a clock error calculation module, an analog-to-digital converter ADC module, a first sample phase adjustment module, and a second sample phase adjustment module, wherein
  • the clock error calculation module is configured to: calculate a clock sample error, a signal phase error compensation value, and a residual phase error compensation value according to the polarization demultiplexing and the equalized data;
  • the ADC module is configured to: adjust a sample clock according to the clock sample error; the first sample phase adjustment module is configured to: perform a first phase adjustment according to the signal phase error compensation value;
  • the second sample phase adjustment module is configured to: perform a second phase adjustment according to the residual phase error compensation value.
  • the clock error calculation module includes:
  • a clock error phase-detecting unit configured to calculate a phase-detection error according to the following expression:
  • e(m) ⁇ conj(x e - OMt (/)) ⁇ ⁇ - 0 ⁇ (i + N/2) + conj(y e - mt (/)) f (i + N/ 2)
  • i the frequency domain index value
  • conj the conjugate operation
  • N the FT point of the Fourier transform module
  • m The index of the phase discrimination result
  • ) is the phase error, where N is a positive integer;
  • T(m) angle (e(m) ) / ⁇ ⁇
  • ⁇ is the phase-detection value
  • ⁇ represents the phase angle operation
  • the first clock error calculation unit is configured to calculate the phase-detection value Filtering the clock sample error to obtain the clock sample error
  • a second clock error calculation unit configured to perform a filtering process for calculating the signal phase error compensation value for the phase discrimination value to obtain the signal phase error compensation value
  • a third clock error calculation unit configured to calculate the residual phase for the phase-detection value
  • the filtering process of the error compensation value obtains the residual phase error compensation value.
  • the clock error calculation module further includes:
  • a fourth clock error calculation unit configured to calculate or interpolate the value of the phase-detection value, or to maintain a filtering process of the instruction, to obtain an interpolation or a value, or to hold the instruction.
  • the device further includes:
  • the buffer BUFFER module is configured to buffer the received time domain data, and perform corresponding interpolation or deletion, or hold operation, on the received time domain data according to the interpolation or the deletion or hold instruction.
  • the device further includes:
  • the polarization demultiplexing and equalization module is configured to perform polarization separation of the digital signal data after the first phase adjustment is performed, and equalize the signal.
  • Embodiments of the present invention provide a clock recovery method and apparatus, and according to polarization demultiplexing and equalized data, calculate a clock sample error, a signal phase error compensation value, and a residual phase error compensation value, according to the clock sample error Adjusting the sample clock, performing the first phase adjustment according to the signal phase error compensation value, and performing the second phase adjustment according to the residual phase error compensation value, realizing a three-stage error compensation mechanism for the clock, and solving the transmission The problem that the sampling clock of the machine and the receiver are not synchronized.
  • FIG. 1 is a schematic structural diagram of a clock recovery apparatus according to Embodiment 1 of the present invention
  • FIG. 2 is a schematic structural diagram of a clock error calculation module of FIG.
  • FIG. 3 is a schematic diagram showing the implementation principle of the first sample phase adjustment module and the second sample phase adjustment module in the first embodiment of the present invention
  • FIG. 4 is a schematic diagram showing the principle of the frequency adjustment of the ADC module in the first embodiment of the present invention
  • FIG. 5 is a diagram showing sample hold and sample interpolation using the BUFFER module in the first embodiment of the present invention. And a sample deletion operation diagram;
  • FIG. 6 is a flowchart of a clock recovery method according to Embodiment 2 of the present invention.
  • Embodiments of the present invention provide a clock recovery method and apparatus. Embodiments of the present invention will be described in detail below with reference to the accompanying drawings. It should be noted that, in the case of no conflict, the features in the embodiments and the embodiments of the present application may be arbitrarily combined with each other.
  • a clock recovery device has a structure as shown in FIG. 1 , including: an analog-to-digital converter (ADC) module 11 , a front-end digital signal processing module 12 , and a Fourier transform module (FT ) 13 .
  • the ADC module 11 converts the received analog signal into a digital signal, and sends the digital signal to the front end digital signal processing module, and adjusts the sample clock according to the clock sample error calculated by the clock error calculation module;
  • the front-end digital signal processing module performs digital signal processing on the front end of the received digital signal, including delay adjustment, de-DC and other digital signal processing.
  • the module then sends the processed signal to the subsequent IFT module;
  • the IFT module 18 changes the received time domain signal to the frequency domain.
  • the module then sends the processed frequency domain signal to the subsequent first sample phase adjustment module.
  • the clock error calculation module 16 is configured to calculate a clock sample error, a signal phase error compensation value, and a residual phase error compensation value according to the polarization demultiplexing and the equalized data, and calculate the calculated clock error and signal phase error.
  • the compensation value and the residual phase error compensation value are transmitted to the first sample phase adjustment module 14, the second sample phase adjustment module 17 and the ADC module 11, and the sample hold, the sample interpolation and the sample value deletion command are transmitted to the BUFFER. Module.
  • the first sample phase adjustment module 14 is configured to perform a first phase adjustment according to the signal phase error compensation value, and adjust a phase of the received signal. Then the module sends the processed signal Subsequent polarization demultiplexing and equalization modules;
  • the polarization demultiplexing and equalization module 15 is configured to perform polarization separation of the digital signal data after the first phase adjustment is performed, and equalize the signal. Correspondingly, the polarization state of the received digital signal is separated, and the signal is equalized to eliminate the colored noise of the signal (including residual chromatic dispersion and polarization mode dispersion). The module then sends the processed signal to a subsequent second sample phase adjustment module and a clock error calculation module;
  • the second sample phase adjustment module 17 is arranged to perform a second phase adjustment based on the residual phase error compensation value.
  • the clock error calculation module 16 is the core module of the entire device. Since chromatic dispersion, polarization mode dispersion, and other noises have a large impact on error calculations, this module is placed after the polarization demultiplexing and equalization modules, thus eliminating the effect of these noises on the error calculation.
  • the clock error calculation module 16 calculates three levels of clock errors.
  • the module passes a relatively fixed clock error compensation value to the ADC module, changing the sampling frequency of the ADC module, so that the sampling clock of the ADC is as close as possible to the sampling clock of the DAC. .
  • the clock error appears as a phase change in the data because the clock error calculation module and the first sample phase adjustment module are a feedback loop, so the calculated phase error is ⁇ before the data of several clocks, There is still a certain deviation from the current phase error, so the first sample phase adjustment module only processes the phase error that changes slowly.
  • the clock error calculation module and the second sample phase adjustment module are a feedforward loop, which can process the phase error of the current data in real time. Therefore, the remaining phase of the first sample phase adjustment module is processed by the second sample phase adjustment module. error. Through such a three-stage error compensation mechanism, various types of clock errors can be effectively compensated.
  • the clock error calculation module simultaneously calculates the interpolation or deletion command and passes this command to The buffer (BUFFER) after the IFT is interpolated or deleted.
  • the second sample phase adjustment module 17 adjusts the phase of the sample signal according to the residual phase error compensation value calculated by the clock error calculation module. Then, the module sends the processed signal to the subsequent IIFT module;
  • the IIFT module 18 receives data from the second sample phase adjustment module and converts the frequency domain data Change to time domain data. The module then sends the processed signal to the subsequent buffer module.
  • the BUFFER module 19 is configured to buffer the received time domain data (receive data from the IFT module), perform corresponding operations on the received time domain data according to the interpolation or deletion command transmitted by the clock error calculation module (eg, Perform interpolation or deletion operations). The module then sends the processed signal to subsequent digital signal processing modules.
  • the structure of the clock error calculation module is as shown in FIG. 2, including:
  • the clock error phase detecting unit 161 is configured to calculate the phase error according to the following expression:
  • e(m) ⁇ conj(x e - OMt (/)) ⁇ ⁇ - 0 ⁇ (i + N/2) + conj(y e - mt (/)) f (i + N/ 2)
  • i the frequency domain index value
  • conj the conjugate operation
  • N the FT point of the Fourier transform module
  • m The index of the phase result, ) is the phase discrimination error, where N is a positive integer;
  • T(m) angle (e(m) ) / ⁇ ⁇
  • ⁇ is the phase-detection value
  • ⁇ represents the phase angle operation
  • the first clock error calculation unit 162 is configured to calculate the phase-detection value Decoding the clock sample error to obtain the clock sample error
  • a second clock error calculation unit 163 configured to perform a filtering process for calculating the signal phase error compensation value for the phase-detection value to obtain the signal phase error compensation value
  • a third clock error calculation unit 164 configured to perform a filtering process for calculating the residual phase error compensation value for the phase-detection value to obtain the residual phase error compensation value
  • the fourth clock error calculating unit 165 is configured to calculate the interpolation or deletion of the phase-detection value, or to maintain the instruction filtering process, to obtain an interpolation or a value, or to hold the instruction.
  • the embodiment of the invention also provides a method for clock recovery.
  • the parameters for clock recovery are calculated based on the data after polarization demultiplexing and equalization.
  • the ADC module, the first sample phase adjustment module, the second sample phase adjustment module, and the buffer module perform the sample clock and the sample phase according to the calculated clock error parameter. Adjustments and sample hold, sample deletion, and sample interpolation.
  • the ADC module 11 calculates a sample clock error value based on the clock error calculation module Adjusting, and converting the analog signal into a digital signal, and transmitting it to the subsequent front-end digital signal processing module; performing fixed delay compensation, DC offset compensation and other digital signal processing in the front-end digital signal processing module, and then transmitting the signal to
  • the IFT module changes the time domain data into the frequency domain, and then transfers the data to the first sample phase adjustment module 14; the first sample phase adjustment module performs data on the data according to the signal phase error compensation value calculated by the clock error calculation module.
  • phase adjustment and then pass the phase-adjusted data to the polarization demultiplexing and equalization module; the polarization demultiplexing and equalization module separates and equalizes the two polarization states, and then passes the processed data to the clock error calculation The module and the second sample phase adjustment module 17; the clock error calculation module calculates the clock sample error, the signal phase error compensation value, the residual phase error compensation value, and the sample hold according to the data after the polarization demultiplexing and the equalization module.
  • Point interpolation and sample deletion commands are passed separately
  • the second sample phase adjustment module calculates the residual phase error compensation value according to the clock error calculation module, and the polarization solution
  • the multiplexed and equalized data is further phase adjusted, and then the data is passed to the IIFT module;
  • the IIFT module converts the frequency domain data into time domain data and passes the data to the buffer;
  • the buffer calculates the module based on the clock error
  • the instructions are to perform sample preservation, sample interpolation or sample deletion, and then pass the data to subsequent modules of the receiver.
  • the clock error calculation module calculates the clock error based on the polarization demultiplexing and the data after the equalization.
  • the clock error phase discrimination module calculates the phase error:
  • phase-detection value is output as the phase-detection result, where, for the phase-detection value, angle represents the phase angle operation.
  • phase detection result is sent to the second clock error calculation unit, and the signal phase error compensation value suitable for the first sample phase adjustment module is calculated through the filtering process; the clock error suitable for the relatively fast change, the filter coefficient It can be set according to this condition.
  • phase detection result is sent to the third clock error calculation unit, and the residual phase error compensation value suitable for the second sample phase adjustment module is calculated through the filtering process; the clock error suitable for the very fast change, the filter coefficient It can be set according to this condition.
  • the phase detection result is sent to the fourth clock error calculation unit, and the interpolation or deletion value of the BUFFER module is calculated by the filtering process, or the instruction is held.
  • the interpolation/deletion instruction indicates that the difference in the data sample caused by the sample clock error has reached a sample point
  • the hold instruction indicates that the difference in data sample points caused by the sample clock error is within one sample point.
  • FIG. 3 is a schematic diagram of a phase adjustment principle of a first sample phase adjustment module and a second sample phase adjustment module according to an embodiment of the present invention, and the generation of cos and sin may be performed by using a look-up table method, or may be other Way to achieve.
  • the first sample phase adjustment module and the second sample phase adjustment module are implemented in the same manner, and the phase adjustment value is adjusted according to the phase adjustment value sent by the clock error calculation module, and correspondingly, the following expression can be used for adjustment:
  • n is the frequency domain index
  • N is the FT point number
  • u is the phase difference to be adjusted (the result of the clock error filtering)
  • XW ' W is the frequency domain data before the phase adjustment, which is the frequency domain data after the phase adjustment, wherein , ⁇ is a positive integer.
  • FIG. 4 is a schematic diagram of an implementation principle of a sampling frequency adjustment of an ADC module according to an embodiment of the present invention.
  • the sample clock of the ADC module 11 is also based on the sample clock sent from the clock error calculation module 16.
  • the error value is used to adjust the sample clock.
  • the sample clock error module is in the state of deletion for a long time, indicating
  • the sample clock of the ADC module is too fast and needs to be reduced. Conversely, the interpolated state for a long time indicates that the sampling clock of the ADC module is too slow and the clock needs to be increased.
  • FIG. 5 is a schematic diagram of the sample hold, the sample interpolation, and the sample deletion operation using the BUFFER module according to the embodiment of the invention.
  • N is the number of FT points
  • L is the number of redundant data points
  • D is the number of samples that need to be interpolated or deleted according to the error calculation module.
  • the BUFFER module performs sample hold, sample interpolation or sample deletion according to the sample hold, sample interpolation or sample cut command calculated by the clock error calculation module.
  • the embodiment of the present invention provides a clock recovery method.
  • the clock recovery device in the first embodiment of the present invention, the recovery process of the sample clock is as shown in FIG. 6, and includes:
  • Step 601 Calculate a clock sample error, a signal phase error compensation value, a residual phase error compensation value, and an interpolation or deletion value or a hold command according to the polarization demultiplexing and the equalized data;
  • This step includes:
  • e(m) ⁇ conj(x e - OMt (/)) ⁇ ⁇ - 0 ⁇ (i + N/ 2) + conj(y e - mt (/)) f (i + N/ 2) where ⁇ 7—°"' and the data representing the polarization states of x,y after polarization demultiplexing and equalization, i is the frequency domain index value, conj is the conjugate operation, N is the FT point number, and the index of the m phase discrimination result is ) is the phase error, where N is a positive integer;
  • T(m) angle (e(m) ) / ⁇ ⁇ where ⁇ ) is the phase-detection value and ⁇ is the phase angle operation;
  • Step 602 Adjust a sample clock according to the clock sample error
  • the sampling frequency of the ADC is changed according to the clock sampling error.
  • the digital signal is first sampled according to the changed ADC sample frequency, and then the digital signal processed by the digital signal is processed by the front end, and then the data is processed after the front end data signal is processed.
  • Data for the frequency domain signal is sent to the first sample phase adjustment module.
  • Step 603 Perform a first phase adjustment according to the signal phase error compensation value.
  • this step according to the signal phase error compensation value, use the following expression to perform the first phase adjustment:
  • the digital signal data after the first phase adjustment is separated into polarization states, and the signal is equalized, and the equalized data can be sent to the second sample phase adjustment module for the second phase adjustment.
  • Step 604 Perform a second phase adjustment according to the residual phase error compensation value.
  • Step 604 according to the residual phase error compensation value, perform the second phase adjustment by using the following expression:
  • the frequency domain data obtained after the second phase adjustment can then be converted by the BUFFER module into time domain data for subsequent buffering.
  • Step 605 Cache the received time domain data, and perform corresponding interpolation or deletion on the received time domain data according to the interpolation or deletion or hold instruction, or keep the operation;
  • the interpolation or deletion value calculated by the BUFFER module according to the clock error calculation module, or the hold instruction, the corresponding interpolation or deletion, or the hold operation is calculated by the BUFFER module according to the clock error calculation module, or the hold instruction, the corresponding interpolation or deletion, or the hold operation.
  • Embodiments of the present invention provide a clock recovery method and apparatus for calculating a clock sample error, a signal phase error compensation value, and a residual phase error compensation value according to polarization demultiplexing and equalized data, according to the clock
  • the error adjustment sample clock performs the first phase adjustment according to the signal phase error compensation value, and performs the second phase adjustment according to the residual phase error compensation value, thereby realizing a three-stage error compensation mechanism for the clock, and solving The problem that the sample clocks of the transmitter and receiver are not synchronized.
  • all or part of the steps of the foregoing embodiments may also be implemented by using an integrated circuit. These steps may be separately fabricated into individual integrated circuit modules, or multiple modules or steps may be fabricated into a single integrated circuit module. achieve.
  • the invention is not limited to any particular combination of hardware and software.
  • the devices/function modules/functional units in the above embodiments may be implemented by a general-purpose computing device, which may be centralized on a single computing device or distributed over a network of multiple computing devices.
  • each device/function module/functional unit in the above embodiment is implemented in the form of a software function module and sold or used as a stand-alone product, it can be stored in a computer readable storage medium.
  • the above mentioned computer readable storage medium may be a read only memory, a magnetic disk or an optical disk or the like.
  • the embodiment of the invention implements a three-level error compensation mechanism for the clock, and solves the problem that the sample clocks of the transmitter and the receiver are not synchronized. Therefore, it has strong industrial applicability.

Abstract

一种时钟恢复方法和装置。涉及通信领域；解决了发射机和接收机的采样时钟不同步的问题。该方法包括：根据偏振解复用以及均衡后的数据，计算时钟采样误差、信号相位误差补偿值和残余相位误差补偿值；根据所述时钟采样误差调整采样时钟；根据所述信号相位误差补偿值进行第一次相位调整；根据所述残余相位误差补偿值进行第二次相位调整。本发明实施例提供的技术方案适应于相干数据接收机，实现了对时钟的三级误差补偿机制。

Description

时钟恢复方法和装置
技术领域
本发明涉及时钟恢复技术领域， 尤其涉及一种时钟恢复方法和装置。
背景技术
通信系统中发射机和接收机的釆样时钟不是完全同步的， 为了正确的在 接收端得到发送信号， 需要解决发射机和接收机时钟不同步的问题， 时钟恢 复就是为了解决发射机和接收机的釆样时钟不同步的问题。
现代通信数字接收机普遍使用相干数字接收机， 相干数字接收机可以在 数字域对接收信号中的传输损伤进行补偿， 例如， 色度色散补偿、 偏振模色 散补偿、 时钟恢复、 频偏补偿以及相位补偿等。 时钟恢复模块可以从釆样的 数字信号中正确的提取釆样时钟频率以及釆样相位，并对信号进行误差补偿。 从而可以正确的解调出发射信号。
发明内容
本发明实施例提供了一种时钟恢复方法和装置， 解决了发射机和接收机 的釆样时钟不同步的问题。
一种时钟恢复方法， 包括：
根据偏振解复用以及均衡后的数据， 计算时钟釆样误差、 信号相位误差 补偿值和残余相位误差补偿值；
根据所述时钟釆样误差调整釆样时钟；
根据所述信号相位误差补偿值进行第一次相位调整； 以及
根据所述残余相位误差补偿值进行第二次相位调整。
可选地， 根据偏振解复用以及均衡后的数据， 计算时钟釆样误差、 信号 相位误差补偿值和残余相位误差补偿值的步骤包括：
根据以下表达式计算得到鉴相误差： Nil Nil
e(m) = conj{xJ-out (/)) ·χε -ουί (ί + Ν/2) + conjf (/)) f (i + N/ 2) 其中， χ7—°"'和 表示偏振解复用以及均衡之后的 x,y两个偏振态的数 据， i为频域索引值， conj表示共轭运算， N为傅里叶变化模块 FT点数， m 鉴相结果的索引， )为所述鉴相误差， 其中， N为正整数；
根据以下表达式计算每段频域数据对应的鉴相值：
T(m) = angle (e(m))/ π ^ 其中， ί)为鉴相值， ^表示相角运算； 对所述鉴相值进行计算所述时钟釆样误差的滤波处理， 得到所述时钟釆 样误差；
对所述鉴相值进行计算所述信号相位误差补偿值的滤波处理， 得到所述 信号相位误差补偿值； 以及
对所述鉴相值进行计算所述残余相位误差补偿值的滤波处理， 得到所述 残余相位误差补偿值。
可选地， 根据所述时钟釆样误差调整釆样时钟的步骤包括：
根据所述时钟釆样误差改变模数转换器 ADC的釆样频率。
可选地， 所述根据所述信号相位误差补偿值进行第一次相位调整的步骤 包括：
根据所述信号相位误差补偿值， 使用以下表达式进行第一次相位调整： χ η) · (cos ― ^ ) +J -sm ― ^ )) l≤ n≤ xf (n) . (cos d + j . sin — ) ^+ 1 ≤ n ≤ N yf{n) - (cos {-^^) +; · sin {-^^)) 1≤ n≤ Ί 7,(71) · [cos ( J +; - sin ( JJ-+ 1≤ n≤ N 其中， n为频域索引， N为 FT点数， u为需要调整的相位差， χ/« 为相位调整之前的频域数据， 为相位调整之后的频域数据， 其中， N为正整数。
可选地， 所述根据所述残余相位误差补偿值进行第二次相位调整的步骤 包括： 根据所述残余相位误差补偿值， 使用以下表达式进行第二次相位调整： χ η) · (cos ― ^ ) +J -sm ― ^ )) l≤ n≤ xf (n) . (cos d + j . sin — ) ^+ 1 ≤ n ≤ N yf{n) - (cos {-^^) +; · sin {-^^)) 1≤ n≤ Ί 7,(71) · [cos ( J +; - sin ( JJ-+ 1≤ n≤ N 其中， n为频域索引， N为 FT点数， u为需要调整的相位差， χ/« 为相位调整之前的频域数据， 为相位调整之后的频域数据， 其中， N为正整数。
可选地，根据所述信号相位误差补偿值进行第一次相位调整的步骤之前， 还包括：
根据改变后的 ADC釆样频率对数字信号进行釆样；
对釆样得到的数字信号数据进行前端的数字信号处理； 以及
对前端数据信号处理后的数据转换为频域信号的数据。
可选地，根据所述残余相位误差补偿值进行第二次相位调整的步骤之前， 还包括：
将进行完第一次相位调整之后的数字信号数据进行偏振态的分离， 并对 信号进行均衡处理。
可选地，根据所述残余相位误差补偿值进行第二次相位调整的步骤之后， 还包括：
对第二次相位调整之后得到的频域数据转换为时域数据， 供后续緩存。 可选地， 该方法还包括：
对所述鉴相值进行计算插值或删值， 或者保持指令的滤波处理， 得到插 值或删值， 或者保持指令。
可选地， 所述对第二次相位调整之后得到的频域数据转换为时域数据， 供后续緩存的步骤之后， 还包括：
緩存接收到的时域数据； 以及 根据所述插值或删值， 或保持指令， 对接收到的时域数据执行相应的插 值或删值， 或保持操作。
本发明实施例还提供了一种时钟恢复装置， 包括： 时钟误差计算模块、 模数转换器 ADC模块、第一釆样相位调整模块以及第二釆样相位调整模块， 其中，
所述时钟误差计算模块设置成： 根据偏振解复用以及均衡后的数据， 计 算时钟釆样误差、 信号相位误差补偿值和残余相位误差补偿值；
所述 ADC模块设置成： 根据所述时钟釆样误差调整釆样时钟； 所述第一釆样相位调整模块设置成： 根据所述信号相位误差补偿值进行 第一次相位调整； 以及
所述第二釆样相位调整模块设置成： 根据所述残余相位误差补偿值进行 第二次相位调整。
可选地， 所述时钟误差计算模块包括：
时钟误差鉴相单元， 其设置成根据以下表达式计算得到鉴相误差：
Nil NI2
e(m) =∑ conj(xe -OMt (/)) ·χε -0Μΐ (i + N/2) + conj(ye -mt (/)) f (i + N/ 2) 其中， χ7—°"'和 表示偏振解复用以及均衡之后的 x,y两个偏振态的数 据， i为频域索引值， conj表示共轭运算， N为傅里叶变化模块 FT点数， m 为鉴相结果的索引， )为鉴相误差， ， 其中， N为正整数；
然后根据以下表达式计算每段频域数据对应的鉴相值：
T(m) = angle (e(m) ) / π ^ 其中， ί)为鉴相值， ^表示相角运算； 第一时钟误差计算单元， 其设置成对所述鉴相值进行计算所述时钟釆样 误差的滤波处理， 得到所述时钟釆样误差；
第二时钟误差计算单元， 其设置成对所述鉴相值进行计算所述信号相位 误差补偿值的滤波处理， 得到所述信号相位误差补偿值； 以及
第三时钟误差计算单元， 其设置成对所述鉴相值进行计算所述残余相位 误差补偿值的滤波处理， 得到所述残余相位误差补偿值。
可选地， 所述时钟误差计算模块还包括：
第四时钟误差计算单元， 其设置成对所述鉴相值进行计算插值或删值， 或者保持指令的滤波处理， 得到插值或删值， 或者保持指令。
可选地， 所述装置还包括：
緩冲器 BUFFER模块， 其设置成緩存接收到的时域数据， 并根据所述插 值或删值或保持指令， 对接收到的时域数据执行相应的插值或删值， 或保持 操作。
可选地， 该装置还包括：
偏振解复用以及均衡模块， 其设置成将进行完第一次相位调整之后的数 字信号数据进行偏振态的分离， 并对信号进行均衡处理。
本发明实施例提供了一种时钟恢复方法和装置， 根据偏振解复用以及均 衡后的数据， 计算时钟釆样误差、 信号相位误差补偿值和残余相位误差补偿 值， 根据所述时钟釆样误差调整釆样时钟， 根据所述信号相位误差补偿值进 行第一次相位调整， 再根据所述残余相位误差补偿值进行第二次相位调整， 实现了对时钟的三级误差补偿机制， 解决了发射机和接收机的釆样时钟不同 步的问题。 附图概述
图 1是本发明的实施例一提供的一种时钟恢复装置的结构示意图； 图 2是图 1中时钟误差计算模块的结构示意图；
图 3是本发明的实施例一中第一釆样相位调整模块及第二釆样相位调整 模块的实现原理示意图；
图 4是本发明的实施例一中 ADC模块的釆样频率调整实现原理的示意 图；
图 5是本发明的实施例一中利用 BUFFER模块实现样点保持、样点插值 和样点删值操作示意图；
图 6是本发明的实施例二提供的一种时钟恢复方法的流程图。
本发明的较佳实施方式
本发明的实施例提供了一种时钟恢复方法和装置。 下文中将结合附图对 本发明的实施例进行详细说明。 需要说明的是， 在不冲突的情况下， 本申请 中的实施例及实施例中的特征可以相互任意组合。
首先结合附图， 对本发明的实施例一进行说明。
本发明实施例提供的一种时钟恢复的装置， 其结构如图 1所示， 包括： 模数转换器（ADC )模块 11 , 前端数字信号处理模块 12, 傅里叶变化模块 ( FT ) 13 , 第一釆样相位调整模块 14, 偏振解复用以及均衡模块 15, 时钟 误差计算模块 16, 第二釆样相位调整模块 17, 傅里叶反变化模块（IFT ) 18 以及緩冲器（BUFFER )模块 19。
ADC模块 11 , 将接收到的模拟信号转换为数字信号， 并将该数字信号 送给前端数字信号处理模块， 并根据时钟误差计算模块计算的时钟釆样误差 调整釆样时钟；
前端数字信号处理模块，对接收到的数字信号进行前端的数字信号处理， 包括时延调整， 去直流等数字信号处理。 然后该模块把处理后的信号送给后 续的 IFT模块；
IFT模块 18, 将接收的时域信号变为频域。 然后该模块把处理后的频域 信号送给后续的第一釆样相位调整模块。
时钟误差计算模块 16, 其设置成根据偏振解复用以及均衡后的数据， 计 算时钟釆样误差、 信号相位误差补偿值和残余相位误差补偿值， 把计算出的 时钟釆样误差、 信号相位误差补偿值和残余相位误差补偿值传给第一釆样相 位调整模块 14, 第二釆样相位调整模块 17以及 ADC模块 11 , 并且产生样 点保持、 样点插值以及样点删值指令传递给 BUFFER模块。
第一釆样相位调整模块 14,其设置成根据所述信号相位误差补偿值进行 第一次相位调整， 调整接收到的信号的相位。 然后该模块把处理后的信号送 给后续的偏振解复用以及均衡模块；
偏振解复用以及均衡模块 15 ,其设置成将进行完第一次相位调整之后的 数字信号数据进行偏振态的分离， 并对信号进行均衡处理。 相应的， 对接收 到数字信号进行偏振态的分离， 并对信号进行均衡处理， 消除信号的有色噪 声 （包括残余色度色散以及偏振模色散等） 。 然后该模块把处理后的信号送 给后续的第二釆样相位调整模块以及时钟误差计算模块；
第二釆样相位调整模块 17,其设置成根据所述残余相位误差补偿值进行 第二次相位调整。
时钟误差计算模块 16是整个装置的核心模块。 因为色度色散、偏振模色 散以及其它噪声对误差计算有较大影响， 所以此模块放在偏振解复用以及均 衡模块之后 , 这样就消除了这些噪声对误差计算的影响。
时钟误差计算模块 16计算三个等级的时钟误差，此模块把相对比较固定 的时钟误差补偿值传递给 ADC模块， 改变 ADC模块的釆样频率， 使 ADC 的釆样时钟尽量接近 DAC 的釆样时钟。 时钟误差在数据上表现为釆样相位 的变化，因为时钟误差计算模块和第一釆样相位调整模块是一个反馈的环路， 因此计算出的相位误差^ ^于数个时钟之前的数据的， 和现在的相位误差还 存在一定的偏差，因此第一釆样相位调整模块只处理变化比较慢的相位误差。 时钟误差计算模块和第二釆样相位调整模块是一个前馈环路， 可以实时处理 当前数据的相位误差， 因此， 利用第二釆样相位调整模块处理第一釆样相位 调整模块剩余的残留相位误差。 通过这样的三级误差补偿机制， 可以有效的 补偿各种类型的时钟误差。
另外， 因为数模转换器 DAC和 ADC之间的时钟误差， 会出现接收到的 数据比发射的数据多或者少的现象， 时钟误差计算模块同时计算插值或者删 值命令， 并且把这个命令传递给 IFT之后的緩冲器（BUFFER ) , 进行插值 或者删值操作。
第二釆样相位调整模块 17,根据时钟误差计算模块计算的残余相位误差 补偿值，调整釆样信号的相位。然后，该模块把处理后的信号送给后续的 IIFT 模块；
IIFT模块 18,接收来自于第二釆样相位调整模块的数据，把频域数据转 换为时域数据。 然后， 该模块把处理后的信号送给后续的緩冲器模块。
BUFFER模块 19, 其设置成緩存接收到的时域数据（接收来自 IFT模块 的数据） ， 根据时钟误差计算模块传递过来的插值或者删值命令， 对接收到 的时域数据执行相应的操作 （如进行插值或者删值操作） 。 然后， 该模块把 处理后的信号送给后续的其他数字信号处理模块。
其中， 时钟误差计算模块的结构如图 2所示， 包括：
时钟误差鉴相单元 161 , 其设置成根据以下表达式计算得到鉴相误差：
Nil NI2
e(m) =∑ conj(xe -OMt (/)) ·χε -0Μΐ (i + N/2) + conj(ye -mt (/)) f (i + N/ 2) 其中， χ7—°"'和 表示偏振解复用以及均衡之后的 x,y两个偏振态的数 据， i为频域索引值， conj表示共轭运算， N为傅里叶变化模块 FT点数， m 鉴相结果的索引， )为所述鉴相误差， 其中， N为正整数；
然后根据以下表达式计算每段频域数据对应的鉴相值：
T(m) = angle (e(m) ) / π ^ 其中， ί)为鉴相值， ^表示相角运算； 第一时钟误差计算单元 162, 其设置成对所述鉴相值进行计算所述时钟 釆样误差的滤波处理， 得到所述时钟釆样误差；
第二时钟误差计算单元 163 , 其设置成对所述鉴相值进行计算所述信号 相位误差补偿值的滤波处理， 得到所述信号相位误差补偿值；
第三时钟误差计算单元 164, 其设置成对所述鉴相值进行计算所述残余 相位误差补偿值的滤波处理， 得到所述残余相位误差补偿值；
第四时钟误差计算单元 165, 其设置成对所述鉴相值进行计算插值或删 值， 或者保持指令滤波处理， 得到插值或删值， 或者保持指令。
本发明实施例还提供了一种时钟恢复的方法。 根据偏振解复用以及均衡 之后的数据，计算用于时钟恢复的参数。结合图 1所示的时钟恢复装置， ADC 模块、 第一釆样相位调整模块、 第二釆样相位调整模块以及緩冲器模块根据 计算出的时钟误差参数， 进行釆样时钟、 釆样相位的调整以及样点保持、 样 点删值以及样点插值操作。
ADC模块 11根据时钟误差计算模块计算的釆样时钟误差值对釆样时钟 进行调整， 并把模拟信号转变为数字信号， 并传递给后续的前端数字信号处 理模块； 在前端数字信号处理模块中进行固定延时补偿， 直流偏置补偿等数 字信号处理，然后把信号传递给 IFT模块； IFT模块把时域数据变化为频域， 然后把数据传递给第一釆样相位调整模块 14; 第一釆样相位调整模块根据时 钟误差计算模块计算的信号相位误差补偿值对数据进行相位调整， 然后把经 过相位调整后的数据传递给偏振解复用以及均衡模块； 偏振解复用以及均衡 模块进行两个偏振态的分离以及均衡处理， 然后把处理后的数据传递给时钟 误差计算模块以及第二釆样相位调整模块 17 ; 时钟误差计算模块根据偏振解 复用以及均衡模块之后的数据， 计算时钟釆样误差、 信号相位误差补偿值、 残余相位误差补偿值以及样点保持、 样点插值以及样点删值命令， 分别传递 给 ADC模块 1 1、 第一釆样相位调整模块 14、 第二釆样相位调整模块 17以 及 BUFFER模块 19; 第二釆样相位调整模块根据时钟误差计算模块计算的残 余相位误差补偿值， 对偏振解复用以及均衡之后的数据进行进一步的相位调 整， 然后把数据传递给 IIFT模块； IIFT模块把频域数据变换为时域数据， 并 把数据传递给緩冲器；緩冲器根据时钟误差计算模块的指令,进行样点保值、 样点插值或者样点删值操作， 然后把数据传递给接收机的后续模块。
时钟误差计算模块根据偏振解复用以及均衡之后的数据计算时钟误差。 其中， 时钟误差鉴相模块计算鉴相误差：
( 1 )计算时钟误差
N/2 N/2
e(m) = conj(xe -out (,·))•xe -out (i + N/ 2) + conj{yf eq-mt (,·)) » -°"' (i + N/ 2)
'=ι '=ι 其中 , 和 ^7-°"'表示偏振解复用以及均衡模块之后的 X,y 两个偏振态的数据， i 为频域索引值， conj表示共轭运算， N为 FT点数， m为鉴相结果的索引， )为鉴相误差， 其中， N为正整数。
( 2 )根据鉴相误差计算相位
r(m) = angle e(m) ) / π 每段频域数据， 输出一个鉴相值 作为鉴相结果， 其中， 为鉴 相值， angle表示相角运算。
( 3 )将鉴相结果送入第一时钟误差计算单元， 通过滤波处理， 计算出 ADC模块的时钟频率调整指令， 该时钟频率调整指令包含时钟釆样误差。 适 合于变化比较慢的时钟误差， 滤波器系数可以根据此条件进行设置。
( 4 )将鉴相结果送入第二时钟误差计算单元， 通过滤波处理， 计算出适 合于第一釆样相位调整模块的信号相位误差补偿值； 适合于变化比较快的时 钟误差， 滤波器系数可以根据此条件进行设置。
( 5 )将鉴相结果送入第三时钟误差计算单元， 通过滤波处理， 计算出适 合于第二釆样相位调整模块的残余相位误差补偿值； 适合于变化非常快的时 钟误差， 滤波器系数可以根据此条件进行设置。
( 6 )将鉴相结果送入第四时钟误差计算单元， 通过滤波处理， 计算出 BUFFER模块的插值或删值， 或保持指令。 插值 /删值指令表明釆样时钟误差 带来的数据釆样点的差异已经达到了一个样点， 保持指令表明釆样时钟误差 带来的数据釆样点的差异在一个样点之内。
图 3为本发明实施例的第一釆样相位调整模块和第二釆样相位调整模块 相位调整原理示意图， cos以及 sin的产生可以使用查表（ look-up table ) 的 方式， 也可以用其他方式实现。
第一釆样相位调整模块和第二釆样相位调整模块的实现方式一致， 根据 时钟误差计算模块送过来的相位调整值进行釆样相位调整， 相应的， 可使用 如下表达式进行调整：
Figure imgf000012_0001
其中 n为频域索引， N为 FT点数， u为需要调整的相位差（时钟误差滤 波后的结果） ， X W ' W为相位调整之前的频域数据， 为相位调 整之后的频域数据， 其中， Ν为正整数。
图 4为本发明实施例中的 ADC模块的釆样频率调整实现原理的示意图。
ADC模块 11的釆样时钟也根据时钟误差计算模块 16送过来的釆样时钟 误差值来调整釆样时钟。 例如， 釆样时钟误差模块长期处于删值状态， 说明
ADC模块的釆样时钟过快， 需要降低釆样时钟。 反之， 长期处于插值状态， 说明 ADC模块的釆样时钟过慢， 需要提高釆样时钟。
图 5为发明实施例的利用 BUFFER模块实现样点保持、样点插值和样点 删值操作示意图。 其中 N为 FT点数， L为冗余数据点数， D为根据误差计 算模块得到的需要插值或者删值的样点数。
BUFFER模块根据时钟误差计算模块计算得出的样点保持、 样点插值或 者样点删值命令， 进行样点保持、 样点插值或者样点删值操作。
下面结合附图， 对本发明的实施例二进行说明。
本发明实施例提供了一种时钟恢复方法， 结合本发明实施例一中的时钟 恢复装置， 对釆样时钟进行恢复的流程如图 6所示， 包括：
步骤 601、 根据偏振解复用以及均衡后的数据， 计算时钟釆样误差、 信 号相位误差补偿值、 残余相位误差补偿值和插值或删值或者保持指令；
本步骤包括：
1、 根据以下表达式计算得到鉴相误差：
Nil NI2
e(m) =∑ conj(xe -OMt (/)) ·χε -0Μΐ (i + N/ 2) + conj(ye -mt (/)) f (i + N/ 2) 其中， χ7—°"'和 表示偏振解复用以及均衡之后的 x,y两个偏振态的数 据， i为频域索引值， conj表示共轭运算， N为 FT点数， m鉴相结果的索 引， )为鉴相误差， 其中， N为正整数；
2、 根据以下表达式计算每段频域数据对应的鉴相值：
T(m) = angle (e(m) ) / π ^ 其中， ί)为鉴相值， ^表示相角运算；
3、对所述鉴相值进行计算所述时钟釆样误差的滤波处理，得到所述时钟 釆样误差；
4、对所述鉴相值进行计算所述信号相位误差补偿值的滤波处理，得到所 述信号相位误差补偿值；
5、对所述鉴相值进行计算所述残余相位误差补偿值的滤波处理，得到所 述残余相位误差补偿值； 6、 对所述鉴相值进行计算所述插值或删值， 或者保持指令的滤波处理， 得到插值或删值， 或者保持指令。
步骤 602、 根据所述时钟釆样误差调整釆样时钟；
本步骤中， 根据所述时钟釆样误差改变 ADC 的釆样频率。 然后， 对于 接收到的数据， 先根据改变后的 ADC釆样频率对数字信号进行釆样， 然后 对釆样得到的数字信号数据进行前端的数字信号处理， 再对前端数据信号处 理后的数据转换为频域信号的数据。 将频域信号的数据发送至第一釆样相位 调整模块。
步骤 603、 根据所述信号相位误差补偿值进行第一次相位调整； 本步骤中， 根据所述信号相位误差补偿值， 使用以下表达式进行第一次 相位调整：
χ η) · (cos ― ^ ) +J -sm ― ^ )) l≤ n≤ xf (n) . (cos d + j . sin — ) ^+ 1 ≤ n ≤ N yf{n) - (cos {-^^) +; · sin {-^^)) 1≤ n≤ Ί 7,(71) · [cos ( J +; - sin ( JJ-+ 1≤ n≤ N 其中， n为频域索引， N为 FT点数， u为需要调整的相位差， χ/« 为相位调整之前的频域数据， 为相位调整之后的频域数据， 其中， N为正整数。
然后 ,将进行完第一次相位调整之后的数字信号数据进行偏振态的分离， 并对信号进行均衡处理， 均衡处理后的数据可送到第二釆样相位调整模块进 行第二次相位调整。
步骤 604、 根据所述残余相位误差补偿值进行第二次相位调整； 本步骤中， 根据所述残余相位误差补偿值， 使用以下表达式进行第二次 相位调整：
χ η) · (cos ― ^ ) +J -sm ― ^ )) l≤ n≤ xf (n) . (cos d + j . sin ^+ 1 ≤ n ≤ N
Figure imgf000015_0001
Ί + 1 ≤ 71 ≤ Ν 其中， η为频域索引， Ν为 FT点数， u为需要调整的相位差， χ/« 为相位调整之前的频域数据， 为相位调整之后的频域数据， 其中， N为正整数。
然后可由 BUFFER模块对第二次相位调整之后得到的频域数据转换为 时域数据， 供后续緩存。
步骤 605、緩存接收到的时域数据，并根据所述插值或删值或保持指令， 对接收到的时域数据执行相应的插值或删值， 或保持操作；
本步骤中， 由 BUFFER模块根据时钟误差计算模块计算得到的插值或删 值， 或者保持指令， 执行相应的插值或删值， 或保持操作。
本发明的实施例提供了一种时钟恢复方法和装置， 根据偏振解复用以及 均衡后的数据， 计算时钟釆样误差、 信号相位误差补偿值和残余相位误差补 偿值， 根据所述时钟釆样误差调整釆样时钟， 根据所述信号相位误差补偿值 进行第一次相位调整，再根据所述残余相位误差补偿值进行第二次相位调整， 实现了对时钟的三级误差补偿机制， 解决了发射机和接收机的釆样时钟不同 步的问题。
本领域普通技术人员可以理解上述实施例的全部或部分步骤可以使用计 算机程序流程来实现，所述计算机程序可以存储于一计算机可读存储介质中， 所述计算机程序在相应的硬件平台上（如系统、设备、装置、 器件等）执行， 在执行时， 包括方法实施例的步骤之一或其组合。
可选地， 上述实施例的全部或部分步骤也可以使用集成电路来实现， 这 些步骤可以被分别制作成一个个集成电路模块， 或者将它们中的多个模块或 步骤制作成单个集成电路模块来实现。 这样， 本发明不限制于任何特定的硬 件和软件结合。
上述实施例中的各装置 /功能模块 /功能单元可以釆用通用的计算装置来 实现， 它们可以集中在单个的计算装置上， 也可以分布在多个计算装置所组 成的网络上。 上述实施例中的各装置 /功能模块 /功能单元以软件功能模块的形式实现 并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。 上述提到的计算机可读取存储介质可以是只读存储器， 磁盘或光盘等。
任何熟悉本技术领域的技术人员在本发明揭露的技术范围内， 可轻易想 到变化或替换， 都应涵盖在本发明的保护范围之内。 因此， 本发明的保护范 围应以权利要求所述的保护范围为准。
工业实用性
本发明实施例实现了对时钟的三级误差补偿机制， 解决了发射机和接收 机的釆样时钟不同步的问题。 因此具有很强的工业实用性。

Claims

权利要求书
1、 一种时钟恢复方法， 包括：
根据偏振解复用以及均衡后的数据， 计算时钟釆样误差、 信号相位误差 补偿值和残余相位误差补偿值；
根据所述时钟釆样误差调整釆样时钟；
根据所述信号相位误差补偿值进行第一次相位调整； 以及
根据所述残余相位误差补偿值进行第二次相位调整。
2、根据权利要求 1所述的时钟恢复方法， 其中，根据偏振解复用以及均 衡后的数据， 计算时钟釆样误差、 信号相位误差补偿值和残余相位误差补偿 值的步骤包括：
根据以下表达式计算得到鉴相误差：
e(m) = conj{xf eq-mt ( ))•xf eq-out (i + N / 2) + conj{yf eq-mt ( ))•yf eq-out (i + N / 2) 其中， x/— 和 — 表示偏振解复用以及均衡之后的 x,y两个偏振态的数 据， i为频域索引值， conj表示共轭运算， N为傅里叶变化模块 FT点数， m 为鉴相结果的索引， 为所述鉴相误差， 其中， N为正整数；
根据以下表达式计算每段频域数据对应的鉴相值：
T(m) = angle (ίη)) / π ^ 其中， )为鉴相值， ^表示相角运算； 对所述鉴相值进行计算所述时钟釆样误差的滤波处理， 得到所述时钟釆 样误差；
对所述鉴相值进行计算所述信号相位误差补偿值的滤波处理， 得到所述 信号相位误差补偿值； 以及
对所述鉴相值进行计算所述残余相位误差补偿值的滤波处理， 得到所述 残余相位误差补偿值。
3、根据权利要求 1所述的时钟恢复方法， 其中，根据所述时钟釆样误差 调整釆样时钟的步骤包括： 根据所述时钟釆样误差改变模数转换器 ADC的釆样频率。
4、根据权利要求 1所述的时钟恢复方法， 其中， 所述根据所述信号相位 误差补偿值进行第一次相位调整的步骤包括：
根据所述信号相位误差补偿值， 使用以下表达式进行第一次相位调整： χ η) · (cos ― ^ ) +J -sm ― ^ )) l≤ n≤ xf (n) . (cos d + j . sin — ) ^+ 1 ≤ n ≤ N yf{n) - (cos {-^^) +; · sin {-^^)) 1≤ n≤ Ί 7,(71) · [cos ( J +; - sin ( JJ-+ 1≤ n≤ N 其中， n为频域索引， N为 FT点数， u为需要调整的相位差， χ/(")' (") 为相位调整之前的频域数据， (")'·^(")为相位调整之后的频域数据， 其中， Ν为正整数。
5、根据权利要求 1所述的时钟恢复方法， 其中， 所述根据所述残余相位 误差补偿值进行第二次相位调整的步骤包括：
根据所述残余相位误差补偿值， 使用以下表达式进行第二次相位调整： χ η) · (cos ― ^ ) +J -sm ― ^ )) l≤ n≤ xf (n) . (cos d + j . sin — ) ^+ 1 ≤ n ≤ N yf{n) - (cos {-^^) +; · sin {-^^)) 1≤ n≤ Ί 7,(71) · [cos ( J +; - sin ( JJ-+ 1≤ n≤ N 其中， n为频域索引， N为 FT点数， u为需要调整的相位差， χ/(")' (") 为相位调整之前的频域数据， (")'·^(")为相位调整之后的频域数据， 其中， Ν为正整数。
6、根据权利要求 3所述的时钟恢复方法， 其中，根据所述信号相位误差 补偿值进行第一次相位调整的步骤之前， 还包括：
根据改变后的 ADC釆样频率对数字信号进行釆样；
对釆样得到的数字信号数据进行前端的数字信号处理； 以及 对前端数据信号处理后的数据转换为频域信号的数据。
7、根据权利要求 6所述的时钟恢复方法， 其中，根据所述残余相位误差 补偿值进行第二次相位调整的步骤之前， 还包括：
将进行完第一次相位调整之后的数字信号数据进行偏振态分离， 并对信 号进行均衡处理。
8、根据权利要求 6或 7所述的时钟恢复方法， 其中，根据所述残余相位 误差补偿值进行第二次相位调整的步骤之后， 还包括：
对第二次相位调整之后得到的频域数据转换为时域数据， 供后续緩存。
9、 根据权利要求 8所述的时钟恢复方法， 所述方法还包括：
对所述鉴相值进行计算插值或删值， 或者保持指令的滤波处理， 得到插 值或删值， 或者保持指令。
10、 根据权利要求 9所述的时钟恢复方法， 其中， 所述对第二次相位调 整之后得到的频域数据转换为时域数据， 供后续緩存的步骤之后， 还包括： 緩存接收到的时域数据； 以及
根据所述插值或删值， 或保持指令， 对接收到的时域数据执行相应的插 值或删值， 或保持操作。
11、 一种时钟恢复装置， 包括： 时钟误差计算模块、 模数转换器 ADC 模块、 第一釆样相位调整模块以及第二釆样相位调整模块， 其中，
所述时钟误差计算模块设置成： 根据偏振解复用以及均衡后的数据， 计 算时钟釆样误差、 信号相位误差补偿值和残余相位误差补偿值；
所述 ADC模块设置成： 根据所述时钟釆样误差调整釆样时钟； 所述第一釆样相位调整模块设置成： 根据所述信号相位误差补偿值进行 第一次相位调整； 以及
所述第二釆样相位调整模块设置成： 根据所述残余相位误差补偿值进行 第二次相位调整。
12、根据权利要求 11所述的时钟恢复方法， 其中， 所述时钟误差计算模 块包括：
时钟误差鉴相单元， 其设置成根据以下表达式计算得到鉴相误差： e(m) = conj{xf eq-mt ( ))•xf eq-out (i + N / 2) + conj{yf eq-mt ( ))•yf eq-out (i + N / 2) 其中， ― 和 — 表示偏振解复用以及均衡之后的 x,y两个偏振态的数 据， i为频域索引值， conj表示共轭运算， N为傅里叶变化模块 FT点数， m 为鉴相结果的索引， 为鉴相误差， 其中， N为正整数；
根据以下表达式计算每段频域数据对应的鉴相值：
T(m) = angle (β(ίη)) / π ^ 其中， )为鉴相值， ^表示相角运算； 第一时钟误差计算单元， 其设置成对所述鉴相值进行计算所述时钟釆样 误差的滤波处理， 得到所述时钟釆样误差；
第二时钟误差计算单元， 其设置成对所述鉴相值进行计算所述信号相位 误差补偿值的滤波处理， 得到所述信号相位误差补偿值； 以及
第三时钟误差计算单元， 其设置成对所述鉴相值进行计算所述残余相位 误差补偿值的滤波处理， 得到所述残余相位误差补偿值。
13、根据权利要求 12所述的时钟恢复装置， 其中， 所述时钟误差计算模 块还包括：
第四时钟误差计算单元， 其设置成对所述鉴相值进行计算插值或删值， 或者保持指令的滤波处理， 得到插值或删值， 或者保持指令。
14、 根据权利要求 13所述的时钟恢复装置， 其中， 所述装置还包括： 緩冲器 BUFFER模块， 其设置成緩存接收到的时域数据， 并根据所述插 值或删值， 或保持指令， 对接收到的时域数据执行相应的插值或删值， 或保 持操作。
15、 根据权利要求 11所述的时钟恢复装置， 其中， 所述装置还包括： 偏振解复用以及均衡模块， 其设置成将进行完第一次相位调整之后的数 字信号数据进行偏振态分离， 并对信号进行均衡处理。
PCT/CN2014/078655 2013-10-15 2014-05-28 时钟恢复方法和装置 WO2014180404A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP14795343.4A EP3046300B1 (en) 2013-10-15 2014-05-28 Clock recovery method and device
JP2016547210A JP6194122B2 (ja) 2013-10-15 2014-05-28 クロック回復方法及び装置
US15/029,249 US9948448B2 (en) 2013-10-15 2014-05-28 Clock recovery method and device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310482054.1 2013-10-15
CN201310482054.1A CN104579621B (zh) 2013-10-15 2013-10-15 时钟恢复方法和装置

Publications (1)

Publication Number Publication Date
WO2014180404A1 true WO2014180404A1 (zh) 2014-11-13

Family

ID=51866784

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/078655 WO2014180404A1 (zh) 2013-10-15 2014-05-28 时钟恢复方法和装置

Country Status (5)

Country Link
US (1) US9948448B2 (zh)
EP (1) EP3046300B1 (zh)
JP (1) JP6194122B2 (zh)
CN (1) CN104579621B (zh)
WO (1) WO2014180404A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114554525A (zh) * 2022-02-22 2022-05-27 上海星思半导体有限责任公司 信号处理方法、装置、电子设备、存储介质及程序产品

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104780037B (zh) * 2014-01-10 2019-04-30 深圳市中兴微电子技术有限公司 一种时钟恢复方法、装置及系统
CN108141282B (zh) * 2015-10-26 2019-12-13 华为技术有限公司 一种时钟性能监控系统、方法及装置
CN107592194B (zh) * 2016-07-06 2019-05-24 中兴通讯股份有限公司 用于qpsk系统的时钟均衡方法、装置及系统
CN107819519B (zh) * 2016-09-13 2020-04-14 富士通株式会社 残余直流分量的测量装置
CN108076002B (zh) * 2016-11-10 2020-11-03 富士通株式会社 偏置漂移补偿装置、接收信号恢复装置以及接收机
CN110365610A (zh) * 2018-03-26 2019-10-22 晨星半导体股份有限公司 相位恢复装置及相位恢复方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970068393A (ko) * 1996-03-11 1997-10-13 김광호 이산 다중 톤 시스템 수신단의 샘플링 클럭 복원 장치 및 방법
CN1424853A (zh) * 2001-11-01 2003-06-18 三星电子株式会社 补偿相位误差的数字广播接收机的错误校正装置
CN101378378A (zh) * 2008-05-07 2009-03-04 维布络技术中心（新加坡）私人有限公司 估计及补偿采样时钟偏移的装置与方法
CN102231648A (zh) * 2011-06-24 2011-11-02 电子科技大学 基于单载波和多载波的混合传输系统
CN103220252A (zh) * 2013-04-10 2013-07-24 安徽华东光电技术研究所 编码正交频分复用的无线信号接收处理装置及其处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102422571B (zh) * 2009-05-18 2016-06-15 日本电信电话株式会社 信号生成电路、光信号发送装置、信号接收电路、光信号同步确立方法以及光信号同步系统
CA2765362C (en) * 2009-06-17 2017-09-26 Huawei Technologies Co., Ltd. Method for carrier frequency recovery and optical intradyne coherent receiver
JP5444877B2 (ja) 2009-06-24 2014-03-19 富士通株式会社 デジタルコヒーレント受信器
JP5482273B2 (ja) * 2010-02-12 2014-05-07 富士通株式会社 光受信器
CA2766492C (en) * 2010-02-20 2016-04-12 Huawei Technologies Co., Ltd. Clock phase recovery apparatus
EP2656533B1 (en) * 2011-12-07 2015-09-23 Huawei Technologies Co., Ltd. Method for recovering clock information from a received optical signal
EP2615769B1 (en) * 2011-12-15 2018-04-18 Cisco Technology, Inc. Clock recovery through digital techniques in a coherent receiver
US8737847B2 (en) 2012-03-19 2014-05-27 Futurewei Technologies, Inc. Method and apparatus of using joint timing recovery for a coherent optical system
WO2014032694A1 (en) * 2012-08-28 2014-03-06 Huawei Technologies Co., Ltd. Optical receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970068393A (ko) * 1996-03-11 1997-10-13 김광호 이산 다중 톤 시스템 수신단의 샘플링 클럭 복원 장치 및 방법
CN1424853A (zh) * 2001-11-01 2003-06-18 三星电子株式会社 补偿相位误差的数字广播接收机的错误校正装置
CN101378378A (zh) * 2008-05-07 2009-03-04 维布络技术中心（新加坡）私人有限公司 估计及补偿采样时钟偏移的装置与方法
CN102231648A (zh) * 2011-06-24 2011-11-02 电子科技大学 基于单载波和多载波的混合传输系统
CN103220252A (zh) * 2013-04-10 2013-07-24 安徽华东光电技术研究所 编码正交频分复用的无线信号接收处理装置及其处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3046300A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114554525A (zh) * 2022-02-22 2022-05-27 上海星思半导体有限责任公司 信号处理方法、装置、电子设备、存储介质及程序产品
CN114554525B (zh) * 2022-02-22 2024-02-06 上海星思半导体有限责任公司 信号处理方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
EP3046300A4 (en) 2017-01-18
CN104579621B (zh) 2019-09-13
JP6194122B2 (ja) 2017-09-06
US9948448B2 (en) 2018-04-17
US20160261398A1 (en) 2016-09-08
EP3046300A1 (en) 2016-07-20
JP2016535555A (ja) 2016-11-10
EP3046300B1 (en) 2020-12-09
CN104579621A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
WO2014180404A1 (zh) 时钟恢复方法和装置
CA3019897C (en) Transmission characteristic compensation apparatus, transmission characteristic compensation method, and communication apparatus
WO2015103816A1 (zh) 一种时钟恢复方法、装置、系统及计算机存储介质
US8781333B2 (en) Clock recovery apparatus
US8682180B1 (en) Interpolator for high-rate optical communications
EP2613452B1 (en) Digital filter device, digital filtering method, and control program for digital filter device
JP7248072B2 (ja) ディジタル信号処理装置
JP2012124782A (ja) デジタルコヒーレント光受信器、適応等化型イコライザ及びデジタルコヒーレント光通信方法
WO2013139256A1 (en) Method and apparatus of using joint timing recovery for a coherent optical system
US20150372764A1 (en) Optical receiver having an equalization filter with an integrated signal re-sampler
JP5965356B2 (ja) 信号処理システム、及び信号処理方法
US9917712B2 (en) Frequency domain equalizer for optical communications
JP2015510366A (ja) 波長分散処理の装置及び方法
EP2502366A1 (en) Chromatic dispersion estimator and method for estimating a chromatic dispersion
WO2016206521A1 (zh) 一种自适应均衡器及其实现自适应均衡处理的方法
CN105262707B (zh) 高速光传输系统自适应均衡的方法及装置
US20110317754A1 (en) Equalizer employing adaptive algorithm for high speed data transmissions and equalization method thereof
WO2016101541A1 (zh) 时钟恢复均衡装置与方法、计算机存储介质
JP2015091068A (ja) 光受信器および光受信方法
US9112607B1 (en) Low power low complexity chromatic dispersion compensation
CN107534484B (zh) 光接收装置及光接收方法
Paskov et al. A fully-blind fractionally-oversampled frequency domain adaptive equalizer
WO2016119611A1 (zh) 一种数据处理的方法和装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14795343

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016547210

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2014795343

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15029249

Country of ref document: US

Ref document number: 2014795343

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE