WO2014178591A1 - 키입력장치 및 이를 포함하는 키보드 - Google Patents

키입력장치 및 이를 포함하는 키보드 Download PDF

Info

Publication number
WO2014178591A1
WO2014178591A1 PCT/KR2014/003743 KR2014003743W WO2014178591A1 WO 2014178591 A1 WO2014178591 A1 WO 2014178591A1 KR 2014003743 W KR2014003743 W KR 2014003743W WO 2014178591 A1 WO2014178591 A1 WO 2014178591A1
Authority
WO
WIPO (PCT)
Prior art keywords
column
voltage
scan
key
switch
Prior art date
Application number
PCT/KR2014/003743
Other languages
English (en)
French (fr)
Inventor
한상현
Original Assignee
주식회사 리딩유아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 리딩유아이 filed Critical 주식회사 리딩유아이
Publication of WO2014178591A1 publication Critical patent/WO2014178591A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/0202—Constructional details or processes of manufacture of the input device

Definitions

  • the present invention relates to a key input device and a keyboard including the same, and more particularly, to a key input device for detecting a switching operation in a switching matrix provided with a plurality of switches such as a keyboard and a keyboard including the same.
  • the keyboard is one of the main means for receiving input from the outside.
  • data entry to the central processing system is done by a keypunch on the keyboard.
  • the keyboard is typically equipped with a keyboard interface including a control organization for controlling input information from keys.
  • the keyboard interface includes a scan out line output from micom and a scan in input to the micom. Scan in line is connected to the system interface.
  • the system interface transmits a status signal to the keyboard interface through the scan out line, and the scan in line and the scan out line are connected to determine the key input according to the key input.
  • the keyboard is called a ghost key or a phantom key.
  • the ghost key phenomenon when three key buttons are pressed at the same time, four keys are pressed. A phenomenon that recognizes a button as if it was pressed.
  • Such a ghost key phenomenon can be recognized by a person who is typing very quickly, even if one key is pressed one by one, so that the user inputs a key that is not pressed by the user.
  • buttons For example, if 'W' moves upward, 'E' moves left, 'P' moves upward and left, and you want to fire, three key buttons must be pressed at the same time.
  • FIG. 1 is a block diagram illustrating a general key input device for removing a ghost key.
  • each switching device S1 ... in the key matrix 3 is connected to one of the row scan lines X10 to X16 (or X line), and the other end is the column scan lines Y30 to. Y36) (or Y line).
  • One end of each of the row scan lines X10 to X16 is connected to the row decoder 2.
  • each of the column scan lines Y30 to Y36 is connected to the column decoder 1, and the other end is connected to the selector 7 (or a data selector having an analog switching system) of the detection circuit 4.
  • the column decoder 1 serves to open one line selected from the column scan lines Y30 to Y36, and applies a predetermined constant voltage to the remaining lines.
  • the constant voltage may be set to 3V.
  • An overcurrent preventing resistor r4 a reverse current preventing diode Di, and a constant voltage providing zener diode ZDi are provided between the thermal decoder 1 and each of the column scan lines Y30 to Y36.
  • a large amount of expensive diodes must be used as shown in FIG. It can be seen that the diode connected to the thermal decoder 1 should use as much as the number of switches.
  • each of the column scan lines Y30 to Y36 is connected to the selector 7.
  • the selector 7 sequentially selects one of the column scan lines Y30 to Y36 and connects it to the voltage comparator 8 which is a voltage detection circuit for the switching operation.
  • the column decoder 1 and the selector 7 perform a scanning operation on the column scan lines Y30 to Y36 in synchronization with the clock pulse. Therefore, a line selected from the column scan lines Y30 to Y36 by the column decoder 1, for example, the column scan line Y30, is simultaneously selected by the selector 7 and connected to the voltage comparator 8.
  • the input terminal N1 of the voltage comparator 8 receives an appropriate voltage from the power supply Vcc (for example, 5V) through the impedance R.
  • the voltages of the row scan line selected by the selector 7 are also applied to the terminal N1.
  • the resistor r3 and the zener diode ZDi for limiting the detection reference voltage are connected to the other input terminal N2.
  • the detection reference voltage is set to 2.6V.
  • each of the row scan lines X10 to X16 is connected to the row decoder 2.
  • the row decoder 2 performs a scanning operation in synchronization with the scanning operations of the selector 7 and the column decoder 1 as described above, and sets the voltage of the line selected from the row scan lines X10 to X16 to OV. While keeping the rest of the lines open.
  • the voltage of the row scan line X10 is set to OV and the remaining row scan lines X11 to X16 are opened.
  • the voltage of the input terminal N2 does not drop completely to OV. This is because the resistance component r of the resistor 6 and the internal resistance component of the column scan line Y30 exist in the switching device S. However, if the resistance component r of the resistor 6 is set to a value smaller than that of the impedance R, for example, one tenth of R, the input voltage to the input terminal N1 may be regarded as OV. Can be.
  • the detection voltage of the row scan line to which the switching device is connected is represented as OV, so the fact can be detected. This is because the detection voltage OV is lower than the detection reference voltage of 2.6V.
  • the input voltage to the input terminal N1 of the voltage comparator 8 appears to be at least 3V or more.
  • the switching devices S2 to S4 can prevent an error as if the leakage passing signal voltage is generated by wrongly pressing the switching device S1 as if the switching device S1 was wrongly pressed.
  • the leakage passing signal voltage is generated through the row scan line to which the other switching devices are connected, thereby increasing the detection voltage.
  • This voltage is much smaller than the 2.6V reference voltage to be determined.
  • the switching devices S1 and the switching devices S3 to S11 that is, a total of 10 switches are closed in duplicate and are represented by Equation 2 as follows.
  • the leakage pass signal voltage V10 is detected as about 2.05V.
  • This voltage is much smaller than the detection reference voltage (2.6V) to be discriminated. Therefore, the operation of pressing the switch S1 can be detected accurately.
  • the conventional method for removing the ghost key phenomenon has to be configured separately from the thermal decoder and the selector in the arrangement of the switch matrix, thereby increasing the area of the system and increasing the production cost of the product.
  • there is a problem in commercialization because there is no definition of a power saving mode.
  • Patent Registration No. 10-0971580 uses a simple switch to control the key matrix to eliminate the ghost key phenomenon, operate in a power saving mode, and reduce the manufacturing cost. was proposed.
  • the keyboard employing such a key input device includes a membrane key matrix printed with carbon
  • the printing tolerance of carbon is increased to increase the resistance deviation. If the resistance deviation is increased, there is a problem in reducing the resistance sensing efficiency. For example, when the keyboard is pressed due to weak keystrokes, a problem occurs in that the touch position of the key button is not normally detected.
  • the technical problem of the present invention is to solve such a conventional problem, and an object of the present invention is to propose a configuration that is easy to mass-produce a key input device to simplify the configuration to facilitate one-chip in one semiconductor and power saving It is possible to provide a key input device capable of smoothly detecting the position of a key button even when a resistance deviation occurs.
  • Another object of the present invention is to provide a keyboard including the above key input device.
  • a key input device is connected to a key matrix including a plurality of switches connected to column scan lines and row scan lines.
  • the key input device includes a column scan control device and a row scan control device.
  • the column scan control apparatus includes a plurality of column switch units corresponding to the column scan lines one-to-one, and according to the column scan signal and the enable signal of the CPU, (i) a first input voltage for each column in the normal scan mode. And (ii) thermal scanning is performed for each of the modes according to a switching operation of the thermal switch unit receiving one of the second input voltage and the holding voltage in the power saving mode.
  • the row scan control device performs a row scan according to the row scan signal of the CPU in synchronization with the column scan signal of the column scan control device in the normal scan mode, and operates in the power saving mode according to the enable signal.
  • the column scan control device includes a first variable resistor disposed between a reference voltage and each of the column switch units and varying the first input voltage to provide the column switch units to each of the column switch units.
  • the thermal scan control device may include a thermal control unit, a plurality of switch units, a power supply unit and a voltage comparator.
  • the thermal controller outputs a column scan signal and an enable signal under the control of the CPU.
  • the switch units are connected to the column scan line in a one-to-one correspondence to perform thermal scanning by switching each of the selected column scan line and the remaining unselected column scan line according to the input voltage by the column scan signal of the column controller.
  • the power supply unit is selectively enabled and disabled according to the enable signal of the thermal controller to selectively change the first input voltage, the second input voltage, and the holding voltage according to the normal scan mode and the power saving mode. Output to the switch unit.
  • the voltage comparator is enabled according to the enable signal of the thermal controller and is operated in the normal scan mode.
  • the voltage comparator is disabled according to the enable signal of the thermal controller and is operated in the power saving mode.
  • the variable voltage generated based on the resistance value is compared with the first input voltage, and the result is output to the CPU.
  • a keyboard includes a key matrix including a plurality of switches connected to column scan lines and row scan lines, and a key input device connected to the key matrix.
  • the key input device includes a column scan control device and a row scan control device.
  • the column scan control apparatus includes a plurality of column switch units corresponding to the column scan lines one-to-one, and according to the column scan signal and the enable signal of the CPU, (i) a first input voltage for each column in the normal scan mode. And (ii) thermal scanning is performed for each of the modes according to a switching operation of the thermal switch unit receiving one of the second input voltage and the holding voltage in the power saving mode.
  • the row scan control device performs a row scan according to the row scan signal of the CPU in synchronization with the column scan signal of the column scan control device in the normal scan mode, and operates in the power saving mode according to the enable signal.
  • the column scan control device includes a first variable resistor disposed between a reference voltage and each of the column switch units and varying the first input voltage to provide the column switch units to each of the column switch units.
  • the key matrix may be a membrane switch sheet.
  • the key matrix may be a force sensing resister (FSR) sheet.
  • FSR force sensing resister
  • the keyboard may further include an external switch, one end of which is connected to the output terminal of the thermal switch, one end of which is connected to the other end of the external resistor, and the other end of which is grounded.
  • the resistance detection efficiency is increased even if the resistance deviation increases due to the increase in the printing tolerance in the membrane key matrix printed with carbon by providing the thermal switch parts with the first input voltage Vup. Can be reduced. Accordingly, the key input device according to the present invention can also be used for a key matrix having a small resistance or a key matrix having a large resistance.
  • FIG. 1 is a block diagram illustrating a general key input device for removing a ghost key.
  • FIG. 2 is a block diagram illustrating a key input device according to an embodiment of the present invention.
  • FIG. 3 is a block diagram illustrating an example of the thermal scan control device shown in FIG. 2.
  • FIG. 4 is a block diagram for explaining an example of the row scan control device shown in FIG.
  • FIG. 5A is a circuit diagram for briefly explaining a column scan control device and a row scan control device connected to the key matrix shown in FIG. 2.
  • FIG. 5B is a waveform diagram illustrating scan signals applied to the key matrix shown in FIG. 5A.
  • 5C is an enlarged waveform diagram of area A illustrated in FIG. 5B.
  • 6A is a circuit diagram for describing a touch panel when three switches are pressed at the same time.
  • 6B is an equivalent circuit diagram for describing a touch panel when three switches are pressed at the same time.
  • FIG. 7A is a circuit diagram for describing a touch panel when six switches are pressed at the same time.
  • FIG. 7B is an equivalent circuit diagram for describing a touch panel when six switches are pressed at the same time.
  • FIG. 8 is a circuit diagram for describing a power saving mode during the operation of FIG. 3.
  • FIG. 9 is a block diagram illustrating an example of the power supply unit shown in FIG. 3.
  • FIG. 10 is a block diagram illustrating another example of the power supply unit illustrated in FIG. 3.
  • FIG. 11 is a block diagram for explaining another example of the thermal scan control device shown in FIG. 2.
  • FIG. 12 is a block diagram illustrating the analog-digital converter shown in FIG. 11.
  • FIG. 13A is an exploded perspective view illustrating a keyboard according to an embodiment of the present invention.
  • FIG. 13B is an exploded perspective view for explaining the membrane switch sheet shown in FIG. 13A.
  • 14A is an exploded perspective view illustrating a keyboard according to another embodiment of the present invention.
  • FIG. 14B is an exploded perspective view for explaining the membrane switch sheet shown in FIG. 14A.
  • first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
  • the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.
  • Singular expressions include plural expressions unless the context clearly indicates otherwise.
  • FIG. 2 is a block diagram illustrating a key input device according to an embodiment of the present invention.
  • a key input device includes key matrixes 12 and 7 columns (Y30 to Y36) that take seven columns (Y30 to Y36) and seven rows (X10 to X16) as an example. It is connected to the column scan control device 11 and 7 rows (X10 ⁇ X16) for controlling the column scan of the kiss canning includes a row scan control device 13 for controlling the row scan of the kiss canning.
  • the column scan control device 11 and the row scan control device 13 may be implemented in an integrated circuit (IC) type.
  • the key input device may further include a CPU 10 for applying a control signal for controlling the column scan control device 11 and the row scan control device 13.
  • the CPU 10 may generally use a microcontroller unit.
  • the key matrix 12 is manufactured with a plurality of switching devices S1, S2, S3, S4... Which include a switching element 121 and a switching resistor 122 connected in series. In this embodiment, 49 switching devices can be manufactured since they are 7 rows and 7 columns.
  • the key matrix 12 may be a key matrix including a membrane sensor or a key matrix including a force sensing resister (FSR) sensor.
  • FSR force sensing resister
  • each of the switching devices S1, S2, S3 ... is connected to one column scan line of the plurality of row scan lines X10 to X16, and the other end thereof is a plurality of column scan lines Y30 to Y36) is connected to one row scanning line.
  • One end of the row scan lines X10 to X16 is connected to the row scan control device 13, and one end of the column scan lines Y30 to Y36 is connected to the column scan control device 11.
  • the column scan control device 11 serves to open one column scan line selected from the column scan lines Y30 to Y36 and apply a predetermined constant voltage to the remaining column scan lines.
  • the constant voltage may be, for example, 3V.
  • the column scan control device 11 sequentially selects one of the column scan lines to configure a voltage comparator (reference numeral 16 in FIG. 3) which is a voltage detection circuit for switching operation.
  • the column scan control apparatus 11 performs a scanning operation on the column scan lines Y30 to Y36 under the control of the CPU 10, and one end of each of the row scan lines X10 to X16 is the dishcloth. It is connected to the scanning control device 13 and performs a scanning operation in synchronization with the scanning operation of the column scan control device (11). In addition, the row scan control device 13 sets the voltage of the selected row scan line among the row scan lines X10 to X16 to OV, and controls the remaining row scan lines to be left open.
  • FIG. 3 is a block diagram for explaining an example of the column scan control device 11 shown in FIG.
  • the thermal scan control device 11 includes a thermal control unit 14, a power supply unit 15, a pull-up resistor Rh, a first variable resistor R0, a plurality of thermal switch units, A buffer B, a fixed resistor R2, a second variable resistor R1, and a voltage comparator 16 are included.
  • the column controller 14 outputs a column scan signal and an enable signal EN under the control of the CPU 10.
  • the power supply unit 15 and the voltage comparator 16 are enabled or disabled according to the enable signal EN of the column controller 14.
  • the pull-up resistor Rh is disposed between the reference voltage VCC and each of the column switch units to provide a holding voltage Vh to each of the column switch units.
  • the first variable resistor R0 is disposed between the reference voltage VCC and each of the column switch units, and is varied by a third adjustment value adj2 provided by the column control unit 14 so as to vary the first input voltage. Vup is provided to each of the thermal switch parts.
  • the thermal switch parts include first thermal switch parts 17a to seventh thermal switch parts 17g, and one column scan line selected by the column scan signal of the thermal control part 14 and the remaining six unselected lines. Each of the column scan lines is switched to perform a column scan operation.
  • FIG. 3 only the first thermal switch unit 17a and the seventh thermal switch unit 17g are illustrated, and the remaining second to sixth column switch units are omitted.
  • the buffer B temporarily stores the first input voltage Vup for a predetermined time and then provides an interrupt signal INT to the CPU 10. Accordingly, the CPU 10 receives the interrupt signal INT from the buffer B, exits the power saving mode, operates in the normal scan mode in the normal key input detection state, and performs thermal scanning to confirm key input. And row scanning are performed to determine the position of the key pressed by the user to recognize the pressed key value.
  • One end of the fixed resistor R2 is commonly connected to an input terminal of each of the column switch units to which the second input voltage VA is applied, and the other end of the fixed resistor R2 is connected to one end of the second variable resistor R1 and the voltage comparator 16. Common connection to the negative terminal.
  • One end of the second variable resistor R1 is commonly connected to the other end of the fixed resistor R2 and the negative terminal of the voltage comparator 16.
  • the fixed resistor R2 and the second variable resistor R1 divide the variable voltage Vref generated by voltage division of the second input voltage VA input to each of the column switch parts 17a to 17g.
  • a negative terminal of the comparator 16 is provided.
  • the voltage comparator 16 is connected to each of the column switch parts 17a to 17g and is enabled by an enable signal EN.
  • the voltage comparator 16 compares the first input voltage Vup and the variable voltage Vref applied to each of the column switch units, and outputs the result to the CPU 10.
  • the voltage comparator 16 has hysteresis characteristics to reduce noise margin. That is, the malfunction caused by the noise of the input signal is reduced.
  • Such hysteresis comparators may include Schmitt triggers.
  • the first to seventh external resistors Rx0 to Rx6 and the first to seventh external switches SW0 to SW6 may be disposed in the column scan control device 11 provided in an IC form. Meanwhile, the first to seventh external resistors Rx0 to Rx6 and the first to seventh external switches SW0 to SW6 may be disposed outside the column scan control device 11 provided in an IC form. have.
  • each of the first to seventh external resistors Rx0 to Rx6 is commonly connected to an output terminal and column scan lines Y30 to Y36 of the first to seventh column switches 17a to 17g, and the other end thereof. Is connected to the first to seventh external switches SW0 to SW6.
  • Each of the first to seventh external switches SW0 to SW6 is turned on or off in response to the switch signals SS0 to SS6 provided from the column controller 14. For example, when the first external switch SW0 is turned off by the first switch signal SS0, the first external switch SW0 is floated, and the first external switch (SS0) is turned on by the first switch signal SS0. When SW0) is turned on, the other end of the first external resistor Rx0 is connected to ground.
  • the first to seventh external resistors Rx0 to Rx6 are connected to an application circuit disposed outside the IC, so that when the FSR sensor or the membrane sensor has a large on resistance value that the IC cannot accept, the first to seventh external resistors Rx0 to Rx6 are connected.
  • By adjusting the resistance value of the seventh external resistor (Rx0 ⁇ Rx6) serves to adjust the range of the first input voltage (Vup) by pressing a key applied to the input terminal of the voltage comparator (16).
  • a large on resistance value that the IC cannot accept may be generated by key press.
  • the power saving mode by turning off the first to seventh external switches SW0 to SW6, the reference voltage VCC, the first variable resistor R0, and the first to seventh external resistors ( Rx0 to Rx6, the first to seventh external switches SW0 to SW6, and the current flowing to the ground GND are blocked, or the reference voltage VCC, the pullup resistor Rh, and the first to seventh.
  • the current flowing to the seventh external resistors Rx0 to Rx6, the first to seventh external switches SW0 to SW6, and the ground GND is blocked. This can prevent the IC from consuming unnecessary current.
  • the key input device can be used for a key matrix having a small resistance or a key matrix having a large resistance.
  • FIG. 4 is a block diagram for explaining an example of the row scan control device 13 shown in FIG.
  • the row scan control device 13 performs a row control unit 18 and a row controlling the key matrix 12 to perform a row scan operation according to a row scan signal under the control of the CPU 10. And seven switches (19 ....) connected to the seventh row to perform the row scan by the row scan signals SC0 to SC6 from the control unit 18.
  • the switch 19 may include an NMOS transistor. The NMOS transistor is turned on when a high voltage is applied through a gate and is turned off when a low voltage is applied.
  • the row controller 18 sequentially outputs the row scan signals SC0 to SC6 to the switches 19 under the control of the CPU 10. At this time, according to the row scan signal, the on-resistance value of the switch 19 of the selected row among the seven rows of switches 19... Is set to 0 ohm and the switches of the remaining rows are opened to open the column scan. Perform a row scan operation in synchronization with the operation.
  • the row control unit 18 performs a function of sequentially connecting the row scan lines to 0 V under the control of the CPU 10 in the normal scan mode, and connecting all the row scan lines to 0 V in the power saving mode. Perform the function.
  • FIG. 5A is a circuit diagram for briefly explaining the column scan control device 11 and the row scan control device 13 connected to the key matrix 12 shown in FIG. 2.
  • FIG. 5B is a waveform diagram illustrating scan signals applied to the key matrix 12 illustrated in FIG. 5A.
  • 5C is an enlarged waveform diagram of area A illustrated in FIG. 5B.
  • reference numeral Rh denotes a pullup resistor
  • R0 denotes a first variable resistor
  • 16 denotes a voltage comparator.
  • the power supply voltage VCC is 5.0 V
  • the second input voltage VA output from the power supply unit 15 (shown in FIG. 3) is 3.0 V
  • the first variable resistor R0 has a resistance of up to 100 KOhm. Assume that it has a value.
  • the first variable resistor R0 may have a maximum of 200 KOhm.
  • on-voltage voltages Scan Out0 to Scan Outn are sequentially applied to the gates of the NMOS transistors provided in the row scan control device 13. Is applied. Accordingly, the NMOS transistors are turned on sequentially.
  • a first input voltage Vup is sequentially applied to column scan lines, and a second input voltage VA is applied to column scan lines to which the first input voltage Vup is not applied. Is applied.
  • the first input voltage Vup applied to the column scan line is applied to the positive terminal of the voltage comparator 16, and the variable voltage Vref is applied to the negative terminal of the voltage comparator 16.
  • the voltage comparator 16 outputs a high level or low level signal by comparing the first input voltage Vup with the variable voltage Vref to determine whether a key input has occurred.
  • the voltage comparator 16 For example, if the first input voltage Vup is higher than the variable voltage Vref, the voltage comparator 16 outputs a high level signal. Meanwhile, if the first input voltage Vup is lower than or equal to the variable voltage Vref, the voltage comparator 16 may output a low level signal.
  • the first input voltage Vup is lower than the variable voltage Vref. If the key input is not generated, the first input voltage Vup is equivalent to the variable voltage Vref.
  • the power saving mode is entered.
  • a holding voltage Vh is applied to all of the column scan lines so that the column scan lines maintain a voltage of about 5V.
  • All the NMOS transistors of the row scan control device 13 are turned on to keep the row scan lines at 0V.
  • the row scan line and the column scan line corresponding to the switching element corresponding to the key input maintain 0V. Since a specific column scan line maintains 0V, the holding voltage Vh of the column scan line has a value near 0V, that is, a low level.
  • the low level holding voltage Vh is applied to the buffer B shown in FIG. 3, and the buffer B outputs an interrupt signal INT to the CPU 10 (shown in FIG. (11) and the row scan control device 13 wake up.
  • the thermal control unit 14 applies an enable signal EN to the first to seventh thermal switch units 17a to 17g in response to the thermal scan signal of the CPU 10.
  • the seventh thermal switch parts 17a to 17g are enabled.
  • the column control unit 14 sequentially applies each of the first to sixth selection signals SL0 to SL6 to the first to seventh column switch units 17a to 17g, thereby providing the first to seventh columns.
  • One of the switch sections 17a to 17g is selected.
  • Each of the first to seventh column switch parts 17a to 17g switches to apply a first input voltage Vup to the selected column scan line in response to the first to sixth selection signals SL0 to SL6.
  • the second input voltage VA is switched to the unselected column scan line.
  • each of the first to seventh thermal switch parts 17a to 17g may include three voltages, that is, a holding voltage Vh, a first input voltage Vup, and a second input voltage VA. And a first input voltage Vup in the normal scan mode in which the first to sixth selection signals SL0 to SL6 and the enable signal EN are applied from the column controller 14. Alternatively, the switching operation may be performed to selectively receive the second input voltage VA and to receive the holding voltage Vh in the power saving mode.
  • the power supply unit 15 may vary and output the second input voltage VA in response to the first adjustment value adj0 of the thermal control unit 14.
  • the voltage comparator 16 compares the variable voltage Vref with the first input voltage Vup to determine whether a key input by the switch S1 has occurred. For example, when a key input by the switch S1 is generated, the first input voltage Vup input to the voltage comparator 16 is lower than the variable voltage Vref. On the other hand, if a key input by the switch S1 is not generated, the first input voltage Vup input to the voltage comparator 16 is equivalent to the power supply voltage VCC.
  • the ratio of each resistance value is determined such that the first input voltage Vup is generated at a voltage lower than the variable voltage Vref.
  • the resistance value of the first variable resistor R0 of FIG. 3 and the resistance value of the switching resistor 122 of FIG. In order to determine the variable voltage Vref, the resistance value of the fixed resistor R2 having the fixed value of FIG. 3 and the resistance value of the second variable resistor R1 are adjusted.
  • the voltage comparator 8 of FIG. 1 of the existing system an expensive high power diode and current limiting resistors of the diodes must be used to generate a voltage.
  • the fixed resistor R2 having the fixed value and the second variable resistor R1 having the variable value are simply implemented to generate the variable voltage Vref of the voltage comparator 16. .
  • variable voltage Vref of the voltage comparator 16 is 2.5V using the ratio of the fixed resistor R2 and the second variable resistor R1 to the second input voltage VA of the power supply unit 15.
  • the first input voltage Vup1 is less than 2.5V, so it can be recognized that the corresponding key S1 is pressed.
  • the voltage of the first input voltage Vup1 is close to the power supply voltage VCC and thus becomes higher than the variable voltage Vref, so that the key button is not pressed.
  • the power supply voltage VCC becomes the highest voltage
  • the second input voltage VA of the power supply unit 15 becomes the intermediate voltage
  • the variable voltage Vref becomes the lowest voltage among the three voltages.
  • the first input voltage Vup always has a relationship as shown in Equation 5 below.
  • the first input voltage Vup always has a relationship as shown in Equation 6 below.
  • Vref Vup
  • Equations 4 to 6 may be maintained so that the unpressed key buttons are not recognized as keys pressed by the ghost key phenomenon. It is necessary to maintain the system, and even if 10 key buttons are pressed in a combination that can generate a ghost key phenomenon at the same time, an unpressed key can be accurately determined.
  • 6A is a circuit diagram for describing a touch panel when three switches are pressed at the same time.
  • 6B is an equivalent circuit diagram for describing a touch panel when three switches are pressed at the same time. In particular, a description will be given of sensing that the first switch is not pressed when three points are pressed and the first switch is not pressed.
  • the detection voltage VO is calculated by Equation 7 below.
  • the detection voltage VO is calculated by Equation 8 below.
  • variable voltage Vref is 2.5V, it is well recognized that the first switch S1 is not pressed in both cases.
  • the detection voltage VO is higher than that of the case where the second input voltage VA is not applied, so the noise margin is excellent.
  • variable voltage Vref of the voltage comparator 16 When the variable voltage Vref of the voltage comparator 16 is set to 2.5V, it may be determined that the first switch S1 is not pressed. However, when the second input voltage VA is applied, the detection voltage VO detected is higher than that of the second input voltage VA in any case. Therefore, when the variable voltage Vref of the voltage comparator 16 is set lower than the second input voltage VA, it is possible to sense whether the stable key is pressed or not.
  • the second input voltage VA can be supplied, resulting in more stable operation.
  • the processing error and the amount of change due to the environment are cases in which aging is performed to increase or decrease the resistance value.
  • FIG. 7A is a circuit diagram for describing a touch panel when six switches are pressed at the same time.
  • FIG. 7B is an equivalent circuit diagram for describing a touch panel when six switches are pressed at the same time. In particular, it will be described to sense that the first switch is not pressed when six points are pressed and the first switch is not pressed.
  • the second switch S2, the third switch S3, the fourth switch S4, the fifth switch S5, the sixth switch S6, and the seventh switch S7 When pressed simultaneously, two current paths are established. That is, one current path is the first current path via the third switch S3, the fourth switch S4, and the second switch S2, and the other current path is the fifth switch ( S5) and a second current path via the sixth switch S6 and the second switch S2.
  • R is 10 KOhm and r is set to 7 KOhm.
  • the parallel resistor A corresponding to the first current path is defined by Equation 9 below.
  • the detection voltage VO is calculated by Equation 10 below.
  • the detection voltage VO is calculated by Equation 12 below.
  • variable voltage Vref of the voltage comparator 16 is 2.5V, it is well recognized that the first switch S1 is not pressed in both cases.
  • the detection voltage is higher than that of the case where the second input voltage VA is not, so the noise margin is excellent.
  • variable voltage Vref of the voltage comparator 16 When the variable voltage Vref of the voltage comparator 16 is set to 2.5V, it can be determined that the first switch S1 is not pressed. However, when the second input voltage VA is applied, the detection voltage VO detected is higher than that of the second input voltage VA in any case. Therefore, when the variable voltage Vref of the voltage comparator 16 is set lower than the second input voltage VA, it is possible to sense whether the stable key is pressed or not.
  • the second input voltage VA can be supplied, resulting in more stable operation.
  • the processing error and the amount of change due to the environment are cases in which aging is performed to increase or decrease the resistance value.
  • FIG. 8 is a circuit diagram for describing a power saving mode during the operation of FIG. 3.
  • the power saving mode occurs when there is no key input of the key matrix 12 of the user for a predetermined time or when the user enters the suspend mode in the case of a USB keyboard.
  • the enable signal EN output from the thermal control unit 14 is disabled to disable the power supply unit 15 and the voltage comparator 16 to change into a sleep state. .
  • the first to seventh column switch parts 17a to 17g have the same pull-up resistor Rh as the power supply voltage VCC and a high resistance value for all the column scan lines Y30 to Y36 (shown in FIG. 2).
  • the switches 19 ... of the row scan control device 13 are turned on to keep the row scan lines X10 to X16 (shown in FIG. 2) at 0V. This enters the power saving mode, and the CPU 10 enables interrupts and stops clock generation.
  • the switching element rs0 (the physical switching element 121 in the key matrix 12 of FIG. 2) is opened.
  • all the column scan lines Y30 to Y36 are pulled up by the pull-up resistor Rh, and all the row scan lines X10 to X16 are N-channel open drains N- by the NMOS transistor 19.
  • Channel Open Drain is enabled and has a voltage near 0V.
  • the interrupt signal INT has a value near the power supply voltage VCC in the same manner as the voltage of the column scan line, and the holding voltage Vh has a high level.
  • the switching element rs0 or 121 in FIG. 2 is connected to the pull-up resistor Rh, the switching resistor rm in 122 and the row scan line.
  • the on resistances rs1 of the NMOS transistor 19 connected to are formed in series between the power supply voltage VCC and the 0V voltage.
  • the resistance value of the pull-up resistor Rh is sufficiently larger than the switching resistor rm in the key matrix 12, and the resistance values of the on-resistances rs1 and rs1 of the switches are the pull-up resistor Rh or the switching resistor.
  • the holding voltage Vh has a value near 0V, that is, a low level.
  • the interrupt signal INT outputs an interrupt signal INT to the CPU 10 to wake up the CPU 10. Inform.
  • the CPU 10 controls the column scan control device 11 and the row scan control device 13 to generate a clock again and perform the column scan control operation and the row scan control operation.
  • the holding voltage Vh of FIG. 3 is changed from the high level to the low level by the user's key input in the power saving mode, so that the buffer B (shown in FIG. 3) is interrupted to the CPU 10 (INT). ) Accordingly, the CPU 10 receives the interrupt signal INT from the buffer B, exits the power saving mode, operates in the normal scan mode in the normal key input detection state, and thermal scanning operation for confirming the key input. And the row scan operation is performed to recognize the position of the key pressed by the user.
  • the power supply unit 15 shown in FIG. 3 may be configured by a constant voltage regulator method or may be configured by a current amplifier method by resistance distribution.
  • FIG. 9 is a block diagram illustrating an example of the power supply unit shown in FIG. 3. In particular, a power supply constructed by a constant voltage regulator scheme is shown.
  • the power supply unit 15 of the constant voltage regulator type includes a reference voltage generation circuit 20, an amplifier 21, a PMOS transistor Tr, a series resistor Rr, and a variable resistor Rv.
  • the amplifier 21 receives the variable voltage Vref of the second input voltage VA to be output from the reference voltage generation circuit 20 and connects the series resistor Rr connected between the PMOS transistor and the ground for voltage output. ) And the current flowing across the PMOS transistor by controlling the gate-source voltage Vgs of the appropriate PMOS transistor using the comparison between the distribution voltage of the variable resistor Rv and the variable voltage Vref. Generate the input voltage VA.
  • FIG. 10 is a block diagram illustrating another example of the power supply unit illustrated in FIG. 3. In particular, a power supply constructed by a current amplifier scheme by resistance distribution is shown.
  • the current amplifier 15 of the current amplifier type includes a series resistor Rr connected at one end thereof to a power supply voltage VCC, a variable resistor Rv connected at one end thereof to the other end of the series resistor Rr, and a variable resistor.
  • a PMOS transistor Tr and an amplifier 22 connected to the other end of the Rv are included.
  • the second input voltage VA is variable through the negative feedback of the amplifier 22 having an amplification factor from the variable voltage Vref distributed by the series resistor Rr and the variable resistor Rv from the power supply voltage VCC. Same as voltage Vref but amplifies only the current supply capability to generate and output a second input voltage VA.
  • the power supply unit 15 shown in FIG. 9 or FIG. 10 can receive the input of the enable signal (EN) for the operation of the power saving mode so that the operation can be disabled, thereby reducing the current consumption during the disable. have.
  • the power supply unit 15 illustrated in FIGS. 9 and 10 may vary the value of the output voltage generated by the first adjustment value adj0 input from the CPU 10.
  • FIG. 11 is a block diagram for explaining another example of the column scan control device 11 shown in FIG.
  • the column scan controller 11 includes a column controller 14, a power supply unit 15, a pull-up resistor Rh, a first variable resistor R0, a plurality of column switch units, and a buffer. (B), fixed resistor R2, second variable resistor R1, and analog-to-digital converter 116.
  • the heat scan control device 11 shown in FIG. 11 is substantially the same as the heat scan control device 11 shown in FIG. 3 except for the analog-to-digital converter 116, and the same reference numerals are used for the same components. The detailed description is omitted.
  • the analog-digital converter 116 is connected to each of the column switch parts 17a to 17g and is enabled by an enable signal EN.
  • the analog-digital converter 116 compares the first input voltage Vup and the variable voltage Vref applied to each of the column switch units, and outputs the result to the CPU 10.
  • FIG. 12 is a block diagram illustrating the analog-digital converter shown in FIG. 11. In particular, a fully-differential analog-to-digital converter is shown.
  • the analog-to-digital converter 116 converts a voltage output from a first digital-to-analog converter (DAC) 116a, a second digital-to-analog converter 116b, and the converters 116a and 116b. Comparing comparator 116c and Successive Approximation Register (SAR) 116d.
  • DAC digital-to-analog converter
  • SAR Successive Approximation Register
  • the first digital-to-analog converter 116a and the second digital-to-analog converter 116b convert and output a digital signal into an analog voltage.
  • the comparator 116c compares the magnitude of the output voltage value of the first digital-to-analog converter 116a and the output voltage value of the second digital-to-analog converter 116b and determines which voltage value is greater as a result of the comparison. A digital value is output to the successive approximation register 116d.
  • FIG. 13A is an exploded perspective view illustrating a keyboard according to an embodiment of the present invention.
  • FIG. 13B is an exploded perspective view for explaining the membrane switch sheet shown in FIG. 13A.
  • a keyboard is shown in which the key matrix consists of a membrane switchsheet.
  • the membrane switch keyboard according to the embodiment of the present invention includes a lower case 100, an upper case 200, a rubber dome sheet 300, a membrane switch sheet 400, and a micro control unit (Micro). Control Unit 500).
  • the lower case 100 provides a base 110 in which the above components are stacked.
  • the lower case 100 is a rectangular flat plate, a plurality of bolt holes (H) for screw assembly is formed in the rear surface, the inclination of the membrane switch keyboard 100 on the left and right sides of the rear portion
  • An adjustable leg (not shown) is hingedly installed, and a leg made of a rubber member (not shown) is fixed to the left and right lower sides of the rear portion to prevent slipping.
  • a plurality of key buttons 210 are disposed in the upper case 200, and the membrane switch sheet 400, the micro control unit 500, and the rubber dome sheet 300 are fastened through the lower case 100. Accept.
  • the rubber dome sheet 300 is disposed on the membrane switch sheet 400.
  • the rubber dome sheet 300 is provided with a plurality of rubber domes 310.
  • the membrane switch sheet 400 includes a lower sheet 410, a spacer sheet 420 disposed on the lower sheet 410, and an upper sheet 430 disposed on the spacer sheet 420.
  • a plurality of spacer holes are formed in the spacer sheet 420.
  • the region where the spacer holes are not formed may serve to prevent a short between the scan line formed in the lower sheet 410 and the scan line formed in the upper sheet 430. If the scan line formed on the lower sheet 410 is a column scan line, the scan line formed on the upper sheet 430 is a row scan line. Of course, the reverse is also possible.
  • the lower sheet 410 includes a lower base film 412 and a first conductive ink layer 414 printed in one direction on one surface of the lower base film 412.
  • the first conductive ink layer 414 may be printed on the front surface of the base film 412 or may be printed on the rear surface.
  • the front surface of the base film 412 is a surface adjacent to the upper sheet 430
  • the rear surface of the base film 412 is the opposite surface of the front surface.
  • the first conductive ink layer 414 may include carbon.
  • the carbon is less expensive than silver.
  • the first conductive ink layer 414 is printed 1 degree to form the column scan lines 414a and the first contact electrodes 414b.
  • the column scan line 414a is printed, for example, in the horizontal direction (or X-axis direction).
  • Each of the first contact electrodes 414b branches from the column scan line 414a.
  • a plurality of first contact electrodes 414b are connected to one column scan line 414a.
  • the first contact electrode 414b may have various shapes including a circular shape. If the first contact electrode 414b has a circular shape, the diameter of the first contact electrode 414b may be larger than the width of the column scan line 414a. For example, the diameter of the first contact electrode 414b may be two, three or four times larger than the width of the column scan line 414a.
  • the spacer sheet 420 is disposed on the lower sheet 410, and a plurality of spacer holes 422 are formed corresponding to each of the key button regions. If the membrane switch keyboard is a 103 keyboard, the number of spacer holes is 103.
  • the upper sheet 430 is disposed on the spacer sheet 420, and the second conductive ink layer 434 printed in the second direction on the upper base film 432 and the lower surface of the upper base film 432. It includes.
  • the second conductive ink layer 434 may include carbon.
  • the second conductive ink layer 434 is printed 1 degree to form row scan lines 434a and second contact electrodes 434b.
  • the row scan line 434a is printed in the vertical direction (or Y-axis direction), for example.
  • Each of the second contact electrodes 434b extends to be wider than the width of the row scan line 434a and is formed in the row scan line 434a.
  • a plurality of second contact electrodes 434b are connected to one row scan line 434a.
  • the second contact electrode 434b may have various shapes including a circular shape. If the second contact electrode 434b has a circular shape, the diameter of the second contact electrode 434b may be larger than the width of the row scan line 434a. For example, the diameter of the second contact electrode 434b may be twice, three times, or four times larger than the width of the row scan line 434a.
  • the column scan line may transmit a square wave transmission signal for coordinate detection, and the row scan line may transmit a square wave reception signal for coordinate detection. have. Meanwhile, in order to detect coordinates of the pressed key button, the row scan line may transmit a transmission signal for coordinate detection, and the column scan line may transmit a reception signal for coordinate detection.
  • the row scan line 434a and the column scan line 414a may cross each other when viewed on an XY plane.
  • Each of the second contact electrodes 434b may overlap with each of the first contact electrodes 414b when viewed on an XY plane.
  • a spacer hole 422 formed in the spacer sheet 420 is disposed between the overlapping second contact electrode 434b and the first contact electrode 414b.
  • the row scan line 434a and the second contact electrode 434b may correspond to a transmission line
  • the column scan line 414a and the first contact electrode 414b may correspond to a reception line. Can be. Of course, the reverse is also possible.
  • the capacitance changes between the first contact electrode 414b and the second contact electrode 434b.
  • the changed capacitance is provided to the micro control unit 500 (shown in FIG. 1) through a row scan line connected to the second contact electrode 434b to recognize a specific coordinate whose capacitance is changed.
  • the micro control unit 500 calculates key coordinates based on the capacitance detection signal provided from the membrane switch sheet 400, and provides the calculated key coordinates to a computer main body (not shown).
  • the key When the key is pressed, the key presses on the rubber dome of the rubber dome sheet, and the pressed rubber dome presses on the upper sheet below.
  • the contact electrode with the lower sheet When the upper sheet is pressed, the contact electrode with the lower sheet is connected, and a key stroke is recognized. That is, when the user presses a specific key, data such as [intersection of the x th column and the y th row] is input to the keyboard to determine the key coordinates.
  • FIG. 14A is an exploded perspective view illustrating a keyboard according to another embodiment of the present invention.
  • FIG. 14B is an exploded perspective view for explaining the membrane switch sheet shown in FIG. 14A.
  • a keyboard in which the key matrix is composed of a force sensing resister (FSR) member.
  • FSR force sensing resister
  • the FSR keyboard may include a lower case 100, an upper case 200, a rubber dome sheet 300, an FSR member 600, and a micro control unit 500. It includes. Since the keyboard shown in FIG. 14A is the same as the keyboard shown in FIG. 13A except for the FSR member 600, the same components are assigned the same reference numerals, and detailed description thereof will be omitted.
  • the FSR member 600 includes a lower substrate 610, a spacer sheet 620 disposed on the lower substrate 610, and an FSR sheet 630 disposed on the spacer sheet 620.
  • the lower substrate 610 includes a base substrate, a first conductive ink layer printed in one direction on one surface of the base substrate, and a second conductive ink layer printed in a second direction on the other surface of the base substrate.
  • the base substrate may include a rigid PCB substrate or a flexible flexible substrate.
  • the first conductive ink layer may include carbon.
  • the carbon is less expensive than silver.
  • the first conductive ink layer is printed 1 degree to form thermal scanning lines and first contact electrodes.
  • the thermal scan line is printed, for example, in the horizontal direction (or X-axis direction).
  • Each of the first contact electrodes branches in the column scan line.
  • a plurality of first contact electrodes are connected to one column scan line.
  • the first contact electrode may have various shapes including a circular shape. If the first contact electrode has a circular shape, the diameter of the first contact electrode may be larger than the width of the column scan line. For example, the diameter of the first contact electrode may be twice, three times, or four times larger than the width of the column scan line.
  • the second conductive ink layer is printed 1 degree to form row scan lines and second contact electrodes.
  • the row scan line is printed, for example, in the vertical direction (or Y-axis direction).
  • Each of the second contact electrodes extends to be wider than the width of the row scan line and is formed in the row scan line.
  • a plurality of second contact electrodes are connected to one row scan line.
  • the second contact electrode may have various shapes including a circular shape. If the second contact electrode has a circular shape, the diameter of the second contact electrode may be larger than the width of the row scan line. For example, the diameter of the second contact electrode may be two, three or four times larger than the width of the row scan line.
  • the column scan line may transmit a square wave transmission signal for coordinate detection, and the row scan line may transmit a square wave reception signal for coordinate detection.
  • the row scan line may transmit a transmission signal for coordinate detection, and the column scan line may transmit a reception signal for coordinate detection.
  • the row scan line and the column scan line may cross each other when viewed on an XY plane.
  • Each of the second contact electrodes may overlap with each of the first contact electrodes when viewed on an XY plane.
  • a spacer hole 622 formed in the spacer sheet 620 is disposed corresponding to the overlapping second contact electrode and the first contact electrode.
  • the row scan line and the second contact electrode may correspond to a transmission line
  • the column scan line and the first contact electrode may correspond to a reception line.
  • the reverse is also possible.
  • the capacitance changes between the first contact electrode and the second contact electrode.
  • the changed capacitance is provided to the micro control unit 500 through a row scan line connected to the second contact electrode, so that a specific coordinate whose capacitance is changed can be recognized.
  • the spacer sheet 620 is disposed on the lower substrate 610, and a plurality of spacer holes 622 are formed corresponding to each of the key button regions. If the switch keyboard is a 103 keyboard, the number of spacer holes is 103.
  • the FSR sheet 630 is disposed on the spacer sheet 620.
  • the FSR sheet 630 may be formed from polyethylene in which conductive carbon particles are mixed.
  • the resistance value here depends on the force of the user pressing the key button. For example, if the force to press the key button is 10 grams, the resistance value of the FSR may be 1 MOhm. If the force to press the key button is 500 grams, the resistance value of the FSR may be 1 kOhm.
  • the key input device can also be used for a key matrix having a small resistance or a key matrix having a large resistance.
  • R0 first variable resistor
  • R2 fixed resistor
  • R1 second variable resistor B: buffer
  • R2 fixed resistor
  • R1 second variable resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Input From Keyboards Or The Like (AREA)

Abstract

키보드와 같은 다수의 스위치가 구비된 스위칭 매트릭스내의 스위칭 동작을 검출하는 키입력장치 및 이를 포함하는 키보드가 개시된다. 키입력장치는 복수의 스위치들을 포함하는 키매트릭스에 연결된다. 키입력장치는 열주사제어장치, 행주사제어장치를 포함한다. 열주사제어장치는 열주사라인들과 일대일 대응되는 복수의 열스위치부들을 포함하고, CPU의 열주사신호와 인에이블신호(EN)에 따라, (i) 정상주사모드에서 각 열마다 제1 입력전압(Vup) 및 제2 입력전압(VA) 중 하나를 선택적으로 입력받고, (ii) 전원절약모드에서 홀딩전압(Vh)을 입력받는 열스위치부의 스위칭동작에 따라 열주사 동작을 모드별로 수행한다. 행주사제어장치는 정상주사모드에서 열주사제어장치의 열주사신호에 동기하여 CPU의 행주사신호에 따라 행주사를 수행하고, 인에이블신호(EN)에 따라 전원절약모드로 동작한다. 열주사제어장치는, 기준전압과 열스위치부들 각각의 사이에 배치되고 제1 입력전압(Vup)을 가변하여 열스위치부들 각각에 제공하는 제1 가변저항을 포함한다.

Description

키입력장치 및 이를 포함하는 키보드
본 발명은 키입력장치 및 이를 포함하는 키보드에 관한 것으로, 특히 키보드와 같은 다수의 스위치가 구비된 스위칭 매트릭스내의 스위칭 동작을 검출하는 키입력장치 및 이를 포함하는 키보드에 관한 것이다.
일반적으로, 컴퓨터 시스템에서 키보드는 외부로부터의 입력을 받기 위한 주요한 수단에 하나이다. 많은 컴퓨터 시스템에 있어서, 중앙 처리 시스템에 대한 데이터입력은 키보드 상의 키펀치에 의해 행해진다.
키보드에는 통상적으로 키로부터 입력 정보를 제어하기 위한 컨트롤 조직을 포함하는 키보드 인터페이스가 설치되어 있으며, 키보드 인터페이스는 마이컴(micom)으로부터 출력되는 스캔 아웃 라인(Scan out line)과, 마이컴으로 입력되는 스캔 인 라인(Scan in line)이 시스템 인터페이스에 연결된다.
시스템 인터페이스는 스캔 아웃 라인을 통해 키보드 인터페이스에 상태 신호를 전송하고, 키입력에 따라 스캔 인 라인과 스캔 아웃 라인이 연결되어 키입력을 판단한다.
상기한 입력 방식에 의해 키보드는 고스트키(Ghost Key) 또는 팬텀키(Phantom Key)라 불리는 현상이 발생하는 문제가 있는데, 고스트키 현상은 키보드에서 동시에 3개의 키버튼이 눌려졌을 때, 4개의 키버튼이 눌려진 것처럼 인식하는 현상을 말한다.
이러한 고스트키 현상은 매우 빨리 타이핑을 하는 사람의 경우, 하나씩 키를 누른다 해도 한꺼번에 3개의 눌리는 것으로 인식할 수 있으므로, 사용자가 누르지 않은 키의 입력이 발생되는 것이다.
이를 방지하기 위하여 두 번째 누른 키 이후에 눌려진 세 번째 키버튼이 눌린 것을 감지하면, 이 키버튼이 눌리지 않은 것으로 처리하는 방법을 이용한다.
또한, 시프트키(Shift), 컨트롤키(Ctrl), 알트키(Alt)와 같이 3개의 키 조합이 동시에 눌려야 동작이 되는 경우에는 키 배치를 특별하게 하여 3개의 키버튼이 동시에 눌려도 고스트 현상이 나타나지 않도록 하는 방법을 이용한다.
하지만, 상기한 방식을 이용하더라도 게임과 같은 프로그램에서 특정 키버튼이 아닌, 일반 키버튼이 3개 이상 조합되어 눌려져야 하는 경우에는 동작이 불가능하게 되는 문제가 있다. 즉, PC에서 즐기는 게임 중에서 슈팅게임과 같은 경우, 컨트롤키(Ctrl), 알트키(Alt) 등의 특별한 키와의 조합이 아니라 일반적인 키만으로 조합하여 3개의 키 눌림을 요구한다.
예를들어, 'W'는 위의 방향 이동, 'E'는 좌측 이동, 'P'는 발사 등으로 정해서 위쪽 좌측 방향으로 이동하면서 발사를 원하게 된다면, 3개의 키버튼이 동시에 눌려야만 한다.
그러나 종래의 고스트키 제거 방식에 의해 세 개의 키는 동작이 불가능하게 될 수 있는 것이다.
도 1은 고스트키 제거를 위한 일반적인 키입력장치를 설명하기 위한 블럭도이다.
도 1을 참조하면, 직렬로 연결된 저항(6)과 스위칭소자(5)를 각각 포함하는 다수의 스위칭장치들(S1...)이 키매트릭스(3)내에 구성된다. 여기서, 49개의 스위칭장치들이 제조된다.
키매트릭스(3)내의 각각의 스위칭장치(S1...)의 일단은 행주사라인들(X10~X16)(또는 X라인) 중 하나의 라인에 연결되고, 타단은 열주사라인들(Y30~Y36)(또는 Y라인) 중 하나의 라인에 연결된다.
행주사라인들(X10~X16) 각각의 일단은 행디코더(2)에 연결되어 있다.
열주사라인들(Y30~Y36) 각각의 일단은 열디코더(1)에 연결되며, 타단은 검출회로(4)의 선택기(7)(또는 아날로그 스위칭 시스템을 갖는 데이터 선택기)에 연결되어 있다.
열디코더(1)는 열주사라인(Y30~Y36)으로부터 선택된 한 라인을 개방시키는 역할을 하는 한편, 나머지 라인들에 소정의 정전압을 인가하는 역할을 한다. 여기서, 정전압은 3V로 설정될 수 있다.
과전류 방지용 저항(r4)과 역방향 전류 방지용 다이오드(Di) 및 정전압 제공용 제너다이오드(ZDi)가 열디코더(1)와 열주사라인들(Y30~Y36) 각각의 일단간에 제공되어 있다. 여기서, 열디코더(1)로부터의 전압과 전압비교기(8)의 비교전압을 출력하기 위해서는 도 1에 도시된 바대로 고가의 다이오드를 다량 사용해야 한다. 그 중 열디코더(1)와 연결된 다이오드는 스위치의 숫자만큼 다량을 사용해야함을 알 수 있다.
열주사라인들(Y30~Y36) 각각의 타단은 선택기(7)에 연결되어 있다. 선택기(7)는 열주사라인들(Y30~Y36)중 하나를 연속으로 선택하여 스위칭동작을 위한 전압검출회로인 전압비교기(8)에 연결한다.
열디코더(1)와 선택기(7)는 클럭펄스와 동기하여 열주사라인들(Y30~Y36)상에서 주사동작을 수행한다. 그러므로, 열디코더(1)에 의해 열주사라인들(Y30~Y36)로부터 선택된 라인, 예를들어 열주사라인(Y30)은 선택기(7)에 의해 동시에 선택되어 전압비교기(8)에 연결된다.
다른 한편, 전압비교기(8)의 입력단자(N1)에는 임피던스(R)를 통해 전원 Vcc(예, 5V)로부터 적당한 전압이 걸린다. 선택기(7)에 의해 선택되는 행주사라인의 전압들 또한 단자(N1)에 걸린다.
검출기준전압(예를들어 2.5~3.0V)을 한정하기 위한 저항(r3)과 제너다이오드(ZDi)는 다른 입력단(N2)에 연결되어 있다. 여기서, 검출기준전압은 2.6V로 설정된다.
행주사라인들(X10~X16) 각각의 일단은 행디코더(2)에 연결되어 있다. 행디코더(2)는 상술한 바와 같은 선택기(7)와 열디코더(1)의 주사동작과 동기하여 주사동작을 수행하며 또한 행주사라인들(X10~X16)로부터 선택된 라인의 전압을 OV로 설정시키는 한편, 나머지 라인들을 개방상태로 두는 역할을 한다.
하나의 열주사라인(Y30)이 선택기(7)와 열디코더(1)에 의해 선택되고 또한 하나의 열주사라인(X10)이 행디코더(2)에 의해 선택될 때 하나의 열주사라인(Y30)의 전압은 5V에 유지되는 한편, 나머지 열주사라인들(Y31~Y36)의 전압은 3V에 유지된다.
다른 한편, 행주사라인(X10)이 행디코더(2)에 의해 선택될 때 행주사라인(X10)의 전압은 OV에 설정되고 나머지 행주사라인들(X11~X16)은 개방된다.
그러한 상황에서 스위치(S1)를 누르면 열주사라인(Y30)과 행주사라인(X10)이 연결되며, VCC(5V)에 유지되는 열주사라인(Y30)의 전압은 OV로 강하하고, 거의 OV의 전압이 전압비교기(8)의 입력단자(N1)에 인가된다.
엄격히 말해, 입력단자(N2)의 전압의 완전히 OV까지 떨어지지 않는다. 왜냐하면 스위칭장치(S)내에 저항(6)의 저항성분(r)과 열주사라인(Y30)의 내부저항성분이 존재하기 때문이다. 그러나, 저항(6)의 저항성분(r)이 임피던스(R)의 것보다 작은 값, 예를들어 R의 1/10의 값에 설정되면 입력단자(N1 )에 대한 입력전압은 OV로 간주될 수 있다.
이는 임피던스(R)의 값과 저항(6)의 저항성분(r)이 후술되는 바와 같이 본 발명에 독립적으로 변동될 수 있다는 사실에 근거한다.
따라서, 그러한 구성을 갖는 입력검출장치에서는 하나의 스위치, 예를들어 스위치(S1)만을 누르면 스위칭장치가 연결되는 행주사라인의 검출전압은 OV로서 나타나므로, 상기 사실이 검출될 수 있다. 왜냐하면 검출전압 OV는 2.6V의 검출기준전압보다 낮기 때문이다.
다른 한편, 스위치(S1)를 누르지 않고 다른 스위칭장치들(S2~S4)을 동시에 잘못 누르면, 전압비교기(8)의 입력단자(N1)에 대한 입력전압이 적어도 3V이상으로 나타난다.
그러므로, 누설통과 신호전류의 발생이 검출될 수 있다.
따라서, 스위칭장치들(S2~S4)은 스위칭장치(S1)대신 잘못 눌려짐에 의해 누설통과 신호전압이 발생하는 것을 마치 스위칭장치(S1)를 잘못 눌러서 된 것 같은 에러를 방지하는 것이 가능하다.
그러나, 원하는 스위칭장치와 다수의 다른 스위칭장치를 동시에 누르면 누설통과 신호전압이 다른 스위칭장치가 연결된 행주사라인을 통해 발생되므로 검출전압이 증가하게 된다.
그러므로, 원하는 스위칭장치의 동작을 검출할 수 없는 문제점이 발생한다.
상술한 상황에서의 누설통과 신호전압을 이하에 설명하면 다음과 같다.
도 1에서는 스위칭장치들(S2~S8)을 원하는 스위칭장치(S1)와 동시에 잘못 누르면 다음과 같은 수식 1에 의해 나타내는 누설통과 신호 전압(V8)은 약 1.9V로서 검출된다.
[수식 1]
Figure PCTKR2014003743-appb-I000001
이 전압은 판별해야 될 검출기준전압 2.6V보다 훨씬 작다.
그러므로, 스위치(S1)를 누르는 동작이 정확히 검출될 수 있다.
원하는 스위칭장치(S1)와 9개의 다른 스위칭장치들을 동시에 누르면, 예를들어 스위칭장치(S1)와 스위칭장치(S3~S11), 즉 총 10개의 스위치들은 중복하여 폐쇄되어 다음과 같은 수식 2로 나타내 누설통과 신호전압(V10)이 약 2.05V로서 검출된다.
[수식 2]
Figure PCTKR2014003743-appb-I000002
이 전압은 판별될 검출기준전압(2.6V)보다 훨씬작다. 그러므로 스위치(S1)를 누르는 동작이 정확히 검출될 수 있다.
하지만, 이러한 종래의 고스트키현상을 제거하는 방법은 스위치 매트릭스의 배열중 열디코더와 선택기를 따로 구성해야 하므로 시스템의 면적이 증가하여 제품의 생산원가가 상승되며 설계에 어려움이 있었다. 또한, 전원절약모드에 대한 정의가 없어 상용화에 문제점이 있었다.
또한, 스위치배열상에 열주사라인들(Y30~Y36)의 숫자만큼 일반 다이오드(Di)와 정전압 공급용 제너다이오드(ZDi)를 다량으로 사용해야 하였으므로 제조비용이 상승하는 문제가 있었으며 제조의 어려움도 있었다.
이러한 점을 고려하여, 특허등록 제10-0971580호는 간단한 구성의 스위치를 이용하여 키매트릭스를 제어하여 고스트키 현상을 제거하고, 전원절약모드로 동작가능하며, 제조비용을 낮출 수 있는 키입력장치가 제안되었다.
하지만, 이러한 키입력장치를 채용하는 키보드가 카본으로 인쇄되는 멤브레인 키매트릭스를 포함하는 경우, 카본의 인쇄공차가 증가하여 저항편차가 증가한다. 저항편차가 증가하면, 저항감지 효율을 감소하는 문제점이 있다. 예를들어, 약한 키스트로킹으로 키보드가 눌려지는 경우, 정상적으로 키버튼의 터치 위치를 감지하지 못하는 문제점이 발생된다.
* 선행기술문헌:
한국등록특허 제10-0971580호
한국공개특허 제2005-0072493호
미국등록특허 US 7,256,768 B2
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 키입력장치를 양산적용이 용이한 구성을 제안하여 하나의 반도체 내에 원칩화가 용이하도록 구성을 간단히 하였으며 전원절약이 가능하도록 하면서, 저항 편차가 발생되더라도 원활하게 키버튼의 위치를 감지할 수 있는 키입력장치를 제공하는 것이다.
본 발명의 다른 목적은 상기한 키입력장치를 포함하는 키보드를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 키입력장치는 열주사라인들 및 행주사라인들이 연결된 복수의 스위치들을 포함하는 키매트릭스에 연결된다. 상기 키입력장치는 열주사제어장치, 행주사제어장치를 포함한다. 상기 열주사제어장치는 상기 열주사라인들과 일대일 대응되는 복수의 열스위치부들을 포함하고, CPU의 열주사신호와 인에이블신호에 따라, (i) 정상주사모드에서 각 열마다 제1 입력전압 및 제2 입력전압 중 하나를 선택적으로 입력받고, (ii) 전원절약모드에서 홀딩전압을 입력받는 열스위치부의 스위칭동작에 따라 열주사 동작을 상기 모드별로 수행한다. 상기 행주사제어장치는 상기 정상주사모드에서 상기 열주사제어장치의 열주사신호에 동기하여 상기 CPU의 행주사신호에 따라 행주사를 수행하고, 상기 인에이블신호에 따라 상기 전원절약모드로 동작한다. 상기 열주사제어장치는, 기준전압과 상기 열스위치부들 각각의 사이에 배치되고 상기 제1 입력전압을 가변하여 상기 열스위치부들 각각에 제공하는 제1 가변저항을 포함한다.
일실시예에서, 상기 열주사제어장치는 열제어부, 복수의 스위치부들, 전원공급부 및 전압비교기를 포함할 수 있다. 상기 열제어부는 상기 CPU의 제어하에 열주사신호와 인에이블신호를 출력한다. 상기 스위치부들은 상기 열제어부의 열주사신호에 의해 선택된 열주사라인과 미선택된 나머지 열주사라인 각각을 입력되는 전압에 따라 스위칭하여 열주사를 수행하도록 상기 열주사라인에 일대일 대응하도록 연결된다. 상기 전원공급부는 상기 열제어부의 인에이블신호에 따라 선택적으로 인에이블 및 디스에이블되어 상기 제1 입력전압, 상기 제2 입력전압 및 상기 홀딩전압을 상기 정상주사모드와 상기 전원절약모드에 따라 선택적으로 상기 스위치부로 출력한다. 상기 전압비교기는 상기 열제어부의 인에이블신호에 따라 인에이블되어 상기 정상주사모드로 동작하고, 상기 열제어부의 인에이블신호에 따라 디스에이블되어 상기 전원절약모드로 동작하되, 기준전압생성용 저항의 저항값을 근거로 생성된 가변전압과 상기 제1 입력전압을 비교하여 그 결과를 상기 CPU에 출력한다.
상기한 본 발명의 다른 목적을 실현하기 위하여 일실시예에 따른 키보드는, 열주사라인들 및 행주사라인들이 연결된 복수의 스위치들을 포함하는 키매트릭스와, 상기 키매트릭스에 연결된 키입력장치를 포함한다. 상기 키입력장치는 열주사제어장치, 행주사제어장치를 포함한다. 상기 열주사제어장치는 상기 열주사라인들과 일대일 대응되는 복수의 열스위치부들을 포함하고, CPU의 열주사신호와 인에이블신호에 따라, (i) 정상주사모드에서 각 열마다 제1 입력전압 및 제2 입력전압 중 하나를 선택적으로 입력받고, (ii) 전원절약모드에서 홀딩전압을 입력받는 열스위치부의 스위칭동작에 따라 열주사 동작을 상기 모드별로 수행한다. 상기 행주사제어장치는 상기 정상주사모드에서 상기 열주사제어장치의 열주사신호에 동기하여 상기 CPU의 행주사신호에 따라 행주사를 수행하고, 상기 인에이블신호에 따라 상기 전원절약모드로 동작한다. 상기 열주사제어장치는, 기준전압과 상기 열스위치부들 각각의 사이에 배치되고 상기 제1 입력전압을 가변하여 상기 열스위치부들 각각에 제공하는 제1 가변저항을 포함한다.
일실시예에서, 상기 키매트릭스는 멤브레인 스위치시트일 수 있다.
일실시예에서, 상기 키매트릭스는 포스 센싱 저항(Force sensing resister, FSR)시트일 수 있다.
일실시예에서, 상기 키보드는 일단이 상기 열스위치의 출력단에 연결된 외부저항과, 일단이 상기 외부저항의 타단에 연결되고, 타단이 그라운드 연결된 외부스위치를 더 포함할 수 있다.
이러한 키입력장치 및 이를 포함하는 키보드에 의하면, 제1 입력전압(Vup)을 가변하여 열스위치부들에 제공하므로써, 카본으로 인쇄되는 멤브레인 키매트릭스에서 인쇄공차가 증가하여 저항편차가 증가하더라도 저항감지 효율을 감소하는 것을 방지할 수 있다. 이에 따라, 본 발명에 따른 키입력장치는 저항이 작은 키매트릭스나 저항이 큰 키매트릭스에도 사용할 수 있다.
도 1은 고스트키 제거를 위한 일반적인 키입력장치를 설명하기 위한 블럭도이다.
도 2는 본 발명의 일실시예에 따른 키입력장치를 설명하기 위한 블럭도이다.
도 3은 도 2에 도시된 열주사제어장치의 일례를 설명하기 위한 블록도이다.
도 4는 도 2에 도시된 행주사제어장치의 일례를 설명하기 위한 블록도이다.
도 5a는 도 2에 도시된 키매트릭스에 연결된 열주사제어장치 및 행주사제어장치를 간략히 설명하기 위한 회로도이다.
도 5b는 도 5a에 도시된 키매트릭스에 인가되는 주사신호들을 설명하기 위한 파형도이다.
도 5c는 도 5b에 도시된 A 영역을 확대한 파형도이다.
도 6a는 3개의 스위치들이 동시에 눌려졌을 때 터치 패널을 설명하기 위한 회로도이다.
도 6b는 3개의 스위치들이 동시에 눌려졌을 때 터치 패널을 설명하기 위한 등가회로도이다.
도 7a는 6개의 스위치들이 동시에 눌려졌을 때 터치 패널을 설명하기 위한 회로도이다.
도 7b는 6개의 스위치들이 동시에 눌려졌을 때 터치 패널을 설명하기 위한 등가회로도이다.
도 8는 도 3의 동작중의 전원절약모드를 설명하기 위한 회로도이다.
도 9은 도 3에 도시된 전원공급부의 일례를 설명하기 위한 블록도이다.
도 10은 도 3에 도시된 전원공급부의 다른 예를 설명하기 위한 블록도이다.
도 11은 도 2에 도시된 열주사제어장치의 다른 예를 설명하기 위한 블록도이다.
도 12는 도 11에 도시된 아날로그-디지털 변환기를 설명하기 위한 블럭도이다.
도 13a는 본 발명의 일실시예에 따른 키보드를 설명하기 위한 분해사시도이다.
도 13b는 도 13a에 도시된 멤브레인 스위치시트를 설명하기 위한 분해사시도이다.
도 14a는 본 발명의 다른 실시예에 따른 키보드를 설명하기 위한 분해사시도이다.
도 14b는 도 14a에 도시된 멤브레인 스위치시트를 설명하기 위한 분해사시도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서, 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 2는 본 발명의 일실시예에 따른 키입력장치를 설명하기 위한 블럭도이다.
도 2를 참고하면, 본 발명의 일실시예에 따른 키입력장치는 7열(Y30~Y36)과 7행(X10~X16)을 예로 한 키매트릭스(12)와 7열(Y30~Y36)과 연결되어 키스캐닝의 열주사를 제어하기 위한 열주사제어장치(11)와 7행(X10~X16)과 연결되어 키스캐닝의 행주사를 제어하기 위한 행주사제어장치(13)를 포함한다. 상기 열주사제어장치(11) 및 상기 행주사제어장치(13)는 집적회로(IC) 타입으로 구현될 수 있다.
상기 키입력장치는 상기 열주사제어장치(11)와 상기 행주사제어장치(13)를 제어하기 위한 제어신호를 인가하는 CPU(10)를 더 포함할 수 있다. 상기 CPU(10)는 일반적으로 마이크로 콘트롤러 유닛을 사용할 수 있다.
상기 키매트릭스(12)는 직렬로 연결된 스위칭 소자(121)와 스위칭 저항(122)을 각각 포함하는 다수의 스위칭장치들(S1, S2, S3, S4...)이 제조된다. 본 실시예에서, 7행과 7열이므로 49개의 스위칭장치들이 제조될 수 있다. 상기 키매트릭스(12)는 멤브레인센서를 포함하는 키매트릭스일 수도 있고, FSR(Force sensing resister)센서를 포함하는 키매트릭스일 수도 있다.
각각의 스위칭장치(S1, S2, S3...)의 일단은 복수의 행주사라인들(X10~X16)중 하나의 열주사라인에 연결되고, 그의 타단은 복수의 열주사라인들(Y30~Y36)중 하나의 행주사라인에 연결되어 있다.
상기 행주사라인들(X10~X16)의 일단은 상기 행주사제어장치(13)에 연결되며, 상기 열주사라인들(Y30~Y36)의 일단은 상기 열주사제어장치(11)에 연결된다.
상기 열주사제어장치(11)는 상기 열주사라인들(Y30~Y36)에서 선택된 하나의 열주사라인을 개방시키는 역할을 하는 한편, 나머지 열주사라인들에 소정의 정전압을 인가하는 역할을 한다. 본 실시예에서, 정전압은 예를들어, 3V일 수 있다.
또한, 상기 열주사제어장치(11)는 열주사라인들중 하나를 연속으로 선택하여 스위칭동작을 위한 전압검출회로인 전압비교기(도 3의 참조번호 16)를 구성한다.
상기 열주사제어장치(11)는 상기 CPU(10)의 제어하에 상기 열주사라인들(Y30~Y36)상에서 주사동작을 수행하고, 상기 행주사라인들(X10~X16) 각각의 일단은 상기 행주사제어장치(13)에 연결되어 상기 열주사제어장치(11)의 주사동작과 동기하여 주사동작을 수행한다. 또한 상기 행주사제어장치(13)는 상기 행주사라인들(X10~X16)중 선택된 행주사라인의 전압을 OV로 설정시키는 한편, 나머지 행주사라인들을 개방상태로 두도록 제어한다.
도 3은 도 2에 도시된 열주사제어장치(11)의 일례를 설명하기 위한 블록도이다.
도 2 및 도 3을 참고하면, 상기 열주사제어장치(11)는 열제어부(14), 전원공급부(15), 풀업저항(Rh), 제1 가변저항(R0), 복수의 열스위치부들, 버퍼(B), 고정저항(R2), 제2 가변저항(R1) 및 전압비교기(16)를 포함한다.
상기 열제어부(14)는 CPU(10)의 제어에 따라 열주사신호와 인에이블신호(EN)를 출력한다.
상기 전원공급부(15) 및 상기 전압비교기(16)는 상기 열제어부(14)의 인에이블신호(EN)에 따라 인에이블 또는 디스에이블된다.
상기 풀업저항(Rh)은 기준전압(VCC)과 상기 열스위치부들 각각의 사이에 배치되어 홀딩전압(Vh)을 상기 열스위치부들 각각에 제공한다.
상기 제1 가변저항(R0)은 기준전압(VCC)과 상기 열스위치부들 각각의 사이에 배치되어, 상기 열제어부(14)에서 제공되는 제3 조정값(adj2)에 의해 가변되어 제1 입력전압(Vup)을 상기 열스위치부들 각각에 제공한다.
상기 열스위치부들은 제1 열스위치부(17a) 내지 제7 열스위치부(17g)를 포함하여, 상기 열제어부(14)의 열주사신호에 의해 선택된 하나의 열주사라인과 미선택된 나머지 여섯개의 열주사라인들 각각을 스위칭하여 열주사동작을 수행한다. 도 3에서, 제1 열스위치부(17a)와 제7 열스위치부(17g)만을 도시하였으며, 나머지 제2 열 내지 제6 열스위치부는 생략하여 도시한다.
상기 버퍼(B)는 제1 입력전압(Vup)을 일정 시간 동안 임시 저장한 후 인터럽트신호(INT)를 상기 CPU(10)에 제공한다. 이에 따라, 상기 CPU(10)는 상기 버퍼(B)로부터 인터럽트신호(INT)를 입력받아 전원절약모드에서 탈출하여 일반 키입력 검출 상태인 정상주사모드로 동작되어, 키입력을 확인하기 위한 열주사와 행주사를 실시하여 사용자로부터 눌려진 키의 위치를 파악하여 눌려진 키값을 인식한다.
상기 고정저항(R2)의 일단은 제2 입력전압(VA)이 인가되는 상기 열스위치부들 각각의 입력단에 공통 연결되고, 타단은 상기 제2 가변저항(R1)의 일단 및 전압비교기(16)의 부극성단자에 공통 연결된다.
상기 제2 가변저항(R1)의 일단은 상기 고정저항(R2)의 타단 및 상기 전압비교기(16)의 부극성단자에 공통 연결된다.
상기 고정저항(R2)과 상기 제2 가변저항(R1)은 상기 열스위치부들(17a~17g) 각각에 입력되는 제2 입력전압(VA)을 전압 분배하여 생성한 가변전압(Vref)을 상기 전압비교기(16)의 부극성단자에 제공한다.
상기 전압비교기(16)는 상기 열스위치부들(17a~17g) 각각과 연결되고, 인에이블신호(EN)에 의해 인에이블된다. 상기 전압비교기(16)는 열스위치부들 각각에 인가되는 제1 입력전압(Vup)과 가변전압(Vref)을 비교하여 그 결과를 상기 CPU(10)에 출력한다. 본 실시예에서, 상기 전압비교기(16)는 노이즈 마진을 줄이기 위해 히스테리시스 특성을 갖는다. 즉, 입력신호의 노이즈로 인한 오동작을 줄인다. 이러한 히스테리시스 비교기는 슈미트 트리거를 포함할 수 있다.
상기 제1 내지 제7 열스위치부들(17a~17g)의 출력단과 열주사라인들(Y30~Y36) 사이에 제1 외부저항(Rx0) 내지 제7 외부저항(Rx6) 및 제1 외부스위치(SW0) 내지 제7 외부스위치(SW6)을 더 배치될 수 있다. 상기 제1 내지 제7 외부저항들(Rx0~Rx6) 및 상기 제1 내지 제7 외부스위치들(SW0~SW6)은 IC 형태로 구비되는 열주사제어장치(11)에 배치될 수도 있다. 한편, 상기 제1 내지 제7 외부저항들(Rx0~Rx6) 및 상기 제1 내지 제7 외부스위치들(SW0~SW6)은 IC 형태로 구비되는 열주사제어장치(11)의 외부에 배치될 수도 있다.
상기 제1 내지 제7 외부저항들(Rx0~Rx6) 각각의 일단은 상기 제1 내지 제7 열스위치들(17a~17g)의 출력단 및 열주사라인들(Y30~Y36)에 공통 연결되고, 타단은 상기 제1 내지 제7 외부스위치들(SW0~SW6)에 연결된다. 상기 제1 내지 제7 외부스위치들(SW0~SW6) 각각은 상기 열제어부(14)에서 제공되는 스위치신호들(SS0~SS6)에 응답하여 온 또는 오프된다. 예를들어, 제1 스위치신호(SS0)에 의해 제1 외부스위치(SW0)가 오프되면 제1 외부스위치(SW0)는 플로팅되고, 상기 제1 스위치신호(SS0)에 의해 상기 제1 외부스위치(SW0)가 온되면, 상기 제1 외부저항(Rx0)의 타단은 그라운드 연결된다.
상기 제1 내지 제7 외부저항들(Rx0~Rx6)은 IC 외부에 배치되는 응용회로에 연결되어 FSR센서나 멤브레인센서가 IC가 수용할 수 없는 수준의 큰 온 저항값을 가질 때 상기 제1 내지 제7 외부저항들(Rx0~Rx6)의 저항값을 조정하여 상기 전압비교기(16)의 입력단으로 인가되는 키 누름에 의한 제1 입력전압(Vup)의 범위를 조정하는 역할을 수행한다. 여기서, IC가 수용할 수 없는 수준의 큰 온 저항값은 키 누름에 의해 발생될 수 있다.
전원절약모드에서, 상기 제1 내지 제7 외부스위치들(SW0~SW6)를 오프시키므로써, 상기 기준전압(VCC), 상기 제1 가변저항(R0), 상기 제1 내지 제7 외부저항들(Rx0~Rx6), 상기 제1 내지 제7 외부스위치들(SW0~SW6), 그리고 그라운드(GND)로 흐르는 전류를 차단하거나, 상기 기준전압(VCC), 상기 풀업저항(Rh), 상기 제1 내지 제7 외부저항들(Rx0~Rx6), 상기 제1 내지 제7 외부스위치들(SW0~SW6), 그리고 그라운드(GND)로 흐르는 전류를 차단한다. 이에 따라, IC가 불필요하게 전류를 소비하는 것을 방지할 수 있다.
이상에서 설명된 바와 같이, 카본으로 인쇄되는 멤브레인 키매트릭스에서 인쇄공차가 증가하여 저항편차가 증가하더라도 제1 입력전압(Vup)을 가변하여 열스위치부들에 제공하므로써, 저항감지 효율을 감소하는 것을 방지할 수 있다. 따라서, 본 발명에 따른 키입력장치는 저항이 작은 키매트릭스나 저항이 큰 키매트릭스에도 사용할 수 있다.
도 4는 도 2에 도시된 행주사제어장치(13)의 일례를 설명하기 위한 블록도이다.
도 2 및 도 4를 참고하면, 행주사제어장치(13)는 CPU(10)의 제어하에 행주사신호에 따라 키매트릭스(12)가 행주사 동작을 수행하도록 제어하는 행제어부(18)와 행제어부(18)로부터의 행주사신호들(SC0~SC6)에 의해 행주사를 수행하도록 7행과 연결된 7개의 스위치들(19....)을 포함한다. 도 4에서는 각 스위치중 첫 번째 행의 스위치(19)와 마지막행의 스위치만을 도시하고, 나머지 행들의 스위치는 생략하여 도시한다. 도 4에서, 스위치(19)는 NMOS 트랜지스터를 포함할 수 있다. 상기 NMOS 트랜지스터는 게이트를 통해 하이전압이 인가되면 턴온되고 로우전압이 인가되면 턴오프된다.
상기 행제어부(18)는 CPU(10)의 제어하에 행주사신호들(SC0~SC6)을 스위치들(19)에 순차적으로 출력한다. 이때, 행주사신호에 따라 7개 행의 스위치들(19....)중에 선택된 행의 스위치(19)의 온저항값을 0옴(ohm)으로 설정하고 나머지 행의 스위치를 개방시켜 열주사 동작에 동기하여 행주사 동작을 수행한다.
여기서, 상기 행제어부(18)는 정상주사모드에서는 CPU(10)의 제어를 받아 순차적으로 행주사라인을 각각 0V에 연결하는 기능을 수행하며, 전원절약모드에서는 행주사라인을 모두 0V로 연결하는 기능을 수행한다.
도 5a는 도 2에 도시된 키매트릭스(12)에 연결된 열주사제어장치(11) 및 행주사제어장치(13)를 간략히 설명하기 위한 회로도이다. 도 5b는 도 5a에 도시된 키매트릭스(12)에 인가되는 주사신호들을 설명하기 위한 파형도이다. 도 5c는 도 5b에 도시된 A 영역을 확대한 파형도이다. 도 5a에서, 도면부호 Rh는 풀업저항, R0는 제1 가변저항, 16은 전압비교기를 칭한다. 본 실시예에서 전원전압(VCC)은 5.0V, 전원공급부(15, 도 3에 도시됨)에서 출력되는 제2 입력전압(VA)은 3.0V, 제1 가변저항(R0)은 최대 100KOhm의 저항값을 갖는 것으로 가정한다. 경우에 따라 제1 가변저항(R0)는 최대 200KOhm을 가질 수 있다.
도 5a 내지 도 5c를 참조하면, 정상주사모드에서 스캔동작이 시작됨에 따라, 온레벨의 전압(Scan Out0~Scan Outn)이 행주사제어장치(13)에 구비되는 NMOS 트랜지스터들 각각의 게이트에 순차적으로 인가된다. 이에 따라, NMOS 트랜지스터들은 순차적으로 턴온된다.
상기 NMOS 트랜지스터들이 턴온되는 구간동안, 열주사라인들에는 제1 입력전압(Vup)이 순차적으로 인가되고, 제1 입력전압(Vup)이 인가되지 않은 열주사라인들에는 제2 입력전압(VA)가 인가된다. 열주사라인에 인가되는 제1 입력전압(Vup)은 전압비교기(16)의 정극성단자에 인가되고, 가변전압(Vref)은 전압비교기(16)의 부극성단자에 인가된다.
상기 전압비교기(16)는 키입력이 발생되었는지의 여부를 결정하기 위해 제1 입력전압(Vup)과 가변전압(Vref)을 비교하여 하이레벨 또는 로우레벨의 신호를 출력한다.
예를들어, 제1 입력전압(Vup)이 가변전압(Vref) 보다 높다면, 상기 전압비교기(16)는 하이레벨의 신호를 출력한다. 한편, 제1 입력전압(Vup)이 가변전압(Vref) 보다 낮거나 같다면, 상기 전압비교기(16)는 로우레벨의 신호를 출력할 수 있다.
키입력이 발생되면 제1 입력전압(Vup)은 가변전압(Vref)보다 낮고, 키입력이 발생되지 않으면 제1 입력전압(Vup)은 가변전압(Vref)과 등가의 전압이다.
한편, 일정 시간 동안 사용자의 키매트릭스의 키입력이 없다면 전원절약모드로 진입한다. 전원절약모드로 진입하면, 열주사라인들 모두에는 홀딩전압(Vh)이 인가되어 열주사라인들은 5V 수준의 전압이 유지된다. 행주사제어장치(13)의 모든 NMOS 트랜지스터들을 턴온시켜 행주사라인들을 0V로 유지한다.
한편, 전원절약모드에서 사용자에 의해 키입력이 발생하면, 키입력에 대응하는 스위칭 소자에 대응하는 행주사라인과 열주사라인은 0V를 유지한다. 특정 열주사라인이 0V를 유지하므로 해당 열주사라인의 홀딩전압(Vh)은 0V부근의 값, 즉 로우레벨을 갖는다. 로우레벨의 홀딩전압(Vh)은 도 3에 도시된 버퍼(B)에 인가되고, 버퍼(B)는 인터럽트신호(INT)를 CPU(10, 도 3에 도시됨)를 출력하여 열주사제어장치(11)와 행주사제어장치(13)를 웨이크업한다.
이하에서, 도 3의 열주사제어장치(11)와 도 4의 행주사제어장치(13)의 동작을 좀 더 상세히 설명한다.
도 3에서, 상기 열제어부(14)는 CPU(10)의 열주사신호에 응답하여 상기 제1 내지 제7 열스위치부들(17a~17g)에 인에이블신호(EN)를 인가하여 상기 제1 내지 제7 열스위치부들(17a~17g)를 인에이블시킨다. 또한, 상기 열제어부(14)는 제1 내지 제6 선택신호들(SL0~SL6) 각각을 상기 제1 내지 제7 열스위치부들(17a~17g)에 순차적으로 인가하여 상기 제1 내지 제7 열스위치부들(17a~17g)중 하나를 선택한다.
상기 제1 내지 제7 열스위치부들(17a~17g) 각각은 제1 내지 제6 선택신호들(SL0~SL6)에 응답하여 선택된 열주사라인에는 제1 입력전압(Vup)이 인가되도록 스위칭하고, 미선택된 열주사라인에는 제2 입력전압(VA)이 인가되도록 스위칭한다.
여기서, 제1 내지 제7 열스위치부들(17a~17g) 각각은 세 개의 전압들, 즉 홀딩전압(Vh), 제1 입력전압(Vup) 및 제2 입력전압(VA)을 상기 전원공급부(15)로부터 선택적으로 입력받도록 구성되며, 상기 열제어부(14)로부터 제1 내지 제6 선택신호들(SL0~SL6)과 인에이블신호(EN)가 인가되는 정상주사모드에서는 제1 입력전압(Vup) 또는 제2 입력전압(VA)을 선택적으로 입력받고, 전원절약모드에서는 홀딩전압(Vh)을 입력받도록 스위칭 동작한다. 상기 전원공급부(15)는 상기 열제어부(14)의 제1 조정값(adj0)에 응답하여 제2 입력전압(VA)을 가변하여 출력할 수 있다.
상기 전압비교기(16)는 가변전압(Vref)과 제1 입력전압(Vup)을 비교하여 상기 스위치(S1)에 의한 키입력이 발생했는지의 여부를 결정한다. 예를들어, 상기 스위치(S1)에 의한 키입력이 발생되면, 상기 전압비교기(16)에 입력되는 제1 입력전압(Vup)은 가변전압(Vref)보다 더 낮다. 한편, 상기 스위치(S1)에 의한 키입력이 발생되지 않으면, 상기 전압비교기(16)에 입력되는 제1 입력전압(Vup)은 전원전압(VCC)와 등가의 전압이다. 여기서, 상기 제1 입력전압(Vup)이 가변전압(Vref)보다 낮은 전압으로 생성되도록 각각의 저항값의 비율을 결정한다.
즉, 상기 전압비교기(16)에 입력되는 제1 입력전압(Vup)을 결정하기 위해 도 3의 제1 가변저항(R0)의 저항값과 도 2의 스위칭 저항(122)의 저항값을 조절하고, 가변전압(Vref)을 결정하기 위해 도 3의 고정된 값을 갖는 고정저항(R2)의 저항값과 제2 가변저항(R1)의 저항값을 조절한다. 여기서, 기존시스템의 도 1에 전압비교기(8)의 경우는 전압을 생성하기 위해 고가의 고전력 다이오드와 그 다이오드들의 전류제한용 저항들을 이용해야 한다.
하지만, 본 실시예에 따르면 상기 전압비교기(16)의 가변전압(Vref)을 발생하기 위해 고정값을 갖는 고정저항(R2)과 가변값을 갖는 제2 가변저항(R1)을 조절하여 간단히 구현한다.
이하에서, 저항들과 전압과의 관계를 하기 식을 이용하여 좀 더 상세히 설명한다.
전원전압(VCC)을 5.0V, 제1 가변저항(R0)는 10KOhm, 스위칭 저항(122)을 7KOhm(다음 수식에서는 r로 표현한다), 제2 입력전압(VA)을 3.0V로 설정하고, 도 4에 도시된 스위치(19)의 온 저항값을 0 Ohm(실제는 0 Ohm은 아니지만, 상대적으로 매우 작은 저항값이라 무시할 수 있음)으로 설정할 경우, 행과 열의 주사가 발생할 경우 해당 스위치가 하나 눌릴 경우 제1 입력전압(Vup1)은 아래의 수식 3과 같다.
[수식 3]
Figure PCTKR2014003743-appb-I000003
이때, 상기 전원공급부(15)의 제2 입력전압(VA)을 고정저항(R2)와 제2 가변저항(R1)의 비율을 이용하여 전압비교기(16)의 가변전압(Vref)을 2.5V로 설정하면, 제1 입력전압(Vup1)은 2.5V보다 작으므로 해당 키(S1)가 눌린 것으로 인지할 수 있다.
아무런 키도 눌리지 않았다면, 제1 입력전압(Vup1)의 전압은 전원전압(VCC)과 근접한 값이 발생하게 됨으로 가변전압(Vref)보다 높은 전압이 되어 키버튼이 눌리지 않은 것으로 인식할 수 있다.
따라서, 상기 전원전압(VCC)은 가장 높은 전압이 되며, 전원공급부(15)의 제2 입력전압(VA)은 중간 전압, 그리고 가변전압(Vref)은 세 전압중 가장 낮은 전압이 되며, 본 발명의 구성을 위해서는 다음의 수식 4를 만족하도록 설정한다.
[수식 4]
VCC > VA > Vref
또한, 한 개 이상의 키버튼이 눌렸을 때 제1 입력전압(Vup)은 항상 다음의 수식 5와 같은 관계를 갖는다.
[수식 5]
Vref > Vup
또한, 아무런 키버튼이 눌리지 않았을 때 제1 입력전압(Vup)은 항상 다음의 수식 6와 같은 관계를 갖는다.
[수식 6]
Vref < Vup, Vup = VCC
또한, 본 발명에 의해서 고스트키 현상을 발생시키는 일정 수량의 키버튼이 동시에 눌렸을 경우에도 눌리지 않은 키버튼이 고스트키 현상에 의해서 눌린 키로 인식되지 않을 수 있도록 수식 4 내지 수식 6의 관계식이 유지될 수 있는 시스템의 유지가 필요하며, 만약 10개의 키버튼이 동시에 고스트키 현상을 발생시킬 수 있는 조합으로 눌렸다 하더라도 눌리지 않은 키를 정확하게 판별할 수 있다.
도 6a는 3개의 스위치들이 동시에 눌려졌을 때 터치 패널을 설명하기 위한 회로도이다. 도 6b는 3개의 스위치들이 동시에 눌려졌을 때 터치 패널을 설명하기 위한 등가회로도이다. 특히, 세개의 포인트가 눌려지고 제1 스위치가 눌려지지 않았을 때, 제1 스위치가 눌려지지 않은 것을 감지하는 것을 설명한다.
도 6a 및 도 6b를 참조하면, 제2 스위치(S2), 제3 스위치(S3) 및 제4 스위치(S4)이 동시에 눌려지면, 하나의 전류경로가 설정된다. 여기서, 전류경로는 상기 제3 스위치(S3), 상기 제4 스위치(S4) 및 상기 제2 스위치(S2)를 경유하는 경로이다. 도 6a 및 도 6b에서, R은 10KOhm이고, r은 7KOhm로 설정된 것을 가정한다.
이때, 제2 입력전압(VA)이 인가되지 않으면, 검출전압(VO)는 아래의 수식 7에 의해 산출된다.
[수식 7]
Figure PCTKR2014003743-appb-I000004
한편, 제2 입력전압(VA)이 인가되면, 검출전압(VO)은 아래의 수식 8에 의해 산출된다.
[수식 8]
Figure PCTKR2014003743-appb-I000005
만일, 가변전압(Vref)이 2.5V라면, 두 경우 모두 제1 스위치(S1)가 눌려지지 않은 것으로 잘 인식된다.
따라서, 제2 입력전압(VA)을 공급한 경우는 그렇지 않은 경우에 비해 검출전압(VO)이 높기 때문에 노이즈 마진이 우수하다.
상기 전압비교기(16)의 가변전압(Vref)을 2.5V로 설정하였을 경우 모두 제1 스위치(S1)가 눌리지 않은 것을 판별할 수 있다. 하지만, 제2 입력전압(VA)이 인가되면 어떠한 경우도 제2 입력전압(VA)에 비해서 검출되는 검출전압(VO)이 보다 높게 형성이 된다. 따라서, 상기 전압비교기(16)의 가변전압(Vref)를 제2 입력전압(VA)보나 낮게 설정하면 안정적인 키의 눌림과 그렇지 않음을 감지할 수 있다.
멤브레인센서 및 FSR센서의 가공 오차와 환경에 의한 변화량과 IC의 제조 공차까지를 감안하면 제2 입력전압(VA)을 공급하므로써, 보다 안정적으로 동작하는 결과를 얻을 수 있다. 여기서, 가공 오차와 환경에 의한 변화량은 에이징(Aging)이 진행되어 저항값이 증가 또는 감소되는 경우이다.
도 7a는 6개의 스위치들이 동시에 눌려졌을 때 터치 패널을 설명하기 위한 회로도이다. 도 7b는 6개의 스위치들이 동시에 눌려졌을 때 터치 패널을 설명하기 위한 등가회로도이다. 특히, 여섯개의 포인트가 눌려지고 제1 스위치가 눌려지지 않았을 때, 제1 스위치가 눌려지지 않은 것을 감지하는 것을 설명한다.
도 7a 및 도 7b를 참조하면, 제2 스위치(S2), 제3 스위치(S3), 제4 스위치(S4), 제5 스위치(S5), 제6 스위치(S6), 제7 스위치(S7)이 동시에 눌려지면, 2개의 전류경로들이 설정된다. 즉, 하나의 전류경로는 상기 제3 스위치(S3), 상기 제4 스위치(S4) 및 상기 제2 스위치(S2)를 경유하는 제1 전류경로이고, 다른 하나의 전류경로는 상기 제5 스위치(S5), 상기 제6 스위치(S6) 및 상기 제2 스위치(S2)를 경유하는 제2 전류경로이다. 도 7a 및 도 7b에서, R은 10KOhm이고, r은 7KOhm로 설정된 것을 가정한다.
제1 전류경로에 대응하는 병렬저항(A)은 아래와 같은 수식 9에 의해 정의된다.
[수식 9]
Figure PCTKR2014003743-appb-I000006
따라서,
Figure PCTKR2014003743-appb-I000007
이다.
이때, 제2 입력전압(VA)이 인가되지 않으면, 검출전압(VO)는 아래의 수식 10에 의해 산출된다.
[수식 10]
Figure PCTKR2014003743-appb-I000008
한편, 제2 전류경로에 대응하는 병렬저항(B)은 아래와 같은 수식 11에 의해 정의된다.
[수식 11]
Figure PCTKR2014003743-appb-I000009
따라서,
Figure PCTKR2014003743-appb-I000010
이다.
이때, 제2 입력전압(VA)이 인가되면, 검출전압(VO)은 아래의 수식 12에 의해 산출된다.
[수식 12]
Figure PCTKR2014003743-appb-I000011
상기 전압비교기(16)의 가변전압(Vref)이 2.5V라면, 두 경우 모두 제1 스위치(S1)가 눌려지지 않은 것으로 잘 인식된다.
따라서, 제2 입력전압(VA)을 공급한 경우는 그렇지 않은 경우에 비해 검출전압이 높기 때문에 노이즈 마진이 우수하다.
상기 전압비교기(16)의 가변전압(Vref)을 2.5V로 두었을 경우 모두 제1 스위치(S1)가 눌리지 않은 것을 판별할 수 있다. 하지만, 제2 입력전압(VA)이 인가되면 어떠한 경우도 제2 입력전압(VA)에 비해서 검출되는 검출전압(VO)이 보다 높게 형성이 된다. 따라서, 상기 전압비교기(16)의 가변전압(Vref)을 제2 입력전압(VA)보나 낮게 설정하면 안정적인 키의 눌림과 그렇지 않음을 감지할 수 있다.
멤브레인센서 및 FSR센서의 가공 오차와 환경에 의한 변화량과 IC의 제조 공차까지를 감안하면 제2 입력전압(VA)을 공급하므로써, 보다 안정적으로 동작하는 결과를 얻을 수 있다. 여기서, 가공 오차와 환경에 의한 변화량은 에이징(Aging)이 진행되어 저항값이 증가 또는 감소되는 경우이다.
이러한 전원공급부(15)와 제1 열스위치부(17a)의 동작중에서 전원절약모드에 대해 도 8을 참고하여 좀 더 상세히 살펴본다.
도 8는 도 3의 동작중의 전원절약모드를 설명하기 위한 회로도이다.
전원절약모드는 일정시간 사용자의 키매트릭스(12)의 키입력이 없거나 유에스비(USB) 키보드의 경우 서스펜드(suspend) 모드로 진입하는 경우에 발생한다. 전원절약모드가 되면, 상기 열제어부(14)에서 출력되는 인에이블신호(EN)는 디스에이블되어 상기 전원공급부(15)와 상기 전압비교기(16)를 디스에이블시켜 슬림(sleep) 상태로 변경된다.
또한, 상기 제1 내지 제7 열스위치부들(17a~17g)는 모든 열주사라인들(Y30~Y36, 도 2에 도시됨)에 전원전압(VCC)과 높은 저항값을 같은 풀업저항(Rh)를 연결하여 모든 열주사라인들(Y30~Y36)에 전원전압(VCC) 수준의 전압이 유지되도록 설정한다. 그리고 행주사제어장치(13)의 모든 스위치(19...)를 온시켜 행주사라인들(X10~X16, 도 2에 도시됨)을 0V로 유지한다. 이렇게 하면 전원절약모드에 진입하게 되어 CPU(10)는 인터럽트를 인에이블하고 클럭 발생을 정지한다.
도 8을 참고하면, 전원절약모드는 스위칭 소자(rs0, 도 2의 키매트릭스(12)내의 물리적 스위칭소자(121))가 개방된 상태이다. 이때, 모든 열주사라인들(Y30~Y36)은 풀업저항(Rh)에 의한 풀업 상태가 되고, 모든 행주사라인들(X10~X16)은 NMOS 트랜지스터(19)에 의한 N채널 오픈드레인(N-channel Open Drain)이 인에이블(Enable)된 상태로 0V 부근의 전압을 갖게 된다. 이때, 인터럽트신호(INT)는 열주사라인의 전압과 동일하게 전원전압(VCC)부근의 값을 갖게 되어 홀딩전압(Vh)은 하이레벨을 갖는다.
한편, 전원절약모드에서 사용자에 의해 키입력이 발생하면, 스위칭소자(rs0, 또는 도 2의 121)가 연결되어, 풀업저항(Rh), 스위칭 저항(rm, 도 2의 122) 그리고 행주사라인에 연결된 NMOS 트랜지스터(19)의 온저항(rs1)이 전원전압(VCC)과 0V전압 사이에 직렬 형태로 형성된다. 이때, 풀업저항(Rh)의 저항값이 키매트릭스(12)내의 스위칭 저항(rm)에 비해서 충분히 큰 값을 갖고 스위치들의 온저항(rs0, rs1)의 저항값이 풀업저항(Rh)이나 스위칭 저항(rm)에 비해서 충분히 작다면, 홀딩전압(Vh)은 0V부근의 값, 즉 로우레벨을 갖는다. 이때, 인터럽트신호(INT)는 홀딩전압(Vh)이 0V 부근의 값이므로 CPU(10)로 인터럽트신호(INT)를 출력하여 웨이크업(wake-up: 정상상태로 변경)임을 CPU(10)에 알린다.
이러한 인터럽트신호(INT)에 의해 CPU(10)는 다시 클럭을 발생하고 열주사제어 동작과 행주사제어 동작을 수행하도록 열주사제어장치(11)와 행주사제어장치(13)를 제어한다.
이와 같이 전원절약모드에서 사용자의 키입력에 의해서 도 3의 홀딩전압(Vh)이 하이레벨에서 로우레벨로 변경되어, 버퍼(B, 도 3에 도시됨)는 CPU(10)에 인터럽트신호(INT)를 출력한다. 이에 따라, CPU(10)는 버퍼(B)로부터 인터럽트신호(INT)를 입력받아 전원절약모드에서 탈출하여 일반 키입력 검출 상태인 정상주사모드로 동작하게 되어, 키입력을 확인하기 위한 열주사 동작과 행주사 동작을 실시하여 사용자에 의해 눌려진 키의 위치를 인식한다.
도 3에 도시된 전원공급부(15)는 정전압 레귤레이터 방식으로 구성될 수도 있고, 저항분배에 의한 전류증폭기 방식으로 구성될 수도 있다.
도 9은 도 3에 도시된 전원공급부의 일례를 설명하기 위한 블록도이다. 특히, 정전압 레귤레이터 방식에 의해 구성되는 전원공급부가 도시된다.
도 9을 포함하면, 정전압 레귤레이터 방식의 전원공급부(15)는 기준전압 생성회로(20), 앰프(21), PMOS 트랜지스터(Tr), 직렬 저항(Rr) 및 가변 저항(Rv)을 포함한다.
상기 앰프(21)는 상기 기준전압 생성회로(20)로부터 출력하고자 하는 제2 입력전압(VA)의 가변전압(Vref)을 공급받으며, 전압 출력을 위한 PMOS 트랜지스터와 그라운드 사이에 연결된 직렬 저항(Rr)과 가변 저항(Rv)의 분배 전압과 가변전압(Vref)과의 비교를 이용하여 적절한 PMOS 트랜지스터의 게이트-소스간 전압(Vgs)을 제어하여 PMOS 트랜지스터 양단에 흐르는 전류를 제어함으로써, 원하는 제2 입력전압(VA)을 발생시킨다.
도 10은 도 3에 도시된 전원공급부의 다른 예를 설명하기 위한 블록도이다. 특히, 저항분배에 의한 전류증폭기 방식에 의해 구성되는 전원공급부가 도시된다.
도 10을 참조하면, 전류증폭기 방식의 전류공급부(15)는 일단이 전원전압(VCC)에 연결된 직렬 저항(Rr), 일단이 직렬 저항(Rr)의 타단에 연결된 가변 저항(Rv), 가변 저항(Rv)의 타단에 연결된 PMOS 트랜지스터(Tr) 및 앰프(22)를 포함한다.
전원전압(VCC)로부터 직렬 저항(Rr)과 가변 저항(Rv)에 의해 분배되는 가변전압(Vref)을 증폭률 1을 갖는 앰프(22)의 음의 궤환을 통해 제2 입력전압(VA)는 가변전압(Vref)과 동일하지만 전류의 공급 능력만을 증폭하여 제2 입력전압(VA)를 생성하여 출력한다.
도 9이나 도 10에서 도시된 상기 전원공급부(15)는 전원절약모드의 동작을 위해서 모두 인에이블신호(EN)의 입력을 받아 동작을 디스에이블할 수 있도록 하여 디스에이블시에는 전류소비를 줄일 수 있다. 또한, 도 9나 도 10에 도시된 상기 전원공급부(15)는 CPU(10)로부터 입력되는 제1 조정값(adj0)에 의해 생성해 내는 출력전압의 값을 가변할 수 있다.
도 11은 도 2에 도시된 열주사제어장치(11)의 다른 예를 설명하기 위한 블록도이다.
도 2 및 도 11을 참조하면, 열주사제어장치(11)는 열제어부(14), 전원공급부(15), 풀업저항(Rh), 제1 가변저항(R0), 복수의 열스위치부들, 버퍼(B), 고정저항(R2), 제2 가변저항(R1) 및 아날로그-디지털 변환기(116)를 포함한다. 도 11에 도시된 열주사제어장치(11)는 아날로그-디지털 변환기(116)를 제외한 도 3에 도시된 열주사제어장치(11)와 실질적으로 동일하므로 동일한 구성요소에 대해서는 동일한 도면부호를 부여하고 그 상세한 설명은 생략한다.
상기 아날로그-디지털 변환기(116)는 열스위치부들(17a~17g) 각각과 연결되고, 인에이블신호(EN)에 의해 인에이블된다. 상기 아날로그-디지털 변환기(116)는 열스위치부들 각각에 인가되는 제1 입력전압(Vup)과 가변전압(Vref)을 비교하여 그 결과를 CPU(10)에 출력한다.
도 12는 도 11에 도시된 아날로그-디지털 변환기를 설명하기 위한 블럭도이다. 특히, 완전-차동(Fully-differential) 아날로그-디지털 변환기가 도시된다.
도 12를 참조하면, 아날로그-디지털 변환기(116)는 제1 디지털-아날로그 변환기(DAC)(116a), 제2 디지털-아날로그 변환기(116b), 상기 변환기들(116a, 116b)에서 출력되는 전압을 비교하는 비교기(116c) 및 축차근사 레지스터(Successive Approximation Register, SAR)(116d)를 포함한다.
동작시, 상기 제1 디지털-아날로그 변환기(116a)와 상기 제2 디지털-아날로그 변환기(116b)에서 디지털 신호를 아날로그 전압으로 변환하여 출력한다.
상기 비교기(116c)는 상기 제1 디지털-아날로그 변환기(116a)의 출력 전압 값과 상기 제2 디지털-아날로그 변환기(116b)의 출력 전압 값의 크기를 비교하고, 비교 결과 어느 쪽 전압 값이 큰지를 한 개의 디지털 값으로 상기 축차근사 레지스터(116d)에 출력한다.
도 13a는 본 발명의 일실시예에 따른 키보드를 설명하기 위한 분해사시도이다. 도 13b는 도 13a에 도시된 멤브레인 스위치시트를 설명하기 위한 분해사시도이다. 특히, 키매트릭스가 멤브레인 스위치시트로 구성된 키보드가 도시된다.
도 13a 및 도 13b를 참조하면, 본 발명의 실시예에 따른 멤브레인 스위치 키보드는 하부케이스(100), 상부케이스(200), 러버돔 시트(300), 멤브레인 스위치시트(400) 및 마이크로 콘트롤 유닛(Micro Control Unit)(500)을 포함한다.
상기 하부케이스(100)는 상기한 구성요소들이 적층되는 베이스(110)를 제공한다. 본 실시예에서, 상기 하부케이스(100)는 직사각형의 평판이며, 배면부에 스크류 조립을 위한 복수의 볼트홀들(H)이 형성되고, 상기 배면부의 좌우 상측에 멤브레인 스위치 키보드(100)의 기울기를 조절할 수 있는 다리(미도시)가 힌지 연결되어 설치되며, 상기 배면부의 좌우 하측에는 미끄럼을 방지하는 고무부재(미도시)로 이루어진 다리가 고정 설치된다.
상기 상부케이스(200)에는 복수의 키버튼들(210)이 배치되고, 상기 하부케이스(100)와의 체결을 통해 상기 멤브레인 스위치시트(400), 상기 마이크로 콘트롤 유닛(500) 및 상기 러버돔 시트(300)를 수용한다.
상기 러버돔 시트(300)는 상기 멤브레인 스위치시트(400) 위에 배치된다. 상기 러버돔 시트(300)에는 복수의 러버돔들(310)이 형성된다.
상기 멤브레인 스위치시트(400)는 하부 시트(410), 상기 하부 시트(410) 위에 배치된 스페이서 시트(420) 및 상기 스페이서 시트(420) 위에 배치된 상부 시트(430)를 포함한다.
상기 스페이서 시트(420)에는 복수의 스페이서 홀들이 형성된다. 상기 스페이서 홀들이 형성되지 않은 영역은 상기 하부 시트(410)에 형성된 주사라인과 상기 상부 시트(430)에 형성된 주사라인간의 쇼트를 방지하는 기능을 수행할 수 있다. 상기 하부 시트(410)에 형성된 주사라인이 열주사라인이라면, 상기 상부 시트(430)에 형성된 주사라인은 행주사라인이다. 물론, 그 역도 가능하다.
상기 하부 시트(410)는 하부 베이스필름(412)과, 상기 하부 베이스필름(412)의 일면에 제1 방향으로 인쇄된 제1 도전성 잉크층(414)을 포함한다. 상기 제1 도전성 잉크층(414)은 상기 베이스필름(412)의 전면에 인쇄될 수도 있고, 배면(rear surface)에 인쇄될 수도 있다. 본 실시예에서, 상기 베이스필름(412)의 전면은 상기 상부 시트(430)에 인접하는 면이고, 상기 베이스필름(412)의 배면은 상기 전면의 반대면이다.
상기 제1 도전성 잉크층(414)은 카본을 포함할 수 있다. 상기 카본은 실버에 비해 가격이 저렴하다. 상기 제1 도전성 잉크층(414)은 1도 인쇄되어 열주사라인들(414a)과 제1 접점전극들(414b)을 형성한다. 상기 열주사라인(414a)은 예를들어 수평방향(또는 X축 방향)으로 인쇄된다. 상기 제1 접점전극들(414b) 각각은 상기 열주사라인(414a)에서 분기된다. 하나의 열주사라인(414a)에는 복수개의 제1 접점전극들(414b)이 연결된다.
상기 제1 접점전극(414b)은 원형상을 포함하는 다양한 형상을 가질 수 있다. 상기 제1 접점전극(414b)이 원형상을 갖는다면, 상기 제1 접점전극(414b)의 직경은 상기 열주사라인(414a)의 폭보다 클 수 있다. 예를들어, 상기 제1 접점전극(414b)의 직경은 상기 열주사라인(414a)의 폭에 비해 두 배, 세 배 또는 네 배의 크기를 가질 수 있다.
상기 스페이서 시트(420)는 상기 하부 시트(410) 위에 배치되고, 키버튼 영역들 각각에 대응하여 복수의 스페이서 홀들(422)이 형성된다. 멤브레인 스위치 키보드가 103 키보드라면, 스페이서 홀들의 수는 103개이다.
상기 상부 시트(430)는 상기 스페이서 시트(420) 위에 배치되고, 상부 베이스필름(432)과, 상기 상부 베이스필름(432)의 하부면에 제2 방향으로 인쇄된 제2 도전성 잉크층(434)을 포함한다. 상기 제2 도전성 잉크층(434)은 카본을 포함할 수 있다.
상기 제2 도전성 잉크층(434)은 1도 인쇄되어 행주사라인들(434a)과 제2 접점전극들(434b)을 형성한다. 상기 행주사라인(434a)은 예를들어 수직방향(또는 Y축 방향)으로 인쇄된다. 상기 제2 접점전극들(434b) 각각은 상기 행주사라인(434a)의 폭보다 넣게 확장되어 상기 행주사라인(434a)에 형성된다. 하나의 행주사라인(434a)에는 복수개의 제2 접점전극들(434b)이 연결된다.
상기 제2 접점전극(434b)은 원형상을 포함하는 다양한 형상을 가질 수 있다. 상기 제2 접점전극(434b)이 원형상을 갖는다면, 상기 제2 접점전극(434b)의 직경은 상기 행주사라인(434a)의 폭보다 클 수 있다. 예를들어, 상기 제2 접점전극(434b)의 직경은 상기 행주사라인(434a)의 폭에 비해 두 배, 세 배 또는 네 배의 크기를 가질 수 있다. 본 실시예에서, 가압된 키버튼의 좌표 검출을 위해, 상기 열주사라인은 좌표 검출을 위한 사각파의 송신신호를 전달하고, 상기 행주사라인은 좌표 검출을 위한 사각파의 수신신호를 전달할 수 있다. 한편, 가압된 키버튼의 좌표 검출을 위해, 상기 행주사라인은 좌표 검출을 위한 송신신호를 전달하고, 상기 열주사라인은 좌표 검출을 위한 수신신호를 전달할 수 있다.
상기 행주사라인(434a)과 상기 열주사라인(414a)은, XY 평면상에서 관찰할 때, 서로 교차할 수 있다. 상기 제2 접점전극들(434b) 각각은, XY 평면상에서 관찰할 때, 상기 제1 접점전극들(414b) 각각과 오버랩될 수 있다. 이때, 오버랩되는 상기 제2 접점전극(434b)과 상기 제1 접점전극(414b) 사이에는 상기 스페이서 시트(420)에 형성된 스페이서 홀(422)이 배치된다.
본 실시예에서, 상기 행주사라인(434a) 및 상기 제2 접점전극(434b)은 송신라인에 대응할 수도 있고, 상기 열주사라인(414a) 및 상기 제1 접점전극(414b)은 수신라인에 대응할 수 있다. 물론, 그 역도 가능하다.
예를들어, 특정 제1 접점전극(414b)과 특정 제2 접점전극(434b)이 근접하면, 해당 제1 접점전극(414b)과 해당 제2 접점전극(434b)간에는 정전용량이 변경된다. 변경된 정전용량은 제2 접점전극(434b)에 연결된 행주사라인을 통해 마이크로 콘트롤 유닛(500, 도 1에 도시됨)에 제공되어 정전용량이 변경된 특정 좌표가 인식될 수 있다.
상기 마이크로 콘트롤 유닛(500)은 상기 멤브레인 스위치시트(400)에서 제공되는 정전용량 감지신호를 근거로 키좌표를 연산하고, 연산된 키좌표를 컴퓨터 본체(미도시) 등에 제공한다.
키를 누르면 키는 러버돔 시트의 러버돔을 누르게 되며, 눌려진 러버돔은 아래에 있는 상부 시트를 누른다. 상부 시트가 눌리면, 하부 시트와의 접점전극이 연결되며, 키 스트로크가 인식된다. 즉, 사용자가 특정한 키를 눌렀을 때, 키보드에는 [x 번째 열과 y 번째 행의 교점]이라는 식의 데이터가 입력되어 키좌표를 판별한다.
도 14a는 본 발명의 다른 실시예에 따른 키보드를 설명하기 위한 분해사시도이다. 도 14b는 도 14a에 도시된 멤브레인 스위치시트를 설명하기 위한 분해사시도이다. 특히, 키매트릭스가 포스 센싱 저항(Force sensing resister, FSR) 부재로 구성된 키보드가 도시된다.
도 14a 및 도 14b를 참조하면, 본 발명의 다른 실시예에 따른 FSR 키보드는 하부케이스(100), 상부케이스(200), 러버돔 시트(300), FSR 부재(600) 및 마이크로 콘트롤 유닛(500)을 포함한다. 도 14a에 도시된 키보드는 FSR 부재(600)를 제외하고는 도 13a에 도시된 키보드와 동일하므로, 동일한 구성요소에 대해서는 동일한 도면부호를 부여하고 그 상세한 설명은 생략한다.
상기 FSR 부재(600)는 하부 기판(610), 상기 하부 기판(610) 위에 배치된 스페이서 시트(620) 및 상기 스페이서 시트(620) 위에 배치된 FSR 시트(630)를 포함한다.
상기 하부 기판(610)는 베이스기판, 상기 베이스기판의 일면에 제1 방향으로 인쇄된 제1 도전성 잉크층, 및 상기 베이스기판의 타면에 제2 방향으로 인쇄된 제2 도전성 잉크층을 포함한다.
상기 베이스기판은 경성의 PCB 기판 또는 연성의 플렉서블 기판을 포함할 수 있다.
상기 제1 도전성 잉크층은 카본을 포함할 수 있다. 상기 카본은 실버에 비해 가격이 저렴하다. 상기 제1 도전성 잉크층은 1도 인쇄되어 열주사라인들과 제1 접점전극들을 형성한다. 상기 열주사라인은 예를들어 수평방향(또는 X축 방향)으로 인쇄된다. 상기 제1 접점전극들 각각은 상기 열주사라인에서 분기된다. 하나의 열주사라인에는 복수개의 제1 접점전극들이 연결된다. 상기 제1 접점전극은 원형상을 포함하는 다양한 형상을 가질 수 있다. 상기 제1 접점전극이 원형상을 갖는다면, 상기 제1 접점전극의 직경은 상기 열주사라인의 폭보다 클 수 있다. 예를들어, 상기 제1 접점전극의 직경은 상기 열주사라인의 폭에 비해 두 배, 세 배 또는 네 배의 크기를 가질 수 있다.
상기 제2 도전성 잉크층은 1도 인쇄되어 행주사라인들과 제2 접점전극들을 형성한다. 상기 행주사라인은 예를들어 수직방향(또는 Y축 방향)으로 인쇄된다. 상기 제2 접점전극들 각각은 상기 행주사라인의 폭보다 넣게 확장되어 상기 행주사라인에 형성된다. 하나의 행주사라인에는 복수개의 제2 접점전극들이 연결된다. 상기 제2 접점전극은 원형상을 포함하는 다양한 형상을 가질 수 있다. 상기 제2 접점전극이 원형상을 갖는다면, 상기 제2 접점전극의 직경은 상기 행주사라인의 폭보다 클 수 있다. 예를들어, 상기 제2 접점전극의 직경은 상기 행주사라인의 폭에 비해 두 배, 세 배 또는 네 배의 크기를 가질 수 있다. 본 실시예에서, 가압된 키버튼의 좌표 검출을 위해, 상기 열주사라인은 좌표 검출을 위한 사각파의 송신신호를 전달하고, 상기 행주사라인은 좌표 검출을 위한 사각파의 수신신호를 전달할 수 있다. 한편, 가압된 키버튼의 좌표 검출을 위해, 상기 행주사라인은 좌표 검출을 위한 송신신호를 전달하고, 상기 열주사라인은 좌표 검출을 위한 수신신호를 전달할 수 있다.
상기 행주사라인과 상기 열주사라인은, XY 평면상에서 관찰할 때, 서로 교차할 수 있다. 상기 제2 접점전극들 각각은, XY 평면상에서 관찰할 때, 상기 제1 접점전극들 각각과 오버랩될 수 있다. 이때, 오버랩되는 상기 제2 접점전극과 상기 제1 접점전극에 대응하여 상기 스페이서 시트(620)에 형성된 스페이서 홀(622)이 배치된다.
본 실시예에서, 상기 행주사라인 및 상기 제2 접점전극은 송신라인에 대응할 수도 있고, 상기 열주사라인 및 상기 제1 접점전극은 수신라인에 대응할 수 있다. 물론, 그 역도 가능하다.
예를들어, 특정 제1 접점전극과 특정 제2 접점전극이 근접하면, 해당 제1 접점전극과 해당 제2 접점전극간에는 정전용량이 변경된다. 변경된 정전용량은 제2 접점전극에 연결된 행주사라인을 통해 마이크로 콘트롤 유닛(500)에 제공되어 정전용량이 변경된 특정 좌표가 인식될 수 있다.
상기 스페이서 시트(620)는 상기 하부 기판(610) 위에 배치되고, 키버튼 영역들 각각에 대응하여 복수의 스페이서 홀들(622)이 형성된다. 스위치 키보드가 103 키보드라면, 스페이서 홀들의 수는 103개이다.
상기 FSR 시트(630)는 상기 스페이서 시트(620) 위에 배치된다. 상기 FSR 시트(630)는 도전성 카본 입자들이 혼입된 폴리에틸렌(polyethylene)으로부터 형성될 수 있다.
사용자가 키버튼을 누르면, 상기 FSR 시트(630)의 특정 부위는 가압되어 저항성 도전 경로(resistive conductive path)가 FSR을 통해 하부 기판(610)에 형성된 제1 접점전극과 제2 접점전극 사이에 형성된다. 여기서 저항값은 사용자가 키버튼을 누르는 힘에 종속한다. 예를들어, 키버튼을 누르는 힘이 10 그램이라면 FSR의 저항값은 1 MOhm일 수 있고, 키버튼을 누르는 힘이 500 그램이라면, FSR의 저항값은 1 kOhm일 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 제1 입력전압(Vup)을 가변하여 열스위치부들에 제공하므로써, 카본으로 인쇄되는 멤브레인 키매트릭스에서 인쇄공차가 증가하여 저항편차가 증가하더라도 저항감지 효율을 감소하는 것을 방지할 수 있다. 이에 따라, 본 발명에 따른 키입력장치는 저항이 작은 키매트릭스나 저항이 큰 키매트릭스에도 사용할 수 있다.
또한, 간단한 구성의 스위치를 이용하여 키매트릭스를 제어하여 고스트키 현상을 제거함은 물론 전원절약모드로 동작가능하며, 제조비용을 낮출 수 있다.
* 부호의 설명
10 : CPU11 : 열주사제어장치
13 : 행주사제어장치14 : 열제어부
15 : 전원공급부16 : 전압비교기
18 : 행제어부20 : 기준전압 생성회로
21, 22 : 앰프Rh : 풀업저항
R0 : 제1 가변저항R2 : 고정저항
R1 : 제2 가변저항B : 버퍼
R2 : 고정저항R1 : 제2 가변저항
Rr : 직렬 저항Rv : 가변 저항
16 : 아날로그-디지털 변환기110, 120 : 디지털-아날로그 변환기
130 : 비교기140 : 축차근사 레지스터
100 : 하부케이스200 : 상부케이스
300 : 러버돔 시트400 : 멤브레인 스위치시트
410 : 하부 시트420 : 스페이서 시트
430 : 상부 시트500 : 마이크로 콘트롤 유닛
600 : FSR 부재610 : 하부 기판
620 : 스페이서 시트630 : FSR 시트

Claims (16)

  1. 열주사라인들 및 행주사라인들이 연결된 복수의 스위치들을 포함하는 키매트릭스에 연결된 키입력장치에서,
    상기 열주사라인들과 일대일 대응되는 복수의 열스위치부들을 포함하고, CPU의 열주사신호와 인에이블신호에 따라, (i) 정상주사모드에서 각 열마다 제1 입력전압 및 제2 입력전압 중 하나를 선택적으로 입력받고, (ii) 전원절약모드에서 홀딩전압을 입력받는 열스위치부의 스위칭동작에 따라 열주사 동작을 상기 모드별로 수행하는 열주사제어장치; 및
    상기 정상주사모드에서 상기 열주사제어장치의 열주사신호에 동기하여 상기 CPU의 행주사신호에 따라 행주사를 수행하고, 상기 인에이블신호에 따라 상기 전원절약모드로 동작하는 행주사제어장치를 포함하되,
    상기 열주사제어장치는, 기준전압과 상기 열스위치부들 각각의 사이에 배치되고 상기 제1 입력전압을 가변하여 상기 열스위치부들 각각에 제공하는 제1 가변저항을 포함하는 것을 특징으로 하는 키입력장치.
  2. 제1항에 있어서, 상기 열주사제어장치는
    상기 CPU의 제어하에 열주사신호와 인에이블신호를 출력하는 열제어부;
    상기 열제어부의 열주사신호에 의해 선택된 열주사라인과 미선택된 나머지 열주사라인 각각을 입력되는 전압에 따라 스위칭하여 열주사를 수행하도록 상기 열주사라인에 일대일 대응하도록 연결된 복수의 스위치부들;
    상기 열제어부의 인에이블신호에 따라 선택적으로 인에이블 및 디스에이블되어 상기 제1 입력전압, 상기 제2 입력전압 및 상기 홀딩전압을 상기 정상주사모드와 상기 전원절약모드에 따라 선택적으로 상기 스위치부로 출력하는 전원공급부; 및
    상기 열제어부의 인에이블신호에 따라 인에이블되어 상기 정상주사모드로 동작하고, 상기 열제어부의 인에이블신호에 따라 디스에이블되어 상기 전원절약모드로 동작하되, 기준전압생성용 저항의 저항값을 근거로 생성된 가변전압과 상기 제1 입력전압을 비교하여 그 결과를 상기 CPU에 출력하는 전압비교기를 포함하는 것을 특징으로 하는 키입력장치.
  3. 제2항에 있어서, 상기 전압비교기는 히스테리시스 특성을 갖는 것을 특징으로 하는 키입력장치.
  4. 제2항에 있어서, 상기 전압비교기는 아날로그-디지털 변환기를 포함하는 것을 특징으로 하는 키입력장치.
  5. 제2항에 있어서, 상기 정상주사모드에서 상기 CPU의 제어에 따라 인에이블신호가 인에이블되면, 상기 전원공급부는 상기 제1 입력전압과 상기 제2 입력전압을 상기 스위칭 매트릭스의 각각의 열주사선으로 선택적으로 공급하는 것을 특징으로 하는 키입력장치.
  6. 제2항에 있어서, 상기 전원절약모드에서 상기 CPU의 제어에 따라 인에이블신호가 디스에이블되면, 상기 전원공급부는 상기 홀딩전압을 모든 스위칭 매트릭스의 각각의 열주사선으로 동시에 연결해 주는 것을 특징으로 하는 키입력장치.
  7. 제6항에 있어서, 상기 열주사제어장치는 상기 전원절약모드에서 상기 전원공급부로부터 공급되는 상기 홀딩전압이 연결되고, 행주사제어장치가 모든 행주사 제어신호라인을 0V에 연결한 상태에서 사용자에 의해서 키입력이 발생하였을 경우 상기 CPU로 인터럽트신호를 발생하는 것을 특징으로 하는 키입력장치.
  8. 제7항에 있어서, 상기 인터럽트신호는, 상기 정상주사모드인 경우 인터럽트신호를 발생시키지 않으며, 상기 전원절약모드에서는 사용자의 키입력이 발생하였을 경우에만 인터럽트신호를 발생시키는 것을 특징으로 하는 키입력장치.
  9. 제7항에 있어서, 상기 행주사제어장치는, 상기 정상주사모드에서는 CPU의 제어를 받아 순차적으로 행주사 신호라인을 각각 0V에 연결해 주는 기능을 수행하고, 전원 절약 모드에서는 행주사 신호라인을 모두 0V로 연결해 주는 기능을 수행하는 행제어부를 포함하는 것을 특징으로 하는 키입력장치.
  10. 제2항에 있어서, 상기 전원절약모드에서 전원소비가 최소화하도록 상기 열제어부는 상기 전원공급부 및 상기 전압비교기에 인가되는 인에이블신호를 디스에이블시키는 것을 특징으로 하는 키입력장치.
  11. 열주사라인들 및 행주사라인들이 연결된 복수의 스위치들을 포함하는 키매트릭스; 및
    상기 키매트릭스에 연결된 키입력장치를 포함하고, 상기 키입력장치는,
    상기 열주사라인들과 일대일 대응되는 복수의 열스위치부들을 포함하고, CPU의 열주사신호와 인에이블신호에 따라, (i) 정상주사모드에서 각 열마다 제1 입력전압 및 제2 입력전압 중 하나를 선택적으로 입력받고, (ii) 전원절약모드에서 홀딩전압을 입력받는 열스위치부의 스위칭동작에 따라 열주사 동작을 상기 모드별로 수행하는 열주사제어장치; 및
    상기 정상주사모드에서 상기 열주사제어장치의 열주사신호에 동기하여 상기 CPU의 행주사신호에 따라 행주사를 수행하고, 상기 인에이블신호에 따라 상기 전원절약모드로 동작하는 행주사제어장치를 포함하되,
    상기 열주사제어장치는, 기준전압과 상기 열스위치부들 각각의 사이에 배치되고 상기 제1 입력전압을 가변하여 상기 열스위치부들 각각에 제공하는 제1 가변저항을 포함하는 것을 특징으로 하는 키보드.
  12. 제11항에 있어서, 상기 키매트릭스는 멤브레인 스위치시트인 것을 특징으로 하는 키보드.
  13. 제11항에 있어서, 상기 키매트릭스는 포스 센싱 저항(Force sensing resister, FSR)시트인 것을 특징으로 하는 키보드.
  14. 제11항에 있어서,
    일단이 상기 열스위치의 출력단에 연결된 외부저항; 및
    일단이 상기 외부저항의 타단에 연결되고, 타단이 그라운드 연결된 외부스위치를 더 포함하는 것을 특징으로 하는 키보드.
  15. 제11항에 있어서, 상기 열주사제어장치는
    상기 CPU의 제어하에 열주사신호와 인에이블신호를 출력하는 열제어부;
    상기 열제어부의 열주사신호에 의해 선택된 열주사라인과 미선택된 나머지 열주사라인 각각을 입력되는 전압에 따라 스위칭하여 열주사를 수행하도록 상기 열주사라인에 일대일 대응하도록 연결된 복수의 스위치부들;
    상기 열제어부의 인에이블신호에 따라 선택적으로 인에이블 및 디스에이블되어 상기 제1 입력전압, 상기 제2 입력전압 및 상기 홀딩전압을 상기 정상주사모드와 상기 전원절약모드에 따라 선택적으로 상기 스위치부로 출력하는 전원공급부; 및
    상기 열제어부의 인에이블신호에 따라 인에이블되어 상기 정상주사모드로 동작하고, 상기 열제어부의 인에이블신호에 따라 디스에이블되어 상기 전원절약모드로 동작하되, 기준전압생성용 저항의 저항값을 근거로 생성된 가변전압과 상기 제1 입력전압을 비교하여 그 결과를 상기 CPU에 출력하는 전압비교기를 포함하는 것을 특징으로 하는 키보드.
  16. 제15항에 있어서,
    일단이 상기 열스위치의 출력단에 연결된 외부저항; 및
    일단이 상기 외부저항의 타단에 연결되고, 타단이 그라운드 연결된 외부스위치를 더 포함하고,
    상기 외부저항은 상기 키매트릭스가 IC가 수용할 수 없는 수준의 큰 온 저항값을 가질 때 상기 외부저항의 저항값은 조정되어 상기 전압비교기의 입력단으로 인가되는 키 누름에 의한 제1 입력전압의 범위를 조정하는 것을 특징으로 하는 키보드.
PCT/KR2014/003743 2013-04-30 2014-04-29 키입력장치 및 이를 포함하는 키보드 WO2014178591A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0047851 2013-04-30
KR1020130047851A KR101391670B1 (ko) 2013-04-30 2013-04-30 키입력장치 및 이를 포함하는 키보드

Publications (1)

Publication Number Publication Date
WO2014178591A1 true WO2014178591A1 (ko) 2014-11-06

Family

ID=50893129

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/003743 WO2014178591A1 (ko) 2013-04-30 2014-04-29 키입력장치 및 이를 포함하는 키보드

Country Status (2)

Country Link
KR (1) KR101391670B1 (ko)
WO (1) WO2014178591A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113012631A (zh) * 2021-01-12 2021-06-22 深圳市思坦科技有限公司 一种Micro-LED的控制系统及方法
CN114816081A (zh) * 2022-04-29 2022-07-29 长沙锐逸微电子有限公司 一种低成本高可靠性键盘实现方案
TWI806519B (zh) * 2022-03-24 2023-06-21 群光電子股份有限公司 電子裝置及其按鍵掃描方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101675396B1 (ko) * 2015-08-17 2016-11-11 주식회사 티비알 키보드의 버튼 눌림 인식 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165559A (ja) * 1991-12-17 1993-07-02 Furuno Electric Co Ltd キースイッチマトリクス回路
JPH06124155A (ja) * 1992-10-13 1994-05-06 Nec Corp キーボード
KR20030033339A (ko) * 2001-10-22 2003-05-01 엘지전자 주식회사 다중 신호 인식 장치 및 그 방법
KR20070027766A (ko) * 2004-07-08 2007-03-09 사이프레스 세미컨덕터 코포레이션 키 또는 버튼 매트릭스 스캐닝을 위한 방법 및 장치
KR20070028137A (ko) * 2005-09-07 2007-03-12 삼성전자주식회사 전압레벨 센싱에 의한 키 스캔 시스템 및 그 방법
KR20090118157A (ko) * 2008-05-13 2009-11-18 주식회사 포인칩스 스위칭매트릭스의 키입력장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05165559A (ja) * 1991-12-17 1993-07-02 Furuno Electric Co Ltd キースイッチマトリクス回路
JPH06124155A (ja) * 1992-10-13 1994-05-06 Nec Corp キーボード
KR20030033339A (ko) * 2001-10-22 2003-05-01 엘지전자 주식회사 다중 신호 인식 장치 및 그 방법
KR20070027766A (ko) * 2004-07-08 2007-03-09 사이프레스 세미컨덕터 코포레이션 키 또는 버튼 매트릭스 스캐닝을 위한 방법 및 장치
KR20070028137A (ko) * 2005-09-07 2007-03-12 삼성전자주식회사 전압레벨 센싱에 의한 키 스캔 시스템 및 그 방법
KR20090118157A (ko) * 2008-05-13 2009-11-18 주식회사 포인칩스 스위칭매트릭스의 키입력장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113012631A (zh) * 2021-01-12 2021-06-22 深圳市思坦科技有限公司 一种Micro-LED的控制系统及方法
CN113012631B (zh) * 2021-01-12 2023-08-18 深圳市思坦科技有限公司 一种Micro-LED的控制系统及方法
TWI806519B (zh) * 2022-03-24 2023-06-21 群光電子股份有限公司 電子裝置及其按鍵掃描方法
CN114816081A (zh) * 2022-04-29 2022-07-29 长沙锐逸微电子有限公司 一种低成本高可靠性键盘实现方案
CN114816081B (zh) * 2022-04-29 2023-10-24 长沙锐逸微电子有限公司 一种低成本高可靠性键盘实现方法

Also Published As

Publication number Publication date
KR101391670B1 (ko) 2014-05-28

Similar Documents

Publication Publication Date Title
WO2015199272A1 (ko) 정전용량식 터치감지패널 및 이를 갖는 정전용량식 터치감지장치
WO2015072722A1 (ko) 기생 커패시턴스의 영향을 감소시키는 터치입력 감지방법 및 이를 위한 장치
WO2017164505A1 (ko) 터치 압력을 감지하는 터치 입력 장치
WO2012121517A2 (ko) 전압변동을 이용한 정전식 터치 검출수단, 검출방법 및 터치스크린패널과, 그러한 정전식 터치스크린패널을 내장한 표시장치
WO2014178591A1 (ko) 키입력장치 및 이를 포함하는 키보드
WO2017222346A1 (ko) 복합 휴먼 인터페이스가 구비된 전자기기
WO2016125962A1 (ko) 스타일러스 펜 및 터치 패널을 포함하는 이동 단말기 및 그 제어방법
WO2018034496A1 (ko) 스타일러스 펜, 터치 센싱 시스템, 터치 센싱 콘트롤러 및 터치 센싱 방법
WO2009145455A2 (ko) 데이터 입력장치
WO2016093612A1 (en) Band type sensor and wearable device having the same
WO2009139568A2 (ko) 스위칭매트릭스의 키입력장치
WO2021025221A1 (ko) 터치 센서를 구비한 표시 장치
WO2022164302A1 (ko) 플렉서블 디스플레이용 듀얼 디지타이저
WO2020204345A1 (ko) 터치 입력 장치
WO2020149658A2 (ko) 터치센서패널 및 터치입력장치
WO2016093525A1 (ko) 터치 신호 검출 장치 및 터치 신호 검출 방법
WO2013157836A1 (ko) 멀티-터치패널용 정전용량 감지회로 및 이를 갖는 멀티-터치 감지장치
WO2013032040A1 (ko) 전류원 방식의 정전 용량 측정회로 및 이를 이용한 정전 용량 측정 회로
WO2017204569A1 (ko) 터치 압력을 감지하는 터치 입력 장치
WO2015037853A1 (ko) 터치패널
WO2013039358A1 (ko) 사용자 입력 감지 장치 및 이를 포함하는 전자 장치
WO2021045579A1 (en) Electronic device and method for detecting connection state of connection interface
WO2022173147A1 (ko) 정전용량 저감 및 용량별 이종 전압 인가법
WO2022114428A1 (ko) 공통 모드 노이즈 제거 회로 및 이를 포함하는 터치 센서
WO2022098145A1 (ko) 플렉서블 디스플레이를 포함하는 전자 장치 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14792345

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14792345

Country of ref document: EP

Kind code of ref document: A1