WO2014174953A1 - 光電変換素子の製造方法 - Google Patents

光電変換素子の製造方法 Download PDF

Info

Publication number
WO2014174953A1
WO2014174953A1 PCT/JP2014/057830 JP2014057830W WO2014174953A1 WO 2014174953 A1 WO2014174953 A1 WO 2014174953A1 JP 2014057830 W JP2014057830 W JP 2014057830W WO 2014174953 A1 WO2014174953 A1 WO 2014174953A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
layer
substrate
compound semiconductor
conversion element
Prior art date
Application number
PCT/JP2014/057830
Other languages
English (en)
French (fr)
Inventor
洋史 加賀
Original Assignee
富士フイルム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士フイルム株式会社 filed Critical 富士フイルム株式会社
Publication of WO2014174953A1 publication Critical patent/WO2014174953A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0749—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a photoelectric conversion element having a photoelectric conversion layer composed of a compound semiconductor layer containing Cu, In, Ga, and Se, in particular, using an in-line type vapor deposition apparatus and performing a single substrate transfer.
  • the present invention relates to a method for manufacturing a photoelectric conversion element capable of forming a photoelectric conversion layer having a composition distribution of an inclined structure.
  • the solar cell has a laminated structure in which a semiconductor photoelectric conversion layer that generates current by light absorption is sandwiched between a back electrode and a transparent electrode.
  • a photoelectric conversion layer using CuInSe 2 having a chalcopyrite type crystal structure or Cu (In, Ga) Se 2 (hereinafter, Cu (In, Ga) Se 2 is referred to as CIGS) Is being considered.
  • a solar cell using a CIGS layer as a photoelectric conversion layer (hereinafter referred to as a CIGS solar cell) has been actively studied since it has a high light absorption rate and can be thinned.
  • a p-type CIGS layer is formed as a photoelectric conversion layer on the back electrode, an n-type CdS layer is formed on the p-type CIGS layer, and further transparent on the CdS layer. It has a laminated structure in which electrodes are formed. A p-n junction is formed by the p-type CIGS layer and the n-type CdS layer.
  • the band gap of the CIGS layer is expanded by increasing the composition ratio of Ga to In. For this reason, the band gap of the CIGS layer can be controlled by changing the composition ratio of In and Ga.
  • High efficiency of thin film solar cell using CIGS layer by changing the composition ratio of In and Ga in the depth direction of the CIGS layer and forming an inclined structure in which the band gap continuously changes in the depth direction Is planned.
  • the composition gradient is such that Ga / (In + Ga), which is an index of the composition ratio of Ga and In, gradually increases from the pn junction side surface (main surface on the light incident side) to the back surface
  • the band gap is An inclined structure that expands from the front surface toward the back surface can be formed. It is considered that the conversion efficiency is improved because an electric field is generated inside the CIGS layer due to the band gap inclined structure, and the photoexcited carriers are transported to the pn junction formed on the surface of the CIGS layer by the electric field.
  • the Ga concentration in the surface layer portion on the light incident side of the CIGS layer is increased to form a double gradient structure composition distribution, thereby forming a band at the pn junction interface.
  • a band gap having a double inclined structure with an enlarged gap can be formed. According to the band gap of the double tilt structure, it is known that higher conversion efficiency can be achieved by improving the open end voltage.
  • Patent Document 1 discloses a method for manufacturing a photoelectric conversion element including a photoelectric conversion layer made of a Cu (In, Ga) Se 2 compound semiconductor.
  • a plurality of Cu vapor deposition sources, a plurality of In vapor deposition sources, a plurality of Ga vapor deposition sources, and a Se vapor deposition source are arranged along a conveyance direction in which a substrate having a back electrode is conveyed in one direction.
  • Patent Document 1 discloses that a CIGS layer having a Ga / (In + Ga) ratio having a predetermined distribution is formed.
  • Patent Document 2 discloses a film formation apparatus that forms a compound semiconductor film containing Cu, In, Ga, and Se on one surface of a film formation substrate.
  • a substrate transport mechanism for transporting a film formation substrate in one direction is provided, and an In vapor deposition source and a Ga vapor deposition source are alternately arranged in the uppermost stream along the transport direction of the film formation substrate.
  • a first In-Ga vapor deposition source group is arranged in a matrix, and the control unit causes the Ga / (In + Ga) ratio to be minimum and the minimum Ga / (In + Ga) ratio between the most upstream and the most downstream in the transport direction.
  • the amount of evaporation from each evaporation source is controlled so that there is a region in which the ratio is less than half of the Ga / (In + Ga) ratio at the most upstream or most downstream.
  • the control unit has a minimum Ga / (In + Ga) ratio between the most upstream and the most downstream in the transport direction, and the minimum Ga / (In + Ga) ratio is the most upstream or most downstream Ga / ( It is disclosed that the double gradient structure of Ga can be formed because the evaporation amount from each vapor deposition source is controlled so that there is a region that is half or less of the (In + Ga) ratio.
  • Patent Document 3 describes a film forming method for controlling the composition of a CIGS thin film.
  • a first-stage film formation zone, a second-stage film formation zone, and a third-stage film formation zone are sequentially formed from the upstream side to the downstream side along a conveyance path that horizontally conveys the substrate.
  • In, Ga, and Se are deposited in the first stage film formation zone.
  • Cu and Se are deposited in the second stage film formation zone.
  • the film is always formed under the condition that the ratio of Cu to Ga, In (Cu / (Ga, In)) exceeds 1. Thereafter, Cu and Se are deposited.
  • In the third stage film formation zone In, Ga and Se are deposited. In this way, the composition of the CIGS thin film deposited on the substrate is controlled in the system in which the substrate moves.
  • Patent Documents 1 and 2 although a composition distribution having a double-gradient structure can be obtained, there is a problem that the structure is not necessarily optimal for photoelectric conversion characteristics.
  • the film forming method of Patent Document 3 has a problem that a composition distribution having a double gradient structure cannot be obtained.
  • An object of the present invention is to eliminate the problems based on the above-mentioned conventional technology, and to use a in-line deposition apparatus to form a photoelectric conversion layer having a double gradient structure composition distribution by a single substrate transport. It is providing the manufacturing method of a conversion element.
  • the present invention provides a method for producing a photoelectric conversion element having a photoelectric conversion layer composed of a compound semiconductor layer containing Cu, In, Ga and Se on a substrate, the photoelectric conversion layer Is formed using an in-line deposition apparatus, and the step of forming the photoelectric conversion layer is performed while heating and transporting the substrate, and the first compound semiconductor layer containing In, Ga, and Se is formed on the substrate.
  • Cu and Se are vapor-deposited on the first compound semiconductor layer and the first compound semiconductor layer, and the first compound semiconductor layer contains Cu, In, Ga and Se, and the Cu / (In + Ga) ratio is 1 or more.
  • Ga deposition is started from the upstream side of the In deposition
  • In deposition is started from the upstream side of the Ga deposition.
  • the step is to provide a method for manufacturing a photoelectric conversion element, characterized in that it is carried out by carrying a substrate once.
  • the heating and conveying process in the fourth step is preferably performed at a constant temperature.
  • the processing temperature is preferably 450 ° C. or higher and 600 ° C. or lower, and in the heat transfer treatment in the fourth step, the processing temperature is 450 ° C. or higher and 600 ° C. or lower.
  • the deposition amount of Se in the fourth step is smaller than the deposition amount of Se in the first to third steps.
  • the heat transfer process in the fourth step is to deposit In in addition to Se, and the amount of In deposited in the fourth step is larger than the amount of In deposited in the third step. Few.
  • the substrate has a back electrode formed on an insulating substrate, the photoelectric conversion layer is formed on the back electrode, and the processing temperature is the temperature of the insulating substrate.
  • a compound semiconductor layer containing Cu, In, Ga, and Se in which the distribution of Ga / (In + Ga) ratio in the film thickness direction of the photoelectric conversion layer is a double tilt structure is used with an in-line deposition apparatus. It is possible to form a film without being peeled off by transporting the substrate once. Thereby, the photoelectric conversion element which has a high photoelectric conversion characteristic can be manufactured stably.
  • (A) is typical sectional drawing which shows an example of the photoelectric conversion element formed with the manufacturing method of the photoelectric conversion element in embodiment of this invention
  • (b) is a photoelectric conversion layer which comprises a photoelectric conversion element. It is a graph which shows the band gap of a double inclination structure. It is typical sectional drawing which shows an example of the film-forming apparatus used for film-forming of the photoelectric converting layer of the photoelectric conversion element in embodiment of this invention. It is a flowchart which shows the film-forming method of the photoelectric converting layer of the photoelectric conversion element in embodiment of this invention in process order.
  • (A)-(c) is typical sectional drawing which shows the film-forming method of the photoelectric converting layer of the photoelectric conversion element in embodiment of this invention in order of a process.
  • 6 is a graph showing a Ga / (In + Ga) ratio distribution in the depth direction of the photoelectric conversion layers of Example 1, Comparative Example 1 and Comparative Example 2.
  • FIG.1 is typical sectional drawing which shows an example of the photoelectric conversion element formed with the manufacturing method of the photoelectric conversion element in embodiment of this invention
  • (b) is the photoelectric conversion which comprises a photoelectric conversion element. It is a graph which shows the band gap of the double inclination structure of a layer.
  • a photoelectric conversion element 10 shown in FIG. 1A includes an insulating substrate 12, a back electrode 14 formed on the insulating substrate 12, a photoelectric conversion layer 16 formed on the back electrode 14, A buffer layer 18 formed on the photoelectric conversion layer 16, a transparent electrode 20 formed on the buffer layer 18, and an upper electrode 22 formed on a partial region of the surface 20 a of the transparent electrode 20. .
  • light L is incident from the surface 20 a side of the transparent electrode 20.
  • a substrate in which the back electrode 14 is formed on the insulating substrate 12 is also referred to as a substrate 24.
  • the insulating substrate 12 of the photoelectric conversion element 10 is not particularly limited as long as it is an insulating substrate that is normally used as a substrate for a photoelectric conversion element or a solar cell.
  • a soda lime glass substrate, a ceramic substrate, a resin substrate, or the like can be used.
  • a substrate in which an insulating layer is formed on a metal substrate can be used.
  • the metal substrate is, for example, a metal substrate such as an Al substrate or a SUS substrate, or a composite metal substrate such as a composite Al substrate made of a composite material of an Al base and another metal base such as SUS.
  • a metal substrate with an insulating film having an anodic oxide film formed by anodizing the surface as an insulating layer on the surface of an Al substrate or the like can also be used.
  • the thickness of the insulating substrate 12 is not particularly limited.
  • the thickness of the insulating substrate 12 can be any thickness as long as sufficient strength can be secured according to the size of the photoelectric conversion element 10, the forming material of the insulating substrate 12, the presence or absence of flexibility of the insulating substrate 12, and the like. I do not care.
  • the thickness of the insulating substrate 12 is preferably 0.02 to 10 mm, for example.
  • the insulating substrate 12 has, for example, a flat plate shape, and the shape, size, and the like are appropriately determined according to the size, etc., of the photoelectric conversion element 10 to be applied.
  • the back electrode 14 is made of, for example, Mo, Cr, or W and a combination thereof.
  • the back electrode 14 may have a single-layer structure or a laminated structure such as a two-layer structure.
  • the back electrode 14 is preferably made of Mo.
  • the back electrode 14 preferably has a thickness of about 200 nm to 1000 nm (1 ⁇ m).
  • the photoelectric conversion layer 16 is a layer that generates a current by absorbing light that has passed through the transparent electrode 20 and the buffer layer 18, and has a photoelectric conversion function.
  • the film thickness of the photoelectric conversion layer 16 is preferably 1.0 to 3.0 ⁇ m, and particularly preferably 1.5 to 2.0 ⁇ m.
  • the photoelectric conversion layer 16 is composed of a compound semiconductor layer containing Cu, In, Ga, and Se, for example, a CIGS semiconductor compound having a chalcopyrite type crystal structure.
  • the photoelectric conversion layer 16 is composed of a CIGS layer. Since the CIGS layer (Cu (In, Ga) Se 2 layer) has a known configuration, a detailed description thereof is omitted.
  • the photoelectric conversion layer 16 has a band gap with a double tilt structure as shown in FIG.
  • the photoelectric conversion layer 16 of the CIGS layer if the distribution of Ga / (In + Ga) ratio corresponds to the double inclined structure shown in FIG. 1B, the photoelectric conversion layer 16 has a band gap of the double inclined structure. It is known. About the composition distribution of the double gradient structure of the photoelectric conversion layer 16 of the CIGS layer, for example, using SIMS (secondary ion mass spectrometer), the amounts of In and Ga are specified, and Ga / ( By measuring the In + Ga ratio, the distribution of Ga / (In + Ga) ratio is obtained. Thereby, it can be specified whether the photoelectric converting layer 16 has the band gap of a double inclination structure.
  • the photoelectric conversion layer 16 having a band gap with a double inclined structure shown in FIG. 1B can be formed by a method for manufacturing the photoelectric conversion element 10 described in detail later.
  • an alkali metal particularly Na
  • the photoelectric conversion efficiency is increased.
  • the insulating substrate 12 is composed of a metal substrate or the like, alkali metal cannot be supplied to the CIGS layer.
  • an alkali supply layer for supplying alkali metal to the photoelectric conversion layer 16 may be provided between the insulating substrate 12 and the back electrode 14.
  • This alkali supply layer is composed of a layer of a compound containing an alkali metal.
  • the alkali supply layer is not particularly limited, and a compound containing an alkali metal (a composition containing an alkali metal compound) such as NaO 2 , Na 2 S, Na 2 Se, NaCl, NaF, or sodium molybdate is used. Various types of main components can be used. In particular, a compound containing SiO 2 (silicon oxide) as a main component and NaO 2 (sodium oxide) is preferable.
  • the alkali supply layer can be formed by, for example, a sputtering method or a coating method.
  • the alkali metal supply source to the photoelectric conversion layer 16 is not limited to the alkali supply layer.
  • the buffer layer 18 is formed to form a pn junction with the photoelectric conversion layer 16 and to protect the photoelectric conversion layer 16 from damage that occurs when the transparent electrode 20 is formed.
  • the buffer layer 18 is formed of CdS, ZnS, Zn (S, O) and / or Zn (S, O, OH), SnS, Sn (S, O) and / or Sn (S, O, OH). ), InS, In (S, O) and / or In (S, O, OH), etc., and a metal sulfide containing at least one metal element selected from the group consisting of Cd, Zn, Sn, In It is preferable.
  • the film thickness of the buffer layer 18 is preferably 10 nm to 2 ⁇ m, more preferably 15 to 200 nm.
  • the buffer layer 18 is formed by, for example, a chemical bath deposition method (hereinafter referred to as CBD method).
  • the transparent electrode 20 has translucency, takes in light into the photoelectric conversion layer 16, and functions as an electrode through which a current generated in the photoelectric conversion layer 16 flows in a pair with the back electrode 14.
  • the transparent electrode 20 is made of, for example, ZnO doped with Al, B, Ga, In, or the like, or ITO (indium tin oxide).
  • the transparent electrode 20 may have a single layer structure or a laminated structure such as a two-layer structure.
  • the film thickness of the transparent electrode 20 is, for example, 50 nm to 2 ⁇ m.
  • the formation method of the transparent electrode 20 is not specifically limited, It can form by vapor phase film-forming methods, such as an electron beam vapor deposition method, a sputtering method, and CVD method, or the apply
  • the upper electrode 22 is an electrode for taking out the current generated in the photoelectric conversion layer 16 from the transparent electrode 20 when the photoelectric conversion element 10 is a cell. For this reason, the upper electrode 22 may not be provided.
  • the upper electrode 22 has a rectangular shape, for example, and is provided on the end portion of the surface 20 a of the transparent electrode 20 and the surface 14 a of the back electrode 14.
  • the upper electrode 22 is made of aluminum, for example.
  • the upper electrode 22 is formed by, for example, a sputtering method, a vapor deposition method, a CVD method, or the like.
  • the photoelectric conversion element 10 of the present embodiment may have a configuration in which a window layer is formed between the buffer layer 18 and the transparent electrode 20.
  • the window layer is formed on the buffer layer 18 in order to suppress a parallel resistance component generated at the pn junction, and is configured by a high resistance insulating film made of i-ZnO or the like.
  • This window layer is formed by, for example, sputtering.
  • a window layer made of a high resistance film such as ZnO is preferably formed between the buffer layer 18 such as CBD-CdS and the transparent electrode 20 such as ZnO: Al.
  • the photoelectric conversion element 10 is manufactured using an in-line film forming apparatus.
  • the conveyance form may be a single wafer type or a roll-to-roll method.
  • a method for manufacturing the photoelectric conversion element 10 will be described using a single wafer type as an example.
  • the manufacturing method of the following photoelectric conversion elements 10 even if it does not explain in particular, it shall be conveyed and manufactured by a single wafer type.
  • a composite metal substrate having a predetermined size in which a SUS base material and an Al base material are laminated is prepared.
  • the composite metal substrate is formed with an anodized film as an insulating layer by anodizing the Al substrate.
  • a Mo film is formed to a thickness of, for example, 600 nm on the surface 12 a of the insulating substrate 12, in this case, the surface of the anodized film, and this Mo film becomes the back electrode 14.
  • a Mo film may be formed on the surface 12a of the insulating substrate 12 as the back electrode 14 by DC sputtering using a sputtering apparatus.
  • a substrate in which the back electrode 14 is formed on the front surface 12 a of the insulating substrate 12 is referred to as a substrate 24.
  • a 2 ⁇ m-thick CIGS layer is formed as the photoelectric conversion layer 16 on the front surface 14 a of the back electrode 14.
  • a method for forming the photoelectric conversion layer 16 will be described in detail later.
  • a CdS layer (n-type semiconductor layer) having a thickness of 50 nm and serving as the buffer layer 18 is formed on the photoelectric conversion layer 16 by the CBD method.
  • a ZnO layer having a thickness of 10 nm is formed on the buffer layer 18 as a window layer.
  • a ZnO layer doped with, for example, Al, which becomes the transparent electrode 20 is formed with a thickness of, for example, 300 nm by DC sputtering using a film forming apparatus.
  • the transparent electrode 20 is formed.
  • the upper electrode 22 made of aluminum is formed on the surface 20a of the transparent electrode 20 by, for example, sputtering, vapor deposition, or CVD. Thereby, the photoelectric conversion element 10 shown to Fig.1 (a) can be formed.
  • the photoelectric conversion layer 16 is formed using the film forming apparatus 30 shown in FIG.
  • the film forming apparatus 30 is an in-line type vapor deposition apparatus, and the conveyance form is a single wafer type, but may be a roll-to-roll system.
  • the film forming apparatus 30 is connected to the film forming chamber 32a and the heat treatment chamber 32b by a partition wall 33, and to the film forming chamber 32a and the heat treatment chamber 32b of the chamber 32 via pipes 35a and 35b.
  • a transport mechanism not shown for transporting the substrate 24.
  • the control unit 38 controls each component of the film forming apparatus 30.
  • the film forming apparatus 30 forms the photoelectric conversion layer 16 on the surface 14 a of the back electrode 14 while transporting the substrate 24 in the transport direction D by a transport mechanism (not shown).
  • the photoelectric conversion layer 16 is formed on the substrate 24 by one pass by transporting the substrate 24 once in the transport direction D.
  • the interior of the film forming chamber 32a and the heat treatment chamber 32b is maintained at a predetermined degree of vacuum by being evacuated by the vacuum evacuation unit.
  • the film forming chamber 32a and the heat treatment chamber 32b of the chamber 32 are provided with a general CIGS layer film forming device such as a pressure gauge (not shown).
  • a general CIGS layer film forming device such as a pressure gauge (not shown).
  • a known vacuum pump or the like used in a semiconductor processing apparatus is appropriately used.
  • the chamber 32 is provided with an opening 33a through which the substrate 24 is conveyed and an opening 33c through which the substrate 24 is carried out.
  • the partition wall 33 is also provided with an opening 33b for transferring the substrate 24 from the film formation chamber 32a to the heat treatment chamber 32b.
  • the substrate 24 is transferred from the opening 33a, the substrate 24 on which the photoelectric conversion layer 16 is formed is unloaded from the opening 33c, and the process proceeds to the next step, for example, a buffer layer forming step.
  • the opening 33a side is simply referred to as the upstream side
  • the opening 33c side is simply referred to as the downstream side.
  • a heater 36 a for heating the substrate 24 is provided above the transfer path of the substrate 24.
  • the heater 36a heats the substrate 24 to a predetermined temperature, and is connected to the control unit 38 although not shown.
  • the heater 36a may be one that can partially change the temperature in the transport direction D.
  • the controller 36 adjusts the heater 36a to a predetermined temperature to bring the substrate 24 to a predetermined temperature.
  • the heater 36a what is generally used as a heater in a semiconductor processing apparatus can be used.
  • the substrate 24 is heated and held at a processing temperature of 450 ° C. or more and 600 ° C. or less by the heater 36a.
  • the processing temperature is the temperature of the insulating substrate 12 of the substrate 24.
  • the treatment temperature can be measured by, for example, a thermometer using a known thermocouple or the like. Further, the relationship between the set temperature of the heater 36a and the temperature of the insulating substrate 12 is examined in advance, and the set temperature of the heater 36a can be set as the processing temperature.
  • the treatment temperature is less than 450 ° C., the growth of crystal grains does not proceed and it is difficult to obtain high photoelectric conversion characteristics.
  • the processing temperature exceeds 600 ° C., damage to the insulating substrate 12 increases.
  • the damage of the insulating substrate 12 refers to physical deformation such as distortion and warping of the insulating substrate 12, and, when the insulating substrate 12 is a laminate, precipitation of foreign matter at the lamination interface, lamination For example, formation of a layer at the interface and peeling of the laminated interface.
  • a film forming unit 40 for forming a CIGS layer is provided in the film forming chamber 32a.
  • a CIGS layer is formed by the heater 36 a and the film forming unit 40.
  • the first step of forming the first compound semiconductor layer containing In, Ga, and Se while heating and transporting the substrate 24, and the first compound semiconductor layer while heating and transporting the substrate 24 are performed.
  • the second compound semiconductor layer contains Cu, In, Ga, and Se, and the Cu / (In + Ga) ratio is less than 1.
  • a third step of converting into a third compound semiconductor layer is performed.
  • a selenium (Se) deposition crucible 52 is disposed downstream of each deposition crucible 42-50. That is, metal elements other than Se are deposited in the order of Ga, In, Cu, In, and Ga.
  • the vapor deposition crucibles 42 to 52 are arranged in a plurality of rows in a direction orthogonal to the transport direction D.
  • each metal element is sequentially deposited on the substrate 24 to be transported. Since the Ga diffusion rate in the formed photoelectric conversion layer 16 is lower than the In diffusion rate, the Ga / (In + Ga) composition gradient structure with respect to the depth direction of the photoelectric conversion layer 16 is a distribution reflecting the order of vapor deposition. It becomes. By making the order of vapor-depositing metal elements in the above order, a composition distribution having a double gradient structure can be formed.
  • Each of the deposition crucibles 42 to 52 is provided with an opening and a shutter that can be opened and closed by, for example, a moving mechanism (not shown) with respect to each opening.
  • Each shutter opens or closes the opening of each vapor deposition crucible 42-52.
  • Ga, In, Cu or Se vapor is emitted from the openings of the respective evaporation crucibles 42 to 52.
  • each of the evaporation crucibles 42 to 52 is connected to a power supply unit 54 provided outside the chamber 32.
  • the power supply unit 54 has a function of increasing or decreasing the temperature of the respective evaporation crucibles 42 to 52.
  • the power supply unit 54 is connected to the control unit 38, and the temperature increase or temperature decrease is set and controlled by the control unit 38.
  • the vapor deposition crucibles 42 to 52 are heated and held at a predetermined temperature by the power supply unit 54, and Ga, In, Cu, and Se vapors are discharged from the vapor deposition crucibles 42 to 52 to the substrate 24.
  • a first monitoring unit 60 is provided upstream of the In evaporation crucible 48.
  • a second monitoring unit 62 is provided on the downstream side of the Se evaporation crucible 52 on the downstream side of the Ga evaporation crucible 50.
  • Each of the first monitoring unit 60 and the second monitoring unit 62 measures the Cu / (In + Ga) ratio of the film being formed.
  • the configuration of the first monitoring unit 60 and the second monitoring unit 62 is not particularly limited as long as the Cu / (In + Ga) ratio can be measured.
  • a heater 36 b for heating the substrate 24 is provided above the transport path of the substrate 24.
  • the heater 36b heats the substrate 24 to a predetermined temperature, and is connected to the control unit 38 although not shown.
  • the heater 36b is adjusted to a predetermined temperature by the control unit 38 to bring the substrate 24 to a predetermined temperature.
  • the heater 36b has the same configuration as the heater 36a, and the above-described measurement method is used for the processing temperature, and thus detailed description thereof is omitted.
  • a heat treatment unit 70 is provided in the heat treatment chamber 32b.
  • Se is vapor-deposited while the substrate 24 is heated and conveyed by the heater 36b and the heat treatment unit 70, and the CIGS layer formed in the film formation chamber 32a is heat-treated to form the photoelectric conversion layer 16. .
  • the difference between the Ga / (In + Ga) ratio on the surface and the Ga / (In + Ga) ratio on the bottom of the double gradient structure is preferably 0.25 or less.
  • the difference in composition exceeds 0.25, the transport effect to the surface of the carrier is reduced.
  • the open-circuit voltage can be improved while maintaining the effect of transporting to the surface of the carrier.
  • the CIGS layer formed in the film formation chamber 32a is heated and conveyed to promote the diffusion of Ga in the CIGS layer, and the difference in composition between the surface and the bottom of the double inclined structure is obtained. Can be adjusted.
  • the heat treatment unit 70 includes a selenium (Se) deposition crucible 72 and an indium (In) deposition crucible 74.
  • a selenium (Se) crucible 72 may be provided.
  • the selenium (Se) deposition crucible 72 and the In (indium) deposition crucible 74 have the same configuration as that of the film forming unit 40, and thus detailed description thereof is omitted.
  • the selenium (Se) deposition crucible 72 and the In (indium) deposition crucible 74 are connected to the power supply unit 54, and each of the deposition crucibles 72 and 74 is heated to a predetermined temperature by the power supply unit 54.
  • the vapors of Se and In are released from the vapor deposition crucibles 72 and 74 to the substrate 24 while being held.
  • the heat transfer process in the heat treatment chamber 32b is performed while depositing Se. Re-evaporation can be prevented even by vapor deposition of Se alone, but the prevention effect is enhanced by vapor deposition of In at the same time.
  • the substrate 24 is heated to a processing temperature of, for example, 450 ° C. or more and 600 ° C. or less by the heater 36b.
  • a processing temperature of, for example, 450 ° C. or more and 600 ° C. or less.
  • the processing temperature is less than 450 ° C.
  • the diffusion of Ga is insufficient, and the difference between the Ga / (In + Ga) ratio at the surface and the Ga / (In + Ga) ratio at the bottom of the double inclined structure becomes 0.25 or more. It is difficult to obtain high photoelectric conversion characteristics.
  • the processing temperature exceeds 600 ° C., Ga diffusion occurs excessively, and a composition distribution having a double gradient structure cannot be formed. Moreover, there is a risk that the evaporation element re-evaporates.
  • the processing temperature is high, the damage to the insulating substrate 12 is increased.
  • the heat transfer process in the heat processing chamber 32b is performed at a constant temperature.
  • the processing temperature is the temperature of the insulating substrate 12 of the substrate 24.
  • FIG. 3 is a flowchart showing a method of forming a photoelectric conversion layer of the photoelectric conversion element in the embodiment of the present invention in the order of steps.
  • 4A to 4C are schematic cross-sectional views showing a method of forming a photoelectric conversion layer of the photoelectric conversion element in the embodiment of the present invention in the order of steps.
  • each element of the Ga vapor deposition crucible 42, In vapor deposition crucible 44, Cu vapor deposition crucible 46, In vapor deposition crucible 48, Ga vapor deposition crucible 50, and Se vapor deposition crucible 52 is used. Make it possible to deposit.
  • the substrate 24 is transferred from the opening 33a into the film forming chamber 32a in the transfer direction D by the transfer mechanism.
  • the substrate 24 is heated and held at a temperature of, for example, 450 ° C. or more and 600 ° C. or less by the heater 36a. Then, the substrate 24 is transported from above the vapor deposition crucibles 42 to 52 in order from the Ga vapor deposition crucible 42.
  • a first compound semiconductor layer containing In, Ga, and Se is formed on the surface 14a of the back electrode 14 of the substrate 24 (step). S10).
  • the first compound semiconductor layer containing In, Ga, and Se is, for example, the (In, Ga) 2 Se 3 film 26 shown in FIG. 4A, and the (In, Ga) 2 Se 3 film 26 is It is formed on the front surface 14 a of the back electrode 14.
  • Step S10 corresponds to the first step. In step S10, Ga is deposited from the upstream side of In.
  • the substrate 24 is transported above the Cu deposition crucible 46, Cu and Se are deposited on the first compound semiconductor layer containing In, Ga, and Se. That is, Cu and Se are deposited on the surface 26 a of the (In, Ga) 2 Se 3 film 26.
  • the first compound semiconductor layer contains Cu, In, Ga, and Se, and is converted into a second compound semiconductor layer having a Cu / (In + Ga) ratio of 1 or more (step S12).
  • the second compound semiconductor layer is, for example, a CIGS layer 27 having Cu / (In + Ga) of 1 or more shown in FIG. Step S12 corresponds to the second step.
  • step S12 the film is formed so that the Cu / (In + Ga) ratio is 1 or more.
  • the first point of P 1 is CIGS layer 27 passes through the first monitoring portion 60, measures the Cu / (In + Ga) ratio of the CIGS layer 27.
  • the power supply part 54 is controlled and the temperature of a crucible is set. For example, the deposition amount of Cu is adjusted.
  • the second compound semiconductor layer contains Cu, In, Ga, and Se, and is converted into a third compound semiconductor layer having a Cu / (In + Ga) ratio of less than 1 (step S14).
  • the third compound semiconductor layer is, for example, the CIGS layer 28 having a Cu / (In + Ga) ratio of less than 1 shown in FIG. Step S14 corresponds to a third step.
  • In is deposited from the upstream side of Ga.
  • step S14 the film is formed so that the Cu / (In + Ga) ratio is less than 1.
  • the control unit 38 controls the power supply unit 54 based on the measurement result obtained by the second monitoring unit 62 to adjust the temperature of the crucible. For example, at least one deposition amount among the third-stage In deposition amount, Ga deposition amount, and Se deposition amount is adjusted.
  • the substrate 24 is transferred to the heat treatment chamber 32b, and is heated and held at a treatment temperature of, for example, 450 ° C. or more and 600 ° C. or less by the heater 36b.
  • the treatment temperature is preferably a constant temperature.
  • the heat treatment unit 70 deposits Se on the surface 28 a (see FIG. 4C) of the CIGS layer 28 of the substrate 24 by the Se deposition crucible 72, and performs heat transport processing (Step S ⁇ b> 16). .
  • the CIGS layer 28 becomes the photoelectric conversion layer 16 by the heat transfer processing step.
  • Step S16 corresponds to a fourth step.
  • Se is vapor-deposited, but the present invention is not limited to this.
  • In is applied from the In vapor deposition crucible 74 to the surface 28a of the CIGS layer 28 (see FIG. 4C). Vapor deposition may be performed.
  • the Se deposition amount in Step S16 is preferably smaller than the Se deposition amount in Step S14. Also, in the case where In is vapor-deposited in Step S16, it is preferable that the In vapor deposition amount is smaller than the In vapor deposition amount in Step S14.
  • the photoelectric conversion layer 16 having a double-gradient band gap shown in FIG. 1B can be formed by carrying the substrate 24 once. Further, no peeling occurs when the photoelectric conversion layer 16 is formed. Thereby, the photoelectric conversion element 10 excellent in photoelectric conversion characteristics can be manufactured stably.
  • the present invention is basically configured as described above. As mentioned above, although the manufacturing method of the photoelectric conversion element of this invention was demonstrated in detail, this invention is not limited to the said embodiment, You may make various improvement or change in the range which does not deviate from the main point of this invention. Of course.
  • the effect of the manufacturing method of the photoelectric conversion element of this invention is demonstrated more concretely.
  • this invention is not limited to the example shown below.
  • the photoelectric conversion elements of Examples 1 to 5 and Comparative Examples 1 to 6 shown below were manufactured by the method for manufacturing a photoelectric conversion element of the present invention.
  • the Ga / (In + Ga) ratio of the photoelectric conversion layer is measured as shown below, and based on this result, the presence / absence of a double gradient structure of Ga / (In + Ga) ratio is confirmed.
  • the difference in composition ratio between the bottom and the surface of the inclined structure was determined. Furthermore, the conversion efficiency was measured about each photoelectric conversion element.
  • the presence or absence of a double inclined structure was determined from the shape of this distribution.
  • the value of the Ga / (In + Ga) ratio of the surface of the photoelectric conversion layer and the Ga / (In + Ga) of the bottom of the double inclined structure are those for the double inclined structure. ) The ratio value was obtained and the difference between them was determined.
  • a CdS layer having a thickness of 50 nm was formed as a buffer layer on the CIGS layer by the CBD method.
  • a ZnO layer having a thickness of 10 nm is formed as a window layer on the buffer layer (CdS layer) by sputtering
  • a ZnO: Al film having a thickness of 300 nm is continuously formed as a transparent electrode on the window layer (ZnO layer).
  • a film was continuously formed.
  • a collector electrode made of aluminum was formed on the surface of the transparent electrode by sputtering to produce a photoelectric conversion element (single cell solar cell, light receiving area 0.493 cm 2 ).
  • the produced photoelectric conversion element of Example 1 is the same structure as the photoelectric conversion element 10 shown in FIG.
  • Comparative Example 1 Comparative Example 1 was produced in the same manner as Example 1 except that the heating and conveying process was not performed.
  • Comparative Example 2 Comparative Example 2 was produced in the same manner as in Example 1 except that the deposition order was changed and the heat transfer process was not performed. Note that the order of vapor deposition can be changed by changing the metal element supplied to the crucible for vapor deposition by the film forming apparatus 30 shown in FIG.

Abstract

　光電変換層は一度の基板搬送で以下の第１の工程～第４の工程で基板上に形成される。基板を加熱搬送しつつＩｎ、ＧａおよびＳｅを含む第１の化合物半導体層を形成する第１の工程と、第１の化合物半導体層へＣｕおよびＳｅを蒸着し、第１の化合物半導体層をＣｕ、Ｉｎ、ＧａおよびＳｅを含みＣｕ／（Ｉｎ＋Ｇａ）比が１以上となる第２の化合物半導体層へ転化する第２の工程と、第２の化合物半導体層へＩｎ、ＧａおよびＳｅを蒸着し、第２の化合物半導体層をＣｕ、Ｉｎ、ＧａおよびＳｅを含みＣｕ／（Ｉｎ＋Ｇａ）比が１未満である第３の化合物半導体層へ転化する第３の工程と、第３の工程で形成した第３の化合物半導体層をＳｅを蒸着しながら加熱搬送処理する第４の工程を有する。第１の工程～第４の工程は一度の基板搬送でなされる。

Description

光電変換素子の製造方法
　本発明は、Ｃｕ、Ｉｎ、ＧａおよびＳｅを含む化合物半導体層で構成された光電変換層を有する光電変換素子の製造方法、特に、インライン方式の蒸着装置を用い、１度の基板搬送で二重傾斜構造の組成分布を有する光電変換層を形成することができる光電変換素子の製造方法に関する。
　現在、太陽電池の研究が盛んに行われている。太陽電池は、光吸収で電流を発生する半導体の光電変換層を裏面電極と透明電極とで挟んだ積層構造を有する。
　次世代の太陽電池として、光電変換層にカルコパイライト型の結晶構造を有するＣｕＩｎＳｅ２、またはＣｕ（Ｉｎ、Ｇａ）Ｓｅ２（以下、Ｃｕ（Ｉｎ、Ｇａ）Ｓｅ２をＣＩＧＳという）を用いたものが検討されている。ＣＩＧＳ層を光電変換層に用いた太陽電池（以下、ＣＩＧＳ太陽電池という）は、光吸収率が高く薄膜化できることから、盛んに研究されている。
　ＣＩＧＳ太陽電池は、例えば、裏面電極上に、光電変換層として、ｐ型のＣＩＧＳ層を形成し、このｐ型のＣＩＧＳ層上にｎ型のＣｄＳ層を形成し、さらにこのＣｄＳ層上に透明電極が形成された積層構造を有している。ｐ型のＣＩＧＳ層とｎ型のＣｄＳ層とによりｐ-ｎ接合が構成される。
　現在、ＣＩＧＳ太陽電池の光電変換率を向上させる研究が進められている。
　ＣＩＧＳ太陽電池の変換効率の向上には、ＣＩＧＳ層に二重傾斜構造のバンドギャップを付与することが有効であることが知られている。
　ＣＩＧＳ層のバンドギャップは、Ｉｎに対するＧａの組成比を増加させることで拡大する。このため、ＩｎとＧａの組成比を変化させることでＣＩＧＳ層のバンドギャップを制御することができる。ＣＩＧＳ層の深さ方向におけるＩｎとＧａの組成比を変え、深さ方向に対してバンドギャップが連続的に変化した傾斜構造を形成することにより、ＣＩＧＳ層を用いた薄膜太陽電池の高効率化が図られている。例えば、ｐｎ接合側の表面（光入射側の主面）から裏面に向けて、ＧａとＩｎの組成比の指標であるＧａ／（Ｉｎ＋Ｇａ）が徐々に増加する組成傾斜とすれば、バンドギャップが表面から裏面に向けて拡大する傾斜構造を形成することができる。バンドギャップの傾斜構造によって、ＣＩＧＳ層内部に電界が生じ、その電界により、光励起されたキャリアがＣＩＧＳ層の表面に形成されるｐｎ接合へと輸送されるため変換効率が向上すると考えられている。
　また、上述のようなバンドギャップの傾斜構造に加えて、ＣＩＧＳ層の光入射側の表層部におけるＧａ濃度を高くし、二重傾斜構造の組成分布を形成することにより、ｐｎ接合界面でのバンドギャップが拡大した二重傾斜構造のバンドギャップを形成できる。二重傾斜構造のバンドギャップによれば、開放端電圧が向上することで、より高い変換効率を達成することができることが知られている。
　他方、成膜の効率化を図るため、インライン方式の蒸着装置を用いてＣＩＧＳ層を形成し、かつＣＩＧＳ層の組成を制御する方法が種々提案されている（特許文献１～３等参照）。
　特許文献１には、Ｃｕ（Ｉｎ、Ｇａ）Ｓｅ２化合物半導体からなる光電変換層を備えた光電変換素子の製造方法が開示されている。特許文献１では、裏面電極を備えた基板を、一方向に搬送させる搬送方向に沿って複数のＣｕ蒸着源、複数のＩｎ蒸着源、複数のＧａ蒸着源およびＳｅ蒸着源が配置されており、基板の一面側に、Ｓｅを除くとＣｕとＧａ、ＣｕとＩｎ、ＣｕとＩｎ、ＣｕとＧａの順で各金属元素を蒸着して、裏面電極上に光電変換層としてＣＩＧＳ層を成膜している。特許文献１には、Ｇａ／（Ｉｎ＋Ｇａ）比が所定の分布を有するＣＩＧＳ層が形成されることが開示されている。
　特許文献２には、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅを含む化合物半導体膜を成膜用基板の一面に成膜する成膜装置が開示されている。特許文献２では、成膜用基板を一方向に搬送する基板搬送機構を備え、成膜用基板の搬送方向に沿って最上流に、Ｉｎ蒸着源とＧａ蒸着源とが交互に配置されてなる行列状のＩｎ－Ｇａ第１蒸着源群を配置し、制御部により、搬送方向の最上流と最下流との間にＧａ／（Ｉｎ＋Ｇａ）比が最小、かつその最小のＧａ／（Ｉｎ＋Ｇａ）比が最上流または最下流でのＧａ／（Ｉｎ＋Ｇａ）比の半分以下となる領域が存在するように各蒸着源からの蒸発量を制御する。
　特許文献２では、制御部が搬送方向の最上流と最下流との間にＧａ／（Ｉｎ＋Ｇａ）比が最小、かつその最小のＧａ／（Ｉｎ＋Ｇａ）比が最上流または最下流でのＧａ／（Ｉｎ＋Ｇａ）比の半分以下となる領域が存在するように、各蒸着源からの蒸発量を制御するので、Ｇａの良好な二重傾斜構造を形成できることが開示されている。
　特許文献３にはＣＩＧＳ薄膜の組成を制御する成膜方法が記載されている。
　特許文献３では、基板を水平搬送させる搬送路に沿って第１段階の成膜ゾーン、第二段階の成膜ゾーン、第三段階の成膜ゾーンが上流側から下流側にかけて順次形成されている。
　第１段階の成膜ゾーンではＩｎ、ＧａとＳｅが蒸着される。第２段階の成膜ゾーンではＣｕとＳｅが蒸着される。このとき、必ずＣｕとＧａ，Ｉｎとの比（Ｃｕ／（Ｇａ，Ｉｎ））が１を超えるような条件で成膜する。その後、ＣｕとＳｅが蒸着される。そして、第３段階の成膜ゾーンではＩｎ、ＧａとＳｅが蒸着される。このようにして、基板が移動する系において基板上に蒸着されるＣＩＧＳ薄膜の組成を制御している。
特開２０１２－００７１９４号公報 特開２０１２－１４２３４２号公報 特開２０１１－７７４７２号公報
　上述の特許文献１、２では、二重傾斜構造の組成分布を得ることができるものの、光電変換特性に対して必ずしも最適な構造とならないという問題点がある。また、特許文献３の成膜方法では、二重傾斜構造の組成分布を得ることができないという問題点がある。
　本発明の目的は、前記従来技術に基づく問題点を解消し、インライン方式の蒸着装置を用い、１度の基板搬送で二重傾斜構造の組成分布を有する光電変換層を形成することができる光電変換素子の製造方法を提供することにある。
　上記目的を達成するために、本発明は、基板上に、Ｃｕ、Ｉｎ、ＧａおよびＳｅを含む化合物半導体層で構成された光電変換層を有する光電変換素子の製造方法であって、光電変換層はインライン方式の蒸着装置を用いて形成され、光電変換層を形成する工程は、基板を加熱搬送しつつなされるものであり、基板上にＩｎ、ＧａおよびＳｅを含む第１の化合物半導体層を形成する第１の工程と、第１の化合物半導体層へＣｕおよびＳｅを蒸着し、第１の化合物半導体層を、Ｃｕ、Ｉｎ、ＧａおよびＳｅを含み、Ｃｕ／（Ｉｎ＋Ｇａ）比が１以上となる第２の化合物半導体層へ転化する第２の工程と、第２の化合物半導体層へＩｎ、ＧａおよびＳｅを蒸着し、第２の化合物半導体層を、Ｃｕ、Ｉｎ、ＧａおよびＳｅを含み、Ｃｕ／（Ｉｎ＋Ｇａ）比が１未満である第３の化合物半導体層へ転化する第３の工程と、第３の工程で形成した第３の化合物半導体層を、Ｓｅを蒸着しながら加熱搬送処理する第４の工程を有し、第１の工程ではＧａの蒸着をＩｎの蒸着よりも上流側から開始し、第３の工程ではＩｎの蒸着をＧａの蒸着よりも上流側から開始し、第１の工程から４の工程は、一度の基板の搬送でなされることを特徴とする光電変換素子の製造方法を提供するものである。
　第４の工程における加熱搬送処理は、一定の温度でなされることが好ましい。
　また、第２の工程および第３の工程は、処理温度が４５０℃以上６００℃以下であることが好ましく、第４の工程における加熱搬送処理も、処理温度が４５０℃以上６００℃以下であることが好ましい。
　例えば、第４の工程におけるＳｅの蒸着量は、第１の工程から第３の工程でのＳｅの蒸着量よりも少ない。また、例えば、第４の工程における加熱搬送処理は、Ｓｅに加えて、さらにＩｎを蒸着するものであり、第４の工程におけるＩｎの蒸着量は、第３の工程におけるＩｎの蒸着量よりも少ない。
　なお、例えば、基板は、絶縁性基板上に裏面電極が形成されたものであり、光電変換層は、裏面電極上に形成され、処理温度は、絶縁性基板の温度のことである。
　本発明によれば、光電変換層の膜厚方向におけるＧａ／（Ｉｎ＋Ｇａ）比の分布が二重傾斜構造であるＣｕ、Ｉｎ、ＧａおよびＳｅを含む化合物半導体層を、インライン方式の蒸着装置を用い、１度の基板搬送で剥離することなく成膜することができる。これにより、高い光電変換特性を有する光電変換素子を安定して製造することができる。
（ａ）は、本発明の実施形態における光電変換素子の製造方法で形成される光電変換素子の一例を示す模式的断面図であり、（ｂ）は、光電変換素子を構成する光電変換層の二重傾斜構造のバンドギャップを示すグラフである。 本発明の実施形態における光電変換素子の光電変換層の成膜に用いられる成膜装置の一例を示す模式的断面図である。 本発明の実施形態における光電変換素子の光電変換層の成膜方法を工程順に示すフローチャートである。 （ａ）～（ｃ）は、本発明の実施形態における光電変換素子の光電変換層の成膜方法を工程順に示す模式的断面図である。 実施例１、比較例１および比較例２の光電変換層の深さ方向におけるＧａ／（Ｉｎ＋Ｇａ）比の分布を示すグラフである。
　以下に、添付の図面に示す好適実施形態に基づいて、本発明の光電変換素子の製造方法を詳細に説明する。
　図１（ａ）は、本発明の実施形態における光電変換素子の製造方法で形成される光電変換素子の一例を示す模式的断面図であり、（ｂ）は、光電変換素子を構成する光電変換層の二重傾斜構造のバンドギャップを示すグラフである。
　図１（ａ）に示す光電変換素子１０は、絶縁性基板１２と、この絶縁性基板１２上に形成された裏面電極１４と、この裏面電極１４上に形成された光電変換層１６と、この光電変換層１６上に形成されたバッファ層１８と、このバッファ層１８上に形成された透明電極２０と、この透明電極２０の表面２０ａの一部の領域に形成された上部電極２２とを有する。光電変換素子１０は、透明電極２０の表面２０ａ側から光Ｌが入射される。なお、絶縁性基板１２に裏面電極１４が形成されたものを基板２４ともいう。
　光電変換素子１０の絶縁性基板１２は、光電変換素子または太陽電池の基板として通常用いられる絶縁性を有する基板であれば、特に限定されるものではない。絶縁性基板１２としては、例えば、ソーダライムガラス基板、セラミックス基板、樹脂基板等を用いることができる。また、絶縁性基板１２としては、金属基板上に絶縁層が形成されたものを用いることができる。この金属基板は、例えば、Ａｌ基板またはＳＵＳ基板等の金属基板、またはＡｌ基材と、例えば、ＳＵＳ等の他の金属基材との複合材料からなる複合Ａｌ基板等の複合金属基板である。更には、絶縁性基板１２としては、表面を陽極酸化して形成した陽極酸化膜を絶縁層としてＡｌ基板等の表面に有する絶縁膜付金属基板を用いることもできる。
　絶縁性基板１２の厚さは、特に限定されるものではない。光電変換素子１０の大きさ、絶縁性基板１２の形成材料、絶縁性基板１２のフレキシブル性の有無等に応じて、十分な強度を確保できれば、絶縁性基板１２の厚さは、いかなる厚さでも構わない。しかしながら、絶縁性基板１２の厚さは、例えば、０．０２～１０ｍｍであることが好ましい。なお、絶縁性基板１２は、例えば、平板状であり、その形状および大きさ等は適用される光電変換素子１０の大きさ等に応じて適宜決定されるものである。
　裏面電極１４は、例えば、Ｍｏ、Ｃｒ、またはＷ、およびこれらを組合わせたものにより構成される。この裏面電極１４は、単層構造でもよいし、２層構造等の積層構造でもよい。裏面電極１４は、Ｍｏで構成することが好ましい。裏面電極１４は、厚さが２００ｎｍ～１０００ｎｍ（１μｍ）程度であることが好ましい。
　光電変換層１６は、透明電極２０およびバッファ層１８を通過して到達した光を吸収して電流が発生する層であり、光電変換機能を有する。光電変換層１６の膜厚は、好ましくは１．０～３．０μｍであり、１．５～２．０μｍが特に好ましい。
　光電変換層１６は、Ｃｕ、Ｉｎ、ＧａおよびＳｅを含む化合物半導体層、例えば、カルコパイライト型の結晶構造を有するＣＩＧＳ系半導体化合物で構成される。具体的には、光電変換層１６は、ＣＩＧＳ層で構成される。ＣＩＧＳ層（Ｃｕ（Ｉｎ、Ｇａ）Ｓｅ２層）は公知の構成であるため、その詳細な説明は省略する。
　光電変換層１６は、図１（ｂ）に示すような二重傾斜構造のバンドギャップを有する。ＣＩＧＳ層の光電変換層１６では、Ｇａ／（Ｉｎ＋Ｇａ）比の分布が図１（ｂ）に示す二重傾斜構造と対応していれば、光電変換層１６は二重傾斜構造のバンドギャップを有することが知られている。
　ＣＩＧＳ層の光電変換層１６の二重傾斜構造の組成分布については、例えば、ＳＩＭＳ（二次イオン質量分析計）を用いて、Ｉｎ、Ｇａの量を特定し、光電変換層１６のＧａ／（Ｉｎ＋Ｇａ）比を測定することにより、Ｇａ／（Ｉｎ＋Ｇａ）比の分布が求められる。これにより、光電変換層１６が二重傾斜構造のバンドギャップを有しているか特定することができる。
　後に詳細に説明する光電変換素子１０の製造方法により、図１（ｂ）に示す二重傾斜構造のバンドギャップを有する光電変換層１６を形成することができる。
　ここで、アルカリ金属、特にＮａが、ＣＩＧＳで構成された光電変換層に拡散されると光電変換効率が高くなることが知られている。絶縁性基板１２を金属基板等で構成した場合、アルカリ金属をＣＩＧＳ層に供給することができない。このため、光電変換層１６にアルカリ金属を供給するためのアルカリ供給層を絶縁性基板１２と裏面電極１４との間に設けてもよい。このアルカリ供給層は、アルカリ金属を含む化合物の層で構成される。
　アルカリ供給層を有することにより、光電変換層１６の成膜時に、裏面電極１４を通してアルカリ金属が光電変換層１６に拡散し、光電変換層１６の変換効率を向上させることができる。
　アルカリ供給層には、特に限定されるものではなく、ＮａＯ２、Ｎａ２Ｓ、Ｎａ２Ｓｅ、ＮａＣｌ、ＮａＦ、モリブデン酸ナトリウム塩等、アルカリ金属を含む化合物（アルカリ金属化合物を含む組成物）を主成分とするものを各種利用可能である。特に、ＳｉＯ２（酸化ケイ素）を主成分としてＮａＯ２（酸化ナトリウム）を含む化合物であるのが好ましい。アルカリ供給層は、例えば、スパッタ法、塗布法等により形成することができる。
　なお、光電変換層１６へのアルカリ金属供給源は、アルカリ供給層に限定されるものではない。
　バッファ層１８は、光電変換層１６とｐ－ｎ接合を形成するため、および透明電極２０を形成する際に生じるダメージから光電変換層１６を保護するために形成されたものである。
　バッファ層１８は、具体的には、ＣｄＳ、ＺｎＳ，Ｚｎ（Ｓ，Ｏ）および／またはＺｎ（Ｓ，Ｏ，ＯＨ）、ＳｎＳ，Ｓｎ（Ｓ，Ｏ）および／またはＳｎ（Ｓ，Ｏ，ＯＨ）、ＩｎＳ，Ｉｎ（Ｓ，Ｏ）および／またはＩｎ（Ｓ，Ｏ，ＯＨ）等の、Ｃｄ，Ｚｎ，Ｓｎ，Ｉｎからなる群より選ばれる少なくとも１種の金属元素を含む金属硫化物を含むことが好ましい。バッファ層１８の膜厚は、１０ｎｍ～２μｍが好ましく、１５～２００ｎｍがより好ましい。バッファ層１８の形成には、例えば、化学浴析出法（以下、ＣＢＤ法という）により形成される。
　透明電極２０は、透光性を有し、光を光電変換層１６に取り込むとともに、裏面電極１４と対になって、光電変換層１６で生成された電流が流れる電極として機能するものである。透明電極２０は、例えば、Ａｌ、Ｂ、Ｇａ、Ｉｎ等がドープされたＺｎＯ、またはＩＴＯ（インジウム錫酸化物）により構成される。透明電極２０は、単層構造でもよいし、２層構造等の積層構造でもよい。透明電極２０の膜厚は、例えば、５０ｎｍ～２μｍである。
　なお、透明電極２０の形成方法は、特に限定されるものではなく、電子ビーム蒸着法、スパッタ法およびＣＶＤ法等の気相成膜法または塗布法により形成することができる。また、透明電極２０の表面２０ａにＭｇＦ２等からなる反射防止膜を形成してもよい。
　上部電極２２は、光電変換素子１０がセルの場合に、光電変換層１６で発生した電流を透明電極２０から取り出すための電極である。このため、上部電極２２は設けられていなくてもよい。
　上部電極２２は、例えば、矩形状であり、透明電極２０の表面２０ａの端部、および裏面電極１４の表面１４ａに設けられている。
　上部電極２２は、例えば、アルミニウムより構成されるものである。上部電極２２は、例えば、スパッタ法、蒸着法、ＣＶＤ法等によって形成される。
　本実施形態の光電変換素子１０においては、バッファ層１８と透明電極２０との間に窓層が形成された構成でもよい。窓層は、ｐｎ接合部に生じる並列抵抗成分を抑制するために、バッファ層１８上に形成されるものであり、ｉ－ＺｎＯ等からなる高抵抗の絶縁膜により構成される。この窓層は、例えば、スパッタ法等により形成される。特に、ＣＢＤ－ＣｄＳ等のバッファ層１８とＺｎＯ：Ａｌ等の透明電極２０との間には、ＺｎＯ等の高抵抗膜からなる窓層を形成しておくことが好ましい。
　次に、本実施形態の光電変換素子１０の製造方法について説明する。
　光電変換素子１０は、インライン方式の成膜装置を用いて製造される。搬送形態は、枚葉式であってもロールツーロール方式であってもよい。本実施形態では、枚葉式を例にして、光電変換素子１０の製造方法を説明する。なお、以下の光電変換素子１０の製造方法では、特に説明しなくとも枚葉式で搬送されて、製造されるものとする。
　まず、絶縁性基板１２として、例えば、ＳＵＳ基材とＡｌ基材とが積層された、所定の大きさを有する複合金属基板を用意する。複合金属基板は、Ａｌ基板を陽極酸化処理することにより、絶縁層として陽極酸化膜が形成されている。
　次に、絶縁性基板１２の表面１２ａ、この場合、陽極酸化膜の表面にＭｏ膜が、例えば、６００ｎｍの厚さに形成されており、このＭｏ膜が裏面電極１４となる。例えば、スパッタ装置を用いてＤＣスパッタ法により、裏面電極１４としてＭｏ膜が絶縁性基板１２の表面１２ａに形成されたものでもよい。絶縁性基板１２の表面１２ａに裏面電極１４が形成された状態のものを基板２４という。
　次に、裏面電極１４の表面１４ａに光電変換層１６として、例えば、膜厚２μｍのＣＩＧＳ層を形成する。光電変換層１６の形成方法については、後に詳細に説明する。
　次に、光電変換層１６上に、例えば、バッファ層１８となる厚さ５０ｎｍのＣｄＳ層（ｎ型半導体層）を、ＣＢＤ法により形成する。
　次に、バッファ層１８上に窓層として、例えば、厚さ１０ｎｍのＺｎＯ層を形成する。
　次に、透明電極２０となる、例えば、ＡｌがドープされたＺｎＯ層を、成膜装置を用いて、ＤＣスパッタ法により、例えば、厚さ３００ｎｍ形成する。これにより、透明電極２０が形成される。
　次に、透明電極２０の表面２０ａに、例えば、スパッタ法、蒸着法、またはＣＶＤ法により、アルミニウムからなる上部電極２２を形成する。これにより、図１（ａ）に示す光電変換素子１０を形成することができる。
　本実施形態では、例えば、図２に示す成膜装置３０を用いて光電変換層１６が形成される。成膜装置３０は、インライン方式の蒸着装置であり、搬送形態が枚葉式であるが、ロールツーロール方式であってもよい。
　成膜装置３０は、成膜室３２ａと加熱処理室３２ｂとに隔壁３３で区画されたチャンバ３２と、チャンバ３２の成膜室３２ａと加熱処理室３２ｂとに配管３５ａ、３５ｂを介して接続された真空排気部３４と、基板２４を加熱するためのヒータ３６ａ、３６ｂと、制御部３８と、成膜部４０と、加熱処理部７０と、基板２４を搬送する搬送機構（図示せず）を有する。制御部３８により、成膜装置３０の各構成が制御される。
　成膜装置３０は、基板２４を図示はしない搬送機構により、搬送方向Ｄに搬送しつつ、光電変換層１６を裏面電極１４の表面１４ａに形成する。成膜装置３０では、基板２４を搬送方向Ｄに１度搬送することにより、すなわち、基板２４に１パスで光電変換層１６を形成する。
　チャンバ３２では、真空排気部３４で排気されて成膜室３２ａと加熱処理室３２ｂとの内部がそれぞれ所定の真空度に保たれる。チャンバ３２の成膜室３２ａと加熱処理室３２ｂには、図示しないが圧力計等、一般的なＣＩＧＳ層の成膜装置が具備するものが設けられている。真空排気部３４には、半導体処理装置に用いられる公知の真空ポンプ等が適宜用いられる。
　また、チャンバ３２には、基板２４が搬送される開口部３３ａと、基板２４が搬出される開口部３３ｃとが設けられている。隔壁３３にも基板２４を成膜室３２ａから加熱処理室３２ｂに搬送するための開口部３３ｂが設けられている。
　成膜装置３０では、開口部３３ａから基板２４が搬送され、光電変換層１６が形成された基板２４が開口部３３ｃから搬出されて次工程、例えば、バッファ層の形成工程に移行する。
　以下、成膜装置３０において、開口部３３ａ側を単に上流側といい、開口部３３ｃ側を単に下流側という。
　成膜室３２ａには、基板２４の搬送経路の上方に、基板２４を加熱するためのヒータ３６ａが設けられている。ヒータ３６ａは、基板２４を所定の温度に加熱するものであり、図示はしないが制御部３８に接続されている。なお、ヒータ３６ａは、搬送方向Ｄにおいて、部分的に温度を変えることができるものでもよい。
　制御部３８により、ヒータ３６ａは所定の温度に調整されて、基板２４を所定の温度にする。ヒータ３６ａとしては、半導体処理装置において、一般的にヒータとしても用いられるものが利用可能である。
　ヒータ３６ａにより、基板２４は４５０℃以上６００℃以下の処理温度に加熱保持される。なお、処理温度は、基板２４の絶縁性基板１２の温度である。
　処理温度は、例えば、公知の熱電対等を用いた温度計により測定することができる。また、予めヒータ３６ａの設定温度と絶縁性基板１２との温度との関係を調べておき、ヒータ３６ａの設定温度を処理温度とすることもできる。
　処理温度が４５０℃未満では、結晶粒の成長が進まず高い光電変換特性を得にくい。一方、処理温度が６００℃を超えると、絶縁性基板１２へのダメージが大きくなる。なお、絶縁性基板１２のダメージとは、絶縁性基板１２のゆがみ、および反り等の物理的な変形、ならびに絶縁性基板１２が積層体である場合には、積層界面での異物の析出、積層界面での層の形成および積層界面の剥離等のことである。
　成膜室３２ａには、ＣＩＧＳ層を形成するための成膜部４０が設けられている。ヒータ３６ａと成膜部４０により、ＣＩＧＳ層が形成される。
　成膜室３２ａでは、基板２４を加熱搬送しつつ、Ｉｎ、ＧａおよびＳｅを含む第１の化合物半導体層を形成する第１の工程と、基板２４を加熱搬送しつつ第１の化合物半導体層へＣｕおよびＳｅを蒸着し、第１の化合物半導体層をＣｕ、Ｉｎ、ＧａおよびＳｅを含み、Ｃｕ／（Ｉｎ＋Ｇａ）比が１以上となる第２の化合物半導体層へ転化する第２の工程と、基板２４を加熱搬送しつつ第２の化合物半導体層へＩｎ、ＧａおよびＳｅを蒸着し、第２の化合物半導体層をＣｕ、Ｉｎ、ＧａおよびＳｅを含み、Ｃｕ／（Ｉｎ＋Ｇａ）比が１未満である第３の化合物半導体層へ転化する第３の工程とが実施される。
　成膜部４０では、上流側から、ガリウム（Ｇａ）の蒸着用るつぼ４２、インジウム（Ｉｎ）の蒸着用るつぼ４４、銅（Ｃｕ）の蒸着用るつぼ４６、インジウム（Ｉｎ）の蒸着用るつぼ４８、およびガリウム（Ｇａ）の蒸着用るつぼ５０が配置されている。各蒸着用るつぼ４２～５０の下流側にセレン（Ｓｅ）の蒸着用るつぼ５２が配置されている。すなわち、Ｓｅを除く金属元素をＧａ、Ｉｎ、Ｃｕ、Ｉｎ、Ｇａの順で蒸着する。各蒸着用るつぼ４２～５２は、搬送方向Ｄと直交する方向に複数列状に配置されている。
　インライン方式の蒸着装置によるＣＩＧＳ層の成膜では、搬送する基板２４に対して逐次的に各金属元素を蒸着する。形成された光電変換層１６内におけるＧａの拡散速度がＩｎの拡散速度に比べて遅いため、光電変換層１６の深さ方向に対するＧａ／（Ｉｎ＋Ｇａ）の組成傾斜構造は蒸着の順序を反映した分布となる。金属元素を蒸着する順番を上記順番にすることで、二重傾斜構造の組成分布を形成することができる。
　各蒸着用るつぼ４２～５２は、それぞれ開口部と、各開口部に対して、例えば、移動機構（図示せず）により開閉自在なシャッタが設けられている。各シャッタにより、各蒸着用るつぼ４２～５２の開口部が開放または閉塞される。各蒸着用るつぼ４２～５２の開口部からＧａ、Ｉｎ、ＣｕまたはＳｅの蒸気が放出される。
　また、各蒸着用るつぼ４２～５２は、チャンバ３２外に設けられた電源部５４に接続されている。電源部５４は、各蒸着用るつぼ４２～５２の温度を上昇または下降させる機能を有する。電源部５４は、制御部３８に接続されており、温度上昇または温度下降は、制御部３８によって設定されるとともに制御される。電源部５４により、各蒸着用るつぼ４２～５２が、それぞれ所定の温度に加熱保持されて各蒸着用るつぼ４２～５２からＧａ、Ｉｎ、ＣｕおよびＳｅの各蒸気が基板２４に放出される。
　Ｉｎの蒸着用るつぼ４８の上流側には第１のモニタリング部６０が設けられている。また、Ｇａの蒸着用るつぼ５０の下流側にあるＳｅの蒸着用るつぼ５２の下流側に第２のモニタリング部６２が設けられている。
　第１のモニタリング部６０および第２のモニタリング部６２は、いずれも成膜中の膜のＣｕ／（Ｉｎ＋Ｇａ）比を測定するものである。
　第１のモニタリング部６０および第２のモニタリング部６２は、Ｃｕ／（Ｉｎ＋Ｇａ）比を測定することができれば、その構成は特に限定されるものではない。第１のモニタリング部６０および第２のモニタリング部６２には、例えば、特開２０１１－７７４７２号公報に記載されているＣｕと（Ｇａ，Ｉｎ）が化学量論的組成比（Ｃｕ／（Ｇａ，Ｉｎ）＝１）となる点での粒径の変化による光散乱強度の変化を利用したセンサを用いることができる。
　加熱処理室３２ｂには、基板２４の搬送経路の上方に、基板２４を加熱するためのヒータ３６ｂが設けられている。ヒータ３６ｂは、基板２４を所定の温度に加熱するものであり、図示はしないが制御部３８に接続されている。制御部３８により、ヒータ３６ｂは所定の温度に調整されて、基板２４を所定の温度にする。ヒータ３６ｂは、ヒータ３６ａと同じ構成であり、また処理温度についても上述の測定方法が用いられるため、その詳細な説明は省略する。
　加熱処理室３２ｂには加熱処理部７０が設けられている。加熱処理室３２ｂでは、ヒータ３６ｂと加熱処理部７０により、基板２４を加熱搬送しながらＳｅを蒸着して、成膜室３２ａで形成されたＣＩＧＳ層を加熱処理して光電変換層１６を形成する。
　ＣＩＧＳ層における二重傾斜構造の組成分布では、表面におけるＧａ／（Ｉｎ＋Ｇａ）比と、二重傾斜構造の底におけるＧａ／（Ｉｎ＋Ｇａ）比との差を０．２５以下にすることが好ましい。組成の差が０．２５を超えてしまうと、キャリアの表面への輸送効果が低減してしまう。組成の差を０．２５以下にすることで、キャリアの表面への輸送効果を維持したまま開放端電圧を向上させることができる。加熱処理室３２ｂにおいて、成膜室３２ａにて形成したＣＩＧＳ層に対して加熱搬送処理を実施することで、ＣＩＧＳ層内におけるＧａの拡散を促し、表面と二重傾斜構造の底の組成差を調整することができる。
　加熱処理部７０は、セレン（Ｓｅ）の蒸着用るつぼ７２と、インジウム（Ｉｎ）の蒸着用るつぼ７４を有する。なお、加熱搬送処理では、Ｓｅの蒸着とＩｎの蒸着のうち、少なくともＳｅの蒸着ができればよいため、セレン（Ｓｅ）の蒸着用るつぼ７２があればよい。Ｉｎ（インジウム）の蒸着用るつぼ７４があることが好ましい。
　セレン（Ｓｅ）の蒸着用るつぼ７２とＩｎ（インジウム）の蒸着用るつぼ７４は、成膜部４０のものと同じ構成であるため、その詳細な説明は省略する。
　セレン（Ｓｅ）の蒸着用るつぼ７２とＩｎ（インジウム）の蒸着用るつぼ７４は、電源部５４に接続されており、電源部５４により、各蒸着用るつぼ７２、７４が、それぞれ所定の温度に加熱保持されて、各蒸着用るつぼ７２、７４からＳｅ、Ｉｎの各蒸気が基板２４に放出される。
　加熱搬送処理によるＳｅの再蒸発、およびそれに伴うＩｎの再蒸発を防止するため、加熱処理室３２ｂにおける加熱搬送処理はＳｅを蒸着しながら実施する。また、Ｓｅのみの蒸着でも再蒸発は防止できるが、同時にＩｎを蒸着することで防止効果が大きくなる。
　なお、ヒータ３６ｂにより、基板２４は、例えば、４５０℃以上６００℃以下の処理温度に加熱される。
　処理温度が４５０℃未満では、Ｇａの拡散が不足し、表面におけるＧａ／（Ｉｎ＋Ｇａ）比と、二重傾斜構造の底におけるＧａ／（Ｉｎ＋Ｇａ）比との差が０．２５以上となってしまい、高い光電変換特性を得にくい。一方、処理温度が６００℃を超えると、Ｇａの拡散が過度に起こってしまい、二重傾斜構造の組成分布が形成できなくなってしまう。また、蒸着元素の再蒸発が生じる虞がある。さらに、処理温度が高い場合、絶縁性基板１２へのダメージが大きくなる。
　また、加熱処理室３２ｂでの加熱搬送処理は一定温度で実施することが好ましい。なお、処理温度は、基板２４の絶縁性基板１２の温度である。
　以下、成膜装置３０を用いた光電変換層１６の形成方法について説明する。
　図３は、本発明の実施形態における光電変換素子の光電変換層の成膜方法を工程順に示すフローチャートである。図４（ａ）～（ｃ）は、本発明の実施形態における光電変換素子の光電変換層の成膜方法を工程順に示す模式的断面図である。
　成膜装置３０において、Ｇａの蒸着るつぼ４２、Ｉｎの蒸着用るつぼ４４、Ｃｕの蒸着用るつぼ４６、Ｉｎの蒸着用るつぼ４８、Ｇａの蒸着用るつぼ５０およびＳｅの蒸着用るつぼ５２による各元素の蒸着が可能な状態にする。
　この状態で、搬送機構により、基板２４が開口部３３ａから成膜室３２ａ内に搬送方向Ｄに搬送される。基板２４は、ヒータ３６ａにより、例えば、４５０℃以上６００℃以下の温度に加熱保持される。
　そして、基板２４をＧａの蒸着るつぼ４２から順に、各蒸着るつぼ４２～５２の上方を搬送させる。
　基板２４がＧａの蒸着るつぼ４２およびＩｎの蒸着用るつぼ４４の上方を通過すると、基板２４の裏面電極１４の表面１４ａにＩｎ、ＧａおよびＳｅを含む第１の化合物半導体層が形成される（ステップＳ１０）。このＩｎ、ＧａおよびＳｅを含む第１の化合物半導体層は、例えば、図４（ａ）に示す（Ｉｎ、Ｇａ）２Ｓｅ３膜２６であり、この（Ｉｎ、Ｇａ）２Ｓｅ３膜２６が裏面電極１４の表面１４ａに形成される。ステップＳ１０が第１の工程に相当する。ステップＳ１０では、Ｇａの蒸着がＩｎの蒸着よりも上流側からなされる。
　次いで、基板２４がＣｕの蒸着用るつぼ４６の上方を搬送されると、ＣｕおよびＳｅが、Ｉｎ、ＧａおよびＳｅを含む第１の化合物半導体層に蒸着される。すなわち、ＣｕおよびＳｅを、（Ｉｎ、Ｇａ）２Ｓｅ３膜２６の表面２６ａに蒸着する。
　ここで、Ｃｕ：（Ｉｎ＋Ｇａ）：Ｓｅ＝１：１：２に達した時点で、カルコパイライト構造を有するＣｕ（Ｉｎ、Ｇａ）Ｓｅ２結晶が形成される。さらにＣｕ、Ｓｅの蒸着を続けることで、最表面にＣｕｘＳｅ層が生成され、Ｃｕ過剰組成となる。このようなことから、第１の化合物半導体層がＣｕ、Ｉｎ、ＧａおよびＳｅを含み、Ｃｕ／（Ｉｎ＋Ｇａ）比が１以上の第２の化合物半導体層へ転化される（ステップＳ１２）。この第２の化合物半導体層は、例えば、図４（ｂ）に示すＣｕ／（Ｉｎ＋Ｇａ）が１以上のＣＩＧＳ層２７である。ステップＳ１２が第２の工程に相当する。
　ステップＳ１２では、Ｃｕ／（Ｉｎ＋Ｇａ）比が１以上となるように成膜している。組成比率の情報を得るため、第１の点Ｐ１をＣＩＧＳ層２７が通過するとき、第１のモニタリング部６０で、ＣＩＧＳ層２７のＣｕ／（Ｉｎ＋Ｇａ）比を測定する。
　なお、Ｃｕ／（Ｉｎ＋Ｇａ）比が１以上ではない場合、制御部３８により、第１のモニタリング部６０で得られた測定結果に基づいて、例えば、電源部５４が制御されて、るつぼの温度が調整されて、例えば、Ｃｕの蒸着量が調整される。
　次に、基板２４がＩｎの蒸着用るつぼ４８、Ｓｅの蒸着用るつぼ５２およびＧａの蒸着用るつぼ５０の上方を搬送されると、ＣＩＧＳ層２７の表面２７ａにＩｎ、ＧａおよびＳｅが蒸着される。このとき、Ｉｎ、ＧａおよびＳｅの蒸着量は予め調整されており、Ｃｕ過剰組成から僅かにＣｕ不足組成になる。これにより、第２の化合物半導体層がＣｕ、Ｉｎ、ＧａおよびＳｅを含み、Ｃｕ／（Ｉｎ＋Ｇａ）比が１未満の第３の化合物半導体層へ転化される（ステップＳ１４）。この第３の化合物半導体層は、例えば、図４（ｃ）に示すＣｕ／（Ｉｎ＋Ｇａ）比が１未満のＣＩＧＳ層２８である。
　ステップＳ１４は第３の工程に相当する。ステップＳ１４ではＩｎの蒸着がＧａの蒸着よりも上流側からなされる。
　ステップＳ１４では、Ｃｕ／（Ｉｎ＋Ｇａ）比が１未満となるように成膜している。組成比率の情報を得るため、第２の点Ｐ２をＣＩＧＳ層２８が通過する際、第２のモニタリング部６２で、ＣＩＧＳ層２８のＣｕ／（Ｉｎ＋Ｇａ）比を測定する。
　Ｃｕ／（Ｉｎ＋Ｇａ）比が１未満ではない場合、制御部３８により、第２のモニタリング部６２で得られた測定結果に基づいて、例えば、電源部５４が制御されて、るつぼの温度が調整され、例えば、３段階目のＩｎの蒸着量、Ｇａの蒸着量およびＳｅの蒸着量のうち、少なくとも１つの蒸着量が調整される。
　次に、基板２４が加熱処理室３２ｂに搬送されて、ヒータ３６ｂにより、例えば、４５０℃以上６００℃以下の処理温度に加熱保持される。この場合、処理温度は一定温度であることが好ましい。基板２４を搬送しつつ、加熱処理部７０ではＳｅの蒸着用るつぼ７２により基板２４のＣＩＧＳ層２８の表面２８ａ（図４（ｃ）参照）にＳｅを蒸着し、加熱搬送処理する（ステップＳ１６）。加熱搬送処理工程により、ＣＩＧＳ層２８が光電変換層１６になる。
　ステップＳ１６は第４の工程に相当する。ステップＳ１６では、Ｓｅを蒸着したが、これに限定されるものではなく、Ｓｅの蒸着に加え、Ｉｎの蒸着用るつぼ７４から、ＣＩＧＳ層２８の表面２８ａ（図４（ｃ）参照）にＩｎを蒸着してもよい。
　なお、ステップＳ１６でのＳｅの蒸着量は、ステップＳ１４でのＳｅの蒸着量よりも少ないことが好ましい。また、ステップＳ１６で、Ｉｎを蒸着する場合も、Ｉｎの蒸着量は、ステップＳ１４でのＩｎの蒸着量よりも少ないことが好ましい。
　以上のようにして、基板２４を１度の搬送で、図１（ｂ）に示す二重傾斜構造のバンドギャップを有する光電変換層１６を形成することができる。また、光電変換層１６の形成の際に剥離が生じることもない。これにより、光電変換特性が優れた光電変換素子１０を安定して製造することができる。
　本発明は、基本的に以上のように構成されるものである。以上、本発明の光電変換素子の製造方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。
　以下、本発明の光電変換素子の製造方法の効果について、より具体的に説明する。なお、以下に示す例に、本発明は限定されるものではない。
　本実施例においては、本発明の効果を確認するために、本発明の光電変換素子の製造方法にて、下記に示す実施例１～実施例５および比較例１～比較例６の光電変換素子を作製した。
　各光電変換素子について、以下に示すように光電変換層のＧａ／（Ｉｎ＋Ｇａ）比の測定を行い、この結果に基づいてＧａ／（Ｉｎ＋Ｇａ）比の二重傾斜構造の有無を確認し、二重傾斜構造の底と表面との組成比の差を求めた。さらには、各光電変換素子について、変換効率の測定を行った。
　各光電変換素子のＧａ／（Ｉｎ＋Ｇａ）比の二重傾斜構造の有無および二重傾斜構造の底と表面との差の結果を下記表１に示すとともに、変換効率の測定結果を下記表１に示す。なお、下記表１では、二重傾斜構造を有するものを「あり」とし、二重傾斜構造がないものを「なし」とした。
（Ｇａ／（Ｉｎ＋Ｇａ）比の測定）
　各光電変換素子について、ＳＩＭＳ（二次イオン質量分析計）を用いて、光電変換層（ＣＩＧＳ層）についてＧａ、Ｉｎの組成分析を行った。そして、光電変換層のバッファ層側の表面から裏面電極側に向かう深さ方向のＧａ濃度およびＩｎ濃度を求めた。なお、ＳＩＭＳ（二次イオン質量分析計）による組成分析には、一次イオン種にＣｓ＋を用い、加速電圧を５．０ｋＶとした。
　得られたＧａ濃度およびＩｎ濃度を用いて深さ方向におけるＧａ／（Ｉｎ＋Ｇａ）比を求め、Ｇａ／（Ｉｎ＋Ｇａ）比の分布を得た。この分布の形状から二重傾斜構造の有無を判定した。
　二重傾斜構造の底と表面との差については、二重傾斜構造があるものについて、光電変換層の表面のＧａ／（Ｉｎ＋Ｇａ）比の値と、二重傾斜構造の底のＧａ／（Ｉｎ＋Ｇａ）比の値を取得し、これらの差を求めた。
（変換効率の測定）
　各光電変換素子について、ＡＭ（Ａｉｒ　ｍａｓｓ）１．５、１００ｍＷ／ｃｍ２の疑似太陽を用いて、上記疑似太陽下での電流－電圧特性（Ｉ－Ｖ特性）を測定し、その測定結果を用いて、変換効率（％）を測定した。
　以下、実施例１～実施例５および比較例１～比較例６について説明する。
　（実施例１）
　実施例１では、片面に厚さ３００ｎｍのナトリウム供給層が形成された陽極酸化アルミニウム基板を用いた。陽極酸化アルミニウム基板の大きさは３ｃ角である。ナトリウム供給層上に、裏面電極として厚さ６００ｎｍのモリブデン膜を形成した。なお、陽極酸化アルミニウム基板は、膜厚が１０μｍの陽極酸化膜と厚さが４０μｍアルミニウム基材と厚さが６０μｍのＳＵＳ基材との複合金属基板である。
　上述の成膜装置３０を用いて、陽極酸化アルミニウム基板を搬送しつつ、モリブデン膜上に、処理温度５５０℃で、Ｓｅを除く金属元素をＧａ、Ｉｎ、Ｃｕ、Ｉｎ、Ｇａの順で上述のように蒸着し、その後、加熱搬送処理を処理温度５５０℃でＳｅを蒸着しつつ行い、光電変換層として、厚さが２μｍのＣＩＧＳ層を形成した。
　なお、ＣＩＧＳ層の形成の際、Ｓｅは常時蒸着しているため、蒸着順ではＳｅの記載を省略している。下記表１に、金属元素の蒸着の順番を示しているが、この欄においても上述の理由によりＳｅの記載を省略している。
　ＣＩＧＳ層の成膜中、第２の工程終了後、および第３の工程終了後に、Ｃｕ／（Ｉｎ＋Ｇａ）比を測定した。このＣｕ／（Ｉｎ＋Ｇａ）比の測定は、第２の工程終了後および第３の工程終了後、それぞれで成膜中のものを抜き取り、ＸＲＦ（蛍光Ｘ線元素分析）を用いてＣｕ、ＩｎおよびＧａの組成分析を行い、この組成分析の結果を基にＣｕ／（Ｉｎ＋Ｇａ）比を求めた。なお、測定のために抜き取ったものは、再度成膜しない。
　Ｇａ、ＩｎおよびＣｕの蒸着量については、上記分析結果に基づき、予め第２の工程でＣｕ／（Ｉｎ＋Ｇａ）比が１以上、第３の工程でＣｕ／（Ｉｎ＋Ｇａ）比が１未満となるように調整されている。
　次に、ＣＩＧＳ層上にバッファ層として、厚さ５０ｎｍのＣｄＳ層を、ＣＢＤ法により形成した。そして、スパッタ法により、バッファ層（ＣｄＳ層）上に窓層として、厚さ１０ｎｍのＺｎＯ層を形成し、連続して窓層（ＺｎＯ層）上に透明電極として、厚さ３００ｎｍのＺｎＯ：Ａｌ膜を連続成膜した。
　次に、透明電極の表面に、スパッタ法にて、アルミニウムからなる集電電極を形成して光電変換素子（単セルの太陽電池、受光面積０．４９３ｃｍ２）を作製した。このようにして作製した実施例１の光電変換素子は、図１に示す光電変換素子１０と同様の構成である。
　（実施例２）
　実施例２は、加熱搬送処理における処理温度を４５０℃とした点以外は、実施例１と同様にして作製したものである。
　（実施例３）
　実施例３は、加熱搬送処理における処理温度を４２０℃とした点以外は、実施例１と同様にして作製したものである。
　（実施例４）
　実施例４は、加熱搬送処理における処理温度を６２０℃とした点以外は、実施例１と同様にして作製したものである。
　（実施例５）
　実施例５は、加熱搬送処理における処理温度を５５０℃とし、蒸着元素をＳｅとＩｎとした点以外は、実施例１と同様にして作製したものである。
　（比較例１）
　比較例１は、加熱搬送処理を実施しなかった点以外は、実施例１と同様にして作製したものである。
　（比較例２）
　比較例２は、蒸着順を変えるとともに、加熱搬送処理を実施しなかった点以外は、実施例１と同様にして作製したものである。
　なお、蒸着順は、図２に示す成膜装置３０で、蒸着用るつぼに供給する金属元素を変えることにより、変更することができる。
　（比較例３）
　比較例３は、第３の工程終了時にＣｕ／（Ｉｎ＋Ｇａ）比が１を超えるように、Ｃｕ、ＩｎおよびＧａの蒸着元素の蒸着量を変えた点以外は、実施例１と同様にして作製したものである。
　なお、Ｃｕ、ＩｎおよびＧａの蒸着量は、図２に示す成膜装置３０で、Ｃｕ、Ｉｎ、Ｇａの蒸着用るつぼの温度を変えることにより、変更することができる。
　（比較例４）
　比較例４は、第２の工程終了時にＣｕ／（Ｉｎ＋Ｇａ）比が１未満となるように、Ｃｕ、ＩｎおよびＧａの蒸着元素の蒸着量を変えた点以外は、実施例１と同様にして作製したものである。
　なお、Ｃｕ、ＩｎおよびＧａの蒸着量は、図２に示す成膜装置３０で、Ｃｕ、ＩｎおよびＧａの蒸着用るつぼの温度を変えることにより、変更することができる。
　（比較例５）
　比較例５は、実施例１と同じナトリウム供給層が形成された陽極酸化アルミニウム基板を用い、このナトリウム供給層上に裏面電極として形成された厚さ６００ｎｍのモリブデン膜上にＣＩＧＳ層を、蒸着順を変えて成膜し、その後、加熱搬送処理を実施しなかった点以外は、実施例１と同様にして作製したものである。
　なお、蒸着については、蒸着用るつぼが、Ｓｅを除くと比較例５の蒸着順（Ｃｕ＋Ｇａ、Ｃｕ＋Ｉｎ、Ｃｕ＋Ｉｎ、Ｃｕ＋Ｇａ）となるように配置された成膜装置を用いた。
　比較例５では、蒸着の形態が大きく異なるため、Ｃｕ／（Ｉｎ＋Ｇａ）比の測定は行わなかった。
　（比較例６）
　比較例６は、実施例１と同じナトリウム供給層が形成された陽極酸化アルミニウム基板を用い、このナトリウム供給層上に裏面電極として形成された厚さ６００ｎｍのモリブデン膜上にＣＩＧＳ層を、蒸着順を変えて成膜し、その後、処理温度５５０℃でＳｅを蒸着しつつ加熱搬送処理を実施した点以外は、実施例１と同様にして作製したものである。
　なお、蒸着については、蒸着用るつぼが、Ｓｅを除くと比較例６の蒸着順（Ｃｕ＋Ｇａ、Ｃｕ＋Ｉｎ、Ｃｕ＋Ｉｎ、Ｃｕ＋Ｇａ）となるように配置された成膜装置を用いた。
　比較例６では、蒸着の形態が大きく異なるため、Ｃｕ／（Ｉｎ＋Ｇａ）比の測定は行わなかった。
Figure JPOXMLDOC01-appb-T000001
　まず、Ｇａ／（Ｉｎ＋Ｇａ）の分布について図５を基に説明する。図５では、実施例１、比較例１および比較例２のＧａ／（Ｉｎ＋Ｇａ）の分布を示している。
　図５に示すように、実施例１は、光電変換素層の深さ方向における組成分布が二重傾斜構造となっていた。なお、図５には示していないが、実施例２～５についても、光電変換素層の深さ方向における組成分布が二重傾斜構造となっていることを確認している。
　比較例１は、光電変換素層の深さ方向における組成分布が二重傾斜構造となっていた。比較例１では、加熱搬送熱処理を行わなかったため、Ｇａ／（Ｉｎ＋Ｇａ）比において、光電変換素層の表面（図５グラフではゼロのところ）の値と一番低いところ（二重傾斜構造の底）の値の差が実施例１に比して大きい。これに対して、比較例２では、凹凸が繰り返し表れ、二重傾斜構造が得られなかった。
　上記表１に示すように、実施例１～５は、二重傾斜構造を有する光電変換層を得ることができ、１０％以上の高い変換効率を得ることができた。
　一方、比較例１は、上述のように二重傾斜構造の組成分布を有する光電変換層を得ることができたものの、光電変換素層の表面におけるＧａ／（Ｉｎ＋Ｇａ）比値と二重傾斜構造の底におけるＧａ／（Ｉｎ＋Ｇａ）比の値の差が大きく、低い変換効率となった。
　比較例２は、蒸着順のうちＩｎとＧａが本発明と逆であり、かつ加熱搬送熱処理を行わなかった。比較例２は、上述のように二重傾斜構造の組成分布を有する光電変換層を得ることができず、低い変換効率となった。
　比較例３は、蒸着順は同じであるが、第３の工程終了時におけるＣｕ／（Ｉｎ＋Ｇａ）比の値が１を超えていた。比較例３は、二重傾斜構造の組成分布を有する光電変換層を得ることができたものの、残存するＣｕｘＳｅがリークパスとなり、低い変換効率となった。
　比較例４は、蒸着順は同じであるが、第２の工程終了時におけるＣｕ／（Ｉｎ＋Ｇａ）比の値が１未満であった。比較例４は、二重傾斜構造の組成分布を有する光電変換層を得ることができたものの、結晶粒の成長が不足し、低い変換効率となった。
　比較例５は、蒸着順が異なり、かつ加熱搬送熱処理を行わなかった。比較例５は、二重傾斜構造の組成分布を有する光電変換層を得ることができたが、低い変換効率となった。
　比較例６は、蒸着順が異なるが、加熱搬送熱処理を行った。比較例６は、二重傾斜構造の組成分布を有する光電変換層を得ることができたが、低い変換効率となった。
　上述のように、表１の結果から、本発明の有効性が確認された。
　１０　光電変換素子
　１２　絶縁性基板（基板）
　１４　裏面電極
　１６　光電変換層
　１８　バッファ層
　２０　透明電極
　２２　上部電極
　２４　基板
　３０　成膜装置
　３２　チャンバ
　３２ａ　成膜室
　３２ｂ　加熱処理室
　３４　真空排気部
　３６ａ、３６ｂ　ヒータ
　３８　制御部
　４０　成膜装置
　７０　加熱処理部

Claims (7)

  1. 　基板上に、Ｃｕ、Ｉｎ、ＧａおよびＳｅを含む化合物半導体層で構成された光電変換層を有する光電変換素子の製造方法であって、
    　前記光電変換層はインライン方式の蒸着装置を用いて形成され、
    　前記光電変換層を形成する工程は、前記基板を加熱搬送しつつなされるものであり、
    　前記基板上にＩｎ、ＧａおよびＳｅを含む第１の化合物半導体層を形成する第１の工程と、
    　前記第１の化合物半導体層へＣｕおよびＳｅを蒸着し、前記第１の化合物半導体層を、Ｃｕ、Ｉｎ、ＧａおよびＳｅを含み、Ｃｕ／（Ｉｎ＋Ｇａ）比が１以上となる第２の化合物半導体層へ転化する第２の工程と、
    　前記第２の化合物半導体層へＩｎ、ＧａおよびＳｅを蒸着し、前記第２の化合物半導体層を、Ｃｕ、Ｉｎ、ＧａおよびＳｅを含み、Ｃｕ／（Ｉｎ＋Ｇａ）比が１未満である第３の化合物半導体層へ転化する第３の工程と、
    　前記第３の工程で形成した前記第３の化合物半導体層を、Ｓｅを蒸着しながら加熱搬送処理する第４の工程を有し、
    　前記第１の工程ではＧａの蒸着をＩｎの蒸着よりも上流側から開始し、前記第３の工程ではＩｎの蒸着をＧａの蒸着よりも上流側から開始し、
    　前記第１の工程から前記４の工程は、一度の前記基板の搬送でなされることを特徴とする光電変換素子の製造方法。
  2. 　前記第４の工程における前記加熱搬送処理は、一定の温度でなされる請求項１に記載の光電変換素子の製造方法。
  3. 　前記第２の工程および前記第３の工程は、処理温度が４５０℃以上６００℃以下である請求項１または２に記載の光電変換素子の製造方法。
  4. 　前記第４の工程における前記加熱搬送処理は、処理温度が４５０℃以上６００℃以下である請求項１～３のいずれか１項に記載の光電変換素子の製造方法。
  5. 　前記第４の工程における前記Ｓｅの蒸着量は、前記第１の工程から前記第３の工程でのＳｅの蒸着量よりも少ない請求項１～４のいずれか１項に記載の光電変換素子の製造方法。
  6. 　前記第４の工程における前記加熱搬送処理は、前記Ｓｅに加えて、さらにＩｎを蒸着するものであり、
    　前記第４の工程における前記Ｉｎの蒸着量は、前記第３の工程における前記Ｉｎの蒸着量よりも少ない請求項１～５のいずれか１項に記載の光電変換素子の製造方法。
  7. 　前記基板は、絶縁性基板上に裏面電極が形成されたものであり、
    　前記光電変換層は、前記裏面電極上に形成され、
    　前記処理温度は、前記絶縁性基板の温度である請求項３～６のいずれか１項に記載の光電変換素子の製造方法。
PCT/JP2014/057830 2013-04-25 2014-03-20 光電変換素子の製造方法 WO2014174953A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013092613A JP2014216479A (ja) 2013-04-25 2013-04-25 光電変換素子の製造方法
JP2013-092613 2013-04-25

Publications (1)

Publication Number Publication Date
WO2014174953A1 true WO2014174953A1 (ja) 2014-10-30

Family

ID=51791537

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/057830 WO2014174953A1 (ja) 2013-04-25 2014-03-20 光電変換素子の製造方法

Country Status (2)

Country Link
JP (1) JP2014216479A (ja)
WO (1) WO2014174953A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502762B (zh) * 2014-12-22 2015-10-01 Ind Tech Res Inst 化合物太陽能電池與硫化物單晶奈米粒子薄膜的製造方法
KR101969976B1 (ko) * 2017-09-15 2019-04-18 한국과학기술연구원 Cigs 박막의 제조방법, 이에 의해 제조된 cigs 박막 및 이를 포함하는 태양전지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031551A (ja) * 2002-06-25 2004-01-29 Matsushita Electric Ind Co Ltd 化合物半導体薄膜の製造方法
JP2011222967A (ja) * 2010-03-26 2011-11-04 Fujifilm Corp 光電変換素子の製造方法、光電変換素子および薄膜太陽電池
JP2012012662A (ja) * 2010-06-30 2012-01-19 Fujifilm Corp 成膜装置および太陽電池

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008039280A2 (en) * 2006-08-16 2008-04-03 Solyndra, Inc. Real time process monitoring and control for semicontor layers
JP2012142342A (ja) * 2010-12-28 2012-07-26 Fujifilm Corp 成膜装置および光電変換素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031551A (ja) * 2002-06-25 2004-01-29 Matsushita Electric Ind Co Ltd 化合物半導体薄膜の製造方法
JP2011222967A (ja) * 2010-03-26 2011-11-04 Fujifilm Corp 光電変換素子の製造方法、光電変換素子および薄膜太陽電池
JP2012012662A (ja) * 2010-06-30 2012-01-19 Fujifilm Corp 成膜装置および太陽電池

Also Published As

Publication number Publication date
JP2014216479A (ja) 2014-11-17

Similar Documents

Publication Publication Date Title
JP4937379B2 (ja) 薄膜太陽電池
KR101522128B1 (ko) 5원 화합물 반도체 ｃｚｔｓｓｅ의 제조 방법, 및 박막 태양광 전지
JP4919710B2 (ja) 薄膜太陽電池
WO2017170125A1 (ja) 透明導電膜付き基板の製造方法、透明導電膜付き基板の製造装置、透明導電膜付き基板、及び太陽電池
Ahn et al. Flexible high-efficiency CZTSSe solar cells on stainless steel substrates
JP2009135299A (ja) Ｃｉｓ系薄膜太陽電池の光吸収層の製造方法
WO2011074685A1 (ja) Ｃｉｓ系薄膜太陽電池の製造方法
Temgoua et al. Comparative study of Cu2ZnSnSe4 solar cells growth on transparent conductive oxides and molybdenum substrates
WO2012090506A1 (ja) 成膜装置および光電変換素子の製造方法
US20130217211A1 (en) Controlled-Pressure Process for Production of CZTS Thin-Films
WO2014174953A1 (ja) 光電変換素子の製造方法
US8962379B2 (en) Method of producing CIGS film, and method of producing CIGS solar cell by using same
US20150380596A1 (en) Cigs film production method, and cigs solar cell production method using the cigs film production method
JP2017050337A (ja) Ｃｉｇｓ半導体前駆体膜の製造方法およびそれを用いたｃｉｇｓ半導体膜の製造方法並びにそれらを用いたｃｉｇｓ太陽電池の製造方法
US9034686B2 (en) Manufacturing methods for semiconductor devices
JP2014154762A (ja) Ｃｉｇｓ膜の製法およびそれを用いるｃｉｇｓ太陽電池の製法
WO2010150864A1 (ja) Ｃｉｓ系薄膜太陽電池
JP5378534B2 (ja) カルコパイライト型化合物薄膜の製造方法およびそれを用いた薄膜太陽電池の製造方法
CN101807620B (zh) 用于薄膜光伏的吸收层及由其制成的太阳能电池
US20130316490A1 (en) Solar cell and solar cell production method
US20160020345A1 (en) Method and device of manufacturing compound-semiconductor thin-film
KR102227799B1 (ko) Ｃｉｇｓ 박막 태양전지 제조방법
JP2015162524A (ja) 光電変換素子、太陽電池及び光電変換素子の製造方法
US20170167028A1 (en) Selenization or sulfurization method of roll to roll metal substrates
JP2015164163A (ja) 光電変換素子および太陽電池

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14788581

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14788581

Country of ref document: EP

Kind code of ref document: A1