WO2014115713A1 - バランス補正装置及び蓄電装置 - Google Patents

Abstract

　インダクタＬのＤＣＲ（DC Resistance）の電圧降下を検出することによりインダクタ電流ｉＬを検出し、検出された電圧降下に基づき、インダクタ電流ｉＬが予め設定された制限範囲を逸脱しないようにスイッチング素子Ｓ１，Ｓ２をオンオフ制御する。より具体的には、抵抗素子Ｒａと容量素子Ｃとを含むＲＣフィルタをインダクタＬの端子間に接続し、容量素子Ｃの端子間に、第１演算増幅器ＯＰａ及び第２演算増幅器ＯＰｂを、夫々の反転入力端子及び非反転入力端子に、容量素子Ｃの各端子が互いに逆の極性になるように接続し、第１演算増幅器及ＯＰａ及び第２演算増幅器ＯＰｂの夫々の出力に基づき、インダクタ電流ｉＬが予め設定された制限範囲を逸脱しないように上記オンオフ制御を行う。

Description

バランス補正装置及び蓄電装置

　この発明は、複数の蓄電セルの電圧を均等化するバランス補正装置及び蓄電装置に関する。

　複数の蓄電セルが直列接続されてなる集合電池においては、放電能力の低下や寿命の短縮化を防ぐべく、蓄電セル間の電圧（起電力）のばらつきを抑える必要がある。とくに電気自動車等に用いられる蓄電装置のように、多数の蓄電セルからなる集合電池については、蓄電セル間の電圧のばらつきを厳密に抑えることが求められる。

　蓄電セル間の電圧を均等化する仕組みとして、例えば、特許文献１には、直列接続された２次電池Ｂ１，Ｂ２の接続点にインダクタＬの一端を接続しておき、該インダクタＬの他端を電池Ｂ１の他端に接続して形成される第１閉回路に電流を流す第１モードと、インダクタＬの他端を電池Ｂ２の他端に接続して形成される第２閉回路に電流を流す第２モードとを短時間ずつ交互に繰り返す動作（スイッチング動作）を適当な期間、実行することにより、電池Ｂ１と電池Ｂ２の電圧を均等化するバランス補正方法について開示されている（以下、特許文献１に開示されているバランス補正方式のことをコンバータ方式と称する。）。

　また特許文献２には、上記コンバータ方式の電圧バランス補正回路において、直列接続された複数の蓄電セルの電圧を、簡単かつ小規模でＩＣ化にも適した回路により電力損失をともなうことなく効率良く均等化させるべく、周期的にトリガー駆動されて第１の単発パルス信号を出力する第１のワンショットマルチバイプレータ、及び上記第１の単発パルス信号の立ち下がりでトリガー駆動されて第２の単発パルス信号を出力する第２のワンショットマルチバイプレータを設け、２つのセル間の電圧差の増大に応じて各単発パルス信号のパルス幅を拡大させるよう、上記ワンショットマルチバイプレータの動作条件を上記検出値で可変制御することが記載されている。

　また特許文献３には、上記コンバータ方式の電圧バランス補正回路において、スイッチング素子に流れる電流を検出し、当該検出値が所定値を越える過電流であるときに、過電流が低減するように信号発生回路の動作に制限をかけること、及び、副スイッチング素子と電流検出のための抵抗とを直列に接続した直列素子をスイッチング素子に並列に接続し、副スイッチング素子をスイッチング素子と連動させて２重に動かす構成とし、上記抵抗に接続するコンパレータにより過電流を検出し、コンパレータの出力を信号発生回路に戻して過電流制限を行うことが記載されている。

特開２００１－１８５２２９号公報 特開２００９－２３２６６０号公報 特開２００６－６７７４２号公報

　図６は、集合電池の蓄電セルのバランスを確保するためのバランス補正装置の一例として示す、コンバータ方式のバランス補正回路６である。

　図６に示すように、蓄電セルＢ１とＢ２とが直列接続されて集合電池３が構成されている。集合電池３の正負端子３１，３２には、集合電池３に充電電流を供給する電流供給源（例えば、充電器、回生回路）、もしくは集合電池３の電力を利用する負荷（例えば、モータ、需要家負荷、電子回路）が接続される。

　蓄電セルＢ１の負極と蓄電セルＢ２の正極とを結ぶ線路には、インダクタＬの一端が接続されている。インダクタＬの他端と蓄電セルＢ１の正極とを結ぶ線路には、スイッチング素子Ｓ１が設けられている。インダクタＬの他端と蓄電セルＢ２の負極とを結ぶ線路には、スイッチング素子Ｓ２が設けられている。

　スイッチング素子Ｓ１，Ｓ２は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を用いて構成されている。スイッチング素子Ｓ１，Ｓ２は、制御回路３０によって生成される制御信号φ１，φ２によって制御されるゲートドライバＤ１，Ｄ２によって、一方のスイッチング素子がオンしているときは他方のスイッチング素子がオフするように、互いに相補的に動作する。

　以上の構成からなるバランス補正回路において、制御回路１０は、制御信号によりスイッチング素子Ｓ１とスイッチング素子Ｓ２とを所定のデューティ比で交互にオンオフ制御する。これにより蓄電セルＢ１と蓄電セルＢ２との間で電力の授受が行われ、蓄電セルＢ１と蓄電セルＢ２の電圧が均等化される。

　制御回路１０は、蓄電セルＢ１，Ｂ２の夫々の電圧（例えば、図６における接続点Ｊ６－Ｊ１間の電圧や接続点Ｊ１－Ｊ７の間の電圧）を電圧センサ（電圧計等）によってリアルタイムに監視している。そして制御回路１０は、両蓄電セルＢ１，Ｂ２の電圧が略一致していること（セルバランスが十分に確保されていること）を検知するとスイッチング素子Ｓ１，Ｓ２のスイッチング動作を停止する。

　以上の構成からなるバランス補正回路６において、例えば、何らかの理由で蓄電セルＢ１，Ｂ２の電圧差が異常に拡大した場合、インダクタＬを流れる電流（以下、インダクタ電流とも称する。）が制限範囲（許容範囲）を逸脱してしまう可能性がある。そのため、例えば、特許文献２，３などにも開示されているように、バランス補正回路の動作中にインダクタ電流を監視して、インダクタ電流が制限範囲を逸脱しないようにスイッチング素子をフィードバック制御するようにしている。

　しかしインダクタ電流を監視するための仕組みを実現しようとすれば、バランス補正回路にインダクタ電流を検出するための電流検出抵抗を別途設けなければならず、電流検出抵抗にて消費される電力による効率の低下や回路規模の拡大が問題となる。

　本発明は、このような課題を解決すべくなされたもので、インダクタ電流を低損失で精度よく検出して過電流を確実に防ぐことが可能な、バランス補正装置及び蓄電装置を提供することを目的とする。

　上記目的を達成するための本発明のうちの一つは、直列接続された複数の蓄電セルからなる集合電池において、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、前後して接続する、第１の前記蓄電モジュールと第２の前記蓄電モジュールとの接続点にその一端が接続される、インダクタと、前記第１の蓄電モジュールの正負端子間に前記インダクタとともに直列に接続される、第１のスイッチング素子と、前記第２の蓄電モジュールの正負端子間に前記インダクタとともに直列に接続される、第２のスイッチング素子と、前記第１のスイッチング素子及び前記第２のスイッチング素子をオンオフ制御することにより前記蓄電モジュールの夫々に対する電流の供給を制御し、それにより前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、スイッチング制御部と、前記インダクタのＤＣＲ（DC Resistance）の電圧降下を検出することにより前記インダクタを流れる電流を検出する、電流検出部とを備え、前記制御部は、前記電流検出部により検出された前記電圧降下に基づき、前記インダクタを流れる電流が予め設定された制限範囲を逸脱しないように前記オンオフ制御を行う。

　本発明の他の一つは、上記バランス補正装置であって、前記インダクタの端子間に接続される、第１の抵抗素子と容量素子とを含むＲＣフィルタと、前記容量素子の端子間に、夫々の反転入力端子及び非反転入力端子に、前記容量素子の各端子が互いに逆の極性になるように接続される、第１演算増幅器及び第２演算増幅器と、を更に備え、前記制御部は、前記第１演算増幅器及び前記第２演算増幅器の夫々の出力に基づき、前記インダクタを流れる電流が予め設定された制限範囲を逸脱しないように前記オンオフ制御を行う。

　本発明の他の一つは、上記バランス補正装置であって、前記制御部は、前記インダクタを流れる電流の絶対値が予め設定された閾値を超えると、前記第１のスイッチング素子又は前記第２のスイッチング素子がオンしている期間を短縮する。

　本発明の他の一つは、上記バランス補正装置であって、前記第１容量素子の端子間に接続され、第１演算増幅器及び第２演算増幅器に入力される電圧スケールを調節するための第２の抵抗素子を更に備える。

　本発明の他の一つは、蓄電装置であって、前記直列接続された複数の蓄電セルと上記バランス補正装置を備える。

　その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄、及び図面により明らかにされる。

　本発明によれば、インダクタ電流を低損失で精度よく検出して過電流を確実に防ぐことができる。

一実施形態として示すバランス補正回路１の一例である。 バランス補正回路１の動作を説明するための図である。（ａ）は、制御回路１０が第１の期間に出力する制御信号φ１，φ２の波形であり、（ｂ）乃至（ｄ）は、第１の期間においてインダクタ電流ｉＬの波形である。 試験回路５０を示す図である。 第１方向にインダクタ電流ｉＬが増大した場合を模擬することにより得た試験結果である。 図４Ａにおける電流計Ａの計測値（インダクタ電流ｉＬ）を横軸とし、電圧計Ｖｂの計測値Ｖ２を縦軸として示したグラフである。 第２方向にインダクタ電流ｉＬが増大した場合を模擬することにより得た試験結果である。 図５Ａにおける電流計Ａの計測値（インダクタ電流ｉＬ）を横軸とし、電圧計Ｖｂの計測値Ｖ１を縦軸として示したグラフである。 コンバータ方式のバランス補正回路６の一例である。

　以下、本発明の実施形態について説明する。尚、以下の説明において、同一又は類似の部分に同一の符号を付して重複する説明を省略することがある。

　図１に本発明の一実施形態として示すバランス補正回路１（バランス補正装置）を示している。バランス補正回路１は、例えば、直列接続された複数の蓄電セルからなる集合電池を利用する蓄電装置（電気自動車、ハイブリッド自動車、電気二輪車、鉄道車両、昇降機、系統連携用蓄電装置、パーソナルコンピュータ、ノートブック型コンピュータ、携帯電話機、スマートフォン、ＰＤＡ機器等）に適用される。蓄電セルは、例えば、リチウムイオン二次電池、リチウムイオンポリマー二次電池等が代表的であるが、蓄電セルは、例えば、電気二重層キャパシタ等の他の種類の蓄電素子であってもよい。

　集合電池を構成している蓄電セル間で製造品質や劣化の度合いが異なる場合、蓄電セル間の電池特性（電池容量、放電電圧特性）に差が生じることがある。そしてこうした電池特性の差に起因して、充放電時等に蓄電セル間の電圧にばらつきが生じることがある。そこでこのようなばらつきの発生を抑制すべく、バランス補正回路１は、蓄電セル間の電圧もしくは直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化（セルバランスの確保）させるように動作する。

　図１に示すように、蓄電セルＢ１とＢ２とが直列に接続されて集合電池３を構成している。集合電池３の正負端子３１，３２には、集合電池３に充電電流を供給する電流供給源（例えば、充電器、回生回路）、集合電池３の起電力を利用して機能する負荷（例えば、モータ、需要家負荷、電子回路）等が接続される。

　蓄電セルＢ１の負極と蓄電セルＢ２の正極とを結ぶ線路には、インダクタＬの一端が接続されている。インダクタＬの他端と蓄電セルＢ１の正極とを結ぶ線路には、スイッチング素子Ｓ１（第１のスイッチング素子）が設けられている。またインダクタＬの他端と蓄電セルＢ２の負極とを結ぶ線路には、スイッチング素子Ｓ２（第２のスイッチング素子）が設けられている。

　スイッチング素子Ｓ１，Ｓ２はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を用いて構成されている。スイッチング素子Ｓ１，Ｓ２は、制御回路１０（スイッチング制御部）によって生成される制御信号φ１，φ２によって制御されるゲートドライバＤ１，Ｄ２によって、一方のスイッチング素子がオンしているときは他方のスイッチング素子がオフするように、互いに相補的に動作する。

　制御回路１０は、制御信号生成回路１０１及びデューティ比制御回路１０２を備える。このうち制御信号生成回路１０１は、ゲートドライバＤ１，Ｄ２の夫々に供給する２相の制御信号φ１，φ２を生成する。尚、本実施形態においては、制御信号φ１，φ２は、所定のデューティ比の２相の方形波（例えばＰＷＭパルス（PWM:Pulse Width Modulation））であるものとする。

　またデューティ比制御回路１０２は、後述する電圧増幅回路１０４から入力される電圧値に基づき制御信号生成回路１０１をフィードバック制御し、制御信号生成回路１０１によって生成される制御信号φ１，φ２（例えばデューティ比）を制御する。

　図１に示す電流検出回路１０３（電流検出部）は、インダクタＬのＤＣＲ（DC Resistance）の両端の電圧降下を検出することにより、インダクタＬを流れる電流（以下、インダクタ電流ｉＬとも称する。）を検出する。つまり電流検出回路１０３は、インダクタ電流ｉＬを電圧値に変換する電流／電圧変換回路として機能する。尚、ＤＣＲ両端の電圧降下を検出する仕組みの詳細については後述する。

　電圧増幅回路１０４は、電流検出回路１０３から入力されるＤＣＲ両端の電圧降下に対応した電圧値となる、容量素子Ｃの両端の電圧値を増幅して制御回路１０に入力する。尚、電圧増幅回路１０４の詳細については後述する。

　続いて、バランス補正回路１の基本的な動作について、図２を参照しつつ説明する。

　図２（ａ）は、制御回路１０が、スイッチング素子Ｓ１，Ｓ２のオンオフ制御を行っている期間に生成する、制御信号φ１，φ２の波形である。図２（ａ）に示すように、上記期間中、制御回路１０は、例えば、同一周期で相補的にオンオフされる方形波からなる制御信号φ１，φ２を生成する。

　図２（ｂ）～（ｄ）は、スイッチング素子Ｓ１，Ｓ２のオンオフ制御を行っている期間におけるインダクタ電流ｉＬの波形である。このうち図２（ｂ）は、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも大きい場合におけるインダクタ電流ｉＬの波形であり、図２（ｃ）は、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも小さい場合におけるインダクタ電流ｉＬの波形であり、図２（ｄ）は、蓄電セルＢ１の電圧Ｅ１と蓄電セルＢ２の電圧Ｅ２とが均等である（略等しい）場合におけるインダクタ電流ｉＬの波形である。

　ここで図２（ｂ）に示すように、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも大きい場合（Ｅ１＞Ｅ２）、スイッチング素子Ｓ１がオンでスイッチング素子Ｓ２がオフの期間中は、主に蓄電セルＢ１の正極→接続点Ｊ６→スイッチング素子Ｓ１→接続点Ｊ２→接続点Ｊ３→インダクタＬ→接続点Ｊ４→接続点Ｊ１→蓄電セルＢ１の負極の経路（以下、これを第１経路と称する。）でインダクタ電流ｉＬが流れる。つまりこの期間中は主に図１に示す実線矢印の方向にインダクタ電流ｉＬが流れてインダクタＬにエネルギーが蓄積される。

　その後、スイッチング素子Ｓ１がオフしてスイッチング素子Ｓ２がオンすると、インダクタＬに蓄積されていたエネルギーが、インダクタＬ→接続点Ｊ４→接続点Ｊ１→蓄電セルＢ２の正極→蓄電セルＢ２の負極→接続点Ｊ７→スイッチング素子Ｓ２→接続点Ｊ２→接続点Ｊ３→インダクタＬの経路で放出され、これにより蓄電セルＢ２が充電される。そしてインダクタＬのエネルギーが無くなると、上記とは逆方向にインダクタ電流ｉＬが流れ始める。

　また図２（ｃ）に示すように、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも小さい場合（Ｅ１＜Ｅ２）、スイッチング素子Ｓ１がオフでスイッチング素子Ｓ２がオンの期間中は、主に蓄電セルＢ２の正極→接続点Ｊ１→接続点Ｊ４→インダクタＬ→接続点Ｊ３→接続点Ｊ２→スイッチング素子Ｓ２→接続点Ｊ７→蓄電セルＢ２の負極の経路（以下、これを第２経路と称する。）でインダクタ電流ｉＬが流れる。つまりこの期間中は主に図１に示す破線矢印の方向にインダクタ電流ｉＬが流れてインダクタＬにエネルギーが蓄積される。

　その後、スイッチング素子Ｓ２がオフしてスイッチング素子Ｓ１がオンすると、インダクタＬに蓄積されていたエネルギーが、インダクタＬ→接続点Ｊ３→接続点Ｊ２→スイッチング素子Ｓ１→接続点Ｊ６→蓄電セルＢ１の正極→蓄電セルＢ１の負極→接続点Ｊ１→接続点Ｊ４→インダクタＬの経路で放出され、これにより蓄電セルＢ１が充電される。そしてインダクタＬのエネルギーが無くなると、上記とは逆方向にインダクタ電流ｉＬが流れ始める。

　このように、蓄電セルＢ１，Ｂ２間の電圧に差が存在する場合、第１経路及び第２経路に交互にインダクタ電流ｉＬが流れることにより、蓄電セルＢ１と蓄電セルＢ２との間でエネルギーの授受が行われ、その結果両者の電圧が均等化されてセルバランスが確保される。尚、図２（ｄ）に示すように、蓄電セルＢ１の電圧Ｅ１と蓄電セルＢ２の電圧Ｅ２とが均等である場合（Ｅ１＝Ｅ２）、オンオフ制御に伴い蓄電セルＢ１，Ｂ２間で授受されるエネルギーの収支はバランスしており、蓄電セルＢ１，Ｂ２間の電圧は均等に保たれる。

　尚、制御回路１０は、図示しない計測回路によって計測される電圧（蓄電セルＢ１，Ｂ２の夫々の端子間の電圧（例えば、接続点Ｊ６－Ｊ１間の電圧、接続点Ｊ１－Ｊ７の間の電圧等）をリアルタイムに監視しており、蓄電セルＢ１，Ｂ２の電圧が均等であること（略一致していること）を検知した場合はスイッチング素子Ｓ１，Ｓ２のオンオフ制御を停止する。
＜ＤＣＲ両端の電圧降下の検出＞
　図１に示すように、電流検出回路１０３は、抵抗素子Ｒａ（第１の抵抗素子）、容量素子Ｃ、及び抵抗素子Ｒｂ（第２の抵抗素子）を含んで構成されている。このうち抵抗素子Ｒａと容量素子Ｃとは、インダクタＬの両端に接続されるＲＣフィルタを構成している。また図１に示すように、抵抗素子Ｒｂは、容量素子Ｃの両端に接続している。

　ここでインダクタＬのＤＣＲの抵抗値をＤＣＲ１、インダクタＬのインダクタンスをＬ１、容量素子Ｃの静電容量をＣ１、抵抗素子Ｒａの抵抗値をＲ１、抵抗素子Ｒｂの抵抗値をＲ２とする場合、インダクタＬの時定数（＝Ｌ１／ＤＣＲ１）と、抵抗素子Ｒａ、抵抗素子Ｒｂ、及び容量素子Ｃからなる回路の時定数（＝（Ｒ１・Ｒ２／（Ｒ１＋Ｒ２））・Ｃ１）とが正確に一致するように、つまり次式
　Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）＝Ｌ１／（ＤＣＲ１・Ｃ１）　・・・式１　
　の関係が成り立つようにＲ１，Ｒ２，Ｃ１の値を選択すると、容量素子Ｃの両端の電圧降下は、インダクタＬのＤＣＲの両端の電圧降下にＲ２／（Ｒ１＋Ｒ２）を乗じた値と等しくなる。従って、式１の関係が成り立つようにＲ１，Ｒ２，Ｃ１の値を選択すれば、容量素子Ｃの両端の電圧（以下、検出電圧とも称する。）から、ＤＣＲの両端の電圧、即ちインダクタ電流ｉＬを検出することができる。更に抵抗素子Ｒｂの値を適切に選択すれば、容量素子Ｃの両端に生じる電圧を、後述する電圧増幅回路１０４の入力電圧のスケールに合わせることができる。尚、ＤＣＲ１は、例えば、インダクタＬの製造メーカなどから提供されているインダクタＬの定格値等から決定することができる。
＜電圧増幅回路１０４の構成＞
　図１に示しているように、電圧増幅回路１０４は、第１演算増幅器ＯＰａと第２演算増幅器ＯＰｂとを含む。第１演算増幅器ＯＰａ及び第２演算増幅器ＯＰｂの夫々の入力端子（反転入力端子（－）、非反転入力端子（＋））には、容量素子Ｃの各端子が互いに逆極性になるように接続されている。つまり図１に示すように、第１演算増幅器ＯＰａの非反転入力端子（＋）には容量素子Ｃの接続点Ｊ５側の端子が、反転入力端子（－）には容量素子Ｃの接続点Ｊ４側の端子が夫々接続され、一方、第２演算増幅器ＯＰｂの非反転入力端子（＋）には容量素子Ｃの接続点Ｊ４側の端子が、反転入力端子（－）には容量素子の接続点Ｊ５側の端子が夫々接続されている。

　そしてこのように容量素子Ｃの各端子が互いに逆極性になるように接続されていることで、第１演算増幅器ＯＰａは、インダクタＬを接続点Ｊ３から接続点Ｊ４の方向（図１において実線矢印で示す方向。以下、第１方向と称する。）に流れるインダクタ電流ｉＬに相当する電圧（容量素子Ｃの両端の電圧。以下、第１方向電圧と称する。）を増幅して制御回路１０（デューティ比制御回路１０２）に入力するように動作し、一方、第２演算増幅器ＯＰｂは、インダクタＬを接続点Ｊ４から接続点Ｊ３の方向（図１において破線矢印で示す方向。以下、第２方向と称する。）に流れるインダクタ電流ｉＬに相当する電圧（容量素子Ｃの両端の電圧。以下、第２方向電圧と称する。）を増幅して制御回路１０（デューティ比制御回路１０２）に入力するように動作する。
＜インダクタ電流の制限＞
　続いて、バランス補正回路１が、インダクタ電流ｉＬが予め設定された制限範囲（許容範囲）を逸脱しないように制御する仕組みについて説明する。

　前述したフィードバック制御に際し、デューティ比制御回路１０２は、電圧増幅回路１０４から入力される、第１方向電圧もしくは第２方向電圧に基づき、制御信号生成回路１０１を制御して、制御信号生成回路１０１によって生成される制御信号φ１，φ２（デューティ比）を制御する。具体的には、デューティ比制御回路１０２は、蓄電セルＢ１，Ｂ２の電圧差が異常に拡大するなどして、第１方向電圧もしくは第２方向電圧の絶対値が予め設定された閾値を超えると、例えば、制御信号φ１又は制御信号φ２を制御することによりスイッチング素子Ｓ１又はスイッチング素子Ｓ２がオンしている期間を短縮して（オン・デューティ（＝オン期間／（オン期間＋オフ期間））を減少させて）インダクタ電流ｉＬの増大を抑制する。

　ここでフィードバック制御についてバランス補正回路１の動作を検証すべく、本発明者らは、図３に示す構成からなる試験回路５０を用いて検証を行った。検証では蓄電セルＢ１，Ｂ２としては静電容量（２２００μＦ）のコンデンサを用いた。また電池電圧を模擬すべく、蓄電セルＢ１，Ｂ２には外部電源（不図示）を用いて集合電池３の両端に定電圧（Ｖｉｎ≒６Ｖ）を印加した。

　図３に示すように、電流制御のために、蓄電セルＢ１の両端に電子負荷ＥＬ１を、また蓄電セルＢ２の両端に電子負荷ＥＬ２を、夫々接続した。電子負荷ＥＬ１並びに電子負荷ＥＬ２は、いずれもこれらを制御するための情報処理装置（不図示）に通信線を介して接続した。また蓄電セルＢ１の端子間電圧を測定するための電圧計Ｖａを、蓄電セルＢ１の両端に、蓄電セルＢ２の端子間電圧を測定するための電圧計Ｖｂを、蓄電セルＢ２の両端に、夫々接続した。また集合電池３の端子間電圧を測定するための電圧計Ｖｃを、集合電池３の両端に接続した。さらにインダクタ電流ｉＬを測定するための電流計Ａを、接続点Ｊ４と接続点Ｊ１を結ぶ線路中に接続した。

　図４Ａは、試験回路５０において、蓄電セルＢ１の端子間電圧Ｖ１が増大し蓄電セルＢ２の端子間電圧Ｖ２が減少した場合、即ち蓄電セルＢ１の電圧が増大し蓄電セルＢ２の電圧が減少することにより、蓄電セルＢ１，Ｂ２間の電圧差（｜Ｖ１－Ｖ２｜）が拡大した場合（第１方向にインダクタ電流ｉＬが増大し、それにより第１方向電圧が増大した場合）を模擬することにより得た試験結果である。また図４Ｂは、図４Ａにおける電流計Ａの計測値（インダクタ電流ｉＬ）を横軸とし、電圧計Ｖｂの計測値Ｖ２を縦軸として示したグラフである。

　図４Ａ及び図４Ｂから、蓄電セルＢ１の電圧が増大し蓄電セルＢ２の電圧が減少して蓄電セルＢ１，Ｂ２間の電圧差（｜Ｖ１－Ｖ２｜）が拡大し、それにより第１方向のインダクタ電流ｉＬが増大すると、予め設定された制限範囲を逸脱する前にインダクタ電流ｉＬが自動的に抑制されて（図４Ｂではインダクタ電流ｉＬ≒２．２０（Ａ）程度で抑制が開始されている）、インダクタ電流ｉＬが制限範囲を逸脱しないように適切にフィードバック制御がなされることが確認された。

　一方、図５Ａは、試験回路５０において、蓄電セルＢ１の端子間電圧Ｖ１が減少し蓄電セルＢ２の端子間電圧Ｖ２が増大した場合、即ち蓄電セルＢ１の電圧が減少し蓄電セルＢ２の電圧が増大することにより、蓄電セルＢ１，Ｂ２間の電圧差（｜Ｖ１－Ｖ２｜）が拡大した場合（第２方向にインダクタ電流ｉＬが増大し、それにより第２方向電圧が増大した場合）を模擬することにより得た試験結果である。また図５Ｂは、図５Ａにおける電流計Ａの計測値（インダクタ電流ｉＬ）を横軸とし、電圧計Ｖａの計測値Ｖ１を縦軸として示したグラフである。

　図５Ａ及び図５Ｂから、蓄電セルＢ１の電圧が減少し蓄電セルＢ２の電圧が増大して蓄電セルＢ１，Ｂ２間の電圧差（｜Ｖ１－Ｖ２｜）が拡大し、それにより第２方向のインダクタ電流ｉＬが増大すると、予め設定された制限範囲を逸脱する前にインダクタ電流ｉＬが自動的に抑制されて（図５Ｂではインダクタ電流ｉＬ≒１．７７（Ａ）程度で抑制が開始されている）、インダクタ電流ｉＬが制限範囲を逸脱しないように適切にフィードバック制御がなされることが確認された。

　以上に説明したように、本実施形態のバランス補正回路１においては、インダクタＬのＤＣＲの両端の電圧降下を検出することによりインダクタ電流ｉＬを検出するので、低損失で精度よくインダクタ電流ｉＬを検出することができる。また電流検出用抵抗としてＤＣＲを利用するので、インダクタ電流ｉＬを検出するために別途電流検出抵抗を設ける必要がなく、過電流防止機能を備えたバランス補正回路１を回路規模を抑えて実現することができる。

　また本実施形態のバランス補正回路１においては、インダクタ電流ｉＬが第１方向もしくは第２方向のいずれの方向に増大する場合であっても、インダクタ電流ｉＬが制限範囲を逸脱しないように適切にフィードバック制御がなされるので、インダクタ電流ｉＬの双方向について確実に過電流を防ぐことができる。

　ところで、以上に説明した実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。例えば、本発明のバランス補正回路は、蓄電セルとは別体に設けられるものであってもよいし、蓄電セルと一体化されて電池パック等を構成するものであってもよい。

　１　バランス補正回路、　１０　制御回路、　１０１　制御信号生成回路、　１０２　デューティ比制御回路、　１０３　電流検出回路、１０４　電圧増幅回路、　Ｌ　インダクタ、　Ｒａ，Ｒｂ　抵抗素子、　Ｃ　容量素子、　Ｂ１，Ｂ２　蓄電セル、　Ｓ１，Ｓ２　スイッチング素子、　ＯＰａ　第１演算増幅器、ＯＰｂ　第２演算増幅器　

Claims (5)

1. 　直列接続された複数の蓄電セルからなる集合電池において、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、
   　前後して接続する、第１の前記蓄電モジュールと第２の前記蓄電モジュールとの接続点にその一端が接続される、インダクタと、
   　前記第１の蓄電モジュールの正負端子間に前記インダクタとともに直列に接続される、第１のスイッチング素子と、
   　前記第２の蓄電モジュールの正負端子間に前記インダクタとともに直列に接続される、第２のスイッチング素子と、
   　前記第１のスイッチング素子及び前記第２のスイッチング素子をオンオフ制御することにより前記蓄電モジュールの夫々に対する電流の供給を制御し、それにより前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、スイッチング制御部と、
   　前記インダクタのＤＣＲ（DC Resistance）の電圧降下を検出することにより前記インダクタを流れる電流を検出する、電流検出部と
   　を備え、
   　前記制御部は、前記電流検出部により検出された前記電圧降下に基づき、前記インダクタを流れる電流が予め設定された制限範囲を逸脱しないように前記オンオフ制御を行う、
   　バランス補正装置。
2. 　前記インダクタの端子間に接続される、第１の抵抗素子と容量素子とを含むＲＣフィルタと、
   　前記容量素子の端子間に、夫々の反転入力端子及び非反転入力端子に、前記容量素子の各端子が互いに逆の極性になるように接続される、第１演算増幅器及び第２演算増幅器と、
   　を更に備え、
   　前記制御部は、前記第１演算増幅器及び前記第２演算増幅器の夫々の出力に基づき、前記インダクタを流れる電流が予め設定された制限範囲を逸脱しないように前記オンオフ制御を行う、
   　請求項１に記載のバランス補正装置。
3. 　前記制御部は、前記インダクタを流れる電流の絶対値が予め設定された閾値を超えると、前記第１のスイッチング素子又は前記第２のスイッチング素子がオンしている期間を短縮する、請求項１または２に記載のバランス補正装置。
4. 　前記第１容量素子の端子間に接続され、第１演算増幅器及び第２演算増幅器に入力される電圧スケールを調節するための第２の抵抗素子を更に備える、請求項１乃至３のいずれか一項に記載のバランス補正装置。
5. 　前記複数の蓄電セルと、請求項１乃至４のいずれか一項に記載の前記バランス補正装置と、を備える蓄電装置。

Images