WO2014030613A1 - 有機薄膜トランジスタ及びその製造方法 - Google Patents

有機薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
WO2014030613A1
WO2014030613A1 PCT/JP2013/072110 JP2013072110W WO2014030613A1 WO 2014030613 A1 WO2014030613 A1 WO 2014030613A1 JP 2013072110 W JP2013072110 W JP 2013072110W WO 2014030613 A1 WO2014030613 A1 WO 2014030613A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate electrode
electrode
insulating film
film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/072110
Other languages
English (en)
French (fr)
Inventor
竹谷純一
植村隆文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Osaka NUC
Original Assignee
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC filed Critical Osaka University NUC
Priority to JP2014531619A priority Critical patent/JP5842262B2/ja
Priority to US14/423,401 priority patent/US9379341B2/en
Publication of WO2014030613A1 publication Critical patent/WO2014030613A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Definitions

  • the present invention relates to an organic thin film transistor using an organic semiconductor as an active layer.
  • the present invention relates to an organic thin film transistor having an element structure suitable for shortening a channel length and improving an operating frequency, and a manufacturing method thereof.
  • organic semiconductor can form a thin film by coating from a solution. Therefore, an organic thin film transistor (organic TFT) has a low cost and a low environmental load compared to a TFT using a conventional inorganic semiconductor, and can produce a large area electronic device. Furthermore, since organic devices including organic TFTs are lightweight and flexible, they can be widely applied to various devices such as displays and IC tags.
  • the operating frequency of the current organic TFT is not yet sufficiently higher than that of the inorganic TFT, and improvement of the operating frequency is required.
  • improvement of the operating frequency is required.
  • the shorter the channel length L the greater the influence of the contact resistance between the electrode and the organic semiconductor interface, and the lower the effective mobility.
  • Patent Document 1 discloses an alloy mainly composed of gold as an adhesion layer provided between a source / drain electrode made of gold and an insulating substrate. It is disclosed to use. That is, an alloy having a gold content in the range of 67 atomic% to 97 atomic% is used.
  • an electrode made of gold As a material for forming the source and drain electrodes of the p-type operation organic transistor, an electrode made of gold is often used, but gold has low adhesion to other materials. For this reason, a measure for forming an adhesion layer between the gold electrode and the substrate is generally taken. However, it has been pointed out that this adhesion layer causes parasitic resistance between the source and drain electrodes and the organic semiconductor layer.
  • Patent Document 1 it is possible to reduce the parasitic resistance between the organic semiconductor layer and the electrode by forming an adhesion layer with an alloy containing gold as described above.
  • the effective mobility is only about 0.4 to 2.2 cm 2 / Vs, and the operating frequency is sufficiently improved as compared with the inorganic TFT. Have difficulty.
  • a normal organic TFT has a characteristic that the contact resistance decreases as the gate voltage increases. However, at a low gate voltage, the contact resistance is high and the operating frequency is low.
  • the present invention can reduce the contact resistance between the source / drain electrodes and the organic semiconductor film even in driving in a low voltage region, and can sufficiently improve the operating frequency by shortening the channel.
  • An object is to provide a thin film transistor. Moreover, it aims at providing the manufacturing method which can produce such an organic thin-film transistor with sufficient precision.
  • an organic thin film transistor of the present invention includes an insulating substrate, a gate electrode provided on the substrate, a gate insulating film formed so as to cover the gate electrode, and the gate insulating film An organic semiconductor film formed thereon, and a source electrode and a drain electrode disposed in contact with the organic semiconductor film, wherein the gate electrode is provided between the source electrode and the drain electrode in the organic semiconductor film.
  • a main gate electrode disposed in a region facing the channel region; and a pair of auxiliary gate electrodes disposed in regions facing the source electrode and the drain electrode on both sides of the main gate electrode, respectively. The electrode and the auxiliary gate electrode are electrically separated from each other.
  • the manufacturing method of the present invention is a method for manufacturing an organic thin film transistor having the above-described configuration, wherein one of the main gate electrode and the auxiliary gate electrode is formed on the insulating substrate, A lower gate insulating film is formed to cover one gate electrode, the other gate electrode is formed on the lower gate insulating film, and an upper gate insulating film is formed to cover the other gate electrode and the lower gate insulating film. And forming an organic semiconductor film on the upper gate insulating film, and forming a source electrode and a drain electrode in contact with the organic semiconductor film.
  • the channel resistance and the contact resistance are controlled by the independent main gate electrode and auxiliary gate electrode, respectively, so that the operation in a state where the contact resistance is suppressed is low even in driving in a low voltage region. Is possible. Therefore, effective mobility can be increased, and driving at a sufficiently high operating frequency is possible by shortening the channel.
  • the main gate electrode and the auxiliary gate electrode are formed in separate steps, and a step of forming a lower gate insulating film is interposed between the film forming steps.
  • FIG. 1 is a cross-sectional view showing the structure of the organic TFT in the first embodiment.
  • FIG. 2 is a circuit diagram showing an example of a method for driving the organic TFT.
  • FIG. 3 is a cross-sectional view showing a modification of the organic TFT.
  • FIG. 4A is a cross-sectional view showing a part of the process of the manufacturing method of the organic TFT.
  • FIG. 4B is a cross-sectional view showing a step following FIG. 4A of the manufacturing method.
  • FIG. 4C is a cross-sectional view showing a step following FIG. 4B of the manufacturing method.
  • FIG. 4D is a cross-sectional view showing a step following FIG. 4C of the manufacturing method.
  • FIG. 4A is a cross-sectional view showing a part of the process of the manufacturing method of the organic TFT.
  • FIG. 4B is a cross-sectional view showing a step following FIG. 4A of the manufacturing method.
  • FIG. 4C is a
  • FIG. 4E is a cross-sectional view showing a step following FIG. 4D of the manufacturing method.
  • FIG. 4F is a cross-sectional view showing a step following FIG. 4E of the same manufacturing method.
  • FIG. 5 is a diagram showing an actual measurement example of the cutoff frequency characteristic of the organic TFT.
  • FIG. 6 is a cross-sectional view showing another embodiment of the structure of the organic TFT.
  • FIG. 7 is a cross-sectional view showing the structure of the organic TFT in the second embodiment.
  • FIG. 8A is a cross-sectional view showing a part of the process of the method for manufacturing the organic TFT.
  • FIG. 8B is a cross-sectional view showing a step following FIG. 8A of the manufacturing method.
  • FIG. 8C is a cross-sectional view showing a step following FIG. 8B of the same manufacturing method.
  • FIG. 8D is a cross-sectional view showing a step following FIG. 8C of the same manufacturing method.
  • FIG. 8E is a cross-sectional view showing a step following FIG. 8D of the manufacturing method.
  • FIG. 8F is a cross-sectional view showing a step following FIG. 8E of the manufacturing method.
  • FIG. 9 is a cross-sectional view showing another embodiment of the structure of the organic TFT.
  • the organic thin film transistor of the present invention can take the following aspects based on the above configuration.
  • the thickness of the gate insulating film interposed between the main gate electrode and the organic semiconductor film is different from the thickness of the gate insulating film interposed between the auxiliary gate electrode and the organic semiconductor film,
  • the gate insulating film may be interposed between the main gate electrode and the auxiliary gate electrode.
  • a certain voltage is applied to the auxiliary gate electrode, and the electric field between the auxiliary gate electrode and the organic semiconductor film is stronger than the electric field between the main gate electrode and the organic semiconductor film.
  • the relationship between the thickness of the insulating film and the voltage applied to the auxiliary gate electrode and the main gate electrode can be set.
  • the main gate electrode and the auxiliary gate electrode are formed so that there is no gap between the end portions in the projection in a direction orthogonal to the organic semiconductor film.
  • the main gate electrode and the auxiliary gate electrode may be in a state where there is a slight overlap between the end portions.
  • the main gate electrode and the auxiliary gate electrode are formed so that there is no overlapping area in projection in a direction orthogonal to the organic semiconductor film.
  • the method for producing an organic thin film transistor of the present invention can take the following aspects based on the above configuration.
  • the other gate electrode is changed to the one by the step including back exposure from the back surface side of the substrate using the gate electrode formed in the first gate film formation step as a mask. Patterning is performed in a self-aligned manner with respect to the electrodes. As a result, an optimum state in which there is no overlapping region or gap between both gates can be easily obtained.
  • the gate insulating film is divided into a lower insulating film and an upper insulating film, and after the first gate film forming step, the lower insulating film is formed to cover the one gate electrode,
  • the other gate electrode may be formed on the lower insulating film by a second gate film forming step, and then the upper insulating film may be formed to cover the other gate electrode.
  • a main gate electrode 2 is provided on an insulating substrate 1, and a lower insulating film 3 a is formed so as to cover the main gate electrode 2.
  • An auxiliary gate electrode 4 is formed on the upper surface of the lower insulating film 3a, and an upper insulating film 3b is formed to cover the upper surface of the auxiliary gate electrode 4.
  • the lower insulating film 3a and the upper insulating film 3b constitute the gate insulating film 3. With this configuration, it is possible to obtain a state in which the main gate electrode 2 and the auxiliary gate electrode 4 are disposed in the gate insulating film 3 so as to be electrically separated from each other.
  • An organic semiconductor film 5 is formed on the upper surface of the upper insulating film 3 b covering the auxiliary gate electrode 4, and a source electrode 6 and a drain electrode 7 are provided in contact with the organic semiconductor film 5.
  • This organic TFT has a top contact type structure in which a source electrode 6 and a drain electrode 7 are formed on an organic semiconductor film 5.
  • the element structure of the organic TFT is generally roughly classified into two types, a top contact type and a bottom contact type. As will be described later, the characteristics of the organic TFT of the present embodiment can be similarly applied to a bottom contact type, that is, a structure in which a source electrode and a drain electrode are formed below an organic semiconductor film.
  • the main gate electrode 2 is disposed in a region facing the channel region between the source electrode 6 and the drain electrode 7 in the organic semiconductor film 5.
  • the auxiliary gate electrode 4 is a pair of elements that are disposed on both sides of the main gate electrode 2 in regions facing the source electrode 6 and the drain electrode 7 respectively.
  • the main gate electrode 2 and the auxiliary gate electrode 4 are electrically separated from each other. That is, the auxiliary gate electrode 4 is disposed at a position where the height from the upper surface of the substrate 1 is higher than that of the main gate electrode 2, and the gate insulating film 3 is interposed between the main gate electrode 2 and the auxiliary gate electrode 4. Yes.
  • the thickness of the gate insulating film 3 interposed between the main gate electrode 2 and the organic semiconductor film 5, that is, the main gate insulating film thickness dmain1 is interposed between the auxiliary gate electrode 4 and the organic semiconductor film 5.
  • the gate insulating film 3 is thicker than the auxiliary gate insulating film thickness dsub1.
  • FIG. 1 An example of a circuit for driving the organic TFT is shown in FIG. That is, the main gate electrode 2 is applied with the main gate voltage VGmain, which is a constant DC voltage, and the modulation voltage VGsig from the modulation driver 8.
  • the main gate voltage VGmain and the modulation voltage VGsig are not necessarily supplied separately, and a signal including a direct current component and a modulation component may be generated and supplied from the beginning.
  • An auxiliary gate voltage VGsub which is a constant DC voltage, is applied to the auxiliary gate electrode 4 independently of the voltage of the main gate electrode 2.
  • a drain voltage VD is applied to the drain electrode 7.
  • the ammeter 9 shows the measurement location at the time of actually measuring the cutoff frequency characteristic described later.
  • the channel length L indicates the length of the channel region of the organic semiconductor film 5.
  • the channel resistance of the organic semiconductor film 5 is controlled by the main gate voltage VGmain applied to the main gate electrode 2 and the modulation voltage VGsig.
  • an electric field having a high potential is always formed in the interface region between the organic semiconductor film 5 and the source electrode 6 and the drain electrode 7 by the auxiliary gate voltage VGsub.
  • the contact resistance between the organic semiconductor film 5 and the source electrode 6 and the drain electrode 7 is controlled to be low.
  • the channel resistance can be controlled in a state in which the influence of the contact resistance is sufficiently suppressed. That is, even in driving in a low voltage region, an operation with a sufficiently low contact resistance is possible in principle. Therefore, in a device having a short channel length L required for high-speed operation, the effective mobility of the transistor can be increased, and an organic TFT that can be driven at a remarkably high operating frequency can be obtained.
  • the electric field between the auxiliary gate electrode 4 and the organic semiconductor film 5 is changed between the main gate electrode 2 and the organic gate electrode 2. It is desirable to set so as to be stronger than the electric field between the semiconductor films 5. That is, the sizes of the auxiliary gate voltage VGsub, main gate voltage VGmain, main gate insulating film thickness dmain1, and auxiliary gate insulating film thickness dsub1 are set so that VGsub / dsub1 is sufficiently larger than VGmain / dmain1. It is desirable. By satisfying this condition, the contact resistance between the organic semiconductor film 5 and the source electrode 6 and drain electrode 7 can be made sufficiently small, and a high transconductance can be obtained with a small gate voltage, which is extremely effective for high-speed operation. .
  • the contact resistance is sufficiently reduced by VGsub (the electric field of VGsub / dsub1) without increasing VGmain (the electric field of VGmain / dmain1), and high mobility can be obtained.
  • VGmain the electric field of VGmain / dmain1
  • the main gate electrode 2 is opposed to the channel region, while the auxiliary gate electrode 4 is disposed so as to be opposed to the source electrode 6 and the drain electrode 7 on both sides of the channel region. Therefore, the parasitic capacitance between the main gate electrode 2 and the auxiliary gate electrode 4 is small, and the influence on the high-speed response is small.
  • the main gate electrode 2 and the auxiliary gate electrode 4 are formed so that there is no overlapping area in the projection in the direction orthogonal to the organic semiconductor film 5 (direction orthogonal to the film surface). To do.
  • the main gate electrode 2 and the auxiliary gate electrode 4 may have some overlapping area P in the projection in the direction perpendicular to the film surface. Even in such a case, the above-described effects are not substantially affected. Therefore, some errors in the formation of the electrode pattern are acceptable. However, it is desirable to avoid the state where a gap exists between the main gate electrode 2 and the auxiliary gate electrode 4 as much as possible in the projection in the direction perpendicular to the film surface.
  • the main gate electrode 2 is formed on the substrate 1.
  • the main gate electrode 2 is produced by patterning a metal film such as Au, Al, Cr, Cu, or Mo by photolithography or the like.
  • a lower insulating film 3a is formed to cover the main gate electrode 2.
  • the lower insulating film 3a is a first layer film constituting the gate insulating film 3, and is a polymer insulating film such as Cytop (amorphous fluororesin, registered trademark), BCB (benzocyclobutene), or Al 2 O 3 , An inorganic insulating film such as SiO 2 can be used. Further, a photoresist layer 10 is formed on the lower insulating film 3a.
  • a back exposure process is performed in which the exposure light 11 is irradiated from the back side of the substrate 1 using the main gate electrode 2 as a photomask. Thereafter, development is performed, and the photoresist layer 10 is patterned to form a resist pattern 10a as shown in FIG. 4C. According to this back exposure process, the resist pattern 10a can be formed in a self-aligned manner with respect to the main gate electrode 2.
  • a metal film 4a film for the auxiliary gate electrode 4
  • made of Au, Al, Cr, Cu, Mo or the like is formed so as to cover the entire surface including the resist pattern 10a.
  • the resist pattern 10a is removed with a resist stripping solution.
  • the portion of the metal film 4a on the resist pattern 10a is removed by lift-off, and the auxiliary gate electrode 4 is patterned.
  • the main gate electrode 2 and the auxiliary gate electrode 4 are formed in a self-aligning manner.
  • an upper insulating film 3b is formed to cover the auxiliary gate electrode 4.
  • the upper insulating film 3b is a second layer film constituting the gate insulating film 3, and is made of, for example, a polymer insulating film such as Cytop or BCB, or an inorganic insulating film such as Al 2 O 3 or SiO 2 .
  • an organic semiconductor film 5 (for example, pentacene, DNTT (dinaphthothienothiophene), alkyl DNTT, etc.) is formed on the upper insulating film 3b.
  • the source electrode 6 and the drain electrode 7 are formed on the upper surface of the end portion of the organic semiconductor film 5 by using, for example, Au and using a shadow mask or photolithography.
  • the auxiliary gate electrode 4 can be formed in a self-aligned manner with respect to the main gate electrode 2, and the parasitic capacitance due to the gate electrode can be easily reduced. As a result, it is possible to produce a high-speed operation organic TFT capable of operating at a remarkably high frequency even in a low drive voltage region as compared with the conventional case.
  • a method of forming the auxiliary gate electrode 4 in a self-aligned manner with respect to the main gate electrode 2 other known methods can be used.
  • f T The current gain cutoff frequency
  • This organic TFT has a configuration in which a main gate electrode 2, an auxiliary gate electrode 4, and a gate insulating film 3 are formed on an insulating substrate 1, and is the case of the top contact type organic TFT shown in FIG. It is the same.
  • the source electrode 6 and the drain electrode 7 are formed on the upper surface of the gate insulating film 3 with a gap in a range corresponding to the channel region.
  • An organic semiconductor film 5 is formed with the end portions disposed on the upper surfaces of the source electrode 6 and the drain electrode 7.
  • the mutual relationship between the main gate electrode 2 and the auxiliary gate electrode 4 is exactly the same as the configuration shown in FIG. 1, and the same effect can be obtained by applying the above-described driving method described with reference to FIG. Can be obtained.
  • the auxiliary gate electrode 4 is disposed on the insulating substrate 1, and the lower insulating film 3 a is formed to cover the auxiliary gate electrode 4.
  • a main gate electrode 2 is formed on the upper surface of the lower insulating film 3a, and an upper insulating film 3b is formed to cover the upper surface of the main gate electrode 2. With this configuration, it is possible to obtain a state in which the main gate electrode 2 and the auxiliary gate electrode 4 are disposed separately from each other in the gate insulating film 3.
  • An organic semiconductor film 5, a source electrode 6 and a drain electrode 7 are provided on the upper insulating film 3b.
  • the main gate electrode 2 is disposed in a region facing the channel region between the source electrode 6 and the drain electrode 7 in the organic semiconductor film 5.
  • the auxiliary gate electrode 4 is disposed in regions facing the source electrode 6 and the drain electrode 7 on both sides of the main gate electrode 2, and the auxiliary gate electrode 4 and the main gate electrode 2 are electrically separated from each other.
  • the thickness of the gate insulating film 3 interposed between the main gate electrode 2 and the organic semiconductor film 5, that is, the main gate insulating film thickness dmain2 is the gate insulating film interposed between the auxiliary gate electrode 4 and the organic semiconductor film 5. 3 is thinner than the auxiliary gate insulating film thickness dsub2.
  • the circuit for driving this organic TFT can basically be configured in the same manner as shown in FIG.
  • the channel resistance of the organic semiconductor film 5 is controlled by the main gate voltage VGmain and the modulation voltage VGsig applied to the main gate electrode 2, and between the organic semiconductor film 5 and the source electrode 6 and drain electrode 7 by the auxiliary gate voltage VGsub.
  • the contact resistance is controlled to be low.
  • the electric field between the auxiliary gate electrode 4 and the organic semiconductor film 5 is changed between the main gate electrode 2 and the organic semiconductor. It is desirable to set so as to be stronger than the electric field between the films 5. That is, the magnitudes of the auxiliary gate voltage VGsub, main gate voltage VGmain, main gate insulating film thickness dmain2, and auxiliary gate insulating film thickness dsub2 are set so that VGsub / dsub2 is sufficiently larger than VGmain / dmain2. It is desirable. By satisfying this condition, the contact resistance between the organic semiconductor film 5 and the source electrode 6 and drain electrode 7 can be made sufficiently small, and a high transconductance can be obtained with a small gate voltage, which is extremely effective for high-speed operation. .
  • the main gate electrode 2 and the auxiliary gate electrode 4 face different regions, the parasitic capacitance between the main gate electrode 2 and the auxiliary gate electrode 4 is small, and the influence on the high-speed response is small.
  • the main gate electrode 2 and the auxiliary gate electrode 4 are formed so that there is no overlapping area in the projection in the direction perpendicular to the film surface.
  • the main gate electrode 2 and the auxiliary gate electrode 4 may have some overlapping areas in the projection in the direction perpendicular to the film surface. Further, it is desirable to avoid the state where a gap exists between the main gate electrode 2 and the auxiliary gate electrode 4 as much as possible in the projection in the direction perpendicular to the film surface.
  • the auxiliary gate electrode 4 is formed on the substrate 1.
  • the auxiliary gate electrode 4 is produced by patterning a metal film such as Au, Al, Cr, Cu, or Mo by photolithography or the like.
  • a lower insulating film 3a is formed to cover the auxiliary gate electrode 4.
  • a polymer insulating film such as Cytop (registered trademark) or BCB, or an inorganic insulating film such as Al 2 O 3 or SiO 2 can be used.
  • a photoresist layer 10 is formed on the lower insulating film 3a.
  • a back exposure process from the back side of the substrate 1 is performed using the auxiliary gate electrode 4 as a photomask. Thereafter, development is performed, and the photoresist layer 10 is patterned to form a resist pattern 10b as shown in FIG. 8C.
  • the resist pattern 10b can be patterned in a self-aligned manner with respect to the auxiliary gate electrode 4.
  • a metal film 2a such as Au, Al, Cr, Cu, or Mo for forming the main gate electrode 2 is formed so as to cover the entire surface including the resist pattern 10b.
  • the resist pattern 10b is removed with a resist stripping solution.
  • the portion of the metal film 2a on the resist pattern 10b is removed by lift-off, and the main gate electrode 2 is patterned.
  • the main gate electrode 2 and the auxiliary gate electrode 4 are formed in a self-aligning manner.
  • an upper insulating film 3b is formed to cover the main gate electrode 2.
  • the upper insulating film 3b is made of, for example, a polymer insulating film such as Cytop or BCB, or an inorganic insulating film such as Al 2 O 3 or SiO 2 .
  • an organic semiconductor film 5 (for example, pentacene, DNTT, alkyl DNTT, etc.) is formed on the upper insulating film 3b.
  • the source electrode 6 and the drain electrode 7 are formed on the upper surface of the end portion of the organic semiconductor film 5 by using, for example, Au or the like by a shadow mask or photolithography (see FIG. 7).
  • the main gate electrode 2 can be formed in a self-aligned manner with respect to the auxiliary gate electrode 4, and the parasitic capacitance due to the gate electrode can be easily reduced.
  • the present embodiment it is possible to manufacture a high-speed operation organic TFT capable of operating at a drastically high frequency in a low driving voltage region.
  • This organic TFT has a configuration in which the auxiliary gate electrode 4, the main gate electrode 2, and the gate insulating film 3 are formed on the insulating substrate 1, and the case of the top contact type organic TFT shown in FIG. It is the same.
  • a source electrode 6 and a drain electrode 7 are formed on the upper surface of the gate insulating film 3 with a gap in a range corresponding to the channel region.
  • An organic semiconductor film 5 is formed with the end portions disposed on the upper surfaces of the source electrode 6 and the drain electrode 7.
  • the interrelationship between the main gate electrode 2 and the auxiliary gate electrode 4 is exactly the same as that shown in FIG. 7 and is the same by applying the above-described driving method described with reference to FIG. It is possible to obtain the effect.
  • the organic thin film transistor of the present invention can sufficiently improve the high-speed response performance by shortening the channel length.
  • the active matrix backplane required for driving e-paper, liquid crystal, organic EL display, etc., pixel driving It is useful for all logic circuit elements that require high-speed operation, such as gates, source driver circuits, or RFID tags.

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　絶縁性の基板（１）と、基板上に設けられたゲート電極（２、４）と、ゲート電極を覆って形成されたゲート絶縁膜（３）と、ゲート絶縁膜上に形成された有機半導体膜（５）と、有機半導体膜に接触させて配置されたソース電極（６）及びドレイン電極（７）とを備える。ゲート電極は、有機半導体膜におけるソース電極とドレイン電極の間のチャネル領域に対向する領域に配置された主ゲート電極（２）と、主ゲート電極の両側でソース電極及びドレイン電極にそれぞれ対向する領域に配置された一対の補助ゲート電極（４）とを含む。主ゲート電極と補助ゲート電極とは互いに電気的に分離されている。低電圧領域の駆動においても、ソース・ドレイン電極と有機半導体膜の間の接触抵抗を低く制御して、短チャネル化により動作周波数を十分に向上させることができる。

Description

有機薄膜トランジスタ及びその製造方法
　本発明は、有機半導体を活性層に用いた有機薄膜トランジスタに関する。特に、チャネル長を短くして動作周波数を向上させるのに適した素子構造を有する有機薄膜トランジスタ及びその製造方法に関する。
　有機半導体は、溶液からの塗布によって薄膜を形成可能である。そのため、有機薄膜トランジスタ（有機ＴＦＴ）は、従来の無機半導体を用いたＴＦＴに比べ、低コスト・低環境負荷であり、かつ大面積の電子素子を作製可能である。さらに、有機ＴＦＴを含む有機デバイスは軽量、かつフレキシブルであるため、ディスプレイ、ＩＣタグなど、様々なデバイスに幅広く適用することができる。
　しかしながら、現在の有機ＴＦＴの動作周波数は、無機ＴＦＴに比べて未だ十分に高くはなく、動作周波数の向上が求められている。トランジスタの動作周波数の向上のためには、短いチャネル長Ｌ、及び高い移動度を実現する必要がある。しかし、実際にはチャネル長Ｌが短いほど電極と有機半導体界面の接触抵抗の影響が大きくなり、実効的な移動度が低下することが知られている。
　電極と有機半導体界面の接触抵抗を低減するために、例えば、特許文献１には、金からなるソース、ドレイン電極と絶縁性基板との間に設ける密着層として、金を主成分とした合金を用いることが開示されている。すなわち、金の含有量が、６７原子％以上９７原子％以下の範囲内である合金を用いる。
　ｐ型動作の有機トランジスタのソース、ドレイン電極を形成する材料としては、金からなる電極が用いられることが多いが、金は他の材料に対する密着力が低い。このため、金電極と基板との間に密着層を形成する対策が一般に行われている。ところが、この密着層が、ソース、ドレイン電極と有機半導体層との間の寄生抵抗の原因となることが指摘されている。
　これに対して、特許文献１には、上述のような金を含む合金により密着層を形成することにより、有機半導体層と電極間の寄生抵抗を低減させることが可能とされている。
特開２０１０－１３５５４２号公報
　しかし、特許文献１に開示された有機ＴＦＴにおいても、その実効移動度は、０．４～２．２ｃｍ2／Ｖｓ程度にとどまっており、無機ＴＦＴに比べて動作周波数を十分に向上させることは困難である。
　一方、通常の有機ＴＦＴでは、ゲート電圧の上昇と共に接触抵抗が減少する特性を有することが知られている。しかし、低いゲート電圧においては接触抵抗が高く、動作周波数は低くなってしまう。
　そこで、本発明は、低電圧領域での駆動においても、ソース・ドレイン電極と有機半導体膜の間の接触抵抗を低く制御して、短チャネル化により動作周波数を十分に向上させることが可能な有機薄膜トランジスタを提供することを目的とする。また、そのような有機薄膜トランジスタを精度良く作製可能な製造方法を提供することを目的とする。
　上記課題を解決するために、本発明の有機薄膜トランジスタは、絶縁性の基板と、前記基板上に設けられたゲート電極と、前記ゲート電極を覆って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された有機半導体膜と、前記有機半導体膜に接触させて配置されたソース電極及びドレイン電極とを備え、前記ゲート電極は、前記有機半導体膜における前記ソース電極と前記ドレイン電極の間のチャネル領域に対向する領域に配置された主ゲート電極と、前記主ゲート電極の両側で前記ソース電極及び前記ドレイン電極にそれぞれ対向する領域に配置された一対の補助ゲート電極とを含み、前記主ゲート電極と前記補助ゲート電極とは互いに電気的に分離されていることを特徴とする。
　本発明の製造方法は、上記構成の有機薄膜トランジスタを製造するための方法であって、前記絶縁性の基板上に前記主ゲート電極及び前記補助ゲート電極のうちの一方のゲート電極を形成し、前記一方のゲート電極を覆って下部ゲート絶縁膜を形成し、前記下部ゲート絶縁膜上に他方の前記ゲート電極を形成し、前記他方のゲート電極及び前記下部ゲート絶縁膜を覆って上部ゲート絶縁膜を形成し、前記上部ゲート絶縁膜上に有機半導体膜を形成するとともに、前記有機半導体膜に接触させてソース電極及びドレイン電極とを形成することを特徴とする。
　上記構成の有機薄膜トランジスタによれば、チャネル抵抗と接触抵抗をそれぞれ独立した主ゲート電極と補助ゲート電極で制御することにより、低電圧領域の駆動においても、接触抵抗を低く抑制した状態での動作が可能である。このため、実効的な移動度を高くすることができ、短チャネル化により十分に高い動作周波数での駆動が可能である。
　また、上記構成の有機薄膜トランジスタの製造方法によれば、主ゲート電極と補助ゲート電極を別工程で形成し、両成膜工程間に下部ゲート絶縁膜を形成する工程を介在させる。これにより、主ゲート電極と補助ゲート電極とを適切な状態に互いに分離させた構造を、容易に得ることができる。
図１は、実施の形態１における有機ＴＦＴの構造を示す断面図である。 図２は、同有機ＴＦＴの駆動方法の一例を示す回路図である。 図３は、同有機ＴＦＴの変形例を示す断面図である。 図４Ａは、同有機ＴＦＴの製造方法の工程の一部を示す断面図である。 図４Ｂは、同製造方法の図４Ａに続く工程を示す断面図である。 図４Ｃは、同製造方法の図４Ｂに続く工程を示す断面図である。 図４Ｄは、同製造方法の図４Ｃに続く工程を示す断面図である。 図４Ｅは、同製造方法の図４Ｄに続く工程を示す断面図である。 図４Ｆは、同製造方法の図４Ｅに続く工程を示す断面図である。 図５は、同有機ＴＦＴのカットオフ周波数特性の実測例を示す図である。 図６は、同有機ＴＦＴの構造の他の態様を示す断面図である。 図７は、実施の形態２における有機ＴＦＴの構造を示す断面図である。 図８Ａは、同有機ＴＦＴの製造方法の工程の一部を示す断面図である。 図８Ｂは、同製造方法の図８Ａに続く工程を示す断面図である。 図８Ｃは、同製造方法の図８Ｂに続く工程を示す断面図である。 図８Ｄは、同製造方法の図８Ｃに続く工程を示す断面図である。 図８Ｅは、同製造方法の図８Ｄに続く工程を示す断面図である。 図８Ｆは、同製造方法の図８Ｅに続く工程を示す断面図である。 図９は、同有機ＴＦＴの構造の他の態様を示す断面図である。
　本発明の有機薄膜トランジスタは、上記構成を基本として以下のような態様をとることができる。
　すなわち、前記主ゲート電極と前記有機半導体膜との間に介在する前記ゲート絶縁膜の厚さと、前記補助ゲート電極と前記有機半導体膜との間に介在する前記ゲート絶縁膜の厚さが異なり、前記主ゲート電極と前記補助ゲート電極の間に前記ゲート絶縁膜が介在している構成とすることができる。
　また、前記補助ゲート電極には一定の電圧を印加し、前記補助ゲート電極と前記有機半導体膜間の電界が、前記主ゲート電極と前記有機半導体膜間の電界よりも強くなるように、前記ゲート絶縁膜の厚さと、前記補助ゲート電極及び前記主ゲート電極に印加する電圧の関係が設定されている構成とすることができる。
　また、前記主ゲート電極と前記補助ゲート電極は、前記有機半導体膜に直交する方向の射影において、端部間に隙間が存在しないように形成されていることが好ましい。言い換えれば、主ゲート電極と前記補助ゲート電極は、端部間に若干の重なりが存在する状態であってもよい。特に好ましくは、前記主ゲート電極と前記補助ゲート電極は、前記有機半導体膜に直交する方向の射影において重畳する面積が存在しないように形成する。この構成により、ゲート電極での寄生容量を低く抑制して、短チャネル化により十分に高い動作周波数での駆動が可能な有機薄膜トランジスタが得られる。
　本発明の有機薄膜トランジスタの製造方法は、上記構成を基本として以下のような態様をとることができる。
　すなわち、前記第２ゲート成膜工程では、前記第１ゲート成膜工程で形成されたゲート電極をマスクとする前記基板の裏面側からの背面露光を含む工程により、前記他方のゲート電極を前記一方の電極に対して自己整合的にパターニングする。これにより、両ゲート間に重畳領域も隙間もない最適な状態が容易に得られる。
　また、前記ゲート絶縁膜を下部絶縁膜と上部絶縁膜に分けて成膜し、前記第１ゲート成膜工程の後、前記一方のゲート電極を覆って前記下部絶縁膜を形成し、その後、前記第２ゲート成膜工程により前記下部絶縁膜上に前記他方のゲート電極を形成し、その後、前記他方のゲート電極を覆って前記上部絶縁膜を形成することができる。
　以下、本発明の実施形態について図面を参照しながら説明する。
　＜実施の形態１＞
　実施の形態１における有機ＴＦＴの構造を、図１に断面図で示す。絶縁性の基板１の上に、主ゲート電極２が設けられ、主ゲート電極２を覆って下部絶縁膜３ａが形成されている。下部絶縁膜３ａの上面に補助ゲート電極４が形成され、補助ゲート電極４の上面を覆って上部絶縁膜３ｂが形成されている。下部絶縁膜３ａと上部絶縁膜３ｂによりゲート絶縁膜３が構成される。この構成により、ゲート絶縁膜３中に互いに電気的に分離させて、主ゲート電極２と補助ゲート電極４が配置された状態が得られる。補助ゲート電極４を覆った上部絶縁膜３ｂの上面に、有機半導体膜５が形成され、有機半導体膜５に接触させてソース電極６及びドレイン電極７が設けられている。
　この有機ＴＦＴは、有機半導体膜５の上部にソース電極６及びドレイン電極７が形成されたトップコンタクト型の構造を有する。有機ＴＦＴの素子構造は、一般的にトップコンタクト型とボトムコンタクト型の２種類に大別される。本実施の形態の有機ＴＦＴの特徴は、後述するように、ボトムコンタクト型、すなわち有機半導体膜の下部にソース電極及びドレイン電極が形成された構造にも同様に適用できる。
　主ゲート電極２は、有機半導体膜５におけるソース電極６とドレイン電極７の間のチャネル領域に対向する領域に配置されている。一方、補助ゲート電極４は、主ゲート電極２の両側でソース電極６及びドレイン電極７にそれぞれ対向する領域に配置された、一対の要素となっている。
　主ゲート電極２と補助ゲート電極４とは、互いに電気的に分離されている。すなわち、補助ゲート電極４は、基板１の上面からの高さが主ゲート電極２よりも高い位置に配置され、主ゲート電極２と補助ゲート電極４の間にはゲート絶縁膜３が介在している。言い換えれば、主ゲート電極２と有機半導体膜５との間に介在するゲート絶縁膜３の厚さ、すなわち主ゲート絶縁膜厚dmain1は、補助ゲート電極４と有機半導体膜５との間に介在するゲート絶縁膜３の厚さ、すなわち補助ゲート絶縁膜厚dsub1よりも厚い。
　この有機ＴＦＴを駆動するための回路の一例を、図２に示す。すなわち、主ゲート電極２には、一定の直流電圧である主ゲート電圧VGmain、及び変調駆動部８からの変調電圧VGsigを印加する。但し、主ゲート電圧VGmainと変調電圧VGsigは、必ずしも別箇に供給する必要はなく、最初から直流成分と変調成分を含んだ信号を生成して供給してもよい。補助ゲート電極４には、主ゲート電極２の電圧とは独立に、一定の直流電圧である補助ゲート電圧VGsubを印加する。ドレイン電極７にはドレイン電圧VDを印加する。なお、電流計９は、後述するカットオフ周波数特性の実測を行った際の測定箇所を示したものである。チャネル長Ｌは、有機半導体膜５のチャネル領域の長さを示す。
　この構成の有機ＴＦＴによれば、有機半導体膜５のチャネル抵抗は、主ゲート電極２に印加する主ゲート電圧VGmain、及び変調電圧VGsigにより制御される。一方、有機半導体膜５とソース電極６及びドレイン電極７の界面領域には、補助ゲート電圧VGsubにより、常時、高電位の電界が形成されている。これにより、有機半導体膜５とソース電極６及びドレイン電極７の間の接触抵抗が低い状態に制御される。
　このように、接触抵抗とチャネル抵抗をそれぞれ別のゲート電極２、４で制御することにより、接触抵抗の影響を十分に小さく抑制した状態でチャネル抵抗を制御することが可能になる。すなわち、低電圧領域の駆動においても、接触抵抗が十分に低い状態の動作が原理的に可能となる。従って、高速動作に必要なチャネル長Ｌの短いデバイスにおいて、トランジスタの実効的な移動度を高くすることができ、飛躍的に高い動作周波数で駆動可能な有機ＴＦＴが得られる。
　有機半導体膜５と、ソース電極６及びドレイン電極７の間の接触抵抗を低減する効果を十分に得るためには、補助ゲート電極４と有機半導体膜５間の電界が、主ゲート電極２と有機半導体膜５間の電界よりも強くなるように設定することが望ましい。すなわち、補助ゲート電圧VGsub、主ゲート電圧VGmain、主ゲート絶縁膜厚dmain1、補助ゲート絶縁膜厚dsub1の大きさを、VGsub/dsub1がVGmain/dmain1よりも十分に大きい関係が成立するように設定することが望ましい。この条件を満たすことにより、有機半導体膜５とソース電極６及びドレイン電極７の間の接触抵抗を十分に小さくして、小さなゲート電圧によって高いトランスコンダクタンスが得られるので、高速動作にとって極めて有効である。
　すなわち、上述のように設定すれば、VGmain（VGmain/dmain1の電界）を大きくすることなく、VGsub（VGsub/dsub1の電界）によって接触抵抗を十分に小さくして、高い移動度が得られる。これにより、VGmainが小さな値であってもトランジスタ駆動の高速動作が可能となり、論理演算素子の高速動作に有効である。
　VGsub/dsub1＞k×(VGmain/dmain1)と記述したとき、理論的にはkの値は大きければ大きいほど望ましい。但し、実際には、VGsigの駆動範囲と、ゲート絶縁膜３の耐電圧特性によってｋの値が決まり、現状では、実用的なｋの値は３～６程度である。
　しかも、上記構成によれば、主ゲート電極２はチャネル領域に対向し、一方補助ゲート電極４は、チャネル領域の両側でソース電極６及びドレイン電極７に対向するように配置されて、互いに異なる領域に対向しているので、主ゲート電極２と補助ゲート電極４間の寄生容量は小さく、高速応答性に対する影響は少ない。このような効果を最大限に得るためには、主ゲート電極２と補助ゲート電極４を、有機半導体膜５に直交する方向（膜面直交方向）の射影において重畳する面積が存在しないように形成する。
　但し、主ゲート電極２と補助ゲート電極４は、図３に示すように、膜面直交方向の射影において重畳する面積Ｐが多少存在してもよい。その場合でも、上述の作用効果は、実質的な影響を受けることはない。従って、電極パターンの形成における多少の誤差は許容できる。しかし、膜面直交方向の射影において、主ゲート電極２と補助ゲート電極４間に隙間が存在する状態は、極力避けることが望ましい。
　次に、図１に示した構成の有機ＴＦＴを作製する方法の一例について、図４Ａ～４Ｆに示す工程の断面図を参照して説明する。先ず、図４Ａに示すように、基板１上に主ゲート電極２を形成する。主ゲート電極２は、例えばAu、Al、Cr、Cu、Moなどの金属膜を、フォトリソグラフィ等によってパターニングすることにより作製する。
　次に、図４Ｂに示すように、主ゲート電極２を覆って下部絶縁膜３ａを成膜する。下部絶縁膜３ａは、ゲート絶縁膜３を構成する１層目の膜であり、例えばCytop（アモルファスフッ素樹脂、登録商標）、BCB（ベンゾシクロブテン）などのポリマー絶縁膜、またはAl2O3、SiO2などの無機絶縁膜を用いることができる。更に、下部絶縁膜３ａ上に、フォトレジスト層１０を形成する。
　次に、主ゲート電極２をフォトマスクとして、基板１の裏面側から露光光１１を照射する背面露光プロセスを行う。その後、現像処理を行い、フォトレジスト層１０をパターニングして、図４Ｃに示すように、レジストパターン１０ａを形成する。この背面露光プロセスによれば、レジストパターン１０ａを主ゲート電極２に対して自己整合的に形成することができる。次に、図４Ｄに示すように、レジストパターン１０ａを含む全面を覆って、Au、Al、Cr、Cu、Moなどの金属膜４ａ（補助ゲート電極４用の膜）を形成する。
　次に、レジストパターン１０ａをレジスト剥離液によって除去する。これにより、図４Ｅに示すように、金属膜４ａのうちレジストパターン１０ａ上の部分がリフトオフにより除去されて、補助ゲート電極４がパターニングされる。この結果、主ゲート電極２と補助ゲート電極４は、自己整合的に形成される。
　次に、図４Ｆに示すように、補助ゲート電極４を覆って上部絶縁膜３ｂを成膜する。上部絶縁膜３ｂは、ゲート絶縁膜３を構成する２層目の膜であり、例えばCytop、BCBなどのポリマー絶縁膜、またはAl2O3、SiO2などの無機絶縁膜からなる。更に、上部絶縁膜３ｂ上に、有機半導体膜５（例えばペンタセン、DNTT（ジナフトチエノチオフェン）、アルキルDNTTなど）を成膜する。最後に、有機半導体膜５の端部上面に、例えばAuなどを用い、シャドウマスク、またはフォトリソグラフィによって、図１に示したように、ソース電極６及びドレイン電極７を作製する。
　以上のとおり、この製造方法によれば、補助ゲート電極４を主ゲート電極２に対して自己整合的に形成して、ゲート電極による寄生容量を容易に低減可能である。これにより、従来に比べて、低い駆動電圧領域においても、飛躍的に高い周波数で動作可能な高速動作有機ＴＦＴの作製が可能となる。但し、補助ゲート電極４を主ゲート電極２に対して自己整合的に形成する方法としては、他の周知の方法を用いることもできる。
　次に、上記構成を有する有機ＴＦＴのカットオフ周波数特性の実測例について、図５を参照して説明する。
［１］測定に供した有機ＴＦＴの素子構成
　主ゲート電極２：Au
　下部絶縁膜３ａ：Al2O3、２００ｎｍ
　補助ゲート電極４：Au
　上部絶縁膜３ｂ：Al2O3、１００ｎｍ
　有機半導体膜５：C10-DNTTの塗布結晶膜
　ソース電極６、ドレイン電極７：Au
　チャネル長Ｌ：～２μｍ
［２］測定条件
　補助ゲート電極４の電圧：VGsub＝－２０Ｖ
　ドレイン電極７の電圧：VD＝－１０Ｖ
　主ゲート電極２の電圧：主ゲート電圧VGmain＝－５Ｖ、変調電圧VGsig＝１ＶP-Pの正弦波電圧
　以上のとおりの設定により、主ゲート電極２への入力電流（Iin）とトランジスタ出力電流（ドレイン電流、Iout）を同時計測した結果を、図５に示す。図５において、横軸は変調電圧VGsigの周波数（Ｈｚ）、縦軸は電流（ｍＡP-P）である。
　Iin＝Ioutとなる周波数により、電流利得遮断周波数（ｆT）が定義される。測定の結果、ｆT～１０ＭＨｚの高い動作周波数が得られた。これは、塗布型の有機ＴＦＴとしては、従来例の２ＭＨｚ程度と比べて、飛躍的に高い動作周波数である。
　次に、上記構成の有機ＴＦＴの特徴を、ボトムコンタクト型の有機ＴＦＴに適用した例について、図６を参照して説明する。この有機ＴＦＴは、絶縁性の基板１の上に、主ゲート電極２、補助ゲート電極４、及びゲート絶縁膜３が形成された構成については、図１に示したトップコンタクト型の有機ＴＦＴの場合と同様である。
　図６の例では、ゲート絶縁膜３の上面に、チャネル領域に対応する範囲に間隙を設けてソース電極６及びドレイン電極７が形成されている。そして、有機半導体膜５が、端部をソース電極６及びドレイン電極７の上面に配置して形成されている。
　以上のとおり、主ゲート電極２と補助ゲート電極４の相互関係は、図１に示した構成と全く同様であり、図２を参照して説明した上述の駆動方法を適用して、同様の効果を得ることができる。
　＜実施の形態２＞
　実施の形態２における有機ＴＦＴの構造を、図７に断面図で示す。この素子構造は、素子の厚み方向における主ゲート電極２と補助ゲート電極４の位置関係が、実施の形態１の場合と異なる以外は、実施の形態１と同様である。従って、実施の形態１の場合と同様の構成要素については、同一の参照符号を付して、説明を簡略化する。
　絶縁性の基板１の上に、先ず、補助ゲート電極４が配置され、補助ゲート電極４を覆って下部絶縁膜３ａが形成されている。下部絶縁膜３ａの上面に主ゲート電極２が形成され、主ゲート電極２の上面を覆って上部絶縁膜３ｂが形成されている。この構成により、ゲート絶縁膜３中に互いに分離させて、主ゲート電極２と補助ゲート電極４を配置した状態が得られる。上部絶縁膜３ｂの上部に、有機半導体膜５、ソース電極６及びドレイン電極７が設けられている。
　この構成においても、主ゲート電極２は、有機半導体膜５におけるソース電極６とドレイン電極７の間のチャネル領域に対向する領域に配置されている。一方、補助ゲート電極４は、主ゲート電極２の両側でソース電極６及びドレイン電極７にそれぞれ対向する領域に配置されており、補助ゲート電極４と主ゲート電極２とは、互いに電気的に分離されている。主ゲート電極２と有機半導体膜５との間に介在するゲート絶縁膜３の厚さ、すなわち主ゲート絶縁膜厚dmain2は、補助ゲート電極４と有機半導体膜５との間に介在するゲート絶縁膜３の厚さ、すなわち補助ゲート絶縁膜厚dsub2よりも薄い。
　この有機ＴＦＴを駆動するための回路は、基本的には、図２に示したものと同様に構成することができる。有機半導体膜５のチャネル抵抗は、主ゲート電極２に印加する主ゲート電圧VGmain、及び変調電圧VGsigにより制御され、補助ゲート電圧VGsubにより、有機半導体膜５とソース電極６及びドレイン電極７の間の接触抵抗が低い状態に制御される。これにより、実施の形態１と同様、低電圧領域の駆動においても、接触抵抗が十分に低い状態の動作が原理的に可能となり、チャネル長Ｌの短いデバイスにおいて、トランジスタの実効的な移動度を高くすることができ、飛躍的に高い動作周波数で駆動可能である。
　有機半導体膜５とソース電極６及びドレイン電極７の間の接触抵抗を低減する効果を十分に得るためには、補助ゲート電極４と有機半導体膜５間の電界が、主ゲート電極２と有機半導体膜５間の電界よりも強くなるように設定することが望ましい。すなわち、補助ゲート電圧VGsub、主ゲート電圧VGmain、主ゲート絶縁膜厚dmain2、補助ゲート絶縁膜厚dsub2の大きさを、VGsub/dsub2がVGmain/dmain2よりも十分に大きい関係が成立するように設定することが望ましい。この条件を満たすことにより、有機半導体膜５とソース電極６及びドレイン電極７の間の接触抵抗を十分に小さくして、小さなゲート電圧によって高いトランスコンダクタンスが得られるので、高速動作にとって極めて有効である。
　しかも、主ゲート電極２と補助ゲート電極４は、互いに異なる領域に対向しているので、主ゲート電極２と補助ゲート電極４間の寄生容量は小さく、高速応答性に対する影響は少ない。このような効果を最大限に得るためには、主ゲート電極２と補助ゲート電極４を、膜面直交方向の射影において重畳する面積が存在しないように形成する。但し、実施の形態１と同様、主ゲート電極２と補助ゲート電極４は、膜面直交方向の射影において重畳する面積が多少存在してもよい。また、膜面直交方向の射影において、主ゲート電極２と補助ゲート電極４間に隙間が存在する状態は、極力避けることが望ましい。
　次に図７に示した構成の有機ＴＦＴの製造方法の一例について、図８Ａ～８Ｆに示す工程断面図を参照して説明する。
　先ず、図８Ａに示すように、基板１上に補助ゲート電極４を形成する。補助ゲート電極４は、例えばAu、Al、Cr、Cu、Moなどの金属膜を、フォトリソグラフィ等によってパターニングすることにより作製する。次に、図８Ｂに示すように、補助ゲート電極４を覆って下部絶縁膜３ａを成膜する。下部絶縁膜３ａは、例えばCytop（登録商標）、BCBなどのポリマー絶縁膜、またはAl2O3、SiO2などの無機絶縁膜を用いることができる。更に、下部絶縁膜３ａ上に、フォトレジスト層１０を形成する。
　次に、補助ゲート電極４をフォトマスクとして、基板１の裏面側からの背面露光プロセスを行う。その後、現像を行い、フォトレジスト層１０をパターニングして、図８Ｃに示すように、レジストパターン１０ｂを形成する。この背面露光プロセスにより、レジストパターン１０ｂを補助ゲート電極４に対して自己整合的にパターニングすることができる。次に、図８Ｄに示すように、レジストパターン１０ｂを含む全面を覆って、主ゲート電極２を形成するためのAu、Al、Cr、Cu、Moなどの金属膜２ａを形成する。
　次に、レジストパターン１０ｂをレジスト剥離液によって除去する。これにより、図８Ｅに示すように、金属膜２ａのうちレジストパターン１０ｂ上の部分がリフトオフにより除去されて、主ゲート電極２がパターニングされる。これにより、主ゲート電極２と補助ゲート電極４は、自己整合的に形成される。
　次に、図８Ｆに示すように、主ゲート電極２を覆って上部絶縁膜３ｂを成膜する。上部絶縁膜３ｂは、例えばCytop、BCBなどのポリマー絶縁膜、またはAl2O3、SiO2などの無機絶縁膜からなる。更に、上部絶縁膜３ｂ上に、有機半導体膜５（例えばペンタセン、DNTT、アルキルDNTTなど）を成膜する。最後に、有機半導体膜５の端部上面に、例えばAuなどを用い、シャドウマスク、またはフォトリソグラフィによってソース電極６及びドレイン電極７を作製する（図７参照）。
　以上のとおり、この製造方法によれば、主ゲート電極２を補助ゲート電極４に対して自己整合的に形成して、ゲート電極による寄生容量を容易に低減可能である。これにより、本実施の形態の場合も、低い駆動電圧領域において、飛躍的に高い周波数で動作可能な高速動作有機ＴＦＴの作製が可能となる。
　次に、上記構成の有機ＴＦＴの特徴を、ボトムコンタクト型の有機ＴＦＴに適用した例について、図９を参照して説明する。この有機ＴＦＴは、絶縁性の基板１の上に、補助ゲート電極４、主ゲート電極２、及びゲート絶縁膜３が形成された構成については、図７に示したトップコンタクト型の有機ＴＦＴの場合と同様である。
　図９の例では、ゲート絶縁膜３の上面に、チャネル領域に対応する範囲に間隙を設けてソース電極６及びドレイン電極７が形成されている。そして、有機半導体膜５が、端部をソース電極６及びドレイン電極７の上面に配置して形成されている。
　以上のとおり、主ゲート電極２と補助ゲート電極４の相互関係は、図７に示した構成と全く同様であり、また、図２を参照して説明した上述の駆動方法を適用して、同様の効果を得ることが可能である。
　本発明の有機薄膜トランジスタは、チャネル長の短縮化により高速応答性能を十分に向上させることが可能であり、ｅ－ｐａｐｅｒ、液晶、有機ＥＬディスプレイなどの駆動に必要なアクティブマトリクスバックプレーンや、画素駆動のためのゲート、ソースドライバ回路、あるいはＲＦＩＤタグなど、高速動作が求められる論理回路素子全般に有用である。
１　基板
２　主ゲート電極
３　ゲート絶縁膜
３ａ　下部絶縁膜
３ｂ　上部絶縁膜
４　補助ゲート電極
５　有機半導体膜
６　ソース電極
７　ドレイン電極
８　変調駆動部
９　電流計
１０　フォトレジスト層
１０ａ、１０ｂ　レジストパターン
１１　露光光

Claims (8)

  1. 　絶縁性の基板と、前記基板上に設けられたゲート電極と、前記ゲート電極を覆って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された有機半導体膜と、前記有機半導体膜に接触させて配置されたソース電極及びドレイン電極とを備え、
    　前記ゲート電極は、前記有機半導体膜における前記ソース電極と前記ドレイン電極の間のチャネル領域に対向する領域に配置された主ゲート電極と、前記主ゲート電極の両側で前記ソース電極及び前記ドレイン電極にそれぞれ対向する領域に配置された一対の補助ゲート電極とを含み、
    　前記主ゲート電極と前記補助ゲート電極とは互いに電気的に分離されていることを特徴とする有機薄膜トランジスタ。
  2. 　前記主ゲート電極と前記有機半導体膜との間に介在する前記ゲート絶縁膜の厚さと、前記補助ゲート電極と前記有機半導体膜との間に介在する前記ゲート絶縁膜の厚さが異なり、前記主ゲート電極と前記補助ゲート電極の間に前記ゲート絶縁膜が介在している請求項１に記載の有機薄膜トランジスタ。
  3. 　前記補助ゲート電極には一定の電圧を印加し、
    　前記補助ゲート電極と前記有機半導体膜間の電界が、前記主ゲート電極と前記有機半導体膜間の電界よりも強くなるように、前記ゲート絶縁膜の厚さと、前記補助ゲート電極及び前記主ゲート電極に印加する電圧の関係が設定されている請求項１または２に記載の有機薄膜トランジスタ。
  4. 　前記主ゲート電極と前記補助ゲート電極は、前記有機半導体膜に直交する方向の射影において、端部間に隙間が存在しないように形成されている請求項１～３のいずれか１項に記載の有機薄膜トランジスタ。
  5. 　前記主ゲート電極と前記補助ゲート電極は、前記有機半導体膜に直交する方向の射影において重畳する面積が存在しないように形成されている請求項４に記載の有機薄膜トランジスタ。
  6. 　請求項１に記載の有機薄膜トランジスタを製造する方法であって、
    　前記絶縁性の基板上に前記主ゲート電極及び前記補助ゲート電極のうちの一方のゲート電極を形成し、
    　前記一方のゲート電極を覆って下部ゲート絶縁膜を形成し、
    　前記下部ゲート絶縁膜上に他方の前記ゲート電極を形成し、
    　前記他方のゲート電極及び前記下部ゲート絶縁膜を覆って上部ゲート絶縁膜を形成し、
    　前記上部ゲート絶縁膜上に有機半導体膜を形成するとともに、前記有機半導体膜に接触させてソース電極及びドレイン電極とを形成することを特徴とする有機薄膜トランジスタの製造方法。
  7. 　前記第２ゲート成膜工程では、前記第１ゲート成膜工程で形成されたゲート電極をマスクとする前記基板の裏面側からの背面露光を含む工程により、前記他方のゲート電極を前記一方の電極に対して自己整合的にパターニングする請求項６に記載の有機薄膜トランジスタの製造方法。
  8. 　前記ゲート絶縁膜を下部絶縁膜と上部絶縁膜に分けて成膜し、
    　前記第１ゲート成膜工程の後、前記一方のゲート電極を覆って前記下部絶縁膜を形成し、
    　その後、前記第２ゲート成膜工程により前記下部絶縁膜上に前記他方のゲート電極を形成し、
    　その後、前記他方のゲート電極を覆って前記上部絶縁膜を形成する請求項６または７に記載の有機薄膜トランジスタの製造方法。
PCT/JP2013/072110 2012-08-24 2013-08-19 有機薄膜トランジスタ及びその製造方法 Ceased WO2014030613A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014531619A JP5842262B2 (ja) 2012-08-24 2013-08-19 有機薄膜トランジスタ及びその製造方法
US14/423,401 US9379341B2 (en) 2012-08-24 2013-08-19 Organic thin film transistor and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-185621 2012-08-24
JP2012185621 2012-08-24

Publications (1)

Publication Number Publication Date
WO2014030613A1 true WO2014030613A1 (ja) 2014-02-27

Family

ID=50149922

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/072110 Ceased WO2014030613A1 (ja) 2012-08-24 2013-08-19 有機薄膜トランジスタ及びその製造方法

Country Status (3)

Country Link
US (1) US9379341B2 (ja)
JP (1) JP5842262B2 (ja)
WO (1) WO2014030613A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685526B2 (en) * 2014-02-12 2017-06-20 International Business Machines Corporation Side gate assist in metal gate first process
JP6255651B2 (ja) * 2014-03-07 2018-01-10 富士フイルム株式会社 薄膜トランジスタ
KR102303994B1 (ko) * 2014-10-20 2021-09-23 삼성디스플레이 주식회사 유기발광 표시기판의 제조방법
KR102801061B1 (ko) * 2020-11-26 2025-04-28 엘지디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186332A (ja) * 1995-12-28 1997-07-15 Furontetsuku:Kk 電界効果トランジスタおよびその駆動方法
JP2007243001A (ja) * 2006-03-10 2007-09-20 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
WO2011052058A1 (ja) * 2009-10-29 2011-05-05 パイオニア株式会社 有機薄膜トランジスタ
JP2011101030A (ja) * 2008-08-04 2011-05-19 Panasonic Corp フレキシブル半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378715B2 (en) * 2003-10-10 2008-05-27 General Electric Company Free-standing electrostatically-doped carbon nanotube device
US8896065B2 (en) * 2008-04-14 2014-11-25 Sharp Laboratories Of America, Inc. Top gate thin film transistor with independent field control for off-current suppression
JP5501604B2 (ja) 2008-12-04 2014-05-28 シャープ株式会社 有機薄膜トランジスタ
KR20120024241A (ko) * 2010-09-06 2012-03-14 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186332A (ja) * 1995-12-28 1997-07-15 Furontetsuku:Kk 電界効果トランジスタおよびその駆動方法
JP2007243001A (ja) * 2006-03-10 2007-09-20 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2011101030A (ja) * 2008-08-04 2011-05-19 Panasonic Corp フレキシブル半導体装置およびその製造方法
WO2011052058A1 (ja) * 2009-10-29 2011-05-05 パイオニア株式会社 有機薄膜トランジスタ

Also Published As

Publication number Publication date
US20150188063A1 (en) 2015-07-02
JP5842262B2 (ja) 2016-01-13
JPWO2014030613A1 (ja) 2016-07-28
US9379341B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
TWI567995B (zh) 薄膜電晶體及其製造方法
KR102127781B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN102655095B (zh) 薄膜晶体管及阵列基板的制造方法
CN103219391A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR20150063767A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20150076405A (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
CN104681631A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
TW200814386A (en) Organic thin film transistor substrate and fabrication thereof
JP5842262B2 (ja) 有機薄膜トランジスタ及びその製造方法
KR101415484B1 (ko) 유기 ｔｆｔ 어레이 기판 및 그 제조 방법
US9478612B2 (en) Thin film transistor and display device using the same
WO2017177498A1 (zh) Tft基板及其制作方法
US20130048998A1 (en) Semiconductor device, thin film transistor substrate, and display apparatus
US10424672B2 (en) Oxide semiconductor transistor
CN102709240B (zh) 阵列基板的制作方法、阵列基板和显示装置
JP7304813B2 (ja) 画素ユニット及びその作製方法、アレイ基板
JP5370637B2 (ja) 薄膜トランジスタ、アクティブマトリックス回路並びに表示装置
US10802363B2 (en) Array substrate and manufacturing method therefor, display device and driving method therefor
CN106024811B (zh) 显示基板及其制作方法、显示器件
US20080206914A1 (en) Patterning self-aligned transistors using back surface illumination
CN112437985A (zh) 阵列基板、显示器装置和制造阵列基板的方法
CN104992985A (zh) 薄膜晶体管及其制造方法、阵列基板
JP6257027B2 (ja) 有機薄膜トランジスタの製造方法
WO2011135945A1 (ja) 半導体装置、表示装置、並びに半導体装置及び表示装置の製造方法
KR101273671B1 (ko) 산화물 반도체 박막 트랜지스터 제조방법, 이에 따라 제조된 산화물 반도체 박막 트랜지스터를 포함하는 디스플레이 장치 및 능동구동센서 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13830468

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014531619

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14423401

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13830468

Country of ref document: EP

Kind code of ref document: A1