WO2014000332A1 - 固态孔阵及其制作方法 - Google Patents

固态孔阵及其制作方法 Download PDF

Info

Publication number
WO2014000332A1
WO2014000332A1 PCT/CN2012/079388 CN2012079388W WO2014000332A1 WO 2014000332 A1 WO2014000332 A1 WO 2014000332A1 CN 2012079388 W CN2012079388 W CN 2012079388W WO 2014000332 A1 WO2014000332 A1 WO 2014000332A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
protective layer
array substrate
array
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2012/079388
Other languages
English (en)
French (fr)
Inventor
董立军
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to US13/697,372 priority Critical patent/US9136160B2/en
Publication of WO2014000332A1 publication Critical patent/WO2014000332A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00087—Holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • B81B2207/056—Arrays of static structures

Definitions

  • the present disclosure relates to the field of semiconductors, and in particular to a solid state array and a method of fabricating the same.
  • micro- and nano-pore arrays have become important devices in molecular biology research due to the application of biomolecule screening and gene sequencing.
  • the solid-state nanopore array is widely used because of its micro-machining technology, which has the advantages of controllability, integration and high efficiency of pores.
  • the hole array is easily corroded by the corrosion reflected in the process of anisotropically etching the silicon substrate. Therefore, current silicon-based solid-state nanopore arrays are fabricated by first etching silicon.
  • the silicon substrate is usually first hollowed out by wet or dry etching, and then formed on a hollowed film (generally having a thickness of several tens of nanometers to several hundreds of nanometers).
  • a hollowed film generally having a thickness of several tens of nanometers to several hundreds of nanometers.
  • the film is too thin and easily broken, the surface shape of the film is difficult to control, which makes it difficult to form a hole array on the hollowed film.
  • a main object of the present disclosure is to provide a method for fabricating a solid-state array, comprising: forming a bottom array substrate and a top array substrate on a top surface and a bottom surface of a substrate; Forming a front side hole in the top array substrate; forming a top protective layer on the substrate having the top array substrate, and forming a bottom on the bottom array substrate a protective layer; a back window formed in the bottom array substrate and the bottom protective layer; and the substrate is etched through alkali etching to connect the front surface to the back window.
  • the step of forming a front side hole in the array substrate deposited on the top surface of the substrate further comprises: coating a photoresist on the top array substrate, and performing photolithography and reactive ion etching on the top array A front side hole is formed in the substrate to expose the substrate.
  • the step of forming a back surface window in the protective layer deposited on the bottom surface of the substrate further comprises: coating a photoresist on the bottom protective layer, and performing photolithography and reactive ion etching on the bottom array substrate and the bottom A back window is formed in the protective layer to expose the substrate.
  • the protective layer has a thickness between 8 and 20 nanometers.
  • the material of the top array substrate and the bottom array substrate is low stress silicon nitride or low stress silicon oxide.
  • the material of the top protective layer and the bottom protective layer is low temperature silicon nitride or low temperature silicon oxide.
  • alkali etching is carried out using KOH or tetradecyl ammonium hydroxide.
  • the width of the front face is smaller than the width of the back window.
  • the present disclosure provides a solid-state aperture array comprising: a substrate having a via; a top array substrate formed on a top surface of the substrate; and a bottom array substrate formed on a bottom surface of the substrate Wherein in the top array substrate, there is a front side opening corresponding to the position of the through hole; and a top protective layer formed on the surface and the side wall of the top array substrate and a bottom protective layer formed on the surface of the bottom array substrate, Wherein, there is a back window corresponding to the position of the through hole in the bottom array substrate and the bottom protective layer.
  • the method of manufacturing a solid-state array by the method of depositing a secondary film provided by the present disclosure increases the strength of the front film, so that it is not easily broken by hydrogen generated during anisotropic etching of the silicon substrate, thereby Solved the problem of positive protection.
  • the process steps are simplified, the cost is reduced, and it is more suitable for mass production.
  • DRAWINGS 1 is a flow chart of a method of fabricating a solid state array according to the present disclosure.
  • Figure 2 Figure 6 shows a detailed process flow diagram of a method of fabricating a solid state array according to an embodiment of the present disclosure.
  • FIG. 1 is a flow chart showing a method of fabricating a solid-state array according to the present disclosure, the specific steps of which are as follows:
  • Step 101 forming a bottom aperture array substrate and a top aperture array substrate on the top surface and the bottom surface of the substrate;
  • Step 102 forming a front hole in the top array substrate 111;
  • Step 103 forming a top protective layer 121 on the substrate 100 having the top array substrate 111, and forming a bottom protective layer 122 on the bottom array substrate 112;
  • Step 104 forming a back window in the bottom array substrate 112 and the bottom protective layer 122;
  • Step 105 etching through the substrate 100 by alkali etching to connect the front side holes with the back side window.
  • FIG. 2-6 illustrate a specific process flow diagram of a method of fabricating a solid state array according to an embodiment of the present disclosure.
  • the substrate used in Fig. 2 is a silicon substrate, and the specific process steps are as follows.
  • hole array substrates 211 and 212 are formed on the top and bottom surfaces of the silicon substrate 200, that is, a top hole array substrate 211 is formed on the top surface of the silicon substrate 200, and in the silicon.
  • a bottom array substrate 212 is formed on the bottom surface of the substrate 200.
  • top array substrates 211 and 212 may be formed on the top and bottom surfaces of silicon substrate 200 in a deposited manner.
  • the material of the matrix substrates 211 and 212 may be low stress silicon nitride or low stress silicon oxide.
  • a photoresist is coated on the top pattern substrate 211, and front side holes are formed in the top pattern substrate 211 by photolithography and reactive ion etching to expose the silicon substrate 200.
  • the front face aperture has a width in the range of tens of nanometers to a few microns.
  • a top protective layer 221 is formed on the silicon substrate 200 having the top array substrate 211 to cover the surface of the top array substrate 211, the sidewalls of the front surface, and the silicon substrate 200 are exposed. section. Further, a bottom protective layer 222 is formed on the bottom array substrate 212.
  • the protective layer 222 has a thickness between 8 nanometers and 20 nanometers, the thickness of which is proportional to the thickness of the silicon substrate.
  • the materials of the protective layers 221 and 222 may be low temperature silicon nitride or low temperature silicon oxide. Such low-temperature silicon nitride or low-temperature silicon oxide has a high stress, and when it is subjected to alkali etching, it has a much slower reaction speed than the silicon substrate material. During the subsequent etching of the silicon substrate, the protective layer protects the array substrate covered by the alkaline etching solution.
  • a photoresist is coated on the bottom protective layer 222, and a back window is formed in the bottom protective layer 222 and the bottom array substrate 212 by photolithography and reactive ion etching to expose the silicon liner.
  • Bottom 200 The shape of the back window may be a square groove.
  • the width of the back window can be a few millimeters.
  • the silicon substrate 200 is etched through alkali etching so that the front side holes communicate with the back side windows, thereby forming a solid-state hole array.
  • alkali etching such as Alkaline etching of KOH or an alkaline etching solution of tetrakis ammonium hydroxide.
  • the protective layer with higher stress covers the top surface and side walls of the front hole, the strength of the peripheral structure of the hole is enhanced, making it less susceptible to hydrogen damage caused by the process of etching the silicon substrate.
  • the width of the front face is in the range of several tens of nanometers to several micrometers, and the width of the back window may be several millimeters, and it can be seen that the width of the back window is much larger than the width of the front hole.
  • the alkaline etching solution is double-sided after etching through the silicon substrate 200. It acts on the protective layer 221 deposited on top of the silicon substrate, so that this portion of the protective layer is quickly etched away. This makes it possible to protect the aperture array substrate around the aperture while forming a solid aperture array, thereby better controlling the aperture pattern of the aperture array.
  • the solid-state aperture array of the present disclosure is formed based on the above process, and is specifically illustrated with reference to FIG.
  • the solid state array includes: a substrate 200 having through holes; a top array substrate 211 formed on a top surface of the substrate 200; and a bottom array substrate 212 formed on a bottom surface of the substrate 200, wherein the top array substrate 211 a front protective layer 221 formed on the surface and the sidewall of the top array substrate 211 and a bottom protective layer 222 formed on the surface of the bottom array substrate 212, wherein
  • the bottom array substrate 212 and the bottom protective layer 222 have a back window corresponding to the position of the via.
  • the material of the top array substrate and the bottom array substrate is low stress silicon nitride or low stress silicon oxide.
  • the material of the top protective layer and the bottom protective layer is low temperature silicon nitride or low temperature silicon oxide.
  • the thickness of the protective layer may be between 8 and 20 nanometers.
  • the width of the front face is smaller than the width of the back window.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Weting (AREA)

Abstract

一种固态孔阵及其制作方法，其中固态孔阵的制作方法包括：在衬底的顶面和底面上分别形成底部孔阵基底和顶部孔阵基底；在顶部孔阵基底中形成正面孔；在具有顶部孔阵基底的衬底上形成顶部保护层，并在底部孔阵基底上形成底部保护层；在底部孔阵基底和底部保护层中形成背面窗口；以及通过碱腐蚀蚀穿衬底，以使正面孔与背面窗口连通。此外，本公开还提供了一种固态孔阵。通过本公开的方法，增加了正面薄膜的强度，简化了工艺步骤，降低了成本，同时更适合大规模制造。

Description

固态孔阵及其制作方法
技术领域
[01] 本公开涉及半导体领域， 具体地涉及一种固态孔阵及其制作方 法。
背景技术
[02] 近年来， 由于在生物分子的筛选、 基因测序等方面的应用， 微 米、 纳米孔阵已成为分子生物学研究的重要器件。 固态纳米孔阵由 于釆用了微细加工技术， 使其具有孔的可控性、 可集成性和高效性 等优点， 而被广泛使用。 在加工固态纳米孔阵时， 如果先形成孔阵 然后再腐蚀硅衬底， 则在各向异性地腐蚀硅衬底的过程中该孔阵容 易被腐蚀反映产生的氢气冲破。 因此， 目前基于硅基固态纳米孔阵 都是釆用先腐蚀硅的方法制作的。 具体地， 通常先把硅衬底通过湿 法或者干法腐蚀挖空， 然后在镂空的膜（一般具有几十纳米到几百 纳米的厚度）上形成孔阵。 但由于膜太薄， 容易碎， 因此膜的面型 难以控制， 导致在镂空的膜上形成孔阵十分困难。
发明内容
[03] 在下文中给出关于本公开的简要概述， 以便提供关于本公开的 某些方面的基本理解。 应当理解， 这个概述并不是关于本公开的穷 举性概述。 它并不是意图确定本公开的关键或重要部分， 也不是意 图限定本公开的范围。 其目的仅仅是以简化的形式给出某些概念， 以此作为稍后论述的更详细描述的前序。
[04] 为了解决上述问题， 本公开的一个主要目的在于， 提供一种固 态孔阵的制作方法， 包括： 在衬底的顶面和底面上分别形成底部孔 阵基底和顶部孔阵基底； 在顶部孔阵基底中形成正面孔； 在具有顶 部孔阵基底的衬底上形成顶部保护层， 并在底部孔阵基底上形成底 部保护层； 在底部孔阵基底和底部保护层中形成背面窗口； 以及通 过碱腐蚀蚀穿衬底， 以使正面孔与背面窗口连通。
[05] 可选地， 在衬底顶面沉积的孔阵基底中形成正面孔的步骤进一 步包括： 在顶部孔阵基底上涂覆光刻胶， 通过光刻和反应离子刻蚀 在顶部孔阵基底中形成正面孔， 以露出衬底。
[06] 可选地， 在衬底底面沉积的保护层中形成背面窗口的步骤进一 步包括： 在底部保护层上涂覆光刻胶， 通过光刻和反应离子刻蚀在 底部孔阵基底和底部保护层中形成背面窗口， 以露出衬底。
[07] 可选地， 保护层的厚度在 8-20纳米之间。
[08] 可选地， 顶部孔阵基底和底部孔阵基底的材料为低应力氮化硅 或者低应力氧化硅。
[09] 可选地， 顶部保护层和底部保护层的材料为低温氮化硅或者低 温氧化硅。
[10] 可选地， 利用 KOH或者四曱基氢氧化铵进行碱腐蚀。
[11] 可选地， 正面孔的宽度小于背面窗口的宽度。
[12] 另一方面， 本公开提供了一种固态孔阵列， 包括： 具有通孔的 衬底； 在衬底顶面上形成的顶部孔阵基底和在衬底底面上形成的底 部孔阵基底，其中在顶部孔阵基底中对应于通孔位置处具有正面孔； 以及在顶部孔阵基底的表面和侧壁上形成的顶部保护层以及在底部 孔阵基底的表面上形成的底部保护层， 其中， 在底部孔阵基底和底 部保护层中对应于通孔位置处具有背面窗口。
[13] 通过本公开提供的这种二次沉积薄膜的方法来制造固态孔阵， 增加了正面薄膜的强度， 使其不容易被各向异性腐蚀硅衬底的过程 中产生的氢气冲破， 从而解决了正面保护的问题。 此外， 由于先形 成孔阵， 然后再腐蚀硅， 因此简化了工艺步骤， 降低了成本， 同时 更适合大规模制造。
附图说明 [14]图 1是根据本公开提供的固态孔阵的制作方法的流程图
[15]图 2图 6示出了才艮据本公开实施例的固态孔阵的制作方法的具 体工艺流程图。
具体实施方式
[16]下面参照附图来说明本公开的实施例。 在本公开的一个附图或 一种实施方式中描述的元素和特征可以与一个或更多个其它附图 或实施方式中示出的元素和特征相结合。 应当注意， 为了清楚的目 的， 附图和说明中省略了与本公开无关的、 本领域普通技术人员已 知的部件和处理的表示和描述。
[17] 图 1示出了根据本公开的固态孔阵的制作方法的流程图， 其具 体步骤如下：
步骤 101, 在衬底的顶面和底面上分别形成底部孔阵基底和顶 部孔阵基底；
步骤 102, 在顶部孔阵基底 111中形成正面孔；
步骤 103, 在具有顶部孔阵基底 111的衬底 100上形成顶部保 护层 121, 并在底部孔阵基底 112上形成底部保护层 122;
步骤 104, 在底部孔阵基底 112和底部保护层 122中形成背面 窗口； 以及
步骤 105, 通过碱腐蚀蚀穿衬底 100, 以使正面孔与背面窗口 连通。
[18] 基于图 1所示的固态孔阵的制作方法， 以下结合具体实施例来 详细描述本公开的固态孔阵的制作方法的具体工艺流程。
[19] 图 2-图 6示出了才艮据本公开实施例的固态孔阵的制作方法的具 体工艺流程图。 在图 2中所使用的衬底是硅衬底， 且具体工艺步骤 如下。 [20] 如图 2所示， 在硅衬底 200的顶面和底面上分别形成孔阵基底 211和 212, 即， 在硅衬底 200的顶面上形成顶部孔阵基底 211, 以 及在硅衬底 200的底面上形成底部孔阵基底 212。 在优选实施例中， 顶部孔阵基底 211和 212可以以沉积的方式在硅衬底 200的顶面和 底面上形成。
[21] 在本步骤中， 孔阵基底 211和 212的材料可以是低应力氮化硅 或低应力氧化硅。
[22] 如图 3所示， 在顶部孔阵基底 211上涂覆光刻胶， 通过光刻和 反应离子刻蚀， 在顶部孔阵基底 211中形成正面孔， 以露出硅衬底 200。在优选实施例中， 该正面孔的宽度在几十纳米至几微米的范围 内。
[23] 如图 4所示， 在具有顶部孔阵基底 211的硅衬底 200上形成顶 部保护层 221, 以覆盖顶部孔阵基底 211 的表面， 正面孔的侧壁以 及硅衬底 200露出的部分。 此外， 在底部孔阵基底 212上形成底部 保护层 222。
[24] 在优选的实施例中，保护层 222的厚度在 8纳米至 20纳米之间， 其厚度值与硅衬底的厚度成比例。 此外， 该保护层 221和 222的材 料可以是低温氮化硅或者低温氧化硅。 这种低温氮化硅或低温氧化 硅具有较高的应力， 当对其进行碱腐蚀时其具有比硅衬底材料慢很 多的反应速度。 在后续的腐蚀硅衬底的过程中， 保护层可以保护其 所覆盖的孔阵基底不受碱性腐蚀液的损伤。
[25] 如图 5所示， 在底部保护层 222上涂覆光刻胶， 通过光刻和反 应离子刻蚀， 在底部保护层 222和底部孔阵基底 212中形成背面窗 口， 以露出硅衬底 200。 该背面窗口的形状可以是方形槽。 背面窗 口的宽度可以为几毫米。
[26] 如图 6所示， 通过碱腐蚀蚀穿硅衬底 200, 以使正面孔与背面 窗口连通， 从而形成固态孔阵列。 在优选实施例中， 可以利用诸如 KOH或者四曱基氢氧化铵的碱性腐蚀液进行碱腐蚀。
[27] 由于具有较高应力的保护层覆盖正面孔顶面和侧壁， 增强了孔 周边结构的强度，使其不容易被腐蚀硅衬底过程所产生的氢气破坏。 此外， 如上所述， 正面孔的宽度在几十纳米至几微米的范围内， 而 背面窗口的宽度可以为几毫米， 可以看出背面窗口的宽度比正面孔 的宽度大很多。 通过这种设置使得在腐蚀硅衬底 200过程中产生的 氢气可以容易地通过背面窗口排出。
[28] 此外， 由于在腐蚀硅衬底 200时保护层 221和 222的材料的反 应速度比硅衬底材料的反应速度慢很多， 因此， 碱性腐蚀液在蚀穿 硅衬底 200之后双面作用于沉积在硅衬底顶部上的保护层 221, 从 而迅速地这部分保护层腐蚀掉。 这样可以实现在形成固态孔阵的同 时， 保护孔周围的孔阵基底， 从而更好地控制孔阵的孔型。
[29] 基于以上工艺形成本公开的固态孔阵列， 具体参照图 6示出。 该固态孔阵包括： 具有通孔的衬底 200; 在衬底 200顶面上形成的 顶部孔阵基底 211和在衬底 200底面上形成的底部孔阵基底 212, 其中在顶部孔阵基底 211 中对应于通孔位置处具有正面孔； 以及在 顶部孔阵基底 211的表面和侧壁上形成的顶部保护层 221以及在底 部孔阵基底 212的表面上形成的底部保护层 222, 其中， 在底部孔 阵基底 212和底部保护层 222中对应于通孔位置处具有背面窗口。
[30] 进一步地， 顶部孔阵基底和底部孔阵基底的材料为低应力氮化 硅或者低应力氧化硅。 顶部保护层和底部保护层的材料为低温氮化 硅或者低温氧化硅。
[31] 优选地， 保护层的厚度可以在 8-20纳米之间。 正面孔的宽度小 于背面窗口的宽度。
[32] 本公开及其优点， 但是应当理解在不超出由所附的权利要求所 限定的本公开的精神和范围的情况下可以进行各种改变、 替代和变 换。 而且， 本公开的范围不仅限于说明书所描述的过程、 设备、 手 段、 方法和步骤的具体实施例。 本领域内的普通技术人员从本公开 的公开内容将容易理解， 根据本公开可以使用执行与在此的相应实 施例基本相同的功能或者获得与其基本相同的结果的、 现有和将来 要被开发的过程、 设备、 手段、 方法或者步骤。 因此， 所附的权利 要求旨在在它们的范围内包括这样的过程、 设备、 手段、 方法或者 步骤。

Claims

权 利 要 求
1. 一种固态孔阵的制作方法， 包括：
在衬底的顶面和底面上分别形成底部孔阵基底和顶部孔阵基 底；
在所述顶部孔阵基底中形成正面孔；
在具有所述顶部孔阵基底的所述衬底上形成顶部保护层， 并在 所述底部孔阵基底上形成底部保护层；
在所述底部孔阵基底和所述底部保护层中形成背面窗口； 以及 通过碱腐蚀蚀穿所述衬底， 以使所述正面孔与所述背面窗口连 通。
2.根据权利要求 1所述的制作方法，其中，在衬底顶面沉积的 所述孔阵基底中形成正面孔的步骤进一步包括：
在所述顶部孔阵基底上涂覆光刻胶，通过光刻和反应离子刻蚀 在所述顶部孔阵基底中形成正面孔， 以露出所述衬底。
3.根据权利要求 1所述的制作方法，其中，在所述衬底底面沉 积的所述保护层中形成背面窗口的步骤进一步包括：
在所述底部保护层上涂覆光刻胶， 通过光刻和反应离子刻蚀在 所述底部孔阵基底和所述底部保护层中形成背面窗口， 以露出所述 衬底。
4.根据权利要求 1所述的制作方法，其中， 所述保护层的厚度 在 8-20纳米之间。
5.根据权利要求 1所述的制作方法，其中， 所述顶部孔阵基底 和所述底部孔阵基底的材料为低应力氮化硅或者低应力氧化硅。
6.根据权利要求 1所述的制作方法，其中， 所述顶部保护层和 所述底部保护层的材料为低温氮化硅或者低温氧化硅。
7.根据权利要求 1所述的制作方法， 其中， 利用 KOH或者四 曱基氢氧化铵进行所述碱腐蚀。
8.根据权利要求 1所述的制作方法，其中， 所述正面孔的宽度 小于所述背面窗口的宽度。
9. 一种固态孔阵列， 包括：
具有通孔的衬底；
在所述衬底顶面上形成的顶部孔阵基底和在所述衬底底面上 形成的底部孔阵基底， 其中在所述顶部孔阵基底中对应于所述通孔 位置处具有正面孔； 以及
在所述顶部孔阵基底的表面和侧壁上形成的顶部保护层以及 在所述底部孔阵基底的表面上形成的底部保护层， 其中， 在所述底 部孔阵基底和所述底部保护层中对应于所述通孔位置处具有背面 窗口。
10.根据权利要求 9所述的固态孔阵列， 其中， 所述顶部孔阵 基底和所述底部孔阵基底的材料为低应力氮化硅或者低应力氧化 硅。
11.根据权利要求 9所述的固态孔阵列， 其中， 所述顶部保护 层和所述底部保护层的材料为低温氮化硅或者低温氧化硅。 12·根据权利要求 9所述的固态孔阵列， 其中， 所述保护层的 厚度在 8-20纳米之间。
13·根据权利要求 9所述的固态孔阵列， 其中， 所述正面孔的 宽度小于所述背面窗口的宽度。
PCT/CN2012/079388 2012-06-29 2012-07-31 固态孔阵及其制作方法 Ceased WO2014000332A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/697,372 US9136160B2 (en) 2012-06-29 2012-07-31 Solid hole array and method for forming the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210226670.6A CN103510088B (zh) 2012-06-29 2012-06-29 固态孔阵及其制作方法
CN201210226670.6 2012-06-29

Publications (1)

Publication Number Publication Date
WO2014000332A1 true WO2014000332A1 (zh) 2014-01-03

Family

ID=49782137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/079388 Ceased WO2014000332A1 (zh) 2012-06-29 2012-07-31 固态孔阵及其制作方法

Country Status (2)

Country Link
CN (1) CN103510088B (zh)
WO (1) WO2014000332A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115383613A (zh) * 2022-10-10 2022-11-25 苏州安洁科技股份有限公司 一种金属内孔毛刺处理方法
CN118466113A (zh) * 2024-07-11 2024-08-09 中国科学院长春光学精密机械与物理研究所 一种硅片狭缝制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077503A2 (en) * 2003-02-03 2004-09-10 President And Fellows Of Harvard College Controlled fabrication of gaps in electrically conducting structures
US20110053284A1 (en) * 2007-05-08 2011-03-03 The Trustees Of Boston University Chemical functionalization of solid-state nanopores and nanopore arrays and applications thereof
US20120021204A1 (en) * 2010-07-26 2012-01-26 International Business Machines Corporation Structure and method to form nanopore
US20120040512A1 (en) * 2010-08-11 2012-02-16 Globalfoundries Method to form nanopore array

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69730667T2 (de) * 1996-11-11 2005-09-22 Canon K.K. Verfahren zur Herstellung eines Durchgangslochs, Gebrauch dieses Verfahrens zur Herstellung eines Slikonsubstrates mit einem solchen Durchgangsloch oder eine Vorrichtung mit diesem Substrat, Verfahren zur Herstellung eines Tintenstrahl-Druckkopfes und Gebrauch dieses Verfahrens zur Herstellung eines Tintenstrahldruckkopfes
CN101665231B (zh) * 2009-09-18 2013-08-21 上海芯敏微系统技术有限公司 一种基于(100)硅片采用双面对穿腐蚀制造薄膜器件结构及方法
CN102328899A (zh) * 2011-08-05 2012-01-25 上海先进半导体制造股份有限公司 不同深度腔体的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077503A2 (en) * 2003-02-03 2004-09-10 President And Fellows Of Harvard College Controlled fabrication of gaps in electrically conducting structures
US20110053284A1 (en) * 2007-05-08 2011-03-03 The Trustees Of Boston University Chemical functionalization of solid-state nanopores and nanopore arrays and applications thereof
US20120021204A1 (en) * 2010-07-26 2012-01-26 International Business Machines Corporation Structure and method to form nanopore
US20120040512A1 (en) * 2010-08-11 2012-02-16 Globalfoundries Method to form nanopore array

Also Published As

Publication number Publication date
CN103510088A (zh) 2014-01-15
CN103510088B (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
CN101863447B (zh) 采用光刻和干法刻蚀制作倾斜侧壁二氧化硅结构的方法
WO2020224513A1 (zh) 微机电系统器件制备方法
US20070194472A1 (en) Process of fabricating microlens mold
CN103738914B (zh) Mems器件的制造方法
TW201003782A (en) Method for manufacturing multistep substrate
JP2014063866A (ja) シリコン基板の加工方法及び荷電粒子線レンズの製造方法
JP5441371B2 (ja) 微小電気機械システムに使用するためのウェーハを製造する方法
CN107799392B (zh) 黑硅、制备工艺及基于黑硅的mems器件制备方法
US6821901B2 (en) Method of through-etching substrate
JP2009260380A (ja) 微細加工電気機械素子
KR101001666B1 (ko) 마이크로 수직 구조체의 제조 방법
CN102328899A (zh) 不同深度腔体的制造方法
CN102275868A (zh) 硅微机械结构的预埋掩模湿法腐蚀工艺
CN102375332B (zh) 一种用于mems结构的悬架光刻胶平坦化工艺
CN103510088B (zh) 固态孔阵及其制作方法
WO2014005496A1 (zh) 一种mems薄片及其制造方法
US20060148129A1 (en) Silicon direct bonding method
CN105612119B (zh) 在表面上形成沉积的图案的方法
CN101459060A (zh) 半导体装置的制造方法
CN101234745A (zh) 一种mems器件的气密性封装方法
CN120397982B (zh) 一种mems薄膜制作方法及mems薄膜传感器
WO2022047977A1 (zh) 一种具有粗糙表面的硅片的制备方法以及硅片
CN113120855A (zh) 一种空腔结构的制备方法和微机电系统传感器
CN204958380U (zh) 惯性传感器
CN111646427B (zh) 台阶结构的制作方法及振动检测装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13697372

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12879739

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12879739

Country of ref document: EP

Kind code of ref document: A1