WO2013190898A1 - カルコパイライト型光電変換素子、裏面電極、およびその製造方法 - Google Patents

カルコパイライト型光電変換素子、裏面電極、およびその製造方法 Download PDF

Info

Publication number
WO2013190898A1
WO2013190898A1 PCT/JP2013/061778 JP2013061778W WO2013190898A1 WO 2013190898 A1 WO2013190898 A1 WO 2013190898A1 JP 2013061778 W JP2013061778 W JP 2013061778W WO 2013190898 A1 WO2013190898 A1 WO 2013190898A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
layer
substrate
photoelectric conversion
back electrode
Prior art date
Application number
PCT/JP2013/061778
Other languages
English (en)
French (fr)
Inventor
剛人 辻
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Publication of WO2013190898A1 publication Critical patent/WO2013190898A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a chalcopyrite photoelectric conversion element, a back electrode, and a method of manufacturing the same. More specifically, the present invention relates to a chalcopyrite-type photoelectric conversion element with improved production efficiency, a back electrode, and a method for producing the same.
  • the chalcopyrite type photoelectric conversion element contains a compound semiconductor using an I-III-VI group element in the photoelectric conversion layer, and the typical semiconductor composition is CIS (CuInS 2 ), CIGS (Cu (In, 2 ) It is a composition also called Ga) Se 2 ) and CIGSS (Cu (In, Ga) (Se, S) 2 ).
  • a single film of Mo is used as an electrode (back electrode) opposite to the light incident side of the photoelectric conversion layer from the viewpoint of formation of ohmic junction, corrosion resistance to Se, improvement of processability, etc. It is used.
  • the characteristic is improved by Na
  • the Na from the SLG substrate through the back electrode of Mo is Na. It is also done to supply
  • Patent Document 1 As a structure of a thin film solar cell, a solar cell having a through hole connecting both surfaces of a substrate or the like has been proposed (for example, Patent Document 1). Furthermore, a method of forming a series connection of unit cells through a through hole formed in a film substrate, represented by a SCAF structure (Series Connection through Apertures Formed on Film, Patent Document 1, FIG. 1) has also been put to practical use.
  • SCAF structure Series Connection through Apertures Formed on Film, Patent Document 1, FIG. 1
  • Mo as a material of the back surface electrode employed in the chalcopyrite photoelectric conversion element has the following problems which may be an obstacle to the production of a high-performance photoelectric conversion element.
  • Mo has a high resistivity and increases the series resistance component of the solar cell module.
  • the electric resistivities of Al (aluminum) and Ag (silver) are 2.8 ⁇ 10 -8 ⁇ ⁇ m and 1.5 ⁇ 10 -8 ⁇ ⁇ m, respectively, Mo is 5.3 ⁇ 10 -8 ⁇ ⁇ m.
  • Mo has a low sputtering rate and a low deposition rate.
  • the number of atoms sputtered and scattered by the incidence of one sputtering gas atom is approximately 1.05 and 2.3 to 3.12 for Al and Ag, but 0.64 or 0 for Mo. 80, for example (Non-patent Document 1, pages 198 to 201).
  • the combination of the above problems also means that it is difficult to adopt a solution in which Mo is thickly deposited to reduce resistance loss due to the back electrode.
  • the present invention has been made to solve at least one of the above-mentioned problems.
  • the present invention contributes to the realization of a high-performance, high-productivity photoelectric conversion device by enabling the efficient production of a back electrode having sufficient performance for use in a chalcopyrite-based photoelectric conversion device. It is.
  • the inventor of the present application has a method of avoiding the above problems of Mo while disposing an electrode of Mo at a position in contact with a CIS semiconductor layer in a chalcopyrite photoelectric conversion device such as CIS. Created.
  • a metal film of a type different from Mo is used.
  • a substrate and a back electrode disposed on one surface of the substrate are provided, and a chalcopyrite semiconductor layer, a buffer layer, and a high resistance transparent electrode layer are provided.
  • a photoelectric conversion layer including a transparent electrode layer is further formed in this order on the surface of the back electrode, and the back electrode is disposed on the one surface of the substrate and higher than molybdenum (Mo).
  • a first metal layer which is a metal film showing conductivity and high sputtering rate, and a second metal layer which is in contact with the first metal layer and which is a Mo film, and the other of the substrates described above
  • a metal layer is provided on the surface, and when a chalcopyrite semiconductor layer is formed on the one surface of all or part of the metal layer on the other surface.
  • the material of the layer located on the outermost surface on the side of the other surface is M Chalcopyrite photoelectric conversion device is provided at.
  • a substrate and a back electrode disposed on one surface of the substrate are provided, and a chalcopyrite semiconductor layer, a buffer layer, and a high resistance transparent electrode layer are provided.
  • a photoelectric conversion layer including a transparent electrode layer is further formed in this order on the surface of the back electrode, the back electrode is disposed on the one surface of the substrate, and is made of molybdenum (Mo)
  • Mo molybdenum
  • a first metal layer which is a metal film exhibiting high conductivity and high sputtering rate, and a second metal layer which is in contact with the first metal layer and is a Mo film, and the substrate is a film
  • It is a substrate, and further comprises a connection wiring layer in which a third metal layer, a fourth metal layer, and a fifth metal layer are laminated in this order from the substrate on the other surface of the substrate,
  • the conversion layers are separated into a plurality of photoelectric conversion regions.
  • connection wiring layer is divided into a plurality of connection wiring regions, and each connection wiring region is formed in two photoelectric conversion regions adjacent to each other on the side of the one surface of the substrate.
  • the back electrode of one photoelectric conversion region is disposed on the side of the other surface so as to sandwich and face each other, through an extension of the back electrode extending to the inner wall of the first through hole penetrating the substrate.
  • the present invention is also implemented by the aspect of the back surface electrode for a chalcopyrite type photoelectric conversion element. That is, in the present invention, a first metal layer, which is a metal film disposed on one surface of the substrate and exhibiting higher conductivity and higher sputtering rate than molybdenum (Mo), is in contact with the first metal layer. And a second metal layer which is a film of Mo, and the surface of the second metal layer is a concavo-convex reflecting surface having concavities and convexities and exhibiting diffuse reflectivity to light, and the first metal The interface between the layer and the second metal layer has irregularities, and the uneven reflective surface of the second metal layer reflects the irregularities at the interface of the interface. A back electrode for the same is also provided.
  • the present invention also provides a method of manufacturing a back electrode.
  • the chalcopyrite-type semiconductor material employed in each aspect of the present invention may be CIS (CuInS 2 ) or CIGSS (Cu (In, Ga) (Se, 2 ) other than CIGS (Cu (In, Ga) Se 2 ). It can be made into the compound semiconductor using I-III-VI group elements, such as S).
  • the state of the formed on or over a surface or the process thereof is on the side of the surface through the state or the process formed in contact with the surface and some other layer. It includes both the state to be formed and the process.
  • any of the embodiments of the present invention it is possible to manufacture a back surface electrode in which the film forming processing speed is increased while reducing the electrical resistance, and a chalcopyrite-based photoelectric conversion element using the same.
  • FIG. 3 (a) shows the configuration of the CIGS solar cell in one embodiment of this invention. It is a flowchart which shows the manufacturing method of the CIGS solar cell in one embodiment of this invention. It is a schematic sectional drawing which shows the structure of the back surface electrode in one Embodiment of this invention.
  • the basic configuration (FIG. 3 (a)), the configuration to which the texture structure is applied (FIG. 3 (b)), and the configuration in which the first metal layer is covered with the second metal layer (FIG. 3 (c)) are shown.
  • FIG. 3 (a) shows the configuration to which the texture structure is applied
  • FIG. 3 (c) shows the configuration in which the first metal layer is covered with the second metal layer.
  • FIG. 5 is a schematic cross-sectional view of a back electrode configured to employ a metal layer that improves adhesion between a substrate, referred to as the Glue layer, and the electrode layer in an embodiment of the present invention. It is a schematic sectional drawing which shows the structure of the CIGS solar cell in one embodiment of this invention.
  • FIG. 1 is a plan view showing the structure of a SCAF-CIGS solar cell according to an embodiment of the present invention.
  • FIG. 1 is a schematic cross-sectional view showing the structure of a SCAF-CIGS solar cell according to an embodiment of the present invention.
  • FIG. 5 is a flow chart illustrating a process of manufacturing a SCAF-CIGS solar cell in an embodiment of the present invention.
  • the sheet resistance of Mo and Al single film for every film thickness formed on the same conditions as the example of one embodiment of the present invention is shown. It is a graph which shows the characteristic evaluation result (open circuit voltage (Vcc)) of the comparative example of a certain embodiment of the present invention, and an example. It is a graph which shows the characteristic evaluation result (short circuit current density (Jsc)) of the comparative example of a certain embodiment of the present invention, and an example. It is a graph which shows the characteristic evaluation result (curve factor (FF)) of the comparative example of an embodiment of the present invention, and an example. It is a graph which shows the characteristic evaluation result (conversion efficiency) of the comparative example of a certain embodiment of the present invention, and an example.
  • a chalcopyrite-based photoelectric conversion element In the present embodiment, an embodiment of a chalcopyrite-based photoelectric conversion element, a back electrode, and a method of manufacturing the same will be described. Further, in the present embodiment, a CIGS solar cell will be described by representing a chalcopyrite type photoelectric conversion element.
  • FIG. 1 is a schematic cross-sectional view showing the structure of a CIGS solar cell 1000 of the present embodiment.
  • the CIGS solar cell 1000 of the present embodiment includes a substrate 100, a back electrode 200 disposed on one surface 100 A of the substrate 100, and a photoelectric conversion layer 300.
  • the photoelectric conversion layer 300 includes a chalcopyrite semiconductor layer 320 (hereinafter referred to as “semiconductor layer 320”), a buffer layer 330, a high resistance transparent electrode layer 342, and a low resistance transparent electrode layer 344.
  • the layers of the photoelectric conversion layer 300 are formed in this order on the surface of the back electrode 200.
  • the back electrode 200 includes a first metal layer 202 and a second metal layer 204.
  • the first metal layer 202 is disposed on one surface 100A of the substrate 100, and a metal exhibiting higher conductivity and higher sputter rate than molybdenum (Mo) is formed on the film.
  • the second metal layer 204 is formed of a film of Mo in contact with the first metal layer 202.
  • Each of the first metal layer 202 and the second metal layer 204 is, for example, a film having an average film thickness of 100 nm or more.
  • Sunlight h ⁇ for power generation is incident on the semiconductor layer 320 from the side of the buffer layer 330 located on the upper side of the drawing through the transparent electrode layer 340.
  • FIG. 2 is a flowchart showing a method of manufacturing a CIGS solar cell 1000 including a step of forming a back surface electrode.
  • the back electrode 200 is formed on the substrate 100.
  • the first metal layer 202 which is a metal film exhibiting a higher conductivity and a higher sputtering rate than molybdenum (Mo)
  • Mo molybdenum
  • the semiconductor layer 320 is formed as the first layer of the photoelectric conversion layer 300 in contact with the back electrode 200 (step of forming a chalcopyrite semiconductor layer, S118).
  • a selenization method or a co-evaporation method can be employed.
  • an In / (Cu, Ga) laminated film to be a precursor is formed, and heating is performed in an atmosphere containing selenium (Se).
  • a semiconductor layer having a target composition ratio is formed while separately controlling deposition sources of In, Cu, Ga, and Se.
  • the buffer layer 330 in contact with the semiconductor layer 320 is formed (buffer layer forming step, S120).
  • a Cd-based or Zn-based thin film for example, a CdS thin film is formed.
  • the buffer layer 330 is formed by a CBD (Chemical Bath Deposition) method, a sputtering method, or an evaporation method.
  • the high resistance transparent electrode layer 342 and the transparent electrode layer 344 are formed on the surface of the buffer layer 330 (high resistance transparent electrode layer forming step S122 and low resistance transparent electrode layer forming step S124).
  • the high-resistance transparent electrode layer and the subsequent layers can be formed by sputtering or MOCVD.
  • the photoelectric conversion layer 300 including the back electrode 200, the semiconductor layer 320, the buffer layer 330, the high-resistance transparent electrode layer 342, and the transparent electrode layer 344 is formed on the surface of one surface 100A.
  • a grid electrode of metal such as Al may be formed on the surface of the transparent electrode layer 344 as necessary.
  • FIG. 3 is a schematic cross-sectional view showing several configurations of the back electrode, the basic configuration (FIG. 3 (a)), the configuration to which the texture structure is added (FIG. 3 (b)), and the second metal layer It is a schematic sectional drawing shown as a structure (FIG.3 (c)) which coat
  • the back electrode 200 includes a first metal layer 202, which is a metal film disposed on one surface 100A of the substrate 100, and a second metal layer 204, which is a Mo film in contact with the first metal layer 202. Is equipped.
  • the material of the second metal layer 204 is Mo.
  • the material of the first metal layer 202 is a metal that exhibits higher conductivity and higher sputter rate than molybdenum (Mo).
  • the sputtering rate is the number of incident atoms of the target material per the number of atoms of the sputtering gas (Ar) incident on the target surface.
  • the sputtering rate is Ar, and the sputtering rate is determined by the value in the state of ion energy 500 eV, for example, determined by the values listed in Table 8.1 (pages 200 to 201) of Non-Patent Document 1. be able to.
  • Non-Patent Document 1 As the sputtering rate of Mo as a reference, although the values of 0.64 and 0.8 are described in Non-Patent Document 1, the value of 0.64 is adopted in the present application.
  • Typical examples of metals selected as the first metal layer 202 under this criterion are Au, Ag, Cu, Pt, Pd, Ni and Al.
  • Mo is 0.64 pieces
  • Al is 1.05 pieces
  • Ag is 2.3 to 3.12 pieces
  • Cu is 1.0 to 2.35 pieces
  • Pt is 1.40 pieces
  • the Pd content is 2.08, and the Ni content is 1.33 or 1.45.
  • These metals can be adopted as single metals or as alloys containing any of them, as long as the above criteria are satisfied.
  • the conductivity can be compared as the electrical conductivity in the bulk state (reciprocal of the electrical resistivity), or in the actual thin film, as the sheet resistance at the same film thickness.
  • the first function of the second metal layer 204 has a role of protecting the first metal layer 202 from Se during deposition of the semiconductor layer 320 (protection function).
  • the protective function is useful when the semiconductor layer 320 contains Se or Se is present in the process of forming the semiconductor layer 320.
  • the second metal layer 204 is too thin, the effect can not be expected.
  • the thickness of the second metal layer 204 is made such that it can be made into a film.
  • the second metal layer 204 is formed to have an average film thickness of 100 nm or more.
  • the second function of the second metal layer 204 is a function that facilitates mechanical scribing (scribing function).
  • the scribe function is obtained by the fact that the c-plane of MoSe 2 formed by the reaction with Se grows perpendicularly to the Mo surface, and the Van der Waals force weakly bonds between planes parallel to the c-plane. The reason is that patterning becomes easy.
  • Mo () which is as hard as about 5.5 in Mohs hardness is useful for preventing damage to the back electrode at the time of scribing.
  • the actual thicknesses of the first metal layer 202 and the second metal layer 204 are determined in accordance with the specific photoelectric conversion element design.
  • the material of the first metal layer 202 is higher in conductivity and sputter rate than Mo of the second metal layer 204, so the thicker the first metal layer 202, the better from the electrical characteristics.
  • the second metal layer 204 has a thickness that can sufficiently exhibit the protective function.
  • membrane it is so preferable that it is thin from a viewpoint of productivity.
  • the electrical requirement is determined, for example, by the value of the sheet resistance of the entire back electrode 200.
  • the thickness of the second metal layer 204 is determined from the viewpoint of the protective function.
  • the thickness of the first metal layer 202 is determined from the viewpoint of compensating the conductivity by which the thickness of the second metal layer 204 is insufficient due to the electrical requirements by the first metal layer 202.
  • the reason why the first metal layer 202 is formed to a thickness of, for example, 100 nm or more is that a film having a certain thickness is required to be responsible for the electrical conduction.
  • the back surface electrode 210 is advantageous in that the light trapping effect can be expected as a back surface electrode for a photoelectric conversion element if it has a texture structure, that is, a structure in which fine asperities are provided. Such irregularities should finally form irregularities on the surface of Mo of the second metal layer 204, and various methods may be adopted such that the surface becomes an uneven reflective surface exhibiting diffuse reflectivity to light. it can.
  • One of the typical examples of the method is a method in which the surface is made an uneven reflection surface only in the second metal layer 204 without forming the unevenness in the substrate 100 or the first metal layer 202.
  • Another typical example is a method of forming asperities on the base on which the second metal layer 204 is to be formed although the asperities are not particularly formed in the second metal layer 204.
  • FIG. 3B as a configuration of an example of the first metal layer 212 and the second metal layer 214 in the case of forming the unevenness, the unevenness formed in the first metal layer 212 is reflected in the second metal layer 214. Shows the configuration.
  • FIG. 4 is a configuration diagram illustrating the configuration of the imprint apparatus 600 in an example method for forming asperities on the surface of the second metal 214 in the present embodiment.
  • An imprint method which is a technology for realizing microfabrication, is applied to the mold roller 630 by pressing the surface of the second metal layer 214 against the substrate.
  • a laminated electrode in a state without particularly unevenness is formed on one surface 100 A of the substrate 100 in the layer to be the first metal layer 212 and the layer to be the second metal layer 214. Then, the surface (Mo surface) of the second metal layer 214 formed on the surface side of the laminated electrode is brought into contact with the surface of the mold roller 630. On the surface of the mold roller 630, a fine concavo-convex shape to be an original texture is formed in advance. Then, the substrate 100 is fed toward the mold roller 630 by the pressure roller 640 while pressing the surface of the substrate 100 on the second metal layer 214 side. The substrate 100 is, for example, in a long state, and sent from the unwinding roll 610 to the winding roll 620. Such a process can form a desired texture structure with high efficiency.
  • asperities are formed on the interface between the first metal layer 212 and the second metal layer 214, that is, on the surface of the first metal layer 212
  • a method of reflecting the unevenness to at least a certain extent to the surface of the second metal layer 214 will be described.
  • the unevenness may be formed on the surface of the first metal layer 212 by any method.
  • the second metal layer 214 is formed of Mo, for example, by sputtering, it is possible to form unevenness on the surface of the second metal layer 214 to the extent that light is diffused and reflected. As shown in FIG.
  • the second metal layer 214 may be slightly flattened by the formation. However, if the unevenness is formed on the surface of the first metal layer 212 to be the base, the unevenness is reflected on the surface of the second metal layer 214 at least to some extent, so the unevenness of the surface of the second metal layer 214 is reflected It becomes a surface and contributes to the diffuse reflection of light.
  • one preferable method of forming asperities on the surface of the first metal layer 212 which is a base for the second metal layer 214 is to control the substrate temperature to form the first metal layer 212.
  • a texture due to asperities may be formed on the surface of the first metal layer 212 by forming the substrate 100 by sputtering while maintaining the substrate 100 at 100 ° C. or higher. It is possible.
  • the substrate temperature is in the range of 100 ° C. to 250 ° C.
  • the substrate temperature is a temperature adjusted from the viewpoint of adhesion (substrate / electrode) and surface morphology.
  • corrugation in the surface of the 1st metal layer 212 is not limited to temperature control.
  • the first metal layer 212 is formed on one surface 100A of the substrate 100 in advance so as to have irregularities formed in advance by the material of the substrate 100 or by a material different from the substrate 100.
  • the unevenness can be further reflected to the outermost surface of the back electrode through the second metal layer 214.
  • the first metal layer 222 is covered with the second metal layer 224 as shown in FIG.
  • the back electrode 220 can also be employed.
  • that the second metal layer 224 covers the first metal layer 222 means that the second metal layer 224 is in contact with all the surfaces of the first metal layer 222 on the opposite side to the substrate, and further the first metal This means that the second metal layer 224 extends to at least a part of one surface 100A of the substrate 100 where the layer 222 is not formed.
  • the first metal layer 222 By covering the first metal layer 222 with the second metal layer 224 as described above, it is possible to prevent Se from chemically reacting with the second metal layer 214 in the chalcopyrite semiconductor layer forming step S118. That is, the first metal layer 222 is protected from Se by the second metal layer 224.
  • the film formation area In order to make the film formation area smaller than that of the second metal layer 224 that follows the first metal layer 222, the film formation area is limited using a mask at the time of film formation, or after the film formation of the first metal layer 222. It is useful to perform processing such as removing the periphery by etching.
  • FIG. 5 is a schematic cross-sectional view of a back electrode configured to employ a metal layer called Glue layer 500 that improves the adhesion between the substrate and the electrode layer.
  • Glue layer 500 On one surface 100A of the substrate 100, for example, a metal layer such as Cr or Ti is formed, and then a first metal layer 202 is formed.
  • the role of the glue layer 500 is to increase the adhesion of the first metal layer 202 to the one surface 100A.
  • FIG. 6 is a schematic cross-sectional view showing the structure of the CIGS solar cell 1100 in the present embodiment.
  • the difference between the CIGS solar cell 1100 and the CIGS solar cell 1000 shown in FIG. 1 is that the back electrode 400 is formed in the CIGS solar cell 1100.
  • the layer of the back electrode 400 is formed at the time of forming the semiconductor layer 320 (chalcopyrite type semiconductor layer forming step S118, FIG. 2) It is the case.
  • the outermost layer at this time is a metal other than Mo and the layer is formed on the other surface 100B
  • the material of the layer is influenced by Se in the atmosphere in the chalcopyrite semiconductor layer forming step S118. You will receive So, in the CIGS solar cell 1100 of this embodiment, the influence is prevented by two approaches.
  • the first approach is to form the fourth metal layer 414 made of Mo on the third metal layer 412 while making the third metal layer 412 a metal that exhibits higher conductivity and higher sputter rate than Mo. is there.
  • the fourth metal layer 414 made of Mo is not used, and by the device of the film forming apparatus, the influence of Se in the atmosphere is prevented from being applied to the other surface 100B.
  • the back electrode 400 may be provided for other purposes.
  • the third metal layer 412 is protected from Se by the fourth metal layer 414, the third metal layer 412 can be adopted, and the high-performance back electrode 400 has a high production efficiency. It is possible to form in If this approach is adopted, it should be noted that the back electrode 400 does not necessarily need the third metal layer 412 depending on the specific design of the CIGS solar cell 1100, and may be only the fourth metal layer 414. is there. In such a case, the configuration of the back electrode 400 that can utilize the Se corrosion resistance of Mo is a chalcopyrite semiconductor layer on one side 100A of all or part of the metal layer of the back electrode 400. When 320 is formed, the material of the layer positioned on the outermost surface on the side of the other surface 100B is Mo.
  • the advantage of balancing on both sides of the substrate 100 can also be expected in the fourth metal layer 414 of the back electrode 400. That is, in the case where the chalcopyrite-based photoelectric conversion does not contain selenium (Se), such as CIS, the action of Mo for avoiding the influence of Se is irrelevant. In addition, on the other surface 100 B side of the substrate 100, there is no request for ohmic contact. However, that does not mean that the necessity of using Mo for the back is completely eliminated. It is because manufacture of the CIGS solar cell 1100 becomes easy by setting it as the structure with a favorable balance on both surfaces of the board
  • the second approach is to use a shield-like mask such that the distance between the mask covering the outside of the film forming area and the substrate is made smaller in the film forming apparatus, or the flexible substrate end is completely covered. It is effective to limit the Se irradiation range and reduce the backflow of Se. Thus, the Se gas is prevented from coming around the second surface 100B. Even if the chalcopyrite-based photoelectric conversion contains selenium (Se) by adopting the device on the film forming apparatus, the back electrode 400 does not necessarily require the fourth metal layer 414, and Only the metal layer 412 can be used.
  • SCAF-CIGS solar cell 1200 an integrated chalcopyrite-type photoelectric conversion element 1200 (hereinafter, referred to as “SCAF-CIGS solar cell 1200”) will be described.
  • the SCAF-CIGS solar cell 1200 applies a series connection structure utilizing the both sides of a substrate called an SCAF structure to a chalcopyrite photoelectric conversion element.
  • FIG. 7 and 8 are a plan view and a schematic cross-sectional view showing the structure of the SCAF-CIGS solar cell 1200.
  • FIG. FIG. 9 is a flowchart showing a process of manufacturing the SCAF-CIGS solar cell 1200.
  • the SCAF-CIGS solar cell 1200 is described in relation to the CIGS solar cell 1100 (FIG. 6) in addition to the substrate 100, the back electrode 200, the photoelectric conversion layer 300 described in relation to the CIGS solar cell 1000 (FIG. 1)
  • a connection wiring layer 420 similar to the back electrode 400 is provided.
  • a film substrate is employed as the substrate 100.
  • connection wiring layer 420 for establishing a series connection using the photoelectric conversion layer 300.
  • the connection wiring layer 420 further has a fifth metal layer 426 and the substrate 100 laminated on the fourth metal layer 424.
  • the photoelectric conversion layer 300 is a plurality of photoelectric conversion regions 300 1 and 300 2 which are separated from each other by a separation line SL 1 .
  • the connection wiring layer 420 is also a plurality of connection wiring regions 420 1 and 420 2 which are separated from each other by the separation line SL 2 .
  • connection wiring region (for example, the connection wiring region 420 2 ) is opposed to the two photoelectric conversion regions 300 1 and 300 2 adjacent to each other on the side of one surface 100 A of the substrate 100 with the substrate 100 interposed therebetween. It is arrange
  • Another aspect of the back electrode 200 of the photoelectric conversion region 300 2 one extending to the inner wall of the first through hole 102 through the extension of the back electrode 200 extending on the inner wall of the first through hole 102 penetrating the substrate 100 It is connected to the connection wiring region 420 2.
  • Another photoelectric conversion region 300 1 of the transparent electrode layer 340 extending to the inner wall of the second through hole 104 through the extension of the transparent electrode layer 340 extending to the inner wall of the second through hole 104 penetrating the substrate 100 It is connected to the one connection wiring area 3001.
  • a series connection of the plurality of photoelectric conversion regions 300 1 and 300 2 is established by the plurality of connection wiring regions 420 1 and 420 2 .
  • the solar cell 1200 functions as a substrate type integrated thin film solar cell in which serial connection is established, and becomes a flexible chalcopyrite solar cell formed on the substrate 100 which is an insulator film.
  • the substrate 100 is first formed with an opening for the first through hole 102 (series connection hole). For this purpose, an opening is provided at a predetermined position of the substrate 100 by a punching die (punch) (first through hole forming step S102).
  • the substrate 100 is heated under reduced pressure to perform degassing processing S104 for removing the gas released from the polyimide film of the material of the substrate 100.
  • the degassing process S104 may be performed either before or after the first through hole forming process S102.
  • the first metal layer 202 is formed on one surface 100A of the substrate 100 (first metal layer forming step S106), and the second metal layer 204 is further formed (second metal layer forming step S108).
  • a layer to be the third metal layer 422 is formed on the other surface 100B of the substrate 100 (third metal layer forming step S110), and a layer to be the fourth metal layer 424 is further formed (fourth metal layer forming step S112).
  • the first metal layer 202 is formed by sputtering, for example, Al to a film thickness of 300 nm.
  • the second metal layer 204 is formed by sputtering Mo to a film thickness of 200 nm.
  • the material of the third metal layer 422 is, for example, Al as in the layer to be the first metal layer 202, and as the material of the fourth metal layer 424, for example, the same Mo is used as the layer to be the second metal layer 204. Do. Note that as the material of the layer to be the first metal layer 202 and the material of the third metal layer 422, metals other than Al, such as metals having higher conductivity and higher sputtering rate than Mo and alloys thereof can be used.
  • the third metal layer 422 and the layer of the fourth metal layer 424 formed in the above also extend to the inside of the first through hole 102 (series connection hole). Therefore, the metal layers on both sides of the substrate 100 directly overlap each other at or near the inner wall surface of the first through hole 102, and these layers are electrically connected to each other (FIG. 8).
  • the first surface patterning step S114 is performed, and the third metal layer 422 formed on one surface 100A (first surface) of the substrate 100 at that time and The fourth metal layer 424 is separated at a separation line SL1.
  • an opening for a second through hole 104 (current collecting hole) is formed in the substrate 100 using a punching die different from the case of the first through hole 102 (second through hole forming step S116).
  • the second through hole 104 penetrates not only the substrate 100 but also the first metal layer 202, the second metal layer 204, the third metal layer 422, and the fourth metal layer formed on the substrate 100. It is 424.
  • the first metal layer 202, the second metal layer 204, the third metal layer 422, and the fourth metal layer 424 are cut at the cross section of the second through hole 104, and the second through hole 104 is formed. There are no electrodes inside.
  • the second through hole 104 (current collecting hole) is finally used for current collection, and the third metal layer 422, the fourth metal layer 424 or the fifth metal layer 426 (fifth).
  • the transparent electrode layer 340 (formed in the low resistance transparent electrode layer forming step S124) is connected to the metal layer forming step S126). If a sufficient number of second through holes 104 are formed, it is difficult to increase the power loss of the entire substrate 100 even if the transparent electrode layer 340 is a transparent conductive material having a high sheet resistance.
  • a photoelectric conversion layer 300 including a CIGS semiconductor layer and the like is formed on the side of one surface 100A of the substrate 100.
  • the photoelectric conversion layer 300 first, the CIGS semiconductor layer 320 in contact with the back electrode 200 is formed in the CIGS layer forming step S118. Then, in the buffer layer formation step S120, the buffer layer 330 is formed on the CIGS semiconductor layer 320 on one side 100A.
  • the film forming method at the time of forming the CIGS semiconductor layer 320 and the buffer layer 330 is not particularly limited.
  • the buffer layer 330 is formed on one surface 100A, so the transparent electrode layer 340 is formed in the high resistance transparent electrode layer forming step S122 and the low resistance transparent electrode layer forming step S124.
  • the high resistance transparent electrode layer 342 and the low resistance transparent electrode layer 344 are formed by sputtering using targets of respective materials.
  • a mask is applied to the both end portions (FIG. 7) of the photoelectric conversion layer 300, that is, the portions where the first through holes 102 are provided, so that the transparent conductive material is not deposited.
  • the photoelectric conversion layer 300 is exposed in this portion, and the transparent electrode layer 340 is not formed in the region of the first through hole 102.
  • the fifth metal layer 426 is formed on the surface of the fourth metal layer 424.
  • RF sputtering, DC sputtering, a printing method, a coating method, etc. are also employable as a film-forming method of high resistance transparent electrode layer formation process S122 and low resistance transparent electrode layer formation process S124.
  • a layer of a fifth metal layer 426 forming the connection wiring layer 420 together with the third metal layer 422 and the fourth metal layer 424 is formed on the entire surface on the other surface 100B side of the substrate 100 (a fifth metal layer forming step S126).
  • a low resistance conductive layer such as a metal material such as nickel is formed.
  • the layer to be the transparent electrode layer 340 formed on one surface 100A of the substrate 100 and the layer to be the fifth metal layer 426 formed on the other surface 100B of the substrate 100 are They are overlapped directly on or near the inner wall surface of the second through hole 104 and are electrically connected to each other (FIG. 8).
  • the fifth metal layer 426 is formed to be in contact with the fourth metal layer 424 on the other surface 100 B of the substrate 100. Therefore, the third metal layer 422, the fourth metal layer 424, and the fifth metal layer 426 on the other surface 100B are electrically connected to each other to form a laminated film for the connection wiring layer 420.
  • the CIGS semiconductor layer 320 and the buffer layer 330 have the same shape as the back electrode 400.
  • the transparent electrode layer 340 is not formed in the vicinity of the first through hole 102, but the vicinity of the separation line SL1 is divided at the same position as the back electrode 200.
  • a unit cell is formed in which the back electrode 200, the CIGS semiconductor layer 320, the buffer layer 330, and the transparent electrode layer 340 are stacked in this order except for the vicinity of the end in the shape surrounded by the separation line SL1.
  • the first surface patterning step S128 shown here it is preferable to perform a preliminary patterning process (for example, the first surface patterning step S114) in order to more reliably perform the step of forming a unit cell.
  • This preliminary patterning process is performed, for example, at any stage after the second metal layer forming step S108 and before the CIGS layer forming step S118. Also in this preliminary patterning process, it is the position of the separation line SL1 that the back electrode 200 is patterned so as to separate.
  • the SCAF-CIGS solar cell 1200 can be manufactured. Then, in order to ensure durability, it seals with a sealing material and a protection sheet (all are not illustrated).
  • the SLG substrate used as pretreatment of the substrate was washed with pure water and IPA (isopropyl alcohol).
  • a back electrode was formed.
  • Al is adopted as the first metal layer 202 from among metals (Au, Ag, Cu, Pt, Pd, Ni, Al and alloys containing these elements) having high sputtering rate and conductivity.
  • the DC magnetron sputtering method was adopted as a means of film formation.
  • the substrate temperature was 50.degree.
  • the first metal layer 202 was not formed.
  • the second metal layer 204 was formed on the first metal layer 202 so as to completely cover the first metal layer. Sputtering was mainly used as a method of forming the electrode.
  • FIG. 10 shows sheet resistances of Mo and Al single films for each film thickness formed under the same conditions as the example, that is, DC magnetron sputtering, input power 300 W, target / substrate distance 10 cm.
  • the inventor of the present application has determined that the sheet resistance for a photoelectric conversion element after commercialization is 0.5 ⁇ / ⁇ or less.
  • the film thickness 500 nm or more it is necessary to make the film thickness 500 nm or more based on the actual measurement value of FIG.
  • the film forming rate is 33.3 nm / min, and the film forming time requires 15 minutes.
  • the thickness of Mo used as the second electrode layer 204 is set to 200 nm which is thin as long as the protective function can sufficiently perform.
  • the thickness of the first metal layer 202 was determined to be 300 nm from the viewpoint of compensating the conductivity by the first metal layer 202 because the second electrode layer 204 alone does not reach the reference sheet resistance of 0.5 ⁇ / ⁇ . .
  • the film forming time could be reduced by about 30% from 15 minutes to about 10 minutes while satisfying the sheet resistance requirements.
  • the sputtering apparatus for the first metal layer 202 and the second metal layer 204 uses the same DC magnetron sputtering as that used in the comparative example, and the input power 300 W and the distance between the target and the substrate are 10 cm. did.
  • the film formation time required for forming the Al layer of the first metal layer 202 is 3.75 minutes at a film formation rate of 80 nm / min.
  • the Mo layer of the second metal layer 204 under the same conditions has a film formation rate of 33. It was 3 nm / min, and the film formation required time was 6 minutes.
  • the substantial sheet resistance by this combination was 0.45 ohms / square.
  • the structure of the back surface electrode 200 is made into the basic composition shown to Fig.3 (a), and the unevenness
  • a CIGS semiconductor layer was formed as a semiconductor layer 320 by a selenization method.
  • a selenization method first, an In / (Cu, Ga) laminated film was formed as a precursor on the surface of the second electrode layer 204 by a sputtering method. Then, the precursor was annealed at 550 ° C. in H 2 Se gas to form CIGS as a semiconductor layer 320.
  • a thin film of CdS was formed as the buffer layer 330, and the high resistance transparent electrode layer 342 and the transparent electrode layer 344 were formed thereon.
  • the high-resistance transparent electrode layer 342 and the transparent electrode layer 344 were formed by sputtering to form a ZnO layer and a ZnO: Al layer (aluminum-doped ZnO layer). Finally, an Al grid electrode was formed by vapor deposition.
  • FIGS. 11 to 14 show the characteristic evaluation results of the comparative example and the example.
  • the number of samples was set at 12 pieces, and the characteristics were represented by the bar height of the average value between samples and the error bar showing the range from the minimum value to the maximum value due to the sample-to-sample variation in each condition.
  • Vcc open circuit voltage
  • Jsc short circuit current density
  • FF fill factor
  • the configuration showing the characteristics of the photoelectric conversion element in the above embodiment is only the one in which the CIGS semiconductor layer is adopted as the chalcopyrite type semiconductor layer.
  • the method of the present embodiment can be similarly applied to a photoelectric conversion element employing another chalcopyrite semiconductor material.
  • the back electrode 200 (FIG. 1) formed before the formation of the semiconductor layer 320 has a function of protecting the second metal layer 204 from Se of the first metal layer 202, a scribing function, and a fourth function.
  • the type of the semiconductor layer 320 does not greatly affect the function of exerting at least one of the functions of achieving the function of balancing the both sides of the substrate in the metal layer 414 (FIG. 6) and the fourth metal layer 424 (FIG. 8). It is for.
  • the second metal layer 204 has a protective function even when the vapor deposition method is employed instead of the selenization method. Demonstrate. Further, the second metal layer 204 can also be expected to have an effect of reducing or avoiding the influence of Se in the semiconductor layer 320 on the first metal layer 202 in the use stage after manufacture, not in the film formation stage.
  • the photoelectric conversion element and back surface electrode of the present invention can be used for any device that generates electric power by light such as sunlight.
  • chalcopyrite type photoelectric conversion element CIGS solar cell
  • SCAF-CIGS solar cell 100 substrate 100A one surface 100B other surface 102 first through hole 104 second through hole 200, 210, 220 back surface electrode 202, 212, 222 first metal layer 204, 214, 224 second metal layer 300 photoelectric conversion layer 320 Chalcopyrite semiconductor layer 330 buffer layer 340 transparent electrode layer 342 high resistance transparent electrode layer 344 transparent electrode layer 400 back surface electrode 420 connection wiring layer 412, 422 third metal layer 414, 424 fourth metal layer 426 fifth metal layer SL1, SL2 separation line

Abstract

カルコパイライト系光電変換素子に適する裏面電極を効率良く製造する。本発明のある実施形態の裏面電極２００は、第１金属層２０２と第２金属層２０４とを備えている。第１金属層２０２は、基板１００の一方の面１００Ａの上に配置され、モリブデン（Ｍｏ）より高い導電率および高いスパッタ率を示す金属により形成されている。第２金属層２０４は、第１金属層２０２に接しているＭｏの膜である。本発明の実施形態では、さらに光電変換層３００を備えるカルコパイライト系光電変換素子１０００も提供される。光電変換層３００は、カルコパイライト型半導体層３２０と、バッファー層３３０と、高抵抗透明電極層３４２と、低抵抗の透明電極層３４４とを含み、各層が裏面電極２００の面の上にこの順に形成されている。

Description

カルコパイライト型光電変換素子、裏面電極、およびその製造方法
　本発明は、カルコパイライト型光電変換素子、裏面電極、およびその製造方法に関する。さらに詳細には本発明は、製造効率を高めたカルコパイライト型光電変換素子、裏面電極、およびその製造方法に関する。
　近年、カルコパイライト（chalcopyrite）型光電変換素子がその高い光電変換効率により注目を集めている。カルコパイライト型光電変換素子は、Ｉ－ＩＩＩ－ＶＩ族元素を利用した化合物半導体を光電変換層に含むものであり、代表的な半導体の組成は、ＣＩＳ（ＣｕＩｎＳ２）、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２）、ＣＩＧＳＳ（Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２）とも呼ばれる組成である。カルコパイライト型光電変換素子では、オーミック接合の形成、Ｓｅに対する腐食耐性、加工性向上等の観点から、光電変換層の光が入射する側とは逆の電極（裏面電極）としてＭｏの単膜が使用されている。また、カルコパイライト型光電変換素子では、Ｎａにより特性が向上することが知られており、ＳＬＧ（ソーダライムガラス）基板を使用するカルコパイライト型光電変換素子では、ＳＬＧ基板からＭｏの裏面電極を通してＮａを供給することも行なわれる。
　一方、薄膜系太陽電池の構造として、基板などの両面を繋ぐ貫通孔を有する太陽電池が提案されている（例えば特許文献１）。さらに、ＳＣＡＦ構造（Series Connection through Apertures Formed on Film、特許文献１、図１）に代表される、フィルム基板に空けた貫通孔を通じ各ユニットセルの直列接続を形成する手法も実用化されている。
特開２００２－２０８７１８号公報
麻薪立男、「薄膜作成の基礎」第３版、日刊工業新聞社、１９９６年
　カルコパイライト型光電変換素子にて採用される裏面電極の材料としてのＭｏには、高性能な光電変換素子の生産の障害となりかねない以下の課題がある。第１に、Ｍｏは抵抗率が高く太陽電池モジュールの直列抵抗成分が増大してしまう。例えばＡｌ（アルミニウム）およびＡｇ（銀）の電気抵抗率がそれぞれ２．８×１０－８Ω・ｍおよび１．５×１０－８Ω・ｍであるのに対し、Ｍｏは５．３×１０－８Ω・ｍである。第２に、Ｍｏはスパッタ率が低く成膜速度が遅い。例えば１個のスパッタガス原子の入射によりスパッタリングされて飛散する原子の数は、ＡｌおよびＡｇが１．０５および２．３～３．１２個程度であるのに対し、Ｍｏは０．６４または０．８０である（例えば、非特許文献１、第１９８～２０１頁）。しかも、上記課題の組合せは、裏面電極による抵抗ロスを低減するためにＭｏを厚く成膜するという解決策を採用しがたいことも意味している。
　本発明は上記問題点の少なくともいずれかを解決するためになされたものである。本発明は、カルコパイライト系光電変換素子に用いるために十分な性能の裏面電極を高い効率で生産することを可能にすることにより、高性能で生産性の高い光電変換素子の実現に貢献するものである。
　上記課題を吟味した結果、本願の発明者は、ＣＩＳ系などのカルコパイライト型光電変換素子において、ＣＩＳ系半導体層に接する位置にＭｏの電極を配置しつつ、Ｍｏの上記課題を回避する手法を創出した。本発明においては、Ｍｏの膜とともに、Ｍｏとは異なる種類の金属膜を利用する。
　すなわち本発明のある態様においては、基板と、該基板の一方の面の上に配置された裏面電極とを備えており、カルコパイライト型半導体層と、バッファー層と、高抵抗透明電極層と、透明電極層とを含む光電変換層が前記裏面電極の面の上にこの順にさらに形成されており、該裏面電極は、前記基板の前記一方の面の上に配置され、モリブデン（Ｍｏ）より高い導電率および高いスパッタ率を示す金属の膜である第１金属層と、該第１金属層に接しており、Ｍｏの膜である第２金属層とを有しており、前記基板の他方の面の上に金属層を備えており、前記他方の面の上の前記金属層の全体またはその一部の層のうち、前記一方の面の上にカルコパイライト型半導体層が形成される際に前記他方の面の側にて最表面に位置する層の材質がＭｏであるカルコパイライト型光電変換素子が提供される。
　また、本発明のある態様においては、基板と、該基板の一方の面の上に配置された裏面電極とを備えており、カルコパイライト型半導体層と、バッファー層と、高抵抗透明電極層と、透明電極層とを含む光電変換層が前記裏面電極の面の上にこの順にさらに形成されており、該裏面電極は、前記基板の前記一方の面の上に配置され、モリブデン（Ｍｏ）より高い導電率および高いスパッタ率を示す金属の膜である第１金属層と、該第１金属層に接しており、Ｍｏの膜である第２金属層とを有しており、前記基板がフィルム基板であり、前記基板の他方の面の上に、第３金属層、第４金属層、および第５金属層が該基板からこの順に積層されている接続配線層をさらに備えており、前記光電変換層が互いに区切られた複数の光電変換領域となっており、前記接続配線層が互いに区切られた複数の接続配線領域となっており、各接続配線領域は、前記基板の前記一方の面の側において互いに隣接する二つの光電変換領域に前記基板を挟んで対向するようにして前記他方の面の側に配置されており、一の光電変換領域の裏面電極が、前記基板を貫通する第１貫通孔の内壁に延びた当該裏面電極の延長部を通じて該第１貫通孔の内壁に延びた一の接続配線領域に接続しており、別の光電変換領域の透明電極層が、前記基板を貫通する第２貫通孔の内壁に延びた当該透明電極層の延長部を通じて該第２貫通孔の内壁に延びた前記一の接続配線領域に接続しており、これにより、前記複数の光電変換領域の直列接続が前記複数の接続配線領域により確立されているカルコパイライト型光電変換素子も提供される。
　さらに本発明は、カルコパイライト型光電変換素子のための裏面電極の態様によっても実施される。すなわち、本発明においては、基板の一方の面の上に配置され、モリブデン（Ｍｏ）より高い導電率および高いスパッタ率を示す金属の膜である第１金属層と、該第１金属層に接しており、Ｍｏの膜である第２金属層とを備えてなり、前記第２金属層の表面が凹凸を有し光に対し拡散反射性を示す凹凸反射面となっており、前記第１金属層と前記第２金属層との間の界面が凹凸を有しており、該第２金属層の前記凹凸反射面が該界面の界面が凹凸を反映したものであるカルコパイライト型光電変換素子のための裏面電極も提供される。
　さらに、本発明においては、裏面電極の製造方法も提供される。
　ここで、本発明の各態様において採用するカルコパイライト型半導体材料は、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２）以外にも、ＣＩＳ（ＣｕＩｎＳ２）やＣＩＧＳＳ（Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）等のＩ－ＩＩＩ－ＶＩ族元素を利用した化合物半導体とすることができる。
　また、何らかの面の上に形成されている（formed on or over a surface）状態やその処理は、面に接して形成される状態や処理と、他の何らかの層を介して、当該面の側に形成される状態や処理との双方を含んでいる。
　本発明のいずれかの態様においては、電気抵抗を低下させつつ成膜処理速度を高めた裏面電極およびそれを利用するカルコパイライト系光電変換素子を製造することが可能となる。
本発明のある実施形態におけるＣＩＧＳ太陽電池の構造を示す概略断面図である。 本発明のある実施形態におけるＣＩＧＳ太陽電池の製造方法を示すフローチャートである。 本発明のある実施形態における裏面電極の構成を示す概略断面図である。それぞれ、基本構成（図３（ａ））、テクスチャ構造を付与した構成（図３（ｂ））、そして第２金属層により第１金属層を被覆する構成（図３（ｃ））を示す。 本発明のある実施形態において第２金属層の表面に凹凸を形成するための一例の手法におけるインプリント装置の構成を説明する構成図である。 本発明のある実施形態においてＧｌｕｅ層と呼ぶ基板と電極層の間の接着性を向上する金属層を採用する構成の裏面電極の概略断面図である。 本発明のある実施形態におけるＣＩＧＳ太陽電池の構造を示す概略断面図である。 本発明のある実施形態におけるＳＣＡＦ－ＣＩＧＳ太陽電池の構造を示す平面図である。 本発明のある実施形態におけるＳＣＡＦ－ＣＩＧＳ太陽電池の構造を示す概略断面図である。 本発明のある実施形態におけるＳＣＡＦ－ＣＩＧＳ太陽電池を製造する処理を示すフローチャートである。 本発明のある実施形態の実施例と同条件で形成した膜厚ごとのＭｏおよびＡｌ単膜のシート抵抗を示す。 本発明のある実施形態の比較例と実施例の特性評価結果（開放電圧（Ｖｃｃ））を示すグラフである。 本発明のある実施形態の比較例と実施例の特性評価結果（短絡電流密度（Ｊｓｃ））を示すグラフである。 本発明のある実施形態の比較例と実施例の特性評価結果（曲線因子（ＦＦ））を示すグラフである。 本発明のある実施形態の比較例と実施例の特性評価結果（変換効率）を示すグラフである。
　以下、本発明に係る光電変換素子の実施形態を、裏面電極の実施形態とともに図面を参照して説明する。当該説明に際し特に言及がない限り、全図にわたり共通する部分または要素には共通する参照符号が付されている。また、図中、各実施形態の要素のそれぞれは、必ずしも互いの縮尺比を保って示してはいない。
［１　実施形態］
　本実施形態においては、カルコパイライト系光電変換素子、裏面電極、およびその製造方法の実施形態を説明する。また、本実施形態では、カルコパイライト型光電変換素子を代表させＣＩＧＳ太陽電池を説明する。
［１－１　光電変換素子の概略構成］
　図１は、本実施形態のＣＩＧＳ太陽電池１０００の構造を示す概略断面図である。
　本実施形態のＣＩＧＳ太陽電池１０００は、基板１００と、基板１００の一方の面１００Ａの上に配置された裏面電極２００と光電変換層３００とを備えている。光電変換層３００は、カルコパイライト型半導体層３２０（以下、「半導体層３２０」と記す）と、バッファー層３３０と、高抵抗透明電極層３４２と、低抵抗の透明電極層３４４とを含んでおり、光電変換層３００のこれらの層は裏面電極２００の面の上にこの順に形成されている。
　裏面電極２００は、第１金属層２０２と第２金属層２０４とを備えている。第１金属層２０２は、基板１００の一方の面１００Ａの上に配置され、モリブデン（Ｍｏ）より高い導電率および高いスパッタ率を示す金属が膜に形成されている。これに対し第２金属層２０４は、第１金属層２０２に接するＭｏの膜により形成されている。第１金属層２０２および第２金属層２０４は、それぞれ、例えば平均膜厚が１００ｎｍ以上の膜である。半導体層３２０には、透明電極層３４０を通して紙面上の上方に位置するバッファー層３３０の側から、発電のための太陽光ｈνが入射する。
　次に、図２を参照し、本実施形態のＣＩＧＳ太陽電池１０００の製造方法について説明する。図２は、裏面電極を形成する工程を含むＣＩＧＳ太陽電池１０００の製造方法を示すフローチャートである。まず基板１００には裏面電極２００が形成される。具体的には、基板１００の一方の面１００Ａの上に、モリブデン（Ｍｏ）より高い導電率および高いスパッタ率を示す金属の膜である第１金属層２０２を形成する（第１金属層形成工程、Ｓ１０６）。そして、第１金属層２０２に接してＭｏの膜である第２金属層を形成する（第２金属層形成工程、Ｓ１０８）。
　その後、裏面電極２００に接する光電変換層３００の最初の層として半導体層３２０を形成する（カルコパイライト型半導体層形成工程、Ｓ１１８）。半導体層３２０として例えばＣＩＧＳ層を形成する場合、セレン化法や同時蒸着法（または多源蒸着法）を採用することができる。セレン化法では、プリカーサとなるＩｎ／（Ｃｕ，Ｇａ）積層膜を形成し、セレン（Ｓｅ）を含む雰囲気中で加熱する。蒸着法では、Ｉｎ、Ｃｕ、Ｇａ、Ｓｅの蒸着源を別々に制御しながら目的の組成比の半導体層を形成する。半導体層３２０を形成した後、半導体層３２０に接するバッファー層３３０を形成する（バッファー層形成工程、Ｓ１２０）。バッファー層３３０としては、Ｃｄ系またはＺｎ系の薄膜、例えばＣｄＳ薄膜を形成する。また、バッファー層３３０はＣＢＤ（Ｃｈｅｍｉｃａｌ　Ｂａｔｈ　Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタリング法、蒸着法により形成する。最後にバッファー層３３０の面の上に高抵抗透明電極層３４２および透明電極層３４４を形成する（高抵抗透明電極層形成工程Ｓ１２２および低抵抗透明電極層形成工程Ｓ１２４）。高抵抗透明電極層以降はスパッタリング法やＭＯＣＶＤ法で形成することができる。こうして、裏面電極２００、半導体層３２０、バッファー層３３０、高抵抗透明電極層３４２および透明電極層３４４を有する光電変換層３００を一方の面１００Ａの面の上に形成する。なお、透明電極層３４４の表面には、必要に応じてＡｌ等の金属によるグリッド電極を形成する場合もある。
［１－２　裏面電極の詳細］
　裏面電極２００の詳細についてさらに説明する。図３は、裏面電極のいくつかの構成を示す概略断面図であり、基本構成（図３（ａ））、テクスチャ構造を付与した構成（図３（ｂ））、そして第２金属層により第１金属層を被覆する構成（図３（ｃ））として示す概略断面図である。裏面電極２００は、基板１００の一方の面１００Ａの上に配置された金属の膜である第１金属層２０２と、第１金属層２０２に接しているＭｏの膜である第２金属層２０４とを備えている。
［１－２－１　裏面電極の材質］
　第２金属層２０４の材質はＭｏである。これに対し、第１金属層２０２の材質は、モリブデン（Ｍｏ）より高い導電率および高いスパッタ率を示す金属である。ここで、スパッタ率は、また、スパッタ率は、スパッタリングガス（Ａｒ）のターゲット表面への入射原子数あたりのターゲット材料の入射原子数である。本出願においては、スパッタリングガスをＡｒ、イオンエネルギー５００ｅＶの状態における値によりスパッタ率を決定し、例えば非特許文献１の表８．１（第２００～２０１頁）に掲載されている値により決定することができる。また、基準とするＭｏのスパッタ率は、０．６４と０．８との値が非特許文献１には記載されているが、本出願では０．６４の値を採用する。この基準の下で第１金属層２０２として選択される金属の典型例は、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ、Ｎｉ、およびＡｌである。ちなみに、Ｍｏが０．６４個であるのに対し、Ａｌは１．０５個、Ａｇが２．３～３．１２個、Ｃｕが１．０～２．３５個、Ｐｔが１．４０個、Ｐｄが２．０８個、そしてＮｉが１．３３または１．４５個である。これらの金属は単体としても、また、いずれかを含む合金としても、上記基準を満たす限り採用することもできる。なお、導電率は、端的にはバルク状態での電気伝導率（電気抵抗率の逆数）として、または、実際の薄膜においては、同一膜厚でのシート抵抗として比較することができる。
［１－２－１－１　Ｍｏである第２金属層２０４の機能］
　第２金属層２０４の第１の機能は、第１金属層２０２を半導体層３２０の成膜中のＳｅから保護する役割がある（保護機能）。保護機能が役に立つのは、半導体層３２０にＳｅが含まれるか、または、半導体層３２０の形成工程においてＳｅが存在する場合である。ただし、第２金属層２０４があまりに薄いとその効果は期待できない。このため第２金属層２０４の厚みは、膜に作製できる厚みに作製される。例えば、第２金属層２０４は平均膜厚が１００ｎｍ以上に形成される。
　また、第２金属層２０４の第２の機能は、メカニカルスクライビングが容易となる機能である（スクライブ機能）。スクライブ機能得られるのは、Ｓｅとの反応で生成したＭｏＳｅ２のｃ面がＭｏ表面に垂直に成長しており、ｃ面に平行な面間はファン・デル・ワールス力で弱く結合していることに起因しパターニングが簡単になるためである。一方、半導体層３２０がＳｅを含まないＣＩＳ半導体である場合であっても、モース硬度で５．５程度と硬いMo()はスクライブ時の裏面電極の損傷を防止するため有用である。
［１－２－１－２　厚みの決定法］
　第１金属層２０２と第２金属層２０４の実際の厚みは、具体的な光電変換素子の設計に適合させて決定される。典型的には、第１金属層２０２の材質が、第２金属層２０４のＭｏより導電率もスパッタ率も高いため、電気的特性からは第１金属層２０２は厚いほど好ましい。これに対し、第２金属層２０４は、上記保護機能が十分に発揮できる程度の厚みとする。また、いずれの膜も、生産性の観点からは薄いほど好ましい。そこでこれらを満たす厚みの決定法としては、まず、ＣＩＧＳ太陽電池１０００の具体的構成基づいて、電気的要件を、例えば裏面電極２００全体のシート抵抗の値を以て決定する。次に第２金属層２０４の厚みを、保護機能の観点から決定する。そして、第２金属層２０４のその厚みで電気的要件のために不十分となる導電性を第１金属層２０２により補う観点から、第１金属層２０２の厚みを決定する。なお、第１金属層２０２が例えば１００ｎｍ以上の厚みに作製される理由はこの電気伝導を担うためにある程度の厚みの膜であることが要請されるためである。
［１－２－２　裏面電極による拡散反射］
　裏面電極２１０は、テクスチャ構造すなわち微細な凹凸を付与する構造とすると、光電変換素子のための裏面電極として光閉じ込め効果が期待できる点において有利である。このような凹凸は、最終的に第２金属層２０４のＭｏの表面に凹凸を形成し、その表面が光に対し拡散反射性を示す凹凸反射面となるような各種の手法を採用することができる。その手法の典型例の一つが、基板１００や第１金属層２０２には凹凸を形成せず、第２金属層２０４のみにおいて表面を凹凸反射面とする手法である。また別の典型例が、第２金属層２０４においては特段凹凸を形成しないものの、第２金属層２０４を形成する下地に凹凸を形成する手法である。図３（ｂ）には、凹凸を形成する場合の第１金属層２１２と第２金属層２１４の一例の構成として、第１金属層２１２に形成された凹凸が第２金属層２１４に反映されている構成を示している。
　また、これらとは異なる典型例として、第１金属層２１２と第２金属層２１４を成膜した後に、第２金属層２１４の表面に型押しによりテクスチャを形成させることも有用である。その具体的手法を図４に基づいて説明する。図４は、本実施形態において第２金属２１４の表面に凹凸を形成するための一例の手法におけるインプリント装置６００の構成を説明する構成図である。型ローラ６３０に対して、第２金属層２１４の表面を向けて基板に押し当てることで微細加工を実現する技術であるインプリント法を適用する。具体的には、まず、第１金属層２１２となる層および第２金属層２１４となる層の、特に凹凸のない状態での積層電極を、基板１００の一方の面１００Ａに形成しておく。そしてその積層電極の表面側に成膜された第２金属層２１４の表面（Ｍｏ表面）を、型ローラ６３０の表面に接触させる。型ローラ６３０の当該表面には、原版テクスチャとなる微細な凹凸形状が予め形成されている。そして、加圧ローラ６４０により型ローラ６３０に向けて基板１００の第２金属層２１４側の面を加圧しながら基板１００を送る。基板１００は、例えば長尺の状態にしておき、巻出しロール６１０から巻き取りロール６２０へと送る。このような工程により、所望のテクスチャ構造を高い効率で形成することができる。
　次に、図３（ｂ）に示したもう一つの典型例である、第１金属層２１２と第２金属層２１４との間の界面、つまり第１金属層２１２の表面に凹凸を形成し、第２金属層２１４の表面にまでその凹凸を少なくともある程度反映させる手法について説明する。第２金属層２１４の表面には凹凸を反映させるためには、任意の手法により、第１金属層２１２の表面に凹凸を形成しさえすればよい。例えば、第２金属層２１４をＭｏにより例えばスパッタリングにより形成すれば、光に拡散反射させる程度の凹凸を第２金属層２１４表面に形成することができる。図３（ｂ）に示したように、第２金属層２１４を形成することによりわずかに平坦化される場合がある。ただし、下地となる第１金属層２１２の表面に凹凸を形成すれば、その凹凸は第２金属層２１４の表面に少なくともある程度の凹凸として反映されるため、第２金属層２１４の表面が凹凸反射面となって光の拡散反射に寄与することとなる。
　そして、第２金属層２１４にとって下地となる第１金属層２１２の表面に凹凸を形成する一つの好適な手法が、基板温度を制御して第１金属層２１２を形成するものである。具体的には、第１金属層２１２としてＡｌを採用する場合、基板１００を１００℃以上に保ってスパッタリングにより形成することにより、第１金属層２１２の表面には凹凸によるテクスチャを形成することが可能である。例えば基板温度は１００℃～２５０℃の範囲において基板温度については付着力（基板／電極間）と表面モフォロジーの観点から調整した温度とされる。
　なお、第１金属層２１２の表面に凹凸を形成する手法は温度制御には限定されない。例えば基板１００の一方の面１００Ａに、基板１００の材質によりまたは基板１００とは別の材質により予め凹凸を形成しておいて、それを少なくともある程度表面に反映させるように第１金属層２１２を形成すれば、さらに第２金属層２１４を通じてその凹凸を裏面電極の最表面にまで反映させることができる。
［１－２－３　Ｍｏによる第１金属層の保護の強化］
　本実施形態のＣＩＧＳ太陽電池１０００においては、第２金属層による第１金属層の保護を強化するため、図３（ｃ）に示すように第２金属層２２４により第１金属層２２２を覆う構成の裏面電極２２０を採用することもできる。ここで、第２金属層２２４が第１金属層２２２を覆うとは、第２金属層２２４が第１金属層２２２の基板とは反対側の面のすべてに接しているとともに、さらに第１金属層２２２が形成されていない基板１００の一方の面１００Ａの少なくとも一部まで第２金属層２２４が広がっていることをいう。このように第２金属層２２４により第１金属層２２２を覆うことにより、カルコパイライト型半導体層形成工程Ｓ１１８においてＳｅが第２金属層２１４と化学反応することを防止できる。つまり、第２金属層２２４によりＳｅから第１金属層２２２が保護される。第１金属層２２２を続く第２金属層２２４よりも成膜面積を小さくするためには、成膜時にマスクを使用して成膜面積を制限すること、または成膜後に第１金属層２２２の周辺部をエッチングで除去するといった加工を行うことが有用である。
［１－２－４　Ｇｌｕｅ層］
　本実施形態のＣＩＧＳ太陽電池１０００にはさらに種々の工夫を施すことが可能である。図５はＧｌｕｅ層５００と呼ぶ基板と電極層の間の接着性を向上する金属層を採用する構成の裏面電極の概略断面図である。基板１００の一方の面１００Ａには、例えばＣｒ、Ｔｉなどの金属層を形成し、その後に、第１金属層２０２を形成する。Ｇｌｕｅ層５００の役割は、一方の面１００Ａに対して第１金属層２０２の付着力を高める作用である。
［１－３　基板の両面を利用する光電変換素子］
　次に、本実施形態のＣＩＧＳ太陽電池１０００の変形として、基板１００の他方の面１００Ｂに金属電極を形成するＣＩＧＳ太陽電池１１００の構成について説明する。図６は、本実施形態におけるＣＩＧＳ太陽電池１１００の構造を示す概略断面図である。ＣＩＧＳ太陽電池１１００と図１に示したＣＩＧＳ太陽電池１０００との相違点は、ＣＩＧＳ太陽電池１１００では背面電極４００が形成されていることである。このＣＩＧＳ太陽電池１１００を作製するために問題となるのは、半導体層３２０を形成する時点（カルコパイライト型半導体層形成工程Ｓ１１８、図２）において背面電極４００の少なくとも一部の層が形成されている場合である。この時点の最表面なっている層がＭｏ以外の金属でありその層が他方の面１００Ｂに形成されている場合、その層の材質がカルコパイライト型半導体層形成工程Ｓ１１８における雰囲気中のＳｅによる影響を受けることとなる。そこで、本実施形態のＣＩＧＳ太陽電池１１００においては、二つのアプローチによりその影響を防止する。第１のアプローチは、第３金属層４１２をＭｏより高い導電率および高いスパッタ率を示す金属としつつ、Ｍｏを材質とする第４金属層４１４を第３金属層４１２に重ねて形成するものである。これに対し、第２のアプローチにおいては、Ｍｏを材質とする第４金属層４１４を用いず、成膜装置の工夫によって、雰囲気中のＳｅによる影響が他方の面１００Ｂに及ばないようにする。なお、ＣＩＧＳ太陽電池１１００において背面電極４００を設ける理由は、典型的には、後述する直列接続などのためであるが、背面電極４００は他の目的で設けられるものとすることもできる。
　第１のアプローチの下では、第４金属層４１４により第３金属層４１２がＳｅから保護されるため、第３金属層４１２を採用することが可能となり、高性能な背面電極４００を高い生産効率で形成することが可能となるのである。このアプローチを採用する場合、背面電極４００は、ＣＩＧＳ太陽電池１１００の具体的設計によっては、必ずしも第３金属層４１２を必要とせず、第４金属層４１４のみでも構わないことには留意すべきである。そのような場合も含めてＭｏのＳｅ腐食耐性を活用しうる背面電極４００の構成は、背面電極４００の金属層の全体またはその一部の層のうち、一方の面１００Ａにおいてカルコパイライト型半導体層３２０が形成される際に、他方の面１００Ｂの側にて最表面に位置する層の材質がＭｏである構成となる。さらに、背面電極４００では、ＭｏのＳｅ腐食耐性以外にも、基板１００の両面側でバランスをとるという利点も背面電極４００の第４金属層４１４には期待できる点にも留意すべきである。つまり、カルコパイライト系光電変換がセレン（Ｓｅ）を含まないもの、例えばＣＩＳである場合、Ｓｅの影響を避けるＭｏの作用は関係がなくなる。また、基板１００の他方の面１００Ｂ側では、オーミックコンタクトの要請もない。しかし、だからといって、背面にＭｏを利用する必然性が皆無となるわけでない。基板１００の両面でのバランスが良好な構成とすることにより、ＣＩＧＳ太陽電池１１００の製造が容易となるためである。
　第２のアプローチについては、成膜装置において成膜領域外を覆うマスクと基板間の距離を接近させる、または可撓性基板端部を完全に覆うようなシールド状のマスクを使用することで、Ｓｅ照射量域を限定しＳｅの背面側への回りこみを低減することが有効である。こうしてＳｅガスが第２面１００Ｂの側に回り込むことを防止するのである。この成膜装置上の工夫を採用することにより、カルコパイライト系光電変換がセレン（Ｓｅ）を含むものであったとしても、背面電極４００は、必ずしも第４金属層４１４を必要とせず、第３金属層４１２のみとすることができる。
［１－４　ＳＣＡＦ構造の光電変換素子］
　次に、本実施形態のさらなる変形として、集積型のカルコパイライト型光電変換素子１２００（以下、「ＳＣＡＦ－ＣＩＧＳ太陽電池１２００」という）について説明する。ＳＣＡＦ－ＣＩＧＳ太陽電池１２００は、ＳＣＡＦ構造と呼ぶ基板両面を利用する直列接続構造をカルコパイライト型光電変換素子に適用するものである。
　図７および図８は、ＳＣＡＦ－ＣＩＧＳ太陽電池１２００の構造を示す平面図および概略断面図である。また、図９はＳＣＡＦ－ＣＩＧＳ太陽電池１２００を製造する処理を示すフローチャートである。ＳＣＡＦ－ＣＩＧＳ太陽電池１２００は、ＣＩＧＳ太陽電池１０００（図１）に関連して説明した基板１００、裏面電極２００、光電変換層３００に加え、ＣＩＧＳ太陽電池１１００（図６）に関連して説明した背面電極４００と類似の接続配線層４２０を有している。具体的には、ＳＣＡＦ－ＣＩＧＳ太陽電池１２００において、基板１００としてフィルム基板が採用される。また、基板１００の他方の面１００Ｂには、光電変換層３００を利用した直列接続を確立するための接続配線層４２０を備えている。接続配線層４２０は、第３金属層４２２および第４金属層４２４に加え、ＳＣＡＦ－ＣＩＧＳ太陽電池１２００ではさらに第５金属層４２６が、基板１００が第４金属層４２４に積層されている。
　光電変換層３００は、分離線ＳＬ１により互いに区切られた複数の光電変換領域３００１、３００２となっている。また、接続配線層４２０も、分離線ＳＬ２により互いに区切られた複数の接続配線領域４２０１、４２０２となっている。
　各接続配線領域（例えば接続配線領域４２０２）は、基板１００の一方の面１００Ａの側において互いに隣接する二つの光電変換領域３００１、３００２に基板１００を挟んで対向するようにして他方の面１００Ｂの側に配置されている。また、一の光電変換領域３００２の裏面電極２００が、基板１００を貫通する第１貫通孔１０２の内壁に延びた当該裏面電極２００の延長部を通じて第１貫通孔１０２の内壁に延びた一の接続配線領域４２０２に接続している。また、別の光電変換領域３００１の透明電極層３４０が、基板１００を貫通する第２貫通孔１０４の内壁に延びた当該透明電極層３４０の延長部を通じて第２貫通孔１０４の内壁に延びた上記一の接続配線領域３００１に接続している。こうして、複数の光電変換領域３００１、３００２の直列接続が、複数の接続配線領域４２０１、４２０２により確立されている。太陽電池１２００は全体として、直列接続が確立されたサブストレート型の集積型薄膜太陽電池として機能し、絶縁体フィルムであるである基板１００に形成されたフレキシブルなカルコパイライト型太陽電池となる。
　ＳＣＡＦ－ＣＩＧＳ太陽電池１２００の作製方法では、基板１００にはまず、第１貫通孔１０２（直列接続孔）のための開口を形成する。このために打ち抜き金型（パンチ）により基板１００の所定の位置に開口を設ける（第１貫通孔形成工程Ｓ１０２）。次いで、基板１００を減圧下にて加熱することにより、基板１００の材質のポリイミドフィルムから放出されるガスを除去する脱ガス処理Ｓ１０４を行なう。なお、この脱ガス処理Ｓ１０４は第１貫通孔形成工程Ｓ１０２の前後いずれかもしくは両方において実施してもかまわない。
　その後、基板１００の一方の面１００Ａに第１金属層２０２を形成し（第１金属層形成工程Ｓ１０６）、さらに第２金属層２０４を形成する（第２金属層形成工程Ｓ１０８）。次いで、基板１００の他方の面１００Ｂに第３金属層４２２となる層を形成し（第３金属層形成工程Ｓ１１０）、さらに第４金属層４２４となる層を形成する（第４金属層形成工程Ｓ１１２）。第１金属層２０２は、例えばＡｌを膜厚３００ｎｍとなるようにスパッタリング法により形成する。第２金属層２０４は、Ｍｏを膜厚２００ｎｍとなるようにスパッタリング法により形成する。また、第３金属層４２２の材質は第１金属層２０２となる層と同じく例えばＡｌを採用し、第４金属層４２４の材質としても、例えば第２金属層２０４となる層と同じＭｏを採用する。なお、第１金属層２０２となる層および第３金属層４２２の材料は、Ａｌ以外の、Ｍｏに比べて高い導電率と高いスパッタ率の金属およびその合金等の金属を用いることができる。
　第１金属層形成工程Ｓ１０６～第４金属層形成工程Ｓ１１２を終えた状態では、基板１００の一方の面１００Ａに形成した第１金属層２０２および第２金属層２０４となる層と他方の面１００Ｂに形成した第３金属層４２２および第４金属層４２４の層とが第１貫通孔１０２（直列接続孔）の内側にも回り込む。このため、これらの層は、第１貫通孔１０２の内壁面またはその付近において基板１００の両側の金属層が直接重なり、互いに電気的に接続される（図８）。
　第４金属層形成工程Ｓ１１２を終えると、任意選択として、第１面パターニング工程Ｓ１１４を行い、その時点において基板１００の一方の面１００Ａ（第１面）に形成されている第３金属層４２２および第４金属層４２４を分離線ＳＬ１にて分離する。その後、第１貫通孔１０２の場合とは別の打ち抜き金型を用い基板１００に第２貫通孔１０４（集電孔）のための開口を形成する（第２貫通孔形成工程Ｓ１１６）。この際に第２貫通孔１０４が貫通するのは、基板１００のみならず、基板１００に形成されている第１金属層２０２、第２金属層２０４、第３金属層４２２、そして第４金属層４２４である。第２貫通孔形成工程Ｓ１１６においては、第１金属層２０２、第２金属層２０４、第３金属層４２２、第４金属層４２４は第２貫通孔１０４断面で切断され、第２貫通孔１０４の内部には電極が存在しない。なお、この第２貫通孔１０４（集電孔）は最終的には集電用として用いられ、その内部にて、第３金属層４２２、第４金属層４２４または第５金属層４２６（第５金属層形成工程Ｓ１２６にて形成）と透明電極層３４０（低抵抗透明電極層形成工程Ｓ１２４にて形成）とが接続される。第２貫通孔１０４は十分な数だけ形成されていれば、仮に透明電極層３４０がシート抵抗の高い透明導電性材料であったとしても、基板１００全体の電力損失を増大しにくくなる。
　さらに、基板１００の一方の面１００Ａ側にはＣＩＧＳ半導体層などを含む光電変換層３００を形成する。具体的には、光電変換層３００として、まず、ＣＩＧＳ層形成工程Ｓ１１８により裏面電極２００に接するＣＩＧＳ半導体層３２０を形成する。そして、バッファー層形成工程Ｓ１２０において、一方の面１００ＡのＣＩＧＳ半導体層３２０にバッファー層３３０が形成される。なお本実施形態においてＣＩＧＳ半導体層３２０やバッファー層３３０を形成する際の成膜手法は特段限定されない。
　この時点で一方の面１００Ａにはバッファー層３３０が形成されているため、高抵抗透明電極層形成工程Ｓ１２２および低抵抗透明電極層形成工程Ｓ１２４にて、透明電極層３４０が形成される。高抵抗透明電極層３４２と低抵抗の透明電極層３４４は、それぞれの材料のターゲットを利用したスパッタリング法により形成される。この際、光電変換層３００の両側最端部（図７）、すなわち、第１貫通孔１０２が設けられる部分には、マスクを掛けて透明導電性材料を堆積させないようにする。こうして、この部分において光電変換層３００を露出させ、透明電極層３４０を第１貫通孔１０２の領域に形成させないようにする。また、他方の面１００Ｂは、第４金属層４２４の表面に第５金属層４２６が形成される。高抵抗透明電極層形成工程Ｓ１２２および低抵抗透明電極層形成工程Ｓ１２４の成膜方法としてはＲＦスパッタリング、ＤＣスパッタリング、印刷法、塗布法なども採用することができる。
　次いで、基板１００の他方の面１００Ｂ側の全面に、第３金属層４２２、第４金属層４２４とともに接続配線層４２０をなす第５金属層４２６の層が形成される（第５金属層形成工程Ｓ１２６）。この第５金属層４２６の層としては、例えばニッケルなどの金属材料などの低抵抗の導電層が形成される。第５金属層形成工程Ｓ１２６を終えると、基板１００の一方の面１００Ａに形成した透明電極層３４０となる層と基板１００の他方の面１００Ｂに形成した第５金属層４２６のとなる層とが第２貫通孔１０４の内壁面またはその付近にて直接重なり、互いに電気的に接続される（図８）。なお、第５金属層４２６は基板１００の他方の面１００Ｂにおいて第４金属層４２４にも接するように形成される。このため、他方の面１００Ｂにおける第３金属層４２２、第４金属層４２４、第５金属層４２６は互いに電気的に接続され、接続配線層４２０のための積層膜をなしている。
　第５金属層形成工程Ｓ１２６の後、基板１００の一方の面１００Ａ（第１面）側に、再び分離線ＳＬ１によるパターニングを行なう（第１面パターニング工程Ｓ１２８）。このパターニングの結果、ＣＩＧＳ半導体層３２０およびバッファー層３３０が背面電極４００と同一の形状を有することとなる。透明電極層３４０は、第１貫通孔１０２の付近には形成されてはいないが、分離線ＳＬ１の付近は裏面電極２００と同じ位置において区切られる。こうして、分離線ＳＬ１に囲まれる形状のうち、端部付近を除き、裏面電極２００、ＣＩＧＳ半導体層３２０、バッファー層３３０、透明電極層３４０がこの順に積層された単位セルが形成される。
　また、単位セルを形成する工程をより確実に行うため、ここに示した第１面パターニング工程Ｓ１２８に加えて予備的なパターニング処理（例えば第１面パターニング工程Ｓ１１４）を行なうことも好ましい。この予備的なパターニング処理は、例えば、第２金属層形成工程Ｓ１０８よりも後であって、ＣＩＧＳ層形成工程Ｓ１１８よりも前となるいずれかの段階にて実施する。この予備的なパターニング処理の際にも、裏面電極２００が区切るようにパターニングされるのは分離線ＳＬ１の位置である。
　最後に、基板１００の他方の面１００Ｂ（第２面）の側に対しても分離線ＳＬ２の位置にレーザー加工を施す（第２面パターニング工程Ｓ１３０）。この第２面パターニング工程Ｓ１３０においては、第５金属層４２６と第３金属層４２２とを同時に分離する。これらのパターニングは典型的にはレーザーを利用したスクライブ処理（レーザースクライブ）により行なわれる。以上の処理により、ＳＣＡＦ－ＣＩＧＳ太陽電池１２００を作製することができる。その後、耐久性を確保するために、封止材や保護シート（いずれも図示しない）により封止される。
［２　実施例］
　本実施形態の効果を確認するため、本実施形態の裏面電極を実際に作製した実施例を比較例と比較した。以下の実施例に示す材料、使用量、割合、処理内容、処理手順、要素または部材の向きや具体的配置等は本発明の趣旨を逸脱しない限り適宜変更することかできる。したがって、本発明の範囲は以下の具体例に限定されるものではない。
　実施例および比較例は、裏面電極のみの構成が異なるガラス基板（ＳＬＧ基板）を用いた評価用セル（小面積セル：面積０．４５ｃｍ２）とした。以下明示しない処理は実施例および比較例に共通する処理である。
　まず、基板の前処理として使用するＳＬＧ基板を純水およびＩＰＡ（イソプロピルアルコール）にて洗浄した。
　次に裏面電極を形成した。実施例については第１金属層２０２としてスパッタ率および導電率が高い金属（Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ａｌおよびそれら元素を含む合金）のうちからＡｌを採用した。成膜の手段としてＤＣマグネトロンスパッタ法を採用した。基板温度は５０℃とした。比較例では、第１金属層２０２を形成しなかった。
　次いで第２金属層２０４として第１金属層２０２に積層してＭｏの薄膜を形成した。第１金属層２０２の上に第１金属層を完全に覆おうようにして、第２金属層２０４を形成した。電極形成方法としては主にスパッタ法を使用した。
　図１０に、実施例と同条件、つまりＤＣマグネトロンスパッタ、入力電力３００Ｗ、ターゲット／基板間距離１０ｃｍの装置条件で形成した膜厚ごとのＭｏおよびＡｌ単膜のシート抵抗を示す。ここで本願の発明者は、製品化後の光電変換素子のためのシート抵抗の基準として０．５Ω／□以下であることを求めることとした。比較例のＭｏ単膜でそれを満たすためには、図１０の実測値に基づき膜厚を５００ｎｍ以上とする必要がある。上記装置条件でＭｏ単膜を成膜した場合、成膜速度としては３３．３ｎｍ／ｍｉｎとなり、成膜時間は１５分を要する。
　そこで実施例においては、第２電極層２０４とするＭｏの厚みを保護機能が十分に果たせる範囲で薄い厚みの２００ｎｍとする。その際、第２電極層２０４のみではシート抵抗の基準の０．５Ω／□に到達しないことから、第１金属層２０２により伝導性を補う観点から第１金属層２０２の厚みを３００ｎｍに決定した。その結果、シート抵抗の要件を満たしつつ、成膜時間を１５分から約１０分まで、約３０％削減することができた。具体的には、第１金属層２０２および第２金属層２０４のためのスパッタリング装置は比較例を作製したものと同一のＤＣマグネトロンスパッタリングを使用し、入力電力３００Ｗ、ターゲット／基板間距離を１０ｃｍとした。その際、第１金属層２０２のＡｌ層が成膜速度８０ｎｍ／ｍｉｎで成膜所要時間は３．７５分であり、同条件での第２金属層２０４のＭｏ層は成膜速度が３３．３ｎｍ／ｍｉｎであり、成膜所要時間は６分であった。なお、この組合せによる実質的なシート抵抗は０．４５Ω／□であった。なお、比較例および実施例の比較を容易にするため、裏面電極２００の構成は、図３（ａ）に示す基本構成とし、図３（ｂ）のテクスチャのための凹凸は形成していない。
　その後、半導体層３２０としてＣＩＧＳ半導体層をセレン化法により形成した。セレン化法として、まず、第２電極層２０４の表面にスパッタリング法でプリカーサとしてＩｎ／（Ｃｕ，Ｇａ）積層膜を形成した。次いで、そのプリカーサをＨ２Ｓｅガス中にて５５０℃でアニールすることにより、半導体層３２０としてＣＩＧＳを形成した。半導体層３２０の形成後にＣｄＳの薄膜をバッファー層３３０として成膜し、その上に高抵抗透明電極層３４２および透明電極層３４４を形成した。高抵抗透明電極層３４２および透明電極層３４４はスパッタリング法により、ＺｎＯ層と、ＺｎＯ：Ａｌ層（アルミニウムドープＺｎＯ層）を形成した。最後に、Ａｌグリッド電極を蒸着法で形成した。
　図１１～図１４に比較例と実施例の特性評価結果を示す。サンプル数は１２片ずつ準備し、特性は、サンプル間の平均値を棒グラフ高さにより、また、各条件内でのサンプルごとのばらつきによる最小値から最大値までの範囲をエラーバーにより示した。図１１～図１４に示すように、比較例と実施例において、開放電圧（Ｖｃｃ）、短絡電流密度（Ｊｓｃ）、曲線因子（ＦＦ）、そして変換効率のいずれの特性にも実質的な相違点は見出されなかった。
　上記評価結果より、本実施形態により、裏面電極２００の処理時間を短くしながら、従来と同等の特性を有するＣＩＧＳ太陽電池の形成が可能であることが確認できた。
［３　変形例］
　上記実施例において光電変換素子の特性を示した構成は、カルコパイライト型半導体層としてＣＩＧＳ半導体層を採用したもののみである。しかし、本実施形態の手法は、カルコパイライト型の他の半導体材料を採用する光電変換素子においても同様に適用することができる。その理由は、半導体層３２０の形成前に形成された裏面電極２００（図１）は、第２金属層２０４が第１金属層２０２のＳｅからの保護機能、また、スクライブ機能、そして、第４金属層４１４（図６）や第４金属層４２４（図８）において基板両面のバランスを取る機能を発揮する機能のうちの少なくともいずれかを発揮する点において、半導体層３２０の種類は大きく影響しないためである。
　また、上記実施例において半導体層３２０としてのＣＩＧＳ半導体層を形成する手法は、セレン化法としたが、セレン化法ではなく蒸着法を採用した場合においても、第２金属層２０４はその保護機能を発揮する。また、第２金属層２０４には、成膜段階ではなく、製造後の使用段階において半導体層３２０中のＳｅが第１金属層２０２に及ぼす影響を軽減または回避する作用も期待することができる。
　以上、本発明の実施形態を具体的に説明した。上述の各実施形態および実施例は、発明を説明するために記載されたものであり、本出願の発明の範囲は、請求の範囲の記載に基づいて定められるべきものである。また、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、請求の範囲に含まれるものである。
　本発明の光電変換素子および裏面電極は、太陽光などの光により発電を行なう任意の装置に利用可能である。
　１０００、１１００　カルコパイライト型光電変換素子（ＣＩＧＳ太陽電池）
　１２００　カルコパイライト型光電変換素子（ＳＣＡＦ－ＣＩＧＳ太陽電池）
　１００　基板
　１００Ａ　一方の面
　１００Ｂ　他方の面
　１０２　第１貫通孔
　１０４　第２貫通孔
　２００、２１０、２２０　裏面電極
　２０２、２１２、２２２　第１金属層
　２０４、２１４、２２４　第２金属層
　３００　光電変換層
　３２０　カルコパイライト型半導体層
　３３０　バッファー層
　３４０　透明電極層
　３４２　高抵抗透明電極層
　３４４　透明電極層
　４００　背面電極
　４２０　接続配線層
　４１２、４２２　第３金属層
　４１４、４２４　第４金属層
　４２６　第５金属層
　ＳＬ１、ＳＬ２　分離線

Claims (5)

  1. 　基板と、
    　該基板の一方の面の上に配置された裏面電極と
    　を備えており、
    　カルコパイライト型半導体層と、バッファー層と、高抵抗透明電極層と、透明電極層とを含む光電変換層が前記裏面電極の面の上にこの順にさらに形成されており、
    　該裏面電極は、
    　　前記基板の前記一方の面の上に配置され、モリブデン（Ｍｏ）より高い導電率および高いスパッタ率を示す金属の膜である第１金属層と、
    　　該第１金属層に接しており、Ｍｏの膜である第２金属層と
    　を有しており、
    　前記基板の他方の面の上に金属層を備えており、
    　前記他方の面の上の前記金属層の全体またはその一部の層のうち、前記一方の面の上にカルコパイライト型半導体層が形成される際に前記他方の面の側にて最表面に位置する層の材質がＭｏである
    　カルコパイライト型光電変換素子。
  2. 　基板と、
    　該基板の一方の面の上に配置された裏面電極と
    　を備えており、
    　カルコパイライト型半導体層と、バッファー層と、高抵抗透明電極層と、透明電極層とを含む光電変換層が前記裏面電極の面の上にこの順にさらに形成されており、
    　該裏面電極は、
    　　前記基板の前記一方の面の上に配置され、モリブデン（Ｍｏ）より高い導電率および高いスパッタ率を示す金属の膜である第１金属層と、
    　　該第１金属層に接しており、Ｍｏの膜である第２金属層と
    　を有しており、
    　前記基板がフィルム基板であり、
    　前記基板の他方の面の上に、第３金属層、第４金属層、および第５金属層が該基板からこの順に積層されている接続配線層
    　をさらに備えており、
    　前記光電変換層が互いに区切られた複数の光電変換領域となっており、
    　前記接続配線層が互いに区切られた複数の接続配線領域となっており、
    　各接続配線領域は、前記基板の前記一方の面の側において互いに隣接する二つの光電変換領域に前記基板を挟んで対向するようにして前記他方の面の側に配置されており、
    　一の光電変換領域の裏面電極が、前記基板を貫通する第１貫通孔の内壁に延びた当該裏面電極の延長部を通じて該第１貫通孔の内壁に延びた一の接続配線領域に接続しており、
    　別の光電変換領域の透明電極層が、前記基板を貫通する第２貫通孔の内壁に延びた当該透明電極層の延長部を通じて該第２貫通孔の内壁に延びた前記一の接続配線領域に接続しており、
    　これにより、前記複数の光電変換領域の直列接続が前記複数の接続配線領域により確立されている
    　カルコパイライト型光電変換素子。
  3. 　前記第３電極の材質がＭｏより高い導電率および高いスパッタ率を示す金属であり、
    　前記第４電極の材質がＭｏである
    　請求項２に記載のカルコパイライト型光電変換素子。
  4. 　カルコパイライト型光電変換素子のための裏面電極を製造する製造方法であって、
    　基板の一方の面の上に、モリブデン（Ｍｏ）より高い導電率および高いスパッタ率を示す金属の膜である第１金属層を形成する第１金属層形成工程と、
    　前記第１金属層に接してＭｏの膜である第２金属層を形成する第２金属層形成工程と
    　を含み、
    　前記基板の他方の面の上に金属層を形成する工程
    　をさらに含み、
    　該他方の面の上の該金属層の全体またはその一部の層のうち、前記一方の面の上にてセレン（Ｓｅ）を含むカルコパイライト型半導体層が形成される際に前記他方の面の側にて最表面に位置する層の材質がＭｏである
    　裏面電極の製造方法。
  5. 　基板の一方の面の上に配置され、モリブデン（Ｍｏ）より高い導電率および高いスパッタ率を示す金属の膜である第１金属層と、
    　該第１金属層に接しており、Ｍｏの膜である第２金属層と
    　を備えてなり、
    　前記第２金属層の表面が凹凸を有し光に対し拡散反射性を示す凹凸反射面となっており、
    　前記第１金属層と前記第２金属層との間の界面が凹凸を有しており、
    　該第２金属層の前記凹凸反射面が該界面の界面が凹凸を反映したものである
    　カルコパイライト型光電変換素子のための裏面電極。
PCT/JP2013/061778 2012-06-19 2013-04-22 カルコパイライト型光電変換素子、裏面電極、およびその製造方法 WO2013190898A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-137419 2012-06-19
JP2012137419 2012-06-19

Publications (1)

Publication Number Publication Date
WO2013190898A1 true WO2013190898A1 (ja) 2013-12-27

Family

ID=49768505

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/061778 WO2013190898A1 (ja) 2012-06-19 2013-04-22 カルコパイライト型光電変換素子、裏面電極、およびその製造方法

Country Status (1)

Country Link
WO (1) WO2013190898A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321355A (ja) * 1994-05-25 1995-12-08 Fuji Electric Co Ltd 薄膜太陽電池およびその製造方法
JPH10135501A (ja) * 1996-09-05 1998-05-22 Yazaki Corp 半導体装置及びその製造方法並びに太陽電池
JP2004103663A (ja) * 2002-09-05 2004-04-02 Matsushita Electric Ind Co Ltd 太陽電池
JP2004532501A (ja) * 2001-01-31 2004-10-21 サン−ゴバン グラス フランス 電極を備えた透明基材
JP2011046099A (ja) * 2009-08-27 2011-03-10 Ube Industries Ltd 樹脂／金属積層体およびｃｉｓ系太陽電池
JP2011155146A (ja) * 2010-01-27 2011-08-11 Fujifilm Corp 太陽電池およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321355A (ja) * 1994-05-25 1995-12-08 Fuji Electric Co Ltd 薄膜太陽電池およびその製造方法
JPH10135501A (ja) * 1996-09-05 1998-05-22 Yazaki Corp 半導体装置及びその製造方法並びに太陽電池
JP2004532501A (ja) * 2001-01-31 2004-10-21 サン−ゴバン グラス フランス 電極を備えた透明基材
JP2004103663A (ja) * 2002-09-05 2004-04-02 Matsushita Electric Ind Co Ltd 太陽電池
JP2011046099A (ja) * 2009-08-27 2011-03-10 Ube Industries Ltd 樹脂／金属積層体およびｃｉｓ系太陽電池
JP2011155146A (ja) * 2010-01-27 2011-08-11 Fujifilm Corp 太陽電池およびその製造方法

Similar Documents

Publication Publication Date Title
US9246025B2 (en) Back contact for photovoltaic devices such as copper-indium-diselenide solar cells
US7824947B2 (en) Method to improve flexible foil substrate for thin film solar cell applications
US20160284882A1 (en) Solar Cell
WO2010047309A1 (ja) 光起電力素子、および、その製造方法
US9553213B2 (en) Solar cell apparatus and method of fabricating the same
KR20140147831A (ko) 박막 태양광 모듈의 제조 방법 및 상기 제조 방법에 따라서 획득될 수 있는 박막 태양광 모듈
CN102576758A (zh) 太阳能电池设备及其制造方法
JP2013510426A (ja) 太陽電池及びその製造方法
JP2008270562A (ja) 多接合型太陽電池
KR101081075B1 (ko) 태양전지 및 이의 제조방법
GB2405030A (en) Bifacial thin film solar cell
JP2012244065A (ja) 薄膜光電変換装置およびその製造方法、薄膜光電変換モジュール
CN103140938A (zh) 光伏发电装置及其制造方法
CN111769165A (zh) 一种柔性cigs太阳能电池的电极及制作方法
CN110828587A (zh) 制造光伏器件的方法
KR101474487B1 (ko) 박막형 태양전지 및 그 제조방법
WO2013190898A1 (ja) カルコパイライト型光電変換素子、裏面電極、およびその製造方法
US9373729B2 (en) Solar cell and method of manufacturing the same
US9331218B2 (en) Solar cell module and method of manufacturing the same
KR101134730B1 (ko) 태양전지 및 이의 제조방법
EP2600420B1 (en) Apparatus for generating electricity using solar power
US8273597B2 (en) Process for making solar panel and the solar panel made thereof
KR101034146B1 (ko) 태양전지 및 이의 제조방법
KR20100136585A (ko) 태양전지 및 이의 제조방법
JP5468217B2 (ja) 薄膜太陽電池

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13806681

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13806681

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP