WO2013146623A1 - 発光ダイオードの製造方法 - Google Patents

発光ダイオードの製造方法 Download PDF

Info

Publication number
WO2013146623A1
WO2013146623A1 PCT/JP2013/058448 JP2013058448W WO2013146623A1 WO 2013146623 A1 WO2013146623 A1 WO 2013146623A1 JP 2013058448 W JP2013058448 W JP 2013058448W WO 2013146623 A1 WO2013146623 A1 WO 2013146623A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting chip
antenna
emitting diode
light
Prior art date
Application number
PCT/JP2013/058448
Other languages
English (en)
French (fr)
Inventor
久雄 永田
亮一 谷藤
鈴木　文雄
Original Assignee
第一実業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 第一実業株式会社 filed Critical 第一実業株式会社
Publication of WO2013146623A1 publication Critical patent/WO2013146623A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present invention relates to a method for manufacturing a light emitting diode in which a dielectric antenna is provided on the surface of a light emitting chip.
  • Light emitting diodes having a large number of dielectric antennas on the surface have been developed.
  • a dielectric antenna is provided on the surface side of the light emitting chip.
  • This light emitting diode is manufactured by the manufacturing method shown in FIG. In this method, a light emitting diode is manufactured by the following steps.
  • the surface of the light emitting chip 101 is etched to provide an antenna recess 107 in which the dielectric antenna 102 is provided.
  • a dielectric layer 112 to be the dielectric antenna 102 is stacked on the surface of the light emitting chip 101.
  • the dielectric layer 112 is removed by etching, and the dielectric antenna 102 is provided so as to protrude from the surface of the light emitting chip 101.
  • a dielectric antenna that protrudes into the light emitting chip and also protrudes to the surface side can be provided on the surface of the light emitting chip.
  • the light emitting diode manufactured by the above method has a drawback that the light in the light emitting chip cannot be efficiently emitted to the outside by the dielectric antenna. This is because it is difficult to form a dielectric antenna into an ideal shape.
  • An important object of the present invention is to provide a method of manufacturing a light emitting diode capable of efficiently radiating light emitted from a light emitting chip to the outside with a dielectric antenna.
  • the light emitting diode manufacturing method of the present invention includes a first masking step of masking the surface of the light emitting chip 1 provided with the surface electrode 3 on the surface, and a plurality of masks by dry etching the surface of the light emitting chip 1 whose surface is masked.
  • the light-emitting diode manufactured by the above method is characterized by being able to efficiently radiate light emitted from the light-emitting chip to the outside by a dielectric antenna provided so as to protrude into the light-emitting chip and also protrude from the surface.
  • a dielectric antenna provided so as to protrude into the light-emitting chip and also protrude from the surface.
  • FIG. 2 and 3 show a light-emitting chip 101 that is chemically etched and a light-emitting chip 1 that is dry-etched.
  • the chemical etching as shown in FIG. 2, the back surface of the masking 110 is etched into an undercut shape.
  • the dry etching is performed by causing plasma or ions to collide with the surface of the light emitting chip 1, as shown in FIG.
  • the formed dielectric antenna has a tapered shape and does not have an ideal shape as a dielectric antenna.
  • a dielectric antenna is tapered and tapered, and the characteristics of the dielectric antenna deteriorate as the both sides are inclined.
  • a light emitting diode having a tapered tapered dielectric antenna whose both sides are 70 degrees with respect to the light emitting chip surface has a quantum efficiency of 30% for a specific wavelength, whereas both sides are on the light emitting chip surface.
  • a light-emitting diode having a dielectric antenna having a shape orthogonal to the quantum efficiency is 80% or more in the same wavelength region.
  • a foreign material such as a masking material adhering to the concave portion of the antenna provided in the light-emitting chip is located between the dielectric antenna and the light-emitting chip, and reduces the light transmittance, so that the light emitted from the light-emitting chip can be efficiently transmitted to the outside. Inhibits radiation.
  • the dielectric antenna absorbs light emitted from the light emitting chip so that the antenna receives electromagnetic waves and radiates it to the outside. Therefore, the dielectric antenna has a preferred shape, that is, the side surface is orthogonal to the surface of the light emitting chip. It is necessary to.
  • the angle of the side surface of the dielectric antenna with respect to the light-emitting chip can be made to be a right angle, and the side surface and the tip surface can be formed into an ideal shape. It has the feature that it can efficiently absorb the emitted light and emit it to the outside.
  • the surface of the light emitting chip 1 is masked into a shape having a plurality of circular holes or polygonal holes, and the surface of the light emitting diode is formed into a columnar or polygonal columnar shape.
  • a dielectric antenna 2 can be provided.
  • the first etching step can be ICP dry etching.
  • the first etching step can be RIE dry etching.
  • the second etching step can be ICP dry etching.
  • the second etching step can be RIE dry etching.
  • FIG. 5 is an enlarged sectional view showing a step of providing a dielectric antenna on the surface of the light emitting chip of the light emitting diode shown in FIG. 4. It is a schematic sectional drawing which shows an example of an ICP dry etching apparatus.
  • FIG. 1 It is a schematic sectional drawing which shows an example of a plasma CVD apparatus. It is a schematic sectional drawing which shows an example of a sputtering device. It is a schematic sectional drawing which shows an example of RIE dry etching apparatus. It is a figure which shows the waveform of the voltage supplied between the electrodes of the RIE dry etching apparatus shown in FIG.
  • FIG. 4 shows a partially enlarged cross-sectional view of a light-emitting diode manufactured by the method of the present invention.
  • the surface electrode 3 is provided on the front surface side of the light emitting chip 1 and the surface reflection layer 6 is provided on the back surface side.
  • the surface electrode 3 is a metal electrode layer that reflects light on the inner surface.
  • a plurality of through holes 4 are opened, and the dielectric antenna 2 is provided in the through holes 4.
  • the surface electrode 3 is not required to have translucency. This is because the dielectric antenna 2 provided in the through hole 4 absorbs and emits light to transmit light.
  • the non-translucent surface electrode 3 is a metal electrode layer.
  • the surface electrode 3 can be a metal thin film made of gold, aluminum, copper, silver or the like, for example. However, it goes without saying that the surface electrode can be a transparent electrode that transmits light.
  • the through hole 4 of the surface electrode 3 has a circular shape, an elliptical shape, a polygonal shape or the like.
  • the minimum width of the through hole 4 is, for example, larger than ⁇ / 10 of the peak wavelength ⁇ of the light emitting wavelength of the light emitting chip 1, preferably larger than ⁇ / 5, more preferably larger than ⁇ / 2, and most preferably larger than ⁇ . Also make it bigger. This is because the light emitted from the light emitting diode is efficiently transmitted through the through hole 4.
  • the through-hole if the through-hole is too large, a large number of through-holes cannot be provided in the surface electrode, and a current cannot be made to flow uniformly with the surface electrode. Therefore, the through-holes have such a size that 100 or more, preferably 500 or more, and optimally 1000 or more can be provided in the surface electrode.
  • the surface electrode 3 can increase the light transmittance by increasing the aperture ratio of the through-hole 4 in which the dielectric antenna 2 is provided.
  • the aperture ratio of the through hole is increased, the substantial electrical resistance of the surface electrode increases. Accordingly, the opening ratio of the through holes is, for example, 10 to 80%, preferably 20 to 70%, and more preferably 30 to 60%.
  • the through-hole 4 can be slit-shaped.
  • This through hole has a slit width of ⁇ / 10 or more of the peak wavelength ⁇ of the light emitting chip, preferably ⁇ / 5 or more, and more preferably ⁇ / 2. If the slit width is smaller than ⁇ / 10, the light emitted from the light emitting chip cannot be transmitted.
  • the through-hole 4 makes the length of the slit larger than the slit width and efficiently transmits polarized light.
  • the length of the slit is larger than ⁇ / 2 of the peak wavelength ⁇ of the wavelength of the light emitting chip, and preferably larger than ⁇ , in order to efficiently transmit light emitted from the light emitting chip.
  • the light-emitting diode in which the through-hole 4 is provided in the surface electrode 3 is provided with the dielectric antenna 2 in the through-hole 4 and radiates light in the light-emitting chip 1 to the outside of the light-emitting chip 1 with the dielectric antenna 2. Further, the light emitting diode of FIG. 4 is provided with a back electrode 5 on the back surface of the light emitting chip 1. In this light emitting diode, a light reflecting layer 6 is provided by providing a back electrode 5 for reflecting light on the back surface of the light emitting chip 1.
  • Dielectric antenna 2 is provided connected to through hole 4.
  • the dielectric antenna 2 has a height (T) 0.5 to 5 times the maximum peak wavelength ⁇ max of the light-emitting chip 1, a minimum width (D) 0.5 to 2 times the height (T), and
  • the interval (L) between adjacent dielectric antennas 2 is set to 0.5 to 10 times the maximum peak wavelength ⁇ max. Further, preferably, the interval (L) between adjacent dielectric antennas 2 is 0.5 to 10 times the height (T) of the dielectric antenna 2.
  • the dielectric antenna 2 provided on the light-emitting chip 1 having the maximum peak wavelength ⁇ max of about 0.5 ⁇ m has a height of the dielectric antenna 2 when the height (T) is 0.5 to 5 times the maximum peak wavelength ⁇ max. (T) is 0.25 ⁇ m to 2.5 ⁇ m.
  • the dielectric antenna 2 is made of an inorganic or organic dielectric.
  • a material having a dielectric constant of 1.1 to 10 is suitable for the dielectric.
  • the ratio ( ⁇ 1 / ⁇ 2) of the dielectric constant ( ⁇ 1) of the dielectric forming the dielectric antenna 2 to the dielectric constant ( ⁇ 2) of the semiconductor layer 1A can be set to 1.1-10.
  • Glass, SiO 2 , Al 2 O 3 or the like can be used as the inorganic dielectric.
  • As the organic dielectric polypropylene, polyethylene, fluorine resin, or the like can be used.
  • the light-emitting chip 1 processed into a light-emitting diode is a light-emitting diode chip that emits light by applying a voltage to both surfaces, and is a pn junction semiconductor.
  • the pn junction of the light emitting chip 1 does not necessarily have a layer structure in which one p layer and one n layer are stacked.
  • the p layer and the n layer may have a plurality of layer configurations.
  • the light emitting chip 1 has a pn junction semiconductor and a layer structure specified by the light emission color of the light emitting diode.
  • a light emitting chip of a gallium nitride compound semiconductor layer is used for a blue light emitting, green light emitting, or white light emitting diode.
  • the light emitting chip 1 described above is processed in the following steps to become a light emitting diode having a dielectric antenna 2 on the surface.
  • a photosensitive photoresist 10 is applied to the surface of the light emitting chip 1 provided with ITO of the surface electrode 3, for example, 0.5 ⁇ m to 2 ⁇ m, preferably 1 ⁇ m. Apply to thickness.
  • the surface of the photoresist 10 is exposed to cure the portion where the dielectric antenna 2 is not provided without curing the portion where the dielectric antenna 2 is provided.
  • the cylindrical dielectric antenna 2 In order to provide the cylindrical dielectric antenna 2, it is masked into a shape having a plurality of circular holes 11.
  • the inner diameter of the circular hole 11 is, for example, 1 ⁇ m to 4 ⁇ m, preferably about 2 ⁇ m.
  • FIG. 5 (3) the surface of the light-emitting chip 1 whose surface is masked is ICP dry etched to provide a plurality of antenna recesses 7 on the surface of the light-emitting chip 1.
  • An ICP dry etching apparatus is shown in FIG.
  • the ICP dry etching apparatus 20 shown in this figure reduces the pressure to 1 to 50 Pa while supplying a gas such as CF 4 , BCl 3 , Ar, O 2 or the like into the sealed chamber 21.
  • a tornado coil 23 is arranged as an electrode so as to face the planar electrode 22.
  • This device uses a high frequency induction coil plasma antenna instead of the opposed planar electrodes.
  • the planar electrode 22 and the tornado type coil 23 are each connected to a high frequency power source 24. ICP discharge occurs between the planar electrode 22 and the tornado type coil 23, and the surface of the light emitting chip 1 is dry etched.
  • the depth of the antenna recess 7 by ICP dry etching is set to 50 nm inside from the semiconductor layer 1A. Since the light-emitting chip 1 of FIG. 5 is provided with P-type GaN, which is the P-type semiconductor layer 1A, on the surface, the P-type GaN of the P-type semiconductor layer 1A is etched to a depth of 50 nm to provide the antenna recess 7. In dry etching such as ICP dry etching, the antenna recess 7 is formed on the surface of the light emitting chip 1 in an ideal state.
  • the dry etching in the first etching step is not limited to ICP dry etching, but can be RIE dry etching.
  • a dielectric layer 12 serving as a dielectric antenna 2 is provided on the surface of the light emitting chip 1 provided with the antenna recess 7 in the first etching step.
  • the dielectric layer 12 is provided so as to penetrate into the antenna recess 7 of the light emitting chip 1.
  • the dielectric layer 12 is provided by plasma CVD (plasma-enhanced chemical vapor deposition).
  • plasma CVD plasma-enhanced chemical vapor deposition
  • a thin film to be the dielectric antenna 2 is formed on the surface of the light emitting chip 1 and deposited.
  • the source gas is turned into plasma by applying a high frequency or the like.
  • the film forming speed is high and the processing area can be increased.
  • the antenna concave portion 7 is provided to uniformly form a film on the surface of the light emitting chip 1 having the concave and convex portions.
  • this method is characterized in that a denser thin film can be formed at a lower temperature by using plasma than in thermal CVD.
  • FIG. 7 is a schematic cross-sectional view of an apparatus used for the plasma CVD method.
  • an electrode 32 is disposed so as to face the sealed chamber 31.
  • the sealed chamber 31 reduces the internal pressure to 10 Pa to 1000 Pa by the vacuum pump 35 while supplying a gas such as SiH 4 + O 2 or SiH 4 + N 2 O.
  • a high frequency is supplied from the high frequency power source 34 to the electrode 32 to bring the source gas into a plasma state, thereby exciting and chemically activating atoms and molecules of the source gas.
  • the electrodes can be supplied with microwaves, direct current, or the like, and the source gas can be brought into a plasma state.
  • the high-frequency plasma CVD for supplying a high frequency to the electrode 32 uses a discharge with a high frequency of 13.56 MHz.
  • High-density plasma (HDP) CVD has a higher plasma density than high-frequency plasma CVD, and can form a high-quality film at a lower temperature.
  • ECR plasma CVD for supplying a microwave to an electrode uses a discharge generated by applying a 2.45 GHz microwave and an ECR magnetic field to resonantly absorb the microwave.
  • the sealed chamber 31 of the plasma CVD apparatus 30 is depressurized by a vacuum pump 35, and a turbo molecular pump, a mechanical booster pump, or the like is used in combination with an oil rotary pump or a dry pump.
  • the dielectric layer 12 can also be provided on the surface of the light emitting chip 1 with a sputtering apparatus.
  • a sputtering apparatus is shown in FIG.
  • a substance such as SiO 2 that becomes a dielectric layer to be formed as a thin film in a vacuum chamber 41 is set as a target 49 and collides with a rare gas element such as argon or nitrogen ionized by applying a high voltage. Then, the atoms ejected from the target 49 are attached to the surface of the light-emitting chip 1 heated by the heater 46 to form the dielectric layer 12. Further, the dielectric layer can be provided by EB vapor deposition or the like.
  • the film thickness of the dielectric layer 12 formed on the surface of the light emitting chip 1 specifies the protruding height of the dielectric antenna 2 protruding from the light emitting chip 1. Therefore, the dielectric layer 12 has a film thickness of, for example, 1 ⁇ m to 3 ⁇ m, preferably about 1.5 ⁇ m.
  • the surface of the dielectric layer 12 and the surface of the antenna recess 7, that is, the portion where the dielectric antenna 2 is formed is masked.
  • a photosensitive photoresist 10 is applied on the surface of the dielectric layer 12 in the same manner as in the first masking step to a thickness of, for example, 0.5 ⁇ m to 2 ⁇ m, preferably 1 ⁇ m.
  • the surface of the light emitting chip 1 is exposed, the portion where the dielectric antenna 2 is provided is cured, the portion which is not cured is removed, and the portion left as an antenna is left in a circular shape to mask a part of the surface of the light emitting chip 1.
  • the circular outer diameter is the same as the inner diameter removed as a circular hole in the first etching step, for example, 1 ⁇ m to 4 ⁇ m, preferably about 2 ⁇ m.
  • the RIE dry etching apparatus 50 is shown in FIG. As shown in this figure, RIE dry etching is performed in a sealed chamber 51 in which the electrodes 52 and 53 are arranged facing each other. One electrode 52 is connected to ground, and the other electrode 53 is connected to a high-frequency power source 54 via a coupling capacitor 56.
  • the high frequency power supply 54 connects a matching circuit 57 to the output side, matches impedance, and supplies high frequency power to the electrode 53.
  • a waveform supplied to the electrode 53 through the coupling capacitor 56 that is, a waveform between the opposing electrodes is shown in FIG.
  • a negative DC bias is generated as a self-bias Vb due to the difference in mobility between ions and electrons in the plasma.
  • the self-bias Vb accelerates ions in the plasma toward the light emitting chip 1 to promote a physical reaction and to have anisotropy. This state is called RIE dry etching (ReactiveReIon Etching), that is, reactive ion etching.
  • RIE dry etching is preferably used, but ICP dry etching can be used instead of RIE dry etching.
  • a photoresist 10 of about 1 ⁇ m is applied to the surface of the light emitting chip 1 made of gallium nitride provided with ITO of the surface electrode 3. Then, after exposing to a specific pattern, it develops and hardens
  • the circular holes 11 having an inner diameter of 2 ⁇ m are arranged in a lattice shape, and the center interval of the circular holes 11 is set to 4 ⁇ m.
  • the surface of the light-emitting chip 1 whose surface is masked is ICP dry etched to provide a plurality of antenna recesses 7 on the surface of the light-emitting chip 1.
  • ICP dry etching uses the apparatus shown in FIG.
  • the frequency of the high-frequency power supply 24 supplied to the planar electrode 22 and the tornado-type coil 23 is 13.56 MHz, the output is 1 kW, the DC bias power supply 26 supplied to the planar electrode 22 is 500 W, and the closed chamber 21 has CF 4 , A gas composed of BCl 3 , Ar, and O 2 is supplied, and the pressure is reduced by the vacuum pump 25 to 20 Pa.
  • an antenna recess 7 having a thickness of 50 nm is provided on the inner side from the surface P-type semiconductor layer 1A.
  • a dielectric layer 12 serving as a dielectric antenna 2 is provided on the surface of the light-emitting chip 1 provided in the first etching step.
  • the dielectric layer 12 is provided so as to penetrate into the antenna recess 7 of the light emitting chip 1.
  • the dielectric layer 12 is provided by a plasma CVD method.
  • the plasma CVD method as shown in FIG. 7, the internal pressure is reduced to 500 Pa by the vacuum pump 35 while SiH 4 + O 2 is supplied to the sealed chamber 31.
  • a high frequency with an output of 100 W and a frequency of 13.56 MHz is supplied to the electrode 32, and the electrode 32 is heated to 300 ° C. by the heater 36 to heat the light emitting chip 1.
  • a dielectric layer 12 of SiO 2 is provided.
  • a photosensitive photoresist 10 is applied to the surface of the dielectric layer 12 to a thickness of 1 ⁇ m in the same manner as in the first masking step, and then the surface of the photoresist 10 is exposed to form an antenna. A part of the surface of the light-emitting chip 1 is masked so that the portion to be left as a circle remains.
  • the outer diameter of the circles arranged in a lattice shape is 2 ⁇ m, and the center distance between the circles is 4 ⁇ m.
  • RIE dry etching step In this step, a region where the dielectric antenna 2 is not provided is removed by RIE dry etching.
  • RIE dry etching as shown in FIG. 9, the same gas as in the first etching step is supplied to the sealed chamber 51 and the inside of the sealed chamber 51 is reduced to 50 Pa by the vacuum pump 55.
  • the high frequency power supply 54 has a frequency of 13.56 MHz and an output of 500 W, and etches the dielectric layer 12 on the surface of the light emitting chip 1 to provide the dielectric antenna 2 that protrudes 1.5 ⁇ m from the P-type semiconductor layer 1A.
  • the light emitting diode manufactured by the above method has a light emitting efficiency improved by 10 to 30% compared to the same light emitting diode without the dielectric antenna 2.
  • SYMBOLS 1 Light emitting chip 1A ... Semiconductor layer 2 ... Dielectric antenna 3 ... Surface electrode 4 ... Through-hole 5 ... Back surface electrode 6 ... Surface reflective layer 7 ... Antenna recessed part 10 ... Photoresist 11 ... Circular hole 12 ... Dielectric layer 20 ... ICP Dry etching apparatus 21 ... Sealed chamber 22 ... Planar electrode 23 ... Tornado type coil 24 ... High frequency power supply 25 ... Vacuum pump 26 ... DC bias power supply 30 ... Plasma CVD apparatus 31 ... Sealed chamber 32 ... Electrode 34 ... High frequency power supply 35 ... Vacuum pump 36 ... Heater 40 ... Sputtering device 41 ... Vacuum chamber 46 ...
  • Heater 49 ... Target 50 ... RIE dry etching device 51 ... Sealed chamber 52 ... Electrode 53 . Electrode 54 ... High frequency power supply 55 ... Vacuum pump 56 ... Coupling capacitor 57 ... Matching circuit 101 ... light emitting chip 102 ... Dielectric antenna 107 ... Antenna recess 110 ... Masking 112 ... Dielectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

【課題】発光チップ内の発光を誘電体アンテナで効率よく外部に放射できる発光ダイオードを製造する。 【解決手段】発光ダイオードの製造方法は、表面に表面電極３を設けている発光チップ１の表面にマスキングする第１のマスキング工程と、マスキングされた発光チップ１の表面をドライエッチングして複数のアンテナ凹部７を設ける第１のエッチング工程と、アンテナ凹部７が設けられた発光チップ１の表面に、誘電体層１２を設けてアンテナ凹部７に侵入させる被覆工程と、被覆工程で得られた誘電体層１２の表面であって、アンテナ凹部７の表面をマスキングする第２のマスキング工程と、第２のマスキング工程の後、ドライエッチングしてマスキングされない領域を除去して、発光チップ１の表面から突出する誘電体アンテナ２を設ける第２のエッチング工程と、第２のマスキング工程で設けられたマスキングを除去するマスキング除去工程とで発光ダイオードを製造する。

Description

発光ダイオードの製造方法
　本発明は、発光チップの表面に誘電体アンテナを設けている発光ダイオードの製造方法に関する。
　表面に多数の誘電体アンテナを設けている発光ダイオードは開発されている。（特許文献１参照）
　この発光ダイオードは、発光チップの表面側に誘電体アンテナを設けている。この発光ダイオードは、図１に示す製造方法で製造される。この方法は、以下の工程で発光ダイオードを製造する。
　発光チップ１０１の表面をエッチングして、誘電体アンテナ１０２を設けるアンテナ凹部１０７を設ける。
　発光チップ１０１の表面に、誘電体アンテナ１０２となる誘電体層１１２を積層して設ける。
　誘電体層１１２をエッチングして取り除して、発光チップ１０１の表面から突出するように誘電体アンテナ１０２を設ける。
特開２００３－１７４１９５号公報
　以上の方法は、発光チップの内部に突出し、さらに表面側にも突出する誘電体アンテナを発光チップの表面に設けることができる。しかしながら、以上の方法で製造される発光ダイオードは、誘電体アンテナでもって発光チップ内の光を外部に効率よく放射できない欠点がある。それは、誘電体アンテナを理想的な形状に成形することが難しいからである。
　本発明は、この欠点を解決することを目的に開発されたものである。本発明の重要な目的は、発光チップ内の発光を誘電体アンテナでもって効率よく外部に放射できる発光ダイオードの製造方法を提供することにある。
課題を解決するための手段及び発明の効果
　本発明の発光ダイオードの製造方法は、表面に表面電極３を設けている発光チップ１の表面にマスキングする第１のマスキング工程と、表面のマスキングされた発光チップ１の表面をドライエッチングして複数のアンテナ凹部７を設ける第１のエッチング工程と、第１のエッチング工程で複数のアンテナ凹部７が設けられた発光チップ１の表面に、誘電体アンテナ２を構成する誘電体層１２を設けて、誘電体層１２をアンテナ凹部７に侵入させる被覆工程と、この被覆工程で得られた誘電体層１２の表面であって、アンテナ凹部７の表面をマスキングする第２のマスキング工程と、第２のマスキング工程の後、ドライエッチングしてマスキングされない領域を除去して、発光チップ１の表面から突出する誘電体アンテナ２を設ける第２のエッチング工程と、第２のマスキング工程で設けられたマスキングを除去するマスキング除去工程とで発光ダイオードを製造する。
　以上の方法で製造される発光ダイオードは、発光チップ内に突出し、また表面にも突出するように設けている誘電体アンテナでもつて、発光チップ内の発光を効率よく外部に放射できる特徴がある。それは、第１のエッチング工程においては、表面のマスキングされた発光チップをドライエッチングし、また、第２のエッチング工程においては、マスキングされた誘電体層をドライエッチングするからである。第１のエッチング工程でドライエッチングされる発光チップは、エッチングして除去されたアンテナ凹部の内面に、マスキング材等の異物が付着することがなく、また、第１のエッチング工程と第２のエッチング工程において、誘電体アンテナをより柱状に近似する形状、すなわち誘電体アンテナの側面を発光チップ表面に対して直角に近い形状に形成できるからである。
　図２と図３は、化学エッチングされる発光チップ１０１と、ドライエッチングされる発光チップ１を示している。化学エッチングは、図２に示すように、マスキング１１０の裏面をアンダーカット形状にエッチングする。これに対してドライエッチングは、プラズマやイオンを発光チップ１の表面に衝突させてエッチングするので、図３に示すように、発光チップ１表面に対して直角に近い形状にエッチングされる。
　第１のエッチング工程と第２のエッチング工程において、発光チップに対して垂直方向にエッチングできないと、形成される誘電体アンテナは先細りテーパー状となって、誘電体アンテナとして理想的な形状にならない。誘電体アンテナは、形状が先細りテーパー状となって、両側が傾斜するにしたがってアンテナとして特性が低下する。たとえば、両側が発光チップ表面に対して７０度となる先細りテーパー状の誘電体アンテナを有する発光ダイオードは、特定の波長に対して量子効率が３０％となるのに対し、両側を発光チップ表面に対して直交する形状とする誘電体アンテナを有する発光ダイオードは、同じ波長領域において量子効率が８０％以上となる。
　発光チップに設けているアンテナ凹部に付着するマスキング材などの異物は、誘電体アンテナと発光チップとの間にあって光の透過率を低下させて発光チップ内の発光を誘電体アンテナが効率よく外部に放射するのを阻害する。また、誘電体アンテナは、発光チップ内の発光をアンテナが電磁波を受信するように吸収して外部に放射するので、誘電体アンテナとして好ましい形状、すなわち側面を発光チップの表面に対して直交する姿勢とする必要がある。
　以上の方法で製造される発光ダイオードは、誘電体アンテナの側面の発光チップに対する角度を直角に近づけることができ、また、側面や先端面をも理想的な形状に形成できるので、発光チップ内の発光を効率よく吸収して外部に放射できる特徴がある。
　本発明の発光ダイオードの製造方法は、第１のマスキング工程で、発光チップ１の表面を複数の円形孔又は多角形孔のある形状にマスキングして、発光ダイオードの表面に円柱状又は多角柱状の誘電体アンテナ２を設けることができる。
　本発明の発光ダイオードの製造方法は、第１のエッチング工程をＩＣＰドライエッチングとすることができる。
　本発明の発光ダイオードの製造方法は、第１のエッチング工程をＲＩＥドライエッチングとすることができる。
　本発明の発光ダイオードの製造方法は、第２のエッチング工程をＩＣＰドライエッチングとすることができる。
　本発明の発光ダイオードの製造方法は、第２のエッチング工程をＲＩＥドライエッチングとすることができる。
従来の発光ダイオードの発光チップの表面に誘電体アンテナを設ける工程を示す断面図である。 化学エッチングされる発光チップの一例を示す拡大端面図である。 ドライエッチングされる発光チップの一例を示す拡大端面図である。 本発明の一実施例にかかる製造方法で製造される発光ダイオードの一部拡大断面図である。 図４に示す発光ダイオードの発光チップの表面に誘電体アンテナを設ける工程を示す拡大断面図である。 ＩＣＰドライエッチング装置の一例を示す概略断面図である。 プラズマＣＶＤ装置の一例を示す概略断面図である。 スパッタリング装置の一例を示す概略断面図である。 ＲＩＥドライエッチング装置の一例を示す概略断面図である。 図９に示すＲＩＥドライエッチング装置の電極間に供給される電圧の波形を示す図である。
　以下、本発明の実施例を図面に基づいて説明する。ただし、以下に示す実施例は、本発明の技術思想を具体化するための発光ダイオードの製造方法を例示するものであって、本発明は発光ダイオードの製造方法を以下の方法には特定しない。さらに、この明細書は、特許請求の範囲を理解しやすいように、実施例に示される部材に対応する番号を、「特許請求の範囲」および「課題を解決するための手段の欄」に示される部材に付記している。ただ、特許請求の範囲に示される部材を、実施例の部材に特定するものでは決してない。
　図４は、本発明の方法で製造される発光ダイオードの一部拡大断面図を示している。この発光ダイオードは、発光チップ１の表面側に表面電極３を設けて、裏面側に表面反射層６を設けている。表面電極３は内面で光を反射させる金属電極層で、複数の貫通孔４を開口して、この貫通孔４に誘電体アンテナ２を設けている。この構造の発光ダイオードは、表面電極３に透光性が要求されない。貫通孔４に設けた誘電体アンテナ２が発光を吸収して放射することで、光を透過させるからである。透光性のない表面電極３は金属電極層である。金属電極層は、電気抵抗を極めて小さくできるので、大電流を均一に流すことができる。また、ジュール熱による発熱を少なくできる。この表面電極３は、たとえば、金、アルミニウム、銅、銀等の金属薄膜とすることができる。ただ、表面電極として、光を透過させる透明電極とすることもできるのは言うまでもない。
　表面電極３の貫通孔４は、円形、楕円形、多角形等の形状とする。貫通孔４の最小幅は、たとえば発光チップ１の発光波長のピーク波長λのλ／１０よりも大きく、好ましくはλ／５よりも大きく、さらに好ましくはλ／２より大きく、最適にはλよりも大きくする。それは、貫通孔４に発光ダイオードの発光を効率よく透過させるためである。ただ、貫通孔が大きすぎると、表面電極に多数の貫通孔を設けることができなくなって、表面電極でもって均一に電流を流すことができなくなる。したがって、貫通孔は、表面電極に１００個以上、好ましくは５００個以上、最適には１０００個以上設けることができる大きさとする。
　表面電極３は、誘電体アンテナ２を設ける貫通孔４の開口率を大きくして、光の透過率を高くできる。ただ、貫通孔の開口率を大きくすると、表面電極の実質的な電気抵抗が増加する。したがって、貫通孔の開口率は、たとえば１０～８０％、好ましくは２０～７０％、さらに好ましくは３０～６０％とする。
　貫通孔４は、スリット状とすることができる。この貫通孔は、スリット幅を発光チップの発光波長のピーク波長λのλ／１０以上、好ましくはλ／５以上、さらに好ましくはλ／２とする。スリット幅がλ／１０より狭いと、発光チップの発光を透過できなくなる。貫通孔４は、スリットの長さをスリット幅よりも大きくして、偏光した光を効率よく透過させる。スリットの長さは、発光チップの発光を効率よく透過させるために、発光チップの波長のピーク波長λのλ／２よりも大きく、好ましくはλよりも大きくする。
　表面電極３に貫通孔４を設けている発光ダイオードは、貫通孔４に誘電体アンテナ２を設けて、発光チップ１内の発光を誘電体アンテナ２でもって発光チップ１の外部に放射する。さらに、図４の発光ダイオードは、発光チップ１の裏面に裏面電極５を設けている。この発光ダイオードは、発光チップ１の裏面に光を反射する裏面電極５を設けて光反射層６としている。
　表面電極３の貫通孔４は、誘電体アンテナ２を設けることにより、開口率を低くしても光の透過率を高くできる。誘電体アンテナ２は、貫通孔４に連結して設けられる。誘電体アンテナ２は、発光チップ１の最大ピーク波長λmaxの０．５～５倍の高さ（Ｔ）で、最小幅（Ｄ）を高さ（Ｔ）の０．５～２倍とし、さらに、隣接する誘電体アンテナ２間の間隔（Ｌ）を最大ピーク波長λmaxの０．５～１０倍とする。さらに、好ましくは、隣接する誘電体アンテナ２の間隔（Ｌ）は、誘電体アンテナ２の高さ（Ｔ）の０．５～１０倍とする。
　誘電体アンテナ２の高さ（Ｔ）を最大ピーク波長λmaxの０．５～５倍とするのは、最大ピーク波長λmaxに比較して短すぎても、反対に長すぎても、電磁波である光を受信する感度が低下するからである。また、誘電体アンテナ２の最小幅（Ｄ）も、狭すぎても広すぎても電磁波である光の受信感度が低下し、さらに、隣接する誘電体アンテナ２の間隔（Ｌ）も、狭すぎても広すぎても受信感度が低下する。最大ピーク波長λmaxを約０．５μｍとする発光チップ１に設ける誘電体アンテナ２は、高さ（Ｔ）を最大ピーク波長λmaxの０．５～５倍とする場合、誘電体アンテナ２の高さ（Ｔ）は、０．２５μｍ～２．５μｍとなる。
　誘電体アンテナ２は、無機や有機の誘電体で製作される。誘電体は、誘電率を１．１～１０とする材質が適している。さらに、誘電体アンテナ２を形成する誘電体の誘電率（ε１）と半導体層１Ａの誘電率（ε２）の比（ε１／ε２）は、１．１～１０とすることができる。無機の誘電体としてガラス、ＳｉＯ2、Ａｌ2Ｏ3等が使用できる。有機の誘電体として、ポリプロピレン、ポリエチレン、フッ素樹脂等が使用できる。
　発光ダイオードに加工される発光チップ１は、両面に電圧を加えて発光する発光ダイオードのチップで、ｐｎ接合された半導体である。発光チップ１のｐｎ接合は、必ずしも１層のｐ層と、１層のｎ層とを積層した層構造ではない。ｐ層とｎ層は、複数の層構成とすることもある。発光チップ１は、発光ダイオードの発光色によってｐｎ接合の半導体と層構造が特定される。たとえば、青色発光、緑色発光、白色発光の発光ダイオードには、窒化ガリウム系化合物半導体層の発光チップが使用される。
　以上の発光チップ１は、図５に示すように、以下の工程で加工されて、表面に誘電体アンテナ２を設けた発光ダイオードとなる。
［第１のマスキング工程］
　この工程において、図５の（１）に示すように、表面電極３のＩＴＯを設けている発光チップ１の表面に、感光性のフォトレジスト１０を、例えば０．５μｍ～２μｍ、好ましくは１μｍの厚さに塗布する。その後、フォトレジスト１０の表面を露光して、誘電体アンテナ２を設ける部分を硬化することなく、誘電体アンテナ２を設けない部分を硬化させる。その後、図５の（２）に示すように、現像して硬化しない部分を除去し、硬化部分を残して発光チップ１表面の一部をマスキングする。円柱状の誘電体アンテナ２を設けるためには、複数の円形孔１１のある形状にマスキングする。円形孔１１の内径は、たとえば１μｍ～４μｍ、好ましくは約２μｍとする。
［第１のエッチング工程］
　図５の（３）に示すように、表面のマスキングされた発光チップ１の表面をＩＣＰドライエッチングして、発光チップ１の表面に複数のアンテナ凹部７を設ける。ＩＣＰドライエッチング装置を図６に示す。この図に示すＩＣＰドライエッチング装置２０は、密閉チャンバー２１内にＣＦ４、ＢＣｌ３、Ａｒ、Ｏ２等のガスを供給しながら、１～５０Ｐａに減圧する。密閉チャンバー２１内には、平面電極２２に対向してトルネード型コイル２３を電極として配置している。この装置は、対向する平面電極に代わって、高周波誘導コイルプラズマ（Inductively Coupled Plasma）コイルアンテナを使用する。平面電極２２とトルネード型コイル２３は、各々高周波電源２４に接続される。平面電極２２とトルネード型コイル２３との間でＩＣＰ放電が起こって、発光チップ１の表面をドライエッチングする。
　ＩＣＰドライエッチングによるアンテナ凹部７の深さは、半導体層１Ａから内側に５０ｎｍとする。図５の発光チップ１は、表面にＰ型半導体層１ＡであるＰ型ＧａＮを設けているので、Ｐ型半導体層１ＡのＰ型ＧａＮを５０ｎｍの深さにエッチングしてアンテナ凹部７を設ける。ＩＣＰドライエッチング等のドライエッチングは、理想的な状態で発光チップ１の表面にアンテナ凹部７を形成する。すなわち、エッチングされたアンテナ凹部７内面のマスキング材等による汚れを極めて少なくでき、しかも、アンテナ凹部７の内面を発光チップ１表面に対する角度を直角に近い形状にできるからである。本発明の製造方法は、第１のエッチング工程のドライエッチングを、ＩＣＰドライエッチングには特定せず、ＲＩＥドライエッチングとすることもできる。
［マスキング層の除去］
　図５の（４）に示すように、発光チップ１の表面にアンテナ凹部７を設けた後、プラズマアッシングの後、ウエット洗浄してフォトレジスト１０を除去する。
［被覆工程］
　図５の（５）に示すように、第１のエッチング工程でアンテナ凹部７の設けられた発光チップ１の表面に、誘電体アンテナ２とする誘電体層１２を設ける。誘電体層１２は、発光チップ１のアンテナ凹部７に侵入して設けられる。この被覆工程は、プラズマＣＶＤ法（plasma-enhanced chemical vapor deposition）により誘電体層１２を設ける。プラズマＣＶＤ法は、発光チップ１の表面に誘電体アンテナ２となる薄膜を形成して蒸着する。この方法は、化学反応を活性化させるために、高周波などを印加することで原料ガスをプラズマ化させる。とくに、この方法は、成膜速度が速く、処理面積も大きくできることに加えて、アンテナ凹部７を設けて凹凸のある発光チップ１表面に満遍なく均一に製膜できる。また、この方法は、プラズマを援用することで、熱ＣＶＤなどに比較すると、低い温度で、より緻密な薄膜を形成できる特徴もある。
　図７は、プラズマＣＶＤ法に使用する装置の概略断面図である。このプラズマＣＶＤ装置３０は、密閉チャンバー３１に対向して電極３２を配置している。密閉チャンバー３１は、ＳｉＨ４＋Ｏ２、ＳｉＨ４＋Ｎ２Ｏ等のガスを供給しながら、真空ポンプ３５で内圧を１０Ｐａ～１０００Ｐａに減圧している。電極３２に高周波電源３４から高周波を供給して、原料ガスをプラズマ状態として、原料ガスの原子や分子を励起して化学的に活性化させる。ただ、電極には、マイクロ波や直流などを供給して、原料ガスをプラズマ状態とすることもできる。電極３２に高周波を供給する高周波プラズマＣＶＤは、１３．５６ＭＨｚの高周波による放電を用いる。高密度プラズマ（ＨＤＰ）ＣＶＤは、高周波プラズマＣＶＤよりもプラズマ密度を高めたもので、より低い温度で良質の膜を形成できる。さらに、電極にマイクロ波を供給するＥＣＲプラズマＣＶＤは、２．４５ＧＨｚのマイクロ波とＥＣＲ磁界を印加して、マイクロ波を共鳴吸収させて生じる放電を利用する。プラズマＣＶＤ装置３０の密閉チャンバー３１は、真空ポンプ３５で減圧されるが、真空ポンプには、油回転ポンプやドライポンプのほか、ターボ分子ポンプやメカニカルブースターポンプなどが組み合わせて用いられる。
　誘電体層１２は、スパッタリング装置で発光チップ１の表面に設けることもできる。スパッタリング装置を図８に示している。このスパッタリング装置４０は、真空チャンバー４１内に薄膜として形成したい誘電体層となるＳｉＯ２等の物質をターゲット４９として設置し、高電圧をかけてイオン化させたアルゴンなどの希ガス元素や窒素を衝突させて、ターゲット４９からはじき出された原子を、ヒータ４６で加熱された発光チップ１の表面に付着させて、誘電体層１２を製膜する。さらに、誘電体層は、ＥＢ蒸着法等により設けることもできる。
　発光チップ１の表面に成膜される誘電体層１２の膜厚は、発光チップ１から突出する誘電体アンテナ２の突出高さを特定する。したがって、誘電体層１２は、たとえば膜厚を１μｍ～３μｍ、好ましくは約１．５μｍとする。
［第２のマスキング工程］
　図５の（６）に示すように、このマスキング工程で、誘電体層１２の表面であってアンテナ凹部７の表面、すなわち誘電体アンテナ２を形成する部分をマスキングする。
　この工程で、誘電体層１２の表面に、第１のマスキング工程と同じようにして感光性のフォトレジスト１０を、例えば０．５μｍ～２μｍ、好ましくは１μｍの厚さに塗布した後、フォトレジスト１０の表面を露光して、誘電体アンテナ２を設ける部分を硬化し、硬化しない部分を除去して、アンテナとして残す部分を円形に残して発光チップ１表面の一部をマスキングする。円柱状の誘電体アンテナ２を設けるために、複数の円形の硬化部分を残してマスキングする。円形の外径は、第１のエッチング工程において円形の孔として除去する内径と同じ、たとえば１μｍ～４μｍ、好ましくは約２μｍとする。
［第２のエッチング工程］
　図５の（７）に示すように、第２のマスキング工程でアンテナ凹部７の表面をマスキングする状態で、ドライエッチングしてマスキングされない領域の誘電体層１２を除去する。この工程で、誘電体アンテナ２が設けられない領域をＲＩＥドライエッチングによって除去して、発光チップ１の表面から突出するように誘電体アンテナ２を設ける。
　ＲＩＥドライエッチング装置５０を図９に示す。ＲＩＥドライエッチングは、この図に示すように、対向して電極５２、５３を配置する密閉チャンバー５１内で行われる。一方の電極５２はアースに、他方の電極５３はカップリングコンデンサー５６を介して高周波電源５４に接続される。高周波電源５４は、出力側に整合回路５７を接続して、インピーダンスを整合して、高周波電力を電極５３に供給する。カップリングコンデンサー５６を介して電極５３に給電される波形、すなわち対向する電極間の波形を、図１０に示している。この図に示すように、プラズマ中のイオンと電子の移動度の違いにより、負の直流バイアスがセルフバイアスＶｂとして生じる。セルフバイアスＶｂは、プラズマ中のイオンを発光チップ１に向かって加速して、物理的な反応を促進し異方性を持たせる。この状態をＲＩＥドライエッチング（Reactive Ion Etching）、すなわち反応性イオンエッチングという。
　第２のエッチング工程は、好ましくはＲＩＥドライエッチングが使用れるが、ＲＩＥドライエッチングに代わってＩＣＰドライエッチングとすることもできる。
［マスキング除去工程］
　図５の（８）で示すように、この工程で、第２のマスキング工程で設けられたフォトレジスト１０のマスキングを除去して、発光チップ１の表面に多数の誘電体アンテナ２が突出する発光ダイオードとする。
［第１のマスキング工程］
　表面電極３のＩＴＯを設けている窒化ガリウムからなる発光チップ１の表面に、約１μｍのフォトレジスト１０を塗布する。その後、特定のパターンに露光した後、現像して硬化して発光チップ１表面をマスキングする。マスキングは、内径を２μｍとする円形孔１１を格子状に配置して、円形孔１１の中心間隔を４μｍとしている。
［第１のエッチング工程］
　表面のマスキングされた発光チップ１の表面をＩＣＰドライエッチングして、発光チップ１の表面に複数のアンテナ凹部７を設ける。ＩＣＰドライエッチングは図６に示す装置を使用する。平面電極２２とトルネード型コイル２３に供給する高周波電源２４の周波数は、共に１３．５６ＭＨｚ、出力は１ＫＷ、平面電極２２に供給する直流バイアス電源２６は５００Ｗ、密閉チャンバー２１内には、ＣＦ４、ＢＣｌ３、Ａｒ、Ｏ２からなるガスを供給して、真空ポンプ２５で減圧して圧力を２０Ｐａとする。この工程で、表面のＰ型半導体層１Ａから内側に５０ｎｍとするアンテナ凹部７を設ける。
［マスキング層の除去］
　アンテナ凹部７を設けた発光チップ１をプラズマアッシングした後、ウエット洗浄してフォトレジスト１０を除去する。
［被覆工程］
　第１のエッチング工程で設けられた発光チップ１の表面に、誘電体アンテナ２とする誘電体層１２を設ける。誘電体層１２は、発光チップ１のアンテナ凹部７に侵入して設けられる。この被覆工程は、プラズマＣＶＤ法により誘電体層１２を設ける。プラズマＣＶＤ法は、図７に示すように、密閉チャンバー３１にＳｉＨ４＋Ｏ２を供給しながら、真空ポンプ３５で内圧を５００Ｐａに減圧する。電極３２には、出力を１００Ｗ、周波数を１３．５６ＭＨｚとする高周波を供給し、ヒータ３６で電極３２を３００℃に加熱して発光チップ１を加熱し、発光チップ１の表面に１．５μｍのＳｉＯ２の誘電体層１２を設ける。
［第２のマスキング工程］
　この工程は、誘電体層１２の表面に、第１のマスキング工程と同じようにして感光性のフォトレジスト１０を、１μｍの厚さに塗布した後、フォトレジスト１０の表面を露光して、アンテナとして残す部分を円形に残すように発光チップ１表面の一部をマスキングする。格子状に配置れる円形の外径は２μｍ、円形の中心間隔を４μｍとする。
［第２のエッチング工程］
　この工程は、誘電体アンテナ２を設けない領域をＲＩＥドライエッチングによって除去する。このＲＩＥドライエッチングは、図９に示すように、第１のエッチング工程と同じガスを密閉チャンバー５１に供給して、密閉チャンバー５１内を真空ポンプ５５で５０Ｐａに減圧する。高周波電源５４は、周波数を１３．５６ＭＨｚ、出力は５００Ｗとして、発光チップ１の表面の誘電体層１２をエッチングして、Ｐ型半導体層１Ａから１．５μｍ突出する誘電体アンテナ２を設ける。
［マスキング除去工程］
　第２のマスキング工程で設けられたフォトレジスト１０のマスキングを除去して、発光チップ１の表面に、外径を２μｍ、中心間隔を４μｍとする多数の誘電体アンテナ２が突出する発光ダイオードとする。
　以上の方法で製造された発光ダイオードは、誘電体アンテナ２を設けない同じ発光ダイオードに比較して、発光効率が１０～３０％も向上する。
　　１…発光チップ　　　　　　　　　１Ａ…半導体層
　　２…誘電体アンテナ
　　３…表面電極
　　４…貫通孔
　　５…裏面電極
　　６…表面反射層
　　７…アンテナ凹部
　１０…フォトレジスト
　１１…円形孔
　１２…誘電体層
　２０…ＩＣＰドライエッチング装置
　２１…密閉チャンバー
　２２…平面電極
　２３…トルネード型コイル
　２４…高周波電源
　２５…真空ポンプ
　２６…直流バイアス電源
　３０…プラズマＣＶＤ装置
　３１…密閉チャンバー
　３２…電極
　３４…高周波電源
　３５…真空ポンプ
　３６…ヒータ
　４０…スパッタリング装置
　４１…真空チャンバー
　４６…ヒータ
　４９…ターゲット
　５０…ＲＩＥドライエッチング装置
　５１…密閉チャンバー
　５２…電極
　５３…電極
　５４…高周波電源
　５５…真空ポンプ
　５６…カップリングコンデンサー
　５７…整合回路
１０１…発光チップ
１０２…誘電体アンテナ
１０７…アンテナ凹部
１１０…マスキング
１１２…誘電体層

Claims (6)

  1. 　表面に表面電極(3)を設けている発光チップ(1)の表面にマスキングする第１のマスキング工程と、
    　表面のマスキングされた発光チップ(1)の表面をドライエッチングして複数のアンテナ凹部(7)を設ける第１のエッチング工程と、
    　第１のエッチング工程で複数のアンテナ凹部(7)が設けられた発光チップ(1)の表面に、誘電体アンテナ(2)を構成する誘電体層(12)を設けて、該誘電体層(12)を前記アンテナ凹部(7)に侵入させる被覆工程と、
    　この被覆工程で得られた誘電体層(12)の表面であって、前記アンテナ凹部(7)の表面をマスキングする第２のマスキング工程と、
    　第２のマスキング工程の後、ドライエッチングしてマスキングされない領域を除去して、発光チップ(1)の表面から突出する誘電体アンテナ(2)を設ける第２のエッチング工程と、
    　第２のマスキング工程で設けられたマスキングを除去するマスキング除去工程とで発光ダイオードを製造する発光ダイオードの製造方法。
  2. 　前記第１のマスキング工程で、発光チップ１の表面を複数の円形孔又は多角形孔のある形状にマスキングして、発光ダイオードの表面に円柱状又は多角柱状の誘電体アンテナ(2)を設ける請求項１に記載される発光ダイオードの製造方法。
  3. 　前記第１のエッチング工程がＩＣＰドライエッチングである請求項１又は２に記載される発光ダイオードの製造方法。
  4. 　前記第１のエッチング工程がＲＩＥドライエッチングである請求項１又は２に記載される発光ダイオードの製造方法。
  5. 　前記第２のエッチング工程がＩＣＰドライエッチングである請求項１ないし４のいずれかに記載される発光ダイオードの製造方法。
  6. 　前記第２のエッチング工程がＲＩＥドライエッチングである請求項１ないし４のいずれかに記載される発光ダイオードの製造方法。
PCT/JP2013/058448 2012-03-27 2013-03-23 発光ダイオードの製造方法 WO2013146623A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-072562 2012-03-27
JP2012072562 2012-03-27

Publications (1)

Publication Number Publication Date
WO2013146623A1 true WO2013146623A1 (ja) 2013-10-03

Family

ID=49259876

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/058448 WO2013146623A1 (ja) 2012-03-27 2013-03-23 発光ダイオードの製造方法

Country Status (2)

Country Link
TW (1) TW201405873A (ja)
WO (1) WO2013146623A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084840A (zh) * 2021-03-10 2022-09-20 昌泽科技有限公司 晶片天线制作方法及其结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043620A (ja) * 2000-07-27 2002-02-08 Shiro Sakai 窒化ガリウム系化合物半導体素子及び電極形成方法
JP2003174195A (ja) * 2001-12-07 2003-06-20 Abel Systems Inc 発光ダイオード
JP2004111766A (ja) * 2002-09-20 2004-04-08 Toshiba Corp 窒化ガリウム系半導体素子及びその製造方法
JP2007266589A (ja) * 2006-03-01 2007-10-11 Kyocera Corp 窒化ガリウム系化合物半導体の製造方法、窒化ガリウム系化合物半導体、発光素子の製造方法及び発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043620A (ja) * 2000-07-27 2002-02-08 Shiro Sakai 窒化ガリウム系化合物半導体素子及び電極形成方法
JP2003174195A (ja) * 2001-12-07 2003-06-20 Abel Systems Inc 発光ダイオード
JP2004111766A (ja) * 2002-09-20 2004-04-08 Toshiba Corp 窒化ガリウム系半導体素子及びその製造方法
JP2007266589A (ja) * 2006-03-01 2007-10-11 Kyocera Corp 窒化ガリウム系化合物半導体の製造方法、窒化ガリウム系化合物半導体、発光素子の製造方法及び発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084840A (zh) * 2021-03-10 2022-09-20 昌泽科技有限公司 晶片天线制作方法及其结构
CN115084840B (zh) * 2021-03-10 2024-03-22 昌泽科技有限公司 晶片天线制作方法及其结构

Also Published As

Publication number Publication date
TW201405873A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
US7791291B2 (en) Diamond field emission tip and a method of formation
US7589470B2 (en) Method and apparatus for producing plasma
US10375812B2 (en) Low electron temperature, edge-density enhanced, surface-wave plasma (SWP) processing method and apparatus
US9767993B2 (en) Plasma processing apparatus
US9230799B2 (en) Method for fabricating semiconductor device and the semiconductor device
JP5022683B2 (ja) 半導体装置の製造方法
KR20000062605A (ko) 플라즈마 처리방법 및 장치
JP2002280196A (ja) マイクロ波を利用したプラズマ発生装置
US20180049304A1 (en) Microwave Plasma Treatment Apparatus
TWI521588B (zh) Sapphire substrate etching method
WO2013146623A1 (ja) 発光ダイオードの製造方法
KR101187100B1 (ko) 마이크로파-여기 플라즈마 처리 장치
JP4523892B2 (ja) プラズマエッチング方法
JP2010003797A (ja) 有機ｅｌ素子及び有機ｅｌ素子の製造方法
KR101932859B1 (ko) 플라즈마 소스 및 이를 이용한 플라즈마 발생장치
JP2000208496A (ja) ドライエッチング装置および半導体装置の製造方法
KR20080103755A (ko) Led 공정 중 사파이어 마이크로 렌즈 형성방법
JP3772703B2 (ja) 電界放射型電子源の製造方法
TWI539484B (zh) 使用電漿處理用電漿調整桿之系統
JP2012243992A5 (ja)
KR100212125B1 (ko) 고밀도 플라즈마 소스의 이온화 증진 구조
Dayton Jr et al. Diamond-based submillimeter backward wave oscillator
TWI707059B (zh) 聚焦式微波電漿反應器
US20230352309A1 (en) Methods and systems for improving plasma ignition stability
US20170032986A1 (en) Plasma Systems and Methods of Processing Using Thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13768655

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13768655

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP