WO2013146272A1 - 太陽電池及びその製造方法 - Google Patents

太陽電池及びその製造方法 Download PDF

Info

Publication number
WO2013146272A1
WO2013146272A1 PCT/JP2013/057027 JP2013057027W WO2013146272A1 WO 2013146272 A1 WO2013146272 A1 WO 2013146272A1 JP 2013057027 W JP2013057027 W JP 2013057027W WO 2013146272 A1 WO2013146272 A1 WO 2013146272A1
Authority
WO
WIPO (PCT)
Prior art keywords
mark
layer
solar cell
patterning layer
patterning
Prior art date
Application number
PCT/JP2013/057027
Other languages
English (en)
French (fr)
Inventor
清水　澄人
共浩 齋藤
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP2014507651A priority Critical patent/JP6089306B2/ja
Publication of WO2013146272A1 publication Critical patent/WO2013146272A1/ja
Priority to US14/496,238 priority patent/US9431555B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458—Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a solar cell and a manufacturing method thereof.
  • a plurality of patterned thin film layers may be stacked.
  • a solar cell according to the present invention includes a first patterning layer formed on a semiconductor substrate, a second patterning layer formed on at least one of the semiconductor substrate and the first patterning layer, a first patterning layer, and a second patterning layer.
  • a mark set for determining misalignment with the patterning layer wherein the mark set is provided with a concave portion in the first patterning layer, or the first mark formed by leaving the layer in an island shape
  • the second patterning layer is provided with a concave portion, or the second mark is formed so as to be within the first mark while leaving the layer in an island shape.
  • a method for manufacturing a solar cell according to the present invention is a method for manufacturing a solar cell including a mark set for determining misalignment between a first patterning layer and a second patterning layer, wherein the first patterning is performed on a semiconductor substrate.
  • a solar cell including a plurality of patterning layers
  • alignment of the patterning layers can be performed efficiently.
  • FIG. 2 is a cross-sectional view taken along line A1-A1 of FIG. It is the B section enlarged view of FIG.
  • FIG. 4 is a cross-sectional view taken along line A2-A2 of FIG. It is the B section enlarged view of Drawing 1, and is a figure showing signs that the 2nd mark shifted to the y direction.
  • FIG. 7 is a cross-sectional view taken along line A3-A3 of FIG.
  • the solar cell which is an example of embodiment of this invention, it is a figure which shows the 1st modification of a mark set.
  • a second object eg, an insulating layer
  • a first object eg, a semiconductor substrate
  • this description includes a case where another object exists between the first and second objects.
  • formed on the entire area includes a case where it can be regarded as substantially the entire area (for example, a state where 95% on the first object is covered).
  • plan view means a planar shape (xy plane) when viewed from a direction perpendicular to the light receiving surface.
  • the “contour line” of each mark constituting the mark set means a line that separates each mark from the outside in a plan view.
  • the second mark fits within the first mark means that the second mark exists in the first mark in a plan view, and the outline of the first mark and the outline of the second mark are in contact with each other. Means no state.
  • FIG. 1 is a plan view of the solar cell 10 as seen from the back side.
  • FIG. 2 is a view showing a part of a cross section taken along line A1-A1 of FIG. 3 to 5 are enlarged views of the mark set 70 (FIGS. 3 and 5; plan view, FIG. 4; cross-sectional view).
  • 6 and 7 are enlarged views of the mark set 80 (FIG. 6; plan view, FIG. 7; cross-sectional view).
  • the solar cell 10 includes a photoelectric conversion unit 20 that generates sunlight by receiving sunlight, and an n-side electrode 40 and a p-side electrode 50 that are formed on the back side of the photoelectric conversion unit 20.
  • a photoelectric conversion unit 20 that generates sunlight by receiving sunlight
  • an n-side electrode 40 and a p-side electrode 50 that are formed on the back side of the photoelectric conversion unit 20.
  • carriers generated by the photoelectric conversion unit 20 are collected by the n-side electrode 40 and the p-side electrode 50, respectively.
  • the “back surface” of the photoelectric conversion unit 20 means a surface opposite to the “light receiving surface” which is a surface on which sunlight enters from the outside of the solar cell 10.
  • the surface on which the n-side electrode 40 and the p-side electrode 50 are formed is the back surface.
  • the photoelectric conversion unit 20 includes a substrate 21 made of a semiconductor material such as crystalline silicon (c-Si), gallium arsenide (GaAs), or indium phosphide (InP).
  • a substrate 21 made of a semiconductor material such as crystalline silicon (c-Si), gallium arsenide (GaAs), or indium phosphide (InP).
  • c-Si crystalline silicon
  • GaAs gallium arsenide
  • InP indium phosphide
  • an i-type amorphous semiconductor layer 22, an n-type amorphous semiconductor layer 23, and a protective layer 24 are sequentially formed. These layers are formed, for example, over the entire region excluding the edge region on the light receiving surface 21a.
  • the i-type amorphous semiconductor layer 22 and the n-type amorphous semiconductor layer 23 function as a passivation layer.
  • the i-type amorphous semiconductor layer 22 include a thin film layer made of i-type amorphous germanium or i-type amorphous silicon.
  • the i-type amorphous silicon layer has a thickness of about 0.1 nm to 25 nm.
  • the n-type amorphous semiconductor layer 23 include a thin film layer made of amorphous silicon carbide doped with phosphorus (P) or the like, amorphous silicon germanium, or amorphous silicon.
  • P phosphorus
  • it is amorphous silicon doped with phosphorus (P) or the like, and has a thickness of about 2 nm to 50 nm.
  • the protective layer 24 protects the passivation layer and has a function of preventing reflection of sunlight.
  • the protective layer 24 is preferably composed of a material having high light transmittance. Specifically, a metal compound layer such as silicon oxide (SiO or SiO 2 ), silicon nitride (SiN), or SiON is preferable, and a SiN layer is particularly preferable.
  • the thickness of the protective layer 24 can be appropriately changed in consideration of the antireflection characteristics and the like, and is, for example, about 80 nm to 1 ⁇ m.
  • an n-type region 25 and a p-type region 26 are formed on the back surface 21b of the substrate 21, an n-type region 25 and a p-type region 26 are formed.
  • the n-type region 25 and the p-type region 26 are preferably formed in, for example, a stripe shape that covers a wide area on the back surface 21b and extends in one direction (y direction). is there. More specifically, it is preferable that the n-type regions 25 and the p-type regions 26 are alternately arranged and formed without gaps (direction in which the n-type regions 25 and the p-type regions 26 are alternately arranged; x direction).
  • the n-type region 25 and the overlapping region 26 * are insulated by the insulating layer 31.
  • the n-type region 25 and the p-type region 26 are alternately arranged, and the n-type region 25 that is the first patterning layer is formed in order to form the gap without any gap. 2 Positioning with the p-type region 26 which is a patterning layer is required. The stacked arrangement of the n-type region 25 and the p-type region 26 may be reversed.
  • the n-type region 25 is an amorphous semiconductor layer formed directly on the back surface 21b.
  • the n-type region 25 has a layer structure in which an i-type amorphous semiconductor layer 27 and an n-type amorphous semiconductor layer 28 are sequentially formed.
  • the n-type region 25 may be formed only by the n-type amorphous semiconductor layer 28, but it is preferable to provide the i-type amorphous semiconductor layer 27 from the viewpoint of passivation.
  • the i-type amorphous semiconductor layer 27 and the n-type amorphous semiconductor layer 28 have, for example, the same composition and the same thickness as the i-type amorphous semiconductor layer 22 and the n-type amorphous semiconductor layer 23, respectively. Can be formed.
  • the p-type region 26 is an amorphous semiconductor layer formed directly on the back surface 21 b and the insulating layer 31.
  • the p-type region 26 has a layer structure in which an i-type amorphous semiconductor layer 29 and a p-type amorphous semiconductor layer 30 are sequentially formed. Similar to the n-type region 25, the p-type region 26 may be formed only by the p-type amorphous semiconductor layer 30, but the i-type amorphous semiconductor layer 29 is preferably provided from the viewpoint of passivation.
  • the i-type amorphous semiconductor layer 29 can be formed with the same composition and the same thickness as the i-type amorphous semiconductor layer 27, for example.
  • the p-type amorphous semiconductor layer 30 is preferably an amorphous silicon layer doped with boron (B) or the like.
  • the thickness of the p-type amorphous semiconductor layer 30 is preferably about 2 nm to 50 nm.
  • the insulating layer 31 is formed in a predetermined pattern on a part of the n-type region 25 on the n-type amorphous semiconductor layer 28. Specifically, in the region where n-type amorphous semiconductor layer 28 and p-type amorphous semiconductor layer 30 overlap (hereinafter referred to as “overlapping region 26 * ”), n-type amorphous semiconductor layer 28 and An insulating layer 31 is formed only between the p-type amorphous semiconductor layer 30.
  • the insulating layer 31 is made of a metal compound having excellent insulating characteristics. Suitable metal compounds include SiO 2 , SiN, SiON, alumina (Al 2 O 3 ), aluminum nitride (AlN), and the like.
  • the thickness of the insulating layer 31 is preferably about 30 nm to 500 nm.
  • the solar cell 10 includes the n-side electrode 40 and the p-side electrode 50 that are electrode layers as described above.
  • the n-side electrode 40 is an electrode that collects carriers (electrons) from the n-type region 25 of the photoelectric conversion unit 20, and is provided in a pattern corresponding to the n-type region 25.
  • the p-side electrode 50 is an electrode that collects carriers (holes) from the p-type region 26 of the photoelectric conversion unit 20, and is provided in a pattern corresponding to the p-type region 26. Note that a separation groove 60 is formed between the n-side electrode 40 and the p-side electrode 50 to prevent mutual electrical contact.
  • the pattern of the n-side electrode 40 is formed on the n-type region 25 and the pattern of the p-side electrode 50 is formed on the p-type region 26, It is necessary to align the p-type region 26 that is the patterning layer and the electrode layer that is the third patterning layer.
  • the contact region between the n-type region 25 and the n-side electrode 40 is formed by patterning the p-type region 26, and the n-side electrode 40 and the p-side electrode 50 are formed by patterning the transparent conductive layer 32. Therefore, both the n-side electrode 40 and the p-side electrode 50 may be aligned with the p-type region 26.
  • the n-side electrode 40 and the p-side electrode 50 have a plurality of finger portions 41 and 51 and bus bar portions 42 and 52 that connect the corresponding finger portions, respectively. And the finger parts 41 and 51 exhibit the comb-tooth shape which mutually meshed
  • the n-side electrode 40 and the p-side electrode 50 each have a layer structure in which transparent conductive layers 43 and 53 and metal layers 44 and 54 are formed in order.
  • the transparent conductive layers 43 and 53 are transparent in which a metal oxide such as indium oxide (In 2 O 3 ) or zinc oxide (ZnO) having a polycrystalline structure is doped with tin (Sn), antimony (Sb), or the like. It is composed of a conductive oxide (hereinafter referred to as “TCO”).
  • TCO conductive oxide
  • the thickness of the transparent conductive layers 43 and 53 is preferably about 30 nm to 500 nm.
  • the metal layers 44 and 54 are preferably made of a metal having high conductivity and high light reflectance. Specifically, a metal such as copper (Cu), silver (Ag), aluminum (Al), nickel (Ni) or an alloy containing one or more of them can be exemplified. Of these, Cu is particularly suitable in view of material costs.
  • the thickness of the metal layers 44 and 54 is preferably about 50 nm to 1 ⁇ m.
  • the solar cell 10 further includes mark sets 70 and 80 for determining misalignment of the plurality of patterning layers.
  • mark set 70 is provided in a region where bus bar portion 42 is formed
  • mark set 80 is provided in a region where bus bar portion 52 is formed.
  • the mark sets 70 and 80 are located diagonally to the back surface 21b.
  • the mark set 70 includes a first mark 71 formed by providing a concave portion in the n-type region 25 that is the first patterning layer, and a p-type region 26 that is the second patterning layer. And the second mark 72 formed so as to fit within the first mark 71 while leaving an island shape. That is, the mark set 70 is provided in the n-type region 25. The second mark 72 is directly formed on the back surface 21 b away from the surrounding n-type region 25. Further, the mark set 70 includes a third mark 73 formed so as to be accommodated in the second mark 72 while leaving the electrode layer (the transparent conductive layer 43 and the metal layer 44), which is the third patterning layer, in an island shape. Since the transparent conductive layer 43 and the metal layer 44 have the same pattern in plan view, for example, only the transparent conductive layer 43 can be used as the third mark 73.
  • the mark set 70 is provided at the opening of the bus bar portion 42. Outside the first mark 71, there is a region where no electrode layer is formed, and the ring-shaped n-type region 25 is exposed. With this configuration, the electrode layer can be prevented from coming into contact with the substrate 21 even when the electrode layer is slightly deviated from the target stacking position.
  • Each mark constituting the mark set 70 has a circular shape in plan view, and is different only in size. Thus, by making each mark circular in plan view, for example, when the p-type region 26 is shifted in the xy direction from the target stacking arrangement, a portion where the interval D1 described later is the shortest occurs. (See FIG. 5). Thereby, it is possible to easily confirm the degree of displacement (deviation amount) and displacement direction.
  • Each mark is not limited to a circular shape, but may be a polygonal shape such as a square to be described later, an ellipse, or a cross shape.
  • the centers of the marks constituting the mark set 70 coincide with each other.
  • the distance D1 between the outline 71L of the first mark 71 and the outline 72L of the second mark 72 is uniform over the entire circumference of the second mark 72.
  • the distance D ⁇ b> 2 between the contour line 72 ⁇ / b> L of the second mark 72 and the contour line 73 ⁇ / b> L of the third mark 73 is uniform over the entire circumference of the third mark 73.
  • the center of the first mark 71 is normally set as a target for alignment of each patterning layer. That is, the solar cell 10 having the mark set 70 shown in FIG. 3 (when the mark set 80 also has the form shown in FIG. 6) is aligned with the target accuracy, the n-type region 25, the p-type region 26, And an electrode layer.
  • the centers of the marks may not match.
  • the center of the second mark 72 is shifted in the y direction from the center of the first mark 71, and the distance D1 between the contour lines 71L and 72L is not uniform. That is, the solar cell 10 having the mark set 70 illustrated in FIG. 5 includes the p-type region 26 that is shifted in the y direction with respect to the target stacked arrangement with respect to the n-type region 25.
  • the interval D1 between the contour lines 71L and 72L defines an allowable value of the positional deviation between the n-type region 25 and the p-type region 26.
  • the distance D2 between the contour lines 72L and 73L defines an allowable value of the positional deviation between the p-type region 26 and the electrode layer.
  • the permissible values of misalignment are determined in consideration of the performance and yield of the solar cell 10, for example.
  • the allowable value is not limited to a specific value, but in the case of the back junction solar cell 10, about several ⁇ m to several tens ⁇ m is preferable.
  • the mark set 80 includes a first mark 81 formed by leaving the n-type region 25 that is the first patterning layer in an island shape, and a p-type region 26 that is the second patterning layer. And the second mark 82 formed so as to fit within the first mark 81, leaving an island shape. Note that an insulating layer 31 formed in the same pattern as the p-type region 26 exists between the n-type region 25 and the p-type region 26.
  • the first mark 81 is surrounded by the p-type region 26 over the entire circumference, and is directly formed on the back surface 21 b away from the p-type region 26. That is, the mark set 80 is provided in the p-type region 26.
  • the mark set 80 includes a third mark 83 formed so as to be accommodated in the second mark 82 while leaving the electrode layer (the transparent conductive layer 53 and the metal layer 54) as the third patterning layer in an island shape.
  • each mark has a circular shape in plan view, and the centers of the marks coincide with each other.
  • the interval between the contour lines 81L and 82L is set to D1
  • the interval between the contour lines 82L and 83L is set to D2.
  • FIGS. 8 to 10 A modification of the mark set 70 and its arrangement will be described with reference to FIGS.
  • Each of the marks shown in FIGS. 8 to 10 has the layer structure shown in FIG. 4 and is different only in shape in plan view (only the first mark 71 and the second mark 72 are shown in FIGS. 8 and 9).
  • elements constituting the same layer are denoted by the same reference numerals, and redundant description is omitted.
  • the mark set 70p shown in FIG. 8 includes a first mark 71 and a second mark 72 having a square shape in plan view.
  • Each mark is, for example, a square in plan view.
  • the distance between the contour line 71L of the first mark 71 and the contour line 72L of the second mark 72 is uniform over the entire circumference of the second mark 72 in a state where the centers of the marks coincide.
  • the mark set 70q shown in FIG. 9 includes a first mark 71 and a second mark 72 having different shapes in plan view.
  • the distance between the contour lines 71L and 72L is one direction (y direction) passing through the center of the first mark 71 and the other direction (x direction) orthogonal to the one direction. Is different. More specifically, the first mark 71 has a rectangular shape in plan view, the second mark 72 has a circular shape in plan view, and the first mark 71 extends long in the y direction. Then, in the state where the centers of the marks coincide with each other, the distance D3 in the y direction is wider than the distance D4 in the x direction. In this case, the allowable value of the positional deviation between the n-type region 25 and the p-type region 26 differs depending on the direction, which means that it is set larger in the y direction than in the x direction.
  • the mark set 70r shown in FIG. 10 includes a first mark 71, a second mark 72, and a third mark 73 that have different shapes in plan view, like the mark set 70q.
  • the first mark 71 and the third mark 73 both have an elliptical shape in plan view.
  • the major axis direction of the ellipse is orthogonal to each other, and is parallel to the y direction for the first mark 71 and parallel to the x direction for the third mark 73.
  • the second mark 72 has a circular shape in plan view.
  • the allowable value of the positional deviation between the n-type region 25 and the p-type region 26 and the allowable value of the positional deviation between the p-type region 26 and the electrode layer are both larger in the y direction than in the x direction. .
  • the alignment accuracy be higher in the x direction in which the n-type regions 25 and the p-type regions 26 are alternately arranged than in the y direction. That is, in the solar cell 10, since the degree of allowable positional deviation varies depending on the direction on the back surface 21b, it is preferable to change the length of each mark according to the direction. Thereby, efficient alignment suitable for the solar cell 10 becomes possible.
  • a mark set aggregate 91 is formed by arranging a plurality of mark sets 70 on a concentric circle around a center circle 90.
  • the center circle 90 is, for example, a mark formed by processing the back surface 21b with a laser or the like as a mark when forming the mark set aggregate 91.
  • a plurality of mark sets 70 are arranged on a concentric circle at equal intervals, and each has the same size. As described above, by arranging the plurality of mark sets 70 on concentric circles, for example, it is possible to determine a positional deviation due to rotation in addition to the shift without checking the mark set 80.
  • a plurality of mark sets 70a to 70j are arranged concentrically around the mark set 70 to form a mark set aggregate 92.
  • the mark sets 70a to 70e are composed of a first mark 71 and a second mark 72, and are used for determining a positional deviation between the n-type region 25 and the p-type region 26.
  • the mark sets 70f to 70j are composed of the first mark 71x and the third mark 73, and are used for determining the positional deviation between the n-type region 25 and the electrode layer.
  • the first mark 71x has a form in which an island made of the n-type region 25 is formed in a concave portion provided in the n-type region 25. Accordingly, when three or more patterning layers are stacked, it is possible to easily determine which layer has a displacement.
  • the intervals between the contour line 71L of the first mark 71 and the contour line 72L of the second mark 72 are different from each other.
  • the interval is the widest in the mark set 70a and becomes narrower as it approaches the mark set 70e.
  • the interval is set to zero in the mark set 70e.
  • the misalignment amount and misalignment direction can be quickly determined.
  • the deviation amount is d or more and less than c. You can see immediately.
  • the intervals between the contour lines 71Lx and 72L are different.
  • FIGS. 8 to 12 can be applied to the mark set 80 as well.
  • the second and third patterning layers are left as islands to form the second and third marks.
  • the second and third patterning layers are provided with concave portions to form the second and third marks. You can also
  • an amorphous semiconductor layer such as the i-type amorphous semiconductor layer 22 will be described as an amorphous silicon layer, and the protective layer 24 and the insulating layer 31 will be described as an SiN layer.
  • FIGS. 20 and 21 show cross sections corresponding to the cross section taken along the line A2-A2, the cross section taken along the line A1-A1, and the cross section taken along the line A3-A3 during the production of the solar cell 10, respectively.
  • an i-type amorphous semiconductor layer 22, an n-type amorphous semiconductor layer 23, and a protective layer 24 are sequentially formed on the light-receiving surface 21a of the substrate 21, and n is formed on the back surface 21b.
  • a mold region 25 i-type amorphous semiconductor layer 27 and n-type amorphous semiconductor layer 28
  • an insulating layer 31 are formed in this order.
  • a clean substrate 21 is placed in a vacuum chamber, and each layer is formed by CVD or sputtering.
  • the n-type region 25 and the insulating layer 31 are formed in the entire region excluding the edge region on the back surface 21b.
  • a source gas obtained by diluting silane gas (SiH 4 ) with hydrogen (H 2 ) is used.
  • a source gas diluted with hydrogen (H 2 ) by adding phosphine (PH 3 ) to silane (SiH 4 ) is used.
  • the film quality of the i-type amorphous semiconductor layers 22 and 27 and the n-type amorphous semiconductor layers 23 and 28 can be changed by changing the hydrogen dilution rate of the silane gas.
  • the doping concentration of the n-type amorphous semiconductor layers 23 and 28 can be changed by changing the mixed concentration of phosphine (PH 3 ).
  • a mixed gas of SiH 4 / ammonia (NH 3 ) or SiH 4 / nitrogen (N 2 ) is used as a source gas.
  • the n-type region 25 and the insulating layer 31 formed on the back surface 21b are patterned.
  • This patterning is performed, for example, by forming a target resist pattern on the insulating layer 31 and etching away an exposed region that is not covered with the resist film.
  • the insulating layer 31 can be etched using, for example, a hydrogen fluoride (HF) aqueous solution.
  • HF hydrogen fluoride
  • the resist film is removed, and the exposed n-type region 25 is etched using the patterned insulating layer 31 as a mask.
  • the n-type region 25 can be etched using an alkaline etching solution such as a sodium hydroxide (NaOH) aqueous solution (for example, 1 wt% NaOH aqueous solution).
  • the first patterning layer (the patterned n-type region 25), the first mark 71 constituting the mark set 70, and the first mark 81 constituting the mark set 80 are formed.
  • the insulating layer 31 formed in the same pattern is present on the n-type region 25.
  • the first mark 71 is formed by removing a part of the n-type region 25 and the insulating layer 31 by etching.
  • the first mark 81 is formed leaving the n-type region 25 and the insulating layer 31 in an island shape.
  • the p-type region 26 (i-type amorphous semiconductor layer 29 and p-type amorphous semiconductor layer 30) is formed in the entire region excluding the edge region on the back surface 21 b.
  • the p-type region 26 is directly formed on the patterned insulating layer 31 and the back surface 21b.
  • the p-type region 26 can be formed by CVD similarly to the n-type region 25.
  • diborane (B 2 H 6 ) is used as a doping gas instead of phosphine (PH 3 ).
  • a part of the p-type region 26 formed on the insulating layer 31 and a part of the insulating layer 31 are removed. Thereby, a part of the n-type region 25 is exposed, and a contact region between the n-type region 25 and the n-side electrode 40 is formed.
  • the part of the p-type region 26 is removed by etching. At this time, the n-type region 25 and the p-type region 26 need to be aligned.
  • a resist pattern 101 shown in FIG. 17 is produced.
  • various methods such as a printing method, a photolithography method, an imprint method, a direct drawing method, a printing method for transferring a mask pattern, a photolithographic method, and an imprint method can be used.
  • a printing method for transferring a mask pattern, a photolithographic method, and an imprinting method are desirable.
  • the printing method is used.
  • a resist pattern 101 is formed thereon by a printing method.
  • a printing resist composition can be used.
  • the mask 110 for example, a mask having a protection part 111 corresponding to the contact region can be used.
  • the mask 110 has an opening pattern 112 for forming the pattern of the p-type region 26, an opening pattern 113 for forming the second mark 72, and an opening pattern 114 for forming the second mark 82. Is provided.
  • the mask 110 is arranged such that the opening pattern 113 is positioned in the first mark 71 without protruding from the first mark 71, and the opening pattern 114 is positioned in the first mark 81 without protruding from the first mark 81. Be placed.
  • a procedure may be provided in which the mask 110 is disposed so that the contour line of the opening pattern 113 and the contour line 71L of the first mark 71 are not actually in contact with each other while actually being confirmed.
  • the above-mentioned part of the p-type region 26 is removed by etching with an alkaline etching solution such as an aqueous NaOH solution using the prepared resist pattern 101.
  • an alkaline etching solution such as an aqueous NaOH solution using the prepared resist pattern 101.
  • the second mark 72 is formed in the first mark 71 and the second mark 82 is formed in the first mark 81. Since the p-type region 26 is usually less likely to be etched than the n-type region 25, for example, a p-type region 26 having a higher concentration (for example, a 10 wt% NaOH aqueous solution) than the NaOH aqueous solution for etching the n-type region 25 is used.
  • the resist pattern 101 is removed, and the insulating layer 31 is removed by etching using the patterned p-type region 26 as a mask.
  • the insulating layer 31 remains only between the n-type region 25 and the p-type region 26.
  • the insulating layer 31 is patterned in the same shape as the p-type region 26.
  • the second mark 72 is positioned within the first mark 71 without protruding from the first mark 71, and the positional deviation between the n-type region 25 and the p-type region 26 is determined. Further, the second mark 82 is similarly determined. Specifically, the presence / absence of contact between the contour lines of each mark is measured to determine the positional deviation. In other words, the interval between the contour lines of each mark is set to an allowable value of positional deviation.
  • the process proceeds to the electrode forming process. If it is determined that the positional deviation exceeds the allowable value, for example, Properly handled.
  • Measurement of each mark arrangement can be automatically performed, for example, by image processing using an optical microscope. Alternatively, each mark arrangement may be visually observed using an optical microscope. In this measurement, it is possible to confirm not only the presence / absence of contact between the contour lines of each mark but also the shift amount and shift direction. For example, the displacement amount and displacement direction of the second mark 72 with respect to the first mark 71 can be measured, and the measured value can be fed back to the arrangement procedure of the mask 110. In this step, the interval between the contour lines of each mark may be measured, and if the measured value is greater than or equal to a predetermined threshold value, it may be determined that the positional deviation is within the allowable value.
  • the photoelectric conversion unit 20 can be manufactured as described above. And the solar cell 10 is manufactured by forming the n side electrode 40 on the n type area
  • the n-side electrode 40 and the p-side electrode 50 are formed, for example, by the method exemplified below.
  • a transparent conductive layer made of TCO so as to cover the entire region on the n-type region 25, the p-type region 26, the first marks 71 and 81, and the second marks 72 and 82. 32 is formed.
  • the transparent conductive layer 32 can be formed by sputtering or CVD, for example.
  • a separation groove 60 is formed in a later step and separated into the transparent conductive layers 43 and 53. At this time, it is necessary to align the p-type region 26 with the transparent conductive layers 43 and 53 constituting the electrode layer.
  • a resist pattern 103 shown in FIG. 24 is produced. Similar to the resist pattern 101, various methods such as a printing method, a photolithography method, an imprint method, a direct drawing method, a printing method for transferring a mask pattern, a photolithographic method, and an imprint method can be used as the patterning method. . In addition, from the viewpoint of mass productivity, a printing method for transferring a mask pattern, a photolithographic method, and an imprinting method are desirable. Here, an example using a printing method will be described.
  • a resist pattern 103 is formed thereon by a printing method.
  • a printing resist composition can be used for the resist film 102.
  • the mask 115 a mask provided with a protective portion 116 corresponding to the separation groove 60 is used.
  • an opening pattern 117 that is a pattern for forming the pattern of the p-type region 26
  • an opening pattern 118 that is a pattern for forming the second mark 72
  • a pattern for forming the second mark 82 is provided on the mask 115.
  • the mask 115 is arranged so that the opening pattern 118 is positioned in the second mark 72 without protruding from the second mark 72, and the opening pattern 119 is positioned in the second mark 82 without protruding from the second mark 82. Be placed. In this step, for example, a procedure may be provided in which the mask 115 is arranged so that the contour line of the opening pattern 118 and the contour line 72L of the second mark 72 are not contacted while actually being confirmed. However, similarly to the patterning process of the p-type region 26, it is preferable to adjust the arrangement of the mask 115 using the coordinate data of the second mark 72 and the like from the viewpoint of improving productivity.
  • a part of the transparent conductive layer 32 is etched away with an alkaline etching solution such as a hydrogen chloride (HCl) aqueous solution or an oxalic acid aqueous solution using the produced resist pattern 103.
  • an alkaline etching solution such as a hydrogen chloride (HCl) aqueous solution or an oxalic acid aqueous solution using the produced resist pattern 103.
  • the third marks 73 and 83 are positioned within the first marks 72 and 82 without protruding from the second marks 72 and 82, respectively. . Thereby, it is determined whether or not there is a positional shift between the p-type region 26 and the electrode layer.
  • the position shift determination between the p-type region 26 and the electrode layer may be performed after the metal layers 44 and 54 are formed.
  • metal layers 44 and 54 are formed on the transparent conductive layers 43 and 53, respectively.
  • the metal layers 44 and 54 can be formed by an electrolytic plating method. In this case, it is preferable to form a plating seed layer on the transparent conductive layers 43 and 53 in the same pattern.
  • the seed layer is also preferably a Cu layer.
  • metal layers 44 and 54 (Cu plating layer) are formed on the Cu seed layer by electrolytic plating. Electroplating can be performed, for example, by flowing a current of the same magnitude through the Cu seed layer constituting the n-side electrode 40 and the Cu seed layer constituting the p-side electrode 50.
  • an Sn plating layer is preferably formed on the surface of the Cu plating layer as a protective layer that prevents oxidation of Cu and prevents a decrease in conductivity.
  • a plurality of misregistration determination steps are provided.
  • the misregistration determination of the n-type region 25, the p-type region 26, and the electrode layer is performed collectively after all layers are formed. May be.
  • a mark set composed of the first mark and the second mark, and the first mark and the first mark A mark set composed of three marks may be formed. Then, after all the layers are formed, the misregistration determination may be performed collectively.
  • a mark set in which the intervals between the outlines of the marks are equal in a state where the centers of the marks coincide with each other is illustrated.
  • Different mark sets may be formed.
  • the contour lines of the marks in one direction passing through the center and the other direction orthogonal to the one direction may be formed in different shapes so that the distance between them is different.
  • a plurality of mark sets may be formed in at least one of the n-type region 25 and the p-type region 26.
  • the plurality of mark sets can be arranged, for example, on concentric circles as illustrated in FIG.
  • the solar cell 10 can be efficiently manufactured by performing misalignment determination or alignment of the n-type region 25, the p-type region 26, and the electrode layer using the mark sets 70, 80 and the like. it can. For example, while maintaining the performance of the solar cell 10, it is possible to suppress the determination of misalignment more severe than necessary and improve the yield. In particular, when the alignment accuracy differs depending on the direction, the yield can be further improved by changing the length of the mark according to the direction.
  • the positional deviation determination using the mark sets 70 and 80 is performed by a simple method of measuring the presence or absence of contact between the contour line 71L of the first mark 71 and the contour line 72L of the second mark 72, for example. Therefore, analysis is easy and it can also be performed by visual observation using an optical microscope.
  • the contact between the contour 73L of the third mark 73 and the contour 72L of the second mark 72 formed by leaving the electrode layer (the transparent conductive layer 43 and the metal layer 44) in an island shape is as follows. The determination can be easily made by measuring the resistance value between the electrode layer of the 3 mark 73 and the electrode layer on the outer periphery of the second mark 72.
  • the shift amount and the shift direction of each patterning layer can also be measured.
  • the shift amount and the shift direction of each patterning layer can also be measured.
  • each mark in a circular shape in plan view it is easy to measure the shift amount and the shift direction.
  • a plurality of mark sets in which the intervals between the contour lines of the marks are different more detailed and accurate determination can be easily performed.

Abstract

　太陽電池１０は、基板２１上に形成されたｎ型領域２５と、基板２１上及びｎ型領域２５上に形成されたｐ型領域２６と、ｎ型領域２５とｐ型領域２６との位置ずれを判定するためのマークセット７０，８０とを備える。マークセット７０，８０は、それぞれ、第１マーク７１，８１と、第１マーク７１，８１内に収まるように形成された第２マーク７２，８２とを含む。

Description

太陽電池及びその製造方法
　本発明は、太陽電池及びその製造方法に関する。
　太陽電池では、光電変換効率を如何に向上させるかが重要な課題である。このような状況に鑑みて、太陽電池の裏面側に、ｐ型半導体領域及びｐ側電極と、ｎ型半導体領域及びｎ側電極とが形成された所謂裏面接合型の太陽電池が提案されている（例えば、特許文献１参照）。この裏面接合型の太陽電池によれば、受光面側に電極が存在しないため、太陽光の受光面積を広げ、発電量を増加させることが可能である。
特開２００９－２００２６７号公報
　ところで、上記裏面接合型などの太陽電池では、複数のパターニングされた薄膜層が積層される場合がある。この場合、パターニング層同士の位置合わせを行なう必要があり、太陽電池に適した位置合わせ乃至位置ずれ判定手法が求められている。
　本発明に係る太陽電池は、半導体基板上に形成された第１パターニング層と、半導体基板上及び第１パターニング層上の少なくとも一方に形成された第２パターニング層と、第１パターニング層と第２パターニング層との位置ずれを判定するためのマークセットとを備え、該マークセットは、第１パターニング層に凹状部を設けて、又は該層を島状に残して形成された第１マークと、第２パターニング層に凹状部を設けて、又は該層を島状に残して第１マーク内に収まるように形成された第２マークとを含む。
　本発明に係る太陽電池の製造方法は、第１パターニング層と第２パターニング層との位置ずれを判定するためのマークセットを備えた太陽電池の製造方法であって、半導体基板上に第１パターニング層を形成し、第１パターニング層に凹状部を設けて、又は該層を島状に残してマークセットを構成する第１マークを形成する第１工程と、半導体基板上及び第１パターニング層上の少なくとも一方に第２パターニング層を形成し、第２パターニング層に凹状部を設けて、又は該層を島状に残してマークセットを構成する第２マークを形成する第２工程と、第２マークが第１マークからはみ出すことなく該マーク内に位置するか否かを確認して位置ずれを判定する第３工程とを備える。
　本発明によれば、複数のパターニング層を備える太陽電池において、パターニング層同士の位置合わせを効率良く行なうことができる。
本発明の実施形態の一例である太陽電池を裏面側から見た平面図である。 図１のＡ１‐Ａ１線断面図である。 図１のＢ部拡大図である。 図３のＡ２‐Ａ２線断面図である。 図１のＢ部拡大図であって、第２マークがｙ方向にシフトした様子を示す図である。 図１のＣ部拡大図である。 図６のＡ３‐Ａ３線断面図である。 本発明の実施形態の一例である太陽電池において、マークセットの第１の変形例を示す図である。 本発明の実施形態の一例である太陽電池において、マークセットの第２の変形例を示す図である。 本発明の実施形態の一例である太陽電池において、マークセットの第３の変形例を示す図である。 本発明の実施形態の一例である太陽電池において、マークセットの第４の変形例を示す図である。 本発明の実施形態の一例である太陽電池において、マークセットの第５の変形例を示す図である。 本発明の実施形態の一例である太陽電池の製造過程を示す断面図である。 本発明の実施形態の一例である太陽電池の製造過程を示す断面図である。 本発明の実施形態の一例である太陽電池の製造過程を示す断面図である。 本発明の実施形態の一例である太陽電池の製造過程を示す断面図である。 本発明の実施形態の一例である太陽電池の製造過程を示す断面図である。 本発明の実施形態の一例である太陽電池の製造過程を示す断面図である。 本発明の実施形態の一例である太陽電池の製造過程を示す断面図である。 本発明の実施形態の一例である太陽電池の製造過程において、第１パターニング層と第２パターニング層との位置ずれの判定方法を説明するための図である。 本発明の実施形態の一例である太陽電池の製造過程において、第１パターニング層と第２パターニング層との位置ずれの判定方法を説明するための図である。 本発明の実施形態の一例である太陽電池の製造過程を示す断面図である。 本発明の実施形態の一例である太陽電池の製造過程を示す断面図である。 本発明の実施形態の一例である太陽電池の製造過程を示す断面図である。 本発明の実施形態の一例である太陽電池の製造過程を示す断面図である。
　図面を参照しながら、本発明の実施形態について以下詳細に説明する。
　本発明は、以下の実施形態に限定されない。また、実施形態において参照する図面は、模式的に記載されたものであり、図面に描画された構成要素の寸法比率などは、現物と異なる場合がある。具体的な寸法比率等は、以下の説明を参酌して判断されるべきである。
　本明細書において、「第１のオブジェクト（例えば、半導体基板）上の全域に、第２のオブジェクト（例えば、絶縁層）が形成される」との記載は、特に限定を付さない限り、第１及び第２のオブジェクトが直接接触して形成される場合のみを意図しない。即ち、この記載は、第１及び第２のオブジェクトの間に、その他のオブジェクトが存在する場合を含む。また、「全域に形成」とは、実質的に全域とみなせる場合（例えば、第１のオブジェクト上の９５％が覆われた状態）を含む。
　本明細書において、「平面視」とは、受光面に対し垂直方向から観た際の平面形状（ｘ－ｙ平面）を意味する。また、マークセットを構成する各マークの「輪郭線」とは、平面視における各マークと外界とを区切る線を意味する。さらに、「第２マークが第１マーク内に収まる」とは、平面視において、第２マークが第１マーク内に存在し、第１マークの輪郭線と第２マークの輪郭線が接触していない状態を意味する。
　図１～図６を参照しながら、太陽電池１０の構成について以下詳説する。
　図１は、太陽電池１０を裏面側から見た平面図である。図２は、図１のＡ１‐Ａ１線断面の一部を示す図であって、フィンガー部４１，５１の幅方向に沿って太陽電池１０を厚み方向に切断した断面を示す。図３～図５は、マークセット７０を拡大して示す図（図３，５；平面図、図４；断面図）である。図６，７は、マークセット８０を拡大して示す図（図６；平面図、図７；断面図）である。
　太陽電池１０は、太陽光を受光することでキャリアを生成する光電変換部２０と、光電変換部２０の裏面側に形成されたｎ側電極４０及びｐ側電極５０とを備える。太陽電池１０では、例えば、光電変換部２０で生成されるキャリアがｎ側電極４０及びｐ側電極５０によりそれぞれ収集される。ここで、光電変換部２０の「裏面」とは、太陽電池１０の外部から太陽光が入射する面である「受光面」と反対側の面を意味する。換言すれば、ｎ側電極４０及びｐ側電極５０が形成される面が裏面である。
　光電変換部２０は、例えば、結晶系シリコン（ｃ‐Ｓｉ）、ガリウム砒素（ＧａＡｓ）、インジウム燐（ＩｎＰ）等の半導体材料からなる基板２１を備える。基板２１としては、結晶系シリコン基板が好適であり、ｎ型単結晶シリコン基板が特に好適である。
　基板２１の受光面２１ａ上には、ｉ型非晶質半導体層２２と、ｎ型非晶質半導体層２３と、保護層２４とが順に形成されている。これらの層は、例えば、受光面２１ａ上の端縁領域を除く全域に形成される。
　ｉ型非晶質半導体層２２及びｎ型非晶質半導体層２３は、パッシベーション層として機能する。ｉ型非晶質半導体層２２としては、ｉ型非晶質ゲルマニウムやｉ型非晶質シリコンからなる薄膜層が例示できる。好ましくは、ｉ型非晶質シリコン層であって、０．１ｎｍ～２５ｎｍ程度の厚みを有する。ｎ型非晶質半導体層２３としては、リン（Ｐ）等がドープされた非晶質シリコンカーバイドや非晶質シリコンゲルマニウム、非晶質シリコンからなる薄膜層が例示できる。好ましくは、リン（Ｐ）等がドープされた非晶質シリコンであって、２ｎｍ～５０ｎｍ程度の厚みを有する。
　保護層２４は、パッシベーション層を保護すると共に、太陽光の反射防止機能を有する。保護層２４は、光透過性の高い材料から構成されることが好適である。具体的には、シリコンオキサイド（ＳｉＯまたはＳｉＯ2）、シリコンナイトライド（ＳｉＮ）、ＳｉＯＮ等の金属化合物層が好ましく、ＳｉＮ層が特に好ましい。保護層２４の厚みは、反射防止特性等を考慮して適宜変更できるが、例えば、８０ｎｍ～１μｍ程度である。
　基板２１の裏面２１ｂ上には、ｎ型領域２５と、ｐ型領域２６とがそれぞれ形成される。ｎ型領域２５及びｐ型領域２６は、光電変換特性等の観点から、例えば、裏面２１ｂ上の広範囲を覆って、一の方向（ｙ方向）に延びたストライプ状に形成されることが好適である。より詳しくは、ｎ型領域２５とｐ型領域２６とが交互に配置され、隙間なく形成されることが好適である（ｎ型領域２５とｐ型領域２６とが交互に配置される方向；ｘ方向）。なお、ｎ型領域２５と重なり領域２６*との間は、絶縁層３１により絶縁される。
　詳しくは後述するが、図２に例示する形態では、ｎ型領域２５とｐ型領域２６とを交互に配置し、隙間なく形成するために、第１パターニング層であるｎ型領域２５と、第２パターニング層であるｐ型領域２６との位置合わせが必要となる。なお、ｎ型領域２５とｐ型領域２６の積層配置は逆であってもよい。
　ｎ型領域２５は、裏面２１ｂ上に直接形成された非晶質半導体層である。ｎ型領域２５は、ｉ型非晶質半導体層２７と、ｎ型非晶質半導体層２８とが順に形成された層構造を有する。ｎ型非晶質半導体層２８のみでｎ型領域２５を構成してもよいが、パッシベーション性の観点からｉ型非晶質半導体層２７を設けることが好適である。なお、ｉ型非晶質半導体層２７及びｎ型非晶質半導体層２８は、例えば、それぞれｉ型非晶質半導体層２２及びｎ型非晶質半導体層２３と同様の組成、同様の厚みで形成できる。
　ｐ型領域２６は、裏面２１ｂ及び絶縁層３１上に直接形成された非晶質半導体層である。ｐ型領域２６は、ｉ型非晶質半導体層２９と、ｐ型非晶質半導体層３０とが順に形成された層構造を有する。ｎ型領域２５と同様、ｐ型非晶質半導体層３０のみでｐ型領域２６を構成してもよいが、パッシベーション性の観点からｉ型非晶質半導体層２９を設けることが好適である。なお、ｉ型非晶質半導体層２９は、例えば、ｉ型非晶質半導体層２７と同様の組成、同様の厚みで形成できる。ｐ型非晶質半導体層３０は、ボロン（Ｂ）等がドープされた非晶質シリコン層が好適である。ｐ型非晶質半導体層３０の厚みは、２ｎｍ～５０ｎｍ程度が好適である。
　絶縁層３１は、ｎ型領域２５のｎ型非晶質半導体層２８上の一部に、所定のパターンで形成されている。具体的には、ｎ型非晶質半導体層２８とｐ型非晶質半導体層３０の重なった領域（以下、「重なり領域２６*」と称する。）において、ｎ型非晶質半導体層２８とｐ型非晶質半導体層３０との間のみに絶縁層３１が形成される。絶縁層３１は、絶縁特性に優れた金属化合物から構成される。好適な金属化合物としては、ＳｉＯ2、ＳｉＮ、ＳｉＯＮ、アルミナ（Ａｌ2Ｏ3）、アルミニウムナイトライド（ＡｌＮ）等が挙げられる。絶縁層３１の厚みは、３０ｎｍ～５００ｎｍ程度が好適である。
　太陽電池１０は、上記のように、電極層であるｎ側電極４０及びｐ側電極５０を備える。ｎ側電極４０は、光電変換部２０のｎ型領域２５からキャリア（電子）を収集する電極であって、ｎ型領域２５に対応するパターンで設けられる。ｐ側電極５０は、光電変換部２０のｐ型領域２６からキャリア（正孔）を収集する電極であって、ｐ型領域２６に対応するパターンで設けられる。なお、ｎ側電極４０とｐ側電極５０との間には、互いの電気的接触を防止するための分離溝６０が形成されている。
　詳しくは後述するが、図２に例示する形態では、ｎ型領域２５上にｎ側電極４０のパターンを形成し、ｐ型領域２６上にｐ側電極５０のパターンを形成する際に、第２パターニング層であるｐ型領域２６と、第３パターニング層である電極層との位置合わせが必要となる。本実施形態では、ｎ型領域２５とｎ側電極４０とのコンタクト領域がｐ型領域２６のパターニングにより形成され、またｎ側電極４０及びｐ側電極５０が透明導電層３２をパターニングして形成されるため、ｎ側電極４０及びｐ側電極５０のいずれもｐ型領域２６に対して位置合わせすればよい。
　ｎ側電極４０及びｐ側電極５０は、複数のフィンガー部４１，５１と、対応する各フィンガー部を接続するバスバー部４２，５２とをそれぞれ有する。そして、フィンガー部４１，５１は、平面視において分離溝６０を隔てて互いに噛み合った櫛歯状を呈する。また、ｎ側電極４０及びｐ側電極５０は、透明導電層４３，５３と、金属層４４，５４とが順に形成された層構造をそれぞれ有する。
　透明導電層４３，５３は、例えば、多結晶構造を有する酸化インジウム（Ｉｎ2Ｏ3）や酸化亜鉛（ＺｎＯ）等の金属酸化物に、錫（Ｓｎ）やアンチモン（Ｓｂ）等をドープした透明導電性酸化物（以下、「ＴＣＯ」とする）から構成される。透明導電層４３，５３の厚みは、３０ｎｍ～５００ｎｍ程度が好適である。
　金属層４４，５４は、導電性が高く、且つ光の反射率が高い金属から構成されることが好ましい。具体的には、銅（Ｃｕ）や銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）等の金属又はそれらを１種以上含有する合金が例示できる。これらのうち、材料コストも考慮すれば、Ｃｕが特に好適である。金属層４４，５４の厚みは、５０ｎｍ～１μｍ程度が好適である。
　太陽電池１０は、さらに、複数のパターニング層の位置ずれを判定するためのマークセット７０，８０を備える。太陽電池１０では、バスバー部４２が形成される領域にマークセット７０が設けられ、バスバー部５２が形成される領域にマークセット８０が設けられている。また、マークセット７０，８０は、互いに裏面２１ｂの対角に位置している。このようにマークセットを設けることにより、ｘｙ方向への位置ずれ（所謂シフト）を判定することができるだけでなく、同一面内に複数のマークセットを設けることにより回転による位置ずれ、基板２１の非線形歪みによる位置ずれを判定することができる。
　図３及び図４に示すように、マークセット７０は、第１パターニング層であるｎ型領域２５に凹状部を設けて形成された第１マーク７１と、第２パターニング層であるｐ型領域２６を島状に残して第１マーク７１内に収まるように形成された第２マーク７２とを含む。即ち、マークセット７０は、ｎ型領域２５内に設けられている。そして、第２マーク７２は、周囲のｎ型領域２５から離れて裏面２１ｂ上に直接形成されている。さらに、マークセット７０は、第３パターニング層である電極層（透明導電層４３及び金属層４４）を島状に残して第２マーク７２内に収まるように形成された第３マーク７３を含む。透明導電層４３と金属層４４は、平面視において同じパターンを有するため、例えば、透明導電層４３のみで第３マーク７３として使用することもできる。
　なお、マークセット７０は、バスバー部４２の開口部に設けられている。第１マーク７１の外側には、電極層が形成されない領域が存在し、リング状のｎ型領域２５が露出している。この構成により、電極層が目標とする積層位置から多少ずれた場合でも電極層が基板２１に接触することを防止できる。
　マークセット７０を構成する各マークは、平面視においていずれも円形状を呈しており、サイズのみが互いに異なる。このように、平面視において各マークを円形状とすることで、例えば、ｐ型領域２６が目標とする積層配置よりもｘｙ方向にシフトする場合に、後述の間隔Ｄ１が最短となる部分が発生する（図５参照）。これにより、位置ずれの程度（ずれ量）やずれ向きを容易に確認することができる。なお、各マークは円形状に限られず、後述する四角などの多角形形状、楕円の他、十字形状等の形状としてもよい。
　図３に例示する形態では、マークセット７０を構成する各マークの中心が一致している。そして、第１マーク７１の輪郭線７１Ｌと第２マーク７２の輪郭線７２Ｌとの間隔Ｄ１が、第２マーク７２の全周に亘って均等である。また、第２マーク７２の輪郭線７２Ｌと第３マーク７３の輪郭線７３Ｌとの間隔Ｄ２も、第３マーク７３の全周に亘って均等である。なお、第１マーク７１の中心が、通常、各パターニング層の位置合わせの目標に設定される。つまり、図３に示すマークセット７０を有する太陽電池１０（マークセット８０も図６に示す形態を有する場合）は、目標とする精度で位置合わせされた、ｎ型領域２５、ｐ型領域２６、及び電極層を備える。
　一方、図５に示すように、各マークの中心が一致していない場合がある。図５に例示する形態では、第２マーク７２の中心が第１マーク７１の中心からｙ方向にシフトしており、輪郭線７１Ｌと７２Ｌとの間隔Ｄ１が不均一になっている。つまり、図５に示すマークセット７０を有する太陽電池１０は、ｎ型領域２５に対して、目標とする積層配置よりもｙ方向にずれたｐ型領域２６を備える。
　ここで、輪郭線７１Ｌと７２Ｌとの間隔Ｄ１は、ｎ型領域２５とｐ型領域２６との位置ずれの許容値を規定することが好適である。同様に、輪郭線７２Ｌと７３Ｌとの間隔Ｄ２は、ｐ型領域２６と電極層との位置ずれの許容値を規定することが好適である。この場合、例えば、輪郭線７１Ｌと７２Ｌとが接触しているときには、ｎ型領域２５とｐ型領域２６との間に許容値を超えた位置ずれが存在することを示す。位置ずれの許容値（即ち、間隔Ｄ１，Ｄ２）は、例えば、太陽電池１０の性能と歩留まりを考慮して決定される。許容値は、特定の値に限定されないが、裏面接合型の太陽電池１０の場合、数μｍ～数十μｍ程度が好適である。
　図６及び図７に示すように、マークセット８０は、第１パターニング層であるｎ型領域２５を島状に残して形成された第１マーク８１と、第２パターニング層であるｐ型領域２６を島状に残して第１マーク８１内に収まるように形成された第２マーク８２とを含む。なお、ｎ型領域２５とｐ型領域２６との間には、ｐ型領域２６と同じパターンに形成された絶縁層３１が存在する。第１マーク８１は、全周に亘ってｐ型領域２６に囲まれ、そのｐ型領域２６から離れた裏面２１ｂ上に直接形成されている。即ち、マークセット８０は、ｐ型領域２６内に設けられている。さらに、マークセット８０は、第３パターニング層である電極層（透明導電層５３及び金属層５４）を島状に残して第２マーク８２内に収まるように形成された第３マーク８３を含む。
　マークセット８０においても、平面視において各マークは円形状を呈しており、各マークの中心が一致している。また、輪郭線８１Ｌと８２Ｌとの間隔はＤ１に、輪郭線８２Ｌと８３Ｌとの間隔はＤ２にそれぞれ設定される。
　図８～図１２を参照しながら、マークセット７０及びその配置の変形例について説明する。図８～図１０に示す各マークは、図４に示す層構造を有し、平面視において形状のみが異なる（図８，９では、第１マーク７１及び第２マーク７２のみを示す）。ここでは、説明の便宜上、同じ層を構成する要素には同一符号を付して重複する説明を省略する。
　図８に示すマークセット７０ｐは、平面視における四角形状を呈する第１マーク７１及び第２マーク７２を含む。各マークは、平面視において例えば、正方形である。そして、第１マーク７１の輪郭線７１Ｌと第２マーク７２の輪郭線７２Ｌとの間隔は、各マークの中心が一致した状態で、第２マーク７２の全周に亘って均等である。なお、平面視において四角形状の第１マーク７１及び第２マーク７２を用いることにより、平面視において円形状の場合と比較して、回転による位置ずれの判定が容易になる。
　図９に示すマークセット７０ｑは、互いに平面視における形状が異なる第１マーク７１及び第２マーク７２を含む。また、マークセット７０ｑでは、第１マーク７１の中心を通る一の方向（ｙ方向）と、該一の方向に直交する他の方向（ｘ方向）とで、輪郭線７１Ｌと７２Ｌとの間隔が異なっている。より詳しくは、第１マーク７１が平面視において矩形状を、第２マーク７２が平面視において円形状をそれぞれ呈し、第１マーク７１は、ｙ方向に長く延びている。そして、各マークの中心が一致する状態で、ｙ方向の間隔Ｄ３の方が、ｘ方向の間隔Ｄ４よりも広くなっている。この場合、ｎ型領域２５とｐ型領域２６との位置ずれの許容値が、方向によって異なり、ｘ方向よりもｙ方向で大きく設定されていることを意味する。
　図１０に示すマークセット７０ｒは、マークセット７０ｑと同様に、互いに平面視において形状が異なる第１マーク７１、第２マーク７２、及び第３マーク７３を含む。第１マーク７１及び第３マーク７３は、いずれも平面視において楕円形状を呈する。但し、その楕円の長径方向は、互いに直交しており、第１マーク７１ではｙ方向、第３マーク７３ではｘ方向にそれぞれ平行である。そして、第２マーク７２は、平面視円形状を呈する。つまり、ｎ型領域２５とｐ型領域２６との位置ずれの許容値、及びｐ型領域２６と電極層との位置ずれの許容値が、いずれもｘ方向に比べてｙ方向で大きくなっている。
　太陽電池１０では、ｎ型領域２５とｐ型領域２６とが交互に配置されるｘ方向において、ｙ方向よりも位置合わせの精度を高くすることが好ましい。即ち、太陽電池１０では、裏面２１ｂ上の方向によって許容できる位置ずれの程度が異なるため、当該方向に応じて各マークの長さを変更することは好適である。これにより、太陽電池１０により適した効率の良い位置合わせが可能となる。
　図１１に示す例では、中心円９０の周りに、複数のマークセット７０を同心円上に配置してマークセット集合体９１を形成している。中心円９０は、マークセット集合体９１を形成する際の目印として、例えば、裏面２１ｂをレーザー等で加工して形成したマークである。マークセット集合体９１では、複数のマークセット７０が同心円上に等間隔で配置され、各々同じサイズを有する。このように、複数のマークセット７０を同心円上に配置することで、例えば、マークセット８０を確認することなく、シフトに加えて回転による位置ずれも判定することが可能となる。
　図１２に示す例では、マークセット７０の周りに、複数のマークセット７０ａ～７０ｊを同心円上に配置してマークセット集合体９２を形成している。マークセット７０ａ～７０ｅは、第１マーク７１と第２マーク７２とで構成され、ｎ型領域２５とｐ型領域２６との位置ずれ判定に使用される。一方、マークセット７０ｆ～７０ｊは、第１マーク７１ｘと第３マーク７３とで構成され、ｎ型領域２５と電極層との位置ずれ判定に使用される。なお、第１マーク７１ｘは、ｎ型領域２５に設けられた凹状部内にｎ型領域２５からなる島が形成された形態を有する。これにより、３つ以上のパターニング層を積層する場合に、いずれの層に位置ずれが存在するのかを容易に判定することができる。
　また、マークセット７０ａ～７０ｅでは、第１マーク７１の輪郭線７１Ｌと第２マーク７２の輪郭線７２Ｌとの間隔がそれぞれ異なっている。当該間隔は、マークセット７０ａで最も広く、マークセット７０ｅに近づくほど狭くなり、例えば、マークセット７０ｅでゼロに設定されている。これにより、位置合わせのずれ量及びずれ向きを迅速に判定できる。例えば、マークセット７０ｄ（間隔；ｄ）で輪郭線７１Ｌと７２Ｌとが接触し、マークセット７０ｃ（間隔；ｃ）で輪郭線７１Ｌと７２Ｌとが接触しない場合には、ずれ量がｄ以上ｃ未満であることが直ぐに分かる。同様に、マークセット７０ｆ～７０ｊでは、輪郭線７１Ｌｘと７２Ｌとの間隔がそれぞれ異なっている。
　なお、図８～図１２に例示した形態は、マークセット８０にも適用することができる。また、上記では、第２，３パターニング層を島状に残して第２，３マークを形成するものとして説明したが、第２，３パターニング層に凹状部を設けて第２，３マークを形成することもできる。
　図１３～図２５を参照しながら、上記構成を備える太陽電池１０の製造方法について以下詳説する。ここでは、ｉ型非晶質半導体層２２等の非晶質半導体層を非晶質シリコン層、保護層２４及び絶縁層３１をＳｉＮ層として説明する。
　図１３～図２５（図２０，２１を除く）では、太陽電池１０の製造途中におけるＡ２‐Ａ２線断面、Ａ１‐Ａ１線断面、Ａ３‐Ａ３線断面に対応する断面をそれぞれ示す。
　まず、図１３に示すように、基板２１の受光面２１ａ上にｉ型非晶質半導体層２２、ｎ型非晶質半導体層２３、及び保護層２４を順に形成すると共に、裏面２１ｂ上にｎ型領域２５（ｉ型非晶質半導体層２７及びｎ型非晶質半導体層２８）、及び絶縁層３１を順に形成する。この工程では、例えば、清浄な基板２１を真空チャンバ内に設置して、ＣＶＤやスパッタリング法により各層を形成する。また、この工程では、例えば、裏面２１ｂ上の端縁領域を除く全域にｎ型領域２５及び絶縁層３１を形成する。
　ＣＶＤによるｉ型非晶質半導体層２２，２７の成膜には、例えば、シランガス（ＳｉＨ4）を水素（Ｈ2）で希釈した原料ガスを使用する。また、ｎ型非晶質半導体層２３，２８の場合は、例えば、シラン（ＳｉＨ4）にホスフィン（ＰＨ3）を添加し、水素（Ｈ2）で希釈した原料ガスを使用する。シランガスの水素希釈率を変化させることにより、ｉ型非晶質半導体層２２，２７及びｎ型非晶質半導体層２３，２８の膜質を変化させることができる。また、ホスフィン（ＰＨ3）の混合濃度を変化させることによって、ｎ型非晶質半導体層２３，２８のドーピング濃度を変化させることができる。ＣＶＤによる保護層２４及び絶縁層３１の成膜には、例えば、ＳｉＨ4／アンモニア（ＮＨ3）、又はＳｉＨ4／窒素（Ｎ2）の混合ガスを原料ガスとして使用する。
　続いて、図１４に示すように、裏面２１ｂ上に形成されたｎ型領域２５及び絶縁層３１をパターニングする。このパターニングは、例えば、目的とするレジストパターンを絶縁層３１上に形成し、レジスト膜で被覆されずに露出した領域をエッチング除去して行なわれる。絶縁層３１は、例えば、フッ化水素（ＨＦ）水溶液を用いてエッチングできる。絶縁層３１のエッチング終了後、レジスト膜を除去し、パターニングされた絶縁層３１をマスクとして、露出しているｎ型領域２５をエッチングする。ｎ型領域２５は、例えば、水酸化ナトリウム（ＮａＯＨ）水溶液（例えば、１ｗｔ％　ＮａＯＨ水溶液）等のアルカリ性エッチング液を用いてエッチングできる。
　この工程により、第１パターニング層（パターニングされたｎ型領域２５）、マークセット７０を構成する第１マーク７１、及びマークセット８０を構成する第１マーク８１が形成される。このとき、ｎ型領域２５の上には、同じパターンに形成された絶縁層３１が存在する。ｎ型領域２５内に形成されるマークセット７０では、ｎ型領域２５及び絶縁層３１の一部をエッチング除去して凹状部を設けることにより第１マーク７１が形成される。一方、ｐ型領域２６内に形成されるマークセット８０では、ｎ型領域２５及び絶縁層３１を島状に残して第１マーク８１が形成される。
　続いて、図１５に示すように、例えば、裏面２１ｂ上の端縁領域を除く全域にｐ型領域２６（ｉ型非晶質半導体層２９及びｐ型非晶質半導体層３０）を形成する。ｐ型領域２６は、パターニングされた絶縁層３１上、及び裏面２１ｂ上に直接形成される。ｐ型領域２６は、ｎ型領域２５と同様に、ＣＶＤによって形成できる。但し、ＣＶＤによるｐ型非晶質半導体層３０の成膜には、例えば、ホスフィン（ＰＨ3）の代わりに、ジボラン（Ｂ2Ｈ6）をドーピングガスとして使用する。
　続いて、図１６～図１９に示すように、絶縁層３１上に形成されたｐ型領域２６の一部、及び絶縁層３１の一部を除去する。これにより、ｎ型領域２５の一部が露出してｎ型領域２５とｎ側電極４０とのコンタクト領域が形成される。この工程では、まず、ｐ型領域２６の上記一部をエッチング除去するが、このとき、ｎ型領域２５とｐ型領域２６との位置合わせが必要となる。
　まず、図１７に示すレジストパターン１０１を作製する。パターニング手法としては、印刷法、フォトリソグラフィー法、インプリント法、直接描画法、マスクパターンを転写する印刷法、フォトリソグライー法、インプリント法など種々の方法を使用することができる。なお、量産性の観点では中でも、マスクパターンを転写する印刷法、フォトリソグライー法、インプリント法が望ましい。ここでは印刷法を用いる。
　図１６に示すように、レジスト膜１００をｐ型領域２６上の全域に形成した後、その上に印刷法によりレジストパターン１０１を形成する。レジスト膜１００には、例えば、印刷用レジスト組成物を用いることができる。マスク１１０には、例えば、上記コンタクト領域に対応する保護部１１１を有するマスクを用いることができる。換言すると、マスク１１０には、ｐ型領域２６のパターンを形成するための開口パターン１１２、第２マーク７２を形成するための開口パターン１１３、及び第２マーク８２を形成するための開口パターン１１４が設けられている。
　マスク１１０は、開口パターン１１３が第１マーク７１からはみ出すことなく第１マーク７１内に位置するように、且つ開口パターン１１４が第１マーク８１からはみ出すことなく第１マーク８１内に位置するように配置される。この工程では、例えば、開口パターン１１３の輪郭線と、第１マーク７１の輪郭線７１Ｌとを実際に確認しながら両者が接触しないようにマスク１１０を配置する手順を設けてもよい。但し、生産性等の観点から、第１マーク７１と第２マーク７２の配置を事後的に確認することが好適である。したがって、ここでは、第１マーク７１の座標データと、開口パターン１１３の座標データとを用いて、マスク１１０の配置を調整する。
　次に、図１８に示すように、作製されたレジストパターン１０１を用いて、ＮａＯＨ水溶液等のアルカリ性エッチング液により、ｐ型領域２６の上記一部をエッチング除去する。当該エッチングが設計通りになされた場合、第１マーク７１内に第２マーク７２が、第１マーク８１内に第２マーク８２がそれぞれ形成される。なお、ｐ型領域２６は、通常、ｎ型領域２５よりもエッチングされ難いため、例えば、ｎ型領域２５をエッチングするＮａＯＨ水溶液よりも高濃度のもの（例えば、１０ｗｔ％　ＮａＯＨ水溶液）を用いる。
　次に、図１９に示すように、例えば、レジストパターン１０１を除去し、パターニングされたｐ型領域２６をマスクとして、絶縁層３１をエッチング除去する。これにより、絶縁層３１は、ｎ型領域２５とｐ型領域２６の間のみに残る。マークセット８０においても、ｐ型領域２６と同じ形状に絶縁層３１がパターニングされる。
　続いて、第２マーク７２が第１マーク７１からはみ出すことなく第１マーク７１内に位置するか否かを確認して、ｎ型領域２５とｐ型領域２６との位置ずれを判定する。また、第２マーク８２についても同様に判定を行なう。具体的には、各マークの輪郭線同士の接触の有無を計測して、かかる位置ずれを判定する。つまり、各マークの輪郭線同士の間隔を位置ずれの許容値に設定している。
　この工程では、図２０に示すように、第２マーク７２が第１マーク７１の中心から大きくシフトした場合であっても、輪郭線７１Ｌと７２Ｌとが接触せず、且つ輪郭線８１Ｌと８２Ｌとが接触しないことが確認された場合には、ｎ型領域２５とｐ型領域２６との位置ずれが許容値内であると判定する。一方、図２１に示すように、例えば、輪郭線７１Ｌと７２Ｌとが接触する場合には、かかる位置ずれが許容値を超えると判定する。ｎ型領域２５とｐ型領域２６との位置ずれが、許容値内であると判定された場合には電極形成工程に進み、許容値を超えると判定された場合には、例えば、不良品として適切に処理される。
　各マーク配置の計測は、例えば、光学顕微鏡を用いた画像処理により自動的に行なうことができる。或いは、各マーク配置は、光学顕微鏡を用いて目視観察されてもよい。この計測では、各マークの輪郭線同士の接触の有無だけでなく、ずれ量やずれ向きを確認することができる。例えば、第１マーク７１に対する第２マーク７２のずれ量やずれ向きを計測して、その計測値をマスク１１０の配置手順にフィードバックすることができる。なお、この工程では、各マークの輪郭線同士の間隔を計測して、計測値が予め定められた閾値以上である場合に、位置ずれが許容値内であると判定してもよい。
　以上のようにして、光電変換部２０を製造できる。そして、光電変換部２０のｎ型領域２５上にｎ側電極４０を、ｐ型領域２６上にｐ側電極５０をそれぞれ形成することにより、太陽電池１０が製造される。ｎ側電極４０及びｐ側電極５０は、例えば、以下に例示する方法で形成される。
　まず、図２２に示すように、ｎ型領域２５上、ｐ型領域２６上、第１マーク７１，８１上、及び第２マーク７２，８２上の全域を覆うように、ＴＣＯからなる透明導電層３２を形成する。透明導電層３２は、例えば、スパッタリング法やＣＶＤにより形成することができる。透明導電層３２には、後工程で分離溝６０が形成されて透明導電層４３，５３に分離される。このとき、ｐ型領域２６と電極層を構成する透明導電層４３，５３との位置合わせが必要となる。
　続いて、図２４に示すレジストパターン１０３を作製する。パターニング手法としてはレジストパターン１０１同様、印刷法、フォトリソグラフィー法、インプリント法、直接描画法、マスクパターンを転写する印刷法、フォトリソグライー法、インプリント法など種々の方法を使用することができる。なお、量産性の観点では中でも、マスクパターンを転写する印刷法、フォトリソグライー法、インプリント法が望ましい。ここでは印刷法を用いた例で説明する。
　図２３に示すように、レジスト膜１０２を透明導電層３２上の全域に形成した後、その上に、印刷法によりレジストパターン１０３を形成する。レジスト膜１０２には、レジスト膜１００と同様に、印刷用レジスト組成物を用いることができる。マスク１１５には、分離溝６０に対応する保護部１１６が設けられたマスクを用いる。マスク１１５には、ｐ型領域２６のパターンを形成するためのパターンである開口パターン１１７、第２マーク７２を形成するためのパターンである開口パターン１１８、及び第２マーク８２を形成するためのパターンである開口パターン１１９が設けられている。
　マスク１１５は、開口パターン１１８が第２マーク７２からはみ出すことなく第２マーク７２内に位置するように、且つ開口パターン１１９が第２マーク８２からはみ出すことなく第２マーク８２内に位置するように配置される。この工程では、例えば、開口パターン１１８の輪郭線と、第２マーク７２の輪郭線７２Ｌとを実際に確認しながら両者が接触しないようにマスク１１５を配置する手順を設けてもよい。但し、ｐ型領域２６のパターニング工程と同様に、生産性向上等の観点から、第２マーク７２等の座標データを用いてマスク１１５の配置を調整することが好適である。
　次に、図２５に示すように、作製されたレジストパターン１０３を用いて、塩化水素（ＨＣｌ）水溶液やシュウ酸水溶液等のアルカリ性エッチング液により、透明導電層３２の一部をエッチング除去する。これにより、分離溝６０が形成されると共に、第２マーク７２内に第３マーク７３が、第２マーク８２内に第３マーク８３がそれぞれ形成される。
　続いて、第２マーク７２，８２の場合と同様にして、第３マーク７３，８３が第２マーク７２，８２からはみ出すことなく第１マーク７２，８２内にそれぞれ位置するか否かを確認する。これにより、ｐ型領域２６と電極層との位置ずれの有無を判定する。ｐ型領域２６と電極層との位置ずれ判定は、金属層４４，５４を形成した後に行なってもよい。
　最後に、透明導電層４３，５３上に、金属層４４，５４をそれぞれ形成する。金属層４４，５４は、電解めっき法により形成できる。この場合、透明導電層４３，５３上にこれと同じパターンでめっきのシード層を形成しておくことが好ましい。金属層４４，５４としてＣｕめっき層を形成する場合、シード層もＣｕ層とすることが好ましい。そして、電解めっき法により、Ｃｕシード層上に金属層４４，５４（Ｃｕめっき層）を形成する。電解めっきは、例えば、ｎ側電極４０を構成するＣｕシード層と、ｐ側電極５０を構成するＣｕシード層とに同じ大きさの電流を流して行なうことができる。なお、Ｃｕめっき層の表面には、Ｃｕの酸化を防止して導電性の低下を防止する保護層として、例えば、Ｓｎめっき層を形成することが好適である。
　なお、上記例示の製造過程では、位置ずれ判定の工程を複数設けたが、ｎ型領域２５、ｐ型領域２６、及び電極層の位置ずれ判定を、全ての層が形成された後にまとめて行なってもよい。また、３つのマークを重ね合わせたマークセット７０に加えて又はこれに代わって、図１２に例示するように、第１マークと第２マークとで構成されるマークセット、及び第１マークと第３マークとで構成されるマークセットを形成してもよい。そして、全ての層が形成された後に位置ずれ判定をまとめて行なってもよい。
　また、上記例示の製造過程では、各マークの中心が一致する状態で、各マークの輪郭線同士の間隔が均等であるマークセットを例示したが、図９，１０に例示するように、当該間隔が異なるマークセットを形成してもよい。例えば、平面視において第１マークの中心と第２マークの中心とが一致する状態で、その中心を通る一の方向と、該一の方向に直交する他の方向とで各マークの輪郭線同士の間隔が異なるように、第１マーク及び第２マークを互いに異なる形状で形成してもよい。
　また、ｎ型領域２５内及びｐ型領域２６内の少なくとも一方に、複数のマークセットを形成してもよい。複数のマークセットは、図１１に例示するように、例えば、同心円上に配置することができる。さらに、各マークの輪郭線同士の間隔がそれぞれ異なる複数のマークセットを形成してもよい。
　以上のように、マークセット７０，８０等を用いて、ｎ型領域２５、ｐ型領域２６、及び電極層の位置ずれ判定乃至位置合わせを行なうことにより、効率良く太陽電池１０を製造することができる。例えば、太陽電池１０の性能を維持しながら、必要以上に厳しい位置ずれ判定を抑制して、歩留まりを向上させることができる。特に、方向によって位置合わせの精度が異なる場合には、当該方向に応じてマークの長さを変更することにより、さらに歩留まりを向上させることも可能である。
　マークセット７０，８０を用いた位置ずれ判定は、例えば、第１マーク７１の輪郭線７１Ｌと第２マーク７２の輪郭線７２Ｌとの接触の有無を計測するという簡易な方法により行われる。したがって、解析が容易であって、光学顕微鏡を用いた目視観察により行なうこともできる。また目視観察の他、電極層（透明導電層４３及び金属層４４）を島状に残して形成された第３マーク７３の輪郭線７３Ｌと第２マーク７２の輪郭線７２Ｌとの接触は、第３マーク７３の電極層と第２マーク７２の外周の電極層との間の抵抗値を計測することによって容易に判定を行うことができる。
　マークセット７０，８０を用いて、各パターニング層のずれ量及びずれ向きを計測することもできる。特に、各マークを平面視において円形状とすることにより、ずれ量及びずれ向きの計測が容易になる。さらには、各マークの輪郭線同士の間隔がそれぞれ異なる複数のマークセットを用いることで、より詳細・的確な判定を簡便に行なうこともできる。
　１０　太陽電池、２０　光電変換部、２１　基板、２１ａ　受光面、２１ｂ　裏面、２２，２７，２９　ｉ型非晶質半導体層、２３，２８　ｎ型非晶質半導体層、２４　保護層、２５　ｎ型領域、２６　ｐ型領域、３０　ｐ型非晶質半導体層、３１　絶縁層、４０　ｎ側電極、４１，５１　フィンガー部、４２，５２　バスバー部、３２，４３，５３　透明導電層、４４，５４　金属層、５０　ｐ側電極、６０　分離溝、７０，７０ａ～７０ｊ，８０　マークセット、７１，７１ｘ，８１　第１マーク、７２，８２　第２マーク、７３，８３　第３マーク、９０　中心円、９１，９２　マークセット集合体、９０　中心円、１００　レジスト膜、１０１　レジストパターン、１１０，１１５　マスク、１１１，１１６　保護部、１１２，１１３，１１４，１１７，１１８，１１９　開口パターン。

Claims (13)

  1. 　半導体基板上に形成された第１パターニング層と、
    　前記半導体基板上及び前記第１パターニング層上の少なくとも一方に形成された第２パターニング層と、
    　前記第１パターニング層と前記第２パターニング層との位置ずれを判定するためのマークセットと、
    　を備え、
    　前記マークセットは、
    　前記第１パターニング層に凹状部を設けて、又は該層を島状に残して形成された第１マークと、
    　前記第２パターニング層に凹状部を設けて、又は該層を島状に残して前記第１マーク内に収まるように形成された第２マークと、
    　を含む太陽電池。
  2. 　請求項１に記載の太陽電池であって、
    　前記第１マークの第１輪郭線と前記第２マークの第２輪郭線との間には、所定の間隔が設けられ、
    　前記間隔は、前記第１パターニング層と前記第２パターニング層との位置合わせの許容値を規定する太陽電池。
  3. 　請求項２に記載の太陽電池であって、
    　前記第１マーク及び前記第２マークは互いに平面視における形状が異なり、
    　前記間隔は、前記第１マークの中心を通る一の方向と、該一の方向に直交する他の方向とで異なる太陽電池。
  4. 　請求項２又は３に記載の太陽電池であって、
    　前記間隔がそれぞれ異なる複数の前記マークセットが形成された太陽電池。
  5. 　請求項１～４のいずれか１項に記載の太陽電池であって、
    　少なくとも前記第２マークは、平面視において円形状を呈する太陽電池。
  6. 　請求項１～５のいずれか１項に記載の太陽電池であって、
    　前記マークセットは、複数形成され、
    　前記マークセットの各々は、平面視において同心円上に配置されている太陽電池。
  7. 　請求項１～６のいずれか１項に記載の太陽電池であって、
    　前記第１パターニング層は、第１導電型非晶質半導体層であり、
    　前記第２パターニング層は、第２導電型非晶質半導体層である太陽電池。
  8. 　請求項７に記載の太陽電池であって、
    　第３パターニング層として、第１導電型非晶質半導体層上及び第２導電型非晶質半導体層上に形成された電極層を備え、
    　前記マークセットは、前記電極層に凹状部を設けて、又は該層を島状に残して前記第２マーク内に収まるように形成された第３マークを含む太陽電池。
  9. 　第１パターニング層と第２パターニング層との位置ずれを判定するためのマークセットを備えた太陽電池の製造方法であって、
    　半導体基板上に前記第１パターニング層を形成し、前記第１パターニング層に凹状部を設けて、又は該層を島状に残して前記マークセットを構成する第１マークを形成する第１工程と、
    　前記半導体基板上及び前記第１パターニング層上の少なくとも一方に前記第２パターニング層を形成し、前記第２パターニング層に凹状部を設けて、又は該層を島状に残して前記マークセットを構成する第２マークを形成する第２工程と、
    　前記第２マークが前記第１マークからはみ出すことなく該マーク内に位置するか否かを確認して前記位置ずれを判定する第３工程と、
    　を備える太陽電池の製造方法。
  10. 　請求項９に記載の太陽電池の製造方法であって、
    　前記第３工程では、前記第１マークの第１輪郭線と前記第２マークの第２輪郭線との間隔を確認して、前記間隔が予め定められた閾値以上である場合に、前記位置ずれがない又は前記位置ずれが許容値内であると判定する太陽電池の製造方法。
  11. 　請求項９に記載の太陽電池の製造方法であって、
    　前記第３工程では、前記第１マークの第１輪郭線と前記第２マークの第２輪郭線との接触の有無を確認して、前記接触が確認できない場合に、前記位置ずれがない又は前記位置ずれが許容値内であると判定する太陽電池の製造方法。
  12. 　請求項１０又は１１記載の太陽電池の製造方法であって、
    　前記第１マークの中心と前記第２マークの中心とが平面視において一致する状態で、前記中心を通る一の方向と、該一の方向に直交する他の方向とで前記間隔が異なるように、前記第１マーク及び前記第２マークを互いに異なる形状で形成する太陽電池の製造方法。
  13. 　第１パターニング層と第２パターニング層との位置ずれを判定するためのマークセットを備えた太陽電池の製造方法であって、
    　半導体基板上に前記第１パターニング層を形成し、前記第１パターニング層に凹状部を設けて、又は該層を島状に残して前記マークセットを構成する第１マークを形成する第１工程と、
    　前記半導体基板上及び前記第１パターニング層上の少なくとも一方に前記第２パターニング層を形成し、前記第２パターニング層に凹状部を設けて、又は該層を島状に残して前記マークセットを構成する第２マークを形成する第２工程と、
    　を備え、
    　前記第２工程では、前記第２パターニング層及び前記第２マークを形成するためのマスクパターンを有するマスクを使用し、前記マスクパターンのうち前記第２マークに対応するパターンが前記第１マークからはみ出すことなく前記第１マーク内に位置するように、前記マスクの配置を調整する太陽電池の製造方法。
PCT/JP2013/057027 2012-03-30 2013-03-13 太陽電池及びその製造方法 WO2013146272A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014507651A JP6089306B2 (ja) 2012-03-30 2013-03-13 太陽電池及びその製造方法
US14/496,238 US9431555B2 (en) 2012-03-30 2014-09-25 Solar cell and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-080079 2012-03-30
JP2012080079 2012-03-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/496,238 Continuation US9431555B2 (en) 2012-03-30 2014-09-25 Solar cell and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2013146272A1 true WO2013146272A1 (ja) 2013-10-03

Family

ID=49259536

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/057027 WO2013146272A1 (ja) 2012-03-30 2013-03-13 太陽電池及びその製造方法

Country Status (3)

Country Link
US (1) US9431555B2 (ja)
JP (1) JP6089306B2 (ja)
WO (1) WO2013146272A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016121532A1 (ja) * 2015-01-30 2016-08-04 シャープ株式会社 光電変換素子および光電変換素子の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244411B (zh) * 2015-08-27 2017-10-20 陕西师范大学 一种硅基太阳能电池及其单晶硅片钝化方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148709A (ja) * 1994-11-15 1996-06-07 Mitsubishi Electric Corp 薄型太陽電池の製造方法及び薄型太陽電池の製造装置
WO2012018119A1 (ja) * 2010-08-06 2012-02-09 三洋電機株式会社 太陽電池及び太陽電池の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3439751B2 (ja) * 2001-10-19 2003-08-25 三菱電機株式会社 マスクアライメント方法
JP4735280B2 (ja) * 2006-01-18 2011-07-27 株式会社日立製作所 パターン形成方法
WO2008111214A1 (ja) * 2007-03-15 2008-09-18 Fujitsu Limited 表示パネル、積層型表示素子及びその製造方法
JP5230222B2 (ja) 2008-02-21 2013-07-10 三洋電機株式会社 太陽電池

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148709A (ja) * 1994-11-15 1996-06-07 Mitsubishi Electric Corp 薄型太陽電池の製造方法及び薄型太陽電池の製造装置
WO2012018119A1 (ja) * 2010-08-06 2012-02-09 三洋電機株式会社 太陽電池及び太陽電池の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016121532A1 (ja) * 2015-01-30 2016-08-04 シャープ株式会社 光電変換素子および光電変換素子の製造方法

Also Published As

Publication number Publication date
US20150007887A1 (en) 2015-01-08
US9431555B2 (en) 2016-08-30
JPWO2013146272A1 (ja) 2015-12-10
JP6089306B2 (ja) 2017-03-08

Similar Documents

Publication Publication Date Title
US10644178B2 (en) Solar battery and solar battery module
US9362426B2 (en) Photoelectric conversion device and method for producing same
US10546969B2 (en) Method of manufacturing solar cell and solar cell
JP6179900B2 (ja) 太陽電池及びその製造方法
JP5820988B2 (ja) 光電変換装置及びその製造方法
US8877545B2 (en) Method of manufacturing solar cell
WO2012018119A1 (ja) 太陽電池及び太陽電池の製造方法
JPWO2011105554A1 (ja) 太陽電池及び太陽電池の製造方法
JP6089306B2 (ja) 太陽電池及びその製造方法
JP5899492B2 (ja) 半導体装置の製造方法
US9780241B2 (en) Solar cell
US20190386160A1 (en) Solar cell
US20190207052A1 (en) Method of manufacturing solar cell, and solar cell
WO2012132613A1 (ja) 光電変換素子の製造方法
US10930810B2 (en) Solar cell and method of manufacturing solar cell
US10014420B2 (en) Solar cell
JP2021057426A (ja) 太陽電池セル
WO2012043508A1 (ja) 太陽電池及びその製造方法
WO2016121532A1 (ja) 光電変換素子および光電変換素子の製造方法
JP7353865B2 (ja) 太陽電池の製造方法
TW201511306A (zh) 鈍化發射極背電極矽晶太陽能電池及其製造方法
JP2015185658A (ja) 太陽電池の製造方法
WO2015145944A1 (ja) 光電変換素子及び光電変換素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13768013

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014507651

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 13768013

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE