WO2013132894A1 - 光記録媒体駆動装置、トラッキングエラー検出方法 - Google Patents

光記録媒体駆動装置、トラッキングエラー検出方法 Download PDF

Info

Publication number
WO2013132894A1
WO2013132894A1 PCT/JP2013/050804 JP2013050804W WO2013132894A1 WO 2013132894 A1 WO2013132894 A1 WO 2013132894A1 JP 2013050804 W JP2013050804 W JP 2013050804W WO 2013132894 A1 WO2013132894 A1 WO 2013132894A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
exclusive
delay
region
unit
Prior art date
Application number
PCT/JP2013/050804
Other languages
English (en)
French (fr)
Inventor
鈴木　雄一
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to EP13757997.5A priority Critical patent/EP2824664A1/en
Priority to CN201380011843.5A priority patent/CN104145307A/zh
Priority to US14/381,243 priority patent/US9087524B2/en
Priority to KR20147020909A priority patent/KR20140138607A/ko
Priority to JP2014503513A priority patent/JP5871052B2/ja
Publication of WO2013132894A1 publication Critical patent/WO2013132894A1/ja
Priority to IN7288DEN2014 priority patent/IN2014DN07288A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B7/0901—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following only
    • G11B7/0906—Differential phase difference systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B7/094—Methods and circuits for servo offset compensation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
    • G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B7/0943—Methods and circuits for performing mathematical operations on individual detector segment outputs

Definitions

  • the present technology relates to an optical recording medium driving apparatus that performs at least reproduction on an optical recording medium and a tracking error detection method.
  • optical discs such as CD (Compact Disc), DVD (Digital Versatile Disc), and BD (Blu-ray Disc: registered trademark) are widely used.
  • CD Compact Disc
  • DVD Digital Versatile Disc
  • BD Blu-ray Disc: registered trademark
  • a DPD (Differential Phase Detection) method is widely adopted as a tracking error detection method for a read-only ROM disc.
  • FIG. 10 is an explanatory diagram of a tracking error detection method based on the DPD method.
  • a light receiving unit in which four light receiving regions A, B, C, and D are dividedly formed is used as a light receiving unit for receiving reflected light from an optical disc.
  • a four-divided light receiving portion is a division that extends in the longitudinal direction (line direction) of the track on the basis of a track formed by pits (shaded portions in the figure) formed in a row on the optical disc.
  • A, B, C, and D regions are partitioned by a line and a dividing line extending in the short direction (disk radial direction).
  • a set of areas A and B and a set of areas C and D are divided by a dividing line in the track longitudinal direction, and a set of areas A and D and a set of areas B and C are tracks.
  • the set is partitioned by a dividing line in the short direction.
  • FIG. 10A schematically shows the state of transition when a pit passes through the light receiving unit (time points t1 to t5).
  • Time t1 is a state in which the leading edge of the pit has reached the vicinity of the upstream end of the light receiving unit
  • time t2 is a state in which the leading edge has reached the vicinity of the track width direction dividing line of the light receiving unit
  • time t3 is the leading The state where the edge portion reaches the vicinity of the downstream end of the light receiving portion
  • the time point t4 is the state where the ending edge portion of the pit reaches the vicinity of the dividing line in the track lateral direction of the light receiving portion
  • the time point t5 The state which reached
  • the beam spot On the left side of the paper, the beam spot is detracking to the left of the track center on the left, the beam spot is tracing the track center on the center, and the beam spot is on the right. It shows the situation when detracking to the right of the track center.
  • a signal (A + C) and a signal (B + D) are generated based on the respective light reception results of the four regions A to D in the light receiving unit, and a phase difference between them (a phase difference generated in the light receiving unit due to optical interference).
  • a tracking error signal TES is generated.
  • the signal (A + C) means the addition result of the signal A and the signal C generated based on the light reception results of the regions A and C, respectively, and the signal (B + D) is generated based on the light reception result of the regions B and D, respectively. This means the result of addition of the signal B and the signal D.
  • FIG. 10B the waveforms of the signal (A + C) and the signal (B + D) obtained from the time point t1 to the time point t5 are shown in FIG. Each time (right side of the page) is shown. As shown in this figure, there is no phase difference between the signal (A + C) and the signal (B + D) during the track center trace. When the left side detracking is performed, the phase difference is generated so that the phase on the signal (A + C) side is advanced. Conversely, when the right side detracking is performed, the phase difference is generated so that the phase on the signal (B + D) side is advanced.
  • FIG. 10C shows how the tracking error signal TES by the DPD method is generated from the signals (A + C) and (B + D).
  • the phase difference between the signal (A + C) and the signal (B + D) is detected including information on the polarity (which phase is advanced / delayed), and the tracking error signal TES is based on the result. Is generated.
  • For each signal TES an example of a waveform obtained when the beam spot passes through the track center from the left side and exits to the right side is shown.
  • FIG. 11 shows an example of a phase comparator that is indispensable when the DPD method is adopted.
  • the phase comparator shown in FIG. 11 is a so-called EXOR (EX-OR: EXclusive OR) type phase comparator.
  • EXOR EX-OR: EXclusive OR
  • an EXOR type phase comparator includes an EXOR circuit and a flip-flop to which a binarized signal (A + C) and a binarized signal (B + D) are input, and two An AND gate circuit and an operational amplifier are provided at least.
  • the output of the EXOR circuit becomes “1” when the two input signals are different, and becomes “0” when they are the same.
  • the lower flip-flop determines whether the difference in the signals detected by the EXOR circuit represents phase advance or phase lag, and determines the polarity of the phase comparator output.
  • phase comparator By using such a phase comparator, it is possible to generate the tracking error signal TES by the DPD method as described in FIG. 10C above.
  • the signal quality of the signals A to D obtained by binarizing the light reception signals in the areas A to D deteriorates.
  • Specific examples of signal deterioration at this time include chattering, pulse width fluctuation, and local pulse omission as shown in FIG. Due to the effects 1) to 3), these phenomena occur frequently.
  • the EXOR type phase detector as shown in FIG. 11 has a problem that a phase detection error occurs when the pulse widths of the signals A to D fluctuate.
  • FIG. 13 is an explanatory diagram of a phase detection error caused by pulse width variation.
  • phase misdetection occurs when signals having the same phase as the signals (A + C) and (B + D) but having different pulse widths are input. It shows a state.
  • the signal (A + C) was originally supposed to be obtained as a waveform represented by a broken line in the figure, but it is assumed that a waveform as shown by a solid line is obtained due to the occurrence of pulse width fluctuation.
  • phase comparator output in the drawing, the phase comparison result indicates that the phase of the signal having a long pulse width is advanced.
  • phase comparator there is a so-called edge detection type phase comparator as shown in FIG.
  • This edge detection type phase comparator is also disclosed in, for example, Patent Document 2 described above.
  • the edge detection type phase comparator even if the pulse width variation as pointed out in [a] above occurs, the output due to the pulse width variation becomes a positive and negative pulse output. This can offset the effect.
  • the edge detection type phase comparator has a problem that a phase detection error occurs when a lot of chattering occurs in one of the input signals.
  • FIG. 15 is an explanatory diagram of phase detection errors caused by chattering. Specifically, in FIG. 15, the edge detection type phase when the chattering occurs only on the signal (A + C) side with respect to the signal (A + C) and the signal (B + D) that should originally have the same pulse width and phase.
  • the phase comparator output obtained with a comparator is illustrated.
  • phase detection result offset is not offset, but the phase difference that should be detected is attenuated, resulting in a tracking error. There is no change in inviting detection.
  • chattering occurs when the EXOR type is used for the phase comparator. Specifically, when chattering occurs when the EXOR type is used, phase advance / delay determination using a flip-flop is not performed correctly, and a tracking error signal fluctuation that cannot be handled by LPF smoothing occurs.
  • the phase comparator is shorter than the channel clock in order to accurately detect the difference between the edge positions of the signal (A + C) and the signal (B + D). It is required to output pulses with high accuracy.
  • the 2T signal frequency which is the shortest mark length
  • the 2T signal frequency which is the shortest mark length
  • a gate element that accurately outputs a time width pulse having a signal phase difference shorter than the 2T signal period is required.
  • the offset fluctuation, amplitude fluctuation, and S / N reduction of the final tracking error signal are caused. Ensuring a high-speed and high-accuracy response, including temperature changes and solid variations, becomes a design obstacle.
  • Some conventional DPD tracking error detection circuits employ a method of detecting a phase difference by processing a binary signal with a digital synchronization circuit.
  • the phase comparator in this case often needs to operate at a clock frequency higher than the channel clock. For example, if it is required to directly detect a phase shift of about 1/4 of the 2T signal period under the condition of 6 times the speed of the BD described above, the digital synchronization circuit in that case operates with a clock of at least 400 MHz. There is a need. This is faster than a general read channel operation clock, and can still be a design obstacle.
  • Patent Document 1 proposes a method of adding a variable delay circuit to the signals C and D, for example.
  • the present technology has been made in view of the above-mentioned problems, and is capable of stably detecting a tracking error from a received light signal deteriorated with an increase in recording density of an optical recording medium, and accompanying an increase in reproduction speed.
  • the problem is to solve the problem and to solve the problem of the phase difference between the signals A and B and the signals C and D generated depending on the pit depth.
  • the optical recording medium driving device of the present technology includes a light irradiation unit that performs light irradiation on the optical recording medium.
  • the four regions of the first region, the second region, the third region, and the fourth region are dividedly formed by the tracking direction dividing line extending in the direction of the direction, the first region and the second region, and the third region and the second region.
  • the four regions are each partitioned by the line dividing line, the first region and the fourth region, and the second region and the third region are each partitioned by the tracking direction dividing line, and the first region and the second region
  • the region includes a light receiving unit arranged on the upstream side with respect to the direction in which the track flows, and the third region and the fourth region on the downstream side.
  • a binarization unit that obtains a binarized signal based on the light reception signal obtained in each of the light receiving regions in the light receiving unit as a first signal, a second signal, a third signal, and a fourth signal is provided.
  • a delay unit that delays the first signal, the second signal, the third signal, and the fourth signal is provided.
  • a first exclusive OR calculation unit that calculates an exclusive OR of the first signal input without passing through the delay unit and the third signal input through the delay unit;
  • a second exclusive OR calculation unit that calculates an exclusive OR of the first signal input via the delay unit and the third signal input without passing through the delay unit;
  • a third exclusive OR calculator for calculating an exclusive OR of the second signal input without passing through the delay unit and the fourth signal input through the delay unit;
  • a fourth exclusive OR calculating unit that calculates an exclusive OR of the second signal input via the delay unit and the fourth signal input without passing through the delay unit; Further, the sum of the exclusive OR calculated by the first and third exclusive OR calculators and the sum of the exclusive OR calculated by the second and fourth exclusive OR calculators, respectively.
  • An arithmetic unit for calculating the difference is provided.
  • the exclusive ORs calculated by the first to fourth exclusive OR calculators are set as ⁇ 1>, ⁇ 2>, ⁇ 3>, ⁇ 4>, respectively.
  • ⁇ 1> is an exclusive OR of the first signal without delay and the third signal with delay.
  • ⁇ 2> is an exclusive OR of the first signal with delay and the third signal without delay.
  • ⁇ 3> is an exclusive OR of the second signal without delay and the fourth signal with delay.
  • ⁇ 4> is an exclusive OR of the second signal with delay and the fourth signal without delay.
  • the first and second signals are binarized signals for the light receiving region arranged on the upstream side.
  • the third and fourth signals are binarized signals for the light receiving region arranged on the downstream side.
  • the sum of ⁇ 1> and ⁇ 3> and the sum of ⁇ 2> and ⁇ 4> are assumed to be “the exclusive OR of the first and third signals and the second, , And the exclusive OR of the fourth signal ”.
  • the signal based on the “sum of the exclusive OR of the first and third signals and the exclusive OR of the second and fourth signals” becomes a minimum value at the time of track center tracing, During the track (regardless of direction), the amplitude tends to increase according to the detrack amount (see the signal ⁇ 5> in FIG. 5).
  • the signal has a minimum value at the track center and a maximum value at the midpoint between the track centers.
  • Such a signal is a signal having a shift (advance) of 90 degrees with respect to an ideal tracking error signal when only the phase is viewed.
  • a signal based on “the sum of the exclusive OR of the first and third signals and the exclusive OR of the second and fourth signals” will be referred to as a “cross track signal”.
  • the first and second signals are the binarized signals of the light receiving areas arranged on the upstream side, and the second and fourth signals are arranged on the downstream side.
  • the sum of ⁇ 1> and ⁇ 3> calculated by the arithmetic unit is the cross track signal (the exclusive OR of the first and third signals and the exclusive of the second and fourth signals).
  • the sum of the logical sum and the downstream signal is delayed.
  • the sum of ⁇ 2> and ⁇ 4> calculated by the arithmetic unit is obtained by delaying the upstream signal with respect to the same cross track signal. If a delay is given to the downstream signals constituting the same cross track signal, the phase can be delayed by the delay time. On the other hand, if a delay is given to the upstream signal, the phase can be advanced by the delay time.
  • a signal obtained by delaying the phase of the cross track signal by 90 degrees can be obtained as a sum signal of ⁇ 1> and ⁇ 3> calculated by the arithmetic unit.
  • the signals ⁇ 2> and ⁇ 4> a signal obtained by advancing the phase of the cross track signal by 90 degrees can be obtained.
  • an ideal tracking error signal and a signal in phase can be obtained as the sum signal of ⁇ 1> and ⁇ 3>, and ⁇ 1> as the sum signal of ⁇ 2> and ⁇ 4>.
  • a signal having a phase opposite to that of the sum of ⁇ 3> and ⁇ 3> that is, a phase opposite to the ideal tracking error signal
  • the cross track signal as a signal based on “the sum of the exclusive OR of the first and third signals and the exclusive OR of the second and fourth signals” and the phase thereof are changed.
  • an offset for example, due to deterioration of the binarized signal due to high recording density or the like
  • the difference between the sum of ⁇ 1> and ⁇ 3> and the sum of ⁇ 2> and ⁇ 4> is calculated.
  • the offset component can be canceled out, and as a result, a signal that is in phase with the ideal tracking error signal and that appropriately represents the polarity of the tracking error can be obtained. That is, even when the binarized signal deteriorates due to high recording density or the like, an appropriate tracking error signal can be generated and tracking error detection can be performed stably. .
  • the conventional DPD detection circuit has a tendency that the accuracy of tracking error detection greatly decreases due to the occurrence of pulse width fluctuations, chattering, and the like due to an increase in recording density for the reasons described above.
  • the influence of the pulse width variation, chattering, etc. is a signal offset (an offset superimposed on the signal of the sum of ⁇ 1> and ⁇ 3> and the signal of the sum of ⁇ 2> and ⁇ 4>). Since the offset is canceled as described above in the process of generating the tracking error signal, it is possible to avoid a situation in which the tracking error detection accuracy is lowered due to the pulse width fluctuation or chattering. Therefore, it is possible to effectively prevent the problem of the phase detection error of [a] [b].
  • the present technology does not require a high-speed operation similar to that of the channel clock, the problem [c] related to the increase in the reproduction signal frequency can be avoided.
  • the present technology does not add the signals A and C and the signals B and D. Detection is performed on the phase relationship between A and C (the phase relationship between the first signal and the third signal) and the phase relationship between B and D (the phase relationship between the second signal and the fourth signal), and the information is used. A tracking error is detected. As a result, even if a phase difference caused by the pit depth occurs in the signals A and B and the signals C and D, the tracking error can be detected appropriately.
  • tracking error detection can be stably performed from a received light signal that has deteriorated as the recording density of an optical recording medium increases.
  • FIG. 2 is a block diagram mainly showing a configuration of a tracking error signal generation system provided in the optical recording medium driving device according to the first embodiment. It is the figure which contrasted the operation
  • FIG. 6 is a block diagram mainly showing a configuration of a tracking error signal generation system provided in the optical recording medium driving device of the second embodiment.
  • 5 is a flowchart showing a specific processing procedure for switching between a delay time and an operation clock. It is the figure which showed the example of mounting in an asynchronous digital circuit. It is explanatory drawing about the tracking error detection method by a DPD system. It is the figure which showed an example of the conventional phase comparator. It is explanatory drawing about the specific aspect of signal degradation accompanying the high recording density of an optical disk. It is explanatory drawing about the phase detection error resulting from a pulse width fluctuation
  • First Embodiment> [1-1. Overall configuration of playback device] [1-2. Configuration of tracking error signal generation system] [1-3. Tracking error signal of embodiment] [1-4. About the use of cross-track signals] ⁇ 2. Second Embodiment> ⁇ 3. Modification>
  • FIG. 1 is a block diagram showing an internal configuration of a reproducing apparatus 1 as an embodiment according to an optical recording medium driving apparatus of the present technology.
  • FIG. 1 only the reproduction system and servo system (tracking servo, focus servo) of the signal recorded on the optical disc D of the reproduction apparatus 1 are shown, and the other parts are omitted.
  • the optical disk D is rotationally driven by a spindle motor (SPM) 2 shown in accordance with a predetermined rotational drive system in a state where it is mounted on a turntable (not shown) provided for the reproduction signal 1.
  • the rotation control of the spindle motor 2 is performed by a spindle servo circuit (not shown).
  • a read-only ROM disc is assumed.
  • a high recording density disc such as a BD (Blu-ray Disc: registered trademark)
  • an objective lens described later is used.
  • the reproduction is performed under the condition of an aperture ratio NA of about 0.85 and a laser wavelength of about 405 nm.
  • the optical pickup OP in the drawing reads the recording signal from the optical disk D that is rotationally driven by the spindle motor 2.
  • the optical pickup OP includes a laser diode (not shown) serving as a laser light source, an objective lens 3 for condensing and irradiating a laser beam from the laser diode onto the recording surface of the optical disc D, and the laser from the optical disc D.
  • a four-divided detector 5 for detecting reflected light is provided.
  • a biaxial mechanism 4 that holds the objective lens 3 so as to be displaceable in the tracking direction and the focus direction is provided.
  • the biaxial mechanism 4 is provided with a tracking coil and a focus coil.
  • a tracking drive signal TD and a focus drive signal FD from a servo circuit 7 to be described later are supplied to the tracking coil and the focus coil, so that the objective lens 3 is moved. Driving is performed in the tracking direction and the focus direction.
  • the tracking direction is the short direction of the track formed on the optical disc D. That is, the direction is orthogonal to the rotation direction of the optical disk D (the longitudinal direction of the track).
  • the focus direction is a direction in which the optical disc D is in contact with or separated from the optical disc D.
  • the quadrant detector 5 in this case includes a linear dividing line extending in a direction corresponding to the longitudinal direction of the track on the optical disc D and a direction corresponding to the short direction (radial direction) of the track.
  • the area division is performed so that four detectors A, B, C, and D are formed by the tracking direction dividing line extending in the vertical direction.
  • the detectors A to D are a set of the detector A and the detector B, and a set of the detector C and the detector D divided by the above-described line dividing line, respectively, and the set of the detector A and the detector D, and A set of the detector B and the detector C is a set partitioned by the tracking direction dividing line.
  • the disk rotation direction is indicated by a single arrow, but if the upstream side and the downstream side are defined with reference to the direction in which the track (pit row) flows as the optical disk D rotates, the set of detector A and detector B Is a set formed on the upstream side, and a set of the detector C and the detector D is a set formed on the downstream side.
  • the upstream side means the side where the pit reaches first.
  • Each light reception signal obtained by the quadrant detector 5 is supplied to the matrix circuit 6.
  • the matrix circuit 6 generates a reproduction signal RF, a tracking error signal TES, and a focus error signal FES based on each received light signal.
  • the matrix circuit 6 also generates a cross track signal CTS. The configuration of the tracking error signal TES and the cross track signal generation system in the matrix circuit 6 will be described later.
  • the tracking error signal TES, the focus error signal FES, and the cross track signal CTS generated by the matrix circuit 6 are supplied to the servo circuit 7.
  • the servo circuit 7 generates a tracking servo signal TS and a focus servo signal FS by performing predetermined operations such as filtering for phase compensation and loop gain processing on the tracking error signal TES and the focus error signal FES, respectively.
  • a tracking drive signal TD and a focus drive signal FD are generated and supplied to the tracking coil and focus coil of the biaxial mechanism 4 in the optical pickup OP.
  • a tracking servo loop and a focus servo loop are formed by the above-described quadrant detector 5, matrix circuit 6, servo circuit 7, and biaxial mechanism 4. .
  • the beam spot of the laser beam irradiated on the optical disc D traces the track (pit row) formed on the optical disc D and has an appropriate focus state (in-focus state). State).
  • the servo circuit 7 turns off the tracking servo loop and outputs a jump pulse as the tracking drive signal TD in response to a track jump command from the controller 13, which will be described later, thereby executing a track jump operation.
  • the servo circuit 7 also performs pull-in control for performing tracking servo control by turning on the tracking servo loop again after such a track jump. A configuration for pulling in the tracking servo in the servo circuit 7 will be described later.
  • the servo circuit 7 generates a thread drive signal SD based on the access execution control by the controller 13 and drives the thread mechanism SLD in the drawing.
  • the sled mechanism SLD has a mechanism including a main shaft that holds the optical pickup OP, a sled motor, a transmission gear, and the like, and drives the sled motor in accordance with the sled drive signal SD.
  • the servo circuit 7 also generates a thread error signal SE obtained as a low frequency component of the tracking error signal TES, and generates and outputs a thread drive signal SD based on the thread error signal SE, thereby performing so-called thread servo control. Has been.
  • a PLL (Phase Locked Loop) circuit 12 receives the reproduction signal RF generated by the matrix circuit 6 and generates a system clock SCL from the reproduction signal RF.
  • the system clock SCL generated by the PLL circuit 12 is supplied as an operation clock to each necessary unit.
  • the reproduction signal RF generated by the matrix circuit 6 is branched and supplied to the equalizer (EQ) 8. Then, the reproduction signal RF whose waveform has been shaped by the equalizer 8 is supplied to a Viterbi decoder 9.
  • the equalizer 8 and the Viterbi decoder 9 perform binarization processing using a bit detection method based on so-called PRML (Partial Response Maximum Likelihood). That is, the equalizer 8 performs waveform shaping processing so that a reproduction signal RF that conforms to the PR class of the Viterbi decoder 9 is obtained.
  • the Viterbi decoder 9 performs bit detection by the Viterbi detection method based on the reproduction signal RF having the waveform shaped in this manner, thereby obtaining a reproduction data signal (binarized signal) DD.
  • the reproduced data signal DD obtained by the Viterbi decoder 9 is input to the demodulator 10.
  • the modulator 10 includes RLL (1, 7) PP (Parity preserve / prohibit, RLL: Run Length Limited) A process of demodulating the reproduction data signal DD obtained as modulation data is performed.
  • the RLL (1, 7) PP demodulated data is supplied to the ECC block 11 and subjected to error correction processing, deinterleaving processing, and the like. As a result, reproduction data for the data recorded on the optical disc D is obtained.
  • the controller 13 is, for example, a CPU (Central Processing Unit), ROM (Read OnlyMemory), RAM (Random Access).
  • the playback apparatus 1 is controlled overall by executing processing according to a program stored in a predetermined storage device such as the ROM.
  • the controller 13 issues a track jump command as described above to cause the servo circuit 7 to execute an operation for realizing the track jump operation.
  • seek operation control for the servo circuit 7 is performed with the address as a target. That is, a command is issued to the servo circuit 8 to move the beam spot formed by the optical pickup OP with the predetermined address as a target.
  • the generation system of the tracking error signal TES includes I / V conversion amplifiers 15A to 15D, BPFs (band pass filters) 16A to 16D, binarization circuits 17A to 17D, buffers 18A to 18D, and delays. Circuits 19A to 19D, EXOR (EX-OR) circuits 20-1 to 20-4, an arithmetic unit 21, and an LPF (low-pass filter) 22 are configured.
  • the cross track signal CTS generation system shares I / V conversion amplifiers 15A to 15D, BPFs 16A to 16D, binarization circuits 17A to 17D, and buffers 18A to 18D with the tracking error signal TES generation system.
  • An EXOR circuit 23-AC, an EXOR circuit 23-BD, and a BPF 25 are provided.
  • the light reception signal from the detector A is input to the I / V conversion amplifier 15A.
  • the light reception signal of the detector B is input to the I / V conversion amplifier 15B
  • the light reception signal of the detector C is input to the I / V conversion amplifier 15C
  • the light reception signal of the detector D is input to the I / V conversion amplifier 15D.
  • These I / V conversion amplifiers 15 convert the received light reception signals into voltage signals.
  • the output signal of the I / V conversion amplifier 15A is input to the BPF 16A
  • the output signal of the I / V conversion amplifier 15B is input to the BPF 16B
  • the output signal of the I / V conversion amplifier 15C is input to the BPF 16C
  • the output signal of the I / V conversion amplifier 15D is input to the BPF 16D.
  • These BPFs 16 attenuate the DC component included in the input signal and the noise component exceeding the reproduction signal frequency.
  • this BPF 16 since an input signal frequency exceeding an operation clock of a synchronous circuit block (described later) is allowed, this BPF 16 does not need an effect as an anti-aliasing filter. Further, as will be described later, according to the tracking error detection method of the embodiment, chattering tolerance can be increased, and therefore, an EQ characteristic for preventing chattering by increasing the amplitude of a short mark length signal is not necessary.
  • the binarization circuit 17A has an output signal from the BPF 16A
  • the binarization circuit 17B has an output signal from the BPF 16B
  • the binarization circuit 17C has an output signal from the BPF 16C
  • the binarization circuit 17D has an output signal from the BPF 16D.
  • These binarization circuits 17 include a comparator and binarize the input signal. In the case of this embodiment, it is not necessary to use a hysteresis comparator for suppressing chattering as the comparator included in the binarization circuit 17.
  • the binarized signal obtained by the binarization circuit 17A is represented as “signal A”
  • the binarized signal obtained by the binarization signal 17B is represented by “signal B”.
  • the binarized signal obtained by the binarization circuit 17C is denoted as “signal C”
  • the binarized signal obtained by the binarized signal 17D is denoted as “signal D”.
  • blocks surrounded by a broken line in the figure are synchronous circuit blocks that operate according to a common operation clock.
  • the signal A from the binarization circuit 17A is the buffer 18A
  • the signal B from the binarization circuit 17B is the buffer 18B
  • the signal C from the binarization circuit 17C is the buffer 18C
  • the signal D from the binarization circuit 17D is the buffer 18D.
  • the signal A via the buffer 18A is input to the EXOR circuit 20-1, and also input to the EXOR circuit 20-2 via the delay circuit 19A.
  • the signal C via the buffer 18C is input to the EXOR circuit 20-2 and also input to the EXOR circuit 20-1 via the delay circuit 19C. That is, the EXOR circuit 20-1 receives the undelayed signal A and the delayed signal C, and the EXOR circuit 20-2 receives the delayed signal A and the undelayed signal C. Is.
  • the signal B via the buffer 18B is input to the EXOR circuit 20-3 and also input to the EXOR circuit 20-4 via the delay circuit 19B.
  • the signal D via the buffer 18D is input to the EXOR circuit 20-4 and also input to the EXOR circuit 20-3 via the delay circuit 19D. That is, the non-delayed signal B and the delayed signal D are input to the EXOR circuit 20-3, and the delayed signal B and the non-delayed signal D are input to the EXOR circuit 20-4. Is.
  • the EXOR circuit 20-1 calculates an exclusive OR of the signal A input from the buffer 18A and the signal C input via the delay circuit 19C.
  • the EXOR 20-2 calculates an exclusive OR of the signal A input via the delay circuit 19A and the signal C input from the buffer 18C.
  • the EXOR circuit 20-3 calculates an exclusive OR of the signal B input from the buffer 18B and the signal D input via the delay circuit 19D.
  • the EXOR 20-4 calculates an exclusive OR of the signal B input via the delay circuit 19B and the signal D input from the buffer 18D.
  • the exclusive OR calculated by the EXOR circuit 20-1 is expressed as ⁇ 1>
  • the exclusive OR calculated by the EXOR circuit 20-2 is expressed as ⁇ 2>
  • the exclusive OR calculated by the EXOR circuit 20-3 is expressed as ⁇ 3>
  • the exclusive OR calculated by the EXOR circuit 20-4 is expressed as ⁇ 4>.
  • the arithmetic unit 21 includes a signal ⁇ 1> obtained by the EXOR circuit 20-1, a signal ⁇ 2> obtained by the EXOR circuit 20-2, and a signal ⁇ 3> obtained by the EXOR circuit 20-3.
  • the signal ⁇ 4> obtained by the EXOR circuit 20-4 is input. Based on these input signals, the calculation unit 21 calculates “the difference between the sum of ⁇ 1> and ⁇ 3> and the sum of ⁇ 2> and ⁇ 4>”. In particular, ( ⁇ 1> + ⁇ 3>)-( ⁇ 2> + ⁇ 4>) Calculate
  • the signal obtained by the calculation by the calculation unit 21 is output as the tracking error TES via the LPF 22.
  • a cross track signal CTS is generated together with the tracking error signal TES.
  • the cross track signal CTS is generated using the outputs of the buffers 18A to 18D.
  • the output signal from the buffer 18A and the output signal from the buffer 18C are input to the EXOR circuit 23-AC, and the output signal from the buffer 18B and the output signal from the buffer 18D are input to the EXOR circuit 23-BD.
  • the EXOR circuit 23-AC calculates an exclusive OR of the signal A input from the buffer 18A and the signal C input from the buffer 18C, and the EXOR circuit 23-BD receives the signal B input from the buffer 18B and the buffer The exclusive OR with the signal D input from 18D is calculated.
  • the exclusive OR by the EXOR circuit 23-AC and the exclusive OR by the EXOR circuit 23-BD are input to the arithmetic unit 24.
  • the arithmetic unit 24 calculates the sum of the exclusive OR of the EXOR circuit 23-AC and the exclusive OR of the EXOR circuit 23-BD. The sum of these exclusive ORs obtained by the arithmetic unit 24 is output as a cross track signal CTS via the BPF 25.
  • the sum signal (the sum signal of the exclusive OR of the signal A and the signal C and the exclusive OR of the signal B and the signal D) calculated by the arithmetic unit 24 is expressed as ⁇ 5>.
  • a clock that is asynchronous with the channel clock is used as the operation clock of the tracking error signal and cross track signal generation system.
  • the frequency can be set lower than the channel clock as long as the conditions described later are satisfied.
  • FIG. 4 is a diagram comparing the operation of the conventional EXOR type phase comparator (FIG. 4A) and the operation of the EXOR circuit of the present embodiment (FIG. 4B).
  • the conventional EXOR type phase comparator shown in FIG. 4A operates at a relatively high frequency comparable to that of the channel clock, and detects the phase difference between the signal (A + C) and the signal (B + D) by the EXOR circuit. .
  • the operation clock is asynchronous with the channel clock, and in this example, the frequency is considerably lower than the channel clock.
  • the operation clock of the synchronous circuit block (broken line portion) shown in FIG. 3 examples of waveforms of the signal A (or signal B) and the signal C (or signal D), and their exclusive OR (EXOR)
  • the output signal of the circuit 23: the delay by the delay circuit 19 is not considered).
  • the output of the EXOR circuit in this embodiment is ideally “0” when the beam spot is at the track center, because the phases of the two input signals coincide (actually described later). Thus, the input signal is not “0” because of the offset caused by the higher recording density.
  • phase comparator exhibits PWM characteristics
  • PDM Pulse Density Modulation
  • the cross track signal CTS includes the exclusive OR of the signal A input from the buffer 18A and the signal C input from the buffer 18C, and the signal B input from the buffer 18B.
  • This signal corresponds to the sum of the exclusive OR of the signal D input from the buffer 18D. In other words, it corresponds to the exclusive OR of the signals A and C which are not delayed, and the exclusive OR of the signals B and D which are not respectively delayed.
  • the tracking error signal TES includes the “exclusive OR of the A signal without delay and the C signal with delay and the B signal without delay as“ ⁇ 1> + ⁇ 3> ”described above. “Sum of exclusive OR of D signal with delay” and “Exclusive OR of delayed A signal and C signal without delay and B signal with delay” as “ ⁇ 2> + ⁇ 4>” And the sum of the exclusive OR of the D signal without delay.
  • the cross track signal CTS is obtained by eliminating the delay of each signal of “ ⁇ 1> + ⁇ 3>” and “ ⁇ 2> + ⁇ 4>” constituting the tracking error signal TES. It turns out that it is equivalent to.
  • FIG. 5 a signal ( ⁇ 5>) corresponding to the cross track signal CTS “sum of exclusive OR of signals A and C and exclusive OR of signals B and D” is started.
  • generated in this Embodiment is shown.
  • the waveform of the tracking error signal TES ideal waveform
  • the signal ⁇ 5> in order from the top.
  • Waveform, “ ⁇ 1> + ⁇ 3>” signal waveform, “ ⁇ 2> + ⁇ 4>” signal waveform, and ( ⁇ 1> + ⁇ 3>) ⁇ ( ⁇ 2> + ⁇ 4>) The image about each of the waveform of signal is shown.
  • As for the waveform of the signal an averaged waveform is shown.
  • the ideal tracking error signal TES is based on the track center (indicated as TC in the figure) as shown in the uppermost stage in the figure, and the amplitude level increases in accordance with the direction away from the track center. / The signal swings negatively.
  • the tracking error signal TES also zero-crosses at the midpoint (denoted as Ct-t in the figure) between the track centers CT.
  • Ct-t the midpoint between the track centers CT.
  • the zero-crossing at the track center CT changes from negative to positive. It is ideal that the zero cross at the midpoint Ct-t is the opposite positive-> negative cross.
  • the signal ⁇ 5> corresponding to the cross track signal CTS has a minimum value at the track center CT and a maximum value at the midpoint Ct-t, and its amplitude increases as the error from the track center CT increases. Shows a tendency to increase.
  • Such a signal ⁇ 5> has a relationship shifted by 90 degrees (advanced by 90 degrees) with respect to the tracking error signal TES in terms of only the phase.
  • the track center CT is focused on the signal ⁇ 5>.
  • ideal binarized signals signals A, B, C, and D
  • these signals are exactly the same at the track center CT.
  • the amplitude level should be “0”.
  • the signal ⁇ 5> does not completely become “0” even in the track center CT due to the influence of the deterioration of the binarized signal such as chattering, pulse width fluctuation, and local signal loss as described above.
  • a DC offset as indicated by “X” in the figure occurs. The level of the offset X increases or decreases according to the degree of deterioration of the binarized signal.
  • the bottom of the signal ⁇ 5> becomes a pan bottom due to the influence of the deterioration of the binarized signal and the influence that the A + C and B + D signals have a phase difference. For this reason, even if a method for obtaining the minimum level of the signal ⁇ 5> is employed, the track center CT cannot be detected with high accuracy. In other words, it is very difficult to perform proper tracking error detection with the cross track signal CTS alone.
  • the signals C and D are signals from the detectors arranged on the downstream side
  • the signals A and B are signals from the detectors arranged on the upstream side.
  • the signal “ ⁇ 1> + ⁇ 3>” is a signal obtained by delaying the downstream signals C and D with respect to the signal ⁇ 5>, and the above “ ⁇ 2> + ⁇ 4”. It can be seen that “>” gives a delay to the upstream signal.
  • the phase can be delayed by the delay time.
  • the phase can be advanced by the delay time.
  • a signal obtained by delaying the phase of the signal ⁇ 5> by 90 degrees can be obtained as the signal “ ⁇ 1> + ⁇ 3>”.
  • the signal “+ ⁇ 4>” a signal obtained by advancing the phase of the signal ⁇ 5> by 90 degrees can be obtained.
  • a signal having the same phase as the ideal tracking error signal TES can be obtained as the signal “ ⁇ 1> + ⁇ 3>”, and ideal as the signal “ ⁇ 2> + ⁇ 4>”.
  • a signal having a phase opposite to that of the typical tracking error signal TES can be obtained.
  • the difference between “ ⁇ 1> + ⁇ 3>” and “ ⁇ 2> + ⁇ 4>” is ( ⁇ 1> + ⁇ 3>) ⁇ ( ⁇ 2> + ⁇ 4>).
  • the ( ⁇ 1> + ⁇ 3>)-( ⁇ 2> + ⁇ 4>) signal has the ideal tracking error signal TES and its phase aligned, and the DC offset X is removed. It will be. That is, as a result, a signal substantially similar to the ideal tracking error TES can be obtained.
  • the delay amount (delay time) in each delay circuit 19 is important.
  • This delay amount may be set as follows.
  • the delay amount in this case may be basically set to “half the signal deviation time generated between the track center CT and the midpoint Ct-t”.
  • the delay amount depending on the degree of binarized signal deterioration. Specifically, if the delay amount is small, the DC offset of the signals ⁇ 1> + ⁇ 3> and ⁇ 2> + ⁇ 4> decreases, and the AC amplitude tends to increase. It is recognized empirically. Therefore, in consideration of this point, it is desirable to set the delay amount slightly shorter than the above-mentioned “half of the signal shift time generated at the track center CT and the midpoint Ct ⁇ t”.
  • the tracking error signal TES The amplitude did not attenuate so much. Further, when the tracking error signal TES was measured by doubling or halving the delay amount, the amplitude attenuation was large, but the zero-cross portion of the tracking error signal TES corresponds to the track center CT even in those states. It was confirmed that
  • the “half time of the signal shift time generated between the track center CT and the midpoint Ct-t” means a time corresponding to 1 ⁇ 2 of the maximum phase difference ⁇ max.
  • the track pitch is about 320 nm, and therefore the distance between the track center CT and the midpoint Ct-t is about 160 nm.
  • the half of the time length is the delay time to be set. If it is assumed that the maximum phase difference ⁇ max is about 2T, the delay time may be set to about 1T, which is half of that.
  • the delay circuit 18 operates according to the operation clock described above.
  • the operation clock needs to satisfy, in addition to being asynchronous with the channel clock as described above, in addition to the above-mentioned “half of the signal deviation time generated between the track center CT and the midpoint Ct-t”
  • a condition is imposed that a delay amount due to "time” can be realized.
  • ( ⁇ 1> + ⁇ 3>) ⁇ ( ⁇ 2> + ⁇ 4>) calculated by the calculation unit 21 has a PDM-like characteristic. A signal is obtained. Applying appropriate LPF processing to the signal having such PDM characteristics by the LPF 22 shown in FIG. 3 is important for improving the tracking error detection accuracy.
  • the LPF 22 it is possible to obtain an integration effect for the phase relationship information extracted in a PDM manner as described above. As a result, the influence of the error of each pulse on the tracking error signal TES can be reduced, which contributes to more accurate tracking error detection.
  • the band of the LPF 22 should be set lower than at least the band having the anti-aliasing effect with respect to the operation clock of the subsequent block (servo circuit 7) that actually performs servo control. At this time, by setting the LPF band to be lower within a range in which a necessary servo band can be obtained, the integration effect is enhanced, and a tracking error signal TES with higher quality can be obtained.
  • the LPF 22 is preferably mounted in consideration of the bit accuracy so that the influence of the rounding error is reduced in order to correctly reflect all the information of the input signal in the signal after the LPF processing.
  • a bit shift type LPF using a 32 bit register that is very easy to implement as the LPF 22 is obtained. By using this, a good tracking error signal TES was obtained.
  • the tracking error detection method of the present embodiment even when pulse width fluctuation or chattering occurs due to the high recording density of the optical disc D, the influence is Signal offset (the sum signal of ⁇ 1> and ⁇ 3> and the offset signal X of the sum signal of ⁇ 2> and ⁇ 4>), and the offset is generated in the process of generating the tracking error signal TES as described above. Since they are canceled out, it is possible to avoid a situation in which the tracking error detection accuracy decreases due to pulse width fluctuations, chattering, or the like. As a result, it is possible to effectively prevent the occurrence of the phase detection error problem pointed out as [a] [b]. In other words, tracking error detection can be performed stably from the received light signal that has deteriorated as the recording density increases.
  • the signal A and the signal C, and the signal B and the signal B and the phase relationship between the signals A and C (EXOR) and the phase relationship between the signals B and D (EXOR) are detected, and the tracking error is detected using these information. It is supposed to detect. As a result, even if the signal A and the signal B and the signal C and the signal D have a phase difference due to the pit depth, the tracking error can be detected appropriately.
  • the cross-track signal CTS is not similarly added to the signals A and C, and the signals B and D, but the phase relationship between the signals A and C (EXOR). Since the signal generation is performed after individually detecting the phase relationship (EXOR) between the signal B and the signal D, the signal error caused by the pit depth can be prevented.
  • DPD Differential Some detection circuits use digital phase shifters.
  • the phase shifter shifts the phase in accordance with the input signal frequency. To realize this, it is necessary to accurately detect the period of the input signal. In a high-density optical disk, phenomena such as chattering, pulse width fluctuation, and local pulse loss occur frequently, and therefore the frequency of malfunction of the phase shifter increases.
  • the delay circuit 18 Although processing similar to phase shift is performed in the signal generation of “ ⁇ 1> + ⁇ 3>” and “ ⁇ 2> + ⁇ 4>”, they are processed by the delay circuit 18. It is supposed to be realized. Therefore, in the present embodiment, there is no need to use a phase shifter, so the above-described problem relating to the phase shifter does not occur. As described above, the delay time in this embodiment is determined from various conditions such as the laser spot diameter, track pitch, linear density, and double speed. For this reason, the dynamic control according to an input signal like the case where a phase shifter is used is unnecessary.
  • Some recent DPD detection circuits convert signals A to D into digital data by multi-bit ADCs (A / D converters), respectively, and perform processing.
  • a / D converters multi-bit ADCs
  • the chip area of the LSI increases, the power consumption increases, and the cost increases.
  • a DPD detection method that uses an analog AGC (Auto Gain Control) amplifier to equalize the signal amplitudes A to D, such as when using a multiplier type phase comparator.
  • AGC Automatic Gain Control
  • a system that uses two to four peak / bottom hold circuits for detecting the level of the input signal in order to always set the hysteresis level appropriately.
  • the analog circuits used in these systems occupy a large area in the optical disk LSI chip that is shrinking, and the power consumption is relatively large. Operating these circuits with high accuracy even at a high speed can be a factor of increasing the design difficulty.
  • the analog AGC amplifier and the hysteresis comparator are not necessary, so that the problem can be prevented from occurring.
  • the cross track signal CTS is a signal whose amplitude is minimized only by the track center CT. If this property is used, the cross track signal CTS can be used to determine whether or not it is a true track center CT.
  • the cross track signal CTS is binarized, and in the section where the binarized cross track signal CTS is “0”, the zero cross point obtained in the tracking error signal TES represents the true track center CT. Conversely, in the section “1”, it is determined that the zero cross point obtained in the tracking error signal TES is not a true track center CT.
  • FIG. 6 is a block diagram for explaining a configuration for realizing tracking servo pull-in control using the cross track signal CTS.
  • the tracking error signal TES output from the LPF 22 shown in FIG. 3 is input to a T servo filter 30 (T is an abbreviation for tracking) provided in the servo circuit 7.
  • the T servo filter 30 performs the above-described filtering for phase compensation, loop gain processing, and the like to generate the tracking servo signal TS.
  • the tracking servo signal is input to the switch SW.
  • the tracking error signal TES is also input to the pull-in control unit 32 in the drawing.
  • the pull-in control unit 32 receives the cross track signal CTS from the BPF 25 shown in FIG. 3 after being binarized by the binarization circuit 31 in the drawing.
  • the pull-in control unit 32 realizes pull-in of the tracking servo by switching the switch SW.
  • the pull-in control unit 32 in this case also outputs a jump pulse for a track jump and a brake pulse. These output pulses are input to the switch SW.
  • the pull-in control unit 32 performs pull-in control based on the tracking error signal TES and the binarized cross track signal CTS. Specifically, the pull-in control unit 32 monitors the amplitude of the tracking error signal TES and the binarized cross track signal CTS, a zero cross of the tracking error signal TES occurs, and the binarized cross track signal CTS. Is set to “0” (low level), the tracking servo signal TS is selected by the switch SW. In other words, in response to the occurrence of a zero crossing of the tracking error signal TES corresponding to the midpoint Ct-t between the track centers and the fact that the beam spot position can be regarded as being in the vicinity of the track center CT. Thus, tracking servo pull-in is executed. With such a configuration, the tracking servo can be pulled in stably.
  • control as described above is performed, for example, as tracking servo pull-in after long-distance seek for driving the optical pickup OP largely by the sled mechanism SLD or tracking servo pull-in after the focus servo pull-in. .
  • the cross track signal CTS can be suitably used for brake control at the time of track jump. Specifically, it is desirable that the beam spot moving direction is known at the time of brake control in order to realize an accurate (stable) jump operation.
  • the cross track signal CTS is used for such a brake control. It can also be suitably used as a signal for determining the moving direction of the beam spot at the time.
  • the cross track signal CTS used in this example is sufficient if it is obtained under the condition of crossing the track at the time of tracking servo pull-in or track jump operation.
  • an offset subtracting circuit can be provided in place of the BPF 25 to generate the cross track signal CTS maintaining the DC component (offset X).
  • the delay time to be given to the signals A to D in the embodiment depends on the track pitch, the spot size, the rotational speed (linear velocity) of the optical disc D, the linear density, etc.
  • the time length should be set.
  • FIG. 7 is a block diagram showing a configuration of a tracking error signal generation system (including a cross track signal generation system) as the second embodiment.
  • a tracking error signal generation system including a cross track signal generation system
  • FIG. 7 parts that are the same as the parts that have already been described so far are assigned the same reference numerals, and descriptions thereof are omitted. Also in this case, the overall configuration of the playback apparatus (excluding the controller 13) is the same as that shown in FIG.
  • the configuration of the tracking error signal generation system of the second embodiment is different from that of the tracking error signal generation system of the first embodiment in comparison with the delay circuit 19A.
  • B, C, and D are different in that delay circuits 19Av, 19Bv, 19Cv, and 19Dv having variable delay times are provided and a delay time / operation clock switching unit 36 is added.
  • a controller 35 that executes the process shown in FIG.
  • the delay time / operation clock switching unit 36 also switches the operation clock (the operation clock of the synchronous circuit block indicated by the broken line) together with the delay time.
  • the operation clock it is possible to use a method of setting a clock with a frequency corresponding to the fastest double speed that can be handled by the playback device, but it is also better to set the operation clock according to the double speed as well. There are desirable cases because power consumption is optimized. In this example, considering this point, the operation clock is also switched.
  • the delay time / operation clock switching unit 36 sets the delay time and operation clock of the delay circuits 19Av to 19Dv in accordance with an instruction from the controller 35.
  • FIG. 8A shows an example of a processing procedure to be executed in accordance with loading of the optical disc D
  • FIG. 8B shows an example of a processing procedure to be executed in response to a change in linear velocity after the optical disc D is loaded. Show.
  • the controller 35 waits until the optical disk D is loaded in step S101. If the optical disc D is loaded, the media type for the optical disc D is determined in step S102. This media type determination can be made based on, for example, the result of measuring the reflectance of the disc. Alternatively, the identification information of the media type recorded on the optical disc D can be read out.
  • step S103 the delay time / operation clock switching unit 36 is instructed about the delay time / operation clock according to the media type and the linear velocity.
  • a conversion table representing the correspondence between them is prepared in advance and set by referring to the conversion table.
  • the conversion table for each possible combination of media type and linear velocity, the delay time and the delay time which are about the above-mentioned “half of the signal shift time generated at the track center CT and the midpoint Ct-t”.
  • the operation clock frequency capable of realizing the above is obtained, and information associated with these is stored in a memory readable by the controller 35.
  • the controller 35 reads out the corresponding delay time and operation clock frequency information from the conversion table based on the media type information determined in step S102 and the double speed (linear velocity) information at the time of the reproduction operation executed therefrom.
  • the delay time / operation clock switching unit 36 is instructed to set the delay time and the operation clock frequency.
  • the delay time / operation clock switching unit 36 sets the delay time according to the media type and linear velocity in the delay circuits 19Av to 19Dv, and sets the operation clock according to the media type and linear velocity. To do.
  • step S201 the controller 35 stands by until the linear velocity is changed in step S201. If it is determined that the linear velocity has been changed, the delay time / operation clock switching unit 36 is instructed in step S202 in the same manner as in the previous step S103. . For confirmation, the media type has already been determined according to the loading of the optical disc D in step S102 of FIG. 8A.
  • CAV Constant When the Angular Velocity method is employed (when CAV playback is performed on a CLV format disc), the linear velocity changes every moment after the start of playback, and in this case, the processing shown in FIG. 8B is particularly effective.
  • each unit buffer 18, delay circuit 19, EXOR circuits 20, 23
  • each unit related to the calculation of the tracking error signal TES (and the cross track signal CTS) is operated by the same operation clock, that is, is operated synchronously.
  • FIG. 9 is a diagram showing an implementation example in an asynchronous digital circuit.
  • the case where the configuration of the operation system of the tracking error signal TES of the embodiment is realized by a combination of an asynchronous digital circuit and an analog circuit is shown.
  • the buffer 18 for synchronization is omitted, the signal A is sent to the EXOR circuit 20-1 ′ and the delay circuit 19A ′, and the signal C is sent to the EXOR circuit 20-2 ′ and the delay circuit 19C ′.
  • the signal D is input to the EXOR circuit 20-4 ′ and the delay circuit 19D ′.
  • the output of the delay circuit 19A ′ is to the EXOR circuit 20-2 ′, the output of the delay circuit 19C ′ is to the EXOR circuit 20-1 ′, the output of the delay circuit 19B ′ is to the EXOR circuit 20-4 ′, and the output of the delay circuit 19D ′.
  • the output is input to each EXOR circuit 20-3 ′.
  • the signal A and the signal C are input to the EXOR circuit 23-AC ′, and the signal B and the signal D are input to the EXOR circuit 23-BD ′.
  • the EXOR circuits 21-1 ′, 21-2 ′, 21-3 ′, 21-4 ′, 23-AC ′, and 23-BD ′ each output an exclusive OR of the input signals. This is different from the EXOR circuit shown in FIG. 3 or FIG.
  • the delay circuits 19A ′, 19B ′, 19C ′, and 19D ′ are the same as the delay circuits 19A, B, C, and D, except that the input signal is output with a predetermined amount of delay. It is different in that it does not operate with the same operation clock as other parts.
  • the outputs of the EXOR circuits 21-1 ′, 21-2 ′, 21-3 ′, 21-4 ′ are the LPFs 22-1, 21-2, 21-3, 21-4, respectively, as shown in the figure.
  • the numerical value of the last sign is input for the same.
  • Each of the LPFs 22-1 to 22-4 performs the same LPF processing as the LPF 22 described above to smooth the input signal.
  • the outputs of the LPFs 21-1 to 22-4 are added / subtracted by the amplifier 40 in a predetermined manner. Specifically, if the output of LPF 21-1 is ⁇ 1> ', the output of LPF 21-2 is ⁇ 2>', the output of LPF 21-3 is ⁇ 3> ', and the output of LPF 22-4 is ⁇ 4>'. , ( ⁇ 1> '+ ⁇ 3>')-( ⁇ 2> '+ to obtain the difference between " ⁇ 1>' + ⁇ 3> '" and " ⁇ 2>' + ⁇ 4> '" Addition / subtraction according to ⁇ 4> ') is performed.
  • the output of the amplifier 40 is subjected to LPF processing in consideration of anti-aliasing for subsequent A / D conversion by the LPF 41, A / D converted by the A / D converter 42, and output as a tracking error signal TES. .
  • the output of the EXOR circuit 23-AC ′ is input to the LPF 22-AC, and the output of the EXOR circuit 23-BD ′ is input to the LPF 22-BD. Smoothed by processing.
  • the outputs of LPF22-AC ′ and LPF22-BD ′ are added by amplifier 43, and the same filter processing (removal of DC component) as BPF25 ′ is performed at BPF25 ′, which is output as crosstrack signal CTS. Is done.
  • the cross track signal CTS may be binarized by the binarization circuit 31 in the usage as described in FIG.
  • the advantages of the configuration shown in FIG. 9 are that a circuit configuration for synchronization such as the buffer 18 is unnecessary, that it is similar to the conventional implementation of the DPD detection circuit, and that the recording density is relatively low. It can be mentioned that it is suitable when the tracking error signal TES (and the cross track signal CTS) is generated by the optical disk D and a common circuit.
  • the present technology is applied to a reproducing apparatus capable of reproducing only the optical disk D has been exemplified.
  • the present disclosure also applies to a recording / reproducing apparatus capable of recording the optical disk D. It can be suitably applied.
  • a light irradiation unit that performs light irradiation on the optical recording medium;
  • a light receiving portion for receiving reflected light from the optical recording medium, the linear dividing line extending in a direction corresponding to a longitudinal direction of the track formed on the optical recording medium, and a direction corresponding to a short direction of the track.
  • the four regions of the first region, the second region, the third region, and the fourth region are divided and formed by the tracking direction dividing line extending to the first region, the second region, and the third region and the fourth region.
  • a binarization unit that obtains a binarized signal based on a light reception signal obtained in each of the light receiving regions in the light receiving unit as a first signal, a second signal, a third signal, and a fourth signal, respectively;
  • a delay unit for delaying each of the first signal, the second signal, the third signal, and the fourth signal;
  • a first exclusive OR calculation unit that calculates an exclusive OR of the first signal input without passing through the delay unit and the third signal input through the delay unit;
  • a second exclusive OR calculation unit that calculates an exclusive OR of the first signal input via the delay unit and the third signal input without passing through the delay unit;
  • a third exclusive OR calculator for calculating an exclusive OR of the second signal input without
  • a first calculation unit for calculating, and An optical recording medium driving device wherein the first to fourth exclusive OR calculation units and the first calculation unit are configured to operate asynchronously with a channel clock.
  • the optical recording medium driving device according to (1), wherein a delay time corresponding to half of the maximum phase difference is set in the delay unit when the phase difference between the first phase difference and the second phase difference is a maximum phase difference.
  • the optical recording medium driving device according to any one of (1) and (2), further comprising a low-pass filter that smoothes the output signal of the first arithmetic unit.
  • the optical recording medium driving device according to any one of (1) to (3), further including a delay control unit configured to variably set a delay time by the delay unit.
  • the delay control unit The optical recording medium driving device according to (4), wherein the delay time of the delay unit is variably set according to the type and linear velocity of the optical recording medium.
  • a fifth exclusive OR calculator for calculating an exclusive OR of the first signal and the third signal
  • a sixth exclusive OR calculator for calculating an exclusive OR of the second signal and the fourth signal
  • a second operation unit for calculating the sum of exclusive ORs calculated by the fifth and sixth exclusive OR calculation units, respectively, and the fifth and sixth exclusive OR calculation units and the second operation.
  • 1 playback device OP optical pickup, SLD thread mechanism, 2 spindle motor, 3 objective lens, 4 biaxial mechanism, 4 quadrant detector, 6 matrix circuit, 7 servo circuit, 12 PLL circuit, 13, 35 controller, 15A to 15D I / V conversion amplifier, 16A to 16D BPF, 17A to 17D binarization circuit, 18A to 18D buffer, 19A to 19D, 19Av to 19Dv delay circuit, 20-1 to 20-4, 20-1 'to 20-4 ', 23-AC, 23-BD, 23-AC', 23-BD 'EXOR circuit, 21,24 arithmetic unit, 22,22-1 to 22-4,22-AC, 22-BD LPF, 25,25 'BPF, 31 binarization circuit, 32 pull-in control unit, 36 delay time / operation clock switching unit, 40,43 amplifier, D optical disk

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

【課題】光記録媒体の高記録密度化に伴い劣化した受光信号から安定的にトラッキングエラー検出ができるようにしつつ、再生速度の高速化に伴う問題の解決、及びピット深さに依存して発生する信号Ａ,Ｂ間と信号Ｃ,Ｄ間の位相差の問題の解決を図る。【解決手段】４分割受光部についてＤＰＤ法と同様のＡ～Ｄの分割領域を定義した場合において、領域Ａ～Ｄの受光信号の２値化信号を信号Ａ～Ｄとしたとき、<１>遅延無しの信号Ａと遅延有りの信号Ｃとの排他的論理和、<２>遅延有りの信号Ａと遅延無しの信号Ｃとの排他的論理和、<３>遅延無しの信号Ｂと遅延有りの信号Ｄとの排他的論理和、<４>遅延有りの信号Ｂと遅延無しの信号Ｄとの排他的論理和を計算し、（<１>＋<３>）－（<２>＋<４>）の計算に基づきトラッキングエラー信号を得る。これにより上記課題の解決が図られる。

Description

光記録媒体駆動装置、トラッキングエラー検出方法
　本技術は、光記録媒体についての少なくとも再生を行う光記録媒体駆動装置とトラッキングエラー検出方法とに関する。
　例えばＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ＢＤ（Blu-ray Disc：登録商標）などのディスク状の光記録媒体（以下、単に光ディスクとも表記）が広く普及している。
　これら光ディスクの規格において、再生専用のＲＯＭディスクについてのトラッキングエラー検出方式には、ＤＰＤ(Differential Phase Detection)方式が広く採用されている。
　図１０は、ＤＰＤ方式によるトラッキングエラー検出手法についての説明図である。
　先ず図１０Ａに示されるように、ＤＰＤ方式では、光ディスクからの反射光を受光するための受光部として、Ａ，Ｂ，Ｃ，Ｄの４つの受光領域が分割形成された受光部を用いる。
　ここで、このような４分割受光部は、光ディスク上においてピット（図中の斜線部）が列を為すことで形成されているトラックを基準に、該トラックの長手方向（線方向）に延びる分割線と短手方向（ディスク半径方向）に延びる分割線とでＡ，Ｂ，Ｃ，Ｄの領域が仕切られている。
　具体的にＤＰＤ方式においては、領域Ａ,Ｂの組、領域Ｃ,Ｄの組がトラック長手方向の分割線で仕切られた組となり、領域Ａ,Ｄの組、領域Ｂ,Ｃの組がトラック短手方向の分割線で仕切られた組となる。また、光ディスクの回転に伴いピットが流れる方向を基準として上流側／下流側を定義したとき、領域Ａ,Ｂの組は上流側、領域Ｃ,Ｄの組は下流側にそれぞれ配置されたものとなる。
　図１０Ａでは受光部に対してピットが通過する際の遷移の様子を模式的に示している（時点ｔ１～ｔ５）。時点ｔ１はピットの先頭エッジ部が受光部の上流側端部近傍に到達した状態、時点ｔ２は該先頭エッジ部が受光部のトラック短手方向分割線近傍まで到達した状態、時点ｔ３は該先頭エッジ部が受光部の下流側端部近傍まで到達した状態、時点ｔ４はピットの終端エッジ部が受光部のトラック短手方向分割線近傍まで到達した状態、時点ｔ５は該終端エッジ部が受光部の下流側端部近傍まで到達した状態をそれぞれ示している。
　紙面上、左側にはビームスポットがトラックセンターよりも左側にデトラックしている際の様子を、また中央にはビームスポットがトラックセンターをトレースしている際の様子を、右側にはビームスポットがトラックセンターよりも右側にデトラックしている際の様子を示している。
　ＤＰＤ方式では、受光部における４つの領域Ａ～Ｄの各受光結果に基づき、信号（Ａ＋Ｃ）と信号（Ｂ＋Ｄ）とを生成し、これらの位相差（光学的な干渉により受光部に生じる位相差）を検出してトラッキングエラー信号ＴＥＳを生成する。なお、信号（Ａ＋Ｃ）は、それぞれ領域Ａ,Ｃの受光結果に基づき生成される信号Ａと信号Ｃとの加算結果を意味 し、信号（Ｂ＋Ｄ）はそれぞれ領域Ｂ,Ｄの受光結果に基づき生成される信号Ｂと信号Ｄとの加算結果を意味するものである。
　図１０Ｂでは、時点ｔ１～ｔ５にかけて得られる信号（Ａ＋Ｃ）と信号（Ｂ＋Ｄ）の波形を、図１０Ａに示した左側デトラック時（紙面左側）、トラックセンタートレース時（紙面中央）、右側デトラック時（紙面右側）ごとにそれぞれ示している。
　この図に示されるように、トラックセンタートレース時には、信号（Ａ＋Ｃ）と信号（Ｂ＋Ｄ）との間に位相差は生じない。左側デトラック時には信号（Ａ＋Ｃ）側の位相が進むようにして位相差が生じ、逆に右側デトラック時には信号（Ｂ＋Ｄ）側の位相が進むようにして位相差が生じる。
　図１０Ｃは、信号（Ａ＋Ｃ）、信号（Ｂ＋Ｄ）からＤＰＤ方式によるトラッキングエラー信号ＴＥＳが生成される様子について示している。
　この図に示されるように、信号（Ａ＋Ｃ）と信号（Ｂ＋Ｄ）の位相差をその極性（どちらの位相が進み／遅れているか）の情報も含めて検出し、その結果に基づきトラッキングエラー信号ＴＥＳを生成する。
　図中では信号（Ａ＋Ｃ）、信号（Ｂ＋Ｄ）とそれらの極性信号、信号（Ａ＋Ｃ）と信号（Ｂ＋Ｄ）の位相差検出信号（極性情報も含む）、該位相差検出信号から生成されるトラッキングエラー信号ＴＥＳの各信号について、ビームスポットが左側からトラックセンターを通過して右側に抜けた際に得られる波形の例を示している。
　図１１は、ＤＰＤ方式を採用する場合に不可欠となる位相比較器の一例を示している。
　この図１１に示される位相比較器は、いわゆるＥＸＯＲ（ＥＸ-ＯＲ：EXclusive OR）型の位相比較器とされる。
　この図に示されるようにＥＸＯＲ型の位相比較器には、それぞれ２値化された信号（Ａ＋Ｃ）と２値化された信号（Ｂ＋Ｄ）とが入力されるＥＸＯＲ回路及びフリップフロップと、２つのＡＮＤゲート回路と、オペアンプとが少なくとも設けられる。
　図中のＥＸＯＲ回路の出力は、２つの入力信号が異なるときに「１」となり、同じときには「０」となる。下段のフリップフロップは、ＥＸＯＲ回路で検出した信号の相違が、位相進みを表すのか位相遅れを表すのかを判別し、位相比較器出力の極性を決定することになる。
　例えばこのような位相比較器を用いることで、先の図１０Ｃにて説明したようなＤＰＤ方式によるトラッキングエラー信号ＴＥＳを生成することができる。
特許第３７６９８８８号公報 特開昭６３－１７５２３４号公報
　ところで、近年では光ディスクの高記録密度化が進むにつれて、安定したＤＰＤトラッキングエラー信号を生成することが困難な状況となりつつある。これは、以下のような理由による。
　１）線方向における記録密度が上がった結果、ＭＴＦ（空間周波数）の影響で、短いピットの再生信号が減衰し、その判別が困難になってきた。
　２）トラックピッチを狭めた結果、クロストークによるオフセットの影響が大きくなってきた。
　３）多層化を進めた結果、再生信号振幅が減衰し、Ｓ／Ｎ（信号対雑音比）が悪化した。
　４）データレート向上に応じて、再生信号周波数が上がった。
　上記１）～３）の影響により、領域Ａ～Ｄの受光信号を２値化して得られる信号Ａ～Ｄの信号品質が劣化することになる。
　この際の信号劣化の具体的な態様としては、図１２に示すようなチャタリング、パルス幅変動、局所的なパルス欠落を挙げることができる。上記１）～３）の影響により、これらの現象が高頻度で発生するものとなる。
　また、上記４）の影響で、ＤＰＤトラッキングエラー信号の信号生成ブロックに求められる応答速度が上がり、その実装が困難なものとなりつつある。
　これらの問題について、以下具体的に見ていく。
　[ａ．２値化信号のパルス幅変動による位相検出誤差]
　先の図１１に示したようなＥＸＯＲ型の位相検出器では、信号Ａ～Ｄのパルス幅が変動すると、位相検出誤差となってしまう問題がある。
　図１３は、パルス幅変動起因の位相検出誤差についての説明図である。
　具体的に図１３では、ＥＸＯＲ型位相比較器において、信号（Ａ＋Ｃ）、信号（Ｂ＋Ｄ）としてそれぞれ位相としては揃っているがパルス幅が異なった信号が入力された際に位相誤検出が発生する様子を示している。
　信号（Ａ＋Ｃ）は、本来、図中の破線で表す波形として得られるべきものであったが、パルス幅変動の発生により、実線で示すような波形が得られたとする。
　この場合は、図中の「位相比較器出力」が示すように、位相比較結果はパルス幅が長い信号の位相が進んでいることを表すものとなってしまう。
　例えば対物レンズシフトが発生したり、その他の要因でビームスポットのポジションずれが発生した場合は、パルス幅変動が継続的に発生する。こうなると、仮に後段でＬＰＦ（ローパスフィルタ）による平滑化を行ったとしても、トラッキングエラー信号の変動として表れてしまうことを回避できない。
　[ｂ．２値化信号チャタリングによる位相検出誤差]
　ここで、位相比較器には、図１４に示されるようないわゆるエッジ検出型の位相比較器も存在する。
　このエッジ検出型位相比較器は、例えば上記特許文献２にも開示されている。
　エッジ検出型位相比較器では、先の[ａ]で指摘したようなパルス幅変動が生じたとしても、該パルス幅変動による出力が正負のパルス出力となるため、後段のＬＰＦで平滑化を行うことで影響を相殺することができる。
　但し、エッジ検出型位相比較器は、入力信号のうち片側の信号にチャタリングが多く発生すると、位相検出誤差が発生するという問題を有する。
　図１５は、チャタリング起因の位相検出誤差についての説明図である。
　具体的に図１５では、本来は同パルス幅・同位相を有しているべき信号（Ａ＋Ｃ）と信号（Ｂ＋Ｄ）とに関して、信号（Ａ＋Ｃ）側のみにチャタリングが発生した際にエッジ検出型位相比較器で得られる位相比較器出力を例示している。
　例えばＳ／Ｎが悪化した信号出力に対し、対物レンズシフトが発生したり、その他の要因でレーザースポットのポジションずれが発生したりした場合、この図に示されるように入力信号のうち片側の信号により頻度高くチャタリングが発生するという状況が継続し得
る。
　この図に示すような位相比較器出力が得られてしまうと、後段でＬＰＦによる平滑化を行ったとしても、トラッキングエラー信号の変動として表れてしまうことを回避できない。
　ここで仮に、２つの入力信号に同じようにチャタリングが発生した場合は、位相検出結果のオフセットとはならないものの、本来検出されるべき位相差が減衰してしまうこととなり、結果としてトラッキングエラーの誤検出を招くことに変わりはない。
　なお、このようなチャタリングに係る問題は、位相比較器にＥＸＯＲ型を用いた場合にも生じるものである。具体的に、ＥＸＯＲ型を用いた場合にチャタリングが発生すると、フリップフロップを用いた位相進み/遅れ判別が正しく行われなくなり、ＬＰＦによる平滑化で対処できないトラッキングエラー信号の変動が生じてしまう。
　[ｃ．再生信号周波数の上昇に係る問題]
　先の図１０Ｃに示したようなトラッキングエラー検出手法を実現するには、信号（Ａ＋Ｃ）と信号（Ｂ＋Ｄ）のエッジ位置の差を正確に検出するために、位相比較器ではチャネルクロックよりも短いパルスを高精度に出力することが要請される。
　ここで、例えばＢＤにおける６×（６倍速）の再生では、最短マーク長である２Ｔ信号周波数は１９８MHz程度に達する。すなわち、従来の位相比較器では、このような２Ｔ信号周期よりさらに短い信号位相差の時間幅パルスを正確に出力するゲート素子が必要となるものである。
　このとき、ゲート素子に遅延があったり、立ち上がり特性・立下り特性がアンバランスであると、最終的なトラッキングエラー信号のオフセット変動、振幅変動、Ｓ／Ｎの低下を招く。
　温度変化、固体バラつきまで含めて高速高精度の応答を保証することは、設計上の障害要因となる。
　また、従来のＤＰＤトラッキングエラー検出回路では、２値化信号をデジタル同期回路で処理して位相差を検出する方式を採るものがある。
　この場合の位相比較器では、チャネルクロック以上のクロック周波数で動作することが必要になる場合が多い。例えば前述したＢＤの６倍速の条件下で２Ｔ信号周期の１／４程度の位相ずれを直接検出することが要請されるとすると、その場合のデジタル同期回路は、最低でも４００MHzのクロックで動作する必要がある。
　これは、一般的なリードチャネル動作クロック以上の速度であり、やはり設計上の障害要因となり得る。
　[ｄ．ピット深さに依存して発生する、信号Ａ,Ｂ間と信号Ｃ,Ｄ間の位相差]
　この問題は、先の１）～４）に関連するものではないが、ＤＰＤ方式が提案された当初から取り組まれていた問題点の１つである。
　このピット深さに起因する問題については、先の特許文献１にも記載されている。具体的には、光ディスクに形成されるピットの深さに起因して、信号Ａと信号Ｂの間、信号Ｃと信号Ｄの間に位相差が生じてしまうという問題である。
　この問題を考慮せずに信号Ａと信号Ｃ、信号Ｂと信号Ｄのアナログ信号加算を行ってしまうと、信号振幅が減衰し、トラッキングエラーの誤検出を招く結果となる。 
　なおこの問題を解決するため、特許文献１では例えば信号Ｃ，Ｄ側に可変遅延回路を付加する方式などを提案している。
　本技術は上記の問題点に鑑み為されたものであり、光記録媒体の高記録密度化に伴い劣化した受光信号から安定的にトラッキングエラー検出ができるようにしつつ、再生速度の高速化に伴う問題の解決、及びピット深さに依存して発生する信号Ａ,Ｂ間と信号Ｃ,Ｄ間の位相差の問題の解決を図ることをその課題とする。
　上記課題の解決のため、本技術では光記録媒体駆動装置として以下のような構成を提案する。
　すなわち、本技術の光記録媒体駆動装置は、光記録媒体に対して光照射を行う光照射部を備える。
　また、上記光記録媒体からの反射光を受光する受光部であって、上記光記録媒体に形成されるトラックの長手方向に対応する方向に延びる線方向分割線と上記トラックの短手方向に対応する方向に延びるトラッキング方向分割線とにより第１領域、第２領域、第３領域、第４領域の４つの領域が分割形成され、上記第１領域と第２領域、及び上記第３領域と第４領域がそれぞれ上記線方向分割線で仕切られ、上記第１領域と第４領域、及び上記第２領域と第３領域がそれぞれ上記トラッキング方向分割線で仕切られ、且つ上記第１領域と第２領域が上記トラックの流れる方向を基準とした上流側、上記第３領域と第４領域が下流側にそれぞれ配置された受光部を備える。
　また、上記受光部における各上記受光領域で得られた受光信号に基づく２値化信号をそれぞれ第１信号、第２信号、第３信号、第４信号として得る２値化部を備える。
　また、上記第１信号、第２信号、第３信号、第４信号をそれぞれ遅延させる遅延部を備える。
　また、上記遅延部を介さずに入力された上記第１信号と上記遅延部を介して入力された上記第３信号との排他的論理和を計算する第１排他的論理和計算部と、
　上記遅延部を介して入力された上記第１信号と上記遅延部を介さずに入力された上記第３信号との排他的論理和を計算する第２排他的論理和計算部と、
　上記遅延部を介さずに入力された上記第２信号と上記遅延部を介して入力された上記第４信号との排他的論理和を計算する第３排他的論理和計算部と、
　上記遅延部を介して入力された上記第２信号と上記遅延部を介さずに入力された上記第４信号との排他的論理和を計算する第４排他的論理和計算部とを備える。
　また、上記第１,第３排他的論理和計算部がそれぞれ算出した排他的論理和の和と、上記第２,第４排他的論理和計算部がそれぞれ算出した排他的論理和の和との差を計算する演算部を備えるものである。
　ここで、第１～第４排他的論理和計算部で計算される排他的論理和をそれぞれ<１>,<２> ,<３>,<４>とおく。確認のため述べると、
　<１>は遅延無しの第１信号と遅延有りの第３信号との排他的論理和である。
　<２>は遅延有りの第１信号と遅延無しの第３信号との排他的論理和である。
　<３>は遅延無しの第２信号と遅延有りの第４信号との排他的論理和である。
　<４>は遅延有りの第２信号と遅延無しの第４信号との排他的論理和である。
　また、上記のように第１,第２信号は、上流側に配置された受光領域についての２値化信号である。一方、第３,第４信号は下流側に配置された受光領域についての２値化信号である。
　先ず、<１>と<３>の和、<２>と<４>の和は、それぞれ遅延部による遅延が無いものとすれば、「第１,第３信号の排他的論理和と第２,第４信号の排他的論理和との和」としての、同じ信号であることが分かる。後述もするように、該「第１,第３信号の排他的論理和と第２,第４信号の排他的論理和との和」に基づく信号は、トラックセンタートレース時 に最小値となり、デトラック時（方向は問わず）にはデトラック量に応じて振幅が増大する傾向を示す（図５中<５>の信号を参照）。具体的には、トラックセンターで最小値、トラックセンター間の中点で最大値となる信号である。このような信号は、その位相のみについて見れば、理想的なトラッキングエラー信号に対して９０度のずれ（進み）を有する信号となる。以下、このような「第１,第３信号の排他的論理和と第２,第４信号の排他的論理和との和」に基づく信号については、「クロストラック信号」と称する。
　ここで、前述のように第１,第２信号は上流側、第２,第４信号は下流側に配置された受光領域の２値化信号である。この点に鑑みると、上記演算部が計算する<１>と<３>の和とは、上記クロストラック信号（第１,第３信号の排他的論理和と第２,第４信号の排他的論理和との和）に関して、下流側の信号に対して遅延を与えたものとなっていることが分かる。一方で、上記演算部が計算する<２>と<４>の和は、同じクロストラック信号に関して、上流側の信号に対して遅延を与えたものとなることが分かる。
　同じクロストラック信号について、これを構成する下流側の信号に対して遅延が与えられれば、その位相は遅延時間に応じた分遅らせることができる。一方で、上流側の信号に対して遅延が与えられれば、その位相は遅延時間に応じた分進ませることができる。
　このときの遅延時間を適切に設定することで、演算部が計算する<１>と<３>の和の信号として、クロストラック信号の位相を９０度遅らせた信号を得ることができ、一方、<２>と<４>の信号については、クロストラック信号の位相を９０度進ませた信号を得ることができる。換言すれば、<１>と<３>の和の信号としては理想的なトラッキングエラー信号と位相が揃った信号を得ることができ、<２>と<４>の和の信号としては<１>と<３>の和の信号と逆位相（すなわち理想的なトラッキングエラー信号と逆位相）の信号が得られるものである。
　このとき注意すべきは、「第１,第３信号の排他的論理和と第２,第４信号の排他的論理和との和」に基づく信号たるクロストラック信号や、その位相を変化させた信号に相当する<１>と<３>の和の信号、及び<２>と<４>の和の信号には、高記録密度化等に伴う２値化信号の劣化に起因したオフセット（例えば図５中のＸを参照）が重畳するという点である。この点を考慮し、本技術では、上述のように<１>と<３>の和と<２>と<４>の和との差を計算するものとしている。このことで、上記オフセット成分を相殺でき、結果として、理想的なトラッキングエラー信号と位相が一致し且つトラッキングエラーの極性を適正に表す信号を得ることができる。すなわち、高記録密度化等に起因して２値化信号が劣化する場合であっても、適正なトラッキングエラー信号を生成することができ、トラッキングエラー検出を安定的に行うことができるものである。
　ここで、従来のＤＰＤ検出回路は、前述の理由により、高記録密度化によるパルス幅変動やチャタリング等の発生に対してトラッキングエラー検出の精度が大きく低下する傾向となっていた。
　これに対し上記本技術では、パルス幅変動やチャタリング等による影響は信号オフセット（上述の<１>と<３>の和の信号や<２>と<４>の和の信号に重畳するオフセット）として表れ、該オフセットはトラッキングエラー信号の生成過程にて上記のように相殺されるものとなるため、これらパルス幅変動やチャタリング等によってトラッキングエラー検出精度が低下する事態は回避することができる。従って、先の[ａ][ｂ]の位相検出誤差の問題の発生を効果的に防止できる。
　また、本技術ではチャネルクロックと同程度の高速動作は必要とされないため、再生信号周波数の上昇に係る先の[ｃ]の問題についても回避することができる。
　また、ピット深さによって信号ＡとＢ、信号ＣとＤにそれぞれ位相差が生じることに起因した[ｄ]の問題については、本技術では信号ＡとＣ、信号ＢとＤを加算せず、ＡとＣの位相関係（第１信号と第３信号の位相関係）、ＢとＤの位相関係（第２信号と第４信号の位相関係）についての検出をそれぞれ行い、それらの情報を用いてトラッキングエラーを検出するものとしている。これにより信号ＡとＢ、信号ＣとＤにピット深さに起因した位相差が生じていても、適正にトラッキングエラーを検出することができる。 
　上記のように本技術によれば、光記録媒体の高記録密度化に伴い劣化した受光信号から安定的にトラッキングエラー検出を行うことができる。
　また、再生速度の高速化に伴う問題を解決でき、さらにピット深さに依存して発生する信号Ａ,Ｂ間と信号Ｃ,Ｄ間の位相差に起因したトラッキングエラーの誤検出の問題の解決も図ることができる。
実施の形態としての光記録媒体駆動装置の内部構成を示すブロック図である。 実施の形態の光記録媒体駆動装置が備える受光部の構成についての説明図である。 第１の実施の形態の光記録媒体駆動装置が備えるトラッキングエラー信号の生成系の構成を主に示したブロック図である。 従来のＥＸＯＲ型位相比較器の動作（図４Ａ）と本実施の形態のＥＸＯＲ回路の動作（図４Ｂ）とを対比させた図である。 本実施の形態で生成される各信号の波形のイメージを示した図である。 クロストラック信号を用いたトラッキングサーボの引き込み制御を実現するための構成について説明するためのブロック図である。 第２の実施の形態の光記録媒体駆動装置が備えるトラッキングエラー信号の生成系の構成を主に示したブロック図である。 遅延時間・動作クロックの切り替えのための具体的な処理手順を示したフローチャートである。 非同期デジタル回路での実装例を示した図である。 ＤＰＤ方式によるトラッキングエラー検出手法についての説明図である。 従来の位相比較器の一例を示した図である。 光ディスクの高記録密度化に伴う信号劣化の具体的な態様についての説明図である。 パルス幅変動起因の位相検出誤差についての説明図である。 エッジ検出型の位相比較器についての説明図である。 チャタリング起因の位相検出誤差についての説明図である。
　以下、本技術に係る実施の形態について説明する。
　なお、説明は以下の順序で行う。
　＜１．第１の実施の形態＞
　［1-1．再生装置の全体構成］
　［1-2．トラッキングエラー信号生成系の構成］
　［1-3．実施の形態のトラッキングエラー信号について］
　［1-4．クロストラック信号の利用法について］
　＜２．第２の実施の形態＞
　＜３．変形例＞
　＜１．第１の実施の形態＞
　［1-1．再生装置の構成］
　図１は、本技術の光記録媒体駆動装置に係る実施の形態としての再生装置１の内部構成 を示すブロック図である。
　なお、図１では、再生装置１の主に光ディスクＤに記録された信号についての再生系とサーボ系（トラッキングサーボ、フォーカスサーボ）のみについて示し、他の部分については省略している。
　先ず、光ディスクＤは、再生信号１に設けられたターンテーブル（図示せず）に搭載された状態で、図示するスピンドルモータ（ＳＰＭ）２によって所定の回転駆動方式に従って回転駆動される。このスピンドルモータ２の回転制御は、図示されないスピンドルサーボ回路によって行われる。
　ここで、実施の形態の光ディスクＤとしては、再生専用のＲＯＭディスクを想定しており、具体的にはＢＤ（Blu-ray Disc：登録商標）等の高記録密度ディスクとして、例えば後述する対物レンズ３の開口率ＮＡ＝０．８５程度、レーザ波長４０５nm程度の条件により再生が行われる。
　スピンドルモータ２によって回転駆動される光ディスクＤに対し、図中の光ピックアップＯＰが記録信号の読み出しを行う。
　この光ピックアップＯＰには、レーザ光源となるレーザダイオード（図示せず）、このレーザダイオードからのレーザ光を光ディスクＤの記録面に集光・照射するための対物レンズ３、光ディスクＤからの上記レーザ光の反射光を検出する４分割ディテクタ５が備えられている。
　さらに、上記対物レンズ３をトラッキング方向及びフォーカス方向に変位可能に保持する二軸機構４が設けられている。この二軸機構４にはトラッキングコイル・フォーカスコイルが備えられ、後述するサーボ回路７からのトラッキングドライブ信号ＴＤ、フォーカスドライブ信号ＦＤがこれらトラッキングコイル、フォーカスコイルに供給されることで、対物レンズ３を上記トラッキング方向及びフォーカス方向に駆動するようにされる。
　確認のために述べておくと、上記トラッキング方向とは、光ディスクＤに形成されるトラックの短手方向である。すなわち、光ディスクＤの回転方向（上記トラックの長手方向）とは直交する関係にある方向である。
　また、上記フォーカス方向は光ディスクＤに接離する方向である。
　ここで、光ピックアップＯＰ内の４分割ディテクタ５における各ディテクタ（Ａ，Ｂ，Ｃ，Ｄ）の配置について、図２を参照して説明しておく。
　図２に示すように、この場合の４分割ディテクタ５は、光ディスクＤ上のトラックの長手方向に対応する方向に延びる線方向分割線と、上記トラックの短手方向（半径方向）に対応する方向に延びるトラッキング方向分割線とによりディテクタＡ，Ｂ，Ｃ，Ｄの４つが形成されるように領域分割が為されている。
　具体的に、これらディテクタＡ～Ｄは、ディテクタＡとディテクタＢの組、及びディテクタＣとディテクタＤの組がそれぞれ上記線方向分割線で仕切られた組となり、ディテクタＡとディテクタＤの組、及びディテクタＢとディテクタＣの組がそれぞれ上記トラッキング方向分割線で仕切られた組となる。
　また、図中ではディスク回転方向を片矢印で示しているが、光ディスクＤの回転に伴いトラック（ピット列）が流れる方向を基準に上流側、下流側を定義すると、ディテクタＡとディテクタＢの組は上流側、ディテクタＣとディテクタＤの組は下流側に形成された組となる。
　なお確認のため述べておくと、上流側とはピットが先に到達する側を意味するものである。
　説明を図１に戻す。
　４分割ディテクタ５で得られた各受光信号は、マトリクス回路６に供給される。マトリ クス回路６は、各受光信号に基づき再生信号ＲＦ、トラッキングエラー信号ＴＥＳ、フォーカスエラー信号ＦＥＳを生成する。また、本例においてマトリクス回路６は、クロストラック信号ＣＴＳの生成も行う。
　なお、このマトリクス回路６内における、特にトラッキングエラー信号ＴＥＳやクロストラック信号の生成系の構成については後に改めて説明する。
　マトリクス回路６により生成されたトラッキングエラー信号ＴＥＳ、フォーカスエラー信号ＦＥＳ、及びクロストラック信号ＣＴＳは、サーボ回路７に供給される。
　サーボ回路７は、トラッキングエラー信号ＴＥＳ、フォーカスエラー信号ＦＥＳに対し、それぞれ位相補償等のためのフィルタリングやループゲイン処理等の所定演算を行ってトラッキングサーボ信号ＴＳ、フォーカスサーボ信号ＦＳを生成する。そして、これらトラッキングサーボ信号ＴＳ及びフォーカスサーボ信号ＦＳに基づいてトラッキングドライブ信号ＴＤ及びフォーカスドライブ信号ＦＤを生成し、これを光ピックアップＯＰ内の二軸機構４のトラッキングコイル・フォーカスコイルに供給する。
　ここで、このようなサーボ回路７の動作が行われることで、上述した４分割ディテクタ５、マトリクス回路６、及びサーボ回路７、二軸機構４によってトラッキングサーボループ、及びフォーカスサーボループが形成される。これらトラッキングサーボループ、及びフォーカスサーボループが形成されることで、光ディスクＤに照射されるレーザ光のビームスポットが光ディスクＤに形成されるトラック（ピット列）をトレースし且つ適正なフォーカス状態（合焦状態）で維持されるようになる。
　またサーボ回路７は、後述するコントローラ１３からのトラックジャンプ指令に応じて、トラッキングサーボループをオフとし、上記トラッキングドライブ信号ＴＤとしてジャンプパルスを出力することで、トラックジャンプ動作を実行させる。
　また、サーボ回路７は、このようなトラックジャンプ後などにおいて、再びトラッキングサーボループをオンとしてトラッキングサーボ制御を行うための引き込み制御も行うようにされる。
　なお、サーボ回路７における、トラッキングサーボの引き込みのための構成については後に改めて説明する。
　またサーボ回路７は、コントローラ１３によるアクセス実行制御に基づいてスレッドドライブ信号ＳＤを生成し、図中のスレッド機構ＳＬＤを駆動する。詳細な図示は省略しているが、このスレッド機構ＳＬＤは、光ピックアップＯＰを保持するメインシャフト、スレッドモータ、伝達ギア等による機構を有し、上記スレッドドライブ信号ＳＤに応じてスレッドモータを駆動することで、光ピックアップＯＰの所要のスライド移動を行うようにされている。
　またサーボ回路７は、トラッキングエラー信号ＴＥＳの低域成分として得られるスレッドエラー信号ＳＥを生成し、このスレッドエラー信号ＳＥに基づくスレッドドライブ信号ＳＤを生成・出力することで、いわゆるスレッドサーボ制御も行うようにされている。
　ＰＬＬ（Phase Locked Loop）回路１２は、マトリクス回路６により生成された再生信号ＲＦを入力し、該再生信号ＲＦからシステムクロックＳＣＬを生成する。ＰＬＬ回路１２により生成されるシステムクロックＳＣＬは、必要な各部に対し動作クロックとして供給される。
　また、マトリクス回路６にて生成された再生信号ＲＦは、分岐してイコライザ（ＥＱ）８に対しても供給される。そして、このイコライザ８により波形整形された再生信号ＲＦは、ビタビ（Viterbi）復号器９に供給される。
　これらイコライザ８及びビタビ復号器９によっては、いわゆるＰＲＭＬ（Partial Resp onse Maximum Likelihood）によるビット検出法を利用した２値化処理が行われる。すなわち　上記イコライザ８は、ビタビ復号器９のＰＲクラスに適合した再生信号ＲＦが得られるように波形整形処理を行う。そしてビタビ復号器９は、このように波形整形された再生信号ＲＦに基づきビタビ検出法によるビット検出を行うことで、再生データ信号（２値化信号）ＤDを得るようにされる。
　ビタビ復号器９にて得られた再生データ信号ＤDは、復調器１０に入力される。変調器１０は、ＲＬＬ（１，７）ＰＰ（Parity
preserve/prohibit、ＲＬＬ：Run
Length Limited）変調データとして得られる再生データ信号ＤDを復調する処理を行う。
　そして、このようにＲＬＬ（１，７）ＰＰ復調されたデータは、ＥＣＣブロック１１に供給されてエラー訂正処理やデインターリーブ処理等が施される。これによって、光ディスクＤに記録されたデータについての再生データが得られる。
　コントローラ１３は、例えばＣＰＵ（Central
Processing Unit）、ＲＯＭ（Read
OnlyMemory）、ＲＡＭ（Random Access
Memory）などを備えたマイクロコンピュータで構成され、例えば上記ＲＯＭ等の所定の記憶装置に記憶されたプログラムに従った処理を実行することで再生装置１の全体制御を行う。
　例えばコントローラ１３は、先に述べたようなトラックジャンプ指令を行って、サーボ回路７にトラックジャンプ動作の実現のための動作を実行させる。また、例えば光ディスクＤの所定アドレスに記録されるデータについての読み出しを行うとしたときは、そのアドレスを目標としてサーボ回路７に対するシーク動作制御を行う。すなわちサーボ回路８に指令を出し、上記所定アドレスをターゲットとして光ピックアップＯＰが形成するビームスポットについての移動を実行させる。
　［1-2．トラッキングエラー信号生成系の構成］
　続いて、図３のブロック図により、図１に示したマトリクス回路６内における特にトラッキングエラー信号ＴＥＳの生成系の構成について説明する。
　なお、この図３では図１に示した４分割ディテクタ５と共に、マトリクス回路６内に形成されるクロストラック信号ＣＴＳの生成系も併せて示している。
　マトリクス回路６において、トラッキングエラー信号ＴＥＳの生成系は、図中のＩ／Ｖ変換アンプ１５Ａ～１５Ｄ、ＢＰＦ（バンドパスフィルタ）１６Ａ～１６Ｄ、２値化回路１７Ａ～１７Ｄ、バッファ１８Ａ～１８Ｄ、遅延回路１９Ａ～１９Ｄ、ＥＸＯＲ（ＥＸ-ＯＲ：EXclusive OR）回路２０-1～２０-4、演算部２１、及びＬＰＦ（ローパスフィルタ）２２を備えて構成される。
　クロストラック信号ＣＴＳの生成系は、Ｉ／Ｖ変換アンプ１５Ａ～１５Ｄ、ＢＰＦ１６Ａ～１６Ｄ、２値化回路１７Ａ～１７Ｄ、バッファ１８Ａ～１８Ｄを上記トラッキングエラー信号ＴＥＳの生成系と共用した上で、さらにＥＸＯＲ回路２３-AC、ＥＸＯＲ回路２３-BD、及びＢＰＦ２５を備えたものとなる。
　図３において、Ｉ／Ｖ変換アンプ１５Ａには、ディテクタＡによる受光信号が入力される。以下同様に、Ｉ／Ｖ変換アンプ１５ＢにはディテクタＢの、Ｉ／Ｖ変換アンプ１５ＣにはディテクタＣの、Ｉ／Ｖ変換アンプ１５ＤにはディテクタＤの受光信号がそれぞれ入力される。
　これらＩ／Ｖ変換アンプ１５は、入力された受光信号を電圧信号に変換する。
　ＢＰＦ１６ＡにはＩ／Ｖ変換アンプ１５Ａの、ＢＰＦ１６ＢにはＩ／Ｖ変換アンプ１５Ｂの、ＢＰＦ１６ＣにはＩ／Ｖ変換アンプ１５Ｃの、ＢＰＦ１６ＤにはＩ／Ｖ変換アンプ
１５Ｄの出力信号がそれぞれ入力される。
　これらＢＰＦ１６は、入力信号中に含まれるＤＣ成分と再生信号周波数を超えるノイズ成分とを減衰させる。
　ここで、後述もするように本実施の形態では同期回路ブロック（後述する）の動作クロックを超える入力信号周波数が許容されるため、このＢＰＦ１６にアンチエリアジングフィルタとしての効果は必要ない。
　また後述もするように実施の形態のトラッキングエラー検出手法によればチャタリング耐性を高めることができるため、短いマーク長信号の振幅を高めてチャタリング防止を図るためのＥＱ特性は必要ない。
　２値化回路１７ＡにはＢＰＦ１６Ａの出力信号が、２値化回路１７ＢにはＢＰＦ１６Ｂの出力信号が、２値化回路１７ＣにはＢＰＦ１６Ｃの出力信号が、２値化回路１７ＤにはＢＰＦ１６Ｄの出力信号がそれぞれ入力される。
　これら２値化回路１７は、コンパレータを備え、入力信号についての２値化を行う。
　なお本実施の形態の場合、２値化回路１７が有するコンパレータには、チャタリングを抑制するためのヒステリシスコンパレータを用いる必要はない。
　以下、２値化回路１７Ａにて得られた２値化信号については「信号Ａ」、２値化信号１７Ｂにて得られた２値化信号については「信号Ｂ」と表記する。同様に２値化回路１７Ｃにて得られた２値化信号については「信号Ｃ」、２値化信号１７Ｄにて得られた２値化信号については「信号Ｄ」と表記する。
　ここで、これら２値化回路１７の以降、図中の破線で囲ったブロックは、共通の動作クロックに従って動作する同期回路ブロックとなる。
　２値化回路１７Ａによる信号Ａはバッファ１８Ａに、２値化回路１７Ｂによる信号Ｂはバッファ１８Ｂに、２値化回路１７Ｃによる信号Ｃはバッファ１８Ｃに、２値化回路１７Ｄによる信号Ｄはバッファ１８Ｄにそれぞれ入力され、これらバッファ１８によってバッファされて同期がとられる。
　バッファ１８Ａを介した信号Ａは、ＥＸＯＲ回路２０-1に入力されると共に、遅延回路１９Ａを介してＥＸＯＲ回路２０-2に対しても入力される。
　またバッファ１８Ｃを介した信号Ｃは、ＥＸＯＲ回路２０-2に入力されると共に、遅延回路１９Ｃを介してＥＸＯＲ回路２０-1に対しても入力される。
　すなわち、ＥＸＯＲ回路２０-1には、遅延されていない信号Ａと遅延された信号Ｃとが入力され、ＥＸＯＲ回路２０-2には遅延された信号Ａと遅延されていない信号Ｃとが入力されるものである。
　また、バッファ１８Ｂを介した信号Ｂは、ＥＸＯＲ回路２０-3に入力されると共に、遅延回路１９Ｂを介してＥＸＯＲ回路２０-4に対しても入力される。
　またバッファ１８Ｄを介した信号Ｄは、ＥＸＯＲ回路２０-4に入力されると共に、遅延回路１９Ｄを介してＥＸＯＲ回路２０-3に対しても入力される。
　すなわち、ＥＸＯＲ回路２０-3には遅延されていない信号Ｂと遅延された信号Ｄとが入力され、ＥＸＯＲ回路２０-4には遅延された信号Ｂと遅延されていない信号Ｄとが入力されるものである。
　ＥＸＯＲ回路２０-1は、バッファ１８Ａから入力された信号Ａと遅延回路１９Ｃを介して入力された信号Ｃとの排他的論理和を計算する。
　またＥＸＯＲ２０-2は、遅延回路１９Ａを介して入力された信号Ａとバッファ１８Ｃか ら入力された信号Ｃとの排他的論理和を計算する。
　ＥＸＯＲ回路２０-3は、バッファ１８Ｂから入力された信号Ｂと遅延回路１９Ｄを介して入力された信号Ｄとの排他的論理和を計算する。
　またＥＸＯＲ２０-4は、遅延回路１９Ｂを介して入力された信号Ｂとバッファ１８Ｄから入力された信号Ｄとの排他的論理和を計算する。
　ここで以下、ＥＸＯＲ回路２０-1で算出された排他的論理和を<１>、ＥＸＯＲ回路２０-2で算出された排他的論理和を<２>と表記する。
　またＥＸＯＲ回路２０-3で算出された排他的論理和は<３>、ＥＸＯＲ回路２０-4で算出された排他的論理和を<４>と表記する。
　演算部２１には、ＥＸＯＲ回路２０-1で得られた<１>の信号、ＥＸＯＲ回路２０-2で得られた<２>の信号、ＥＸＯＲ回路２０-3で得られた<３>の信号、及びＥＸＯＲ回路２０-4で得られた<４>の信号が入力される。
　演算部２１は、これらの入力信号に基づき、「<１>と<３>の和と<２>と<４>の和との差」を計算する。具体的には、
　（<１>＋<３>）－（<２>＋<４>）
　を計算する。
　演算部２１による上記計算で得られた信号は、ＬＰＦ２２を介して前述のトラッキングエラーＴＥＳとして出力される。
　また、本例では、トラッキングエラー信号ＴＥＳと共にクロストラック信号ＣＴＳも生成するものとされる。
　具体的に、該クロストラック信号ＣＴＳは、バッファ１８Ａ～１８Ｄの出力を用いて生成される。
　バッファ１８Ａによる出力信号、及びバッファ１８Ｃによる出力信号はＥＸＯＲ回路２３-ACに入力され、バッファ１８Ｂによる出力信号及びバッファ１８Ｄによる出力信号はＥＸＯＲ回路２３-BDに入力される。
　ＥＸＯＲ回路２３-ACは、バッファ１８Ａより入力された信号Ａとバッファ１８Ｃより入力された信号Ｃとの排他的論理和を計算し、ＥＸＯＲ回路２３-BDはバッファ１８Ｂより入力された信号Ｂとバッファ１８Ｄより入力された信号Ｄとの排他的論理和を計算する。
　ＥＸＯＲ回路２３-ACによる排他的論理和とＥＸＯＲ回路２３-BDによる排他的論理和は演算部２４に入力される。
　演算部２４は、ＥＸＯＲ回路２３-ACによる排他的論理和とＥＸＯＲ回路２３-BDによる排他的論理和との和を計算する。
　演算部２４で得られたこれら排他的論理和の和は、ＢＰＦ２５を介しクロストラック信号ＣＴＳとして出力される。
　なお以下、演算部２４で算出される和信号（信号Ａと信号Ｃの排他的論理和と信号Ｂと信号Ｄの排他的論理和との和信号）を、<５>と表記する。
　ここで、本実施の形態のトラッキングエラー信号生成系（クロストラック信号生成系も 同様）における動作クロックについて説明しておく。
　本実施の形態において、トラッキングエラー信号、クロストラック信号の生成系の動作クロックとしては、チャネルクロックとは非同期のクロックを用いる。また、その周波数については、後述する条件を満たす限り、チャネルクロックよりも低く設定することが可能となる。
　図４は、従来のＥＸＯＲ型位相比較器の動作（図４Ａ）と本実施の形態のＥＸＯＲ回路の動作（図４Ｂ）とを対比させた図である。
　先ず、図４Ａに示す従来のＥＸＯＲ型位相比較器の場合は、チャネルクロックと同程度の比較的高い周波数で動作し、ＥＸＯＲ回路により信号（Ａ＋Ｃ）と信号（Ｂ＋Ｄ）との位相差を検出する。
　このような従来の位相比較器では、ＥＸＯＲ回路の出力として、トラックセンターからの誤差量に応じてパルス幅が変化する、いわばＰＷＭ（Pulse Width Modulation）的な特性を有する信号が得られるものとなる。
　一方、本実施の形態の場合では、図４Ｂに示されるように、動作クロックはチャネルクロックとは非同期とされ、また本例ではその周波数はチャネルクロックよりも相当に低いものとされている。
　図４Ｂでは、図３に示した同期回路ブロック（破線部）の動作クロックと、信号Ａ（又は信号Ｂ）と信号Ｃ（又は信号Ｄ）の波形の例と、それらの排他的論理和（ＥＸＯＲ回路２３の出力信号：遅延回路１９による遅延は考慮していない）との関係を示している。
　本実施の形態の場合のＥＸＯＲ回路の出力は、ビームスポットがトラックセンターにあるときは、２つの入力信号の位相が一致するために、理想的には「０」となる（実際には後述するように入力信号には高記録密度化に伴うオフセットが生じる関係で「０」とはならない）。一方、ビームスポットがトラックセンターからずれた場合は、入力信号間に位相差が生じるため、これが動作クロックに基づくタイミングで検出されることで、ＥＸＯＲ回路の出力が「１」となる。このとき、非同期の動作クロックを用いていたとしても、トラックセンターからの誤差が大であるほど入力信号間の位相差が検出される確率が高まり、結果として、トラックセンターからの誤差が大であるほどＥＸＯＲ回路の出力信号が「１」となる頻度が上昇する。換言すれば、トラックセンターからの誤差が小であるほどＥＸＯＲ回路の出力は「０」となる頻度が上昇するものである。
　このように、従来の位相比較器はＰＷＭ的特性を示すのに対し、本実施の形態では、トラックセンターからの誤差量に応じてパルス密度が変化する、いわばＰＤＭ（Pulse Density Modulation）的な特性を有する信号が得られるものとなる。
　［1-3．実施の形態のトラッキングエラー信号について］
　以上の前提を踏まえた上で、以下、実施の形態のトラッキングエラー信号ＴＥＳについて説明する。
　先ずは実施の形態のトラッキングエラー信号ＴＥＳについて理解するために、クロストラック信号ＣＴＳについて説明する。
　先の説明からも理解されるように、クロストラック信号ＣＴＳは、バッファ１８Ａより入力された信号Ａとバッファ１８Ｃより入力された信号Ｃの排他的論理和と、バッファ１８Ｂより入力された信号Ｂとバッファ１８Ｄより入力された信号Ｄの排他的論理和との和に相当する信号となる。換言すれば、それぞれ遅延されていない信号Ａと信号Ｃの排他的論理和と、同様にそれぞれ遅延されていない信号Ｂと信号Ｄの排他的論理和との和に相当
するものである。
　ここで、実施の形態のトラッキングエラー信号ＴＥＳは、前述の「<１>＋<３>」としての「遅延無しのＡ信号と遅延有りのＣ信号の排他的論理和と遅延無しのＢ信号と遅延有りのＤ信号の排他的論理和との和」と、「<２>＋<４>」としての「遅延有りのＡ信号と遅延無しのＣ信号の排他的論理和と遅延有りのＢ信号と遅延無しのＤ信号の排他的論理和との和」との差に相当する信号である。
　この点を考慮すると、クロストラック信号ＣＴＳは、トラッキングエラー信号ＴＥＳを構成する「<１>＋<３>」「<２>＋<４>」のそれぞれの信号について、それらの遅延を排除したものに相当するものであることが分かる。
　ここで、図５に、クロストラック信号ＣＴＳに相当する「信号Ａ・Ｃの排他的論理和と信号Ｂ・Ｄの排他的論理和との和」の信号（<５>）を始めとした、本実施の形態で生成される各信号の波形のイメージを示す。
　具体的に図５では、光ディスクＤの半径方向にビームスポットを移動させた際に得られる各信号波形に関して、上段から順にトラッキングエラー信号ＴＥＳの波形（理想的な波形）、<５>の信号の波形、「<１>＋<３>」の信号の波形、「<２>＋<４>」の信号の波形、及び（<１>＋<３>）－（<２>＋<４>）の信号の波形のそれぞれについてのイメージを示している。
　なお、図中の<５>、「<１>＋<３>」、「<２>＋<４>」、（<１>＋<３>）－（<２>＋<４>）の各信号の波形については、平均化された波形を示している。
　先ず前提として、理想的なトラッキングエラー信号ＴＥＳは、図中の最上段に示すように、トラックセンター（図中ＴＣと表記）を基準として、そこから離れるに従って振幅レベルがその離れる方向に応じて正／負に振れる信号となる。このとき、トラッキングエラー信号ＴＥＳは、トラックセンターＣＴの間の中点（図中Ｃt-tと表記）においてもゼロクロスするが、ここでの説明では、トラックセンターＣＴにおけるゼロクロスは負→正のクロスとなり、中点Ｃt-tにおけるゼロクロスはその逆の正→負のクロスとなることが理想であるものとする。
　クロストラック信号ＣＴＳに相当する<５>の信号は、図のように、トラックセンターＣＴにおいて最小値、中点Ｃt-tにおいて最大値をとり、トラックセンターＣＴからの誤差が大となるに従ってその振幅が大となる傾向を示す。
　このような<５>の信号は、その位相のみについて見れば、トラッキングエラー信号ＴＥＳに対して９０度ずれた（９０度進んだ）関係となる。
　ここで、<５>の信号に関して、トラックセンターＣＴに注目する。高記録密度化等による劣化の影響の無い理想的な２値化信号（信号Ａ，Ｂ，Ｃ，Ｄ）が得られる場合には、トラックセンターＣＴにてこれらの信号は全く同じ信号となるため、振幅レベルは「０」となるはずである。しかしながら実際には、前述したようなチャタリング、パルス幅変動、局所的な信号欠落といった２値化信号の劣化の影響により、<５>の信号はトラックセンターＣＴでも完全に「０」とはならず、図中の「Ｘ」と示すようなＤＣオフセットが生じる。
　このオフセットＸは、２値化信号の劣化度合いに対応してそのレベルが増減するものである。
　また、このような２値化信号の劣化の影響と、Ａ＋ＣとＢ＋Ｄの信号が位相差を持っている影響により、<５>の信号の底部はなべ底型になる。このため仮に、<５>の信号の最小レベルを求めるような手法を採ったとしても、精度よくトラックセンターＣＴを検出する
ことはできない。換言すれば、クロストラック信号ＣＴＳ単体では適正なトラッキングエラー検出を行うことが非常に困難なものである。
　理想的なトラッキングエラー信号ＴＥＳを得るためには、<５>の信号について、その位相を９０度遅らせ、且つオフセットＸの除去ができればよい。
　このため本実施の形態では、<５>の信号を構成する信号Ａ,Ｃ及び信号Ｂ,Ｄに関して、信号Ｃと信号Ｄとに遅延を与えた「<１>＋<３>」と、信号Ａと信号Ｂとに遅延を与えた「<２>＋<４>」の信号を生成し、これらの差である（<１>＋<３>）－（<２>＋<４>）を計算するものとしている。
　ここで、先の図２を参照して分かるように、信号Ｃ,Ｄは、下流側配置のディテクタからの信号であり、信号Ａ,Ｂは上流側配置のディテクタからの信号である。
　この点を考慮すると、上記「<１>＋<３>」の信号は、<５>の信号に関して、下流側の信号Ｃ，Ｄに遅延を与えた信号となり、上記「<２>＋<４>」は上流側の信号に対して遅延を与えたものであることが分かる。
　同じ<５>の信号について、これを構成する下流側の信号に対して遅延が与えられれば、その位相は遅延時間に応じた分遅らせることができる。一方、上流側の信号に対して遅延が与えられれば、その位相は遅延時間に応じた分進ませることができる。
　このときの遅延時間を適切に設定することで、「<１>＋<３>」の信号として、<５>の信号の位相を９０度遅らせた信号を得ることができ、一方、「<２>＋<４>」の信号については、<５>の信号の位相を９０度進ませた信号を得ることができる。換言すれば、「<１>＋<３>」の信号としては理想的なトラッキングエラー信号ＴＥＳと位相が揃った信号を得ることができ、「<２>＋<４>」の信号としては理想的なトラッキングエラー信号ＴＥＳと逆位相の信号を得ることができる。
　上記のように本実施の形態では「<１>＋<３>」と「<２>＋<４>」の差として（<１>＋<３>）－（<２>＋<４>）を計算する。この（<１>＋<３>）－（<２>＋<４>）の信号としては、図のように、理想的なトラッキングエラー信号ＴＥＳとその位相が揃い、且つＤＣオフセットＸが除去されたものとなる。つまりこの結果、理想的なトラッキングエラーＴＥＳとほぼ同様の信号を得ることができるものである。
　ここで、上記のようなトラッキングエラー検出手法の実現にあたっては、各遅延回路１９における遅延量（遅延時間）が重要となる。この遅延量は、次のように設定すればよい。
　すなわちこの場合の遅延量は、基本的には、「トラックセンターＣＴと中点Ｃt-tとで生じる信号ずれ時間の半分の時間」に設定すればよい。このような遅延量の設定により、上述したような９０度の位相ずれを実現できる。
　但し、２値化信号劣化の度合いによっては、遅延量を小とすることが望ましい。具体的に、遅延量を小とすると、「<１>＋<３>」と「<２>＋<４>」の信号のＤＣオフセットが減少し、ＡＣ振幅が大となる傾向を示すことが経験的に認められる。
　従ってこの点を考慮すると、遅延量については上記「トラックセンターＣＴと中点Ｃt-tとで生じる信号ずれ時間の半分の時間」よりも若干短めに設定することが望ましいものとなる。
　実際に動作確認したところ、遅延量が上記「トラックセンターＣＴと中点Ｃt-tとで生じる信号ずれ時間の半分の時間」に相当するものから±３dB程度変動しても、トラッキングエラー信号ＴＥＳの振幅はそれほど大きく減衰しなかった。また、遅延量を倍、又は半分としてトラッキングエラー信号ＴＥＳを測定したところ、振幅の減衰は大となるものの
、それらの状態にあってもトラッキングエラー信号ＴＥＳのゼロクロス部分はトラックセンターＣＴに対応していることが確認できた。
　ここで確認のため、「トラックセンターＣＴと中点Ｃt-tとで生じる信号ずれ時間の半分の時間」について補足しておく。
　先ず前提として、ビームスポットがトラックセンターＣＴ間の中点Ｃt-tにあるとき、信号（Ａ＋Ｃ）と信号（Ｂ＋Ｄ）との位相差が最大となる。このときの位相差を最大位相差Δmaxとする。
　この最大位相差Δmaxは、トラックピッチやスポットサイズ等の光学的条件や光ディスクＤの回転速度（線速度）、線密度等からどの程度の値となるかが計算できる（下記参考文献１を参照）。
　・参考文献１・・・特開平７－２９６３９５号公報
　上記「トラックセンターＣＴと中点Ｃt-tとで生じる信号ずれ時間の半分の時間」とは、この最大位相差Δmaxの１／２に相当する時間を意味するものである。
　例えばＢＤの場合、トラックピッチは３２０nm程度であり、従ってトラックセンターＣＴと中点Ｃt-tとの間の距離は１６０nm程度である。この１６０nmのトラッキング誤差に対応して生じる信号（Ａ＋Ｃ）と信号（Ｂ＋Ｄ）との信号位相差（信号ずれ時間）が分かれば、その半分の時間長がおよそ設定すべき遅延時間となる。
　仮に、最大位相差Δmaxが２Ｔ程度であると仮定すれば、遅延時間はその半分の１Ｔ程度に設定すればよいものである。
　なお、本実施の形態では、遅延回路１８は前述の動作クロックに従って動作するものとされる。この場合、動作クロックの満たす必要がある条件としては、前述のようにチャネルクロックと非同期であることに加え、さらに上記の「トラックセンターＣＴと中点Ｃt-tとで生じる信号ずれ時間の半分の時間」による遅延量を実現できるという条件が課される。
　ところで、先の説明から理解されるように本実施の形態では、演算部２１で算出される（<１>＋<３>）－（<２>＋<４>）としてＰＤＭ的な特性を有する信号が得られる。
　このようなＰＤＭ的特性を有する信号に対して、図３に示したＬＰＦ２２により適切なＬＰＦ処理を施すことが、トラッキングエラー検出精度の向上を図る上で重要となる。
　ここで、ＬＰＦ２２を設けることで、上記のようにＰＤＭ的に抽出される位相関係情報についての積分効果を得ることができる。この結果、個々のパルスが有する誤差がトラッキングエラー信号ＴＥＳに与える影響を低減でき、より正確なトラッキングエラー検出に資するものとなる。
　ＬＰＦ２２の帯域については、少なくとも、実際にサーボ制御を行う後段ブロック（サーボ回路７）の動作クロックに対し、アンチエリアジング効果を持つ帯域より低く設定すべきである。
　このとき、必要なサーボ帯域が得られる範囲内においてＬＰＦ帯域をさらに低く設定することで、上記の積分効果が高まり、さらに品質の良いトラッキングエラー信号ＴＥＳを得ることができる。
　なお、ＬＰＦ２２は、そのＬＰＦ処理後の信号に入力信号すべての情報を正しく反映するため、丸め誤差の影響が小さくなるようにビット精度を考慮して実装することが望ましい。 
　実際にＢＤの２倍速（チャネルクロック１３２MHz)、及び先に説明した動作クロック＝５０MHzの条件で動作確認を行った結果、ＬＰＦ２２として非常に実装が簡単な３２bitレジスタを用いたビットシフト型のＬＰＦを用いることで、良好なトラッキングエラー信号ＴＥＳが得られた。
　上記により説明したように、本実施の形態のトラッキングエラー検出手法によれば、光ディスクＤの高記録密度化等に起因してパルス幅変動やチャタリング等が発生した場合であっても、その影響は信号オフセット（<１>と<３>の和の信号、及び<２>と<４>の和の信号のオフセットＸ）として表れ、該オフセットはトラッキングエラー信号ＴＥＳの生成過程にて前述のように相殺されるものとなるため、これらパルス幅変動やチャタリング等によってトラッキングエラー検出精度が低下する事態は回避することができる。
　この結果、先の[ａ][ｂ]としてそれぞれ指摘した位相検出誤差の問題の発生を効果的に防止できる。換言すれば、高記録密度化に伴い劣化した受光信号から安定的にトラッキングエラー検出を行うことができるものである。
　また、本実施の形態によれば、チャネルクロックと同程度の高速動作は必要とされないため、再生信号周波数の上昇に係る先の[ｃ]の問題についても回避することができる。
　また、ピット深さによってＡ信号とＢ信号、Ｃ信号とＤ信号にそれぞれ位相差が生じることに起因した[ｄ]の問題については、本実施の形態では、信号Ａと信号Ｃ、信号Ｂと信号Ｄを加算するものとはせず、信号Ａと信号Ｃの位相関係（ＥＸＯＲ）、信号Ｂと信号Ｄの位相関係（ＥＸＯＲ）についての検出をそれぞれ行い、それらの情報を用いてトラッキングエラーを検出するものとしている。これにより信号Ａと信号Ｂ、信号Ｃと信号Ｄにピット深さに起因した位相差が生じていても、適正にトラッキングエラーを検出することができる。
　なお確認のために述べておくと、クロストラック信号ＣＴＳについても、同様に信号Ａと信号Ｃ、信号Ｂと信号Ｄを加算するものとはせずに信号Ａと信号Ｃの位相関係（ＥＸＯＲ）、信号Ｂと信号Ｄの位相関係（ＥＸＯＲ）についての検出をそれぞれ個別に行った上で信号生成を行っているので、ピット深さに起因した信号誤差の防止が図られるものである。
　ここで、ＤＰＤ（Differential
Phase Detection）検出回路の中には、デジタル移相器を使用するものがある。移相器とは、入力信号周波数に応じて位相をシフトさせるものであるが、その実現には入力信号の周期を正確に検出する必要がある。高密度光ディスクでは、チャタリング、パルス幅の変動、局所的なパルス欠落といった現象が高頻度で発生するため、移相器の誤動作の頻度も高まってしまう。
　これに対し本実施の形態では、「<１>＋<３>」や「<２>＋<４>」の信号生成にあたり位相シフトに似た処理を施しているものの、それらは遅延回路１８により実現するものとしている。
　従って本実施の形態では移相器を用いる必要性は無いので、上記のような移相器に係る問題も発生しない。
　なお前述のように、本実施の形態における遅延時間は、レーザースポット径やトラックピッチ、線密度、倍速などの各種条件から定まるものである。このため、移相器を用いる場合のように入力信号に応じた動的制御は不要である。
　また、近年のＤＰＤ検出回路には、信号Ａ～Ｄをそれぞれ多bitのＡＤＣ（Ａ／Ｄ変換器）によりデジタルデータに変換し、処理を行うものがある。
　これら方式では、一般的な光ディスクドライブ制御ＬＳＩ（集積回路）においてリード チャネル用に１個だけ使用する高速ＡＤＣと同等性能の高速ＡＤＣを、２つ乃至４つ、トラッキング信号生成専用に搭載する必要がある。この結果、上記ＬＳＩのチップ面積の増大、消費電力の増大、コストアップの要因となる。
　これに対し本実施の形態では、信号Ａ～Ｄについて特にＡＤＣによるデジタル変換は不要であるため、そのような問題の発生も防止できる。
　また、乗算器タイプの位相比較器を使用する場合など、Ａ～Ｄの信号振幅を揃えるためにアナログＡＧＣ(Auto Gain Control)アンプを使用するＤＰＤ検出方式が存在する。
　また、２値化信号のチャタリング抑制のためにヒステリシスコンパレータを導入する場合、ヒステリシスレベルを常に適切に設定するため、入力信号のレベル検出を行うピーク・ボトムホールド回路を２個乃至４個使用する方式がある。
　これらの方式で使用するアナログ回路は、シュリンクが進む光ディスクＬＳＩチップ内で大きな面積を占め、消費電力も比較的大きなものとなる。これら回路を高倍速でも精度よく動作させることは、設計難易度を上げる要因となり得る。
　これに対し本実施の形態では、上記アナログＡＧＣアンプやヒステリシスコンパレータは不要であるため、該問題についてもその発生を防止できる。
　［1-4．クロストラック信号の利用法について］
　続いて、クロストラック信号ＣＴＳの利用法ついて説明する。
　ここで、前述のようにトラッキングエラー信号ＴＥＳのゼロクロスポイントは１周期に２つ存在するものとなるが、これらのうち、安定してトラッキングサーボをかけることができるのは、実際のトラックセンターＣＴを表す一方のゼロクロスポイント（図５の例では負→正のゼロクロスポイント）である。
　しかしながら、ビームスポットがトラックを横切る方向が不明である場合には、トラッキングエラー信号ＴＥＳのみでは、どちらのゼロクロスポイントが真のトラックセンターＣＴを表すかを判別することができない。
　先の図５を参照して分かるように、クロストラック信号ＣＴＳは、トラックセンターＣＴのみでその振幅が最小となる信号である。この性質を利用すれば、該クロストラック信号ＣＴＳを、真のトラックセンターＣＴであるか否かの判別に利用することができる。
　具体的に本例では、クロストラック信号ＣＴＳを２値化し、該２値化したクロストラック信号ＣＴＳが「０」の区間ではトラッキングエラー信号ＴＥＳに得られたゼロクロスポイントが真のトラックセンターＣＴを表すと判別し、逆に「１」の区間ではトラッキングエラー信号ＴＥＳに得られたゼロクロスポイントが真のトラックセンターＣＴではないとの判別を行う。
　本例では、このような判別処理を、例えばトラッキングサーボの引き込み時に対応して実行する場合を例示する。
　図６は、クロストラック信号ＣＴＳを用いたトラッキングサーボの引き込み制御を実現するための構成について説明するためのブロック図である。
　先ず、先の図３に示したＬＰＦ２２より出力されたトラッキングエラー信号ＴＥＳは、サーボ回路７内に設けられたＴサーボフィルタ３０（Ｔはトラッキングの略である）に入力される。Ｔサーボフィルタ３０は、前述した位相補償等のためのフィルタリングやルー
プゲイン処理等を行ってトラッキングサーボ信号ＴＳを生成する。図のようにトラッキングサーボ信号はスイッチＳＷに入力される。
　またトラッキングエラー信号ＴＥＳは、図中の引込制御部３２に対しても入力される。
　引込制御部３２には、先の図３に示したＢＰＦ２５からのクロストラック信号ＣＴＳが、図中の２値化回路３１で２値化された上で入力される。
　引込制御部３２は、スイッチＳＷの切り替えによりトラッキングサーボの引き込みを実現させる。
　この場合の引込制御部３２は、トラックジャンプのためのジャンプパルスの出力やブレーキパルスの出力も行うものとされる。これらの出力パルスはスイッチＳＷに入力される。
　引込制御部３２は、トラッキングエラー信号ＴＥＳと２値化後のクロストラック信号ＣＴＳとに基づき引込制御を行う。具体的に引込制御部３２は、トラッキングエラー信号ＴＥＳの振幅と２値化後のクロストラック信号ＣＴＳとをモニタし、トラッキングエラー信号ＴＥＳのゼロクロスが発生し、且つ２値化後のクロストラック信号ＣＴＳが「０」である（Ｌｏｗレベルである）との条件を満たす場合に、スイッチＳＷにトラッキングサーボ信号ＴＳを選択させる。換言すれば、トラックセンター間の中点Ｃt-tに対応したトラッキングエラー信号ＴＥＳのゼロクロスが発生し且つ、ビームスポット位置がトラックセンターＣＴの近傍であるとみなすことができる状態となったことに応じて、トラッキングサーボの引き込みを実行させるものである。
　このような構成により、安定したトラッキングサーボの引き込みが可能となる。
　ここで、上記のような制御は、例えばスレッド機構ＳＬＤにより光ピックアップＯＰを大きく駆動する長距離シークを行った後のトラッキングサーボ引き込みや、フォーカスサーボ引き込み後のトラッキングサーボの引き込みとして行われるものである。
　また、クロストラック信号ＣＴＳは、トラックジャンプ時におけるブレーキ制御にも好適に用いることができる。具体的に、ブレーキ制御時にはビームスポットの移動方向が判明していることが正確な（安定的な）ジャンプ動作の実現の上で望ましいものとなるが、クロストラック信号ＣＴＳは、このようなブレーキ制御時におけるビームスポットの移動方向を判定するための信号としても好適に用いることができる。
　ここで、上記説明からも理解されるように、本例で用いるクロストラック信号ＣＴＳは、トラッキングサーボの引き込み時やトラックジャンプ動作時等において、トラックを横切る条件で得られれば十分であると言える。
　この点に鑑みれば、演算部２４が出力する<５>の信号については、前述したＢＰＦ２５により、ＤＣ成分（オフセットＸ）をカットするのみで足る。
　なお、必要であれば、ＢＰＦ２５に代えてオフセット減算回路を設けて、ＤＣ成分（オフセットＸ）を維持したクロストラック信号ＣＴＳを生成することも可能である。
　＜２．第２の実施の形態＞
　先の説明からも理解されるように、実施の形態で信号Ａ～Ｄに対して与えるべき遅延時間については、トラックピッチやスポットサイズ、光ディスクＤの回転速度（線速度）、線密度等に応じてその時間長を設定すべきものとされる。
　この点に鑑みると、遅延時間は、光ディスクＤのメディア種別（例えばＢＤ／ＤＶＤ／ＣＤなどの別）や同一メディア種別であっても線速度に応じて可変的に設定できることが望ましいものとなる。 
　そこで第２の実施の形態では、遅延時間を可変設定する構成を提案する。
　図７は、第２の実施の形態としてのトラッキングエラー信号生成系（クロストラック信号生成系も含む）の構成を示したブロック図である。
　なお図７において、既にこれまでで説明済みとなった部分と同様となる部分については同一符号を付して説明を省略する。
　この場合も再生装置の全体構成（コントローラ１３は除く）は図１に示したものと同様である。
　先の図３と比較して分かるように、第２の実施の形態のトラッキングエラー信号生成系の構成は、第１の実施の形態のトラッキングエラー信号生成系の構成との比較で、遅延回路１９Ａ,Ｂ,Ｃ,Ｄに代えて遅延時間が可変の遅延回路１９Ａv,１９Ｂv,１９Ｃv,１９Ｄvが設けられると共に、遅延時間・動作クロック切替部３６が追加された点が異なる。またこの場合は、コントローラ１３に代えて後の図８に示す処理を実行するコントローラ３５が設けられる。
　ここで、本例では、遅延時間・動作クロック切替部３６により、遅延時間と共に動作クロック（破線で示す同期回路ブロックの動作クロック）についての切り替えも行うものとしている。
　動作クロックについては、再生装置で対応可能な最も速い倍速に対応した周波数によるクロックを設定しておくという手法を採ることも考えられるが、動作クロックについても倍速に応じて設定した方がデジタル回路の消費電力が最適化されるため、望ましいケースがある。本例ではこの点を考慮し、動作クロックについての切り替えも行うものとしている。
　遅延時間・動作クロック切替部３６は、コントローラ３５からの指示に応じて遅延回路１９Ａv～１９Ｄvの遅延時間、及び動作クロックの設定を行う。
　コントローラ３５による遅延時間・動作クロックの切り替えのための具体的な処理手順を図８Ａ、図８Ｂに示すフローチャートにより説明する。
　図８Ａは、光ディスクＤの装填に応じて実行されるべき処理手順の例、図８Ｂは光ディスクＤの装填後において線速度の変更があった場合に対応して実行されるべき処理手順の例を示している。
　図８Ａにおいて、コントローラ３５は、ステップＳ１０１において、光ディスクＤが装填されるまで待機する。そして、光ディスクＤが装填された場合は、ステップＳ１０２において、光ディスクＤについてのメディア種別の判定を行う。このメディア種別の判定は、例えばディスクの反射率を測定した結果などに基づき行うことができる。或いは光ディスクＤに記録されたメディア種別の識別情報を読み出して行うこともできる。
　ステップＳ１０２にてメディア種別の判定を行った後は、ステップＳ１０３において、メディア種別及び線速度に応じた遅延時間・動作クロックを遅延時間・動作クロック切替部３６に指示する。
　ここで、メディア種別及び線速度に応じた遅延時間、動作クロック周波数については、それらの対応関係を表す変換テーブルを予め用意しておき、該変換テーブルを参照して設定する。
　上記変換テーブルとしては、想定され得るメディア種別及び線速度の組み合わせごとに前述の「トラックセンターＣＴと中点Ｃt-tとで生じる信号ずれ時間の半分の時間」程度となる遅延時間と該遅延時間を実現できる動作クロック周波数とを求めておき、それらを
対応づけた情報を、コントローラ３５が読み出し可能なメモリ内に格納しておく。
　コントローラ３５は、ステップＳ１０２にて判定したメディア種別の情報とこれらから実行される再生動作時の倍速（線速度）の情報とに基づき上記変換テーブルから対応する遅延時間、動作クロック周波数の情報を読み出し、それらの遅延時間、動作クロック周波数が設定されるように遅延時間・動作クロック切替部３６に指示を行う。
　上記ステップＳ１０３の指示に応じ、遅延時間・動作クロック切替部３６がメディア種別及び線速度に応じた遅延時間を遅延回路１９Ａv～１９Ｄvに設定し、またメディア種別及び線速度に応じた動作クロックを設定する。
　続いて、図８Ｂにおいて、コントローラ３５は、ステップＳ２０１において線速度の変更があるまで待機する。そして、線速度の変更があったとされた場合は、ステップＳ２０２において、先のステップＳ１０３と同様にメディア種別及び線速度に応じた遅延時間・動作クロックを遅延時間・動作クロック切替部３６に指示する。
　なお確認のため述べておくと、メディア種別は、先の図８ＡのステップＳ１０２により光ディスクＤの装填に応じて既に判定されているものである。
　なお、光ディスクＤの回転制御方式としてＣＡＶ（Constant
Angular Velocity）方式が採用される場合（ＣＬＶフォーマットのディスクをＣＡＶ再生する場合）には、再生開始後も線速度が刻々と変化するので、特にその場合に図８Ｂに示す処理が有効となる。
　＜３．変形例＞
　以上、本技術に係る実施の形態について説明したが、本技術はこれまでで説明した具体例に限定されるべきではない。
　例えばこれまでの説明では、トラッキングエラー信号ＴＥＳ（及びクロストラック信号ＣＴＳ）の演算に係る各部（バッファ１８、遅延回路１９、ＥＸＯＲ回路２０,２３）を同じ動作クロックにより動作させる、すなわち同期動作させる構成を例示したが、これら信号演算に係る各部を非同期で動作させることも可能である。
　図９は、非同期デジタル回路での実装例を示した図である。
　この図の例では、実施の形態のトラッキングエラー信号ＴＥＳの演算系の構成を非同期デジタル回路とアナログ回路との組み合わせで実現した場合を示している。
　この場合、同期のためのバッファ１８は省略され、信号ＡはＥＸＯＲ回路２０-1'と遅延回路１９Ａ'とに、また信号ＣはＥＸＯＲ回路２０-2'と遅延回路１９Ｃ'とに、信号ＢはＥＸＯＲ回路２０-3'と遅延回路１９Ｂ'とに、信号ＤはＥＸＯＲ回路２０-4'と遅延回路１９Ｄ'とにそれぞれ入力される。
　遅延回路１９Ａ'の出力はＥＸＯＲ回路２０-2'に、遅延回路１９Ｃ'の出力はＥＸＯＲ回路２０-1'に、遅延回路１９Ｂ'の出力はＥＸＯＲ回路２０-4'に、遅延回路１９Ｄ'の出力はＥＸＯＲ回路２０-3'にそれぞれ入力される。
　また、クロストラック信号ＣＴＳの生成系においては、信号Ａと信号ＣはＥＸＯＲ回路２３-AC'に、信号Ｂと信号ＤはＥＸＯＲ回路２３-BD'に入力される。
　ここで、ＥＸＯＲ回路２１-1'、２１-2'、２１-3'、２１-4'、２３-AC'、２３-BD'は、それぞれ入力信号の排他的論理和を出力するが、他の部位と共通の動作クロックで動作しない点が図３や図７に示したＥＸＯＲ回路と異なる。また遅延回路１９Ａ'、１９Ｂ'、１９Ｃ'、１９Ｄ'は、遅延回路１９Ａ、Ｂ、Ｃ、Ｄと同様に入力信号に所定量の遅延を与えて出力する点は同様となるが、これらについても他の部位と共通の動作クロックで動作し
ない点が異なるものとなる。
　この場合、ＥＸＯＲ回路２１-1'、２１-2'、２１-3'、２１-4'の出力は、図のようにＬＰＦ２２-1、２１-2、２１-3、２１-4のうちそれぞれ末尾の符号の数値が同じものに対して入力される。
　ＬＰＦ２２-1～２２-4は、それぞれ先に説明したＬＰＦ２２と同様のＬＰＦ処理を施して入力信号を平滑化する。
　ＬＰＦ２１-1～２２-4の出力は、アンプ４０で所定に加減算される。具体的には、ＬＰＦ２１-1の出力を<１>'、ＬＰＦ２１-2の出力を<２>'、ＬＰＦ２１-3の出力を<３>'、ＬＰＦ２２-4の出力を<４>'とすると、「<１>'＋<３>'」と「<２>'＋<４>'」との差が得られるべく、（<１>'＋<３>'）－（<２>'＋<４>'）による加減算が行われる。
　アンプ４０の出力は、ＬＰＦ４１にて後段のＡ／Ｄ変換用にアンチエリアジングを考慮したＬＰＦ処理が施され、Ａ／Ｄ変換器４２によりＡ／Ｄ変換されてトラッキングエラー信号ＴＥＳとして出力される。
　また、クロストラック信号ＣＴＳの演算側では、ＥＸＯＲ回路２３-AC'の出力はＬＰＦ２２-ACに、またＥＸＯＲ回路２３-BD'の出力はＬＰＦ２２-BDに入力され、それぞれ先のＬＰＦ２２と同様のＬＰＦ処理で平滑化される。
　そして、ＬＰＦ２２-AC'、ＬＰＦ２２-BD'の出力は、アンプ４３により加算されてＢＰＦ２５'にて先のＢＰＦ２５'と同様のフィルタ処理（ＤＣ成分の除去）が行われてクロストラック信号ＣＴＳとして出力される。
　なお、クロストラック信号ＣＴＳについては、先の図６で説明したような利用法においては、２値化回路３１により２値化すればよい。
　図９に示す構成の利点としては、バッファ１８等の同期のための回路構成が不要であること、及び従来のＤＰＤ検出回路の実装形態に類似していること、さらには記録密度が比較的低い光ディスクＤと共通回路でトラッキングエラー信号ＴＥＳ（及びクロストラック信号ＣＴＳ）の生成を行う場合に適するという点を挙げることができる。
　なお、これまでの説明では、本技術が光ディスクＤについての再生のみが可能とされた再生装置に適用される場合を例示したが、本開示は光ディスクＤについての記録も可能な記録再生装置にも好適に適用することができる。
　また、本技術は以下に示す構成を採ることもできる。
（１）
　光記録媒体に対して光照射を行う光照射部と、
　上記光記録媒体からの反射光を受光する受光部であって、上記光記録媒体に形成されるトラックの長手方向に対応する方向に延びる線方向分割線と上記トラックの短手方向に対応する方向に延びるトラッキング方向分割線とにより第１領域、第２領域、第３領域、第４領域の４つの領域が分割形成され、上記第１領域と第２領域、及び上記第３領域と第４領域がそれぞれ上記線方向分割線で仕切られ、上記第１領域と第４領域、及び上記第２領域と第３領域がそれぞれ上記トラッキング方向分割線で仕切られ、且つ上記第１領域と第２領域が上記トラックの流れる方向を基準とした上流側、上記第３領域と第４領域が下流側にそれぞれ配置された受光部と、
　上記受光部における各上記受光領域で得られた受光信号に基づく２値化信号をそれぞれ第１信号、第２信号、第３信号、第４信号として得る２値化部と、
　上記第１信号、第２信号、第３信号、第４信号をそれぞれ遅延させる遅延部と、
　上記遅延部を介さずに入力された上記第１信号と上記遅延部を介して入力された上記第 ３信号との排他的論理和を計算する第１排他的論理和計算部と、
　上記遅延部を介して入力された上記第１信号と上記遅延部を介さずに入力された上記第３信号との排他的論理和を計算する第２排他的論理和計算部と、
　上記遅延部を介さずに入力された上記第２信号と上記遅延部を介して入力された上記第４信号との排他的論理和を計算する第３排他的論理和計算部と、
　上記遅延部を介して入力された上記第２信号と上記遅延部を介さずに入力された上記第４信号との排他的論理和を計算する第４排他的論理和計算部と、
　上記第１,第３排他的論理和計算部がそれぞれ算出した排他的論理和の和と、上記第２,第４排他的論理和計算部がそれぞれ算出した排他的論理和の和との差を計算する第１演算部と
　を備えると共に、
　上記第１～第４排他的論理和計算部と上記第１演算部とがチャネルクロックとは非同期で動作するように構成されている
　光記録媒体駆動装置。
（２）
　上記光照射部による光照射に伴い形成されるビームスポットが上記トラックのセンター間の中点にあるときの上記第１信号と第３信号の和信号と上記第２信号と第４信号の和信号との位相差を最大位相差としたとき、上記遅延部には、上記最大位相差の半分に応じた遅延時間が設定される
　上記（１）に記載の光記録媒体駆動装置。
（３）
　上記第１演算部の出力信号を平滑化するローパスフィルタを備える上記（１）又は（２）何れかに記載の光記録媒体駆動装置。
（４）
　上記遅延部による遅延時間を可変設定する遅延制御部を備える上記（１）乃至（３）何れかに記載の光記録媒体駆動装置。
（５）
　上記遅延制御部は、
　上記光記録媒体の種別及び線速度に応じて上記遅延部の遅延時間を可変設定する
　上記（４）に記載の光記録媒体駆動装置。
（６）
　上記第１信号と上記第３信号の排他的論理和を計算する第５排他的論理和計算部と、
　上記第２信号と上記第４信号の排他的論理和を計算する第６排他的論理和計算部と、
　上記第５,第６排他的論理和計算部がそれぞれ計算した排他的論理和の和を計算する第２演算部と
　を備え、上記第５,第６排他的論理和計算部と上記第２演算部とがチャネルクロックとは非同期で動作するように構成されている
　上記（１）乃至（５）何れかに記載の光記録媒体駆動装置。
　１　再生装置、ＯＰ　光ピックアップ、ＳＬＤ　スレッド機構、２　スピンドルモータ、３　対物レンズ、４　二軸機構、５　４分割ディテクタ、６　マトリクス回路、７　サーボ回路、１２　ＰＬＬ回路、１３,３５　コントローラ、１５Ａ～１５Ｄ　Ｉ／Ｖ変換アンプ、１６Ａ～１６Ｄ　ＢＰＦ、１７Ａ～１７Ｄ　２値化回路、１８Ａ～１８Ｄ　バッファ、１９Ａ～１９Ｄ,１９Ａv～１９Ｄv　遅延回路、２０-1～２０-4,２０-1'～２０-4',２３-AC,２３-BD,２３-AC',２３-BD'　ＥＸＯＲ回路、２１,２４　演算部、２２,２２-1～２２-4,２２-AC,２２-BD　ＬＰＦ、２５,２５'　ＢＰＦ、３１　２値化回路、３２　引込制御部、３６　遅延時間・動作クロック切替部、４０,４３　アンプ、Ｄ　光ディスク 
 
 

Claims (7)

  1. 　光記録媒体に対して光照射を行う光照射部と、
    　上記光記録媒体からの反射光を受光する受光部であって、上記光記録媒体に形成されるトラックの長手方向に対応する方向に延びる線方向分割線と上記トラックの短手方向に対応する方向に延びるトラッキング方向分割線とにより第１領域、第２領域、第３領域、第４領域の４つの領域が分割形成され、上記第１領域と第２領域、及び上記第３領域と第４領域がそれぞれ上記線方向分割線で仕切られ、上記第１領域と第４領域、及び上記第２領域と第３領域がそれぞれ上記トラッキング方向分割線で仕切られ、且つ上記第１領域と第２領域が上記トラックの流れる方向を基準とした上流側、上記第３領域と第４領域が下流側にそれぞれ配置された受光部と、
    　上記受光部における各上記受光領域で得られた受光信号に基づく２値化信号をそれぞれ第１信号、第２信号、第３信号、第４信号として得る２値化部と、
    　上記第１信号、第２信号、第３信号、第４信号をそれぞれ遅延させる遅延部と、
    　上記遅延部を介さずに入力された上記第１信号と上記遅延部を介して入力された上記第３信号との排他的論理和を計算する第１排他的論理和計算部と、
    　上記遅延部を介して入力された上記第１信号と上記遅延部を介さずに入力された上記第３信号との排他的論理和を計算する第２排他的論理和計算部と、
    　上記遅延部を介さずに入力された上記第２信号と上記遅延部を介して入力された上記第４信号との排他的論理和を計算する第３排他的論理和計算部と、
    　上記遅延部を介して入力された上記第２信号と上記遅延部を介さずに入力された上記第４信号との排他的論理和を計算する第４排他的論理和計算部と、
    　上記第１,第３排他的論理和計算部がそれぞれ算出した排他的論理和の和と、上記第２,第４排他的論理和計算部がそれぞれ算出した排他的論理和の和との差を計算する第１演算部と
    　を備えると共に、
    　上記第１～第４排他的論理和計算部と上記第１演算部とがチャネルクロックとは非同期で動作するように構成されている
    　光記録媒体駆動装置。
  2. 　上記光照射部による光照射に伴い形成されるビームスポットが上記トラックのセンター間の中点にあるときの上記第１信号と第３信号の和信号と上記第２信号と第４信号の和信号との位相差を最大位相差としたとき、上記遅延部には、上記最大位相差の半分に応じた遅延時間が設定される
    　請求項１に記載の光記録媒体駆動装置。
  3. 　上記第１演算部の出力信号を平滑化するローパスフィルタを備える請求項２に記載の光記録媒体駆動装置。
  4. 　上記遅延部による遅延時間を可変設定する遅延制御部を備える請求項１に記載の光記録媒体駆動装置。
  5. 　上記遅延制御部は、
    　上記光記録媒体の種別及び線速度に応じて上記遅延部の遅延時間を可変設定する
    　請求項４に記載の光記録媒体駆動装置。
  6. 　上記第１信号と上記第３信号の排他的論理和を計算する第５排他的論理和計算部と、
    　上記第２信号と上記第４信号の排他的論理和を計算する第６排他的論理和計算部と、
    　上記第５,第６排他的論理和計算部がそれぞれ計算した排他的論理和の和を計算する第２演算部と 
    　を備え、上記第５,第６排他的論理和計算部と上記第２演算部とがチャネルクロックとは非同期で動作するように構成されている
    　請求項１に記載の光記録媒体駆動装置。
  7. 　光記録媒体に形成されるトラックの長手方向に対応する方向に延びる線方向分割線と上記トラックの短手方向に対応する方向に延びるトラッキング方向分割線とにより第１領域、第２領域、第３領域、第４領域の４つの領域が分割形成され、上記第１領域と第２領域、及び上記第３領域と第４領域がそれぞれ上記線方向分割線で仕切られ、上記第１領域と第４領域、及び上記第２領域と第３領域がそれぞれ上記トラッキング方向分割線で仕切られ、且つ上記第１領域と第２領域が上記トラックの流れる方向を基準とした上流側、上記第３領域と第４領域が下流側にそれぞれ配置された受光部により、上記光記録媒体に照射した光の反射光を受光する受光手順と、
    　上記受光部における各上記受光領域で得られた受光信号に基づく２値化信号をそれぞれ第１信号、第２信号、第３信号、第４信号として得る２値化手順と、
    　上記第１信号、第２信号、第３信号、第４信号をそれぞれ遅延させる遅延手順と、
    　上記遅延手順による遅延を介さずに入力された上記第１信号と上記遅延手順による遅延を介して入力された上記第３信号との排他的論理和を計算する第１排他的論理和計算手順と、
    　上記遅延手順による遅延を介して入力された上記第１信号と上記遅延手順による遅延を介さずに入力された上記第３信号との排他的論理和を計算する第２排他的論理和計算手順と、
    　上記遅延手順による遅延を介さずに入力された上記第２信号と上記遅延手順による遅延を介して入力された上記第４信号との排他的論理和を計算する第３排他的論理和計算手順と、
    　上記遅延手順による遅延を介して入力された上記第２信号と上記遅延手順による遅延を介さずに入力された上記第４信号との排他的論理和を計算する第４排他的論理和計算手順と、
    　上記第１,第３排他的論理和計算手順でそれぞれ算出した排他的論理和の和と、上記第２,第４排他的論理和計算手順でそれぞれ算出した排他的論理和の和との差を計算する第１演算手順と
    　を有すると共に、
    　上記第１～第４排他的論理和計算手順と上記第１演算手順における計算をチャネルクロックとは非同期で行う
    　トラッキングエラー検出方法。
     
     
PCT/JP2013/050804 2012-03-06 2013-01-17 光記録媒体駆動装置、トラッキングエラー検出方法 WO2013132894A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP13757997.5A EP2824664A1 (en) 2012-03-06 2013-01-17 Optical recording medium drive device, tracking error detection method
CN201380011843.5A CN104145307A (zh) 2012-03-06 2013-01-17 光学记录介质驱动装置和寻轨误差检测方法
US14/381,243 US9087524B2 (en) 2012-03-06 2013-01-17 Optical recording medium drive device, tracking error detection method
KR20147020909A KR20140138607A (ko) 2012-03-06 2013-01-17 광 기록 매체 구동 장치, 트래킹 에러 검출 방법
JP2014503513A JP5871052B2 (ja) 2012-03-06 2013-01-17 光記録媒体駆動装置、トラッキングエラー検出方法
IN7288DEN2014 IN2014DN07288A (ja) 2012-03-06 2014-08-29

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012048977 2012-03-06
JP2012-048977 2012-03-06

Publications (1)

Publication Number Publication Date
WO2013132894A1 true WO2013132894A1 (ja) 2013-09-12

Family

ID=49116381

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/050804 WO2013132894A1 (ja) 2012-03-06 2013-01-17 光記録媒体駆動装置、トラッキングエラー検出方法

Country Status (8)

Country Link
US (1) US9087524B2 (ja)
EP (1) EP2824664A1 (ja)
JP (1) JP5871052B2 (ja)
KR (1) KR20140138607A (ja)
CN (1) CN104145307A (ja)
IN (1) IN2014DN07288A (ja)
TW (1) TW201337916A (ja)
WO (1) WO2013132894A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI638527B (zh) * 2017-05-17 2018-10-11 立錡科技股份有限公司 數位類比轉換電路及其數位類比轉換方法
US11287444B2 (en) 2018-10-08 2022-03-29 The Regents Of The University Of California Array atomic force microscopy for enabling simultaneous multi-point and multi-modal nanoscale analyses and stimulations

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175234A (ja) 1987-01-14 1988-07-19 Pioneer Electronic Corp 光学式デイスクプレ−ヤのトラツキングエラ−信号生成装置
JP2002237062A (ja) * 2001-02-07 2002-08-23 Toshiba Corp トラッキング誤差信号検出装置
JP3769888B2 (ja) 1997-03-03 2006-04-26 ソニー株式会社 ディスクドライブ装置
JP2010086589A (ja) * 2008-09-30 2010-04-15 Sony Corp トラッキングエラー信号検出装置および光ディスク装置
JP2012064256A (ja) * 2010-09-14 2012-03-29 Renesas Electronics Corp トラッキングエラー信号生成装置、トラッキングエラー信号生成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW364992B (en) * 1996-04-25 1999-07-21 Toshiba Corp Optic data regeneration apparatus and control method thereof
TWI248610B (en) * 2003-04-07 2006-02-01 Mediatek Inc Method and related apparatus for deriving a tracking error signal
US8107329B1 (en) * 2007-07-05 2012-01-31 Marvell International Ltd. Optical storage system having differential phase detector

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175234A (ja) 1987-01-14 1988-07-19 Pioneer Electronic Corp 光学式デイスクプレ−ヤのトラツキングエラ−信号生成装置
JP3769888B2 (ja) 1997-03-03 2006-04-26 ソニー株式会社 ディスクドライブ装置
JP2002237062A (ja) * 2001-02-07 2002-08-23 Toshiba Corp トラッキング誤差信号検出装置
JP2010086589A (ja) * 2008-09-30 2010-04-15 Sony Corp トラッキングエラー信号検出装置および光ディスク装置
JP2012064256A (ja) * 2010-09-14 2012-03-29 Renesas Electronics Corp トラッキングエラー信号生成装置、トラッキングエラー信号生成方法

Also Published As

Publication number Publication date
JP5871052B2 (ja) 2016-03-01
JPWO2013132894A1 (ja) 2015-07-30
KR20140138607A (ko) 2014-12-04
TW201337916A (zh) 2013-09-16
EP2824664A1 (en) 2015-01-14
CN104145307A (zh) 2014-11-12
US9087524B2 (en) 2015-07-21
IN2014DN07288A (ja) 2015-04-24
US20150138941A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
JP2013186910A (ja) 光記録媒体駆動装置、クロストラック信号生成方法
US8873358B2 (en) Skew detection method and optical disc device
JP5871052B2 (ja) 光記録媒体駆動装置、トラッキングエラー検出方法
US7839735B2 (en) Phase difference detection apparatus, phase difference detection method, reproduction apparatus and tracking controlling method
USRE43105E1 (en) Tracking error detection method and optical disc reproduction apparatus using the same
JP4579803B2 (ja) 光ディスク装置
KR100768614B1 (ko) 디스크 드라이브 장치
US8456974B2 (en) Recording adjusting method, information recording and reproducing device, and information recording medium
JPH10208262A (ja) 光学的情報再生装置
US10176838B2 (en) Optical disc device
JP4111208B2 (ja) ディスクドライブ装置
JP6572440B2 (ja) 記録再生装置
JP4059262B2 (ja) ディスクドライブ装置
JP2006134391A (ja) 光ディスク装置のチルト制御装置
JP2007311000A (ja) 誤差信号生成回路および光学的情報再生装置
JP2005310329A (ja) 光記録媒体、再生装置、トラッキングサーボ方法
JP2004335003A (ja) 二値化回路、二値化方法、光ディスク装置
JP2008059713A (ja) 光ディスク装置の処理回路および光ディスク装置の信号処理方法
JP2009009664A (ja) 光ディスク装置の回路
JP2011238315A (ja) 光学ドライブ装置、信号生成方法
JP2004335002A (ja) 光ディスク装置、シーク速度制御方法
JP2009151883A (ja) 記録再生装置および記録再生方法
JP2006331521A (ja) 光学的情報記録再生装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13757997

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014503513

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2013757997

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20147020909

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14381243

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE