WO2013094527A1 - タッチセンサ内蔵型表示パネル、それを備えた表示装置、およびタッチセンサ内蔵型表示パネルの駆動方法 - Google Patents

Abstract

　本発明は、開口率の低下および額縁面積の増大を抑制すると共に、低消費電力化および動作性能の向上を図ったタッチセンサ内蔵型表示パネルとすることを目的とする。　駆動画素（２１）は、薄膜トランジスタ（Ｔ１）、画素電極（Ｅｐｉｘ１）、駆動共通電極（ＣＯＭ１）、および画素電極（Ｅｐｉｘ１）と駆動共通電極（ＣＯＭ１）との間に形成された液晶容量（Ｃｌｃ１）により構成される。感知画素（２２）は、薄膜トランジスタ（Ｔ２）、画素電極（Ｅｐｉｘ２）、感知共通電極（ＣＯＭ２）、および画素電極（Ｅｐｉｘ２）と感知共通電極（ＣＯＭ２）との間に形成された液晶容量（Ｃｌｃ２）により構成され、駆動画素（２１）および感知画素（２２）は補助容量を含まない。そして、薄膜トランジスタ（Ｔ１，Ｔ２）のチャネル層はＩＧＺＯにより形成される。

Description

タッチセンサ内蔵型表示パネル、それを備えた表示装置、およびタッチセンサ内蔵型表示パネルの駆動方法

　本発明は、タッチセンサ内蔵型表示パネルに関し、より詳しくは、静電容量方式のタッチセンサを内蔵した表示パネル、それを備えた表示装置、およびその表示パネルの駆動方法に関する。

　コンピュータシステムなどにおいて操作を行うための入力デバイスとして、タッチパネルが従来から注目されている。例えば静電容量方式のタッチパネルでは、操作者の指またはペンなどの被検出物の位置が、駆動ラインと感知ラインとの間の静電容量の変化に基づき検出される。このようなタッチパネルは、従来、液晶表示パネルなどの表示パネル上に重ねて用いられていた。このように表示パネル上に設けられるタッチパネルは、例えば「アウトセル型のタッチパネル」と呼ばれる。

　しかし、アウトセル型のタッチパネルでは、表示パネルおよびタッチパネル全体の重量・厚さの増加、およびタッチパネルの駆動に要する電力の増加が問題となっていた。そこで、近年、表示パネルに、タッチパネルを内蔵した（より詳細にはタッチパネルのタッチセンサ機能を内蔵した）タッチセンサ内蔵型表示パネルの開発が進んでいる。このようなタッチセンサ内蔵型表示パネルにおけるタッチパネルは、例えば「インセル型のタッチパネル」と呼ばれる。タッチセンサ内蔵型表示パネルによれば、表示パネルおよびタッチパネル全体の重量および厚さを低減でき、また、表示パネルおよびタッチパネル全体の駆動電力を低減できる。

　図１８は、特許文献１に開示されたタッチセンサ内蔵型液晶表示パネルにおける駆動画素３２１および感知画素３２２の等価回路図である。ここで、駆動画素３２１および感知画素３２２はそれぞれ駆動ラインおよび感知ラインに対応する画素である。駆動画素３２１は、トランジスタＴ１、画素電極Ｅｐｉｘ１、２つの共通電極ＣＯＭ１、画素電極Ｅｐｉｘ１と一方の共通電極ＣＯＭ１との間に形成された液晶容量Ｃｌｃ１、および画素電極Ｅｐｉｘ１と他方の共通電極ＣＯＭ１との間に形成された補助容量Ｃｓｔ１により構成されている。このように、駆動画素３２１は、ソースラインＳＬ１に与えられる信号（ソース信号）に応じた電圧を保持するための容量として、液晶容量Ｃｌｃ１および補助容量Ｃｓｔ１を含んでいる。感知画素３２２は、トランジスタＴ２、画素電極Ｅｐｉｘ２、２つの共通電極ＣＯＭ２、画素電極Ｅｐｉｘ２と一方の共通電極ＣＯＭ２との間に形成された液晶容量Ｃｌｃ２、および画素電極Ｅｐｉｘ２と他方の共通電極ＣＯＭ２との間に形成された補助容量Ｃｓｔ２により構成されている。このように、感知画素３２２は、ソースラインＳＬ２に与えられる信号（ソース信号）に応じた電圧を保持するための容量として、液晶容量Ｃｌｃ２および補助容量Ｃｓｔ２を含んでいる。なお、図１８におけるＣｆは指またはペンなどが近づくことにより容量値が変化する容量（以下、「検出容量」という。）を表し、Ｃｐ１～Ｃｐ４は寄生容量を表している。

　本液晶表示パネルがＩＰＳ（In-Plane Switching）方式以外の方式（以下、「非ＩＰＳ方式」という。）、例えばＶＡ（Vertical Alignment）方式などである場合には、２つの共通電極ＣＯＭ１の一方はＣＦ（Color filter）基板に設けられ、他方はＴＦＴ（Thin Film Transistor）基板に設けられる。同様に、２つの共通電極ＣＯＭ２の一方はＣＦ基板に設けられ、他方はＴＦＴ基板に設けられる。タッチセンサ内蔵型液晶表示パネルにおける共通電極ＣＯＭ１およびＣＯＭ２は、表示動作時には一般の液晶表示装置における共通電極として機能し、タッチ検出動作時にはそれぞれ駆動ラインおよび感知ラインとして機能する。タッチ検出動作時には、共通電極ＣＯＭ１，ＣＯＭ２は所定の領域毎に独立に駆動される。なお、本明細書において、「表示動作」とは表示パネルにおいて画像を表示するために行われる動作のことをいい、「タッチ検出動作」とは表示パネルにおいて指などのタッチ位置の座標を検出するために行われる動作のことをいう。

米国特許出願公開第２０１０／０００１９７３号明細書 日本の特開２０１１－１０９０８１号公報 米国特許第６４５２５１４号明細書 日本の特開２０１１－１２８９８２号公報 米国特許出願公開第２０１０／００６０５９１号明細書

Sang Soo Kim et al., "16.1:82"Ultra Definition LCD Using New Driving Scheme and Advanced Super PVA Technology"SID Symposium Digest of Technical Papers, Volume 39, Issue 1, p.196-199, 2008

　ところで、特許文献１に開示されたタッチセンサ内蔵型液晶表示パネルでは、非ＩＰＳ方式である場合にＣＦ基板およびＴＦＴ基板の双方に共通電極ＣＯＭ１，ＣＯＭ２を設ける必要がある。これに伴い、ＣＦ基板およびＴＦＴ基板の双方で、タッチ検出動作時に共通電極ＣＯＭ１，ＣＯＭ２を所定の領域毎に独立に駆動するための配線が必要になるので開口率が低下すると共に、額縁面積が増大する。なお、このように開口率が低下する場合には、所定の表示輝度を確保するためにバックライト輝度をより高く設定する必要があるので、バックライトの消費電力の増大を招く。

　また、特許文献１に開示されたタッチセンサ内蔵型液晶表示パネルにおける、タッチ検出動作時の画素電極Ｅｐｉｘ１の電位変化ΔＶｐｉｘ１は、次式（１）で与えられる。
　ΔVpix1＝ΔVcom1・(Clc1+Cst1)/Ctot1
　　　　 ≒ΔVcom1・(Clc1+Cst1)/(Clc1+Cst1+Cp1+Cp3)  …（１）
　ここで、ΔＶｃｏｍ１は共通電極ＣＯＭ１に生じる電位変化（ＡＣ成分）であり、Ｃｔｏｔ１は画素電極Ｅｐｉｘ１に接続された容量の合計容量である。タッチ検出動作時に共通電極ＣＯＭ１に与えられる信号の電位変化を十分に画素電極Ｅｐｉｘ１に伝えることにより表示動作時に保持された液晶印加電圧を保持するためには、Ｃｌｃ１＋Ｃｓｔ１を十分に大きくする必要がある。このため、補助容量Ｃｓｔ１の容量値は比較的大きな値に設定される。補助容量Ｃｓｔ２の容量値についても、同様の理由から比較的大きな値に設定される。これにより、表示パネルの駆動時の負荷が大きくなるので、消費電力の増大を招く。また、ＣＦ基板側のみならずＴＦＴ基板側にも共通電極ＣＯＭ１，ＣＯＭ２が設けられることにより、駆動ラインおよび感知ラインの負荷が大きくなる。これは特に、共通電極ＣＯＭ１とソースラインＳＬ１またはゲートラインＧＬ１との間の負荷容量、および共通電極ＣＯＭ２ソースラインＳＬ２またはゲートラインＧＬ２との間の負荷容量に起因する。このため、消費電力の増大を招く。あるいは、消費電力の増大を抑制するために表示動作時の駆動周波数およびタッチ検出動作時の積分回数（バースト波形の周期数）を低減すると、表示動作時およびタッチ検出動作時の動作性能の低下を招く。

　そこで、本発明は、開口率の低下および額縁面積の増大を抑制すると共に、低消費電力化および動作性能の向上を図ったタッチセンサ内蔵型表示パネル、それを備えた表示装置、およびタッチセンサ内蔵型表示パネルの駆動方法を提供することを目的とする。

　本発明の第１の局面は、第１基板に設けられた複数の映像信号線および複数の走査信号線に対応して配置された複数の画素形成部を備えるタッチセンサ内蔵型表示パネルであって、
　各画素形成部は、
　　前記第１基板に設けられ、対応する走査信号線が制御端子に接続された画素スイッチング素子と、
　　前記第１基板に設けられ、前記画素スイッチング素子を介して対応する映像信号線に接続された画素電極と、
　　前記第１基板に対向する第２基板に設けられた第１グループまたは第２グループに属する共通電極とを含むと共に、前記映像信号線に与えられる信号に応じた電圧を保持するための容量として、前記画素電極と前記共通電極との間に形成された画素容量のみを含み、
　第１グループに属する共通電極は、タッチ検出動作時に駆動信号によって駆動される複数の駆動線を形成し、
　第２グループに属する共通電極は、タッチ検出動作時に前記駆動信号に応じた信号を受け取り、前記複数の駆動線と交差する複数の感知線を形成することを特徴とする。

　本発明の第２の局面は、本発明の第１の局面において、
　前記画素スイッチング素子は、チャネル層が酸化物半導体により形成された薄膜トランジスタであることを特徴とする。

　本発明の第３の局面は、本発明の第２の局面において、
　前記酸化物半導体は、インジウム、ガリウム、亜鉛、および酸素を主成分とすることを特徴とする。

　本発明の第４の局面は、本発明の第１の局面において、
　ＩＰＳ方式以外の方式の液晶表示パネルであることを特徴とする。

　本発明の第５の局面は、本発明の第４の局面において、
　ＶＡ方式の液晶表示パネルであることを特徴とする。

　本発明の第６の局面は、本発明の第１の局面から第５の局面までのいずれかにおいて、
　各駆動線は、前記第１グループに属する複数の共通電極の一部からなる略矩形状の駆動セグメントを互いに第１方向に並べ、かつ、電気的に接続することにより形成され、
　各感知線は、前記第２グループに属する複数の共通電極の一部からなる略矩形状の感知セグメントを互いに第２方向に並べ、かつ、電気的に接続することにより形成されることを特徴とする。

　本発明の第７の局面は、本発明の第６の局面において、
　各駆動線を形成する駆動セグメントまたは各感知線を形成する感知セグメントは、前記第２基板の縁寄りに設けられた配線を介して電気的に互いに接続されていることを特徴とする。

　本発明の第８の局面は、本発明の第１の局面から第５の局面までのいずれかにおいて、
　各駆動線は、前記第１グループに属する複数の共通電極の一部からなる略菱形状の駆動セグメントを互いに第１方向に並べ、かつ、電気的に接続することにより形成され、
　各感知線は、前記第２グループに属する複数の共通電極の一部からなる略菱形状の感知セグメントを互いに第２方向に並べ、かつ、電気的に接続することにより形成されることを特徴とする。

　本発明の第９の局面は、本発明の第８の局面において、
　各駆動線を形成する駆動セグメントのうちの互いに隣接する駆動セグメント、または各感知線を形成する感知セグメントのうちの互いに隣接する感知セグメントは、当該駆動セグメントおよび当該感知セグメントが形成された層とは別の層に設けられた配線を介して互いに接続されていることを特徴とする。

　本発明の第１０の局面は、本発明の第１の局面から第５の局面までのいずれかにおいて、
　各画素形成部は、
　　前記画素スイッチング素子、前記画素電極、前記共通電極、および前記画素容量を含む第１副画素形成部と、
　　前記画素スイッチング素子、前記画素電極、前記共通電極、前記画素容量、当該画素に対応する走査信号線の直後の走査信号線が制御端子に接続された変動用スイッチング素子、および変動用容量を含む第２副画素形成部を含み、
　前記変動用スイッチング素子は、前記画素電極と前記変動用容量の一端との間に設けられ、
　前記変動用容量の他端は、少なくとも表示動作時に所定の固定電位が与えられた電極に接続されていることを特徴とする。

　本発明の第１１の局面は、本発明の第１０の局面において、
　前記変動用スイッチング素子は、チャネル層が酸化物半導体により形成された薄膜トランジスタであることを特徴とする。

　本発明の第１２の局面は、本発明の第１１の局面において、
　前記酸化物半導体は、インジウム、ガリウム、亜鉛、および酸素を主成分とすることを特徴とする。

　本発明の第１３の局面は、表示装置であって、
　本発明の第１の局面から第１２の局面までのいずれかに記載のタッチセンサ内蔵型表示パネルと、
　表示動作時に、前記複数の画素形成部を制御する表示制御ユニットと、
　タッチ検出動作時に、前記複数の画素形成部を制御するタッチ検出制御ユニットとを備えることを特徴とする。

　本発明の第１４の局面は、本発明の第１３の局面において、
　前記タッチ検出制御ユニットは、前記複数の駆動線のうちの２以上の所定数の駆動線を同時に駆動することを特徴とする。

　本発明の第１５の局面は、第１基板に設けられた複数の映像信号線および複数の走査信号線に対応して配置された複数の画素形成部を備えるタッチセンサ内蔵型表示パネルの駆動方法であって、
　前記第１基板に対向する第２基板に設けられた共通電極のうちの第１グループに属する共通電極によって形成される複数の駆動線を、タッチ検出動作時に駆動信号によって駆動するステップと、
　前記複数の駆動線と交差し、前記共通電極のうちの第２グループに属する共通電極によって形成される複数の感知線から、タッチ検出動作時に前記駆動信号に応じた信号を受け取るステップとを備え、
　各画素形成部は、
　　前記第１基板に設けられ、対応する走査信号線が制御端子に接続された画素スイッチング素子と、
　　前記第１基板に設けられ、前記画素スイッチング素子を介して対応する映像信号線に接続された画素電極と、
　　前記共通電極とを含むと共に、前記映像信号線に与えられる信号に応じた電圧を保持するための容量として、前記画素電極と前記共通電極との間に形成された画素容量のみを含むことを特徴とする。

　本発明の第１６の局面は、本発明の第１５の局面において、
　前記複数の駆動線を駆動するステップでは、前記複数の駆動線のうちの２以上の所定数の駆動線が同時に駆動されることを特徴とする。

　本発明の第１の局面または第１５の局面によれば、映像信号線に与えられる信号に応じた電圧を保持するための容量として液晶容量のみを設けた構成を採用することにより、補助容量が省略される。このため、例えばＴＦＴ基板である第１基板において補助容量を形成するための共通電極およびそれに接続すべき各種配線が省略される。これにより、開口率の低下および額縁面積の増大を抑制することができる。また、開口率の低下が抑制されることにより、バックライトを用いる表示装置の場合、所定の表示輝度を確保するためにバックライト輝度をより高くする設定が必要でないので、バックライトの消費電力の増大を抑制できる。さらに、一般に容量値が比較的大きく設定される補助容量が設けられず、かつ、共通電極が例えばＴＦＴ基板である第１基板側には設けられずに例えばＣＦ基板である第２基板側にのみ設けられるので、表示パネルの駆動時の負荷が低減される。これにより、消費電力を低減することができる。また、このように消費電力が低減されると、消費電力の増大を抑制するため表示動作時の駆動周波数を低下させるといった手段や、タッチ検出動作時の積分回数を減らす（バースト波形の周期数を減らす）といった手段などを講じる必要がない。すなわち、表示動作性能およびタッチ検出動作性能の低下を抑制することができる。なお、「映像信号線に与えられる信号に応じた電圧を保持するための容量」には寄生容量は含まれない。

　本発明の第２の局面によれば、薄膜トランジスタである画素スイッチング素子のチャネル層が酸化物半導体により形成される。このため、シリコン系の薄膜トランジスタ（アモルファスシリコンなどをチャネル層に用いた薄膜トランジスタをいう。）を用いた場合よりもオフリーク電流が遙かに小さくなる。これにより、各画素内に補助容量を設けずとも、オフ期間における液晶印加電圧の変動を十分に抑制することができる。

　本発明の第３の局面によれば、インジウム、ガリウム、亜鉛、および酸素を主成分とする酸化物半導体、すなわちＩＧＺＯを用いることにより、本発明の第２の局面と同様の効果が得られる。

　本発明の第４の局面によれば、非ＩＰＳ方式の液晶表示パネルにおいて、本発明の第１の局面と同様の効果が得られる。

　本発明の第５の局面によれば、非ＩＰＳ方式の液晶表示パネルとしてＶＡ方式の液晶表示パネルを用いることにより、本発明の第１の局面と同様の効果が得られる。

　本発明の第６の局面によれば、第１方向に並んだ略矩形状の駆動セグメントから駆動線を形成し、第２方向に並んだ略矩形状の感知セグメントから感知線を形成することができる。

　本発明の第７の局面によれば、第２基板の縁寄りに設けられた配線を介して駆動セグメント同士または感知セグメント同士が電気的に互いに接続される。このため、このような接続のための接続層を別途設ける必要がない。これにより、表示パネルの厚みを小さくすることができる。また、接続層が不要になるので、プロセスコストの低減や歩留まりの向上を実現できる。

　本発明の第８の局面によれば、第１方向に並んだ略菱形状の駆動セグメントから駆動線を形成し、第２方向に並んだ略菱形の感知セグメントから感知線を形成することができる。

　本発明の第９の局面によれば、駆動セグメントおよび感知セグメントが形成された層とは別の層に設けられた配線を介して、互いに隣接する駆動セグメント同士または互いに隣接する感知セグメント同士が接続される。このため、このような接続のための配線を別途設ける必要がない。これにより、第２基板における配線数が削減されるので、額縁面積の増大をさらに抑制することができる。

　本発明の第１０の局面によれば、画素形成部を第１副画素形成部および第２副画素形成部に分割したマルチ画素構造において、第２副画素形成部に変動用スイッチング素子および変動用容量が設けられる。このため、別途映像信号線を設けることなく第１副画素形成部と第２副画素形成部とで液晶印加電圧を互いに異ならせることができる。これにより、ソースラインの本数およびそれを駆動するための消費電力の増大を抑制しつつ、ガンマ特性の視角依存性を解消できる。

　本発明の第１１の局面によれば、薄膜トランジスタである変動用スイッチング素子のチャネル層が酸化物半導体により形成される。このため、シリコン系の薄膜トランジスタを用いた場合よりもオン電流が大きくなる。これにより、変動用スイッチング素子のオン状態時に当該変動用スイッチング素子を介して画素容量から変動用容量に移動する電荷量が相対的に多くなる。したがって、第１副画素形成部と第２副画素形成部とで液晶印加電圧差を十分に確保することができる。

　本発明の第１２の局面によれば、インジウム、ガリウム、亜鉛、および酸素を主成分とする酸化物半導体、すなわちＩＧＺＯを用いることにより、本発明の第１１の局面と同様の効果が得られる。

　本発明の第１３の局面によれば、表示装置において、本発明の第１の局面から第１２の局面までのいずれかと同様の効果を得ることができる。

　本発明の第１４の局面によれば、いわゆる並列駆動方式が採用されるので、表示動作への負担（画質の低下または高消費電力化など）を軽減できるか、あるいはタッチ検出動作性能を高めることができる。

本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。 上記第１の実施形態における表示パネルの概略的な画素構成を示す図である。 上記第１の実施形態における表示パネルの断面図である。 上記第１の実施形態における画素レイアウトを示す図である。 上記第１の実施形態における駆動領域および感知領域の構成例を示す図である。 上記第１の実施形態におけるＣＦ基板での共通電極パターンを示す図である。 上記第１の実施形態における駆動画素および感知画素の等価回路図である。 上記第１の実施形態における表示動作時の回路動作を説明するための図である。 上記第１の実施形態におけるタッチ検出動作時の回路動作を説明するための図である。 （Ａ）は、上記第１の実施形態における駆動ラインの電位を示す信号波形図である。（Ｂ）は、上記第１の実施形態における感知ラインの電位を示す信号波形図である。 （Ａ）は、上記第１の実施形態における駆動ラインの電位を示す信号波形図である。（Ｂ）は、上記第１の実施形態における感知ラインの電位を示す信号波形図である。 上記第１の実施形態において並列駆動方式を採用する場合の、駆動ラインのグループ分けの例を示す図である。 本発明の第２の実施形態におけるＣＦ基板での共通電極パターンの一部を示す図である。 （Ａ）は、図１３における詳細Ａを拡大した平面図である。（Ｂ）は、（Ａ）におけるＡ－Ａ線断面図である。（Ｃ）は、（Ａ）におけるＢ－Ｂ線断面図である。 マルチ画素構造を採用した従来の液晶表示装置における画素の等価回路図である。 上記従来の表示装置および本発明の第３の実施形態における画素電位の変化を説明するための信号波形図である。 上記第３の実施形態における画素の等価回路図である。 従来のタッチセンサ内蔵型液晶表示パネルにおける、駆動画素および感知画素の等価回路図である。

　以下、添付図面を参照しながら、本発明の第１～第３の実施形態について説明する。本明細書において、「ライン（線）」とは単に導電路を指し、線形の構造体に限定されない点に留意されたい。

　＜１．第１の実施形態＞
　＜１．１　全体構成および動作概要＞
　図１は、本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。本液晶表示装置は、液晶表示装置が本来備える画像表示機能のみならず、タッチセンサ機能をも備えている。本液晶表示装置は、図１に示すように、ホストＣＰＵ１１０、表示制御ユニット１２０、タッチ検出制御ユニット１３０、およびタッチセンサ内蔵型液晶表示パネル２００（以下、単に「表示パネル２００」という。）を備えている。表示制御ユニット１２０は、表示制御回路１２１およびＬＣＤドライバ１２２を含んでいる。タッチ検出制御ユニット１３０は、タッチ検出制御回路１３１、駆動回路１３２、および感知回路１３３を含んでいる。なお、図示はしないが、表示パネル２００の背面にはバックライトが設けられている。

　表示パネル２００には、複数本の駆動ラインＤＲＬと複数本の感知ラインＳＥＬとが互いに交差するように配設されている。駆動ラインＤＲＬは、表示パネル２００のＣＦ基板に設けられた複数の共通電極ＣＯＭを電気的に互いに接続することにより形成されている。以下では、駆動ラインＤＲＬを形成する共通電極ＣＯＭのことを「駆動共通電極」といい、符号“ＣＯＭ１”で表す。感知ラインＳＥＬは、駆動共通電極ＣＯＭ１以外の複数の共通電極ＣＯＭを電気的に互いに接続することにより形成されている。以下では、感知ラインＳＥＬを形成する共通電極のことを「感知共通電極」といい、符号“ＣＯＭ２”で表す。駆動ラインＤＲＬと感知ラインＳＥＬとの間には、指などの被検出物の近接度合によって容量値が変化する検出容量Ｃｆが形成される。このように、表示パネル２００が内蔵するタッチセンサ（タッチパネル）は相互容量方式である。なお、表示パネル２００にはさらに、複数本のソースライン（映像信号線）ＳＬと複数本のゲートライン（走査信号線）ＧＬとが互いに直交するように配設されているが、便宜上これらの図示を省略している。なお、表示パネル２００の詳細については後述する。

　ホストＣＰＵ１１０は、表示制御回路１２１およびタッチ検出制御回路１３１を制御する。表示制御回路１２１は、ホストＣＰＵ１１０による制御に基づいてＬＣＤドライバ１２２を制御する。ＬＣＤドライバ１２２は、表示制御回路１２１による制御に基づいて、表示動作を行うために表示パネル２００を駆動する。このように、表示制御ユニット１２０が含む表示制御回路１２１およびＬＣＤドライバ１２２により、表示パネル２００における表示動作が実現される。タッチ検出制御回路１３１は、ホストＣＰＵ１１０による制御に基づいて駆動回路１３２を制御する。駆動回路１３２は、タッチ検出制御回路１３１による制御に基づいて、駆動ラインＤＲＬを駆動する。感知回路１３３は、駆動ラインＤＲＬから感知ラインＳＥＬに移動する電荷量に応じた電圧を示す感知信号を生成し、タッチ検出制御回路１３１に送信する。タッチ検出制御回路１３１は、受信した感知信号に基づいてタッチの有無を検出し、被検出物の座標を求める。そして、タッチ検出制御回路１３１は被検出物の座標に関する情報をホストＣＰＵ１１０に送信する。なお、その後、タッチに応じた表示が表示パネル２００において行われるようにホストＣＰＵ１１０が表示制御回路１２１を制御するようにしても良い。このように、タッチ制御ユニット１３０が含むタッチ検出制御回路１３１、駆動回路１３２、および感知回路１３３により、表示パネル２００におけるタッチ検出動作が実現される。

　＜１．２　表示パネルの構成＞
　図２は、本実施形態における表示パネル２００の概略的な画素構成を示す図である。表示パネル２００は非ＩＰＳ方式の液晶表示パネルであり、より詳細にはＶＡ方式の液晶表示パネルである。表示パネル２００は、ソースラインＳＬおよびゲートラインＧＬに対応してマトリクス状に配置された複数の画素形成部（以下単に「画素」という。）により構成される表示部２０を含んでいる。本実施形態における画素は、表示動作を行うための表示機能およびタッチ検出動作を行うためのタッチ検出機能の双方を実現する。表示機能は各画素共通の１種類であるが、タッチ検出機能は２種類に分類される。すなわち、タッチ検出機能には、駆動ラインＤＲＬに対応する機能および感知ラインＳＥＬに対応する機能の２種類がある。本明細書では、タッチ検出機能に着目した説明において、駆動ラインＤＲＬに対応する機能を実現する画素のことを「駆動画素」という。また、感知ラインＳＥＬに対応する機能を実現する画素のことを「感知画素」という。

　各画素は、図２に示すように、複数の回路素子により構成される回路素子群２３を含んでいる。回路素子群２３の構成要素は、駆動画素であるか感知画素であるかに関わらず各画素で同様である。駆動画素２１における回路素子群２３は、ソースラインＳＬおよびゲートラインＧＬと共に、駆動共通電極ＣＯＭ１に接続されている。感知画素２２における回路素子群２３は、ソースラインＳＬおよびゲートラインＧＬと共に、感知共通電極ＣＯＭ２に接続されている。なお、詳細は後述するが、各画素は実際にはそれぞれが複数のソースラインＳＬに対応した複数のサブ画素により構成されている。すなわち、実際には、各サブ画素が回路素子群２３を含んでいる。ただし、以下では便宜上、１つの画素が１つの回路素子群２３を含むものとして説明することがある。

　図３は、本実施形態における表示パネル２００の断面図である。なお、タッチ検出機能に関係しない構成要素については一部図示を省略している点に留意されたい。図３に示すように、表示パネル２００は、図の下側から順に偏光板２４、ＴＦＴ基板２５、液晶層２６、ＣＦ基板２８、偏光板２９、接着剤３０、およびカバーガラス３１を積層した構成となっている。ＣＦ基板２８の液晶層２６側には、複数の共通電極ＣＯＭからなる共通電極群２７が形成されている。なお、図３に示す駆動共通電極ＣＯＭ１は、実際には電気的に互いに接続された複数の駆動共通電極ＣＯＭ１により形成される。同様に、図３に示す感知共通電極ＣＯＭ２は、実際には電気的に互いに接続された複数の感知共通電極ＣＯＭ２により形成される。電気的に互いに接続された複数の駆動共通電極ＣＯＭ１と、当該複数の駆動共通電極ＣＯＭ１に対向するＴＦＴ基板２５上の電極と、当該複数の駆動共通電極ＣＯＭ１とＴＦＴ基板２５上の電極との間に挟持された液晶層２６とにより複数の駆動画素２１（図３では便宜上１つであるものとして図示している。）が形成されている。同様に、互い電気的に接続された複数の感知共通電極ＣＯＭ２と、当該複数の感知共通電極ＣＯＭ２に対向するＴＦＴ基板２５上の電極と、当該複数の感知共通電極ＣＯＭ２とＴＦＴ基板２５上の電極との間に挟持された液晶層２６とにより複数の感知画素２２（図３では便宜上１つであるものとして図示している。）が形成されている。

　＜１．３　画素レイアウト＞
　図４は、本実施形態における画素レイアウトを示す図である。図４では、ＴＦＴ基板２５側に設けられた構成要素を実線で示し、ＣＦ基板２８側に設けられた構成要素を破線または一点鎖線で示している。図４に示すように、画素５１は、それぞれが赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）に対応する３つのサブ画素６１ｒ，６１ｇ，６１ｂにより構成されている。以下では、３つのサブ画素６１ｒ，６１ｇ，６１ｂのことをそれぞれ「Ｒサブ画素」、「Ｇサブ画素」、および「Ｂサブ画素」という。なお、サブ画素の種類はこれに限定されるものではなく、例えば黄色（Ｙ）に対応するサブ画素が設けられていても良い。図４中ではＲ，Ｇ，Ｂにそれぞれ対応する３本のソースラインＳＬにそれぞれ符号“ＳＬｒ”、“ＳＬｇ”、および“ＳＬｂ”を付している。以下では、３本のソースラインＳＬｒ，ＳＬｇ，ＳＬｂのことをそれぞれ「Ｒソースライン」、「Ｇソースライン」、および「Ｂソースライン」という。

　画素５１の各サブ画素は、スイッチング素子としての薄膜トランジスタ７１、画素電極７２、共通電極ＣＯＭａを含んでいる。ここで、符号“ＣＯＭａ”は画素５１に対応する共通電極ＣＯＭを表す。画素電極７２および共通電極ＣＯＭは、ＩＴＯ（Indium Tin Oxide）により形成されている。薄膜トランジスタ７１のチャネル層はＩＧＺＯ（InGaZnOx）により形成されている。ＩＧＺＯを用いる利点は後述する。共通電極ＣＯＭａは、画素５１を構成するＲサブ画素６１ｒ、Ｇサブ画素６１ｇ、およびＢサブ画素６１ｂで共通である。すなわち、本実施形態では１つの画素に対して１つの共通電極ＣＯＭが設けられている。各サブ画素において、画素電極７２、共通電極ＣＯＭａ、およびそれらの間に挟持された液晶層２６により画素容量としての液晶容量Ｃｌｃが形成される。各サブ画素について、薄膜トランジスタ７１の制御端子としてのゲート端子には対応するゲートラインＧＬが接続され、ドレイン端子には画素電極７２が接続されている。Ｒサブ画素６１ｒにおける薄膜トランジスタ７１のソース端子には、ＲソースラインＳＬｒが接続されている。Ｇサブ画素６１ｇにおける薄膜トランジスタ７１のソース端子には、ＧソースラインＳＬｇが接続されている。Ｂサブ画素６１ｂにおける薄膜トランジスタ７１のソース端子には、ＢソースラインＳＬｂが接続されている。図４中の画素５２，５３，５４についても画素５１と同様の構成であるので、その説明を省略する。なお、図４中の符号“ＣＯＭｂ”，“ＣＯＭｃ”，“ＣＯＭｄ”はそれぞれ画素５２，５３，５４に対応する共通電極ＣＯＭを表す。

　上述のように、複数の共通電極ＣＯＭを電気的に互いに接続することにより駆動ラインＤＲＬまたは感知ラインＳＥＬが形成される。このような電気的接続は、ＣＦ基板２８側に互いに交差するように配設された複数のＸ方向接続ラインｘＣＯＭおよびＹ方向接続ラインｙＣＯＭを用いて行われる。本実施形態において、Ｘ方向とはゲートラインＧＬおよび駆動ラインＤＲＬの延伸方向をいい、Ｙ方向とはソースラインＳＬおよび感知ラインＳＥＬの延伸方向をいう。Ｘ方向およびＹ方向はそれぞれ第１方向および第２方向に対応する。なお、このＸ方向およびＹ方向の設定は単なる例示であり、これに限定されるものではない。

　図４に示すように、各共通電極ＣＯＭは、接続部８１を介してＸ方向接続ラインｘＣＯＭおよびＹ方向接続ラインｙＣＯＭに接続されている。共通電極ＣＯＭａ，ＣＯＭｃは互いに同じＹ方向接続ラインｙＣＯＭに接続されているので、電気的に互いに接続されている。また、共通電極ＣＯＭｃ，ＣＯＭｄは互いに同じＸ方向接続ラインｘＣＯＭに接続されているので、電気的に互いに接続されている。すなわち、共通電極ＣＯＭａ，ＣＯＭｃ，ＣＯＭｄは電気的に互いに接続されている。以下では、このような電気的に互いに接続された共通電極のことを「領域」ということがある。さらに、駆動ラインＤＲＬを形成する領域のことを「駆動領域」といい、感知ラインＳＥＬを形成する領域のことを「感知領域」という。換言すると、上記駆動共通電極ＣＯＭ１は駆動領域（第１グループに対応する。）に属し、上記感知共通電極ＣＯＭ２は感知領域（第２グループに対応する。）に属する。

　共通電極ＣＯＭａ，ＣＯＭｂは互いに同じＸ方向接続ラインｘＣＯＭに接続されているが、共通電極ＣＯＭａ，ＣＯＭｂにそれぞれに対応する２つの接続部８１間で、破断部８２が設けられている。これにより、共通電極ＣＯＭａ，ＣＯＭｂは電気的に互いに非接続となる（ただし、他のＸ方向接続ラインｘＣＯＭおよびＹ方向接続ラインｙＣＯＭを介して共通電極ＣＯＭａ，ＣＯＭｂが電気的に互いに接続される場合を除く。）。同様に、共通電極ＣＯＭｂ，ＣＯＭｄは互いに同じＹ方向接続ラインｙＣＯＭに接続されているが、共通電極ＣＯＭｂ，ＣＯＭｄにそれぞれに対応する２つの接続部８１間で、破断部８２が形成されている。これにより、共通電極ＣＯＭｂ，ＣＯＭｄは電気的に互いに非接続となる（ただし、他のＸ方向接続ラインｘＣＯＭおよびＹ方向接続ラインｙＣＯＭを介して共通電極ＣＯＭｂ，ＣＯＭｄが電気的に互いに接続される場合を除く。）。このようにして、共通電極ＣＯＭａ，ＣＯＭｃ，ＣＯＭｄと共通電極ＣＯＭｂとは互いに異なる領域を形成する。以上のように、本実施形態では、Ｘ方向接続ラインｘＣＯＭ、Ｙ方向接続ラインｙＣＯＭ、接続部８１、および破断部８２を用いることにより駆動領域および感知領域が形成される。

　図５は、本実施形態における駆動領域および感知領域の構成例を示す。ここでは、１つの感知領域９１および３つの駆動領域９２，９３，９４の一部を示している。各領域は、上述のように複数の共通電極ＣＯＭを電気的に互いに接続することにより形成されている。感知領域９１は、複数の略矩形状の領域９１ｓを含み、当該複数の略矩形状の領域９１ｓをＹ方向に並べて形成されている。本実施形態では、略矩形状の領域９１ｓのことを「感知セグメント」という。駆動領域９２，９３，９４はそれぞれ、略矩形状の領域９２ｓ，９３ｓ，９４ｓを含んでいる。本実施形態では、略矩形状の領域９２ｓ，９３ｓ，９４ｓのそれぞれのことを「駆動セグメント」という。なお、各駆動領域における駆動セグメント以外の領域（Ｙ方向に延伸した領域であり、以下「接続用延伸部」という。）は、ＣＦ基板２８に設けられた後述の配線を介して、当該駆動領域と、Ｘ方向に駆動セグメントが並んだ他の駆動領域とを互いに接続するために設けられたものである。互いに隣接する駆動セグメントと感知セグメントとの間では上述の検出容量Ｃｆが形成される。なお、実際には感知セグメントと接続用延伸部との間でも容量（容量値は検出容量Ｃｆよりも小さい。）が形成され得るが、便宜上その説明を省略する。

　図６は、本実施形態におけるＣＦ基板２８での共通電極パターンを示す図である。図６に示すように、共通電極群２７は、６行の駆動領域Ｘ１～Ｘ６および８列の感知領域Ｙ１～Ｙ８により構成されている。なお、本実施形態における行数および列数は単なる例示であり、実際にはあらゆる行数および列数を採用できる。ＣＦ基板２８の上側（図６における上側をいう。）の縁寄りにおいて共通電極群２７が設けられていない部分（以下「第１配線部」といい、符号“３３”で表す。）には、駆動領域Ｘ１～Ｘ３および感知領域Ｙ１，Ｙ３，Ｙ５，Ｙ７にそれぞれ対応した７本の配線（以下、これらの７本の配線も同様に符号“Ｘ１～Ｘ３，Ｙ１，Ｙ３，Ｙ５，Ｙ７”で表す。）が設けられている。ＣＦ基板２８の下側（図６における下側をいう。）の縁寄りにおいて共通電極群２７が設けられていない部分（以下「第２配線部」といい、符号“３４”で表す。）には、駆動領域Ｘ４～Ｘ６および感知領域Ｙ２，Ｙ４，Ｙ６，Ｙ８にそれぞれ対応した７本の配線（以下、これらの７本の配線も同様に符号“Ｘ４～Ｘ６，Ｙ２，Ｙ４，Ｙ６，Ｙ８”で表す。）が設けられている。配線Ｘ１～Ｘ６およびＹ１～Ｙ８は、フレキシブルプリント基板３５を介してそれぞれ駆動回路１３２および感知回路１３３に接続されている。

　８個の駆動領域Ｘ１は、配線Ｘ１を介して電気的に互いに接続されている。これらの８個の駆動領域Ｘ１により、駆動領域Ｘ１に対応した１行分の駆動ラインＤＲＬが形成される。なお、実質的には、電気的に互いに接続された８個の駆動領域Ｘ１における駆動セグメント、すなわち、Ｘ方向に並んだ８個の駆動セグメントにより駆動ラインＤＲＬが形成される。この点は、他の駆動領域により形成される駆動ラインＤＲＬについても同様である。なお、駆動領域Ｘ３の数は４個となっているが、図６からわかるとおり、１個の駆動領域Ｘ３は実質的にはＸ方向に分割された２個の駆動領域Ｘ３とみなすことができる。同様に、駆動領域Ｘ４の数は４個となっているが、１個の駆動領域Ｘ４は実質的にはＸ方向に分割された２個の駆動領域Ｘ４とみなすことができる。

　図６に示すように、駆動電極Ｘ３，Ｘ４を中心に、駆動電極Ｘ１，Ｘ２，Ｘ５，Ｘ６および１つの感知電極はＸ方向に対称に配置されている。また、駆動電極Ｘ３，Ｘ４間の境界を中心に、駆動電極Ｘ１～Ｘ３とＸ４～Ｘ６とがＹ方向に対称に配置されている。具体的には、駆動電極Ｘ１～Ｘ３はそれらが逆ピラミッド状になるように配置され、駆動電極Ｘ４～Ｘ６はそれらがピラミッド状になるように配置されている。これと共に、感知セグメントはＹ方向の中心に向かうにつれて段階的に面積が大きくなっている。このような配置を採用することにより、各駆動領域において接続用延伸部を設けたとしても、互いに隣接する駆動セグメントおよび各感知セグメントの面積バランスを適切に設定できる。これにより、駆動セグメントと感知セグメントとの間に形成される検出容量Ｃｆの容量値が位置によって不均一になることを抑制することができるので、タッチ検出精度を高めることができる。

　駆動領域Ｘ１に対応した１行分の駆動ラインＤＲＬ以外についても同様に形成される。すなわち、駆動領域Ｘ２に対応した１行分の駆動ラインＤＲＬは、８個の駆動領域Ｘ２が配線Ｘ２を介して電気的に互いに接続されることにより形成される。駆動電極Ｘ３に対応した１行分の駆動ラインＤＲＬは、実質的に８個の駆動電極Ｘ３が配線Ｘ３を介して電気的に互いに接続されることにより形成される。駆動電極Ｘ４に対応した１行分の駆動ラインＤＲＬは、実質的に８個の駆動電極Ｘ４が配線Ｘ４を介して電気的に互いに接続されることにより形成される。駆動領域Ｘ５に対応した１行分の駆動ラインＤＲＬは、８個の駆動領域Ｘ５が配線Ｘ５を介して電気的に互いに接続されることにより形成される。駆動領域Ｘ６に対応した１行分の駆動ラインＤＲＬは、８個の駆動領域Ｘ６が配線Ｘ６を介して電気的に互いに接続されることにより形成される。なお、各感知ラインＳＥＬは、各感知領域における６個の感知セグメントが電気的に互いに接続されてされることにより形成される。このように、感知領域については、第１配線部３３または第２配線部３４における配線を介した感知セグメント間の接続は要しない。以上のようにして、ＣＦ基板２８において、複数本の駆動ラインＤＲＬと複数本の感知ラインＳＥＬとが実質的に互いに交差するように配設される。

　なお、本実施形態の例に限らず、駆動ラインＤＲＬが本実施形態の感知ラインＳＥＬのように形成され、感知ラインＳＥＬが本実施形態の駆動ラインＤＲＬのように形成されるようにしても良い。すなわち、駆動ラインＤＲＬが、第１配線部３３または第２配線部３４における配線を介さずに複数の駆動セグメントを電気的に互いに接続することにより形成され、感知ラインＳＥＬが、第１配線部３３または第２配線部３４における配線を介して複数の感知セグメントを電気的に互いに接続することにより形成されていても良い。

　＜１．４　等価回路＞
　図７は、本実施形態における駆動画素２１および感知画素２２の等価回路図である。なお、駆動画素２１および感知画素２２のそれぞれは実際には３つのサブ画素により構成されるが、ここでは便宜上１つのサブ画素からなるものとして説明する。また、タッチ検出動作は複数の駆動画素２１と複数の感知画素２２との間で行われるものであるが、ここでは便宜上１つの駆動画素２１と１つの感知画素２２との間で行われるものとして説明する。

　駆動画素２１は、ソースラインＳＬ１とゲートラインＧＬ１との交差点に対応して配置されている。駆動画素２１は、薄膜トランジスタＴ１、画素電極Ｅｐｉｘ１、駆動共通電極ＣＯＭ１、および画素電極Ｅｐｉｘ１と駆動共通電極ＣＯＭ１との間に形成された画素容量としての液晶容量Ｃｌｃ１により構成されている。駆動画素２１では、薄膜トランジスタＴ１および画素容量液晶容量Ｃｌｃ１により上記回路素子群２３が構成される。本実施形態における駆動画素２１は、特許文献１における駆動画素３２１と異なり、ＴＦＴ基板２５側の駆動共通電極ＣＯＭ１、および当該駆動共通電極ＣＯＭ１と画素電極Ｅｐｉｘ１との間に形成される補助容量Ｃｓｔ１を含んでいない。すなわち、駆動画素２１は、ソースラインＳＬ１に与えられるソース信号に応じた電圧を保持するための容量として、液晶容量Ｃｌｃ１のみを含んでいる。なお、ここでいう「ソースラインＳＬ１に与えられるソース信号に応じた電圧を保持するための容量」には、寄生容量は含まれないことに留意されたい。薄膜トランジスタＴ１のゲート端子には、対応するゲートラインＧＬ１が接続されている。画素電極Ｅｐｉｘ１には、対応するソースラインＳＬ１が接薄膜トランジスタＴ１を介して接続されている。なお、駆動画素２１では、画素電極Ｅｐｉｘ１と所定の電極などとの間に寄生容量Ｃｐ１が形成されているものとする。

　感知画素２２は、ソースラインＳＬ２とゲートラインＧＬ２との交差点に対応して配置されている。なお、ソースラインＳＬ１，ＳＬ２が互いに同じである場合またはゲートラインＧＬ１，ＧＬ２が互いに同じ場合がある。感知画素２２は、薄膜トランジスタＴ２、画素電極Ｅｐｉｘ２、感知共通電極ＣＯＭ２、および画素電極Ｅｐｉｘ２と感知共通電極ＣＯＭ２との間に形成された画素容量としての液晶容量Ｃｌｃ２により構成されている。感知画素２２では、薄膜トランジスタＴ２および液晶容量Ｃｌｃ２により上記回路素子群２３が構成される。本実施形態における感知画素２２は、特許文献１における感知画素３２２と異なり、ＴＦＴ基板２５側の感知共通電極ＣＯＭ２、および当該感知共通電極ＣＯＭ２と画素電極Ｅｐｉｘ２との間に形成される補助容量Ｃｓｔ２を含んでいない。すなわち、感知画素２２は、ソースラインＳＬ２に与えられるソース信号に応じた電圧を保持するための容量として、液晶容量Ｃｌｃ２のみを含んでいる。なお、ここでいう「ソースラインＳＬ２に与えられるソース信号に応じた電圧を保持するための容量」には、寄生容量は含まれないことに留意されたい。薄膜トランジスタＴ２のゲート端子には、対応するゲートラインＧＬ２が接続されている。画素電極Ｅｐｉｘ２には、対応するソースラインＳＬ２が薄膜トランジスタＴ２を介して接続されている。なお、感知画素２２では、画素電極Ｅｐｉｘ２と所定の電極などとの間に寄生容量Ｃｐ２が形成されているものとする。

　駆動共通電極ＣＯＭ１と感知共通電極ＣＯＭ２との間には、被検出物が近づくことにより容量値が変化する検出容量Ｃｆが形成される。また、駆動画素２１の画素電極Ｅｐｉｘ１と感知画素２２の画素電極Ｅｐｉｘ２との間には、寄生容量Ｃｐ３が形成される。なお、以下では、液晶容量Ｃｌｃ１，Ｃｌｃ２、検出容量Ｃｆ、寄生容量Ｃｐ１～Ｃｐ３の容量値のことをもそれぞれ符号“Ｃｌｃ１，Ｃｌｃ２，Ｃｆ，Ｃｐ１～Ｃｐ３”で表すことがある。

　＜１．５　動作＞
　図８は、本実施形態における表示動作時の回路動作を説明するための図である。図９は、本実施形態におけるタッチ検出動作時の回路動作を説明するための図である。図１０（Ａ）は、本実施形態における駆動共通電極の動作を示す信号波形図である。図１０（Ｂ）は、本実施形態における感知共通電極ＣＯＭ２の動作を示す信号波形図である。なお、本説明における表示動作およびタッチ検出期間の動作と、駆動共通電極ＣＯＭ１および感知共通電極ＣＯＭ２の電位（Ｖ）は単なる例示であり、本発明はこれに限定されるものではない。本実施形態では、表示動作を行う１２ｍｓの期間とタッチ検出動作を行う４ｍｓの期間とを交互に繰り返すものとする。なお、図示はしないが、表示動作時とタッチ検出動作時とで駆動共通電極ＣＯＭ１および感知共通電極ＣＯＭ２の接続先は所定のスイッチにより切り替えられる。

　まず、表示動作について説明する。表示動作時には、駆動共通電極ＣＯＭ１および感知共通電極ＣＯＭ２の双方はＬＣＤドライバ１２２に接続される。図８に示すように、ＬＣＤドライバ１２２が各ソースライン、ゲートライン、共通電極に信号を印加する。より詳細には、ＬＣＤドライバ１２２は、駆動画素２１についてはソースラインＳＬ１、ゲートラインＧＬ１、および駆動共通電極ＣＯＭ１にそれぞれソース信号Ｖｓ１、ゲート信号Ｖｇ１、および共通信号Ｖｃｏｍを印加し、感知画素２２についてはソースラインＳＬ２、ゲートラインＧＬ２、および感知共通電極ＣＯＭ２にそれぞれソース信号Ｖｓ２、ゲート信号Ｖｇ２、および共通電極Ｖｃｏｍを印加する。表示動作時には、図１０（Ａ），図１０（Ｂ）に示すように、駆動画素２１および感知画素２２のいずれにおいても互いに同じ共通信号Ｖｃｏｍが印加される。表示動作時には、共通電極ＣＯＭがＡＣ駆動されるいわゆる対向ＡＣ駆動が行われる。対向ＡＣ駆動では、共通信号Ｖｃｏｍを例えば２．５Ｖ±２．５Ｖの方形波信号とする。なお、本発明はこれに限定されるものではなく、図１１（Ａ），図１１（Ｂ）に示すように、共通電極ＣＯＭがＤＣ駆動されるいわゆる対向ＤＣ駆動が行われても良い。対向ＤＣ駆動では、共通信号Ｖｃｏｍは２．５Ｖに維持される。

　駆動画素２１については、アクティブなゲート信号Ｖｇ１に応じて薄膜トランジスタＴ１がオン状態になり、ソース信号Ｖｓ１に応じた電荷が液晶容量Ｃｌｃ１に保持される。保持された電荷は、ゲート信号Ｖｇ１が非アクティブになった後もほぼ維持される。この点については後述する。このようにして、画素電極Ｅｐｉｘ１と駆動共通電極ＣＯＭ１との間（すなわち液晶層）に、表示すべき画像に応じた電圧が印加される。同様に、感知画素２２については、アクティブなゲート信号Ｖｇ２に応じて薄膜トランジスタＴ２がオン状態になり、ソース信号Ｖｓ２に応じた電荷が液晶容量Ｃｌｃ２に保持される。これにより、画素電極Ｅｐｉｘ２と感知共通電極ＣＯＭ２との間に、表示すべき画像に応じた電圧が印加される。以下では、薄膜トランジスタがオン状態である期間のことを「オン期間」といい、オフ状態である期間のことを「オフ期間」という。

　シリコン系の薄膜トランジスタ（アモルファスシリコンなどをチャネル層に用いた薄膜トランジスタをいう。）を用いた場合には、薄膜トランジスタのオフリーク電流（オフ期間に流れる電流をいう。）が比較的大きい。このため、液晶容量に保持された電荷が薄膜トランジスタを介して漏れ出し、結果として液晶層に印加される電圧（以下「液晶印加電圧」という。）が変動してしまう。これは、フリッカなどの原因となる。そこで、特許文献１に記載されたタッチセンサ内蔵型液晶表示パネルやその他従来の表示パネルでは、補助容量が設けられている。この補助容量を設けることにより、保持できる電荷量が増えるので、オフリーク電流の影響が小さくなる。しかし、本実施形態では、このような補助容量を設けていない。一方で、本実施形態では、薄膜トランジスタＴ１，Ｔ２のチャネル層としてＩＧＺＯを用いている。ＩＧＺＯなどの酸化物半導体をチャネル層に用いた薄膜トランジスタは、シリコン系の薄膜トランジスタに比べてオフリーク電流が遙かに小さい（より詳細には数桁小さい。）。このため、補助容量を設けずとも、オフ期間における液晶印加電圧の変動を十分に抑制することができる。なお、このように酸化物半導体をチャネル層に用いた薄膜トランジスタを用いると共に補助容量を設けない構成は、例えば特許文献２に開示されている。本実施形態では補助容量を設けないので、補助容量を形成するための電極（特許文献１におけるＴＦＴ基板側の共通電極ＣＯＭ１，ＣＯＭ２）を設ける必要がない。すなわち、本実施形態におけるＴＦＴ基板２５には、特許文献１におけるＴＦＴ基板に形成された共通電極およびそれに接続された各種配線が設けられていない。

　次に、タッチ検出動作について説明する。タッチ検出動作時には、駆動共通電極ＣＯＭ１は駆動回路１３２に接続され、感知共通電極ＣＯＭ２は感知回路１３３に接続される。なお、タッチ検出動作時においても、ゲートラインＧＬ１，ＧＬ２にそれぞれ非アクティブなゲート信号Ｖｇ１，Ｖｇ２が印加されている。また、例えば、ソースラインＳＬ１，ＳＬ２にそれぞれ電位が固定されたソース信号Ｖｓ１，Ｖｓ２が印加されている。本実施形態におけるタッチ検出動作では、バースト信号を用いたいわゆる電荷転送方式が採用されている。この電荷転送方式は、例えば特許文献３に開示されている。なお、本発明はこれに限定されるものではなく、タッチ検出動作の方式としてその他の方式が採用されていても良い。

　図９に示すように、タッチ検出動作時には駆動回路１３２が駆動共通電極ＣＯＭ１に駆動信号Ｖｄｒを印加する。すなわち、駆動共通電極ＣＯＭ１は、図１０（Ａ）に示すように、感知共通電極ＣＯＭ２が感知回路１３３によりＡＣ駆動の中心電位（２．５Ｖ）に維持されている間（図１０（Ｂ）を参照）、１５～２０周期のバースト信号により駆動することができる。より詳細には、駆動信号Ｖｄｒは、それぞれが同じ周波数かつ逆位相である２種類の２．５Ｖ±２Ｖの三角波（図１０（Ａ）における“＋”および“－”に対応）からなる。なお、三角波に限らず、方形波または正弦波などでも良い。

　本実施形態では、駆動回路１３２は例えば、図１に示す駆動ラインＤＲＬを１本毎に選択し、選択した１本の駆動ラインＤＲＬに駆動信号Ｖｄｒを印加することができる。このような駆動方法は例えば「逐次駆動方式」と呼ばれ、特許文献１，３に開示された発明などでも採用されている。ただし、本発明はこれに限定されるものではなく、駆動回路１３２は、図１に示す駆動ラインＤＲＬを複数本毎に選択し、選択した複数本のＤＲＬに同時に駆動信号Ｖｄｒを印加することができる。このような駆動方法は例えば「並列駆動方式」と呼ばれ、特許文献４，５などに開示されている。並列駆動方式には様々な態様があるが、例えばある態様の並列駆動方式では、図１２に示すように、総数がｎ本（ｎは２以上の整数）である駆動ラインＤＲＬを、それぞれｋ本の駆動ラインＤＲＬからなるｐ個のグループに分類し、駆動回路１３２は、各グループの第ｉ本目（ｉ＝１～ｋ）の駆動ラインＤＲＬを、ｐ個のグループで同時に駆動する。ここで、ｎ＝ｋ×ｐである。なお、ここで説明した並列駆動方式は単なる一例であり、その他種々の態様を採用できることはいうまでもない。

　駆動信号Ｖｄｒの印加により駆動共通電極ＣＯＭ１に電荷が誘起されると、当該電荷が感知共通電極ＣＯＭ２に移動する。以下では、このように駆動共通電極ＣＯＭ１から感知共通電極ＣＯＭ２に移動した電荷のことを「感知電荷」という。感知電荷は、感知回路１３３内の電荷増幅器１６１に与えられた後、電圧変換回路１６２において測定可能な電圧（以下「感知電圧」といい、符号“Ｖｓｅ”で表す。）に変換される。感知電圧Ｖｓｅは、タッチ検出制御回路１３１に与えられる。なお、感知回路１３３は、実際には１本の感知ラインＳＥＬ毎に電荷増幅器１６１および電圧変換回路１６２を含んでいるが、ここではそれらの図示を省略している。また、感知回路１３３は、電荷増幅器１６１および電圧変換回路１６２以外にも、種々の構成要素（例えば、上述のように感知共通電極ＣＯＭ２をＡＣ駆動の中心電位に維持するための構成要素など）を含んでいる。

　感知電圧Ｖｓｅの値は、駆動共通電極ＣＯＭ１および感知共通電極ＣＯＭ２への被検出物の近接度合に影響される。具体的には、駆動共通電極ＣＯＭ１および感知共通電極ＣＯＭ２に被検出物が近づくと検出容量Ｃｆの容量値が小さくなり、感知電荷の量が小さくなる。換言すると、被検出物が近づくと、駆動共通電極ＣＯＭ１から当該被検出物に移動する電荷の量が相対的に大きくなり、感知電荷の量が相対的に小さくなる。このため、駆動共通電極ＣＯＭ１および感知共通電極ＣＯＭ２に被検出物が近接している場合には感知電圧Ｖｓｅが相対的に小さくなり、近接していない場合には感知電圧Ｖｓｅが相対的に大きくなる。したがって、タッチ検出制御回路１３１は例えば、感知電圧Ｖｓｅが所定の閾値をよりも小さいときには被検出物がパネルにタッチしていると判断し、当該閾値よりも大きいときには被検出物がパネルにタッチしていないと判断する。上記逐次駆動方式を採用する場合には、１本の駆動ラインＤＲＬおよび１本の感知ラインＳＥＬに対して１種類の感知電圧Ｖｓｅが得られるので、タッチ検出制御回路１３１は、駆動ラインＤＲＬを走査することにより被検出物のタッチ位置の座標を正確に算出することができる。また、上記並列駆動方式を採用する場合には例えば、同時に駆動される複数の駆動ラインＤＲＬに印加される駆動信号Ｖｄｒを、互いに異なるコードを示す拡散符号または当該拡散符号に対応した変調が施された信号とすると共に、当該拡散符号と感知電圧Ｖｓｅとを相関演算して相関値を求め、所定の閾値を超える相関値を示す箇所をタッチ位置とする。これにより、上記逐次駆動方式と同様に並列駆動方式でもタッチ位置の座標を正確に算出することができる。並列駆動方式におけるこのようなタッチ位置の座標算出方法は例えば特許文献４に開示されたものであるが、本発明はこれに限定されるものではなく、その他種々の座標検出方法を採用することができる。

　ここで、タッチ検出動作により生じる表示状態への影響について考える。なお、以下では、画素電極Ｅｐｉｘ１，Ｅｐｉｘ２の電位のことをそれぞれ「画素電位Ｖｐｉｘ１，Ｖｐｉｘ２」という。上述のように、タッチ検出動作時には駆動共通電極ＣＯＭ１にはバースト波形（ＡＣ波形）が印加される。このときに生じる画素電位Ｖｐｉｘ１の電位変動ΔＶｐｉｘ１は、次式（２）で与えられる。
　ΔVpix1＝ΔVcom1・Clc1/Ctot1
　　　　 ≒ΔVcom1・Clc1/(Clc1+Cp1+Cp3)  …（２）
　ここで、ΔＶｃｏｍ１は駆動共通電極ＣＯＭ１に生じる電位変化（すなわち駆動信号ＶｄｒのＡＣ成分）であり、Ｃｔｏｔ１は画素電極Ｅｐｉｘ１に接続された容量の合計容量値である。液晶容量Ｃｌｃ１の容量値は寄生容量Ｃｐ１，Ｃｐ３の容量値よりも遙かに大きいので、２．５Ｖ±２Ｖの三角波である駆動信号ＶｄｒのＡＣ成分のほぼ全てが画素電極Ｅｐｉｘ１に伝わる。このため、駆動画素２１については、タッチ検出動作時において、表示動作時に保持された液晶印加電圧とほぼ同様の液晶印加電圧を維持できる。ところで、タッチ検出動作時には、感知共通電極ＣＯＭ２についても、駆動共通電極ＣＯＭ１から電荷が移動することにより電位が変化する。このときに生じる画素電位Ｖｐｉｘ２の電位変動ΔＶｐｉｘ１は、次式（３）で与えられる。
　ΔVpix2＝ΔVcom2・Clc2/Ctot2
　　　　 ≒ΔVcom2・Clc2/(Clc2+Cp2+Cp3)  …（３）
　ここで、ΔＶｃｏｍ２は感知共通電極ＣＯＭ２に生じる電位変化であり、Ｃｔｏｔ２は画素電極Ｅｐｉｘ２に接続された容量の合計容量値である。液晶容量Ｃｌｃ２の容量値は寄生容量Ｃｐ２，Ｃｐ３の容量値よりも遙かに大きいので、感知共通電極ＣＯＭ２に生じる電位変化ΔＶｃｏｍ２のほぼ全てが画素電極Ｅｐｉｘ２に伝わる。このため、感知画素２２についても、駆動画素２１と同様に、表示動作時に保持された液晶印加電圧とほぼ同様の液晶印加電圧を維持できる。このように、液晶容量Ｃｌｃ１，Ｃｌｃ２の容量値が十分に大きいので、タッチ検出動作を行っている際に、表示動作時に保持された液晶印加電圧の変動を十分に抑制できる。

　＜１．６　効果＞
　本実施形態によれば、ＶＡ方式のタッチセンサ内蔵型表示パネルの各画素において、ソース信号に応じた電圧を保持するための容量として液晶容量Ｃｌｃのみを設けた構成を採用することにより、補助容量が省略される。このため、ＴＦＴ基板２５において補助容量を形成するための共通電極およびそれに接続すべき各種配線が省略される。これにより、開口率の低下および額縁面積の増大を抑制することができる。また、開口率の低下を抑制されることにより、所定の表示輝度を確保するためにバックライト輝度をより高くする設定が必要でないので、バックライトの消費電力の増大を抑制できる。さらに、一般に容量値が比較的大きく設定される補助容量が設けられず、かつ、駆動共通電極ＣＯＭ１および感知共通電極ＣＯＭ２がＴＦＴ基板２５側には設けられずにＣＦ基板２８側にのみ設けられるので、表示パネルの駆動時の負荷が低減される。これにより、消費電力を低減することができる。また、このように消費電力が低減されると、消費電力の増大を抑制するため表示動作時の駆動周波数を低下させるといった手段や、タッチ検出動作時の積分回数を減らす（バースト波形の周期数を減らす）といった手段などを講じる必要がない。すなわち、表示動作性能およびタッチ検出動作性能の低下を抑制することができる。

　また、本実施形態によれば、各画素内の薄膜トランジスタのチャネル層がＩＧＺＯにより形成されている。このため、シリコン系の薄膜トランジスタを用いた場合よりもオフリーク電流が遙かに小さくなる。これにより、各画素内に補助容量を設けずとも、オフ期間における液晶印加電圧の変動を十分に抑制することができる。なお、ＩＧＺＯに限らず、他の酸化物半導体を用いても同様の効果を奏することができる。

　また、本実施形態によれば、ＣＦ基板２８において、駆動電極Ｘ１～Ｘ３はそれらが逆ピラミッド状になるように配置され、駆動電極Ｘ４～Ｘ６はそれらがピラミッド状になるように配置されている。これと共に、感知セグメントはＹ方向の中心に向かうにつれて段階的に面積が大きくなっている。このような配置を採用することにより、各駆動領域において接続用延伸部を設けたとしても、互いに隣接する駆動セグメントおよび各感知セグメントの面積バランスを適切に設定できる。これにより、駆動セグメントと感知セグメントとの間に形成される検出容量Ｃｆの容量値が位置によって不均一になることを抑制することができるので、タッチ検出精度を高めることができる。また、ＣＦ基板２８の第１配線部３３および第２配線部３４に設けられた配線を用いて駆動電極同士を互いに接続することにより、このような接続のための接続層を別途設けることなく駆動ラインＤＲＬおよび感知ラインＳＥＬの双方を同一の層に形成できる。このため、表示パネル２００の厚みを小さくすることができる。また、接続層が不要になるので、プロセスコストの低減や歩留まりの向上を実現できる。

　また、本実施形態において並列駆動方式を採用した場合には、タッチ検出動作における積分回数を一定とすると、逐次駆動方式を採用する場合よりもタッチ検出期間を短縮できる。このため、表示動作を高速で書き込む必要がなくなるので、表示動作への負担（画質の低下または高消費電力化など）を軽減できる。また、タッチ検出期間を逐次駆動方式を採用する場合と同様の長さにすると、積分回数を増やすことができるので、タッチ検出動作性能を高めることができる。

　＜２．第２の実施形態＞
　＜２．１　共通電極パターン＞
　図１３は、本発明の第２の実施形態におけるＣＦ基板２８での共通電極パターンの一部を示す図である。なお、本実施形態は、共通電極パターンを除き上記第１の実施形態と構成などが基本的に共通するので、このような共通部分については説明を省略する。図１３に示すように、本実施形態における感知ラインＳＥＬは、Ｙ方向に並んだ複数の略菱形状の領域４１を電気的に互いに接続することにより形成される。本実施形態では、感知ラインＳＥＬを形成する略菱形状の領域４１のことを「感知セグメント」という。また、駆動ラインＤＲＬは、Ｘ方向に並んだ複数の複数の略菱形状の４２を電気的に互いに接続することにより形成される。本実施形態では、駆動ラインＤＲＬを形成する菱形状の領域４２のことを「駆動セグメント」という。感知セグメント４１は、全体として菱形を形成する複数の共通電極ＣＯＭを電気的に互いに接続することにより形成される。なお、図１３では、感知セグメント４１が２５個の共通電極ＣＯＭから構成されるものとしているが、これは単なる例示であり、本発明はこれに限定されるものではない。なお、駆動セグメントの形成についても同様である。感知セグメント４１および駆動セグメント４２は互いに同じ層に形成される。

　図１４（Ａ）は、図１３における詳細Ａを拡大した平面図である。図１４（Ｂ）は、図１４（Ａ）におけるＡ－Ａ線断面図である。図１４（Ｃ）は、図１４（Ａ）におけるＢ－Ｂ線断面図である。図１４（Ｂ），図１４（Ｃ）に示すように、ＣＦ基板２８上の感知セグメント４１および駆動セグメント４２は絶縁層４４で覆われている。駆動セグメント４２同士は、図１４（Ａ），図１４（Ｂ）に示すように、それらと同じ層の同じ材料（ＩＴＯ）により接続されている（このＩＴＯによる接続部分も符号“４２”で示している。）。これに対して、感知セグメント４１同士は、図１４（Ａ）～図１４（Ｃ）に示すように、絶縁層４４上に形成された、配線としてのブリッジ部４３を介して互いに接続されている。ブリッジ部４３は、感知セグメント４１と同じくＩＴＯにより形成されていても良く、その他のメタルにより形成されていても良い。このようにして、駆動電極ＤＲＬおよび感知電極ＳＥＬが構成される。なお、感知セグメント４１同士ではなく、駆動セグメント４２同士をブリッジ部４３を介して互いに接続しても良い。

　＜２．２　効果＞
　本実施形態によれば、菱形状の共通電極パターンを採用した構成において、上記第１の実施形態と同様の効果を得ることができる。また、ブリッジ部４３により感知セグメント４１同士または駆動セグメント４２同士を互いに接続するので、上記第１の実施形態において駆動電極ＤＲＬを形成するために第１配線部３３または第２配線部３４に設けられた配線Ｘ１～Ｘ６を用いる必要がない。これにより、ＣＦ基板２８における配線数が削減されるので、額縁面積の増大をさらに抑制することができる。

　＜３．第３の実施形態＞
　＜３．１　従来技術＞
　本発明の第３の実施形態について説明する前に、当該第３の実施形態に関連する従来技術について説明する。図１５は、マルチ画素構造を採用した従来の液晶表示装置における画素構成を示す等価回路図である。なお、図１５に示す画素構成は、例えば非特許文献１に開示されている。ここで、「マルチ画素構造」とは、ＶＡ方式などの液晶表示パネルにおけるガンマ特性の視角依存性を解消するために、１つの画素を複数（典型的には２個）のサブ画素に分割した構造のことをいう。なお、ここでいう「１つの画素」は、実際には上記第１の実施形態でいう「１つのサブ画素」に相当するものであり、ここでいう「サブ画素」は、上記第１の実施形態でいう「サブ画素」を分割したものである。しかし、ここでは便宜上、１つの画素が複数（２つの）サブ画素に分割されるものとして説明する。

　図１５に示すように、ソースラインＳＬｊとゲートラインＧＬｉとの交差点に対応して配置された画素３１１は、第１サブ画素３１１ａおよび第２サブ画素３１１ｂにより構成されている。第１サブ画素３１１ａは、ゲートラインＧＬｉがゲート端子に接続されたトランジスタＴａと、トランジスタＴａを介してソースラインＳＬｊに接続された画素電極Ｅｐｉｘａと、共通電極ＣＯＭと、画素電極Ｅｐｉｘａと共通電極ＣＯＭとの間に形成された液晶容量Ｃｌｃａおよび補助容量Ｃｓｔａとにより構成されている。第２サブ画素３１１ｂは、ゲートラインＧＬｉがゲート端子に接続されたトランジスタＴｂ１と、トランジスタＴｂを介してソースラインＳＬｊに接続された画素電極Ｅｐｉｘｂと、共通電極ＣＯＭと、画素電極Ｅｐｉｘｂと共通電極ＣＯＭとの間に形成された液晶容量Ｃｌｃｂおよび補助容量Ｃｓｔｂと、画素電極Ｅｐｉｘｂがソース端子に接続されたトランジスタＴｂ２と、トランジスタＴｂ２のドレイン端子と共通電極ＣＯＭとの間に形成された変動用容量Ｃｄｏｗｎとにより構成されている。トランジスタＴｂ２のゲート端子には、直後の行のゲートラインＧＬｉ＋１が接続されている。

　図１６は、マルチ画素構造を採用した従来の液晶表示装置における画素電位の変化を説明するための信号波形図である。図１６に示すように、ゲートラインＧＬｉが選択状態になるとトランジスタＴａ，Ｔｂ１はオン状態になり、ソース信号に応じた電位が画素電極Ｅｐｉｘａ，Ｅｐｉｘｂに書き込まれる。このとき、画素電極Ｅｐｉｘａの電位である画素電位Ｖｐｉｘａ、および画素電極Ｅｐｉｘｂの電位である画素電位Ｖｐｉｘｂは互いに略同一である。その後、ゲートラインＧＬｉが非選択状態になるとトランジスタＴａ，Ｔｂ１はオフ状態になる。このとき、ゲートラインＧＬｉの電位変動に起因するフィールドスルー電圧が画素電位Ｖｐｉｘａ，Ｖｐｉｘｂに生じるので、画素電位Ｖｐｉｘａ，Ｖｐｉｘｂは僅かに下降する。なお、ゲートラインＧＬｉが選択状態になってから非選択状態になるまでの間は、トランジスタＴｂ２はオフ状態になっている。

　次に、ゲートラインＧＬｉ＋１が選択状態になるとトランジスタＴｂ２はオン状態になる。このため、液晶容量Ｃｌｃｂおよび補助容量Ｃｓｔｂにより蓄積されていた電荷の一部が放電され、トランジスタＴｂ２を介して変動用容量Ｃｄｏｗｎに蓄積される。この放電により、図１６に示すように、画素電位Ｖｐｉｘｂは、画素電位Ｖｐｉｘａよりも僅かに低くなる。そして、ゲートラインＧＬｉ＋１が非選択状態になるとトランジスタＴｂ２がオフ状態になり、画素電位Ｖｐｉｘｂは次フレームまで保持される。このようにして、第１サブ画素１１ａと第２サブ画素１１ｂとで互いに異なる液晶印加電圧が得られ、例えばノーマリブラックモードの場合、第１サブ画素３１１ａにより相対的に明るい画素が実現され、第２サブ画素３１１ｂにより相対的に暗い画素が実現される。このように、サブ画素間で輝度差を生じさせることにより、互いに異なるガンマ特性が混合されて観察されるので、ガンマ特性の視角依存性が改善される。また、本マルチ画素構造では、サブ画素間で輝度差を生じさせるために、別途ソースラインなどが必要とならないので、ソースラインの本数およびそれを駆動するための消費電力の増大を抑制できる。

　しかし、このような従来のマルチ画素構造では補助容量Ｃｓｔａ，Ｃｓｔｂを設けられており、非ＩＰＳ方式の表示パネルでこの構造を採用すると、ＣＦ基板およびＴＦＴ基板の双方に共通電極ＣＯＭを設ける必要がある。このため、開口率が低下する。特に、非ＩＰＳ方式のタッチセンサ内蔵型液晶表示パネルでは、ＣＦ基板側のみならずＴＦＴ基板側においても共通電極ＣＯＭを独立に駆動するために別途配線が必要となるので、額縁面積が増大する。また、補助容量Ｃｓｔａ，Ｃｓｔｂにより、共通電極ＣＯＭの駆動時の負荷が大きくなるなどの問題が生じる。そこで、本発明の第３の実施形態では、上記第１の実施形態の構成においてマルチ画素構造を採用する。

　＜３．２　画素構成＞
　図１７は、本発明の第３の実施形態における画素構成を示す等価回路図である。なお、本実施形態は、画素構成を除き上記第１の実施形態と構成などが基本的に共通するので、このような共通部分については説明を省略する。本実施形態では、駆動画素および感知画素のいずれも図１７に示す画素１１の構成となる。画素１１は、従来のマルチ画素構造の画素３１１において補助容量Ｃｓｔａ，Ｃｓｔｂを省いたものである。具体的には、画素１１の構成は次のとおりである。ソースラインＳＬｊとゲートラインＧＬｉとの交差点に対応して配置された画素１１は、第１副画素形成部としての第１サブ画素１１ａおよび第２副画素形成部としての第２サブ画素１１ｂにより構成されている。

　第１サブ画素１１ａは、ゲートラインＧＬｉがゲート端子に接続された画素スイッチング素子としての薄膜トランジスタＴａ、薄膜トランジスタＴａを介してソースラインＳＬｊに接続された画素電極Ｅｐｉｘａ、共通電極ＣＯＭ、および画素電極Ｅｐｉｘａと共通電極ＣＯＭとの間に形成された液晶容量Ｃｌｃａにより構成されている。

　第２サブ画素１１ｂは、ゲートラインＧＬｉがゲート端子に接続された画素スイッチング素子としての薄膜トランジスタＴｂ１、薄膜トランジスタＴｂを介してソースラインＳＬｊに接続された画素電極Ｅｐｉｘｂ、共通電極ＣＯＭ、および画素電極Ｅｐｉｘｂと共通電極ＣＯＭとの間に形成された液晶容量Ｃｌｃｂ、画素電極Ｅｐｉｘｂがソース端子に接続された変動用スイッチング素子としての薄膜トランジスタＴｂ２、および薄膜トランジスタＴｂ２のドレイン端子と共通電極ＣＯＭｅとの間に形成された変動用容量Ｃｄｏｗｎにより構成されている。なお、変動用容量Ｃｄｏｗｎは、上述のようにサブ画素間で輝度差を生じさせるための容量であるので、「ソースラインＳＬｊに与えられるソース信号に応じた電圧を保持するための容量」には含まれない。薄膜トランジスタＴｂ２のゲート端子には、直後の行のゲートラインＧＬｉ＋１が接続されている。共通電極ＣＯＭｅは、共通電極ＣＯＭと異なり例えばＴＦＴ基板２５に設けられており、表示動作時に固定電位が与えられている。この共通電極ＣＯＭｅは、タッチ検出動作時でも駆動画素および感知画素および共通の電位が与えられて良いので、本実施形態においても、駆動領域および感知領域を独立に駆動するための配線はＴＦＴ基板２５側で必要とされない。なお、共通電極ＣＯＭｅは、表示動作時に固定電位が与えられた共通電極ＣＯＭｅ以外の所定の電極（例えばゲートラインＧＬｉなど）との間で形成されていても良い。

　本実施形態では、図１５に示す従来のマルチ画素構造で設けられていた補助容量Ｃｓｔａ，Ｃｓｔｂは設けられていない。すなわち、第１サブ画素１１ａおよび第２サブ画素１１ｂは、ソースラインＳＬｊに与えられるソース信号に応じた電圧を保持するための容量として、それぞれ液晶容量Ｃｌｃａおよび液晶容量Ｃｌｃｂのみを含んでいる。このため、すなわち、ＴＦＴ基板側の共通電極ＣＯＭ（共通電極ＣＯＭｅを除く。）およびそれに接続する配線は設けられない。なお、この詳細については上記第１の実施形態での説明どおりであるで、その説明を省略する。

　本実施形態における薄膜トランジスタＴａ，Ｔｂ１，Ｔｂ２は、上記第１の実施形態における薄膜トランジスタＴ１，Ｔ２と同様にチャネル層がＩＧＺＯにより形成されている。ＩＧＺＯなどの酸化物半導体をチャネル層に用いた薄膜トランジスタは、シリコン系の薄膜トランジスタに比べてオン電流が大きい。このため、薄膜トランジスタＴｂ２については、チャネル層にＩＧＺＯを用いることにより、当該薄膜トランジスタＴｂ２のオン状態時に当該薄膜トランジスタＴｂ２を介して液晶容量Ｃｌｃｂから変動用容量Ｃｄｏｗｎに移動する電荷量が相対的に多くなる。このため、第１サブ画素１１ａと第２サブ画素１１ｂとで液晶印加電圧差を十分に確保することができる。

　本実施形態における画素電位の変化は、図１６に示す従来のマルチ画素構造を採用した液晶表示装置におけるものと同様である。なお、本実施形態では補助容量Ｃｓｔａ，Ｃｓｔｂが設けられていないものの、薄膜トランジスタＴａ，Ｔｂ１，Ｔｂ２のチャネル層がＩＧＺＯにより形成されているので、オフ期間において画素電位Ｖｐｉｘａ，Ｖｐｉｘｂを十分に維持できる。

　＜３．３　効果＞
　本実施形態によれば、マルチ画素構造を採用することにより、上記第１の実施形態と同様の効果を得つつ、ガンマ特性の視角依存性を解消することができる。また、薄膜トランジスタＴｂ２のチャネル層にＩＧＺＯを用いることにより、第１サブ画素１１ａと第２サブ画素１１ｂとで液晶印加電圧差を十分に確保することができる。なお、本実施形態は上記第２の実施形態と組み合わせても良い。

　＜４．その他＞
　上記各実施形態では、非ＩＰＳ方式の液晶表示パネルとしてＶＡ方式を例に挙げて説明したが、ＴＮ（Twisted Nematic）方式などの液晶表示パネルを用いた態様にも本発明を適用することができる。また、上記各実施形態では、薄膜トランジスタのチャネル層にＩＧＺＯなどの酸化物半導体を用いるものとして説明したが、本発明はこれに限定されるものではない。オフ期間での液晶印加電圧の変動が大きくなることにはなるが、シリコン系の薄膜トランジスタを用いても本発明の効果を得ることができる。その他、本発明の趣旨を逸脱しない範囲で上記各実施形態を種々変形して実施することができる。

　以上により、本発明によれば、開口率の低下および額縁面積の増大を抑制すると共に、低消費電力化および動作性能の向上を図ったタッチセンサ内蔵型表示パネル、それを備えた表示装置、およびタッチセンサ内蔵型表示パネルの駆動方法を提供することができる。

　本発明は、静電容量方式のタッチセンサを内蔵した表示パネル、それを備えた表示装置、およびその表示パネルの駆動方法に適用することができる。

１１，５１～５４…画素（画素形成部）
１１ａ，１１ｂ…第１，第２サブ画素（第１，第２副画素形成部）
２１…駆動画素
２２…感知画素
２５…ＴＦＴ基板（第１基板）
２７…共通電極群
２８…ＣＦ基板（第２基板）
３３，３４…第１，第２配線部
４１，９１ｓ…感知セグメント
４２，９２ｓ～９４ｓ…駆動セグメント
４３…ブリッジ部（配線）
６１ｒ，６１ｇ，６１ｂ…Ｒ，Ｇ，Ｂサブ画素
７１，Ｔ１，Ｔ２，Ｔａ，Ｔｂ１，Ｔｂ２…トランジスタ，薄膜トランジスタ（スイッチング素子）
７２，Ｅｐｉｘ１，Ｅｐｉｘ２，Ｅｐｉｘａ，Ｅｐｉｘｂ…画素電極
９１…感知領域（第２グループ）
９２～９４…駆動領域（第１グループ）
１１０…ホストＣＰＵ
１２０…表示制御ユニット
１２１…表示制御回路
１２２…ＬＣＤドライバ
１３０…タッチ検出制御ユニット
１３１…タッチ検出制御回路
１３２…駆動回路
１３３…感知回路
２００…タッチセンサ内蔵型液晶表示パネル
ＣＯＭ，ＣＯＭａ～ＣＯＭｅ…共通電極
ＣＯＭ１，ＣＯＭ２…駆動共通電極、感知共通電極
Ｃｌｃ１，Ｃｌｃ２，Ｃｌｃａ，Ｃｌｃｂ…液晶容量（画素容量）
Ｃｄｏｗｎ…変動用容量
ＳＬ，ＳＬ１，ＳＬ２，ＳＬｊ…ソースライン（映像信号線）
ＧＬ，ＧＬ１，ＧＬ２，ＧＬｉ，ＧＬｉ＋１…ゲートライン（走査信号線）
ＤＲＬ…駆動ライン
ＳＥＬ…感知ライン
Ｘ１～Ｘ６…駆動領域（第１グループ）、配線
Ｙ１～Ｙ８…感知領域（第２グループ）、配線

Claims (16)

1. 　第１基板に設けられた複数の映像信号線および複数の走査信号線に対応して配置された複数の画素形成部を備えるタッチセンサ内蔵型表示パネルであって、
   　各画素形成部は、
   　　前記第１基板に設けられ、対応する走査信号線が制御端子に接続された画素スイッチング素子と、
   　　前記第１基板に設けられ、前記画素スイッチング素子を介して対応する映像信号線に接続された画素電極と、
   　　前記第１基板に対向する第２基板に設けられた第１グループまたは第２グループに属する共通電極とを含むと共に、前記映像信号線に与えられる信号に応じた電圧を保持するための容量として、前記画素電極と前記共通電極との間に形成された画素容量のみを含み、
   　第１グループに属する共通電極は、タッチ検出動作時に駆動信号によって駆動される複数の駆動線を形成し、
   　第２グループに属する共通電極は、タッチ検出動作時に前記駆動信号に応じた信号を受け取り、前記複数の駆動線と交差する複数の感知線を形成することを特徴とする、タッチセンサ内蔵型表示パネル。
2. 　前記画素スイッチング素子は、チャネル層が酸化物半導体により形成された薄膜トランジスタであることを特徴とする、請求項１に記載のタッチセンサ内蔵型表示パネル。
3. 　前記酸化物半導体は、インジウム、ガリウム、亜鉛、および酸素を主成分とすることを特徴とする、請求項２に記載のタッチセンサ内蔵型表示パネル。
4. 　ＩＰＳ方式以外の方式の液晶表示パネルであることを特徴とする、請求項１に記載のタッチセンサ内蔵型表示パネル。
5. 　ＶＡ方式の液晶表示パネルであることを特徴とする、請求項４に記載のタッチセンサ内蔵型表示パネル。
6. 　各駆動線は、前記第１グループに属する複数の共通電極の一部からなる略矩形状の駆動セグメントを互いに第１方向に並べ、かつ、電気的に接続することにより形成され、
   　各感知線は、前記第２グループに属する複数の共通電極の一部からなる略矩形状の感知セグメントを互いに第２方向に並べ、かつ、電気的に接続することにより形成されることを特徴とする、請求項１から５までのいずれか１項に記載のタッチセンサ内蔵型表示パネル。
7. 　各駆動線を形成する駆動セグメントまたは各感知線を形成する感知セグメントは、前記第２基板の縁寄りに設けられた配線を介して電気的に互いに接続されていることを特徴とする、請求項６に記載のタッチセンサ内蔵型表示パネル。
8. 　各駆動線は、前記第１グループに属する複数の共通電極の一部からなる略菱形状の駆動セグメントを互いに第１方向に並べ、かつ、電気的に接続することにより形成され、
   　各感知線は、前記第２グループに属する複数の共通電極の一部からなる略菱形状の感知セグメントを互いに第２方向に並べ、かつ、電気的に接続することにより形成されることを特徴とする、請求項１から５までのいずれか１項に記載のタッチセンサ内蔵型表示パネル。
9. 　各駆動線を形成する駆動セグメントのうちの互いに隣接する駆動セグメント、または各感知線を形成する感知セグメントのうちの互いに隣接する感知セグメントは、当該駆動セグメントおよび当該感知セグメントが形成された層とは別の層に設けられた配線を介して互いに接続されていることを特徴とする、請求項８に記載のタッチセンサ内蔵型表示パネル。
10. 　各画素形成部は、
    　　前記画素スイッチング素子、前記画素電極、前記共通電極、および前記画素容量を含む第１副画素形成部と、
    　　前記画素スイッチング素子、前記画素電極、前記共通電極、前記画素容量、当該画素に対応する走査信号線の直後の走査信号線が制御端子に接続された変動用スイッチング素子、および変動用容量を含む第２副画素形成部を含み、
    　前記変動用スイッチング素子は、前記画素電極と前記変動用容量の一端との間に設けられ、
    　前記変動用容量の他端は、少なくとも表示動作時に所定の固定電位が与えられた電極に接続されていることを特徴とする、請求項１から５までのいずれか１項に記載のタッチセンサ内蔵型表示パネル。
11. 　前記変動用スイッチング素子は、チャネル層が酸化物半導体により形成された薄膜トランジスタであることを特徴とする、請求項１０に記載のタッチセンサ内蔵型表示パネル。
12. 　前記酸化物半導体は、インジウム、ガリウム、亜鉛、および酸素を主成分とすることを特徴とする、請求項１１に記載のタッチセンサ内蔵型表示パネル。
13. 　請求項１から１２までのいずれか１項に記載のタッチセンサ内蔵型表示パネルと、
    　表示動作時に、前記複数の画素形成部を制御する表示制御ユニットと、
    　タッチ検出動作時に、前記複数の画素形成部を制御するタッチ検出制御ユニットとを備えることを特徴とする、表示装置。
14. 　前記タッチ検出制御ユニットは、前記複数の駆動線のうちの２以上の所定数の駆動線を同時に駆動することを特徴とする、請求項１３に記載の表示装置。
15. 　第１基板に設けられた複数の映像信号線および複数の走査信号線に対応して配置された複数の画素形成部を備えるタッチセンサ内蔵型表示パネルの駆動方法であって、
    　前記第１基板に対向する第２基板に設けられた共通電極のうちの第１グループに属する共通電極によって形成される複数の駆動線を、タッチ検出動作時に駆動信号によって駆動するステップと、
    　前記複数の駆動線と交差し、前記共通電極のうちの第２グループに属する共通電極によって形成される複数の感知線から、タッチ検出動作時に前記駆動信号に応じた信号を受け取るステップとを備え、
    　各画素形成部は、
    　　前記第１基板に設けられ、対応する走査信号線が制御端子に接続された画素スイッチング素子と、
    　　前記第１基板に設けられ、前記画素スイッチング素子を介して対応する映像信号線に接続された画素電極と、
    　　前記共通電極とを含むと共に、前記映像信号線に与えられる信号に応じた電圧を保持するための容量として、前記画素電極と前記共通電極との間に形成された画素容量のみを含むことを特徴とする、駆動方法。
16. 　前記複数の駆動線を駆動するステップでは、前記複数の駆動線のうちの２以上の所定数の駆動線が同時に駆動されることを特徴とする、請求項１５に記載の駆動方法。

Images