WO2013045369A1 - Bauelement und verfahren zum herstellen dieses bauelementes mittels drucklosen sinternprozesses durch einwirken von wärme und ultraschall - Google Patents

Bauelement und verfahren zum herstellen dieses bauelementes mittels drucklosen sinternprozesses durch einwirken von wärme und ultraschall Download PDF

Info

Publication number
WO2013045369A1
WO2013045369A1 PCT/EP2012/068675 EP2012068675W WO2013045369A1 WO 2013045369 A1 WO2013045369 A1 WO 2013045369A1 EP 2012068675 W EP2012068675 W EP 2012068675W WO 2013045369 A1 WO2013045369 A1 WO 2013045369A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
sintering process
interconnect layer
sintering
sintered material
Prior art date
Application number
PCT/EP2012/068675
Other languages
English (en)
French (fr)
Inventor
Reinhard Streitel
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2013045369A1 publication Critical patent/WO2013045369A1/de

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75272Oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/83054Composition of the atmosphere
    • H01L2224/83075Composition of the atmosphere being inert
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/8309Vacuum
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/83091Under pressure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/83091Under pressure
    • H01L2224/83092Atmospheric pressure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83205Ultrasonic bonding
    • H01L2224/83207Thermosonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83948Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/36Material effects
    • H01L2924/365Metallurgical effects

Definitions

  • the invention relates to a component and a
  • LED chips Light-emitting diode chips, hereinafter referred to as LED chips
  • a carrier substrate designated to be applied to a carrier substrate.
  • This interconnect layer is usually made by sintering a sintered material, e.g. metallic particles such as silver.
  • a sintered material e.g. metallic particles such as silver.
  • the usual sintering process comprises three steps. In a first step will be
  • Carrier substrate to a temperature below the
  • the sintered assembly is then further heat treated, among other things, to increase, for example, the hardness of the arrangement.
  • LED components generally have on their surface a sensitive structure, especially one opposite
  • mechanical pressure sensitive structure are, for example, roughened surfaces or bonding surfaces and wire bonding structures. Because by the crushing of chip,
  • Sintered material and carrier substrate acts an external force on the sensitive surface of the chip, it is easy to damage the chip surface. For this reason, is for the manufacture of a device with a
  • the sintering process it is necessary for the sintering process to be pressure-free, i. is performed without the action of a mechanical pressure on the sensitive surface.
  • the consequence of such a non-pressurized process is that it does not cause any compression of the material, especially at low sintering temperatures
  • Nanometer range shaped Nanometer range shaped.
  • such pastes with nanoparticles can only be used for layer thicknesses up to , ⁇ , since the so-called “sintering shrinkage” becomes too great and it does not lead to the formation of a layer with homogeneous thickness a lot of
  • the object of the present invention is therefore a component with a sensitive chip surface
  • a carrier substrate is provided and mounted on the
  • Carrier substrate applied a layer of sintered material with a smooth or textured surface.
  • Sintermaterial Mrs is applied at least one component chip.
  • the arrangement is exposed to ultrasound in addition to heating.
  • Process parameters such as temperature or ultrasonic parameters set to the sintered material used. This means that frequency, intensity and / or duration of the
  • Matched material composition of the sintered material used is a Matched material composition of the sintered material used.
  • the specified method significantly reduces both the number of pores produced in the sintering process and the mean size of the resulting pores.
  • Sintered layer is thus characterized by improved stability, in particular with regard to the resistance to oxidation and corrosion.
  • the more compact layer allows more efficient heat transport, as the thermal conductivity improves and the thermal
  • the sintering process takes place in the absence of oxygen. This process takes place by executing the sintering process in a defined process environment, eg one
  • a component produced by means of this method thus has a carrier substrate and at least one component chip, which are connected by means of an interconnect layer which is produced by sintering a sintered material.
  • the sintered layer is compressed and thus serves as a compact interconnect layer. Due to the compactness of the interconnect layer, both improved heat dissipation from the device chip to the substrate and improved stability of the
  • Semiconductor device having a structure sensitive to mechanical pressure. This applies, for example, to a radiation-emitting optical
  • the invention is based on
  • FIG. 1 a shows a schematic representation of a component with a sensitive surface, produced in accordance with FIG.
  • FIG. 1b shows a schematic illustration of a component with a sensitive surface, produced in accordance with FIG. 1b
  • FIG. 2a shows a schematic flow diagram of a
  • 2b shows a schematic flow diagram of a
  • 3a shows a schematic representation of a convenient
  • 3b shows a schematic representation of another
  • 4a shows a schematic representation of a section through a sintered layer when manufactured according to a
  • FIG. 1 a shows an exemplary embodiment of a component which has been produced by means of a conventional production method by means of sintering.
  • the component consists of a
  • Device chip 1 an interconnect layer 2 and a substrate 3.
  • Interconnect layer 2 and device chip 1 are connected to each other.
  • the interconnect layer 2 is produced by pressure-free sintering of a layer of sintered material.
  • Fig. Lb an embodiment of a device is shown, which is made by an improved method.
  • the component has a component chip 1, an interconnect layer 2 and a substrate 3.
  • the substrate 3 and the interconnect layer 2 as well as the interconnect layer 2 and the device chip 1 are in turn adhesively connected to each other.
  • the component chip 1 has a sensitive structure 1a at the side opposite the interconnect layer 2. The sensitivity of the structure is given by the function of this structure.
  • a sensitive structure By a sensitive structure are meant, for example, optical component structures such as LED structures or laser diode structures. However, sensitive structures can also be passive and active sensor structures. In addition, certain bonding wire structures and surface structures, which affect the physical
  • the interconnect layer 2 is produced by an improved method from a layer of sintered material. Through the interaction of heat and
  • Interconnect layer 2 on that compared to the
  • conventionally generated interconnect layer 2 of the device as shown in Fig la, is significantly more compact, i. has a reduced thickness or a higher material density.
  • FIG. 2 a shows a conventional production method of a component by means of sintering.
  • an arrangement consisting of substrate 3, sintered material 2 and component chip 3 is introduced into an oven 10.
  • the sintered material is sintered and the interconnect layer between substrate 3 and component chip 1 is formed.
  • This interconnect layer provides the adhesive and electrical connection between the device chip 1 and the
  • Carrier substrate 3 is.
  • Fig. 2b shows an improved method of manufacturing a device.
  • an arrangement of substrate 3, sintered material 2 and component chip 1 is introduced into an oven 10.
  • heat 11 is a temperature increase to a value below the
  • Component chip 1 is the same as stated with reference to FIG. Lb.
  • Fig. 3b is a further expedient development of the method shown with reference to FIG. 2b.
  • the process comprises the same process steps, but in addition the sintering process is carried out in a defined process environment, which is generated by a device 6 which is connected to the furnace 10 via a connection 9.
  • the device 6 makes it possible to produce a desired atmosphere in the oven 10, e.g. a certain atmospheric pressure or a specific composition of the atmosphere gas.
  • a defined process environment is e.g. a nitrogen atmosphere at normal or overpressure. Due to the oxygen in the furnace 10 are already during the sintering process
  • FIG. 4a shows a section through a schematic sintered layer 2, which was produced by a known sintering method. Characteristic are the high number and size of the pores 8 in the sintered material 7. Due to the large number of pores 8 and their average extent, the sintered layer 2 is particularly susceptible to corrosion and
  • the pores 8 prevent the formation of a compact form of the sintered layer and thus cause a high thermal resistance between the device chip 1 and the substrate carrier 3.
  • Sintered layer 2 which was produced by a method according to the invention. In comparison to FIG. 4 a, both a reduced number of pores 8 and one is essential

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es wird ein Bauelement und ein Verfahren zum Herstellen dieses Bauelementes beschrieben, wobei das Bauelement zumindest einen Bauelemente-Chip (1), eine Interconnect-Schicht (2) und ein Trägersubstrat (3) aufweist. Der mindestens eine Bauelemente-Chip (1) ist über eine Interconnect-Schicht (2) mit dem Trägersubstrat (3) verbunden, wobei die Interconnect-Schicht (2) durch verdichtendes druckloses Sintern von auf dem Trägersubstrat (3) aufgebrachtem Sintermaterial gebildet ist. Der Sinterprozess erfolgt durch gleichzeitiges Einwirken von Wärme (11) und Ultraschall (4) auf das Sintermaterial.

Description

Beschreibung
BAUELEMENT UND VERFAHREN UM HERSTELLEN DIESES BAUELEMENTES MITTELS DRUCKLOSEN SINTERNPROZESSES DURCH EINWIRKEN VON WÄRME UND ULTRASCHALL
Die Erfindung bezieht sich auf ein Bauelement und ein
Verfahren zur Herstellung dieses Bauelementes mittels eines Sinterprozesses .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2011 114 558.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Es sind verschiedene Verfahren bekannt um beispielsweise
Leuchtdioden-Chips, im nachfolgenden als LED-Chips
bezeichnet, auf ein Trägersubstrat aufzubringen. Eine
Möglichkeit besteht darin zwischen dem LED-Chip und einem Substrat eine Verbindungsschicht, eine so genannte
„Interconnect-Schicht", vorzusehen .
Diese Interconnect-Schicht wird dabei üblicherweise durch Sintern eines Sintermaterials, z.B. metallischer Partikel wie Silber, hergestellt. Der gewöhnliche Sinterprozess umfasst dabei drei Schritte. In einem ersten Schritt werden
verschiedene Materialien miteinander zu dem Sintermaterial vermischt, um die gewünschten Werkstoffeigenschaften
einzustellen. In einem zweiten Prozessschritt wird die
geschichtete Anordnung aus LED-Chip, Sintermaterial und
Trägersubstrat in Form gepresst. In einem dritten Schritt erfolgt das eigentliche Sintern in dem Sinterprozess. Hierbei wird die Anordnung aus LED-Chip, Sintermaterial und
Trägersubstrat auf eine Temperatur unterhalb der
Schmelzpunkte der einzelnen Anordnungselemente erhitzt. Dabei kommt es zu einer Diffusion einzelner Teilchen im Sintermaterial, wodurch die Festigkeit und die Dichte des Sintermaterials erhöht und das Volumen der Sintermaterials verringert wird. Optional wird anschließend die gesinterte Anordnung unter anderem noch wärmebehandelt, um z.B. die Härte der Anordnung zu steigern.
LED-Bauelemente weisen in der Regel an ihrer Oberfläche eine empfindliche Struktur, insbesondere eine gegenüber
mechanischem Druck empfindliche Struktur auf. Dies sind zum Beispiel aufgeraute Flächen oder auch Bondflächen und Draht- Bondstrukturen. Da durch das Zusammenpressen von Chip,
Sintermaterial und Trägersubstrat eine externe Kraft auf die empfindliche Oberfläche des Chip wirkt, kommt es leicht zu Beschädigungen an der Chipoberfläche. Aus diesem Grund ist für die Herstellung eines Bauelementes mit einer
empfindlichen Struktur an seiner Oberfläche, insbesondere LED-Bauelemente, ein solcher Sinterprozess nicht anwendbar.
Daher ist es notwendig, dass der Sinterprozess druckfrei, d.h. ohne Einwirkung eines mechanischen Druckes auf die empfindliche Oberfläche durchgeführt wird. Die Folge eines solchen drucklosen Verfahrens ist, dass es besonders bei niedrigen Sintertemperaturen zu keiner Verdichtung des
Sintermaterials kommt. Dies ist insofern ein großer Nachteil, als dass die effektive Oberfläche der gesinterten Schicht sehr groß werden kann, da es während des Sintervorgangs zu einer Porenbildung im Sintermaterial kommt. In Folge dieser Porenbildung ist die entstandene Interconnect-Schicht nur schlecht gegen Oxidation und Korrosion durch äußere Einflüsse geschützt. Mehr noch ist sie durch die große Oberfläche als Folge der Porenbildung besonders anfällig für derartige unerwünschte Prozesse. Darüber hinaus ist die Verwendung von sogenanntem Nano-Silber für druckfreies Sintern bekannt. Dabei werden die
Schichten/Formen aus Pasten mit Silberpartikeln im
Nanometerbereich geformt. Jedoch können solche Pasten mit Nanopartikeln nur für Schichtdicken bis ΙΟμιη verwendet werden, da darüber der so genannte „Sinterschrumpf" zu groß wird und es nicht zur Ausbildung einer Schicht mit homogener Dicke kommt. Zudem sind die Materialkosten solcher Nanopasten extrem hoch, wodurch der Einsatz in vielen
Produktionsverfahren durch die damit verbundenen
Herstellungskosten unwirtschaftlich ist.
Ein weiterer Nachteil ist, dass solche Nanopasten nur sehr begrenzt lagerstabil sind und deshalb umgehend verarbeitet werden müssen.
Der vorliegenden Erfindung liegt somit die Aufgabe zu Grunde ein Bauelement mit einer empfindlichen Chipoberfläche
vorzusehen, dass eine Interconnect-Schicht mit minimierter Porenbildung aufweist und ein Verfahren vorzusehen, dass es ermöglicht ein derartiges Bauelement mit eine zuverlässigen Interconnect-Schicht mittels eines Sinterprozesses
herzustellen . Gelöst wird diese Aufgabe durch ein Bauelement und ein
Verfahren gemäß den unabhängigen Patentansprüchen.
Vorteilhafte Weiterbildungen sind in den jeweiligen
abhängigen Patentansprüchen angegeben. Es ist vorgesehen, dass während des Sinterprozesses
zusätzlich zum Wärmeeintrag gleichzeitig Ultraschall auf das Bauelement einwirkt. Es wird ein Trägersubstrat bereitgestellt und auf das
Trägersubstrat eine Schicht Sintermaterial mit glatter oder strukturierter Oberfläche aufgebracht. Auf die
Sintermaterialschicht wird mindestens ein Bauelemente-Chip aufgebracht. Im eigentlichen Sintervorgang wird die Anordnung zusätzlich zum Erhitzen gleichzeitig Ultraschall ausgesetzt.
Dadurch kommt es zu einer Verdichtung der Sinterschicht ohne das Einwirken eines mechanischen Drucks, d.h. ohne dass mechanischer Druck auf die empfindliche Oberfläche des auf der Sinterschicht aufgebrachten Bauelemente-Chips einwirkt. Damit wird eine Beschädigung der empfindlichen Strukturen auf der Oberfläche des Bauelemente-Chips vermieden.
Um eine optimale Verdichtung als auch eine möglichst kompakte Sinterschicht zu erzielen werden veränderbare
Prozessparameter wie Temperatur oder Ultraschallparameter auf das verwendete Sintermaterial eingestellt. Dies bedeutet, dass Frequenz, Intensität und/oder Zeitdauer der
Ultraschallbestrahlung sowie Intensität und/oder Zeitdauer der Wärmeeinbringung auf die mittlere Partikelgröße bzw.
Materialzusammenstellung des verwendeten Sintermaterials abgestimmt werden.
Durch das angegebene Verfahren wird sowohl die Anzahl der im Sinterverfahren entstehenden Poren als auch die mittlere Größe der entstehenden Poren maßgeblich verringert. Die
Sinterschicht zeichnet sich somit durch eine verbesserte Stabilität, insbesondere hinsichtlich der Widerstandskraft gegenüber Oxidation und Korrosion, aus. Zudem ermöglicht die kompaktere Schicht einen effizienteren Wärmetransport, da die thermische Leitfähigkeit verbessert und der thermische
Widerstand durch die geringere Schichtdicke verringert wird. In einer zweckmäßigen Weiterbildung des Verfahrens erfolgt der Sinterprozess unter Ausschluss von Sauerstoff. Dieser Vorgang erfolgt durch das Ausführen des Sinterprozesses in einer definierten Prozessumgebung, z.B. einer
Inertgasatmosphäre bei Normal- oder Überdruck. Auch die
Ausführung des Sinterprozesses in einer Vakuumumgebung ist möglich. Durch diese Maßnahme wird vorteilhaft die Stabilität gegenüber Oxidation und Korrosion erhöht.
Ein mittels dieses Verfahrens erzeugtes Bauelement weist somit ein Trägersubstrat und mindestens einen Bauelemente- Chip auf, welche mittels einer Interconnect-Schicht, die durch Sintern eines Sintermaterials erzeugt ist, verbunden sind. Durch das gleichzeitige Einwirken von Wärme und
Ultraschall während des Sinterprozesses ist die Sinterschicht verdichtet und dient somit als kompakte Interconnect-Schicht. Durch die Kompaktheit der Interconnect-Schicht ist sowohl eine verbesserte Wärmeableitung vom Bauelemente-Chip hin zum Substrat als auch eine verbesserte Stabilität der
Interconnect-Schicht hinsichtlich Oxidation und Korrosion gewährleistet .
Besonders vorteilhaft ist das beschriebene Verfahren, wenn der Bauelemente-Chip an einer Oberfläche ein aktives
Halbleiterbauelement mit einer gegenüber mechanischem Druck empfindlichen Struktur aufweist. Dies trifft beispielsweise auf ein Strahlungsemittierendes optisches
Halbleiterbauelement zu, da bei diesem für eine verlustarme Stromzufuhr eine verdichtete Sinterschicht erwünscht ist.
Aber auch bei der Verwendung eines Bauelemente-Chips mit einer aktiven und passiven Sensorstruktur sind die angegebenen Maßnahmen wegen der empfindlichen Struktur an der Oberfläche des Bauelemente-Chip vorteilhaft.
Nachfolgend wird die Erfindung anhand von
Ausführungsbeispielen unter Bezugnahme auf die Figuren erläutert, wobei gleiche Bezugszeichen gleiche oder
gleichartig wirkende Elemente angeben.
Es zeigen:
Fig la eine schematische Darstellung eines Bauelements mit empfindlicher Oberfläche, hergestellt gemäß eines
konventionellen Sinterverfahrens ;
Fig lb eine schematische Darstellung eines Bauelements mit empfindlicher Oberfläche, hergestellt gemäß eines
erfindungsgemäßen Verfahren;
Fig 2a eine schematische Ablauf-Darstellung eines
konventionellen Sinterverfahrens ;
Fig 2b eine schematische Ablauf-Darstellung eines
erfindungsgemäßen Sinterverfahrens ;
Fig 3a eine schematische Darstellung einer zweckmäßigen
Weiterbildung des erfindungsgemäßen Verfahrens;
Fig 3b eine schematische Darstellung einer weiteren
zweckmäßigen Weiterbildung des erfindungsgemäßen Verfahrens;
Fig 4a eine schematische Darstellung eines Schnitts durch eine Sinterschicht bei Herstellung gemäß eines
konventionellen Sinterverfahrens; und Fig 4b eine schematische Darstellung eines Schnitts durch eine Sinterschicht bei Herstellung nach einem
erfindungsgemäßen Verfahren. Die Fig. la zeigt ein Ausführungsbeispiel eines Bauelements, das durch ein konventionelles Herstellungsverfahren mittels Sintern erzeugt wurde. Das Bauelement besteht aus einem
Bauelemente-Chip 1, einer Interconnect-Schicht 2 und einem Substrat 3. Substrat 3 und Interconnect-Schicht 2 sowie
Interconnect-Schicht 2 und Bauelemente-Chip 1 sind jeweils miteinander verbunden. Die Interconnect-Schicht 2 ist dabei durch druckfreien Sintern einer Schicht aus Sintermaterial hergestellt . In der Fig. lb ist ein Ausführungsbeispiel eines Bauelements gezeigt, welches durch ein verbessertes Verfahren hergestellt ist. Das Bauelement weist einen Bauelemente-Chip 1, eine Interconnect-Schicht 2 sowie ein Substrat 3 auf. Das Substrat 3 und die Interconnect-Schicht 2 sowie die Interconnect- Schicht 2 und der Bauelemente-Chip 1 sind wiederum jeweils miteinander haftend verbunden. Der Bauelemente-Chip 1 weist an der der Interconnect-Schicht 2 gegenüberliegenden Seite eine empfindliche Struktur la auf. Die Empfindlichkeit der Struktur ist durch die Funktion dieser Struktur gegeben.
Unter einer empfindlichen Struktur sind beispielsweise optische Bauelementestrukturen wie etwa LED-Strukturen oder Laserdioden-Strukturen zu verstehen. Empfindliche Strukturen können aber auch passive und aktive Sensor-Strukturen sein. Darüber hinaus können auch bestimmte Bonddraht-Strukturen und Oberflächenstrukturen, bei denen es auf die körperliche
Gestaltung der Oberfläche ankommt, empfindliche Strukturen darstellen . Gemäß Fig. lb ist die Interconnect-Schicht 2 durch ein verbessertes Verfahren aus einer Schicht aus Sintermaterial hergestellt. Durch das Zusammenwirken von Wärme und
Ultraschall im Sinterprozess weist das Bauelement eine
Interconnect-Schicht 2 auf, die im Vergleich zu der
herkömmlich erzeugten Interconnect-Schicht 2 des Bauelements, wie es in Fig. la dargestellt ist, deutlich kompakter ist, d.h. eine verminderte Dicke bzw. eine höhere Materialdichte aufweist.
In Fig. 2a ist ein konventionelles Herstellungsverfahren eines Bauelements mittels Sintern gezeigt. Dazu wird eine Anordnung bestehend aus Substrat 3, Sintermaterial 2 und Bauelemente-Chip 3 in einen Ofen 10 eingebracht. Durch eine mittels Wärmezufuhr 11 erzielte Temperaturerhöhung auf einen Wert unterhalb der Schmelztemperatur des Sintermaterials wird das Sintermaterial gesintert und die Interconnect-Schicht zwischen Substrat 3 und Bauelement-Chip 1 gebildet. Diese Interconnect-Schicht stellt die haftende und elektrische Verbindung zwischen dem Bauelement-Chip 1 und dem
Trägersubstrat 3 dar.
Fig. 2b zeigt ein verbessertes Verfahren zur Herstellung eines Bauelements. Hierzu wird eine Anordnung aus Substrat 3, Sintermaterial 2 und Bauelemente-Chip 1 in einen Ofen 10 eingebracht. Durch das Zuführen von Wärme 11 erfolgt eine Temperaturerhöhung auf einen Wert unterhalb der
Schmelztemperaturen der einzelnen Materialkomponenten des Sintermaterials 2 und durch das Beaufschlagen der Anordnung, und insbesondere des Sintermaterials 2 mit Ultraschall 4 wird das Sintermaterial 2 gesintert und die Interconnect-Schicht zwischen Substrat 3 und Bauelement-Chip 1 gebildet. Zur einfacheren Darstellung ist in Fig. 2b an der Oberfläche des Bauelemente-Chip 1 keine empfindliche Struktur
dargestellt. Es ist aber vorgesehen, dass für den
Bauelemente-Chip 1 gleiches gilt wie unter Bezugnahme auf Fig. lb ausgeführt wurde.
Das in Fig. 3a gezeigte Verfahren ist eine zweckmäßige
Weiterbildung des unter Bezugnahme auf Fig. 2b beschriebenen Verfahrens. Das Verfahren weißt wiederum die gleichen
Verfahrenschritte auf, zusätzlich wird der Sintervorgang jedoch in einer Vakuumumgebung ausgeführt, welche durch eine Vakuumpumpe 5, die mit dem Ofen 10 über eine Verbindung 9 verbunden ist, erzeugt wird.
In Fig. 3b ist eine weitere zweckmäßige Weiterbildung des unter Bezugnahme auf Fig. 2b gezeigten Verfahrens. Das
Verfahren umfasst wiederum die gleichen Verfahrensschritte, zusätzlich wird der Sintervorgang jedoch in einer definierten Prozessumgebung ausgeführt, welche durch eine Einrichtung 6, die mit dem Ofen 10 über eine Verbindung 9 verbunden ist, erzeugt wird. Die Einrichtung 6 erlaubt es, im Ofen 10 eine gewünschte Atmosphäre herzustellen, z.B. einen bestimmten Atmosphärendruck oder eine bestimmte Zusammensetzung des Atmosphärengases. Eine Möglichkeit einer solch definierten Prozessumgebung stellt z.B. eine Stickstoff-Atmosphäre bei Normal- oder Überdruck dar. Durch den Sauerstoffabschluss im Ofen 10 werden bereits während des Sintervorgangs
Oxidationsprozesse wirksam unterbunden.
Es ist aber auch eine Kombination der unter Bezugnahme auf Fig. 3a und Fig. 3b beschriebenen Weiterbildungen möglich. Hierbei wird der Sinterprozess im Ofen 10 in einer Gas- Atmosphäre bei Unterdruck durchgeführt, bei der beispielsweise als Gas Stickstoff zugeführt wird.
Auch bei den unter Bezugnahme auf Fig. 3a und 3b
beschriebenen Ausführungsbeispiele ist zur einfacheren
Darstellung an der Oberfläche des Bauelemente-Chip 1 keine empfindliche Struktur dargestellt. Es ist aber vorgesehen, dass für den Bauelemente-Chip 1 gleiches gilt wie unter Bezugnahme auf Fig. lb ausgeführt wurde.
Die Fig. 4a zeigt einen Schnitt durch eine schematische Sinterschicht 2, welche nach einem bekannten Sinterverfahren hergestellt wurde. Charakteristisch sind die hohe Anzahl und die Größe der Poren 8 im gesinterten Material 7. Durch die große Zahl an Poren 8 und deren mittlere Ausdehnung ist die Sinterschicht 2 besonders anfällig für Korrosion und
Oxidation. Zudem verhindern die Poren 8 die Ausbildung einer kompakten Form der Sinterschicht und verursachen somit einen hohen thermischen Widerstand zwischen Bauelemente-Chip 1 und Substratträger 3.
Fig. 4b zeigt einen Schnitt durch eine schematische
Sinterschicht 2, die durch ein erfindungsgemäßes Verfahren hergestellt wurde. Im Vergleich zu Fig. 4a ist sowohl eine verminderte Zahl an Poren 8 als auch eine wesentlich
geringere mittlere Größe der einzelnen Poren 8 deutlich zu erkennen. Dies ermöglicht die Ausbildung einer besonders kompakten Sinterschicht 2, die sich im Vergleich zu
gewöhnlich erzeugten Sinterschichten 2 insbesondere durch eine vielfach geringere Anfälligkeit gegenüber Korrosion und Oxidation auszeichnet, und die durch die besondere
Kompaktheit einen geringeren thermischen Widerstand zwischen Bauelemente-Chip 1 und Trägersubstrat 3 darstellt. Darüber hinaus ist der Unterschied der nach dem Sinterprozess erzielten Dicke D(2) des Sintermaterials bei gleicher
Ausgangsdicke vor dem Sinterprozess auffällig. Es ist im Vergleich zwischen Fig. 4a und Fig. 4b leicht erkennbar, dass mit dem verbesserten Verfahren eine deutlich geringere Dicke D(2) des Sintermaterials 2 erzielt wird als bei dem bisher bekannten Sinterverfahren.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Bauelement zumindest aufweisend
- einen Bauelemente-Chip (1),
- eine Interconnect-Schicht (2), und
- ein Trägersubstrat (3) ,
dadurch gekennzeichnet, dass
der mindestens eine Bauelemente-Chip (1) über eine
Interconnect-Schicht (2) mit dem Trägersubstrat (3) verbunden ist, wobei die Interconnect-Schicht (2) durch verdichtendes druckloses Sintern von auf dem Trägersubstrat (3)
aufgebrachtem Sintermaterial gebildet ist.
2. Bauelement nach Anspruch 1,
dadurch gekennzeichnet, dass
die Interconnect-Schicht (2) durch gleichzeitiges Einwirken von Wärme (11) und Ultraschall (4) auf das Sintermaterial während des Sinterprozesses hergestellt ist.
3. Bauelement nach Anspruch 1 oder 2,
dadurch gekennzeichnet, dass
die Interconnect-Schicht (2) durch einen Sinterprozess in einer definierten Prozessumgebung hergestellt ist.
4. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass
die Interconnect-Schicht (2) durch einen Sinterprozess in einer Umgebung mit einem Druck, der vom Normaldruck
verschieden ist, hergestellt ist.
5. Bauelement nach Anspruch 4,
dadurch gekennzeichnet, dass
der Druck ein Überdruck oder ein Unterdruck ist.
6. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Interconnect-Schicht (2) durch einen Sinterprozess in einer Umgebung mit einer Gas- Atmosphäre, insbesondere einer Stickstoff-Atmosphäre,
hergestellt ist.
7. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass
der Bauelemente-Chip (1) an der Oberfläche einer Seite, die der Interconnect-Schicht (2 ) abgewandt ist, eine empfindliche Struktur aufweist.
8. Bauelement nach Anspruch 7,
dadurch gekennzeichnet, dass
die empfindliche Struktur eine Halbleiterstruktur,
insbesondere eine LED-Struktur oder Laserdioden-Struktur ist.
9. Bauelement nach Anspruch 7 oder 8,
dadurch gekennzeichnet, dass
die empfindliche Struktur eine Drahtbond-Struktur oder eine Sensor-Struktur ist.
10. Verfahren zur Herstellung eines Bauelements nach einem der vorhergehenden Ansprüche
mit den Schritten:
Bereitstellen des Trägersubstrats
Aufbringen eines Sintermaterials auf das Trägersubstrat Anordnen des mindestens einen Bauelemente-Chips auf dem
Sintermaterial
- Durchführen eines Sinterprozesses,
wobei der Sinterprozess dichteerhöhend und mechanisch
drucklos ist.
11. Verfahren nach Anspruch 10, wobei
das Sintern durch das gleichzeitige Einwirken von Wärme und Ultraschall auf das Sintermaterial erfolgt.
12. Verfahren nach Anspruch 10 oder 11, wobei
der Sinterprozess in einer definierten Prozessumgebung geführt wird.
13. Verfahren nach einem der Ansprüche 10 bis 12, wobei der Sinterprozess in einer Vakuumumgebung oder einer
Überdruckumgebung geführt wird.
14. Verfahren nach einem der Ansprüche 10 bis 13, wobei der Sinterprozess unter Zuführen eines Gases, insbesondere
Stickstoff, geführt wird.
PCT/EP2012/068675 2011-09-30 2012-09-21 Bauelement und verfahren zum herstellen dieses bauelementes mittels drucklosen sinternprozesses durch einwirken von wärme und ultraschall WO2013045369A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011114558.7 2011-09-30
DE102011114558A DE102011114558A1 (de) 2011-09-30 2011-09-30 Bauelement und Verfahren zum Herstellen dieses Bauelementes

Publications (1)

Publication Number Publication Date
WO2013045369A1 true WO2013045369A1 (de) 2013-04-04

Family

ID=47046542

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/068675 WO2013045369A1 (de) 2011-09-30 2012-09-21 Bauelement und verfahren zum herstellen dieses bauelementes mittels drucklosen sinternprozesses durch einwirken von wärme und ultraschall

Country Status (3)

Country Link
DE (1) DE102011114558A1 (de)
TW (1) TW201320414A (de)
WO (1) WO2013045369A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015176715A1 (de) * 2014-05-23 2015-11-26 Hesse Gmbh Verfahren zum schwingungsunterstützten flächigen metallischen verbinden von bauteilen
DE102022125415A1 (de) 2022-09-30 2024-04-04 Euromat Gmbh Verfahren zum Fügen von Werkstücken, sowie Fügeprodukt
DE102023201314A1 (de) 2023-02-16 2024-08-22 Zf Friedrichshafen Ag Verfahren zum Verbinden von zumindest einem Bauteil mit zumindest einem Substrat

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
JP4362742B2 (ja) * 2005-09-22 2009-11-11 ニホンハンダ株式会社 ペースト状金属粒子組成物の固化方法、金属製部材の接合方法およびプリント配線板の製造方法
EP2158997A2 (de) * 2008-08-27 2010-03-03 W.C. Heraeus GmbH Steuerung der Porosität von Metallpasten für den druckfreien Niedertemperatursinterprozess
WO2010091660A2 (de) * 2009-02-13 2010-08-19 Danfoss Silicon Power Gmbh Verfahren zur schaffung einer hochtemperatur- und temperaturwechselfesten verbindung eines baugruppen-halbleiters und eines halbleiterbausteins mit einem temperaturbeaufschlagenden verfahren
EP2306796A1 (de) * 2009-10-05 2011-04-06 ABB Research Ltd. Verfahren zum Verbinden von Komponenten, Verbund von Komponenten einer elektrischen Schaltung und elektrische Schaltung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4362742B2 (ja) * 2005-09-22 2009-11-11 ニホンハンダ株式会社 ペースト状金属粒子組成物の固化方法、金属製部材の接合方法およびプリント配線板の製造方法
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
EP2158997A2 (de) * 2008-08-27 2010-03-03 W.C. Heraeus GmbH Steuerung der Porosität von Metallpasten für den druckfreien Niedertemperatursinterprozess
WO2010091660A2 (de) * 2009-02-13 2010-08-19 Danfoss Silicon Power Gmbh Verfahren zur schaffung einer hochtemperatur- und temperaturwechselfesten verbindung eines baugruppen-halbleiters und eines halbleiterbausteins mit einem temperaturbeaufschlagenden verfahren
EP2306796A1 (de) * 2009-10-05 2011-04-06 ABB Research Ltd. Verfahren zum Verbinden von Komponenten, Verbund von Komponenten einer elektrischen Schaltung und elektrische Schaltung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SCHMITT W ET AL: "Novel Silver Contact Paste Lead Free Solution for Die Attach", INTEGRATED POWER ELECTRONICS SYSTEMS (CIPS), 2010, 6TH INTERNATIONAL CONFERENCE ON, IEEE, NÜRNBERG, DE, 16.-18.03.2010, 10.5, 16 March 2010 (2010-03-16), XP031930509, ISBN: 978-1-61284-814-3 *

Also Published As

Publication number Publication date
DE102011114558A1 (de) 2013-04-04
TW201320414A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
DE3204231C2 (de) Laminat mit einem Metall-Faser-Verbundmaterial und dessen Verwendung
DE102014213083B4 (de) Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln
EP0894341B1 (de) Monolithischer vielschicht-piezoaktor und verfahren zur herstellung
EP2670880B1 (de) Verfahren zum erzeugen einer dreidimensionalen struktur sowie dreidimensionale struktur
EP3238218B1 (de) Keramisches vielschichtbauelement und verfahren zur herstellung eines keramisches vielschichtbauelements
DE102011122029A1 (de) Thermoelektrisches Wandlermodul und Verfahren zu seiner Herstellung
DE3145648C2 (de) Halbleiteranordnung
WO2020228893A1 (de) Verfahren zur herstellung eines ein trägersubstrat aufweisenden displays, ein nach diesem verfahren hergestelltes trägersubstrat sowie ein für ein flexibles display bestimmtes deckglas
DE102013216633A1 (de) Vorgesinterte Halbleiterchip-Struktur
EP1891701A1 (de) Elektrisches verbindungselement
EP2436051A1 (de) Piezoelektrisches bauelement
DE102014104272A1 (de) Träger und Clip jeweils für ein Halbleiterelement, Verfahren zur Herstellung, Verwendung und Sinterpaste
DE102005013827B4 (de) Elektrisch leitende Paste und Verfahren zur Erzeugung eines gestapelten piezoelektrischen Elements
WO2013045369A1 (de) Bauelement und verfahren zum herstellen dieses bauelementes mittels drucklosen sinternprozesses durch einwirken von wärme und ultraschall
DE102014115319A1 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102004006778A1 (de) Gestapelte piezoelektrische Vorrichtung
DE102010001666A1 (de) Elektrisches oder elektronisches Verbundbauteil
DE102010005403A1 (de) Verfahren zur Herstellung eines piezoelektrischen Vielschichtbauelements und piezoelektrisches Vielschichtbauelement
DE102010038130B4 (de) Dickdraht-Bondanordnung und Verfahren zum Herstellen
DE102017104923A1 (de) Verbindung für einen Halbleiterchip
DE102014220204A1 (de) Verfahren zum Herstellen einer Lötverbindung und Bauteileverbund
WO2006105766A1 (de) Anode für einen festelektrolytkondensator
EP2232599A1 (de) Piezoelektrisches vielschichtbauelement
DE102007049145A1 (de) Piezoaktor und Verfahren zu dessen Herstellung
AT521006A1 (de) Verfahren zum Herstellen eines Bauteils mit weichmagnetischen Eigenschaften

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12775170

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12775170

Country of ref document: EP

Kind code of ref document: A1