WO2013008263A1 - 物理量センサおよび物理量の検出方法 - Google Patents

Abstract

　複数軸のセンサ構成を有する物理量センサにおいて変換部等を複数軸間で束ねる構成を、より高精度または低コストに実現することを目的とする。この目的を達成するため、物理量センサを以下の構成とする。　すなわち、異なる物理量に応答する複数の検出エレメント（5）に、それぞれ互いに直交する符号によって符号化された電圧を印加し、当該複数の検出エレメントからの出力電圧を、同一の変換部（10）によってデジタル化する。その後、複数の復号部（9）において、デジタル化された信号を、それぞれの検出エレメントに対応する符号によって復号化する。

Description

物理量センサおよび物理量の検出方法

　本発明は、複数の物理量を検出するセンサに関する。特に、慣性量、すなわち加速度や角速度等を複数軸で検出するセンサに関する。

　いわゆるMEMS(Micro Electro Mechanical Systems)と呼ばれる半導体技術および回路技術の集積によって、物理量を検知するセンサデバイスが開発されている。特に自動車の走行制御向けのセンサデバイスや携帯端末の姿勢検知向けのセンサデバイスにおいては、物理量、例えば加速度や角速度を検知するセンサが産業上有益である。

　この物理量センサにおいては、複数軸方向の感度を持つことが、測定対象の状態や姿勢を把握する上で望ましい。例えば、携帯端末の姿勢を推定するためには、重力がZ軸方向に常に1G(約9.8 m/s^2)がかかっていることを用いて、X、Y、Z軸の3軸の加速度を測定し、逆三角関数の計算を行うことでこれを実現できる。

　このように、複数軸の物理量検知が可能なセンサは産業上非常に重要であるが、その構成が複雑になるという課題があった。すなわち、例えば3軸方向の加速度を検知しようとすれば、単純には1軸のセンサ構成を各軸方向に感度を持つように作製する必要がある。このことは、検出部や回路部のコストが軸数Nに対しておおよそN倍となることを意味する。

　この課題に対し、特許文献1には、単一の電流／電圧変換回路110にて、x軸検出回路107、y軸検出回路108、およびz軸検出回路109からの搬送波を電流／電圧変換する技術が記載されている（図4）。このようにして電流／電圧回路にて変換された信号はx軸成分（Vxout）、y軸成分（Vyout）およびz軸成分（Vzout）を含むこととなる。これに対し、まず、x軸検出回路およびy軸検出回路に印加される搬送波を、z軸検出回路に印加される搬送波の位相より90度シフトしたものとする。次に、同期検波回路114において、搬送波と同期したクロック信号を用いることで、z軸成分の信号を得る。次に、切替回路106にて時分割でクロック信号のスイッチングを行い、同期検波回路112～113において、それぞれのオン期間に対応したクロック信号を用いることで、x軸成分およびy軸成分の信号を得る。

　また、上述の課題に対し、非特許文献1においては、単一のA/D変換器ADCを複数の検出部に対して共有し、検出信号を時分割にすることで所望の軸成分の信号を得る技術が記載されている。

特開2007-240518号

Paavola M., Kamarainen M., Jarvinen J.A.M., Saukoski M., Laiho M, Halonen K.A.I., "A Micropower Interface ASIC for a Capacitive 3-Axis Micro-Accelerometer," Solid-State Circuits, IEEE Journal of, vol.42, no.12, pp.2651-2665, Dec. 2007

　特許文献1に記載の技術のように、搬送波の位相の違いを用いる方式では、高々2軸までしかADC（電流／電圧変換回路、容量／電圧変換回路、または増幅回路についても同様）を多重化（複数の軸成分に対して、当該回路の少なくとも一部を共有すること）することはできない。これは、元の搬送波と、位相が90度ずれた搬送波との両者に対して、直交する搬送波を作ることができないためである。そのため、3軸目以降の成分に対しては、例えば特許文献1ではx軸成分とy軸成分に対して行っているような、あるいは非特許文献1では各軸成分に対して行っているような、時分割での多重化が必要となってしまう。

　しかし、時分割での多重化は、検出信号が時間的に連続で無いため、フィードバック構成を持つフィルタ、例えば優れた量子化誤差特性を有すΔΣ変調器の適用が困難になるという課題がある。

　また、時分割での多重化の代わりに、異なる周波数の搬送波をそれぞれの検出部に印加し、増幅後に同じ周波数信号を用いて同期検波を行う多重化も考えられる。

　しかし、周波数での多重化は、複数の周波数の搬送波を用いることになるため、搬送波間での干渉が生じやすくなるといった課題がある。特に、複数の周波数を生成するため、基本周波数を定数倍した周波数の搬送波を用いる際に、この課題が顕在化する。

　本発明は、このような問題点を解決することを目的としてなされ、複数軸の検出部を有する複合センサ回路を、より高精度または低コストに提供するものである。 

　上記課題を解決するために、例えば請求の範囲に記載の構成を採用する。本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、物理量センサであって、第1物理量に応答する第1可動部と、第1符号によって符号化された電圧が印加される第1電極と、を具備する第1検出エレメントと、第1物理量とは異なる第2物理量に応答する第2可動部と、第1符号と直交する第2符号によって符号化された電圧が印加される第2電極と、を具備する第2検出エレメントと、第1検出エレメントからの出力電圧と第2検出エレメントからの出力電圧とを受けて第1デジタル信号に変換する第1変換部と、第1デジタル信号を第1符号によって復号化する第1復号部と、第1デジタル信号を第２符号によって復号化する第2復号部と、を有することを特徴とする。

　または、物理量センサであって、第1物理量に応答する第1可動部と、第1符号によって符号化された電圧が印加される第1電極と、を具備する第1検出エレメントと、第1物理量とは異なる第2物理量に応答する第2可動部と、第1符号とは異なる第2符号によって符号化された電圧が印加される第2電極と、を具備する第2検出エレメントと、第1検出エレメントからの出力電圧と第2検出エレメントからの出力電圧とを受けて第1デジタル信号に変換する第1変換部と、第1デジタル信号を第1符号によって復号化する第1復号部と、第1デジタル信号を第2符号によって復号化する第2復号部と、を有し、第1符号および第2符号は、それぞれランダム性を有する拡散符号であることを特徴とする。

　または、物理量の検出方法であって、（a）第1物理量に応答する第1可動部を有する第1検出エレメントの第1電極に、第1符号によって符号化された電圧を印加する工程と、（b）第1物理量とは異なる第2物理量に応答する第2可動部を有する第2検出エレメントの第2電極に、第1符号とは直交する第2符号によって符号化された電圧を印加する工程と、（c）第1検出エレメントからの出力電圧と第2検出エレメントからの出力電圧とを重畳する工程と、（d）工程（c）において重畳された信号を第1デジタル信号に変換する工程と、（e）第1デジタル信号を第1符号によって復号化する工程と、（f）第1デジタル信号を第2符号によって復号化する工程と、を有することを特徴とする。

　本発明によれば、複数の物理量を検出するセンサをより高精度または低コストに提供しうる。

センサの構成を示す図である。 上から検出エレメントのシグナル、それに重畳する直交符号、シグナルと直交符号の重畳結果を示す図である。 上から図2とはそれぞれ異なる検出エレメントのシグナル、それに重畳する直交符号、シグナルと直交符号の重畳結果を示す図である。 上から図2のシグナルに直交符号が重畳された信号と、図3のシグナルに直交符号が重畳された信号とを足し合わせた信号、上記信号と図2で重畳した直交符号との内積を取った結果を示す図である。 電圧生成部からアンプ部までの構成を示す図である。 検出部の構成を示す図である。 復号部の構成を示す図である。 センサの構成を示す図である。 電圧生成部からアンプ部までの構成を示す図である。 電圧生成部からアンプ部までの構成を示す図である。 センサの構成を示す図である。 MEMSフィルタの構成を示す図である。 MEMSセンサとMEMSフィルタとを同一チップに設けた構成を示す図である。 センサに不具合が生じた状態を説明する図である。

　以下、本発明の実施形態について、一例として3軸の加速度検出を実現するセンサを挙げ、図面を参照して説明する。後述のように、本明細書にて示す技術は必ずしも加速度センサに限らず、角速度センサのような慣性量センサのほか、質量センサやいわゆるバイオセンサ等のセンサにも適用可能である。

　＜全体構成＞
図1は本発明の第1の実施形態であり、3軸の加速度センサを示す。1は分圧抵抗、2は電圧生成部、3は印加電圧変更スイッチ、4は検出部、5は検出エレメント部、6はC/V変換部、7はアンプ部、8はADC部、9は復号部、10は変換部、11は制御部である。

　本実施例において外部からの加速度を検知する検出部4は、一例として加速度の印加によって発生する質量マスの変位を検出エレメント5の容量変化で捉える静電容量型のいわゆるMEMS（Micro Electro Mechanical Systems）と呼ばれる種類のエレメントであり、その容量変化をC/V(Capacitance to Voltage)変換部6によって電圧信号に変換する原理のものである。ただし、本構成では検出部4に印加する電圧に直交符号を重畳する。これは印加電圧変更スイッチ3を制御することで実現する。C/V変換部6からアンプ部7にて振幅を増幅した信号はADC部8を経てデジタル信号に変換され、復号部9にて符号化された信号が復号される。ここで、AD変換部10は、アンプ部7とADC部8の総称として示しており、C/V変換部6からのアナログ信号をデジタル信号に変換する回路である。但し、後述するようにアンプ部7は必須の構成要素では無いため、アンプ部7は含まれない場合もある。制御部11は、印加電圧変更スイッチ3に対し、前述の制御を行う回路である。制御部11が、各検出エレメント5のそれぞれに対応する印加電圧変更スイッチ3を独立に制御することで、各検出エレメント5に、互いに直交する符号で符号化された電圧を印加することができる。制御部11は、専用回路としても良いし、ソフトウェア的に実現しても良い。

　図1の物理量センサにおいて、複数の検出エレメント5のそれぞれは、異なる物理量を検出する。「異なる」とは、加速度と角速度のような異種の物理量だけでなく、X方向の加速度とY方向の加速度のような、向きの異なる同種の物理量も含む意味で用いている。これら複数の検出エレメント5からの出力電圧（C/V変換部を経た後の信号）が重畳されアナログ信号は、同一の変換部10によってデジタル変換されている。

　係る構成を取った上で、各検出エレメントからの信号は互いに直交する符号にて符号化され、各復号部9において対応する符号にて復号化される。係る構成で、3軸以上の複数軸にも対応可能で、かつ時分割多重化、周波数多重化等による課題が生じない物理量センサが提供される。その理由を、以下に述べる。

　＜直交符号について＞
直交符号とは、互いに直交している符号を指し、異なる符号間での内積が0となるような符号である。直交符号の例としてHadamard直交符号がある。Hadamard直交符号は、

で定義される行列H_Nの各行から得る（Nは2のべき乗）。例えば、符号長4のHadamard行列は、

で示される。すなわち直交符号はこの行列の各行ベクトルh1=[1 1 1 1]、 h2=[1 -1 1 -1]、 h3=[1 1 -1 -1]、 h4=[1 -1 -1 1]である。ここであるN次元ベクトルU=[uN、 uN-1、 ・・・、 u2、 u1]とV=[vN、 vN-1、 ・・・、 v2、 v1]があり、UとVの内積を、

と定義するとき、Hadamard直交符号の内積は、

を示す性質を持つ。すなわち(3)に示すN=4の例では、同一符号の内積は4を示し、異なる直交符号の内積は0を示す。

　ここでシグナルSのサンプリング時間Tを1秒（正規化のため）とする。この様子を図2の最上部に示す。次に、直交符号として符号長Nを16とするHadamard直交符号を用いる。なおここでは例としてHadamard直交符号を用いたが、本明細書にて開示する技術は異なる符号間で直交している符号であればその符号種類は問わない。符合長16もごく一例として示すものであるが、各軸に異なる符号を重畳することで各軸の信号を分離できるため、符号長は多重化する軸数以上であることが望ましい。

　また、符号長を長くすればするほど、信号のS/N比は向上するが、消費電力も増大する。そのため、符号長を可変とする構成にすることで、相互干渉と回路駆動クロックのトレードオフの関係から、性能と消費電力のバランスを取ることができる。

　以下、各符号のサンプリング時間を「チップ」と呼ぶことにする。シグナル1サンプルをNチップで分割することを考えると、1チップのサンプリング時間はT/N、すなわちこの例では1/16秒で62.5ミリ秒となる。次に、シグナルをN分割し、各符号を重畳する。すなわち、サンプリング時間T=1秒のシグナルSを、T/N時間ごとにオーバサンプリングし、これをN次元ベクトルとして、

とする。次に、N次元に拡張したシグナルベクトルと、N次元直交符号の１つであるG1を要素ごとに掛け合わせる。すなわち、

である。G1の例を図2の中段に、G1をシグナルSに掛け合わせた結果を図2の下段に示す。また、シグナルSとは異なる別のシグナルWを図3の上段に、G1zとは異なるN=16の直交符合G2を図3の中段に、WにG2を掛け合わせた結果を図3の下段に示す。次に図4の上段に、

を示す。ここで、上に示したHadamard直交符号の重要な性質を用いると、

が得られる。すなわち、同じ直交符号による符号化が施されているシグナルについてはその符号長N倍のゲインを持つシグナルが得られ、異なる直交符号による符号化が施されているシグナルについては完全に相殺され0が得られる。図4の下段は、G1を再度Zのサンプリング時間ごとについて内積を取得した結果であり、シグナルSがN倍された結果だけが現れ、シグナルWによる干渉の影響が現れていないことが分かる。

　以上のように、いくつかの信号をそれぞれ異なる直交符号を用いて符号化した場合、これらをいったん足し合わせて（重畳して）まとめても、再度それぞれについて符号化した際に用いた直交符号で内積をとることで、それぞれのシグナルを干渉なく取り出すことが可能となる。これをセンサに置き換えた場合、5の検出エレメントに印加する電圧をエレメントごとに異なる直交符号で符号化、すなわち印加電圧を+Vと-V(ただし、後述のように一定のバイアスを含むこともある)で切り替え、9のマッチトフィルタ(Matched Filter) でそれぞれの直交符号との内積を取ることが、上記の直交符号による符号化と復号化に等しく、このような回路構成とすることで、各エレメントからの出力電圧を重畳した信号から各エレメントの容量変化が取り出せることになる。

　以上を踏まえ、本実施例に記載の物理量センサは、第1物理量に応答する第1可動部と、第1符号によって符号化された電圧が印加される第1電極と、を具備する第1検出エレメント（5）と、第1物理量とは異なる第2物理量に応答する第2可動部と、第1符号と直交する第2符号によって符号化された電圧が印加される第2電極と、を具備する第2検出エレメント（5）と、第1検出エレメントからの出力電圧と第2検出エレメントからの出力電圧が重畳された第1アナログ信号を第1デジタル信号に変換する第1変換部（10）と、第1デジタル信号を第1符号によって復号化する第1復号部（9）と、第1デジタル信号を第2符号によって復号化する第2復号部（9）と、を有することを特徴とする。

　係る特徴によって、複数の検出エレメント5に対し変換部10を共通化し、複数軸の物理量の検出を単一の変換部10にて実現することが可能となり、製造コストを低減することが可能となる。そして、互いに直交する符号を用いることで、3軸目以降に対応可能でありながら、時間的な連続性を担保し、周波数間の干渉等の問題も生じないため、より高精度の物理量センサを提供しうるものである。

　ここで、ノイズなどの外乱要因は直交性を崩す原因であり、一般には、完全に直交した符号を複数の検出エレメントの出力信号に重畳しても、ノイズによって相互干渉が発生する場合がある。このことは、システムが許容するノイズレベルの範囲内で上記信号を束ねる数を変更する構造とすることが好適であることを示している。3軸の加速度センサを複合化することを考えた場合、合計3つの検出エレメントからの信号を1つの変換部でデジタル信号に変換することは原理的に可能である。しかし、各信号検出エレメントからの信号に乗っているノイズを考慮すると、2軸と1軸に分割する場合と、3軸を全てまとめる場合では、1軸当たりの干渉信号パワー（電力）は、後者の方が2倍大きい。したがって、システムの許容するノイズレベルの範囲内で信号を重ねるのが好ましい。

　＜センサ構成の詳細＞
図5に、図1における電圧生成部2からアンプ部7までを詳細に示す。図5における51はC/V変換部のスイッチ、52はC/V変換部のフィードバック容量、53はC/V変換部のオペアンプ、54はアンプ部のフィードバック部スイッチ、55はアンプ部のフィードバック容量、56はアンプ部の入力容量、57はアンプ部の入力スイッチ、58はアンプ部のバイアス電圧、59はアンプ部のオペアンプである。

　まず、本実施形態においては、1の分圧抵抗によって適当な電圧、例えばVh、Vm、 Vlの3つの電圧(ただし、Vh>Vm>Vlとする)を電圧生成部2で生成し、このうちVhとVlを検出エレメントの容量変化部5に印加することでその容量変化を検出する。

　この容量変化の検出のため、C/V変換部6でその容量変化を電圧に変換する。ここでは、検出エレメント5のうち1つに注目してその検出原理を説明するが、図5のように複数の検出エレメント5を束ねてC/V変換部6の入力としている場合でも、検出原理は同様に説明可能である。すなわち、以下の説明において、容量を電圧に変換する動作は線形であるので、各検出エレメント5の容量を個別に電圧変換したその総和がC/V変換回路6の出力となる。回路部はp1とp2からなる２相の離散時間駆動として、スイッチ3はp1でVhに、p2でVlに切り替わるものとする。同様に、スイッチ51はp1でオンに、p2でオフになるものとする。また、Vmはオペアンプ部53の正入力に接続されているものとする。すると、p1においては、検出エレメント5に電圧(Vh-Vm)がかかるため、ここで、Qを電荷量、Cをコンデンサの容量、Vを電圧とするとQ=CVの関係がある。そのため、検出エレメント5の容量をC1とすると、ここにチャージされる電荷量はC1(Vh-Vm)となる。また、スイッチ51はオン状態であるので、フィードバック容量52は放電状態となる。次にp2に切り替わると、検出エレメント5には同様にC1(Vl-Vm)の電荷量がチャージされる。このとき、スイッチ51がオフ状態となるため、フィードバック容量52にチャージされる容量は、オペアンプ入力への電流は流れないものとすると、C1(Vh-Vm)-C1(Vl-Vm)=C1(Vh-Vl)となる。このとき、C/V変換部6の出力電圧をVout、C/V変換部のフィードバック容量22をCfとすると、同じくQ=CVの関係よりQ=Cf(Vout-Vm)であり、Cf(Vout-Vm)=C1(Vh-Vl)の関係よりVout=(Vh-Vl)C1/Cf+Vmとなるため、C1の容量は(Vh-Vl)/Cfのゲインを経て電圧として得ることができる。以上のp1とp2の状態を離散的に繰り返すことにより、検出エレメント5の容量変化を得ることが可能となる。

　また、スイッチ3の相を入れ替え、スイッチ3がp1でVlに、p2でVhに切り替わるものとすると、同様の計算を経てVout=(Vl-Vh)C1/Cf+Vmとなる。VhとVlの差を(Vh-Vl)=Vcとすると、先の例ではVout=Vc・C1/Cf+Vm、この例ではVout=-Vc・C1/Cf+Vmとなり、バイアス分Vmを中心として符号が反転していることが分かる。このことは、1と-1だけで構成される直交符号を検出エレメント5に印加する際に、これがスイッチ3の相を変えるだけで実現可能であることを示している。すなわち、直交符号の要素が1のとき、スイッチがp1でVhに、p2でVlに切り替わるモードとし、直交符号の要素が-1のとき、スイッチがp1でVlに、p2でVhに切り替わるモードとすればよい。2相のスイッチの相を入れ替えることはデジタル的に実装可能であり、IC化する際にチップの面積増加コストも小さい。

　さらにそれぞれの検出エレメント5に接続されるスイッチ部3を、各々独立に相のモードを入れ替えできるように構成することで、検出エレメント5のそれぞれに、互いに直交する符号を印加できる。本明細書において「符号を印加する」という表現は、「符号に対応する電圧が重畳された電圧を検出エレメントに印加する」という意味で用いている。具体的な態様については、図6で後述する。この実装もまたデジタル的に可能である。干渉防止の観点や後述のマッチトフィルタ処理の観点から、このスイッチ3の相切り替えタイミングは全てのスイッチで同期していることが望ましい。

　＜検出部について＞
図6は検出部4（単一チップ60とする）の構成を詳細に示した図である。ここでは櫛歯を持つ第1の軸方向（X方向）の容量検出エレメント61のうち、物理量印加によって固定部62に支持された可動部63が変位し、固定部の櫛歯64との距離が変化する。この時、キャリア印加用電極65に電圧を与えておくと、66の検出信号用電極からの出力をC/V変換部6に接続することで、電圧として容量の変化、すなわち物理量の大きさが検出できる。

　ここで、上に示したように、異なる物理量を検出する検出エレメント間で、互いに異なる直交符号によってキャリア電圧を符号化し（当該符号に対応する電圧をそれぞれのキャリア電圧に重畳し）当該キャリア印加用電極に印加すると、複数の検出信号を束ねてC/V変換部6を共通としても、後からそれぞれの直交符号を用いて復号化することで、それぞれを干渉なしに取り出すことができる。このため、第2の軸方向（Y方向）の容量検出エレメント67への物理量印加によって第2の軸方向の可動部68が変位し、第2の軸方向の固定部69との櫛歯間距離が変化する原理の検出エレメントを同一のチップ61に設け、検出信号用電極66を第1の軸方向の容量検出エレメント61と共通にしても、キャリア印加用電極70に前記キャリア印加用電極65に与える直交符号と異なる符号によって符号化したキャリア電圧を印加していれば、検出信号用電極66は第1の軸のそれと共有することが可能である。共有する場合は配線パターン71を介しても良いし、固定部ないし可動部が第1の軸と第2の軸で共有されても良い。また、ここでは「軸」という言葉を用い、異なる物理量センサの例として、軸の異なる2つの加速度センサを有する構成としたが、別の物理量（例えば、加速度と角速度）を検出する検出エレメントを有する構成でも良い。

　図6は、特に検出部4を、電圧生成部2およびC/V変換部6とは別チップで実装した実装態様を示している。この場合は、キャリア印加用電極65および70は、電圧生成部2との電気的接続を取るパッドとして実装され、検出信号用電極66は、C/V変換部6との電気的接続を取るパッドとして実装される。

　しかし、検出部4の構成はこれに限られず、例えば電圧生成部2と同一チップにて実装しても良い。この場合、チップ60に含まれる要素は全て電圧生成部2と同一チップ内に実装され、キャリア印加用電極65および70はそれぞれスイッチ3の出力電極を兼ねることとなる。また、同様に検出信号用電極66はC/V変換部6への入力電極を兼ねる形となる。

　このように、図5および図6の構成は、検出エレメント61および検出エレメント67に接続される検出信号用電極66と、検出信号用電極がその入力に接続され、検出エレメント61からの出力電圧と検出エレメント67からの出力電圧が重畳されたアナログ信号をデジタル信号に変換するC/V変換部6とを有することを特徴とする。別の表現をすれば、C/V変換部6の前段にて各検出エレメント5の電極を束ねる検出信号用電極を有する。

　係る構成によって、各可動部63および68に共通の基準電位を与えることが容易になり、各検出エレメント間の寄生成分を共通化して位相遅れのばらつきを低減することが可能となる。さらに、検出部4とC/V変換部6とが異なるチップで構成されている場合は、電極数を低減し、ワイヤボンディングの作業コストを低減する効果がある。

　また、本構成においては、例として直交符号を用いており、これが同期し正常に動作しているときはその相互相関の低さにより、多軸の同時検出を可能としている。このことは、ある軸の検出エレメント5が固着(何らかの理由で動かなくなること)したり、検出エレメント5への入力電圧を与えるボンディングワイヤの切断など不具合を起こしたりした際に、その不具合が他の軸にも現れる事を示している。

　係る不具合が生じた様子を図14に示す。図14では、不具合の生じた検出エレメントを141、正常に動作している検出エレメントを142とし、それぞれに印加されている符号をF1、T1、T2とした。また、C/V変換部6、アンプ部7およびADC部8を含む回路部の詳細は論旨に関係ないため、まとめて回路部143と表記した。例えば、第1の軸の電圧印加部のボンディングワイヤがGNDレベルの電極に触れた場合、図13に示すように前記第2の軸の検出エレメント容量変化部141への印加信号F1は直交符号ではなくなるため、別の検出軸との相互相関が大きくなる。これによって、他の軸の検出エレメント容量変化部142に対する印加信号が正規の直交符号で変調された信号T1ないしT2であっても、C/V変換部からADCを含む143およびマッチトフィルタ9を経て得る各軸の信号が、正常時よりも大きなノイズを出力する。例えば、定常時には低域のみに集まっていた信号S1が、前記事象が発生した際は広域にも周波数成分が現れる信号N1として現れ、干渉を与えることになる。従って、全ての軸でノイズレベルまたは周波数成分を監視するような監視部を設け、当該監視部が、検出されるノイズまたは周波数成分が所定のしきい値を超えた場合に異常を通知することで、故障の発生していない軸からもセンサの故障を検出することができる。このことは、自動車向けセンサのような故障の検出が必須とされるセンサにおいて信頼性を高めることにつながる。

　＜アンプ部について＞
次にアンプ部7に話を進める。前述の電荷移動を用いた出力電圧計算手法を用いると、アンプ部におけるVoutの変化が、アンプ部のフィードバック容量25をCfa、アンプ部の入力容量26をCiaと表すと、回路の離散動作によって(Cia/Cfa)のゲインを得ることがわかる。

　なお、ここに示したアンプ部は必ずしも備える必要はなく、C/V変換部で十分な信号レンジが得られる場合は、これを備える必要はない。また、逆に多段構成としてより大きいゲインを得る構成としてもよい。なぜならば、一般にアンプ部の通過帯域と信号ゲインはトレードオフの関係にあるため、大きいゲインを得る場合は通過帯域が狭くなり、所望の帯域を得られなくなることがある。したがって多段構成として広い帯域のまま大きなゲインを得る構成は有効である。さらに、この多段構成のアンプは前述の通り全て動作クロックを共有することが望ましい。

　＜ADC部について＞
ADC部8では、前段のアンプ部７を経た電圧信号をデジタル信号に変換する。このときのADC部の構成はΔΣ型、SAR(逐次比較)型、パイプライン型、フラッシュ型といずれの構成方法でもここに示す実施例は実現可能であり、その構成を制約するものではない。ただし、ここでは多重化している各信号のレンジの総和よりも大きな入力レンジを持ち、飽和が発生しないように設計しておくことが望ましい。また、ADC部8では、ここまでの離散動作のクロックと同じクロック、ないしはその逓倍ないし分周でのサンプリングを行ってアナログ電圧をデジタル信号に変換することが好適である。なぜならば、アンプ部の出力の2相のうち、1つの相はチャージを行うフェーズのため、このフェーズで電圧のサンプリングを行っても、出力電圧として検出エレメント5の状態を得ることができないからである。また、上述のクロック構成は、互いの動作クロックが異なることによる干渉ノイズも発生しないなど、回路構成上からも好適である。

　＜復号部について＞
ADC部8を経たデジタル信号は、各検出エレメント5のそれぞれに対応する復号部9へ入力される。以下では、復号部9の例としてマッチトフィルタ(Matched-Filter)を用いた例を説明する。マッチトフィルタの構成例を図7に示す。ここで72は1チップ遅延器、73は乗算器、74は加算器、75はサンプルホールダである。サンプルホールダのサンプリング間隔は1チップではなく、その符号長N倍のシグナルのサンプリング間隔T秒であるが、サンプリング間隔の位相は1チップ単位以下で調整可能とする。マッチトフィルタでは1チップずつ遅延させた各信号レベルにbN~b1で示される符号を掛け合わせた結果を足し合わせる処理を行う。これは、2つのN次元ベクトルの内積をとる処理に等しい。

　ここで、この処理はbN～b1が1ないし-1であることから、乗算は実際には符号の反転のみで実現可能である。従って、本質的にこの直交符号の重畳とその復号は、1または-1以外の値を乗じる乗算を用いないという点で演算処理量が比較的少ないため、低コストに符号の復号処理を実現することが可能である。

　すなわち、各検出エレメント5に印加される電圧が、各成分が1または-1からなることによって、低コストに符号の復号処理を実現することが可能となる。

　上述のマッチトフィルタ部では、符号のチップタイミングを同期する必要がある。ところが、検出エレメント5周辺の寄生成分や、C/V変換部6、アンプ部7、ADC部8における遅延があるため、スイッチ部3のクロックと完全に同時刻でマッチトフィルタを駆動した場合、チップタイミングが合わずに直交符号の復号ができなくなる可能性がある。このような場合は、マッチトフィルタ部の入力段に可変の遅延器を挿入し（図示せず）、あらかじめ定めたチップ分だけ信号を遅延させることで信号の同期を取ることができる。それぞれの信号に異なる遅延が含まれている場合は、各軸に独立した遅延器を設けて個別に調整しても良い。また、直交符号の自己相関性を利用して、1チップずつ順にサンプル・ホールドのタイミングをずらし、最も大きな信号レベルを得たタイミングに同期する自動調整機能を備えても良い。自動調整機能を備えることで、固体ごとに遅延時間がばらついても出荷前の調整を必要としないため、調整コスト削減の観点から極めて有効である。

　このようなマッチトフィルタで、直交符号が復号され、シグナルのサンプリング間隔Tで出力された信号は任意のローパスフィルタやゲイン・バイアス調整回路等の後処理回路（図示せず）を経て外部に出力される。また、対象が加速度センサではなく、角速度センサの場合は、さらに駆動周波数での同期検波や、場合によってはフィードバック制御回路を経て信号の出力となる。

　＜連続時間駆動＞
図8は、電圧生成部からアンプ部までの構成のうち、図1とは異なる例を示すものである。図1と比較して、回路がスイッチトキャパシタを用いた離散時間駆動ではなく、連続時間駆動となっている点が異なる。80は入力キャリアのバイアス電圧印加部、81は入力キャリアの交流電圧印加部、82は入力キャリアの極性反転部、83はスイッチ部、84は検出部、85は検出エレメント部、86はC/V変換部、87はC/V変換部のフィードバック容量、88はC/V変換部のバイアス入力電圧生成部、89はC/V変換部のオペアンプ、90はアンプ部、91はアンプ部の入力容量、92はアンプ部のバイアス入力電圧生成部、93はアンプ部のフィードバック容量、94はアンプ部のオペアンプである。スイッチ部83の制御部は、図1の制御部11と同様につき省略する。

　図8では、81の入力キャリアの交流電圧印加部と、80の入力キャリアのバイアス電圧印加部で、第1の実施形態と同様に生成した電圧Vh+Vmと、これの極性を反転した電圧(Vl+Vm)を、直交符号に応じてスイッチ部83で切り替え、検出エレメントの容量変化部84に印加することでその容量変化を検出する。このとき、印加する電圧は必ずしも交流成分がなくとも良い。

　以降のアンプ部90においても、信号の増幅は連続時間での処理を行う。なお、このアンプ部90で用いる入力容量91およびフィードバック容量92はそれぞれ抵抗に置き換えても差し障りない。抵抗と容量を組み合わせ、帯域制限を同時に行い、ノイズの削減効果を得ても良い。

　アンプ部90を経た信号は、ADC部8へと信号を印加する。明らかに、直交符号を印加するクロックと、ADC部8のサンプリングクロックが同期していることが好適である。また、交流信号を検出エレメントの容量変化部84に印加していた場合は、ADC部8のサンプリングクロックと同期した信号であることが好適である。

　以上のように、検出エレメントの容量変化部85の容量変化検出のための印加電圧を連続時間系の回路で実装することは、回路素子定数のばらつきが問題にならないプロセスを用いてICを作製する場合や、ディスクリート部品で回路を構成する場合に有効である。反対に、図1に示した容量のみで構成できる離散時間回路は、容量がばらついても容量比がばらつかないプロセスを用いてICを作製する場合に有効であり、どちらを用いるかは実装条件によって有利な方を選択すれば良い。

　＜MEMSフィルタによる直交符号の生成方式＞
図11は、図1とは異なるセンサ構成を示すものである。図1と比較して、印加電圧の極性反転にMEMSフィルタを用いる点が異なる。図11において、116は印加電圧を離散動作させるための電圧切替スイッチ、117はMEMSフィルタ、118はパルス印加部である。

　図12にMEMSフィルタの構成を示す。ここで120は入力電極、121は櫛歯型のフィルタ電極、122は出力電極、123は櫛歯型フィルタの梁部分である。このMEMSフィルタはSOI基板上に形成可能であり、一例として、120の入力電極と122の出力電極は絶縁層上に形成する構成、121のフィルタ電極は絶縁層を抜き、123の梁によって保持される懸架構成とすることで実現できる。また、120のフィルタ電極には電極を設け、コモン電位と呼ぶ一定の電位がかかっているものとする。パルス印加部118が120の入力電極にコモン電位を基準とする電圧のパルスを入力すると、静電力によって基板123の櫛歯がひずみ、弾性波が発生する。各櫛歯で発生した弾性波は、櫛歯フィルタ121内を順に進み、123の出力電極に対向する櫛歯までひずみを伝搬させる。出力電極122に対向した櫛歯に発生したひずみは、静電力として出力電極122に電圧を発生させる。これが櫛歯フィルタの櫛歯の数だけ順に発生するので、1つのパルスが櫛歯の数のパルスとなって122の出力電極に電圧として現れる。このときのパルス周波数は、櫛歯フィルタの櫛歯間隔と、弾性波の進行速度によって定められるので、所望のパルス周波数に対応した櫛歯間隔を設定することが望ましい。

　以上のことを利用し、図11に示すように120の入力電極の持つ櫛歯と、121の櫛歯フィルタの櫛歯の位置関係を、直交符号の+1と-1に対応させてその前後関係を構成すると、ひずみの発生方向が逆転するため、結果的に出力される電圧パルス列の正負が決まる。したがって、1つの入力パルスが、直交符号を重畳した符号長Nのパルス列となって出力電圧122から得られる。

　本フィルタはMEMS加速度センサや角速度センサと同じSOI基板および同じ加工プロセスであるDRIE（Deep Reactive Ion Etching）プロセスなどを用いて形成可能であり、ワンチップ化によって製造コストを抑えることができる。この構成例を図13に示す。図13は、60のチップにMEMSセンサとMEMSフィルタを設ける構成例である。このとき、異なる構造のMEMSフィルタに、共通で単一のパルスを共通電極131に入力するだけで複数の直交符号を重畳した信号が得られるため、ワイヤボンディング用の電極やワイヤボンディング作業を削減し、さらなるコスト削減を実現する。

　実施例1においては、検出部4内の各検出エレメント5のそれぞれからの容量信号は、全て同一のC/V変換部6において電圧信号へと変換され、同一の変換部10にてデジタル信号に変換されていた。これに対し本実施例では、検出エレメント5に対応して、その後段の回路を可変とする例を説明する。

　複数軸の検出軸を持つセンサにおいては、各検出エレメント毎に検出レンジが異なる場合がある。例えば、X、Y、Zの各方向への加速度を考えた場合、X、Y軸方向の検出は、半導体ウエハ上の検出エレメントを90°回転することで実現可能であるため、基本的は同じ構造で実装可能である。これに対してZ軸方向の検出は、ウエハに対して鉛直方向であるため、本質的に検出原理を変える必要がある。このため、例えばX、Y軸の検出レンジが±100fFに対して、Z軸の検出レンジが±10fF、のように10倍か、それ以上異なるような場合が出てくる。また、加速度と角速度との混載センサにおいても、直流的な動きを検出する加速度センサと、交流的な動きを検出する角速度センサという構造上の違いから、例えば加速度センサの検出レンジが±50fFであるのに対して、角速度センサの検出レンジが±5fFである等、検出レンジが異なる場合がある。

　これらの場合に、すべての軸を同じC/V変換部で電圧に変換すると、最もレンジの小さい信号に合わせてゲインを得る必要が出るため、レンジが大きい信号のダイナミックレンジが失われ、解像度、すなわち性能の面で劣化が生じる。検出エレメント5の容量をC、フィードバック容量をCf、印加電圧をVinとすると、C/V変換部の出力電圧Voutは、 Vout=Vin(C/Cf)の関係より、検出エレメント部5の容量がA倍小さいものに対してA倍の電圧を印加するとレンジをそろえることは可能となるが、結果的にダイナミックレンジの劣化量は同じであり根本的な解決にならない。本実施例の構成は、係る課題を解決するものである。

　＜検出レンジの差が小さいセンサを束ねる構成＞
上述の課題を解決する最もシンプルな方法は、検出レンジの差が小さい検出エレメント5間で、その後段の回路を共通とし、検出レンジの差が大きい検出エレメント5間で、その後段の回路を独立とすることである。

　具体的には、第1群の複数の検出エレメント5からの出力電圧が重畳されたアナログ信号を第1の変換部10にてデジタル信号に変換し、第2群の複数の検出エレメント5からの出力電圧が重畳されたアナログ信号を第2の変換部10にてデジタル信号にする。ここで、第1群に含まれるセンサ間は検出レンジの差が小さく、第2群に含まれるセンサ間でも同様に検出レンジの差が小さく、第1群と第2群のセンサを比較すると検出レンジの差が大きくなるようにセンサを組み合わせる。例えば、第1群にX、Y方向（半導体基板の主面に平行な方向）の加速度（角速度）センサとし、第2群にZ方向（半導体基板の主面に垂直な方向）の加速度（角速度）センサとする例や、第1群を加速度センサ、第2群を角速度センサとする例が、係る条件を満たす。係る構成とする場合、センサ間で使用するクロックはそれぞれ同一のものとすることが、信号干渉を防ぐ観点から望ましい。

　＜各センサに適した複数のC/V変換部を設ける構成＞
以下、図9および図10では、特にX、Y、Zの各方向への加速度センサを有する例を用いて説明する。ここで、検出レンジの差が小さいセンサの例としてX方向およびY方向の加速度センサを、これらと検出レンジの差が大きいセンサの例としてZ軸方向の加速度センサを挙げている。但し、これらの組み合わせに限られる訳ではなく、例えばZ軸方向の加速度センサの代わりに、いずれかの軸方向の角速度センサが混載されるような場合も、同様の議論が可能である。

　図9は、電圧生成部からアンプ部までの構成のうち、図5と異なる例を示すものである。図5と比較して、検出エレメント変化部5から接続されるC/V変換回路が1つではなく、複数存在する点が異なる。95は検出部、96は検出エレメント部、97は第1のC/V変換部、98は第1のC/V変換部のフィードバックスイッチ、99は第1のC/V変換部のフィードバック容量、100は第1のC/V変換部のオペアンプ、101は第2のC/V変換部、102は第2のC/V変換部のフィードバックスイッチ、103は第2のC/V変換部のフィードバック容量、104は第2のC/V変換部のオペアンプ、105はアンプ部、106は第1のC/V変換部からの入力容量、107は第2のC/V変換部からの入力容量である。

　ここで、図9においては、C/V変換部、ないしそれ以降のアンプ部を、信号のレンジが揃うまで並列構成とし、それ以降の回路で足し合わせる構成とすることでダイナミックレンジの損失を被ることなく、符号分割による検出回路の削減の恩恵を得ることができる。このため、本実施例では、図9に示すように、X、Y軸の検出エレメント変化部96の信号はゲインの小さい第1のC/V変換部97に入力し、小さいゲインを与えるフィードバック容量99によってC/V変換を実施する。一方、Z軸の検出エレメント変化部96の信号はゲインの大きい第2のC/V変換部101に入力し、大きいゲインを与えるフィードバック容量103によってゲインを得、C/V変換を実施する。

　このように、図9に係る物理量センサは、第1物理量（X方向の加速度）を検出し第1符号によって符号化された電圧が印加される第1検出エレメント（96のX）と、第2物理量（Z方向の加速度）を検出し、第1符号と直交する第2符号によって符号化された電圧が印加される第2検出エレメント（96のZ）に対し、第1検出エレメントがその入力に接続され第1検出エレメントからの出力電圧を出力する第1C/V変換部（97）と、第2検出エレメントがその入力に接続され第2検出エレメントからの出力電圧を出力する第2C/V変換部（101）と、をさらに有することを特徴とする。独立した第1および第2C/V変換部によって、X方向の加速度センサとZ方向の加速度センサのそれぞれに適したゲインを得つつ、変換部10を両センサ間で共通にしてコストを低減しうるためである。

　なお本実施例ではC/V変換部のみを並列構成にしているが、並列にするのはアンプ部まで延長しても良い。係る場合でも、少なくともADC部8は両センサ間で共通とすることが可能であり、その分のコストを低減しうる。

　＜所定のC/V変換部のゲインを可変とする構成＞
図10は、電圧生成部からアンプ部までの構成のうち、図5、図9とは異なる構成を示すものである。図5、図9と比較して、検出エレメント5からC/V変換回路に接続される回路において、スイッチによってC/V変換部に入力する検出エレメント5が選択できるようになっており、また、C/V変換部のフィードバック容量も可変となっている点が異なる。108はC/V変換部入力選択スイッチ、109はC/V変換部、110はC/V変換部のフィードバック部スイッチ、111はC/V変換部の第1のフィードバック容量、112はC/V変換部の第１のフィードバック容量選択スイッチ、113はC/V変換部の第2のフィードバック容量、114はC/V変換部の第2のフィードバック容量選択スイッチ、115はC/V変換部のオペアンプである。

　本実施例では、X、Y軸の検出エレメント5のレンジに対してZ軸の検出エレメント変化部5のレンジが小さい場合に、X、Y軸の検出とZ軸の検出を時分割する。すなわち、相p1では、C/V変換部入力選択スイッチ108がX、Y軸の検出エレメント変化部側に切り替わり、さらにフィードバック容量選択スイッチのうち、第1のフィードバック容量選択スイッチ112が閉となることで、X、Y軸に適切なC/V変換ゲインを得つつ、X、Y軸の同時計測を実現する。もう一つの相p2ではC/V変換部入力選択スイッチ108がZ軸の検出エレメント変化部側に切り替わり、さらにフィードバック容量選択スイッチのうち、第2のフィードバック容量選択スイッチ114が閉となることで、Z軸に適切なC/V変換ゲインを得る。なお、実施例のように単一の信号のみを扱う相がある場合はその相では必ずしも直交符号を重畳する必要はないが、各相で2つ以上の信号を扱う場合は直交符号の重畳とその復号が必須となる。

　以上これらの相を順次切り替えることで、X、Y軸の同時取得と、X、Y、Z軸のダイナミックレンジを最大限維持しつつ単一の検出回路での多軸計測を可能とする。

　ADC部８以降では、X、Y軸側のサンプリングとZ軸側のサンプリング結果をマッチトフィルタ部前でサンプル・ホールドして並列に処理しても良いし、回路を共有して直列に処理しても良い。

　実施例3では、実施例1とは異なる符号を用いる構成を説明する。直交符号は自己相関性が悪く、同期を自動化する構成においては、多軸の信号が加算されている場合、チップ同期を行うことが困難となる場合がある。このような場合、直交符号の代わりに、ランダム性を有する拡散符号を用いることができる。本願において、「ランダム性を有する拡散符号」なる用語は、（1）自己相関関数Rii(l)が、位相差l=0 mod N（ただし、modは剰余算、Nは符号長）で大きい値を示し、これ以外の位相差においては十分小さい値であること。（2）相互相関関数、すなわち任意の符号iと符号jについて、Rij(l)が全ての位相差について十分小さいこと、を満たす符号をさす。

　係る自己相関性を持つ符号の例として、以下ではPN系列を用いて説明する。PN系列は、以下の3つの性質を満たす符号の意味で用いている。（1）平衡性：1と-1の出現頻度がたかだか１しか違わない。（2）連なり性：1の連なりと-1の連なりにおいて、連なり数mのものは1/2^mの割合で存在する。（3）相関性：巡回した符号の比較を行った結果、一致する項と一致しない項の差はたかだか1である。PN系列のうち、M系列と呼ばれる最大周期をもつ符号では、自己相関性がh(i)をiチップ遅延した符号とすると、以下のように示される。

　PN符号は符号間の独立性は完全ではないものの、上記に示したような課題が生じうる同期を自動化するような回路構成においては、このPN系列を用いた方が容易に同期補足を行うことができる。また、同期補足までをPN系列のような同期補足に適した自己相関性を持つ符号を用い、同期後はHadamard直交符号のような相互相関の低い符号に切り替える方式もまた有効である。

　さらに、PN系列のようにランダム性が高い符号を用いた場合は、検出エレメント変化部5以降の応答信号に符号を重畳したことにより、信号の帯域が拡がる（拡散）。次に帯域が拡がった状態のデジタル信号に変換し、再度同じ符号によって復号を行い、帯域が狭帯域に戻る（逆拡散）。このことは、アナログ信号部にて外来の電磁ノイズ、特に一定の周波数を持つような周波数がフラットでないノイズが乗った場合は、復号動作によってこのノイズの帯域を拡げ（拡散）、所望の帯域への干渉を減らすことができる。したがって、PN系列のようにランダム性の高い符号を用いて検出エレメント5の応答信号を得る構成は、符号重畳後に印加される外来ノイズの影響を小さくする効果があり、センサの信頼性向上や精度向上に大きな効果がある。また、PN系列に比較してランダム性の弱い直交符号を用いても、符号の選び方によっては帯域の広がるものがあり、帯域を広げる効果のある直交符号を優先的に用いることで前記外来ノイズ耐性に同様の効果を得ることができる。

　以上PN系列を、ランダム性を有する拡散符号の代表として述べたが、上述した3つの自己相関性の要件を満たす符号であれば、使用する符号は問わない。JPL系列やGeffe系列なども活用される符号の例である。

　以上をまとめると、本実施例に係る物理量センサは、第1物理量を検出し第1符号によって符号化された電圧が印加される第1検出エレメント（5）と、第1物理量とは異なる第2物理量を検出し第1符号と異なる第2符号によって符号化された電圧が印加される第2検出エレメント（5）と、第1検出部からの出力電圧と第2検出部からの出力電圧が重畳された第1アナログ信号を第1デジタル信号に変換する第1変換部（10）と、第1デジタル信号を前記第1符号によって復号化する第1復号部（9）と、第1デジタル信号を前記第２符号によって復号化する第2復号部（9）と、を有し、第1符号および第2符号はそれぞれランダム性を有する拡散符号であることを特徴とする。

　このように、直交符号の代わりに拡散符号を用いても、拡散符号の持つ強い自己相関性より、第1検出部からの出力電圧と第2検出部からの出力電圧が重畳された第1アナログ信号から、それぞれの検出エレメントに対応する信号を復号化することができ、製造コストの低減や精度向上等の効果は、実施例1と同様に奏しうる。さらに、直交符号を用いる場合と比較して、符号重畳後に印加される外来ノイズの影響を小さくする効果があり、センサの信頼性向上や精度向上に大きな効果がある。

　実施例4においては、実施例1～3に係る発明を、物理量の検出方法という観点から説明する。

　すなわち、実施例1および2に係る物理量センサを、物理量の検出方法という観点から説明すると、（a）第1物理量に応答する第1可動部を有する第1検出エレメントの第1電極に、第1符号によって符号化された電圧を印加する工程と、（b）第1物理量とは異なる第2物理量に応答する第2可動部を有する第2検出エレメントの第2電極に、第1符号とは直交する第2符号によって符号化された電圧を印加する工程と、（c）第1検出エレメントからの出力電圧と第2検出エレメントからの出力電圧とを重畳する工程と、（d）工程（c）において重畳された信号を第1デジタル信号に変換する工程と、（e）第1デジタル信号を第1符号によって復号化する工程と、（f）第1デジタル信号を第2符号によって復号化する工程と、を有することを特徴とする。係る特徴によって、物理量の検出コストを低減し、または検出精度を向上することが可能となる。

　ここで、特に（c）における、第1および第2検出エレメントからの出力電圧を重畳する工程は、様々な回路構成にて実現できる。例えば、図5および6において説明したように、各検出エレメントに共通に接続される検出信号用電極（66）を設け、ここからの信号をC/V変換部（6）で変換することにより、結果的に各検出エレメントからの出力電圧が重畳された電圧がC/V変換部にて生成する方法でも良い。また、図9において説明したように、各検出エレメントに対応した複数のC/V変換部（97、101）を設けて、各検出エレメントからの出力電圧を独立にC/V変換し、これをその後段で重畳する方法でも良い。

　前者の方法によれば、C/V変換部を多重化することでより検出コストを低減することが可能となる。後者の方法によれば、各検出エレメントに応じた適切な検出レンジにてC/V変換を行い、検出精度を向上することが可能となる。

　さらに、実施例3に係る物理量センサを、物理量の検出方法という観点から説明すると、上記工程（a）および（b）における第1符号および第2符号を、互いに直交する符号の代わりに、ランダム性を有する拡散符号としたものである。係る特徴によって、より外来ノイズの影響を低減し、より物理量検出の信頼度向上や精度向上に寄与するものである。

1：分圧抵抗、2：電圧生成部、3：印加電圧変更スイッチ、4：検出部、5：検出エレメント部、6：C/V変換部、7：アンプ部、8：ADC部、9：復号部、10：変換部、11：制御部、51：C/V変換部のスイッチ、52：C/V変換部のフィードバック容量、53：オペアンプ、54：アンプ部のフィードバックスイッチ、55：アンプ部のフィードバック容量、56：アンプ部の入力容量、57：アンプ部の入力スイッチ、58：アンプ部のバイアス電圧、59：アンプ部のオペアンプ、60：チップ、61：容量検出エレメント、62：固定部、63：可動部、64：固定部、65：キャリア印加用電極、66：検出信号用電極、67：容量検出エレメント、68：可動部、69：固定部、70：キャリア印加用電極、71：配線パターン、72：1チップ遅延器、73：乗算器、74：加算器、75：サンプルホールダ、80：バイアス電圧生成部、81：交流電圧生成部、82：極性反転部、83：スイッチ部、84：検出部、85：検出エレメント部、86：C/V変換部、87：C/V変換部のフィードバック容量、88：C/V変換部のバイアス入力電圧生成部、89：C/V変換部のオペアンプ、90：アンプ部、91：アンプ部の入力容量、92：アンプ部のバイアス入力電圧生成部、93：アンプ部のフィードバック容量、94：アンプ部のオペアンプ、95：検出部、96：検出エレメント部、97：第1のC/V変換部のフィードバック容量、98：第1のC/V変換部のフィードバックスイッチ、99：第1のC/V変換部8のフィードバック容量、100：第1のC/V変換部のオペアンプ、101：第2のC/V変換部、102：第2のC/V変換部のフィードバックスイッチ、103：第2のC/V変換部のフィードバック容量、104：第2のC/V変換部のオペアンプ、105：アンプ部、106：第1のC/V変換部からの入力容量、107：第2のC/V変換分からの入力容量、108：C/V変換部入力選択スイッチ、109：C/V変換部、110：C/V変換部のフィードバック部スイッチ、111：C/V変換部の第1のフィードバック容量、112：C/V変換部の第1のフィードバック容量選択スイッチ、113：C/V変換部の第2のフィードバック容量、114：C/V変換部の第2のフィードバック容量選択スイッチ、115：C/V変換部のオペアンプ、116：電圧切替スイッチ、117：MEMSフィルタ、118：パルス印加部、120：入力電極、121：フィルタ電極、122：出力電極、123：梁部分、131：共通電極、141：検出エレメント、142：検出エレメント、143：回路部、F1：符号、T1：符号、T2：符号、S1：信号、N1：信号。

Claims (15)

1. 　第1物理量に応答する第1可動部と、第1符号によって符号化された電圧が印加される第1電極と、を具備する第1検出エレメントと、
   　前記第1物理量とは異なる第2物理量に応答する第2可動部と、前記第1符号と直交する第2符号によって符号化された電圧が印加される第2電極と、を具備する第2検出エレメントと、
   　前記第1検出エレメントからの出力電圧と前記第2検出エレメントからの出力電圧とを受けて第1デジタル信号に変換する第1変換部と、
   　前記第1デジタル信号を前記第1符号によって復号化する第1復号部と、
   　前記第1デジタル信号を前記第2符号によって復号化する第2復号部と、を有することを特徴とする物理量センサ。
2. 　請求項1において、
   　前記第1検出エレメントおよび前記第2検出エレメントに接続される第3電極と、
   　前記第3電極がその入力に接続され、前記第1検出エレメントからの出力電圧と前記第2検出エレメントからの出力電圧が重畳された電圧出力する第1C/V変換部と、をさらに有することを特徴とする物理量センサ。
3. 　請求項2において、
   　第3方向における角速度に応答する第3可動部と、第3符号によって符号化された電圧が印加される第4電極と、を具備する第3検出エレメントと、
   　前記第3方向とは異なる第4方向における角速度に応答する第4可動部と、前記第3符号と直交する第4符号によって符号化された電圧が印加される第5電極と、を具備する第4検出エレメントと、
   　前記第3検出エレメントからの出力電圧と前記第4検出エレメントからの出力電圧とを受けて第2デジタル信号に変換する第2変換部と、
   　前記第2デジタル信号を前記第3符号によって復号化する第3復号部と、
   　前記第2デジタル信号を前記第4符号によって復号化する第4復号部と、をさらに有し、
   　前記第1物理量は、第1方向における加速度であり、
   　前記第2物理量は、前記第1方向とは異なる第2方向における加速度であることを特徴とする物理量センサ。
4. 　請求項1において、
   　前記第1検出エレメントがその入力に接続され、前記第1検出エレメントからの出力電圧を出力する第1C/V変換部と、
   　前記第2検出エレメントがその入力に接続され、前記第2検出エレメントからの出力電圧を出力する第2C/V変換部と、をさらに有することを特徴とする物理量センサ。
5. 　請求項1において、
   　前記第1アナログ信号を出力する第1C/V変換部と、
   　前記第1C/V変換部の入力と、前記第1検出エレメントまたは前記第2検出エレメントと、を接続する入力選択スイッチと、をさらに有し、
   　前記第1C/V変換部は、前記第１検出エレメントがその入力に接続される場合に選択される第1容量と、前記第2検出エレメントがその入力に接続される場合に選択され前記第1容量とは異なる大きさの第2容量と、を具備することを特徴とする物理量センサ。
6. 　請求項4または5において、
   　前記第1物理量は、前記物理量センサが設けられる半導体基板の主面に平行な第1方向における加速度であり、
   　前記第2物理量は、前記半導体基板の主面に垂直な第2方向における加速度であることを特徴とする物理量センサ。
7. 　請求項4または5において、
   　前記第1物理量は、加速度であり、
   　前記第2物理量は、角速度であることを特徴とする物理量センサ。
8. 　請求項1において、
   　複数の突起を有し、前記第1検出エレメントに前記第1符号によって符号化された電圧を印加する第1MEMSフィルタと、
   　複数の突起を有し、前記第2検出エレメントに前記第2符号によって符号化された電圧を印加する第2MEMSフィルタと、をさらに有することを特徴とする物理量センサ。
9. 　請求項8において、
   　前記第1検出エレメント、前記第2検出エレメント、前記第1MEMSフィルタおよび前記第2MEMSフィルタは同一チップ上に設けられることを特徴とする物理量センサ。
10. 　請求項8において、
    　前記第1MEMSフィルタおよび前記第2MEMSフィルタに接続され、前記第1MEMSフィルタおよび前記第2MEMSフィルタに同一のパルスを印加するための第6電極をさらに有することを特徴とする物理量センサ。
11. 　請求項1において、
    　前記第1符号および前記第2符号は、各成分が1または-1からなることを特徴とする物理量センサ。
12. 　請求項1において、
    　前記第1符号および前記第2符号は、符号長が可変長の符号であることを特徴とする物理量センサ。
13. 　請求項1において、
    　前記第1符号および前記第2符号は、Hadamard直交符号であることを特徴とする物理量センサ。
14. 　第1物理量に応答する第1可動部と、第1符号によって符号化された電圧が印加される第1電極と、を具備する第1検出エレメントと、
    　前記第1物理量とは異なる第2物理量に応答する第2可動部と、第1符号とは異なる第2符号によって符号化された電圧が印加される第2電極と、を具備する第2検出エレメントと、
    　前記第1検出エレメントからの出力電圧と前記第2検出エレメントからの出力電圧とを受けて第1デジタル信号に変換する第1変換部と、
    　前記第1デジタル信号を前記第1符号によって復号化する第1復号部と、
    　前記第1デジタル信号を前記第2符号によって復号化する第2復号部と、を有し、
    　前記第1符号および前記第2符号は、それぞれランダム性を有する拡散符号であることを特徴とする物理量センサ。
15. （a）第1物理量に応答する第1可動部を有する第1検出エレメントの第1電極に、第1符号によって符号化された電圧を印加する工程と、
    （b）前記第1物理量とは異なる第2物理量に応答する第2可動部を有する第2検出エレメントの第2電極に、前記第1符号とは直交する第2符号によって符号化された電圧を印加する工程と、
    （c）前記第1検出エレメントからの出力電圧と前記第2検出エレメントからの出力電圧とを重畳する工程と、
    （d）前記工程（c）において重畳された信号を第1デジタル信号に変換する工程と、
    （e）前記第1デジタル信号を前記第1符号によって復号化する工程と、
    （f）前記第1デジタル信号を前記第2符号によって復号化する工程と、を有することを特徴とする物理量の検出方法。

Images