WO2012173049A1 - アナログスイッチ回路及びこれを用いたモータ駆動装置 - Google Patents

アナログスイッチ回路及びこれを用いたモータ駆動装置 Download PDF

Info

Publication number
WO2012173049A1
WO2012173049A1 PCT/JP2012/064754 JP2012064754W WO2012173049A1 WO 2012173049 A1 WO2012173049 A1 WO 2012173049A1 JP 2012064754 W JP2012064754 W JP 2012064754W WO 2012173049 A1 WO2012173049 A1 WO 2012173049A1
Authority
WO
WIPO (PCT)
Prior art keywords
analog switch
voltage
phase
resistor
motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/064754
Other languages
English (en)
French (fr)
Inventor
正典 土橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US14/125,979 priority Critical patent/US9306556B2/en
Priority to JP2013520524A priority patent/JP5677572B2/ja
Priority to CN201280028032.1A priority patent/CN103597746B/zh
Publication of WO2012173049A1 publication Critical patent/WO2012173049A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/0086—Arrangements or methods for the control of AC motors characterised by a control method other than vector control specially adapted for high speeds, e.g. above nominal speed
    • H02P23/009—Arrangements or methods for the control of AC motors characterised by a control method other than vector control specially adapted for high speeds, e.g. above nominal speed using field weakening
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/08—Arrangements for controlling the speed or torque of a single motor
    • H02P6/085—Arrangements for controlling the speed or torque of a single motor in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/14—Electronic commutators
    • H02P6/16—Circuit arrangements for detecting position
    • H02P6/18—Circuit arrangements for detecting position without separate position detecting elements
    • H02P6/182—Circuit arrangements for detecting position without separate position detecting elements using back-emf in windings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Definitions

  • the present invention relates to an analog switch circuit and a motor driving device using the same.
  • FIG. 11A is a diagram showing a conventional example of a CMOS [Complementary Metal Oxide Semiconductor] type analog switch
  • FIG. 11B is a diagram showing electrical symbols of the analog switch ASW.
  • the analog switch ASW of the conventional example has an N channel type MOS field effect transistor N and a P channel type MOS field effect transistor P connected in parallel, and is inverted with respect to the control voltage Vctrl (+) applied to each gate. In accordance with the control voltage Vctrl ( ⁇ ), the application terminal of the input voltage Vin and the application terminal of the output voltage Vout are turned on / off.
  • the sources of the transistors N and P correspond to the first end of the analog switch ASW and are connected to the application end of the input voltage Vin.
  • the drains of the transistors N and P correspond to the second end of the analog switch ASW and are connected to the application end of the output voltage Vout.
  • the gate of the transistor N corresponds to the control end of the analog switch ASW and is connected to the application end of the control voltage Vctrl (+).
  • the gate of the transistor P corresponds to the inversion control terminal of the analog switch ASW, and is connected to the application terminal of the inversion control voltage Vctrl ( ⁇ ).
  • the back gate of the transistor N is connected to the application terminal of the ground voltage GND.
  • the back gate of the transistor P is connected to the application terminal of the power supply voltage VDD.
  • the control voltage Vctrl (+) is set to the high level (power supply voltage VDD), and the inversion control voltage Vctrl ( ⁇ ) is set to the low level (ground voltage GND).
  • VDD power supply voltage
  • Vctrl inversion control voltage
  • the control voltage Vctrl (+) is set to a low level (ground voltage GND), and the inversion control voltage Vctrl ( ⁇ ) is set to a high level (power supply voltage VDD).
  • VDD power supply voltage
  • the analog switch ASW of the above conventional example will not cause any particular trouble.
  • the control voltage Vctrl (+ ) Is at a low level (ground voltage GND) and the inversion control voltage Vctrl ( ⁇ ) is at a high level (power supply voltage VDD) the transistor P is turned on unintentionally, and the application terminal of the input voltage Vin and the output voltage Vout There is a risk that electrical connection will be accidentally made between the application end of the electrode.
  • Patent Document 1 discloses a configuration in which a clamp circuit is provided so that the applied voltage of a terminal does not exceed a predetermined value.
  • a clamp circuit is provided so that the applied voltage of a terminal does not exceed a predetermined value.
  • An object of the present invention is to provide an analog switch circuit capable of preventing an unintended erroneous turn-on, and a motor driving device using the same, in view of the above-described problems found by the inventors of the present application. To do.
  • an analog switch circuit includes a first resistor; a second resistor; a first terminal connected to the input terminal via the first resistor, and a second terminal connected to the output terminal.
  • a CMOS-type first analog switch connected to the first analog switch; a first end connected to the first end of the first analog switch; a second end connected to the ground end via the second resistor; And a CMOS type second analog switch that is turned on / off in reverse phase with the analog switch (first configuration).
  • the analog switch circuit having the first configuration includes a CMOS type third analog switch inserted between the first resistor and the input terminal and turned on / off in the same phase as the first analog switch. Further, it may be configured (second configuration).
  • analog switch circuit having the second configuration may be configured to further include a third resistor inserted between the third analog switch and the input end (third configuration).
  • the resistance value of the first resistor is set to a value larger than the resistance value of the second resistor (fourth configuration).
  • the motor driving device generates a comparison signal by comparing a selector that sequentially selects and outputs each phase driving voltage of the three-phase motor and a common voltage of the three-phase motor and each phase driving voltage.
  • a comparator that generates each phase drive control signal of the three-phase motor according to the comparison signal, a driver that generates a phase drive voltage of the three-phase motor according to the phase drive control signal,
  • the selector includes an analog circuit having any one of the first to fourth configurations for each phase as means for conducting / interrupting between the application terminal of each phase driving voltage and the comparator.
  • the configuration includes a switch circuit (fifth configuration).
  • the analog switch circuit for each phase may be configured to share the second resistance (sixth configuration).
  • the selector further includes a dummy analog switch circuit that is inserted between the application terminal of the common voltage and the comparator and is always on. It may be configured to include (seventh configuration).
  • the motor driving device having any one of the fifth to seventh configurations may have a configuration (eighth configuration) having a filter inserted between the selector and the comparator.
  • the filter may be configured as an RC filter using a resistor and a capacitor (9th configuration).
  • the electric vehicle according to the present invention has a configuration (tenth configuration) including a motor driving device having any one of the fifth to ninth configurations.
  • the home electric appliance according to the present invention has a configuration (eleventh configuration) including a motor driving device having any one of the fifth to ninth configurations.
  • the industrial equipment according to the present invention has a configuration (a twelfth configuration) including a motor driving device having any one of the fifth to ninth configurations.
  • an analog switch circuit capable of preventing an unintended erroneous turn-on, and a motor driving device using the analog switch circuit.
  • the figure which shows 1st Embodiment of an analog switch circuit The figure which shows 2nd Embodiment of an analog switch circuit.
  • the figure which shows the example of 1 structure of a motor drive device Time chart showing an operation example of the motor drive device 10
  • FIG. Time chart showing the first example of output feedback operation (normal) Time chart showing the second example of output feedback operation (when abnormal)
  • FIG. External view of a vehicle equipped with a motor drive device External view of home appliances (air conditioners) equipped with a motor drive device
  • FIG. 1 is a diagram illustrating a first embodiment of an analog switch circuit.
  • the analog switch circuit 1 according to the first embodiment includes resistors R1 and R2 and CMOS type analog switches S1 and S2.
  • the 1st end of analog switch S1 is connected to the application end of input voltage Vin via resistance R1.
  • the second end of the analog switch S1 is connected to the application end of the output voltage Vout.
  • the control end of the analog switch S1 is connected to the application end of the control voltage Vctrl (+).
  • the inversion control terminal of the analog switch S1 is connected to the application terminal of the inversion control voltage Vctrl ( ⁇ ).
  • the first end of the analog switch S2 is connected to the first end of the analog switch S1.
  • the second end of the analog switch S2 is connected to the application end of the ground voltage GND through the resistor R2.
  • the control end of the analog switch S1 is connected to the application end of the inversion control voltage Vctrl ( ⁇ ).
  • the inversion control terminal of the analog switch S1 is connected to the application terminal of the control voltage Vctrl (+).
  • Analog switches S1 and S2 each have an N-channel MOS field effect transistor N and a P-channel MOS field effect transistor P connected in parallel, similar to the analog switch ASW in FIG. 9A, and are applied to the respective gates. Are turned on / off in opposite phases according to the control voltage Vctrl (+) and the inverted control voltage Vctrl ( ⁇ ).
  • the control voltage Vctrl (+) is set to the high level (power supply voltage VDD), and the inversion control voltage Vctrl ( ⁇ ) is set to the low level (ground voltage GND).
  • VDD power supply voltage
  • Vctrl inversion control voltage
  • the control voltage Vctrl (+) is set to a low level (ground voltage GND), and the inversion control voltage Vctrl ( ⁇ ) is set to a high level (power supply voltage VDD).
  • VDD power supply voltage
  • the analog switch S1 is turned off, and the application end of the input voltage Vin and the application end of the output voltage Vout are interrupted.
  • the input voltage Vin is within the normal range (from the power supply voltage VDD to the ground voltage GND), and of course, for some reason, at least the transistor P (see FIG. 9A) than the power supply voltage VDD. ), Even when an input voltage Vin ( ⁇ VDD + Vth) that is higher by the on-threshold voltage Vth is applied, the node voltage Va can be prevented from exceeding (VDD + Vth), so that the transistor included in the analog switch S1 It becomes possible to prevent erroneous turn-on against P's intention. Even when the input voltage Vin ( ⁇ GND ⁇ Vth) lower than the ground voltage GND by at least the on-threshold voltage Vth of the transistor N (see FIG. 9A) is applied for some reason, the node voltage Va is ( (GND ⁇ Vth) or less, it is possible to prevent erroneous turn-on contrary to the intention of the transistor N included in the analog switch S1.
  • the analog switch S1 can be reliably turned off regardless of the input voltage Vin applied. It is possible to reliably block between the application end and the application end of the output voltage Vout.
  • FIG. 2 is a diagram showing a second embodiment of the analog switch circuit.
  • the analog switch circuit 1 of the second embodiment has substantially the same configuration as that of the first embodiment described above, and is characterized in that it further includes an analog switch S3. Therefore, the same components as those in the first embodiment are denoted by the same reference numerals as those in FIG. 1, and redundant descriptions are omitted. In the following, the characteristic portions of the second embodiment are mainly described.
  • the analog switch S3 is inserted between the resistor R1 and the application terminal of the input voltage Vin, and is turned on / off in the same phase as the analog switch S1. With such a configuration, when the input voltage Vin is within the normal range during the off period of the analog switch circuit 1, the analog switch S3 is turned off. By separating R2, it becomes possible to suppress the influence on the pre-stage circuit connected to the application terminal of the input voltage Vin. On the other hand, when the input voltage Vin not less than (VDD + Vth) or not more than (GND ⁇ Vth) is applied during the OFF period of the analog switch circuit 1, the analog switch S3 is turned on unintentionally, as described above.
  • the node voltage Va can be made to be (VDD + Vth) or less or (GND ⁇ Vth) or more using the resistors R1 and R2, the analog switch S1 is surely turned off, the application terminal of the input voltage Vin and the output voltage It is possible to reliably cut off from the application end of Vout.
  • FIG. 3 is a diagram showing a third embodiment of the analog switch circuit.
  • the analog switch circuit 1 of the third embodiment has substantially the same configuration as that of the second embodiment described above, and is characterized in that it further includes a resistor R3. Therefore, the same components as those in the second embodiment are denoted by the same reference numerals as those in FIG. 2, and redundant descriptions are omitted. In the following, the characteristic portions of the third embodiment are mainly described.
  • the resistor R3 is inserted between the analog switch S3 and the input terminal of the input voltage Vin. With such a configuration, the current flowing from the application terminal of the input voltage Vin to the application terminal of the output voltage Vout during the ON period of the analog switch circuit 1 by arbitrarily setting the resistance value of the resistor R3 (for example, 1 k ⁇ ). It is possible to arbitrarily adjust the amount and protect the internal elements.
  • FIG. 4 is a diagram illustrating a configuration example of the motor driving device.
  • the motor drive device 10 of this configuration example is a main body that performs drive control of a three-phase motor (three-phase brushless motor) 20, and includes a selector 11, a filter 12, a comparator 13, a controller 14, a driver 15, Have
  • the selector 11 sequentially selects and outputs each phase drive voltage U / V / W of the three-phase motor 20 according to the switching signal SW (U / V / W). More specifically, the selector 11 selects and outputs the drive voltage U during the M period of the drive voltage U (the transition period from the L period to the H period or the H period to the L period), and outputs the M of the drive voltage V. The drive voltage V is selected and output during the period, and the drive voltage W is selected and output during the M period of the drive voltage W. That is, the selector 11 selects and outputs a counter electromotive voltage generated in each phase coil of the three-phase motor 20. Further, the selector 11 always selects and outputs the common voltage COM of the three-phase motor 20 in accordance with the switching signal SW (C).
  • the filter 12 is inserted between the selector 11 and the comparator 13 and removes noise components from the common voltage COM of the three-phase motor 20 selected by the selector 11 and each phase drive voltage U / V / W.
  • an RC filter using a resistor and a capacitor can be used as the filter 12 (see FIG. 8).
  • the cutoff frequency of the filter 12 may be set to any value, but may be set to 15 kHz, for example.
  • the comparator 13 compares and compares the common voltage COM of the three-phase motor 20 applied to the inverting input terminal ( ⁇ ) and the phase driving voltages U / V / W sequentially applied to the non-inverting input terminal (+).
  • a signal a is generated.
  • the comparison signal a is at a low level when the common voltage COM is higher than each phase drive voltage U / V / W, and is at a high level when it is low.
  • the controller 14 internally generates a speed signal A having a frequency corresponding to the rotational speed of the three-phase motor 20 based on the comparison signal a, and performs feedback control of the rotational speed of the three-phase motor 20 based on the speed signal A.
  • each phase drive control signal (UH / UL, VH / VL, WH / WL) is generated. More specifically, the controller 14 conversely reduces the rotational speed of the three-phase motor 20 when the frequency of the speed signal A is higher than the predetermined target frequency, and conversely, the frequency of the speed signal A is the predetermined target frequency.
  • each phase drive control signal (UH / UL, VH / VL, WH / WL) is generated so as to increase the rotational speed of the three-phase motor 20.
  • the controller 14 performs PWM [pulse width modulation] control of each phase drive control signal (UH / UL, VH / VL, WH / WL) when controlling the speed of the three-phase motor 20.
  • the driver 15 includes a power transistor (not shown) that is half-bridge connected for each phase of the three-phase motor 20, and each phase drive control signal (UH / UL, VH / VL, Each phase drive voltage U / V / W is generated based on (WH / WL).
  • FIG. 5 is a time chart showing an operation example of the motor drive device 10, and in order from the top, the drive voltage U, the drive voltage V, the drive voltage W, the switching signal SW (U), the switching signal SW (V), The switching signal SW (W), the switching signal SW (C), and the speed signal A are depicted.
  • vertical hatching of each phase drive voltage U / V / W indicates that each phase drive voltage U / V / W is PWM controlled.
  • the switching signal SW (U) is set to the high level (power supply voltage VDD) during the M period of the drive voltage U and is set to the low level (ground voltage GND) during the remaining period.
  • the switching signal SW (V) is at a high level (power supply voltage VDD) during the M period of the drive voltage V, and is at a low level (ground voltage GND) during the remaining period.
  • the switching signal SW (W) is at a high level (power supply voltage VDD) during the M period of the drive voltage W, and is at a low level (ground voltage GND) during the remaining period.
  • the switching signal SW (C) is always at a high level (VDD).
  • the selector 11 selects and outputs the driving voltage U during the H period of the switching signal SW (U), selects and outputs the driving voltage V during the H period of the switching signal SW (V), and switches the switching signal SW (W).
  • the drive voltage W is selected and output during the H period.
  • the selector 11 always selects and outputs the common voltage COM in accordance with the switching signal SW (C) that is always at a high level.
  • the common voltage COM and each phase drive voltage U / V / W output from the selector 11 are input to the comparator 13 via the filter 12.
  • the comparator 13 compares the common voltage COM with each phase drive voltage U / V / W to generate a comparison signal a.
  • the controller 14 internally generates a speed signal A having a frequency corresponding to the rotational speed of the three-phase motor 20 based on the comparison signal a.
  • the ideal waveform of the speed signal A rises from a low level to a high level when each phase drive voltage U / V / W exceeds the common voltage COM in the process of transition from the L period to the H period.
  • the phase drive voltage U / V / W falls below the common voltage COM in the process of transition from the H period to the L period, a rectangular wave falls from the high level to the low level.
  • the rising timing and falling timing of the speed signal A may deviate from the original timing, which hinders the output feedback control by the controller 14 (as a result, drive control of the three-phase motor 20). May occur. Below, such a subject is demonstrated concretely.
  • FIG. 6 is a diagram illustrating a first configuration example of the selector 11 (a configuration that can cause the above-described problem).
  • the selector 11 of the first configuration example includes analog switches S1 (C), S1 (U), S1 (V), and S1 (W).
  • the analog switch S1 (C) is connected between the application terminal of the common voltage COM and the first input terminal of the filter 12 (and thus the inverting input terminal ( ⁇ ) of the comparator 13).
  • the analog switches S1 (U), S1 (V), and S1 (W) are respectively connected to the application terminal of each phase drive voltage (U, V, W) and the second input terminal of the filter 12 (and thus the comparator 13 is not connected). And an inverting input terminal (+).
  • Analog switches S1 (C), S1 (U), S1 (V), and S1 (W) are respectively N-channel MOS field effect transistors N and P-channel transistors connected in parallel, as in analog switch ASW in FIG. 9A.
  • a switching signal SW (C), SW (U), SW (V), SW (W) (each corresponding to the control voltage Vctrl (+) described above, which has a MOS field effect transistor P and is applied to each gate. )
  • the inversion switching signals SWB (C), SWB (U), SWB (V), SWB (W) (each corresponding to the inversion control voltage Vctrl ( ⁇ ) described above).
  • the analog switch S1 (C) is always turned on, and only one of the analog switches S1 (U), S1 (V), and S1 (W) is sequentially turned on.
  • FIG. 7A and 7B are time charts showing a first example (normal) and a second example (abnormal) of the output feedback operation, respectively, in order from the top: drive voltage U, switching signal SW (U), A comparison signal a, a filtered comparison signal b, a mask signal c, and a speed signal A are shown.
  • drive voltage U switching signal SW (U)
  • a comparison signal a a comparison signal a
  • filtered comparison signal b a filtered comparison signal b
  • a mask signal c a speed signal A
  • the first example (normal time) of the output feedback operation will be described with reference to FIGS. 6 and 7A.
  • the switching signal SW (U) is set to the high level
  • the analog switch S1 (U) is turned on
  • the switching signals SW (V) and SW (W) are set to the low level to switch the analog switch.
  • S1 (V) and S1 (W) are turned off. Therefore, the selector 11 selectively outputs the drive voltage U, and the comparator 13 compares the drive voltage U with the common voltage COM to generate the comparison signal a.
  • the comparison signal a is input from the comparator 13
  • a predetermined filter process is performed on the comparison signal a.
  • the filtered comparison signal b has a waveform in which unnecessary pulses due to the PWM component of the drive voltage U are partially removed compared to the original comparison signal a.
  • the comparison signal b is detected (logic level determination) over a predetermined signal detection period (high level period of the mask signal c), and the logic level of the speed signal A is determined according to the detection result. Is switched.
  • the ideal waveform of the speed signal A generated by the internal signal processing of the controller 14 is from a low level to a high level when the drive voltage U exceeds the common voltage COM in the process of transition from the L period to the H period. It becomes a square wave that rises to.
  • the drive voltage of the phase that is PWM-driven may greatly swing to a voltage value higher than the power supply voltage VDD.
  • VDD + Vth the voltage value exceeds (VDD + Vth)
  • Vth the voltage value exceeds (VDD + Vth)
  • the average value of the drive voltage (U + V) or (U + W) becomes higher than the common voltage COM, so that the comparison signal a generated by the comparator 13 or the controller 14 generates the average value.
  • the comparison signal b after the filtering process is maintained at a substantially high level.
  • the logical level of the speed signal A is switched at the same time as the predetermined signal detection period starts, so that the rising timing of the speed signal A deviates from the original timing, and output feedback control by the controller 14 (As a result, the drive control of the three-phase motor 20) may be hindered.
  • FIG. 8 is a diagram illustrating a second configuration example of the selector 11 (a configuration that can solve the above-described problem).
  • the selector 11 of the second configuration example includes analog switch circuits 11C, 11U, 11V, and 11W.
  • the analog switch circuit 11C is connected between the application terminal of the common voltage COM and the first input terminal of the filter 12 (and thus the inverting input terminal ( ⁇ ) of the comparator 13).
  • the analog switch circuits 11U, 11V, and 11W respectively have an application terminal for each phase drive voltage (U, V, W) and a second input terminal of the filter 12 (and a non-inverting input terminal (+) of the comparator 13). Connected between.
  • the analog switch circuits 11U, 11V, and 11W basically have the same configuration as that of the analog switch circuit 1 in FIG. However, the analog switch circuits 11U, 11V, and 11W are not configured to have a resistor R2 for each phase, but are configured to share a single resistor R2 for all phases. With such a configuration, the circuit scale of the selector 11 can be reduced. Of course, a configuration having a resistor R2 for each phase may be employed.
  • the analog switch circuit 11C has the same configuration as the analog switch circuits 11U, 11V, and 11W except that the analog switch S2 and the resistor R2 are removed in view of being always on. In this way, the dummy analog switch circuit 11C that is always on is provided between the application terminal of the common voltage COM and the first input terminal of the filter 12 (and thus the inverting input terminal ( ⁇ ) of the comparator 13).
  • the signal loss between the common voltage COM and each phase drive voltage U / V / W in the selector 11 can be combined, so that the accuracy of the output feedback control by the controller 14 can be improved. It becomes possible.
  • control voltages Vctrl (+) and Vctrl ( ⁇ ) depicted in FIG. 3 are omitted, but in any of the analog switch circuits 11C, 11U, 11V, and 11W, Similarly to FIG. 3, it is assumed that the switching signal SW corresponding to the control voltage Vctrl (+) and the inversion switching signal SWB corresponding to the inversion control voltage Vctrl ( ⁇ ) are applied. That is, the analog switches S1 and S2 are turned on / off in opposite phases, and the analog switches S1 and S3 are turned on / off in phase.
  • the analog switch circuit 11U when the drive voltage U is selected and output, the analog switch circuit 11U is turned on and the analog switch circuits 11V and 11W are turned off.
  • the analog switch circuit 11U that is turned on the analog switches S1 (U) and S3 (U) are turned on, and the application terminal of the drive voltage U and the second input terminal of the filter 12 (and thus the non-inverting input of the comparator 13).
  • the end (+) is electrically connected.
  • the analog switch S2 (U) since the analog switch S2 (U) is turned off, the node voltage U ′ applied to the first end of the analog switch S1 (U) is not unnecessarily lowered, and the normal signal path is adversely affected. There is nothing.
  • the analog switch circuit 11V that is turned off, the analog switches S1 (V) and S3 (V) are turned off, and the analog switch S2 (V) is turned on.
  • the analog switch S3 (V) is turned on unintentionally, but as described above, the resistance Since the node voltage V ′ can be set to (VDD + Vth) or less or (GND ⁇ Vth) or more using R1 and R2, the analog switch S1 (V) is surely turned off, and the application terminal of the drive voltage V and the filter Thus, it is possible to reliably block the connection between the second input terminal 12 and the non-inverting input terminal (+) of the comparator 13.
  • the analog switch circuit 11W that is turned off is the same as described above.
  • the configuration of the analog switch circuits 11C, 11U, 11V, and 11W is not limited to the configuration shown in FIG. 3, and the configurations shown in FIGS. 1 and 2 may be employed.
  • the motor drive device 10 described above may be mounted on an electric vehicle X such as an electric vehicle or a hybrid vehicle (see FIG. 9), a home appliance Y such as an air conditioner (see FIG. 10), an industrial device, or the like. Is possible.
  • the present invention can be suitably used, for example, as a technique for preventing malfunction during output feedback control in a motor drive device that performs drive control of a three-phase motor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

　アナログスイッチ回路１は、抵抗Ｒ１と；抵抗Ｒ２と；第１端が抵抗Ｒ１を介して入力端（Ｖｉｎ）に接続され、第２端が出力端（Ｖｏｕｔ）に接続されたＣＭＯＳ型のアナログスイッチＳ１と；第１端がアナログスイッチＳ１の第１端に接続され、第２端が抵抗Ｒ２を介して接地端に接続され、アナログスイッチＳ１と逆相でオン／オフされるＣＭＯＳ型のアナログスイッチＳ２と；を有する。

Description

アナログスイッチ回路及びこれを用いたモータ駆動装置
　本発明は、アナログスイッチ回路、及び、これを用いたモータ駆動装置に関する。
　図１１Ａは、ＣＭＯＳ［Complementary　Metal　Oxide　Semiconductor］型アナログスイッチの一従来例を示す図であり、図１１Ｂは、アナログスイッチＡＳＷの電気用図記号を示す図である。本従来例のアナログスイッチＡＳＷは、並列に接続されたＮチャネル型ＭＯＳ電界効果トランジスタＮとＰチャネル型ＭＯＳ電界効果トランジスタＰを有し、各々のゲートに印加される制御電圧Ｖｃｔｒｌ（＋）と反転制御電圧Ｖｃｔｒｌ（－）に応じて、入力電圧Ｖｉｎの印加端と出力電圧Ｖｏｕｔの印加端との間を導通／遮断する。
　トランジスタＮ及びＰのソースは、アナログスイッチＡＳＷの第１端に相当し、入力電圧Ｖｉｎの印加端に接続されている。トランジスタＮ及びＰのドレインは、アナログスイッチＡＳＷの第２端に相当し、出力電圧Ｖｏｕｔの印加端に接続されている。トランジスタＮのゲートは、アナログスイッチＡＳＷの制御端に相当し、制御電圧Ｖｃｔｒｌ（＋）の印加端に接続されている。トランジスタＰのゲートは、アナログスイッチＡＳＷの反転制御端に相当し、反転制御電圧Ｖｃｔｒｌ（－）の印加端に接続されている。トランジスタＮのバックゲートは、接地電圧ＧＮＤの印加端に接続されている。トランジスタＰのバックゲートは、電源電圧ＶＤＤの印加端に接続されている。
　アナログスイッチＡＳＷをオンする場合には、制御電圧Ｖｃｔｒｌ（＋）がハイレベル（電源電圧ＶＤＤ）とされ、反転制御電圧Ｖｃｔｒｌ（－）がローレベル（接地電圧ＧＮＤ）とされる。このような電圧の印加によってトランジスタＰ及びＮの少なくとも一方がオンとなり、入力電圧Ｖｉｎの印加端と出力電圧Ｖｏｕｔの印加端との間が導通される。
　一方、アナログスイッチＡＳＷをオフする場合には、制御電圧Ｖｃｔｒｌ（＋）がローレベル（接地電圧ＧＮＤ）とされ、反転制御電圧Ｖｃｔｒｌ（－）がハイレベル（電源電圧ＶＤＤ）とされる。このような電圧の印加によってトランジスタＰ及びＮがいずれもオフとなり、入力電圧Ｖｉｎの印加端と出力電圧Ｖｏｕｔの印加端との間が遮断される。
特開２００３－１８９６８０号公報
　入力電圧Ｖｉｎが通常範囲（電源電圧ＶＤＤから接地電圧ＧＮＤまで）に収まっていれば、上記従来例のアナログスイッチＡＳＷであっても、特段の支障が生じることはない。しかしながら、何らかの理由で、電源電圧ＶＤＤよりも少なくともトランジスタＰのオンスレッショルド電圧Ｖｔｈだけ高い入力電圧Ｖｉｎ（≧ＶＤＤ＋Ｖｔｈ）が印加された場合には、アナログスイッチＡＳＷをオフするために、制御電圧Ｖｃｔｒｌ（＋）をローレベル（接地電圧ＧＮＤ）とし、反転制御電圧Ｖｃｔｒｌ（－）をハイレベル（電源電圧ＶＤＤ）としていても、トランジスタＰが意図に反してオンとなり、入力電圧Ｖｉｎの印加端と出力電圧Ｖｏｕｔの印加端との間を誤って導通してしまうおそれがあった。また、何らかの理由で、接地電圧ＧＮＤよりも少なくともトランジスタＮのオンスレッショルド電圧Ｖｔｈだけ低い入力電圧Ｖｉｎ（≦ＧＮＤ－Ｖｔｈ）が印加された場合にも、トランジスタＮが意図に反してオンとなり、上記と同様の誤動作を生じるおそれがあった。
　上記課題の解決に寄与し得る従来技術の一例として、特許文献１には、端子の印加電圧が所定値を上回らないように、クランプ回路を設ける構成が開示されている。しかしながら、クランプ対象となる端子が多数存在する場合には多数のクランプ回路が必要となり、回路規模の拡大やコストアップが招かれるので、最善の解決策とは言えなかった。
　本発明は、本願の発明者により見出された上記の問題点に鑑み、意図しない誤オンを防止することのできるアナログスイッチ回路、及び、これを用いたモータ駆動装置を提供することを目的とする。
　上記目的を達成するために、本発明に係るアナログスイッチ回路は、第１抵抗と；第２抵抗と；第１端が前記第１抵抗を介して入力端に接続され、第２端が出力端に接続されたＣＭＯＳ型の第１アナログスイッチと；第１端が前記第１アナログスイッチの第１端に接続され、第２端が前記第２抵抗を介して接地端に接続され、前記第１アナログスイッチと逆相でオン／オフされるＣＭＯＳ型の第２アナログスイッチと；を有する構成（第１の構成）とされている。
　なお、上記第１の構成から成るアナログスイッチ回路は、前記第１抵抗と前記入力端との間に挿入され、前記第１アナログスイッチと同相でオン／オフされるＣＭＯＳ型の第３アナログスイッチをさらに有する構成（第２の構成）にするとよい。
　また、上記第２の構成から成るアナログスイッチ回路は、前記第３アナログスイッチと前記入力端の間に挿入された第３抵抗をさらに有する構成（第３の構成）にするとよい。
　また、上記第１～第３いずれかの構成から成るアナログスイッチ回路において、前記第１抵抗の抵抗値は、前記第２抵抗の抵抗値よりも大きい値に設定されている構成（第４の構成）にするとよい。
　また、本発明に係るモータ駆動装置は、三相モータの各相駆動電圧を順次選択して出力するセレクタと、前記三相モータのコモン電圧と各相駆動電圧とを比較して比較信号を生成するコンパレータと、前記比較信号に応じて前記三相モータの各相駆動制御信号を生成するコントローラと、前記各相駆動制御信号に応じて前記三相モータの各相駆動電圧を生成するドライバと、を有し、前記セレクタは、前記各相駆動電圧の印加端と前記コンパレータとの間を各々導通／遮断するための手段として、各相毎に上記第１～第４いずれかの構成から成るアナログスイッチ回路を含む構成（第５の構成）とされている。
　また、上記第５の構成から成るモータ駆動装置において、各相毎のアナログスイッチ回路は、前記第２抵抗を共有する構成（第６の構成）にするとよい。
　また、上記第５または第６の構成から成るモータ駆動装置において、前記セレクタは、前記コモン電圧の印加端と前記コンパレータとの間に挿入され、常時オン状態とされるダミーのアナログスイッチ回路をさらに含む構成（第７の構成）にするとよい。
　また、上記第５～第７いずれかの構成から成るモータ駆動装置は、前記セレクタと前記コンパレータとの間に挿入されたフィルタを有する構成（第８の構成）にするとよい。
　また、上記第８の構成から成るモータ駆動装置において、前記フィルタは、抵抗とキャパシタを用いたＲＣフィルタである構成（第９の構成）にするとよい。
　また、本発明に係る電動車両は、上記第５～第９いずれかの構成から成るモータ駆動装置を備えた構成（第１０の構成）とされている。
　また、本発明に係る家電機器は、上記第５～第９いずれかの構成から成るモータ駆動装置を備えた構成（第１１の構成）とされている。
　また、本発明に係る産業機器は、上記第５～第９いずれかの構成から成るモータ駆動装置を備えた構成（第１２の構成）とされている。
　本発明によれば、意図しない誤オンを防止することのできるアナログスイッチ回路、及び、これを用いたモータ駆動装置を提供することが可能となる。
アナログスイッチ回路の第１実施形態を示す図 アナログスイッチ回路の第２実施形態を示す図 アナログスイッチ回路の第３実施形態を示す図 モータ駆動装置の一構成例を示す図 モータ駆動装置１０の一動作例を示すタイムチャート セレクタ１１の第１構成例を示す図 出力帰還動作の第１例（正常時）を示すタイムチャート 出力帰還動作の第２例（異常時）を示すタイムチャート セレクタ１１の第２構成例を示す図 モータ駆動装置を搭載した車両の外観図 モータ駆動装置を搭載した家電機器（エアコン）の外観図 ＣＭＯＳ型アナログスイッチの一従来例を示す図 ＣＭＯＳ型アナログスイッチの電気用図記号を示す図
＜アナログスイッチ回路＞
　図１は、アナログスイッチ回路の第１実施形態を示す図である。第１実施形態のアナログスイッチ回路１は、抵抗Ｒ１及びＲ２と、ＣＭＯＳ型のアナログスイッチＳ１及びＳ２と、を有する。
　アナログスイッチＳ１の第１端は、抵抗Ｒ１を介して入力電圧Ｖｉｎの印加端に接続されている。アナログスイッチＳ１の第２端は、出力電圧Ｖｏｕｔの印加端に接続されている。アナログスイッチＳ１の制御端は、制御電圧Ｖｃｔｒｌ（＋）の印加端に接続されている。アナログスイッチＳ１の反転制御端は、反転制御電圧Ｖｃｔｒｌ（－）の印加端に接続されている。
　アナログスイッチＳ２の第１端は、アナログスイッチＳ１の第１端に接続されている。アナログスイッチＳ２の第２端は、抵抗Ｒ２を介して接地電圧ＧＮＤの印加端に接続されている。アナログスイッチＳ１の制御端は、反転制御電圧Ｖｃｔｒｌ（－）の印加端に接続されている。アナログスイッチＳ１の反転制御端は、制御電圧Ｖｃｔｒｌ（＋）の印加端に接続されている。
　アナログスイッチＳ１及びＳ２は、それぞれ、図９ＡのアナログスイッチＡＳＷと同じく、並列に接続されたＮチャネル型ＭＯＳ電界効果トランジスタＮとＰチャネル型ＭＯＳ電界効果トランジスタＰを有し、各々のゲートに印加される制御電圧Ｖｃｔｒｌ（＋）と反転制御電圧Ｖｃｔｒｌ（－）に応じて、互いに逆相でオン／オフされる。
　アナログスイッチ回路１をオンする場合には、制御電圧Ｖｃｔｒｌ（＋）がハイレベル（電源電圧ＶＤＤ）とされ、反転制御電圧Ｖｃｔｒｌ（－）がローレベル（接地電圧ＧＮＤ）とされる。このような電圧の印加によってアナログスイッチＳ１がオンとなり、入力電圧Ｖｉｎの印加端と出力電圧Ｖｏｕｔの印加端との間が導通される。このとき、アナログスイッチＳ２はオフとなるので、アナログスイッチＳ１の第１端に印加されるノード電圧Ｖａが不必要に引き下げられることはなく、通常信号パスに悪影響が及ぶことはない。
　一方、アナログスイッチ回路１をオフする場合には、制御電圧Ｖｃｔｒｌ（＋）がローレベル（接地電圧ＧＮＤ）とされ、反転制御電圧Ｖｃｔｒｌ（－）がハイレベル（電源電圧ＶＤＤ）とされる。このような電圧の印加によりアナログスイッチＳ１がオフとなり、入力電圧Ｖｉｎの印加端と出力電圧Ｖｏｕｔの印加端との間が遮断される。このとき、アナログスイッチＳ２はオンとなるので、ノード電圧Ｖａは、入力電圧Ｖｉｎを抵抗Ｒ１及びＲ２で分圧した電圧値（＝Ｖｉｎ×Ｒ２／（Ｒ１＋Ｒ２））まで引き下げられる。
　なお、ノード電圧Ｖａを十分に引き下げるためには、抵抗Ｒ１の抵抗値を抵抗Ｒ２の抵抗値よりも大きい値（例えばＲ１＝１９．１ｋΩ、Ｒ２＝３ｋΩ）に設定しておくことが望ましい。
　このような構成とすることにより、入力電圧Ｖｉｎが通常範囲（電源電圧ＶＤＤから接地電圧ＧＮＤまで）に収まっている場合はもちろん、何らかの理由で、電源電圧ＶＤＤよりも少なくともトランジスタＰ（図９Ａを参照）のオンスレッショルド電圧Ｖｔｈだけ高い入力電圧Ｖｉｎ（≧ＶＤＤ＋Ｖｔｈ）が印加された場合であっても、ノード電圧Ｖａが（ＶＤＤ＋Ｖｔｈ）以上とならないようにすることができるので、アナログスイッチＳ１に含まれるトランジスタＰの意図に反した誤オンを防止することが可能となる。また、何らかの理由で接地電圧ＧＮＤよりも少なくともトランジスタＮ（図９Ａを参照）のオンスレッショルド電圧Ｖｔｈだけ低い入力電圧Ｖｉｎ（≦ＧＮＤ－Ｖｔｈ）が印加された場合であっても、ノード電圧Ｖａが（ＧＮＤ－Ｖｔｈ）以下とならないようにすることができるので、アナログスイッチＳ１に含まれるトランジスタＮの意図に反した誤オンを防止することが可能となる。
　従って、第１実施形態のアナログスイッチ回路１をオフさせる際には、いかなる入力電圧Ｖｉｎが印加されている場合であっても、アナログスイッチＳ１を確実にオフさせることができるので、入力電圧Ｖｉｎの印加端と出力電圧Ｖｏｕｔの印加端との間を確実に遮断することが可能となる。
　図２は、アナログスイッチ回路の第２実施形態を示す図である。第２実施形態のアナログスイッチ回路１は、先出の第１実施形態とほぼ同様の構成であり、アナログスイッチＳ３をさらに有する点に特徴を有している。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分についての重点的な説明を行う。
　アナログスイッチＳ３は、抵抗Ｒ１と入力電圧Ｖｉｎの印加端の間に挿入されており、アナログスイッチＳ１と同相でオン／オフされる。このような構成であれば、アナログスイッチ回路１のオフ期間において、入力電圧Ｖｉｎが通常範囲に収まっている場合には、アナログスイッチＳ３がオフとなるので、入力電圧Ｖｉｎの印加端から抵抗Ｒ１及びＲ２を切り離して、入力電圧Ｖｉｎの印加端に接続される前段回路への影響を抑えることが可能となる。一方、アナログスイッチ回路１のオフ期間において、（ＶＤＤ＋Ｖｔｈ）以上または（ＧＮＤ－Ｖｔｈ）以下の入力電圧Ｖｉｎが印加された場合には、アナログスイッチＳ３が意図せずにオンとなるものの、先述のように、抵抗Ｒ１及びＲ２を用いてノード電圧Ｖａを（ＶＤＤ＋Ｖｔｈ）以下または（ＧＮＤ－Ｖｔｈ）以上とすることができるので、アナログスイッチＳ１を確実にオフさせて、入力電圧Ｖｉｎの印加端と出力電圧Ｖｏｕｔの印加端との間を確実に遮断することが可能となる。
　図３は、アナログスイッチ回路の第３実施形態を示す図である。第３実施形態のアナログスイッチ回路１は、先出の第２実施形態とほぼ同様の構成であり、抵抗Ｒ３をさらに有する点に特徴を有している。そこで、第２実施形態と同様の構成要素については、図２と同一の符号を付すことで重複した説明を割愛し、以下では、第３実施形態の特徴部分についての重点的な説明を行う。
　抵抗Ｒ３は、アナログスイッチＳ３と入力電圧Ｖｉｎの印加端の間に挿入されている。このような構成であれば、抵抗Ｒ３の抵抗値を任意に設定（例えば１ｋΩ）することにより、アナログスイッチ回路１のオン期間において、入力電圧Ｖｉｎの印加端から出力電圧Ｖｏｕｔの印加端に流れる電流量を任意に調整したり、内部素子を保護したりすることが可能となる。
＜モータ駆動装置＞
　図４はモータ駆動装置の一構成例を示す図である。本構成例のモータ駆動装置１０は、三相モータ（三相ブラシレスモータ）２０の駆動制御を行う主体であって、セレクタ１１と、フィルタ１２と、コンパレータ１３と、コントローラ１４と、ドライバ１５と、を有する。
　セレクタ１１は、切替信号ＳＷ（Ｕ／Ｖ／Ｗ）に応じて三相モータ２０の各相駆動電圧Ｕ／Ｖ／Ｗを順次選択して出力する。より具体的に述べると、セレクタ１１は、駆動電圧ＵのＭ期間（Ｌ期間からＨ期間またはＨ期間からＬ期間への遷移期間）に駆動電圧Ｕを選択して出力し、駆動電圧ＶのＭ期間に駆動電圧Ｖを選択して出力し、駆動電圧ＷのＭ期間に駆動電圧Ｗを選択して出力する。すなわち、セレクタ１１は、三相モータ２０の各相コイルに生じる逆起電圧を選択して出力する。また、セレクタ１１は、切替信号ＳＷ（Ｃ）に応じて三相モータ２０のコモン電圧ＣＯＭを常時選択して出力する。
　フィルタ１２は、セレクタ１１とコンパレータ１３との間に挿入されており、セレクタ１１で選択された三相モータ２０のコモン電圧ＣＯＭと各相駆動電圧Ｕ／Ｖ／Ｗからノイズ成分を除去する。フィルタ１２としては、例えば、抵抗とキャパシタを用いたＲＣフィルタを用いることができる（図８を参照）。なお、フィルタ１２のカットオフ周波数は、どのような値に設定しても構わないが、例えば１５ｋＨｚに設定すればよい。
　コンパレータ１３は、反転入力端（－）に印加される三相モータ２０のコモン電圧ＣＯＭと、非反転入力端（＋）に順次印加される各相駆動電圧Ｕ／Ｖ／Ｗを比較して比較信号ａを生成する。比較信号ａは、コモン電圧ＣＯＭが各相駆動電圧Ｕ／Ｖ／Ｗよりも高ければローレベルとなり、低ければハイレベルとなる。
　コントローラ１４は、比較信号ａに基づいて三相モータ２０の回転速度に応じた周波数の速度信号Ａを内部生成し、この速度信号Ａに基づいて三相モータ２０の回転速度の帰還制御を行うように、各相駆動制御信号（ＵＨ／ＵＬ、ＶＨ／ＶＬ、ＷＨ／ＷＬ）を生成する。より具体的に述べると、コントローラ１４は、速度信号Ａの周波数が所定の目標周波数よりも高いときには三相モータ２０の回転速度を下げるように、逆に、速度信号Ａの周波数が所定の目標周波数よりも低いときには三相モータ２０の回転速度を上げるように、各相駆動制御信号（ＵＨ／ＵＬ、ＶＨ／ＶＬ、ＷＨ／ＷＬ）を生成する。なお、コントローラ１４は、三相モータ２０の速度制御に際して各相駆動制御信号（ＵＨ／ＵＬ、ＶＨ／ＶＬ、ＷＨ／ＷＬ）のＰＷＭ［pulse　width　modulation］制御を行う。
　ドライバ１５は、三相モータ２０の各相毎に、ハーフブリッジ接続されたパワートランジスタ（図示せず）を含み、各々のゲートに入力される各相駆動制御信号（ＵＨ／ＵＬ、ＶＨ／ＶＬ、ＷＨ／ＷＬ）に基づいて、各相駆動電圧Ｕ／Ｖ／Ｗを生成する。
　図５は、モータ駆動装置１０の一動作例を示すタイムチャートであり、上から順番に、駆動電圧Ｕ、駆動電圧Ｖ、駆動電圧Ｗ、切替信号ＳＷ（Ｕ）、切替信号ＳＷ（Ｖ）、切替信号ＳＷ（Ｗ）、切替信号ＳＷ（Ｃ）、及び、速度信号Ａが描写されている。なお、図５において、各相駆動電圧Ｕ／Ｖ／Ｗの縦ハッチングは、各相駆動電圧Ｕ／Ｖ／ＷがＰＷＭ制御されていることを示している。
　切替信号ＳＷ（Ｕ）は、駆動電圧ＵのＭ期間にハイレベル（電源電圧ＶＤＤ）とされてその余の期間にローレベル（接地電圧ＧＮＤ）とされる。切替信号ＳＷ（Ｖ）は、駆動電圧ＶのＭ期間にハイレベル（電源電圧ＶＤＤ）とされて、その余の期間にローレベル（接地電圧ＧＮＤ）とされる。切替信号ＳＷ（Ｗ）は、駆動電圧ＷのＭ期間にハイレベル（電源電圧ＶＤＤ）とされて、その余の期間にローレベル（接地電圧ＧＮＤ）とされる。切替信号ＳＷ（Ｃ）は、常時ハイレベル（ＶＤＤ）とされる。
　セレクタ１１は、切替信号ＳＷ（Ｕ）のＨ期間に駆動電圧Ｕを選択して出力し、切替信号ＳＷ（Ｖ）のＨ期間に駆動電圧Ｖを選択して出力し、切替信号ＳＷ（Ｗ）のＨ期間に駆動電圧Ｗを選択して出力する。また、セレクタ１１は、常時ハイレベルとされている切替信号ＳＷ（Ｃ）に応じてコモン電圧ＣＯＭを常時選択して出力する。
　セレクタ１１から出力されるコモン電圧ＣＯＭと各相駆動電圧Ｕ／Ｖ／Ｗは、フィルタ１２を介してコンパレータ１３に入力される。コンパレータ１３では、コモン電圧ＣＯＭと各相駆動電圧Ｕ／Ｖ／Ｗを比較して比較信号ａが生成される。コントローラ１４では、比較信号ａに基づいて三相モータ２０の回転速度に応じた周波数の速度信号Ａが内部生成される。
　なお、速度信号Ａの理想波形は、各相駆動電圧Ｕ／Ｖ／ＷがＬ期間からＨ期間に遷移する過程でコモン電圧ＣＯＭを上回ったときにローレベルからハイレベルに立ち上がり、逆に、各相駆動電圧Ｕ／Ｖ／ＷがＨ期間からＬ期間に遷移する過程でコモン電圧ＣＯＭを下回ったときにハイレベルからローレベルに立ち下がる矩形波となる。
　ただし、セレクタ１１の回路構成によっては、速度信号Ａの立上がりタイミングや立下りタイミングが本来のタイミングからずれてしまい、コントローラ１４による出力帰還制御（延いては、三相モータ２０の駆動制御）に支障を生じる場合がある。以下では、このような課題について具体的に説明する。
　図６は、セレクタ１１の第１構成例（上記の課題を生じ得る構成）を示す図である。第１構成例のセレクタ１１は、アナログスイッチＳ１（Ｃ）、Ｓ１（Ｕ）、Ｓ１（Ｖ）、Ｓ１（Ｗ）を含む。アナログスイッチＳ１（Ｃ）は、コモン電圧ＣＯＭの印加端とフィルタ１２の第１入力端（延いてはコンパレータ１３の反転入力端（－））との間に接続されている。アナログスイッチＳ１（Ｕ）、Ｓ１（Ｖ）、Ｓ１（Ｗ）は、それぞれ、各相駆動電圧（Ｕ、Ｖ、Ｗ）の印加端とフィルタ１２の第２入力端（延いてはコンパレータ１３の非反転入力端（＋））との間に接続されている。
　アナログスイッチＳ１（Ｃ）、Ｓ１（Ｕ）Ｓ１（Ｖ）、Ｓ１（Ｗ）は、それぞれ、図９ＡのアナログスイッチＡＳＷと同じく、並列に接続されたＮチャネル型ＭＯＳ電界効果トランジスタＮとＰチャネル型ＭＯＳ電界効果トランジスタＰを有し、各々のゲートに印加される切替信号ＳＷ（Ｃ）、ＳＷ（Ｕ）、ＳＷ（Ｖ）、ＳＷ（Ｗ）（それぞれ、先述の制御電圧Ｖｃｔｒｌ（＋）に相当）と、反転切替信号ＳＷＢ（Ｃ）、ＳＷＢ（Ｕ）、ＳＷＢ（Ｖ）、ＳＷＢ（Ｗ）（それぞれ、先述の反転制御電圧Ｖｃｔｒｌ（－）に相当）に応じてオン／オフされる。なお、セレクタ１１では、アナログスイッチＳ１（Ｃ）が常時オンとされ、アナログスイッチＳ１（Ｕ）、Ｓ１（Ｖ）、Ｓ１（Ｗ）については、いずれか一つのみが順次オンとされる。
　図７Ａ及び図７Ｂは、それぞれ、出力帰還動作の第１例（正常時）と第２例（異常時）を示すタイムチャートであり、上から順に、駆動電圧Ｕ、切替信号ＳＷ（Ｕ）、比較信号ａ、フィルタ処理済みの比較信号ｂ、マスク信号ｃ、及び、速度信号Ａが示されている。なお、以下では説明の便宜上、セレクタ１１で駆動電圧Ｕが選択出力される場合を例に挙げて説明を行うが、駆動電圧Ｖや駆動電圧Ｗが選択される場合についても同様である。
　まず、図６及び図７Ａを参照しながら、出力帰還動作の第１例（正常時）について説明する。駆動電圧ＵのＭ期間には、切替信号ＳＷ（Ｕ）がハイレベルとされてアナログスイッチＳ１（Ｕ）がオンとなり、切替信号ＳＷ（Ｖ）及びＳＷ（Ｗ）がローレベルとされてアナログスイッチＳ１（Ｖ）及びＳ１（Ｗ）がオフとなる。従って、セレクタ１１からは駆動電圧Ｕが選択出力され、コンパレータ１３では、駆動電圧Ｕとコモン電圧ＣＯＭとを比較することにより比較信号ａが生成される。
　コンパレータ１３から比較信号ａが入力されるコントローラ１４の内部では、まず、比較信号ａに対して所定のフィルタ処理が施される。フィルタ処理済みの比較信号ｂは、元の比較信号ａに比べて、駆動電圧ＵのＰＷＭ成分に起因する不要パルスが一部除去された波形となる。次に、コントローラ１４の内部では、所定の信号検出期間（マスク信号ｃのハイレベル期間）にわたって比較信号ｂの検出（論理レベル判定）が行われ、その検出結果に応じて速度信号Ａの論理レベルが切り替えられる。このようなコントローラ１４の内部信号処理によって生成される速度信号Ａの理想的な波形は、駆動電圧ＵがＬ期間からＨ期間に遷移する過程でコモン電圧ＣＯＭを上回ったときにローレベルからハイレベルに立ち上がる矩形波となる。
　次に、図６及び図７Ｂを参照しながら、出力帰還動作の第２例（異常時）について説明する。先にも述べたように、駆動電圧ＵのＭ期間には、切替信号ＳＷ（Ｕ）がハイレベルとされてアナログスイッチＳ１（Ｕ）がオンとなり、セレクタ１１から駆動電圧Ｕが選択出力される。このとき、切替信号ＳＷ（Ｖ）及びＳＷ（Ｗ）は、いずれもローレベルとされているので、本来であればアナログスイッチＳ１（Ｖ）及びＳ１（Ｗ）はいずれもオフとなっていなければならず、コンパレータ１３では、駆動電圧Ｕのみとコモン電圧ＣＯＭとが比較されて比較信号ａが生成されなければならない。
　しかしながら、何らかの理由で、電源電圧ＶＤＤよりも少なくともトランジスタＰのオンスレッショルド電圧Ｖｔｈだけ高い駆動電圧ＶまたはＷ（≧ＶＤＤ＋Ｖｔｈ）が印加された場合には、アナログスイッチＳＷ（Ｖ）及びＳＷ（Ｗ）をオフするために、切替信号ＳＷ（Ｖ）及びＳＷ（Ｗ）をローレベル（接地電圧ＧＮＤ）としていても、トランジスタＰが意図に反してオンとなり、本来であれば駆動電圧Ｕのみを選択出力すべきところに、不要な駆動電圧ＶまたはＷを加算して出力してしまうおそれがあった。例えば、モータ駆動条件（モータの特性や駆動電流値）によっては、ＰＷＭ駆動されている相（モニタ対象とされていない相）の駆動電圧が電源電圧ＶＤＤよりも高い電圧値まで大きく振れることがあり、その電圧値が（ＶＤＤ＋Ｖｔｈ）を超えると、上記の異常状態に陥るおそれがあった。また、接地電圧ＧＮＤよりも少なくともトランジスタＮのオンスレッショルド電圧Ｖｔｈだけ低い駆動電圧ＶまたはＷ（≦ＧＮＤ－Ｖｔｈ）が印加された場合にも、上記と同様の異常状態に陥るおそれがあった。
　このような異常状態に陥ると、コモン電圧ＣＯＭよりも駆動電圧（Ｕ＋Ｖ）または（Ｕ＋Ｗ）の平均値の方が高くなるので、コンパレータ１３で生成される比較信号ａやコントローラ１４の内部で生成されるフィルタ処理後の比較信号ｂがほぼハイレベルに維持される状態となる。その結果、所定の信号検出期間が開始されると同時に、速度信号Ａの論理レベルが切り替えられることになるので、速度信号Ａの立上がりタイミングが本来のタイミングからずれてしまい、コントローラ１４による出力帰還制御（延いては、三相モータ２０の駆動制御）に支障を生じるおそれがある。
　図８は、セレクタ１１の第２構成例（上記課題を解消し得る構成）を示す図である。第２構成例のセレクタ１１は、アナログスイッチ回路１１Ｃ、１１Ｕ、１１Ｖ、１１Ｗを含む。アナログスイッチ回路１１Ｃは、コモン電圧ＣＯＭの印加端とフィルタ１２の第１入力端（延いてはコンパレータ１３の反転入力端（－））との間に接続されている。アナログスイッチ回路１１Ｕ、１１Ｖ、１１Ｗは、それぞれ、各相駆動電圧（Ｕ、Ｖ、Ｗ）の印加端とフィルタ１２の第２入力端（延いてはコンパレータ１３の非反転入力端（＋））との間に接続されている。
　アナログスイッチ回路１１Ｕ、１１Ｖ、１１Ｗは、それぞれ、基本的に図３のアナログスイッチ回路１と同様の構成から成る。ただし、アナログスイッチ回路１１Ｕ、１１Ｖ、１１Ｗは、各相毎に抵抗Ｒ２を有する構成ではなく、単一の抵抗Ｒ２を全ての相で共有する構成とされている。このような構成とすることにより、セレクタ１１の回路規模を縮小することが可能となる。もちろん、各相毎に抵抗Ｒ２を有する構成としても構わない。
　また、アナログスイッチ回路１１Ｃは、常時オン状態とされることに鑑みてアナログスイッチＳ２と抵抗Ｒ２が取り除かれていること以外、アナログスイッチ回路１１Ｕ、１１Ｖ、１１Ｗと全く同様の構成から成る。このように、コモン電圧ＣＯＭの印加端とフィルタ１２の第１入力端（延いてはコンパレータ１３の反転入力端（－））との間に、常時オン状態とされるダミーのアナログスイッチ回路１１Ｃを挿入した構成とすることにより、セレクタ１１内部におけるコモン電圧ＣＯＭと各相駆動電圧Ｕ／Ｖ／Ｗとの信号ロス分を合わせ込むことができるので、コントローラ１４による出力帰還制御の精度を高めることが可能となる。
　なお、図８では、図示の便宜上、図３で描写されている制御電圧Ｖｃｔｒｌ（＋）及びＶｃｔｒｌ（－）が省略されているが、アナログスイッチ回路１１Ｃ、１１Ｕ、１１Ｖ、１１Ｗのいずれにおいても、図３と同様にして、制御電圧Ｖｃｔｒｌ（＋）に相当する切替信号ＳＷと、反転制御電圧Ｖｃｔｒｌ（－）に相当する反転切替信号ＳＷＢが印加されているものとする。すなわち、アナログスイッチＳ１及びＳ２は互いに逆相でオン／オフされ、アナログスイッチＳ１及びＳ３は互いに同相でオン／オフされる。
　第２構成例のセレクタ１１において、例えば駆動電圧Ｕを選択して出力する場合には、アナログスイッチ回路１１Ｕがオンとされて、アナログスイッチ回路１１Ｖ及び１１Ｗがオフとされる。オンとされるアナログスイッチ回路１１Ｕにおいては、アナログスイッチＳ１（Ｕ）及びＳ３（Ｕ）がオンとなり、駆動電圧Ｕの印加端とフィルタ１２の第２入力端（延いてはコンパレータ１３の非反転入力端（＋））との間が導通される。このとき、アナログスイッチＳ２（Ｕ）はオフとなるので、アナログスイッチＳ１（Ｕ）の第１端に印加されるノード電圧Ｕ’が不必要に引き下げられることはなく、通常信号パスに悪影響が及ぶことはない。
　一方、オフとされるアナログスイッチ回路１１Ｖでは、アナログスイッチＳ１（Ｖ）及びＳ３（Ｖ）がオフとされ、アナログスイッチＳ２（Ｖ）がオンとされる。ここで、（ＶＤＤ＋Ｖｔｈ）以上または（ＧＮＤ－Ｖｔｈ）以下の出力電圧Ｖが印加された場合には、アナログスイッチＳ３（Ｖ）が意図せずにオンとなるものの、先にも述べた通り、抵抗Ｒ１及びＲ２を用いてノード電圧Ｖ’を（ＶＤＤ＋Ｖｔｈ）以下または（ＧＮＤ－Ｖｔｈ）以上とすることができるので、アナログスイッチＳ１（Ｖ）を確実にオフさせて、駆動電圧Ｖの印加端とフィルタ１２の第２入力端（延いては、コンパレータ１３の非反転入力端（＋））との間を確実に遮断することが可能となる。なお、オフとされるアナログスイッチ回路１１Ｗについても、上記と同様である。
　従って、第２構成例のセレクタ１１であれば、選択出力すべき相の駆動電圧のみを確実にコンパレータ１３に伝達することができるので、コントローラ１４による出力帰還制御（延いては、三相モータ２０の駆動制御）の誤動作を回避することが可能となる。
　なお、上記では、第２構成例のセレクタ１１において、駆動電圧Ｕを選択して出力する場合を例に挙げて説明を行ったが、駆動電圧Ｖ及びＷを選択して出力する場合についても上記と同様の効果を享受することが可能であることは言うまでもない。
　また、アナログスイッチ回路１１Ｃ、１１Ｕ、１１Ｖ、１１Ｗの構成については、図３の構成に限らず、図１や図２の構成を採用することも可能である。
＜モータ駆動装置の適用対象＞
　以上で説明したモータ駆動装置１０は、電気自動車やハイブリッド自動車などの電動車両Ｘ（図９を参照）、エアコンなどの家電機器Ｙ（図１０を参照）、或いは、産業機器などに搭載することが可能である。
＜その他の変形例＞
　なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
　本発明は、例えば、三相モータの駆動制御を行うモータ駆動装置において、出力帰還制御時の誤動作を防止するための技術として好適に利用することが可能である。
　　　１　　アナログスイッチ回路
　　　１０　　モータ駆動装置
　　　１１　　セレクタ
　　　１１Ｕ、１１Ｖ、１１Ｗ、１１Ｃ　　アナログスイッチ回路
　　　１２　　フィルタ
　　　１３　　コンパレータ
　　　１４　　コントローラ
　　　１５　　ドライバ
　　　２０　　三相モータ（三相ブラシレスモータ）
　　　Ｓ１、Ｓ２、Ｓ３　　アナログスイッチ
　　　Ｒ１、Ｒ２、Ｒ３　　抵抗
　　　Ｘ　　電動車両
　　　Ｙ　　家電機器

Claims (12)

  1. 　第１抵抗と；
    　第２抵抗と；
    　第１端が前記第１抵抗を介して入力端に接続され、第２端が出力端に接続されたＣＭＯＳ型の第１アナログスイッチと；
    　第１端が前記第１アナログスイッチの第１端に接続され、第２端が前記第２抵抗を介して接地端に接続され、前記第１アナログスイッチと逆相でオン／オフされるＣＭＯＳ型の第２アナログスイッチと；
    　を有することを特徴とするアナログスイッチ回路。
  2. 　前記第１抵抗と前記入力端との間に挿入され、前記第１アナログスイッチと同相でオン／オフされるＣＭＯＳ型の第３アナログスイッチをさらに有することを特徴とする請求項１に記載のアナログスイッチ回路。
  3. 　前記第３アナログスイッチと前記入力端との間に挿入された第３抵抗をさらに有することを特徴とする請求項２に記載のアナログスイッチ回路。
  4. 　前記第１抵抗の抵抗値は、前記第２抵抗の抵抗値よりも大きい値に設定されていることを特徴とする請求項１～請求項３のいずれか一項に記載のアナログスイッチ回路。
  5. 　三相モータの各相駆動電圧を順次選択して出力するセレクタと、
    　前記三相モータのコモン電圧と各相駆動電圧とを比較して比較信号を生成するコンパレータと、
    　前記比較信号に応じて前記三相モータの各相駆動制御信号を生成するコントローラと、
    　前記各相駆動制御信号に応じて前記三相モータの各相駆動電圧を生成するドライバと、
    　を有し、
    　前記セレクタは、前記各相駆動電圧の印加端と前記コンパレータとの間を各々導通／遮断するための手段として、各相毎に請求項１～請求項４のいずれか一項に記載のアナログスイッチ回路を含むことを特徴とするモータ駆動装置。
  6. 　各相毎のアナログスイッチ回路は、前記第２抵抗を共有することを特徴とする請求項５に記載のモータ駆動装置。
  7. 　前記セレクタは、前記コモン電圧の印加端と前記コンパレータとの間に挿入され、常時オン状態とされるダミーのアナログスイッチ回路をさらに含むことを特徴とする請求項５または請求項６に記載のモータ駆動装置。
  8. 　前記セレクタと前記コンパレータとの間に挿入されたフィルタをさらに有することを特徴とする請求項５～請求項７のいずれか一項に記載のモータ駆動装置。
  9. 　前記フィルタは、抵抗とキャパシタを用いたＲＣフィルタであることを特徴とする請求項８に記載のモータ駆動装置。
  10. 　請求項５～請求項９のいずれか一項に記載のモータ駆動装置を備えたことを特徴とする電動車両。
  11. 　請求項５～請求項９のいずれか一項に記載のモータ駆動装置を備えたことを特徴とする家電機器。
  12. 　請求項５～請求項９のいずれか一項に記載のモータ駆動装置を備えたことを特徴とする産業機器。
PCT/JP2012/064754 2011-06-16 2012-06-08 アナログスイッチ回路及びこれを用いたモータ駆動装置 Ceased WO2012173049A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/125,979 US9306556B2 (en) 2011-06-16 2012-06-08 Analog-switch circuit and motor drive apparatus using same
JP2013520524A JP5677572B2 (ja) 2011-06-16 2012-06-08 アナログスイッチ回路及びこれを用いたモータ駆動装置
CN201280028032.1A CN103597746B (zh) 2011-06-16 2012-06-08 模拟开关电路及使用它的电机驱动装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-134368 2011-06-16
JP2011134368 2011-06-16

Publications (1)

Publication Number Publication Date
WO2012173049A1 true WO2012173049A1 (ja) 2012-12-20

Family

ID=47357038

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/064754 Ceased WO2012173049A1 (ja) 2011-06-16 2012-06-08 アナログスイッチ回路及びこれを用いたモータ駆動装置

Country Status (4)

Country Link
US (1) US9306556B2 (ja)
JP (1) JP5677572B2 (ja)
CN (1) CN103597746B (ja)
WO (1) WO2012173049A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6694443B2 (ja) * 2015-06-02 2020-05-13 イー インク コーポレイション ディスプレイを駆動するための装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01236731A (ja) * 1988-03-16 1989-09-21 Nec Corp 相補型アナログスイッチ
JP2001028891A (ja) * 1999-07-13 2001-01-30 Rohm Co Ltd モータ駆動装置
JP2006115599A (ja) * 2004-10-14 2006-04-27 Renesas Technology Corp モータの駆動制御装置および起動方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2600753B2 (ja) * 1988-02-03 1997-04-16 日本電気株式会社 入力回路
CN1166090A (zh) * 1996-10-21 1997-11-26 成都希望电子研究所 一种代替可变电阻器的模拟开关电路
JP2003189680A (ja) * 2001-12-12 2003-07-04 Matsushita Electric Ind Co Ltd コイル負荷の駆動装置
US20120221269A1 (en) * 2011-02-28 2012-08-30 Kent David Wanner Method and system for determining dc bus leakage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01236731A (ja) * 1988-03-16 1989-09-21 Nec Corp 相補型アナログスイッチ
JP2001028891A (ja) * 1999-07-13 2001-01-30 Rohm Co Ltd モータ駆動装置
JP2006115599A (ja) * 2004-10-14 2006-04-27 Renesas Technology Corp モータの駆動制御装置および起動方法

Also Published As

Publication number Publication date
US20140117914A1 (en) 2014-05-01
JPWO2012173049A1 (ja) 2015-02-23
JP5677572B2 (ja) 2015-02-25
US9306556B2 (en) 2016-04-05
CN103597746B (zh) 2016-08-31
CN103597746A (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
JP4879645B2 (ja) モータ駆動装置及びこれを用いた電気機器
JP5537272B2 (ja) 負荷駆動回路装置及びこれを用いた電気機器
US8520346B2 (en) Abnormality detection circuit, load driving device, and electrical apparatus
US9906215B2 (en) Load-driving circuit
EP3046240B1 (en) Integrated circuit charge pump with failure protection
US8933714B2 (en) Level shift circuit using parasitic resistor in semiconductor substrate
WO2013137244A1 (ja) インバータ装置及びパワーステアリング装置
JP6402832B2 (ja) 半導体デバイス駆動回路およびインバータ装置
JP4531500B2 (ja) 半導体装置および半導体装置モジュール
TWI394361B (zh) 馬達驅動電路
JP2013085419A (ja) 電力変換装置
US20080186603A1 (en) Vehicle mirror device
JP6708003B2 (ja) 給電制御装置
JP2011188271A (ja) ゲート駆動回路
JP6254029B2 (ja) 駆動制御装置及び故障検知方法
US8994437B2 (en) Semiconductor device and circuit for controlling potential of gate of insulated gate type switching device
JP6384300B2 (ja) 電力変換回路の駆動装置
JP5677572B2 (ja) アナログスイッチ回路及びこれを用いたモータ駆動装置
JP5060750B2 (ja) モータ駆動回路およびそれを用いた電子機器
JP2018196115A (ja) 電子モジュールおよび自動車ならびにモジュールのスイッチオン過程中の入力電流を制限する方法
JP6023551B2 (ja) アナログスイッチ回路およびそれを備える電気機器
JP4886023B2 (ja) スイッチング素子の駆動回路
WO2007004418A1 (ja) 半導体集積回路装置
JP2006081363A (ja) コイル負荷駆動回路及びそれを備えた光ディスク装置
JP4475257B2 (ja) 電流制限回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12799982

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013520524

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14125979

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12799982

Country of ref document: EP

Kind code of ref document: A1