WO2012137396A1 - 乱数生成装置 - Google Patents

乱数生成装置 Download PDF

Info

Publication number
WO2012137396A1
WO2012137396A1 PCT/JP2012/000870 JP2012000870W WO2012137396A1 WO 2012137396 A1 WO2012137396 A1 WO 2012137396A1 JP 2012000870 W JP2012000870 W JP 2012000870W WO 2012137396 A1 WO2012137396 A1 WO 2012137396A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
random number
reception
output signal
generation device
Prior art date
Application number
PCT/JP2012/000870
Other languages
English (en)
French (fr)
Inventor
木原　秀之
太田　和代
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2012137396A1 publication Critical patent/WO2012137396A1/ja
Priority to US14/042,664 priority Critical patent/US9252756B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator

Definitions

  • the present invention relates to a random number generation device.
  • FIG. 17 is a circuit diagram showing a configuration of a conventional random number generator.
  • the random number generation device as in Patent Document 1 includes a regulator 900, a voltage controlled oscillator (VCO) 930, and a random number generation unit 940.
  • the regulator 900 amplifies an error between the reference voltage Vref and the feedback voltage S93 by the amplifier 91 to generate a control voltage S91, and outputs based on this.
  • the voltage Vout is adjusted.
  • the VCO 930 outputs an output signal CLK in which the frequency of the oscillation frequency is changed according to the change in the voltage level of the control voltage S91.
  • the random number generation unit 940 generates a pseudo random number based on the output signal CLK of the VCO 930. As described above, the pseudo random number generated by the random number generation unit 940 changes according to the oscillation frequency of the VCO 930 (that is, changes according to the control voltage S91 of the regulator 900). Therefore, as long as the control voltage S91 changes constantly, Random numbers with high irregularity can be generated.
  • Patent Document 2 shows a configuration in which different pseudo-random numbers are generated according to fluctuations in the voltage level of the control voltage input to the control terminal of the VCO.
  • JP 2007-122560 A Japanese Patent Laid-Open No. 10-340183
  • Patent Document 1 it is assumed that the control voltage changes due to the increase or decrease of the load or the fluctuation of the power supply voltage. However, when the power supply voltage is stable with little increase and decrease of the load, the control voltage hardly changes. End up. If the change in the control voltage is small, the fluctuation of the oscillation frequency in the output voltage of the VCO is also small, so the randomness of the random number is low. Patent Document 2 also describes that a power supply having a large voltage change is used as the control voltage of the VCO, but a specific power supply mode is not disclosed.
  • the present invention solves such a conventional problem, and an object of the present invention is to provide a random number generator capable of generating random numbers with high irregularity with a simple configuration.
  • a random number generation device has a reception mechanism that receives energy transmitted from a transmission unit in a contactless manner, a reception unit that converts energy received by the reception mechanism into a reception voltage, and the reception voltage
  • a voltage-controlled oscillator that outputs an output signal that oscillates
  • a pseudo-random number generator that generates a pseudo-random number that varies according to the oscillation frequency of the output signal of the voltage-controlled oscillator.
  • the pseudo random number generator is configured to switch between an on period in which the output signal based on the received voltage is output and an off period in which the output signal is fixed and output based on an operation signal.
  • a pseudo random number that varies based on the wave number of the output signal input during the period is generated.
  • the oscillation frequency of the output signal output from the voltage controlled oscillator varies according to the reception voltage of the reception unit that receives the energy transmitted from the transmission unit in a non-contact manner. Since the reception voltage varies according to the distance between the transmission unit and the reception unit, the reception voltage can be greatly changed by changing the distance. Since pseudo-random numbers can be generated based on the reception voltage that varies greatly as described above, random numbers with high irregularity can be generated with a simple configuration. Furthermore, since a period in which the fluctuation of the reception voltage is large can be set as the ON period, a pseudo random number can be generated based on the period in which the fluctuation of the reception voltage is large, and as a result, the randomness of the random number is further increased. be able to.
  • a limiter circuit for limiting the reception voltage of the reception unit to a predetermined voltage range may be provided.
  • the voltage (voltage based on the received voltage) input to the voltage controlled oscillator can be within the operating range of the voltage controlled oscillator.
  • the limiter circuit may have a temperature-dependent characteristic in which a voltage value output according to temperature varies. As a result, the voltage input to the voltage controlled oscillator fluctuates even with a temperature change, so that a random number with higher irregularity can be generated.
  • the reception mechanism may include a coil that receives electromagnetic waves from the transmission unit in a non-contact manner.
  • the induced electromotive force generated in the coil easily varies according to the distance between the transmission unit and the reception unit.
  • the induced electromotive force generated in the coil can be easily used as a power source for the receiving unit.
  • the reception mechanism may include a light receiving element that receives light from the transmission unit in a non-contact manner. As a result, the amount of light received by the light receiving element easily varies according to the distance between the transmission unit and the reception unit.
  • the pseudo-random number generator may include an M-sequence bit string arithmetic unit having a shift register and an exclusive OR gate. Thereby, a complicated pseudo random number sequence can be easily generated with a simple configuration.
  • the present invention is configured as described above, and has an effect that random numbers with high irregularity can be generated with a simple configuration.
  • FIG. 1 is a circuit diagram showing a schematic configuration example of a random number generation device according to the first embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing a specific configuration example of the receiving unit in the random number generation device shown in FIG.
  • FIG. 3 is a graph showing changes in the reception voltage according to the distance between the reception unit and the transmission unit in the random number generation device of FIG.
  • FIG. 4 is a circuit diagram showing a specific configuration example of the pseudo random number generator in the random number generation device shown in FIG.
  • FIG. 5 is a circuit diagram showing a schematic configuration example of a random number generation device according to a modification of the first embodiment of the present invention.
  • FIG. 6 is a circuit diagram showing a schematic configuration example of a random number generation device according to the second embodiment of the present invention.
  • FIG. 1 is a circuit diagram showing a schematic configuration example of a random number generation device according to the first embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing a specific configuration example of the receiving unit in the
  • FIG. 7 is a graph showing oscillation frequency characteristics with respect to the control voltage of the voltage controlled oscillator of the random number generation device shown in FIG.
  • FIG. 8 is a circuit diagram showing a specific configuration example of the limiter circuit shown in FIG.
  • FIG. 9 is a graph showing the simulation result of the input / output voltage characteristics of the limiter circuit shown in FIG.
  • FIG. 10 is a graph showing a simulation result of output voltage characteristics with respect to temperature of the limiter circuit shown in FIG.
  • FIG. 11 is a circuit diagram showing a schematic configuration example of a random number generation device according to a modification of the second embodiment of the present invention.
  • FIG. 12 is a graph showing simulation results of the input / output voltage characteristics of the limiter circuit shown in FIG. FIG.
  • FIG. 13 is a graph showing a simulation result of output voltage characteristics with respect to temperature of the limiter circuit shown in FIG.
  • FIG. 14 is a circuit diagram showing a schematic configuration example of a receiving unit in the random number generation device according to the third embodiment of the present invention.
  • FIG. 15 is a circuit diagram showing a configuration example of a communication device to which a random number generation device according to an embodiment of the present invention is applied.
  • FIG. 16 is a schematic diagram showing an example of the relationship between the primary side coil and the secondary side coil.
  • FIG. 17 is a circuit diagram showing a configuration of a conventional random number generator.
  • FIG. 1 is a circuit diagram showing a schematic configuration example of a random number generation device according to the first embodiment of the present invention.
  • the random number generation device 10 includes a reception mechanism 101 that receives energy transmitted from the transmission unit 20 in a contactless manner, and converts the energy received by the reception mechanism 101 into a reception voltage VIN.
  • a receiving unit 100 for conversion a voltage controlled oscillator (VCO) 110 that outputs an output signal CKIN that oscillates based on the received voltage VIN, and a pseudo-random number that varies according to the oscillation frequency of the output signal CKIN of the voltage controlled oscillator 110 ( a pseudorandom number generator 120 for generating pseudorandom numbers).
  • VCO voltage controlled oscillator
  • the receiving unit 100 When receiving energy from the transmitting unit 20 in a non-contact manner, the receiving unit 100 receives the energy by the receiving mechanism 101 and converts the energy into a received voltage VIN.
  • the voltage control oscillator 110 receives a control voltage VCOIN based on the reception voltage VIN. In the present embodiment, the control voltage VCOIN is equal to the reception voltage VIN.
  • the voltage controlled oscillator 110 outputs an output signal (clock signal) CKIN that oscillates based on the input control voltage VCOIN.
  • the pseudo random number generator 120 generates a pseudo random number sequence that varies according to the output signal CKIN of the voltage controlled oscillator 110, and outputs the pseudo random number of the pseudo random number sequence for each bit. In the present embodiment, a pseudo random number sequence including 20 output terminals S1 to S20 and including a 20-bit pseudo random number is generated.
  • the oscillation frequency of the output signal CKIN output from the voltage controlled oscillator 110 varies according to the reception voltage VIN of the reception unit 100 that receives the energy transmitted from the transmission unit 20 in a contactless manner. Since the reception voltage VIN varies according to the distance between the transmission unit 20 and the reception unit 100, the reception voltage VIN can be largely varied by changing the distance. Since pseudorandom numbers can be generated based on the reception voltage VIN that varies greatly as described above, random numbers with high irregularity can be generated with a simple configuration.
  • FIG. 2 is a circuit diagram showing a specific configuration example of the receiving unit in the random number generation device shown in FIG.
  • the transmission unit 20 in the present embodiment includes a coil (primary coil) L2 to which a voltage based on electric power supplied from a power source (not shown) is applied.
  • the receiving unit 100 in the present embodiment includes a coil (secondary coil) L1 that receives electromagnetic waves as energy from the transmitting unit 20 in a non-contact manner as the receiving mechanism 101. Thereby, energy can be transferred between the coil L2 of the transmission unit 20 and the coil L1 of the reception unit 100 by electromagnetic induction.
  • an induced electromotive force E is generated in the coil L ⁇ b> 1 of the receiving unit 100 when energy by electromagnetic waves is transmitted from the coil L ⁇ b> 2 of the transmitting unit 20 to the coil L ⁇ b> 1 of the receiving unit 100 without contact.
  • the induced electromotive force E is generated in the coil L1 of the receiving unit 100 by non-contact, and therefore the induced electromotive force E generated in the coil L1 according to the distance between the transmitting unit 20 and the receiving unit 100 is easy. Fluctuates.
  • the reception voltage VIN easily varies.
  • the receiving unit 100 includes a rectifying circuit 102 that rectifies the induced electromotive force E received by the coil L1 of the receiving mechanism 101.
  • the rectifier circuit 102 is configured by a diode bridge circuit in which four diodes D1 to D4 are connected in a bridge shape.
  • the anode of the diode D1 and the cathode of the diode D3 are connected to one end of the coil L1, and the anode of the diode D2 and the cathode of the diode D4 are connected to the other end of the coil L1.
  • the cathodes of the diode D1 and the diode D2 are connected to each other, and the anodes of the diode D3 and the diode D4 are connected to each other.
  • the receiving unit 100 includes a capacitive element C1 for stabilizing the induced electromotive force E rectified by the rectifying circuit 102.
  • the cathodes of the diodes D1 and D2 are connected to one end of the capacitive element C1, and the anodes of the diodes D3 and D4 are connected to the other end of the capacitive element C1.
  • the other end of the capacitive element C1 is connected to the ground, and the voltage at one end of the capacitive element C1 is output as the received voltage VIN of the receiving unit 100.
  • FIG. 16 is a schematic diagram showing an example of the relationship between the primary side coil and the secondary side coil.
  • the coil L2 of the transmission unit 20 is simply referred to as a primary side coil L2
  • the coil L1 of the reception unit 100 is referred to as a secondary side coil L1.
  • the primary side coil L2 and the secondary side coil L1 are shown as circular coils, but the same applies to coils having other shapes.
  • the distance (intercoil distance) between the primary side coil L2 and the secondary side coil L1 is d, and the radius of each of the coils L1 and L2 is a.
  • ⁇ 0 represents the permeability of vacuum.
  • FIG. 3 is a graph showing changes in the reception voltage according to the distance between the reception unit and the transmission unit in the random number generation device of FIG.
  • the maximum current I 0 100 mA of the alternating current I from the AC power supply P1 of the primary coil L2
  • the reception voltage VIN decreases as the inter-coil distance d increases (that is, the transmission unit 20 and the reception unit 100 are separated from each other), and the intercoil distance d decreases (ie, the transmission unit).
  • the closer to 20 and the receiving unit 100 the higher the received voltage VIN.
  • the mutual inductance M changes, so that the induced electromotive force is changed. Since the magnitude of e varies greatly, the reception voltage VIN also varies greatly. Therefore, a random number with high irregularity can be generated by generating a pseudo random number based on the reception voltage VIN that varies greatly depending on the distance between the transmission unit 20 and the reception unit 100.
  • the voltage controlled oscillator 110 is not particularly limited, for example, a ring oscillator type voltage controlled oscillator or the like can be applied.
  • the ring oscillator type voltage-controlled oscillator 110 receives a control signal VCOIN based on the received voltage VIN, converts a voltage level of the control signal VCOIN into a current, and based on the converted current value.
  • an inverter chain circuit for setting the frequency clock of the output signal CKIN is configured by continuously connecting a plurality of inverters, and the delay decreases as the converted current value increases (the frequency of the output signal CKIN increases).
  • the output signal CKIN is output so that the delay increases (the frequency of the output signal CKIN decreases) as it decreases.
  • FIG. 4 is a circuit diagram showing a specific configuration example of the pseudo random number generator in the random number generation device shown in FIG.
  • the pseudo-random number generator 120 in this embodiment includes an M-sequence bit string arithmetic unit having a shift register 122 and an exclusive OR (XOR) gate 123.
  • the shift register 122 is a shift register having a plurality of bits (20 bits in the example of FIG. 4) output by sequentially connecting a plurality of registers (20 in the example of FIG. 4). It is configured.
  • Each register 121 is composed of, for example, a D flip-flop circuit.
  • the output signal CKIN of the voltage controlled oscillator 110 is input to the clock input terminal of each register 121. Further, the output signal of the XOR gate 123 is input to the input terminal of the register 121 at the first stage. The output signal of the previous stage is input to the input terminal of each register 121 of the other stage. Therefore, each register 121 sets the signal level (either L level or H level higher than that) input from the input terminal every time the clock pulse of the output signal CKIN of the voltage controlled oscillator 110 is input, to the subsequent stage register. To 121.
  • each register 121 is output from the output terminals S1 to S20 of the pseudorandom number generator 120, and a 20-bit pseudorandom number that varies depending on the wave number (number of clock pulses) of the output signal CKIN of the voltage controlled oscillator 110 is obtained. Generated.
  • the output signal of the register 121 at a predetermined stage (the 17th stage in the example of FIG. 4) and the output of the register 121 at the final stage (the 20th stage in the example of FIG. 4) are input to the input terminal of the XOR gate 123. Signal.
  • the register 121 connected to the input terminal of the XOR gate 123 is set as follows. That is, the M-sequence bit string applied in the pseudorandom number generator 120 of the present embodiment is a bit number string represented by the following linear recurrence formula.
  • X n (X n ⁇ p ) XOR (X n ⁇ q ) where p>q> 0
  • the period of the M-sequence bit string shown in this way is represented by 2 p ⁇ 1.
  • the wave number (number of clock pulses) in the predetermined period of the output signal CKIN of the voltage controlled oscillator 110 input to the shift register 122 of the pseudorandom number generator 120 is between the transmission unit 20 and the reception unit 100.
  • the induced electromotive force generated in the coil L1 easily fluctuates according to the distance.
  • the wave number of the output signal CKIN input to the pseudo random number generator 120 is the same. Since it fluctuates, the pseudo random number generated by the pseudo random number generator 120 fluctuates greatly, and a random number with high irregularity can be output.
  • the input period of the output signal CKIN to the pseudo-random number generator 120 may be determined depending on whether or not the voltage controlled oscillator 110 is operated as will be described later, or the output terminal of the voltage controlled oscillator 110 is set only for a predetermined period.
  • the pseudo random number generator 120 may be connected to the input terminal. Further, the configuration may be such that the output values of the output terminals S1 to S20 of the pseudorandom number generator 120 at a predetermined timing are acquired.
  • FIG. 5 is a circuit diagram showing a schematic configuration example of a random number generation device according to a modification of the first embodiment of the present invention.
  • the voltage controlled oscillator 110B operates with an on period T1 for outputting the output signal CKIN based on the received voltage VIN and an off period T2 for outputting the signal fixed at a predetermined voltage level. It is configured to switch based on VCOON.
  • the pseudo random number generator 120 is configured to generate different pseudo random numbers based on the wave number of the output signal CKIN input during the ON period T1.
  • the operation signal VCOON is not particularly limited, but may be a signal in which the on period T1 is constant or a signal in which the on period T1 is different in each case.
  • the ON period T1 is a constant signal
  • the operation signal VCOON is, for example, a predetermined time after the reception voltage VIN becomes equal to or higher than the predetermined first voltage due to the transmission unit 20 approaching the reception mechanism 101 of the reception unit 100. It may be a signal that is in the ON period T1 until elapses.
  • the operation signal VCOON is, for example, higher than a predetermined second voltage that is higher than the first voltage after the received voltage VIN becomes higher than the predetermined first voltage. It may be a signal that is in the ON period T1 until it becomes.
  • Such an operation signal VCOON may be generated in the random number generation device 10B, or an externally generated signal may be input.
  • the period during which the change in the reception voltage VIN is large can be set as the ON period T1
  • a pseudo random number can be generated based on the period during which the change in the reception voltage VIN is large.
  • the sex can be increased.
  • the ON period T1 is constant (50 ms)
  • the frequency gain G (described later in detail) of the voltage controlled oscillator 110B is 20 MHz / V.
  • the voltage level of the output signal CKIN input to the pseudorandom number generator 120 is set to a predetermined voltage level (regardless of the fluctuation of the control signal VCOIN input to the voltage controlled oscillator 110). Therefore, the outputs of the output terminals S1 to S20 of the pseudo random number generator 120 are held in the state when the on-period T1 has elapsed. For this reason, as will be described later, it is possible to use the generated random number for the identification number ID of the communication device or the like even after the operation signal VCOON changes to the off period T2. Further, in the off period T2, the voltage controlled oscillator 110 and the pseudo random number generator 120 are stopped, so that power saving can be achieved.
  • FIG. 6 is a circuit diagram showing a schematic configuration example of a random number generation device according to the second embodiment of the present invention.
  • the random number generation device 10C of the present embodiment is different from the first embodiment in that it includes a limiter circuit 130 that limits the reception voltage VIN of the reception unit 100 to a predetermined voltage range.
  • FIG. 7 is a graph showing the oscillation frequency characteristics with respect to the control voltage of the voltage controlled oscillator of the random number generator shown in FIG.
  • the voltage-controlled oscillator 110 linearly changes the oscillation frequency of the output signal CKIN up to a predetermined voltage range with respect to the control voltage VCOIN.
  • the control voltage VCOIN changes linearly in the range of 0 to 2.0 V.
  • the control voltage VCOIN exceeds 2.0 V, the oscillation frequency approaches the upper limit due to the circuit characteristics of the voltage controlled oscillator 110.
  • the increase rate of the oscillation frequency with respect to the increase of the control voltage VCOIN is lowered.
  • the oscillation frequency of the output signal CKIN of the voltage controlled oscillator 110 does not fluctuate so much, and the irregularity of the pseudo random number decreases, which is not preferable.
  • the reception voltage VIN of the reception unit 100 is set within a predetermined voltage range (for example, a range of 0 to 2.0 V in the example of FIG. 7) between the voltage controlled oscillator 110 and the reception unit 100.
  • a limiting circuit 130 for limiting is provided.
  • the voltage (voltage based on the reception voltage VIN) input to the voltage controlled oscillator 110 can be within the operating range of the voltage controlled oscillator 110 (in the range of 0 to 2.0 V).
  • FIG. 8 is a circuit diagram showing a specific configuration example of the limiter circuit shown in FIG.
  • the limiter circuit 130 in this embodiment is connected in series between an input terminal to which a received voltage VIN as an input voltage is input and a predetermined voltage source (ground in the example of FIG. 8).
  • the diode D5 has an anode connected to the resistor R2 and a cathode connected to the ground.
  • the output terminal is provided between the resistors R1 and R2, and is configured to output a voltage divided by the resistors R1 and R2 as an output voltage (control voltage VCOIN).
  • the voltage dividing ratio between the resistor R1 and the resistor R2 is set so that the control voltage VCOIN, which is a divided output, falls within the voltage range of the voltage controlled oscillator 110.
  • the voltage applied to the diode D5 is smaller than a region where the IV characteristic of the diode D5 changes greatly (which means a so-called on-voltage, for example, about 0.6 V in the case of a silicon diode), the voltage applied to the diode D5 The forward current flowing in the diode D5 is very small with respect to the applied voltage. For this reason, the control voltage VCOIN output from the output terminal changes relatively greatly according to the change in the reception voltage VIN applied to the input terminal.
  • FIG. 9 is a graph showing a simulation result of the input / output voltage characteristics of the limiter circuit shown in FIG.
  • FIG. 9 shows input / output voltage characteristics when the resistance value of the resistor R1 of the limiter circuit 130 shown in FIG. 8 is 1000 k ⁇ , the resistance value of the resistor R2 is 2 k ⁇ , and the standard operating temperature is 25 ° C.
  • the control voltage VCOIN which is the output voltage
  • the voltage is controlled so as not to exceed the voltage range of the voltage controlled oscillator 110.
  • the voltage can be set.
  • the limiter circuit 120 is configured by using the diode D5.
  • the limiter circuit 120 is not limited to this as long as the IV characteristic is nonlinear.
  • a Schottky barrier diode is used instead of the diode D5. It is also possible to use a zener diode or the like.
  • the direction from the resistor R2 toward the predetermined voltage source is connected so as to be the forward direction.
  • the direction from the predetermined voltage source toward the resistor R2 is Connected in the forward direction.
  • the control voltage VCOIN that is the output voltage varies as the temperature changes.
  • the control voltage VCOIN decreases as the temperature increases. That is, in the example of FIG. 10, the limiter circuit 130 has a negative temperature coefficient as a whole circuit.
  • the limiter circuit may be configured so that the entire limiter circuit has a positive temperature coefficient.
  • Such temperature dependence occurs depending on the temperature characteristics of the resistors R1 and R2 and the diode D5 constituting the limiter circuit 130.
  • a desired temperature dependence can be obtained by combining the temperature characteristics of each component so that the desired temperature characteristics can be obtained in the entire limiter circuit 130.
  • the voltage (control voltage VCOIN) input to the voltage controlled oscillator 110 fluctuates even with a temperature change, so that random numbers with higher irregularity can be generated.
  • FIG. 11 is a circuit diagram showing a schematic configuration example of a random number generation device according to a modification of the second embodiment of the present invention.
  • the random number generation device of this modification (the entire random number generation device is not shown in FIG. 11) is different from the second embodiment in that the configuration of the limiter circuit 130D is different from the limiter circuit 130 of the second embodiment. is there. Specifically, as shown in FIG.
  • the limiter circuit 130D includes resistors R3 and R4 connected in series between an input terminal and a predetermined voltage source (ground in the example of FIG. 11), and the resistor R3. And a resistor R4, and a diode D6 having a cathode connected to a predetermined voltage source (ground in the example of FIG. 11). An output terminal is connected between the resistor R3 and the resistor R4.
  • the reception voltage VIN applied to the input terminal is divided by the resistors R3 and R4, and the divided voltage is applied to the diode D6.
  • the voltage applied to the diode D6 becomes the control voltage VCOIN output from the output terminal.
  • the control voltage VCOIN output from the output terminal fluctuates relatively greatly according to the change in the reception voltage VIN applied to the input terminal.
  • FIG. 12 is a graph showing a simulation result of the input / output voltage characteristics of the limiter circuit shown in FIG. FIG. 12 shows input / output voltage characteristics when the resistance values of the resistors R3 and R4 of the limiter circuit 130D shown in FIG. 11 are both 1000 k ⁇ and the standard operating temperature is 25 ° C. Also in this modified example, as shown in FIG. 12, even if the received voltage VIN as the input voltage exceeds 2.0V, the increase in the control voltage VCOIN as the output voltage can be suppressed, so the voltage range of the voltage controlled oscillator 110 The control voltage VCOIN can be set within a range not exceeding.
  • a Schottky barrier diode or a Zener diode may be used instead of the diode D6.
  • FIG. 13 is a graph showing a simulation result of output voltage characteristics with respect to temperature of the limiter circuit shown in FIG.
  • FIG. 14 is a circuit diagram showing a schematic configuration example of a receiving unit in the random number generation device according to the third embodiment of the present invention.
  • the same components as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted.
  • the random number generation device of the present embodiment is different from the first embodiment in that the reception mechanism 101E of the reception unit 100E includes a light receiving element PD1 that receives light in a non-contact manner as energy from the transmission unit 20E. . Since the configuration other than the receiving unit 100E is the same as that of the first embodiment, the illustration thereof is omitted in FIG.
  • the transmission unit 20E includes a primary power supply VCC1, a light emitting diode LED1 that emits light by the power of the primary power supply VCC1, and an LED driver 21 that drives the light emitting diode LED1.
  • the light receiving element PD1 of the receiving unit 100E is configured to receive (receive light) the energy generated by the light emission of the light emitting diode LED1 of the transmitting unit 20E.
  • the light receiving element PD1 is configured by a photodiode, for example.
  • the receiving unit 100E converts the current detected by the secondary power supply VCC2 for applying a reverse bias to the light receiving element PD1, the protective resistor R5, and the light receiving element PD1 into a voltage, and outputs the received voltage VIN.
  • a current-voltage conversion circuit 103 The light receiving element PD1 has a cathode connected to the protective resistor R5 (secondary power supply VCC2 side) and an anode connected to the current-voltage conversion circuit 103.
  • the current-voltage conversion circuit 103 includes an operational amplifier 104 in which the current detected by the light receiving element PD1 is input to the inverting input terminal and the ground is connected to the non-inverting input terminal, and the inverting input terminal and the output terminal of the operational amplifier 104. And a feedback resistor R6 provided in the feedback path therebetween.
  • the amount of light received by the light receiving element PD1 easily varies depending on the distance between the transmission unit 20E and the reception unit 100E.
  • the current flowing through the light receiving element PD1 varies variously according to the amount of light received by the light receiving element PD1.
  • the photocurrent flowing through the light receiving element PD1 is input to the non-inverting input terminal of the operational amplifier 104. Since an imaginary short is applied between the non-inverting input terminal and the inverting input terminal of the operational amplifier 104, the voltage (that is, the reception voltage) VIN output from the output terminal of the operational amplifier 104 is input to the non-inverting input terminal.
  • the current value is multiplied by the resistance value of the feedback resistor R6.
  • the reception voltage VIN that varies greatly according to the distance between the transmission unit 20E and the reception unit 100E. Therefore, in the present embodiment as well, pseudorandom numbers can be generated based on the reception voltage VIN that varies greatly, and therefore random numbers with high irregularity can be generated with a simple configuration.
  • the elements constituting the receiving unit 100E may be configured to have temperature dependence, or may be provided with a limiter circuit having temperature dependence as in the second embodiment. .
  • the voltage (control voltage VCOIN) input to the voltage controlled oscillator 110 fluctuates even with a temperature change, so that random numbers with higher irregularity can be generated.
  • the configuration using the operational amplifier 104 is illustrated as the current-voltage conversion circuit 103.
  • the configuration is not limited to this as long as the configuration allows the current flowing through the light receiving element PD1 to be converted into a voltage.
  • a configuration may be adopted in which a resistor is directly connected to the anode of the light receiving element PD1.
  • the example which used light emitting diode LED1 was shown as a structure of the transmission unit 20E which irradiates light to light receiving element PD1, this invention is restricted to this as long as it is the structure which irradiates the light which light receiving element PD1 can receive. Absent. For example, an incandescent bulb or an infrared lamp may be used.
  • FIG. 15 is a circuit diagram showing a configuration example of a communication device to which a random number generation device according to an embodiment of the present invention is applied.
  • the random number generation device 10F in this application example includes a configuration in which the voltage control oscillator 110 in the random number generation device 10C (FIG. 6) in the second embodiment includes an operation input terminal to which the operation signal VCOON is input (the voltage control oscillator in FIG. 5). 110B) (in FIG. 14, the voltage controlled oscillator in this application example is abbreviated as 110F).
  • the coil L1 is employed as the reception mechanism 101 of the reception unit 100, and the other configuration of the reception unit 100 has a suitable circuit configuration (the same circuit configuration as in FIG. 2).
  • the communication device 30 in this application example is configured to be able to use the reception voltage VIN output from the reception unit 100 as a power source for each device constituting the communication device 30.
  • the communication device 30 in this application example includes a random number generation device 10F configured as described above, an ID storage unit 140 that stores an ID generated based on a pseudorandom number sequence generated by the pseudorandom number generator 120 of the random number generation device 10F, and It has.
  • the ID storage unit 140 includes an internal memory of the communication device 30 and stores the random number data output from the 20-bit output terminals S1 to S20 generated by the pseudo random number generator 120 as ID data.
  • the ID data stored in the ID storage unit 140 can be transmitted from the coil L1 of the receiving unit 100 to the coil L2 of the transmitting unit 20.
  • the transmission unit 20 functions as a power source that supplies power from the coil L2 to the coil L1 of the reception unit 100 by electromagnetic induction, and also functions as a communication interface for performing ID authentication of the communication device 30.
  • the voltage controlled oscillator 110F outputs the output signal VCOIN having an oscillation frequency based on the induced electromotive force generated in the coil L1 of the receiving unit 100 during the ON period T1 of the operation signal VCOON.
  • the pseudorandom number generator 120 generates a 20-bit pseudorandom number based on the wave number (number of clocks) included in the oscillation frequency of the output signal VCOIN, and outputs the pseudorandom number to the output terminals S1 to S20. That is, every time the operation signal VCOON is in the ON period T1, the pseudo random number generator 120 generates a pseudo random number and outputs it as random number data.
  • the output random number data is sent to the ID storage unit 140 and stored as ID data.
  • the ID data stored in the ID storage unit 140 is updated.
  • the operation signal VCOON of the voltage controlled oscillator 110F is in the off period T2
  • the output signal CKIN is a fixed output (wave number 0), so the ID data stored in the ID storage unit 140 is not updated and the previous ON The ID data generated in the period T1 is held.
  • the timing at which ID data is stored in the ID storage unit 140 has been described as after the on-period T1 of the operation signal VCOON ends (that is, at a certain time in the off-period T2).
  • the pseudo random number generator 120 may generate a pseudo random number based on the wave number included in the oscillation frequency of the output signal CKIN up to that point and store the pseudo random number in the ID storage unit 140 as ID data.
  • the communication device 30 having such a configuration, when the communication device 30 is brought close to the transmission unit 20, power is supplied to the communication device 30 according to the distance between the reception unit 100 and the transmission unit 20 of the communication device 30.
  • the induced electromotive force is generated in the coil L1 of the receiving unit 100.
  • the pseudo random number generator 120 When the operation signal VCOON of the voltage controlled oscillator 110F is in the ON period T1, the pseudo random number generator 120 generates random number data based on the induced electromotive force generated in the coil L1, and this is stored in the ID storage unit 140 as ID data. Is done.
  • the irregularity of the random number data generated by the pseudo random number generator 120 is further increased. Can do.
  • the communication device 30 is authenticated in the transmission unit 20, and various communications are performed after the authentication. Thus, higher security can be ensured by authenticating the communication device 30 using random data with high irregularity.
  • the ID data stored in the ID storage unit 140 may be used in a process different from the communication with the transmission unit 20.
  • all 20-bit random number data output from the output terminals S1 to S20 of the pseudo random number generator 120 are used.
  • the present invention is not limited to this.
  • only some predetermined bits (for example, three bits S1 to S3) of the 20-bit output terminals S1 to S20 may be acquired as ID data and stored in the ID storage unit 140.
  • the random number generator of the present invention is useful for generating random numbers with high irregularity with a simple configuration.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computational Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

　簡単な構成で不規則性の高い乱数を生成することができる乱数生成装置を提供する。送信ユニット(20)から送られるエネルギーを非接触で受信する受信機構(101)を有し、当該受信機構(101)で受信したエネルギーを受信電圧(VIN)に変換する受信ユニット(100)と、受信電圧(VIN)に基づいて、発振する出力信号CKIN)を出力する電圧制御発振器(110)と、電圧制御発振器(110)の出力信号(CKIN)の発振周波数に応じて変動する擬似乱数を生成する擬似乱数生成器(120)とを備えている。

Description

乱数生成装置
　本発明は、乱数生成装置に関する。
　ＩＣカード、非接触通信などの通信機器に使用されるＩＤ（識別番号）に乱数を使用することが知られている。このようなＩＤに乱数を使用する場合には、不規則性の高い乱数が要求される。このような要求に対し、負荷回路へ一定の出力電圧を供給する安定化電源において、基準電圧に対する出力電圧の変動分を増幅して生成した制御信号を用いて乱数を生成する構成が知られている（例えば特許文献１参照）。
　図１７は従来の乱数生成装置の構成を示す回路図である。図１７に示すように、特許文献１のような乱数生成装置は、レギュレータ９００と、電圧制御発振器（ＶＣＯ）９３０と、乱数生成部９４０とを有している。レギュレータ９００は、負荷回路９２０の電源として一定の出力電圧Ｖｏｕｔを供給するために、基準電圧Ｖｒｅｆと帰還電圧Ｓ９３との誤差をアンプ９１で増幅して制御電圧Ｓ９１を生成し、これに基づいて出力電圧Ｖｏｕｔを調整している。ＶＣＯ９３０は、制御電圧Ｓ９１の電圧レベルの変動に応じて発振周波数の周波数を変化させた出力信号ＣＬＫを出力する。乱数生成部９４０は、ＶＣＯ９３０の出力信号ＣＬＫに基づいて擬似乱数を生成する。このように、乱数生成部９４０で生成される擬似乱数は、ＶＣＯ９３０の発振周波数に応じて変化する（すなわちレギュレータ９００の制御電圧Ｓ９１に応じて変化する）ため、制御電圧Ｓ９１が常時変動する限り、不規則性の高い乱数を生成することができる。
　また、特許文献２にも、ＶＣＯの制御端子に入力される制御電圧の電圧レベルの変動に応じて異なる擬似乱数を生成させる構成が示されている。
特開２００７－１２２５６０号公報 特開平１０－３４０１８３号公報
　しかしながら、上記のような乱数生成装置において、不規則性の高い乱数を得るためには、ＶＣＯの制御電圧の変動が大きいことが必要である。特許文献１においては負荷の増減や電源電圧の変動によって制御電圧が変化することが前提とされているが、負荷の増減が少なく電源電圧が安定している場合には制御電圧の変化はほとんどなくなってしまう。制御電圧の変化が少ないとＶＣＯの出力電圧における発振周波数の変動も小さくなるため、乱数の不規則性が低くなる。また、特許文献２においてもＶＣＯの制御電圧として電圧変化の大きい電源を用いる旨記載されているが、具体的な電源の態様は開示されていない。
　本発明は、このような従来の課題を解決するものであり、簡単な構成で不規則性の高い乱数を生成することができる乱数生成装置を提供することを目的とする。
　本発明のある形態に係る乱数生成装置は、送信ユニットから送られるエネルギーを非接触で受信する受信機構を有し、当該受信機構で受信したエネルギーを受信電圧に変換する受信ユニットと、前記受信電圧に基づいて、発振する出力信号を出力する電圧制御発振器と、前記電圧制御発振器の出力信号の発振周波数に応じて変動する擬似乱数を生成する擬似乱数生成器とを備え、前記電圧制御発振器は、前記受信電圧に基づいた前記出力信号を出力するオン期間と所定の電圧レベルに固定して出力するオフ期間とを動作信号に基づいて切り替えるよう構成されており、前記擬似乱数生成器は、前記オン期間に入力された出力信号の波数に基づいて変動する擬似乱数を生成するよう構成されている。
　上記構成によれば、電圧制御発振器が出力する出力信号の発振周波数が、送信ユニットから送られるエネルギーを非接触で受信する受信ユニットの受信電圧に応じて変動する。受信電圧は、送信ユニットと受信ユニットとの間の距離に応じて変動するため、当該距離を変化させることにより、受信電圧を大きく変化させることができる。このように大きく変動する受信電圧に基づいて擬似乱数を生成することができるため、簡単な構成で不規則性の高い乱数を生成することができる。さらに、受信電圧の変動が大きい期間をオン期間として設定することができるため、受信電圧の変動が大きい期間に基づいて擬似乱数を生成することができ、その結果、乱数の不規則性をより高めることができる。
　前記受信ユニットの受信電圧を所定の電圧範囲に制限するリミッタ回路を備えてもよい。これにより、電圧制御発振器に入力される電圧（受信電圧に基づいた電圧）を電圧制御発振器の動作範囲内とすることができる。
　前記リミッタ回路は、温度に応じて出力される電圧値が変動する温度依存特性を有していてもよい。これにより、温度変化によっても電圧制御発振器に入力される電圧が変動するため、より不規則性の高い乱数を生成することができる。
　前記受信機構は、前記送信ユニットからの電磁波を非接触で受信するコイルを含んでいてもよい。これにより、送信ユニットと受信ユニットとの間の距離に応じてコイルに発生する誘導起電力が容易に変動する。しかも、コイルに発生した誘導起電力を受信ユニットの電源として容易に使用することができる。
　前記受信機構は、前記送信ユニットからの光を非接触で受信する受光素子を含んでいてもよい。これにより、送信ユニットと受信ユニットとの間の距離に応じて受光素子が受光する光量が容易に変動する。
　前記擬似乱数生成器は、シフトレジスタと排他的論理和ゲートとを有するＭ系列のビット列演算部を備えてもよい。これにより、簡単な構成で、複雑な擬似乱数列を容易に生成することができる。
　本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
　本発明は以上に説明したように構成され、簡単な構成で不規則性の高い乱数を生成することができるという効果を奏する。
図１は本発明の第１実施形態に係る乱数生成装置の概略構成例を示す回路図である。 図２は図１に示す乱数生成装置における受信ユニットの具体的構成例を示す回路図である。 図３は図１の乱数生成装置における受信ユニットと送信ユニットとの間の距離に応じた受信電圧の変化を示すグラフである。 図４は図１に示す乱数生成装置における擬似乱数生成器の具体的構成例を示す回路図である。 図５は本発明の第１実施形態の変形例に係る乱数生成装置の概略構成例を示す回路図である。 図６は本発明の第２実施形態に係る乱数生成装置の概略構成例を示す回路図である。 図７は図６に示す乱数生成装置の電圧制御発振器の制御電圧に対する発振周波数特性を示すグラフである。 図８は図６に示すリミッタ回路の具体的な構成例を示す回路図である。 図９は図８に示すリミッタ回路の入出力電圧特性のシミュレーション結果を示すグラフである。 図１０は図８に示すリミッタ回路の温度に対する出力電圧特性のシミュレーション結果を示すグラフである。 図１１は本発明の第２実施形態の変形例に係る乱数生成装置の概略構成例を示す回路図である。 図１２は図１１に示すリミッタ回路の入出力電圧特性のシミュレーション結果を示すグラフである。 図１３は図１１に示すリミッタ回路の温度に対する出力電圧特性のシミュレーション結果を示すグラフである。 図１４は本発明の第３実施形態に係る乱数生成装置における受信ユニットの概略構成例を示す回路図である。 図１５は本発明の一実施形態に係る乱数生成装置が適用された通信機器の構成例を示す回路図である。 図１６は一次側コイルと二次側コイルとの関係例を示す模式図である。 図１７は従来の乱数生成装置の構成を示す回路図である。
　以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一または相当する要素には同一の参照符号を付して、その重複する説明を省略する。
　＜第１実施形態＞
　まず、本発明の第１実施形態に係る乱数生成装置について説明する。図１は本発明の第１実施形態に係る乱数生成装置の概略構成例を示す回路図である。
　図１に示すように、本実施形態における乱数生成装置１０は、送信ユニット２０から送られるエネルギーを非接触で受信する受信機構１０１を有し、当該受信機構１０１で受信したエネルギーを受信電圧ＶＩＮに変換する受信ユニット１００と、受信電圧ＶＩＮに基づいて、発振する出力信号ＣＫＩＮを出力する電圧制御発振器（ＶＣＯ）１１０と、電圧制御発振器１１０の出力信号ＣＫＩＮの発振周波数に応じて変動する擬似乱数（pseudorandom numbers）を生成する擬似乱数生成器１２０とを備えている。
　受信ユニット１００は、送信ユニット２０から非接触でエネルギーが送られると、これを受信機構１０１で受信し、当該エネルギーを受信電圧ＶＩＮに変換する。電圧制御発振器１１０には、受信電圧ＶＩＮに基づく制御電圧ＶＣＯＩＮが入力される。なお、本実施形態において制御電圧ＶＣＯＩＮは受信電圧ＶＩＮに等しい。電圧制御発振器１１０は、入力された制御電圧ＶＣＯＩＮに基づいて発振する出力信号（クロック信号）ＣＫＩＮを出力する。擬似乱数生成器１２０は、電圧制御発振器１１０の出力信号ＣＫＩＮに応じて変動する擬似乱数列を生成し、当該擬似乱数列の擬似乱数を各ビットごとに出力する。本実施形態においては、２０個の出力端子Ｓ１～Ｓ２０を有し、２０ビットの擬似乱数からなる擬似乱数列を生成している。
　上記構成によれば、電圧制御発振器１１０が出力する出力信号ＣＫＩＮの発振周波数が、送信ユニット２０から送られるエネルギーを非接触で受信する受信ユニット１００の受信電圧ＶＩＮに応じて変動する。受信電圧ＶＩＮは、送信ユニット２０と受信ユニット１００との間の距離に応じて変動するため、当該距離を変化させることにより、受信電圧ＶＩＮを大きく変動させることができる。このように大きく変動する受信電圧ＶＩＮに基づいて擬似乱数を生成することができるため、簡単な構成で不規則性の高い乱数を生成することができる。
　図２は図１に示す乱数生成装置における受信ユニットの具体的構成例を示す回路図である。図２に示すように、本実施形態における送信ユニット２０は、電源（図示せず）から供給される電力に基づいた電圧が印加されるコイル（一次側コイル）Ｌ２を有している。これに対応して、本実施形態における受信ユニット１００は、受信機構１０１として、送信ユニット２０からのエネルギーとして電磁波を非接触で受信するコイル（二次側コイル）Ｌ１を含んでいる。これにより、送信ユニット２０のコイルＬ２と受信ユニット１００のコイルＬ１との間で電磁誘導によりエネルギーの授受が可能となる。したがって、送信ユニット２０のコイルＬ２から受信ユニット１００のコイルＬ１に非接触で電磁波によるエネルギーが伝達されることにより受信ユニット１００のコイルＬ１に誘導起電力Ｅが発生する。このように、受信ユニット１００のコイルＬ１には非接触によって誘導起電力Ｅが発生するため、送信ユニット２０と受信ユニット１００との間の距離に応じてコイルＬ１に発生する誘導起電力Ｅが容易に変動する。この結果、受信電圧ＶＩＮが容易に変動する。しかも、コイルＬ１に発生した誘導起電力Ｅを乱数生成装置１０の電源として使用することも容易である。
　さらに、受信ユニット１００は、受信機構１０１のコイルＬ１で受信した誘導起電力Ｅを整流する整流回路１０２を備えている。具体的には、整流回路１０２は、４つのダイオードＤ１～Ｄ４をブリッジ型に接続したダイオードブリッジ回路により構成されている。コイルＬ１の一端にダイオードＤ１のアノードおよびダイオードＤ３のカソードが接続され、コイルＬ１の他端にダイオードＤ２のアノードおよびダイオードＤ４のカソードが接続される。また、ダイオードＤ１およびダイオードＤ２のカソードは互いに接続され、ダイオードＤ３およびダイオードＤ４のアノードは互いに接続されている。この整流回路１０２により、受信機構１０１のコイルＬ１で受信した誘導起電力Ｅが全波整流される。
　また、受信ユニット１００は、整流回路１０２で整流された誘導起電力Ｅを安定化させるための容量素子Ｃ１を備えている。容量素子Ｃ１の一端には、ダイオードＤ１，Ｄ２のカソードが接続され、容量素子Ｃ１の他端には、ダイオードＤ３，Ｄ４のアノードが接続されている。容量素子Ｃ１の他端はグランドに接続されており、容量素子Ｃ１の一端の電圧が受信ユニット１００の受信電圧ＶＩＮとして出力される。
　ここで、受信ユニット１００のコイルＬ１と送信ユニット２０のコイルＬ２との間の距離ｄと受信ユニット１００のコイルＬ１に発生する誘導起電力Ｅとの関係について説明する。図１６は一次側コイルと二次側コイルとの関係例を示す模式図である。以下の説明においては、送信ユニット２０のコイルＬ２を単に一次側コイルＬ２と称し、受信ユニット１００のコイルＬ１を二次側コイルＬ１と称する。図１６においては、一次側コイルＬ２および二次側コイルＬ１が円形コイルとして示されているが、他の形状のコイルでも同様である。
　図１６に示すように、一次側コイルＬ２と二次側コイルＬ１との間の距離（コイル間距離）をｄとし、各コイルＬ１，Ｌ２の半径をａとする。このとき、相互インダクタンスＭは、ノイマン（Ｎｅｕｍａｎｎ）の公式を用いてＭ＝μ０ａ（ｌｏｇ（８ａ／ｄ）－２）で表される。なお、μ０は真空の透磁率を示す。このように、相互インダクタンスＭは、コイル間距離ｄに応じて変化することが理解できる。また、一次側コイルＬ２の交流電源Ｐ１からの交流電流Ｉは、電流の最大値（振幅）Ｉ０を用いてＩ＝Ｉ０ｓｉｎωｔと表せる。このとき、二次側コイルＬ１で発生する誘導起電力ｅは、ｅ＝－Ｍ（ｄＩ／ｄｔ）＝－ＭＩ０ωｃｏｓωｔとなり、ｅ０＝ＭＩ０ωとおくと、ｅ＝－ｅ０ｃｏｓωｔとなる。
　発生する誘導起電力ｅの実効値Ｅは最大値の１／√２に等しいため、Ｅ＝ｅ０／√２＝ＭＩ０ω／√２＝（μ０ａＩ０ω／√２）・（ｌｏｇ（８ａ／ｄ）－２）となり、定数であるμ０ａＩ０ω／√２をＣとおくとＥ＝Ｃ（ｌｏｇ（８ａ／ｄ）－２）となる。このように、二次側コイルＬ１で発生する誘導起電力ｅの実効値Ｅはコイル間距離ｄに応じて変化することが理解できる。したがって、二次側コイルＬ１で発生する誘導起電力ｅの実効値Ｅに基づいて定められる受信電圧ＶＩＮも同様に一次側コイルＬ２と二次側コイルＬ１との間の距離ｄに応じて変化することが理解できる。
　図３は図１の乱数生成装置における受信ユニットと送信ユニットとの間の距離に応じた受信電圧の変化を示すグラフである。図３の例においては、一次側コイルＬ２の交流電源Ｐ１からの交流電流Ｉの最大電流Ｉ０＝１００ｍＡ、周波数ｆ＝ω／２π＝１００ｋＨｚ、一次側コイルＬ１および二次側コイルＬ２の巻き数Ｎ１＝Ｎ２＝３０、一次側コイルＬ１および二次側コイルＬ２の半径ａ１＝ａ２＝３０ｍｍとしている。
　図３に示されるように、コイル間距離ｄが大きくなるほど（すなわち、送信ユニット２０と受信ユニット１００とが離間するほど）受信電圧ＶＩＮは減少し、コイル間距離ｄが小さくなるほど（すなわち、送信ユニット２０と受信ユニット１００とが近接するほど）受信電圧ＶＩＮは増加する。このように、送信ユニット２０のコイル（一次側コイル）Ｌ２と受信ユニット１００のコイル（二次側コイル）Ｌ１との間の距離ｄが変化すると、相互インダクタンスＭが変化することにより、誘導起電力ｅの大きさが大きく変動するため、受信電圧ＶＩＮも大きく変動する。したがって、送信ユニット２０と受信ユニット１００との間の距離に応じて大きく変動する受信電圧ＶＩＮに基づいて擬似乱数を生成することにより、不規則性の高い乱数を生成することができる。
　電圧制御発振器１１０は、特に限定されないが、例えばリングオシレータ型の電圧制御発振器などが適用できる。リングオシレータ型の電圧制御発振器１１０は、図示しないが、受信電圧ＶＩＮに基づく制御信号ＶＣＯＩＮが入力され、制御信号ＶＣＯＩＮの電圧レベルを電流に変換する電圧電流変換回路と、変換された電流値に基づいて出力信号ＣＫＩＮの周波数クロックを設定するインバータチェーン回路とを有している。インバータチェーン回路は、複数のインバータが連続して接続されて構成されており、変換された電流値が増大するほど遅延が小さくなり（出力信号ＣＫＩＮの周波数が高くなり）、変換された電流値が減少するほど遅延が大きくなる（出力信号ＣＫＩＮの周波数が低くなる）ように出力信号ＣＫＩＮが出力される。
　図４は図１に示す乱数生成装置における擬似乱数生成器の具体的構成例を示す回路図である。図４に示すように、本実施形態における擬似乱数生成器１２０は、シフトレジスタ１２２と排他的論理和（ＸＯＲ）ゲート１２３とを有するＭ系列のビット列演算部を備えている。本実施形態において、シフトレジスタ１２２は、複数（図４の例においては２０個）のレジスタ１２１が順次接続されることにより複数ビット（図４の例においては２０ビット）の出力を有するシフトレジスタとして構成されている。
　各レジスタ１２１は、例えばＤフリップフロップ回路で構成されている。各レジスタ１２１のクロック入力端子には、電圧制御発振器１１０の出力信号ＣＫＩＮが入力される。また、１段目のレジスタ１２１の入力端子には、ＸＯＲゲート１２３の出力信号が入力される。その他の段の各レジスタ１２１の入力端子には、前段の出力信号が入力される。したがって、各レジスタ１２１は、電圧制御発振器１１０の出力信号ＣＫＩＮのクロックパルスが入力される毎に入力端子から入力される信号レベル（Ｌレベルおよびそれよりも高いＨレベルのいずれか）を後段のレジスタ１２１へ出力する。また、各レジスタ１２１の出力は、擬似乱数生成器１２０の出力端子Ｓ１～Ｓ２０から出力され、電圧制御発振器１１０の出力信号ＣＫＩＮの波数（クロックパルスの数）に応じて異なる２０ビットの擬似乱数が生成される。
　また、ＸＯＲゲート１２３の入力端子には、所定の段（図４の例においては１７段目）のレジスタ１２１の出力信号と最終段（図４の例においては２０段目）のレジスタ１２１の出力信号とが入力される。
　なお、ＸＯＲゲート１２３の入力端子に接続されるレジスタ１２１は、以下のようにして設定される。すなわち、本実施形態の擬似乱数生成器１２０において適用されるＭ系列のビット列は、以下の線形漸化式で表されるビット数列となる。
　Ｘｎ＝（Ｘｎ－ｐ）ＸＯＲ（Ｘｎ－ｑ）　ただし、ｐ＞ｑ＞０
　このように示されるＭ系列のビット列の周期は、２ｐ－１で示される。図４の例においては、ｐ＝２０、ｑ＝１７となり、周期は、２２０－１＝１０４８５７５となる。ｐ，ｑの値は必要に応じて適宜設定することができるため、それに合わせてＸＯＲゲート１２３の入力端子に接続されるレジスタ１２１も変更され得る。
　ここで、擬似乱数生成器１２０のシフトレジスタ１２２に入力される電圧制御発振器１１０の出力信号ＣＫＩＮの予め定められた期間における波数（クロックパルスの数）は、送信ユニット２０と受信ユニット１００との間の距離に応じてコイルＬ１に発生する誘導起電力が容易に変動することにより、変動する。
　このように、本実施形態における乱数生成装置１０においては、擬似乱数生成器１２０への出力信号ＣＫＩＮの入力期間が一定であっても、擬似乱数生成器１２０に入力される出力信号ＣＫＩＮの波数が変動するため、擬似乱数生成器１２０によって生成される擬似乱数は大きく変動し、不規則性の高い乱数を出力することができる。擬似乱数生成器１２０への出力信号ＣＫＩＮの入力期間は、後述するように電圧制御発振器１１０を動作させるか否かによって定められることとしてもよいし、所定の期間のみ電圧制御発振器１１０の出力端子が擬似乱数生成器１２０の入力端子に接続されることとしてもよい。また、所定のタイミングにおける擬似乱数生成器１２０の出力端子Ｓ１～Ｓ２０の出力値を取得する構成を有していてもよい。
　ここで、電圧制御発振器１１０が所定の動作信号に応じて出力信号ＣＫＩＮを出力する態様例について説明する。図５は本発明の第１実施形態の変形例に係る乱数生成装置の概略構成例を示す回路図である。図５の例の乱数生成装置１０Ｂにおいて、電圧制御発振器１１０Ｂは、受信電圧ＶＩＮに基づいた出力信号ＣＫＩＮを出力するオン期間Ｔ１と所定の電圧レベルに固定して出力するオフ期間Ｔ２とを動作信号ＶＣＯＯＮに基づいて切り替えるよう構成されている。さらに、擬似乱数生成器１２０は、オン期間Ｔ１に入力された出力信号ＣＫＩＮの波数に基づいて異なる擬似乱数を生成するよう構成されている。
　動作信号ＶＣＯＯＮは、特に限定されないが、オン期間Ｔ１が一定の信号であってもよいし、オン期間Ｔ１がその都度異なる期間となる信号であってもよい。オン期間Ｔ１が一定の信号となる場合、動作信号ＶＣＯＯＮは、例えば送信ユニット２０が受信ユニット１００の受信機構１０１に近接することにより受信電圧ＶＩＮが所定の第１電圧以上になってから所定の時間が経過するまでの間オン期間Ｔ１となる信号であってもよい。また、オン期間Ｔ１がその都度異なる期間となる場合、動作信号ＶＣＯＯＮは、例えば受信電圧ＶＩＮが所定の第１電圧以上になってから受信電圧ＶＩＮが第１電圧より高い所定の第２電圧以上になるまでの間オン期間Ｔ１となる信号であってもよい。このような動作信号ＶＣＯＯＮは、乱数生成装置１０Ｂ内で生成されてもよいし、外部で生成されたものが入力されることとしてもよい。
　これにより、受信電圧ＶＩＮの変化が大きい期間をオン期間Ｔ１として設定することができるため、受信電圧ＶＩＮの変化が大きい期間に基づいて擬似乱数を生成することができ、その結果、乱数の不規則性をより高めることができる。
　次に、このような乱数生成装置において受信ユニット１００の受信機構１０１で生じた誘導起電力Ｅの変動によって電圧制御発振器１１０Ｂの出力信号ＣＫＩＮにおいてどの程度波数が変化するかについて説明する。ここでは、オン期間Ｔ１は一定（５０ｍｓ）であり、電圧制御発振器１１０Ｂの周波数ゲインＧ（詳しくは後述）は２０ＭＨｚ／Ｖとする。
　電圧制御発振器１１０Ｂに入力される制御信号ＶＣＯＩＮの電圧Ｖ１が例えば後述する図９に示されるように受信電圧ＶＩＮ＝２Ｖに対して０．８３Ｖであったとすると、出力信号ＣＫＩＮの発振周波数ｆ１は、ｆ１＝Ｇ・Ｖ１＝１６．６ＭＨｚとなる。したがって、オン期間Ｔ１における発振周波数ｆ１の波数（クロックパルスの数）ｎ１は、ｎ１＝Ｔ１／（１／ｆ１）＝８３００００となる。ここで、電圧制御発振器１１０Ｂに入力される制御信号ＶＣＯＩＮの電圧がＶ１に対して１ｍＶ変化した場合（Ｖ２＝Ｖ１＋０．００１Ｖ＝０．８３１Ｖの場合）、出力信号ＣＫＩＮの発振周波数ｆ２は、ｆ２＝Ｇ・Ｖ２＝１６．６２ＭＨｚとなる。したがって、オン期間Ｔ１における発振周波数ｆ２の波数ｎ２は、ｎ２＝Ｔ１／（１／ｆ２）＝８３１０００となる。
　以上より、制御信号ＶＣＯＩＮの電圧が０．１ｍＶ変化すると、擬似乱数生成器１２０に入力される波数の差は、ｎ２－ｎ１＝１０００（≧１）だけ変化することとなる。波数が１以上異なれば、当然に異なる擬似乱数が生成されるため、出力される乱数は不規則なものとなる。このように、オン期間Ｔ１が一定でもオン期間Ｔ１となる毎に擬似乱数生成器１２０に入力される出力信号ＣＫＩＮの波数が変動するため、簡単な構成で、不規則な乱数を容易に生成することができる。
　なお、動作信号ＶＣＯＯＮがオフ期間Ｔ２になると、電圧制御発振器１１０に入力される制御信号ＶＣＯＩＮの変動に拘わらず、擬似乱数生成器１２０に入力される出力信号ＣＫＩＮの電圧レベルが所定の電圧レベル（擬似乱数生成器１２０が動作しないＬレベル）となるため、擬似乱数生成器１２０の各出力端子Ｓ１～Ｓ２０の出力はオン期間Ｔ１経過時の状態に保持される。このため、後述するように、動作信号ＶＣＯＯＮがオフ期間Ｔ２に変化した後も生成された乱数を通信機器などの識別番号ＩＤに利用することができる。また、オフ期間Ｔ２においては、電圧制御発振器１１０および擬似乱数生成器１２０は停止状態となるため、省電力化を図ることができる。
　＜第２実施形態＞
　次に、本発明の第２実施形態に係る乱数生成装置について説明する。図６は本発明の第２実施形態に係る乱数生成装置の概略構成例を示す回路図である。本実施形態において第１実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態の乱数生成装置１０Ｃが第１実施形態と異なる点は、受信ユニット１００の受信電圧ＶＩＮを所定の電圧範囲に制限するリミッタ回路１３０を備えていることである。
　図７は図６に示す乱数生成装置の電圧制御発振器の制御電圧に対する発振周波数特性を示すグラフである。図７に示すように、電圧制御発振器１１０は、制御電圧ＶＣＯＩＮに対して所定の電圧範囲までは出力信号ＣＫＩＮの発振周波数が線形に変化することが知られている。図７の例においては、制御電圧ＶＣＯＩＮが０～２．０Ｖの範囲では線形変化しているが、２．０Ｖを超えると電圧制御発振器１１０の回路特性などにより発振周波数が上限値に近づくため、制御電圧ＶＣＯＩＮの増加に対する発振周波数の増加率が低くなる。したがって、２．０Ｖを超えるような電圧を制御電圧ＶＣＯＩＮとして入力すると電圧制御発振器１１０の出力信号ＣＫＩＮの発振周波数があまり変動しなくなり、擬似乱数の不規則性が低下するため好ましくない。
　そこで、本実施形態においては、電圧制御発振器１１０と受信ユニット１００との間に、受信ユニット１００の受信電圧ＶＩＮを所定の電圧範囲（例えば図７の例においては０～２．０Ｖの範囲）に制限するリミッタ回路１３０を備えている。これにより、電圧制御発振器１１０に入力される電圧（受信電圧ＶＩＮに基づいた電圧）を電圧制御発振器１１０の動作範囲内（０～２．０Ｖの範囲内）とすることができる。なお、図７の例において、電圧制御発振器１１０の線形領域（制御電圧ＶＣＯＩＮが０～２．０Ｖの範囲）における周波数ゲイン（１Ｖあたりの周波数変化量）Ｇは、Ｇ＝４０ＭＨｚ／２．０Ｖ＝２０（ＭＨｚ／Ｖ）となる。
　図８は図６に示すリミッタ回路の具体的な構成例を示す回路図である。図８に示すように、本実施形態におけるリミッタ回路１３０は、入力電圧である受信電圧ＶＩＮが入力される入力端子と所定の電圧源（図８の例においてはグランド）との間に直列接続された抵抗Ｒ１，Ｒ２およびダイオードＤ５を備えている。ダイオードＤ５はアノードが抵抗Ｒ２に接続され、カソードがグランドに接続されている。出力端子は、抵抗Ｒ１，Ｒ２間に設けられ、抵抗Ｒ１，Ｒ２によって分圧された電圧を出力電圧（制御電圧ＶＣＯＩＮ）として出力するよう構成されている。その上で、分圧出力である制御電圧ＶＣＯＩＮが電圧制御発振器１１０の電圧範囲内となるように、抵抗Ｒ１と抵抗Ｒ２との分圧比が設定されている。
　このようなリミッタ回路１３０の動作について説明する。ダイオードＤ５に印加される電圧がダイオードＤ５のＩ－Ｖ特性が大きく変わる領域（いわゆるオン電圧を意味し、例えばシリコンダイオードで約０．６Ｖ付近）より小さい電圧である場合には、ダイオードＤ５に印加される電圧に対してダイオードＤ５に流れる順方向電流が非常に少ない。このため、出力端子から出力される制御電圧ＶＣＯＩＮは、入力端子に印加される受信電圧ＶＩＮの変化に応じて比較的大きく変化する。これに対し、入力される受信電圧ＶＩＮがより大きくなってダイオードＤ５に印加される電圧がオン電圧より高い電圧となった場合には、ダイオードＤ５に印加される電圧に対してダイオードＤ５に流れる順方向電流が非常に多くなる。したがって、出力端子から出力される制御電圧ＶＣＯＩＮは、入力端子に印加される受信電圧ＶＩＮに比して上昇率が小さく抑えられる。以上より、所望の電圧範囲の上限値に近い電圧が出力端子に印加される際に、ダイオードＤ５に印加される電圧がオン電圧となるように、抵抗Ｒ１，Ｒ２の値を設定することにより、最適なリミッタ回路１３０を容易に形成することができる。
　図９は図８に示すリミッタ回路の入出力電圧特性のシミュレーション結果を示すグラフである。図９は、図８に示すリミッタ回路１３０の抵抗Ｒ１の抵抗値を１０００ｋΩ、抵抗Ｒ２の抵抗値を２ｋΩとし、標準動作温度を２５℃とした場合の入出力電圧特性を示している。図９に示されるように、入力電圧である受信電圧ＶＩＮが２．０Ｖを超えても出力電圧である制御電圧ＶＣＯＩＮの上昇は抑えられるため、電圧制御発振器１１０の電圧範囲を超えない範囲に制御電圧を設定することができる。
　なお、本実施形態においては、リミッタ回路１２０をダイオードＤ５を用いて構成したが、Ｉ－Ｖ特性が非線形である整流素子であればこれに限られず、例えばダイオードＤ５の代わりに、ショットキーバリアダイオードやツェナーダイオードなどを用いることも可能である。ショットキーバリアダイオードの場合はダイオードＤ５と同様に、抵抗Ｒ２から所定の電圧源に向かう方向が順方向となるように接続され、ツェナーダイオードの場合は、所定の電圧源から抵抗Ｒ２に向かう方向が順方向となるように接続される。
　さらに、上記のようなリミッタ回路１２０は、温度に応じて出力される電圧値が変動する温度依存特性を有していてもよい。図１０は図８に示すリミッタ回路の温度に対する出力電圧特性のシミュレーション結果を示すグラフである。図１０は、図８に示すリミッタ回路１３０の抵抗Ｒ１の抵抗値を１０００ｋΩ、抵抗Ｒ２の抵抗値を２ｋΩとし、入力電圧である受信電圧ＶＩＮを（Ａ）ＶＩＮ＝８Ｖ、（Ｂ）ＶＩＮ＝４Ｖ、（Ｃ）ＶＩＮ＝２Ｖとしたときに、リミッタ回路１３０の動作温度を－２０℃～１００℃の間で変化させたときの出力電圧である制御電圧ＶＣＯＩＮの電圧変化を示している。
　図１０に示すように、入力電圧である受信電圧ＶＩＮが同じ電圧であっても、温度が変化するに伴って出力電圧である制御電圧ＶＣＯＩＮが変動する。図１０の例においては、温度が高くなるに伴って制御電圧ＶＣＯＩＮが低下する。すなわち、図１０の例においては、リミッタ回路１３０は、回路全体で負の温度係数を有している。なお、リミッタ回路全体で正の温度係数を有するようにリミッタ回路を構成してもよい。このような温度依存性は、リミッタ回路１３０を構成する抵抗Ｒ１，Ｒ２およびダイオードＤ５の温度特性に応じて生じるものである。リミッタ回路１３０全体で所望の温度特性が得られるように各構成要素の温度特性を組み合せることにより、所望の温度依存性を得ることができる。これにより、温度変化によっても電圧制御発振器１１０に入力される電圧（制御電圧ＶＣＯＩＮ）が変動するため、より不規則性の高い乱数を生成することができる。
　＜第２実施形態の変形例＞
　次に、本発明の第２実施形態の変形例に係る乱数生成装置について説明する。図１１は本発明の第２実施形態の変形例に係る乱数生成装置の概略構成例を示す回路図である。本変形例において第２実施形態と同様の構成については同じ符号を付し説明を省略する。本変形例の乱数生成装置（図１１には乱数生成装置全体は図示せず）が第２実施形態と異なる点は、リミッタ回路１３０Ｄの構成が第２実施形態のリミッタ回路１３０とは異なることである。具体的には、リミッタ回路１３０Ｄは、図１１に示すように、入力端子と所定の電圧源（図１１の例においてはグランド）との間に直列接続された抵抗Ｒ３，Ｒ４と、当該抵抗Ｒ３と抵抗Ｒ４との間にアノードが接続され、カソードに所定の電圧源（図１１の例においてはグランド）が接続されたダイオードＤ６とを備えている。抵抗Ｒ３と抵抗Ｒ４との間には、出力端子が接続されている。
　このような構成によれば、入力端子に印加される受信電圧ＶＩＮが抵抗Ｒ３，Ｒ４によって分圧され、分圧された電圧がダイオードＤ６に印加される。ダイオードＤ６に印加される電圧が出力端子から出力される制御電圧ＶＣＯＩＮとなる。ダイオードＤ６に印加される電圧がダイオードＤ６のオン電圧より小さい電圧である場合には、ダイオードＤ６に印加される電圧に対してダイオードＤ６に流れる順方向電流が非常に少ない。このため、出力端子から出力される制御電圧ＶＣＯＩＮは、入力端子に印加される受信電圧ＶＩＮの変化に応じて比較的大きく変動する。これに対し、入力される受信電圧ＶＩＮがより大きくなってダイオードＤ６に印加される電圧がオン電圧より高い電圧となった場合には、ダイオードＤ６に印加される電圧に対してダイオードＤ６に流れる順方向電流が非常に多くなる。したがって、出力端子から出力される制御電圧ＶＣＯＩＮは、入力端子に印加される受信電圧ＶＩＮに比して上昇率が小さく抑えられる。以上より、所望の電圧範囲の上限値に近い電圧が出力端子に印加される際に、ダイオードＤ６に印加される電圧がオン電圧となるように、抵抗Ｒ３，Ｒ４の値を設定することにより、最適なリミッタ回路１３０Ｄを容易に形成することができる。
　図１２は図１１に示すリミッタ回路の入出力電圧特性のシミュレーション結果を示すグラフである。図１２は、図１１に示すリミッタ回路１３０Ｄの抵抗Ｒ３および抵抗Ｒ４の抵抗値をいずれも１０００ｋΩとし、標準動作温度を２５℃とした場合の入出力電圧特性を示している。本変形例においても、図１２に示されるように、入力電圧である受信電圧ＶＩＮが２．０Ｖを超えても出力電圧である制御電圧ＶＣＯＩＮの上昇は抑えられるため、電圧制御発振器１１０の電圧範囲を超えない範囲に制御電圧ＶＣＯＩＮを設定することができる。
　なお、本変形例においてもダイオードＤ６の代わりに、ショットキーバリアダイオードやツェナーダイオードを用いてもよい。
　また、本変形例のリミッタ回路１３０Ｄにおいても温度依存特性を有するように構成してもよい。図１３は図１１に示すリミッタ回路の温度に対する出力電圧特性のシミュレーション結果を示すグラフである。図１３は、図１１に示すリミッタ回路１３０Ｄの抵抗Ｒ３，Ｒ４の抵抗値をそれぞれ１０００ｋΩとし、入力電圧である受信電圧ＶＩＮを（Ａ）ＶＩＮ＝８Ｖ、（Ｂ）ＶＩＮ＝４Ｖ、（Ｃ）ＶＩＮ＝２Ｖとしたときに、リミッタ回路１３０Ｄの動作温度を－２０℃～１００℃の間で変化させたときの出力電圧である制御電圧ＶＣＯＩＮの電圧変化を示している。
　本変形例においても図１３に示すように、入力電圧である受信電圧ＶＩＮが同じ電圧であっても、温度が変化するに伴って出力電圧である制御電圧ＶＣＯＩＮが変動する。これにより、温度変化によっても電圧制御発振器１１０に入力される電圧（制御電圧ＶＣＯＩＮ）が変動するため、より不規則性の高い乱数を生成することができる。
　＜第３実施形態＞
　次に、本発明の第３実施形態に係る乱数生成装置について説明する。図１４は本発明の第３実施形態に係る乱数生成装置における受信ユニットの概略構成例を示す回路図である。本実施形態において第１実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態の乱数生成装置が第１実施形態と異なる点は、受信ユニット１００Ｅの受信機構１０１Ｅが、送信ユニット２０Ｅからのエネルギーとして光を非接触で受信する受光素子ＰＤ１を含んでいることである。受信ユニット１００Ｅ以外の構成については第１実施形態と同様であるので図１４においては図示を省略している。
　本実施形態において、送信ユニット２０Ｅは、一次側電源ＶＣＣ１と、一次側電源ＶＣＣ１の電力により発光する発光ダイオードＬＥＤ１と、発光ダイオードＬＥＤ１を駆動するＬＥＤドライバ２１とを備えている。受信ユニット１００Ｅの受光素子ＰＤ１は、送信ユニット２０Ｅの発光ダイオードＬＥＤ１の発光によるエネルギーを受信（受光）するように構成されている。受光素子ＰＤ１は、例えばフォトダイオードにより構成される。また、受信ユニット１００Ｅは、受光素子ＰＤ１に逆バイアスを印加するための二次側電源ＶＣＣ２と、保護抵抗Ｒ５と、受光素子ＰＤ１で検出された電流を電圧に変換して受信電圧ＶＩＮを出力する電流電圧変換回路１０３とを備えている。受光素子ＰＤ１は、カソードが保護抵抗Ｒ５（二次側電源ＶＣＣ２側）に接続され、アノードが電流電圧変換回路１０３に接続されている。
　また、電流電圧変換回路１０３は、反転入力端子に受光素子ＰＤ１で検出された電流が入力され、非反転入力端子にグランドが接続されるオペアンプ１０４と、オペアンプ１０４の反転入力端子と出力端子との間の帰還経路に設けられた帰還抵抗Ｒ６とを備えている。
　このような構成において、受光素子ＰＤ１に、二次側電源ＶＣＣ２により逆バイアスが印加された状態で、送信ユニット２０Ｅの発光ダイオードＬＥＤ１からの光が入射されると、受光素子ＰＤ１には逆方向に光電流が流れる。受光素子ＰＤ１を流れる光電流は、受光素子ＰＤ１において受光した光の感度に応じて変動する。送信ユニット２０Ｅの発光ダイオードＬＥＤ１の発光強度は、ＬＥＤドライバ２１からの制御指令に応じて変動する。したがって、発光ダイオードＬＥＤ１の発光強度の変動に応じて受信ユニット１００Ｅの受光素子ＰＤ１が受光する光量は変動する。また、発光ダイオードＬＥＤ１の発光強度が同じであっても、送信ユニット２０Ｅと受信ユニット１００Ｅとの間の距離に応じて受光素子ＰＤ１が受光する光量が容易に変動する。以上のように、受光素子ＰＤ１を流れる電流は、受光素子ＰＤ１が受光する光量に応じて様々に変動する。そして、受光素子ＰＤ１を流れる光電流は、オペアンプ１０４の非反転入力端子に入力される。オペアンプ１０４の非反転入力端子と反転入力端子との間は、イマジナリーショートされているため、オペアンプ１０４の出力端子から出力される電圧（すなわち受信電圧）ＶＩＮは、非反転入力端子に入力される電流値に帰還抵抗Ｒ６の抵抗値を掛けた値となる。以上より、本実施形態のような構成においても、送信ユニット２０Ｅおよび受信ユニット１００Ｅの距離に応じて大きく変動する受信電圧ＶＩＮを得ることができる。したがって、本実施形態においても大きく変動する受信電圧ＶＩＮに基づいて擬似乱数を生成することができるため、簡単な構成で不規則性の高い乱数を生成することができる。
　なお、本実施形態において、受信ユニット１００Ｅを構成する素子が温度依存性を有するように構成されてもよいし、第２実施形態と同様に、温度依存性を有するリミッタ回路を備えることとしてもよい。これにより、温度変化によっても電圧制御発振器１１０に入力される電圧（制御電圧ＶＣＯＩＮ）が変動するため、より不規則性の高い乱数を生成することができる。
　本実施形態においては、電流電圧変換回路１０３としてオペアンプ１０４を用いた構成を例示したが、受光素子ＰＤ１に流れる電流を電圧に変換することが可能な構成であれば、これに限られず、例えば、受光素子ＰＤ１のアノードに直接抵抗が接続されるような構成としてもよい。
　また、受光素子ＰＤ１に光を照射する送信ユニット２０Ｅの構成として発光ダイオードＬＥＤ１を用いた例を示したが、本発明は受光素子ＰＤ１が受光可能な光を照射する構成であればこれに限られない。例えば白熱電球や赤外線ランプなどであってもよい。
　＜乱数生成装置の適用例＞
　次に、上記実施形態の乱数生成装置の適用例について説明する。ここでは、非接触通信などの通信機器に使用されるＩＤ（識別番号）を生成するために通信機器に乱数生成装置が設けられた例について説明する。図１５は本発明の一実施形態に係る乱数生成装置が適用された通信機器の構成例を示す回路図である。
　本適用例における乱数生成装置１０Ｆは、第２実施形態における乱数生成装置１０Ｃ（図６）において電圧制御発振器１１０を動作信号ＶＣＯＯＮが入力される動作入力端子を備えた構成（図５における電圧制御発振器１１０Ｂ）に置き換えた構成を有している（図１４においては本適用例における電圧制御発振器を改めて１１０Ｆと表記している）。また、本適用例においては、受信ユニット１００の受信機構１０１としてコイルＬ１を採用し、受信ユニット１００のその他の構成もそれに好適な回路構成（図２と同様の回路構成）を有している。本適用例における通信機器３０は、受信ユニット１００から出力される受信電圧ＶＩＮを、通信機器３０を構成する各装置の電源として使用可能に構成されている。
　本適用例における通信機器３０は、上記構成の乱数生成装置１０Ｆと、乱数生成装置１０Ｆの擬似乱数生成器１２０で生成された擬似乱数列に基づいて生成されたＩＤを格納するＩＤ格納部１４０とを備えている。ＩＤ格納部１４０は、通信機器３０の内部メモリ等により構成され、擬似乱数生成器１２０で生成された２０ビットの出力端子Ｓ１～Ｓ２０から出力される乱数データをＩＤデータとして格納する。ＩＤ格納部１４０に格納されたＩＤデータは、受信ユニット１００のコイルＬ１から送信ユニット２０のコイルＬ２へ送信することが可能である。このように、送信ユニット２０は、コイルＬ２から受信ユニット１００のコイルＬ１へ電磁誘導により電力を供給する電源として機能するとともに、通信機器３０のＩＤ認証を行うための通信インターフェイスとしても機能する。
　上記実施形態において説明したとおり、電圧制御発振器１１０Ｆは、動作信号ＶＣＯＯＮがオン期間Ｔ１の間、受信ユニット１００のコイルＬ１に生じた誘導起電力に基づいた発振周波数を有する出力信号ＶＣＯＩＮを出力する。擬似乱数生成器１２０は、出力信号ＶＣＯＩＮの発振周波数に含まれる波数（クロックの数）に基づいて２０ビットの擬似乱数を生成し、出力端子Ｓ１～Ｓ２０に出力する。すなわち、動作信号ＶＣＯＯＮがオン期間Ｔ１となる毎に擬似乱数生成器１２０は、擬似乱数を生成し、乱数データとして出力する。出力された乱数データは、ＩＤ格納部１４０に送られ、ＩＤデータとして格納される。すなわち、擬似乱数生成器１２０から出力される乱数データがＩＤ格納部１４０に送られる毎に、ＩＤ格納部１４０に格納されるＩＤデータが更新される。電圧制御発振器１１０Ｆの動作信号ＶＣＯＯＮがオフ期間Ｔ２にある場合、出力信号ＣＫＩＮは固定出力（波数０）となるため、ＩＤ格納部１４０に格納されているＩＤデータは、更新されず、前回のオン期間Ｔ１において生成されたＩＤデータが保持される。
　なお、本適用例においては、ＩＤ格納部１４０にＩＤデータが格納されるタイミングは動作信号ＶＣＯＯＮのオン期間Ｔ１が終わった後（すなわちオフ期間Ｔ２におけるある時刻）として説明したが、オン期間Ｔ１内において擬似乱数生成器１２０によってそのときまでの出力信号ＣＫＩＮの発振周波数に含まれる波数に基づいて擬似乱数を生成し、ＩＤ格納部１４０にＩＤデータとして格納することとしてもよい。
　このような構成を有する通信機器３０によれば、通信機器３０を送信ユニット２０に近づけると通信機器３０に電力が供給され、通信機器３０の受信ユニット１００と送信ユニット２０との間の距離に応じた誘導起電力が受信ユニット１００のコイルＬ１に発生する。電圧制御発振器１１０Ｆの動作信号ＶＣＯＯＮがオン期間Ｔ１となることにより、コイルＬ１に発生した誘導起電力に基づいて擬似乱数生成器１２０が乱数データを生成し、これがＩＤデータとしてＩＤ格納部１４０に格納される。特に、動作信号ＶＣＯＯＮのオン期間Ｔ１を通信機器３０が送信ユニット２０に近づいているときを含む期間とすることにより、擬似乱数生成器１２０で生成される乱数データの不規則性をより高くすることができる。格納されたＩＤデータを受信ユニット１００のコイルＬ１を介して送信ユニット２０へ送ることにより、送信ユニット２０において通信機器３０の認証が行われ、当該認証後、種々の通信が行われる。このように、不規則性の高い乱数データを用いて、通信機器３０の認証を行うことにより、より高い安全性を確保することができる。なお、ＩＤ格納部１４０に格納されているＩＤデータは、送信ユニット２０との通信とは別の処理において用いられることとしてもよい。
　なお、本適用例においては、擬似乱数生成器１２０の出力端子Ｓ１～Ｓ２０から出力される２０ビットの乱数データをすべて使用することとしたが、本発明はこれに限られない。例えば、２０ビットの出力端子Ｓ１～Ｓ２０のうちの所定のいくつかのビット（例えばＳ１～Ｓ３の３ビット）のみをＩＤデータとして取得し、ＩＤ格納部１４０に格納することとしてもよい。
　以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態および変形例における各構成要素を任意に組み合わせることとしてもよい。また、上記実施形態においては擬似乱数生成器１２０としてＭ系列のビット列演算部を有する構成について説明したが擬似乱数を生成可能であれば、他の態様の擬似乱数生成器を用いてもよい。
　上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
　本発明の乱数生成装置は、簡単な構成で不規則性の高い乱数を生成するために有用である。
　１０，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｆ　乱数生成装置
　２０，２０Ｅ　送信ユニット
　２１　ＬＥＤドライバ
　３０　通信機器
　１００，１００Ｅ　受信ユニット
　１０１，１０１Ｅ　受信機構
　１０２　整流回路
　１０３　電流電圧変換回路
　１０４　オペアンプ
　１１０，１１０Ｂ，１１０Ｆ　電圧制御発振器
　１２０　擬似乱数生成器
　１２１　レジスタ
　１２２　シフトレジスタ
　１２３　ＸＯＲゲート
　１３０，１３０Ｄ　リミッタ回路
　１４０　ＩＤ格納部
　Ｃ１　容量素子
　Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６　ダイオード
　Ｌ１，Ｌ２　コイル
　ＬＥＤ１　発光ダイオード
　ＰＤ１　受光素子
　Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６　抵抗
　ＶＣＣ１　一次側電源
　ＶＣＣ２　二次側電源

Claims (6)

  1. 　送信ユニットから送られるエネルギーを非接触で受信する受信機構を有し、当該受信機構で受信したエネルギーを受信電圧に変換する受信ユニットと、
    　前記受信電圧に基づいて、発振する出力信号を出力する電圧制御発振器と、
    　前記電圧制御発振器の出力信号の発振周波数に応じて変動する擬似乱数を生成する擬似乱数生成器とを備え、
    　前記電圧制御発振器は、前記受信電圧に基づいた前記出力信号を出力するオン期間と所定の電圧レベルに固定して出力するオフ期間とを動作信号に基づいて切り替えるよう構成されており、
    　前記擬似乱数生成器は、前記オン期間に入力された出力信号の波数に基づいて変動する擬似乱数を生成するよう構成されている、乱数生成装置。
  2. 　前記受信ユニットの受信電圧を所定の電圧範囲に制限するリミッタ回路を備えた、請求項１に記載の乱数生成装置。
  3. 　前記リミッタ回路は、温度に応じて出力される電圧値が変動する温度依存特性を有している、請求項２に記載の乱数生成装置。
  4. 　前記受信機構は、前記送信ユニットからの電磁波を非接触で受信するコイルを含んでいる、請求項１に記載の乱数生成装置。
  5. 　前記受信機構は、前記送信ユニットからの光を非接触で受信する受光素子を含んでいる、請求項１に記載の乱数生成装置。
  6. 　前記擬似乱数生成器は、シフトレジスタと排他的論理和ゲートとを有するＭ系列のビット列演算部を備える、請求項１に記載の乱数生成装置。
     
PCT/JP2012/000870 2011-04-07 2012-02-09 乱数生成装置 WO2012137396A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/042,664 US9252756B2 (en) 2011-04-07 2013-09-30 Random number generating device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011085036A JP4983991B1 (ja) 2011-04-07 2011-04-07 乱数生成装置および乱数生成方法
JP2011-085036 2011-04-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/042,664 Continuation US9252756B2 (en) 2011-04-07 2013-09-30 Random number generating device

Publications (1)

Publication Number Publication Date
WO2012137396A1 true WO2012137396A1 (ja) 2012-10-11

Family

ID=46678943

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/000870 WO2012137396A1 (ja) 2011-04-07 2012-02-09 乱数生成装置

Country Status (3)

Country Link
US (1) US9252756B2 (ja)
JP (1) JP4983991B1 (ja)
WO (1) WO2012137396A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171452A (ja) 2015-03-12 2016-09-23 富士通株式会社 電子回路、認証装置及び認証システム
EP3521915B1 (en) * 2016-10-03 2020-12-09 Toppan Printing Co., Ltd. Dimming sheet and imaging system
US11455258B2 (en) * 2019-08-05 2022-09-27 Cyberswarm, Inc. Method and system for data validation using memristors
US11356422B2 (en) * 2019-11-01 2022-06-07 Cyberswarm, Inc. Secure communication system and method
US11349462B1 (en) * 2021-03-05 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Selector-based random number generator and method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340183A (ja) * 1997-06-09 1998-12-22 Oki Electric Ind Co Ltd 乱数発生回路
JP2004288159A (ja) * 2002-11-27 2004-10-14 Stmicroelectronics Sa 乱数発生器
JP2005304833A (ja) * 2004-04-22 2005-11-04 Samii Kk 遊技機
JP2005304834A (ja) * 2004-04-22 2005-11-04 Samii Kk 遊技機
JP2006294001A (ja) * 2005-03-15 2006-10-26 Toshiba Corp 乱数発生回路
JP2007122560A (ja) * 2005-10-31 2007-05-17 Oki Electric Ind Co Ltd 乱数生成回路
WO2011039846A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 乱数生成回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294489B2 (ja) * 1995-11-28 2002-06-24 沖電気工業株式会社 乱数発生回路
US5706218A (en) * 1996-05-15 1998-01-06 Intel Corporation Random number generator
JP4251759B2 (ja) * 2000-05-19 2009-04-08 Ｏｋｉセミコンダクタ株式会社 乱数発生回路
JP3604658B2 (ja) 2001-09-26 2004-12-22 株式会社東芝 乱数生成回路
JP3748857B2 (ja) * 2002-01-25 2006-02-22 松下電器産業株式会社 半導体集積回路とこれを搭載したデータキャリア
EP1763136A1 (fr) * 2005-09-07 2007-03-14 Stmicroelectronics Sa Procédé de génération de nombres variables
JP2007207054A (ja) * 2006-02-03 2007-08-16 Renesas Technology Corp データ処理装置
JP4982750B2 (ja) 2007-01-22 2012-07-25 国立大学法人電気通信大学 乱数発生器及び乱数発生器の作成方法
JP2008293167A (ja) * 2007-05-23 2008-12-04 Fec Inc 乱数発生回路、無接触形のｉｃタグ、リーダライタ、ｉｃタグシステム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340183A (ja) * 1997-06-09 1998-12-22 Oki Electric Ind Co Ltd 乱数発生回路
JP2004288159A (ja) * 2002-11-27 2004-10-14 Stmicroelectronics Sa 乱数発生器
JP2005304833A (ja) * 2004-04-22 2005-11-04 Samii Kk 遊技機
JP2005304834A (ja) * 2004-04-22 2005-11-04 Samii Kk 遊技機
JP2006294001A (ja) * 2005-03-15 2006-10-26 Toshiba Corp 乱数発生回路
JP2007122560A (ja) * 2005-10-31 2007-05-17 Oki Electric Ind Co Ltd 乱数生成回路
WO2011039846A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 乱数生成回路

Also Published As

Publication number Publication date
JP2012220649A (ja) 2012-11-12
JP4983991B1 (ja) 2012-07-25
US9252756B2 (en) 2016-02-02
US20140028404A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
JP4983991B1 (ja) 乱数生成装置および乱数生成方法
CN103424133A (zh) 用于测量无线传感器中的可变阻抗元件的系统和方法
JP5648811B2 (ja) 無線電力変換器および無線通信装置
CN105452904A (zh) 异物检测装置、送电装置、受电装置以及无线电力传输系统
JP2008085818A (ja) 整流回路およびこれを用いた無線通信装置
WO2007088803A1 (ja) スイッチング電源装置および電源制御用半導体集積回路
US10367489B2 (en) Systems and methods for transferring power across an isolation barrier
WO2011121876A1 (ja) 送電装置及びそれに用いられる波形モニタ回路
JP6319702B2 (ja) 金属環境磁界共振無線電力伝送システム用送信機
WO2017213031A1 (ja) ワイヤレス給電システム、ワイヤレス電力送電装置およびワイヤレス電力受電装置
JP2019507572A (ja) 高周波数マルチレベル整流
JP6049853B2 (ja) 電源起動システム
TW201337659A (zh) 具有恆定電源的被動型觸控筆
KR102483302B1 (ko) 무선 전력 송신기, 무선 전력 수신기 및 차동 신호 보정 회로
JP2019139735A (ja) 電子ペンの電子回路及び電子ペン
Karimi et al. A Wireless Power and Bi-Directional Data Transfer System Using A Single Inductive Link for Biomedical Implants
US11761993B2 (en) Zero-crossing detection circuit
US7005905B2 (en) Stable timing clock circuit
KR102198601B1 (ko) 열전 발전기 제어 장치
JP2008236218A (ja) 送信器およびトランシーバ
CN103812347B (zh) 数字误差信号比较器
JP5165741B2 (ja) Ｆｅｔブリッジ回路を利用した整流回路及びその制御方法
US20230299617A1 (en) Wireless power transmission system comprising wireless power receiver and wireless power device
JP6643529B2 (ja) 整流回路、コンバータ及び電子機器
JP2016082573A (ja) 駆動装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12767827

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12767827

Country of ref document: EP

Kind code of ref document: A1