WO2012123990A1 - 終端回路、半導体装置および試験システム - Google Patents

終端回路、半導体装置および試験システム Download PDF

Info

Publication number
WO2012123990A1
WO2012123990A1 PCT/JP2011/001540 JP2011001540W WO2012123990A1 WO 2012123990 A1 WO2012123990 A1 WO 2012123990A1 JP 2011001540 W JP2011001540 W JP 2011001540W WO 2012123990 A1 WO2012123990 A1 WO 2012123990A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
test
terminal
semiconductor device
pmos transistor
Prior art date
Application number
PCT/JP2011/001540
Other languages
English (en)
French (fr)
Inventor
鈴木俊秀
川野陽一
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to EP11860939.5A priority Critical patent/EP2688207B1/en
Priority to JP2013504401A priority patent/JP5590215B2/ja
Priority to PCT/JP2011/001540 priority patent/WO2012123990A1/ja
Publication of WO2012123990A1 publication Critical patent/WO2012123990A1/ja
Priority to US13/961,112 priority patent/US9069043B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H03H11/30—Automatic matching of source impedance to load impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0458—Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Definitions

  • the present invention relates to a termination circuit, a semiconductor device on which the termination circuit is mounted, and a test system.
  • a termination circuit is formed to match the characteristic impedance.
  • a pull-up resistor connected to an input terminal is formed by, for example, a p-channel MOS transistor whose source is connected to a power supply line (see, for example, Patent Document 1).
  • the transmission signal output terminal includes a high-frequency signal including a terminating resistor via a high-frequency probe having a predetermined characteristic impedance in order to match the characteristic impedance. Connected to the test equipment.
  • the test cost increases by performing a test using a high-frequency probe or a high-frequency test apparatus.
  • a source is connected to a signal terminal that outputs or inputs a transmission signal, a drain is connected to a ground line, a control signal is received by a gate, and a characteristic impedance matching function is enabled.
  • a pMOS transistor that is turned off when the matching function is disabled, and an inductor and a capacitor connected to the signal terminal for matching the characteristic impedance.
  • a semiconductor device includes the termination circuit, a generation circuit that is connected to a signal terminal of the termination circuit and generates a transmission signal output from the signal terminal, a control terminal that receives a control signal, and a signal terminal And a power detection circuit that monitors the power of the transmission signal and outputs a signal value indicating the value of the monitored power.
  • a test system supplies a control signal to the semiconductor device and the semiconductor device to enable the characteristic impedance matching function, receives a signal indicating a power value output from the power detection circuit, And a test device for determining whether the operation of the generating circuit is good or bad.
  • FIG. 3 illustrates an example of a termination circuit in one embodiment.
  • An example of a cross-sectional structure of the pMOS transistor shown in FIG. 1 and an example of a waveform of a transmission signal output from an output terminal are shown.
  • Another example of the termination circuit is shown.
  • An example of a cross-sectional structure of the nMOS transistor shown in FIG. 3 and an example of a waveform of a transmission signal output from an output terminal are shown.
  • the example of the termination circuit in another embodiment is shown.
  • 6 shows an example of a simulation waveform of characteristic impedance in the termination circuit shown in FIG.
  • the example of the termination circuit in another embodiment is shown.
  • the example of the termination circuit in another embodiment is shown.
  • FIG. 1 shows an embodiment of a semiconductor device on which the termination circuit of the embodiment described above is mounted and an embodiment of a test system for testing the semiconductor device.
  • An example of the power detection circuit shown in FIG. 9 is shown.
  • 10 shows an example of a test flow of a semiconductor device by the test system shown in FIG. 3 shows another embodiment of a semiconductor device on which the termination circuit of the above-described embodiment is mounted and another embodiment of a test system for testing the semiconductor device.
  • 3 shows another example of a test system for testing a semiconductor device.
  • Double square marks in the figure indicate external terminals.
  • the external terminal is, for example, a pad on a semiconductor chip, a lead of a package in which the semiconductor chip is accommodated, or an external terminal of a macro block.
  • the same symbol as the terminal name is used for the signal supplied via the external terminal.
  • FIG. 1 shows an example of a termination circuit TCa in one embodiment.
  • the circle on the right side of FIG. 1 is a Smith chart, and shows a locus of characteristic impedance that changes as elements are added.
  • the termination circuit TCa is formed in the transmission circuit TRNS that outputs a high-frequency transmission signal RF from the output terminal RFOUT.
  • the transmission circuit TRNS is mounted on a communication device such as a mobile phone or an in-vehicle radar.
  • the transmission signal RF is generated, for example, by amplifying a reference signal from a signal generator with an amplifier.
  • the termination circuit TCa includes an inductor L1a and capacitors C1 and C2a provided for matching the characteristic impedance, and a pMOS (p-channel Metal Oxide Semiconductor) transistor PTa that switches the characteristic impedance matching function between valid and invalid.
  • the inductor L1a is formed using, for example, a signal line.
  • the capacitors C1 and C2a are formed using, for example, a conductive film (a kind of signal line) that is opposed to each other with an insulating film interposed therebetween.
  • the inductor L1a and the capacitor C1 are sequentially arranged between the generation source of the transmission signal RF and the output terminal RFOUT.
  • the capacitor C1 is added to cut off the DC component between the generation source of the transmission signal RF and the output terminal RFOUT and to set the DC bias of the output terminal RFOUT to 0V.
  • the capacitor C2a is arranged between the output terminal RFOUT and the ground line VSS.
  • the source is connected to the output terminal RFOUT, the drain is connected to the ground line VSS, the back gate is connected to the power supply line VDD, and the gate receives the control signal SW1.
  • the power supply voltage VDD is 1V.
  • CGSa is a parasitic capacitance generated between the gate and source of the pMOS transistor PTa.
  • the termination circuit TCa is enabled when the signal level of the transmission signal RF at the output terminal RFOUT is monitored without being connected to a high-frequency probe or test apparatus, and the transmission circuit TRNS mounted in the system is used as a system. Disabled when operating as part of
  • the on-resistance between the source and drain of the pMOS transistor PTa is designed to be 50 ⁇ when the control signal SW1 is set to the activation level.
  • the on-resistance of the pMOS transistor PTa changes according to the ratio between the gate width and the channel length.
  • the value of the parasitic capacitance CGSa is determined according to the gate area, the material of the gate insulating film, the thickness, and the like for setting the on-resistance to 50 ⁇ .
  • the values of the inductor L1a and the capacitor C2a are set so that the characteristic impedance of the transmission signal RF having a predetermined frequency (for example, 77 GHz) becomes 50 ⁇ when the termination circuit TCa is valid.
  • the Smith chart shown in FIG. 1 shows the characteristic impedance at a predetermined frequency (for example, 77 GHz) in the ON state of the pMOS transistor PTa.
  • a predetermined frequency for example, 77 GHz
  • the characteristic impedance of the transmission signal RF having a predetermined frequency is located at the point A.
  • Inductor L1a and capacitor C1 are provided in series with the transmission path of transmission signal RF.
  • the parasitic capacitance CGSa and the capacitor C2a are provided in parallel with the transmission path of the transmission signal RF.
  • the characteristic impedance becomes the point E following the locus B, the point C, and the locus D.
  • the capacitor C1 acts to return the characteristic impedance in the reverse direction of the locus B. Therefore, when the capacitance value of the capacitor C1 is small and the influence on the trajectory of the characteristic impedance cannot be ignored, the inductance of the inductor L1a is designed to be large in consideration of the return amount of the characteristic impedance by the capacitor C1.
  • Point E is located on the axis of resistance value and indicates 25 ⁇ (0.5 in normalized resistance value).
  • the characteristic impedance (output impedance) of the transmission circuit TRNS with respect to the output terminal RFOUT is designed to be 50 ⁇ . For this reason, in a state where the pMOS transistor PTa is turned on and the termination circuit TCa is added to the output terminal RFOUT, the characteristic impedance is 25 ⁇ .
  • the state in which the pMOS transistor PTa is on is equivalent to the state in which the 50 ⁇ termination resistor is connected to the output terminal RFOUT.
  • a state equivalent to a state in which the termination resistor is connected to the output terminal RFOUT can be realized by the termination circuit TCa without connecting the termination resistor to the output terminal RFOUT.
  • the deviation of the characteristic impedance due to the parasitic capacitance CGSa is canceled by the inductor L1a and the capacitor C2a. For this reason, it is possible to prevent the transmission signal RF from leaking to the gate via the parasitic capacitance CGSa when the pMOS transistor PTa is off.
  • the on / off ratio which is the ratio between the current value when the pMOS transistor PTa is turned on and the current value when the pMOS transistor PTa is turned off (leakage current), can be increased.
  • FIG. 2 shows an example of the cross-sectional structure of the pMOS transistor PTa shown in FIG. 1 and an example of the waveform of the transmission signal RF output from the output terminal RFOUT.
  • the pMOS transistor PTa is manufactured by forming a pair of diffusion regions p + (source and drain) on the well region NW (n ⁇ ) of the silicon substrate and forming a gate on the surface of the silicon substrate via an insulating film. Is done.
  • n ⁇ and n + indicate n-type diffusion regions, and symbol p + indicates a p-type diffusion region. “ ⁇ ” Indicates that the impurity concentration is relatively low, and “+” indicates that the impurity concentration is relatively high.
  • the n-type diffusion region n + is formed to supply the power supply voltage VDD to the well region NW that is the back gate of the pMOS transistor PTa.
  • a pn junction (parasitic diode) exists at the boundary between the diffusion region p + connected to the output terminal RFOUT and the well region NW.
  • the transmission signal RF output from the output terminal RFOUT swings around the ground voltage VSS, the maximum voltage is VDD, and the minimum voltage is ⁇ VDD.
  • the back gate of the pMOS transistor PTa is set to the power supply voltage VDD.
  • the back gate of the pMOS transistor PTa is set to a voltage higher than the maximum voltage of the transmission signal RF minus the forward voltage that turns on the pn junction (parasitic diode) of the pMOS transistor. This can prevent the parasitic diode from turning on when the voltage of the transmission signal RF is high.
  • the pMOS transistor PTa is turned off, the amplitude of the transmission signal RF can be prevented from being attenuated by turning on the parasitic diode.
  • FIG. 3 shows another example of the termination circuit TC. Detailed description of the same elements as those in FIG. 1 will be omitted.
  • the termination circuit TC includes an nMOS (n-channel Metal Oxide Semiconductor) transistor NT instead of the pMOS transistor PTa of FIG.
  • the drain is connected to the output terminal RFOUT
  • the source and back gate are connected to the ground line VSS
  • the gate receives the control signal SW1.
  • the gate width and channel length of the nMOS transistor NT are designed so that the on-resistance between the source and drain becomes 50 ⁇ when the control signal SW1 is set to a high level (for example, the power supply voltage VDD).
  • FIG. 4 shows an example of a cross-sectional structure of the nMOS transistor NT shown in FIG. 3 and an example of a waveform of the transmission signal RF output from the output terminal RFOUT.
  • the nMOS transistor NT is manufactured by forming a pair of diffusion regions n + (source and drain) on the well region PW (p ⁇ ) of the silicon substrate, and forming a gate on the surface of the silicon substrate via an insulating film. Is done.
  • the well region PW which is the back gate of the nMOS transistor NT is connected to the ground line VSS.
  • a pn junction (parasitic diode) exists at the boundary between the well region PW and the diffusion region n + connected to the output terminal RFOUT.
  • the maximum voltage of the transmission signal RF output from the output terminal RFOUT is the same VDD as in FIG.
  • the minimum voltage of the transmission signal RF is not a design value of ⁇ VDD but a value obtained by subtracting the voltage Von (for example, 0.6 V) from the ground voltage VSS.
  • the voltage Von is a forward voltage necessary for turning on the parasitic diode.
  • the parasitic diode is turned on when the voltage of the transmission signal RF is ⁇ Von or less, and inhibits the transmission signal RF from becoming the voltage ⁇ VDD.
  • the amplitude of the transmission signal RF when the MOS transistor NT forming the termination circuit TC is off is attenuated.
  • the characteristic impedance matching function by the termination circuit TCa can be switched between valid and invalid by turning the pMOS transistor PTa on or off by the control signal SW1.
  • a state with a termination resistor can be realized without connecting an external termination resistor, and the signal level at the output terminal RFOUT of the transmission signal RF can be monitored.
  • the on / off ratio which is the ratio between the current value when the pMOS transistor PTa is turned on and the current value (leakage current) when it is turned off, can be increased.
  • FIG. 5 shows an example of the termination circuit TCb in another embodiment.
  • the same elements as those in FIG. 1 described above are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the termination circuit TCb is formed in the transmission circuit TRNS that outputs a high-frequency transmission signal RF from the output terminal RFOUT, as in FIG.
  • the termination circuit TCb includes an inductor L1b, a capacitor C1, and pMOS transistors PTb1 and PTb2.
  • the inductor L1b and the capacitor C1 are sequentially arranged between the generation source of the transmission signal RF and the output terminal RFOUT, as in FIG.
  • the source is connected to the output terminal RFOUT, the drain is connected to the ground line VSS via the pMOS transistor PTb2, the back gate is connected to the power supply line VDD, and the gate receives the control signal SW1.
  • the source is connected to the drain of the pMOS transistor PTb2
  • the drain is connected to the ground line VSS
  • the back gate is connected to the power supply line VDD
  • the gate receives the control signal SW1.
  • Symbol CGSb is a parasitic capacitance generated between the gate and the source of the pMOS transistor PTb1. As in FIG.
  • the Smith chart shows the characteristic impedance at a predetermined frequency (for example, 77 GHz) in the ON state of the pMOS transistors PTb1 and PTb2.
  • an inductor L1b for tracing the locus B on the Smith chart is designed.
  • the parasitic capacitance CGSb for tracing the locus D on the Smith chart is obtained, and the pMOS transistor PTb1 having the parasitic capacitance CGSb is designed.
  • the value of the on-resistance of the pMOS transistor PTb1 is determined.
  • the pMOS transistor PTb2 is designed so that the sum of the on-resistance of the pMOS transistor PTrb1 and the on-resistance of the pMOS transistor PTb2 is 50 ⁇ .
  • FIG. 6 shows an example of a simulation waveform of the characteristic impedance in the termination circuit TCb shown in FIG.
  • the left side of FIG. 6 shows the frequency characteristic of the characteristic impedance when the control signal SW1 is set to 1V and the pMOS transistors PTb1 and PTb2 are turned off.
  • the right side of FIG. 6 shows the frequency characteristics of the characteristic impedance when the control signal SW1 is set to ⁇ 1V and the pMOS transistors PTb1 and PTb2 are turned on.
  • the thick curve on the Smith chart shows the change in characteristic impedance when the frequency of the transmission signal RF is changed from 250 MHz to 110 GHz.
  • a marker M20 indicated by a triangle indicates a characteristic impedance when the frequency of the transmission signal RF is 77 GHz.
  • the lower values in FIG. 6 indicate the S parameter (S (2, 2)) and the characteristic impedance (impedance) obtained by the simulation.
  • the characteristic impedance Z0 in the equation is 50 ⁇
  • j in the equation is an imaginary unit.
  • the characteristic impedance at 77 GHz is approximately 50 ⁇ . This value is the characteristic impedance (output impedance) of the transmission circuit TRNS with respect to the output terminal RFOUT.
  • the characteristic impedance at 77 GHz is approximately 25 ⁇ . This state is equivalent to a state in which a 50 ⁇ termination resistor is connected to the outside of the output terminal RFOUT. That is, a state equivalent to a state in which the termination resistor is connected to the output terminal RFOUT can be realized without connecting the termination resistor to the output terminal RFOUT.
  • the same effect as that of the above-described embodiment can be obtained.
  • FIG. 7 shows an example of a termination circuit in another embodiment.
  • the same elements as those in FIGS. 1 and 5 described above are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the termination circuit TCc is formed in the transmission circuit TRNS that outputs the transmission signal RF from the output terminal RFOUT, as in FIG.
  • the termination circuit TCc includes an inductor L1c, capacitors C1, C2c, a pMOS transistor PTc, and a resistance element Rc.
  • the inductor L1c and the capacitor C1 are sequentially disposed between the generation source of the transmission signal RF and the output terminal RFOUT, and the capacitor C2c is disposed between the output terminal RFOUT and the ground line VSS.
  • the pMOS transistor PTc is disposed between the output terminal RFOUT and the ground line VSS.
  • the resistance element Rc is formed using a wiring resistance such as polysilicon.
  • the on-resistance of the pMOS transistor PTc and the resistance element Rc are designed so that the sum of the resistance values becomes 50 ⁇ .
  • the Smith chart shows the characteristic impedance at a predetermined frequency (for example, 77 GHz) in the ON state of the pMOS transistor PTc.
  • the characteristic impedance draws a locus B by the inductor L1c and a locus D by the parasitic capacitance CGSc and the capacitor C2c.
  • Point E represents 25 ⁇ on the axis of resistance value. Therefore, as in FIGS. 1 and 5, a state equivalent to a state in which the termination resistor is connected to the output terminal RFOUT can be realized without connecting the termination resistor to the outside of the output terminal RFOUT. As described above, also in this embodiment, the same effect as that of the above-described embodiment can be obtained.
  • FIG. 8 shows an example of a termination circuit in another embodiment.
  • the same elements as those in FIG. 1 described above are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the termination circuit TCd is formed in the transmission circuit TRNS that outputs the transmission signal RF from the output terminal RFOUT, as in FIG.
  • the termination circuit TCd includes inductors L1d and L2d, a capacitor C1, and a pMOS transistor PTd.
  • the inductor L1d and the capacitor C1 are sequentially arranged between the generation source of the transmission signal RF and the output terminal RFOUT, as in FIG.
  • the inductance of the inductor L1d is the same as the inductance of the inductor L1a shown in FIG.
  • the pMOS transistor PTd is disposed between the output terminal RFOUT and the ground line VSS via the inductor L2d.
  • the on-resistance of the pMOS transistor PTd is designed to be 50 ⁇ .
  • the Smith chart shows the characteristic impedance at a predetermined frequency (for example, 77 GHz) in the ON state of the pMOS transistor PTd.
  • the value of the parasitic capacitance CGSd of the pMOS transistor PTd is larger than the value of the parasitic capacitance CGSa of the pMOS transistor PTa shown in FIG.
  • the inductor L2d (corresponding to the trajectory D from the point C to the point E) is used as a transmission path for the transmission signal RF in order to compensate for the amount of change in characteristic impedance corresponding to the difference between the capacitance values of the parasitic capacitances CGSd and CGSc.
  • the characteristic impedance follows point B, point C, point D, point E, and point F to point G (25 ⁇ ).
  • FIG. 9 shows an embodiment of a semiconductor device on which the termination circuit of the embodiment described above is mounted and an embodiment of a test system for testing the semiconductor device.
  • the semiconductor device SEM1 includes a signal generator SGEN, a transmission amplifier TAMP, a power detection circuit PDET, a termination circuit TC, pull-up resistors RUP1 and RUP2, a reception amplifier RAMP, and a mixer MIX.
  • the test system TSYS is realized by connecting the test apparatus TEST1 to the semiconductor device SEM1.
  • the signal generator SGEN receives the power supply voltage VDD and generates a high-frequency reference signal RF0 to be supplied to the transmission amplifier TAMP and the mixer MIX.
  • the transmission amplifier TAMP amplifies the reference signal RF0 and generates a transmission signal RF.
  • the signal generator SGEN and the transmission amplifier TAMP are an example of a generation circuit that generates the transmission signal RF output from the output terminal RFOUT.
  • the power detection circuit PDET has an input terminal IN connected to an output terminal RFOUT that outputs a transmission signal RF, and an output terminal OUT connected to a monitor terminal VOUT.
  • the signal value indicating the value of the monitored power may be a voltage value or a digital value.
  • An example of the power detection circuit PDET is shown in FIG.
  • the termination circuit TC is any one of the termination circuits TCa, TCb, TCc, and TCd shown in FIG. 1, FIG. 5, FIG. 7, and FIG.
  • the pull-up resistor RUP1 is a high resistance element, and pulls up the control terminal SW1 of the termination circuit TC to the power supply voltage VDD.
  • the pull-up resistor RUP2 is a high-resistance element, and pulls up the control terminal of the power detection circuit PDET to the power supply voltage VDD.
  • the signal generator SGEN, the transmission amplifier TAMP, the termination circuit TC, and the pull-up resistors RUP1 and RUP2 are included in the transmission circuit TRNS shown in FIG. 1, FIG. 5, FIG. 7, and FIG.
  • the semiconductor device SEM1 is mounted on a communication device such as a mobile phone or an in-vehicle radar.
  • the pull-up resistor RUP1 is provided to maintain the pMOS transistors PTa, PTb, PTc, and PTd shown in FIGS. 1, 5, 7, and 8 in an off state when the test apparatus TEST is not connected to the semiconductor device SEM1. It is done.
  • the test apparatus TEST1 is, for example, an LSI tester, and supplies a control signal SW1, a test signal TS1, and a power supply voltage VDD (for example, 1V) to the semiconductor apparatus SEM1 when the semiconductor apparatus SEM1 is tested, and is monitored from the semiconductor apparatus SEM1 Receives signal VOUT.
  • VDD for example, 1V
  • the test apparatus TEST1 sets the control signal SW1 and the test signal TS1 to ⁇ 1V during the test, sets the control signal SW1 to 1V when the test is not performed, and sets the test signal TS1 to 1V.
  • step S30 the test apparatus TEST operates the signal generator SGEN and the transmission amplifier TAMP of the semiconductor device SEM1, and causes the semiconductor device SEM1 to generate the transmission signal RF.
  • the semiconductor device SEM1 starts generating the transmission signal RF by receiving the power supply voltage VDD by the signal generator SGEN and the transmission amplifier TAMP.
  • the semiconductor device SEM1 starts its operation by receiving a start signal from the signal generator SGEN, and generates the transmission signal RF.
  • the power detection circuit PDET monitors the power of the transmission signal RF and outputs the monitored power value to the monitor terminal VOUT as a voltage value, for example. Note that the execution order of steps S20 and S30 may be reversed.
  • the test signal generation circuit TSGEN is operated to receive the high-frequency test signal TS in the same state as when an external termination resistor is connected. It can be supplied to the amplifier RAMP. That is, the same state as when the antenna ANT2 is connected can be realized without connecting an external termination resistor to the input terminal RFIN, and the operation test of the reception amplifier RAMP and the mixer MIX can be performed using the high-frequency test signal TS. Can be implemented.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

　終端回路は、ｐＭＯＳトランジスタ、インダクタおよびキャパシタを含んでいる。ｐＭＯＳトランジスタは、伝送信号を出力または入力する信号端子にソースが接続され、ドレインが接地線に接続され、ゲートで制御信号を受け、特性インピーダンスの整合機能を有効にするときにオンされ、整合機能を無効にするときにオフされる。インダクタおよびキャパシタは、特性インピーダンスを整合するために、信号端子に接続される。ｐＭＯＳトランジスタを制御信号によりオンまたはオフすることで、終端回路による特性インピーダンスの整合機能を有効または無効に切り替えできる。これにより、例えば、外付けの終端抵抗を接続することなく、終端抵抗が付いた状態を実現でき、伝送信号の出力端子での信号レベルをモニタすることが可能になる。

Description

終端回路、半導体装置および試験システム
　本発明は、終端回路、終端回路が搭載される半導体装置および試験システムに関する。
　一般に、高周波の伝送信号を出力または入力する回路ブロックには、特性インピーダンスを整合するために終端回路が形成される。例えば、入力信号を受信する受信回路において、入力端子に接続されるプルアップ抵抗は、例えば、ソースが電源線に接続されたｐチャネルＭＯＳトランジスタにより形成される（例えば、特許文献１参照。）。
特開平６－１２５２６１号公報
　例えば、高周波の伝送信号を出力する送信回路の動作試験において、伝送信号の出力端子は、特性インピーダンスを整合させるために、所定の特性インピーダンスを有する高周波用のプローブを介して、終端抵抗を含む高周波用の試験装置に接続される。しかしながら、高周波用のプローブや高周波用の試験装置を用いて試験を実施することで、試験コストは増加する。
　本発明の一形態における終端回路は、伝送信号を出力または入力する信号端子にソースが接続され、ドレインが接地線に接続され、ゲートで制御信号を受け、特性インピーダンスの整合機能を有効にするときにオンされ、整合機能を無効にするときにオフされるｐＭＯＳトランジスタと、特性インピーダンスを整合するために、信号端子に接続されるインダクタおよびキャパシタとを含んでいる。
　本発明の一形態における半導体装置は、上記終端回路と、終端回路の信号端子に接続され、信号端子から出力される伝送信号を発生する発生回路と、制御信号を受ける制御端子と、信号端子に接続され、伝送信号の電力をモニターし、モニターした電力の値を示す信号値を出力するパワー検出回路とを含んでいる。
　本発明の一形態における試験システムは、上記半導体装置と、特性インピーダンスの整合機能を有効にするために制御信号を半導体装置に供給し、パワー検出回路から出力される電力値を示す信号を受け、発生回路の動作の良否を判定する試験装置とを含んでいる。
一実施形態における終端回路の例を示している。 図１に示したｐＭＯＳトランジスタの断面構造の例と、出力端子から出力される伝送信号の波形の例を示している。 終端回路の別の例を示している。 図３に示したｎＭＯＳトランジスタの断面構造の例と、出力端子から出力される伝送信号の波形の例を示している。 別の実施形態における終端回路の例を示している。 図５に示した終端回路における特性インピーダンスのシミュレーション波形の例を示している。 別の実施形態における終端回路の例を示している。 別の実施形態における終端回路の例を示している。 上述した実施形態の終端回路が搭載される半導体装置の一実施形態および半導体装置を試験する試験システムの一実施形態を示している。 図９に示したパワー検出回路の例を示している。 図９に示した試験システムによる半導体装置の試験フローの例を示している。 上述した実施形態の終端回路が搭載される半導体装置の別の実施形態および半導体装置を試験する試験システムの別の実施形態を示している。 半導体装置を試験する試験システムの別の例を示している。
　以下、図面を用いて実施形態を説明する。図中の二重の四角印は、外部端子を示している。外部端子は、例えば、半導体チップ上のパッド、半導体チップが収納されるパッケージのリード、あるいはマクロブロックの外部端子である。外部端子を介して供給される信号には、端子名と同じ符号を使用する。
　図１は、一実施形態における終端回路ＴＣａの例を示している。図１の右側の円形はスミスチャートであり、素子の付加に伴い変化する特性インピーダンスの軌跡を示している。例えば、終端回路ＴＣａは、高周波の伝送信号ＲＦを出力端子ＲＦＯＵＴから出力する送信回路ＴＲＮＳ内に形成される。送信回路ＴＲＮＳは、携帯電話や車載レーダー等の通信機器に搭載される。伝送信号ＲＦは、例えば、信号発生器から基準信号をアンプにより増幅することで生成される。
　終端回路ＴＣａは、特性インピーダンスを整合するために設けられるインダクタＬ１ａ、キャパシタＣ１、Ｃ２ａと、特性インピーダンスの整合機能を有効または無効に切り換えるｐＭＯＳ（p-channel Metal Oxide Semiconductor）トランジスタＰＴａを有している。インダクタＬ１ａは、例えば、信号線路を利用して形成される。キャパシタＣ１、Ｃ２ａは、例えば、絶縁膜を介して対向する導電膜（信号線路の一種）を利用して形成される。インダクタＬ１ａおよびキャパシタＣ１は、伝送信号ＲＦの生成元と出力端子ＲＦＯＵＴの間に順に配置される。キャパシタＣ１は、伝送信号ＲＦの生成元と出力端子ＲＦＯＵＴの間のＤＣ成分を遮断し、出力端子ＲＦＯＵＴのＤＣバイアスを０Ｖにするために付加される。キャパシタＣ２ａは、出力端子ＲＦＯＵＴと接地線ＶＳＳとの間に配置される。
　ｐＭＯＳトランジスタＰＴａは、ソースが出力端子ＲＦＯＵＴに接続され、ドレインが接地線ＶＳＳに接続され、バックゲートが電源線ＶＤＤに接続され、ゲートで制御信号ＳＷ１を受ける。特に限定されないが、例えば、電源電圧ＶＤＤは１Ｖである。符号ＣＧＳａは、ｐＭＯＳトランジスタＰＴａのゲート、ソース間に発生する寄生容量である。
　制御信号ＳＷ１は、終端回路ＴＣａによる特性インピーダンスの整合機能を有効にするときに、ｐＭＯＳトランジスタＰＴａをオンするために活性化レベル（例えば、－ＶＤＤ＝－１Ｖ）に設定される。制御信号ＳＷ１は、終端回路ＴＣａによる特性インピーダンスの整合機能を無効にするときに、ｐＭＯＳトランジスタＰＴａをオフするために非活性化レベル（例えば、ＶＤＤ＝１Ｖ）に設定される。例えば、終端回路ＴＣａは、高周波用のプローブや試験装置に接続することなく、出力端子ＲＦＯＵＴでの伝送信号ＲＦの信号レベルをモニターするときに有効にされ、システムに搭載される送信回路ＴＲＮＳがシステムの一部として動作するときに無効にされる。
　ｐＭＯＳトランジスタＰＴａのソース、ドレイン間のオン抵抗は、制御信号ＳＷ１が活性化レベルに設定されたときに５０Ωになるように設計される。例えば、ｐＭＯＳトランジスタＰＴａのオン抵抗は、ゲート幅とチャネル長の比に応じて変化する。寄生容量ＣＧＳａの値は、オン抵抗を５０Ωにするためのゲート面積やゲート絶縁膜の材質、厚さ等に応じて決まる。そして、インダクタＬ１ａおよびキャパシタＣ２ａの値は、終端回路ＴＣａが有効なときに、所定の周波数（例えば、７７ＧＨｚ）を有する伝送信号ＲＦの特性インピーダンスが５０Ωになるように設定される。
　図１に示すスミスチャートは、ｐＭＯＳトランジスタＰＴａのオン状態における所定の周波数（例えば、７７ＧＨｚ）での特性インピーダンスを示している。スミスチャートにおいて、終端回路ＴＣａおよび外部の終端抵抗が出力端子ＲＦＯＵＴに接続されていないとき（ＲＦＯＵＴ＝オープン状態）、所定の周波数を有する伝送信号ＲＦの特性インピーダンスは、点Ａに位置する。インダクタＬ１ａおよびキャパシタＣ１は、伝送信号ＲＦの伝達経路に対して直列に設けられる。寄生容量ＣＧＳａおよびキャパシタＣ２ａは、伝送信号ＲＦの伝達経路に対して並列に設けられる。
　これにより、ｐＭＯＳトランジスタＰＴａがオンしているとき、特性インピーダンスは、軌跡Ｂ、点Ｃ、軌跡Ｄをたどって点Ｅになる。なお、キャパシタＣ１は、特性インピーダンスを軌跡Ｂを逆方向に戻すように作用する。このため、キャパシタＣ１の容量値が小さく、特性インピーダンスの軌跡への影響が無視できないとき、インダクタＬ１ａのインダクタンスは、キャパシタＣ１による特性インピーダンスの戻り量を考慮して、大きめに設計される。
　点Ｅは、抵抗値の軸上に位置しており２５Ω（正規化された抵抗値では０．５）を示す。出力端子ＲＦＯＵＴに対する送信回路ＴＲＮＳの特性インピーダンス（出力インピーダンス）は、５０Ωに設計されている。このため、ｐＭＯＳトランジスタＰＴａがオンし、終端回路ＴＣａが出力端子ＲＦＯＵＴに付加された状態では、特性インピーダンスは２５Ωになる。このように、ｐＭＯＳトランジスタＰＴａがオンしている状態は、５０Ωの終端抵抗が出力端子ＲＦＯＵＴに接続される状態と等価である。換言すれば、終端抵抗を出力端子ＲＦＯＵＴに接続することなく、終端抵抗が出力端子ＲＦＯＵＴに接続される状態と等価な状態を終端回路ＴＣａにより実現できる。
　スミスチャートに示すように、寄生容量ＣＧＳａによる特性インピーダンスのずれは、インダクタＬ１ａおよびキャパシタＣ２ａによりキャンセルされる。このため、ｐＭＯＳトランジスタＰＴａがオフしているときに、伝送信号ＲＦが寄生容量ＣＧＳａを介してゲートに漏洩することを防止できる。この結果、ｐＭＯＳトランジスタＰＴａのオン時の電流値とオフ時の電流値（リーク電流）との比であるオン／オフ比を大きくできる。
　図２は、図１に示したｐＭＯＳトランジスタＰＴａの断面構造の例と、出力端子ＲＦＯＵＴから出力される伝送信号ＲＦの波形の例を示している。例えば、ｐＭＯＳトランジスタＰＴａは、シリコン基板のウエル領域ＮＷ（ｎ－）上に一対の拡散領域ｐ＋（ソースおよびドレイン）を形成し、シリコン基板の表面に絶縁膜を介してゲートを形成することで製造される。
　符号ｎ－、ｎ＋は、ｎ形拡散領域を示し、符号ｐ＋はｐ形拡散領域を示す。”－”は不純物濃度が相対的に低いことを示し、”＋”は不純物濃度が相対的に高いことを示す。ｎ形拡散領域ｎ＋は、ｐＭＯＳトランジスタＰＴａのバックゲートであるウエル領域ＮＷに電源電圧ＶＤＤを供給するために形成される。図２では、ｐｎ接合（寄生ダイオード）が、出力端子ＲＦＯＵＴに接続される拡散領域ｐ＋とウエル領域ＮＷとの境界に存在する。
　例えば、出力端子ＲＦＯＵＴから出力される伝送信号ＲＦは、接地電圧ＶＳＳを中心にスイングし、最大電圧はＶＤＤであり、最小電圧は－ＶＤＤである。この実施形態では、ｐＭＯＳトランジスタＰＴａのバックゲートは、電源電圧ＶＤＤに設定される。あるいは、ｐＭＯＳトランジスタＰＴａのバックゲートは、伝送信号ＲＦの最大電圧からｐＭＯＳトランジスタのｐｎ接合（寄生ダイオード）がオンする順方向電圧を差し引いた電圧より高い電圧に設定される。これにより、伝送信号ＲＦの電圧が高いときに、寄生ダイオードがオンすることを防止できる。この結果、ｐＭＯＳトランジスタＰＴａがオフしているときに、伝送信号ＲＦの振幅が寄生ダイオードのオンにより減衰することを防止できる。
　図３は、終端回路ＴＣの別の例を示している。図１と同じ要素については、詳細な説明は省略する。この例では、終端回路ＴＣは、図１のｐＭＯＳトランジスタＰＴａの代わりにｎＭＯＳ（n-channel Metal Oxide Semiconductor）トランジスタＮＴを有している。ｎＭＯＳトランジスタＮＴは、ドレインが出力端子ＲＦＯＵＴに接続され、ソースおよびバックゲートが接地線ＶＳＳに接続され、ゲートで制御信号ＳＷ１を受ける。ｎＭＯＳトランジスタＮＴのゲート幅およびチャネル長は、制御信号ＳＷ１がハイレベル（例えば、電源電圧ＶＤＤ）に設定されたときに、ソース、ドレイン間のオン抵抗が５０Ωになるように設計される。
　制御信号ＳＷ１は、終端回路ＴＣによる特性インピーダンスの整合機能を有効にするときに、ｎＭＯＳトランジスタＮＴをオンするために活性化レベル（例えば、ＶＤＤ＝１Ｖ）に設定される。制御信号ＳＷ１は、終端回路ＴＣによる特性インピーダンスの整合機能を無効にするときに、ｎＭＯＳトランジスタＮＴをオフするために非活性化レベル（例えば、ＶＳＳ＝０Ｖ）に設定される。
　図４は、図３に示したｎＭＯＳトランジスタＮＴの断面構造の例と、出力端子ＲＦＯＵＴから出力される伝送信号ＲＦの波形の例を示している。図２と同じ要素については、詳細な説明は省略する。例えば、ｎＭＯＳトランジスタＮＴは、シリコン基板のウエル領域ＰＷ（ｐ－）上に一対の拡散領域ｎ＋（ソースおよびドレイン）を形成し、シリコン基板の表面に絶縁膜を介してゲートを形成することで製造される。ｎＭＯＳトランジスタＮＴのバックゲートであるウエル領域ＰＷは、接地線ＶＳＳに接続される。図４では、ｐｎ接合（寄生ダイオード）が、ウエル領域ＰＷと、出力端子ＲＦＯＵＴに接続される拡散領域ｎ＋との境界に存在する。
　この例では、出力端子ＲＦＯＵＴから出力される伝送信号ＲＦの最大電圧は、図２と同じＶＤＤである。しかし、伝送信号ＲＦの最小電圧は、設計値である－ＶＤＤでなく、接地電圧ＶＳＳから電圧Ｖｏｎ（例えば、０．６Ｖ）を引いた値である。ここで、電圧Ｖｏｎは、寄生ダイオードがオンするために必要な順方向電圧である。この例では、寄生ダイオードは、伝送信号ＲＦの電圧が－Ｖｏｎ以下のときにオンし、伝送信号ＲＦが電圧－ＶＤＤになることを阻害する。終端回路ＴＣを形成するＭＯＳトランジスタＮＴがオフしているときの伝送信号ＲＦの振幅は減衰してしまう。
　以上、この実施形態では、ｐＭＯＳトランジスタＰＴａを制御信号ＳＷ１によりオンまたはオフすることで、終端回路ＴＣａによる特性インピーダンスの整合機能を有効または無効に切り換えできる。これにより、例えば、外付けの終端抵抗を接続することなく、終端抵抗が付いた状態を実現でき、伝送信号ＲＦの出力端子ＲＦＯＵＴでの信号レベルをモニターすることが可能になる。
　寄生容量ＣＧＳａによる特性インピーダンスのずれは、インダクタＬ１ａおよびキャパシタＣ２ａによりキャンセルされる。このため、ｐＭＯＳトランジスタＰＴａがオフしているときに、伝送信号ＲＦが寄生容量ＣＧＳａを介してゲートに漏洩することを防止できる。この結果、ｐＭＯＳトランジスタＰＴａのオン時の電流値とオフ時の電流値（リーク電流）との比であるオン／オフ比を大きくできる。
　ｐＭＯＳトランジスタＰＴａがオフしているときに、伝送信号ＲＦがｐＭＯＳトランジスタＰＴａのソースからバックゲートに漏れることを防止できる。これにより、ｐＭＯＳトランジスタＰＴａがオフしているときに、伝送信号ＲＦの振幅が減衰することを防止できる。この結果、オン／オフを切り換え可能な終端回路ＴＣａが半導体装置ＳＥＭ１に搭載されるときにも、半導体装置ＳＥＭ１の性能が低下することを防止できる。
　図５は、別の実施形態における終端回路ＴＣｂの例を示している。上述した図１と同じ要素については、同じ符号を付し、詳細な説明は省略する。終端回路ＴＣｂは、図１と同様に、高周波の伝送信号ＲＦを出力端子ＲＦＯＵＴから出力する送信回路ＴＲＮＳ内に形成される。
　終端回路ＴＣｂは、インダクタＬ１ｂ、キャパシタＣ１、ｐＭＯＳトランジスタＰＴｂ１、ＰＴｂ２を有している。インダクタＬ１ｂおよびキャパシタＣ１は、図１と同様に、伝送信号ＲＦの生成元と出力端子ＲＦＯＵＴの間に順に配置される。
　ｐＭＯＳトランジスタＰＴｂ１は、ソースが出力端子ＲＦＯＵＴに接続され、ドレインがｐＭＯＳトランジスタＰＴｂ２を介して接地線ＶＳＳに接続され、バックゲートが電源線ＶＤＤに接続され、ゲートで制御信号ＳＷ１を受ける。ｐＭＯＳトランジスタＰＴｂ２は、ソースがｐＭＯＳトランジスタＰＴｂ２のドレインに接続され、ドレインが接地線ＶＳＳに接続され、バックゲートが電源線ＶＤＤに接続され、ゲートで制御信号ＳＷ１を受ける。符号ＣＧＳｂは、ｐＭＯＳトランジスタＰＴｂ１のゲート、ソース間に発生する寄生容量である。図１と同様に、ｐＭＯＳトランジスタＰＴｂ１、ＰＴｂ２をオンするための制御信号ＳＷ１の電圧は、例えば、－ＶＤＤ＝－１Ｖであり、ｐＭＯＳトランジスタＰＴｂ１、ＰＴｂ２をオフするための制御信号ＳＷ１の電圧は、例えば、ＶＤＤ＝１Ｖである。スミスチャートは、ｐＭＯＳトランジスタＰＴｂ１、ＰＴｂ２のオン状態における所定の周波数（例えば、７７ＧＨｚ）での特性インピーダンスを示している。
　この実施形態では、まず、スミスチャート上で軌跡ＢをたどるためのインダクタＬ１ｂが設計される。次に、スミスチャート上で軌跡Ｄをたどるための寄生容量ＣＧＳｂが求められ、寄生容量ＣＧＳｂを有するｐＭＯＳトランジスタＰＴｂ１が設計される。これにより、ｐＭＯＳトランジスタＰＴｂ１のオン抵抗の値が決まる。次に、ｐＭＯＳトランジスタＰＴｒｂ１のオン抵抗とｐＭＯＳトランジスタＰＴｂ２のオン抵抗の合計が５０Ωになるように、ｐＭＯＳトランジスタＰＴｂ２が設計される。これにより、図１に示した終端回路ＴＣａと同様に、終端抵抗を出力端子ＲＦＯＵＴに接続することなく、終端抵抗が出力端子ＲＦＯＵＴに接続される状態と等価な状態を実現できる。
　図６は、図５に示した終端回路ＴＣｂにおける特性インピーダンスのシミュレーション波形の例を示している。図６の左側は、制御信号ＳＷ１を１Ｖに設定し、ｐＭＯＳトランジスタＰＴｂ１、ＰＴｂ２がオフされる状態での特性インピーダンスの周波数特性を示している。ｐＭＯＳトランジスタＰＴｂ１、ＰＴｂ２がオフされる状態は、終端回路ＴＣｂ（終端抵抗）が出力端子ＲＦＯＵＴから切り離される状態（ＲＦＯＵＴ＝ｏｐｅｎ）に対応する。図６の右側は、制御信号ＳＷ１を－１Ｖに設定し、ｐＭＯＳトランジスタＰＴｂ１、ＰＴｂ２がオンされる状態での特性インピーダンスの周波数特性を示している。ｐＭＯＳトランジスタＰＴｂ１、ＰＴｂ２がオンされる状態は、終端回路ＴＣｂ（終端抵抗）が出力端子ＲＦＯＵＴに接続される状態（ＲＦＯＵＴ＝５０Ω）に対応する。
　スミスチャート上の太い曲線は、伝送信号ＲＦの周波数を２５０ＭＨｚから１１０ＧＨｚまで変化させるときの特性インピーダンスの変化を示している。三角で示したマーカーＭ２０は、伝送信号ＲＦの周波数が７７ＧＨｚのときの特性インピーダンスを示している。図６の下側の値は、シミュレーションにより得られたＳパラメータ（Ｓ（２，２））および特性インピーダンス（impedance）を示している。ここで、式中の特性インピーダンスＺ０は５０Ωであり、式中のｊは虚数単位である。
　終端回路ＴＣｂが出力端子ＲＦＯＵＴから切り離されている図６の左側では、７７ＧＨｚでの特性インピーダンスはほぼ５０Ωになる。この値は、出力端子ＲＦＯＵＴに対する送信回路ＴＲＮＳの特性インピーダンス（出力インピーダンス）である。終端回路ＴＣｂが出力端子ＲＦＯＵＴに接続されている図６の右側では、７７ＧＨｚでの特性インピーダンスはほぼ２５Ωになる。この状態は、５０Ωの終端抵抗が出力端子ＲＦＯＵＴの外部に接続される状態と等価である。すなわち、終端抵抗を出力端子ＲＦＯＵＴに接続することなく、終端抵抗が出力端子ＲＦＯＵＴに接続される状態と等価な状態を実現できる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
　図７は、別の実施形態における終端回路の例を示している。上述した図１および図５と同じ要素については、同じ符号を付し、詳細な説明は省略する。終端回路ＴＣｃは、図１と同様に、伝送信号ＲＦを出力端子ＲＦＯＵＴから出力する送信回路ＴＲＮＳ内に形成される。
　終端回路ＴＣｃは、インダクタＬ１ｃ、キャパシタＣ１、Ｃ２ｃ、ｐＭＯＳトランジスタＰＴｃおよび抵抗素子Ｒｃを有している。図１と同様に、インダクタＬ１ｃおよびキャパシタＣ１は、伝送信号ＲＦの生成元と出力端子ＲＦＯＵＴの間に順に配置され、キャパシタＣ２ｃは、出力端子ＲＦＯＵＴと接地線ＶＳＳとの間に配置される。ｐＭＯＳトランジスタＰＴｃは、出力端子ＲＦＯＵＴと接地線ＶＳＳとの間に配置される。ｐＭＯＳトランジスタＰＴｃは、ゲートで活性化レベル（例えば、－ＶＤＤ＝－１Ｖ）の制御信号ＳＷ１を受けているときにオンし、ゲートで非活性化レベル（例えば、ＶＤＤ＝１Ｖ）の制御信号ＳＷ１を受けているときにオフする。特に限定されないが、抵抗素子Ｒｃは、ポリシリコン等の配線抵抗を利用して形成される。ｐＭＯＳトランジスタＰＴｃのオン抵抗と抵抗素子Ｒｃは、抵抗値の和が５０Ωになるように設計される。スミスチャートは、ｐＭＯＳトランジスタＰＴｃのオン状態における所定の周波数（例えば、７７ＧＨｚ）での特性インピーダンスを示している。
　この実施形態では、特性インピーダンスは、インダクタＬ１ｃにより軌跡Ｂを描き、寄生容量ＣＧＳｃとキャパシタＣ２ｃにより軌跡Ｄを描く。点Ｅは、抵抗値の軸上で２５Ωを示す。このため、図１および図５と同様に、終端抵抗を出力端子ＲＦＯＵＴの外部に接続することなく、終端抵抗が出力端子ＲＦＯＵＴに接続される状態と等価な状態を実現できる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
　図８は、別の実施形態における終端回路の例を示している。上述した図１と同じ要素については、同じ符号を付し、詳細な説明は省略する。終端回路ＴＣｄは、図１と同様に、伝送信号ＲＦを出力端子ＲＦＯＵＴから出力する送信回路ＴＲＮＳ内に形成される。
　終端回路ＴＣｄは、インダクタＬ１ｄ、Ｌ２ｄ、キャパシタＣ１およびｐＭＯＳトランジスタＰＴｄを有している。インダクタＬ１ｄおよびキャパシタＣ１は、図１と同様に、伝送信号ＲＦの生成元と出力端子ＲＦＯＵＴの間に順に配置される。例えば、インダクタＬ１ｄのインダクタンスは、図１に示したインダクタＬ１ａのインダクタンスと同じである。ｐＭＯＳトランジスタＰＴｄは、出力端子ＲＦＯＵＴと接地線ＶＳＳとの間にインダクタＬ２ｄを介して配置される。ｐＭＯＳトランジスタＰＴｄは、ゲートで活性化レベル（例えば、－ＶＤＤ＝－１Ｖ）の制御信号ＳＷ１を受けているときにオンし、ゲートで非活性化レベル（例えば、ＶＤＤ＝１Ｖ）の制御信号ＳＷ１を受けているときにオフする。ｐＭＯＳトランジスタＰＴｄのオン抵抗は、５０Ωに設計される。スミスチャートは、ｐＭＯＳトランジスタＰＴｄのオン状態における所定の周波数（例えば、７７ＧＨｚ）での特性インピーダンスを示している。
　この例では、ｐＭＯＳトランジスタＰＴｄの寄生容量ＣＧＳｄの値は、図１に示したｐＭＯＳトランジスタＰＴａの寄生容量ＣＧＳａの値より大きい。スミスチャートにおいて、寄生容量ＣＧＳｄ、ＣＧＳｃの容量値の差に相当する特性インピーダンスの変化量を補うために、インダクタＬ２ｄ（点Ｃから点Ｅに向かう軌跡Ｄに対応する）が伝送信号ＲＦの伝達経路に対して並列に設けられる。これにより、特性インピーダンスは、軌跡Ｂ、点Ｃ、軌跡Ｄ、点Ｅ、軌跡Ｆをたどって点Ｇ（２５Ω）になる。すなわち、ｐＭＯＳトランジスタＰＴｄをオンすることにより、５０Ωの終端抵抗が出力端子ＲＦＯＵＴに接続される状態と等価な状態を得ることができる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
　図９は、上述した実施形態の終端回路が搭載される半導体装置の一実施形態および半導体装置を試験する試験システムの一実施形態を示している。半導体装置ＳＥＭ１は、信号発生器ＳＧＥＮ、送信アンプＴＡＭＰ、パワー検出回路ＰＤＥＴ、終端回路ＴＣ、プルアップ抵抗ＲＵＰ１、ＲＵＰ２、受信アンプＲＡＭＰおよびミキサーＭＩＸを有している。試験システムＴＳＹＳは、半導体装置ＳＥＭ１に試験装置ＴＥＳＴ１を接続することにより実現される。
　信号発生器ＳＧＥＮは、電源電圧ＶＤＤを受けて、送信アンプＴＡＭＰおよびミキサーＭＩＸに供給する高周波の基準信号ＲＦ０を発生する。送信アンプＴＡＭＰは、基準信号ＲＦ０を増幅して伝送信号ＲＦを生成する。信号発生器ＳＧＥＮおよび送信アンプＴＡＭＰは、出力端子ＲＦＯＵＴから出力される伝送信号ＲＦを発生する発生回路の一例である。
　パワー検出回路ＰＤＥＴは、伝送信号ＲＦを出力する出力端子ＲＦＯＵＴに入力端子ＩＮを接続し、モニター端子ＶＯＵＴに出力端子ＯＵＴを接続している。パワー検出回路ＰＤＥＴは、活性化状態（例えば、ロウレベル＝－１Ｖ）の試験信号ＴＳ１を受けているときに動作し、伝送信号ＲＦの電力をモニターし、モニターした電力の値を示す信号値を外部端子ＶＯＵＴに出力する。例えば、モニターした電力の値を示す信号値は、電圧値でもよく、デジタル値でもよい。パワー検出回路ＰＤＥＴは、非活性化状態（例えば、ハイレベル＝１Ｖ）の試験信号ＴＳ１を受けているときに、伝送信号ＲＦの電力のモニターを禁止する。パワー検出回路ＰＤＥＴの例は、図１０に示す。
　終端回路ＴＣは、図１、図５、図７、図８に示した終端回路ＴＣａ、ＴＣｂ、ＴＣｃ、ＴＣｄのいずれかである。プルアップ抵抗ＲＵＰ１は、高抵抗素子であり、終端回路ＴＣの制御端子ＳＷ１を電源電圧ＶＤＤにプルアップする。プルアップ抵抗ＲＵＰ２は、高抵抗素子であり、パワー検出回路ＰＤＥＴの制御端子を電源電圧ＶＤＤにプルアップする。
　信号発生器ＳＧＥＮ、送信アンプＴＡＭＰ、終端回路ＴＣおよびプルアップ抵抗ＲＵＰ１、ＲＵＰ２は、図１、図５、図７、図８に示した送信回路ＴＲＮＳに含まれる。半導体装置ＳＥＭ１は、携帯電話や車載レーダー等の通信機器に搭載される。プルアップ抵抗ＲＵＰ１は、試験装置ＴＥＳＴが半導体装置ＳＥＭ１に接続されないとき、図１、図５、図７、図８に示したｐＭＯＳトランジスタＰＴａ、ＰＴｂ、ＰＴｃ、ＰＴｄがオフ状態を維持するために設けられる。これにより、例えば、半導体装置ＳＥＭ１が通信機器として動作するときに、終端回路ＴＣは出力端子ＲＦＯＵＴから電気的に切り離され、特性インピーダンスがずれることを防止できる。プルアップ抵抗ＲＵＰ２は、試験装置ＴＥＳＴ１が半導体装置ＳＥＭ１に接続されないときに、パワー検出回路ＰＤＥＴの動作を禁止するために設けられる。
　受信アンプＲＡＭＰは、入力端子ＲＦＩＮを介して受信する高周波の伝送信号を増幅し、増幅した信号をミキサーＭＩＸに出力する。ミキサーＭＩＸは、受信アンプＲＡＭＰからの信号と基準信号ＲＦ０とを混合し、中間周波信号ＩＦＯＵＴとして出力する。受信アンプＲＡＭＰおよびミキサーＭＩＸは、入力端子ＲＦＩＮに入力される高周波の伝送信号を処理する処理回路の一例であり、受信回路に含まれる。
　半導体装置ＳＥＭ１は、出力端子ＲＦＯＵＴおよび入力端子ＲＦＩＮにアンテナＡＮＴ１、ＡＮＴ２をそれぞれ接続することで、携帯電話や車載レーダー等の通信機器の一部として動作する。なお、出力端子ＲＦＯＵＴおよび入力端子ＲＦＩＮに共通のアンテナを接続してもよい。
　試験装置ＴＥＳＴ１は、例えば、ＬＳＩテスタであり、半導体装置ＳＥＭ１を試験するときに、制御信号ＳＷ１、試験信号ＴＳ１、電源電圧ＶＤＤ（例えば、１Ｖ）を半導体装置ＳＥＭ１に供給し、半導体装置ＳＥＭ１からモニター信号ＶＯＵＴを受ける。試験装置ＴＥＳＴ１は、例えば、試験中に制御信号ＳＷ１および試験信号ＴＳ１を－１Ｖに設定し、試験を実施しないときに制御信号ＳＷ１を１Ｖに設定し、試験信号ＴＳ１を１Ｖに設定する。
　半導体装置ＳＥＭ１は、伝送信号ＲＦの電力の値を示すモニター信号ＶＯＵＴに応じて、信号発生器ＳＧＥＮおよび送信アンプＴＡＭＰの動作の良否を判定する。例えば、モニター信号ＶＯＵＴが示す電力の値が、規定の値より小さいとき、信号発生器ＳＧＥＮまたは送信アンプＴＡＭＰが不良であると判定する。半導体装置ＳＥＭ１は、モニター信号ＶＯＵＴに応じて信号発生器ＳＧＥＮまたは送信アンプＴＡＭＰの不良を判断するときに、半導体装置ＳＥＭ１を不良品として扱う。
　図１０は、図９に示したパワー検出回路ＰＤＥＴの例を示している。パワー検出回路ＰＤＥＴは、入力端子ＩＮと出力端子ＯＵＴの間に直列に配置されたダイオードＤｐおよびｐＭＯＳトランジスタＰＴｐと、出力端子ＯＵＴと接地線ＶＳＳの間に並列に配置された抵抗素子ＲｐおよびキャパシタＣｐとを有している。
　ｐＭＯＳトランジスタＰＴｐは、ゲートで活性化レベル（例えば、－ＶＤＤ＝－１Ｖ）の試験信号ＴＳ１を受けているときにオンし、ゲートで非活性化レベル（例えば、ＶＤＤ＝１Ｖ）の試験信号ＴＳ１を受けているときにオフする。
　パワー検出回路ＰＤＥＴは、ｐＭＯＳトランジスタＰＴｐがオンしている期間に、入力端子ＩＮで受ける伝送信号ＲＦの電圧値を平滑する平滑回路として動作する。パワー検出回路ＰＤＥＴは、平滑により生成される電圧を、伝送信号ＲＦの電力を示す値として出力端子ＯＵＴを介してモニター端子ＶＯＵＴに出力する。図９に示したプルアップ抵抗ＲＵＰ２は、試験装置ＴＥＳＴが半導体装置ＳＥＭ１に接続されないときに、ｐＭＯＳトランジスタＰＴｐを確実にオフし、パワー検出回路ＰＤＥＴの動作を禁止するために設けられる。
　図１１は、図９に示した試験システムＴＳＹＳによる半導体装置ＳＥＭ１の試験フローの例を示している。図１１のフローは、試験装置ＴＥＳＴが実施する動作を示しており、半導体装置ＳＥＭ１の製造工程において実施される。すなわち、図１１のフローは、半導体装置ＳＥＭ１の製造方法の一部を示している。
　まず、ステップＳ１０において、試験装置ＴＥＳＴは、半導体装置ＳＥＭ１のパッド（外部端子）にプローブを接触させる。ここで、プローブは、ロジックテスタ等の一般的な試験装置に取り付けられるプローブカードのプローブであり、高周波用のプローブに比べて安価である。また、ロジックテスタ等の試験装置では、複数の半導体装置ＳＥＭ１のパッドに同時にプローブを接触させることができ、複数の半導体装置ＳＥＭ１を同時に試験可能できる。これにより、試験時間を短縮でき、試験コストを削減できる。
　次に、ステップＳ２０において、試験装置ＴＥＳＴは、制御信号ＳＷ１および試験信号ＴＳ１をロウレベルに設定する。これにより、終端回路ＴＣのｐＭＯＳトランジスタ（例えば、図１のＰＴａ）はオンし、半導体装置ＳＥＭ１は、終端抵抗が出力端子ＲＦＯＵＴの外部に接続される状態と等価な状態になる。
　ステップＳ３０において、試験装置ＴＥＳＴは、半導体装置ＳＥＭ１の信号発生器ＳＧＥＮおよび送信アンプＴＡＭＰ等を動作させ、半導体装置ＳＥＭ１に伝送信号ＲＦを生成させる。例えば、半導体装置ＳＥＭ１は、信号発生器ＳＧＥＮおよび送信アンプＴＡＭＰで電源電圧ＶＤＤを受けることにより、伝送信号ＲＦの生成を開始する。あるいは、半導体装置ＳＥＭ１は、電源電圧ＶＤＤを受けているときに、信号発生器ＳＧＥＮで起動信号を受けることで動作を開始し、伝送信号ＲＦを生成する。パワー検出回路ＰＤＥＴは、伝送信号ＲＦの電力をモニターし、モニターした電力の値を、例えば電圧値としてモニター端子ＶＯＵＴに出力する。なお、ステップＳ２０、Ｓ３０の実行順序は逆でもよい。
　次に、ステップＳ４０において、試験装置ＴＥＳＴは、モニター端子ＶＯＵＴを介して受ける電圧値に基づいて伝送信号ＲＦの電力値を検出する。そして、ステップＳ５０において、試験装置ＴＥＳＴは、検出した電力値に応じて、半導体装置ＳＥＭ１の良否を判定する。例えば、試験装置ＴＥＳＴによる試験は、複数のチップ状態の半導体装置ＳＥＭ１が形成されたウエハを用いて実施される。試験により良品と判定された半導体装置ＳＥＭ１は、ウエハから切り出され、他の半導体チップや部品とともに、通信機器として組み立てられる。
　以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、終端回路ＴＣによる特性インピーダンスの整合機能を有効にするときに、パワー検出回路ＰＤＥＴを動作させることで、外付けの終端抵抗が接続されるときと同じ状態で伝送信号ＲＦの電力をモニターでき、信号発生器ＳＧＥＮおよび送信アンプＴＡＭＰが正常に動作することを確認できる。すなわち、高価な高周波プローブ等を用いることなく、アンテナＡＮＴ１が接続されているときと同じ状態を実現でき、半導体装置ＳＥＭ１の自己試験を実施できる。この結果、半導体装置ＳＥＭ１の試験時間を削減でき、試験コストを削減できる。
　プルアップ抵抗ＲＵＰ１が制御端子ＳＷ１に接続されるため、半導体装置ＳＥＭ１がシステムに搭載された状態で、終端回路ＴＣによる特性インピーダンスの整合機能が有効になることを防止できる。また、プルアップ抵抗ＲＵＰ２が試験端子ＴＳ２に接続されるため、半導体装置ＳＥＭ１がシステムに搭載された状態で、パワー検出回路ＰＤＥＴが動作することを防止できる。これにより、伝送信号ＲＦの振幅が減衰することを防止でき、半導体装置ＳＥＭ１およびシステムの性能が低下することを防止できる。さらに、半導体装置ＳＥＭ１の消費電力が増加することを防止できる。
　図１２は、上述した実施形態の終端回路が搭載される半導体装置の別の実施形態および半導体装置を試験する試験システムの別の実施形態を示している。図９と同じ要素については同じ符号を付し、詳細な説明は省略する。
　半導体装置ＳＥＭ２は、図９に示した半導体装置ＳＥＭ１に終端回路ＴＣＲ、試験信号発生回路ＴＳＧＥＮおよびプルアップ抵抗ＲＵＰ３を追加している。半導体装置ＳＥＭ２のその他の構成は、試験端子ＴＳ２および制御端子ＳＷ２が追加されることを除き、図９に示した半導体装置ＳＥＭ１と同様である。半導体装置ＳＥＭ２は、出力端子ＲＦＯＵＴおよび入力端子ＲＦＩＮにアンテナＡＮＴ１、ＡＮＴ２をそれぞれ接続することで、携帯電話や車載レーダー等の通信機器の一部として動作する。
　終端回路ＴＣＲは、図１、図５、図７、図８に示した終端回路ＴＣａ、ＴＣｂ、ＴＣｃ、ＴＣｄのいずれかである。但し、終端回路ＴＣＲ内のインダクタＬ１ａ、Ｌ１ｂ、Ｌ１ｃ、Ｌ１ｄ、Ｌ２ｄのインダクタンスは、図１、図５、図７、図８に示した終端回路ＴＣａ、ＴＣｂ、ＴＣｃ、ＴＣｄ内の同じ符号のインダクタのインダクタンスとそれぞれ異なる。同様に、終端回路ＴＣＲ内のキャパシタＣ２ａ、Ｃ２ｃのキャパシタンスは、図１、図５、図７、図８に示した終端回路ＴＣａ、ＴＣｂ、ＴＣｃ、ＴＣｄ内の同じ符号のキャパシタのキャパシタンスと異なる。終端回路ＴＣＲでは、図１等の出力端子ＲＦＯＵＴに接続されるノードが入力端子ＲＦＩＮに接続され、伝送信号ＲＦを受けるノードが受信アンプＲＡＭＰの入力に接続され、制御端子ＳＷ１は制御信号ＳＷ２を受ける。
　例えば、制御信号ＳＷ２は、終端回路ＴＣＲによる特性インピーダンスの整合機能を有効にするときに、活性化レベル（例えば、－ＶＤＤ＝－１Ｖ）に設定される。制御信号ＳＷ２は、終端回路ＴＣＲによる特性インピーダンスの整合機能を無効にするときに、非活性化レベル（例えば、ＶＤＤ＝１Ｖ）に設定される。
　終端回路ＴＣＲは、受信アンプＲＡＭＰおよびミキサーＭＩＸの動作試験を実施するときに有効にされ、システムに搭載される半導体装置ＳＥＭ２がシステムの一部として動作するときに無効にされる。
　試験信号発生回路ＴＳＧＥＮは、半導体装置ＳＥＭ２を搭載する通信機器がアンテナＡＮＴ２を介して入力端子ＲＦＩＮで受ける伝送信号と同じ周波数と電力を有する試験信号ＴＳを生成し、受信アンプＲＡＭＰに出力する。なお、試験信号発生回路ＴＳＧＥＮは、受信試験を開始するための活性化レベルの試験信号ＴＳ２を受けているときに動作する。
　受信アンプＲＡＭＰは、試験信号ＴＳを増幅し、増幅した信号をミキサーＭＩＸに出力する。ミキサーＭＩＸは、受信アンプＲＡＭＰにより増幅される試験信号ＴＳと基準信号ＲＦ０とを混合し、中間周波信号ＩＦＯＵＴとして出力する。そして、中間周波信号ＩＦＯＵＴの特性を、試験装置ＴＥＳＴ２等により解析することで、半導体装置ＳＥＭ２の外部から伝送信号を受けることなく、受信アンプＲＡＭＰおよびミキサーＭＩＸの動作試験を実施できる。なお、試験信号発生回路ＴＳＧＥＮは、非活性化状態の試験信号ＴＳ２を受けているときに、試験信号ＴＳの生成を禁止する。
　プルアップ抵抗ＲＵＰ３は、高抵抗素子であり、試験端子ＴＳ２を電源電圧ＶＤＤにプルアップする。プルアップ抵抗ＲＵＰ３は、試験装置ＴＥＳＴ２が半導体装置ＳＥＭ２に接続されないときに、試験信号発生回路ＴＳＧＥＮの動作を禁止するために設けられる。
　試験装置ＴＥＳＴ２は、例えば、ＬＳＩテスタであり、半導体装置ＳＥＭ２を試験するときに、制御信号ＳＷ１、ＳＷ２、試験信号ＴＳ１、ＴＳ２、電源電圧ＶＤＤを半導体装置ＳＥＭ２に供給し、半導体装置ＳＥＭ２からモニター信号ＶＯＵＴを受ける。試験装置ＴＥＳＴ２は、試験信号ＴＳ２を出力する機能を図９に示した試験装置ＴＥＳＴ１に追加している。試験装置ＴＥＳＴ２のその他の機能は試験装置ＴＥＳＴ１と同様である。例えば、試験装置ＴＥＳＴ２は、伝送信号ＲＦの電力をモニターすることで信号発生器ＳＧＥＮおよび送信アンプＴＡＭＰの良否を判定するときに、図１１に示したフローを実施する。
　以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、終端回路ＴＣＲによる特性インピーダンスの整合機能を有効にするときに、試験信号発生回路ＴＳＧＥＮを動作させることで、外付けの終端抵抗が接続されるときと同じ状態で高周波の試験信号ＴＳを受信アンプＲＡＭＰに供給できる。すなわち、外付けの終端抵抗を入力端子ＲＦＩＮに接続することなく、アンテナＡＮＴ２が接続されているときと同じ状態を実現でき、高周波の試験信号ＴＳを用いて受信アンプＲＡＭＰおよびミキサーＭＩＸの動作試験を実施できる。
　プルアップ抵抗ＲＵＰ３が制御端子ＳＷ２に接続されるため、半導体装置ＳＥＭ１がシステムに搭載された状態で、終端回路ＴＣＲによる特性インピーダンスの整合機能が有効になることを防止できる。
　図１３は、半導体装置を試験する試験システムの別の例を示している。例えば、試験システムＴＳＹＳにより試験される半導体装置ＳＥＭは、図９に示した半導体装置ＳＥＭ１から終端回路ＴＣ、パワー検出回路ＰＤＥＴおよびプルアップ抵抗ＲＵＰ１、ＲＵＰ２を削除して形成されている。終端回路ＴＣが半導体装置ＳＥＭに形成されないとき、出力端子ＲＦＯＵＴは、高周波用のプローブＲＦＰＲＢを介して高周波用の試験装置ＲＦＴＥＳＴに接続される。
　プローブＲＦＰＲＢは、接地線ＶＳＳによりシールドされた伝送信号ＲＦ用の信号線を有しており、特性インピーダンスは５０Ωに設定されている。プローブＲＦＰＲＢは、図９の試験システムＴＳＹＳで使用するプローブより高価であり、また、複数の信号パッドに同時に接続できない。試験装置ＲＦＴＥＳＴは、プローブＲＦＰＲＢを介して受ける伝送信号ＲＦの特性を測定するために、例えば５０Ωの内部抵抗ＩＲで終端されている。一般に、高周波用の試験装置ＲＦＴＥＳＴは、ロジックテスタ等の試験装置に比べて高価であり、同時に測定可能なピン数も少ない。したがって、プローブＲＦＰＲＢおよび試験装置ＲＦＴＥＳＴを用いた試験では、試験時間は長くなり、試験コストが増加する。
　以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。

Claims (9)

  1. 　伝送信号を出力または入力する信号端子にソースが接続され、ドレインが接地線に接続され、ゲートで制御信号を受け、特性インピーダンスの整合機能を有効にするときにオンされ、前記整合機能を無効にするときにオフされるｐＭＯＳトランジスタと、
    　特性インピーダンスを整合するために、前記信号端子に接続されるインダクタおよびキャパシタと
    　を備えていることを特徴とする終端回路。
  2. 　前記ｐＭＯＳトランジスタのバックゲートは、前記伝送信号の最大電圧から前記ｐＭＯＳトランジスタのｐｎ接合がオンする順方向電圧を差し引いた電圧より高い電圧を受けること
    　を特徴とする請求項１に記載の終端回路。
  3. 　前記ｐＭＯＳトランジスタのドレインと前記接地線との間に配置される抵抗素子を備えていること
    　を特徴とする請求項１または請求項２に記載の終端回路。
  4. 　請求項１ないし請求項３のいずれか１項に記載の終端回路と、
    　前記終端回路の前記信号端子に接続され、前記信号端子から出力される前記伝送信号を発生する発生回路と、
    　前記制御信号を受ける制御端子と、
    　前記信号端子に接続され、前記伝送信号の電力をモニターし、モニターした電力の値を示す信号値を出力するパワー検出回路と、
    　を備えていることを特徴とする半導体装置。
  5. 　第１電圧を有する第１電圧線と前記制御端子との間に配置される抵抗素子を備え、
    　前記ｐＭＯＳトランジスタは、前記制御端子がオープン状態のときに、前記ゲートで前記第１電圧を受けてオフすること
    　を特徴とする請求項４に記載の半導体装置。
  6. 　試験信号を受ける試験端子を備え、
    　前記パワー検出回路は、前記試験端子で活性化状態の前記試験信号を受けているときに前記伝送信号の電力をモニターし、前記試験端子で非活性化状態の前記試験信号を受けているときに電力のモニターを禁止すること
    　を特徴とする請求項４または請求項５に記載の半導体装置。
  7. 　請求項１ないし請求項３のいずれか１項に記載の終端回路と、
    　前記終端回路の前記信号端子に接続され、前記信号端子に入力される前記伝送信号を処理する処理回路と、
    　前記制御信号を受ける制御端子と、
    　試験信号を受ける試験端子と、
    　前記試験端子で活性化状態の前記試験信号を受けているときに試験用の伝送信号を生成し、前記試験端子で非活性化状態の前記試験信号を受けているときに前記試験用の伝送信号の生成を禁止する試験信号発生回路と
    　を備えていることを特徴とする半導体装置。
  8. 　請求項４ないし請求項６のいずれか１項に記載の半導体装置と、
    　特性インピーダンスの整合機能を有効にするために前記制御信号を前記半導体装置に供給し、前記パワー検出回路から出力される電力値を示す信号を受け、前記発生回路の動作の良否を判定する試験装置と
    　を備えていることを特徴とする試験システム。
  9. 　請求項７に記載の半導体装置と、
    　特性インピーダンスの整合機能を有効にするために前記制御信号を前記半導体装置に供給し、前記処理回路を試験する前記試験用の伝送信号を生成するために前記試験信号を前記半導体装置に供給する試験装置と
    　を備えていることを特徴とする試験システム。
PCT/JP2011/001540 2011-03-16 2011-03-16 終端回路、半導体装置および試験システム WO2012123990A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP11860939.5A EP2688207B1 (en) 2011-03-16 2011-03-16 Terminal circuit, semiconductor device, and testing system
JP2013504401A JP5590215B2 (ja) 2011-03-16 2011-03-16 終端回路、半導体装置および試験システム
PCT/JP2011/001540 WO2012123990A1 (ja) 2011-03-16 2011-03-16 終端回路、半導体装置および試験システム
US13/961,112 US9069043B2 (en) 2011-03-16 2013-08-07 Termination circuit, semiconductor device, and test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/001540 WO2012123990A1 (ja) 2011-03-16 2011-03-16 終端回路、半導体装置および試験システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/961,112 Continuation US9069043B2 (en) 2011-03-16 2013-08-07 Termination circuit, semiconductor device, and test system

Publications (1)

Publication Number Publication Date
WO2012123990A1 true WO2012123990A1 (ja) 2012-09-20

Family

ID=46830130

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/001540 WO2012123990A1 (ja) 2011-03-16 2011-03-16 終端回路、半導体装置および試験システム

Country Status (4)

Country Link
US (1) US9069043B2 (ja)
EP (1) EP2688207B1 (ja)
JP (1) JP5590215B2 (ja)
WO (1) WO2012123990A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10942212B2 (en) * 2018-12-05 2021-03-09 Psemi Corporation System and method for testing radio frequency switches
TWI724954B (zh) * 2020-07-28 2021-04-11 立積電子股份有限公司 匹配電路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206277A (ja) * 1988-02-12 1989-08-18 Sharp Corp 半導体集積回路
JPH06125261A (ja) 1992-10-13 1994-05-06 Mitsubishi Electric Corp 入力回路
JPH08293778A (ja) * 1995-04-25 1996-11-05 Hitachi Ltd 低電力ダイナミック終端バスシステム
JPH1141121A (ja) * 1997-07-17 1999-02-12 Kokusai Electric Co Ltd 自己診断自動送出機能付き送信機
JP2002344300A (ja) * 2001-05-11 2002-11-29 Mitsubishi Electric Corp インピーダンス調整回路
JP2006135344A (ja) * 2005-12-08 2006-05-25 Renesas Technology Corp 半導体装置
JP2008035165A (ja) * 2006-07-28 2008-02-14 Hitachi Kokusai Electric Inc 整合器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583113A (ja) * 1991-09-18 1993-04-02 Hitachi Ltd 半導体集積回路装置とマイクロプロセツサ及びマイクロコンピユータ
JPH0983411A (ja) * 1995-09-14 1997-03-28 Toshiba Microelectron Corp 半導体集積回路
US8958761B2 (en) * 2006-10-25 2015-02-17 Nxp, B.V. Determining on chip loading impedance of RF circuit
US8756647B2 (en) * 2008-09-15 2014-06-17 Echostar Global B.V. LNB control circuit that provides power and control commands

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206277A (ja) * 1988-02-12 1989-08-18 Sharp Corp 半導体集積回路
JPH06125261A (ja) 1992-10-13 1994-05-06 Mitsubishi Electric Corp 入力回路
JPH08293778A (ja) * 1995-04-25 1996-11-05 Hitachi Ltd 低電力ダイナミック終端バスシステム
JPH1141121A (ja) * 1997-07-17 1999-02-12 Kokusai Electric Co Ltd 自己診断自動送出機能付き送信機
JP2002344300A (ja) * 2001-05-11 2002-11-29 Mitsubishi Electric Corp インピーダンス調整回路
JP2006135344A (ja) * 2005-12-08 2006-05-25 Renesas Technology Corp 半導体装置
JP2008035165A (ja) * 2006-07-28 2008-02-14 Hitachi Kokusai Electric Inc 整合器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2688207A4

Also Published As

Publication number Publication date
JP5590215B2 (ja) 2014-09-17
US20130326300A1 (en) 2013-12-05
JPWO2012123990A1 (ja) 2014-07-17
US9069043B2 (en) 2015-06-30
EP2688207A4 (en) 2014-11-26
EP2688207B1 (en) 2017-12-13
EP2688207A1 (en) 2014-01-22

Similar Documents

Publication Publication Date Title
Valdes-Garcia et al. A CMOS RF RMS detector for built-in testing of wireless transceivers
Li et al. A low-power ultrawideband CMOS power detector with an embedded amplifier
JP2011193191A (ja) 半導体集積回路およびそれを内蔵した高周波モジュール
Le et al. A CMOS 77-GHz receiver front-end for automotive radar
Huang et al. Design and analysis for a 60-GHz low-noise amplifier with RF ESD protection
US20110227601A1 (en) Test method of semiconductor integrated circuit and test system, and semiconductor integrated circuit
JP2011071502A (ja) Ｅｓｄ保護を有する集積電子回路を設計する方法及びそれにより得られる回路
JP2012118033A (ja) 半導体装置およびその検査方法
JP5590215B2 (ja) 終端回路、半導体装置および試験システム
Kidwai et al. A fully integrated ultra-low insertion loss T/R switch for 802.11 b/g/n application in 90 nm CMOS process
US8963559B2 (en) Variable impedance device
Onabajo et al. An on-chip loopback block for RF transceiver built-in test
Cohen et al. 60GHz 45nm PA for Linear OFDM Signal with Predistortion Correction achieving 6.1% PAE and− 28dB EVM
Ryu et al. Low-cost testing of 5 GHz low noise amplifiers using new RF BIST circuit
US11573261B2 (en) Semiconductor device and method of operating the same
Ryu et al. A new BIST scheme for 5GHz low noise amplifiers
US7750658B2 (en) Integrated circuit and testing circuit therein for testing and failure analysis
Buballa et al. A 4 GBaud 5 Vpp Pre-Driver for GaN based Digital PAs in 22 nm FDSOI using LDMOS
Gonzalez et al. A 16-kV HBM RF ESD protection codesign for a 1-mW CMOS direct conversion receiver operating in the 2.4-GHz ISM band
EP4086642A1 (en) An integrated circuit
Madan et al. Failure mechanisms in CMOS-based RF switches subjected to RF stress
Ryu et al. A New Approach for Built‐in Self‐Test of 4.5 to 5.5 GHz Low‐Noise Amplifiers
Chu et al. Design of dual-band ESD protection for 24-/60-GHz millimeter-wave circuits
US11614486B2 (en) Testkey and testing system which reduce leakage current
Choi et al. A programmable compensation circuit for system-on-chip application

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11860939

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013504401

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011860939

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE