WO2012122789A1 - 超长半导体纳米线结构及其制备方法 - Google Patents

超长半导体纳米线结构及其制备方法 Download PDF

Info

Publication number
WO2012122789A1
WO2012122789A1 PCT/CN2011/080273 CN2011080273W WO2012122789A1 WO 2012122789 A1 WO2012122789 A1 WO 2012122789A1 CN 2011080273 W CN2011080273 W CN 2011080273W WO 2012122789 A1 WO2012122789 A1 WO 2012122789A1
Authority
WO
WIPO (PCT)
Prior art keywords
ultra
long
semiconductor nanowire
long semiconductor
nanowire structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2011/080273
Other languages
English (en)
French (fr)
Inventor
吴东平
张世理
朱志炜
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to US13/502,110 priority Critical patent/US20140008604A1/en
Publication of WO2012122789A1 publication Critical patent/WO2012122789A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/812—Single quantum well structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H10P50/644—Anisotropic liquid etching

Definitions

  • the present invention provides an ultra-long semiconductor nanowire structure including ultra-long semiconductor nanowires and bumps, the bumps being symmetrically disposed on both sides of the ultra-long semiconductor nanowires, increasing the ultra-long The width of the semiconductor nanowires, and the bumps on the same side of the ultra-long semiconductor nanowires are spaced apart.
  • the dry etching etching gas includes at least one of CF 4 , SiF 6 , Cl 2 , HBr, and HC 1 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)

Description

技术领域
本发明涉及半导体工艺技术领域， 尤其涉及一种超长半导体纳米线结构及 其制备方法。 背景技术
现阶段先进的半导体集成电路工艺已进入纳米领域， 并且晶体管的特征尺 寸还将持续按比例缩小， 在提高器件性能并降低单个晶体管成本的同时， 对半 导体工艺条件也提出了更高的要求， 并且受量子效应的影响， 器件的特征尺寸 不可能无限地持续缩小， 传统的半导体材料、 工艺将遭遇瓶颈， 摩尔定律将失 去对半导体工业的指导意义。 研发新的材料、 新的工艺来替代现有的集成电路 中材料和工艺已有迫切的需要。 纳米线、 纳米管等一维材料作为纳米器件中必 不可少的功能组件， 在纳米研究领域中的地位显得越发重要。
此外， 近十几年来， 凝聚态物理领域中， 人们对低维、 小尺度材料的研究 表现出浓厚的兴趣。 纳米结构是当今科学技术发展前沿中， 极具挑战性的研究 领域。 尤其是近年来， 纳米尺度的硅线越来越受到人们的重视。 一方面， 因为 它潜在的应用前景， 比如： 器件小型化， 提高集成度， 以及用于制作一些特殊 器件等； 另一方面， 由于硅材料在微小尺度下表现出来的特殊的物理性质比如 表面效应， 力学效应， 发光特性以及量子尺度效应等， 越来越受到科学界的重 视。
目前， 硅纳米线的制备主要采用纳米材料的常规的两种制备方法： "自上而 下 （ Top-down )" 和 "自下而上（ Bottom-up )"。 其中， "自上而下" 法是采用从 大块晶体通过刻蚀、 腐蚀或研磨的方式获得纳米材料； 而 "自下而上" 法是从 原子或分子出发来控制、 组装、 反应生成各种纳米材料或纳米结构， 一般采用 4匕学气相沉积 ( CVD, Chemical Vapor Deposition ) 法。
"自下而上" 法除了本身的限制（如高温、 高压等）之外， 采用该方法制备 的硅纳米线在后续的纳米电子器件的制备过程中存在一定的缺点， 如难以定位 移动、 难以形成好的欧姆接触。 相反， "自上而下" 法利用了当前的微电子加工 工艺， 可以实现批量生产， 使将来制备高密度和高质量的纳米集成传感器称为 可能。 因此， "自上而下" 法称为目前制备硅纳米线的主流技术。
并且， 当前 "自上而下" 法主要是利用化学刻蚀技术来形成硅纳米线。 请 参考图 1 , 以及图 2A至图 2E, 其中， 图 1为现有的 "自上而下" 法制备硅纳米 线的步骤流程图， 图 2A至图 2E为现有的 "自上而下" 法制备硅纳米线的各步 骤对应的半导体村底的结构示意图， 如图 1 , 以及图 2A至图 2E所示， 现有的 "自上而下" 法制备硅纳米线包括如下步骤：
5101、 准备半导体村底 110, 其中所述半导体村底 110为绝缘层上硅（SOI, Silicon On Insulator ), 即包括绝缘层 111、 位于所述绝缘层 111上的氧化层 112、 以及位于所述氧化层 112上的单晶硅 113 ,所述半导体村底 110的剖面图如图 2 A 所示；
5102、 上光阻 120, 并将所述光阻 120图形化， 带图形化光阻的半导体村底 的俯视图如图 2B所示； 其中， 将所述光阻图形化的方法可为普通光刻、 纳米压 印光刻、 电子束（e-beam ) 光刻或 X射线（ X-Ray )光刻中的任一种；
5103、 以所述图形化的光阻 120为掩模， 对所述单晶硅 113进行干法刻蚀， 形成初级硅纳米线 114;形成初级纳米线后的半导体村底的剖面图如图 2C所示； 其中， 所述干法刻蚀采用的刻蚀气体为 HC1;
5104、 对所述初级硅纳米线 114 进行湿法刻蚀， 使所述初级硅纳米线 111 的尺寸进一步缩小， 形成最终的硅纳米线 115; 形成最终的硅纳米线后的半导体 村底的剖面图如图 2D所示；其中，湿法刻蚀所用的腐蚀剂为 KOH或氢氧化四甲 基胺 ( TMAH )；
5105、去除剩余的光阻 120; 去除剩余的光阻后的半导体村底的俯视图如图 2E所示。
当然， 所述硅村底 110还可以为单晶硅。 为错村底（单晶锗或绝缘层上锗（GOI, Gemanium On Insulator ) ) 即可。
然而， 由于上述方法中， 硅的干法刻蚀及湿法刻蚀均存在各向异性， 而硅 纳米线的宽度非常小 （通常为几纳米至几十纳米）， 因此极易在刻蚀的过程中造 成硅纳米线断裂， 从而很难形成超长硅纳米线。 而为了提高工艺集成度， 希望 硅纳米线的长度越长越好， 从而可将大量器件集成于同一根硅纳米线上。
因而， 如何有效地制备超长硅纳米线或锗纳米线， 已成为目前业界亟需解 决的技术问题。 发明内容
本发明的目的在于提供一种超长半导体纳米线结构及其制备方法， 以解决 现有技术在制备超长半导体纳米线的过程中容易造成超长半导体纳米线断裂的 问题。
为解决上述问题， 本发明提出一种超长半导体纳米线结构， 包括超长半导 体纳米线以及凸块， 所述凸块对称地设置在所述超长半导体纳米线两侧， 增加 所述超长半导体纳米线的宽度， 且所述超长半导体纳米线同一侧的凸块间隔设 置。
可选的， 所述凸块的宽度为 2~100nm。
可选的， 所述超长半导体纳米线的长度为 0.5~500um。
可选的， 所述超长半导体纳米线的宽度为 2~200nm。
可选的， 所述凸块与所述超长半导体纳米线为一体成型结构。 块相应的为硅凸块或锗凸块。
同时， 为解决上述问题， 本发明还提出一种上述超长半导体纳米线结构的 制备方法， 该方法包括如下步骤：
提供半导体村底；
上光阻， 所述光阻覆盖所述半导体村底， 并将所述光阻图形化； 所述图形 化的光阻为宽度间隔加宽的长条状；
以所述图形化的光阻为掩模， 对所述半导体村底进行刻蚀， 形成上述的超 长半导体纳米线结构；
去除剩余的光阻。
可选的， 所述将光阻图形化的方法为光刻、 纳米压印光刻、 电子束光刻或 X 射线光刻中的任一种。
可选的， 所述刻蚀为湿法刻蚀， 或者先干法刻蚀再湿法刻蚀。
可选的， 所述湿法刻蚀的腐蚀剂为 KOH或氢氧化四甲基胺。
可选的， 所述干法刻蚀的刻蚀气体至少包含 CF4、 SiF6、 Cl2、 HBr、 HC1中的 一种。
可选的， 在所述湿法刻蚀前， 还包括将所述半导体村底氧化的步骤。
可选的， 所述凸块的宽度为 2~100nm。
可选的， 所述超长半导体纳米线的长度为 0.5~500um。
可选的， 所述超长半导体纳米线的宽度为 2~200nm。
可选的， 所述凸块与所述超长半导体纳米线为一体成型结构。
可选的， 所述半导体村底为单晶硅或绝缘层上硅， 所述超长半导体纳米线 为超长硅纳米线， 所述凸块为硅凸块。
可选的， 所述半导体村底为单晶锗或绝缘层上锗， 所述超长半导体纳米线 为超长错纳米线， 所述凸块为锗凸块。
与现有技术相比， 本发明提供的超长半导体纳米线结构通过在常规的超长 半导体纳米线两侧对称地设置凸块， 增加所述超长半导体纳米线的宽度， 且所 述超长半导体纳米线同一侧的凸块间隔设置， 从而可防止所述超长半导体纳米 线结构断裂。 光刻及刻蚀形成宽度间隔加宽的超长半导体纳米线结构， 由于所述超长半导体 纳米线结构的宽度间隔地加宽， 从而可防止在刻蚀过程中造成所述超长半导体 纳米线结构断裂， 有利于形成超长超细的半导体纳米线结构。 附图说明
图 1为现有的 "自上而下" 法制备硅纳米线的步骤流程图；
图 2A至图 2E为现有的 "自上而下" 法制备硅纳米线的各步骤对应的半导 体村底的结构示意图；
图 3为本发明实施例提供的超长半导体纳米线结构的示意图；
图 4 为本发明第一个实施例提供的超长半导体纳米线结构的制备方法的步 骤流程图；
图 5A至图 5C为本发明第一个实施例提供的超长半导体纳米线结构的制备 方法的各步骤对应的半导体村底的结构示意图；
图 6 为本发明第二个实施例提供的超长半导体纳米线结构的制备方法的步 骤流程图；
图 7 为本发明第三个实施例提供的超长半导体纳米线结构的制备方法的步 骤流程图。 具体实施方式 备方法作进一步详细说明。 根据下面说明和权利要求书， 本发明的优点和特征 将更清楚。 需说明的是， 附图均采用非常筒化的形式且均使用非精准的比率， 仅用于方便、 明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于， 提供一种超长半导体纳米线结构， 所述超长半导 体纳米线结构的宽度间隔地加宽， 从而可防止所述超长半导体纳米线结构断裂； 同时， 本发明还提供一种超长半导体纳米线结构的制备方法， 该方法通过光刻 及刻蚀， 形成宽度间隔加宽的超长半导体纳米线结构， 由于所述超长半导体纳 米线结构的宽度间隔地加宽， 从而可防止在刻蚀过程中造成所述超长半导体纳 米线结构断裂， 有利于形成超长超细的半导体纳米线结构。
请参考图 3 , 图 3为本发明实施例提供的超长半导体纳米线结构的示意图， 如图 3所示， 本发明实施例提供的超长半导体纳米线结构 200, 包括超长半导体 纳米线 201 以及凸块 202, 所述凸块 202对称地设置在所述超长半导体纳米线 201 两侧， 增加所述超长半导体纳米线 201 的宽度， 且所述超长半导体纳米线 201同一侧的凸块 202间隔设置；由于所述超长半导体纳米线结构 200的宽度间 隔地加宽， 从而可防止所述超长半导体纳米线结构 200断裂。
进一步地， 所述凸块 202的宽度为 2~100nm。
进一步地， 所述超长半导体纳米线 201的长度为 0.5~500um。
进一步地， 所述超长半导体纳米线 201的宽度为 2~200nm。
进一步地， 所述凸块 202与所述超长半导体纳米线 201为一体成型结构。 进一步地， 所述超长半导体纳米线 201 为超长硅纳米线或超长锗纳米线， 所述凸块 202相应的为硅凸块或锗凸块。 实施例 1
请参考图 4, 以及图 5A至图 5C, 其中， 图 4为本发明第一个实施例提供的 超长半导体纳米线结构的制备方法的步骤流程图， 图 5A至图 5C为本发明第一 个实施例提供的超长半导体纳米线结构的制备方法的各步骤对应的半导体村底 的结构示意图， 如图 4, 以及图 5A至图 5C所示， 本发明第一个实施例提供的 超长半导体纳米线结构的制备方法包括如下步骤：
5201、 提供半导体村底 210, 如图 5A所示；
5202、 上光阻 220, 所述光阻 220覆盖所述半导体村底 210, 并将所述光阻 220图形化； 所述图形化的光阻 220为宽度间隔加宽的长条状； 所述图形化的光 阻 220的俯视图如图 5B所示；
5203、 以所述图形化的光阻 220为掩模， 对所述半导体村底 210进行湿法 刻蚀， 形成超长半导体纳米线结构 230;
5204、去除剩余的光阻 220; 去除剩余的光阻后的半导体村底的俯视图如图 5C所示， 所述超长半导体纳米线结构 230包括超长半导体纳米线 231以及凸块 232, 所述凸块 232对称地设置在所述超长半导体纳米线 231两侧， 增加所述超 长半导体纳米线 231 的宽度， 且所述超长半导体纳米线 231 同一侧的凸块 232 间隔设置；
进一步地， 所述将光阻图形化的方法为光刻、 纳米压印光刻、 电子束光刻 或 X射线光刻中的任一种。
进一步地， 所述湿法刻蚀的腐蚀剂为 KOH或氢氧化四甲基胺； 从而可对所 述半导体村底 210进行各向异性腐蚀。
进一步地， 所述凸块 232的宽度为 2~100nm。
进一步地， 所述超长半导体纳米线 231的长度为 0.5~500um。
进一步地， 所述超长半导体纳米线 231的宽度为 2~200nm。
进一步地， 所述凸块 232与所述超长半导体纳米线 231为一体成型结构。 进一步地， 所述半导体村底 210 为单晶硅或绝缘层上硅， 所述超长半导体 纳米线 231为超长硅纳米线， 所述凸块 232为硅凸块。
进一步地， 所述半导体村底 210 为单晶锗或绝缘层上锗， 所述超长半导体 纳米线 231为超长锗纳米线， 所述凸块 232为锗凸块。
实施例 2
请参考图 6,图 6为本发明第二个实施例提供的超长半导体纳米线结构的制 备方法的步骤流程图， 如图 6所示， 本发明第二个实施例提供的超长半导体纳 米线结构的制备方法包括如下步骤：
5301、 提供半导体村；
5302、 上光阻， 所述光阻覆盖所述半导体村底， 并将所述光阻图形化； 所 述图形化的光阻为宽度间隔加宽的长条状；
5303、 以所述图形化的光阻为掩模， 对所述半导体村底进行干法刻蚀；
5304、 以所述图形化的光阻为掩模， 对所述半导体村底进行湿法刻蚀， 形 成超长半导体纳米线结构；
5305、 去除剩余的光阻。
需说明的是， 实施例 2与实施例 1除了对半导体村底进行刻蚀的步骤不同 之外， 其它的均类似， 因此， 不做重复说明。 实施例 2在对所述半导体村底进 行湿法刻蚀前， 增加了干法刻蚀的步骤， 这是因为干法刻蚀的方向性好， 形成 图形的垂直度好； 然而由于干法刻蚀形成的图形的尺寸仍然太大， 因此在干法 刻蚀后进行湿法刻蚀， 进一步缩小图形的尺寸， 有利于形成超细超长的半导体 纳米线结构。
进一步地， 所述干法刻蚀的刻蚀气体至少包含 CF4、 SiF6、 Cl2、 HBr、 HC1 中的一种。
实施例 3
请参考图 7 ,图 7为本发明第三个实施例提供的超长半导体纳米线结构的制 备方法的步骤流程图， 如图 7所示， 本发明第三个实施例提供的超长半导体纳 米线结构的制备方法包括如下步骤：
5401、 提供半导体村；
5402、 上光阻， 所述光阻覆盖所述半导体村底， 并将所述光阻图形化； 所 述图形化的光阻为宽度间隔加宽的长条状； 5403、 以所述图形化的光阻为掩模， 对所述半导体村底进行干法刻蚀；
5404、 对所述干法刻蚀后的半导体村底进行氧化， 形成氧化层， 并将所述 氧化层去除； 具体地， 所述氧化层可通过 HF去除；
5405、 以所述图形化的光阻为掩模， 对所述半导体村底进行湿法刻蚀， 形 成超长半导体纳米线结构；
5406、 去除剩余的光阻。
需说明的是， 实施例 3与实施例 2除了对半导体村底进行刻蚀的步骤不同 之外， 其它的均类似， 因此， 不做重复说明。 实施例 3在对所述半导体村底进 行干法刻蚀后， 湿法刻蚀前， 增加了将所述半导体村底进行氧化的步骤， 通过 将所述半导体村底进行氧化， 在干法刻蚀后形成的图形的两侧形成氧化层， 将 所述氧化层去除后， 干法刻蚀后形成的图形的宽度减小， 从而有利于形成超细 超长的半导体纳米线结构。
综上所述， 本发明提供了一种超长半导体纳米线结构， 所述超长半导体纳 米线结构的宽度间隔地加宽， 从而可防止所述超长半导体纳米线结构断裂； 同 时， 本发明还提供了一种超长半导体纳米线结构的制备方法， 该方法通过光刻 及刻蚀， 形成宽度间隔加宽的超长半导体纳米线结构， 由于所述超长半导体纳 米线结构的宽度间隔地加宽， 从而可防止在刻蚀过程中造成所述超长半导体纳 米线结构断裂， 有利于形成超长超细的半导体纳米线结构。
显然， 本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明 的精神和范围。 这样， 倘若本发明的这些修改和变型属于本发明权利要求及其 等同技术的范围之内， 则本发明也意图包含这些改动和变型在内。

Claims

1、 一种超长半导体纳米线结构， 其特征在于， 包括超长半导体纳米线以及 凸块， 所述凸块对称地设置在所述超长半导体纳米线两侧， 增加所述超长半导 体纳米线的宽度， 且所述超长半导体纳米线同一侧的凸块间隔设置。
2、 如权利要求 1所述的超长半导体纳米线结构， 其特征在于， 所述凸块的 宽度为 2~100nm。
3、 如权利要求 2所述的超长半导体纳米线结构， 其特征在于， 所述超长半 导体纳米线的长度为 0.5~500um。
4、 如权利要求 3所述的超长半导体纳米线结构， 其特征在于， 所述超长半 导体纳米线的宽度为 2~200nm。
5、 如权利要求 1至 4任一项所述的超长半导体纳米线结构， 其特征在于， 所述凸块与所述超长半导体纳米线为一体成型结构。
6、 如权利要求 5所述的超长半导体纳米线结构， 其特征在于， 所述超长半 导体纳米线为超长硅纳米线或超长锗纳米线， 所述凸块相应的为硅凸块或锗凸 块。
7、 一种超长半导体纳米线结构的制备方法， 其特征在于， 包括如下步骤： 提供半导体村底；
上光阻， 所述光阻覆盖所述半导体村底， 并将所述光阻图形化； 所述图形 化的光阻为宽度间隔加宽的长条状；
以所述图形化的光阻为掩模， 对所述半导体村底进行刻蚀， 形成如权利要 求 1所述的超长半导体纳米线结构；
去除剩余的光阻。
8、 如权利要求 7所述的超长半导体纳米线结构的制备方法， 其特征在于， 所述将光阻图形化的方法为光刻、 纳米压印光刻、 电子束光刻或 X射线光刻中 的任一种。
9、 如权利要求 7所述的超长半导体纳米线结构的制备方法， 其特征在于， 所述刻蚀为湿法刻蚀， 或者先干法刻蚀再湿法刻蚀。
10、 如权利要求 9所述的超长半导体纳米线结构的制备方法， 其特征在于， 所述湿法刻蚀的腐蚀剂为 KOH或氢氧化四甲基胺。
11、 如权利要求 9所述的超长半导体纳米线结构的制备方法， 其特征在于， 所述干法刻蚀的刻蚀气体至少包含 CF4、 SiF6、 Cl2、 HBr、 HC1中的一种。
12、 如权利要求 9所述的超长半导体纳米线结构的制备方法， 其特征在于， 在所述湿法刻蚀前， 还包括将所述半导体村底氧化的步骤。
13、 如权利要求 7所述的超长半导体纳米线结构的制备方法， 其特征在于， 所述凸块的宽度为 2~100nm。
14、如权利要求 13所述的超长半导体纳米线结构的制备方法，其特征在于， 所述超长半导体纳米线的长度为 0.5~500um。
15、如权利要求 14所述的超长半导体纳米线结构的制备方法，其特征在于， 所述超长半导体纳米线的宽度为 2~200nm。
16、 如权利要求 7至 15任一项所述的超长半导体纳米线结构的制备方法， 其特征在于， 所述凸块与所述超长半导体纳米线为一体成型结构。
17、如权利要求 16所述的超长半导体纳米线结构的制备方法，其特征在于， 所述半导体村底为单晶硅或绝缘层上硅， 所述超长半导体纳米线为超长硅纳米 线， 所述凸块为硅凸块。
18、如权利要求 16所述的超长半导体纳米线结构的制备方法，其特征在于， 所述半导体村底为单晶锗或绝缘层上锗， 所述超长半导体纳米线为超长锗纳米 线， 所述凸块为锗凸块。
PCT/CN2011/080273 2011-03-17 2011-09-28 超长半导体纳米线结构及其制备方法 Ceased WO2012122789A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/502,110 US20140008604A1 (en) 2011-03-17 2011-09-28 Super-Long Semiconductor Nano-Wire Structure and Method of Making

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110064599.1 2011-03-17
CN2011100645991A CN102169889A (zh) 2011-03-17 2011-03-17 超长半导体纳米线结构及其制备方法

Publications (1)

Publication Number Publication Date
WO2012122789A1 true WO2012122789A1 (zh) 2012-09-20

Family

ID=44490973

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/080273 Ceased WO2012122789A1 (zh) 2011-03-17 2011-09-28 超长半导体纳米线结构及其制备方法

Country Status (3)

Country Link
US (1) US20140008604A1 (zh)
CN (1) CN102169889A (zh)
WO (1) WO2012122789A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169889A (zh) * 2011-03-17 2011-08-31 复旦大学 超长半导体纳米线结构及其制备方法
US9362074B2 (en) * 2013-03-14 2016-06-07 Intel Corporation Nanowire-based mechanical switching device
US9496263B1 (en) 2015-10-23 2016-11-15 International Business Machines Corporation Stacked strained and strain-relaxed hexagonal nanowires
CN107331614B (zh) * 2017-06-23 2021-05-25 江苏鲁汶仪器有限公司 一种自限制精确刻蚀硅的方法及其专用装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101117208A (zh) * 2007-09-18 2008-02-06 中山大学 一种制备一维硅纳米结构的方法
KR20110014845A (ko) * 2009-08-06 2011-02-14 서울대학교산학협력단 레이스트랙 메모리 제조방법
CN102169889A (zh) * 2011-03-17 2011-08-31 复旦大学 超长半导体纳米线结构及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291515B1 (ko) * 1998-12-24 2001-06-01 박종섭 실리콘 온 인슐레이터 웨이퍼의 제조방법
US7220310B2 (en) * 2002-01-08 2007-05-22 Georgia Tech Research Corporation Nanoscale junction arrays and methods for making same
US20050161659A1 (en) * 2002-03-28 2005-07-28 Yanmar Agricultural Equiptment Co. Nanowire and electronic device
WO2006138671A2 (en) * 2005-06-17 2006-12-28 Illuminex Corporation Photovoltaic wire
US7902541B2 (en) * 2009-04-03 2011-03-08 International Business Machines Corporation Semiconductor nanowire with built-in stress
US7943530B2 (en) * 2009-04-03 2011-05-17 International Business Machines Corporation Semiconductor nanowires having mobility-optimized orientations
US8013324B2 (en) * 2009-04-03 2011-09-06 International Business Machines Corporation Structurally stabilized semiconductor nanowire
US8440540B2 (en) * 2009-10-02 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for doping a selected portion of a device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101117208A (zh) * 2007-09-18 2008-02-06 中山大学 一种制备一维硅纳米结构的方法
KR20110014845A (ko) * 2009-08-06 2011-02-14 서울대학교산학협력단 레이스트랙 메모리 제조방법
CN102169889A (zh) * 2011-03-17 2011-08-31 复旦大学 超长半导体纳米线结构及其制备方法

Also Published As

Publication number Publication date
US20140008604A1 (en) 2014-01-09
CN102169889A (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
US8641912B2 (en) Method for fabricating monolithic two-dimensional nanostructures
CN102086024B (zh) 硅纳米线的制备方法
CN101266919A (zh) 一种选择性刻蚀硅纳米线的方法
CN102963862B (zh) 一种单晶硅纳米线网状阵列结构的制作方法
CN102945791B (zh) 一种硅纳米线阵列的制备方法
CN102427023B (zh) 一种硅纳米线的制备方法
CN102354669B (zh) 硅纳米线器件的制作方法
CN102437017B (zh) 一种在（111）型硅片表面制备纳米结构的方法
WO2012071940A1 (zh) 一种细线条的制备方法
WO2013063838A1 (zh) 一种制备超细线条的方法
WO2012122789A1 (zh) 超长半导体纳米线结构及其制备方法
CN104037159B (zh) 一种半导体结构及其形成方法
CN103633123B (zh) 一种纳米线衬底结构及其制备方法
KR20200077646A (ko) 금속 촉매 화학 식각을 이용한 마이크로 및 나노 구조물 형성방법
CN104071745B (zh) 一种具有密贴悬空栅极的硅纳米线场效应管的制备方法
CN106553993A (zh) 与cmos工艺兼容的纳米结构制备方法
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
CN102229421B (zh) 纳米线结构的制备方法
CN102129981B (zh) 一种纳米线及纳米线晶体管的制作方法
CN101399167B (zh) 硅纳米线装配的方法
CN104599948B (zh) 量子点的制造方法
KR101355930B1 (ko) 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조
CN103824759A (zh) 一种制备多层超细硅线条的方法
CN103441062A (zh) 一种Ge组分及带宽可调控的SiGe纳米带的制备方法
US20160181114A1 (en) Method for Fabricating Multiple Layers of Ultra Narrow Silicon Wires

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13502110

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11860837

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11860837

Country of ref document: EP

Kind code of ref document: A1