WO2012115179A1 - 受信装置、プログラム、半導体装置、通信システム - Google Patents

受信装置、プログラム、半導体装置、通信システム Download PDF

Info

Publication number
WO2012115179A1
WO2012115179A1 PCT/JP2012/054363 JP2012054363W WO2012115179A1 WO 2012115179 A1 WO2012115179 A1 WO 2012115179A1 JP 2012054363 W JP2012054363 W JP 2012054363W WO 2012115179 A1 WO2012115179 A1 WO 2012115179A1
Authority
WO
WIPO (PCT)
Prior art keywords
window function
code sequence
code string
partial code
partial
Prior art date
Application number
PCT/JP2012/054363
Other languages
English (en)
French (fr)
Inventor
充 田邊
輝人 武田
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2012115179A1 publication Critical patent/WO2012115179A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects

Definitions

  • the present invention relates to a receiving device, a program, a semiconductor device, and a communication system used for communication using a spread code.
  • direct spread modulation communication In the IEEE 802.15.4 standard, which is a standard related to communication radio, direct spread modulation communication (Direct Sequence Spread Spectrum, DSSS) is used.
  • DSSS Direct Sequence Spread Spectrum
  • a transmission apparatus transmits communication data composed of packets that are spread-modulated using a spread code.
  • the receiving device detects the synchronization timing at the time of reception based on the correlation value between the known synchronization symbol and the spread code included in the communication data (see, for example, Patent Document 1).
  • FIG. 12 shows a packet configuration of communication data DT in the IEEE 802.15.4 standard.
  • the communication data DT includes a preamble part D1, an SFD (Start (Frame Delimiter) part D2, a PHY header part D3, and a data body part D4.
  • SFD Start (Frame Delimiter) part
  • PHY header part D3 PHY header part D3
  • D4 data body part
  • the preamble part D1 is provided with a plurality of synchronization symbols Sa obtained by spreading and modulating a known bit signal, and is used for detection of synchronization timing at the time of reception.
  • the synchronization symbol Sa is a known symbol obtained by spreading and modulating a 4-bit symbol “0000” with a spreading code defined in the IEEE 802.15.4 standard.
  • each 4-bit bit string is associated with a 32-chip spreading code, and the spreading modulation of the synchronization symbol Sa corresponds to the bit string “0000”.
  • a 32-chip spreading code C is used.
  • the SFD part D2 is composed of one or more SFD symbols Sb (in FIG. 12, two SFD symbols Sb), and the end of the preamble part D1 and the start of the PHY header part D3 are detected by the SFD symbol Sb.
  • the PHY header part D3 is composed of one or more header symbols Sc (two header symbols Sc in FIG. 12), and the header symbols Sc include packets of communication data DT in the case of the IEEE 802.15.4 standard.
  • the length information is stored.
  • the data body D4 stores transmission information and is composed of one or more symbols.
  • the symbols constituting the SFD symbol Sb, the header symbol Sc, and the data main body D4 described above are also obtained by spreading and modulating the bit string with the spreading code in accordance with the correspondence table between the bit string and the spreading code shown in FIG.
  • FIG. 14 is a block diagram showing a synchronization circuit K101 of a conventional communication device.
  • the synchronization circuit K101 includes a correlator 101, a known symbol generation unit 102, a peak detection unit 103, a maximum value detection unit 104, and a counter 105.
  • a demodulation circuit K102 is connected to the subsequent stage of the synchronization circuit K101. Yes.
  • the known symbol generation unit 102 used in the synchronization circuit K101 is used for spreading modulation of the synchronization symbol Sa among the 16 patterns of spreading codes shown in FIG.
  • the received spreading code C is output to the correlator 101.
  • the correlator 101 takes a cross-correlation between the received code string sequentially input and the spread code C generated by the known symbol generation unit 102, and outputs a correlation value.
  • a correlation pattern is formed by arranging the correlation values in time series. The correlation pattern has a maximum correlation value when the starting point of the synchronization symbol Sa in the received code string matches the starting point of the spread code C. (Correlation peak value).
  • the peak detection unit 103 compares each correlation value in the correlation pattern with a predetermined threshold value, and determines that a correlation value equal to or greater than this threshold value is a correlation peak value.
  • the peak detection unit 103 performs the correlation peak value detection operation even when the communication data DT is not received, and the threshold value is set so that the correlation value due to noise is not erroneously detected as the correlation value due to the communication data DT.
  • the correlation peak value is determined by the above.
  • the maximum value detection unit 104 sequentially updates the maximum value of the correlation peak value in order to determine the maximum likelihood of the correlation peak value, and the counter 105 calculates the number of samples after the maximum value of the correlation peak value is updated. Count. Then, after the maximum value of the correlation peak value is updated, the maximum value of the correlation peak value is not updated within the number of samples corresponding to the spreading code length, and the maximum value of the correlation peak value is updated. Assume that the correlation value becomes equal to or greater than the threshold value when the number of samples corresponding to the code length has elapsed. In this case, the maximum value detection unit 104 determines that the maximum value of the correlation peak value is the peak value of the maximum likelihood, and outputs the synchronization establishment signal with the generation timing of the correlation peak value as the synchronization timing.
  • the demodulation circuit K102 generates a modulated signal obtained by despreading the communication data DT by multiplying the received communication data DT by a spreading code in synchronization with the detected synchronization timing, and information is obtained from the despread modulated signal.
  • Is demodulated digital demodulation. That is, the SFD part D2 (SFD symbol Sb) is detected from the communication data DT, and after the SFD part D2 is detected, the PHY header part D3 (header symbol Sc) and the data body part D4 are demodulated.
  • a window function is used in order to ensure the periodicity of the received code sequence during FFT processing.
  • FFT Fast Fourier Transform
  • OFDM Orthogonal Frequency DivisionMultiplexing
  • the code sequence c k of the spread code C (hereinafter referred to as a spread code sequence c k ) is expressed by [Equation 1], where Tc is the chip period of the spread code C.
  • the interference wave frequency is f AM
  • the complex amplitude of the interference wave is AM
  • the complex phase of the interference wave is exp (j ⁇ )
  • the interference wave am (k) is expressed by [Equation 2].
  • N c represents the length of the spreading code sequence (spreading code length)
  • mN c is , Give the first sample of each synchronization symbol Sa
  • c * represents the complex conjugate.
  • the number of synchronization symbols Sa constituting the preamble part D1 is “8”, so the index m of the synchronization symbol Sa is an integer from “0 to 7”.
  • the spreading code C is designed to satisfy [Equation 5]. In this case, the result of [Equation 4] is 0. However, due to the phase rotation exp (j2 ⁇ f AM kT C ) given by the jamming wave am (k), the result of [Equation 4] does not become zero.
  • the real number components 1, ⁇ 1 and the imaginary number components j, ⁇ j exist in the same number within the spread code length N c , and the summation of each component becomes zero.
  • the real component 1 + ⁇ , -1 + ⁇ and the imaginary component j + ⁇ , -j + ⁇ are obtained, and the summation of each component is not zero.
  • the correlation peak value may be lower than the correlation threshold value K100.
  • the correlation peak value cannot be detected every transmission period of the synchronization symbol Sa, and there is a problem that correct synchronization cannot be established. That is, when the interference wave is superimposed on the spread modulated transmission data, it becomes difficult to detect the correlation peak value by the threshold comparison, and the synchronization performance is deteriorated.
  • the present invention has been made in view of the above-described reasons, and an object of the present invention is to provide a receiver that can perform synchronization detection based on a correlation peak value even in a situation where interference waves are superimposed on spread-modulated transmission data.
  • An object of the present invention is to provide a program, a semiconductor device, and a communication system.
  • the receiving apparatus of the present invention is a receiving apparatus for receiving communication data in which a plurality of synchronization symbols obtained by spreading and modulating a known bit signal with a spreading code is received, and is generated based on the received communication data
  • a first window function processing unit that multiplies a specific region of the first partial code sequence configured by a symbol length corresponding to the length of the synchronization symbol by a first window function, and the basic code sequence
  • a second window function processing unit that multiplies the specific region of the second partial code sequence constituted by the symbol length by a second window function apart from the first partial code sequence by an integral multiple of the symbol length
  • a combining unit that generates a combined code sequence by combining the multiplication results of the first and second window function processing units, the first partial code sequence in which the specific area is replaced with the combined code sequence, and the spreading Calculate correlation value with sign
  • a correlator that, by extracting the correlation peak from the correlation values in which the correlator is calculated, characterized in that it comprises a synchronization
  • the second partial code string is separated from the first partial code string by the symbol length in the basic code string.
  • the distance between the first partial code string and the second partial code string is set at random.
  • the basic code sequence includes a third partial code sequence configured by the symbol length in the received code sequence constituting the received communication data, and the third partial code in the received code sequence. It is preferably generated by adding a fourth partial code string composed of the symbol length apart from the string by an integer multiple of the symbol length.
  • the fourth partial code string is configured to be separated from the third partial code string by the symbol length in the received code string.
  • the distance between the third partial code string and the fourth partial code string is set at random.
  • the program of the present invention is used in a communication system in which a transmission device transmits communication data in which a plurality of synchronization symbols obtained by spreading and modulating a known bit signal with a spread code is transmitted, and a reception device receives the communication data.
  • a transmission device transmits communication data in which a plurality of synchronization symbols obtained by spreading and modulating a known bit signal with a spread code is transmitted
  • a reception device receives the communication data.
  • a first window in a specific region of the first partial code sequence configured with a symbol length corresponding to the length of the synchronization symbol
  • First window function processing means for multiplying a function
  • a second partial code sequence composed of the symbol length separated from the first partial code sequence by an integral multiple of the symbol length.
  • Second window function processing means for multiplying the specific region by a second window function; and combining means for generating a combined code string obtained by combining the multiplication results of the first and second window function processing means; Correlation detecting means for calculating a correlation value between the first partial code string in which the specific area is replaced with the composite code string and the spread code, and a correlation peak value is extracted from the correlation value calculated by the correlation detecting means.
  • Correlation detecting means for calculating a correlation value between the first partial code string in which the specific area is replaced with the composite code string and the spread code, and a correlation peak value is extracted from the correlation value calculated by the correlation detecting means.
  • the semiconductor device of the present invention is used in a communication system in which a transmission device transmits communication data in which a plurality of synchronization symbols obtained by spreading and modulating a known bit signal with a spread code is transmitted, and a reception device receives the communication data.
  • a transmission device transmits communication data in which a plurality of synchronization symbols obtained by spreading and modulating a known bit signal with a spread code is transmitted
  • a reception device receives the communication data.
  • a first window function is provided in a specific region of the first partial code sequence configured with a symbol length corresponding to the length of the synchronization symbol.
  • the first window function processing unit to be multiplied, and in the basic code sequence, the identification of the second partial code sequence that is separated from the first partial code sequence by an integral multiple of the symbol length and configured with the symbol length
  • a second window function processing unit that multiplies the region by a second window function, a combining unit that generates a combined code string by combining the multiplication results of the first and second window function processing units, and the specific region
  • the composite code A synchronization unit for calculating a synchronization timing by extracting a correlation peak value from a correlation value calculated by the correlator, and a correlator for calculating a correlation value between the first partial code sequence replaced with a sequence and the spreading code. And a synchronization detection unit for performing the operation.
  • the communication system of the present invention is a communication system in which a transmission device transmits communication data in which a plurality of synchronization symbols obtained by spreading and modulating a known bit signal with a spread code is transmitted, and a reception device receives the communication data,
  • the receiving apparatus In the basic code sequence generated based on the received communication data, the receiving apparatus has a first window function in a specific region of the first partial code sequence configured with a symbol length corresponding to the length of the synchronization symbol.
  • a first window function processing unit that multiplies the first partial code sequence by an integer multiple of the symbol length, and the second partial code sequence configured by the symbol length.
  • a second window function processing unit that multiplies the specific region by a second window function; a combining unit that generates a composite code string by combining the multiplication results of the first and second window function processing units; and the specific region
  • the synthesis A correlation correlator that calculates a correlation value between the first partial code string replaced with a code string and the spread code, and a correlation peak value is extracted from the correlation value calculated by the correlator, thereby detecting synchronization timing. And a synchronization detection unit for performing the above.
  • FIG. 3 is a block diagram illustrating a part of the configuration of the synchronization circuit of the communication device according to the first embodiment. It is a block diagram which shows the structure of a communication system same as the above. It is a block diagram which shows the structure of a synchronous circuit same as the above. (A) (b) It is the schematic which shows the window function process same as the above. (A)-(c) It is a time waveform figure which shows the window function same as the above. 6 is a block diagram illustrating a part of a configuration of a synchronization circuit of a communication device according to Embodiment 2. FIG. It is the schematic which shows the window function processing same as (a)-(c) same as the above. FIG.
  • FIG. 10 is a block diagram illustrating a part of a configuration of a synchronization circuit of a communication device according to a third embodiment.
  • (A) (b) It is the schematic which shows the window function process same as the above.
  • FIG. 10 is a block diagram illustrating a part of a configuration of a synchronization circuit of a communication device according to a fourth embodiment. It is the schematic which shows the window function processing same as (a)-(c) same as the above. It is a frame structure figure which shows communication data. It is a table figure which shows a response
  • (A) (b) It is the schematic which shows the conventional synchronization establishment process.
  • the communication system of this embodiment includes a plurality of communication devices A (in FIG. 2, communication devices A1 and A2) that communicate with each other using direct sequence spread spectrum (DSSS). Is shown).
  • the communication device A1 transmission device
  • the communication device A2 transmits communication data composed of packets that are spread-modulated using spreading codes.
  • Communication device A2 receives the synchronization timing at the time of reception based on the correlation value between a known synchronization symbol and a spread code included in the communication data.
  • FIG. 12 shows a packet configuration of communication data DT in the IEEE 802.15.4 standard.
  • the communication data DT includes a preamble part D1, an SFD (Start (Frame Delimiter) part D2, a PHY header part D3, and a data body part D4.
  • SFD Start (Frame Delimiter) part
  • PHY header part D3 PHY header part D3
  • D4 data body part
  • the preamble part D1 is provided with a plurality of synchronization symbols Sa obtained by spreading and modulating a known bit signal, and is used for detection of synchronization timing at the time of reception.
  • the synchronization symbol Sa is a known symbol obtained by spreading and modulating a 4-bit symbol “0000” with a spreading code defined in the IEEE 802.15.4 standard.
  • each 4-bit bit string is associated with a 32-chip spreading code, and the spreading modulation of the synchronization symbol Sa corresponds to the bit string “0000”.
  • a 32-chip spreading code C is used.
  • the SFD part D2 is composed of one or more SFD symbols Sb (in FIG. 12, two SFD symbols Sb), and the end of the preamble part D1 and the start of the PHY header part D3 are detected by the SFD symbol Sb.
  • the PHY header part D3 is composed of one or more header symbols Sc (two header symbols Sc in FIG. 12), and the header symbols Sc include packets of communication data DT in the case of the IEEE 802.15.4 standard.
  • the length information is stored.
  • the data body D4 stores transmission information and is composed of one or more symbols.
  • the symbols constituting the SFD symbol Sb, the header symbol Sc, and the data main body D4 described above are also obtained by spreading and modulating the bit string with the spreading code in accordance with the correspondence table between the bit string and the spreading code shown in FIG.
  • FIG. 3 is a block diagram showing the synchronization circuit K1 of the communication apparatus A.
  • the synchronization circuit K1 includes a correlator 1, a known symbol generation unit 2, a peak detection unit 3, a maximum value detection unit 4, a counter 5, and a window function calculation unit 6.
  • a demodulation circuit K2 is connected.
  • the peak detection unit 3, the maximum value detection unit 4, and the counter 5 constitute a synchronization detection unit K10.
  • FIG. 1 shows a block configuration of the correlator 1 and the window function calculation unit 6. Hereinafter, each operation of the correlator 1 and the window function calculation unit 6 will be described.
  • the known symbol generation unit 2 used in the synchronization circuit K1 performs spreading modulation of the synchronization symbol Sa among the 16 patterns of spreading codes shown in FIG. Is output to the correlator 1.
  • the correlator 1 includes a reference signal register 11 having 32 storage areas, a register 12 having 4 storage areas, a multiplier 13, and an arithmetic unit 14, and a code string c of a spread code C k (hereinafter referred to as spreading code sequence ck ) is stored in the reference signal register 11.
  • the window function calculation unit 6 includes a basic code string generation unit 61, a window function processing unit 62 (first window function processing unit), a window function processing unit 63 (second window function processing unit), and a synthesis unit 64.
  • the basic code string generation unit 61 includes a shift register 61a having 36 storage areas, samples communication data DT from another communication apparatus A, and the sampling data is stored in the shift register 61a. Stored sequentially along the sequence.
  • the 36-chip code string stored in the shift register 61a constitutes the basic code string Xo.
  • the received code string composed of the sampling data of the communication data DT constitutes the basic code string Xo.
  • the sampling period is set to a period in which the data for each chip of the communication data DT is sequentially stored in the storage area of the shift register 61a, and the data for each chip of the communication data DT can be sampled.
  • the shift register 61a every time new sampling data is stored, the data stored in the subsequent stage is shifted to the previous stage.
  • the window function calculation unit 6 of the present embodiment does not perform oversampling processing, and the number of samples per symbol of the synchronization symbol Sa is equal to the number of chips of the spread code C. In this case, the number of samples per symbol The symbol length is 32 samples (32 chips).
  • the sampling period is set to 1/2 or less of the chip period Tc according to the sampling theorem.
  • the register length (the number of storage areas) of the shift register 61a needs to be increased according to the ratio of the chip period / sampling period.
  • the symbol length (number of chips) corresponding to the length of the synchronization symbol Sa differs depending on the sampling period.
  • the symbol length corresponding to the length of the synchronization symbol Sa is 32 chips. become.
  • the window function processing unit 62 multiplies the code sequence X1 composed of the four chips at the rear end of the shift register 61a by the window function 1-Wk (k is a sample index of the window function).
  • the window function processing unit 63 multiplies the code sequence X2 composed of the four chips at the front end of the shift register 61a by the window function Wk.
  • the window function processing unit 62 multiplies the code sequence X1 at the rear end of the partial code sequence X (n) corresponding to the nth symbol by the window function 1-Wk.
  • the window function processing unit 63 multiplies the window function Wk by the code sequence X2 at the rear end of the partial code sequence X (n-1) corresponding to the (n-1) th symbol.
  • the window function processing units 62 and 63 set the code lengths of the code strings X1 and X2 to be subjected to window function processing to 4 chips.
  • the code lengths of the code strings X1 and X2 may be arbitrarily set according to the number of samples of the window functions Wk and 1-Wk within a range not exceeding 1/2 of the code length of the spread code C.
  • the partial code string X (n) corresponds to the first partial code string of the present invention
  • the partial code string X (n ⁇ 1) corresponds to the second partial code string of the present invention
  • the four chips at the rear end in each of the partial code strings X (n) and X (n ⁇ 1) correspond to the specific area of the present invention.
  • the window function 1-Wk corresponds to the first window function of the present invention
  • the window function Wk corresponds to the second window function of the present invention.
  • the sample numbers of the basic code string Xo are denoted as -4, -3, -2, -1, 1, 2, 3, 4,. . . . . . , 32.
  • the window function 1-Wk is composed of a time waveform that gradually increases from 0 to 1 with the passage of time.
  • the window function Wk is composed of a time waveform that gradually decreases from 1 to 0 with the passage of time.
  • the synthesizing unit 64 adds the multiplication results of the window function processing unit 62 and the window function processing unit 63 to generate a 4-chip synthesized code string X3 and outputs it to the correlator 1. At this time, the multiplication results of the window function processing unit 62 and the window function processing unit 63 are added together with the same window function sample index. That is, the composite code string X3 is obtained by combining the specific areas of the present invention (four chips at the rear end in each of the partial code strings X (n) and X (n-1)) subjected to the window function processing. is there.
  • the correlator 1 includes a register 12 having four storage areas, and the composite code string X3 is stored in the register 12.
  • the basic code string Xo stored in the shift register 61a is formed from sample number 1 (fifth chip from the top) to sample number 28 (32th chip from the top).
  • a partial code string Xa (n) is configured by replacing the subsequent stage of the code string Xo1 to be the synthesized code string X3.
  • the multiplier 13 forms a partial code string Xa (n) with the code string Xo1 acquired from the shift register 61a and the synthesized code string X3 acquired from the register 12. Furthermore, the multiplier 13 acquires the spread code sequence ck from the reference signal register 11. Then, the multiplier 13 multiplies the partial code string Xa (n) and the spread code sequence ck and outputs the result to the calculator 14.
  • the computing unit 14 sums the partial code string Xa (n) and the spread code sequence ck based on the multiplication result of the multiplier 13 and outputs a correlation value.
  • a correlation pattern is formed by arranging the correlation values in time series. The correlation pattern has a maximum correlation value when the starting point of the synchronization symbol Sa in the received code string matches the starting point of the spread code C. (Correlation peak value).
  • the synchronization detection unit K10 enables synchronization detection based on the correlation peak value.
  • the jamming wave is superimposed on the spread modulated transmission data DT.
  • synchronization detection based on the correlation peak value can be performed by the following processing.
  • the peak detector 3 compares each correlation value in the correlation pattern with a predetermined threshold value, and determines that a correlation value equal to or higher than this threshold value is a correlation peak value.
  • the peak detection unit 3 performs the correlation peak value detection operation even when the communication data DT is not received, and the threshold value is set so that the correlation value due to noise is not erroneously detected as the correlation value due to the communication data DT.
  • the correlation peak value is determined by the above.
  • the maximum value detection unit 4 sequentially updates the maximum value of the correlation peak value in order to determine the maximum likelihood of the correlation peak value, and the counter 5 calculates the number of samples after the maximum value of the correlation peak value is updated. Count. Then, after the maximum value of the correlation peak value is updated, the maximum value of the correlation peak value is not updated within the number of samples corresponding to the spreading code length, and the maximum value of the correlation peak value is updated. Assume that the correlation value becomes equal to or greater than the threshold value when the number of samples corresponding to the code length has elapsed. In this case, the maximum value detection unit 4 determines that the maximum value of the correlation peak value is the peak value of the maximum likelihood, uses the generation timing of the correlation peak value as a synchronization timing, and outputs a synchronization establishment signal.
  • the demodulation circuit K2 generates a modulation signal obtained by despreading the communication data DT by multiplying the received communication data DT by a spreading code in synchronization with the detected synchronization timing, and information from the despread modulation signal. Is demodulated (digital demodulation). That is, the SFD part D2 (SFD symbol Sb) is detected from the communication data DT, and after the SFD part D2 is detected, the PHY header part D3 (header symbol Sc) and the data body part D4 are demodulated.
  • the partial code string X (n) is used as the first partial code string
  • the partial code string X (n ⁇ 1) is used as the second partial code string. That is, the partial code sequence X (n ⁇ 1) is configured to be separated from the partial code sequence X (n) by the symbol length (32 chips) of the synchronization symbol Sa.
  • the second partial code sequence partial code sequences X (n-2), X (n-3),. . . , X (n + 2), X (n + 3),. . .
  • a partial code string separated from the partial code string X (n) by n times (n 2, 3, 4,...)
  • the symbol length (32 chips) of the synchronization symbol Sa may be used.
  • the distance between the first partial code string and the second partial code string is randomly determined for each reception operation of the communication data DT under the condition of an integral multiple of the symbol length (32 chips) of the synchronization symbol Sa. It may be set.
  • the receiving device is for receiving communication data.
  • the communication data has a plurality of continuous synchronization symbols.
  • the synchronization symbol is obtained by spreading and modulating a known bit signal with a spreading code.
  • the receiving apparatus includes a first window function processing unit, a second window function processing unit, a synthesis unit, a correlator, and a synchronization detection unit.
  • the first window function processing unit is configured to multiply the specific region of the first partial code string by the first window function in the basic code string.
  • the basic code string is generated based on the received communication data.
  • the first partial code string is configured with a symbol length corresponding to the length of the synchronization symbol.
  • the first window function processing unit generates a multiplication result by multiplying the specific region of the first partial code string by the first window function.
  • the second window function processing unit is configured to multiply the specific region of the second partial code string by the second window function in the basic code string.
  • the second partial code string is separated from the first partial code string by an integral multiple of the symbol length in the basic code string.
  • the second partial code string is composed of a symbol length.
  • the second window function processing unit generates a multiplication result by multiplying the specific region of the second partial code string by the second window function.
  • the synthesizing unit generates a composite code string by synthesizing the multiplication result of the first window function processing unit and the multiplication result of the second window function processing unit.
  • the correlator is configured to calculate a correlation value between the first partial code sequence in which the specific area is replaced with the composite code sequence and the spreading code.
  • the synchronization detection unit performs synchronization timing detection processing by extracting a correlation peak value from the correlation value calculated by the correlator.
  • the communication system according to the present embodiment has substantially the same configuration as that of the first embodiment, and the same components are denoted by the same reference numerals and description thereof is omitted.
  • sampling data (reception code string) of received communication data DT is stored in the shift register 61a as a basic code string Xo.
  • the basic code string Xo is created as follows.
  • FIG. 6 shows a block configuration of the correlator 1 and the window function calculation unit 6 of the present embodiment.
  • the basic code string generation unit 61 of the window function calculation unit 6 includes a shift register 61b, a synthesis unit 61c, and a register 61d.
  • the shift register 61b has 68 storage areas, and the received sampling data of the communication data DT is sequentially stored in the shift register 61b in time series.
  • the 68-chip code string stored in the shift register 61b constitutes a received code string.
  • the received code string includes the entire area (32 chips) of the partial code string X (n + 1) corresponding to the n + 1th symbol, the entire area (32 chips) of the partial code string X (n) corresponding to the nth symbol, n It is composed of four chips at the rear end of the partial code string X (n ⁇ 1) corresponding to the ⁇ 1st symbol.
  • the synthesis unit 61c adds the 36 chips near the front end and the 36 chips near the rear end of the received code string to generate a 36-chip basic code string Xo and stores it in the register 61d having 36 storage areas. To do.
  • FIG. 7 shows the concept of the above processing by the window function calculation unit 6 of the present embodiment.
  • a partial code sequence X (n-1) corresponding to the (n-1) th symbol and a partial code sequence X (n) corresponding to the nth symbol are added.
  • a partial code string X (n-1, n) is constructed.
  • the partial code sequence X (n) corresponding to the nth symbol and the partial code sequence X (n + 1) corresponding to the n + 1th symbol are added to form a partial code sequence X (n, n + 1). .
  • the partial code sequence X (n ⁇ 1, n) configured as described above corresponds to the average of the partial code sequence X (n ⁇ 1) and the partial code sequence X (n), and the partial code sequence X (n , N + 1) corresponds to the average of the partial code string X (n) and the partial code string X (n + 1).
  • the partial code sequence X (n) corresponds to the third partial code sequence of the present invention
  • the partial code sequence X (n ⁇ 1) and the partial code sequence X (n + 1) are the fourth partial code sequence of the present invention. It corresponds to a partial code string.
  • the basic code sequence Xo stored in the register 61d by the above-described processing of the synthesis unit 61c includes the entire area (32 chips) of the partial code sequence X (n, n + 1) and the partial code sequence X (n-1, n). n) 4 chips at the rear end.
  • the window function processing unit 62 multiplies the code function X1 composed of the four chips at the rear end of the register 61d by the window function 1-Wk.
  • the window function processing unit 63 multiplies the code function X2 composed of the four chips at the front end of the register 61d by the window function Wk.
  • the window function processing unit 62 multiplies a code sequence X1 composed of four chips at the rear end of the partial code sequence X (n, n + 1) by the window function 1-Wk.
  • the window function processing unit 63 multiplies the window function Wk by a code string X2 composed of four chips at the rear end of the partial code string X (n-1, n).
  • the sample numbers of the basic code string Xo are denoted by ⁇ 4, ⁇ 3, ⁇ 2, ⁇ 1, 1, 2, 3, 4,. . . . . . , 32.
  • the synthesizing unit 64 adds the multiplication results of the window function processing unit 62 and the window function processing unit 63 to generate a 4-chip synthesized code string X3 and outputs it to the correlator 1. At this time, the multiplication results of the window function processing unit 62 and the window function processing unit 63 are added together with the same window function sample index.
  • the correlator 1 includes a register 12 having four storage areas, and the composite code string X3 is stored in the register 12.
  • the basic code string Xo stored in the register 61d is formed from sample number 1 (fifth chip from the top) to sample number 28 (32th chip from the top).
  • the partial code sequence Xa (n, n + 1) is configured by replacing the subsequent stage of the code sequence Xo1 with the composite code sequence X3.
  • the multiplier 13 combines the code sequence Xo1 acquired from the register 61d and the composite sequence acquired from the register 12.
  • a partial code string Xa (n, n + 1) is formed with the code string X3. Furthermore, the multiplier 13 acquires the spread code sequence ck from the reference signal register 11.
  • the multiplier 13 multiplies the partial code string Xa (n, n + 1) and the spread code sequence ck and outputs the result to the calculator 14.
  • the computing unit 14 sums the partial code string Xa (n, n + 1) and the spread code sequence ck based on the multiplication result of the multiplier 13 and outputs a correlation value.
  • the subsequent operations of the synchronization detection unit K10 and the demodulation circuit K2 are the same as those in the first embodiment, and a description thereof will be omitted.
  • the partial code sequence X (n ⁇ 1, n) obtained by averaging two adjacent partial code sequences X (n ⁇ 1) and X (n), and the two adjacent partial code sequences.
  • a basic code sequence Xo is configured from a partial code sequence X (n, n + 1) obtained by averaging X (n) and X (n + 1). Therefore, a robust synchronization scheme is provided not only for jamming waves that change with a period different from the period of the synchronization symbol Sa, but also for jamming waves that change randomly, such as AM signals.
  • the window function process is performed after the partial code string averaging process.
  • the partial code string averaging process may be performed after the window function process is performed.
  • the partial code string X (n) is used as the third partial code string, and the partial code strings X (n ⁇ 1) and X (n + 1) are used as the fourth partial code string. That is, the partial code sequences X (n ⁇ 1) and X (n + 1) are separated from the partial code sequence X (n) by the symbol length (32 chips) of the synchronization symbol Sa.
  • the fourth partial code sequence partial code sequences X (n-2), X (n-3),. . . , X (n + 2), X (n + 3),. . .
  • a partial code string separated from the partial code string X (n) by n times (n 2, 3, 4,...)
  • the symbol length (32 chips) of the synchronization symbol Sa may be used.
  • the distance between the third partial code string and the fourth partial code string is randomly determined for each reception operation of the communication data DT under the condition of an integral multiple of the symbol length (32 chips) of the synchronization symbol Sa. It may be set.
  • the basic code string is generated by adding the third partial code string and the fourth partial code string.
  • the third partial code string is composed of a symbol length in the received code string constituting the received communication data.
  • the fourth partial code sequence is configured with a symbol length that is separated from the third partial code sequence by an integer multiple of the symbol length in the received code sequence.
  • the communication system of the present embodiment has substantially the same configuration as that of the first embodiment, and the same components as those of the first embodiment are denoted by the same reference numerals and description thereof is omitted.
  • the window function processing is performed only at one place in the basic code string Xo. However, in this embodiment, the window function processing is performed at two positions in the basic code string Xo.
  • FIG. 8 shows a block configuration of the correlator 1 and the window function calculation unit 6 of the present embodiment.
  • Correlator 1 includes a register 15 having four storage areas in addition to the configuration of the first embodiment.
  • the window function calculation unit 6 includes window function processing units 65 and 66 and a synthesis unit 67 in addition to the configuration of the first embodiment, and the shift register 61a further includes 40 storage areas. Then, the communication data DT from the other communication device A is sampled, and this sampling data is sequentially stored in the shift register 61a in time series.
  • the 40-chip code string stored in the shift register 61a constitutes the basic code string Xo.
  • the received code string composed of the sampling data of the communication data DT constitutes the basic code string Xo.
  • the window function processing unit 62 multiplies the code sequence X1 composed of the fifth to eighth chips on the rear end side of the shift register 61a by the window function 1-Wk (k is a sample index of the window function).
  • the window function processing unit 63 multiplies the code sequence X2 composed of the four chips at the front end of the shift register 61a by the window function Wk.
  • the synthesis unit 64 adds the same sample indexes to each multiplication result of the window function processing unit 62 and the window function processing unit 63 to generate a 4-chip synthesized code sequence X3, and the synthesized code sequence X3 is correlated.
  • the generation process of the composite code string X3 is the same as that in the first embodiment.
  • the window function processing unit 65 multiplies the code sequence X4 composed of the fifth to eighth chips on the front end side of the shift register 61a by the window function Wk.
  • the window function processing unit 66 multiplies the code sequence X5 composed of the four chips at the rear end of the shift register 61a by the window function 1-Wk.
  • the window function processing unit 65 multiplies the window function Wk by the code sequence X4 at the front end of the partial code sequence X (n) corresponding to the nth symbol.
  • the window function processing unit 66 multiplies the code function X5 at the front end of the partial code string X (n + 1) corresponding to the (n + 1) th symbol by the window function 1-Wk.
  • the partial code string X (n) corresponds to the first partial code string of the present invention
  • the partial code string X (n + 1) corresponds to the second partial code string of the present invention.
  • the four chips at the front end in each of the partial code strings X (n) and X (n + 1) correspond to the specific region of the present invention
  • the window function Wk corresponds to the first window function of the present invention
  • the window function 1-Wk corresponds to the second window function of the present invention.
  • the sample numbers of the basic code string Xo are denoted by -4, -3, -2, -1, 1, 2, 3, 4,. . . . . , 32,. . . , 36.
  • the synthesizing unit 67 adds the same sample indexes to each multiplication result of the window function processing unit 65 and the window function processing unit 66 to generate a four-chip synthetic code sequence X6. Stored in the register 15.
  • the partial code string Xb (n) shown in FIG. 9B is configured using the basic code string Xo and the combined code strings X3 and X6.
  • the partial code string Xb (n) is obtained by combining the subsequent stage of the code string Xo2 formed from the sample number 5 (9th chip from the front end) to the sample number 28 (32th chip from the front end) of the basic code string Xo. Further, the preceding stage of the code string Xo2 is replaced with the composite code string X6.
  • the multiplier 13 forms a partial code sequence Xb (n) with the code sequence Xo2 acquired from the shift register 61a, the combined code sequence X3 acquired from the register 12, and the combined code sequence X6 acquired from the register 15. To do. Furthermore, the multiplier 13 acquires the spread code sequence ck from the reference signal register 11. Then, the multiplier 13 multiplies the partial code string Xb (n) and the spread code sequence ck and outputs the result to the calculator 14. The computing unit 14 sums the partial code string Xb (n) and the spread code sequence ck based on the multiplication result of the multiplier 13 and outputs a correlation value.
  • the subsequent operations of the synchronization detection unit K10 and the demodulation circuit K2 are the same as those in the first embodiment, and a description thereof will be omitted.
  • the window functions Wk and 1-Wk are used to perform window function processing at two locations in the code string as described above, and therefore, correlation peaks are obtained in accordance with fluctuations in the signal intensity of the interference wave am (k). It is possible to further suppress the occurrence of waviness whose value fluctuates. Therefore, even in an environment where an interference wave exists, the accuracy of synchronization detection based on the correlation peak value is further improved.
  • window function processing is performed at two locations in the code string, but window function processing may be performed at three or more locations.
  • the communication system of the present embodiment has substantially the same configuration as that of the third embodiment, and the same components are denoted by the same reference numerals and description thereof is omitted.
  • the received sampling data of the communication data DT is stored in the shift register 61a as the basic code string Xo.
  • the basic code string Xo is created as follows.
  • FIG. 10 shows a block configuration of the correlator 1 and the window function calculation unit 6 of the present embodiment.
  • the basic code string generation unit 61 of the window function calculation unit 6 includes a shift register 61b, a synthesis unit 61c, and a register 61d.
  • the shift register 61b has 72 storage areas, and the received sampling data of the communication data DT is sequentially stored in the shift register 61b in time series.
  • the 72-chip code string stored in the shift register 61b constitutes a received code string.
  • the received code string includes four chips at the front end of the partial code string X (n + 2) corresponding to the (n + 2) th symbol, the entire area (32 chips) of the partial code string X (n + 1) corresponding to the (n + 1) th symbol, and the nth The entire area (32 chips) of the partial code string X (n) corresponding to the symbol and the last four chips of the partial code string X (n ⁇ 1) corresponding to the (n ⁇ 1) th symbol.
  • the synthesis unit 61c adds the 40 chips near the front end and the 40 chips near the rear end of the received code sequence to generate a 40-chip basic code sequence Xo, and stores it in the register 61d having 40 storage areas. To do.
  • FIG. 11 shows the concept of the above processing by the window function calculation unit 6 of the present embodiment.
  • a partial code sequence X (n ⁇ 1) corresponding to the (n ⁇ 1) th symbol and a partial code sequence X (n) corresponding to the nth symbol are added.
  • a partial code string X (n-1, n) is constructed.
  • the partial code sequence X (n) corresponding to the nth symbol and the partial code sequence X (n + 1) corresponding to the n + 1th symbol are added to form a partial code sequence X (n, n + 1). .
  • the partial code string X (n + 1) corresponding to the (n + 1) th symbol and the partial code string X (n + 2) corresponding to the (n + 2) th symbol are added to form the partial code string X (n + 1, n + 2).
  • the partial code sequence X (n ⁇ 1, n) configured as described above corresponds to the average of the partial code sequence X (n ⁇ 1) and the partial code sequence X (n)
  • the partial code sequence X (n , N + 1) corresponds to the average of the partial code string X (n) and the partial code string X (n + 1).
  • the partial code string X (n + 1, n + 2) corresponds to the average of the partial code string X (n + 1) and the partial code string X (n + 2).
  • the partial code sequence X (n ⁇ 1), the partial code sequence X (n), the partial code sequence X (n + 1), and the partial code sequence X (n + 2) are the third partial code sequence of the present invention, Respectively corresponding to the partial code strings.
  • the basic code sequence Xo stored in the register 61d includes the four chips at the front end of the partial code sequence X (n + 1, n + 2), the entire region (32 chips) of the partial code sequence X (n, n + 1), It consists of four chips at the rear end of the partial code string X (n ⁇ 1, n).
  • the window function processing unit 62 multiplies the code function X1 composed of the fifth to eighth chips on the rear end side of the register 61d by the window function 1-Wk.
  • the window function processing unit 63 multiplies the code function X2 composed of the four chips at the front end of the register 61d by the window function Wk.
  • the synthesis unit 64 adds the same sample indexes to each multiplication result of the window function processing unit 62 and the window function processing unit 63 to generate a 4-chip synthesized code sequence X3, and the synthesized code sequence X3 is correlated.
  • the generation process of the composite code string X3 is the same as that in the first embodiment.
  • the window function processing unit 65 multiplies the code sequence X4 composed of the fifth to eighth chips on the front end side of the register 61d by the window function Wk.
  • the window function processing unit 66 multiplies the code sequence X5 composed of the four chips at the rear end of the register 61d by the window function 1-Wk.
  • the window function processing unit 65 multiplies the code sequence X4 at the front end of the partial code sequence X (n, n + 1) by the window function Wk.
  • the window function processing unit 66 multiplies the code function X5 at the front end of the partial code string X (n + 1, n + 2) by the window function 1-Wk.
  • the partial code string X (n, n + 1) corresponds to the first partial code string of the present invention
  • the partial code string X (n + 1, n + 2) corresponds to the second partial code string of the present invention.
  • the four chips at the front end in each of the partial code strings X (n, n + 1) and X (n + 1, n + 2) correspond to the specific region of the present invention
  • the window function Wk is the first window of the present invention.
  • the window function 1-Wk corresponds to the second window function of the present invention.
  • the sample numbers of the basic code string Xo are denoted by ⁇ 4, ⁇ 3, ⁇ 2, ⁇ 1, 1, 2, 3, 4,. . . . . , 32,. . . , 36.
  • the synthesizing unit 67 adds the same sample indexes to each multiplication result of the window function processing unit 65 and the window function processing unit 66 to generate a four-chip synthetic code sequence X6. Stored in the register 15.
  • the composite code strings X3 and X6 are stored in the registers 12 and 15 of the correlator 1, respectively.
  • a partial code string Xb (n, n + 1) shown in FIG. 11C is configured using the basic code string Xo and the combined code strings X3 and X6.
  • the partial code string Xb (n, n + 1) is obtained by combining the subsequent stage of the code string Xo2 formed from the sample number 5 (9th chip from the front end) to the sample number 28 (32th chip from the front end) of the basic code string Xo. Replaced with row X3. Further, in the partial code string Xb (n, n + 1), the preceding stage of the code string Xo2 is replaced with the composite code string X6.
  • the multiplier 13 generates a partial code string Xb (n, n + 1) using the code string Xo2 acquired from the register 61d, the synthesized code string X3 acquired from the register 12, and the synthesized code string X6 acquired from the register 15. Form. Furthermore, the multiplier 13 acquires the spread code sequence ck from the reference signal register 11. Then, the multiplier 13 multiplies the partial code string Xb (n, n + 1) and the spread code sequence ck and outputs the result to the computing unit 14. The computing unit 14 sums the partial code string Xb (n, n + 1) and the spread code sequence ck based on the multiplication result of the multiplier 13 and outputs a correlation value.
  • the subsequent operations of the synchronization detection unit K10 and the demodulation circuit K2 are the same as those in the first embodiment, and a description thereof will be omitted.
  • n), X (n, n + 1), and X (n + 1, n + 2) constitute a basic code string Xo. Therefore, a robust synchronization scheme is provided not only for jamming waves that change with a period different from the period of the synchronization symbol Sa, but also for jamming waves that change randomly, such as AM signals.
  • the window function process is performed after the partial code string averaging process.
  • the partial code string averaging process may be performed after the window function process is performed.
  • a program for causing a computer such as a general-purpose microcomputer to execute each function of the synchronization circuit K1 is created, and a recording medium (for example, a memory device such as a ROM or a RAM) that can read the program. May be recorded.
  • the communication device A is equipped with a microcomputer having a recording medium and a CPU (Central Processing Unit), and each function of the synchronization circuit K1 operates when the CPU reads and executes the program from the recording medium.
  • the functions of the synchronization circuit K1 are realized by software, so that the algorithm can be easily changed.
  • a semiconductor device having each function of the synchronization circuit K1 may be mounted on the communication device A.
  • the semiconductor device is composed of an integrated circuit such as an ASIC (Application Specific Integrated Circuit) and can suppress a processing delay of each function, and can further reduce the cost as compared with a method using software.
  • ASIC Application Specific Integrated Circuit
  • a Communication device (receiving device, transmitting device) DESCRIPTION OF SYMBOLS 1 Correlator 11 Reference signal register 12 Register 13 Multiplier 14 Calculator 6 Window function calculating part 61 Basic code sequence production
  • generation part 62 Window function processing part (1st window function processing part) 63 Window function processing unit (second window function processing unit) 64 Synthesizer K10 Sync Detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

　通信装置は、受信した通信データに基づいて生成される基本符号列において、第１の部分符号列の特定領域に窓関数を乗じる窓関数処理部と、基本符号列において、第１の部分符号列から同期シンボルのシンボル長の整数倍だけ離れた第２の部分符号列の特定領域に窓関数を乗じる窓関数処理部と、窓関数処理部の各乗算結果を合成した合成符号列を生成する合成部と、特定領域を合成符号列に置き換えた第１の部分符号列と拡散符号との相関値を演算する相関器と、相関器が演算した相関値から相関ピーク値を抽出することによって、同期タイミングの検出処理を行う同期検出部とを備える。

Description

受信装置、プログラム、半導体装置、通信システム
　本発明は、拡散符号を用いた通信に用いる受信装置、プログラム、半導体装置、通信システムに関するものである。
　通信無線に関する規格であるＩＥＥＥ８０２．１５．４規格等では、直接拡散変調通信（Direct Sequence SpreadSpectrum、DSSS）が用いられている。直接拡散変調通信において、送信装置は、拡散符号を用いて拡散変調したパケットで構成される通信データを送信する。受信装置は、通信データに含まれる既知の同期シンボルと拡散符号との相関値に基づいて、受信時の同期タイミングを検出する（例えば、特許文献１参照）。
　図１２は、ＩＥＥＥ８０２．１５．４規格における通信データＤＴのパケット構成を示す。通信データＤＴは、プリアンブル部Ｄ１と、ＳＦＤ（Start Frame Delimiter）部Ｄ２と、ＰＨＹヘッダ部Ｄ３と、データ本体部Ｄ４とから構成されている。
　プリアンブル部Ｄ１は、既知のビット信号を拡散変調した同期シンボルＳａが複数連続して設けられており、受信時の同期タイミング検出に用いられる。この同期シンボルＳａは、４ビットのシンボル「００００」をＩＥＥＥ８０２．１５．４規格で定められている拡散符号で拡散変調したものであり、既知のシンボルとなる。ＩＥＥＥ８０２．１５．４規格では、図１３に示すように、４ビットのビット列の各々に、３２チップの拡散符号が対応付けられており、同期シンボルＳａの拡散変調には、ビット列「００００」に対応する３２チップの拡散符号Ｃが用いられる。
　ＳＦＤ部Ｄ２は、１つ以上のＳＦＤシンボルＳｂで構成されており（図１２では、２つのＳＦＤシンボルＳｂ）、ＳＦＤシンボルＳｂによって、プリアンブル部Ｄ１の終了とＰＨＹヘッダ部Ｄ３の開始とが検出される。
　ＰＨＹヘッダ部Ｄ３は、１つ以上のヘッダシンボルＳｃで構成されており（図１２では、２つのヘッダシンボルＳｃ）、ヘッダシンボルＳｃには、ＩＥＥＥ８０２．１５．４規格の場合、通信データＤＴのパケット長の情報が格納されている。
　データ本体部Ｄ４は、送信情報が格納されており、１つ以上のシンボルで構成されている。
　上述のＳＦＤシンボルＳｂ、ヘッダシンボルＳｃ、データ本体部Ｄ４を構成するシンボルも、図１３に示すビット列と拡散符号との対応表にしたがって、ビット列を拡散符号で拡散変調したものである。
　図１４は、従来の通信装置の同期回路Ｋ１０１を示すブロック図である。同期回路Ｋ１０１は、相関器１０１と、既知シンボル生成部１０２と、ピーク検出部１０３と、最大値検出部１０４と、カウンタ１０５とを備え、同期回路Ｋ１０１の後段には復調回路Ｋ１０２が接続されている。
　同期回路Ｋ１０１は、既知の同期シンボルＳａとのみ相関をとるので、同期回路Ｋ１０１に用いられる既知シンボル生成部１０２は、図１３に示す１６パターンの拡散符号のうち、同期シンボルＳａの拡散変調に用いた拡散符号Ｃを相関器１０１へ出力する。
　相関器１０１は、順次入力される受信符号列と既知シンボル生成部１０２が生成する拡散符号Ｃとの相互相関をとり、相関値を出力する。この相関値を時系列に沿って並べることで相関パターンが形成されるが、相関パターンは、受信符号列における同期シンボルＳａの起点が、拡散符号Ｃの起点に一致したときに、相関値が最大（相関ピーク値）となる。
　ピーク検出部１０３は、相関パターンにおける相関値の各々を、予め決められた閾値と比較し、この閾値以上の相関値が相関ピーク値であると判定する。ピーク検出部１０３は、通信データＤＴを受信していないときも、相関ピーク値の検出動作を行っており、雑音による相関値を通信データＤＴによる相関値であると誤検出しないように、上記閾値による相関ピーク値の判定処理を行う。
　さらに、最大値検出部１０４は、相関ピーク値の最尤判定を行うため、相関ピーク値の最大値を逐次更新し、カウンタ１０５は、相関ピーク値の最大値が更新されてからのサンプル数をカウントする。そして、相関ピーク値の最大値が更新されてから、拡散符号長に相当するサンプル数以内に、相関ピーク値の最大値が更新されず、且つ相関ピーク値の最大値が更新されてから、拡散符号長に相当するサンプル数が経過した時点で、相関値が閾値以上になったとする。この場合、最大値検出部１０４は、この相関ピーク値の最大値を最大尤度のピーク値であると判断し、この相関ピーク値の発生タイミングを同期タイミングとし、同期確立信号を出力する。
　復調回路Ｋ１０２は、検出した同期タイミングに同期させて、受信した通信データＤＴに拡散符号を乗算することによって、通信データＤＴを逆拡散させた変調信号を生成し、逆拡散された変調信号から情報を復調（デジタル復調）する。すなわち、通信データＤＴからＳＦＤ部Ｄ２（ＳＦＤシンボルＳｂ）を検出し、ＳＦＤ部Ｄ２の検出後に、ＰＨＹヘッダ部Ｄ３（ヘッダシンボルＳｃ）、データ本体部Ｄ４を復調する。
　また、従来、ＯＦＤＭ（Orthogonal Frequency DivisionMultiplexing）のように、ＦＦＴ（Fast Fourier Transform）を用いた変調方式では、ＦＦＴ処理の際に、受信符号列の周期性を確保するために窓関数を用いるものがあった（例えば、特許文献２，３参照）。
特開２００８－２７１０５３号公報 特開平８－２２３１３２号公報 特開２０００－２２６６０号公報
　しかしながら、受信符号列に妨害波ａｍ（ｋ）を含む場合、上記特許文献１のような従来技術では、同期タイミングを正しく検出できない。なお、ｋはサンプル番号を示す。
　具体的に、拡散符号Ｃの符号列ｃk（以降、拡散符号系列ｃkと称す）は、拡散符号Ｃのチップ周期をＴｃとすると、［数１］で表される。
Figure JPOXMLDOC01-appb-M000001
 　さらに、妨害波周波数をｆAM、妨害波の複素振幅をＡＭ、妨害波の複素位相をｅｘｐ（ｊΘ）とすると、妨害波ａｍ（ｋ）は、［数２］で表される。
Figure JPOXMLDOC01-appb-M000002
 　そして、妨害波ａｍ（ｋ）が重畳した受信符号列をｃ’kとした場合、相互相関値Ｒｘｘは、［数３］で表される。
Figure JPOXMLDOC01-appb-M000003
 　ここで、ｍは、同期シンボルＳａのインデックス（ｍ＝０，１，２，．．．，７）を示し、Ｎcは、拡散符号系列の長さ（拡散符号長）を示し、ｍＮcは、各同期シンボルＳａの先頭のサンプルを与え、ｃ*は複素共役を表す。なお、ＩＥＥＥ８０２，１５．４規格の場合、プリアンブル部Ｄ１を構成する同期シンボルＳａの数は「８」であるので、同期シンボルＳａのインデックスｍは、「０～７」の整数になる。
　［数３］において、右辺の第１項は、妨害波ａｍ（ｋ）がない場合の相互相関値であるので、ここでは右辺の第２項のみに注目する。この第２項を展開したものを、［数４］に示す。
Figure JPOXMLDOC01-appb-M000004
 　そして、拡散符号Ｃは、［数５］を満たすように設計されており、この場合、［数４］の結果は０になる。しかしながら、妨害波ａｍ（ｋ）によって与えられる位相回転ｅｘｐ（ｊ２πｆAMｋＴC）によって、［数４］の結果は０にならなくなる。
Figure JPOXMLDOC01-appb-M000005
 　すなわち、妨害波ａｍ（ｋ）がないと仮定すると、実数成分１，－１、虚数成分ｊ，－ｊがそれぞれ、拡散符号長Ｎc内で同数存在し、各成分のサンメンションが０になるように設計されている。しかし、妨害波ａｍ（ｋ）によって与えられる上述の位相回転によって、実数成分１＋α，－１＋β、虚数成分ｊ＋γ，－ｊ＋ηのようになり、各成分のサンメンションが０ではなくなる。
　このようなα，β，γ，ηの各値は、サンプル時間によって刻々と変化するため、拡散符号長Ｎc毎に発生する相関ピーク値にうねりを発生させる。
　例えば、妨害波ａｍ（ｋ）が重畳されていない場合、図１５（ａ）に示すように、略一定の相関ピーク値が、同期シンボルＳａの送信周期（拡散符号長Ｎc）毎に検出されるので、初期同期補足において、相関閾値Ｋ１００を用いて正しい同期を確立することができる。
　しかし、妨害波ａｍ（ｋ）が重畳されている場合、図１５（ｂ）に示すように、妨害波ａｍ（ｋ）の信号強度の変動に応じて相関ピーク値も変動するうねりが発生し、相関ピーク値が相関閾値Ｋ１００を下回る虞がある。而して、同期シンボルＳａの送信周期毎に相関ピーク値を検出できなくなり、正しい同期を確立することができないという問題が発生する。すなわち、拡散変調された送信データに妨害波が重畳することによって、相関ピーク値を閾値比較によって検出することが困難になり、同期性能が劣化してしまう。
　本発明は、上記事由に鑑みてなされたものであり、その目的は、拡散変調された送信データに妨害波が重畳した状況下であっても、相関ピーク値による同期検出が可能になる受信装置、プログラム、半導体装置、通信システムを提供することにある。
　本発明の受信装置は、拡散符号で既知のビット信号を拡散変調した同期シンボルを複数連続させた通信データを受信する受信装置であって、受信した前記通信データに基づいて生成される基本符号列において、前記同期シンボルの長さに相当するシンボル長で構成される第１の部分符号列の特定領域に第１の窓関数を乗じる第１の窓関数処理部と、前記基本符号列において、前記第１の部分符号列から前記シンボル長の整数倍だけ離れて、前記シンボル長で構成される第２の部分符号列の前記特定領域に第２の窓関数を乗じる第２の窓関数処理部と、前記第１，第２の窓関数処理部の各乗算結果を合成した合成符号列を生成する合成部と、前記特定領域を前記合成符号列に置き換えた前記第１の部分符号列と前記拡散符号との相関値を演算する相関器と、前記相関器が演算した相関値から相関ピーク値を抽出することによって、同期タイミングの検出処理を行う同期検出部とを備えることを特徴とする。
　この発明において、前記第２の部分符号列は、前記基本符号列において、前記第１の部分符号列から前記シンボル長だけ離れて構成されることが好ましい。
　この発明において、前記第１の部分符号列と前記第２の部分符号列との間の距離は、ランダムに設定されることが好ましい。
　この発明において、前記基本符号列は、受信した前記通信データを構成する受信符号列において、前記シンボル長で構成される第３の部分符号列と、前記受信符号列において、前記第３の部分符号列から前記シンボル長の整数倍だけ離れて、前記シンボル長で構成される第４の部分符号列とを加算して生成されることが好ましい。
　この発明において、前記第４の部分符号列は、前記受信符号列において、前記第３の部分符号列から前記シンボル長だけ離れて構成されることが好ましい。
　この発明において、前記第３の部分符号列と前記第４の部分符号列との間の距離は、ランダムに設定されることが好ましい。
　本発明のプログラムは、拡散符号で既知のビット信号を拡散変調した同期シンボルを複数連続させた通信データを送信装置が送信し、受信装置が前記通信データを受信する通信システムに用いられ、コンピュータを、前記受信装置が受信した前記通信データに基づいて生成される基本符号列において、前記同期シンボルの長さに相当するシンボル長で構成される第１の部分符号列の特定領域に第１の窓関数を乗じる第１の窓関数処理手段と、前記基本符号列において、前記第１の部分符号列から前記シンボル長の整数倍だけ離れて、前記シンボル長で構成される第２の部分符号列の前記特定領域に第２の窓関数を乗じる第２の窓関数処理手段と、前記第１，第２の窓関数処理手段の各乗算結果を合成した合成符号列を生成する合成手段と、前記特定領域を前記合成符号列に置き換えた前記第１の部分符号列と前記拡散符号との相関値を演算する相関検出手段と、前記相関検出手段が演算した相関値から相関ピーク値を抽出することによって、同期タイミングの検出処理を行う同期検出手段として機能させることを特徴とする。
　本発明の半導体装置は、拡散符号で既知のビット信号を拡散変調した同期シンボルを複数連続させた通信データを送信装置が送信し、受信装置が前記通信データを受信する通信システムに用いられ、前記受信装置が受信した前記通信データに基づいて生成される基本符号列において、前記同期シンボルの長さに相当するシンボル長で構成される第１の部分符号列の特定領域に第１の窓関数を乗じる第１の窓関数処理部と、前記基本符号列において、前記第１の部分符号列から前記シンボル長の整数倍だけ離れて、前記シンボル長で構成される第２の部分符号列の前記特定領域に第２の窓関数を乗じる第２の窓関数処理部と、前記第１，第２の窓関数処理部の各乗算結果を合成した合成符号列を生成する合成部と、前記特定領域を前記合成符号列に置き換えた前記第１の部分符号列と前記拡散符号との相関値を演算する相関器と、前記相関器が演算した相関値から相関ピーク値を抽出することによって、同期タイミングの検出処理を行う同期検出部とを備えることを特徴とする。
　本発明の通信システムは、拡散符号で既知のビット信号を拡散変調した同期シンボルを複数連続させた通信データを送信装置が送信し、受信装置が前記通信データを受信する通信システムであって、前記受信装置は、受信した前記通信データに基づいて生成される基本符号列において、前記同期シンボルの長さに相当するシンボル長で構成される第１の部分符号列の特定領域に第１の窓関数を乗じる第１の窓関数処理部と、前記基本符号列において、前記第１の部分符号列から前記シンボル長の整数倍だけ離れて、前記シンボル長で構成される第２の部分符号列の前記特定領域に第２の窓関数を乗じる第２の窓関数処理部と、前記第１，第２の窓関数処理部の各乗算結果を合成した合成符号列を生成する合成部と、前記特定領域を前記合成符号列に置き換えた前記第１の部分符号列と前記拡散符号との相関値を演算する相関器と、前記相関器が演算した相関値から相関ピーク値を抽出することによって、同期タイミングの検出処理を行う同期検出部とを備えることを特徴とする。
　以上説明したように、本発明では、拡散変調された送信データに妨害波が重畳した状況下であっても、相関ピーク値による同期検出が可能になるという効果がある。
実施形態１の通信装置の同期回路の構成の一部を示すブロック図である。 同上の通信システムの構成を示すブロック図である。 同上の同期回路の構成を示すブロック図である。 （ａ）（ｂ）同上の窓関数処理を示す概略図である。 （ａ）～（ｃ）同上の窓関数を示す時間波形図である。 実施形態２の通信装置の同期回路の構成の一部を示すブロック図である。 （ａ）～（ｃ）同上の窓関数処理を示す概略図である。 実施形態３の通信装置の同期回路の構成の一部を示すブロック図である。 （ａ）（ｂ）同上の窓関数処理を示す概略図である。 実施形態４の通信装置の同期回路の構成の一部を示すブロック図である。 （ａ）～（ｃ）同上の窓関数処理を示す概略図である。 通信データを示すフレーム構造図である。 ビット列と拡散符号との対応を示すテーブル図である。 従来の同期回路の構成を示すブロック図である。 （ａ）（ｂ）従来の同期確立処理を示す概略図である。
　以下、本発明の実施の形態を図面に基づいて説明する。
　　（実施形態１）
　本実施形態の通信システムは、図２に示すように、直接拡散変調通信（Direct Sequence SpreadSpectrum、DSSS）を用いて、互いに通信を行う複数の通信装置Ａ（図２では、通信装置Ａ１，Ａ２を示す）で構成される。例えば、通信装置Ａ１（送信装置）が、拡散符号を用いて拡散変調したパケットで構成される通信データを送信する。通信装置Ａ２（受信装置）は、通信データに含まれる既知の同期シンボルと拡散符号との相関値に基づいて、受信時の同期タイミングを検出する。
　図１２は、ＩＥＥＥ８０２．１５．４規格における通信データＤＴのパケット構成を示す。通信データＤＴは、プリアンブル部Ｄ１と、ＳＦＤ（Start Frame Delimiter）部Ｄ２と、ＰＨＹヘッダ部Ｄ３と、データ本体部Ｄ４とから構成されている。
　プリアンブル部Ｄ１は、既知のビット信号を拡散変調した同期シンボルＳａが複数連続して設けられており、受信時の同期タイミング検出に用いられる。この同期シンボルＳａは、４ビットのシンボル「００００」をＩＥＥＥ８０２．１５．４規格で定められている拡散符号で拡散変調したものであり、既知のシンボルとなる。ＩＥＥＥ８０２．１５．４規格では、図１３に示すように、４ビットのビット列の各々に、３２チップの拡散符号が対応付けられており、同期シンボルＳａの拡散変調には、ビット列「００００」に対応する３２チップの拡散符号Ｃが用いられる。
　ＳＦＤ部Ｄ２は、１つ以上のＳＦＤシンボルＳｂで構成されており（図１２では、２つのＳＦＤシンボルＳｂ）、ＳＦＤシンボルＳｂによって、プリアンブル部Ｄ１の終了とＰＨＹヘッダ部Ｄ３の開始とが検出される。
　ＰＨＹヘッダ部Ｄ３は、１つ以上のヘッダシンボルＳｃで構成されており（図１２では、２つのヘッダシンボルＳｃ）、ヘッダシンボルＳｃには、ＩＥＥＥ８０２．１５．４規格の場合、通信データＤＴのパケット長の情報が格納されている。
　データ本体部Ｄ４は、送信情報が格納されており、１つ以上のシンボルで構成されている。
　上述のＳＦＤシンボルＳｂ、ヘッダシンボルＳｃ、データ本体部Ｄ４を構成するシンボルも、図１３に示すビット列と拡散符号との対応表にしたがって、ビット列を拡散符号で拡散変調したものである。
　そして、図３は、通信装置Ａの同期回路Ｋ１を示すブロック図である。同期回路Ｋ１は、相関器１と、既知シンボル生成部２と、ピーク検出部３と、最大値検出部４と、カウンタ５と、窓関数演算部６とを備え、同期回路Ｋ１の後段には復調回路Ｋ２が接続されている。また、ピーク検出部３、最大値検出部４、カウンタ５は、同期検出部Ｋ１０を構成する。
　図１は、相関器１、窓関数演算部６のブロック構成を示しており、以下、相関器１、窓関数演算部６の各動作について説明する。
　まず、相関器１は、既知の同期シンボルＳａとのみ相関をとるので、同期回路Ｋ１に用いられる既知シンボル生成部２は、図１３に示す１６パターンの拡散符号のうち、同期シンボルＳａの拡散変調に用いた拡散符号Ｃを相関器１へ出力する。
　相関器１は、３２個の格納領域を有する参照信号レジスタ１１と、４個の格納領域を有するレジスタ１２と、乗算器１３と、演算器１４とを備えており、拡散符号Ｃの符号列ｃk（以降、拡散符号系列ｃkと称す）が、参照信号レジスタ１１に格納される。
　また、窓関数演算部６は、基本符号列生成部６１、窓関数処理部６２（第１の窓関数処理部）、窓関数処理部６３（第２の窓関数処理部）、合成部６４を備えている。そして、基本符号列生成部６１は、３６個の格納領域を有するシフトレジスタ６１ａを具備しており、他の通信装置Ａからの通信データＤＴをサンプリングし、このサンプリングデータが、シフトレジスタ６１ａに時系列に沿って順次格納される。このシフトレジスタ６１ａに格納されている３６チップの符号列が、基本符号列Ｘｏを構成する。なお、本実施形態では、通信データＤＴのサンプリングデータからなる受信符号列が、基本符号列Ｘｏを構成している。
　サンプリング周期は、通信データＤＴのチップ毎のデータが、シフトレジスタ６１ａの格納領域に順次格納される周期に設定されており、通信データＤＴのチップ毎のデータをサンプリング可能に構成されている。そして、シフトレジスタ６１ａでは、新規のサンプリングデータが格納される度に、既に格納されている後段のデータが前段にシフトする。なお、本実施形態の窓関数演算部６は、オーバーサンプル処理を行わないものとし、同期シンボルＳａの１シンボルあたりのサンプル数は、拡散符号Ｃのチップ数に等しく、この場合、１シンボルあたりのシンボル長は３２サンプル（３２チップ）となる。
　但し、拡散符号Ｃがアナログ信号で表される場合、サンプリング周期は、サンプリング定理にしたがって、チップ周期Ｔｃの１／２以下に設定される。この場合、シフトレジスタ６１ａのレジスタ長（格納領域の数）は、チップ周期／サンプリング周期の比率にしたがって、拡大する必要がある。
　すなわち、基本符号列Ｘｏにおいて、同期シンボルＳａの長さに相当するシンボル長（チップ数）は、サンプリング周期によって異なり、本実施形態において、同期シンボルＳａの長さに相当するシンボル長は、３２チップになる。
　そして、窓関数処理部６２は、シフトレジスタ６１ａの後端の４チップで構成される符号列Ｘ１に窓関数１－Ｗｋ（ｋは、窓関数のサンプルインデックス）を乗じる。窓関数処理部６３は、シフトレジスタ６１ａの前端の４チップで構成される符号列Ｘ２に窓関数Ｗｋを乗じる。
　すなわち、図４（ａ）に示すように、窓関数処理部６２は、ｎ番目のシンボルに相当する部分符号列Ｘ（ｎ）の後端の符号列Ｘ１に窓関数１－Ｗｋを乗じる。窓関数処理部６３は、ｎ－１番目のシンボルに相当する部分符号列Ｘ（ｎ－１）の後端の符号列Ｘ２に窓関数Ｗｋを乗じる。なお、窓関数処理部６２，６３は、窓関数処理の対象となる符号列Ｘ１，Ｘ２の符号長を４チップとしている。しかし、符号列Ｘ１，Ｘ２の符号長は、拡散符号Ｃの符号長の１／２を超えない範囲で、窓関数Ｗｋ，１－Ｗｋのサンプル数に応じて任意に設定すればよい。
　ここで、部分符号列Ｘ（ｎ）が、本発明の第１の部分符号列に相当し、部分符号列Ｘ（ｎ－１）が、本発明の第２の部分符号列に相当する。また、部分符号列Ｘ（ｎ），Ｘ（ｎ－１）の各々における後端の４チップが、本発明の特定領域に相当する。さらに、窓関数１－Ｗｋは、本発明の第１の窓関数に相当し、窓関数Ｗｋは、本発明の第２の窓関数に相当する。なお、図４において、基本符号列Ｘｏのサンプル番号を、便宜的に前端から－４，－３，－２，－１，１，２，３，４，．．．．．．，３２と付す。
　窓関数１－Ｗｋは、図５（ａ）に示すように、時間の経過に伴って０から１へ徐々に増加する時間波形で構成される。窓関数Ｗｋは、図５（ｂ）に示すように、時間の経過に伴って１から０へ徐々に減少する時間波形で構成される。窓関数Ｗｋと窓関数１－Ｗｋとを併せると、図５（ｃ）に示すように、中央が１、両端が０の時間波形になる。
　合成部６４は、窓関数処理部６２および窓関数処理部６３の各乗算結果を足し合わせて４チップの合成符号列Ｘ３を生成し、相関器１へ出力する。このとき、窓関数処理部６２および窓関数処理部６３の各乗算結果は、窓関数のサンプルインデックスが同じもの同士を足し合わせる。すなわち、合成符号列Ｘ３は、窓関数処理を施した本発明の特定領域（部分符号列Ｘ（ｎ），Ｘ（ｎ－１）の各々における後端の４チップ）を、互いに合成したものである。
　相関器１は、４個の格納領域を有するレジスタ１２を備えており、合成符号列Ｘ３はレジスタ１２に格納される。而して、図４（ｂ）に示すように、シフトレジスタ６１ａに格納されている基本符号列Ｘｏのサンプル番号１（先頭から５チップ目）からサンプル番号２８（先頭から３２チップ目）で形成される符号列Ｘｏ１の後段を、合成符号列Ｘ３に置き換えた部分符号列Ｘａ（ｎ）が構成される。
　そして、乗算器１３は、シフトレジスタ６１ａから取得した符号列Ｘｏ１とレジスタ１２から取得した合成符号列Ｘ３とで、部分符号列Ｘａ（ｎ）を形成する。さらに、乗算器１３は、参照信号レジスタ１１から拡散符号系列ｃkを取得する。そして、乗算器１３は、部分符号列Ｘａ（ｎ）と拡散符号系列ｃkとを乗算して、演算器１４へ出力する。演算器１４は、乗算器１３の乗算結果に基づいて、部分符号列Ｘａ（ｎ）と拡散符号系列ｃkとの和算をとり、相関値を出力する。この相関値を時系列に沿って並べることで相関パターンが形成されるが、相関パターンは、受信符号列における同期シンボルＳａの起点が、拡散符号Ｃの起点に一致したときに、相関値が最大（相関ピーク値）となる。
　本実施形態では、上記のように窓関数Ｗｋ、１－Ｗｋを用いて、受信符号列の一部に窓関数処理を施したので、拡散変調された送信データＤＴに妨害波が重畳した状況下であっても、同期検出部Ｋ１０によって、相関ピーク値による同期検出が可能になる。
　具体的には、窓関数Ｗｋ、１－Ｗｋの窓長をＮｗで表し、窓関数Ｗｋ、１－Ｗｋによって更新される部分のみを数式化すると、［数４］は、［数６］のようになる。すなわち、［１－Ｗｉ｛１－ｅｘｐ（ｊ２πｆAM（Ｎｃ－１）Ｔｃ）｝］によって、妨害波の複素振幅ＡＭは一定振幅ではなく、単調に減少する振幅を有することになる。したがって、窓関数Ｗｋ、１－Ｗｋを用いた窓関数処理を施した部分について、相関値のうねりの原因となっていた妨害波の複素振幅ＡＭの影響を抑制することができる。
Figure JPOXMLDOC01-appb-M000006
 　而して、妨害波ａｍ（ｋ）の信号強度の変動に応じて相関ピーク値が変動するうねりの発生を抑制できるので、拡散変調された送信データＤＴに妨害波が重畳した状況下であっても、相関ピーク値による同期検出が、以下の処理によって可能となる。
　ピーク検出部３は、相関パターンにおける相関値の各々を、予め決められた閾値と比較し、この閾値以上の相関値が相関ピーク値であると判定する。ピーク検出部３は、通信データＤＴを受信していないときも、相関ピーク値の検出動作を行っており、雑音による相関値を通信データＤＴによる相関値であると誤検出しないように、上記閾値による相関ピーク値の判定処理を行う。
　さらに、最大値検出部４は、相関ピーク値の最尤判定を行うため、相関ピーク値の最大値を逐次更新し、カウンタ５は、相関ピーク値の最大値が更新されてからのサンプル数をカウントする。そして、相関ピーク値の最大値が更新されてから、拡散符号長に相当するサンプル数以内に、相関ピーク値の最大値が更新されず、且つ相関ピーク値の最大値が更新されてから、拡散符号長に相当するサンプル数が経過した時点で、相関値が閾値以上になったとする。この場合、最大値検出部４は、この相関ピーク値の最大値を最大尤度のピーク値であると判断し、この相関ピーク値の発生タイミングを同期タイミングとし、同期確立信号を出力する。
　復調回路Ｋ２は、検出した同期タイミングに同期させて、受信した通信データＤＴに拡散符号を乗算することによって、通信データＤＴを逆拡散させた変調信号を生成し、逆拡散された変調信号から情報を復調（デジタル復調）する。すなわち、通信データＤＴからＳＦＤ部Ｄ２（ＳＦＤシンボルＳｂ）を検出し、ＳＦＤ部Ｄ２の検出後に、ＰＨＹヘッダ部Ｄ３（ヘッダシンボルＳｃ）、データ本体部Ｄ４を復調する。
　また、本実施形態において、第１の部分符号列として部分符号列Ｘ（ｎ）を用い、第２の部分符号列として部分符号列Ｘ（ｎ－１）を用いている。すなわち、部分符号列Ｘ（ｎ－１）は、同期シンボルＳａのシンボル長（３２チップ）だけ、部分符号列Ｘ（ｎ）から離して構成されている。しかし、第２の部分符号列として、部分符号列Ｘ（ｎ－２），Ｘ（ｎ－３），．．．，Ｘ（ｎ＋２），Ｘ（ｎ＋３），．．．のように、部分符号列Ｘ（ｎ）から、同期シンボルＳａのシンボル長（３２チップ）のｎ倍（ｎ＝２，３，４，．．．）離れた部分符号列を用いてもよい。
　さらに、第１の部分符号列と第２の部分符号列との間の距離は、同期シンボルＳａのシンボル長（３２チップ）の整数倍という条件下で、通信データＤＴの受信動作毎にランダムに設定してもよい。
　以上説明したように、受信装置は、通信データを受信するためのものである。通信データは、複数連続した同期シンボルを有する。同期シンボルは、拡散符号で既知のビット信号を拡散変調することにより得られる。
　受信装置は、第１の窓関数処理部と、第２の窓関数処理部と、合成部と、相関器と、同期検出部とを備える。
　第１の窓関数処理部は、基本符号列において、第１の部分符号列の特定領域に第１の窓関数を乗じるように構成されている。基本符号列は、受信した通信データに基づいて生成される。第１の部分符号列は、同期シンボルの長さに相当するシンボル長で構成される。
　第１の窓関数処理部は、第１の部分符号列の特定領域に第１の窓関数を乗じることにより、乗算結果を発生する。
　第２の窓関数処理部は、基本符号列において、第２の部分符号列の特定領域に第２の窓関数を乗じるように構成されている。第２の部分符号列は、基本符号列において、第１の部分符号列から、シンボル長の整数倍だけ離れている。第２の部分符号列は、シンボル長で構成されている。
　第２の窓関数処理部は、第２の部分符号列の特定領域に第２の窓関数を乗じることにより、乗算結果を発生する。
　合成部は、第１の窓関数処理部の乗算結果と、第２の窓関数処理部の乗算結果とを合成することにより合成符合列を生成する。
　相関器は、特定領域を合成符号列に置き換えた第１の部分符号列と拡散符号との相関値を演算するように構成されている。
　同期検出部は、相関器が演算した相関値から相関ピーク値を抽出することによって同期タイミングの検出処理を行う。
　これにより、拡散変調された送信データに妨害波が重畳した状況下であっても、相関ピーク値による同期検出が可能になる。
　　（実施形態２）
　本実施形態の通信システムは、実施形態１と略同様の構成を備えており、同様の構成には同一の符号を付して説明は省略する。
　実施形態１では、受信した通信データＤＴのサンプリングデータ（受信符号列）が、基本符号列Ｘｏとして、シフトレジスタ６１ａに格納される。しかし、本実施形態では、基本符号列Ｘｏを、以下のように作成する。
　まず、図６は、本実施形態の相関器１、窓関数演算部６のブロック構成を示す。窓関数演算部６の基本符号列生成部６１は、シフトレジスタ６１ｂと、合成部６１ｃと、レジスタ６１ｄとを備える。
　シフトレジスタ６１ｂは、６８個の格納領域を有しており、受信した通信データＤＴのサンプリングデータは、シフトレジスタ６１ｂに時系列に沿って順次格納される。このシフトレジスタ６１ｂに格納されている６８チップの符号列が、受信符号列を構成する。受信符号列は、ｎ＋１番目のシンボルに相当する部分符号列Ｘ（ｎ＋１）の全領域（３２チップ）、ｎ番目のシンボルに相当する部分符号列Ｘ（ｎ）の全領域（３２チップ）、ｎ－１番目のシンボルに相当する部分符号列Ｘ（ｎ－１）の後端の４チップで構成される。
　そして、合成部６１ｃは、受信符号列の前端寄りの３６チップと後端寄りの３６チップとを足し合わせて３６チップの基本符号列Ｘｏを生成し、３６個の格納領域を有するレジスタ６１ｄに格納する。
　本実施形態の窓関数演算部６による上記処理の概念を、図７に示す。
　まず、図７（ａ）に示すように、ｎ－１番目のシンボルに相当する部分符号列Ｘ（ｎ－１）とｎ番目のシンボルに相当する部分符号列Ｘ（ｎ）とを加算して、部分符号列Ｘ（ｎ－１，ｎ）が構成される。さらに、ｎ番目のシンボルに相当する部分符号列Ｘ（ｎ）とｎ＋１番目のシンボルに相当する部分符号列Ｘ（ｎ＋１）とを加算して、部分符号列Ｘ（ｎ，ｎ＋１）が構成される。上記のように構成された部分符号列Ｘ（ｎ－１，ｎ）は、部分符号列Ｘ（ｎ－１）と部分符号列Ｘ（ｎ）との平均に相当し、部分符号列Ｘ（ｎ，ｎ＋１）は、部分符号列Ｘ（ｎ）と部分符号列Ｘ（ｎ＋１）との平均に相当する。ここで、部分符号列Ｘ（ｎ）が、本発明の第３の部分符号列に相当し、部分符号列Ｘ（ｎ－１）および部分符号列Ｘ（ｎ＋１）が、本発明の第４の部分符号列に相当する。
　而して、合成部６１ｃの上記処理によってレジスタ６１ｄに格納された基本符号列Ｘｏは、部分符号列Ｘ（ｎ，ｎ＋１）の全領域（３２チップ）と、部分符号列Ｘ（ｎ－１，ｎ）の後端の４チップとで構成される。
　そして、窓関数処理部６２は、レジスタ６１ｄの後端の４チップで構成される符号列Ｘ１に窓関数１－Ｗｋを乗じる。窓関数処理部６３は、レジスタ６１ｄの前端の４チップで構成される符号列Ｘ２に窓関数Ｗｋを乗じる。
　すなわち、図７（ｂ）に示すように、窓関数処理部６２は、部分符号列Ｘ（ｎ，ｎ＋１）の後端の４チップで構成される符号列Ｘ１に窓関数１－Ｗｋを乗じる。窓関数処理部６３は、部分符号列Ｘ（ｎ－１，ｎ）の後端の４チップで構成される符号列Ｘ２に窓関数Ｗｋを乗じる。なお、図７において、基本符号列Ｘｏのサンプル番号を、便宜的に前端から－４，－３，－２，－１，１，２，３，４，．．．．．．，３２と付す。
　合成部６４は、窓関数処理部６２および窓関数処理部６３の各乗算結果を足し合わせて４チップの合成符号列Ｘ３を生成し、相関器１へ出力する。このとき、窓関数処理部６２および窓関数処理部６３の各乗算結果は、窓関数のサンプルインデックスが同じもの同士を足し合わせる。
　相関器１は、４個の格納領域を有するレジスタ１２を備えており、合成符号列Ｘ３はレジスタ１２に格納される。而して、図７（ｃ）に示すように、レジスタ６１ｄに格納されている基本符号列Ｘｏのサンプル番号１（先頭から５チップ目）からサンプル番号２８（先頭から３２チップ目）で形成される符号列Ｘｏ１の後段を、合成符号列Ｘ３に置き換えた部分符号列Ｘａ（ｎ，ｎ＋１）が構成される
　そして、乗算器１３は、レジスタ６１ｄから取得した符号列Ｘｏ１とレジスタ１２から取得した合成符号列Ｘ３とで、部分符号列Ｘａ（ｎ，ｎ＋１）を形成する。さらに、乗算器１３は、参照信号レジスタ１１から拡散符号系列ｃkを取得する。そして、乗算器１３は、部分符号列Ｘａ（ｎ，ｎ＋１）と拡散符号系列ｃkとを乗算して、演算器１４へ出力する。演算器１４は、乗算器１３の乗算結果に基づいて、部分符号列Ｘａ（ｎ，ｎ＋１）と拡散符号系列ｃkとの和算をとり、相関値を出力する。以降の同期検出部Ｋ１０、復調回路Ｋ２の各動作は、実施形態１と同様であり、説明は省略する。
　このように、本実施形態では、隣り合う２つの部分符号列Ｘ（ｎ－１），Ｘ（ｎ）を平均化した部分符号列Ｘ（ｎ－１，ｎ）、隣り合う２つの部分符号列Ｘ（ｎ），Ｘ（ｎ＋１）を平均化した部分符号列Ｘ（ｎ，ｎ＋１）から、基本符号列Ｘｏを構成する。したがって、ＡＭ信号のように、同期シンボルＳａの周期と異なる周期で変化する妨害波だけでなく、ランダムに変化する妨害波に対してもロバストな同期方式となる。
　なお、本実施形態では、部分符号列の平均化処理の後に、窓関数処理を行っているが、窓関数処理を行った後に、部分符号列の平均化処理を行ってもよい。
　また、本実施形態において、第３の部分符号列として部分符号列Ｘ（ｎ）を用い、第４の部分符号列として部分符号列Ｘ（ｎ－１），Ｘ（ｎ＋１）を用いている。すなわち、部分符号列Ｘ（ｎ－１），Ｘ（ｎ＋１）は、同期シンボルＳａのシンボル長（３２チップ）だけ、部分符号列Ｘ（ｎ）から離して構成されている。しかし、第４の部分符号列として、部分符号列Ｘ（ｎ－２），Ｘ（ｎ－３），．．．，Ｘ（ｎ＋２），Ｘ（ｎ＋３），．．．のように、部分符号列Ｘ（ｎ）から、同期シンボルＳａのシンボル長（３２チップ）のｎ倍（ｎ＝２，３，４，．．．）離れた部分符号列を用いてもよい。
　さらに、第３の部分符号列と第４の部分符号列との間の距離は、同期シンボルＳａのシンボル長（３２チップ）の整数倍という条件下で、通信データＤＴの受信動作毎にランダムに設定してもよい。
　以上説明したように、基本符号列は、第３の部分符号列と、第４の部分符号列とを加算して生成される。第３の部分符号列は、受信した通信データを構成する受信符号列において、シンボル長で構成される。第４の部分符号列は、受信符号列において、第３の部分符号列からシンボル長の整数倍だけ離れて、シンボル長で構成される。
　　（実施形態３）
　本実施形態の通信システムは、実施形態１と略同様の構成を備えており、実施形態１と同様の構成には同一の符号を付して説明は省略する。
　実施形態１では、基本符号列Ｘｏ内の１箇所のみに窓関数処理を施したが、本実施形態では、基本符号列Ｘｏ内の２箇所に窓関数処理を施す。
　図８は、本実施形態の相関器１、窓関数演算部６のブロック構成を示す。
　相関器１は、実施形態１の構成に加えて、４個の格納領域を有するレジスタ１５を備える。
　窓関数演算部６は、実施形態１の構成に加えて、窓関数処理部６５，６６、合成部６７を備えており、さらにシフトレジスタ６１ａは、４０個の格納領域を具備する。そして、他の通信装置Ａからの通信データＤＴをサンプリングし、このサンプリングデータが、シフトレジスタ６１ａに時系列に沿って順次格納される。このシフトレジスタ６１ａに格納されている４０チップの符号列が、基本符号列Ｘｏを構成する。なお、本実施形態では、通信データＤＴのサンプリングデータからなる受信符号列が、基本符号列Ｘｏを構成している。
　そして、窓関数処理部６２は、シフトレジスタ６１ａの後端側の５～８チップ目で構成される符号列Ｘ１に窓関数１－Ｗｋ（ｋは、窓関数のサンプルインデックス）を乗じる。窓関数処理部６３は、シフトレジスタ６１ａの前端の４チップで構成される符号列Ｘ２に窓関数Ｗｋを乗じる。次に、合成部６４は、窓関数処理部６２および窓関数処理部６３の各乗算結果を、同じサンプルインデックス同士を足し合わせて４チップの合成符号列Ｘ３を生成し、合成符号列Ｘ３は相関器１のレジスタ１２に格納される。この合成符号列Ｘ３の生成処理は、実施形態１と同様である。
　さらに、本実施形態において、窓関数処理部６５は、シフトレジスタ６１ａの前端側の５～８チップ目で構成される符号列Ｘ４に窓関数Ｗｋを乗じる。窓関数処理部６６は、シフトレジスタ６１ａの後端の４チップで構成される符号列Ｘ５に窓関数１－Ｗｋを乗じる。
　すなわち、図９（ａ）に示すように、窓関数処理部６５は、ｎ番目のシンボルに相当する部分符号列Ｘ（ｎ）の前端の符号列Ｘ４に窓関数Ｗｋを乗じる。窓関数処理部６６は、ｎ＋１番目のシンボルに相当する部分符号列Ｘ（ｎ＋１）の前端の符号列Ｘ５に窓関数１－Ｗｋを乗じる。ここで、部分符号列Ｘ（ｎ）が、本発明の第１の部分符号列に相当し、部分符号列Ｘ（ｎ＋１）が、本発明の第２の部分符号列に相当する。この場合、部分符号列Ｘ（ｎ），Ｘ（ｎ＋１）の各々における前端の４チップが、本発明の特定領域に相当し、さらに窓関数Ｗｋが、本発明の第１の窓関数に相当し、窓関数１－Ｗｋが、本発明の第２の窓関数に相当する。なお、図９において、基本符号列Ｘｏのサンプル番号を、便宜的に前端から－４，－３，－２，－１，１，２，３，４，．．．．．．，３２，．．．，３６と付す。
　合成部６７は、窓関数処理部６５および窓関数処理部６６の各乗算結果を、同じサンプルインデックス同士を足し合わせて４チップの合成符号列Ｘ６を生成し、合成符号列Ｘ６は相関器１のレジスタ１５に格納される。
　上記処理によって、相関器１のレジスタ１２，１５には、合成符号列Ｘ３，Ｘ６の各々が格納されている。そして、基本符号列Ｘｏ、合成符号列Ｘ３，Ｘ６を用いて、図９（ｂ）に示す部分符号列Ｘｂ（ｎ）が構成される。部分符号列Ｘｂ（ｎ）は、基本符号列Ｘｏのサンプル番号５（前端から９チップ目）からサンプル番号２８（前端から３２チップ目）で形成される符号列Ｘｏ２の後段を、合成符号列Ｘ３に置き換え、さらに符号列Ｘｏ２の前段を、合成符号列Ｘ６に置き換えている。
　そして、乗算器１３は、シフトレジスタ６１ａから取得した符号列Ｘｏ２と、レジスタ１２から取得した合成符号列Ｘ３と、レジスタ１５から取得した合成符号列Ｘ６とで、部分符号列Ｘｂ（ｎ）を形成する。さらに、乗算器１３は、参照信号レジスタ１１から拡散符号系列ｃkを取得する。そして、乗算器１３は、部分符号列Ｘｂ（ｎ）と拡散符号系列ｃkとを乗算して、演算器１４へ出力する。演算器１４は、乗算器１３の乗算結果に基づいて、部分符号列Ｘｂ（ｎ）と拡散符号系列ｃkとの和算をとり、相関値を出力する。以降の同期検出部Ｋ１０、復調回路Ｋ２の各動作は、実施形態１と同様であり、説明は省略する。
　本実施形態では、上記のように窓関数Ｗｋ、１－Ｗｋを用いて、符号列の２箇所に窓関数処理を施したので、妨害波ａｍ（ｋ）の信号強度の変動に応じて相関ピーク値が変動するうねりの発生をより抑制できる。したがって、妨害波が存在する環境下であっても、相関ピーク値による同期検出の精度がさらに向上する。
　なお、本実施形態では、符号列の２箇所に窓関数処理を施しているが、３箇所以上に窓関数処理を施してもよい。
　なお、他の構成は実施形態１と同様であり、説明は省略する。
　　（実施形態４）
　本実施形態の通信システムは、実施形態３と略同様の構成を備えており、同様の構成には同一の符号を付して説明は省略する。
　実施形態３では、受信した通信データＤＴのサンプリングデータが、基本符号列Ｘｏとして、シフトレジスタ６１ａに格納される。しかし、本実施形態では、基本符号列Ｘｏを、以下のように作成する。
　まず、図１０は、本実施形態の相関器１、窓関数演算部６のブロック構成を示す。窓関数演算部６の基本符号列生成部６１は、シフトレジスタ６１ｂと、合成部６１ｃと、レジスタ６１ｄとを備える。
　シフトレジスタ６１ｂは、７２個の格納領域を有しており、受信した通信データＤＴのサンプリングデータは、シフトレジスタ６１ｂに時系列に沿って順次格納される。このシフトレジスタ６１ｂに格納されている７２チップの符号列が、受信符号列を構成する。受信符号列は、ｎ＋２番目のシンボルに相当する部分符号列Ｘ（ｎ＋２）の前端の４チップ、ｎ＋１番目のシンボルに相当する部分符号列Ｘ（ｎ＋１）の全領域（３２チップ）、ｎ番目のシンボルに相当する部分符号列Ｘ（ｎ）の全領域（３２チップ）、ｎ－１番目のシンボルに相当する部分符号列Ｘ（ｎ－１）の後端の４チップで構成される。
　そして、合成部６１ｃは、受信符号列の前端寄りの４０チップと後端寄りの４０チップとを足し合わせて４０チップの基本符号列Ｘｏを生成し、４０個の格納領域を有するレジスタ６１ｄに格納する。
　本実施形態の窓関数演算部６による上記処理の概念を、図１１に示す。
　まず、図１１（ａ）に示すように、ｎ－１番目のシンボルに相当する部分符号列Ｘ（ｎ－１）とｎ番目のシンボルに相当する部分符号列Ｘ（ｎ）とを加算して、部分符号列Ｘ（ｎ－１，ｎ）が構成される。さらに、ｎ番目のシンボルに相当する部分符号列Ｘ（ｎ）とｎ＋１番目のシンボルに相当する部分符号列Ｘ（ｎ＋１）とを加算して、部分符号列Ｘ（ｎ，ｎ＋１）が構成される。さらに、ｎ＋１番目のシンボルに相当する部分符号列Ｘ（ｎ＋１）とｎ＋２番目のシンボルに相当する部分符号列Ｘ（ｎ＋２）とを加算して、部分符号列Ｘ（ｎ＋１，ｎ＋２）が構成される。上記のように構成された部分符号列Ｘ（ｎ－１，ｎ）は、部分符号列Ｘ（ｎ－１）と部分符号列Ｘ（ｎ）との平均に相当し、部分符号列Ｘ（ｎ，ｎ＋１）は、部分符号列Ｘ（ｎ）と部分符号列Ｘ（ｎ＋１）との平均に相当する。さらに、部分符号列Ｘ（ｎ＋１，ｎ＋２）は、部分符号列Ｘ（ｎ＋１）と部分符号列Ｘ（ｎ＋２）との平均に相当する。ここで、部分符号列Ｘ（ｎ－１）、部分符号列Ｘ（ｎ）、部分符号列Ｘ（ｎ＋１）、部分符号列Ｘ（ｎ＋２）が、本発明の第３の部分符号列、第４の部分符号列に各々相当する。
　而して、レジスタ６１ｄに格納された基本符号列Ｘｏは、部分符号列Ｘ（ｎ＋１，ｎ＋２）の前端の４チップと、部分符号列Ｘ（ｎ，ｎ＋１）の全領域（３２チップ）と、部分符号列Ｘ（ｎ－１，ｎ）の後端の４チップとで構成される。
　そして、窓関数処理部６２は、レジスタ６１ｄの後端側の５～８チップ目で構成される符号列Ｘ１に窓関数１－Ｗｋを乗じる。窓関数処理部６３は、レジスタ６１ｄの前端の４チップで構成される符号列Ｘ２に窓関数Ｗｋを乗じる。次に、合成部６４は、窓関数処理部６２および窓関数処理部６３の各乗算結果を、同じサンプルインデックス同士を足し合わせて４チップの合成符号列Ｘ３を生成し、合成符号列Ｘ３は相関器１のレジスタ１２に格納される。この合成符号列Ｘ３の生成処理は、実施形態１と同様である。
　さらに、本実施形態において、窓関数処理部６５は、レジスタ６１ｄの前端側の５～８チップ目で構成される符号列Ｘ４に窓関数Ｗｋを乗じる。窓関数処理部６６は、レジスタ６１ｄの後端の４チップで構成される符号列Ｘ５に窓関数１－Ｗｋを乗じる。
　すなわち、図１１（ｂ）に示すように、窓関数処理部６５は、部分符号列Ｘ（ｎ，ｎ＋１）の前端の符号列Ｘ４に窓関数Ｗｋを乗じる。窓関数処理部６６は、部分符号列Ｘ（ｎ＋１，ｎ＋２）の前端の符号列Ｘ５に窓関数１－Ｗｋを乗じる。
　ここで、部分符号列Ｘ（ｎ，ｎ＋１）が、本発明の第１の部分符号列に相当し、部分符号列Ｘ（ｎ＋１，ｎ＋２）が、本発明の第２の部分符号列に相当する。この場合、部分符号列Ｘ（ｎ，ｎ＋１），Ｘ（ｎ＋１，ｎ＋２）の各々における前端の４チップが、本発明の特定領域に相当し、さらに窓関数Ｗｋが、本発明の第１の窓関数に相当し、窓関数１－Ｗｋが、本発明の第２の窓関数に相当する。なお、図１１において、基本符号列Ｘｏのサンプル番号を、便宜的に前端から－４，－３，－２，－１，１，２，３，４，．．．．．．，３２，．．．，３６と付す。
　合成部６７は、窓関数処理部６５および窓関数処理部６６の各乗算結果を、同じサンプルインデックス同士を足し合わせて４チップの合成符号列Ｘ６を生成し、合成符号列Ｘ６は相関器１のレジスタ１５に格納される。
　上記処理によって、相関器１のレジスタ１２，１５には、合成符号列Ｘ３，Ｘ６の各々が格納されている。そして、基本符号列Ｘｏ、合成符号列Ｘ３，Ｘ６を用いて、図１１（ｃ）に示す部分符号列Ｘｂ（ｎ，ｎ＋１）が構成される。部分符号列Ｘｂ（ｎ，ｎ＋１）は、基本符号列Ｘｏのサンプル番号５（前端から９チップ目）からサンプル番号２８（前端から３２チップ目）で形成される符号列Ｘｏ２の後段を、合成符号列Ｘ３に置き換えている。さらに、部分符号列Ｘｂ（ｎ，ｎ＋１）は、符号列Ｘｏ２の前段を、合成符号列Ｘ６に置き換えている。
　そして、乗算器１３は、レジスタ６１ｄから取得した符号列Ｘｏ２と、レジスタ１２から取得した合成符号列Ｘ３と、レジスタ１５から取得した合成符号列Ｘ６とで、部分符号列Ｘｂ（ｎ，ｎ＋１）を形成する。さらに、乗算器１３は、参照信号レジスタ１１から拡散符号系列ｃkを取得する。そして、乗算器１３は、部分符号列Ｘｂ（ｎ，ｎ＋１）と拡散符号系列ｃkとを乗算して、演算器１４へ出力する。演算器１４は、乗算器１３の乗算結果に基づいて、部分符号列Ｘｂ（ｎ，ｎ＋１）と拡散符号系列ｃkとの和算をとり、相関値を出力する。以降の同期検出部Ｋ１０、復調回路Ｋ２の各動作は、実施形態１と同様であり、説明は省略する。
　このように、本実施形態では、隣り合う２つの部分符号列Ｘ（ｎ－１），Ｘ（ｎ），Ｘ（ｎ＋１），Ｘ（ｎ＋２）を平均化した部分符号列Ｘ（ｎ－１，ｎ），Ｘ（ｎ，ｎ＋１），Ｘ（ｎ＋１，ｎ＋２）から、基本符号列Ｘｏを構成する。したがって、ＡＭ信号のように、同期シンボルＳａの周期と異なる周期で変化する妨害波だけでなく、ランダムに変化する妨害波に対してもロバストな同期方式となる。
　なお、本実施形態では、部分符号列の平均化処理の後に、窓関数処理を行っているが、窓関数処理を行った後に、部分符号列の平均化処理を行ってもよい。
　なお、他の構成は実施形態３と同様であり、説明は省略する。
　上述の各実施形態において、汎用のマイクロコンピュータ等のコンピュータに同期回路Ｋ１の各機能を実行させるためのプログラムを作成し、このプログラムを読み取り可能な記録媒体（例えば、ＲＯＭ、ＲＡＭ等のメモリ装置）に記録してもよい。この場合、通話装置Ａは、記録媒体およびＣＰＵ（Central Processing Unit）を有するマイクロコンピュータを搭載し、ＣＰＵが、記録媒体からプログラムを読み取って実行することによって、同期回路Ｋ１の各機能が動作する。このように同期回路Ｋ１の各機能をソフトウェアが実現することによって、アルゴリズムの変更が容易になる。
　また、上述の各実施形態において、同期回路Ｋ１の各機能を備えた半導体装置を通話装置Ａに搭載してもよい。半導体装置は、ＡＳＩＣ（Application SpecificIntegrated Circuit）等の集積回路で構成されており、各機能の処理遅延を抑制でき、さらにはソフトウェアを利用する方法に比べて低コスト化を図ることができる。
　Ａ　通信装置（受信装置、送信装置）
　１　相関器
　１１　参照信号レジスタ
　１２　レジスタ
　１３　乗算器
　１４　演算器
　６　窓関数演算部
　６１　基本符号列生成部
　６２　窓関数処理部（第１の窓関数処理部）
　６３　窓関数処理部（第２の窓関数処理部）
　６４　合成部
　Ｋ１０　同期検出部

Claims (9)

  1. 　拡散符号で既知のビット信号を拡散変調した同期シンボルを複数連続させた通信データを受信する受信装置であって、
    　受信した前記通信データに基づいて生成される基本符号列において、前記同期シンボルの長さに相当するシンボル長で構成される第１の部分符号列の特定領域に第１の窓関数を乗じる第１の窓関数処理部と、
    　前記基本符号列において、前記第１の部分符号列から前記シンボル長の整数倍だけ離れて、前記シンボル長で構成される第２の部分符号列の特定領域に第２の窓関数を乗じる第２の窓関数処理部と、
    　前記第１，第２の窓関数処理部の各乗算結果を合成した合成符号列を生成する合成部と、
    　前記特定領域を前記合成符号列に置き換えた前記第１の部分符号列と前記拡散符号との相関値を演算する相関器と、
    　前記相関器が演算した相関値から相関ピーク値を抽出することによって、同期タイミングの検出処理を行う同期検出部と
    　を備えることを特徴とする受信装置。
  2. 　前記第２の部分符号列は、前記基本符号列において、前記第１の部分符号列から前記シンボル長だけ離れて構成されることを特徴とする請求項１記載の受信装置。
  3. 　前記第１の部分符号列と前記第２の部分符号列との間の距離は、ランダムに設定されることを特徴とする請求項１記載の受信装置。
  4. 　前記基本符号列は、受信した前記通信データを構成する受信符号列において、前記シンボル長で構成される第３の部分符号列と、前記受信符号列において、前記第３の部分符号列から前記シンボル長の整数倍だけ離れて、前記シンボル長で構成される第４の部分符号列とを加算して生成されることを特徴とする請求項１乃至３いずれか記載の受信装置。
  5. 　前記第４の部分符号列は、前記受信符号列において、前記第３の部分符号列から前記シンボル長だけ離れて構成されることを特徴とする請求項４記載の受信装置。
  6. 　前記第３の部分符号列と前記第４の部分符号列との間の距離は、ランダムに設定されることを特徴とする請求項４記載の受信装置。
  7. 　拡散符号で既知のビット信号を拡散変調した同期シンボルを複数連続させた通信データを送信装置が送信し、受信装置が前記通信データを受信する通信システムに用いられ、
    　コンピュータを、
    　前記受信装置が受信した前記通信データに基づいて生成される基本符号列において、前記同期シンボルの長さに相当するシンボル長で構成される第１の部分符号列の特定領域に第１の窓関数を乗じる第１の窓関数処理手段と、
    　前記基本符号列において、前記第１の部分符号列から前記シンボル長の整数倍だけ離れて、前記シンボル長で構成される第２の部分符号列の特定領域に第２の窓関数を乗じる第２の窓関数処理手段と、
    　前記第１，第２の窓関数処理手段の各乗算結果を合成した合成符号列を生成する合成手段と、
    　前記特定領域を前記合成符号列に置き換えた前記第１の部分符号列と前記拡散符号との相関値を演算する相関検出手段と、
    　前記相関検出手段が演算した相関値から相関ピーク値を抽出することによって、同期タイミングの検出処理を行う同期検出手段と
    　して機能させることを特徴とするプログラム。
  8. 　拡散符号で既知のビット信号を拡散変調した同期シンボルを複数連続させた通信データを送信装置が送信し、受信装置が前記通信データを受信する通信システムに用いられ、
    　前記受信装置が受信した前記通信データに基づいて生成される基本符号列において、前記同期シンボルの長さに相当するシンボル長で構成される第１の部分符号列の特定領域に第１の窓関数を乗じる第１の窓関数処理部と、
    　前記基本符号列において、前記第１の部分符号列から前記シンボル長の整数倍だけ離れて、前記シンボル長で構成される第２の部分符号列の特定領域に第２の窓関数を乗じる第２の窓関数処理部と、
    　前記第１，第２の窓関数処理部の各乗算結果を合成した合成符号列を生成する合成部と、
    　前記特定領域を前記合成符号列に置き換えた前記第１の部分符号列と前記拡散符号との相関値を演算する相関器と、
    　前記相関器が演算した相関値から相関ピーク値を抽出することによって、同期タイミングの検出処理を行う同期検出部と
    　を備えることを特徴とする半導体装置。
  9. 　拡散符号で既知のビット信号を拡散変調した同期シンボルを複数連続させた通信データを送信装置が送信し、受信装置が前記通信データを受信する通信システムであって、
    　前記受信装置は、
    　受信した前記通信データに基づいて生成される基本符号列において、前記同期シンボルの長さに相当するシンボル長で構成される第１の部分符号列の特定領域に第１の窓関数を乗じる第１の窓関数処理部と、
    　前記基本符号列において、前記第１の部分符号列から前記シンボル長の整数倍だけ離れて、前記シンボル長で構成される第２の部分符号列の特定領域に第２の窓関数を乗じる第２の窓関数処理部と、
    　前記第１，第２の窓関数処理部の各乗算結果を合成した合成符号列を生成する合成部と、
    　前記特定領域を前記合成符号列に置き換えた前記第１の部分符号列と前記拡散符号との相関値を演算する相関器と、
    　前記相関器が演算した相関値から相関ピーク値を抽出することによって、同期タイミングの検出処理を行う同期検出部と
    　を備えることを特徴とする通信システム。
PCT/JP2012/054363 2011-02-23 2012-02-23 受信装置、プログラム、半導体装置、通信システム WO2012115179A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-037401 2011-02-23
JP2011037401A JP2012175559A (ja) 2011-02-23 2011-02-23 受信装置、プログラム、半導体装置、通信システム

Publications (1)

Publication Number Publication Date
WO2012115179A1 true WO2012115179A1 (ja) 2012-08-30

Family

ID=46720953

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/054363 WO2012115179A1 (ja) 2011-02-23 2012-02-23 受信装置、プログラム、半導体装置、通信システム

Country Status (2)

Country Link
JP (1) JP2012175559A (ja)
WO (1) WO2012115179A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3735619B2 (ja) * 2003-06-12 2006-01-18 株式会社日立国際電気 プリアンブルパターン識別方法
WO2010071161A1 (ja) * 2008-12-16 2010-06-24 パナソニック電工株式会社 受信装置及びシンボルタイミング検出方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3735619B2 (ja) * 2003-06-12 2006-01-18 株式会社日立国際電気 プリアンブルパターン識別方法
WO2010071161A1 (ja) * 2008-12-16 2010-06-24 パナソニック電工株式会社 受信装置及びシンボルタイミング検出方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ROGER MARTINSEN KOTENG: "Evaluation of SDR- implementation of IEEE 802.15.4", PHYSICAL LAYER, July 2006 (2006-07-01), pages 6, 27 - 35 *

Also Published As

Publication number Publication date
JP2012175559A (ja) 2012-09-10

Similar Documents

Publication Publication Date Title
EP2122843B1 (en) Apparatus, method and computer program product for detecting non-synchronized random access channel preamble
EP1856811B1 (en) Method and apparatus for synchronizing wireless receiver
US10256933B2 (en) Method and device for transmitting preamble sequence
CN101273524A (zh) 帧同步
US20110103430A1 (en) Autocorrelation-Based Multi-Band Signal Detection
KR100809020B1 (ko) 이동 통신 시스템에서의 단말기의 초기 동기 획득 장치 및그 방법
JP2006270831A (ja) 受信方法および装置
US9015220B2 (en) Correlation device
JP2007295544A (ja) 信号生成方法、プリアンブル信号、送信機、受信機及び同期方法
US7366227B2 (en) Chip-to-symbol receiver despreader architectures and methods for despreading spread spectrum signals
KR20050045921A (ko) 수신 장치 및 수신 타이밍 검출 방법
JP3809515B2 (ja) 通信方法
JP5634354B2 (ja) 通信システムおよび受信機
JPWO2004021598A1 (ja) 送信信号形成方法、通信方法、及び送信信号のデータ構造
WO2012115179A1 (ja) 受信装置、プログラム、半導体装置、通信システム
WO2008010283A1 (fr) Appareil de détection de signal
Sestaсova et al. Analysis of the correlation properties of direct and inverse composite Walsh functions
JP3719175B2 (ja) 同期追跡回路
JPH10178334A (ja) マッチトフィルタ
JP2802058B2 (ja) Ｃｄｍａ移動体通信システムおよび送受信装置
JP2007074518A (ja) マルチキャリア送信装置、マルチキャリア受信装置及び同期検出方法
JP3580276B2 (ja) 符号推定装置及び符号推定方法
JP4142259B2 (ja) Ｒａｋｅ受信装置およびその方法
JPH0818548A (ja) フレーム同期方式
CN1323501C (zh) 一种宽带码分多址的前缀检测器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12750078

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12750078

Country of ref document: EP

Kind code of ref document: A1