WO2012071940A1 - 一种细线条的制备方法 - Google Patents

一种细线条的制备方法 Download PDF

Info

Publication number
WO2012071940A1
WO2012071940A1 PCT/CN2011/080330 CN2011080330W WO2012071940A1 WO 2012071940 A1 WO2012071940 A1 WO 2012071940A1 CN 2011080330 W CN2011080330 W CN 2011080330W WO 2012071940 A1 WO2012071940 A1 WO 2012071940A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon nitride
silicon oxide
support layer
substrate
trimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2011/080330
Other languages
English (en)
French (fr)
Inventor
黄如
浦双双
艾玉杰
郝志华
王润声
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to US13/513,852 priority Critical patent/US20120238097A1/en
Priority to DE112011104004.0T priority patent/DE112011104004B4/de
Publication of WO2012071940A1 publication Critical patent/WO2012071940A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers

Definitions

  • the invention relates to a method for reducing the line edge roughness (LER) of a nanowire based on a combination of a side wall process and a trimming process, and belongs to the field of ultra-large scale integrated circuit manufacturing technology.
  • Background technique
  • the line edge roughness (LER) prepared by the process does not shrink with the ratio in the process.
  • the influence of the line edge roughness LER on the device characteristics is more and more serious.
  • LER will cause the carrier mobility change of the nano-scale MOS device, the off-state leakage current increases, Short channel effect deterioration, etc.
  • the Trimming process is a commonly used technique in the processing of integrated circuits.
  • the integrated circuit can be fine-tuned by a laser process without physical contact, thereby greatly reducing the number of pads on the circuit while achieving high-precision adjustment.
  • the Trimming process see, for example, Phillip Sandborn and Peter A. Sandborn, entitled “A Random Trimming Approach for Obtaining High-Precision Embedded Resistors” (see, IEEE Transactions on A Packaging, VOL. 31, NO. 1, pp. 76-81, Feb. 2008), the entire contents of which is incorporated herein by reference. Summary of the invention
  • a method for preparing a thin line includes the following steps:
  • the main purpose of this step is to prepare a support layer for the back side silicon oxide sidewall wall.
  • the support layer is made of a silicon nitride film material, and the thickness of the silicon nitride film determines the height of the finally formed sidewall spacer. Can pass the following steps This is achieved.
  • the main purpose of this step is to prepare a sidewall spacer of silicon which is significantly improved in LER as a hard mask pattern for preparing nanowires on a substrate material.
  • the height of the side wall of the silicon oxide can be determined by the height of the line finally formed on the substrate material, and can be controlled by (1) the height of the side wall support layer.
  • the width of the sidewalls of the silicon oxide can be determined by the width of the lines ultimately formed on the substrate material, and can be precisely controlled by the thickness of the deposited silicon oxide and the wet Trimming silicon oxide sidewall process.
  • the step mainly comprises the following process flow: a) depositing a silicon oxide film on the substrate material and the silicon nitride film as a support layer;
  • the main purpose of this step is to transfer the shape of the line defined by the silicon oxide side wall to the substrate material by an anisotropic dry etching process. Since the silicon oxide sidewall is subjected to three Trimming processes (dry Trimming lithography) The thin lines formed after the glue process, wet Trimming silicon nitride and silicon oxide), so the LER of the lines prepared on the substrate material will be significantly improved.
  • This step mainly includes the following process flow.
  • top silicon oxide mask is removed by a wet etching process.
  • the deposition of silicon nitride and silicon oxide is performed by low pressure chemical vapor deposition, and the silicon nitride, silicon oxide and substrate materials are etched by anisotropic dry etching, wet trimming silicon nitride.
  • wet Trimming silica uses hydrofluoric acid: ammonium fluoride (1:40), wet etching of silicon oxide using buffered hydrofluoric acid.
  • the support layer material and the sidewall material may be interchanged, that is, in the above preparation method, a silicon oxide material may be used as the support layer, and a silicon nitride material may be used as the sidewall spacer.
  • LER line edge roughness
  • the photo-etching agent has large molecular particles, it is transferred to the finally prepared pattern through a series of photolithography and etching processes, as shown in Fig. (2).
  • the fine line LER has more and more serious influence on the device characteristics.
  • the present invention proposes a method based on the combination of the side wall process and the Trimming process to realize the method for reducing the nano thin line LER. .
  • the LER of the silicon oxide nano-scale sidewalls prepared by this method can be significantly improved, thereby achieving the purpose of reducing the LER of the nano-line on the substrate material, and the width of the line prepared by the method can be deposited by the sidewall spacer
  • the thickness of the wet Trimming silica sidewall process is precisely controlled to 20 nm, as shown in Figure (3). Thereby, lines optimized for the LER nanometer order are prepared on the substrate material.
  • 1(a)-(i) are schematic diagrams showing a process flow for reducing the nano-fine line LER by a method combining the side wall process and the Trimming process proposed by the present invention.
  • FIG. 1(a) deposits a silicon nitride film on the substrate;
  • FIG. 1(b) leaves the substrate material by photolithography, dry-trimming photoresist, dry etching silicon nitride process
  • a silicon nitride film pattern serves as a support layer for the post-stack sidewall process;
  • Figure 1(c) removes the photoresist;
  • Figure 1(d) shows a wet Trimming silicon nitride support layer;
  • Figure 1(e) shows the substrate material and A silicon oxide film is deposited on the silicon nitride as a support layer;
  • FIG. 1(f) dry etching the silicon oxide film to the substrate;
  • FIG. 1(g) wet etching removes the silicon nitride support layer to form a silicon oxide spacer Figure
  • 1 a substrate material; 2 - silicon nitride; 3 - photoresist; 4 silicon monoxide; 5 - thin material of the substrate material.
  • Figure 2 is a SEM photograph of nanowires prepared based on a conventional sidewall process.
  • Figure 3 is a SEM photograph of nanowires prepared by a combination of a conventional sidewall process and a Trimming mask process. detailed description
  • a fine line with a significantly improved LER with a width of about 200 A can be achieved: 1. Low-pressure chemical vapor deposition of a silicon nitride film on a silicon substrate with a thickness of 1500 A, as shown in Figure 1(a);
  • lithography defines the area to be used as the sidewall support layer, followed by oxygen plasma isotropic Trimming photoresist 200 A, anisotropic dry etching of silicon oxide 1500 A, finally transferring the pattern on the photoresist onto the silicon oxide film material;
  • Hydrofluoric acid Ammonium fluoride (1:40) wet method Trimming silica support layer 200 A;

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Description

一种细线条的制备方法 本申请要求于 2010年 12月 3日提交至中国国家知识产权局的中国专利申请 (申请号为： 201010572032.0) 的优先权， 其全部内容通过引用合并于此。 技术领域
本发明涉及一种基于侧墙工艺与修整工艺（Trimming)相结合的方法来实现 减小纳米线边缘粗糙度 (line edge roughness, LER)的方法，属于超大规模集成电路 制造技术领域。 背景技术
随着大规模集成电路的发展， 场效应晶体管的特征尺寸不断按比例缩小 (Scaling down), 但是， 在此过程中工艺制备出的线条边缘粗糙度 (LER)却没有随 着等比缩小，相反当器件尺寸进入了亚 lOOnm尺度后，这种线条边缘粗糙度 LER 对器件特性的影响却越来越严重， 例如： LER会导致纳米尺度 MOS器件载流子 迁移率变化、 关态漏电流增加、 短沟道效应恶化等。 为了改善器件的性能， 在现 有传统光刻技术条件下， 开发减小线条 LER工艺是十分必要的。
在集成电路的处理工艺中， Trimming 工艺是一种常用的技术手段。 在
Trimming 工艺的处理中， 例如可以通过激光工艺对集成电路进行微调， 而不需 要物理接触， 由此可以大大减少电路上焊盘数目同时实现高精度的调整。 关于 Trimming工艺更具体的细节，例如可以参见 Phillip Sandborn和 Peter A. Sandborn 发表的题为 " A Random Trimming Approach for Obtaining High-Precision Embedded Resistors" (参见， IEEE Transactions on A Packaging, VOL. 31, NO. 1, pp. 76-81, Feb. 2008) 的文献， 该文献的全部内容通过引用合并于此。 发明内容
本发明的目的在于提供一种基于侧墙工艺与 Trimming工艺相结合的方法来 实现减小细线条 LER的工艺方法。
一种细线条的制备方法， 包括以下步骤：
( 1 ) 在衬底上制备侧墙工艺的支撑层
该步骤主要目的是制备出后序氧化硅侧墙的支撑层，该支撑层采用氮化硅薄 膜材料， 氮化硅薄膜的厚度决定了最终形成的侧墙的高度。可以通过以下工艺步 骤予以实现。
a) 在衬底上淀积氮化硅薄膜；
b) 在氮化硅薄膜上涂光刻胶， 光刻定义出将要作为支撑层的区域； c) 干法 Trimming光刻胶；
d) 干法刻蚀工艺将光刻胶上的图形转移到氮化硅薄膜上；
e) 去掉光刻胶， 在衬底材料上制备出氮化硅支撑层。
(2) 在衬底上制备氧化硅侧墙
该步骤的主要目的是制备出 LER得到明显改善的氧化硅侧墙， 作为在衬底 材料上制备纳米线的硬掩模图形。氧化硅侧墙的高度可以通过最终在衬底材料上 制备线条的高度而定， 可通过 （1 ) 侧墙支撑层的高度进行控制。 氧化硅侧墙的 宽度可根据最终在衬底材料上制备线条的宽度而定，可通过淀积氧化硅的厚度与 湿法 Trimming氧化硅侧墙工艺进行精确的控制。该步骤主要包括以下工艺流程： a) 在衬底材料和作为支撑层的氮化硅薄膜上淀积氧化硅薄膜；
b) 干法刻蚀工艺刻蚀氧化硅；
c) 湿法腐蚀氮化硅支撑层；
d) 湿法 Trimming氧化硅侧墙；
( 3 ) 在衬底材料上实现 LER得到明显改善的纳米线条
该步骤主要目的是采用各向异性干法刻蚀工艺将氧化硅侧墙上定义出的线 条形状转移到衬底材料上， 由于氧化硅侧墙是经过了 3次 Trimming工艺 （干法 Trimming光刻胶工艺、 湿法 Trimming氮化硅和氧化硅）之后形成的细线条， 所 以在衬底材料上制备出的线条的 LER会有明显的改善， 该步骤主要包括以下工 艺流程。
a) 各向异性干法刻蚀衬底材料， 得到衬底材料的纳米细线条；
b) 最后通过湿法腐蚀工艺去除顶层的氧化硅掩模。
上述方法中，淀积氮化硅和氧化硅是采用低压化学气相沉积法，刻蚀氮化硅、 氧化硅和衬底材料采用的是各向异性干法刻蚀技术， 湿法 Trimming氮化硅采用 加热的浓磷酸， 湿法 Trimming氧化硅采用氢氟酸： 氟化铵 （1 :40),湿法腐蚀氧化 硅采用缓冲的氢氟酸。
上述方法中，支撑层材料和侧墙材料可以互换，也就是说在上述制备方法中， 可以用氧化硅材料作为支撑层， 氮化硅材料作为侧墙。
本发明的技术优点和效果：
在集成电路制造工艺中， 线条边缘粗糙度 (LER)最初来源于作为掩模的光致 抗蚀剂上,由于光致刻蚀剂分子颗粒较大， 通过一系列光刻和刻蚀工艺后转移到 最终制备出的图形上， 如图 （2) 所示。 针对器件进入纳米尺度以后， 细线条的 LER对器件特性产生越来越严重的影响， 本发明提出了一种基于侧墙工艺与 Trimming工艺相结合的方法来实现减小纳米细线条 LER的工艺方法。 采用此方 法制备出的氧化硅纳米尺度侧墙的 LER会有明显的改善， 从而在衬底材料上实 现减小的纳米线条的 LER 目的， 且此方法制备出的线条的宽度可由淀积侧墙的 厚度与湿法 Trimming氧化硅侧墙工艺精确控制到 20纳米， 如图 （3 ) 所示。 从 而在衬底材料上制备出优化 LER纳米级的线条。 附图说明
图 l(a)-(i)是本发明提出的一种基于侧墙工艺与 Trimming工艺相结合的方法 来实现减小纳米细线条 LER的工艺流程示意图。
其中， 图 1(a) 在衬底上淀积氮化硅薄膜； 图 1(b) 通过光刻、干法 Trimming 光刻胶、干法刻蚀氮化硅工艺， 在衬底材料上留下氮化硅薄膜图形， 作为后序侧 墙工艺的支撑层； 图 1(c) 去掉光刻胶； 图 1(d)湿法 Trimming氮化硅支撑层； 图 1(e) 在衬底材料和作为支撑层的氮化硅上淀积氧化硅薄膜； 图 1(f) 干法刻蚀 氧化硅薄膜至衬底； 图 1(g)湿法腐蚀去除氮化硅支撑层， 形成氧化硅侧墙； 图
1(h)湿法 Trimming氧化硅侧墙； 图 l(i) 干法刻蚀衬底材料； 图 1G)湿法腐蚀去 掉顶层的氧化硅掩模， 最终制备出细线条。
图中： 1一衬底材料； 2—氮化硅； 3—光刻胶； 4一氧化硅； 5—衬底材料细 线条。
图 2为基于传统侧墙工艺制备出的纳米线条的 SEM照片。
图 3为采用传统侧墙工艺与 Trimming掩模工艺相结合的方法制备出的纳米 线条的 SEM照片。 具体实施方式
下面通过实例对本发明做进一步说明。需要注意的是， 公布实施例的目的在 于帮助进一步理解本发明， 但是本领域的技术人员可以理解： 在不脱离本发明及 所附权利要求的精神和范围内， 各种替换和修改都是可能的。 因此， 本发明不应 局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为 准。
实施例一
根据下列步骤可以实现宽度约为 200 A的 LER得到明显改善的细线条： 1. 在硅衬底上低压化学气相沉积氮化硅薄膜， 厚度为 1500 A, 如图 1(a)所 示；
2. 在氮化硅薄膜上涂光刻胶， 光刻定义出将要作为侧墙支撑层的区域， 接 着是氧等离子体各向同性 Trimming光刻胶 200 A，各向异性干法刻蚀氮化硅 1500 A， 最终将光刻胶上的图形转移到氮化硅薄膜材料上， 如图 1(b)所示；
3. 去掉光刻胶如图 1(c)所示；
4. 热的 (170°C)浓磷酸 Trimming氮化硅支撑层 200 A， 如图 1(d)所示；
5. 在硅衬底和用作支撑层的氮化硅薄膜上低压化学气相淀积氧化硅薄膜， 厚度为 400 A， 如图 1(e)所示；
6. 各向异性干法刻蚀氧化硅 400 A， 如图 1(f)所示；
7. 热 (170°C)的浓磷酸腐蚀氮化硅 1500 A, 如图 1(g)所示；
8. 氢氟酸： 氟化铵 (1 :40)湿法 Trimming氧化硅 100 A， 如图 1(h)所示；
9. 各向异性干法刻蚀硅 3000 A， 如图 l(i)所示；
10.缓冲的氢氟酸腐蚀掉顶层的氧化硅掩模， 最终得到宽度为 200 A的细线 条， 如图 1G)所示。
实施例二
用氧化硅材料作为支撑层， 用氮化硅材料作为侧墙， 实现宽度约为 200 A的 LER得到明显改善的细线条的实施步骤如下：
1.在硅衬底上低压化学气相沉积氧化硅薄膜， 厚度为 1500 A;
2.在氧化硅薄膜上涂光刻胶， 光刻定义出将要作为侧墙支撑层的区域， 接着 是氧等离子体各向同性 Trimming光刻胶 200 A，各向异性干法刻蚀氧化硅 1500 A， 最终将光刻胶上的图形转移到氧化硅薄膜材料上；
3.去掉光刻胶；
4.氢氟酸： 氟化铵 (1 :40)湿法 Trimming氧化硅支撑层 200 A;
5.在硅衬底和用作支撑层的氧化硅薄膜上低压化学气相淀积氮化硅薄膜， 厚 度为 400 A;
6.各向异性干法刻蚀氮化硅 400 A;
7.缓冲的氢氟酸腐蚀氧化硅 1500 A;
8.热的（170°C)浓磷酸湿法 Trimming氮化硅 100 A;
9.各向异性干法刻蚀硅 3000 A;
10.热的 (170°C)浓磷酸湿法腐蚀掉顶层的氮化硅掩模，最终得到宽度为 200 A 的细线条。 虽然本发明公开了较佳实施例， 然而并非用以限定本发明。任何熟悉本领域 的技术人员， 在不脱离本发明技术方案范围情况下， 都可利用上述揭示的方法和 技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等 效实施例。 因此， 凡是未脱离本发明技术方案的内容， 依据本发明的技术实质对 以上实施例所做的任何简单修改、等同变化及修饰， 均仍属于本发明技术方案保 护的范围内。

Claims

权 利 要 求
1、 一种制备细线条的方法， 其步骤包括：
( 1 ) 在衬底上制备侧墙工艺的支撑层， 通过以下工艺步骤实现： a) 在衬底上淀积氮化硅薄膜；
b) 在氮化硅薄膜上涂光刻胶， 光刻定义出将要作为支撑层的区域； c) 干法 Trimming光刻胶；
d) 干法刻蚀工艺将光刻胶上的图形转移到氮化硅薄膜上；
e) 去掉光刻胶， 在衬底材料上制备出氮化硅支撑层；
(2) 在衬底上制备氧化硅侧墙， 该步骤主要包括以下工艺流程： a) 在衬底材料和作为支撑层的氮化硅薄膜上淀积氧化硅薄膜；
b) 干法刻蚀工艺刻蚀氧化硅；
c) 湿法腐蚀氮化硅支撑层；
d) 湿法 Trimming氧化硅侧墙；
(3 )在衬底材料上实现 LER得到明显改善的纳米线条，具体包括如下步骤: a) 各向异性干法刻蚀衬底材料， 得到衬底材料的纳米细线条；
b) 最后通过湿法腐蚀工艺去除顶层的氧化硅掩模。
2、 如权利要求 1所述的方法， 其特征在于， 用氧化硅材料替换氮化硅材料 作为支撑层， 同时， 用氮化硅材料替换氧化硅材料作为侧墙。
3、 如权利要求 1或 2所述的方法， 其特征在于， 淀积氮化硅和氧化硅是采 用低压化学气相沉积法。
4、 如权利要求 1或 2所述的方法， 其特征在于， 刻蚀氮化硅、 氧化硅和衬 底材料采用的是各向异性干法刻蚀技术。
5、 如权利要求 1或 2所述的方法， 其特征在于， 湿法 Trimming氮化硅采用 加热的浓磷酸， 湿法 Trimming氧化硅采用氢氟酸和氟化铵混合液,湿法腐蚀氧化 硅采用缓冲的氢氟酸。
PCT/CN2011/080330 2010-12-03 2011-09-29 一种细线条的制备方法 Ceased WO2012071940A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/513,852 US20120238097A1 (en) 2010-12-03 2011-09-29 Method for fabricating fine line
DE112011104004.0T DE112011104004B4 (de) 2010-12-03 2011-09-29 Verfahren zur Herstellung einer feinen Linie

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2010105720320A CN102064096B (zh) 2010-12-03 2010-12-03 一种细线条的制备方法
CN201010572032.0 2010-12-03

Publications (1)

Publication Number Publication Date
WO2012071940A1 true WO2012071940A1 (zh) 2012-06-07

Family

ID=43999318

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/080330 Ceased WO2012071940A1 (zh) 2010-12-03 2011-09-29 一种细线条的制备方法

Country Status (4)

Country Link
US (1) US20120238097A1 (zh)
CN (1) CN102064096B (zh)
DE (1) DE112011104004B4 (zh)
WO (1) WO2012071940A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782428A (zh) * 2020-06-09 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064096B (zh) 2010-12-03 2012-07-25 北京大学 一种细线条的制备方法
CN102509697A (zh) * 2011-11-01 2012-06-20 北京大学 一种制备超细线条的方法
CN102509698A (zh) * 2011-11-23 2012-06-20 北京大学 一种制备超细线条的方法
CN103367156B (zh) * 2012-03-31 2015-10-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法、鳍式场效应管的形成方法
CN105460885B (zh) * 2014-09-09 2017-02-01 中国科学院苏州纳米技术与纳米仿生研究所 一种仿生壁虎脚刚毛阵列的制作方法
US9576815B2 (en) 2015-04-17 2017-02-21 Applied Materials, Inc. Gas-phase silicon nitride selective etch
US10068991B1 (en) 2017-02-21 2018-09-04 International Business Machines Corporation Patterned sidewall smoothing using a pre-smoothed inverted tone pattern
CN108807170B (zh) * 2018-06-11 2021-10-22 中国科学院微电子研究所 一种纳米线的制作方法
TWI774007B (zh) * 2020-06-16 2022-08-11 華邦電子股份有限公司 圖案化的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435671B2 (en) * 2006-08-18 2008-10-14 International Business Machines Corporation Trilayer resist scheme for gate etching applications
CN101789363A (zh) * 2010-03-22 2010-07-28 北京大学 一种基于氧化和化学机械抛光工艺制备超细线条的方法
CN102064096A (zh) * 2010-12-03 2011-05-18 北京大学 一种细线条的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
CN1288719C (zh) * 2003-03-10 2006-12-06 联华电子股份有限公司 图案光刻胶的微缩制造过程
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7662718B2 (en) * 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
KR101291766B1 (ko) * 2007-06-07 2013-08-01 도쿄엘렉트론가부시키가이샤 패터닝 방법
US20090035902A1 (en) * 2007-07-31 2009-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated method of fabricating a memory device with reduced pitch
KR100955265B1 (ko) * 2007-08-31 2010-04-30 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
CN101567421A (zh) * 2009-06-02 2009-10-28 中国科学院上海微系统与信息技术研究所 柱状相变材料纳米阵列及其制备方法
CN101634806A (zh) * 2009-08-25 2010-01-27 上海宏力半导体制造有限公司 一种细线宽硅化物阻挡层图案形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435671B2 (en) * 2006-08-18 2008-10-14 International Business Machines Corporation Trilayer resist scheme for gate etching applications
CN101789363A (zh) * 2010-03-22 2010-07-28 北京大学 一种基于氧化和化学机械抛光工艺制备超细线条的方法
CN102064096A (zh) * 2010-12-03 2011-05-18 北京大学 一种细线条的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782428A (zh) * 2020-06-09 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782428B (zh) * 2020-06-09 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
DE112011104004B4 (de) 2015-12-31
CN102064096B (zh) 2012-07-25
CN102064096A (zh) 2011-05-18
US20120238097A1 (en) 2012-09-20
DE112011104004T5 (de) 2013-09-05

Similar Documents

Publication Publication Date Title
WO2012071940A1 (zh) 一种细线条的制备方法
CN101421824B (zh) 对集成电路进行临界尺寸控制的修整工艺
CN102086024B (zh) 硅纳米线的制备方法
WO2008150430A1 (en) Self-aligned pillar patterning using multiple spacer masks
CN104078366B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
US8372752B1 (en) Method for fabricating ultra-fine nanowire
CN105565260A (zh) 嵌段共聚物自组装制造纳米结构的方法
CN111986983B (zh) 半导体结构及其形成方法
CN107437497B (zh) 半导体器件的形成方法
CN102826504B (zh) 纳米线制造方法
CN106553993A (zh) 与cmos工艺兼容的纳米结构制备方法
CN104064474B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN101789363B (zh) 一种基于氧化和化学机械抛光工艺制备超细线条的方法
CN102054668B (zh) 电子束正性光刻胶Zep 520掩蔽介质刻蚀的方法
CN103928313B (zh) 一种小尺寸图形的制作方法
CN100466204C (zh) 一种纳米级库仑岛结构的制备方法
WO2014022953A1 (zh) 半导体器件制造方法
CN102768956A (zh) 一种制备边缘粗糙度较小的细线条的方法
WO2013075405A1 (zh) 一种制备超细线条的方法
CN109712871B (zh) 半导体结构与其制作方法
US20130130503A1 (en) Method for fabricating ultra-fine nanowire
CN103903972A (zh) 一种小尺寸图形的制作方法
CN104609360A (zh) 一种纳米线及阵列的形成方法
CN101847576B (zh) 一种制备超窄槽的方法
CN111952165B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13513852

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11844889

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112011104004

Country of ref document: DE

Ref document number: 1120111040040

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11844889

Country of ref document: EP

Kind code of ref document: A1