WO2012036497A2 - 동영상 처리가 가능한 속도를 가지는 픽셀 독출 집적 회로 및 이를 이용한 이미지 센서 - Google Patents

동영상 처리가 가능한 속도를 가지는 픽셀 독출 집적 회로 및 이를 이용한 이미지 센서 Download PDF

Info

Publication number
WO2012036497A2
WO2012036497A2 PCT/KR2011/006837 KR2011006837W WO2012036497A2 WO 2012036497 A2 WO2012036497 A2 WO 2012036497A2 KR 2011006837 W KR2011006837 W KR 2011006837W WO 2012036497 A2 WO2012036497 A2 WO 2012036497A2
Authority
WO
WIPO (PCT)
Prior art keywords
signal
sampling
output
ramp
read
Prior art date
Application number
PCT/KR2011/006837
Other languages
English (en)
French (fr)
Other versions
WO2012036497A3 (ko
Inventor
소명진
김은화
Original Assignee
주식회사 룩센테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 룩센테크놀러지 filed Critical 주식회사 룩센테크놀러지
Publication of WO2012036497A2 publication Critical patent/WO2012036497A2/ko
Publication of WO2012036497A3 publication Critical patent/WO2012036497A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • the present invention relates to an image sensor, and more particularly, to a pixel read integrated circuit (ROIC) used in the image sensor.
  • ROIIC pixel read integrated circuit
  • the pixel readout integrated circuit for the image sensor detects a signal (charge) generated by the photodiode of each pixel in the pixel array of the image sensor, converts and amplifies a voltage signal proportional to its magnitude, and converts the final image signal into, for example, a digital signal. This circuit outputs data.
  • a typical image sensor has a pixel array composed of a number of pixels arranged in rows and columns.
  • the amount of charge generated in the photodiode of the pixel is sequentially input to the amplifier through the data line for each row by the control gate.
  • the amplifier unit converts and amplifies the input charge amount into a voltage, and then samples and outputs a reset voltage and a signal voltage in a correlated double sampling circuit (hereinafter referred to as a CDS circuit).
  • the video signal is extracted as the difference between the reset voltage and the signal voltage.
  • the video signal output by the sampling circuit is in the form of an analog signal.
  • DSP digital signal processing
  • ADC analog-to-digital converter
  • An object of the present invention is to provide a pixel read integrated circuit which converts an analog output of a sampling circuit internally into a digital signal and outputs the digital signal.
  • a pixel read integrated circuit according to an aspect of the present invention
  • An amplifying unit converting the amount of charge generated in the photodiode into a voltage output signal when light is incident;
  • a sampling unit configured to output a sampling signal obtained by sampling the voltage output signal according to a sampling control signal
  • a digital converter configured to output a digital output signal obtained by digitally converting the sampling signal.
  • the amplifier outputs the voltage output signal
  • the sampling unit outputs the sampling signal
  • the digital converter may operate to digitally convert the sampling signal sampled during the first read period.
  • the count value counted up to a point at which the sampling signal is equal in magnitude to the sampling signal may be output as the digital output value.
  • the digital converter the digital converter
  • a ramp comparator for comparing the ramp signal with the sampling signal and outputting a comparison output that is activated when the magnitudes of both signals are equal to each other;
  • a register configured to receive a count value at which counting starts after the ramp signal is initialized and to store the count value when the comparison output is applied as the digital output value.
  • the amplifier outputs the voltage output signal
  • the sampling unit outputs the sampling signal
  • the ramp comparator compares the sampling signal sampled during the first read period with the ramp signal and outputs a comparison output that is activated at a time when both signals are equal in magnitude;
  • the register may receive a count value at which counting starts after the ramp signal is initialized and store the count value when the comparison output is applied as the digital output value.
  • the register may be operable to externally output the digital output value.
  • the pixel read integrated circuit is
  • the apparatus may further include a filtering unit configured to low pass filter the voltage output signal output from the amplifier between the amplifier and the sampling unit.
  • the step of outputting the digital output signal is a digital output signal
  • the method may include receiving a count value at which counting starts after the ramp signal is initialized, and storing the count value when the comparison output is applied as the digital output value.
  • the method may include receiving a count value at which counting starts after the signal is initialized and storing the count value when the comparison output is applied as the digital output value.
  • the pixel read integrated circuit for an image sensor of the present invention by providing the image signal of the pixel to the outside as an internally converted digital output, there is no need to use a powerful analog-to-digital converter separately.
  • the processing speed of outputting an image signal to the outside is high, and thus not only a still image but also a moving image can be represented.
  • noise can be improved to obtain a clearer image than a conventional image sensor.
  • FIG. 1 is a block diagram illustrating a read integrated circuit in an image sensor according to an exemplary embodiment of the present invention.
  • FIG. 2 is a circuit diagram illustrating an amplifier to a sampling unit of a read integrated circuit in an image sensor according to an exemplary embodiment of the present invention.
  • FIG. 3 is a block diagram illustrating a digital converter of a read integrated circuit of an image sensor according to an exemplary embodiment of the present invention.
  • FIG. 4 is a block diagram illustrating a lamp circuit for supplying a lamp waveform to a digital conversion unit of a read integrated circuit of an image sensor according to an exemplary embodiment of the present invention.
  • FIG. 5 is a waveform diagram illustrating a signal waveform of a read integrated circuit in an image sensor according to an exemplary embodiment of the present invention.
  • FIG. 1 is a block diagram illustrating a read integrated circuit in an image sensor according to an exemplary embodiment of the present invention.
  • the read integrated circuit 10 may include an amplifier 11, a filter 12, a sampling unit 13, and a converter 14.
  • the amplifier 11 converts and amplifies the charge signal output through the data line from the photodiode of the pixel and outputs the converted voltage signal as the voltage signal CIOUT.
  • the filtering unit 12 removes or reduces noise of an unwanted high frequency band from the amplified voltage signal CIOUT. Thermal noise of the photodiode itself, high frequency noise due to switching operations of the switches included in the amplifier 11 and the sampling unit 13 can be removed or reduced.
  • the sampling unit 13 samples the amplified voltage signal CIOUT, but samples the voltage signal CIOUT once each before and after the input to improve the low frequency band noise and the offset noise. )
  • the converter 14 converts the sampling signal CDSOUT into a digital output value VOUT and outputs it. As will be described in more detail later, the conversion unit 14 compares the internally generated ramp waveform RAMP with the sampling signal output CDSOUT of the sampling unit 13 and triggers the comparison output COMPOUT value. It can be used as (trigger) to output the counter value at that time as a digital output value (VOUT).
  • FIG. 2 is a circuit diagram illustrating an amplifier to a sampling unit of a read integrated circuit in an image sensor according to an exemplary embodiment of the present invention.
  • an amount of charge QIN generated at a photodiode of a pixel by incident light is applied through a dataline.
  • the data line is connected to the negative terminal of the operational amplifier 111 of the amplifier 11.
  • the positive terminal of the operational amplifier 111 is connected to the reference voltage VREF1
  • the feedback capacitor CF is connected between the negative terminal and the output terminal of the operational amplifier 111.
  • the charge amount QIN is transferred to the feedback capacitor CF to be charged.
  • the charging voltage of the feedback capacitor CF is determined by the ratio of charge and capacitance, that is, QIN / CF.
  • Both ends of the feedback capacitor CF are connected to the first switch S1, and when the first switch S1 is energized according to the reset RST signal, the voltage charged in the feedback capacitor CF is initialized.
  • the output terminal of 111 indicates the reference voltage VREF1.
  • the amplified voltage signal CIOUT appearing at the output terminal of the operational amplifier 111 is represented by a level obtained by adding the voltage charged in the feedback capacitor CF to the reference voltage VREF1.
  • a reset (RST) signal is applied at the beginning of each read period Ts, and charging of the feedback capacitor CF is performed until the read period ends after the initialization is completed.
  • the filtering unit 12 may include a low pass filter including a resistor RIN and a capacitor CL.
  • the amplified voltage signal CIOUT passing through the low pass filter of the filtering unit 12 is connected to the first and second capacitors C1 and C2 connected to the negative terminal of the operational amplifier 131 of the sampling unit 13. It is amplified according to the capacitance ratio of and generates a sampling signal output CDSOUT based on the second reference voltage value VREF2 input to the positive terminal of the operational amplifier 131.
  • the sampling unit 13 samples each of the incident light before and after the incident and outputs the difference between the sampled values as the magnitude of the signal to be actually sampled (correlated double sampling, CDS). May be implemented as
  • the charging voltage of the second capacitor C2 is initialized by closing the second switch S2 by the first sampling control signal SH1 at the beginning of every read period Ts. After a few clocks, the second switch S2 is opened, and the second capacitor C2 is charged with a voltage level corresponding to the amplified voltage signal CIOUT.
  • the third switch S3 is closed while the second sampling control signal SH2 is briefly activated, the hold capacitor CH is charged, and the voltage charged in the hold capacitor CH. It is output as this sampling signal CDSOUT.
  • the second sampling control signal SH2 is deactivated after a while, the holding capacitor CH holds the magnitude of the charged voltage until the next second sampling control signal SH2 is activated, and the sampling signal CDSOUT value is held. Can be maintained.
  • FIG. 3 is a block diagram illustrating a digital converter of a read integrated circuit of an image sensor according to an exemplary embodiment of the present invention.
  • the sampling signal CDSOUT output from the previous sampling unit 13 is converted into an appropriate digital value by the digital conversion unit 14 and output to the digital output VOUT.
  • the digital converter 14 is a simple and fast digital converter, and may include a lamp comparator 141 and a register 142.
  • the sampling signal CDSOUT is compared with the ramp signal RAMP at the ramp comparator 141.
  • the ramp signal RAMP has a waveform that is initialized to the ramp initial voltage when the activation reset signal of the conversion reset signal ADC_RST is decreased and then decreases with a constant slope.
  • the ramp comparator 141 outputs a low voltage level comparison output COMPPOUT when the ramp signal RAMP is larger than the sampling signal CDSOUT at the beginning of the comparison, and then ramps the ramp signal RAMP smaller and smaller than the sampling signal CDSOUT. At a smaller point, it outputs a comparison output (COMPOUT) that has a rising edge and rises to a higher voltage level.
  • the comparison output COMPOUT serves as a trigger for the register 142 to receive a counter value.
  • an increasing ramp signal RAMP may be used.
  • the register 142 receives the count value Counter from the counter in accordance with the clock signal CLK together with the pulse application of the conversion reset signal ADC_RST, and then at the time of the rising edge of the comparison output COMPOUT, the count value at that time is present. (Counter) is stored as a digital output (VOUT) corresponding to the magnitude of the sampling signal (CDSOUT).
  • the register 142 then outputs the digital output VOUT stored as a digital value while the read control signal Read / out is activated.
  • the counter outputs the count value Counter to the register 142 while performing a counting operation in accordance with the clock signal CLK with the application of the pulse of the conversion reset signal ADC_RST.
  • FIG. 4 is a waveform diagram illustrating a signal waveform of a read integrated circuit in an image sensor according to an exemplary embodiment of the present invention.
  • the read integrated circuit 10 repeats an operation of receiving, amplifying, sampling, comparing with a ramp signal, and digitally outputting a count value once for each read period Ts.
  • the amplified voltage signal CIOUT of the amplifier 11 is initialized by the reset signal RST. Subsequently, the second capacitor C2 of the sampling unit 13 is initialized by the first sampling control signal SH1. Subsequently, after about one clock Tp, the charge amount QIN is applied while the data lines are connected from the photodiode of the pixel. The amplification voltage signal CIOUT of the amplifier 11 is generated by the charge amount QIN.
  • the amplified voltage signal CIOUT is transmitted to the hold capacitor CH of the sampling unit 13, and the sampling signal CDSOUT value changes.
  • the sampling signal CDSOUT value is held until the next read period.
  • the digital converter 14 is reset by the conversion reset signal ADC_RST and the ramp signal RAMP is applied to the lamp comparator 141 with a waveform that is slowly decreased from the ramp reference voltage.
  • the ramp signal RAMP and the sampling signal CDSOUT of the previous read period are compared with each other, and at the moment when the ramp signal RAMP becomes smaller than the sampling signal CDSOUT of the previous read period, the ramp comparator 141 becomes low voltage level.
  • the comparative output (COMPOUT) that has been output rises to a high voltage level.
  • the counter is reset by the conversion reset signal ADC_RST, and the count is restarted, and the count value is output to the register 142.
  • the register 142 stores the count value Counter at that time.
  • the register 142 In the third read period, while the read control signal (Read / out) is activated, the register 142 outputs the count value (Counter) stored in the previous read period as the digital output (VOUT).
  • the read integrated circuit 10 performs input, amplification, and sampling signal generation of charges in a first read cycle in a first unit operation, and compares a sampling signal and a ramp signal in a second read cycle and acquires a coefficient value.
  • the storage is performed in the second unit operation, and the output of the coefficient value previously stored as the digital output VOUT is performed in the third unit operation while the read control signal Read / out is activated in the third read period.
  • Each unit operation is performed sequentially and simultaneously pipelined at each stage.
  • the first unit operation may be performed over the read period Ts, and the second unit operation may be performed after the settling of the amplified signal CIOUT and during the comparison period corresponding to the latter part of the read period, generally, the third unit.
  • the operation can generally be performed during an output period corresponding to the first half of the read period. There may be a short initialization section before or between the comparison section, the output section.
  • the amplifier 11, the filter 12, and the sampling unit 13 perform a first unit operation on incident light currently applied to the photodiode.
  • the point in time at which the sampling signal CDSOUT is held in the sampling section 13 appears in the second half of the read period, and thus, until the point in time, the sampling section 13 has the sampling signal CDSOUT held in the previous read period.
  • the register 142 outputs the coefficient value determined and stored in the comparison period of the previous read period to the digital output VOUT.
  • This digital output VOUT is actually an output by incident light incident before two read cycles.
  • the ramp comparator 141 of the digital converter 14 compares the sampling signal CDSOUT held in the previous read period with the ramp signal RAMP.
  • the ramp signal RAMP reaches a minimum before the comparison interval ends.
  • the operation is distributed in three stages of pipeline method to increase speed and efficiency, but according to the embodiment, two stages of pipeline method, for example, incident, amplifying, and sampling of light are performed in the first stage. And digital output and output of the transformed values in the second stage.
  • one read period may be longer than in other embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 이미지 센서용 픽셀 독출 직접 회로는, 광이 입사되었을 때에 포토다이오드에서 발생된 전하량을 전압 출력 신호로 변환하여 출력하는 증폭부, 전압 출력 신호를 샘플링 제어 신호에 따라 샘플링한 샘플링 신호를 출력하는 샘플링부 및 샘플링 신호를 디지털 변환한 디지털 출력 신호를 출력하는 디지털 변환부를 포함할 수 있다.

Description

동영상 처리가 가능한 속도를 가지는 픽셀 독출 집적 회로 및 이를 이용한 이미지 센서
본 발명은 이미지 센서에 관한 것으로, 더욱 상세하게는, 이미지 센서에 이용되는 픽셀 독출 집적 회로(ROIC)에 관한 것이다.
이미지 센서용 픽셀 독출 집적 회로는 이미지 센서의 픽셀 어레이 내의 각 픽셀들의 포토다이오드에서 발생한 신호(전하)를 감지하여 그 크기에 비례하는 전압 신호로 변환 및 증폭하며, 최종적인 영상 신호를 예를 들어 디지털 데이터 형태로 출력하는 회로이다.
일반적인 이미지 센서는 행과 열로 배치된 다수의 픽셀들로 구성된 픽셀 어레이를 갖는다. 픽셀의 포토다이오드에서 발생하는 전하량은, 제어 게이트에 의해 하나의 행마다 순차적으로, 데이터라인을 통해 증폭부로 입력된다. 증폭부는 입력된 전하량을 전압으로 변환 및 증폭하고, 이어서 상관 이중 샘플링 회로(Correlated Double Sampling, 이하 CDS 회로라 칭함)에서 리셋 전압과 신호 전압을 각각 샘플링하여 출력한다. 다음 단에서 리셋 전압과 신호 전압 사이의 차이로서 영상 신호를 추출한다.
샘플링 회로가 출력하는 영상 신호는 아날로그 신호 형태로서, 이후에 영상을 가공하기 위한 디지털 신호 처리(DSP)를 하려면 외부의 아날로그-디지털 변환기(ADC)를 통해 디지털 값으로 변환하여야 한다. 그런데, 처리 시간이 수십 μs에 불과한 강력한 성능의 ADC를 사용하더라도, 수많은 픽셀로부터 발생하는 아날로그 영상 신호들을 디지털 변환하면 초당 1 ~ 4 프레임의 처리 속도 밖에 제공할 수 없어 이미지 센서에서 촬상된 이미지를 동영상으로 표현하기에는 역부족이다.
본 발명이 해결하고자 하는 과제는 샘플링 회로의 아날로그 출력을 내부적으로 디지털 신호로 변환하여 출력하는 픽셀 독출 집적 회로를 제공하는 데에 있다.
본 발명의 일 측면에 따른 픽셀 독출 직접 회로는,
광이 입사되었을 때에 포토다이오드에서 발생된 전하량을 전압 출력 신호로 변환하여 출력하는 증폭부;
상기 전압 출력 신호를 샘플링 제어 신호에 따라 샘플링한 샘플링 신호를 출력하는 샘플링부; 및
상기 샘플링 신호를 디지털 변환한 디지털 출력 신호를 출력하는 디지털 변환부를 포함할 수 있다.
일 실시예에 따르면, 제1 독출 주기 동안에,
상기 증폭부는 상기 전압 출력 신호를 출력하고, 상기 샘플링부는 상기 샘플링 신호를 출력하며,
상기 제1 독출 주기에 이은 제2 독출 주기 동안에,
상기 디지털 변환부는 상기 제1 독출 주기 동안에 샘플링된 상기 샘플링 신호를 디지털 변환하도록 동작할 수 있다.
일 실시예에 따르면, 상기 디지털 변환부는
램프 신호를 기준으로 상기 샘플링 신호와 크기가 같아지는 시점까지 계수된 계수 값을 상기 디지털 출력 값으로서 출력할 수 있다.
일 실시예에 따르면, 상기 디지털 변환부는,
상기 램프 신호와 상기 샘플링 신호를 비교하여 양 신호의 크기가 같아지는 시점에 활성화되는 비교 출력을 출력하는 램프 비교기; 및
상기 램프 신호가 초기화된 이후부터 계수가 시작되는 계수 값을 입력받다가, 상기 비교 출력이 인가될 때의 계수 값을 상기 디지털 출력 값으로서 저장하는 레지스터를 포함할 수 있다.
일 실시예에 따르면, 제1 독출 주기 동안에,
상기 증폭부는 상기 전압 출력 신호를 출력하고, 상기 샘플링부는 상기 샘플링 신호를 출력하며,
상기 제1 독출 주기에 이은 제2 독출 주기 동안에,
상기 램프 비교기는 상기 제1 독출 주기 동안에 샘플링된 상기 샘플링 신호를 상기 램프 신호와 비교하여 양 신호의 크기가 같아지는 시점에 활성화되는 비교 출력을 출력하고,
상기 레지스터는 상기 램프 신호가 초기화된 이후부터 계수가 시작되는 계수 값을 입력받다가, 상기 비교 출력이 인가될 때의 계수 값을 상기 디지털 출력 값으로서 저장하도록 동작할 수 있다.
일 실시예에 따르면, 상기 제2 독출 주기에 이은 제3 독출 주기 동안에,
상기 레지스터는 상기 디지털 출력 값을 외부에 출력하도록 동작할 수 있다.
일 실시예에 따르면, 상기 픽셀 독출 집적 회로는
상기 증폭부와 상기 샘플링부 사이에, 상기 증폭부에서 출력되는 전압 출력 신호를 저역 통과 필터링하는 필터링부를 더 포함할 수 있다.
본 발명의 다른 측면에 따른 픽셀 독출 방법은,
광이 입사되었을 때에 포토다이오드에서 발생된 전하량을 전압 출력 신호로 변환하여 출력하는 단계;
상기 전압 출력 신호를 샘플링 제어 신호에 따라 샘플링한 샘플링 신호를 출력하는 단계; 및
상기 샘플링 신호를 디지털 변환한 디지털 출력 신호를 출력하는 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 디지털 출력 신호를 출력하는 단계는,
상기 램프 신호와 상기 샘플링 신호를 비교하여 양 신호의 크기가 같아지는 시점에 활성화되는 비교 출력을 출력하는 단계; 및
상기 램프 신호가 초기화된 이후부터 계수가 시작되는 계수 값을 입력받다가, 상기 비교 출력이 인가될 때의 계수 값을 상기 디지털 출력 값으로서 저장하는 단계를 포함할 수 있다.
본 발명의 다른 측면에 따른 픽셀 독출 방법은,
제1 독출 주기 동안에, 광이 입사되었을 때에 포토다이오드에서 발생된 전하량을 전압 출력 신호로 변환하여 출력하고, 상기 전압 출력 신호를 샘플링 제어 신호에 따라 샘플링한 샘플링 신호를 출력하는 단계; 및
상기 제1 독출 주기에 이은 제2 독출 주기 동안에, 상기 제1 독출 주기 동안에 샘플링된 상기 샘플링 신호를 상기 램프 신호와 비교하여 양 신호의 크기가 같아지는 시점에 활성화되는 비교 출력을 출력하고, 상기 램프 신호가 초기화된 이후부터 계수가 시작되는 계수 값을 입력받다가, 상기 비교 출력이 인가될 때의 계수 값을 상기 디지털 출력 값으로서 저장하는 단계를 포함할 수 있다.
본 발명의 이미지 센서용 픽셀 독출 집적 회로에 따르면, 픽셀의 영상 신호를 내부에서 변환한 디지털 출력으로 외부에 제공함으로써, 별도로 강력한 성능의 아날로그 디지털 변환기를 이용할 필요가 없다.
또한, 본 발명의 이미지 센서용 픽셀 독출 집적 회로에 따르면, 외부에 영상 신호를 출력하는 처리 속도가 빨라 정지 영상 뿐 아니라 동영상 표현도 가능하다.
나아가, 본 발명의 이미지 센서용 픽셀 독출 집적 회로에 따르면, 잡음을 개선하여 종래의 이미지 센서보다 더욱 선명한 영상을 얻을 수 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서 중의 독출 집적 회로를 예시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서 중의 독출 집적 회로의 증폭부부터 샘플링부까지를 설명하기 위한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 이미지 센서 중의 독출 집적 회로의 디지털 변환부를 설명하기 위한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 이미지 센서 중의 독출 집적 회로의 디지털 변환부에 램프 파형을 공급하는 램프 회로를 설명하기 위한 블록도이다.
도 5는 본 발명의 일 실시예에 따른 이미지 센서 중의 독출 집적 회로의 신호 파형을 예시한 파형도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서 중의 독출 집적 회로를 예시한 블록도이다.
도 1을 참조하면, 독출 집적 회로(10)는 증폭부(11), 필터링부(12), 샘플링부(13) 및 변환부(14)를 포함할 수 있다.
증폭부(11)는 픽셀의 포토다이오드로부터 데이터라인(Dataline)을 통해 출력된 전하 신호를 변환 및 증폭하여 전압 신호(CIOUT)로 출력한다.
필터링부(12)는 증폭된 전압 신호(CIOUT)에서 원하지 않는 고주파 대역의 잡음을 제거 또는 감소시킨다. 포토다이오드 자체의 열잡음, 증폭부(11) 및 샘플링부(13)에 포함된 스위치들의 스위칭 동작에 의한 고주파 잡음을 제거 또는 감소시킬 수 있다.
샘플링부(13)는 증폭된 전압 신호(CIOUT)를 샘플링하되, 저주파 대역의 잡음과 오프셋 잡음을 개선할 수 있도록, 전압 신호(CIOUT)를 입력 전후 시점에서 각각 한 차례씩 샘플링해서 샘플링 신호(CDSOUT)로 출력한다.
변환부(14)는 샘플링 신호(CDSOUT)를 디지털 출력 값(VOUT)으로 변환하여 출력한다. 이후에 좀더 구체적으로 설명되겠지만, 변환부(14)는 내부에서 생성한 램프 파형(RAMP)과 앞서 샘플링부(13)의 샘플링 신호 출력(CDSOUT)을 비교하고, 비교 출력(COMPOUT) 값을 트리거 신호(trigger)로서 사용하여 그 때의 카운터 값을 디지털 출력 값(VOUT)으로서 출력할 수 있다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서 중의 독출 집적 회로의 증폭부부터 샘플링부까지를 설명하기 위한 회로도이다.
도 2를 참조하면, 광의 입사에 의해 픽셀의 포토다이오드에서 발생한 전하량(QIN)이 데이터라인(Dataline)을 통해 인가된다.
데이터라인은 증폭부(11)의 연산 증폭기(111)의 (-) 단자로 연결되어 있다. 연산 증폭기(111)의 (+) 단자는 기준 전압(VREF1)에 연결되고, 연산 증폭기(111)의 (-) 단자와 출력 단자 사이에는 피드백 커패시터(CF)가 연결된다. 전하량(QIN)은 피드백 커패시터(CF)에 전달되어 충전된다. 피드백 커패시터(CF)의 충전 전압은 전하와 커패시턴스의 비율 즉 QIN/CF로 결정된다.
피드백 커패시터(CF)의 양단은 제1 스위치(S1)가 연결되고, 리셋(RST) 신호에 따라 제1 스위치(S1)가 통전되면 피드백 커패시터(CF)에 충전된 전압이 초기화되고, 이때 연산 증폭기(111)의 출력 단자는 기준 전압(VREF1)을 나타낸다.
초기화된 이후에, 연산 증폭기(111)의 출력 단자에 나타나는 증폭 전압 신호(CIOUT)는 기준 전압(VREF1)에 피드백 커패시터(CF)에 충전된 전압을 더한 레벨로 나타난다.
매 차례의 독출 주기(Ts) 초기에 리셋(RST) 신호가 인가되며, 초기화가 끝나면서 독출 주기가 끝날 때까지 피드백 커패시터(CF)에 충전이 이루어진다.
이어서 필터링부(12)는 저항(RIN)과 커패시터(CL)로 이루어진 저역 통과 필터를 포함할 수 있다.
필터링부(12)의 저역 통과 필터를 통과한 증폭 전압 신호(CIOUT)는 샘플링부(13)의 연산 증폭기(131)의 (-) 단자에 연결된 제1 커패시터(C1)와 제2 커패시터(C2)의 커패시턴스 비율에 따라 증폭되며, 연산 증폭기(131)의 (+) 단자에 입력되는 제2 기준 전압 값(VREF2)을 기준으로 하여 샘플링 신호 출력(CDSOUT)을 발생시킨다.
샘플링부(13)는 오프셋의 영향을 줄일 수 있도록 입사광의 입사 전후에 각각 한 차례씩 샘플링하고 그 샘플링한 값들의 차이를 실제 샘플링될 신호의 크기로 출력하는 상관 이중 샘플링 회로(correlated double sampling, CDS)로서 구현될 수 있다.
도 4와 함께 구체적으로 살펴보면, 매 독출 주기(Ts) 초기에 제1 샘플링 제어 신호(SH1)에 의해 제2 스위치(S2)가 닫히면서 제2 커패시터(C2)의 충전 전압이 초기화된다. 몇 클럭 후에 제2 스위치(S2)가 열리면서, 제2 커패시터(C2)에 상기 증폭 전압 신호(CIOUT)에 상응하는 전압 레벨이 충전된다.
이어서, 독출 주기(Ts)의 말기에, 제2 샘플링 제어 신호(SH2)가 잠시 활성화되면서 제3 스위치(S3)가 닫히고, 홀드 커패시터(CH)가 충전되며, 홀드 커패시터(CH)에 충전된 전압이 샘플링 신호(CDSOUT)로서 출력된다. 잠시 후 제2 샘플링 제어 신호(SH2)가 비활성화되면, 홀드 커패시터(CH)는 충전된 전압의 크기를 다음 제2 샘플링 제어 신호(SH2)의 활성화가 있을 때까지 홀드하며, 샘플링 신호(CDSOUT) 값은 유지될 수 있다.
도 3은 본 발명의 일 실시예에 따른 이미지 센서 중의 독출 집적 회로의 디지털 변환부를 설명하기 위한 블록도이다.
도 3을 도 4와 함께 참조하면, 앞 단의 샘플링부(13)에서 출력된 샘플링 신호(CDSOUT)를 디지털 변환부(14)에서 적당한 디지털 값으로 변환하여 디지털 출력(VOUT)으로 출력한다.
디지털 변환부(14)는 간단하면서 속도가 빠른 디지털 변환기로서, 램프 비교기(141) 및 레지스터(142)로 구성될 수 있다.
샘플링 신호(CDSOUT)는 램프 비교기(141)에서 램프 신호(RAMP)와 비교된다. 램프 신호(RAMP)는 도 4에서 나타낸 바와 같이, 변환 리셋 신호(ADC_RST)의 활성화 펄스가 있을 때에 램프 초기 전압으로 초기화되었다가 일정한 기울기로 감소하는 파형을 가진다.
램프 비교기(141)는 비교 초기에 램프 신호(RAMP)가 샘플링 신호(CDSOUT)보다 클 때에는 낮은 전압 레벨의 비교 출력(COMPOUT)을 출력하다가, 램프 신호(RAMP)가 점점 작아져서 샘플링 신호(CDSOUT)보다 작아지는 시점에 상승 에지를 가지면서 높은 전압 레벨로 올라가는 비교 출력(COMPOUT)을 출력한다. 이러한 비교 출력(COMPOUT)은 레지스터(142)가 카운터 값을 입력받아 저장할 트리거로서 작용한다. 물론 실시예에 따라, 점증하는 램프 신호(RAMP)가 이용될 수도 있다.
레지스터(142)는 변환 리셋 신호(ADC_RST)의 펄스 인가와 함께 클럭 신호(CLK)에 맞춰 카운터로부터 계수 값(Counter)을 인가받다가, 비교 출력(COMPOUT)의 상승 에지가 있을 때에 그 때의 계수 값(Counter)을 샘플링 신호(CDSOUT)의 크기에 상응하는 디지털 출력(VOUT)으로서 저장한다.
이어서 레지스터(142)는 독출 제어 신호(Read/out)가 활성화된 동안에 저장된 디지털 출력(VOUT)을 디지털 값으로 출력한다.
한편, 카운터는 변환 리셋 신호(ADC_RST)의 펄스 인가와 함께 클럭 신호(CLK)에 맞춰 카운팅 동작을 수행하면서 계수 값(Counter)을 레지스터(142)에 출력한다.
도 4는 본 발명의 일 실시예에 따른 이미지 센서 중의 독출 집적 회로의 신호 파형을 예시한 파형도이다.
도 4를 참조하면, 독출 집적 회로(10)는 독출 주기(Ts)마다 한 차례씩 전하량을 입력받고, 증폭하며, 샘플링하고, 램프 신호와 비교하며, 계수 값을 디지털 출력하는 동작을 반복한다.
광의 입사부터 디지털 출력(VOUT)까지 동작을 설명하면 다음과 같다.
첫 독출 주기의 첫 클럭에서 증폭부(11)의 증폭 전압 신호(CIOUT)가 리셋 신호(RST)에 의해 초기화된다. 이어서 샘플링부(13)의 제2 커패시터(C2)가 제1 샘플링 제어 신호(SH1)에 의해 초기화된다. 이어서 한 클럭(Tp) 정도 후에, 픽셀의 포토다이오드로부터 데이터라인이 연결되면서 전하량(QIN)이 인가된다. 전하량(QIN)에 의해 증폭부(11)의 증폭 전압 신호(CIOUT)가 발생한다.
첫 독출 주기의 후반부에 제2 샘플링 제어 신호(SH2)가 인가되면서 샘플링부(13)의 홀드 커패시터(CH)에 증폭 전압 신호(CIOUT)가 전달되고, 샘플링 신호(CDSOUT) 값이 변화한다. 샘플링 신호(CDSOUT) 값은 다음 독출 주기까지 유지된다.
두 번째 독출 주기에서, 디지털 변환부(14)가 변환 리셋 신호(ADC_RST)에 의해 리셋되고 램프 신호(RAMP)가 램프 기준 전압부터 천천히 감소되는 파형을 가지고 램프 비교부(141)에 인가된다.
램프 신호(RAMP)와 이전 독출 주기의 샘플링 신호(CDSOUT)가 서로 비교되다가, 램프 신호(RAMP)가 이전 독출 주기의 샘플링 신호(CDSOUT)보다 작아지는 순간, 램프 비교기(141)에서 낮은 전압 레벨로 출력되던 비교 출력(COMPOUT)이 높은 전압 레벨로 상승한다.
한편 변환 리셋 신호(ADC_RST)에 의해 카운터가 초기화되면서 카운트를 재개하고, 계수 값을 레지스터(142)에 출력한다. 램프 비교기(141)에서 비교 출력(COMPOUT)이 상승하는 순간을 트리거로 하여, 레지스터(142)는 그 시점의 계수 값(Counter)을 저장한다.
세 번째 독출 주기에서, 독출 제어 신호(Read/out)가 활성화되는 동안, 레지스터(142)는 이전 독출 주기 때 저장된 계수 값(Counter)을 디지털 출력(VOUT)으로서 출력한다.
이렇듯, 독출 집적 회로(10)는 첫 번째 독출 주기에 전하량의 입력, 증폭 및 샘플링 신호 생성을 제1 단위 동작으로 수행하고, 두 번째 독출 주기에 샘플링 신호와 램프 신호의 비교 및 계수 값의 획득과 저장을 제2 단위 동작으로 수행하며, 세 번째 독출 주기에 독출 제어 신호(Read/out)가 활성화된 동안에 디지털 출력(VOUT)으로서 앞서 저장된 계수 값의 출력을 제3 단위 동작으로 수행한다.
각 단위 동작은 순차적으로 수행되며, 동시적으로 각 스테이지에서 파이프라인 수행된다.
제1 단위 동작은 독출 주기(Ts) 전체에 걸쳐 수행될 수 있고, 제2 단위 동작은 증폭 신호(CIOUT)의 정착(settling) 이후부터 대체로 독출 주기의 후반부에 상응하는 비교 구간 동안에, 제3 단위 동작은 대체로 독출 주기의 전반부에 상응하는 출력 구간 동안에 수행될 수 있다. 비교 구간, 출력 구간 사이 또는 전후에는 짧은 초기화 구간이 있을 수 있다.
예를 들어, 현재의 독출 주기에, 증폭부(11), 필터링부(12) 및 샘플링부(13)는 현재 포토다이오드에 인가되는 입사광에 대한 제1 단위 동작을 수행한다. 샘플링부(13)에서 샘플링 신호(CDSOUT)가 홀드되는 시점은 독출 주기의 후반부에 나타나며, 따라서 그 시점 이전까지는 샘플링부(13)는 이전 독출 주기에 홀드된 샘플링 신호(CDSOUT)를 갖고 있다.
또한, 현재 독출 주기의 출력 구간 동안에, 레지스터(142)는 이전 독출 주기의 비교 구간에 결정되어 저장된 계수 값을 디지털 출력(VOUT)으로 출력한다. 이 디지털 출력(VOUT)은 실제로는 2 독출 주기 전에 입사된 입사광에 의한 출력이다.
나아가, 현재 독출 주기의 비교 구간 동안에, 디지털 변환부(14)의 램프 비교기(141)는 이전 독출 주기에 홀드된 샘플링 신호(CDSOUT)를 램프 신호(RAMP)와 비교한다. 비교 구간이 끝나기 전에 램프 신호(RAMP)는 최소치에 도달한다.
도 4의 실시예에서는, 속도와 효율을 높이기 위해 세 스테이지의 파이프라인 방식으로 동작을 분배하였지만, 실시예에 따라서는 두 스테이지의 파이프라인 방식, 예를 들어 광의 입사, 증폭, 샘플링을 첫 스테이지에서 수행하고 디지털 변환 및 변환된 값의 출력을 두 번째 스테이지에서 수행하도록 할 수도 있다.
나아가, 파이프라인을 채택하지 않고 하나의 긴 독출 주기 동안에 광의 입사, 증폭, 샘플링과 디지털 변환 및 출력까지 모두 수행할 수 있다. 이 경우, 하나의 독출 주기는 다른 실시예들에 비해 더 길어질 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명이 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이와 균등하거나 또는 등가적인 변형 모두는 본 발명 사상의 범주에 속한다 할 것이다.

Claims (11)

  1. 광이 입사되었을 때에 포토다이오드에서 발생된 전하량을 전압 출력 신호로 변환하여 출력하는 증폭부;
    상기 전압 출력 신호를 샘플링 제어 신호에 따라 샘플링한 샘플링 신호를 출력하는 샘플링부; 및
    상기 샘플링 신호를 디지털 변환한 디지털 출력 신호를 출력하는 디지털 변환부를 포함하는 픽셀 독출 직접 회로.
  2. 청구항 1에 있어서, 제1 독출 주기 동안에,
    상기 증폭부는 상기 전압 출력 신호를 출력하고, 상기 샘플링부는 상기 샘플링 신호를 출력하며,
    상기 제1 독출 주기에 이은 제2 독출 주기 동안에,
    상기 디지털 변환부는 상기 제1 독출 주기 동안에 샘플링된 상기 샘플링 신호를 디지털 변환하도록 동작하는 것을 특징으로 하는 픽셀 독출 집적 회로.
  3. 청구항 1에 있어서, 상기 디지털 변환부는
    램프 신호를 기준으로 상기 샘플링 신호와 크기가 같아지는 시점까지 계수된 계수 값을 상기 디지털 출력 값으로서 출력하는 것을 특징으로 하는 픽셀 독출 집적 회로.
  4. 청구항 3에 있어서, 상기 디지털 변환부는
    상기 램프 신호와 상기 샘플링 신호를 비교하여 양 신호의 크기가 같아지는 시점에 활성화되는 비교 출력을 출력하는 램프 비교기; 및
    상기 램프 신호가 초기화된 이후부터 계수가 시작되는 계수 값을 입력받다가, 상기 비교 출력이 인가될 때의 계수 값을 상기 디지털 출력 값으로서 저장하는 레지스터를 포함하는 것을 특징으로 하는 픽셀 독출 집적 회로.
  5. 청구항 4에 있어서, 제1 독출 주기 동안에,
    상기 증폭부는 상기 전압 출력 신호를 출력하고, 상기 샘플링부는 상기 샘플링 신호를 출력하며,
    상기 제1 독출 주기에 이은 제2 독출 주기 동안에,
    상기 램프 비교기는 상기 제1 독출 주기 동안에 샘플링된 상기 샘플링 신호를 상기 램프 신호와 비교하여 양 신호의 크기가 같아지는 시점에 활성화되는 비교 출력을 출력하고,
    상기 레지스터는 상기 램프 신호가 초기화된 이후부터 계수가 시작되는 계수 값을 입력받다가, 상기 비교 출력이 인가될 때의 계수 값을 상기 디지털 출력 값으로서 저장하도록 동작하는 것을 특징으로 하는 픽셀 독출 집적 회로.
  6. 청구항 5에 있어서, 상기 제2 독출 주기에 이은 제3 독출 주기 동안에,
    상기 레지스터는 상기 디지털 출력 값을 외부에 출력하도록 동작하는 것을 특징으로 하는 픽셀 독출 집적 회로.
  7. 청구항 1에 있어서, 상기 증폭부와 상기 샘플링부 사이에, 상기 증폭부에서 출력되는 전압 출력 신호를 저역 통과 필터링하는 필터링부를 더 포함하는 것을 특징으로 하는 픽셀 독출 집적 회로.
  8. 청구항 1 내지 청구항 7 중 어느 한 청구항에 따른 픽셀 독출 집적 회로를 포함하는 이미지 센서.
  9. 광이 입사되었을 때에 포토다이오드에서 발생된 전하량을 전압 출력 신호로 변환하여 출력하는 단계;
    상기 전압 출력 신호를 샘플링 제어 신호에 따라 샘플링한 샘플링 신호를 출력하는 단계; 및
    상기 샘플링 신호를 디지털 변환한 디지털 출력 신호를 출력하는 단계를 포함하는 픽셀 독출 방법.
  10. 청구항 9에 있어서, 상기 디지털 출력 신호를 출력하는 단계는,
    상기 램프 신호와 상기 샘플링 신호를 비교하여 양 신호의 크기가 같아지는 시점에 활성화되는 비교 출력을 출력하는 단계; 및
    상기 램프 신호가 초기화된 이후부터 계수가 시작되는 계수 값을 입력받다가, 상기 비교 출력이 인가될 때의 계수 값을 상기 디지털 출력 값으로서 저장하는 단계를 포함하는 것을 특징으로 하는 픽셀 독출 방법.
  11. 제1 독출 주기 동안에, 광이 입사되었을 때에 포토다이오드에서 발생된 전하량을 전압 출력 신호로 변환하여 출력하고, 상기 전압 출력 신호를 샘플링 제어 신호에 따라 샘플링한 샘플링 신호를 출력하는 단계; 및
    상기 제1 독출 주기에 이은 제2 독출 주기 동안에, 상기 제1 독출 주기 동안에 샘플링된 상기 샘플링 신호를 상기 램프 신호와 비교하여 양 신호의 크기가 같아지는 시점에 활성화되는 비교 출력을 출력하고, 상기 램프 신호가 초기화된 이후부터 계수가 시작되는 계수 값을 입력받다가, 상기 비교 출력이 인가될 때의 계수 값을 상기 디지털 출력 값으로서 저장하는 단계를 포함하는 것을 픽셀 독출 방법.
PCT/KR2011/006837 2010-09-17 2011-09-16 동영상 처리가 가능한 속도를 가지는 픽셀 독출 집적 회로 및 이를 이용한 이미지 센서 WO2012036497A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0091740 2010-09-17
KR1020100091740A KR101031590B1 (ko) 2010-09-17 2010-09-17 동영상 처리가 가능한 속도를 가지는 픽셀 독출 집적 회로 및 이를 이용한 이미지 센서

Publications (2)

Publication Number Publication Date
WO2012036497A2 true WO2012036497A2 (ko) 2012-03-22
WO2012036497A3 WO2012036497A3 (ko) 2012-05-31

Family

ID=44050671

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/006837 WO2012036497A2 (ko) 2010-09-17 2011-09-16 동영상 처리가 가능한 속도를 가지는 픽셀 독출 집적 회로 및 이를 이용한 이미지 센서

Country Status (2)

Country Link
KR (1) KR101031590B1 (ko)
WO (1) WO2012036497A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2698990A1 (en) * 2012-08-14 2014-02-19 Luxen Technologies, Inc. Digital image processing readout integrated circuit (roic) having multiple sampling circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2779267B2 (ja) * 1990-09-17 1998-07-23 ゼネラル・エレクトリック・カンパニイ 前置増幅回路
KR20070060437A (ko) * 2005-12-08 2007-06-13 삼성전자주식회사 공급 전원 및 스위칭 노이즈를 제거할 수 있는 이미지센서의 기준 전압 발생기, 칼럼 아날로그-디지털 변환장치, 이미지 센서, 및 칼럼 아날로그-디지털 변환방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2779267B2 (ja) * 1990-09-17 1998-07-23 ゼネラル・エレクトリック・カンパニイ 前置増幅回路
KR20070060437A (ko) * 2005-12-08 2007-06-13 삼성전자주식회사 공급 전원 및 스위칭 노이즈를 제거할 수 있는 이미지센서의 기준 전압 발생기, 칼럼 아날로그-디지털 변환장치, 이미지 센서, 및 칼럼 아날로그-디지털 변환방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2698990A1 (en) * 2012-08-14 2014-02-19 Luxen Technologies, Inc. Digital image processing readout integrated circuit (roic) having multiple sampling circuits
US9137470B2 (en) 2012-08-14 2015-09-15 Luxen Technologies, Inc. Digital image processing readout integrated circuit (ROIC) having multiple sampling circuits

Also Published As

Publication number Publication date
WO2012036497A3 (ko) 2012-05-31
KR101031590B1 (ko) 2011-04-27

Similar Documents

Publication Publication Date Title
WO2010107200A2 (ko) 넓은 동적범위를 갖는 씨모스 이미지 센서 및 그 센싱 방법
JP2002218324A (ja) 比較装置を有するｃｍｏｓイメージセンサ及びそのオフセット電圧除去方法
US9264642B2 (en) Imaging device, imaging system, and method for driving imaging device for generating and converting signals based on photoelectric and noise
US9019409B2 (en) Image sensing device and method for operating the same
US9716510B2 (en) Comparator circuits with constant input capacitance for a column-parallel single-slope ADC
KR20120022034A (ko) 픽셀 데이터의 고속 출력을 위한 이미지 센서
US20100103017A1 (en) Analog-to-digital converter, solid-state imaging device including the same, and method of digitizing analog signal
CN1322061A (zh) 用于模拟－数字变换的积分和折叠电路
US8698882B2 (en) Sample and hold circuit
WO2015046735A1 (ko) 깊이 정보를 생성하는 이미지 센서
JP2002232787A (ja) Ｃｍｏｓイメージセンサ
KR20120002274A (ko) 램프 신호 발생기 및 이미지 센서
KR20130015162A (ko) 아날로그 디지털 컨버터, 이를 구비하는 이미지 센서, 및 이미지 센서를 구비하는 장치
US7978115B2 (en) System and method for analog-to-digital conversion
WO2016167381A1 (ko) 공통의 증폭기를 이용하여 adc 및 pga를 구현하는 방법 및 장치
US6031399A (en) Selectively configurable analog signal sampler
US6075564A (en) Solid-state imaging apparatus
US11610638B2 (en) Sample holding circuit of reduced complexity and electronic device using the same
WO2012036497A2 (ko) 동영상 처리가 가능한 속도를 가지는 픽셀 독출 집적 회로 및 이를 이용한 이미지 센서
WO2012074287A2 (ko) 컬럼 고정 패턴 노이즈를 제거하기 위한 ａｄｃ 및 이를 포함하는 ｃｍｏｓ 이미지 센서
WO2021035605A1 (zh) 暗电流相关双采样器、图像传感器和暗电流补偿方法
WO2013042918A1 (ko) 복수 개의 램프 신호를 사용하는 다중 스텝 구조의 adc 및 이를 이용한 아날로그-디지털 변환 방법
KR101710109B1 (ko) 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
WO2010143848A2 (ko) 비스위칭 방식을 이용하는 램프 신호 발생기 및 이를 포함하는 이미지 센서
CN112398472B (zh) 一种用于图像传感器的误差量化10位单斜adc

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11825457

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11825457

Country of ref document: EP

Kind code of ref document: A2